KR20170100752A - 연성회로기판 - Google Patents

연성회로기판 Download PDF

Info

Publication number
KR20170100752A
KR20170100752A KR1020160022978A KR20160022978A KR20170100752A KR 20170100752 A KR20170100752 A KR 20170100752A KR 1020160022978 A KR1020160022978 A KR 1020160022978A KR 20160022978 A KR20160022978 A KR 20160022978A KR 20170100752 A KR20170100752 A KR 20170100752A
Authority
KR
South Korea
Prior art keywords
ground
dielectric layer
signal line
layer
center
Prior art date
Application number
KR1020160022978A
Other languages
English (en)
Other versions
KR102552614B1 (ko
Inventor
김익수
김병열
김상필
조병훈
이다연
구황섭
김현제
정희석
Original Assignee
주식회사 기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020160022978A priority Critical patent/KR102552614B1/ko
Application filed by 주식회사 기가레인 filed Critical 주식회사 기가레인
Priority to PCT/KR2017/001249 priority patent/WO2017146394A1/ko
Priority to EP21186905.2A priority patent/EP3917292A1/en
Priority to US16/077,070 priority patent/US10624209B2/en
Priority to JP2018544877A priority patent/JP2019516231A/ja
Priority to CN201780005251.0A priority patent/CN108476586B/zh
Priority to EP17756732.8A priority patent/EP3422823A4/en
Priority to TW106202639U priority patent/TWM542909U/zh
Publication of KR20170100752A publication Critical patent/KR20170100752A/ko
Priority to JP2021003318A priority patent/JP7048774B2/ja
Application granted granted Critical
Publication of KR102552614B1 publication Critical patent/KR102552614B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10356—Cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Details Of Aerials (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

연성회로기판이 소개된다.
본 발명의 연성회로기판은 제1신호라인을 포함하는 제1기판부와, 상기 제1신호라인과 평행하는 제2신호라인을 포함하는 제2기판부가 차폐부를 사이에 두고 동일한 평면 상에 배치되는 것을 특징으로 한다.

Description

연성회로기판{FLEXIBLE PRINTED CIRCUIT BOARD}
본 발명은 연성회로기판에 관한 것이다.
핸드폰, 테블릿 피씨, 노트북 등 무선 단말기에는 RF(Radio Frequency) 신호선로가 구비되는데, 종래 RF 신호선로는 동축 케이블 형태로 장착되었는바, 동축 케이블 형태로 장착되는 경우 무선단말기기 내에서 공간 활용성이 저하되기 때문에 근래 들어 연성회로기판이 사용되는 것이 일반적이다.
한편, 무선 단말기에는 최근 통신 기술의 발전으로 WIFI 등 근거리 통신 신호 또는/및 3G, 4G 등 무선 이동통신 신호의 전송을 위해 2개 이상의 RF 신호선로가 사용된다.
상술한 바와 같이, RF 신호선로는 상호 간 신호 간섭 등을 방지하기 위해 동축 커넥터를 사용하게 되면, 동축 커넥터 자체의 두께 및 이를 고정하기 위한 고정체로 인하여 무선 단말기에서 차지하는 공간이 증가하게 되는바, 이러한 공간적인 문제점을 해결하기 위해 연성회로기판을 사용할 필요성이 존재한다.
그러나, 연성회로기판 사용 시 신호 간섭 문제점을 해결하기 위해 서로 다른 RF 신호선로는 서로 이격 위치되어야 하므로, 이 역시 무선 단말기 내부의 공간적인 문제점을 해결하는데 한계가 존재한다.
상기한 배경기술로서 설명된 사항들은 본 발명의 배경에 대한 이해 증진을 위한 것일 뿐, 이 기술분야에서 통상의 지식을 가진 자에게 이미 알려진 종래기술에 해당함을 인정하는 것으로 받아들여져서는 안 될 것이다.
JP 2012-253342A(2012.12.20)
본 발명은 복수 개의 신호라인이 나란히 평면 배열되어 얇은 두께를 실현하면서도, 신호 간섭 및 신호 손실을 최소화하여 노트북 등 무선단말기에 최적화된 연성회로기판을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 연성회로기판은 제1신호라인을 포함하는 제1기판부와, 상기 제1신호라인과 평행하는 제2신호라인을 포함하는 제2기판부가 차폐부를 사이에 두고 동일한 평면 상에 배치되는 것을 특징으로 한다.
본 발명의 연성회로기판은 제1유전체 레이어; 상기 제1유전체 레이어와 상하 방향으로 일정 간격 이격되어 위치하는 제2유전체 레이어; 상기 제1유전체 레이어 저면에 일정 간격 이격되어 적층되는 한 쌍의 제1측면 그라운드; 상기 제2유전체 레이어 평면에 일정 간격 이격되어 적층되는 한 쌍의 제2측면 그라운드; 상기 한 쌍의 제1측면 그라운드 사이에 위치하고, 상기 제1유전체 레이어 저면에 적층된 제1중심 그라운드; 및 상기 한 쌍의 제2측면 그라운드 사이에 위치하고, 상기 제2유전체 레이어 평면에 적층된 제2중심 그라운드를 포함하고, 상기 제1신호라인 및 상기 제2신호라인은 각각 상기 제1중심 그라운드 및 제2중심 그라운드를 사이에 두고 위치하는 것을 특징으로 한다.
상기 제1신호라인은 상기 제2측면 그라운드와 상기 제2중심 그라운드 사이에 위치하되, 상기 제2유전체 레이어 평면에 형성되고, 상기 제2신호라인은 상기 제1측면 그라운드와 상기 제1중심 그라운드 사이에 위치하되, 상기 제1유전체 레이어 저면에 형성된 것을 특징으로 한다.
상기 제1유전체 레이어 평면에는 제1그라운드 레이어가 적층되고, 상기 제2유전체 레이어 저면에는 제2그라운드 레이어가 적층되며, 상기 제1유전체 레이어 및 제2유전체 레이어가 마주보는 면과, 상기 제1중심 그라운드와 상기 제2중심 그라운드와, 상기 제1측면 그라운드와 제2측면 그라운드는 결합부를 매개로 결합된 것을 특징으로 한다.
상기 제1유전체 레이어 평면에는 제1그라운드 레이어가 적층되고, 상기 제2유전체 레이어 저면에는 제2그라운드 레이어가 적층되며, 상기 제1중심 그라운드와 상기 제2중심 그라운드와, 상기 제1측면 그라운드와 제2측면 그라운드는 결합부를 매개로 결합되되, 상기 제1유전체 레이어 및 제2유전체 레이어가 마주보는 공간에는 공기층이 형성되어 상기 제1신호라인 및 제2신호라인이 공기층에 노출되는 것을 특징으로
본 발명의 연성회로기판은 제1유전체 레이어; 상기 제1유전체 레이어와 상하 방향으로 일정 간격 이격되어 위치하는 제2유전체 레이어; 상기 제2유전체와 상하 방향으로 일정 간격 이격되고, 상기 제1유전체를 사이에 두고 위치하는 제3유전체 레이어; 상기 제1유전체 레이어 평면에 일정 간격 이격되어 적층되는 한 쌍의 제1측면 그라운드; 상기 제1유전체 레이어 저면에 일정 간격 이격되어 적층되는 한 쌍의 제2측면 그라운드; 상기 한 쌍의 제1측면 그라운드 사이에 위치하고, 상기 제1유전체 레이어 평면에 적층된 제1중심 그라운드; 및 상기 한 쌍의 제2측면 그라운드 사이에 위치하고, 상기 제1유전체 레이어 저면에 적층된 제2중심 그라운드를 포함하고, 상기 제1신호라인 및 상기 제2신호라인은 각각 상기 제1중심 그라운드 및 제2중심 그라운드를 사이에 두고 위치하는 것을 특징으로 한다.
상기 제1신호라인은 상기 제2측면 그라운드와 상기 제2중심 그라운드 사이에 위치하되, 상기 제1유전체 레이어 저면에 형성되고, 상기 제2신호라인은 제1측면 그라운드와 상기 제1중심 그라운드 사이에 위치하되, 상기 제1유전체 레이어 평면에 형성된 것을 특징으로 한다.
상기 제2유전체 레이어 평면에는 제1그라운드 레이어가 적층되고, 상기 제3유전체 레이어 저면에는 제2그라운드 레이어가 적층되며, 상기 제1유전체 레이어와 상기 제2유전체 레이어가 마주보는 면과, 상기 제1중심 그라운드와 상기 제2유전체 레이어가 마주보는 면과, 상기 제1측면 그라운드와 제2유전체 레이어가 마주보는 면과, 상기 제2신호라인과 상기 제2유전체 레이어가 마주보는 면은 각각 제1결합부를 매개로 결합되고, 상기 제1유전체 레이어 및 제3유전체 레이어가 마주보는 면과, 상기 제2중심 그라운드와 상기 제3유전체 레이어가 마주보는 면과, 상기 제2측면 그라운드와 상기 제3유전체 레이어가 마주보는 면과, 상기 제1신호라인과 제2유전체 레이어가 마주보는 면은 각각 제2결합부를 매개로 결합되는 것을 특징으로 한다.
상기 제2유전체 레이어 평면에는 제1그라운드 레이어가 적층되고, 상기 제3유전체 레이어 저면에는 제2그라운드 레이어가 적층되며, 상기 제1신호라인이 형성된 제1유전체 레이어와 상기 제3유전체 레이어 사이 및 상기 제2신호라인이 형성된 제1유전체 레이어와 상기 제2유전체 레이어 사이에는 공기층이 형성되어, 상기 제1신호라인 및 제2신호라인이 공기층에 노출되는 것을 특징으로 한다.
상기 제1중심 그라운드 및 제2중심 그라운드를 기준으로, 상기 제1기판부 및 제2기판부로 구분되는 것을 특징으로 한다.
상기 제1기판부에 수직 방향으로 관통 형성된 제1비아홀과, 상기 제2기판부에 수직 방향으로 관통 형성된 제2비아홀과, 차폐부를 수직 방향으로 관통하되 폭 방향으로 서로 일정 간격 이격되어 형성된 제3비아홀 및 제4비아홀을 포함할 수 있다.
상기 제1비아홀 내지 제4비아홀은 폭 방향으로 동일한 라인 상에 위치하는 것을 특징으로 한다.
상기 제1비아홀 및 제3비아홀은 폭 방향으로 동일한 제1라인 상에 위치하고, 상기 제2비아홀 및 제4비아홀은 폭 방향으로 동일한 제2라인 상에 위치하며, 상기 제1라인 및 제2라인은 서로 엇갈리게 형성된 것을 특징으로 한다.
상기 제1신호라인 평면 상에 위치하는 제1그라운드 레이어에는 원 형상의 그라운드 홀이 상기 제1신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되고, 상기 제2신호라인 평면 상에 위치하는 제1그라운드 레이어에는 사각 형상의 그라운드 홀이 상기 제2신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되며, 상기 제1신호라인 저면 상에 위치하는 제2그라운드 레이어에는 사각 형상의 그라운드 홀이 상기 제1신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되되, 상기 제2신호라인 저면 상에 위치하는 제2그라운드 레이어에는 원형의 그라운드 홀이 상기 제2신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성된 것을 특징으로 한다.
상기 제1신호라인 및 제2신호라인 일단에 동축 케이블이 연결된 것을 특징으로 하는, 연성회로기판.
본 발명의 연성회로기판은 그 타단이 좌우 방향으로 각각 연장되어, "T"자 형상으로 형성될 수 있다.
또한, 타단에서 좌우 방향으로 연장 형성된 양 끝단에는 각각 제1안테나 및 제2안테나가 결합될 수 있다.
본 발명의 연성회로기판은 그 끝단에서 제1안테나 및 제2안테나가 각각 좌우 방향으로 연장 형성될 수 있다.
본 발명에 따르면 아래와 같은 다양한 효과를 구현할 수 있게 된다.
첫째, 복수 개의 신호라인이 나란히 평면 배열되어 얇은 두께를 실현할 수 있는 이점이 있다.
둘째, 제1신호라인와 제2신호라인 사이에 발생할 수 있는 신호 간섭을 최소화할 수 있는 이점이 있다.
셋째, 신호 손실을 최소화할 수 있는 이점이 있다.
도 1은 본 발명의 연성회로기판의 제1실시예의 단면도,
도 2는 본 발명의 연성회로기판의 제2실시예의 단면도,
도 3은 본 발명의 연성회로기판의 제3실시예의 단면도,
도 4는 본 발명의 연성회로기판의 제4실시예의 단면도,
도 5의 (a) 및 도 5의 (b)는 본 발명의 연성회로기판의 비아홀의 서로 다른 실시예를 나타낸 도면,
도 6의 (a) 및 도 6의 (b)는 본 발명의 연성회로기판의 그라운드 홀의 서로 다른 실시예를 나타낸 도면,
도 7의 (a) 내지 도 7의 (d)는 본 발명의 연성회로기판의 제1실시예 내지 제4실시예에 그라운드홀을 형성한 도면,
도 8의 (a)는 본 발명의 연성회로기판에 안테나가 결합된 상태를 나타낸 도면,
도 8의 (b)는 본 발명의 연성회로기판에 안테나가 일체화되어 형성된 상태를 나타낸 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 연성회로기판의 제1실시예의 단면도를 나타낸 것이다.
도 1에 도시된 바와 같이, 본 발명의 연성회로기판은 제1기판부(10)와, 제2기판부(20)와, 차폐부(30)를 포함한다.
제1기판부(10) 및 제2기판부(20)는 차폐부(30)를 사이에 두고 동일한 평면 상에 배치되는바, 제1기판부(10)에 형성된 제1신호라인(T1)과, 제2기판부(20)에 형성된 제2신호라인은 서로 평행하게 배치된다.
이와 같이, 제1기판부(10)와 제2기판부(20)가 동일한 평면 상에 배치되므로, 본 발명의 연성회로기판은 얇은 두께로 구현될 수 있고, 제1신호라인(T1) 및 제2신호라인(T2)이 차폐부(30)를 사이에 두고 위치하므로 상호 신호 간섭에 의한 신호 손실을 최소화할 수 있게 된다.
본 발명의 연성회로기판은 제1유전체 레이어(E1), 제2유전체 레이어(E2), 한 쌍의 제1측면 그라운드(S1), 한 쌍의 제2측면 그라운드(S2), 제1중심 그라운드(C1), 제2중심 그라운드(C2)를 포함할 수 있다.
제1유전체 레이어(E1) 및 제2유전체 레이어(E2)는 서로 상하 방향으로 일정 간격 이격되어 서로 평행하게 위치하며, 서로 대응되는 형상으로 형성된다.
제1유전체 레이어(E1) 저면에는 한 쌍의 제1측면 그라운드(S1)가 서로 일정 간격 이격되어 적층되고, 제2유전체 레이어(E2) 평면에는 한 쌍의 제2측면 그라운드(S2)가 서로 일정 간격 이격되어 적층된다.
제1유전체 레이어(E1) 저면과 제2유전체 레이어(E2) 평면은 서로 마주보며, 한 쌍의 제1측면 그라운드(S1)의 저면과 한 쌍의 제2측면 그라운드(S2)의 평면 역시 서로 마주보되 상하 방향으로 서로 일정 간격 이격되어 위치한다.
제1중심 그라운드(C1)는 제1유전체 레이어(E1) 저면에 적층되되, 한 쌍의 제1측면 그라운드(S1) 사이에 위치하고, 제2중심 그라운드(C2)는 제2유전체 레이어(E2) 평면에 적층되되, 한 쌍의 제2측면 그라운드(S2) 사이에 위치한다. 이러한 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)는 서로 대응되는 형상으로 형성되며, 상하 방향으로 일정 간격 이격되어 서로 평행하게 위치한다.
상술한 바와 같이, 제1신호라인(T1)이 형성된 제1기판부(10)와 제2신호라인(T2)이 형성된 제2기판부(20)는 차폐부(30)를 사이에 두고 동일한 평면 상에 위치하는바, 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)가 위치하는 영역을 기준으로 일측 영역을 제1기판부(10), 타측 영역을 제2기판부(20)라 정의할 수 있으며, 차폐부(30)는 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)가 위치하는 영역으로 정의될 수 있다.
이때, 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)는 차폐부(30) 영역은 물론, 제1기판부(10) 및 제2기판부(20) 영역에 이르기까지 연장 형성될 수도 있다.
제1신호라인(T1) 및 제2신호라인(T2)은 상술한 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)를 사이에 두고 위치하는바, 제1신호라인(T1) 및 제2신호라인(T2) 사이에 발생할 수 있는 신호 간섭을 방지할 수 있는 이점이 있다.
또한, 도 3에서는 제1신호라인(T1)이 제2유전체 레이어(E2) 평면에 형성되고, 제2신호라인(T2)이 제1유전체 레이어(E1) 저면에 형성되는 것으로 도시하였으나, 제1신호라인(T1) 및 제2신호라인(T2)의 배치 구조는 설계자의 의도에 따라 다양하게 변경될 수 있을 것이다.
제1유전체 레이어(E1)의 저면 및 제2유전체 레이어(E2) 평면, 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)의 서로 마주보는 면, 제1측면 그라운드(S1) 및 제2측면 그라운드(S2)의 서로 마주보는 면, 제1신호라인(T1)과 제1유전체 레이어(E1)가 서로 마주보는 면, 제2신호라인(T2)과 제2유전체 레이어(E2)가 서로 마주보는 면은 모두 결합부(P)를 매개로 서로 결합되어진다.
결합부(P)는 고온의 프레스로 결합 시 변형된 유전체이거나, 본딩시트 등 접착 매개물일 수 있는바, 이러한 결합부(P)의 구성은 설계자의 의도에 따라 다양하게 변형 적용될 수 있을 것이다.
도 2에 도시된 바와 같이, 본 발명의 연성회로기판의 제2실시예는 상술한 제1실시예와 결합부(P)의 설치 영역을 제외하고 동일하다.
본 발명의 제2실시예를 설명함에 있어서 결합부(P)를 제외한 다른 구성요소에 대한 설명은 상술한 제1실시예에 대한 설명으로 갈음하고, 이하에서는 제1실시예와 상이한 결합부(P)의 설치 영역을 중심으로 설명한다.
결합부(P)는 제1신호라인(T1)과 제2신호라인(T2)이 공기층에 노출될 수 있도록 설치된다. 즉, 제1측면 그라운드(S1) 및 제2측면 그라운드(S2)가 마주보는 영역, 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)가 마주보는 영역만 결합부(P)를 매개로 결합되는 것이다.
제1유전체 레이어(E1) 및 제2유전체 레이어(E2)가 서로 마주보는 면 사이에는 공기층이 형성되어, 제1신호라인(T1) 및 제2신호라인(T2)이 유전율이 낮은 공기층에 노출되는바, 커패시턴스가 낮아져 신호 손실을 최소화할 수 있게 된다.
한편, 본 발명의 연성회로기판은 상술한 제1실시예 및 제2실시예와 같이 2층 유전체 레이어 구조를 적용할 수도 있으나, 후술하는 제3실시예 및 제4실시예와 같이 3층 유전체 레이어 구조를 적용할 수도 있다.
본 발명의 연성회로기판의 제3실시예 및 제4실시예 역시 제1기판부(10) 및 제2기판부(20)가 차폐부(30)를 사이에 두고 동일한 평면 상에 위치하는 것으로, 이하에서는 구체적인 구성을 설명한다.
도 3에 도시된 바와 같이, 본 발명의 연성회로기판의 제3실시예는 제1유전체 레이어(E1), 제2유전체 레이어(E2), 제3유전체 레이어(E3), 한 쌍의 제1측면 그라운드(S1), 한 쌍의 제2측면 그라운드(S2), 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)를 포함한다.
제1유전체 레이어(E1)를 중심으로 상방으로 일정 간격 이격되어 제2유전체 레이어(E2)가 위치하고, 하방으로 일정 간격 이격되어 제3유전체 레이어(E3)가 위치하며, 제1유전체 레이어(E1), 제2유전체 레이어(E2) 및 제3유전체 레이어(E3)는 각각 서로 평행하게 서로 대응되는 형상으로 형성된다.
또한, 제1유전체 레이어(E1) 평면에는 한 쌍의 제1측면 그라운드(S1)가 서로 일정 간격 이격되어 적층되고, 제1유전체 레이어(E1) 저면에는 한 쌍의 제2측면 그라운드(S2)가 서로 일정 간격 이격되어 적층된다.
제1측면 그라운드(S1) 및 제2측면 그라운드(S2)는 동일한 형상, 동일한 면적으로 형성될 수 있는바, 이는 설계자의 의도에 따라 다양하게 변형 사용 가능하다.
제1중심 그라운드(C1)는 상술한 한 쌍의 제1측면 그라운드(S1) 사이에 위치하되, 제1유전체 레이어(E1) 평면에 적층되고, 제2중심 그라운드(C2)는 상술한 한 쌍의 제2측면 그라운드(S2) 사이에 위치하되, 제1유전체 레이어(E1) 저면에 적층된다.
본 발명의 제1실시예 및 제2실시예에서 설명한 바와 같이, 본 발명의 제3실시예는 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)가 위치하는 영역을 기준으로 일측 영역을 제1기판부(10), 타측 영역을 제2기판부(20)라 정의할 수 있으며, 차폐부(30)는 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)가 위치하는 영역으로 정의될 수 있다.
이때, 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)는 차폐부(30) 영역은 물론, 제1기판부(10) 및 제2기판부(20) 영역에 이르기까지 연장 형성될 수도 있다.
제1신호라인(T1)은 제1유전체 레이어(E1) 일측에 위치하는 제2측면 그라운드(S2)와 제2중심 그라운드(C2) 사이에 위치하고, 제2신호라인(T2)은 제1유전체 레이어(E1) 타측에 위치하는 제1측면 그라운드(S1)와 제1중심 그라운드(C1) 사이에 위치한다. 즉, 제1신호라인(T1) 및 제2신호라인(T2) 사이에 발생할 수 있는 신호 간섭은 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)에 의해 방지될 수 있는 것이다.
또한, 3층 유전체 레이어 구조를 갖는 경우, 연성회로기판의 상, 하에 위치하는 타 부품으로 인하여 발생될 수 있는 신호 간섭을 차폐할 수 있게 된다.
한편, 본 발명의 연성회로기판의 제3실시예에 따르면, 제1유전체 레이어(E1)와 제2유전체 레이어(E2)가 마주보는 면, 제1중심 그라운드(C1)와 제2유전체 레이어(E2)가 마주보는 면, 제1측면 그라운드(S1)와 제2유전체 레이어(E2)가 마주보는 면, 제2신호라인(T2)과 제2유전체 레이어(E2)가 마주보는 면은 각각 제1결합부(P1)를 매개로 결합되고, 제1유전체 레이어(E1) 및 제3유전체 레이어(E3)가 마주보는 면, 제2중심 그라운드(C2)와 제3유전체 레이어(E3)가 마주보는 면, 제2측면 그라운드(S2)와 제3유전체 레이어(E3)가 마주보는 면, 제1신호라인(T1)과 제2유전체 레이어(E2)가 마주보는 면은 각각 제2결합부(P2)를 매개로 결합된다.
제1결합부(P1) 및 제2결합부(P2)는 고온의 프레스로 결합 시 변형된 유전체이거나, 본딩시트 등 접착 매개물일 수 있는바, 이러한 제1결합부(P1) 및 제2결합부(P2)의 구성은 설계자의 의도에 따라 다양하게 변형 적용될 수 있을 것이다.
도 4에 도시된 바와 같이, 본 발명의 연성회로기판의 제4실시예는 상술한 제3실시예와 제1결합부(P1) 및 제2결합부(P2)의 설치 영역을 제외하고 동일하다.
본 발명의 제4실시예를 설명함에 있어서 제1결합부(P1) 및 제2결합부(P2)를 제외한 다른 구성요소에 대한 설명은 상술한 제3실시예에 대한 설명으로 갈음하고, 이하에서는 제3실시예와 상이한 제1결합부(P1) 및 제2결합부(P2)의 설치 영역을 중심으로 설명한다.
본 발명의 연성회로기판의 제4실시예에 따르면, 차폐부(30)를 중심으로 제1기판부(10)는 차폐부(30)의 일측에 위치하고, 제2기판부(20)는 차폐부(30)의 타측에 위치하는바, 차폐부(30) 영역의 제1중심 그라운드(C1)와 제2기판부(20) 영역의 제1측면 그라운드(S1) 사이에는 제2신호라인(T2)이 위치하고, 제1기판부(10) 영역의 제2측면 그라운드(S2)와 차폐부(30) 영역의 제2중심 그라운드(C2) 사이에는 제1신호라인(T1)이 위치한다.
제1결합부(P1)는 제1유전체 레이어(E1)와 제2유전체 레이어(E2) 사이에 위치하여 제1, 2유전체 레이어(E1,E2)를 결합시키고, 제2결합부(P2)는 제1유전체 레이어(E1)와 제3유전체 레이어(E3) 사이에 위치하여 제1, 3유전체 레이어(E1,E3)를 결합시킨다.
이때, 제1신호라인(T1)이 공기층에 노출될 수 있도록 제2결합부(P2)는 제1기판부(10)의 제1신호라인(T1)이 설치된 영역에서는 제거되고, 제1결합부(P1)는 제2신호라인(T2)이 공기층에 노출될 수 있도록 제2기판부(20)의 제2신호라인(T2)이 설치된 영역에서는 제거된다.
이를 더 상세하게 설명하면, 제1기판부(10) 영역에서 제1측면 그라운드(S1)와 제2유전체 레이어(E2), 제1유전체 레이어(E1)와 제2유전체 레이어(E2), 제1중심 그라운드(C1)와 제2유전체 레이어(E2)는 제1결합부(P1)를 매개로 결합되고, 차폐부(30) 영역에서 제1중심 그라운드(C1)와 제2유전체 레이어(E2) 역시 제1결합부(P1)를 매개로 결합되며, 제2기판부(20) 영역에서는 제1중심 그라운드(C1)와 제2유전체 레이어(E2), 제1측면 그라운드(S1)와 제2유전체 레이어(E2)만 제1결합부(P1)를 매개로 결합되어 제2신호라인(T2)이 공기층에 노출되는 것이다.
또한, 제2기판부(20) 영역에서 제2측면 그라운드(S2)와 제3유전체 레이어(E3), 제1유전체 레이어(E1)와 제3유전체 레이어(E3), 제2중심 그라운드(C2)와 제3유전체 레이어(E3)는 제2결합부(P2)를 매개로 결합되고, 차폐부(30) 영역에서 제2중심 그라운드(C2)와 제3유전체 레이어(E3) 역시 제2결합부(P2)를 매개로 결합되며, 제1기판부(10) 영역에서는 제2중심 그라운드(C2)와 제3유전체 레이어(E3), 제2측면 그라운드(S2)와 제3유전체 레이어(E3)만 제2결합부(P2)를 매개로 결합되어 제1신호라인(T1)이 공기층에 노출되는 것이다.
이와 같이, 제1신호라인(T1) 및 제2신호라인(T2)이 유전율이 낮은 공기층에 노출되는바, 커패시턴스가 낮아져 신호 손실을 최소화할 수 있게 된다.
한편, 도 1 내지 도 4에 도시된 바와 같이, 본 발명의 연성회로기판은 복수 개의 비아홀(V1,V2,V3,V4)이 형성될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 2층 유전체 레이어 구조의 연성회로기판에서는 제1유전체 레이어(E1) 평면에 제1그라운드 레이어(G1)가 적층되고, 제2유전체 레이어(E2) 저면에 제2그라운드 레이어(G2)가 적층되는바, 차폐부(30)를 중심으로 일측에 위치하는 제1기판부(10) 영역에는 수직 방향으로 제1비아홀(V1)이 관통 형성되고, 차폐부(30)를 중심으로 타측에 위치하는 제2기판부(20) 영역에서는 수직 방향으로 제2비아홀(V2)이 관통 형성된다.
또한, 차폐부(30)에는 차폐부(30)를 수직 방향으로 관통하되, 폭 방향으로 일정 간격 이격되어 형성된 제3비아홀(V3) 및 제4비아홀(V4)이 형성된다.
제1비아홀(V1) 및 제2비아홀(V2)은 제1그라운드 레이어(G1), 제1유전체 레이어(E1), 제1측면 그라운드(S1), 결합부(P), 제2측면 그라운드(S2), 제2그라운드 레이어(G2)를 관통함으로써, 제1측면 그라운드(S1), 제2측면 그라운드(S2), 제1그라운드 레이어(G1) 및 제2그라운드 레이어(G2)를 도통시킨다.
제3비아홀(V3) 및 제4비아홀(V4)은 제1그라운드 레이어(G1), 제1유전체 레이어(E1), 제1중심 그라운드(C1), 결합부(P), 제2중심 그라운드(C2), 제2유전체 레이어(E2), 제2그라운드 레이어(G2)를 관통함으로써, 제1중심 그라운드(C1), 제2중심 그라운드(C2), 제1그라운드 레이어(G1) 및 제2그라운드 레이어(G2)를 도통시킨다.
도 3 및 도 4에 도시된 바와 같이, 3층 유전체 레이어 구조의 연성회로기판에도 제1비아홀(V1), 제2비아홀(V2), 제3비아홀(V3) 및 제4비아홀(V4)이 형성될 수 있고, 상술한 바와 같이, 제1비아홀(V1)은 제1기판부(10) 영역, 제2비아홀(V2)은 제2기판부(20) 영역, 제3비아홀(V3) 및 제4비아홀(V4)은 차폐부(30) 영역에 형성될 수 있다.
제1비아홀(V1) 및 제2비아홀(V2)은 제1그라운드 레이어(G1), 제2유전체 레이어(E2), 제1결합부(P1), 제1측면 그라운드(S1), 제1유전체 레이어(E1), 제2측면 그라운드(S2), 제2결합부(P2), 제3유전체 레이어(E3), 제2그라운드 레이어(G2)를 관통함으로써, 제1측면 그라운드(S1), 제2측면 그라운드(S2), 제1그라운드 레이어(G1) 및 제2그라운드 레이어(G2)를 도통시킨다.
제3비아홀(V3) 및 제4비아홀(V4)은 제1그라운드 레이어(G1), 제2유전체 레이어(E2), 제1결합부(P1), 제1중심 그라운드(C1), 제1유전체 레이어(E1), 제2중심 그라운드(C2), 제2결합부(P2), 제3유전체 레이어(E3), 제2그라운드 레이어(G2)를 관통함으로써, 제1중심 그라운드(C1), 제2중심 그라운드(C2), 제1그라운드 레이어(G1) 및 제2그라운드 레이어(G2)를 도통시킨다.
한편, 도 5의 (a)에 도시된 바와 같이, 제1비아홀(V1), 제2비아홀(V2), 제3비아홀(V3) 및 제4비아홀(V4)은 연성회로기판의 폭 방향으로 동일한 라인 상에 위치할 수도 있고, 도 5의 (b)에 도시된 바와 같이, 제1비아홀(V1) 및 제3비아홀(V3)은 폭 방향으로 동일한 제1라인(L1) 상에 위치하고, 제2비아홀(V2) 및 제4비아홀(V4)은 폭 방향으로 동일한 제2라인(L2) 상에 위치하되, 제1라인(L1) 및 제2라인(L2)은 서로 엇갈리게 형성될 수 있다.
이와 같이, 복수 개의 비아홀(V1,V2,V3,V4)을 형성하는 경우, 제1중심 그라운드(C1) 및 제2중심 그라운드(C2)의 차폐 효과를 개선할 수 있는바, 복수 개의 비아홀(V1,V2,V3,V4)을 교차 형성하는 경우에는 차폐부(30)에 위치하는 제3비아홀(V3)과 제4비아홀(V4) 사이의 간격을 줄일 수 있어서 차폐 효과를 극대화할 수 있는 이점이 있다.
한편, 도 6의 (a)에 도시된 바와 같이, 제1신호라인(T1) 및 제2신호라인(T2)이 서로 다른 층에 형성된 연성회로기판에서, 상하 방향으로 제1신호라인(T1) 및 제2신호라인(T2)과 근접한 위치에 존재하는 제1그라운드 레이어(G1) 또는 제2그라운드 레이어(G2)에는 사각 형상의 그라운드 홀(H)이 형성되는 것이 바람직하다.
도 6의 (b)에 도시된 바와 같이, 제1신호라인(T1) 또는 제2신호라인(T2)과 근접한 위치에 존재하는 제1그라운드 레이어(G1) 또는 제2그라운드 레이어(G2)에는 사각 형상의 그라운드 홀(H)을 형성하고, 상대적으로 원거리에 있는 제1그라운드 레이어(G1) 또는 제2그라운드 레이어(G2)에는 원형의 그라운드 홀(H)를 형성하는 것이 바람직한바, 이로 인해 제1신호라인(T1) 및 제2신호라인(T2)의 면적을 증가할 수 있게 되므로, 신호 손실을 최소화할 수 있게 된다.
도 7의 (a) 내지 도 7의 (d)는 본 발명의 연성회로기판 제1실시예 내지 제4실시예에 그라운드 홀(H) 형성한 도면이다.
도 7의 (a) 및 도 7의 (b)에 도시된 바와 같이, 본 발명의 연성회로기판의 제1실시예 및 제2실시예에 그라운드 홀(H)을 형성하는 경우, 제1기판부(10) 영역에서 제1신호라인(T1)과 근거리에 위치하는 제2그라운드 레이어(G2)에는 사각 형상의 그라운드 홀(H)이 형성되고, 제1신호라인(T1)과 원거리에 위치하는 제1그라운드 레이어(G1)에는 원 형상의 그라운드 홀(H)이 형성되며, 제2기판부(20) 영역에서 제2신호라인(T2)과 근거리에 위치하는 제1그라운드 레이어(G1)에는 사각 형상의 그라운드 홀(H)이 형성되고, 제2신호라인(T2)과 원거리에 위치하는 제2그라운드 레이어(E2)에는 원 형상의 그라운드 홀(H)이 형성된다.
도 7의 (c) 및 도 7의 (d)에 도시된 바와 같이, 본 발명의 연성회로기판의 제3실시예 및 제4실시예에 그라운드 홀(H)을 형성하는 경우, 제1기판부(10) 영역에서 제1신호라인(T1)과 근거리에 위치하는 제2그라운드 레이어(G2)에는 사각 형상의 그라운드 홀(H)이 형성되고, 제1신호라인(T1)과 원거리에 위치하는 제1그라운드 레이어(G1)에는 원 형상의 그라운드 홀(H)이 형성되며, 제2기판부(20) 영역에서 제2신호라인(T2)과 근거리에 위치하는 제1그라운드 레이어(G1)에는 사각 형상의 그라운드 홀(H)이 형성되고, 제2신호라인(T2)과 원거리에 위치하는 제2그라운드 레이어(E2)에는 원 형상의 그라운드 홀(H)이 형성된다.
도 8의 (a)에 도시된 바와 같이, 본 발명의 연성회로기판(210)은 동축 케이블(110)을 일단에 연결함으로써, 노트북 등 일정 길이 이상의 연성회로기판(210)이 필요한 무선 단말기에 있어서, 조립이 용이하면서도, 연성회로기판(210)의 길이를 최소화하여 신호 손실을 감소시키고, 원가를 절감할 수 있게 된다.
한편, 연성회로기판(210)은 동축 케이블(110)과 커넥터(C) 또는 땜납 중에서 선택된 어느 하나로 연결되고, 연성회로기판(210)은 "T"자 형상으로 형성될 수 있는바, 양 끝단에는 제1안테나(212)와 제2안테나(214)가 연결될 수 있다.
이러한 연성회로기판(210)에 연결되는 제1안테나(212)는 WIFI 등 근거리 통신 신호를 송수신하고, 제2안테나(214)는 3G, 4G 등 무선 이동통신 신호를 송수신하는 것이 바람직하다.
또한, 제1안테나(212)와 제2안테나(214)의 신호 간섭을 최소화하기 위해 연성회로기판(210)의 양 끝단의 길이 중 제1안테나(212)가 연결되는 끝단의 길이가 제2안테나(214)와 연결되는 끝단의 길이보다 긴 것이 바람직하다.
도 8의 (b)에 도시된 바와 같이, 본 발명의 연성회로기판(210)은 그 끝단에서 좌우 방향으로 연장 형성된 제1안테나(212) 및 제2안테나(214)를 더 포함할 수 있다. 이는 연성회로기판(210) 끝단에 제1안테나(212) 및 제2안테나(214)가 일체화된 것이다.
이때, 제1안테나(212)와 제2안테나(214)의 신호 간섭을 최소화하기 위해 연성회로기판(210)을 "Γ" 형상으로 형성하여, 제2안테나(214)가 연장 형성되는 위치를 제1안테나(212)가 연장 형성되는 위치보다 연성회로기판(210)의 수직 방향 중심으로부터 더 멀리 배치시키는 것이 바람직하다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 연성회로기판에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10 : 제1기판부 20 : 제2기판부
30 : 차폐부
E1 : 제1유전체 레이어 E2 : 제2유전체 레이어
E3 : 제3유전체 레이어 G1 : 제1그라운드 레이어
G2 : 제2그라운드 레이어 S1 : 제1측면 그라운드
S2 : 제2측면 그라운드 C1 : 제1중심 그라운드
C2 : 제2중심 그라운드 T1 : 제1신호라인
T2 : 제2신호라인 P : 결합부
P1 : 제1결합부 P2 : 제2결합부
V1 : 제1비아홀 V2 : 제2비아홀
V3 : 제3비아홀 V4 : 제4비아홀
L1 : 제1라인 L2 : 제2라인
H : 그라운드 홀

Claims (18)

  1. 제1신호라인을 포함하는 제1기판부와, 상기 제1신호라인과 평행하는 제2신호라인을 포함하는 제2기판부가 차폐부를 사이에 두고 동일한 평면 상에 배치되는 것을 특징으로 하는, 연성회로기판.
  2. 청구항 1에 있어서,
    제1유전체 레이어;
    상기 제1유전체 레이어와 상하 방향으로 일정 간격 이격되어 위치하는 제2유전체 레이어;
    상기 제1유전체 레이어 저면에 일정 간격 이격되어 적층되는 한 쌍의 제1측면 그라운드;
    상기 제2유전체 레이어 평면에 일정 간격 이격되어 적층되는 한 쌍의 제2측면 그라운드;
    상기 한 쌍의 제1측면 그라운드 사이에 위치하고, 상기 제1유전체 레이어 저면에 적층된 제1중심 그라운드; 및
    상기 한 쌍의 제2측면 그라운드 사이에 위치하고, 상기 제2유전체 레이어 평면에 적층된 제2중심 그라운드를 포함하고,
    상기 제1신호라인 및 상기 제2신호라인은 각각 상기 제1중심 그라운드 및 제2중심 그라운드를 사이에 두고 위치하는 것을 특징으로 하는, 연성회로기판.
  3. 청구항 2에 있어서,
    상기 제1신호라인은 상기 제2측면 그라운드와 상기 제2중심 그라운드 사이에 위치하되, 상기 제2유전체 레이어 평면에 형성되고,
    상기 제2신호라인은 상기 제1측면 그라운드와 상기 제1중심 그라운드 사이에 위치하되, 상기 제1유전체 레이어 저면에 형성된 것을 특징으로 하는, 연성회로기판.
  4. 청구항 3에 있어서,
    상기 제1유전체 레이어 평면에는 제1그라운드 레이어가 적층되고,
    상기 제2유전체 레이어 저면에는 제2그라운드 레이어가 적층되며,
    상기 제1유전체 레이어 및 제2유전체 레이어가 마주보는 면과, 상기 제1중심 그라운드와 상기 제2중심 그라운드와, 상기 제1측면 그라운드와 제2측면 그라운드는 결합부를 매개로 결합된 것을 특징으로 하는, 연성회로기판.
  5. 청구항 3에 있어서,
    상기 제1유전체 레이어 평면에는 제1그라운드 레이어가 적층되고,
    상기 제2유전체 레이어 저면에는 제2그라운드 레이어가 적층되며,
    상기 제1중심 그라운드와 상기 제2중심 그라운드와, 상기 제1측면 그라운드와 제2측면 그라운드는 결합부를 매개로 결합되되,
    상기 제1유전체 레이어 및 제2유전체 레이어가 마주보는 공간에는 공기층이 형성되어 상기 제1신호라인 및 제2신호라인이 공기층에 노출되는 것을 특징으로 하는, 연성회로기판.
  6. 청구항 1에 있어서,
    제1유전체 레이어;
    상기 제1유전체 레이어와 상하 방향으로 일정 간격 이격되어 위치하는 제2유전체 레이어;
    상기 제2유전체와 상하 방향으로 일정 간격 이격되고, 상기 제1유전체를 사이에 두고 위치하는 제3유전체 레이어;
    상기 제1유전체 레이어 평면에 일정 간격 이격되어 적층되는 한 쌍의 제1측면 그라운드;
    상기 제1유전체 레이어 저면에 일정 간격 이격되어 적층되는 한 쌍의 제2측면 그라운드;
    상기 한 쌍의 제1측면 그라운드 사이에 위치하고, 상기 제1유전체 레이어 평면에 적층된 제1중심 그라운드; 및
    상기 한 쌍의 제2측면 그라운드 사이에 위치하고, 상기 제1유전체 레이어 저면에 적층된 제2중심 그라운드를 포함하고,
    상기 제1신호라인 및 상기 제2신호라인은 각각 상기 제1중심 그라운드 및 제2중심 그라운드를 사이에 두고 위치하는 것을 특징으로 하는, 연성회로기판.
  7. 청구항 6에 있어서,
    상기 제1신호라인은 상기 제2측면 그라운드와 상기 제2중심 그라운드 사이에 위치하되, 상기 제1유전체 레이어 저면에 형성되고,
    상기 제2신호라인은 제1측면 그라운드와 상기 제1중심 그라운드 사이에 위치하되, 상기 제1유전체 레이어 평면에 형성된 것을 특징으로 하는, 연성회로기판.
  8. 청구항 7에 있어서,
    상기 제2유전체 레이어 평면에는 제1그라운드 레이어가 적층되고,
    상기 제3유전체 레이어 저면에는 제2그라운드 레이어가 적층되며,
    상기 제1유전체 레이어와 상기 제2유전체 레이어가 마주보는 면과, 상기 제1중심 그라운드와 상기 제2유전체 레이어가 마주보는 면과, 상기 제1측면 그라운드와 제2유전체 레이어가 마주보는 면과, 상기 제2신호라인과 상기 제2유전체 레이어가 마주보는 면은 각각 제1결합부를 매개로 결합되고,
    상기 제1유전체 레이어 및 제3유전체 레이어가 마주보는 면과, 상기 제2중심 그라운드와 상기 제3유전체 레이어가 마주보는 면과, 상기 제2측면 그라운드와 상기 제3유전체 레이어가 마주보는 면과, 상기 제1신호라인과 제2유전체 레이어가 마주보는 면은 각각 제2결합부를 매개로 결합되는 것을 특징으로 하는, 연성회로기판.
  9. 청구항 7에 있어서,
    상기 제2유전체 레이어 평면에는 제1그라운드 레이어가 적층되고,
    상기 제3유전체 레이어 저면에는 제2그라운드 레이어가 적층되며,
    상기 제1신호라인이 형성된 제1유전체 레이어와 상기 제3유전체 레이어 사이 및 상기 제2신호라인이 형성된 제1유전체 레이어와 상기 제2유전체 레이어 사이에는 공기층이 형성되어, 상기 제1신호라인 및 제2신호라인이 공기층에 노출되는 것을 특징으로 하는, 연성회로기판.
  10. 청구항 2 내지 청구항 9 중 어느 한 항에 있어서,
    상기 제1중심 그라운드 및 제2중심 그라운드를 기준으로, 상기 제1기판부 및 제2기판부로 구분되는 것을 특징으로 하는, 연성회로기판.
  11. 청구항 10에 있어서,
    상기 제1기판부에 수직 방향으로 관통 형성된 제1비아홀과, 상기 제2기판부에 수직 방향으로 관통 형성된 제2비아홀과, 차폐부를 수직 방향으로 관통하되 폭 방향으로 서로 일정 간격 이격되어 형성된 제3비아홀 및 제4비아홀을 포함하는, 연성회로기판.
  12. 청구항 11에 있어서,
    상기 제1비아홀 내지 제4비아홀은 폭 방향으로 동일한 라인 상에 위치하는 것을 특징으로 하는, 연성회로기판.
  13. 청구항 11에 있어서,
    상기 제1비아홀 및 제3비아홀은 폭 방향으로 동일한 제1라인 상에 위치하고,
    상기 제2비아홀 및 제4비아홀은 폭 방향으로 동일한 제2라인 상에 위치하며,
    상기 제1라인 및 제2라인은 서로 엇갈리게 형성된 것을 특징으로 하는, 연성회로기판.
  14. 청구항 4, 청구항 5, 청구항 8 또는 청구항 9에 있어서,
    상기 제1신호라인 평면 상에 위치하는 제1그라운드 레이어에는 원 형상의 그라운드 홀이 상기 제1신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되고,
    상기 제2신호라인 평면 상에 위치하는 제1그라운드 레이어에는 사각 형상의 그라운드 홀이 상기 제2신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되며,
    상기 제1신호라인 저면 상에 위치하는 제2그라운드 레이어에는 사각 형상의 그라운드 홀이 상기 제1신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성되되,
    상기 제2신호라인 저면 상에 위치하는 제2그라운드 레이어에는 원형의 그라운드 홀이 상기 제2신호라인의 길이 방향으로 일정 간격 이격되어 복수 개 형성된 것을 특징으로 하는, 연성회로기판.
  15. 청구항 1에 있어서,
    상기 제1신호라인 및 제2신호라인 일단에 동축 케이블이 연결된 것을 특징으로 하는, 연성회로기판.
  16. 청구항 15에 있어서,
    그 타단이 좌우 방향으로 각각 연장되어,
    "T"자 형상으로 형성된 것을 특징으로 하는, 연성회로기판.
  17. 청구항 16에 있어서,
    타단에서 좌우 방향으로 연장 형성된 양 끝단에는 각각 제1안테나 및 제2안테나가 결합된 것을 특징으로 하는, 연성회로기판.
  18. 청구항 16에 있어서,
    그 끝단에서 제1안테나 및 제2안테나가 각각 좌우 방향으로 연장 형성된 것을 특징으로 하는, 연성회로기판.
KR1020160022978A 2016-02-26 2016-02-26 연성회로기판 KR102552614B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
KR1020160022978A KR102552614B1 (ko) 2016-02-26 2016-02-26 연성회로기판
EP21186905.2A EP3917292A1 (en) 2016-02-26 2017-02-06 Flexible printed circuit board
US16/077,070 US10624209B2 (en) 2016-02-26 2017-02-06 Flexible printed circuit board
JP2018544877A JP2019516231A (ja) 2016-02-26 2017-02-06 フレキシブルプリント回路基板
PCT/KR2017/001249 WO2017146394A1 (ko) 2016-02-26 2017-02-06 연성회로기판
CN201780005251.0A CN108476586B (zh) 2016-02-26 2017-02-06 柔性电路板
EP17756732.8A EP3422823A4 (en) 2016-02-26 2017-02-06 SOFT PRINTED CIRCUIT BOARD
TW106202639U TWM542909U (zh) 2016-02-26 2017-02-23 可撓性電路板
JP2021003318A JP7048774B2 (ja) 2016-02-26 2021-01-13 フレキシブルプリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160022978A KR102552614B1 (ko) 2016-02-26 2016-02-26 연성회로기판

Publications (2)

Publication Number Publication Date
KR20170100752A true KR20170100752A (ko) 2017-09-05
KR102552614B1 KR102552614B1 (ko) 2023-07-06

Family

ID=59685509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160022978A KR102552614B1 (ko) 2016-02-26 2016-02-26 연성회로기판

Country Status (7)

Country Link
US (1) US10624209B2 (ko)
EP (2) EP3917292A1 (ko)
JP (2) JP2019516231A (ko)
KR (1) KR102552614B1 (ko)
CN (1) CN108476586B (ko)
TW (1) TWM542909U (ko)
WO (1) WO2017146394A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020009361A1 (en) * 2018-07-02 2020-01-09 Samsung Electronics Co., Ltd. Circuit board including insulating layer having a plurality of dielectrics with different dielectric loss, and electronic device including the circuit board
CN112074933A (zh) * 2018-01-12 2020-12-11 北科电子科技公司 柔性印刷电路板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102622767B1 (ko) * 2016-02-11 2024-01-09 주식회사 기가레인 연성회로기판
CN109429442B (zh) * 2017-08-31 2020-09-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
KR20200129341A (ko) 2019-05-08 2020-11-18 삼성전자주식회사 플렉서블 케이블
KR20210009972A (ko) 2019-07-18 2021-01-27 삼성전자주식회사 플렉서블 케이블
KR20210073999A (ko) * 2019-12-11 2021-06-21 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 전자 장치
CN111430864B (zh) * 2019-12-16 2021-07-09 瑞声科技(新加坡)有限公司 传输线以及终端设备
KR102363957B1 (ko) * 2020-02-05 2022-02-16 주식회사 이엠따블유 케이블 모듈 및 이를 제조하기 위한 방법
CN113747654B (zh) * 2020-05-27 2023-08-04 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
KR102457122B1 (ko) * 2020-12-03 2022-10-20 주식회사 기가레인 다중 신호 전송용 연성회로기판

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201000A (ja) * 2002-12-18 2004-07-15 Mitsubishi Electric Corp プリント配線板および信号伝送装置
JP2004247616A (ja) * 2003-02-14 2004-09-02 Canon Inc フレキシブル基板
KR20090110444A (ko) * 2008-04-18 2009-10-22 (주)기가레인 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
KR20090133072A (ko) * 2008-06-23 2009-12-31 (주)기가레인 인쇄회로기판과 일체로 형성되는 안테나
JP2012253342A (ja) 2010-12-03 2012-12-20 Murata Mfg Co Ltd 高周波信号線路
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE7132203U (de) 1971-08-23 1980-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Hochfrequenzbauelement in Streifenleitungstechnik
US4845311A (en) * 1988-07-21 1989-07-04 Hughes Aircraft Company Flexible coaxial cable apparatus and method
JP2724102B2 (ja) * 1993-12-28 1998-03-09 ケル株式会社 ２層構造フレキシブルプリント基板
JP4195731B2 (ja) * 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
JPH11177247A (ja) * 1997-12-15 1999-07-02 Ngk Spark Plug Co Ltd 配線基板
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US8847696B2 (en) * 2002-03-18 2014-09-30 Qualcomm Incorporated Flexible interconnect cable having signal trace pairs and ground layer pairs disposed on opposite sides of a flexible dielectric
US7298234B2 (en) 2003-11-25 2007-11-20 Banpil Photonics, Inc. High speed electrical interconnects and method of manufacturing
KR100627856B1 (ko) * 2004-06-28 2006-09-25 에스케이 텔레콤주식회사 착신측 교환기를 이용하여 멀티미디어 링백톤 서비스를제공하는 방법 및 시스템
JP4746852B2 (ja) * 2004-06-30 2011-08-10 ソニーケミカル＆インフォメーションデバイス株式会社 伝送ケーブルの製造方法
JP2006024618A (ja) * 2004-07-06 2006-01-26 Toshiba Corp 配線基板
JP2007193999A (ja) * 2006-01-17 2007-08-02 Sony Chemical & Information Device Corp 伝送ケーブル
DE102007028799A1 (de) * 2007-06-19 2008-12-24 Technische Universität Ilmenau Impedanzkontrolliertes koplanares Wellenleitersystem zur dreidimensionalen Verteilung von Signalen hoher Bandbreite
US8013254B2 (en) * 2008-02-15 2011-09-06 Gigalane Co. Ltd. Printed circuit board
KR20100005616A (ko) 2008-07-07 2010-01-15 (주)에이스안테나 손실 개선을 위한 ｒｆ 전송 선로
US20100307798A1 (en) * 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
JP5541122B2 (ja) * 2010-11-30 2014-07-09 山一電機株式会社 フレキシブル配線板
CN102986308A (zh) 2010-12-03 2013-03-20 株式会社村田制作所 高频信号线路
CN103733425A (zh) * 2011-12-22 2014-04-16 株式会社村田制作所 高频信号线路及电子设备
JP5477422B2 (ja) * 2012-01-06 2014-04-23 株式会社村田製作所 高周波信号線路
JP6053334B2 (ja) * 2012-06-01 2016-12-27 株式会社村田製作所 積層型多芯ケーブル
CN104205249B (zh) * 2012-06-19 2017-03-01 株式会社村田制作所 层叠型多芯电缆
US9065175B2 (en) * 2012-10-18 2015-06-23 Apple Inc. Antenna structures and electrical components with grounding
JP5696819B2 (ja) * 2013-01-23 2015-04-08 株式会社村田製作所 伝送線路、および電子機器
WO2014178295A1 (ja) * 2013-04-30 2014-11-06 株式会社村田製作所 高周波伝送線路
US20150319847A1 (en) * 2014-04-30 2015-11-05 Samsung Electro-Mechanics Co., Ltd. Wiring substrate
WO2015186720A1 (ja) * 2014-06-05 2015-12-10 株式会社村田製作所 伝送線路部材
CN205752476U (zh) * 2014-06-16 2016-11-30 株式会社村田制作所 传输线路构件
CN106575808B (zh) * 2014-09-26 2019-09-24 株式会社村田制作所 传输线路及电子设备
KR102432541B1 (ko) * 2015-09-24 2022-08-17 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판 및 그 제조방법
KR102442838B1 (ko) * 2015-09-24 2022-09-15 주식회사 기가레인 3층 유전체 및 4층 그라운드 레이어 구조를 갖는 연성회로기판
KR102497358B1 (ko) * 2015-09-24 2023-02-10 주식회사 기가레인 벤딩 내구성이 개선된 연성회로기판
KR102622767B1 (ko) * 2016-02-11 2024-01-09 주식회사 기가레인 연성회로기판
KR102444553B1 (ko) * 2016-02-26 2022-09-20 주식회사 기가레인 노트북 컴퓨터
CN209329126U (zh) * 2016-05-17 2019-08-30 株式会社村田制作所 传输线路基板及电子设备
US10651526B2 (en) * 2016-08-16 2020-05-12 Samsung Electronics Co., Ltd. Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004201000A (ja) * 2002-12-18 2004-07-15 Mitsubishi Electric Corp プリント配線板および信号伝送装置
JP2004247616A (ja) * 2003-02-14 2004-09-02 Canon Inc フレキシブル基板
KR20090110444A (ko) * 2008-04-18 2009-10-22 (주)기가레인 신호전송라인 주위의 본딩 시트를 제거한 인쇄회로기판
KR20090133072A (ko) * 2008-06-23 2009-12-31 (주)기가레인 인쇄회로기판과 일체로 형성되는 안테나
JP2012253342A (ja) 2010-12-03 2012-12-20 Murata Mfg Co Ltd 高周波信号線路
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112074933A (zh) * 2018-01-12 2020-12-11 北科电子科技公司 柔性印刷电路板
EP3738141A4 (en) * 2018-01-12 2021-10-06 Nortech Systems, Inc. FLEXIBLE CIRCUIT BOARD
WO2020009361A1 (en) * 2018-07-02 2020-01-09 Samsung Electronics Co., Ltd. Circuit board including insulating layer having a plurality of dielectrics with different dielectric loss, and electronic device including the circuit board
US11605891B2 (en) 2018-07-02 2023-03-14 Samsung Electronics Co., Ltd. Circuit board including insulating layer having a plurality of dielectrics with different dielectric loss, and electronic device including the circuit board

Also Published As

Publication number Publication date
EP3917292A1 (en) 2021-12-01
JP2019516231A (ja) 2019-06-13
JP2021073701A (ja) 2021-05-13
CN108476586A (zh) 2018-08-31
EP3422823A4 (en) 2019-11-06
US20190045630A1 (en) 2019-02-07
EP3422823A1 (en) 2019-01-02
WO2017146394A1 (ko) 2017-08-31
US10624209B2 (en) 2020-04-14
JP7048774B2 (ja) 2022-04-05
CN108476586B (zh) 2021-06-25
TWM542909U (zh) 2017-06-01
KR102552614B1 (ko) 2023-07-06

Similar Documents

Publication Publication Date Title
KR20170100752A (ko) 연성회로기판
EP3422139B1 (en) Laptop computer
US8654542B2 (en) High-frequency switch module
JP2006024618A (ja) 配線基板
TW201533974A (zh) 天線基板
US9666925B2 (en) Transmission line, a transmission line apparatus, and an electronic device
CN102593565A (zh) 电介质波导管的输入输出连接构造
US10333194B2 (en) Electronic device
JP2016092561A (ja) 伝送線路およびフラットケーブル
US9271391B2 (en) Multilayer wiring board
KR20170094692A (ko) 연성회로기판
KR20170094702A (ko) 연성회로기판
CN111193098A (zh) 立体式天线及电子装置
KR20180080612A (ko) 연성회로기판
JPWO2015186538A1 (ja) 伝送線路部材
KR20160112119A (ko) 연성회로기판
KR102364151B1 (ko) 연성회로기판
US20220110212A1 (en) Flexible circuit board and wireless terminal comprising same
US8847699B2 (en) Composite component
US9142885B2 (en) Wireless communication modules with reduced impedance mismatch
US20210273307A1 (en) Transmission line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant