KR102423765B1 - 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents
수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102423765B1 KR102423765B1 KR1020150120543A KR20150120543A KR102423765B1 KR 102423765 B1 KR102423765 B1 KR 102423765B1 KR 1020150120543 A KR1020150120543 A KR 1020150120543A KR 20150120543 A KR20150120543 A KR 20150120543A KR 102423765 B1 KR102423765 B1 KR 102423765B1
- Authority
- KR
- South Korea
- Prior art keywords
- interlayer insulating
- layer
- insulating layer
- gate dielectric
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 129
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 519
- 239000011229 interlayer Substances 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims description 83
- 230000015654 memory Effects 0.000 claims description 79
- 230000000903 blocking effect Effects 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 30
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 238000003860 storage Methods 0.000 claims description 20
- 230000005641 tunneling Effects 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 description 43
- 239000000463 material Substances 0.000 description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- 244000208734 Pisonia aculeata Species 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- -1 regions Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- DBOSVWZVMLOAEU-UHFFFAOYSA-N [O-2].[Hf+4].[La+3] Chemical compound [O-2].[Hf+4].[La+3] DBOSVWZVMLOAEU-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910003447 praseodymium oxide Inorganic materials 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910004172 HfTa Inorganic materials 0.000 description 1
- 229910017414 LaAl Inorganic materials 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910006249 ZrSi Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910052805 deuterium Inorganic materials 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000011089 mechanical engineering Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H01L27/11556—
-
- H01L27/11521—
-
- H01L27/11551—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1438—Flash memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1443—Non-volatile random-access memory [NVRAM]
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
수직 구조의 비휘발성 메모리 소자는 기판 상에 형성된 제1 층간 절연막과, 제1 층간 절연막 상에 배치된 제1 게이트 전극과, 제1 게이트 전극 상에 교대로 적층되는 제2 층간 절연막들 및 제2 게이트 전극들과, 제1 게이트 전극, 제2 층간 절연막들 및 제2 게이트 전극들을 관통하여 제1 층간 절연막을 노출시키는 개구부와, 개구부의 측벽 및 저면을 덮는 게이트 유전막과, 게이트 유전막 상에 형성되며, 게이트 유전막의 저면 및 제1 층간 절연막을 관통하여 기판과 전기적으로 연결되는 채널 영역을 포함하고, 제1 게이트 전극과 접하는 영역에서의 게이트 유전막의 측벽 간 이격거리는 제2 게이트 전극들 중 어느 하나의 제2 게이트 전극과 접하는 영역에서의 게이트 유전막의 측벽 간 이격거리보다 크다.
Description
본 발명의 사상은 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
전자 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리가 요구되고 있다. 반도체 메모리 소자의 집적도를 향상시키기 위한 방법들 중 하나로서, 기존의 평면 트랜지스터 구조 대신 수직 트랜지스터 구조를 가지는 비휘발성 메모리 소자가 제안되고 있다. 최근, 상기 비휘발성 메모리 소자의 제조 공정이 고도로 미세화된 피쳐 사이즈에서 이루어짐에 따라, 공정 단순화와 동시에 신뢰성을 확보할 수 있는 채널 홀 형성 기술이 요구된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 제조 공정을 단순화함과 동시에 신뢰성을 유지할 수 있는 수직 구조의비휘발성 메모리 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 수직 구조의 비휘발성 메모리 소자는 기판 상에 형성된 제1 층간 절연막과, 상기 제1 층간 절연막 상에 배치된 제1 게이트 전극과, 상기 제1 게이트 전극 상에 교대로 적층되는 제2 층간 절연막들 및 제2 게이트 전극들과, 상기 제1 게이트 전극, 상기 제2 층간 절연막들 및 상기 제2 게이트 전극들을 관통하여 상기 제1 층간 절연막을 노출시키는 개구부와, 상기 개구부의 측벽 및 저면을 덮는 게이트 유전막과, 상기 게이트 유전막 상에 형성되며, 상기 게이트 유전막의 저면 및 상기 제1 층간 절연막을 관통하여 상기 기판과 전기적으로 연결되는 채널 영역을 포함하고, 상기 제1 게이트 전극과 접하는 영역에서의 상기 게이트 유전막의 측벽 간 이격거리는 상기 제2 게이트 전극들 중 어느 하나의 제2 게이트 전극과 접하는 영역에서의 상기 게이트 유전막의 측벽 간 이격거리보다 클 수 있다. 상기 게이트 유전막은 상기 제1 층간 절연막의 상면과 접할 수 있다.
일부 실시예들에서,상기 제1 층간 절연막과 접하는 부분에서의 상기 게이트 유전막의 측벽 간 이격거리는 제2 층간 절연막들 중 어느 하나와 접하는 부분에서의 상기 게이트 유전막의 측벽 간 이격거리보다 클 수 있다.
상기 게이트 유전막은 상기 채널 영역과 접하는 터널링 절연막과, 상기 터널링 절연막과 접하는 전하 저장막과, 상기 제1 게이트 전극 또는 상기 제2 게이트 전극들과 상기 전하 저장막 사이에 개재되는 제1 블록킹 절연막을 포함할 수 있다.
일부 실시예들에서, 상기 수직 구조의 비휘발성 메모리 소자는 상기 제1 층간 절연막 및 제2 층간 절연막들 중 인접하는 2개의 층간 절연막들 사이 영역에서 상기 제1 블록킹 절연막과 접하는 제2 블록킹 절연막을 더 포함할 수 있다.
상기 게이트 유전막은 벌브 타입의 단면 구조를 가질 수 있다. 상기 제1 층간 절연막의 두께는 상기 제2 층간 절연막들 각각의 두께보다 얇을 수 있다. 상기 제1 층간 절연막은 MTO 막일 수 있다. 상기 제1 게이트 전극의 두께는 상기 제2 게이트 전극들 각각의 두께보다 클 수 있다.
일부 실시예들에서, 상기 채널 영역은 상기 게이트 유전막 상에 형성되는 제1 채널막과, 상기 제1 채널막 상에 형성되며, 상기 제1 채널막과 상기 게이트 유전막의 저면 및 상기 제1 층간 절연막을 관통하여 상기 기판과 연결되는 제2 채널막을 포함할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 수직 구조의 비휘발성 메모리 소자는 기판 상에 형성된 제1 층간 절연막과, 상기 제1 층간 절연막 상에 배치된 제1 게이트 전극과, 상기 제1 게이트 전극 상에 교대로 적층되는 제2 층간 절연막들 및 제2 게이트 전극들과, 상기 기판의 상면과 평행한 제1 방향을 따라 이격되어 배치되며, 각각이 상기 제1 게이트 전극, 상기 제2 층간 절연막들 및 상기 제2 게이트 전극들을 관통하여 상기 기판 상에서 수직으로 연장되는 복수의 메모리 셀 스트링들과, 상기 복수의 메모리 셀 스트링들 중 상기 기판의 상면과 평행하되 상기 제1 방향과 수직한 제2 방향을 따라 인접하는 메모리 셀 스트링들 사이에서, 상기 제1 게이트 전극, 상기 제2 층간 절연막들 및 상기 제2 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되는 공통 소스 라인 구조물을 포함하고, 상기 제1 게이트 전극과 접하는 영역에서의 상기 메모리 셀 스트링의 제1 방향에 따른 폭은 상기 제2 게이트 전극들 중 어느 하나의 제2 게이트 전극과 접하는 영역에서의 메모리 셀 스트링의 제1 방향에 따른 폭보다 클 수 있다. 상기 공통 소스 라인 구조물은 상기 제1 층간 절연막을 관통하여 상기 기판과 연결되는 공통 소스 라인, 및 상기 공통 소스 라인의 측벽과 상기 제1 게이트 전극 및 상기 제2 게이트 전극들 사이에 배치되는 공통 소스 라인 스페이서를 포함할 수 있다.
상기 공통 소스 라인 스페이서의 저면은 상기 제1 층간 절연막의 상면과 접할 수 있다. 상기 공통 소스 라인의 저면은 상기 공통 소스 라인 스페이서의 저면보다 낮은 레벨에 위치할 수 있다.
상기 기판은 상기 기판 상면의 일부 영역에 형성된 불순물 영역을 포함하고, 상기 공통 소스 라인은 상기 불순물 영역에 접하고, 상기 공통 소스 라인 스페이서는 상기 불순물 영역과 이격될 수 있다.
본 발명의 기술적 사상에 의한 수직 구조의 비휘발성 메모리 소자는, 메모리 소자의 제조 공정이 고도로 미세화된 피쳐 사이즈에서 이루어지더라도 채널 영역의 콘택 부분을 형성하기 위한 식각 공정에서의 식각 공정 마진을 충분히 확보할 수 있게 된다.
나아가, 채널 홀들을 형성하기 위한 식각 공정 이후에도 제1 층간 절연막이 잔존하여 상기 채널 홀들에 의해 기판을 노출시키지 않음으로써, 상기 채널 홀들이 가지는 산포를 낮출 수 있게 된다.
또한, 워드 라인 컷 이후 희생막들의 제거 공정에서 기판의 상면을 덮는 제1 층간 절연막이 잔존하여, 상기 희생막들의 제거를 위한 풀 백(pull back) 식각 공정 동안 기판에 가해질 수 있는 어택을 방지할 수 있게 된다.
한편, 본 발명의 수직 구조의 비휘발성 메모리소자는 게이트 유전막의 제1 블록킹 절연막과 접하며, 상기 희생막들이 제거된 측면 개구부들을 덮는 제2 블록킹 절연막을 구비할 수 있으며, 이에 따라 상기 풀 백 식각 공정에서 상기 제1 블록킹 절연막의 일부분이 데미지를 받더라도 상기 제2 블록킹 절연막을 통해 치유할 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 수직 구조의 비휘발성 메모리소자의 메모리 셀 어레이의 등가 회로로서, 특히 수직 채널 구조를 갖는 수직 구조의 낸드 플래시 메모리소자에 대한 등가 회로도가 예시된다.
도 2a는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 사시도이다.
도 2b는 도 2a의 B2 - B2 선 단면도이다.
도 3은 도 2b의 A 영역 부분 확대도이다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 단면도이다.
도 5a는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 단면도이다.
도 5b은 도 5a의 B 영역 부분 확대도이다.
도 6a 내지 도 6t는 본 발명의 기술적 사상에 의한 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 7a 내지 도 7d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 8a 내지 도 8c는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 2a는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 사시도이다.
도 2b는 도 2a의 B2 - B2 선 단면도이다.
도 3은 도 2b의 A 영역 부분 확대도이다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 단면도이다.
도 5a는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 단면도이다.
도 5b은 도 5a의 B 영역 부분 확대도이다.
도 6a 내지 도 6t는 본 발명의 기술적 사상에 의한 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 7a 내지 도 7d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 8a 내지 도 8c는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
본 발명의 실시예들에 따른 비휘발성 메모리 소자는 셀 어레이 영역, 주변 회로 영역, 센스 앰프 영역, 디코딩 회로 영역 및 연결 영역을 포함할수 있다. 상기 셀 어레이 영역에는, 복수의 메모리 셀들 및 상기 메모리 셀들로의 전기적 연결을 위한 비트 라인들 및 워드 라인들이 배치될 수 있다. 상기 주변 회로 영역에는 상기 메모리 셀들의 구동을 위한 회로들이 배치되고, 상기 센스 앰프 영역에는 상기 메모리 셀들에 저장된 정보를 판독하기 위한 회로들이 배치될 수 있다. 상기 연결 영역은 상기 셀 어레이 영역과 상기 디코딩 회로 영역 사이에 배치될 수 있으며, 여기에는 상기 워드 라인들과 상기 디코딩 회로 영역을 전기적으로 연결하는 배선 구조체가 배치될 수 있다.
도 1은 본 발명의 일 실시예에 따른 수직 구조의 비휘발성 메모리소자의 메모리 셀 어레이의 등가 회로로서, 특히 수직 채널 구조를 갖는 수직 구조의 낸드(NAND) 플래시 메모리소자에 대한 등가 회로도가 예시된다.
도 1을 참조하면, 메모리셀 어레이(10)는 복수의 메모리셀 스트링들(string, 11)을 포함할 수 있다. 상기 복수의 메모리 셀 스트링들(11) 각각은 기판(미도시)의 상면이 이루는 평면(x-y 평면)과 수직하는 방향(z 방향)으로 연장되어 있는 수직 구조를 가질 수 있다. 복수의 메모리 셀 스트링들(11)에 의해 메모리 셀 블록(13)이 구성될 수 있다.
복수의 메모리 셀 스트링들(11) 각각은 복수의 메모리 셀들(MC1 - MCn), 스트링 선택 트랜지스터(SST), 및 접지 선택 트랜지스터(GST)를 구비할 수 있다. 각각의 메모리셀 스트링들(11)에서 접지 선택 트랜지스터(GST), 복수의 메모리 셀들(MC1 - MCn) 및 스트링 선택 트랜지스터(SST)가 수직(z 방향)으로 직렬 배치될 수 있다. 여기서, 복수의 메모리 셀들(MC1 - MCn) 각각은 데이터를 저장할 수 있다. 복수의 워드 라인들(WL1 - WLn)은 복수의 메모리 셀들(MC1 - MCn) 각각에 결합되어 이들에 결합된 메모리셀(MC1 - MCn)을 제어할 수 있다. 복수의 메모리 셀들(MC1 - MCn)의 수는 반도체메모리 소자의 용량에 따라서 조절될 수 있다.
메모리 셀 블록(13)의 제1 내지 제m 열(column)에 배열되는 각 메모리 셀 스트링들(11)의 일측, 예컨대, 스트링 선택 트랜지스터(SST)의 드레인(drain)측에는 x 방향으로 연장되는 복수의 비트 라인들(BL1 - BLm) 각각이 연결될수 있다. 또한, 각 메모리셀 스트링들(11)의 타측, 예컨대, 접지 선택 트랜지스터(GST)의 소스(source)측에는 공통 소스 라인(CSL)이 연결될 수 있다.
상기 복수의 메모리 셀들(MC1 - MCn) 중 동일 막에 배열된 메모리 셀들(MC1 - MCn) 각각의 게이트들에는 y 방향으로 연장되는 워드 라인들(WL1 - WLn)이 공통적으로 연결될수 있다. 상기 워드 라인들(WL1 - WLn)의 구동에 따라 복수의 메모리 셀들(MC1 - MCn)에 데이터를 프로그래밍, 독출 또는 소거할 수 있다.
각각의 메모리 셀 스트링들(11)에서 스트링선택 트랜지스터(SST)는 비트 라인들(BL1 - BLm)과 메모리 셀들(MC1 - MCn)과의 사이에 배열될 수 있다. 메모리 셀 블록(13)에서 각각의 스트링 선택 트랜지스터(SST)는 자신의 게이트에 연결되는 스트링 선택 라인(SSL)에 의해 복수의 비트 라인들(BL1 - BLm)과 복수의 메모리 셀들(MC1 - MCn)과의 사이에서의 데이터 전송을 제어할 수 있다.
접지 선택 트랜지스터(GST)는 복수의 메모리 셀들(MC1 - MCn)과 공통 소스 라인(CSL) 사이에 배열될 수 있다. 메모리 셀 블록(13)에서 각각의 접지 선택 트랜지스터(GST)는 이의 게이트에 각각 연결되는 접지 선택 라인(GSL)에 의해 복수의 메모리 셀들(MC1 - MCn)과 공통 소스 라인(CSL) 사이에서의 데이터전송을 제어할 수 있다.
도 2a는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 사시도이다. 도 2b는 도 2a의 B2 - B2 선 단면도이다.
도 2a에서는 복수의 메모리 셀 스트링들의 3차원 구조를 도시하기 위해, 도 2b에 도시된 비트 라인(193), 비트 라인 콘택 플러그(195) 등의 일부 구성요소들이 생략되어 있다.
도 2a 및 도 2b를 참조하면, 비휘발성 메모리 소자(100)는 기판(101) 상에 형성된 복수의 메모리 셀 스트링들(11), 복수의 게이트 전극들(150), 복수의 절연막들(160, 181, 183), 공통 소스 라인 구조물(170), 비트 라인(193) 및 비트 라인 콘택 플러그(195)를 포함할 수 있다.
기판(101)은 예를 들면 실리콘 기판, 게르마늄 기판, 실리콘-게르마늄 기판, SOI (silicon-on-insulator) 기판, GeOI (germanium-on-insulator) 기판 등을 포함할 수 있다. 도시되지는 않았지만, 상기 기판(101)에는 p 웰(도시되지 않음)이 더 형성될 수 있다. 상기 기판(101)은 x 방향 및 y 방향으로 연장되는 주면(main surface)을 가질 수 있다.
복수의 메모리 셀 스트링들(11)은 도 2a에 도시된 바와 같이 지그재그(zig-zag) 형태로 이격되며 배치될 수 있다. 즉, y 방향으로 이격되며 배열되는 복수의 메모리 셀 스트링들(11)은 x 방향으로 오프셋(off-set)되어 배치될 수 있다. 또한, 본 발명은복수의 메모리 셀 스트링들(11)이 2열로 오프셋되어 배치된 경우를 도시하였으나 이에 한정되지 않으며, 다양한 구조로 배열될 수 있다. 예컨대, 복수의 메모리 셀 스트링들(11)은 y 방향을 따라 1열로 배치될 수도 있고, 또는 3열 이상으로 오프셋 되어 지그재그 형태로 배치될 수도 있다. 나아가, 상기 복수의 메모리 셀 스트링들(11)은 도 2a에 도시된 지그재그 형태에 한정되지 않고, x 방향 및 y 방향을 따라 나란히 이격된 매트릭스 구조(matrix structure)로 배치될 수도 있다.
각각의 메모리 셀 스트링(11)은 기판(101)의 상면과 평행하는 방향(z 방향)을 따라 연장될 수 있다. 각각의 메모리 셀 스트링(11)은 채널 영역(130), 게이트 유전막(140), 매립 절연막(175), 게이트 유전막(140)의 측벽을 따라 배치된 접지 선택 트랜지스터(GST), 복수의 메모리 셀 트랜지스터들(MC1, MC2, MC3, MC4) 및 스트링 선택 트랜지스터(SST)를 포함할 수 있다. 경우에 따라, 접지 선택 트랜지스터(GST) 및 스트링 선택 트랜지스터(SST)는 2개씩 구비될 수도 있다.
기둥 형상의 채널 영역(130)은 기판(101) 상에 z 방향으로 연장되도록 배치될 수 있다. 도 2a에 도시된 바와 같이, 상기 채널 영역(130)은 환형(annular)으로 형성될 수 있다. 다만 이에 한정되지 않고, 상기 채널 영역(130)은 원기둥이나 사각 기둥 형상을 가지도록 형성될 수도 있다.
상기 채널 영역(130)은 저면에서 기판(101)과 전기적으로 연결될 수 있다. 예컨대, 도시된 바와 같이 채널 영역(130)은 하부 면에서 돌출된 콘택 부분(132)을 포함하여, 상기 콘택 부분(132)을 통해 기판(101)에 연결될 수 있다.
일부 실시예들에서, 상기 채널 영역(130)은 제1 채널막(130a) 및 제2 채널막(130b)을 포함할 수 있다. 상기 제1 채널막(130a)은 게이트 유전막(140)을 덮도록 형성되고, 상기 제2 채널막(130b)은 상기 제1 채널막(130a)을 덮도록 형성될 수 있다.
일부 실시예들에서, 상기 제2 채널막(130b)은 제1 채널막(130a), 게이트 유전막(140) 및 제1 층간 절연막(161)을 관통하여 기판(101)에 연결되는 콘택 부분(132)을 포함할 수 있다.
상기 제1 채널막(130a) 및 제2 채널막(130b) 각각은 예를 들면 폴리실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있다. 상기 제1 채널막(130a) 및 제2 채널막(130b)은 서로 동일한 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
일부 실시예들에서, 상기 제1 채널막(130a) 및 제2 채널막(130b) 각각은 인(P), 비소(As) 또는 안티모니(Sb)와 같은 n형 불순물 또는 알루미늄(Al), 붕소(B), 인듐(In) 또는 칼륨(K)과 같은 p형 불순물이 도핑된 폴리실리콘을 포함할 수 있다. 다른 일부 실시예들에서, 상기 제1 채널막(130a) 및 제2 채널막(130b) 각각은 불순물이 도핑되지 않은 폴리실리콘을 포함할 수 있다.
도전막(190)은 채널 영역(130), 게이트 유전막(140) 및 매립 절연막(175)의 상면에 형성되어, 채널 영역(130)과 전기적으로 연결될 수 있다. 상기 도전막(190)은 예를 들면 도핑된 폴리실리콘을 포함할 수 있다. 상기 도전막(190)은 스트링 선택 트랜지스터(SST)의 드레인 영역으로 작용할 수 있다.
스트링 선택 트랜지스터들(SST)은 상기 도전막(190) 및 비트 라인 콘택 플러그(195)를 통해 비트 라인(193)에 연결될 수 있다. 또한, 접지 선택 트랜지스터들(GST)은 불순물 영역(105)에 전기적으로 연결될 수 있다.
불순물 영역(105)은 기판(101)의 주면에 형성되며 y 방향으로 연장될 수 있다. 도 2a 및 도 2b에서는 하나의 불순물 영역(105)만이 도시되었으나, 상기 불순물 영역(105)은 x 방향으로 이웃하는 채널 영역들(130) 사이마다 하나씩 배열될 수도 있다. 일부 실시예들에서, 불순물 영역(105)은 소스 영역이 될 수 있고, 상기 기판(101)의 다른 영역과 PN 접합을 형성할 수 있다. 상기 불순물영역(105)은 기판(101)의 주면에 인접하고 중앙에 위치하는 제2 불순물영역(105b) 및 상기 제2 불순물 영역(105b)을 둘러싸는 제1 불순물영역(105a)을 포함할 수 있다. 일부 실시예들에서, 상기 제1 불순물 영역(105a)은 저농도 불순물 영역이고, 상기 제2 불순물 영역(105b)은 고농도 불순물 영역일 수 있다.
상기 불순물 영역(105) 상에는 공통 소스 라인 구조물(170)이 형성될 수 있다. 일부 실시예들에서, 공통 소스 라인 구조물(170)은 공통 소스 라인(172) 및 공통 소스 라인 스페이서(174)를 포함할 수 있다.
본 실시예에서의 인접하는 메모리 셀 스트링들(11)은 공통 소스 라인 구조물(170)을 사이에 두고 대칭적으로 배치되었으나, 이에 제한되지 않는다. 일 예로, 상기 인접하는 메모리 셀 스트링들(11)은 공통 소스 라인 구조물(170)을 사이에 두고 비대칭적으로 배치될 수도 있다.
공통 소스 라인(172)은 기판(101)의 불순물 영역(105) 상에 형성될 수 있다. 예를 들어, 공통 소스 라인(172)은 불순물 영역(105)의 일부 영역 상에서 y 방향을 따라 연장되도록 형성될 수 있다. 경우에 따라, 공통 소스 라인(172)은 y 방향을 따라 불순물 영역(105) 전체 상부에 형성될 수도 있다.
일부 실시예들에서, 공통 소스 라인(172)은 예를 들면 텅스텐(W), 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈륨(Ta) 등과 같은 금속을 포함할 수 있다. 다른 일부 실시예들에서, 공통 소스 라인(172)은 예를 들면 불순물이 도핑된 폴리실리콘, 또는 니켈 실리사이드, 티타늄 실리사이드, 텅스텐 실리사이드, 코발트 실리사이드 등과 같은 금속 실리사이드 등의 도전성 물질을 포함할 수 있다.
공통 소스 라인(172)의 양 측벽에는, 절연 물질을 포함하는 공통 소스 라인 스페이서(174)가 형성될 수 있다. 공통 소스 라인 스페이서(174)는 게이트 전극들(150) 측벽에 형성되어 게이트 전극들(150)과 공통 소스 라인(172) 사이를 전기적으로 절연시키는 소자 분리층(isolation layer)으로서의 역할을 수행할 수 있다.
일부 실시예들에서, 상기 공통 소스 라인(172)은 상기 기판(101)의 불순물 영역(105)에 접하고, 상기 공통 소스 라인 스페이서(174)는 상기 기판(101)의 불순물 영역(105)과 이격되어 형성될 수 있다.
즉, 상기 공통 소스 라인(172)은 상기 제1 층간 절연막(161)을 관통하여 상기 기판(101)과 연결되고, 상기 공통 소스 라인 스페이서(174)는 상기 제1 층간 절연막(161)의 상면과 접할 수 있다. 이에 따라, 상기 공통 소스 라인(172)의 저면(172B)은 상기 공통 소스 라인 스페이서(174)의 저면(174B)보다 낮은 레벨에 위치할 수 있다.
복수의 게이트 전극들(151-156: 150)은 채널 영역(130)의 측면을 따라 z 방향으로 상호 이격되어 배치되고, 게이트 전극들(150) 각각은 y 방향으로 연장될 수 있다.
상기 게이트 전극들(150) 각각은, 접지 선택 트랜지스터(GST), 다수의메모리 셀(MC1, MC2, MC3, MC4), 및 스트링선택 트랜지스터(SST)의 게이트 역할을 수행할 수 있다. 상기 게이트 전극들(150)은 인접한 메모리 셀 스트링(11)에 공통으로 연결될 수 있다. 스트링선택 트랜지스터(SST)의 게이트 전극(156)은 스트링선택 라인(SSL, 도 1 참조)에 연결될 수 있다. 메모리 셀들(MC1, MC2, MC3, MC4)의 게이트 전극들(152, 153, 154, 155)은 워드 라인들(WL1, WL2, WLn-1, WLn, 도 1 참조)에 연결될 수 있다. 접지 선택 트랜지스터(GST)의 게이트 전극(151)은 접지 선택 라인(GSL, 도 1 참조)에 연결될 수 있다.
상기 게이트 전극들(150)은 메탈막, 예컨대 텅스텐(W)으로 형성될 수 있다. 또한, 도시되지는 않았지만, 게이트 전극들(150)은 확산 방지막(diffusion barrier)(미도시)을 더 포함할 수 있으며, 상기 확산 방지막은 예를 들면 텅스텐 질화물(WN), 탄탈륨 질화물(TaN) 및/또는 티타늄 질화물(TiN) 등을 포함할 수 있다.
게이트 유전막(140)은 채널 영역(130)과 게이트 전극들(150) 사이에배치될 수 있다. 일부 실시예들에서, 게이트 유전막(140)은 예를 들면 ONO(oxide-nitride-oxide)막, ONA(oxide-nitride-alumina)막 및ONOA(oxide-nitride-oxide-alumina)막 중 어느 하나로 형성될 수 있다.
도 2a 및 도 2b에 구체적으로 도시되지 않았으나, 게이트 유전막(140)은 채널 영역(130)으로부터 차례로 적층된 터널링 절연막, 전하 저장막, 및 블록킹 절연막을 포함할 수 있으며, 이에 대한 상세한 설명은 도 3을 참조하여 후술하기로 한다.
복수의 층간 절연막들(161-167: 160)은 게이트 전극들(150) 사이에 배치될 수 있다. 상기 게이트 전극들(150)과 유사하게, 상기 층간 절연막들(160)은 z 방향으로 상호 이격되어 배치되고, 층간 절연막들(160) 각각은 y 방향으로 연장될 수 있다. 상기 층간 절연막들(160)의 일 측면은 채널 영역(130)과 접촉될 수 있다. 일부 실시예들에서, 상기 층간 절연막들(160)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
상기 복수의 층간 절연막들(160) 중 최하부의 제1 층간 절연막(161)은 매우 얇은 두께로 형성될 수 있다. 상기 제1 층간 절연막(161)은 상부의 제2 층간 절연막들(162-167)과 동일한 물질로 형성될 수 있지만, 다른 물질로 형성될 수도 있다.
일부 실시예들에서, 상기 제1 층간 절연막(161)은 일종의 버퍼층으로서, MTO(Middle Temperature Oxide) 막으로 형성될 수 있고, 접지 선택 트랜지스터(GST)의 게이트 전극(151)을 기판(101)으로부터 절연시키는 역할을 수행할 수 있다.
복수의 층간 절연막들(160) 각각의 두께는 도시된 것으로부터 다양하게 변형될 수 있으며, 복수의 층간 절연막들(160)을 구성하는 층수 역시 다양하게 변형될 수 있다.
상기 제2 층간 절연막(167) 상에는 상부 절연막(181)이 형성될 수 있다. 상기 상부 절연막(181)의 상면은 공통 소스 라인(172)의 상면과 실질적으로 동일한 레벨에 위치할 수 있다.
상기 상부 절연막(181) 상에는 공통 소스 라인(172)의 상면 중 적어도 일부 영역을 덮는 공통 소스 라인 매립 절연막(183)이 형성될 수 있다. 상기 공통 소스 라인 매립 절연막(183)은 y 방향으로 연장되는 공통 소스 라인(172)과 그 상부에서 x 방향으로 연장되는 비트 라인(193) 사이에 위치하여, 상기 공통 소스 라인(172)과 비트 라인(193) 사이를 전기적으로 분리시키는 소자 분리층으로서의 역할을 수행할 수 있다.
일부 실시예들에서, 상기 상부 절연막(181) 또는 공통 소스 라인 매립 절연막(183)은 상기 복수의 층간 절연막들(160)과 동일한 물질로 형성될 수 있지만, 다른 물질로 형성될 수도 있다.
상기 공통 소스 라인 매립 절연막(183) 상에는 x 방향으로 연장되며, 라인 형상의 패턴으로 이루어지는 비트 라인(193)이 형성되고, 상기 비트 라인(193)은 상부 절연막(181) 및 공통 소스 라인 매립 절연막(183)을 관통하는 비트 라인 콘택 플러그(195)를 통해 상기 도전막(190)에 전기적으로 연결될 수 있다.
한편, 도 2a 및 도 2b에서는 메모리 셀들(MC1, MC2, MC3, MC4)이 4개가 배열되는 것으로 도시되어 있지만, 이는 예시적이며 반도체 메모리 소자(100)의 용량에 따라 더 많거나 더 적은 수의 메모리 셀들이 배열될 수도 있다.
일부 실시예들에서, 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST)는 메모리 셀들(MC1, MC2, MC3, MC4)과 상이한 구조를 가질 수도 있다.
한편, 본 실시예에서의 메모리 셀 스트링들(11) 각각에서의 채널 영역(130), 게이트 유전막(140) 및/또는 매립 절연막(175)은 도 2b에 도시된 바와 같이 벌브 타입(bulb type)의 단면 구조를 가질 수 있다. 게이트 유전막(140)을 예로 들어 구체적인 설명을 하면, 접지 선택 트랜지스터(GST)의 게이트 전극(151)과 인접한 부분(도 2b의 G1 영역)에서의 x 방향에 따른 게이트 유전막(140)의 측벽 간 이격거리(140W1)는 다른 게이트 전극들(152, 153, 154, 155, 156)과 인접한 부분(도 2b의 G2 영역)에서의 x 방향에 따른 게이트 유전막(140)의 측벽 간 이격거리(140W2)보다 클 수 있다. 즉, 상기 제1 게이트 전극(151)과 접하는 영역에서의 상기 메모리 셀 스트링(11)의 x 방향에 따른 폭은 다른 게이트 전극들(152, 153, 154, 155, 156)과 접하는 영역에서의 메모리 셀 스트링(11)의 x 방향에 따른 폭보다 클 수 있다.
메모리 셀 스트링들(11) 각각이 상기와 같은 구조를 가질 경우, 채널 영역(130)의 콘택 부분(132)을 형성하기 위한 식각 공정(도 6g 참조)에서의 식각 공정 마진을 충분히 확보할 수 있게 된다.
도 3은 도 2b의 A 영역 부분 확대도이다. 도 3에 있어서, 도 1 내지 도 2b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 3을 참조하면, 메모리셀 스트링들(11, 도 2b 참조)의 채널로서 이용될수 있는 채널 영역(130)이 도시된다. 도 3에 도시된 채널 영역(130)의 좌측면, 즉 제2 채널막(130b)의 좌측 측벽에는 매립 절연막(175)이 배치될 수 있다. 채널 영역(130)의 우측면, 즉 제1 채널막(130a)의 우측 측벽에는 게이트 유전막(140)이 배치될 수 있다.
게이트 유전막(140)은 제1 채널막(130a)의 우측 측벽으로부터 터널링 절연막(142), 전하 저장막(144), 및 블록킹 절연막(146)이 차례로 적층된구조를 가질 수 있다.
상기 터널링 절연막(142)은 F-N 터널링(Fowler-Nordheim tunneling) 방식을 통해 전하를 상기 전하 저장막(144)으로 터널링시킬 수 있다. 상기 터널링 절연막(142)은 예를 들면 실리콘산화물(SiOx), 실리콘 질화물(SixNy), 실리콘 산질화물(SiON), 하프늄산화물(HfOx), 하프늄 실리콘산화물(HfSixOy), 알루미늄 산화물(AlxOy), 및 지르코늄 산화물(ZrOx) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다.
상기 전하 저장막(144)은 전하 트랩층 또는 플로팅 게이트도전막일 수 있다. 상기 전하 저장막(144)이 플로팅 게이트인 경우에, 상기 전하 저장막(144)은 화학기상증착(CVD: Chemical Vapor Deposition), 예를 들어 SiH4 또는 Si2H6와 PH3 가스를 이용한 LPCVD(Low Pressure Chemical Vapor Deposition)에 의하여 폴리실리콘을 증착함으로써 형성될 수 있다. 상기 전하 저장막(144)이 전하 트랩층인 경우에, 상기 전하 저장막(144)은 실리콘 산화물(SiOx), 실리콘 질화물(SixNy), 실리콘 산질화물(SiON), 하프늄산화물(HfOx), 지르코늄 산화물(ZrOx), 탄탈륨 산화물(TaxOy), 티타늄 산화물(TiOx), 하프늄 알루미늄 산화물(HfAlxOy), 하프늄 탄탈륨 산화물(HfTaxOy), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 질화물(AlxNy), 및 알루미늄 갈륨 질화물(AlGaxNy) 중 하나 이상을 포함할수 있다.
일부 실시예들에서, 상기 전하 저장막(144)은 양자 도트(quantum dots) 또는 나노 크리스탈(nano crystals)을 포함할 수 있다. 여기서, 상기 양자 도트 또는 나노 크리스탈은 도전체, 예컨대 메탈 또는 반도체의 미세 입자들로 구성될 수 있다.
상기 블록킹 절연막(146)은 실리콘산화물, 실리콘 질화물, 실리콘산질화물, 또는 고유전율(high-k) 유전물 중 하나 이상을 포함할 수 있다. 상기 고유전율 유전물이란 산화막보다 높은 유전 상수(dielectric constant)를 갖는 유전물을 의미할 수 있다.
일부 실시예들에서, 상기 블록킹 절연막(146)은 상기 터널링 절연막(142)보다 고유전율을 갖는 물질일 수 있다. 일 예로, 상기 블록킹 절연막(146)은 알루미늄 산화물(AlxOy), 탄탈륨 산화물(TaxOy), 티타늄 산화물(TiOx), 이트륨산화물(YxOy), 지르코늄 산화물(ZrOx), 지르코늄 실리콘산화물(ZrSixOy), 하프늄 산화물(HfOx), 하프늄 실리콘산화물(HfSixOy), 란탄 산화물(LaxOy), 란탄 알루미늄 산화물(LaAlxOy), 란탄 하프늄 산화물(LaHfxOy), 하프늄 알루미늄 산화물(HfAlxOy), 및 프라세오디뮴 산화물(PrxOy) 중 적어도 어느 하나를 포함할 수 있다.
게이트 유전막(140)의 우측면상에 게이트 전극(152)이 배치될 수 있다. 게이트 전극(152)의 상부 및 하부 각각에는 층간 절연막들(162, 163)이 배치될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 단면도이다. 도 4에 있어서, 도 1 내지 도 3에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 4를 참조하면, 비휘발성 메모리 소자(200)는 기판(101) 상에 형성된 복수의 메모리 셀 스트링들(21), 복수의 게이트 전극들(150), 복수의 절연막들(160, 181, 183), 공통 소스 라인 구조물(170), 비트 라인(193) 및 비트 라인 콘택 플러그(195)를 포함할 수 있다.
상기 비휘발성 메모리 소자(200)는, 복수의 메모리 셀 스트링들(21)의 단면도상 구조를 제외하고는 도 2a 및 도 2b를 참조하여 설명한 비휘발성 메모리 소자(100)와 실질적으로 동일하거나 유사한 구조를 가질 수 있으며, 이하에서는 설명의 간략화를 위해 복수의 메모리 셀 스트링들(21)의 구조적 차이점을 위주로 설명하기로 한다.
메모리 셀 스트링들(21) 각각은 채널 영역(230), 게이트 유전막(240), 매립 절연막(275), 게이트 유전막(240)의 측벽을 따라 배치된 접지 선택 트랜지스터(GST), 복수의 메모리 셀 트랜지스터들(MC1, MC2, MC3, MC4) 및 스트링 선택 트랜지스터(SST)를 포함할 수 있다.
접지 선택 트랜지스터(GST)의 게이트 전극(151)과 인접한 부분(도 2b의 G1 영역)에서의 메모리 셀 스트링들(21) 각각에서의 채널 영역(230) 및/또는 게이트 유전막(240)은 하부에서의 측벽 간 이격거리가 상부에서의 측벽 간 이격거리보다 넓은 구조를 가질 수 있다. 게이트 유전막(240)을 예로 들어 구체적으로 설명하면, 제1 층간 절연막(161)과 인접한 부분에서의 x 방향에 따른 게이트 유전막(240)의 측벽 간 이격거리(240W1)는 제2 층간 절연막(162)과 인접한 부분에서의 x 방향에 따른 게이트 유전막(240)의 측벽 간 이격거리 (140W2)보다 클 수 있다. 이에 따라, 채널 영역(230)의 콘택 부분(232)을 형성하기 위한 식각 공정(도 6g 참조)에서의 식각 공정 마진을 충분히 확보할 수 있게 된다.
도 5a는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자를 예시적으로 나타내는 단면도이다. 도 5b은 도 5a의 B 영역 부분 확대도이다. 도 5a 및 도 5b에 있어서, 도 1 내지 도 4에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 5a 및 도 5b를 참조하면, 비휘발성 메모리 소자(300)는 제1 블록킹 절연막(346)이 구비된 복수의 메모리 셀 스트링들(31), 제2 블록킹 절연막(348), 복수의 게이트 전극들(350), 복수의 절연막들(160, 181, 183), 공통 소스 라인 구조물(170), 비트 라인(193) 및 비트 라인 콘택 플러그(195)를 포함할 수 있다.
상기 비휘발성 메모리 소자(300)는, 제2 블록킹 절연막(348)을 더 포함하는 점을 제외하고는 도 2a 및 도 2b를 참조하여 설명한 비휘발성 메모리 소자(100)와 실질적으로 동일하거나 유사한 구조를 가질 수 있으며, 이하에서는 설명의 간략화를 위해 제2 블록킹 절연막(348)을 위주로 설명하기로 한다.
게이트 유전막(340)은 제1 채널막(130a)의 우측 측벽으로부터 터널링 절연막(342), 전하 저장막(344) 및 제1 블록킹 절연막(346)이 차례로 적층된 구조를 가질 수 있다. 상기 터널링 절연막(342), 전하 저장막(344) 및 제1 블록킹 절연막(346) 각각은 도 2a 및 도 2b를 참조하여 설명한 터널링절연막(142), 전하 저장막(144) 및 블록킹 절연막(146) 각각과 실질적으로 동일하거나 유사한 구조를 가질 수 있다.
제2 블록킹 절연막(348)은 복수의 층간 절연막들(161-167: 160) 각각의 사이 영역에서, 상기 제1 블록킹 절연막(346)의 측벽과 접하도록 형성될 수 있다. 즉, 상기 제2 블록킹 절연막(348)은 층간 절연막들(160) 사이에서 정의되는 측면 개구부들(T1, T2, 도 7b 참조)을 덮도록 형성될 수 있다. 일부 실시예들에서, 상기 제2 블록킹 절연막(348)은 상기 제1 블록킹 절연막(346)과 동일한 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
상기 제2 블록킹 절연막(348)이 형성된 후의 측면 개구부들(T1, T2)는 게이트 전극들(351-356: 350)로 매립될 수 있다. 상기 게이트 전극들(350)은 제2 블록킹 절연막(348)과 접하는 것을 제외하면, 도 2a 및 도 2b를 참조하여 설명한 게이트 전극들(150)과 실질적으로 동일하거나 유사한 구조를 가질 수 있다.
본 실시예에서와 같이 제1 블록킹 절연막(346)의 측벽과 접하는 제2 블록킹 절연막(348)을 추가적으로 형성할 경우, 도 6n 및 도 6m을 참조하여 후술할 측면 개구부들(T1, T2)을 형성하기 위한 풀 백 식각 공정에서 상기 제1 블록킹 절연막(346)의 일부분이 데미지를 받더라도 상기 제2 블록킹 절연막(348)을 통해 치유할 수 있게 된다.
도 6a 내지 도 6t는 본 발명의 기술적 사상에 의한 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 6a 내지 도 6t에 있어서, 도 1 내지 도 5b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 6a를 참조하면, 기판(100) 상에 복수의 층간 절연막들(161-167: 160) 및 복수의 희생막들(111, 113-117: 110)을 교대로 적층할 수 있다. 상기 층간 절연막들(160)과 희생막들(110)은 도시된 바와 같이 제1 층간 절연막(161)을 시작으로 기판(100) 상에 서로 교대로 적층될 수 있다.
제2 희생막들(113-117)은 층간 절연막들(160)에 대해 식각 선택성(etch selectivity)을 갖는 물질로 형성될 수 있다. 예컨대, 제2 희생막들(113-117)은 소정 에천트(etchant)에 대하여 층간 절연막들(160)보다 높은 식각 속도(etch rate)를 가지고 식각될 수 있는 물질로 형성될 수 있다. 즉, 제2 희생막들(113-117)은 소정 에천트에 대하여 층간 절연막들(160)의 식각을 최소화하면서 식각될 수 있는 물질로 형성될 수 있다. 예를 들면, 층간 절연막들(160)은 실리콘 산화막 및 실리콘 질화막 중의 적어도 한가지일 수 있고, 제2 희생막들(113-117)은 실리콘막, 실리콘 산화막, 실리콘 카바이드 및 실리콘 질화막 중에서 선택되되, 층간 절연막들(160)에 대해 식각 선택성을 갖는 다른 물질을 포함할 수 있다.
한편, 제1 희생막(111)은 층간 절연막들(160)에 대하여 식각 선택성을 가지면서, 또한 상부의 제2 희생막들(113-117)에 대해서도 식각 선택성을 갖는 물질로 형성될 수 있다. 예를 들어, 제1 희생막(111)은 제1 에천트에 대하여 제2 희생막들(113-117)보다 낮은 식각 속도를 가지며, 제2 에천트에 대하여 층간 절연막들(160)보다 높은 식각 속도를 갖는 물질로 형성될 수 있다. 좀더 구체적으로, 제1 에천트를 이용하여 제2 희생막들(113-117)을 식각할 때, 제1 희생막(111) 및 층간 절연막들(160)의 식각이 최소화되고, 제2 에천트를 이용하여 제1 희생막(111)을 식각할 때, 층간 절연막들(160)의 식각이 최소화될 수 있다. 일부 실시예들에서, 제1 희생막(111)은 폴리실리콘을 포함할 수 있다.
일부 실시예들에서, 상기 층간 절연막들(160)의 두께는 모두 동일하지 않을 수 있다. 상기 층간 절연막들(160) 중 최하부의 제1 층간 절연막(161)은 매우 얇은 두께로 형성될 수 있다. 제1 층간 절연막(161)은 상부의 제2 층간 절연막(162-167)과 동일한 물질로 형성될 수 있지만 다른 물질로 형성될 수도 있다. 물론 제1 층간 절연막(161)이 다른 물질로 형성된 경우에도 희생막들(110)에 대한 식각 선택성은 전술한 바와 동일할 수 있다. 제1 층간 절연막(161)은 일종의 버퍼층으로서, MTO 막으로 형성될 수 있다.
층간 절연막들(160) 및 희생막들(110)의 두께는 도시된 것으로부터 다양하게 변형될 수 있다. 예를 들어, 도 6a에서는 제1 희생막(111)은 제2 희생막들(113-117) 각각의 두께보다 두꺼운 것으로 도시되었으나, 제1 희생막(111)과 제2 희생막들(113-117) 각각은 실질적으로 동일한 두께를 가질 수도 있다.
또한, 층간 절연막들(160) 및 희생막들(110)을 구성하는 막들의 층수 역시 다양하게 변형될 수 있음은 물론이다.
도 6b를 참조하면, 서로 교대로 적층된 제2 층간 절연막들(162-167) 및 제2 희생막들(113-117)을 관통하여 제1 희생막(111)의 일부를 노출하는 제1 중간 개구부들(Ta')을 형성하는 제1 식각 공정을 수행할 수 있다.
상기 제1 식각 공정은 서로 교대로 적층된 층간 절연막들(160) 및 희생막들(110) 상에 제1 중간 개구부들(Ta')의 위치를 정의하는 소정의 마스크 패턴(미도시)을 형성하고, 상기 마스크 패턴을 식각 마스크로 사용하여 제2 층간 절연막들(162-167) 및 제2 희생막들(113-117)을 함께 식각할 수 있는 에천트를 이용하여 수행될 수 있다.
상기 제1 식각 공정은 이방성 식각 공정일 수 있다. 예를 들어, 상기 제1 식각 공정은 스퍼터 식각(Sputter etching) 등의 물리적 식각, 반응성 라디칼 식각(Reactive Radical Etching) 등의 화학적 식각, 및 반응성이온 식각(RIE: Reactive Ion Etching), 자기 강화 반응성 이온 식각(MERIE: Magnetically Enhanced RIE), TCP (Transformer Coupled Plasma) 식각, ICP (Inductively Coupled Plasma) 식각 등의 물리화학적 식각 중 어느 하나일 수 있다.
한편, 상기 제1 식각 공정에서, 제1 희생막(111)은 에치 스톱퍼(etch stopper)로서의 역할을 수행할 수 있다. 이에 따라, 도시된 바와 같이 제1 희생막(111)의 상면이 노출될 수 있다.
일부 실시예들에서, 상기 제1 식각 공정 동안 상기 제1 희생막(111)의 상측 일부 영역이 제거되어, 상기 제1 식각 공정이 수행된 후의 상기 제1 희생막(111)은 리세스부(111R1)를 가질 수 있다.
도 6c를 참조하면, 제1 중간 개구부(Ta')를 통해 노출된 제1 희생막(111)을 식각하여 제1 개구부(Ta)를 형성하는 제2 식각 공정을 수행할 수 있다.
도시되지 않았으나, 제1 개구부들(Ta)은 z 방향으로 연장되는 홀(hole) 형상의 평면도상 구조를 가질 수 있다. 물론, 제1 개구부들(Ta)의 구조가 홀에 한정되는 것은 아니다. 즉, 형성하고자 하는 채널 영역의 구조에 따라 다양한 형태로 형성될 수 있음은 물론이다. 또한, 제1 개구부들(Ta) 각각은 평면도상에서 x 방향 및 y 방향으로 이격되어 형성된 고립 영역일 수 있다.
상기 제2 식각 공정은 상부층들(113-117, 162-167) 식각에 이용된 에천트와 다른 에천트를 이용한 등방성 식각 공정일 수 있다. 구체적으로, 상기 상기 제2 식각 공정은 상부층들(113-117, 162-167) 및 제1 층간 절연막(161)에 대하여 낮은 식각 속도를 가지며, 제1 희생막(111)에 대하여 높은 식각 속도를 가지는 에천트를 이용하여 수행될 수 있다.
상기 제2 식각 공정을 통해, 제1 층간 절연막(161)의 상면은 제1 개구부(Ta)에 의해 노출될 수 있다. 일부 실시예들에서, 상기 제1 층간 절연막(161)의 상측 일부는 상기 제2 식각 공정에 의해 제거될 수도 있다.
한편, 상기 제2 식각 공정이 등방성 식각으로 수행됨으로써, 제1 개구부(Ta)는 도 6c에 도시된 바와 같이 벌브 타입의 단면 구조를 가질 수 있다. 즉, 제1 희생막(111)에 인접한 부분(도 6c의 A1 영역)에서의 x 방향에 따른 제1 개구부(Ta)의 폭(Ta_W1)은 제2 희생막들(113-117) 및 제2 층간 절연막들(162-167)에 인접한 부분(도 6c의 A2 영역)에서의 x 방향에 따른 제1 개구부(Ta)의 폭(Ta_W2)보다 클 수 있다.
일부 실시예들에서, 상기 제2 식각 공정은 습식 식각 공정, 화학적 건식 식각(CDE: chemical dry etch) 공정 또는 건식 기상 식각(GPE: gas phase etch) 공정 등일 수 있으나, 이에 제한되지 않는다.
이와 같이 상기 제2 식각 공정 동안 상기 제1 층간 절연막(161)이 잔존하여 제1 개구부(Ta)에 의해 기판(101)을 노출시키지 않음으로써, 복수의 제1 개구부들(Ta)이 가지는 산포를 낮출 수 있게 된다.
나아가, 상기 제2 식각 공정을 등방성 식각으로 수행함으로써 제1 개구부(Ta)는 벌브 타입의 단면 구조를 가질 수 있고, 이에 따라 후속 공정인 채널 영역(130)의 콘택 부분(132)을 형성하기 위한 식각 공정(도 6g 참조)에서의 식각 공정 마진을 충분히 확보할 수 있게 된다.
도 6d를 참조하면, 제1 개구부들(Ta) 각각의 내벽 및 하부면을 균일하게 덮는 게이트 유전막(140)을 형성할 수 있다. 도 3을 참조하여 전술한 바와 같이, 게이트 유전막(140)은 블록킹 절연막(142, 도 3 참조), 전하 저장막(144, 도 3 참조) 및 터널링 절연막(146, 도 3 참조)을 포함할 수 있다. 따라서, 상기 블록킹 절연막, 전하 저장막 및 터널링 절연막의 순서로 제1 개구부들(Ta) 내부에 적층될 수 있다.
전술한 바와 같이, 제1 개구부들(Ta) 각각은 제1 층간 절연막(161)의 상면을 노출시키므로, 게이트 유전막(140)의 저면은 제1 층간 절연막(161)의 상면과 접할 수 있다.
일부 실시예들에서, 상기 블록킹 절연막, 전하 저장막 및 터널링 절연막 각각은 예를 들면 화학기상증착(CVD) 공정, 물리기상증착(PVD: Physical Vapor Deposition) 공정, MOCVD (metal organic CVD) 공정, ALD (atomic layer deposition) 공정, 또는 MOALD (metal organic ALD) 공정 등을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 6e를 참조하면, 게이트 유전막(140) 상에 제1 채널막(130a)을 형성할 수 있다. 제1 채널막(130a)은 폴리실리콘 또는 단결정 실리콘과 같은 반도체 물질로 형성될 수 있다. 상기 반도체 물질은 도핑되지 않거나, p-형 또는 n-형 불순물을 포함할 수 있다. 일부 실시예들에서, 제1 채널막(130a)은 ALD 공정 또는 CVD공정 등을 이용하여 형성될 수 있다.
도 6f를 참조하면, 제1 채널막(130a) 상에 스페이서막(135)을 형성할 수 있다. 일부 실시예들에서, 상기 스페이서막(135)은 예를 들면 실리콘 산화막 또는 질화막으로 형성할 수 있고, ALD 또는 CVD를 이용하여 형성할 수 있다. 상기 스페이서막(135)은 제1 채널막(130a) 및 게이트 유전막(140)의 하부 면을 식각하기 위한 마스크로 사용되며, 상기 식각 공정에서, 제1 채널막(130a)이 손상되는 것을 방지할 수 있다.
본 실시예에서의 스페이서막(135)은 제1 채널막(130a)의 전 영역을 덮도록 형성되었으나 이에 한정되지 않는다. 예를 들어, 상기 스페이서막(135)은 도 6f에 도시된 것과 다르게 상기 제1 채널막(130a)의 측벽만을 덮도록 형성될 수도 있다.
도 6g를 참조하면, 스페이서막(135)을 식각 마스크로 이용하여 제1 채널막(130a) 및 게이트 유전막(140)의 하부 면과, 제1 층간 절연막(161)을 이방성 식각할 수 있다. 상기 이방성 식각 공정에 의해, 기판(101)을 노출시키는 콘택 홀(101H)이 형성될 수 있다. 도 6g에 도시된 바와 같이, 상기 이방성 식각 공정에서, 상기 기판(101)은 과도 식각(over etch)되어 소정 깊이로 리세스될 수 있다. 이와 같이 기판(101)을 리세스 시킴으로써, 후속 공정에 의해 리세스 부분에 채워지는 제2 채널막(130b, 도 2b 참조)과 기판(101)의 접촉 면적을 증가시켜 채널 저항을 줄일 수 있게 된다.
도 6h를 참조하면, 제1 채널막(130a)의 측벽에 잔존하는 스페이서막(135)을 제거할 수 있다. 상기 스페이서막(135)은 예컨대, 습식 세정 공정 등을 통해 제거될 수 있다. 습식 세정 공정은 예를 들어, 암모니아와 과산화수소의 혼합 용액 및 불소를 사용하여 수행될 수 있다. 상기 스페이서막(135)의 제거는 별도의 공정을 통해 수행될 수도 있고, 후술할 제2 채널막(130b)의 형성 단계 전에 수행되는 세정 공정에 의해 수행될 수도 있다.
도 6i를 참조하면, 상기 스페이서막(135)이 제거되어 노출되는 제1 채널막(130a) 상에 제2 채널막(130b)을 형성할 수 있다. 상기 제1 및 제2 채널막(130a, 130b)은 채널 영역(130)으로 정의될 수 있다. 콘택 홀(101H)은 제2 채널막(130b)에 의해 채워질 수 있으며, 이에 따라 채널 영역(130)은 콘택 부분(132)을 포함할 수 있다. 상기 채널 영역(130)은 콘택 부분(132)을 통해 기판(101)과 전기적으로 연결될 수 있다. 상기 제2 채널막(130b)은 제1 채널막(130a)과 동일한 물질로 이루어질 수 있으며, 예컨대, 폴리실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있다.
도 6j를 참조하면, 채널 영역(130)이 형성된 후 남은 제1 개구부(Ta)를 매립 절연막(175)으로 매립할 수 있다. 선택적으로, 매립 절연막(175)을 형성하기 전에, 채널 영역(130)이 형성된 구조를 수소 또는 중수소를 포함하는 가스 분위기에서 열처리하는 수소 어닐링(annealing) 단계가 더 실시될 수 있다. 상기 수소 어닐링 단계에 의하여 채널 영역(130) 내에 존재하는 결정 결함들 중의 많은 부분들이 치유될 수 있다.
다음으로, 최상부에 위치하는 제2 층간 절연막(167)을 덮고 있는 불필요한 반도체 물질 및 절연 물질 등을 제거하기 위해, 제2 층간 절연막(167)의 상면이 노출될 때까지 평탄화 공정, 예컨대, 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 또는 에치백(etch-back) 공정을 수행할 수 있다.
상기 에치백 공정이 수행될 경우에는, 도 6j에 도시된 바와 같이 채널 영역(130), 게이트 유전막(140) 및 매립 절연막(175)의 상측 일부가 제거되어, 상기 채널 영역(130), 게이트 유전막(140) 및 매립 절연막(175) 각각의 상면은 제2 층간 절연막(167)의 상면보다 낮은 레벨에 위치할 수 있다.
그 후, 상기 채널 영역(130), 게이트 유전막(140) 및 매립 절연막(175) 각각의 상면을 덮는 도전막(190)을 형성할 수 있다. 상기 도전막(190)은 스트링 선택 트랜지스터(SST, 도 2b 참조)의 드레인 영역으로 작용할 수 있다. 일부 실시예들에서, 상기 도전막(190)은 인(P), 비소(As) 또는 안티모니(Sb)와 같은 n형 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
상기한 바와 같이 매립 절연막(175) 및 도전막(190)을 형성하여, 복수의 메모리 셀 스트링들(11)을 완성할 수 있다.
도 6k를 참조하면, 상기 도전막(190)을 형성한 후, 상기 도전막(190) 및 제2 층간 절연막(167)의 상면을 덮는 상부 절연막(181)을 형성할 수 있다. 상기 상부 절연막(181)은 공통 소스 라인 구조물(170)을 형성하기 위한 후속 공정들에 의해 발생할 수 있는 손상 또는 오염 등으로부터 상기 도전막(190)을 보호하는 역할을 수행할 수 있다.
도 6l을 참조하면, 복수의 메모리 셀 스트링들(11) 사이에서 상부 절연막(181), 층간 절연막들(160) 및 제2 희생막들(113-117)을 이방성 식각하여 제1 희생막(111)을 노출시키는 제2 개구부(Tb)을 형성할 수 있다. 도 6b를 참조하여 설명한 제1 식각 공정에서와 유사하게, 제2 개구부(Tb)의 형성 시에도 제1 희생막(111)은 에치 스톱퍼로서의 역할을 수행할 수 있다.
일부 실시예들에서, 상기 제2 개구부(Tb) 형성 공정 동안 상기 제1 희생막(111)의 상측 일부 영역이 제거되어, 상기 제1 희생막(111)은 리세스부(111R2)를 가질 수 있다.
제2 개구부(Tb)는 y 방향으로 연장될 수 있다. 도 6l에는 하나의 제2 개구부(Tb)만이 도시되었으나, 제2 개구부(Tb)는 x 방향으로 인접하여 배치되는 메모리 셀 스트링들(11) 사이마다 하나씩 형성될 수도 있다.
도 6m을 참조하면, 제2 개구부(Tb)를 통해 노출된 제2 희생막들(113-117, 도 6l 참조)을 제거하여, 층간 절연막들(160) 사이에 정의되는 복수의 제1 측면 개구부들(T1)을 형성할 수 있다. 상기 제2 희생막들(113-117)의 제거 공정은 예를 들면 풀 백 식각 공정을 통해 수행될 수 있다.
상기 제1 측면 개구부들(T1)을 통해 게이트 유전막(140)의 일부 측면들이 노출될 수 있다.
제1 측면 개구부들(T1)은 층간 절연막들(160) 및 제1 희생막(111)에 대해 식각 선택성을 갖는 에천트를 사용하여 상기 제2 희생막들(113-117)을 수평적으로 식각하여 형성할 수 있다. 예컨대, 상기 제2 희생막들(113-117)이 실리콘 질화막이고, 제1 희생막(111)이 폴리실리콘막이며, 층간 절연막들(160)이 실리콘 산화막인 경우, 상기 식각 공정은 인산을 포함하는 에천트를 사용하여 수행될 수 있다. 상기 식각 공정은 예를 들면 습식 식각 공정, 화학적건식 식각(CDE) 공정 또는 건식 기상 식각(GPE)공정 등일 수 있다. 이러한 식각 공정은 등방성 식각 공정일 수 있다.
도 6n을 참조하면, 제2 개구부(Tb)를 통해 노출된 제1 희생막(111, 도 6m 참조)을 제거하여, 제1 층간 절연막(161) 및 제2 층간 절연막(162) 사이에 정의되는 제2 측면 개구부들(T2)을 형성할 수 있다. 상기 제1 희생막(111)의 제거 공정은 예를 들면 풀 백 식각 공정을 통해 수행될 수 있다.
제2 측면 개구부들(T2)은 층간 절연막들(160)에 대해 식각 선택성을 갖는 에천트를 사용하여 제1 희생막(111)을 수평적으로 식각하여 형성할 수 있다.
예컨대, 제1 희생막(111)이 폴리실리콘막이고, 층간 절연막들(160)이 실리콘 산화막인 경우, 상기 식각 공정은 할로겐 함유 반응 가스를 포함하는 에천트를 사용하여 수행될 수 있다. 상기 식각 공정은 예를 들면 습식 식각 공정, 화학적 건식 식각(CDE) 공정 또는 건식 기상 식각(GPE) 공정 등일 수 있다. 이러한 식각 공정은 등방성 식각 공정일 수 있다.
한편, 본 실시예에서는 제1 희생막(111) 및 제2 희생막들(113-117)을 별개의 식각 공정을 통해 제거하였으나, 이와 달리 제1 희생막(111) 및 제2 희생막들(113-117)은 단일 식각 공정에 의해 동시에 제거될 수도 있다.
상기 제1 희생막(111) 및 제2 희생막들(113-117)이 제거된 후에도, 제1 층간 절연막(161)이 기판(101)의 상면을 덮음으로서, 상기 기판(101)은 측면 개구부들(T1, T2)에 의해 노출되지 않을 수 있다. 이와 같이 상기 제1 희생막(111) 및 제2 희생막들(113-117)이 제거를 위한 풀 백 식각 공정에 상기 기판(101)이 노출되지 않음으로써, 상기 풀 백 식각 공정 동안 기판(101)에 가해질 수 있는 어택을 방지할 수 있게 된다.
도 6o를 참조하면, 제2 개구부(Tb) 및 측면 개구부들(T1, T2)을 도전 물질(미도시)로 매립할 수 있다. 상기 도전 물질은 메탈, 예컨대 텅스텐일 수 있다. 상기 도전 물질을 매립한 후, 측면 개구부들(T1, T2) 영역에 형성된 도전 물질만이 남도록 제2 개구부(Tb) 영역에 형성된 도전 물질을 제거할 수 있다. 이에 따라, 측면 개구부들(T1, T2) 영역에 잔존하는 도전 물질로 이루어지는 접지 선택 트랜지스터(GST), 다수의 메모리 셀(MC1, MC2, MC3, MC4), 및 스트링 선택 트랜지스터(SST) 각각의 게이트 전극들(151-156: 150)이 형성될 수 있다.
이와 같이 상기 게이트 전극들(150)이 모두 텅스텐과 같은 메탈막으로 형성됨으로써, 폴리실리콘으로 게이트 전극을 형성하는 것에 비해 게이트 전극의 저항을 현저하게 낮출 수 있다. 특히, 접지 선택 트랜지스터(GST)의 게이트 전극(151)을 메탈막으로 형성함으로써, 접지 선택 트랜지스터의 동작 특성을 향상시킬 수 있다.
일부 실시예들에서, 상기 제2 개구부(Tb) 영역에 형성된 도전 물질의 제거 공정은 이방성 식각 공정 또는 등방성 식각 공정일 수 있다. 일 예로, 상기 제2 개구부(Tb) 영역에 형성된 도전 물질의 제거 공정은 상기 도전 물질에 대해 상대적으로 높은 선택적 식각비를 가지고, 층간 절연막들(160)에 대해 상대적으로 낮은 선택적 식각비를 가지는 에천트를 사용한 습식 식각 공정일 수 있다. 이 경우 상기 제2 개구부(Tb) 영역에 형성된 도전 물질이 상기 에천트에 우선적으로 노출됨으로써, 상기 습식 식각 공정의 시간 등을 조절하여 상기 측면 개구부들(T1, T2) 영역에 형성된 도전 물질을 남긴 채 상기 제2 개구부(Tb) 영역에 형성된 도전 물질만을 제거할 수 있다. 다만, 도 6o에 도시된 것과 다르게, 상기 습식 식각 공정에서 상기 제2 개구부(Tb) 영역에 형성된 도전 물질뿐만 아니라, 측면 개구부들(T1, T2) 영역 내에 형성되되 상기 제2 개구부(Tb) 영역에 인접한 도전 물질의 일부분 또한 함께 제거될 수도 있다.
도 6p를 참조하면, 제2 개구부(Tb)를 통해 불순물을 기판(101)에 주입함으로써 제1 불순물 영역(105a)을 형성할 수 있다. 일부 실시예들에서, 상기 제1 불순물 영역(105a)은 저농도 불순물 영역일 수 있다.
도 6q를 참조하면, 제2 개구부(Tb)의 내벽 및 상부 절연막(181)의 상면 상에 절연층(174x)을 형성할 수 있다. 상기 절연층(174x)은 예를 들어 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산질화물 등을 사용하여 형성될 수 있다.
도 6r을 참조하면, 상기 절연층(174x, 도 6q 참조)에 대하여 이방성 식각 공정을 수행하여 공통 소스 라인 스페이서(174)를 형성할 수 있다. 상기 식각 공정에 의하여, 상기 공통 소스 라인 스페이서(174)의 측벽에 의해 정의되는 제3 개구부(Tc) 영역에 위치하는 제1 층간 절연막(161)이 제거되어, 기판(101)에 형성된 제1 불순물 영역(105a)이 노출될 수 있다.
도 6s를 참조하면, 제3 개구부(Tc)를 통해 불순물을 기판(101)에 주입함으로써 제2 불순물 영역(105b)을 형성할 수 있다. 일부 실시예들에서, 상기 제2 불순물 영역(105b)은 고농도 불순물 영역일 수 있다. 제1 불순물 영역(105a) 및 제2 불순물 영역(105b)을 구비하는 불순물 영역(105)은 소스 영역으로서의 역할을 수행할 수 있다.
도 6t를 참조하면, 상기 제3 개구부(Tc)에 텅스텐, 탄탈륨, 코발트, 텅스텐 실리사이드, 탄탈륨 실리사이드, 코발트 실리사이드 등의 도전층(미도시)을 매립한 후, 상부 절연막(181)의 상면이 노출될 때까지 상기 도전층에 대하여 평탄화 공정을 수행하여 공통 소스 라인(172)을 형성할 수 있다. 상기 공통 소스 라인(172)은 기판(101)의 불순물 영역(105)과 연결될 수 있다. 상기 공통 소스 라인(172) 및 공통 소스 라인 스페이서(174)는 공통 소스 라인 구조물(170)을 이룰 수 있다.
도 6u를 참조하면, 공통 소스 라인 구조물(170) 및 상부 절연막(181)을 덮는 공통 소스 라인 매립 절연막(183)을 형성한 후, 포토리소그래피 공정 및 식각 공정을 통해 상기 공통 소스 라인 매립 절연막(183) 및 상부 절연막(181)을 관통하여 도전막(190)에 콘택하는 비트 라인 콘택 플러그(195)를 형성할 수 있다.
그 후, 상기 공통 소스 라인 매립 절연막(183) 상에서 x 방향으로 연장되며 비트 라인 콘택 플러그(195)들과 연결되는 비트 라인(193)을 형성할 수 있다.
도 7a 내지 도 7d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 7a 내지 도 7d에 있어서, 도 1 내지 도 6u에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 7a를 참조하면, 도 6a 내지 도 6n을 참조하여 설명한 공정들과 실질적으로 동일하거나 유사한 공정에 의해 층간 절연막들(160) 사이에 정의되는 복수의 제1 측면 개구부들(T1) 및 제2 측면 개구부들(T2)이 형성된 구조물을 준비할 수 있다.
도시되지 않았으나, 게이트 유전막(340)은 도 5b를 참조하여 상술한 바와 같이 제1 채널막(130a)의 측벽으로부터 터널링 절연막(342), 전하 저장막(344) 및 제1 블록킹 절연막(346)이 차례로 적층된 구조를 가질 수 있다.
도 7b를 참조하면, 제2 개구부(Tb), 제1 측면 개구부들(T1) 및 제2 측면 개구부들(T2)을 컨포멀하게 덮는 제2 블록킹 절연막(348)을 형성할 수 있다. 이에 따라, 상기 제2 블록킹 절연막(348)은 제1 측면 개구부들(T1) 및 제2 측면 개구부들(T2)에 의해 노출되는 게이트 유전막(340), 특히 제1 블록킹 절연막(346, 도 5b 참조)의 측벽과 접하게 된다.
이와 같이 상기 제1 블록킹 절연막(346)의 측벽과 접하는 제2 블록킹 절연막(348)을 추가적으로 형성할 경우, 도 7a를 참조하여 설명한 측면 개구부들(T1, T2)을 형성하기 위한 풀 백 식각 공정에서 상기 제1 블록킹 절연막(346)의 일부분이 데미지를 받더라도 상기 제2 블록킹 절연막(348)을 통해 치유할 수 있게 된다.
상기 제2 블록킹 절연막(348)은 실리콘 산화물, 실리콘질화물, 실리콘 산질화물, 또는 고유전율 유전물 중 하나 이상을 포함할 수 있다. 상기 고유전율 유전물이란 산화막보다 높은 유전 상수를 갖는 유전물을 의미할 수 있다.
일부 실시예들에서, 상기 제2 블록킹 절연막(348)은 예를 들면 알루미늄 산화물, 탄탈륨 산화물, 티타늄 산화물, 이트륨 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 하프늄산화물, 하프늄 실리콘 산화물, 란탄 산화물, 란탄 알루미늄 산화물, 란탄 하프늄 산화물, 하프늄 알루미늄 산화물, 및 프라세오디뮴 산화물 중 적어도 어느 하나를 포함할 수 있다.
상기 제2 블록킹 절연막(348)은 상기 제1 블록킹 절연막(346)과 동일한 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
도 7c를 참조하면, 상기 제2 블록킹 절연막(348)이 형성된 후의 측면 개구부들(T1, T2)에 게이트 전극들(351-356: 350)을 형성할 수 있다.
구체적으로 살펴보면, 우선 상기 제2 블록킹 절연막(348)이 형성된 후의 측면 개구부들(T1, T2)을 도전 물질(미도시)로 매립할 수 있다. 상기 도전 물질은 메탈, 예컨대 텅스텐일 수 있다. 상기 도전 물질을 매립한 후, 측면 개구부들(T1, T2) 영역에 형성된 도전 물질만이 남도록 제2 개구부(Tb) 영역에 형성된 도전 물질을 제거하여, 게이트 전극들(150)을 형성할 수 있다. 이 때, 상기 제2 개구부(Tb) 영역에 형성된 제2 블록킹 절연막(348) 또한 함께 제거될 수 있다.
일부 실시예들에서, 상기 제2 개구부(Tb) 영역에 형성된 도전 물질 및 제2 블록킹 절연막(348)의 제거 공정은 이방성 식각 공정 또는 등방성 식각 공정일 수 있다. 일 예로, 상기 제2 개구부(Tb) 영역에 형성된 도전 물질 및 제2 블록킹 절연막(348)의 제거 공정은 상기 도전 물질 및 제2 블록킹 절연막(348)에 대해 상대적으로 높은 선택적 식각비를 가지고, 층간 절연막들(160)에 대해 상대적으로 낮은 선택적 식각비를 가지는 에천트를 사용한 습식 식각 공정일 수 있다. 이 경우 상기 제2 개구부(Tb) 영역에 형성된 도전 물질 및 제2 블록킹 절연막(348)이 상기 에천트에 우선적으로 노출됨으로써, 상기 습식 식각 공정의 시간 등을 조절하여
측면 개구부들(T1, T2) 영역에 형성된 도전 물질 및 제2 블록킹 절연막(348)을 남긴 채 상기 제2 개구부(Tb) 영역에 형성된 도전 물질 및 제2 블록킹 절연막(348)만을 제거할 수 있다. 다만, 도 7c에 도시된 것과 다르게, 상기 습식 식각 공정에서 상기 제2 개구부(Tb) 영역에 형성된 도전 물질 및 제2 블록킹 절연막(348)뿐만 아니라, 측면 개구부들(T1, T2) 영역 내에 형성되되 상기 제2 개구부(Tb) 영역에 인접한 도전 물질 및 제2 블록킹 절연막(348)의 일부분 또한 함께 제거될 수도 있다.
도 7d를 참조하면, 기판(101) 상에 불순물 영역(105)을 형성하고, 상부 절연막(181), 공통 소스 라인 구조물(170), 공통 소스 라인 매립 절연막(183), 비트 라인 콘택 플러그(195) 및 비트 라인(193)을 형성하여 비휘발성 메모리소자(300)를 완성할 수 있다.
도 8a 내지 도 8c는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 8a 내지 도 8c에 있어서, 도 1 내지 도 7d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
한편, 도 8a 내지 도 8c는 도 6e 내지 도 6g를 참조하여 설명한 공정들의 변형 실시예로서, 도 8a 내지 도 8c에서 설명할 공정들의 이전 및 이후 공정들에 대한 설명은 생략하기로 한다.
도 8a를 참조하면, 기판(101) 상에 제1 층간 절연막(161) 및 제1 개구부들(Ta)이 구비된 제2 층간 절연막들(162-167) 및 희생막들(111-117: 110)을 형성하고, 제1 개구부들(Ta) 각각의 내벽 및 하부면을 균일하게 덮는 게이트 유전막(440) 및 제1 채널막(430a)을 순차적으로 형성할 수 있다. 상기 층간 절연막들(160), 희생막들(110), 게이트 유전막(440) 및 제1 채널막(430a)의 형성 공정들 각각은 도 6a 내지 도 6e를 참조하여 설명한 공정들과 실질적으로 동일하거나 유사할 수 있다.
도 8b를 참조하면, 제1 개구부들(Ta) 저면의 게이트 유전막(440) 및 제1 채널막(430a)을 식각하여 기판(101)을 노출시키는 콘택 홀(401H)을 형성한다. 상기 식각 공정은제1 채널막(430a)을 이방성 식각하고, 저면이 식각된 스페이서 형태의 제1 채널막(430a)을 이용하여 게이트 유전막(440)을 식각하는 공정을 포함할 수 있다. 상기 기판(101)은 과도 식각되어 소정 깊이로 리세스될 수 있다.
도 8c를 참조하면, 제1 채널막(430a) 상에 제2 채널막(430b)을 형성할 수 있다. 상기 제1 및 제2 채널막(430a, 430b)은 채널 영역(430)으로 정의될 수 있다. 콘택 홀(401H)은 제2 채널막(430b)에 의해 채워질 수 있으며, 이에 따라 채널 영역(430)은 콘택 부분(432)을 포함할 수 있다. 상기 채널 영역(430)은 콘택 부분(432)을 통해 기판(101)과 전기적으로 연결될 수 있다. 상기 제2 채널막(430b)은 제1 채널막(430a)과 동일한 물질로 이루어질 수 있으며, 예컨대, 폴리실리콘 또는 단결정 실리콘과 같은 반도체 물질을 포함할 수 있다.
본 실시예에는 별도의 스페이서를 이용하지 않고 제1 채널막(430a)을 이용하여 콘택 홀(401H)을 형성하기 때문에 콘택 부분(432)의 폭을 넓힐 수 있고, 이에 따라 채널 영역(430)과 기판(101)과의 콘택 면적이 넓어져채널 저항을 더 줄일 수 있게 된다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100: 비휘발성 메모리 소자
101: 기판
105: 불순물 영역
111: 제1 희생막 113-117: 제2 희생막들
130: 채널 영역
140: 게이트 유전막
150: 게이트 전극들
161: 제1 희생막 162-167: 제2 희생막들
170: 공통 소스 라인 구조물 172: 공통 소스 라인
174: 공통 소스 라인 스페이서
181: 상부 절연막
183: 공통 소스 라인 매립 절연막
190: 도전막 193: 비트 라인
195: 비트 라인 콘택 플러그
101: 기판
105: 불순물 영역
111: 제1 희생막 113-117: 제2 희생막들
130: 채널 영역
140: 게이트 유전막
150: 게이트 전극들
161: 제1 희생막 162-167: 제2 희생막들
170: 공통 소스 라인 구조물 172: 공통 소스 라인
174: 공통 소스 라인 스페이서
181: 상부 절연막
183: 공통 소스 라인 매립 절연막
190: 도전막 193: 비트 라인
195: 비트 라인 콘택 플러그
Claims (10)
- 기판 상에 형성된 제1 층간 절연막과,
상기 제1 층간 절연막 상에 배치된 제1 게이트 전극과,
상기 제1 게이트 전극 상에 교대로 적층되는 제2 층간 절연막들 및 제2 게이트 전극들과,
상기 제1 게이트 전극, 상기 제2 층간 절연막들 및 상기 제2 게이트 전극들을 관통하여 상기 제1 층간 절연막을 노출시키는 개구부와,
상기 개구부의 측벽 및 저면을 덮는 게이트 유전막과,
상기 게이트 유전막 상에 형성되며, 상기 게이트 유전막의 저면 및 상기 제1 층간 절연막을 관통하여 상기 기판과 전기적으로 연결되는 채널 영역을 포함하고,
상기 제1 게이트 전극과 접하는 영역에서의 상기 게이트 유전막의 측벽 간 이격거리는 상기 제2 게이트 전극들 중 어느 하나의 제2 게이트 전극과 접하는 영역에서의 상기 게이트 유전막의 측벽 간 이격거리보다 크고,
상기 채널 영역은 상기 게이트 유전막을 덮는 제1 부분과 상기 제1 부분을 덮는 제2 부분을 포함하고,
상기 제1 부분과 제2 부분 각각은 하부에 벌브(bulb) 구조를 포함하며,
상기 제2 부분은 하부 부분에 상기 제1 부분, 게이트 유전막, 및 제1 층간 절연막을 관통하여 상기 기판의 내부로 삽입되는 콘택을 포함하는 것을 특징으로 하는 수직 구조의비휘발성 메모리 소자.
- 제1 항에 있어서,
상기 게이트 유전막은 상기 제1 층간 절연막의 상면과 접하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
- 제1 항에 있어서,
상기 제1 층간 절연막과 접하는 부분에서의 상기 게이트 유전막의 측벽 간 이격거리는 제2 층간 절연막들 중 어느 하나와 접하는 부분에서의 상기 게이트 유전막의 측벽 간 이격거리보다 큰 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
- 제1 항에 있어서,
상기 게이트 유전막은 상기 채널 영역과 접하는 터널링 절연막과,
상기 터널링 절연막과 접하는 전하 저장막과,
상기 제1 게이트 전극 또는 상기 제2 게이트 전극들과 상기 전하 저장막 사이에 개재되는 제1 블록킹 절연막을 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
- 제4 항에 있어서,
상기 제1 층간 절연막 및 제2 층간 절연막들 중 인접하는 2개의 층간 절연막들 사이 영역에서 상기 제1 블록킹 절연막과 접하는 제2 블록킹 절연막을 더 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
- 기판 상에 형성된 제1 층간 절연막과,
상기 제1 층간 절연막 상에 배치된 제1 게이트 전극과,
상기 제1 게이트 전극 상에 교대로 적층되는 제2 층간 절연막들 및 제2 게이트 전극들과,
상기 기판의 상면과 평행한 제1 방향을 따라 이격되어 배치되며, 각각이 상기 제1 게이트 전극, 상기 제2 층간 절연막들 및 상기 제2 게이트 전극들을 관통하여 상기 기판 상에서 수직으로 연장되는 복수의 메모리 셀 스트링들과,
상기 복수의 메모리 셀 스트링들 중 상기 기판의 상면과 평행하되 상기 제1 방향과 수직한 제2 방향을 따라 인접하는 메모리 셀 스트링들 사이에서, 상기 제1 게이트 전극, 상기 제2 층간 절연막들 및 상기 제2 게이트 전극들을 관통하며 상기 제1 방향을 따라 연장되는 공통 소스 라인 구조물을 포함하고,
상기 제1 게이트 전극과 접하는 영역에서의 상기 메모리 셀 스트링의 제1 방향에 따른 폭은 상기 제2 게이트 전극들 중 어느 하나의 제2 게이트 전극과 접하는 영역에서의 메모리 셀 스트링의 제1 방향에 따른 폭보다 크고,
상기 복수의 메모리 셀 스트링들 각각은 게이트 유전막을 덮는 제1 부분과 상기 제1 부분을 덮는 제2 부분을 포함하고,
상기 제1 부분과 제2 부분 각각은 하부에 벌브 구조를 포함하며,
상기 제2 부분은 하부 부분에 상기 제1 부분, 게이트 유전막, 및 제1 층간 절연막을 관통하여 상기 기판의 내부로 삽입되는 콘택을 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자.
- 제6 항에 있어서,
상기 공통 소스 라인 구조물은 상기 제1 층간 절연막을 관통하여 상기 기판과 연결되는 공통 소스 라인, 및 상기 공통 소스 라인의 측벽과 상기 제1 게이트 전극 및 상기 제2 게이트 전극들 사이에 배치되는 공통 소스 라인 스페이서를 포함하는 것을 특징으로 하는 수직 구조의비휘발성 메모리 소자.
- 제7 항에 있어서,
상기 공통 소스 라인 스페이서의 저면은 상기 제1 층간 절연막의 상면과 접하는 것을 특징으로 하는 수직 구조의비휘발성 메모리 소자.
- 기판 상에 제1 층간 절연막을 형성하는 단계와,
상기 제1 층간 절연막 상에 제1 희생막을 형성하는 단계와,
상기 제1 희생막 상에, 상기 제1 희생막에 대하여 식각 선택성을 갖는 제2 층간 절연막들 및 제2 희생막들을 교대로 적층하는 단계와,
상기 제1 희생막, 상기 제2 층간 절연막들 및 상기 제2 희생막들을 관통하여 상기 제1 층간 절연막을 노출시키는 개구부를 형성하는 단계와,
상기 개구부의 측벽 및 저면에 게이트 유전막을 형성하는 단계와,
상기 게이트 유전막 상에 형성되며, 상기 게이트 유전막의 저면 및 상기 제1 층간 절연막을 관통하여 상기 기판과 전기적으로 연결되는 채널 영역을 형성하는 단계를 포함하고,
상기 개구부를 형성하는 단계는 상기 제2 희생막들 및 상기 제2 층간 절연막들을 제1 폭을 가지도록 관통하여 상기 제1 희생막을 노출시키는 제1 식각 단계, 및 노출된 상기 제1 희생막을 상기 제1 폭보다 넓은 제2 폭을 가지도록 식각하여 상기 제1 층간 절연막을 노출시키는 제2 식각 단계를 포함하고,
상기 채널 영역은 상기 게이트 유전막을 덮는 제1 부분과 상기 제1 부분을 덮는 제2 부분을 포함하고,
상기 제1 부분과 제2 부분 각각은 하부에 벌브 구조를 포함하며,
상기 제2 부분은 하부 부분에 상기 제1 부분, 게이트 유전막, 및 제1 층간 절연막을 관통하여 상기 기판의 내부로 삽입되는 콘택을 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자의 제조 방법.
- 기판 상에 제1 층간 절연막을 형성하는 단계와,
상기 제1 층간 절연막 상에 제1 희생막을 형성하는 단계와,
상기 제1 희생막 상에, 제2 층간 절연막들 및 상기 제1 희생막에 대하여 식각 선택성을 갖는 제2 희생막들을 교대로 적층하는 단계와,
상기 제2 희생막들 및 상기 제2 층간 절연막들을 관통하여 상기 제1 희생막을 노출시키는 단계와,
노출된 상기 제1 희생막을 식각함으로써 상기 제1 층간 절연막을 노출시키는 제1 개구부를 형성하는 단계와,
상기 제1 개구부의 측벽 및 저면에 게이트 유전막을 형성하는 단계와,
상기 게이트 유전막 상에 형성되며, 상기 게이트 유전막의 저면 및 상기 제1 층간 절연막을 관통하여 상기 기판과 전기적으로 연결되는 채널 영역을 형성하는 단계와,
상기 제1 개구부로부터 이격되고, 상기 제2 희생막들, 상기 제2 층간 절연막들 및 상기 제1 희생막의 일부를 관통하여 상기 제1 희생막을 노출시키는 제2 개구부를 형성하는 단계와,
상기 제2 개구부를 통해 노출된 상기 제1 희생막 및 상기 제2 희생막들을 제거하는 단계와,
상기 제1 희생막 및 상기 제2 희생막들이 제거된 부분을 도전 물질막으로 채우는 단계를 포함하고,
상기 채널 영역은 상기 게이트 유전막을 덮는 제1 부분과 상기 제1 부분을 덮는 제2 부분을 포함하고,
상기 제1 부분과 제2 부분 각각은 하부에 벌브(bulb) 구조를 포함하며,
상기 제2 부분은 하부 부분에 상기 제1 부분, 게이트 유전막, 및 제1 층간 절연막을 관통하여 상기 기판의 내부로 삽입되는 콘택을 포함하는 것을 특징으로 하는 수직 구조의 비휘발성 메모리 소자의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150120543A KR102423765B1 (ko) | 2015-08-26 | 2015-08-26 | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| US15/189,205 US9899408B2 (en) | 2015-08-26 | 2016-06-22 | Non-volatile memory device having vertical structure and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150120543A KR102423765B1 (ko) | 2015-08-26 | 2015-08-26 | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170024919A KR20170024919A (ko) | 2017-03-08 |
| KR102423765B1 true KR102423765B1 (ko) | 2022-07-21 |
Family
ID=58096748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150120543A KR102423765B1 (ko) | 2015-08-26 | 2015-08-26 | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9899408B2 (ko) |
| KR (1) | KR102423765B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9728552B1 (en) * | 2016-02-09 | 2017-08-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device having voids between word lines and a source line |
| US9748268B1 (en) * | 2016-09-07 | 2017-08-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US10186521B2 (en) * | 2016-09-16 | 2019-01-22 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US10269824B2 (en) * | 2017-04-01 | 2019-04-23 | Intel Corporation | Non-volatile memory structures having multi-layer conductive channels |
| US10224340B2 (en) * | 2017-06-19 | 2019-03-05 | Sandisk Technologies Llc | Three-dimensional memory device having discrete direct source strap contacts and method of making thereof |
| CN107527919A (zh) * | 2017-08-31 | 2017-12-29 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
| KR102414294B1 (ko) * | 2017-09-08 | 2022-06-28 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| TWI637492B (zh) * | 2017-11-21 | 2018-10-01 | 旺宏電子股份有限公司 | 半導體結構及其形成方法 |
| KR102465936B1 (ko) * | 2017-11-30 | 2022-11-10 | 삼성전자주식회사 | 수직형 메모리 장치 |
| JP7089967B2 (ja) * | 2018-07-17 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR102664266B1 (ko) * | 2018-07-18 | 2024-05-14 | 삼성전자주식회사 | 3차원 반도체 메모리 소자 |
| EP4101004A4 (en) * | 2020-02-07 | 2023-10-11 | INTEL Corporation | CHANNEL WIDTH VARIATION IN A THREE-DIMENSIONAL MEMORY ARRAY |
| KR20210103305A (ko) * | 2020-02-13 | 2021-08-23 | 에스케이하이닉스 주식회사 | 3차원 구조를 가지는 비휘발성 메모리 장치 |
| CN112885838B (zh) * | 2020-03-16 | 2023-02-03 | 长江存储科技有限责任公司 | 存储器件以及形成存储器件的方法 |
| CN111540746B (zh) * | 2020-04-03 | 2021-04-06 | 长江存储科技有限责任公司 | 三维存储器结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100013049A1 (en) | 2008-07-18 | 2010-01-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
| US20150076580A1 (en) | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100385955B1 (ko) * | 2001-02-13 | 2003-06-02 | 삼성전자주식회사 | 다중막으로 이루어진 스페이서를 갖는 반도체 소자 및 그제조방법 |
| KR101763420B1 (ko) | 2010-09-16 | 2017-08-01 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
| KR101825534B1 (ko) | 2011-02-07 | 2018-02-06 | 삼성전자주식회사 | 3차원 반도체 장치 |
| KR101842900B1 (ko) * | 2011-02-16 | 2018-03-29 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| KR101916222B1 (ko) | 2011-04-29 | 2018-11-08 | 삼성전자 주식회사 | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 |
| US9343469B2 (en) | 2012-06-27 | 2016-05-17 | Intel Corporation | Three dimensional NAND flash with self-aligned select gate |
| KR102007274B1 (ko) * | 2013-01-15 | 2019-08-05 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| US8969948B2 (en) | 2013-03-28 | 2015-03-03 | Intel Corporation | Tungsten salicide gate source for vertical NAND string to control on current and cell pillar fabrication |
| KR102114341B1 (ko) | 2013-07-08 | 2020-05-25 | 삼성전자주식회사 | 수직형 반도체 장치 |
| KR102078852B1 (ko) | 2013-08-29 | 2020-02-18 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20150026209A (ko) | 2013-09-02 | 2015-03-11 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
| KR20150055189A (ko) * | 2013-11-12 | 2015-05-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
-
2015
- 2015-08-26 KR KR1020150120543A patent/KR102423765B1/ko active IP Right Grant
-
2016
- 2016-06-22 US US15/189,205 patent/US9899408B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100013049A1 (en) | 2008-07-18 | 2010-01-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing same |
| US20150076580A1 (en) | 2013-09-15 | 2015-03-19 | SanDisk Technologies, Inc. | Method of integrating select gate source and memory hole for three-dimensional non-volatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| US9899408B2 (en) | 2018-02-20 |
| KR20170024919A (ko) | 2017-03-08 |
| US20170062468A1 (en) | 2017-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102423765B1 (ko) | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| CN108206189B (zh) | 垂直非易失性存储器装置 | |
| US20230354610A1 (en) | Method for manufacturing semiconductor memory device and semiconductor memory device | |
| KR101916222B1 (ko) | 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| USRE48473E1 (en) | Vertical-type non-volatile memory devices having dummy channel holes | |
| KR101736982B1 (ko) | 수직 구조의 비휘발성 메모리 소자 | |
| CN106558591B (zh) | 三维半导体器件 | |
| KR101845511B1 (ko) | 수직 구조의 비휘발성 메모리 소자 제조 방법 | |
| KR101652829B1 (ko) | 수직 구조의 비휘발성 메모리 소자 | |
| KR101660432B1 (ko) | 수직 구조의 반도체 메모리 소자 | |
| KR101809512B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101573697B1 (ko) | 수직 폴딩 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101773044B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법과, 이를 포함하는 메모리 모듈 및 시스템 | |
| KR20120068392A (ko) | 비휘발성 메모리 소자 및 반도체 소자의 콘택 플러그의 제조 방법 | |
| KR20150055310A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US10847537B2 (en) | Three-dimensional semiconductor memory device | |
| JP2009164485A (ja) | 不揮発性半導体記憶装置 | |
| KR20120128438A (ko) | 수직 구조의 비휘발성 메모리 소자, 반도체 소자 및 시스템 | |
| KR102492296B1 (ko) | 3차원 반도체 메모리 장치 | |
| CN109449162B (zh) | 3d存储器件的制造方法及3d存储器件 | |
| CN113497054A (zh) | 立体存储器装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |