KR102360487B1 - 접속 구조체의 제조 방법 - Google Patents

접속 구조체의 제조 방법 Download PDF

Info

Publication number
KR102360487B1
KR102360487B1 KR1020167004486A KR20167004486A KR102360487B1 KR 102360487 B1 KR102360487 B1 KR 102360487B1 KR 1020167004486 A KR1020167004486 A KR 1020167004486A KR 20167004486 A KR20167004486 A KR 20167004486A KR 102360487 B1 KR102360487 B1 KR 102360487B1
Authority
KR
South Korea
Prior art keywords
electrode
connection
conductive paste
solder
object member
Prior art date
Application number
KR1020167004486A
Other languages
English (en)
Other versions
KR20160125343A (ko
Inventor
히데아끼 이시자와
다까시 구보따
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20160125343A publication Critical patent/KR20160125343A/ko
Application granted granted Critical
Publication of KR102360487B1 publication Critical patent/KR102360487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L101/00—Compositions of unspecified macromolecular compounds
    • C08L101/12—Compositions of unspecified macromolecular compounds characterised by physical features, e.g. anisotropy, viscosity or electrical conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K2201/00—Specific properties of additives
    • C08K2201/001—Conductive additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

땜납 입자를 전극 상에 효율적으로 배치할 수 있고, 전극간의 도통 신뢰성을 높일 수 있는 접속 구조체의 제조 방법을 제공한다. 본 발명에 관한 접속 구조체의 제조 방법은, 제1 접속 대상 부재의 표면 상에, 복수의 땜납 입자와 열경화성 성분을 포함하는 도전 페이스트를 배치하는 공정과, 상기 도전 페이스트의 상기 제1 접속 대상 부재측과는 반대인 표면 상에, 제2 접속 대상 부재를, 제1 전극과 제2 전극이 대향하도록 배치하는 공정과, 상기 도전 페이스트를 가열함으로써, 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 접속부를, 상기 도전 페이스트에 의해 형성하는 공정을 구비하며, 상기 제2 접속 대상 부재를 배치하는 공정 및 상기 접속부를 형성하는 공정에 있어서, 가압을 행하지 않고, 상기 도전 페이스트에는 상기 제2 접속 대상 부재의 중량이 가해진다.

Description

접속 구조체의 제조 방법{CONNECTION STRUCTURE MANUFACTURING METHOD}
본 발명은, 땜납 입자에 의해 전극간을 전기적으로 접속하는 접속 구조체의 제조 방법에 관한 것이다.
이방성 도전 페이스트 및 이방성 도전 필름 등의 이방성 도전 재료가 널리 알려져 있다. 상기 이방성 도전 재료에서는, 결합제 수지 중에 도전성 입자가 분산되어 있다.
상기 이방성 도전 재료는, 각종 접속 구조체를 얻기 위하여, 예를 들어 플렉시블 프린트 기판과 유리 기판의 접속(FOG(Film on Glass)), 반도체 칩과 플렉시블 프린트 기판의 접속(COF(Chip on Film)), 반도체 칩과 유리 기판의 접속(COG(Chip on Glass)) 및 플렉시블 프린트 기판과 유리 에폭시 기판의 접속(FOB(Film on Board)) 등에 사용되고 있다.
상기 이방성 도전 재료에 의해, 예를 들어 플렉시블 프린트 기판의 전극과 유리 에폭시 기판의 전극을 전기적으로 접속할 때에는, 유리 에폭시 기판 상에 도전성 입자를 포함하는 이방성 도전 재료를 배치한다. 이어서, 플렉시블 프린트 기판을 적층하고, 가열 및 가압한다. 이에 의해, 이방성 도전 재료를 경화시켜, 도전성 입자를 개재하여 전극간을 전기적으로 접속하여, 접속 구조체를 얻는다.
상기 이방성 도전 재료의 일례로서, 하기의 특허문헌 1에는, 열경화성 수지를 포함하는 수지층과, 땜납분과, 경화제를 포함하고, 상기 땜납분과 상기 경화제가 상기 수지층 중에 존재하는 접착 테이프가 개시되어 있다. 이 접착 테이프는, 필름상이며, 페이스트상이 아니다.
또한, 특허문헌 1에서는, 상기 접착 테이프를 사용한 접착 방법이 개시되어 있다. 구체적으로는, 제1 기판, 접착 테이프, 제2 기판, 접착 테이프 및 제3 기판을 밑에서부터 이 순서대로 적층하여, 적층체를 얻는다. 이때, 제1 기판의 표면에 설치된 제1 전극과, 제2 기판의 표면에 설치된 제2 전극을 대향시킨다. 또한, 제2 기판의 표면에 설치된 제2 전극과 제3 기판의 표면에 설치된 제3 전극을 대향시킨다. 그리고, 적층체를 소정의 온도에서 가열하여 접착한다. 이에 의해, 접속 구조체를 얻는다.
또한, 특허문헌 1에서는, 땜납분을 전극 표면에 휩쓸려 흘러가게 하여 효율적으로 이동시키는 관점에서는, 접착 시에 소정의 압력으로 가압하면 되는 것이 기재되어 있으며, 가압 압력은, 땜납 영역을 더욱 확실하게 형성하는 관점에서는, 예를 들어 0MPa 이상, 바람직하게는 1MPa 이상으로 하는 것이 기재되어 있고, 또한 접착 테이프에 의도적으로 가해지는 압력이 0MPa이어도, 접착 테이프 상에 배치된 부재의 자중에 의해 접착 테이프에 소정의 압력이 가해져도 되는 것이 기재되어 있다.
WO2008/023452A1
특허문헌 1에 기재된 접착 테이프는, 필름상이며, 페이스트상이 아니다. 이로 인해, 땜납분을 전극(라인) 상에 효율적으로 배치하는 것은 곤란하다. 예를 들어, 특허문헌 1에 기재된 접착 테이프에서는, 땜납분의 일부가, 전극이 형성되어 있지 않은 영역(스페이스)에도 배치되기 쉽다. 전극이 형성되어 있지 않은 영역에 배치된 땜납분은, 전극간의 도통에 기여하지 않는다.
또한, 특허문헌 1에서는, 접착 테이프에 의도적으로 가해지는 압력이 0MPa일 수도 있는 것은 기재되어 있지만, 0MPa를 초과하는 압력을 부여한 경우와 0MPa로 한 경우의 효과의 차이에 대해서는, 전혀 기재되어 있지 않다.
본 발명의 목적은, 땜납 입자를 전극 상에 효율적으로 배치할 수 있고, 전극간의 도통 신뢰성을 높일 수 있는 접속 구조체의 제조 방법을 제공하는 것이다.
본 발명의 넓은 국면에 의하면, 복수의 땜납 입자와, 열경화성 성분을 포함하는 도전 페이스트를 사용하여, 적어도 1개의 제1 전극을 표면에 갖는 제1 접속 대상 부재의 표면 상에, 상기 도전 페이스트를 배치하는 공정과, 상기 도전 페이스트의 상기 제1 접속 대상 부재측과는 반대인 표면 상에, 적어도 1개의 제2 전극을 표면에 갖는 제2 접속 대상 부재를, 상기 제1 전극과 상기 제2 전극이 대향하도록 배치하는 공정과, 상기 땜납 입자의 융점 이상이면서 또한 상기 열경화성 성분의 경화 온도 이상으로 상기 도전 페이스트를 가열함으로써, 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 접속부를, 상기 도전 페이스트에 의해 형성하는 공정을 구비하며, 상기 제2 접속 대상 부재를 배치하는 공정 및 상기 접속부를 형성하는 공정에 있어서, 가압을 행하지 않고, 상기 도전 페이스트에는 상기 제2 접속 대상 부재의 중량이 가해지는, 접속 구조체의 제조 방법이 제공된다.
본 발명에 관한 접속 구조체의 제조 방법의 어느 특정한 국면에서는, 상기 제2 접속 대상 부재가, 수지 필름, 플렉시블 프린트 기판, 플렉시블 플랫 케이블 또는 리지드 플렉시블 기판이다.
본 발명에 관한 접속 구조체의 제조 방법의 어느 특정한 국면에서는, 상기 제1 전극과 상기 제2 전극이 대향하고 있는 위치에 있어서의 상기 접속부의 거리를 3㎛ 이상 40㎛ 이하로 한다.
본 발명에 관한 접속 구조체의 제조 방법의 어느 특정한 국면에서는, 상기 접속부에 있어서, 상기 제1 전극과 상기 제2 전극이 대향하고 있는 부분의 크기를, 상기 제1 전극과 상기 제2 전극이 대향하고 있지 않은 부분의 크기의 2배 이상 40배 이하로 한다.
본 발명에 관한 도전 페이스트의 어느 특정한 국면에서는, 25℃에서의 점도가 10Pa·s 이상 800Pa·s 이하이다.
본 발명에 관한 도전 페이스트의 어느 특정한 국면에서는, 상기 땜납 입자의 융점 이하의 온도 영역에서의 점도의 최저값이 0.1Pa·s 이상 10Pa·s 이하이다.
본 발명에 관한 접속 구조체의 제조 방법의 어느 특정한 국면에서는, 상기 접속부가 모서리부를 갖고, 상기 제1 접속 대상 부재가, 상기 제1 전극으로서, 상기 모서리부의 내측에 위치 정렬용의 제1 전극을 갖고, 상기 제2 접속 대상 부재가, 상기 제2 전극으로서, 상기 모서리부의 내측에 위치 정렬용의 제2 전극을 가지며, 상기 위치 정렬용의 제1 전극 및 상기 위치 정렬용의 제2 전극과, 상기 모서리부의 선단과의 최단 거리가 75㎛ 이상 3000㎛ 이하이다.
본 발명에 관한 접속 구조체의 제조 방법의 어느 특정한 국면에서는, 상기 제1 접속 대상 부재가, 상기 제1 전극으로서, 길이 방향과 폭 방향을 갖는 복수의 제1 주전극을 갖고, 상기 제2 접속 대상 부재가, 상기 제2 전극으로서, 길이 방향과 폭 방향을 갖는 복수의 제2 주전극을 갖고, 상기 제1 주전극의 길이 방향 및 폭 방향에서의 상기 제1 접속 대상 부재의 선팽창률과 상기 제2 주전극의 길이 방향 및 폭 방향에서의 상기 제2 접속 대상 부재의 선팽창률의 차를 C(ppm/℃)로 하고, 상기 접속부를 형성할 때의 상기 도전 페이스트의 가열 온도를 T(℃)로 하고, 상기 제1 주전극의 폭 방향에 있어서 복수의 상기 제1 주전극 전체에서의 치수를 Yt(㎜)로 하고, 복수의 상기 제1 주전극의 1개당 폭 방향의 치수를 Ya(㎜)로 했을 때, 식: C×T/1000000×Yt<0.5×Ya를 만족한다.
본 발명에 관한 접속 구조체의 제조 방법은, 복수의 땜납 입자와, 열경화성 성분을 포함하는 도전 페이스트를 사용하여, 적어도 1개의 제1 전극을 표면에 갖는 제1 접속 대상 부재의 표면 상에, 상기 도전 페이스트를 배치하는 공정과, 상기 도전 페이스트의 상기 제1 접속 대상 부재측과는 반대인 표면 상에, 적어도 1개의 제2 전극을 표면에 갖는 제2 접속 대상 부재를, 상기 제1 전극과 상기 제2 전극이 대향하도록 배치하는 공정과, 상기 땜납 입자의 융점 이상 및 상기 열경화성 성분의 경화 온도 이상으로 상기 도전 페이스트를 가열함으로써, 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 접속부를, 상기 도전 페이스트에 의해 형성하는 공정을 구비하며, 상기 제2 접속 대상 부재를 배치하는 공정 및 상기 접속부를 형성하는 공정에 있어서, 가압을 행하지 않고, 상기 도전 페이스트에는 상기 제2 접속 대상 부재의 중량이 가해지므로, 땜납 입자를 전극 상에 효율적으로 배치할 수 있고, 전극간의 도통 신뢰성을 높일 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 접속 구조체의 제조 방법에 의해 얻어지는 접속 구조체를 모식적으로 도시하는 부분 절결 정면 단면도이다.
도 2의 (a) 내지 (c)는 본 발명의 일 실시 형태에 관한 접속 구조체의 제조 방법의 각 공정을 설명하기 위한 단면도이다.
도 3의 (a)는 접속 구조체의 변형예를 도시하는 평면도이며, 도 3의 (b)는 도 3의 (a)의 I-I 선을 따르는 단면도이다.
도 4의 (a)는 접속 구조체의 변형예를 도시하는 평면도이며, 도 4의 (b)는 도 4의 (a)의 I-I 선을 따르는 단면도이며, 도 4의 (c)는 도 4의 (a)의 II-II 선을 따르는 단면도이다.
도 5의 (a)는 접속 구조체의 변형예를 도시하는 평면도이며, 도 5의 (b)는 도 5의 (a)의 I-I 선을 따르는 단면도이다.
도 6은 접속 구조체의 변형예를 나타내는 부분 절결 정면 단면도이다.
도 7의 (a), (b) 및 (c)는, 본 발명의 실시 형태에 포함되는 접속 구조체의 일례를 나타내는 화상이며, 도 7의 (a) 및 (b)는 단면 화상이며, 도 7의 (c)는 평면 화상이다.
도 8의 (a), (b) 및 (c)는, 본 발명의 실시 형태에 포함되지 않는 접속 구조체의 일례를 나타내는 화상이며, 도 8의 (a) 및 (b)는 단면 화상이며, 도 8의 (c)는 평면 화상이다.
이하, 본 발명의 상세를 설명한다.
본 발명에 관한 접속 구조체의 제조 방법에서는, 도전 페이스트와, 제1 접속 대상 부재와, 제2 접속 대상 부재를 사용한다. 본 발명에 관한 접속 구조체의 제조 방법에서 사용되는 도전 재료는, 도전 필름이 아니라, 도전 페이스트이다. 상기 도전 페이스트는 복수의 땜납 입자와, 열경화성 성분을 포함한다. 상기 제1 접속 대상 부재는, 적어도 1개의 제1 전극을 표면에 갖는다. 상기 제2 접속 대상 부재는 적어도 1개의 제2 전극을 표면에 갖는다.
본 발명에 관한 접속 구조체의 제조 방법은, 상기 제1 접속 대상 부재의 표면 상에, 상기 도전 페이스트를 배치하는 공정과, 상기 도전 페이스트의 상기 제1 접속 대상 부재측과는 반대인 표면 상에, 상기 제2 접속 대상 부재를, 상기 제1 전극과 상기 제2 전극이 대향하도록 배치하는 공정과, 상기 땜납 입자의 융점 이상 및 상기 열경화성 성분의 경화 온도 이상으로 상기 도전 페이스트를 가열함으로써, 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 접속부를, 상기 도전 페이스트에 의해 형성하는 공정을 구비한다. 본 발명에 관한 접속 구조체의 제조 방법에서는, 상기 제2 접속 대상 부재를 배치하는 공정 및 상기 접속부를 형성하는 공정에 있어서, 가압을 행하지 않고, 상기 도전 페이스트에는, 상기 제2 접속 대상 부재의 중량이 가해진다. 본 발명에 관한 접속 구조체의 제조 방법에서는, 상기 제2 접속 대상 부재를 배치하는 공정 및 상기 접속부를 형성하는 공정에 있어서, 상기 도전 페이스트에는 상기 제2 접속 대상 부재의 중량의 힘을 초과하는 가압 압력은 가해지지 않는다.
본 발명에 관한 접속 구조체의 제조 방법에서는, 상기한 구성이 채용되어 있으므로, 복수의 땜납 입자가 제1 전극과 제2 전극 사이에 모이기 쉬워, 복수의 땜납 입자를 전극(라인) 상에 효율적으로 배치할 수 있다. 또한, 복수의 땜납 입자의 일부가, 전극이 형성되어 있지 않은 영역(스페이스)에 배치되기 어려워, 전극이 형성되어 있지 않은 영역에 배치되는 땜납 입자의 양을 상당히 적게 할 수 있다. 따라서, 제1 전극과 제2 전극 사이의 도통 신뢰성을 높일 수 있다. 게다가, 접속되어서는 안되는 가로 방향으로 인접하는 전극간의 전기적인 접속을 방지할 수 있어, 절연 신뢰성을 높일 수 있다.
이와 같이, 복수의 땜납 입자를 전극 상에 효율적으로 배치하고, 또한 전극이 형성되어 있지 않은 영역에 배치되는 땜납 입자의 양을 상당히 적게 하기 위해서는, 도전 필름이 아니라, 도전 페이스트를 사용할 필요가 있는 것을, 본 발명자들은 발견했다. 또한, 상기 제2 접속 대상 부재를 배치하는 공정 및 상기 접속부를 형성하는 공정에 있어서, 가압을 행하지 않고, 상기 도전 페이스트에, 상기 제2 접속 대상 부재의 중량이 가해지면, 접속부가 형성되기 전에 전극이 형성되어 있지 않은 영역(스페이스)에 배치되어 있던 땜납 입자가 제1 전극과 제2 전극 사이에 한층 더 모이기 쉬워져, 복수의 땜납 입자를 전극(라인) 상에 효율적으로 배치할 수 있는 것도, 본 발명자들은 발견했다. 본 발명에서는, 도전 필름이 아니라, 도전 페이스트를 사용한다는 구성과, 가압을 행하지 않고, 상기 도전 페이스트에는, 상기 제2 접속 대상 부재의 중량이 가해지도록 한다는 구성을 조합하여 채용하는 것에는, 본 발명의 효과를 얻기 때문에 큰 의미가 있다.
또한, 도전 필름이 아니라, 도전 페이스트를 사용하면, 도전 페이스트의 도포량에 의해, 접속부의 두께를 적절히 조정하는 것도 가능하다. 한편, 도전 필름에서는, 접속부의 두께를 변경하거나, 조정하거나 하기 위해서는, 상이한 두께의 도전 필름을 준비하거나, 소정의 두께의 도전 필름을 준비하거나 해야 한다는 문제가 있다.
이하, 도면을 참조하면서, 본 발명의 구체적인 실시 형태 및 실시예를 설명함으로써, 본 발명을 명확히 한다.
우선, 도 1에, 본 발명의 일 실시 형태에 관한 접속 구조체의 제조 방법에 의해 얻어지는 접속 구조체를 모식적으로 부분 절결 정면 단면도로 도시한다.
도 1에 도시하는 접속 구조체(1)는 제1 접속 대상 부재(2)와, 제2 접속 대상 부재(3)와, 제1 접속 대상 부재(2)와 제2 접속 대상 부재(3)를 접속하고 있는 접속부(4)를 구비한다. 접속부(4)는 복수의 땜납 입자와, 열경화성 성분을 포함하는 도전 페이스트에 의해 형성되어 있다. 접속부(4)는 복수의 땜납 입자가 모여 서로 접합한 땜납부(4A)와, 열경화성 성분이 열경화된 경화물부(4B)를 갖는다.
제1 접속 대상 부재(2)는 표면(상면)에, 복수의 제1 전극(2a)을 갖는다. 제2 접속 대상 부재(3)는 표면(하면)에 복수의 제2 전극(3a)을 갖는다. 제1 전극(2a)과 제2 전극(3a)이, 땜납부(4A)에 의해 전기적으로 접속되어 있다. 따라서, 제1 접속 대상 부재(2)와 제2 접속 대상 부재(3)가, 땜납부(4A)에 의해 전기적으로 접속되어 있다. 또한, 접속부(4)에 있어서, 제1 전극(2a)과 제2 전극(3a) 사이에 모인 땜납부(4A)와는 상이한 영역(경화물부(4B) 부분)에서는, 땜납은 존재하지 않는다. 땜납부(4A)와는 상이한 영역(경화물부(4B) 부분)에서는, 땜납부(4A)와 이격된 땜납은 존재하지 않는다. 또한, 소량이면, 제1 전극(2a)과 제2 전극(3a) 사이에 모인 땜납부(4A)는 상이한 영역(경화물부(4B) 부분)에 땜납이 존재하고 있을 수도 있다.
도 1에 도시한 바와 같이, 접속 구조체(1)에서는, 복수의 땜납 입자가 용융된 후, 땜납 입자의 용융물이 전극의 표면을 번진 후에 고화되어, 땜납부(4A)가 형성되어 있다. 이로 인해, 땜납부(4A)와 제1 전극(2a) 및 땜납부(4A)와 제2 전극(3a)의 접속 면적이 커진다. 즉, 땜납 입자를 사용함으로써, 도전성의 외표면이 니켈, 금 또는 구리 등의 금속인 도전성 입자를 사용한 경우와 비교하여, 땜납부(4A)와 제1 전극(2a) 및 땜납부(4A)와 제2 전극(3a)의 접촉 면적이 커진다. 이로 인해, 접속 구조체(1)에 있어서의 도통 신뢰성 및 접속 신뢰성이 높아진다. 또한, 도전 페이스트는 플럭스를 포함하고 있을 수도 있다. 플럭스를 사용한 경우에는, 가열에 의해 일반적으로 플럭스는 점차 실활한다.
또한, 도 1에 도시하는 접속 구조체(1)에서는, 땜납부(4A) 모두가, 제1, 제2 전극(2a, 3a)간의 대향하고 있는 영역에 위치하고 있다. 도 6에 도시하는 변형예의 접속 구조체(1X)는, 접속부(4X)만이, 도 1에 도시하는 접속 구조체(1)와 상이하다. 접속부(4X)는, 땜납부(4XA)와 경화물부(4XB)를 갖는다. 접속 구조체(1X)와 같이, 땜납부(4XA)의 대부분이, 제1, 제2 전극(2a, 3a)의 대향하고 있는 영역에 위치하고 있으며, 땜납부(4XA)의 일부가 제1, 제2 전극(2a, 3a)의 대향하고 있는 영역으로부터 측방으로 비어져 나올 수도 있다. 제1, 제2 전극(2a, 3a)의 대향하고 있는 영역으로부터 측방으로 비어져 나오고 있는 땜납부(4XA)는, 땜납부(4XA)의 일부이며, 땜납부(4XA)로부터 이격된 땜납이 아니다. 또한, 본 실시 형태에서는, 땜납부로부터 이격된 땜납의 양을 적게 할 수 있지만, 땜납부로부터 이격된 땜납이 경화물부 중에 존재하고 있을 수도 있다.
땜납 입자의 사용량을 적게 하면, 접속 구조체(1)를 얻는 것이 용이해진다. 땜납 입자의 사용량을 많게 하면, 접속 구조체(1X)를 얻는 것이 용이해진다.
이어서, 도 1에 도시한 접속 구조체(1)를 얻기 위한 본 발명의 일 실시 형태에 관한 접속 구조체의 제조 방법을 설명한다.
우선, 제1 전극(2a)을 표면(상면)에 갖는 제1 접속 대상 부재(2)를 준비한다. 이어서, 도 2의 (a)에 도시한 바와 같이, 제1 접속 대상 부재(2)의 표면 상에, 복수의 땜납 입자(11A)와 열경화성 성분(11B)을 포함하는 도전 페이스트(11)를 배치한다(제1 공정). 제1 접속 대상 부재(2)의 제1 전극(2a)이 설치된 표면 상에 도전 페이스트(11)를 배치한다. 도전 페이스트(11)의 배치 후에, 땜납 입자(11A)는, 제1 전극(2a)(라인) 상과, 제1 전극(2a)이 형성되어 있지 않은 영역(스페이스) 상 양쪽에 배치되어 있다.
도전 페이스트(11)의 배치 방법으로서는, 특별히 한정되지 않지만, 디스펜서에 의한 도포, 스크린 인쇄 및 잉크젯 장치에 의한 토출 등을 들 수 있다.
또한, 제2 전극(3a)을 표면(하면)에 갖는 제2 접속 대상 부재(3)를 준비한다. 이어서, 도 2의 (b)에 도시한 바와 같이, 제1 접속 대상 부재(2)의 표면 상의 도전 페이스트(11)에 있어서, 도전 페이스트(11)의 제1 접속 대상 부재(2)측과는 반대측의 표면 상에 제2 접속 대상 부재(3)를 배치한다(제2 공정). 도전 페이스트(11)의 표면 상에 제2 전극(3a)측으로부터, 제2 접속 대상 부재(3)를 배치한다. 이때, 제1 전극(2a)과 제2 전극(3a)을 대향시킨다.
이어서, 땜납 입자(11A)의 융점 이상 및 열경화성 성분(11B)의 경화 온도 이상으로 도전 페이스트(11)를 가열한다(제3 공정). 즉, 땜납 입자(11A)의 융점 및 열경화성 성분(11B)의 경화 온도 중 보다 낮은 온도 이상으로, 도전 페이스트(11)를 가열한다. 이 가열 시에는, 전극이 형성되어 있지 않은 영역에 존재하고 있던 땜납 입자(11A)는, 제1 전극(2a)과 제2 전극(3a) 사이에 모인다(자기 응집 효과). 본 실시 형태에서는, 도전 필름이 아니라, 도전 페이스트를 사용하고 있기 때문에, 땜납 입자(11A)가, 제1 전극(2a)과 제2 전극(3a) 사이에 효과적으로 모인다. 또한, 땜납 입자(11A)는 용융되어, 서로 접합한다. 또한, 열경화성 성분(11B)은 열경화된다. 이 결과, 도 2의 (c)에 도시한 바와 같이, 제1 접속 대상 부재(2)와 제2 접속 대상 부재(3)를 접속하고 있는 접속부(4)를, 도전 페이스트(11)에 의해 형성한다. 도전 페이스트(11)에 의해 접속부(4)가 형성되고, 복수의 땜납 입자(11A)가 접합됨으로써 땜납부(4A)가 형성되고, 열경화성 성분(11B)이 열 경화됨으로써 경화물부(4B)가 형성된다. 땜납 입자(11A)가 빠르게 이동하면, 제1 전극(2a)과 제2 전극(3a) 사이에 위치하고 있지 않은 땜납 입자(11A)의 이동이 개시되고 나서, 제1 전극(2a)과 제2 전극(3a) 사이에 땜납 입자(11A)의 이동이 완료될 때까지, 온도를 일정하게 유지하지 않아도 된다.
또한, 제3 공정 전반에, 예비 가열 공정을 마련할 수도 있다. 이 예비 가열 공정이란, 도전 페이스트(11)에, 제2 접속 대상 부재(3)의 중량이 가해진 상태에서, 땜납의 용융 온도 이상, 실질적으로 열경화성 성분(11B)이 열경화되지 않는 온도에서, 5초 내지 60초의 가열을 행하는 공정의 것을 의미한다. 이 공정을 마련함으로써, 땜납 입자의 제1 전극과 제2 전극 사이에 모이려고 하는 작용이 더욱 높아짐과 함께, 제1 접속 대상 부재와 제2 접속 대상 부재 사이에 발생할 가능성이 있는 보이드를 억제할 수 있다.
본 실시 형태에서는, 상기 제2 공정 및 상기 제3 공정에 있어서, 가압을 행하지 않는다. 본 실시 형태에서는, 도전 페이스트(11)에는, 제2 접속 대상 부재(3)의 중량이 가해진다. 이로 인해, 접속부(4)의 형성 시에, 땜납 입자(11A)가, 제1 전극(2a)과 제2 전극(3a) 사이에 효과적으로 모인다. 또한, 상기 제2 공정 및 상기 제3 공정 중 적어도 한 쪽에 있어서, 가압을 행하면, 땜납 입자가 제1 전극과 제2 전극 사이에 모이려고 하는 작용이 저해된다. 이것은, 본 발명자들에 의해 발견되었다.
이와 같이 하여, 도 1에 도시하는 접속 구조체(1)가 얻어진다. 또한, 상기 제2 공정과 상기 제3 공정은 연속하여 행할 수도 있다. 또한, 상기 제2 공정을 행한 후에, 얻어지는 제1 접속 대상 부재(2)와 도전 페이스트(11)와 제2 접속 대상 부재(3)의 적층체를, 가열부로 이동시켜, 상기 제3 공정을 행할 수도 있다. 상기 가열을 행하기 위하여, 가열 부재 위에 상기 적층체를 배치할 수도 있고, 가열된 공간 내에 상기 적층체를 배치할 수도 있다.
도통 신뢰성을 한층 더 높이는 관점에서는, 접속 구조체(1, 1X)에서는, 제1 전극(2a)과 접속부(4)와 제2 전극(3a)의 적층 방향으로 제1 전극(2a)과 제2 전극(3a)의 서로 대향하는 부분을 보았을 때에, 제1 전극(2a)과 제2 전극(3a)의 서로 대향하는 부분의 면적 100％ 중의 50％ 이상으로, 접속부(4, 4X) 중의 땜납부(4A, 4XA)가 배치되어 있는 접속 구조체(1, 1X)를 얻는 것이 바람직하다.
상기 제3 공정에서의 가열 온도는, 땜납 입자의 융점 이상 및 열경화성 성분의 경화 온도 이상이면 특별히 한정되지 않는다. 상기 가열 온도는, 바람직하게는 130℃ 이상, 보다 바람직하게는 160℃ 이상, 바람직하게는 450℃ 이하, 보다 바람직하게는 250℃ 이하, 더욱 바람직하게는 200℃ 이하이다.
상기 예비 가열 공정의 온도는, 바람직하게는 100℃ 이상, 보다 바람직하게는 120℃ 이상, 더욱 바람직하게는 140℃ 이상, 바람직하게는 160℃ 미만, 보다 바람직하게는 150℃ 이하이다.
또한, 상기 제1 접속 대상 부재는, 적어도 1개의 제1 전극을 갖고 있으면 된다. 상기 제1 접속 대상 부재는 복수의 제1 전극을 갖는 것이 바람직하다. 상기 제2 접속 대상 부재는, 적어도 1개의 제2 전극을 갖고 있으면 된다. 상기 제2 접속 대상 부재는 복수의 제2 전극을 갖는 것이 바람직하다.
상기 제1, 제2 접속 대상 부재는, 특별히 한정되지 않는다. 상기 제1, 제2 접속 대상 부재로서는, 구체적으로는, 반도체 칩, 콘덴서 및 다이오드 등의 전자 부품, 및 수지 필름, 프린트 기판, 플렉시블 프린트 기판, 플렉시블 플랫 케이블, 리지드 플렉시블 기판, 유리 에폭시 기판 및 유리 기판 등의 회로 기판 등의 전자 부품 등을 들 수 있다. 상기 제1, 제2 접속 대상 부재는 전자 부품인 것이 바람직하다.
상기 제1 접속 대상 부재 및 상기 제2 접속 대상 부재 중 적어도 한 쪽이, 수지 필름, 플렉시블 프린트 기판, 플렉시블 플랫 케이블 또는 리지드 플렉시블 기판인 것이 바람직하다. 상기 제2 접속 대상 부재가, 수지 필름, 플렉시블 프린트 기판, 플렉시블 플랫 케이블 또는 리지드 플렉시블 기판인 것이 바람직하다. 수지 필름, 플렉시블 프린트 기판, 플렉시블 플랫 케이블 및 리지드 플렉시블 기판은, 유연성이 높고, 비교적 경량이라는 성질을 갖는다. 이러한 접속 대상 부재의 접속에 도전 필름을 사용한 경우에는 땜납 입자가 전극 상에 모이기 어려운 경향이 있다. 이에 대해, 본 발명에서는, 도전 페이스트를 사용하고 있기 때문에, 수지 필름, 플렉시블 프린트 기판, 플렉시블 플랫 케이블 또는 리지드 플렉시블 기판을 사용했다고 해도 땜납 입자를 전극 상에 효율적으로 모을 수 있어, 전극간의 도통 신뢰성을 충분히 높일 수 있다. 수지 필름, 플렉시블 프린트 기판, 플렉시블 플랫 케이블 또는 리지드 플렉시블 기판을 사용하는 경우에, 반도체 칩 등의 다른 접속 대상 부재를 사용한 경우에 비하여, 가압을 행하지 않는 것에 의한 전극간의 도통 신뢰성의 향상 효과가 한층 더 효과적으로 얻어진다. 상기 제1, 제2 접속 대상 부재는, 수지 필름, 플렉시블 프린트 기판 또는 플렉시블 플랫 케이블일 수도 있고, 리지드 플렉시블 기판일 수도 있다.
상기 접속 대상 부재에 설치되어 있는 전극으로서는, 금 전극, 니켈 전극, 주석 전극, 알루미늄 전극, 구리 전극, 은 전극, 몰리브덴 전극, SUS 전극 및 텅스텐 전극 등의 금속 전극을 들 수 있다. 상기 접속 대상 부재가 플렉시블 프린트 기판 또는 플렉시블 플랫 케이블인 경우에는, 상기 전극은 금 전극, 니켈 전극, 주석 전극, 은 전극 또는 구리 전극인 것이 바람직하다. 상기 접속 대상 부재가 유리 기판인 경우에는, 상기 전극은 알루미늄 전극, 구리 전극, 몰리브덴 전극, 은 전극 또는 텅스텐 전극인 것이 바람직하다. 또한, 상기 전극이 알루미늄 전극인 경우에는 알루미늄만으로 형성된 전극일 수도 있고, 금속 산화물층의 표면에 알루미늄층이 적층된 전극일 수도 있다. 상기 금속 산화물층의 재료로서는, 3가의 금속 원소가 도핑된 산화인듐 및 3가의 금속 원소가 도핑된 산화아연 등을 들 수 있다. 상기 3가의 금속 원소로서는 Sn, Al 및 Ga 등을 들 수 있다.
상기 제1 전극과 상기 제2 전극이 대향하고 있는 위치에서의 상기 접속부의 거리 D1은 바람직하게는 3㎛ 이상, 보다 바람직하게는 5㎛ 이상, 바람직하게는 40㎛ 이하, 보다 바람직하게는 30㎛ 이하이다. 상기 거리 D1이 상기 하한 이상이면 접속부와 접속 대상 부재의 접속 신뢰성이 한층 더 높아진다. 상기 거리 D1이 상기 상한 이하이면, 접속부의 형성 시에 땜납 입자가 전극 상에 한층 더 모이기 쉬워져, 전극간의 도통 신뢰성이 한층 더 높아진다. 또한, 전극간의 도통 신뢰성을 한층 더 높이는 관점에서는, 상기 거리 D1은 바람직하게는 10㎛ 이상, 보다 바람직하게는 12㎛ 이상이다.
상기 접속부에 있어서, 상기 제1 전극과 상기 제2 전극이 대향하고 있는 부분의 크기 S1(예를 들어, 도 3의 (a) 및 도 4의 (a)의 사선부)은, 상기 제1 전극과 상기 제2 전극이 대향하고 있지 않은 부분의 크기 S2(예를 들어, 도 3의 (a) 및 도 4의 (a)의 점부)의, 바람직하게는 2배 이상, 보다 바람직하게는 10배 이상, 바람직하게는 40배 이하, 보다 바람직하게는 30배 이하이다. 상기 크기 S1과 상기 크기 S2는, 접속 구조체를 평면에서 보았을 때의 크기이다. 상기 크기 S1은, 접속 구조체를 평면에서 보았을 때에, 상기 제1 전극과 상기 제2 전극이 겹쳐 있는 영역의 면적이다. 상기 크기 S2는 접속 구조체를 평면에서 보았을 때에, 상기 제1 전극과 상기 제2 전극이 겹져 있지 않은 영역의 면적이다. 상기 크기 S2는 접속부 전체의 크기로부터, 상기 크기 S1을 제외한 크기이다.
이어서, 접속 구조체의 변형예에 대하여 설명한다.
도 3의 (a) 및 (b)에, 변형예인 접속 구조체(51)를 도시한다. 도 3의 (a)는 평면도이며, 도 3의 (b)는 I-I 선을 따르는 단면도이다.
도 3의 (a) 및 (b)에 도시하는 접속 구조체(51)와 같이, 접속부(54)는, 모서리부 C를 갖는 것이 바람직하다. 도 3의 (a) 및 (b)에서는, 접속부(54)는, 주면 방향에 있어서, 4개의 모서리부 C를 갖는다. 모서리부 C는, 예를 들어 접속부(54)의 2개의 변이 교차하는 부분이다. 제1 접속 대상 부재(52)가, 제1 전극(52a)으로서, 모서리부 C의 내측에 위치 정렬용의 제1 전극(52aa)을 갖는 것이 바람직하다. 제2 접속 대상 부재(53)가 제2 전극(53a)으로서, 모서리부 C의 내측에 위치 정렬용의 제2 전극(53aa)을 갖는 것이 바람직하다. 이러한 위치 정렬용의 전극을 설치하면, 위치 정렬용의 제1 전극(52aa)과 위치 정렬용의 제2 전극(53aa) 사이에 땜납 입자가 모여 서로 접합할 때에, 위치 정렬용의 제1 전극(52aa)과 위치 정렬용의 제2 전극(53aa)의 위치 어긋남을 방지하고, 또한 발생한 위치 어긋남을 해소하도록 작용한다(예를 들어, 본 발명의 실시 형태의 도 7의 (a)와 본 발명의 실시 형태에 포함되지 않는 형태의 도 8의 (a)의 차이). 이로 인해, 전극간의 도통 신뢰성이 높아진다.
도 3의 (b)에서, 제1 전극(52a)과 제2 전극(53a)은 1개의 이상의 전극으로 구성되어 있다. 제1 전극(52a)과 제2 전극(53a)은 2개 이상의 빗형, 지그재그형, 도트나 사각 전극의 에리어 어레이의 패턴을 갖는 전극인 것이 바람직하다. 그 경우, 제1 전극(52a)과 제2 전극(53a)의 패턴은, 대향한 경우에 패턴이 일치하는 것이 바람직하다. 2개 이상의 전극인 경우, 전극의 피치는 바람직하게는 75㎛ 이상, 보다 바람직하게는 100㎛ 이상, 바람직하게는 2㎜ 이하, 보다 바람직하게는 1㎜ 이하이다. 전극의 길이는, 바람직하게는 200㎛ 이상, 보다 바람직하게는 1㎜ 이상, 바람직하게는 5㎜ 이하, 보다 바람직하게는 3㎜ 이하이다.
또한, 도 3의 (a) 및 (b)에서는, 제1 접속 대상 부재(52)에, 제2 접속 대상 부재(53)의 일부 영역이 겹쳐 있다. 제1 접속 대상 부재(52)와 제2 접속 대상 부재(53)의 겹침 부분의 중앙 영역에, 땜납부(54A)에 의해 전기적으로 접속되어 있는 제1 전극(52a)(주전극)과, 제2 전극(53a)(주전극)이 대향하도록 배치되어 있다. 도 3의 (a)에서는, 제2 접속 대상 부재(53)의 선단의 2개의 모서리부에 대응하는 접속부(54)의 2개의 모서리부 C의 근방에 2개의 위치 정렬용의 제1 전극(52aa)과, 2개의 위치 정렬용의 제2 전극(53aa)이 대향하도록 배치되어 있다. 위치 정렬용의 제1 전극(52aa)과 위치 정렬용의 제2 전극(53aa)은, 땜납부(54A)에 의해 전기적으로 접속되어 있다. 땜납부(54A)의 주위에는 경화물부(54B)가 위치하고 있다.
제1 전극(52aa)과 제2 전극(53aa)의 치수는, 1변이 바람직하게는 300㎛ 이상, 보다 바람직하게는 500㎛ 이상의 사각형이며, 제1 전극(52aa)과 제2 전극(53aa)의 형상은 정사각형, 직사각형, 원형, 타원형일 수도 있다.
제1 전극(52aa)과 제2 전극(53aa)은 얼라인먼트를 위해서만 사용할 수도 있고, 넓은 전극 면적이 필요한 전원용의 전극으로서 사용할 수도 있다.
위치 정렬을 한층 더 용이하게 하는 관점에서는, 상기 위치 정렬용의 제1 전극 및 상기 위치 정렬용의 제2 전극과, 상기 모서리부의 선단과의 최단 거리가 75㎛ 이상 3000㎛ 이하인 것이 바람직하다.
도 4의 (a) 및 (b)에 변형예인 접속 구조체(51X)를 도시한다. 도 4의 (a)는 평면도이며, 도 4의 (b)는 I-I 선을 따르는 단면도이며, 도 4의 (c)는 II-II 선을 따르는 단면도이다.
도 4의 (a) 및 (b)에서는 제2 접속 대상 부재(53X)의 선단의 2개의 모서리부에 대응하는 접속부(54X)의 2개의 모서리부 C와 나머지 2개의 모서리부 C를 포함하는 4개의 모서리부 C의 근방에, 4개의 위치 정렬용의 제1 전극(52aa)과, 4개의 위치 정렬용의 제2 전극(53aa)이 대향하도록 배치되어 있다. 이와 같이, 4개의 모서리부 C의 근방에 4개의 위치 정렬용의 제1, 제2 전극(52aa, 53aa)이 배치되어 있을 수도 있다. 위치 정렬용의 제1 전극(52aa)과 위치 정렬용의 제2 전극(53aa)은, 땜납부(54XA)에 의해 전기적으로 접속되어 있다. 땜납부(54XA)의 주위에는, 경화물부(54XB)가 위치하고 있다.
도 5의 (a) 및 (b)에 변형예인 접속 구조체(51Y)를 도시한다. 도 5의 (a)는 평면도이며, 도 5의 (b)는 I-I 선을 따르는 단면도이다.
접속 구조체(51Y)에 있어서, 제1 접속 대상재(52Y)와 제2 접속 대상재(53Y)의 가열 시의 열팽창에 기인하는 상하 전극간의 위치 어긋남을 억제하여, 도통 신뢰성을 한층 더 양호하게 하는 관점에서는, 제1 접속 대상 부재(52Y)가, 제1 전극(52a)으로서, 길이 방향과 폭 방향을 갖는 복수의 제1 주전극(52ab)을 갖고, 제2 접속 대상 부재(53Y)가, 제2 전극(53a)으로서, 길이 방향과 폭 방향을 갖는 복수의 제2 주전극(53ab)을 갖고, 제1 주전극(52ab)의 길이 방향 및 폭 방향에서의 제1 접속 대상 부재(52Y)의 선팽창률과 제2 주전극(53ab)의 길이 방향 및 폭 방향에서의 제2 접속 대상 부재(53Y)의 선팽창률의 차를 C(ppm/℃)로 하고, 접속부(54Y)를 형성할 때의 상기 도전 페이스트의 가열 온도를 T(℃)로 하고, 제1 주전극(52ab)의 폭 방향에 있어서, 복수의 제1 주전극(52ab) 전체에서의 치수를 Yt(㎜)로 하고, 복수의 제1 주전극(52ab)의 1개당 폭 방향의 치수를 Ya(㎜)로 했을 때, 식: C×T/1000000×Yt<0.5×Ya를 만족하는 것이 바람직하다.
복수의 제1 주전극(52ab)은, 소정의 스페이스를 두고 길이 방향이 평행하게 배열되어 배치되어 있다. 복수의 제2 주전극(53ab)은 소정의 스페이스를 두고 길이 방향이 평행하게 배열되어 배치되어 있다.
제1 접속 대상 부재(52Y)는 위치 정렬용의 제1 전극(52aa)을 갖는다. 제2 접속 대상 부재(53Y)는 위치 정렬용의 제2 전극(53aa)을 갖는다. 제1 주전극(52ab)에는 위치 정렬용의 제1 전극(52aa)은 포함되지 않는다. 제2 주전극(53ab)에는 위치 정렬용의 제2 전극(53aa)은 포함되지 않는다.
제1 주전극(52ab)과 제2 주전극(53ab)은 땜납부(54YA)에 의해 전기적으로 접속되어 있다. 땜납부(54YA)의 주위에는 경화물부(54YB)가 위치하고 있다.
상기 선팽창률은 TMA/SS6100(SII사제)를 사용하여, 승온 속도 5℃/min, 25℃부터 상기 접속부를 형성할 때의 상기 도전 페이스트의 가열 온도까지의 온도 범위의 조건에서 측정된다. 상기 선팽창률은, 상기 온도 범위에서의 평균값으로서 구해진다.
땜납 입자를 전극 상에 효율적으로 배치하기 위하여, 상기 도전 페이스트의 25℃에서의 점도는 바람직하게는 10Pa·s 이상, 보다 바람직하게는 50Pa·s 이상, 더욱 바람직하게는 100Pa·s 이상, 바람직하게는 800Pa·s 이하, 보다 바람직하게는 600Pa·s 이하, 더욱 바람직하게는 500Pa·s 이하이다.
상기 점도는 배합 성분의 종류 및 배합량으로 적절히 조정 가능하다. 또한, 필러의 사용에 의해 점도를 비교적 높일 수 있다.
상기 점도는, 예를 들어 E형 점도계(도키 산교사제) 등을 사용하여, 25℃ 및 5rpm의 조건에서 측정 가능하다.
25℃ 이상, 상기 땜납 입자(땜납)의 융점 ℃ 이하의 온도 영역에서의, 상기 도전 페이스트의 점도의 최저값(최저 용융 점도의 값)은, 바람직하게는 0.1Pa·s 이상, 보다 바람직하게는 0.2Pa·s 이상, 바람직하게는 10Pa·s 이하, 보다 바람직하게는 1Pa·s 이하이다. 상기 점도의 최저값이 상기 하한 이상 및 상기 상한 이하이면, 땜납 입자를 전극 상에 한층 더 효율적으로 배치할 수 있다.
상기 점도의 최저값은, 스트레스테크(STRESSTECH)(에콜로지카(EOLOGICA)사제) 등을 사용하여, 변형 제어 1rad, 주파수 1Hz, 승온 속도 20℃/분, 측정 온도 범위 40 내지 200℃(단, 땜납 입자의 융점이 200℃를 초과한 경우에는 온도 상한을 땜납 입자의 융점으로 함)의 조건에서 측정 가능하다. 측정 결과로부터, 땜납 입자의 융점 ℃ 이하의 온도 영역에서의 점도의 최저값이 평가된다.
상기 도전 페이스트는 열경화성 성분과 땜납 입자를 포함한다. 상기 열경화성 성분은, 가열에 의해 경화 가능한 경화성 화합물(열경화성 화합물)과, 열경화제를 포함하는 것이 바람직하다. 상기 도전 페이스트는 플럭스를 포함하는 것이 바람직하다. 상기 도전 페이스트는 필러를 포함하는 것이 바람직하다.
이하, 본 발명의 다른 상세를 설명한다.
(땜납 입자)
상기 땜납 입자는, 땜납을 도전성의 외표면에 갖는다. 상기 땜납 입자는, 중심 부분 및 도전성의 외표면 모두 땜납에 의해 형성되어 있다.
상기 땜납은, 융점이 450℃ 이하인 저융점 금속인 것이 바람직하다. 상기 땜납 입자는, 융점이 450℃ 이하인 저융점 금속 입자인 것이 바람직하다. 상기 저융점 금속 입자는 저융점 금속을 포함하는 입자이다. 상기 저융점 금속이란, 융점이 450℃ 이하인 금속을 나타낸다. 저융점 금속의 융점은 바람직하게는 300℃ 이하, 보다 바람직하게는 160℃ 이하이다. 또한, 상기 땜납 입자는 주석을 포함한다. 상기 땜납 입자에 포함되는 금속 100중량％ 중 주석의 함유량은 바람직하게는 30중량％ 이상, 보다 바람직하게는 40중량％ 이상, 더욱 바람직하게는 70중량％ 이상, 특히 바람직하게는 90중량％ 이상이다. 상기 땜납 입자에 있어서의 주석의 함유량이 상기 하한 이상이면 땜납부와 전극의 접속 신뢰성이 한층 더 높아진다.
또한, 상기 주석의 함유량은 고주파 유도 결합 플라즈마 발광 분광 분석 장치(호리바 세이사쿠쇼사제 「ICP-AES」), 또는 형광 X선 분석 장치(시마즈 세이사쿠쇼사제 「EDX-800HS」) 등을 사용하여 측정 가능하다.
상기 땜납 입자를 사용함으로써 땜납이 용융하여 전극에 접합하고, 땜납부가 전극간을 도통시킨다. 예를 들어, 땜납부와 전극이 점접촉이 아니고 면접촉하기 쉽기 때문에, 접속 저항이 낮아진다. 또한, 땜납 입자의 사용에 의해, 땜납부와 전극의 접합 강도가 높아지는 결과, 땜납부와 전극의 박리가 한층 더 발생하기 어려워져, 도통 신뢰성 및 접속 신뢰성이 효과적으로 높아진다.
상기 땜납 입자를 구성하는 저융점 금속은 특별히 한정되지 않는다. 해당 저융점 금속은, 주석, 또는 주석을 포함하는 합금인 것이 바람직하다. 해당 합금은, 주석-은 합금, 주석-구리 합금, 주석-은-구리 합금, 주석-비스무트 합금, 주석-아연 합금, 주석-인듐 합금 등을 들 수 있다. 그 중에서도, 전극에 대한 습윤성이 우수한 점에서, 상기 저융점 금속은, 주석, 주석-은 합금, 주석-은-구리 합금, 주석-비스무트 합금, 주석-인듐 합금인 것이 바람직하다. 주석-비스무트 합금, 주석-인듐 합금인 것이 보다 바람직하다.
상기 땜납 입자는, JIS Z3001: 용접 용어에 기초하여, 액상선이 450℃ 이하인 용가재인 것이 바람직하다. 상기 땜납 입자의 조성으로서는, 예를 들어 아연, 금, 은, 납, 구리, 주석, 비스무트, 인듐 등을 포함하는 금속 조성을 들 수 있다. 그 중에서도 저융점이고 납 프리인 주석-인듐계(117℃ 공정), 또는 주석-비스무트계(139℃ 공정)가 바람직하다. 즉, 상기 땜납 입자는, 납을 포함하지 않는 것이 바람직하고, 주석과 인듐을 포함하거나 또는 주석과 비스무트를 포함하는 것이 바람직하다.
상기 땜납부와 전극의 접합 강도를 한층 더 높이기 위하여, 상기 땜납 입자는, 니켈, 구리, 안티몬, 알루미늄, 아연, 철, 금, 티타늄, 인, 게르마늄, 텔루륨, 코발트, 비스무트, 망간, 크롬, 몰리브덴, 팔라듐 등의 금속을 포함하고 있을 수도 있다. 또한, 땜납부와 전극의 접합 강도를 한층 더 높이는 관점에서는, 상기 땜납 입자는, 니켈, 구리, 안티몬, 알루미늄 또는 아연을 포함하는 것이 바람직하다. 땜납부와 전극의 접합 강도를 한층 더 높이는 관점에서는, 접합 강도를 높이기 위한 이들 금속의 함유량은, 땜납 입자 100중량％ 중 바람직하게는 0.0001중량％ 이상, 바람직하게는 1중량％ 이하이다.
상기 땜납 입자의 평균 입자 직경은, 바람직하게는 0.5㎛ 이상, 보다 바람직하게는 1㎛ 이상, 더욱 바람직하게는 3㎛ 이상, 특히 바람직하게는 5㎛ 이상, 바람직하게는 100㎛ 이하, 보다 바람직하게는 40㎛ 이하, 한층 더 바람직하게는 30㎛ 이하, 더욱 바람직하게는 20㎛ 이하, 특히 바람직하게는 15㎛ 이하, 가장 바람직하게는 10㎛ 이하이다. 상기 땜납 입자의 평균 입자 직경이 상기 하한 이상 및 상기 상한 이하이면, 땜납 입자를 전극 상에 한층 더 효율적으로 배치할 수 있다. 상기 땜납 입자의 평균 입자 직경은 3㎛ 이상 30㎛ 이하인 것이 특히 바람직하다.
상기 땜납 입자의 「평균 입자 직경」은, 수 평균 입자 직경을 나타낸다. 땜납 입자의 평균 입자 직경은, 예를 들어 임의의 땜납 입자 50개를 전자 현미경 또는 광학 현미경으로 관찰하여, 평균값을 산출함으로써 구해진다.
상기 도전 페이스트 100중량％ 중 상기 땜납 입자의 함유량은 바람직하게는 1중량％ 이상, 보다 바람직하게는 2중량％ 이상, 더욱 바람직하게는 10중량％ 이상, 특히 바람직하게는 20중량％ 이상, 특히 바람직하게는 30중량％ 이상, 바람직하게는 80중량％ 이하, 보다 바람직하게는 60중량％ 이하, 더욱 바람직하게는 50중량％ 이하이다. 상기 땜납 입자의 함유량이 상기 하한 이상 및 상기 상한 이하이면, 전극 상에 땜납 입자를 한층 더 효율적으로 배치할 수 있고, 전극간에 땜납 입자를 많이 배치하는 것이 용이하여, 도통 신뢰성이 한층 더 높아진다. 도통 신뢰성을 한층 더 높이는 관점에서는, 상기 땜납 입자의 함유량은 많은 편이 바람직하다.
(가열에 의해 경화 가능한 화합물: 열경화성 성분)
상기 열경화성 화합물로서는, 옥세탄 화합물, 에폭시 화합물, 에피술피드 화합물, (메트)아크릴 화합물, 페놀 화합물, 아미노 화합물, 불포화 폴리에스테르 화합물, 폴리우레탄 화합물, 실리콘 화합물 및 폴리이미드 화합물 등을 들 수 있다. 그 중에서도, 도전 페이스트의 경화성 및 점도를 한층 더 양호하게 하여, 접속 신뢰성을 한층 더 높이는 관점에서, 에폭시 화합물이 바람직하다.
상기 도전 페이스트 100중량％ 중 상기 열경화성 화합물의 함유량은, 바람직하게는 20중량％ 이상, 보다 바람직하게는 40중량％ 이상, 더욱 바람직하게는 50중량％ 이상, 바람직하게는 99중량％ 이하, 보다 바람직하게는 98중량％ 이하, 더욱 바람직하게는 90중량％ 이하, 특히 바람직하게는 80중량％ 이하이다. 내충격성을 한층 더 높이는 관점에서는, 상기 열경화성 성분의 함유량은 많은 편이 바람직하다.
(열경화제: 열경화성 성분)
상기 열경화제는, 상기 열경화성 화합물을 열경화시킨다. 상기 열경화제로서는, 이미다졸 경화제, 아민 경화제, 페놀 경화제, 폴리티올 경화제, 산 무수물, 열 양이온 개시제 및 열 라디칼 발생제 등을 들 수 있다. 상기 열경화제는 1종만이 사용될 수도 있고, 2종 이상이 병용될 수도 있다.
그 중에서도, 도전 페이스트를 저온에서 한층 더 빠르게 경화 가능하므로, 이미다졸 경화제, 폴리티올 경화제 또는 아민 경화제가 바람직하다. 또한, 가열에 의해 경화 가능한 경화성 화합물과 상기 열경화제를 혼합했을 때에 보존 안정성이 높아지므로, 잠재성의 경화제가 바람직하다. 잠재성의 경화제는, 잠재성 이미다졸 경화제, 잠재성 폴리티올 경화제 또는 잠재성 아민 경화제인 것이 바람직하다. 또한, 상기 열경화제는 폴리우레탄 수지 또는 폴리에스테르 수지 등의 고분자 물질로 피복되어 있을 수도 있다.
상기 이미다졸 경화제로서는, 특별히 한정되지 않고 2-메틸이미다졸, 2-에틸-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트, 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진 및 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아누르산 부가물 등을 들 수 있다.
상기 폴리티올 경화제로서는, 특별히 한정되지 않고 트리메틸올프로판트리스-3-머캅토프로피오네이트, 펜타에리트리톨테트라키스-3-머캅토프로피오네이트 및 디펜타에리트리톨헥사-3-머캅토프로피오네이트 등을 들 수 있다.
상기 폴리티올 경화제의 용해도 파라미터는, 바람직하게는 9.5 이상, 바람직하게는 12 이하이다. 상기 용해도 파라미터는, 페도르(Fedors)법으로 계산된다. 예를 들어, 트리메틸올프로판트리스-3-머캅토프로피오네이트의 용해도 파라미터는 9.6, 디펜타에리트리톨헥사-3-머캅토프로피오네이트의 용해도 파라미터는 11.4이다.
상기 아민 경화제로서는, 특별히 한정되지 않고 헥사메틸렌디아민, 옥타메틸렌디아민, 데카메틸렌디아민, 3,9-비스(3-아미노프로필)-2,4,8,10-테트라스피로 [5.5]운데칸, 비스(4-아미노시클로헥실)메탄, 메타페닐렌디아민 및 디아미노디페닐술폰 등을 들 수 있다.
상기 열 양이온 경화제로서는, 요오도늄계 양이온 경화제, 옥소늄계 양이온 경화제 및 술포늄계 양이온 경화제 등을 들 수 있다. 상기 요오도늄계 양이온 경화제로서는, 비스(4-tert-부틸페닐)요오도늄헥사플루오로포스페이트 등을 들 수 있다. 상기 옥소늄계 양이온 경화제로서는, 트리메틸옥소늄테트라플루오로보레이트 등을 들 수 있다. 상기 술포늄계 양이온 경화제로서는, 트리-p-톨릴술포늄헥사플루오로포스페이트 등을 들 수 있다.
상기 열 라디칼 발생제로서는, 특별히 한정되지 않고 아조 화합물 및 유기 과산화물 등을 들 수 있다. 상기 아조 화합물로서는, 아조비스이소부티로니트릴(AIBN) 등을 들 수 있다. 상기 유기 과산화물로서는, 디-tert-부틸퍼옥시드 및 메틸에틸케톤퍼옥시드 등을 들 수 있다.
상기 열경화제의 반응 개시 온도는, 바람직하게는 50℃ 이상, 보다 바람직하게는 70℃ 이상, 더욱 바람직하게는 80℃ 이상, 바람직하게는 250℃ 이하, 보다 바람직하게는 200℃ 이하, 더욱 바람직하게는 150℃ 이하, 특히 바람직하게는 140℃ 이하이다. 상기 열경화제의 반응 개시 온도가 상기 하한 이상 및 상기 상한 이하이면, 땜납 입자가 전극 상에 한층 더 효율적으로 배치된다. 상기 열경화제의 반응 개시 온도는 80℃ 이상 140℃ 이하인 것이 특히 바람직하다.
땜납을 전극 상에 한층 더 효율적으로 배치하는 관점에서는, 상기 열경화제의 반응 개시 온도는, 상기 땜납 입자에 있어서의 땜납의 융점보다도 낮은 것이 바람직하고, 5℃ 이상 낮은 것이 보다 바람직하고, 10℃ 이상 낮은 것이 더욱 바람직하다.
상기 열경화제의 반응 개시 온도는, DSC에서의 발열 피크의 상승 개시 온도를 의미한다.
상기 열경화제의 함유량은 특별히 한정되지 않는다. 상기 열경화성 화합물 100중량부에 대하여, 상기 열경화제의 함유량은, 바람직하게는 0.01중량부 이상, 보다 바람직하게는 1중량부 이상, 바람직하게는 200중량부 이하, 보다 바람직하게는 100중량부 이하, 더욱 바람직하게는 75중량부 이하이다. 열경화제의 함유량이 상기 하한 이상이면 도전 페이스트를 충분히 경화시키는 것이 용이하다. 열경화제의 함유량이 상기 상한 이하이면, 경화 후에 경화에 관여하지 않은 잉여의 열경화제가 잔존하기 어려워지고, 또한 경화물의 내열성이 한층 더 높아진다.
(플럭스)
상기 도전 페이스트는, 플럭스를 포함하는 것이 바람직하다. 플럭스의 사용에 의해, 땜납을 전극 상에 한층 더 효과적으로 배치할 수 있다. 해당 플럭스는 특별히 한정되지 않는다. 플럭스로서, 땜납 접합 등에 일반적으로 사용되고 있는 플럭스를 사용할 수 있다. 상기 플럭스로서는, 예를 들어 염화아연, 염화아연과 무기 할로겐화물의 혼합물, 염화아연과 무기산의 혼합물, 용융염, 인산, 인산의 유도체, 유기 할로겐화물, 히드라진, 유기산 및 송지 등을 들 수 있다. 상기 플럭스는 1종만이 사용될 수도 있고, 2종 이상이 병용될 수도 있다.
상기 용융염으로서는, 염화암모늄 등을 들 수 있다. 상기 유기산으로서는, 락트산, 시트르산, 스테아르산, 글루탐산 및 글루타르산 등을 들 수 있다. 상기 송지로서는, 활성화 송지 및 비활성화 송지 등을 들 수 있다. 상기 플럭스는, 카르복실기를 2개 이상 갖는 유기산, 송지인 것이 바람직하다. 상기 플럭스는, 카르복실기를 2개 이상 갖는 유기산일 수도 있고, 송지일 수도 있다. 카르복실기를 2개 이상 갖는 유기산, 송지의 사용에 의해, 전극간의 도통 신뢰성이 한층 더 높아진다.
상기 송지는 아비에트산을 주성분으로 하는 로진류이다. 플럭스는, 로진류인 것이 바람직하고, 아비에트산인 것이 보다 바람직하다. 이 바람직한 플럭스의 사용에 의해, 전극간의 도통 신뢰성이 한층 더 높아진다.
상기 플럭스의 융점은, 바람직하게는 50℃ 이상, 보다 바람직하게는 70℃ 이상, 더욱 바람직하게는 80℃ 이상, 바람직하게는 200℃ 이하, 보다 바람직하게는 160℃ 이하, 한층 더 바람직하게는 150℃ 이하, 더욱 바람직하게는 140℃ 이하이다. 상기 플럭스의 융점이 상기 하한 이상 및 상기 상한 이하이면, 플럭스 효과가 한층 더 효과적으로 발휘되어, 땜납 입자가 전극 상에 한층 더 효율적으로 배치된다. 상기 플럭스의 융점은 80℃ 이상 190℃ 이하인 것이 바람직하다. 상기 플럭스의 융점은 80℃ 이상 140℃ 이하인 것이 특히 바람직하다.
융점이 80℃ 이상 190℃ 이하인 상기 플럭스로서는, 숙신산(융점 186℃), 글루타르산(융점 96℃), 아디프산(융점 152℃), 피멜산(융점 104℃), 수베르산(융점 142℃) 등의 디카르복실산, 벤조산(융점 122℃), 말산(융점 130℃) 등을 들 수 있다.
또한, 상기 플럭스의 비점은 200℃ 이하인 것이 바람직하다.
땜납을 전극 상에 한층 더 효율적으로 배치하는 관점에서는, 상기 플럭스의 융점은, 상기 땜납 입자에 있어서의 땜납의 융점보다도 낮은 것이 바람직하고, 5℃ 이상 낮은 것이 보다 바람직하고, 10℃ 이상 낮은 것이 더욱 바람직하다.
땜납을 전극 상에 한층 더 효율적으로 배치하는 관점에서는, 상기 플럭스의 융점은, 상기 열경화제의 반응 개시 온도보다도 낮은 것이 바람직하고, 5℃ 이상 낮은 것이 보다 바람직하고, 10℃ 이상 낮은 것이 더욱 바람직하다.
상기 플럭스는, 도전 페이스트 중에 분산되어 있을 수도 있고, 땜납 입자의 표면 상에 부착되어 있을 수도 있다.
상기 도전 페이스트 100중량％ 중 상기 플럭스의 함유량은 바람직하게는 0.5중량％ 이상, 바람직하게는 30중량％ 이하, 보다 바람직하게는 25중량％ 이하이다. 상기 도전 페이스트는, 플럭스를 포함하고 있지 않을 수도 있다. 플럭스의 함유량이 상기 하한 이상 및 상기 상한 이하이면, 땜납 및 전극의 표면에 산화 피막이 한층 더 형성되기 어려워지고, 또한 땜납 및 전극의 표면에 형성된 산화 피막을 한층 더 효과적으로 제거할 수 있다.
(필러)
상기 도전 페이스트는, 필러를 포함하는 것이 바람직하다. 필러의 사용에 의해, 도전 페이스트의 경화물의 잠열 팽창을 억제할 수 있다. 상기 필러는 1종만이 사용될 수도 있고, 2종 이상이 병용될 수도 있다.
상기 필러로서는, 실리카, 탈크, 질화알루미늄 및 알루미나 등의 무기 필러 등을 들 수 있다. 상기 필러는 유기 필러일 수도 있고, 유기-무기 복합 필러일 수도 있다. 상기 필러는 1종만이 사용될 수도 있고, 2종 이상이 병용될 수도 있다.
상기 도전 페이스트 및 상기 필러는 각각 무기 필러를 함유하는 것이 바람직하다. 무기 필러의 사용에 의해, 도전 페이스트의 비중 및 틱소트로픽성을 한층 더 적합한 범위로 제어할 수 있어, 땜납 입자의 침강이 한층 더 억제되어, 접속 구조체의 도통 신뢰성이 한층 더 높아진다.
상기 도전 페이스트 및 상기 필러는 각각 실리카를 포함하는 것이 바람직하다. 상기 실리카는 실리카 필러이다. 실리카의 사용에 의해, 도전 페이스트의 비중 및 틱소트로픽성을 한층 더 적합한 범위로 제어할 수 있어, 땜납 입자의 침강이 한층 더 억제되어, 접속 구조체의 도통 신뢰성이 한층 더 높아진다.
상기 도전 페이스트 100중량％ 중 상기 필러의 함유량은 바람직하게는 2중량％ 이상, 보다 바람직하게는 5중량％ 이상, 바람직하게는 60중량％ 이하, 보다 바람직하게는 50중량％ 이하이다. 상기 필러의 함유량이 상기 하한 이상 및 상기 상한 이하이면, 땜납 입자가 전극 상에 한층 더 효율적으로 배치된다.
(다른 성분)
상기 도전 페이스트는, 필요에 따라, 예를 들어 충전제, 증량제, 연화제, 가소제, 중합 촉매, 경화 촉매, 착색제, 산화 방지제, 열안정제, 광안정제, 자외선 흡수제, 활제, 대전 방지제 및 난연제 등의 각종 첨가제를 포함하고 있을 수도 있다.
이하, 실시예 및 비교예를 들어, 본 발명을 구체적으로 설명한다. 본 발명은, 이하의 실시예에만 한정되지 않는다.
중합체 A:
비스페놀 F와 1,6-헥산디올디글리시딜에테르 및 비스페놀 F형 에폭시 수지의 반응물(중합체 A)의 합성:
비스페놀 F(4,4'-메틸렌비스페놀과 2,4'-메틸렌비스페놀과 2,2'-메틸렌비스페놀을 중량비로 2:3:1로 포함함) 72중량부, 1,6-헥산디올디글리시딜에테르 70중량부, 비스페놀 F형 에폭시 수지(DIC사제 「에피클론(EPICLON) EXA-830CRP」) 30중량부를, 삼구 플라스크에 넣고, 질소 플로우 하에서 150℃에서 용해시켰다. 그 후, 수산기와 에폭시기의 부가 반응 촉매인 테트라-n-부틸술포늄브로마이드 0.1중량부를 첨가하고, 질소 플로우 하에서 150℃에서 6시간 부가 중합 반응시킴으로써 반응물(중합체 A)을 얻었다.
NMR에 의해, 부가 중합 반응이 진행된 것을 확인하여, 반응물(중합체 A)이, 비스페놀 F에서 유래하는 수산기와 1,6-헥산디올디글리시딜에테르 및 비스페놀 F형 에폭시 수지의 에폭시기가 결합한 구조 단위를 주쇄에 갖고, 또한 에폭시기를 양쪽 말단에 갖는 것을 확인했다.
GPC에 의해 얻어진 반응물(중합체 A)의 중량 평균 분자량은 10000, 수 평균 분자량은 3500이었다.
Figure 112016017079083-pct00001
중합체 B: 양쪽 말단 에폭시기 강직 골격 페녹시 수지, 미츠비시 가가쿠사제 「YX6900BH45」, 중량 평균 분자량 16000
열경화성 화합물 1: 레조르시놀형 에폭시 화합물, 나가세 켐텍스사제 「EX-201」
열경화성 화합물 2: 나프탈렌형 에폭시 화합물, DIC사제 「HP-4032D」
열경화성 화합물 3: 비스페놀 F형 에폭시 수지, DIC사제 「EVA-830CRP」
열경화제: 펜타에리트리톨테트라키스(3-머캅토부티레이트), 쇼와덴코사제 「카렌즈 MT PE1」
플럭스: 글루타르산, 와코 쥰야꾸 고교사제
잠재성 에폭시 열경화제: T&K TOKA사제 「후지 큐어 7000」
잠재성 열경화제: 마이크로 캡슐형, 아사히 가세이 이머티리얼즈사제 「HXA-3932HP」
땜납 입자 1(Sn-58Bi 땜납 입자, 융점 139℃, 미츠이 긴조쿠 고교사제 「DS10-25」, 평균 입자 직경 10㎛)
땜납 입자 2(Sn-58Bi 땜납 입자, 융점 139℃, 미츠이 긴조쿠 고교사제 「10-25」, 평균 입자 직경 20㎛)
땜납 입자 3(Sn-58Bi 땜납 입자, 융점 139℃, 미츠이 긴조쿠 고교사제 「DS20-38」, 평균 입자 직경 29㎛)
땜납 입자 4(Sn-58Bi 땜납 입자, 융점 139℃, 평균 입자 직경 45㎛, 선별품)
도전성 입자 1: 수지 입자의 표면 상에 두께 1㎛의 구리층이 형성되어 있고, 상기 구리층의 표면에 두께 3㎛의 땜납층(주석:비스무트=43중량％:57중량％)이 형성되어 있는 도전성 입자
도전성 입자 1의 제작 방법:
평균 입자 직경 10㎛의 디비닐벤젠 수지 입자(세키스이 가가쿠 고교사제 「마이크로펄 SP-210」)를 무전해 니켈 도금하여, 수지 입자의 표면 상에 두께 0.1㎛의 하지 니켈 도금층을 형성했다. 계속해서, 하지 니켈 도금층이 형성된 수지 입자를 전해 구리 도금하여, 두께 1㎛의 구리층을 형성했다. 또한, 주석 및 비스무트를 함유하는 전해 도금액을 사용하여, 전해 도금하여, 두께 3㎛의 땜납층을 형성했다. 이와 같이 하여, 수지 입자의 표면 상에 두께 1㎛의 구리층이 형성되어 있고, 해당 구리층의 표면에 두께 3㎛의 땜납층(주석:비스무트=43중량％:57중량％)이 형성되어 있는 도전성 입자 1을 제작했다.
페녹시 수지(신닛테츠 스미킨 가가쿠사제 「YP-50S」)
(실시예 1 내지 4)
(1) 이방성 도전 페이스트의 제작
하기의 표 1에 나타내는 성분을 하기의 표 1에 나타내는 배합량으로 배합하여, 이방성 도전 페이스트를 얻었다.
(2) 제1 접속 구조체(L/S=50㎛/50㎛)의 제작
L/S가 50㎛/50㎛인 구리 전극 패턴(구리 전극 두께 10㎛)을 상면에 갖는 유리 에폭시 기판(FR-4 기판)(제1 접속 대상 부재, 선팽창률 12ppm/℃(제1 주전극의 길이 방향 및 폭 방향에서의 선팽창률(이하 마찬가지)))을 준비했다. 또한, L/S가 50㎛/50㎛인 구리 전극 패턴(구리 전극 두께 10㎛)을 하면에 갖는 플렉시블 프린트 기판(제2 접속 대상 부재, 선팽창률 16ppm/℃(제2 주전극의 길이 방향 및 폭 방향에서의 선팽창률(이하 마찬가지)))을 준비했다. 제1 주전극에 대하여, Yt=10㎜, Ya=0.05㎜이다.
유리 에폭시 기판과 플렉시블 프린트 기판의 중첩 면적은 1.5㎝×4㎜로 하고, 접속한 전극수는 100쌍으로 했다. 얻어지는 제1 접속 구조체에 있어서의 접속부의 4개의 모서리부의 내측에 각각 위치 정렬용의 전극(합계 4개)이 위치하는 유리 에폭시 기판과 플렉시블 프린트 기판을 사용했다. 위치 정렬용의 제1, 제2 전극과, 4개의 모서리부의 선단과의 최단 거리는 500㎛이었다.
상기 유리 에폭시 기판의 상면에, 제작 직후의 이방성 도전 페이스트를 두께 50㎛로 되도록 도공하여, 이방성 도전 페이스트층을 형성했다. 이어서, 이방성 도전 페이스트층의 상면에 상기 플렉시블 프린트 기판을, 전극끼리 대향하도록 적층했다. 이때, 가압을 행하지 않았다. 이방성 도전 페이스트층에는, 상기 플렉시블 프린트 기판의 중량은 가해진다. 그 후, 이방성 도전 페이스트층의 온도가 185℃로 되도록 가열하면서, 땜납을 용융시키고, 또한 이방성 도전 페이스트층을 185℃에서 경화시켜, 제1 접속 구조체를 얻었다.
(3) 제2 접속 구조체(L/S=75㎛/75㎛)의 제작
L/S가 75㎛/75㎛인 구리 전극 패턴(구리 전극 두께 10㎛)을 상면에 갖는 유리 에폭시 기판(FR-4 기판)(제1 접속 대상 부재, 선팽창률 12ppm/℃)을 준비했다. 또한, L/S가 75㎛/75㎛인 구리 전극 패턴(구리 전극 두께 10㎛)을 하면에 갖는 플렉시블 프린트 기판(제2 접속 대상 부재, 선팽창률 16ppm/℃)을 준비했다. 제1 주전극에 대하여, Yt=10㎜, Ya=0.075㎜이다.
유리 에폭시 기판과 플렉시블 프린트 기판의 중첩 면적은 1.5㎝×4㎜로 하고, 접속한 전극수는 67쌍으로 했다. L/S가 상이한 상기 유리 에폭시 기판 및 플렉시블 프린트 기판을 사용한 것 이외는 제1 접속 구조체의 제작과 마찬가지로 하여, 제2 접속 구조체를 얻었다.
(4) 제3 접속 구조체(L/S=100㎛/100㎛)의 제작
L/S가 100㎛/100㎛인 구리 전극 패턴(구리 전극 두께 10㎛)을 상면에 갖는 유리 에폭시 기판(FR-4 기판)(제1 접속 대상 부재, 선팽창률 12ppm/℃)을 준비했다. 또한, L/S가 100㎛/100㎛인 구리 전극 패턴(구리 전극 두께 10㎛)을 하면에 갖는 플렉시블 프린트 기판(제2 접속 대상 부재, 선팽창률 16ppm/℃)을 준비했다. 제1 주전극에 대하여, Yt=10㎜, Ya=0.1㎜이다.
유리 에폭시 기판과 플렉시블 프린트 기판의 중첩 면적은 1.5㎝×4㎜로 하고, 접속한 전극수는 50쌍으로 했다.
L/S가 상이한 상기 유리 에폭시 기판 및 플렉시블 프린트 기판을 사용한 것 이외는 제1 접속 구조체의 제작과 마찬가지로 하여, 제3 접속 구조체를 얻었다.
(실시예 5)
제1 접속 구조체의 전극수를 75쌍, 제2 접속 구조체의 전극수를 50쌍, 제3 접속 구조체의 전극수를 38쌍으로 한 것 이외는 실시예 1과 마찬가지로 하여, 접속 구조체를 얻었다.
제1 주전극의 Yt 및 Ya는 이하와 같다.
제1, 제2, 제3 접속 구조체: Yt=7.5㎜
제1 접속 구조체: Ya=0.05㎜
제2 접속 구조체: Ya=0.075㎜
제3 접속 구조체: Ya=0.1㎜
(실시예 6)
위치 정렬 전극을 구비하고 있지 않은 유리 에폭시 기판과 위치 정렬 전극을 구비하고 있지 않은 플렉시블 프린트 기판을 사용한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 제작했다.
(실시예 7)
전극 사이즈/전극간 스페이스가 100㎛/100㎛, 75㎛/75㎛, 50㎛/50㎛인, 한변이 5㎜인 사각형의 반도체 칩(두께 400㎛)과, 거기에 대향하는 전극을 갖는 유리 에폭시 기판(사이즈 30×30㎜ 두께 0.4㎜)을 사용한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 얻었다.
(실시예 8 내지 11)
하기의 표 1에 나타내는 성분을 하기의 표 1에 나타내는 배합량으로 배합하여, 이방성 도전 페이스트를 얻었다. 얻어진 이방성 도전 페이스트를 사용한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 얻었다.
(비교예 1)
이방성 도전 페이스트층의 상면에 상기 플렉시블 프린트 기판을, 전극끼리 대향하도록 적층할 때에, 플렉시블 프린트 기판 상에 2MPa의 압력을 부여한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 얻었다.
(비교예 2)
이방성 도전 페이스트층을 경화시킬 때에, 플렉시블 프린트 기판 상에 2MPa의 압력을 부여한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 얻었다.
(비교예 3)
이방성 도전 페이스트층의 상면에 상기 플렉시블 프린트 기판을, 전극끼리 대향하도록 적층할 때에 플렉시블 프린트 기판 상에 2MPa의 압력을 부여한 것 및 이방성 도전 페이스트층의 상면에 상기 플렉시블 프린트 기판을, 전극끼리 대향하도록 적층한 후에 가압 상태를 유지하고, 이방성 도전 페이스트층을 경화시킬 때에, 플렉시블 프린트 기판 상에 2MPa의 압력을 부여한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 얻었다.
(비교예 4)
페녹시 수지(신닛테츠 스미킨 가가쿠사제 「YP-50S」) 10중량부를 메틸에틸케톤(MEK)에 고형분이 50중량％로 되도록 용해시켜, 용해액을 얻었다. 하기의 표 2에 나타내는 페녹시 수지를 제외한 성분을 하기의 표 2에 나타내는 배합량과, 상기 용해액의 전량을 배합하고, 유성식 교반기를 사용하여 2000rpm으로 5분간 교반한 후, 바 코터를 사용하여 건조 후의 두께가 30㎛이 되도록 이형 PET(폴리에틸렌테레프탈레이트) 필름 위에 도공했다. 실온에서 진공 건조함으로써, MEK를 제거함으로써, 이방성 도전 필름을 얻었다.
이방성 도전 필름을 사용한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 얻었다.
(비교예 5)
전극 사이즈/전극간 스페이스가 100㎛/100㎛, 75㎛/75㎛, 50㎛/50㎛인, 한변이 5㎜인 사각형의 반도체 칩(두께 400㎛)과, 거기에 대향하는 전극을 갖는 유리 에폭시 기판(사이즈 30×30㎜ 두께 0.4㎜)을 사용한 것 및 이방성 도전 페이스트층을 경화시킬 때에, 10MPa의 압력을 부여한 것 이외는, 실시예 7과 마찬가지로 하여 제1, 제2, 제3 접속 구조체를 얻었다.
(비교예 6)
하기의 표 2에 나타내는 성분을 하기의 표 2에 나타내는 배합량으로 배합하여, 이방성 도전 페이스트를 얻었다. 얻어진 이방성 도전 페이스트를 사용한 것 이외는 실시예 1과 마찬가지로 하여, 제1, 제2, 제3 접속 구조체를 얻었다.
(평가)
(1) 점도
이방성 도전 페이스트의 점도를, E형 점도계(도키 산교사제)를 사용하여, 25℃ 및 5rpm의 조건에서 측정했다.
(2) 최저 용융 점도
25℃부터 땜납 입자의 융점 또는 도전성 입자 표면의 땜납의 융점까지의 온도 영역에서의, 이방성 도전 페이스트의 최저 용융 점도를 측정했다.
(3) 접속부의 거리(전극간의 간격)
얻어진 제1 접속 구조체를 단면 관찰함으로써, 상하의 전극이 대향하고 있는 위치에 있어서의 접속부의 거리 D1(전극간의 간격)을 평가했다.
(4) 전극의 상태
얻어진 제1 접속 구조체를 평면에서 보아, 제1, 제2 전극이 대향하고 있는 부분의 크기 S1과, 제1, 제2 전극이 대향하고 있지 않은 부분의 크기 S2를 평가했다. 비(크기 S1/크기 S2)를 구했다.
(5) 전극끼리의 위치 어긋남의 최대 거리
얻어진 제1, 제2, 제3 접속 구조체를 단면 관찰함으로써, 상하의 전극 위치 어긋남 최대 거리를 평가했다.
(6) 전극 상의 땜납의 배치 정밀도
얻어진 제1, 제2, 제3 접속 구조체의 단면(도 1에 도시하는 방향의 단면)에 있어서, 땜납의 전체 면적 100％ 중 전극간에 배치된 땜납부로부터 이격되어 경화물 중에 잔존하고 있는 땜납의 면적(％)을 평가했다. 또한, 5개의 단면에 있어서의 면적의 평균을 산출했다. 전극 상의 땜납의 배치 정밀도를 하기의 기준으로 판정했다.
[전극 상의 땜납의 배치 정밀도의 판정 기준]
○○: 단면에 나타나 있는 땜납의 전체 면적 100％ 중 전극간에 배치된 땜납부로부터 이격되어 경화물 중에 잔존하고 있는 땜납(땜납 입자)의 면적이 0％
○: 단면에 나타나 있는 땜납의 전체 면적 100％ 중 전극간에 배치된 땜납부로부터 이격되어 경화물 중에 잔존하고 있는 땜납(땜납 입자)의 면적이 0％ 초과 10％ 이하
△: 단면에 나타나 있는 땜납의 전체 면적 100％ 중 전극간에 배치된 땜납부로부터 이격되어 경화물 중에 잔존하고 있는 땜납(땜납 입자)의 면적이 10％ 초과 30％ 이하
×: 단면에 나타나 있는 땜납의 전체 면적 100％ 중 전극간에 배치된 땜납부로부터 이격되어 경화물 중에 잔존하고 있는 땜납(땜납 입자)의 면적이 30％ 초과
(7) 상하의 전극간의 도통 신뢰성
얻어진 제1, 제2, 제3 접속 구조체(n=15개)에 있어서, 상하의 전극간의 접속 저항을 각각 4단자법에 의해 측정했다. 접속 저항의 평균값을 산출했다. 또한, 전압=전류×저항의 관계로부터, 일정한 전류를 흘렸을 때의 전압을 측정함으로써 접속 저항을 구할 수 있다. 도통 신뢰성을 하기의 기준으로 판정했다.
[도통 신뢰성의 판정 기준]
○○: 접속 저항의 평균값이 8.0Ω 이하
○: 접속 저항의 평균값이 8.0Ω 초과 10.0Ω 이하
△: 접속 저항의 평균값이 10.0Ω 초과 15.0Ω 이하
×: 접속 저항의 평균값이 15.0Ω 초과
(8) 인접하는 전극간의 절연 신뢰성
얻어진 제1, 제2, 제3 접속 구조체(n=15개)에 있어서, 온도 85℃ 및 습도 85％의 분위기 중에 100시간 방치 후, 인접하는 전극간에 5V를 인가하여, 저항값을 25개소에서 측정했다. 절연 신뢰성을 하기의 기준으로 판정했다.
[절연 신뢰성의 판정 기준]
○○: 접속 저항의 평균값이 107Ω 이상
○: 접속 저항의 평균값이 106Ω 이상 107Ω 미만
△: 접속 저항의 평균값이 105Ω 이상 106Ω 미만
×: 접속 저항의 평균값이 105Ω 미만
결과를 하기의 표 1, 2에 나타낸다
Figure 112016017079083-pct00002
Figure 112016017079083-pct00003
실시예 1 내지 11과 비교예 1 내지 5의 결과의 차이로부터, 가압을 행하지 않음으로써 도통 신뢰성의 향상 효과가 얻어지는 것을 알 수 있다.
실시예 1 내지 5, 8 내지 11과 실시예 6의 결과로부터, 위치 정렬용의 전극이 있으면, 전극끼리의 위치 어긋남이 억제되는 것을 알 수 있다.
실시예 1과 비교예 1의 결과의 차이와, 실시예 7과 비교예 5의 결과의 차이로부터, 제2 접속 대상 부재가 플렉시블 프린트 기판인 경우에, 제2 접속 대상 부재가 반도체 칩인 경우에 비하여, 가압을 행하지 않음으로써 도통 신뢰성의 향상 효과가 한층 더 효과적으로 얻어지는 것을 알 수 있다.
플렉시블 프린트 기판 대신에, 수지 필름, 플렉시블 플랫 케이블 및 리지드 플렉시블 기판을 사용한 경우에도 마찬가지이었다.
또한, 실시예 1 내지 11에서 얻어진 접속 구조체에서는, 제1 전극과 접속부와 제2 전극의 적층 방향으로 제1 전극과 제2 전극의 서로 대향하는 부분을 보았을 때에, 제1 전극과 제2 전극의 서로 대향하는 부분의 면적 100％ 중의 50％ 이상으로, 접속부 중의 땜납부가 배치되어 있었다.
또한, 도 7의 (a), (b) 및 (c)에, 본 발명의 실시 형태에 포함되는 접속 구조체의 일례를 나타냈다. 도 7의 (a) 및 (b)는 단면 화상이며, 도 7의 (c)는 평면 화상이다. 도 7의 (a), (b), (c)에서는, 전극간에 배치된 땜납부로부터 이격되어 경화물 중에 잔존하고 있는 땜납(땜납 입자)이 존재하고 있지 않음을 알 수 있다.
또한, 도 8의 (a), (b) 및 (c)에, 본 발명의 실시 형태에 포함되지 않는 접속 구조체의 일례를 나타냈다. 이 접속 구조체는, 제2 접속 대상 부재를 배치하는 공정에 있어서, 가압을 행함으로써 얻어진 접속 구조체이다. 도 8의 (a) 및 (b)는 단면 화상이며, 도 8의 (c)는 평면 화상이다. 도 8의 (a), (b), (c)에서는, 전극간에 배치된 땜납부로부터 이격되어 경화물 중에 잔존하고 있는 땜납(땜납 입자)이, 땜납부의 측방에 복수 존재하고 있는 것을 알 수 있다. 또한, 접속부를 형성하는 공정에 있어서, 가압을 행해도, 도 8의 (a), (b) 및 (c)에 도시한 접속 구조체와 마찬가지의 접속 구조체가 얻어지는 것을 확인했다.
1, 1X…접속 구조체
2…제1 접속 대상 부재
2a…제1 전극
3…제2 접속 대상 부재
3a…제2 전극
4, 4X…접속부
4A, 4XA…땜납부
4B, 4XB…경화물부
11…도전 페이스트
11A…땜납 입자
11B…열경화성 성분
51, 51X, 51Y…접속 구조체
52, 52X, 52Y…제1 접속 대상 부재
52a…제1 전극
52aa…위치 정렬용의 제1 전극
52ab…제1 주전극
53, 53X, 53Y…제2 접속 대상 부재
53a…제2 전극
53aa…위치 정렬용의 제2 전극
53ab…제2 주전극
54, 54X, 54Y…접속부
54A, 54XA, 54YA…땜납부
54B, 54XB, 54YB…경화물부
C…모서리부

Claims (8)

  1. 복수의 땜납 입자와, 열경화성 성분을 포함하는 도전 페이스트를 사용하여, 적어도 1개의 제1 전극을 표면에 갖는 제1 접속 대상 부재의 표면 상에, 상기 도전 페이스트를 배치하는 공정과,
    상기 도전 페이스트의 상기 제1 접속 대상 부재측과는 반대인 표면 상에, 적어도 1개의 제2 전극을 표면에 갖는 제2 접속 대상 부재를, 상기 제1 전극과 상기 제2 전극이 대향하도록 배치하는 공정과,
    상기 땜납 입자의 융점 이상이면서 상기 열경화성 성분의 경화 온도 이상으로 상기 도전 페이스트를 가열함으로써, 상기 제1 접속 대상 부재와 상기 제2 접속 대상 부재를 접속하고 있는 접속부를, 상기 도전 페이스트에 의해 형성하는 공정을 구비하며,
    상기 제2 접속 대상 부재를 배치하는 공정 및 상기 접속부를 형성하는 공정에 있어서, 가압을 행하지 않고, 상기 도전 페이스트에는 상기 제2 접속 대상 부재의 중량이 가해지고,
    상기 제1 접속 대상 부재가, 상기 제1 전극으로서, 길이 방향과 폭 방향을 갖는 복수의 제1 주전극을 갖고,
    상기 제2 접속 대상 부재가, 상기 제2 전극으로서, 길이 방향과 폭 방향을 갖는 복수의 제2 주전극을 갖고,
    상기 제1 주전극의 길이 방향 및 폭 방향에서의 상기 제1 접속 대상 부재의 선팽창률과 상기 제2 주전극의 길이 방향 및 폭 방향에서의 상기 제2 접속 대상 부재의 선팽창률의 차를 C: ppm/℃로 하고, 상기 접속부를 형성할 때의 상기 도전 페이스트의 가열 온도를 T: ℃로 하고, 상기 제1 주전극의 폭 방향에 있어서 복수의 상기 제1 주전극 전체에서의 치수를 Yt: ㎜로 하고, 복수의 상기 제1 주전극의 1개당 폭 방향의 치수를 Ya: ㎜로 했을 때, 식: C×T/1000000×Yt<0.5×Ya를 만족하는, 접속 구조체의 제조 방법.
  2. 제1항에 있어서, 상기 제2 접속 대상 부재가, 수지 필름, 플렉시블 프린트 기판, 플렉시블 플랫 케이블 또는 리지드 플렉시블 기판인, 접속 구조체의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 전극과 상기 제2 전극이 대향하고 있는 위치에 있어서의 상기 접속부의 거리를 3㎛ 이상 40㎛ 이하로 하는, 접속 구조체의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 접속부에 있어서, 상기 제1 전극과 상기 제2 전극이 대향하고 있는 부분의 크기를, 상기 제1 전극과 상기 제2 전극이 대향하고 있지 않은 부분의 크기의 2배 이상 40배 이하로 하는, 접속 구조체의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 도전 페이스트의 25℃에서의 점도가 10Pa·s 이상 800Pa·s 이하인, 접속 구조체의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 25℃ 이상, 상기 땜납 입자의 융점 이하의 온도 영역에서의 상기 도전 페이스트의 점도의 최저값이 0.1Pa·s 이상 10Pa·s 이하인, 접속 구조체의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 접속부가 모서리부를 갖고,
    상기 제1 접속 대상 부재가, 상기 제1 전극으로서, 상기 모서리부의 내측에 위치 정렬용의 제1 전극을 갖고,
    상기 제2 접속 대상 부재가, 상기 제2 전극으로서, 상기 모서리부의 내측에 위치 정렬용의 제2 전극을 가지며,
    상기 위치 정렬용의 제1 전극 및 상기 위치 정렬용의 제2 전극과, 상기 모서리부의 선단과의 최단 거리가 75㎛ 이상 3000㎛ 이하인, 접속 구조체의 제조 방법.
  8. 삭제
KR1020167004486A 2014-02-24 2015-02-17 접속 구조체의 제조 방법 KR102360487B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2014-033213 2014-02-24
JP2014033213 2014-02-24
JP2014047147 2014-03-11
JPJP-P-2014-047147 2014-03-11
PCT/JP2015/054299 WO2015125779A1 (ja) 2014-02-24 2015-02-17 接続構造体の製造方法

Publications (2)

Publication Number Publication Date
KR20160125343A KR20160125343A (ko) 2016-10-31
KR102360487B1 true KR102360487B1 (ko) 2022-02-10

Family

ID=53878281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004486A KR102360487B1 (ko) 2014-02-24 2015-02-17 접속 구조체의 제조 방법

Country Status (5)

Country Link
JP (2) JP5819026B1 (ko)
KR (1) KR102360487B1 (ko)
CN (1) CN105493207B (ko)
TW (1) TWI647709B (ko)
WO (1) WO2015125779A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105086902B (zh) * 2015-09-01 2017-10-03 烟台德邦科技有限公司 一种非流动环氧底部填充材料及其制备方法
JP7011892B2 (ja) * 2015-11-17 2022-02-10 積水化学工業株式会社 はんだ接合材料及び接続構造体の製造方法
JP6752669B2 (ja) * 2016-09-28 2020-09-09 エルジー ディスプレイ カンパニー リミテッド 電子部品の実装方法、電子部品の接合構造、基板装置、ディスプレイ装置、ディスプレイシステム
JP7271312B2 (ja) * 2018-05-30 2023-05-11 積水化学工業株式会社 導電材料、接続構造体及び接続構造体の製造方法
JP2020045463A (ja) * 2018-09-21 2020-03-26 株式会社タムラ製作所 異方導電性接着剤およびそれを用いた電子基板の製造方法
JP7220558B2 (ja) 2018-12-26 2023-02-10 エルジー ディスプレイ カンパニー リミテッド 表示装置及び表示装置の製造方法
KR20230110912A (ko) 2022-01-17 2023-07-25 주식회사 에스켐 유기 발광 재료용 나프토 싸이오펜계 화합물의 제조 방법
WO2023189611A1 (ja) * 2022-03-29 2023-10-05 日東電工株式会社 接続構造体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012173059A1 (ja) * 2011-06-13 2012-12-20 千住金属工業株式会社 ソルダペースト

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768197B2 (en) * 1999-12-27 2004-07-27 Sumitomo Bakelite Company, Ltd Hardening flux, soldering resist, semiconductor package reinforced by hardening flux, semiconductor device and method of producing semiconductor package and semiconductor device
CN100442468C (zh) * 2004-09-15 2008-12-10 松下电器产业株式会社 倒装片安装方法
KR101215243B1 (ko) * 2004-12-17 2012-12-24 파나소닉 주식회사 플립 칩 실장용 수지 조성물 및 범프 형성용 수지 조성물
KR101084777B1 (ko) * 2005-02-03 2011-11-21 파나소닉 주식회사 플립 칩 실장체와 그 실장 방법 및 범프 형성 방법
JP4591399B2 (ja) * 2006-04-03 2010-12-01 パナソニック株式会社 部品接合方法ならびに部品接合構造
US7838984B2 (en) 2006-08-25 2010-11-23 Sumitomo Bakelite Company, Ltd. Adhesive tape, connected structure and semiconductor package
JP4432949B2 (ja) * 2006-09-15 2010-03-17 パナソニック株式会社 電気部品の接続方法
KR101385391B1 (ko) * 2007-08-08 2014-04-14 히타치가세이가부시끼가이샤 접착제 조성물, 필름상 접착제 및 회로 부재의 접속 구조
JP2010272514A (ja) * 2009-04-20 2010-12-02 Idemitsu Kosan Co Ltd 導電性酸化物微粒子分散組成物、導電性塗料組成物、及び導電性膜
WO2011115105A1 (ja) * 2010-03-17 2011-09-22 積水化学工業株式会社 導電性粒子、導電性粒子の製造方法、異方性導電材料及び接続構造体
US8070043B1 (en) * 2010-12-02 2011-12-06 Rohm And Haas Electronic Materials Llc Curable flux composition and method of soldering
JP5964597B2 (ja) * 2011-03-30 2016-08-03 株式会社タムラ製作所 異方性導電性ペーストおよびそれを用いた電子部品の接続方法
JP5741188B2 (ja) * 2011-04-27 2015-07-01 デクセリアルズ株式会社 接続構造体の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012173059A1 (ja) * 2011-06-13 2012-12-20 千住金属工業株式会社 ソルダペースト

Also Published As

Publication number Publication date
TW201535418A (zh) 2015-09-16
CN105493207B (zh) 2018-05-25
KR20160125343A (ko) 2016-10-31
JP2015233162A (ja) 2015-12-24
TWI647709B (zh) 2019-01-11
JPWO2015125779A1 (ja) 2017-03-30
JP5819026B1 (ja) 2015-11-18
WO2015125779A1 (ja) 2015-08-27
CN105493207A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
KR102360487B1 (ko) 접속 구조체의 제조 방법
KR102410173B1 (ko) 도전 페이스트, 도전 페이스트의 제조 방법, 접속 구조체 및 접속 구조체의 제조 방법
KR102392995B1 (ko) 도전 페이스트, 접속 구조체 및 접속 구조체의 제조 방법
WO2015125778A1 (ja) 導電ペースト、接続構造体及び接続構造体の製造方法
KR102411356B1 (ko) 도전 페이스트, 접속 구조체 및 접속 구조체의 제조 방법
KR102393302B1 (ko) 도전 페이스트, 접속 구조체 및 접속 구조체의 제조 방법
JP6325923B2 (ja) 導電材料及び接続構造体
KR102456447B1 (ko) 도전 페이스트, 접속 구조체 및 접속 구조체의 제조 방법
JP5966102B1 (ja) 導電ペースト、接続構造体及び接続構造体の製造方法
JP6592350B2 (ja) 異方性導電材料、接続構造体及び接続構造体の製造方法
JP6047437B2 (ja) 導電材料、接続構造体及び接続構造体の製造方法
JP6514610B2 (ja) 接続構造体の製造方法
JP2019160788A (ja) 導電材料、接続構造体及び接続構造体の製造方法
TWI834887B (zh) 導電材料、連接構造體及連接構造體之製造方法
WO2016035637A1 (ja) 接続構造体の製造方法
JP6514614B2 (ja) 接続構造体の製造方法及び接続構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right