KR102339492B1 - 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법 - Google Patents

플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법 Download PDF

Info

Publication number
KR102339492B1
KR102339492B1 KR1020197008983A KR20197008983A KR102339492B1 KR 102339492 B1 KR102339492 B1 KR 102339492B1 KR 1020197008983 A KR1020197008983 A KR 1020197008983A KR 20197008983 A KR20197008983 A KR 20197008983A KR 102339492 B1 KR102339492 B1 KR 102339492B1
Authority
KR
South Korea
Prior art keywords
mask material
mask
material layer
surface protection
protection tape
Prior art date
Application number
KR1020197008983A
Other languages
English (en)
Other versions
KR20190051000A (ko
Inventor
타쿠야 니시카와
아키라 아쿠쯔
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20190051000A publication Critical patent/KR20190051000A/ko
Application granted granted Critical
Publication of KR102339492B1 publication Critical patent/KR102339492B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C09J2423/006—Presence of polyolefin in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

플라즈마 공정에 이용되는 마스크재로서,
상기 마스크재의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가 0.1㎛∼1.5㎛인 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법.

Description

플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법
본 발명은, 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법에 관한 것이다.
최근의 반도체 칩의 박막화·소칩화로의 진화는 눈부시고, 특히, 메모리 카드나 스마트 카드 등과 같은 반도체 IC 칩이 내장된 IC 카드에서는 박막화가 요구되고, 또, LED·LCD 구동용 디바이스 등에서는 소칩화가 요구되고 있다. 향후 이들의 수요가 증가함에 따라 반도체 칩의 박막화·소칩화의 요구는 한층 더 높아질 것이라 생각된다.
이들 반도체 칩은, 반도체 웨이퍼를 백 그라인드 공정이나 에칭 공정 등에 있어서 소정의 두께로 박막화한 후, 다이싱 공정을 거쳐 개개의 칩으로 분할하는 것에 의해 얻어진다.
종래, 다이싱 공정에 있어서는, 다이싱 블레이드에 의해 절단되는 블레이드 다이싱 방식이 이용되어 왔다. 그렇지만, 블레이드 다이싱 방식에서는 절단시에 블레이드에 의한 절삭 저항이 반도체 웨이퍼에 직접 가해진다. 그 때문에, 이 절삭 저항에 의해서 반도체 칩에 미소한 결손(치핑)이 발생하는 일이 있다. 치핑의 발생은 반도체 칩의 외관을 해칠 뿐만 아니라, 경우에 따라서는 항절 강도 부족에 의한 픽업시의 칩 파손을 초래하고, 칩 상의 회로 패턴까지 파손할 가능성이 있다. 또한, 블레이드에 의한 물리적인 다이싱 공정에서는, 칩끼리의 간격인 커프(스크라이브 라인, 스트리트라고도 함)의 폭을 두께가 있는 블레이드 폭보다도 협소화 할 수가 없다. 이 결과, 한 장의 웨이퍼로부터 취할 수 있는 칩의 수(수율)는 적어진다. 또, 웨이퍼의 가공 시간이 긴 것도 문제였다.
이 때문에, 블레이드 다이싱 방식 이외에도 다이싱 공정에는 다양한 방식이 이용되고 있다. 예를 들면, 1) 먼저 소정의 두께 분만큼 웨이퍼에 홈을 형성해 두고, 그 후에 연삭 가공을 행하여 박막화와 칩으로의 개편화(個片化)를 동시에 행하는 DBG(선다이싱) 방식, 2) 레이저로 행하는 레이저 다이싱 방식, 3) 다이싱을 수압으로 행하는 워터 제트 방식 등의 웨트 프로세스를 이용하는 방식, 4) 웨이퍼의 두께 방향으로 레이저로 개질층을 형성하고, 익스팬드(expand)해서 분단하고 개편화하는 스텔스(Stealth) 다이싱 방식, 5) 스텔스 다이싱과 선다이싱을 합친 방식 등이 대표적이다.
이들 방식은 제각기 메리트는 있다. 그러나 이들 방식은, 칩의 파손, 극소 칩의 제조에 요하는 시간이 긴 것, 표면 오염, 커프 폭의 협소화에 대한 제약, 얻어지는 칩의 수율 저하, 칩 항절 강도의 저하, 칩 단면이 인접 칩과 부딪치는 것에 의한 칩 코너의 결손 등의 문제가 있다.
다이싱 공정에는, 이들 방식에 더하여, 6) 플라즈마 다이싱 방식이 있다(예를 들면, 특허문헌 1 참조).
플라즈마 다이싱 방식은, 마스크로 덮여 있지 않은 장소를 플라즈마로 선택적으로 에칭함으로써, 반도체 웨이퍼를 분할하는 방법이다. 이 다이싱 방법을 이용하면, 선택적으로 칩의 분단이 가능하고, 스크라이브 라인이 구부러져 있어도 문제없이 분단할 수 있다. 또, 에칭 레이트가 매우 높은 것으로 인해 근래에는 칩의 분단에 최적인 프로세스의 하나로 여겨져 왔다.
플라즈마 다이싱 방식에서는, 육불화 황(SF6)이나 사불화 탄소(CF4) 등, 웨이퍼와의 반응성이 매우 높은 불소계 가스를 플라즈마 발생용 가스로서 이용하고 있다. 이 방식을 이용하는 경우에는, 그의 높은 에칭 레이트로 인해, 에칭하지 않는 면에 대해서 마스크에 의한 보호를 실시하는 것이 필수이며, 사전의 마스크 형성이 필요하게 된다.
이 마스크의 형성 방법으로서는, 특허문헌 1에도 기재되어 있는 바와 같이, 웨이퍼의 표면에 레지스트를 도포한 후, 스트리트에 상당하는 부분을 포토리소그래피 프로세스로 제거해서 마스크로 하는 기술이 일반적으로 이용된다. 그 때문에, 플라즈마 다이싱을 행하기 위해서는, 플라즈마 다이싱 설비 이외의 포토리소 공정 설비가 필요하여, 칩 코스트가 상승한다고 하는 문제가 있다. 또, 마스크를 레이저 조사에 의해 제거하고 스크라이브 라인을 노출시키는 공정에 있어서, 마스크재가 레이저를 잘 흡수하지 않아, 반사·산란하는 것에 의해, 마스크재를 능숙하게 제거할 수 없는 문제가 있었다.
일본공개특허공보 특개2007－19385호
본 발명자들은, 상기 문제를 감안하여, 플라즈마 다이싱에 사용하는 마스크재로서, 레이저를 잘 흡수하고(레이저의 흡수능이 우수하고), 마스크 제거 공정에서 잔사(殘渣)없이 마스크를 제거하는 것이 가능한 마스크재를 개발하는 것을 검토했다.
본 발명에 있어서의 마스크재를 사용함으로써, 적어도 하기의 공정으로 반도체 칩이 제조 가능해진다.
[공정]
(A) 표면 노출된 마스크재 층에 대한 레이저 절단에 의한 반도체 웨이퍼의 스트리트부의 개구 공정
(B) 플라즈마 다이싱 공정, 및,
(C) 나머지 마스크재 층의 에싱 공정
공정 (A)에서는, 웨이퍼 박막 가공 후에 있어서의 마스크재 층과 이것에 접하는 층(점착제 층을 가지는 경우는 점착제 층, 가지지 않는 경우는 기재(基材) 필름 등)과의 간단하고 양호한 박리성, 및, 마스크재 층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 고정밀도로 개구 가능한 성능이 요구된다. 공정 (B)에서는, SF6 플라즈마 등의 조사 플라즈마로부터 웨이퍼를 보호하는 성능이, 공정 (C)에서는, O2 플라즈마 등의 조사 플라즈마에 의한 마스크재 층의 제거 성능이, 각각 요구된다. 기재 표면 거칠기가 너무 거칠면, 기재에 접하는 마스크재 표면, 또는 점착제 층을 거쳐 마련된 마스크재 표면이 거칠어지고, 공정 (A)에 있어서 레이저가 마스크재 표면에서 산란되어, 웨이퍼의 스트리트의 개구가 잘 진행되지 않거나, 또는 잔사가 많이 남는다고 하는 문제가 있는 것을 알 수 있었다. 또, 기재 표면 거칠기가 너무 평활하면, 세퍼레이터(마스크재 층과 접하는 표면 보호 테이프 또는 기재 필름을 의미함) 박리시에 마스크재가 세퍼레이터 측으로 끌어당겨 져서, 세퍼레이터 박리시에 마스크재가 웨이퍼로부터 박리되는 문제가 있는 것을 알 수 있었다.
따라서, 본 발명은, 플라즈마 다이싱 방식을 이용한 반도체 칩의 제조에 있어서 사용되는 마스크재로서, 반도체 칩의 제조 공정의 각 공정에서 우수한 성능을 나타내며, 또, 마스크 제거 공정에 있어서 우수한 제거성을 가지는 플라즈마 다이싱용 마스크재를 제공하는 것을 과제로 한다.
특히, 본 발명은, 마스크재 층을 마련함으로써 생기는, 레이저 개구에 의한 절단·제거성, 및, O2 등의 플라즈마 에싱에 의한 제거성이라고 한 극복해야 할 문제 모두 우수한 마스크재를 제공하는 것이며, 적어도 이들 성능이 우수한 마스크재 층을 가지는 마스크 일체형 표면 보호 테이프, 및, 이 마스크 일체형 표면 보호 테이프를 사용하는 반도체 칩의 제조 방법을 제공하는 것을 과제로 한다.
즉, 본 발명의 상기 과제는 하기의 수단에 의해 해결되었다.
(1) 플라즈마 공정에 이용되는 마스크재로서,
상기 마스크재의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가 0.1㎛∼1.5㎛인 것을 특징으로 하는 플라즈마 다이싱용 마스크재.
(2) 기재 필름 및 그 기재 필름 상에 마련된 마스크재 층을 적어도 가지는, 반도체 칩의 제조에 이용되는 마스크 일체형 표면 보호 테이프로서,
상기 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가, 0.1㎛∼1.5㎛인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
(3) 상기 마스크재 층이, 상기 기재 필름에 접해서 마련되어 있거나, 또는, 점착제 층을 거쳐 마련되어 있는 것을 특징으로 하는 (2)에 기재된 마스크 일체형 표면 보호 테이프.
(4) 상기 마스크재 층의 355㎚∼10800㎚의 파장 영역에 있어서의 평행 광선 흡수율이 50% 이상인 것을 특징으로 하는 (2) 또는 (3)에 기재된 마스크 일체형 표면 보호 테이프.
(5) 상기 마스크재 층이, 수지와 적어도 1종의 자외선 흡수제를 함유하고, 그 자외선 흡수제가 트리아진 골격, 벤조페논 골격, 벤조트리아졸 골격 및 벤조에이트 골격으로부터 선택되는 어느것인가의 골격을 가지는 화합물로서,
상기 마스크재 층중의 상기 자외선 흡수제의 함유량이, 상기 수지 100질량부에 대해서 0.5∼1.5질량부인 것을 특징으로 하는 (2) 내지 (4) 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
(6) 상기 마스크재 층이, 자외선 흡수 골격을 가지는 (메타)아크릴 폴리머를 함유하는 것을 특징으로 하는 (2) 내지 (4) 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
(7) 상기 마스크재 층이, 방사선 경화형인 것을 특징으로 하는 (2) 내지 (6) 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
(8) 상기 마스크재 층이 점착제 층을 거쳐 마련되어 있고, 상기 점착제 층을 구성하는 점착제가 감압형 점착제인 것을 특징으로 하는 (2) 내지 (6) 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
(9) 상기 기재 필름이, 적어도 폴리올레핀 수지층을 가지는 것을 특징으로 하는 (2) 내지 (8) 중 어느 한 항에 기재된 마스크 일체형 표면 보호 테이프.
(10) 기재 필름 및 그 기재 필름 상에 마련된 마스크재 층을 적어도 가지는 마스크 일체형 표면 보호 테이프를 사용하는 반도체 칩의 제조 방법으로서,
상기 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가, 0.1㎛∼1.5㎛이고,
하기 공정 (a)∼(d)를 포함하는 것을 특징으로 하는 반도체 칩의 제조 방법.
[공정]
(a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 첩합(貼合)한 상태에서, 그 반도체 웨이퍼의 이면을 연삭하고, 연삭된 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
(b) 상기 마스크 일체형 표면 보호 테이프로부터, 적어도 상기 기재 필름을 박리해서 마스크재 층을 표면에 노출시킨 후, 그 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단해서 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) 상기 마스크재 층을 제거하는 공정
(11) 상기 마스크재 층이, 상기 기재 필름에 접해서 마련되어 있거나, 또는, 점착제 층을 거쳐 마련되어 있고,
상기 공정 (b)에 있어서, 상기 마스크재 층을 표면에 노출시키기 위해서, 상기 기재 필름, 또는, 상기 기재 필름과 상기 점착제 층을 일체로 박리하는 것을 특징으로 하는 (10)에 기재된 반도체 칩의 제조 방법.
본 발명에 의해, 플라즈마 다이싱 방식을 이용한 반도체 칩의 제조에 있어서 포토리소그래피 프로세스에 의한 마스크 형성이 불필요하고, 레이저에 의한 제거성이 우수한 마스크재 및 이 마스크재의 층을 가지는 마스크 일체형 표면 보호 테이프의 제공이 가능해졌다.
이것에 의해, 반도체 칩의 제조 공정의 각 공정에서 우수한 성능을 나타내며, 조작성, 작업성도 우수한 마스크 일체형 표면 보호 테이프, 및, 이 마스크 일체형 표면 보호 테이프를 사용하는 반도체 칩의 제조 방법을 제공하는 것이 가능해졌다.
특히, 본 발명의 마스크재는, 마스크재 층을 마련함으로써 생기는, 레이저 개구에 의한 절단성, O2 플라즈마 에싱에 의한 제거성이라고 하는 극복해야 할 문제 모두 우수하다.
이 결과, 본 발명의 마스크재를 사용한 마스크 일체형 표면 보호 테이프는, 그 중에서도 반도체 웨이퍼의 스트리트에 상당하는 부분의 마스크재를 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정에 있어서의, 하기의 문제를 방지하는 것이 가능해진다. 즉, 마스크재 층의 레이저광 흡수 성능의 부족에 기인하는 레이저 가공 효율의 저하 및 레이저 가공의 장시간화나, 과잉인 레이저광의 에너지 투입(조사)에 의해 마스크재 층이 용융한 결과, 웨이퍼의 가공 품질이 악화한다는 문제도 방지하는 것이 가능해진다.
도 1은, 본 발명의 마스크 일체형 표면 보호 테이프의 대표적이고 모식적인 개략 단면도, 및, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 반도체 칩의 제조 방법의 제1 실시형태(이하, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태라고도 칭한다.)에 있어서, 반도체 웨이퍼에의 마스크 일체형 표면 보호 테이프의 첩합까지의 공정을 설명하는 개략 단면도이다. 도 1에 있어서, 분도(分圖) 1(a)는 반도체 웨이퍼를 나타내고, 분도 1(b)는 반도체 웨이퍼에 마스크 일체형 표면 보호 테이프를 첩합하는 모습을 나타내고, 분도 1(c)는 마스크 일체형 표면 보호 테이프를 첩합한 반도체 웨이퍼를 나타낸다.
도 2는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서, 반도체 웨이퍼의 박막화와 고정까지의 공정을 설명하는 개략 단면도이다. 도 2에 있어서, 분도 2(a)는 반도체 웨이퍼의 박막화 처리를 나타내고, 분도 2(b)는 박막화 처리한 반도체 웨이퍼에 웨이퍼 고정 테이프를 첩합하는 모습을 나타내고, 분도 2(c)는 반도체 웨이퍼를 링 프레임에 고정한 상태를 나타낸다.
도 3은, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서, 마스크 형성까지의 공정을 설명하는 개략 단면도이다. 도 3에서, 분도 3(a)는 마스크 일체형 표면 보호 테이프로부터 마스크재 층을 남기고 표면 보호 테이프를 떼어내는 모습을 나타내고, 분도 3(b)는 마스크 일체형 표면 보호 테이프의 마스크재 층이 드러나게(剝出) 된 상태를 나타내고, 분도 3(c)는 레이저로 스트리트에 상당하는 마스크재 층을 절제하는 공정을 나타낸다.
도 4는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서, 플라즈마 다이싱과 플라즈마 에싱의 공정을 설명하는 개략 단면도이다. 도 4에 있어서, 분도 4(a)는 플라즈마 다이싱을 행하는 모습을 나타내고, 분도 4(b)는 칩으로 개편화된 상태를 나타내고, 분도 4(c)는 플라즈마 에싱을 행하는 모습을 나타낸다.
도 5는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 제1 실시형태에 있어서, 칩을 픽업할 때까지의 공정을 설명하는 개략 단면도이다. 도 5에 있어서, 분도 5(a)는 마스크재 층이 제거된 상태를 나타내고, 분도 5(b)는 칩을 픽업하는 모습을 나타낸다.
도 6은, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 반도체 칩의 제조 방법의 제2 실시형태에 있어서의 자외선 조사 처리를 행하기 전후의 상태를 설명하는 개략 단면도이다. 도 6에서, 분도 6(a)는 반도체 웨이퍼의 표리 양면을 각각 마스크 일체형 표면 보호 테이프와 웨이퍼 고정 테이프로 피복해서 고정한 상태를 나타내고, 분도 6(b)는 자외선이 조사되는 모습을 나타내고, 분도 6(c)는 마스크 일체형 표면 보호 테이프로부터 마스크재 층을 남기고 표면 보호 테이프를 떼어내는 모습을 나타낸다.
본 발명에 있어서의 마스크재 및 이 마스크재를 사용한 마스크 일체형 표면 보호 테이프는, 마스크재가 레이저를 잘 흡수하고, 마스크 제거 공정에 있어서 잔사없이 마스크 제거가 가능하고, 반도체 웨이퍼를 플라즈마 다이싱에 의해 분할, 개별화해서 반도체 칩을 얻는 방법에 이용된다. 이하에 설명하는 바와 같이, 본 발명의 플라즈마 다이싱용 마스크재 및 마스크 일체형 표면 보호 테이프를 이용하는 것에 의해, 플라즈마 다이싱시의 마스크 제거 공정에서 잔사없이 마스크를 제거하는 것이 가능하고, 또한, 마스크에 앞서 행하는 포토리소그래피 프로세스가 불필요해져, 반도체 칩 내지는 반도체 제품의 제조 코스트를 대폭 억제할 수 있다.
《마스크 일체형 표면 보호 테이프》
본 발명의 마스크 일체형 표면 보호 테이프는, 적어도 기재 필름과 마스크재 층을 가진다(즉, 기재 필름과 마스크재 층을 적어도 가진다).
마스크재 층은, 기재 필름에 접해서 마련되어 있어도, 점착제 층을 거쳐 마련되어(즉, 기재 필름과 마스크재 층이 점착제 층을 사이에 두고 서로 대향해서 마련되어) 있어도 좋다.
또한, 본 발명 및 본 명세서에서는, 마스크재 층을 가지지 않고, 기재 필름 상에 점착제 층이 마련되어 있는 테이프를, 단지, 표면 보호 테이프라고 칭하고, 마스크재 층을 가지는 것을 마스크 일체형 표면 보호 테이프라고 칭한다.
본 발명의 마스크 일체형 표면 보호 테이프는, 반도체 웨이퍼의 이면 연삭시에, 반도체 웨이퍼의 패턴면(표면)을 보호하기 위해서, 이 패턴면에 첩합하여 이용된다.
따라서, 통상의 반도체 웨이퍼 가공용 표면 보호 테이프와 마찬가지 점착성을 포함한 성능이 요구된다.
구체적으로는, 반도체 웨이퍼의 패턴면에 형성된 반도체 소자를 보호하는 기능을 가진다. 즉, 후공정의 웨이퍼 박막화 공정(이면 연삭 공정)에서는 반도체 웨이퍼의 패턴면으로 반도체 웨이퍼를 지지해서 웨이퍼의 이면이 연삭되기 때문에, 마스크 일체형 표면 보호 테이프는 이 연삭시의 부하에 견딜 필요가 있다. 그 때문에, 마스크 일체형 표면 보호 테이프는 단순한 레지스트막 등과는 달리, 패턴면에 형성된 소자를 피복할 수 있을 정도의 두께가 있고, 그의 압압 저항은 낮고, 또, 연삭시의 먼지나 연삭수 등의 침입이 일어나지 않도록 소자와 밀착할 수 있을 정도로 밀착성이 높은 테이프이다.
이들에 더하여, 본 발명의 마스크 일체형 표면 보호 테이프는, 플라즈마 다이싱 방식에 적합하며, 플라즈마 다이싱 방식을 이용한 반도체 칩의 제조에 있어서 포토리소그래피 프로세스에 의한 마스크 형성을 불필요하게 할 수가 있다.
이 때문에, 본 발명의 마스크 일체형 표면 보호 테이프는, 적어도, 상기의 (A) 표면 노출된 마스크재 층에 대한 레이저 절단에 의한 반도체 웨이퍼의 스트리트부의 개구 공정, (B) 플라즈마 다이싱 공정, 및, (C) 나머지 마스크재 층의 에싱 공정을 포함하는 반도체 칩의 제조에 사용된다.
특히, 본 발명의 마스크 일체형 표면 보호 테이프는, 반도체 칩의 제조 공정에 있어서, 적어도 하기 공정 (a)∼(d)를 포함하는 반도체 칩의 제조를 가능하게 하고, 또한 이 제조 공정에 적용하는 것이 바람직하다.
[공정]
(a) 본 발명의 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 첩합한 상태에서, 그 반도체 웨이퍼의 이면을 연삭하고, 연삭된 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
(b) 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름을 박리하거나, 또는, 기재 필름과 점착제 층을 일체로 박리함으로써, 마스크재 층을 표면에 노출시킨 후, 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 스트리트에서 분단해서 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) 마스크재 층을 제거하는 공정 (바람직하게는, O2 플라즈마에 의해 마스크재 층을 제거하는 에싱 공정)
이하, 기재 필름, 마스크재 층(마스크재) 및 점착제 층의 순으로 설명한다.
＜기재 필름＞
기재 필름은 단층 구성이라도, 복수의 층이 적층된 적층체라도 좋다.
기재 필름을 구성하는 수지 혹은 폴리머 성분은, 종래의 반도체 웨이퍼 가공용 표면 보호 테이프에서 사용되는 수지 혹은 폴리머 성분이 이용된다.
예를 들면, 폴리올레핀 수지나 폴리에스테르 수지, 나아가서는, (메타)아크릴 수지에 더하여, 폴리페닐렌 설파이드, 폴리에테르 이미드, 폴리이미드, 폴리카보네이트, 폴리우레탄, 고무류를 들 수 있다. 또, 이들 단체(單體)라도, 혹은 2종 이상을 혼합시킨 것이라도 상관없다.
폴리올레핀 수지로서는, 폴리에틸렌, 폴리프로필렌, 에틸렌－프로필렌 공중합체로부터 선택되는 폴리올레핀 수지를 들 수 있고, 본 발명에서는 바람직하다.
또한, 폴리에틸렌, 폴리프로필렌은, 호모 폴리에틸렌, 호모 폴리프로필렌 이외는, 통상, 밀도를 조정하기 위해, α－올레핀을 공중합 성분으로서 포함한다. 특히, 폴리에틸렌에서는, 폴리에틸렌중의 α－올레핀의 함유량은, 일반적으로는, 5몰% 이하이다.
폴리에틸렌은, 그의 밀도(비중) 등에 의해, 고밀도 폴리에틸렌(HDPE), 저밀도 폴리에틸렌(LDPE), 초저밀도 폴리에틸렌(VLDPE), 직쇄모양 저밀도 폴리에틸렌(LLDPE), 초고분자량 폴리에틸렌(UHMW－PE)으로 분류된다.
폴리프로필렌은, 호모 폴리프로필렌, 랜덤 폴리프로필렌, 블록 폴리프로필렌을 들 수 있다.
폴리에틸렌 수지로서는, 상기 이외에, 폴리스티렌 혹은 그의 공중합체, 폴리부텐－1, 폴리－4－메틸펜텐－1, 에틸렌－초산 비닐 공중합체, 에틸렌－(메타)아크릴산 공중합체 혹은 (메타)아크릴산 공중합체, 아이오노머 등의 α－올레핀의 단독 중합체 혹은 공중합체, 혹은 이들의 혼합물 등을 들 수 있다.
폴리에스테르 수지로서는, 폴리에틸렌 테레프탈레이트(PET), 폴리트리메틸렌 테레프탈레이트(PTT), 폴리부틸렌 테레프탈레이트(PBT), 폴리에틸렌 나프탈레이트(PNT), 폴리부틸렌 나프탈레이트(PBN)를 들 수 있다.
본 발명에서는, 기재 필름은, 적어도 폴리올레핀 수지층을 가지는 것이 바람직하고, 폴리올레핀이 보다 바람직하고, 저밀도 폴리올레핀이 더욱더 바람직하다.
또, 기재 필름이, 복수의 층이 적층된 적층체인 경우, 저밀도 폴리에틸렌층과 에틸렌 초산 비닐 공중합체층의 적층체나, 폴리프로필렌층과 폴리에틸렌 테레프탈레이트층의 적층체, 폴리올레핀 수지층과 폴리에틸렌 테레프탈레이트층, 폴리에틸렌 나프탈레이트층과의 적층체는 호적한 재질의 하나이다.
이들 기재 필름은, 일반적인 압출법을 이용해서 제조할 수 있다. 기재 필름을 여러 가지 수지를 적층해서 얻는 경우에는, 공압출법, 라미네이트법 등에 의해 제조된다. 이 때, 통상의 라미네이트 필름의 제법에 있어서 통상 행해지고 있는 바와 같이, 수지와 수지 사이에 접착층을 마련해도 좋다.
본 발명에서는, 기재 필름의 두께는, 강·신도 특성, 방사선 투과성의 관점으로부터 20∼200㎛가 바람직하다.
＜마스크재 층 및 마스크재＞
마스크재 층은, 플라즈마 다이싱 공정에서의 SF6 등의 플라즈마 조사에 의한 에칭(다이싱)으로부터, 반도체 웨이퍼 표면(특히 패턴면)을 보호하는 층이며, 개구 공정에서 제거된 반도체 웨이퍼의 스트리트 부분만을 선택적으로 에칭(다이싱)하여, 반도체 웨이퍼의 고정밀도 분할을 가능하게 하는 층이다.
본 발명에서는, 마스크재 층은, 반도체 웨이퍼 표면의 패턴면에 첩합하여 사용되기 때문에, 통상의 반도체 웨이퍼 가공용 표면 보호 테이프에 있어서의 점착제 층과 마찬가지로, 점착성을 포함한 성능을 가진다.
본 발명의 마스크재는, 플라즈마 공정에 이용되는 마스크재로서, 마스크재의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가 0.1㎛∼1.5㎛인 플라즈마 다이싱용 마스크재이다.
마스크재 층은, 본 발명의 마스크재로 이루어진다.
본 명세서에 있어서, 표면 거칠기(Rz)는, JIS　B　0601(1994)로 규정되는 십점 평균 거칠기이며, 이에 따라 구할 수가 있다.
표면 거칠기(Rz)를, 0.1㎛∼1.5㎛로 함으로써, 레이저에 의한 마스크재 제거성과 세퍼레이터(본 발명의 마스크 일체형 표면 보호 테이프에 있어서는 표면 보호 테이프 또는 기재 필름) 박리시의 마스크재 벗겨짐을 방지하는 2개의 효과가 얻어진다.
표면 거칠기(Rz)가 0.1㎛ 이상이면, 세퍼레이터의 박리시에, 마스크재가 점착제(층) 혹은 기재 필름의 표면으로부터 박리되는 문제를 억제할 수가 있다. 반대로, 표면 거칠기(Rz)가 1.5㎛ 이하이면, 레이저에 의한 마스크재 제거시에, 제거 효율의 저하나, 제거가 불가능하게 되는 문제를 억제할 수가 있다.
점착제 층을 가지지 않는 경우는, 마스크재 층을 붙이는 측의 기재 필름의 표면 거칠기(Rz)를, 점착제 층을 가지는 경우는, 마스크재 층을 붙이는 측의 점착제 층의 표면 거칠기(Rz)를, 각각 0.1㎛∼1.5㎛로 조절함으로써, 상기 마스크재의 표면 거칠기(Rz)를 0.1㎛∼1.5㎛로 조정할 수가 있다. 또, 점착제 층의 표면 거칠기는 점착제 층을 기재 필름에 전사 도공할 때의 세퍼레이터의 표면 거칠기에 기인하기 때문에, 세퍼레이터의 표면 거칠기를 조절함으로써도, 조절할 수 있다.
보다 구체적으로는, 점착제 층을 가지지 않는 경우, 예를 들면, 기재 필름을 제막할 때에 사용되는 냉각 롤의 거칠기를 제어함으로써, 또, 시판되는 기재 필름을 사용하는 경우에는 기재 필름을 압압(押壓)하는 롤의 거칠기를 제어함으로써, 조절할 수가 있다.
한편, 점착제 층을 가지는 경우, 예를 들면, 기재 필름 상에 마련한 점착제 층과 이 점착제 층 상의 박리 라이너에 대해서, 박리 라이너로부터 압압하는 롤의 거칠기를 컨트롤하는 것에 의해, 조절할 수가 있다.
본 발명에서는, 상기 공정 (b) 중, 표면에 노출된 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정에서, 레이저광을 조사한다.
조사되는 레이저광은, CO2 레이저(탄산 가스의 기체 레이저), YAG 레이저(이트륨·알루미늄·가넷을 이용한 고체 레이저), 반도체 레이저 등 특별히 한정되는 것은 아니다.
이 때문에, 본 발명에서는, 적어도, 마스크재 층의 355㎚(YAG 레이저) 및 10800㎚(CO2 레이저)의 파장 영역에 있어서의 평행 광선 흡수율은 50% 이상이 바람직하고, 65% 이상이 보다 바람직하고, 75% 이상이 더욱더 바람직하다. 본 발명에서는, 마스크재 층의 355㎚∼10800㎚의 파장 영역에 있어서의 평행 광선 흡수율은, 50% 이상이 바람직하다.
여기서, 평행 광선 흡수율은, 사용하는 마스크재(층)의 두께를 포함한 것이며, 단위 두께로 변환한 것은 아니다.
평행 광선 흡수율이 50% 이상이면, 마스크재 층이 충분한 레이저광 흡수성을 가진다. 이것에 의해, 레이저광 흡수성이 부족한 경우에 생기는 이하의 문제를 극복할 수가 있다. 즉, 반도체 웨이퍼의 스트리트부의 개구 공정에 있어서, 개구하기 위해서, 레이저 조사가 복수회 필요하게 되어, 가공이 장시간화하는 문제나, 과잉인 레이저광의 에너지 투입에 의해 마스크재 층이 용융해서 잔사로 되며, 이 결과, 반도체 웨이퍼의 표면에 잔류하여, 가공 품질을 악화시키는 문제이다.
평행 광선 흡수율은, 자외 가시 분광 광도계[예를 들면, 자외 가시 분광 광도계 UV－1800(상품명, 주식회사 시마즈세이사쿠쇼(島津製作所)제)]을 이용하여, 마스크재 층을 지그에 장착하고, 파장 355㎚, 10800㎚에 있어서의 투과율을 측정해서, 하기 식으로 산출된다.
상술한 바와 같이, 마스크재 층의 평행 광선 투과율은, 마스크 일체형 표면 보호 테이프에 있어서의 마스크재 층의 두께와 동일한 두께의 측정용 마스크재 샘플에 대한 측정값이다.
평행 광선 흡수율[%]=100－평행 광선 투과율[%]
[[수지]]
마스크재 층을 구성하는 수지는, 어떠한 수지라도 상관없지만, 통상의 반도체 웨이퍼 가공용 표면 보호 테이프에 있어서의 점착제 층을 구성하는 점착제로서 사용되는 수지가 바람직하다.
상기 점착제로 사용되는 수지는, (메타)아크릴 공중합체로 이루어지는 수지가 바람직하다.
또한, 본 발명 및 본 명세서에서는, 「(메타)아크릴」이란, 「아크릴」 및 「메타크릴」을 총칭하는 것으로, 「아크릴」, 「메타크릴」의 어느 한쪽이더라도, 이들의 혼합이더라도 상관없다. 예를 들면, (메타)아크릴산 에스테르는, 아크릴산 에스테르 및/또는 메타크릴산 에스테르를 의미하는 것이다.
이 때문에, 본 발명에서는, 마스크재 층은, (메타)아크릴 공중합체를 함유하는 것이 바람직하다. 또한, (메타)아크릴 공중합체를 함유한다는 것은, (메타)아크릴 공중합체가 경화제와 반응한 상태로 존재하는 형태를 포함하는 의미이다.
(메타)아크릴 공중합체는, 2종 이상의 다른 (메타)아크릴산 에스테르의 공중합체이더라도 좋고, (메타)아크릴산 에스테르와, (메타)아크릴산 및 (메타)아크릴산 아미드를 포함하는 에틸렌성 불포화기를 가지는 모노머와의 공중합체이더라도 상관없다.
여기서, 에틸렌성 불포화기를 가지는 모노머로서는, 상기 이외에, (메타)아크릴로니트릴, 스티렌, 에틸렌, 프로필렌, 부틸렌, 부타디엔, 비닐 알콜, 초산 비닐, 염화 비닐, 말레인산(에스테르, 산 무수물도 포함한다) 등을 들 수 있다.
본 발명에서는, 상기 폴리머는, (메타)아크릴산 에스테르 및 (메타)아크릴산으로부터 선택되는 2종 이상의 모노머의 공중합체가 보다 바람직하다. 또, 마스크재 층을 구성하는 수지중에 포함되는 폴리머는 1종류의 공중합체이더라도 복수종의 공중합체의 혼합물이더라도 상관없다.
(메타)아크릴산 에스테르는, (메타)아크릴산 알킬 에스테르, (메타)아크릴산 아릴 에스테르이더라도 상관없지만, (메타)아크릴산 알킬 에스테르가 바람직하다.
또, (메타)아크릴산 에스테르의 알콜부(에스테르를 형성하는 알콜)의 탄소수는, 1∼20이 바람직하고, 1∼15가 보다 바람직하고, 1∼12가 더욱더 바람직하다.
또한, (메타)아크릴산 에스테르의 알콜부는, 치환기(예를 들면 히드록시기)를 가지고 있어도 좋다.
(메타)아크릴산 에스테르는, 예를 들면, (메타)아크릴산 메틸, (메타)아크릴산 에틸, (메타)아크릴산 n－프로필, (메타)아크릴산 이소프로필, (메타)아크릴산 n－부틸, (메타)아크릴산 t－부틸, (메타)아크릴산 n－헥실, (메타)아크릴산 시클로헥실, (메타)아크릴산 n－옥틸, (메타)아크릴산 2－에틸헥실, (메타)아크릴산 데실, (메타)아크릴산 도데실, (메타)아크릴산 2－히드록시에틸을 들 수 있다.
상기 (메타)아크릴 공중합체의 전모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율은 70몰% 이상이 바람직하고, 80몰% 이상이 보다 바람직하고, 90몰% 이상이 더욱더 바람직하다. 또, (메타)아크릴 공중합체의 전모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율이 100몰%가 아닌 경우, 잔부(殘部)의 모노머 성분은 (메타)아크릴로일기를 중합성 기로서 중합한 형태로 존재하는 모노머 성분((메타)아크릴산 등)인 것이 바람직하다.
또, (메타)아크릴 공중합체의 전모노머 성분 중, 후술하는 경화제와 반응하는 관능기(예를 들면 히드록시기)를 가지는 (메타)아크릴산 에스테르 성분의 비율은, 1몰% 이상이 바람직하고, 2몰% 이상이 보다 바람직하고, 5몰% 이상이 더욱더 바람직하고, 10몰% 이상이 특히 바람직하다. 또한, 상기의 경화제와 반응하는 관능기를 가지는 (메타)아크릴산 에스테르 성분의 비율은 35몰% 이하가 바람직하고, 25몰% 이하가 보다 바람직하다.
이들 공중합체의 질량 평균 분자량은, 통상은 30만∼100만 정도이다.
여기서, 질량 평균 분자량은, 겔 침투 크로마토그래피(Gel　Permeation　Chromatography：GPC)에 의해서 폴리스티렌 환산의 분자량으로서 계측할 수 있다.
마스크재 층중의 수지(바람직하게는 (메타)아크릴 공중합체)의 함유량(경화제와 반응하기 전의 상태로 환산한 함유량)은 80질량% 이상이 바람직하고, 90질량% 이상이 보다 바람직하고, 95∼99.9질량%가 더욱더 바람직하다.
[[경화제]]
마스크재 층중의 (메타)아크릴 공중합체는 경화되어 있는 것이 바람직하고, 마스크재 층 형성용 조성물로서는, (메타)아크릴 공중합체에 더하여, 경화제를 함유하는 것이 바람직하다.
경화제는, (메타)아크릴 공중합체가 가지는 관능기와 반응시키는 것에 의해, 점착력 및 응집력을 조정하기 위해서 이용되는 것이다.
경화제로서는, 예를 들면, 1, 3－비스(N, N－디글리시딜아미노메틸) 시클로헥산, 1, 3－비스(N, N－디글리시딜아미노메틸) 톨루엔, 1, 3－비스(N, N－디글리시딜아미노메틸) 벤젠, N, N, N＇, N＇－테트라글리시딜－m－크실렌 디아민, 에틸렌글리콜 디글리시딜에테르, 테레프탈산 디글리시딜에스테르 아크릴레이트 등의 분자중에 2개 이상의 에폭시기를 가지는 에폭시 화합물(이하, 「에폭시 경화제」라고도 한다.), 2, 4－톨릴렌 디이소시아네이트, 2, 6－톨릴렌 디이소시아네이트, 1, 3－크실렌 디이소시아네이트, 1, 4－크실렌 디이소시아네이트, 디페닐메탄－4, 4＇－디이소시아네이트, 헥사메틸렌 디이소시아네이트, 이소포론 디이소시아네이트 및 이들의 어덕트 타입 등의 분자중에 2개 이상의 이소시아네이트기를 가지는 이소시아네이트 화합물(이하, 「이소시아네이트 경화제」라고도 한다.), 테트라메틸올－트리－β－아지리디닐프로피오네이트, 트리－메틸올－트리－β－아지리디닐프로피오네이트, 트리메틸올프로판－트리－β－아지리디닐프로피오네이트, 트리메틸올프로판－트리－β－(2－메틸아지리딘) 프로피오네이트, 트리스－2, 4, 6－(1－아지리디닐)－1, 3, 5－트리아진, 트리스[1－(2－메틸)－아지리디닐] 포스핀 옥사이드, 헥사[1－(2－메틸)－아지리디닐] 트리포스퍼 트리아진 등의 분자중에 2개 이상의 아지리디닐기를 가지는 아지리딘 화합물(아지리딘 경화제) 등을 들 수 있다. 경화제의 첨가량은, 원하는 점착력에 따라 조정하면 좋고, (메타)아크릴 공중합체 100질량부에 대해서 0.1∼5.0질량부가 적당하다. 본 발명의 마스크 일체형 표면 보호 테이프의 마스크재 층에 있어서, 경화제는 (메타)아크릴 공중합체와 반응한 상태로 존재한다.
＜방사선 경화형 마스크재 층＞
마스크재 층은, 방사선의 조사로 경화되는 방사선 경화형 및 비방사선 경화형의 어느것이라도 상관없다. 본 발명에서는, 마스크재 층과 접하는 층이 기재 필름 및 기재 필름 상의 점착제 층의 어느 경우이더라도, 후술하는 바와 같이, 마스크재 층만을 반도체 웨이퍼의 패턴면 상에 남기고, 기재 필름 또는 표면 보호 테이프의 박리를 용이하게 할 수 있기 때문에, 마스크재 층은 방사선 경화형이 바람직하다.
여기서, 비방사선 경화형은, 점착제와 마찬가지로, 감압형이라고도 칭하며, 상기에서 설명한 수지 및 경화제로 경화된 수지로 이루어지고, 방사선의 조사로 경화되는 에틸렌성 불포화기를 포함하는 성분을 함유하지 않는 것을 의미한다.
마스크재 층이 방사선 경화형인 경우, 상기 공정 (b)에 있어서, 마스크 일체형 표면 보호 테이프로부터 마스크재 층만을 반도체 웨이퍼면 상에 남기는 것이 용이하게 된다.
구체적으로는, 마스크 일체형 표면 보호 테이프의 기재 필름측으로부터, 방사선을 조사해서 마스크재 층을 경화시키는 것에 의해, 마스크재 층과 이것에 접하는 층(기재 필름, 혹은, 표면 보호 테이프의 경우는 표면 보호 테이프의 점착제 층)과의 층간 박리성이 향상하여, 마스크 일체형 표면 보호 테이프로부터 기재 필름 또는 표면 보호 테이프를 박리하기 쉬워진다.
이것은, 방사선 조사에 의해서 마스크재 층이 삼차원 망상화(網狀化)해서 점착력이 저하하는 것에 의해, 마스크재 층에 접하는 층, 예를 들면 점착제 층과의 강고한 밀착성이 풀리는 결과, 마스크 일체형 표면 보호 테이프의 마스크재 층에 접하는 층, 예를 들면 점착제 층을 간단하게 박리하는 것이 가능해진다고 생각된다.
단, 방사선 조사에 의해, 마스크재 층과 이것에 접하는 기재 필름 혹은 점착제 층과의 밀착력은, 마스크재 층과 반도체 웨이퍼의 패턴면 사이의 밀착력보다도 낮아지는 것이 바람직하다.
본 발명 및 본 명세서에서 「방사선」이란, 자외선과 같은 광선이나 전자선과 같은 전리성 방사선의 쌍방을 포함하는 의미로 이용한다. 본 발명에서는, 방사선은 자외선이 바람직하다.
마스크재 층을 방사선 경화형으로 하려면, 통상의 반도체 웨이퍼 가공용 표면 보호 테이프에 있어서의 방사선 경화형 점착제와 마찬가지로, 방사선에 의해 경화되고 삼차원 망상화하는 성질을 가지는 마스크재 층으로 하면 좋다.
방사선 경화형으로 하려면, 크게 나누어, 마스크재 층이, (1) 측쇄에 에틸렌성 불포화기(방사선 중합성 탄소－탄소 이중 결합으로 에틸렌성 이중 결합이라고도 칭한다)를 가지는 수지(폴리머)를 함유하거나, (2) 상기의 감압형으로 사용하는 수지(폴리머)와 함께, 분자중에 적어도 2개의 에틸렌성 불포화기를 가지는 저분자량 화합물(올리고머를 포함하고, 이하, 방사선 중합성 저분자량 화합물이라고도 칭한다.)을 함유하면 좋다.
본 발명에서는, 상기 (1), (2)의 어느것이라도 좋지만, (1)이 바람직하다.
에틸렌성 불포화기로서는, 비닐, 알릴기, 스티릴기, (메타)아크릴로일기, (메타)아크릴로일옥시기, (메타)아크릴로일아미노기 등을 들 수 있다.
[(1) 측쇄에 에틸렌성 불포화기를 가지는 수지]
측쇄에 에틸렌성 불포화기를 가지는 수지(폴리머)는, 측쇄에 히드록시기 등의 반응성 관능기(α)를 가지는 공중합체와, 이 반응성 관능기(α)와 반응하는 이소시아네이트기 등의 관능기(β)를 가지고, 또한 에틸렌성 불포화기를 가지는 화합물과 반응시킴으로써 얻어진다. 반응성 관능기(β)와 에틸렌성 불포화기를 가지는 화합물로서는, 대표적으로는, 2－(메타)아크릴로일옥시 에틸 이소시아네이트를 들 수 있다.
상기 관능기(α), (β)로서는, 카르복시기, 히드록시기, 아미노기, 메르캅토기, 고리모양 산 무수물기, 에폭시기, 이소시아네이트기(－N=C=O) 등을 들 수 있다. 여기서, 고리모양 산 무수물기는, 고리모양의 산 무수물 구조를 가지는 기이다.
상기 관능기(α)와 (β)의 조합은, 예를 들면, 구핵(求核) 치환 반응의 경우, 한쪽이, 구핵제이고, 다른쪽이 구전자제이다.
측쇄에 에틸렌성 불포화기를 가지는 수지는, (메타)아크릴 공중합체로 이루어지는 수지가 바람직하다.
(메타)아크릴 공중합체는, 적어도, (메타)아크릴산 에스테르로부터 얻어지는 단위 구조에 있어서, 이 에스테르의 알콜부에 에틸렌성 불포화기를 가지는 단위 구조를 가지는 중합체가 바람직하다.
또, 상기 (메타)아크릴 공중합체는, 상기의 알콜부에 에틸렌성 불포화기를 가지는 단위 구조에 더하여, 알콜부에 에틸렌성 불포화기를 가지지 않는 (메타)아크릴산 에스테르, (메타)아크릴산, 그 밖의 에틸렌성 불포화기를 가지는 모노머로부터 얻어지는 반복 단위를 가지는 것이 바람직하다. 이 중, (메타)아크릴산 에스테르 및/또는 (메타)아크릴산으로부터 얻어지는 반복 단위를 가지는 것이 바람직하다. 특히, 알콜부에 에틸렌성 불포화기를 가지지 않는 (메타)아크릴산 에스테르로부터 얻어지는 반복 단위로서, 알콜부의 탄소수가 8∼12인 (메타)아크릴산 알킬 에스테르로부터 얻어지는 반복 단위를 가지는 것이 바람직하다.
측쇄에 에틸렌성 불포화기를 가지는 (메타)아크릴 공중합체를 구성하는 모노머 성분 중, 탄소수가 8∼12인 (메타)아크릴산 알킬 에스테르 성분의 비율은, 45∼85몰%가 바람직하고, 50∼80몰%가 보다 바람직하다.
측쇄에 에틸렌성 불포화기를 가지는 수지는, 일본특허 제6034522호 공보의 단락 번호 0020∼0036에 기재되어 있는 것이 바람직하고, 본 명세서에서는, 그 단락 번호 0020∼0036에 기재된 내용이 바람직하게 내포된다.
[(2) 방사선 중합성 저분자량 화합물]
방사선 중합성 저분자량 화합물로서는, 예를 들면, 트리메틸올프로판 트리아크릴레이트, 테트라메틸올메탄 테트라아크릴레이트, 펜타에리트리톨 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 디펜타에리트리톨 모노히드록시 펜타아크릴레이트, 디펜타에리트리톨 헥사아크릴레이트, 1, 4－부틸렌글리콜 디아크릴레이트, 1, 6－헥산디올디아크릴레이트, 폴리에틸렌글리콜 디아크릴레이트나, 올리고에스테르 아크릴레이트 등의 (메타)아크릴레이트 화합물을 널리 적용 가능하다.
또, 상기 (메타)아크릴레이트 화합물 외에, 우레탄 아크릴레이트 올리고머를 이용할 수도 있다. 우레탄 아크릴레이트 올리고머는, 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과, 다가 이소시아나토 화합물(예를 들면, 2, 4－톨릴렌 디이소시아나토, 2, 6－톨릴렌 디이소시아나토, 1, 3－크실릴렌 디이소시아나토, 1, 4－크실릴렌 디이소시아나토, 디페닐메탄－4, 4－디이소시아나토 등)을 반응시켜 얻어지는 말단 이소시아나토 우레탄 프레폴리머에, 히드록시기를 가지는 아크릴레이트 혹은 메타크릴레이트(예를 들면, 2－히드록시에틸 아크릴레이트, 2－히드록시에틸 메타크릴레이트, 2－히드록시프로필 아크릴레이트, 2－히드록시프로필 메타크릴레이트, 및, 폴리에틸렌글리콜 아크릴레이트 및 폴리에틸렌글리콜 메타크릴레이트 등의 (메타)아크릴레이트기 함유 폴리에틸렌글리콜 등)를 반응시켜 얻어진다.
감압형으로 사용하는 폴리머인 (메타)아크릴 공중합체와 방사선 중합성 저분자량 화합물의 배합비로서는, (메타)아크릴 공중합체 100질량부에 대해서 방사선 중합성 저분자량 화합물을 50∼200질량부, 바람직하게는 50∼150질량부의 범위에서 배합하는 것이 바람직하다. 이 배합비의 범위인 경우, 방사선 조사 후에 점착력을 크게 저하시키는 것이 가능해진다.
[광 라디칼 중합 개시제]
방사선에 의해 마스크재 층을 중합 경화시키려면, 광 라디칼 중합 개시제를 사용함으로써, 효율좋게 중합 반응을 진행시킬 수 있어, 바람직하다.
광 라디칼 중합 개시제는, 알킬페논형 중합 개시제, 디아릴케톤형 중합 개시제, 디아실형 중합 개시제, 아실포스핀 옥사이드형 중합 개시제, 옥심 에스테르형 중합 개시제, 할로겐화 알킬 치환－1, 3, 5－트리아진형 중합 개시제, 2, 4, 5－트리아릴 이미다졸 이량체(로핀 이량체)를 들 수 있다.
본 발명에서는, α위(α位)에 히드록시기를 가지는 알킬 혹은 시클로알킬페논이 바람직하다.
광 라디칼 중합 개시제는, 예를 들면 이소프로필 벤조인 에테르, 이소부틸 벤조인 에테르, 벤조페논, 미힐러케톤(Michler's ketone), 클로로티오크산톤, 벤질 메틸 케탈, α－히드록시 시클로헥실 페닐 케톤, 2－히드록시메틸 페닐 프로판 등을 이용할 수가 있다. 이들 중 적어도 1종류를 마스크재 층에 첨가하는 것에 의해, 효율좋게 중합 반응을 진행시킬 수가 있다.
[경화제]
방사선 경화형 마스크재 층을 형성하는 수지에 있어서도, 이 수지(폴리머)는 경화제로 경화되어 있는 것이 바람직하다. 특히, 이 수지가 측쇄에 에틸렌성 불포화기를 가지는 수지인 경우, 경화 전의 수지와 경화제를 적어도 함유하는 마스크재 층 형성용 조성물을 이용해서 형성한 마스크재 층을, 경화제에 의해 경화함으로써, 경화된, 측쇄에 에틸렌성 불포화기를 가지는 수지를 얻는 것이 바람직하다.
이 경화제는, 감압형으로 든 경화제가 바람직하다. 마스크재 층 형성용 조성물중에 있어서의 경화제의 함유량은, (메타)아크릴 공중합체 등의 경화 전의 수지 100질량부에 대해서 0.1∼5.0질량부가 적당하다.
즉, 본 발명의 마스크 일체형 표면 보호 테이프의 마스크재 층에 있어서, 경화제는 (메타)아크릴 공중합체 등의 경화 전의 수지와 반응한 상태에 있다.
[자외선 흡수 성분]
본 발명에서는, 마스크재 층의 355㎚∼10800㎚의 파장 영역에 있어서의 평행 광선 흡수율은 50% 이상인 것이 바람직하다.
마스크재 층의 355㎚∼10800㎚의 파장 영역에 있어서의 평행 광선 흡수율을 50% 이상으로 하려면, 마스크재 층이 자외선 흡수 성분을 함유하는 것이 바람직하다.
자외선 흡수 성분으로서는, 자외선 흡수제 또는 자외선 흡수성 폴리머가 바람직하다.
(자외선 흡수제)
자외선 흡수제는 수지에 대한 상용성(相溶性)이 우수하고, 투명성이 높고, 소량의 첨가로 자외 영역의 레이저광에 대해 높은 흡수 성능을 가지기 때문에, 본 발명에 호적하게 이용할 수 있다.
마스크재 층은, 자외선 흡수제로서, 트리아진 골격, 벤조페논 골격, 벤조트리아졸 골격 또는 벤조에이트 골격을 가지는 자외선 흡수제 중 적어도 1종을 함유하는 것이 바람직하다.
이들 자외선 흡수제는, 예를 들면, 트리아진 골격을 가지는 화합물로서, 2, 4－비스[2－히드록시－4－부톡시 페닐]－6－(2, 4－디부톡시 페닐)－1, 3, 5－트리아진, 2, 4－비스(2, 4－디메틸 페닐)－6－(2－히드록시－4－n－옥틸옥시 페닐)－1, 3, 5－트리아진, 2－(2, 4－디히드록시페닐)－4, 6－비스(2, 4－디메틸 페닐)－1, 3, 5－트리아진, 2－(2, 4－디히드록시페닐)－4, 6－디페닐－1, 3, 5－트리아진, 2－(2－히드록시－4－메톡시 페닐)－4, 6－디페닐－1, 3, 5－트리아진을 들 수 있다.
벤조페논 골격을 가지는 화합물로서, 2, 4－디히드록시 벤조페논, 2, 2＇－디히드록시－4, 4＇－디메톡시 벤조페논, 2－히드록시－4－메톡시 벤조페논, 2－히드록시－4－n－옥틸옥시 벤조페논, 2, 2＇, 4, 4＇－테트라히드록시 벤조페논을 들 수 있다.
벤조트리아졸 골격을 가지는 화합물로서, 2－(2－히드록시－5－t－부틸 페닐)－2H－벤조트리아졸, 2－(2H－벤조트리아졸－2－일)－4, 6－비스(1－메틸－1－페닐 에틸)페놀, 2－(2H－벤조트리아졸－2－일)－6－(1－메틸－1－페닐 에틸)－4－(1, 1, 3, 3－테트라메틸 부틸) 페놀을 들 수 있다.
벤조에이트 골격을 가지는 화합물로서, 2, 4－디－t－부틸 페닐－3, 5－디－t－부틸－4－히드록시 벤조에이트, 2, 4－디－t－부틸 페닐－4＇－히드록시－3＇, 5＇－디－t－부틸 벤조에이트 등을 들 수 있다.
자외선 흡수제는, 시판되고 있는 것을 사용해도 좋고, 예를 들면, 주식회사 ADEKA제의 아데카스타브 LA 시리즈(LA－24, LA－29, LA－31, LA－32, LA－36, LA－F70, 1413), BASF사제의 TINUVIN　P, TINUBIN　234, TINUVIN　326, TINUVIN　329, TINUVIN　213, TINUVIN　571, TINUVIN　1577ED, CHIMASSORB　81, TINUVIN　120 등을 들 수 있다.
자외선 흡수제는 1종류 또는 2종 이상 병용해도 좋다.
자외선 흡수제의 첨가량은, 원하는 레이저광 흡수 성능에 따라 조정하면 좋다. 마스크재 층중의 자외선 흡수제의 함유량은, 수지(바람직하게는 (메타)아크릴 공중합체) 100질량부에 대해서 0.1∼5.0질량부가 바람직하고, 0.5∼1.5질량부가 보다 바람직하다.
마스크재 층을 형성하는 수지가 경화제에 의해 경화된 수지인 경우, 상기의 수지 100질량부란, 경화제에 의한 경화 전의 수지를 의미한다.
(자외선 흡수성 폴리머)
마스크재 층이 높은 레이저 흡수성을 가지기 위해서는, 마스크재 층이 자외선 흡수성 폴리머를 함유하는 것이 바람직하다. 본 명세서에 있어서, 「자외선 흡수성 폴리머」란, 폴리머 분자를 구성하는 반복 단위(세그먼트)의 하나로서 자외선 흡수기를 가지는 중합성 모노머(공중합성 모노머)로부터 얻어지는 반복 단위를 도입하는 것에 의해, 폴리머 자체에 자외선 흡수 성능이 부여된 폴리머를 의미한다. 상기 자외선 흡수성 폴리머는, 범용 폴리머에 자외선 흡수제를 이겨 넣고 배합한 구성과 비교하면 자외선 흡수제 성분의 용출이나 블리드 아웃이라고 하는 문제가 없다.
자외선 흡수성 폴리머로서, 측쇄에 자외선 흡수 골격을 가지는 것이 바람직하다.
자외선 흡수 골격은, 자외선 흡수제로 든 골격을 들 수 있다. 본 발명에서는 벤조트리아졸 골격, 벤조페논 골격 또는 트리아진 골격이 바람직하다.
측쇄에 자외선 흡수 골격을 가지는 자외선 흡수성 폴리머로서는, 이들 골격을 가지는 모노머를 공중합 성분으로 하는 폴리머를 들 수 있다. 이들 골격을 가지는 모노머로서는, 예를 들면, (메타)아크릴산 에스테르 화합물의 알콜부에 상기 자외선 흡수 골격의 적어도 1종을 가지는 화합물을 바람직하게 들 수 있다.
이 때문에, 본 발명에서는, 자외선 흡수성 폴리머는, 자외선 흡수 골격을 가지는 (메타)아크릴 폴리머가 바람직하고, 측쇄에 벤조트리아졸 골격, 벤조페논 골격 및 트리아진 골격의 적어도 어느것인가의 자외선 흡수 골격을 가지는 (메타)아크릴 폴리머가 보다 바람직하다.
자외선 흡수성 폴리머는, (메타)아크릴산 에스테르 화합물의 알콜부에 자외선 흡수 골격을 가지는 (메타)아크릴산 에스테르 화합물(모노머)을 중합(바람직하게는 공중합 성분으로서 중합)함으로써 얻어진다. 자외선 흡수성 폴리머를 중합할 때에, 이와 같은 자외선 흡수성 모노머는 1종 혹은 2종 이상 병용해도 좋다.
자외선 흡수성 모노머로서 바람직한 것은, 하기 일반식 (Ⅰ)∼(Ⅶ)의 어느 것인가로 나타내어진다.
[화 1]
Figure 112019031760281-pct00001
식 중, R은 수소 원자 또는 메틸기를 나타내고, R1∼R4는 각각 독립적으로 치환기를 나타낸다. m1은 0∼3의 정수를 나타내고, m2는 0∼4의 정수를 나타내고, n1는 0∼4의 정수를 나타내고, n2는 0∼3의 정수를 나타내고, n3은 0∼5의 정수를 나타낸다. L1은 단결합 또는 2가의 연결기를 나타내고, L2는 알킬렌기를 나타낸다.
여기서, 하기 치환기의 설명에 있어서의 아미노기는, －NH2, 알킬 아미노기, 아릴 아미노기, 헤테로고리 아미노기를 포함한다.
R1∼R4에 있어서의 치환기는, 예를 들면, 할로겐 원자, 알킬기, 시클로 알킬기, 아릴기, 헤테로고리기, 알콕시기, 아릴 옥시기, 헤테로고리 옥시기, 알킬 티오기, 아릴 티오기, 헤테로고리 티오기, 히드록시기, 설파닐기(－SH), 아미노기, 아실기, 아실 아미노기, 설폰 아미드기, 카르바모일기, 설파모일기, 아실 옥시기, 알콕시 카르보닐기, 아릴옥시 카르보닐기, 설포닐기, 카르복시기, 설포기, 니트로기를 들 수 있다.
R3 및 R4는, 알킬기, 아릴기, 알콕시기, 아릴 옥시기, 아미노기가 바람직하다.
L1의 2가의 연결기는, －O－, －S－, －SO2－, －N(Ra)－, －C(=O)－, 알킬렌기, 알릴렌기, 2가의 헤테로고리기, 또는 이들이 조합된 기를 나타낸다. 여기서, Ra는 수소 원자 또는 치환기를 나타낸다.
이들 조합된 기로서는, 예를 들면, －C(=O)－O－, －O－C(=O)－, －N(Ra)－C(=O)－, －C(=O)－N(Ra)－, －알킬렌－O－, －O－알킬렌－O－, －알킬렌－S－, －알킬렌－N(Ra)－, －알릴렌－O－, －O－알릴렌－O－, －알릴렌－S－, －알릴렌－N(Ra)－ 등을 들 수 있다.
L2의 알킬렌기의 탄소수는 1∼20이 바람직하고, 2∼18이 보다 바람직하고, 2∼8이 더욱더 바람직하다. 예를 들면, 메틸렌, 에틸렌, 프로필렌, 트리메틸렌, 부틸렌, 헥실렌, 옥틸렌을 들 수 있다.
또한, 자외선 흡수제의 바람직한 화합물은, 상기 일반식 (Ⅰ)∼(Ⅶ)에 있어서, －L1－L2－O－C(=O)－C(R)=CH2를 삭제한, 일반식으로 나타낼 수가 있다.
이들 자외선 흡수성 모노머는, 예를 들면, 2－[3－(2H－1, 2, 3－벤조트리아졸－2－일)－4－히드록시페닐]에틸 메타크릴레이트나 2－[2－(2－히드록시－4－옥틸옥시 페닐)－2H－1, 2, 3－벤조트리아졸－5－일 옥시]에틸 메타크릴레이트, 2－[2－히드록시－5－(메타크릴로일옥시메틸)페닐]－2H－벤조트리아졸, 2－(4, 6－디페닐－1, 3, 5－트리아진－2－일)－5－[2－(아크릴로일옥시)에톡시]페놀, 2－(4, 6－디페닐－1, 3, 5－트리아진－2－일)－5－[2－(메타크릴로일옥시)에톡시]페놀 등을 들 수가 있다.
상기의 자외선 흡수성 모노머와 공중합시킬 수 있는 그 밖의 단량체 성분으로서는, 특별히 제한되는 것은 아니고, 적당히 선택해서 이용할 수가 있다.
예를 들면, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, 프로필(메타)아크릴레이트, 이소프로필(메타)아크릴레이트, 부틸(메타)아크릴레이트, 이소부틸(메타)아크릴레이트, t－부틸(메타)아크릴레이트, 2－에틸헥실(메타)아크릴레이트, 옥틸(메타)아크릴레이트, 노닐(메타)아크릴레이트, 라우릴(메타)아크릴레이트, 스테아릴(메타)아크릴레이트 등의 (메타)아크릴산 알킬 에스테르류를 들 수 있다.
또, 히드록시에틸(메타)아크릴레이트, 히드록시프로필에틸(메타)아크릴레이트, 히드록시부틸(메타)아크릴레이트 등의 히드록시기 함유 불포화 단량체를 들 수 있다.
자외선 흡수성 폴리머를 구성하는 전모노머 성분 중, 자외선 흡수성 모노머 성분이 차지하는 비율은 50질량% 이상이 바람직하다. 이 비율의 상한에 특별히 제한은 없지만, 70질량% 이하가 바람직하다.
자외선 흡수 폴리머의 질량 평균 분자량은 1만∼20만 정도가 바람직하다.
자외선 흡수 폴리머는, 시판되고 있는 것을 사용해도 좋고, 예를 들면, 모두 상품명이며, 신나카무라 카가쿠 코교(新中村化學工業)(주)사제의 바나레진 UVA－5080, 바나레진 UVA－5080(OHV20), 바나레진 UVA－7075, 바나레진 UVA－7075(OHV20), 바나레진 UVA－55 T, 바나레진 UVA－55 MHB, 바나레진 UVA－73T, 뉴코트 UVA－101, 뉴코트 UVA－102, 뉴코트 UVA－103, 뉴코트 UVA－104 등을 들 수 있다.
본 발명에서는, 베이스로 되는 수지를 사용하지 않고, 자외선 흡수성 폴리머를 베이스 수지로 해도 좋다. 즉, 자외선 흡수성 폴리머를, 마스크재 층을 구성하는 수지로서 단독으로 이용해도 좋다.
또한, 본 발명에서는, 측쇄에 에틸렌성 불포화기를 가지는 수지 자체가, 측쇄에 자외선 흡수 골격을 가지고 있어도 좋다.
여기서, 베이스로 되는 수지, 예를 들면, (메타)아크릴 공중합체에 첨가해서 사용하는 경우, 자외선 흡수성 폴리머의 함유량은 원하는 레이저광 흡수 성능에 따라 조정하면 좋고, 베이스로 되는 수지, 예를 들면, (메타)아크릴 공중합체 100질량부에 대해서 5.0∼50.0질량부가 적당하다.
또, 상기한 대로, 마스크재 층을 구성하는 수지로서 자외선 흡수성 폴리머가 단독으로 이용되는 경우, 마스크재 층중에 있어서의 자외선 흡수성 폴리머의 함유량은, 90질량%∼100질량%가 바람직하다.
마스크재 층의 두께는, 플라즈마 에싱에서의 제거 속도의 관점으로부터, 5∼100㎛가 바람직하고, 5∼40㎛가 보다 바람직하다.
＜점착제 층＞
본 발명의 마스크 일체형 표면 보호 테이프는, 적어도 기재 필름과 마스크재 층을 가지고, 마스크재 층이, 기재 필름에 접해서 마련되어 있거나, 또는, 점착제 층을 거쳐 마련되어 있다.
본 발명에서는, 마스크재 층이, 기재 필름 상에, 점착제 층을 거쳐 마련되어 있는 것이 바람직하다. 즉, 표면 보호 테이프의 점착제 층 상에 마스크재 층을 가지는 것이 바람직하다.
점착제 층은, 마스크재 층과 함께, 반도체 웨이퍼의 패턴면에 형성되는 소자의 요철을 흡수해서 패턴면과의 밀착성을 높이고, 패턴면을 보호하는 역할을 담당한다. 마스크 일체형 표면 보호 테이프를 웨이퍼 박막화 공정의 부하에 견디는 것으로 하기 위해서, 점착제 층은, 웨이퍼 박막화 공정에 있어서는 마스크재 층 내지는 기재 필름과의 밀착성이 높은 것이 바람직하다. 한편, 웨이퍼 박막화 공정 후에 있어서는, 기재 필름과 일체로 되어 마스크재 층으로부터 박리되기 때문에, 마스크재 층과의 밀착성은 낮은 것이 바람직하다(박리성이 높은 것이 바람직함).
점착제 층을 구성하는 점착제는, 종래의 반도체 웨이퍼 가공용 표면 보호 테이프에서 사용되는 점착제를 사용할 수 있다.
점착제는, 방사선 경화형 점착제 및 감압형 점착제의 어느것이라도 좋지만, 마스크재 층이 방사선 경화형인 경우, 감압형 점착제가 바람직하고, 마스크재 층이 감압형인 경우, 방사선 경화형 점착제가 바람직하다.
이 때문에, 본 발명에서는, 마스크재 층이 방사선 경화형인 것이 바람직한 것으로 인해, 감압형 점착제가 바람직하다. 즉, 본 발명의 마스크 일체형 표면 보호 테이프는, 마스크재 층이 점착제 층을 거쳐 기재 필름 상에 마련된 구성을 가지고, 점착제 층을 구성하는 점착제가 감압형 점착제인 것이 바람직하다.
점착제 층은, 바람직하게는, 마스크재 층에서 설명한 내용이 그대로 적용된다. 또한, 마스크재 층에 있어서의 기재 중, 355㎚∼10800㎚의 파장 영역에 있어서의 평행 광선 흡수율이 50% 이상인 것, 및, 이를 위해서 사용하는 자외선 흡수 성분에 대한 기재는 적용되지 않는다.
단, 본 발명에서는, 점착제 층에 자외선 흡수 성분을 포함하고 있어도 좋다. 이 경우, 점착제 층중의 자외선 흡수 성분의 함유량은, 점착제 층의 355㎚의 파장 영역에 있어서의 평행 광선 흡수율이 50% 미만으로 되는 양이 바람직하고, 자외선 흡수 성분을 포함하지 않는 것이 보다 바람직하다.
점착제 층의 두께는, 패턴면에 형성되는 소자 등의 보호능을 보다 높이고, 또 반도체 웨이퍼의 패턴면에의 밀착성을 보다 높이는 관점으로부터, 5∼100㎛가 바람직하다. 또한, 디바이스의 종류에도 의하지만, 반도체 웨이퍼의 패턴 표면의 요철은 대체로 수 ㎛∼15㎛ 정도이기 때문에, 점착제 층의 두께는 5∼30㎛가 보다 바람직하다.
또, 디바이스의 종류에도 의하지만, 점착제 층의 두께는, 마스크재 층의 두께 이상이 바람직하고, 마스크재 층의 두께보다 두꺼운 것이, 보다 바람직하다.
본 발명의 마스크 일체형 표면 보호 테이프 중, 점착제 층을 가지는 마스크 일체형 표면 보호 테이프는 분도 1(b), 1(c)로 나타내어지는 바와 같은 구성이다.
분도 1(b), 1(c)에 있어서, 마스크 일체형 표면 보호 테이프(3)는 기재 필름(3aa) 상에 점착제 층(3ab)을 가지고, 이 점착제 층(3ab) 상에 마스크재 층(3b)을 가진다.
여기서, 기재 필름(3aa)과 점착제 층(3ab)으로 구성되는 테이프가 표면 보호 테이프(3a)이다.
또한, 분도 1(b), 1(c)에 있어서, 마스크 일체형 표면 보호 테이프(3)가 점착제 층(3ab)을 가지지 않는 경우, 표면 보호 테이프(3a)의 부분은, 기재 필름(3a)으로 된다.
본 발명에서는, 마스크재 층(3b)이나 점착제 층(3ab)은, 종래의 반도체 웨이퍼 가공용 표면 보호 테이프에서 사용되는 수지, 경화제, 광 라디칼 중합 개시제 이외의 성분을 함유해도 좋다.
《반도체 칩의 제조 방법》
본 발명에서는, 특히, 하기 공정 (a)∼(d)를 포함하는 공정으로, 반도체 칩을 제조하는 것이 바람직하다.
[공정]
(a) 본 발명의 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 첩합한 상태에서, 반도체 웨이퍼의 이면을 연삭하고, 연삭된 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
(b) 마스크 일체형 표면 보호 테이프로부터 기재 필름을 박리하거나, 또는, 기재 필름과 점착제 층을 일체로 박리함으로써, 마스크재 층을 표면에 노출시킨 후, 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 스트리트에서 분단해서 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) 마스크재 층을 제거하는 공정 (바람직하게는, O2 플라즈마에 의해 마스크재 층을 제거하는 에싱 공정)
단, 상기 공정 (b)에서 마스크재 층을 표면에 노출시키기 위해서, 본 발명의 마스크 일체형 표면 보호 테이프에 있어서 마스크재 층이 기재 필름에 접해서 마련되어 있는 경우에는, 기재 필름을 박리하고, 본 발명의 마스크 일체형 표면 보호 테이프에 있어서 마스크재 층이 점착제 층을 거쳐 기재 필름에 마련되어 있는 경우에는, 기재 필름과 점착제 층을 일체로 박리한다.
본 발명의 반도체 칩의 제조 방법에서는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용함으로써, 상기 공정 (a)∼(d)를 포함하는 공정에 의해 반도체 칩을 제조하는 것이 가능해졌다.
본 발명의 마스크 일체형 표면 보호 테이프가 적용되는 상기 반도체 칩의 제조 방법은, 상기 공정 (d) 후, 하기 공정 (e)를 포함하는 것이 바람직하다. 또 하기 공정 (e)를 포함하는 경우, 이 공정 (e) 후, 하기 공정 (f)를 더 포함하는 것이 바람직하다.
(e) 웨이퍼 고정 테이프로부터 반도체 칩을 픽업하는 공정
(f) 픽업한 반도체 칩을 다이본딩 공정으로 이행하는 공정
본 발명의 마스크 일체형 표면 보호 테이프를 이용한 반도체 칩의 제조 방법(이하, 단지 「본 발명이 적용되는 제조 방법」이라고도 칭한다)에 대해서, 그 바람직한 실시형태를, 도면을 참조하여 이하에 설명하겠지만, 본 발명은, 본 발명에서 규정되는 것 이외는 하기 실시형태에 한정되는 것은 아니다. 또, 각 도면에 나타내어지는 형태는, 본 발명의 이해를 용이하게 하기 위한 모식도이며, 각 부재의 사이즈, 두께, 내지는 상대적인 대소 관계 등은 설명의 편의상 대소를 바꾸고 있는 경우가 있으며, 실제의 관계를 그대로 나타내는 것은 아니다. 또, 본 발명에서 규정하는 사항 이외는 이들 도면에 나타내어진 외형, 형상에 한정되는 것도 아니다.
본 발명이 적용되는 제조 방법의 바람직한 실시형태는, 하기에 나타내는 제1 및 제2 실시형태로 분류할 수가 있다.
또한, 하기의 실시형태에 이용하는 장치 및 마스크 일체형 표면 보호 테이프 이외의 재료는, 특별히 언급이 없는 한, 종래부터 반도체 웨이퍼의 가공에 이용되고 있는 통상의 장치 및 재료 등을 사용할 수 있으며, 그 사용 조건도 통상의 사용 방법의 범위 내에서 목적에 따라 적당히 설정, 호적화 할 수가 있다. 또, 각 실시형태에서 공통된 재질, 구조, 방법, 효과 등에 대해서는 중복 기재를 생략한다.
＜제1 실시형태[도 1∼도 5]＞
본 발명이 적용되는 제조 방법의 제1 실시형태를 도 1∼도 5를 참조하여 설명한다.
또한, 이들 도면은, 상기와 같이, 층 구성을 나타내는 모식도이며, 기재 필름, 점착제 층, 마스크재 층의 각 두께를 실태(實態)에 입각해서 반영하는 것은 아니다. 기재 필름이나, 각 층의 두께는, 이미 기재한 마스크 일체형 표면 보호 테이프에서 설명되어 있는 내용이 적용된다.
반도체 웨이퍼(1)는, 그의 표면(S)에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지고 있다(분도 1(a) 참조). 이 패턴면(2)에는, 기재 필름(3aa) 상에 점착제 층(3ab)을 마련한 표면 보호 테이프(3a)의 점착제 층(3ab) 상에, 마스크재 층(3b)을 더 마련한 본 발명의 마스크 일체형 표면 보호 테이프(3)를 첩합하고(분도 1(b) 참조), 패턴면(2)이 본 발명의 마스크 일체형 표면 보호 테이프(3)로 피복된 반도체 웨이퍼(1)를 얻는다(분도 1(c) 참조).
여기서, 도 1의 분도 1(b) 및 1(c)에서는, 기재 필름 상에 점착제 층을 거쳐 마스크재 층을 가지는 마스크 일체형 표면 보호 테이프(3)를 나타내고 있다. 이 경우, 표면 보호 테이프(3a)는 기재 필름(3aa)과 점착제 층(3ab)으로 이루어진다.
본 발명에는, 기재 필름에 접해서 마스크재 층을 가지는 마스크 일체형 표면 보호 테이프(3)도 포함된다. 이 테이프의 경우, 기재 필름에 접해서 점착제 층을 가지는 것이 아닌 것으로 인해, 분도 1(b) 및 1(c)에서, 3a는 기재 필름이다. 이 때문에, 이후의 설명에서는, 기재 필름에 접해서 마스크재 층을 가지는 마스크 일체형 표면 보호 테이프(3)에 대해서는, 「표면 보호 테이프(3a)」, 「표면 보호 테이프(마스크 일체형 표면 보호 테이프를 제외한다.)」를 「기재 필름(3a)」, 「표면 보호 테이프」로 각각 바꾸어 읽는 것으로 한다.
다음에, 반도체 웨이퍼(1)의 이면(B)을 웨이퍼 연삭 장치(M1)로 연삭하여, 반도체 웨이퍼(1)의 두께를 얇게 한다(분도 2(a) 참조). 그 연삭된 이면(B)에는 웨이퍼 고정 테이프(4)를 첩합하여(분도 2(b) 참조), 링 프레임(F)에 지지 고정한다(분도 2(c) 참조).
반도체 웨이퍼(1)로부터 마스크 일체형 표면 보호 테이프(3)의 표면 보호 테이프(3a)를 박리함과 동시에 그 마스크재 층(3b)은 반도체 웨이퍼(1) 상에 남기고(분도 3(a) 참조), 마스크재 층(3b)을 드러나게 한다(분도 3(b) 참조). 그리고 표면(S) 측으로부터 패턴면(2)에 격자모양 등으로 적당히 형성된 복수의 스트리트(도시하지 않음)에 대해서 레이저(L)를 조사해서, 마스크재 층(3b)의 스트리트에 상당하는 부분을 제거하고, 반도체 웨이퍼의 스트리트를 개구한다(분도 3(c) 참조).
마스크재 층(3b)을 절단하는 레이저 조사에는, 자외선 또는 적외선의 레이저광을 조사하는 레이저 조사 장치를 이용할 수가 있다. 이 레이저광 조사 장치는, 반도체 웨이퍼(1)의 스트리트를 따라 자유롭게 이동 가능한 레이저 조사부가 배치되어 있으며, 마스크재 층(3b)을 제거하기 위해서 적절히 제어된 출력의 레이저를 조사할 수 있다.
또한, 레이저는 CO2나 YAG 등 특별히 한정되는 것은 아니지만, 그 중에서도 YAG 레이저의 제3 고조파인 355㎚ 및 CO2 레이저의 10800㎚의 자외선 영역의 레이저를 본 발명에 적합하게 이용할 수 있다. 즉, 이들 레이저는, 각종 재질에 대해서 흡수율이 매우 높고, 열 스트레스를 가하지 않기 때문에, 고품질이 요구되는 미세 가공에 사용할 수 있고, 또, 빔 지름이 장파장 레이저에 비해서 좁혀지기 때문에, 보다 미세한 가공이 가능하고, 본 발명에 적합하게 이용할 수 있다.
다음에, 표면(S) 측으로부터 SF6 가스의 플라즈마(P1)에 의한 처리를 행하여 스트리트 부분에서 드러나게 된 반도체 웨이퍼(1)를 에칭하고(분도 4(a) 참조), 개개의 칩(7)으로 분할해서 개편화한다(분도 4(b) 참조). 그 다음에 O2 가스의 플라즈마(P2)에 의해서 에싱을 행하여(분도 4(c) 참조), 표면(S)에 남은 마스크재 층(3b)을 없앤다(분도 5(a) 참조). 그리고 마지막으로 개편화된 칩(7)을 핀(M2)에 의해 쳐올리고(突上) 콜릿(M3)에 의해 흡착해서 픽업한다(분도 5(b) 참조).
여기서, SF6 가스를 이용한 반도체 웨이퍼의 Si의 에칭 프로세스는 BOSCH 프로세스라고도 불리며, 노출된 Si와 SF6을 플라즈마화해서 생성한 F원자를 반응시키고, 사불화 규소(SiF4)로서 제거하는 것이며, 리액티브 이온 에칭(RIE)이라고도 불린다. 한편, O2 가스 플라즈마에 의한 마스크재 층의 제거는, 반도체 제조 프로세스중에서는 플라즈마 클리너로서도 이용되는 방법으로 에싱(회화(灰化))이라고도 불리며, 대(對)유기물 제거 수법의 하나이다. 반도체 디바이스 표면에 남은 유기물 잔사를 클리닝하기 위해서 행해진다.
다음에, 상기 방법에서 이용한 재료에 대해서 설명한다. 또한, 하기에서 설명하는 재료는, 본 발명의 마스크 일체형 표면 보호 테이프 모두에 적용 가능한 재료이며, 마스크 일체형 표면 보호 테이프를 상기 방법에 이용하는 경우에 한정해서 적용되는 재료는 아니다.
반도체 웨이퍼(1)는, 한면에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지는 실리콘 웨이퍼 등이며, 패턴면(2)은, 반도체 소자의 회로 등이 형성된 면으로서, 평면시에 있어서 스트리트를 가진다.
웨이퍼 고정 테이프(4)는, 반도체 웨이퍼(1)를 보존유지하고, 플라즈마 다이싱 공정에 노출되어도 견딜 수 있는 플라즈마 내성이 필요하다. 또 픽업 공정에 있어서는 양호한 픽업성이나 경우에 따라서는 익스팬드성 등도 요구되는 것이다. 이러한 웨이퍼 고정 테이프(4)에는, 상기 표면 보호 테이프(3a)와 마찬가지 테이프를 이용할 수가 있다. 또 일반적으로 다이싱 테이프라고 칭해지는 종래의 플라즈마 다이싱 방식에서 이용되는 공지의 다이싱 테이프를 이용할 수가 있다. 또, 픽업 후의 다이본딩 공정으로의 이행을 용이하게 하기 위해서, 점착제 층과 기재 필름 사이에 다이본딩용 접착제를 적층한 다이싱 다이본딩 테이프를 이용할 수도 있다.
플라즈마 다이싱 및 플라즈마 에싱을 행하려면 플라즈마 에칭 장치를 이용할 수가 있다. 플라즈마 에칭 장치는, 반도체 웨이퍼(1)에 대해서 드라이에칭을 행할 수 있는 장치로서, 진공 챔버 내에 밀폐 처리 공간을 만들고, 고주파측 전극에 반도체 웨이퍼(1)가 재치(載置)되고, 그 고주파측 전극에 대향해서 마련된 가스 공급 전극측으로부터 플라즈마 발생용 가스가 공급되는 것이다. 고주파측 전극에 고주파 전압이 인가되면 가스 공급 전극과 고주파측 전극 사이에 플라즈마가 발생하기 때문에, 이 플라즈마를 이용한다. 발열하는 고주파 전극 내에는 냉매를 순환시켜, 플라즈마의 열에 의한 반도체 웨이퍼(1)의 승온을 방지하고 있다.
상기 반도체 칩의 제조 방법(반도체 웨이퍼의 처리 방법)에 의하면, 패턴면(2)을 보호하는 표면 보호 테이프에 플라즈마 다이싱에 있어서의 마스크 기능을 갖게 함으로써, 종래의 플라즈마 다이싱 프로세스에서 이용되고 있던 레지스트를 마련하기 위한 포토리소 공정 등이 불필요해진다. 특히 표면 보호 테이프를 이용했기 때문에, 마스크의 형성에 인쇄나 전사 등의 고도의 위치맞춤이 요구되는 기술이 불필요해져, 간단하게 반도체 웨이퍼 표면에 첩합할 수 있고, 레이저 장치에 의해 간단하게 마스크를 형성할 수 있다.
또, 마스크재 층(3b)을 O2 플라즈마로 제거할 수 있기 때문에, 플라즈마 다이싱을 행하는 장치와 동일한 장치로 마스크 부분의 제거를 할 수 있다. 이에 더하여, 패턴면(2) 측(표면(S)측)으로부터 플라즈마 다이싱을 행하기 위해서, 피킹 작업 전에 칩의 상하를 반전시킬 필요가 없다. 이들의 이유로 인해 설비를 간이화할 수 있고, 프로세스 코스트를 대폭 억제할 수 있다.
＜제2 실시형태[도 6]＞
본 실시형태에서는 제1 실시형태에 있어서의 표면 보호 테이프(3a)를 박리하는 공정 전에, 마스크 일체형 표면 보호 테이프(3)에 자외선 등의 방사선을 조사해서 마스크재 층이나 점착제 층을 경화시키는 공정을 포함하는 점에서 제1 실시형태와는 다르다. 그 밖의 공정은 제1 실시형태와 동일하다.
또한, 본 발명에서는, 점착제 층이 아니라, 마스크재 층을 경화시키는 것이 바람직하다.
즉, 반도체 웨이퍼(1)의 표면(S) 측에는 마스크 일체형 표면 보호 테이프(3)를 첩합하고, 반도체 웨이퍼(1)의 연삭된 이면(B) 측에는 웨이퍼 고정 테이프(4)를 첩합하고, 링 프레임(F)에 지지 고정한(분도 2(c), 분도 6(a) 참조) 후, 표면(S) 측으로부터 마스크 일체형 표면 보호 테이프(3)를 향해 자외선(UV)을 조사한다(분도 6(b) 참조). 그리고, 마스크 일체형 표면 보호 테이프(3)의 마스크재 층(3b)을 경화시킨 후, 표면 보호 테이프(3a)를 없애서(분도 6(c) 참조) 마스크재 층(3b)을 드러나게 한다(분도 3(b) 참조). 그 후, 레이저(L)에 의해 스트리트에 상당하는 부분의 마스크재 층(3b)을 절제하는 공정으로 옮긴다.
또한, 자외선의 조사는, 예를 들면, 자외선을 적산 조사량 500mJ/㎠로 되도록, 마스크 일체형 표면 보호 테이프 전체에, 기재 필름측으로부터 조사한다. 자외선 조사에는 고압 수은등을 이용하는 것이 바람직하다.
본 실시형태에서 이용하는 마스크 일체형 표면 보호 테이프는, 제1 실시형태에서 나타낸 마스크 일체형 표면 보호 테이프(3) 중에서도 자외선 등의 방사선으로 경화 가능한 재질을 마스크재 층(3b)에 이용한 것이다.
마스크재 층(3b)을 자외선 등으로 경화시키는 것에 의해, 마스크재 층(3b)으로부터 표면 보호 테이프(3a)를 박리하는 것이 용이해진다.
상기 각 실시형태는 본 발명의 일례이며, 이러한 형태에 한정되는 것은 아니고, 본 발명의 취지에 반하지 않는 한도에 있어서, 각 프로세스에 있어서의 공지된 프로세스의 부가나 삭제, 변경 등을 행할 수 있는 것이다.
[실시예]
이하, 실시예에 기초하여 본 발명을 더욱더 상세하게 설명하겠지만, 본 발명은 이것에 한정되는 것은 아니다.
실시예 1
＜마스크 일체형 표면 보호 테이프의 제작＞
아크릴산 20㏖%, 부틸 아크릴레이트 70㏖%, 메틸 아크릴레이트 10㏖%를 기재된 몰비로 혼합하고, 초산 에틸 용액중에서 중합하는 것에 의해 (메타)아크릴 공중합체(질량 평균 분자량：40만, 수산기가：0mgKOH/g, 산가：48.8mgKOH/g, Tg：－23℃)를 합성했다.
이 (메타)아크릴 공중합체의 용액에 그 공중합체 100질량부에 대해서, 경화제로서 TETRAD－X[미츠비시(三菱) 가스 카가쿠(化學)(주)사제, 에폭시계 경화제]를 2.0질량부 배합해서, 점착제 조성물 A를 얻었다.
메타크릴산 1.0㏖%, 2－에틸헥실 아크릴레이트 78㏖%, 2－히드록시에틸 아크릴레이트 21㏖%를 기재된 몰비로 혼합하고, 초산에틸 용액중에서 중합하는 것에 의해 질량 평균 분자량 70만의 (메타)아크릴 공중합체의 용액을 얻었다.
얻어진 공중합체에 2－메타크릴로일옥시에틸 이소시아네이트[상품명：카렌즈 MOI, 쇼와 덴코(昭和電工)(주)사제]를 반응시켜 부가함으로써, 에틸렌성 불포화기 함유 (메타)아크릴 공중합체(질량 평균 분자량：70만, 이중 결합량：0.90meq/g, 수산기가：33.5mgKOH/g, 산가：5.5mgKOH/g, Tg：－68℃)를 얻었다.
얻어진 에틸렌성 불포화기 함유 (메타)아크릴 공중합체 100질량부에 대해, 경화제로서 콜로네이트 L[닛폰(日本) 폴리우레탄 코교(工業)(주)사제, 이소시아네이트계 경화제]을 1.0질량부, 광 라디칼 중합 개시제로서 이르가큐아 184(BASF사제)를 2.0질량부 배합하고, 자외선 흡수제로서 LA－F70(주식회사 ADEKA제, 트리아진 골격의 자외선 흡수제)을 0.75질량부 배합하여, 마스크재 층 형성용 조성물 B를 얻었다.
상기 점착제 조성물 A를 박리 라이너 상에 건조 후의 두께가 30㎛로 되도록 도공하고, 점착제 층(3ab)을 형성했다. 이 점착제 층(3ab)을 두께 100㎛의 저밀도 폴리에틸렌(LDPE) 필름의 기재 필름(3aa)(점착제 층과 첩합하는 측의 표면 거칠기(Rz)가 0.5㎛)에 첩합하여, 두께 130㎛의 표면 보호 테이프(3a)를 얻었다.
또, 상기 마스크재 층 형성용 조성물 B를 박리 라이너 상에 건조 후의 두께가 10㎛로 되도록 도공하여, 마스크재 층(3b)을 형성했다. 이 마스크재 층(3b)을, 상기 표면 보호 테이프(3a)의 박리 라이너를 벗겨 노출시킨 점착제 층(3ab)(점착제 조성물 A로 형성한 층)의 표면에 첩합함으로써, 마스크재 층(3b)의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가 1.0㎛, 총두께 140㎛인 자외선 경화형의 마스크재 일체형 표면 보호 테이프(3)를 제작했다.
즉, 본 발명의 마스크 일체형 표면 보호 테이프의 마스크재 층에 있어서, 경화제(콜로네이트 L)는 에틸렌성 불포화기 함유 (메타)아크릴 공중합체 등의 경화 전의 수지와 반응한 상태에 있다.
또한, 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)는, 점착제 층을 가지는 경우, 마스크재 층을 붙이는 측의 점착제 층의 표면 거칠기(Rz)를 조절함으로써, 한편, 점착제 층을 가지지 않는 경우, 마스크재 층을 붙이는 측의 기재 필름의 표면의 거칠기 Rz를 조절함으로써, 목적하는 표면 거칠기의 값으로 조절했다.
여기서, 표면 거칠기(Rz)는 레이저 현미경에 의한 표면 거칠기 측정으로 확인했다.
＜반도체 칩의 제조＞
라미네이터 DR8500Ⅲ[상품명：닛토 세이키(日東精機)(주)사제]을 이용하여, 스크라이브 라인(스트리트) 달린(付) 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 자외선 경화형의 마스크 일체형 표면 보호 테이프를 첩합했다.
그 후, DGP8760[상품명：디스코(주)사제]를 이용하여, 상기 마스크 일체형 표면 보호 테이프를 첩합한 면과는 반대 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50㎛로 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD－2700F[상품명：린텍(주)사제]를 이용하여, 웨이퍼 이면측으로부터 다이싱 테이프(웨이퍼 고정 테이프) 상에 마운트하고, 링 프레임으로 지지 고정했다(공정 (a)).
고정 후에, 자외선 경화형의 마스크 일체형 표면 보호 테이프측으로부터 고압 수은 램프를 이용하여 500mJ/㎠의 자외선을 조사함으로써 마스크재 층(3b)과 표면 보호 테이프(3a) 사이의 밀착력을 저하시키고, 표면 보호 테이프(3a)만을 박리하고, 웨이퍼 상에 마스크재 층(3b)만을 남겼다.
다음에 355㎚ 파장의 YAG 레이저 또는 10800㎚ 파장의 CO2 레이저로, 스크라이브 라인 상의 마스크재 층을 제거하고, 스크라이브 라인을 개구했다(공정 (b)).
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하여, 실리콘 웨이퍼를 15㎛/분의 에칭 속도로 5분간, 마스크재 층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단해서 개개의 칩으로 분할했다(공정 (c)).
그 다음에, 플라즈마 발생용 가스로서 O2 가스를 이용하여, 1.5㎛/분의 에칭 속도로 10분간 에싱을 행하고, 마스크재 층(3b)을 제거했다(공정 (d)).
그 후, 다이싱 테이프측으로부터 자외선을 조사해서(조사량 200mJ/㎠), 다이싱 테이프의 점착력을 저감시키고, 칩을 픽업했다.
실시예 2
실시예 1에 있어서, 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)를 1.5㎛로 조절한 것 이외는 실시예 1과 마찬가지로 해서 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
실시예 3
실시예 1에 있어서, 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)를 0.2㎛로 조절한 것 이외는 실시예 1과 마찬가지로 해서 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
실시예 4
실시예 1에서 사용한 마스크재 층 형성용 조성물 B의 자외선 흡수제인 LA－F70(주식회사 ADEKA제, 트리아진 골격의 자외선 흡수제)의 배합량을 0.75질량부로부터 1.5질량부로 변경한 것 이외는 실시예 1과 마찬가지로 해서, 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
실시예 5
실시예 1에서 사용한 마스크재 층 형성용 조성물 B의 자외선 흡수제인 LA－F70(주식회사 ADEKA제, 트리아진 골격의 자외선 흡수제)을 자외선 흡수제인 LA－31(주식회사 ADEKA제, 트리아졸 골격의 자외선 흡수제)로 변경한 것 이외는 실시예 1과 마찬가지로 해서, 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
실시예 6
실시예 1에서 사용한 마스크재 층 형성용 조성물 B의 자외선 흡수제인 LA－F70(주식회사 ADEKA제, 트리아진 골격의 자외선 흡수제)을 자외선 흡수제인 LA－31(주식회사 ADEKA제, 트리아졸 골격의 자외선 흡수제)로 변경하고, 또한 배합량을 0.75질량부에서 0.5질량부로 변경한 것 이외는 실시예 1과 마찬가지로 해서, 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
실시예 7
실시예 1에서 형성한 점착제 층(3ab)을 마련하지 않고, 실시예 1에서 사용한 마스크재 층 형성용 조성물 B를 박리 라이너 상에 건조 후의 두께가 10㎛로 되도록 도공하여, 마스크재 층(3b)을 형성했다. 이 마스크재 층(3b)을, 실시예 1에서 사용한 기재 필름에 직접 첩합함으로써, 총두께 110㎛인 자외선 경화형의 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
또한, 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)는, 실시예 1과 마찬가지로 해서, 목적하는 표면 거칠기(Rz)로 조절했다.
실시예 8
실시예 1에 있어서, 마스크재 층 형성용 조성물 B 대신에 자외선 흡수성 폴리머를 사용한 것 이외는 실시예 1과 마찬가지로 해서, 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
또한, 자외선 흡수성 폴리머는 바나레진 UVA－5080 및 바나레진 UVA－7075[모두 신나카무라 카가쿠 코교(주)사제]의 등질량(等質量)의 혼합물을 사용했다.
비교예 1
실시예 1에 있어서, 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)를 2.0㎛로 조절한 것 이외는 실시예 1과 마찬가지로 해서 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
비교예 2
실시예 1에 있어서, 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)를 0.05㎛로 조절한 것 이외는 실시예 1과 마찬가지로 해서 마스크 일체형 표면 보호 테이프를 제작하고, 실시예 1과 마찬가지로 해서 반도체 칩을 제조했다.
여기서, 자외선 흡수제의 LA－F70, LA－31(모두 주식회사 ADEKA제) 및 자외선 흡수성 폴리머의 바나레진 UVA－5080, 바나레진 UVA－7075[모두 신나카무라 카가쿠 코교(주)사제]는 하기의 화학 구조이다.
[화 2]
Figure 112019031760281-pct00002
＜특성 및 성능 평가＞
상기와 같이 해서 얻어진 각 마스크재 층(3b)의 평행 광선 흡수율을, 하기의 시험예 1과 같이 해서 측정, 산출했다.
또, 실시예 1∼6 및 8과 비교예 1 및 2에서는, 박리하는 표면 보호 테이프(3a), 실시예 7에서는, 박리하는 기재 필름(3a)의 박리성 평가를, 하기의 시험예 2와 같이 해서 행했다.
또, 실시예 1∼8과 비교예 1 및 2에서 제작한 각 마스크 일체형 표면 보호 테이프의 웨이퍼 스트리트부의 절단성과 마스크재 층의 제거성 평가를, 하기의 시험예 3 및 4와 같이 해서 행했다.
[시험예 1]　마스크재 층의 평행 광선 흡수율의 평가
마스크재 층의 파장 355㎚ 및 10800㎚에 있어서의 평행 광선 투과율을 이하의 방법으로 측정했다.
자외 가시 분광광도계 UV－1800(주식회사 시마즈 세이사쿠쇼제)을 이용하여, 마스크재 층을 지그에 장착하고, 파장 355㎚, 10800㎚에 있어서의 평행 광선 투과율을 측정했다. 하기 식에 있어서, 평행 광선 투과율로서, 355㎚ 및 10800㎚의 2종류의 평행 광선 투과율 중 값이 높은 쪽을 이용하여, 평행 광선 흡수율을 산출했다.
또한, 마스크재 층의 평행 광선 투과율은, 제작한 각 마스크 일체형 표면 보호 테이프에 있어서의 마스크재 층의 두께와 동일한 두께의 측정용 마스크재 샘플을 제작하여, 측정한 값이다.
평행 광선 흡수율[%]=100－평행 광선 투과율[%]
[시험예 2]　표면 보호 테이프 또는 기재 필름의 박리성 평가
상기 반도체 칩의 제조 공정의 공정 (b)에 있어서의 자외선 조사 후의 마스크 일체형 표면 보호 테이프에 대해서, 세퍼레이터(표면 보호 테이프 또는 기재 필름)를 손으로 박리하고, 그 박리시에 마스크재 층의 마스크재가 점착제 층, 또는 기재 필름으로부터 벗겨지는지 어떤지를 확인하고, 하기 기준에 의해 박리성을 평가했다.
－표면 보호 테이프 또는 기재 필름의 박리성의 평가 기준－
◎：약한 힘으로 간단하게 표면 보호 테이프 또는 기재 필름만을 박리할 수 있었다.
○：박리시 약간 강한 힘을 필요로 했지만, 표면 보호 테이프 또는 기재 필름만을 박리할 수 있었다.
×：박리할 수 없었거나, 또는, 마스크재 층마다 박리되었다.
[시험예 3]　레이저 조사에 의한 웨이퍼 스트리트부의 절단성
상기 반도체 칩의 제조 공정의 공정 (b)에 있어서, 각 실시예 및 비교예에서, 마스크재 층에 355㎚의 YAG 레이저를 조사해서, 마스크재 층의 스트리트에 상당하는 부분을 제거하고, 반도체 웨이퍼의 스트리트를 개구할 때의 절단성을 하기 평가 기준에 의해 평가했다.
구체적으로는, 평균 출력 2.5W, 반복 주파수 1㎑의 YAG 레이저의 제3 고주파(355㎚)를, 마스크재 층측으로부터, fθ 렌즈에 의해 실리콘 웨이퍼 표면에 25㎛지름으로 집광해서, 갈바노 스캐너에 의해 레이저광을 조사했다.
레이저광의 조사는, 2.5mm/초의 속도로 스캔해서, 1라인당 1회의 레이저 조사를 반복함으로써, 마스크재 층의 스트리트에 상당하는 부분을 제거하고, 반도체 웨이퍼의 스트리트를 개구할 때의 절단성을 평가했다.
－레이저 조사에 의한 웨이퍼 스트리트부의 절단성의 평가 기준－
◎：스트리트가 개구 가능하고, 마스크재 층의 잔사물이 생기지 않았다.
○：스트리트가 개구 가능했지만 , 마스크재 층의 잔사물이 생겼다.
×：마스크재 층을 제거할 수 없고, 스트리트의 개구가 불가능했다.
[시험예 4]　O2 플라즈마 에싱에 의한 마스크재 층의 제거성 평가
상기 반도체 칩의 제조 공정의 공정 (d)에 있어서, 각 실시예 및 비교예에서의 O2 플라즈마 에싱(1.5㎛/분의 에칭 속도로 10분간 에싱) 후의 마스크재 층의 마스크재의 잔류 유무를, 레이저 현미경[상품명：VK－X100, 키엔스(주)사제]를 이용하여 표면의 가로 640㎛×세로 480㎛ 범위에 있어서의 3차원 정보(확대율 400배)로 조사했다. 구체적으로는, 반도체 웨이퍼의 표면에 있어서, 원의 중심과, 원의 중심에서 직각으로 교차하는 2개의 선상에 있어서, 원의 중심으로부터 등거리에 있는 4점의 합계 5점(모두 가로 640㎛×세로 480㎛의 범위 내)에 대해서, 마스크재 층의 잔류 유무를 확인했다.
－마스크재 층의 제거성의 평가 기준－
○：마스크재 층의 잔류가 관측되지 않았다(잔류 없음으로서, 표 중에서 「없음」이라고 표기한다.).
×：마스크재 층의 잔류가 분명하게 관측되었다(잔류 있음으로서, 표 중에서 「있음」이라고 표기한다.).
시험예 1∼4에서 얻어진 결과를 하기 표 1 및 표 2에 나타낸다.
여기서, 실시예 8 란에 있어서의 「－」는, 자외선 흡수제를 배합하고 있지 않음을 의미한다.
또, 비교예 2 란에 있어서의 「－」는, 「레이저 조사에 의한 웨이퍼 스트리트부의 절단성」의 평가에서는, 마스크재 층이 세퍼레이터(표면 보호 테이프) 박리시에 박리되어, 평가할 수 없었음을 의미한다.
한편, 「O2 플라즈마 에싱에 의한 마스크재 층의 제거성」에 있어서의 「－」는, 상기의 「레이저 조사에 의한 웨이퍼 스트리트부의 절단성」의 평가를 할 수 없음으로 인해, 시험예 4의 평가를 행하지 않음을 의미한다.
Figure 112019031760281-pct00003
Figure 112019031760281-pct00004
상기 실시예 1∼8 및 비교예 1, 2에 있어서의 각 시험예의 결과로부터, 반도체 웨이퍼를 가공해서 반도체 칩을 제조할 때에, 본 발명의 마스크 일체형 표면 보호 테이프를 이용하는 것에 의해, 반도체 웨이퍼의 패턴면에 마스크 일체형 표면 보호 테이프(3)를 첩부하고, 첩부한 마스크 일체형 표면 보호 테이프(3)로부터 표면 보호 테이프(3a), 또는, 기재 필름에 접해서 마스크재 층(3b)을 가지는 경우는 기재 필름(3a)을 박리하는 것만으로, 점착물질 잔존(糊殘)을 일으키지 않고 간단하게 마스크를 형성할 수 있는 것을 알 수 있다.
게다가, 본 발명의 마스크 일체형 표면 보호 테이프를 이용하는 것에 의해, 반도체 웨이퍼의 스트리트를 레이저 조사에 의해 문제없이 개구할 수 있고, 또, 마스크재 층(3b)은 O2 플라즈마에 의해서 보다 확실하게 제거할 수 있어, 불량 칩의 발생을 고도로 억제할 수 있는 것을 알 수 있었다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것이 아니며, 첨부하는 청구범위에 나타낸 발명의 정신과 범위에 반하는 일없이 폭넓게 해석되어야 할 것으로 생각한다.
본원은, 2017년 10월 18일에 일본에서 특허 출원된 특원2017－202234에 기초하는 우선권을 주장하는 것이며, 이것은 여기에 참조해서 그 내용을 본 명세서의 기재의 일부로서 포함시킨다.
1: 반도체 웨이퍼
2: 패턴면
3: 마스크재 일체형 표면 보호 테이프
3a: 표면 보호 테이프(기재 필름과 점착제 층) 혹은 기재 필름
3aa: 표면 보호 테이프의 기재 필름
3ab: 표면 보호 테이프의 점착제 층
3b: 마스크재 층
4: 웨이퍼 고정 테이프
4a: 점착제 층 또는 접착제층
4b: 기재 필름
7: 칩(반도체 칩이라고도 칭한다.)
S: 표면
B: 이면
M1: 웨이퍼 연삭 장치
M2: 핀
M3: 콜릿
F: 링 프레임
L: 레이저
P1: SF6 가스의 플라즈마
P2: O2 가스의 플라즈마

Claims (11)

  1. 레이저 절단에 의해 개구되고, 플라즈마 다이싱 공정에 이용되는 마스크재로서,
    상기 마스크재의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가 0.1㎛∼1.5㎛인 것을 특징으로 하는 플라즈마 다이싱용 마스크재.
  2. 기재 필름과, 그 기재 필름 상에 마련된, 레이저 절단에 의해 개구되는 마스크재 층을 적어도 가지고, 플라즈마 다이싱 공정을 가지는 반도체 칩의 제조에 이용되는 마스크 일체형 표면 보호 테이프로서,
    상기 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가, 0.1㎛∼1.5㎛인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  3. 제 2 항에 있어서,
    상기 마스크재 층이, 상기 기재 필름에 접해서 마련되어 있거나, 또는, 점착제 층을 거쳐 마련되어 있는 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 마스크재 층의 355㎚∼10800㎚의 파장 영역에 있어서의 평행 광선 흡수율이 50% 이상인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 마스크재 층이, 수지와 적어도 1종의 자외선 흡수제를 함유하고, 그 자외선 흡수제가 트리아진 골격, 벤조페논 골격, 벤조트리아졸 골격 및 벤조에이트 골격으로부터 선택되는 어느것인가의 골격을 가지는 화합물로서,
    상기 마스크재 층 중의 상기 자외선 흡수제의 함유량이, 수지 100질량부에 대해서 0.5∼1.5질량부인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 마스크재 층이, 자외선 흡수 골격을 가지는 (메타)아크릴 폴리머를 함유하는 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  7. 제 5 항에 있어서,
    상기 마스크재 층이, 방사선 경화형인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  8. 제 2 항 또는 제 3 항에 있어서,
    상기 마스크재 층이, 점착제 층을 거쳐 마련되어 있고, 상기 점착제 층을 구성하는 점착제가 감압형 점착제인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  9. 제 2 항 또는 제 3 항에 있어서,
    상기 기재 필름이, 적어도 폴리올레핀 수지층을 가지는 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  10. 기재 필름 및 그 기재 필름 상에 마련된 마스크재 층을 적어도 가지는 마스크 일체형 표면 보호 테이프를 사용하는 반도체 칩의 제조 방법으로서,
    상기 마스크재 층의 피착체에 접하지 않는 면측의 표면 거칠기(Rz)가, 0.1㎛∼1.5㎛이고,
    하기 공정 (a)∼(d)를 포함하는 것을 특징으로 하는 반도체 칩의 제조 방법.
    [공정]
    (a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 첩합한 상태에서, 그 반도체 웨이퍼의 이면을 연삭하고, 연삭된 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 첩합하고, 링 프레임으로 지지 고정하는 공정,
    (b) 상기 마스크 일체형 표면 보호 테이프로부터, 적어도 상기 기재 필름을 박리해서 마스크재 층을 표면에 노출시킨 후, 그 마스크재 층중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단해서 반도체 웨이퍼의 스트리트를 개구하는 공정,
    (c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단해서 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
    (d) 상기 마스크재 층을 제거하는 공정
  11. 제 10 항에 있어서,
    상기 마스크재 층이, 상기 기재 필름에 접해서 마련되어 있거나, 또는, 점착제 층을 거쳐 마련되어 있고,
    상기 공정 (b)에 있어서, 상기 마스크재 층을 표면에 노출시키기 위해서, 상기 기재 필름, 또는, 상기 기재 필름과 상기 점착제 층을 일체로 박리하는 것을 특징으로 하는 반도체 칩의 제조 방법.
KR1020197008983A 2017-10-18 2018-10-15 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법 KR102339492B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017202234A JP6782215B2 (ja) 2017-10-18 2017-10-18 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JPJP-P-2017-202234 2017-10-18
PCT/JP2018/038302 WO2019078153A1 (ja) 2017-10-18 2018-10-15 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法

Publications (2)

Publication Number Publication Date
KR20190051000A KR20190051000A (ko) 2019-05-14
KR102339492B1 true KR102339492B1 (ko) 2021-12-15

Family

ID=66173323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008983A KR102339492B1 (ko) 2017-10-18 2018-10-15 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법

Country Status (6)

Country Link
US (1) US11437243B2 (ko)
JP (1) JP6782215B2 (ko)
KR (1) KR102339492B1 (ko)
CN (1) CN109937469B (ko)
TW (1) TWI689000B (ko)
WO (1) WO2019078153A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244291B1 (ko) * 2017-02-24 2021-04-26 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 테이프 및 그것을 이용하는 반도체 칩의 제조 방법
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP7198712B2 (ja) 2019-04-11 2023-01-04 株式会社小糸製作所 車両用灯具
JP2024047867A (ja) * 2022-09-27 2024-04-08 日東電工株式会社 粘着シート

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123404A (ja) * 2005-10-26 2007-05-17 Furukawa Electric Co Ltd:The ダイシングテープ、および半導体ウェハダイシング方法
JP2015005696A (ja) * 2013-06-24 2015-01-08 旭化成イーマテリアルズ株式会社 半導体発光素子用ウェハ、エピタキシャルウェハ、及び半導体発光素子
JP2016021491A (ja) * 2014-07-14 2016-02-04 セイコーエプソン株式会社 エッチング方法
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP2007305781A (ja) * 2006-05-11 2007-11-22 Renesas Technology Corp 半導体装置の製造方法
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7659140B2 (en) * 2007-03-30 2010-02-09 Stats Chippac Ltd. Integrated circuit system with a debris trapping system
US20090020511A1 (en) * 2007-07-17 2009-01-22 Kommera Swaroop K Ablation
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
BRPI0907441B1 (pt) * 2008-01-23 2020-02-04 Agc Inc película de intercamada para vidro laminado e vidro laminado
JP5641634B2 (ja) * 2008-03-13 2014-12-17 日東電工株式会社 粘着剤組成物、粘着剤層、粘着部材および画像表示装置、並びに画像表示装置からの光学フィルムの剥離方法および表示パネルの取り出し方法
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US10307862B2 (en) * 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8487440B2 (en) * 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices
US8513363B2 (en) * 2010-10-29 2013-08-20 Cheil Industries, Inc. Adhesive composition
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US20150332970A1 (en) * 2014-05-16 2015-11-19 Wei-Sheng Lei Carrier with thermally resistant film frame for supporting wafer during singulation
US9627259B2 (en) * 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
CN113675131A (zh) * 2015-11-09 2021-11-19 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
WO2017159969A1 (ko) * 2016-03-18 2017-09-21 삼성에스디아이 주식회사 발광표시장치용 편광판 및 이를 포함하는 발광표시장치
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
US10818553B2 (en) * 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing
JP7128054B2 (ja) * 2018-08-07 2022-08-30 株式会社ディスコ ウェーハの加工方法
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123404A (ja) * 2005-10-26 2007-05-17 Furukawa Electric Co Ltd:The ダイシングテープ、および半導体ウェハダイシング方法
JP2015005696A (ja) * 2013-06-24 2015-01-08 旭化成イーマテリアルズ株式会社 半導体発光素子用ウェハ、エピタキシャルウェハ、及び半導体発光素子
JP2016021491A (ja) * 2014-07-14 2016-02-04 セイコーエプソン株式会社 エッチング方法
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ

Also Published As

Publication number Publication date
CN109937469A (zh) 2019-06-25
CN109937469B (zh) 2023-09-08
JP6782215B2 (ja) 2020-11-11
WO2019078153A1 (ja) 2019-04-25
US20190295851A1 (en) 2019-09-26
JP2019075512A (ja) 2019-05-16
KR20190051000A (ko) 2019-05-14
TWI689000B (zh) 2020-03-21
TW201931448A (zh) 2019-08-01
US11437243B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
JP7084306B2 (ja) マスク一体型表面保護テープおよびそれを用いる半導体チップの製造方法
KR102339492B1 (ko) 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법
WO2016148025A1 (ja) 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
KR102149775B1 (ko) 마스크 일체형 표면 보호 필름
JP6845134B2 (ja) マスク一体型表面保護テープ
KR102282587B1 (ko) 반도체 칩의 제조 방법
CN108713240B (zh) 掩模一体型表面保护带
KR102294737B1 (ko) 반도체 칩의 제조 방법
KR102306372B1 (ko) 박리 라이너 부착 마스크 일체형 표면 보호 테이프
KR102188284B1 (ko) 마스크 일체형 표면 보호 테이프
JP4234630B2 (ja) 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
JP6719489B2 (ja) マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right