CN109937469A - 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法 - Google Patents

等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法 Download PDF

Info

Publication number
CN109937469A
CN109937469A CN201880003768.0A CN201880003768A CN109937469A CN 109937469 A CN109937469 A CN 109937469A CN 201880003768 A CN201880003768 A CN 201880003768A CN 109937469 A CN109937469 A CN 109937469A
Authority
CN
China
Prior art keywords
mask
layer
mask material
surface protection
protection band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880003768.0A
Other languages
English (en)
Other versions
CN109937469B (zh
Inventor
西川拓弥
阿久津晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN109937469A publication Critical patent/CN109937469A/zh
Application granted granted Critical
Publication of CN109937469B publication Critical patent/CN109937469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C09J2423/006—Presence of polyolefin in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

一种等离子体切割用掩模材料，其为用于等离子体工序的掩模材料，上述掩模材料的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm；掩模一体型表面保护带和半导体芯片的制造方法。

Description

等离子体切割用掩模材料、掩模一体型表面保护带和半导体 芯片的制造方法
技术领域
本发明涉及等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法。
背景技术
近来半导体芯片向薄膜化、小芯片化的发展显著，尤其是对于如存储卡或智能卡等的内置有半导体IC芯片的IC卡而言要求薄膜化，而且，对于LED、LCD驱动用器件等要求小芯片化。认为今后随着这些需要的增加，半导体芯片的薄膜化、小芯片化的需求会进一步提高。
这些半导体芯片可通过以下方式获得，即，将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后，经切割工序分割成各个芯片。
以往，在切割工序中，使用通过切割刀片而切断的刀片切割方式。但是，在刀片切割方式中，切断时刀片所引起的切削阻力直接施加到半导体晶片。因此，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎片(chipping))。碎片产生不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损，甚至连芯片上的电路图案也会破损。另外，在利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为切割线(scribe line)、切割道(street))的宽度窄于具有厚度的刀片宽度。其结果，能够由一片晶片取得的芯片的数量(收率)变少。此外，还存在晶片的加工时间长的问题。
因此，除刀片切割方式以外，在切割工序中还利用各种方式。例如，代表性地有：1)先以规定的厚度在晶片形成槽，然后进行磨削加工，同时进行薄膜化与向芯片的单片化的DBG(先切割)方式；2)利用激光进行的激光切割方式；3)利用水压进行切割的喷水方式等使用湿式工艺的方式；4)在晶片的厚度方向上利用激光形成改性层，并扩张、分割而单片化的隐形切割(stealth dicing)方式；5)将隐形切割和先切割合并的方式；等等。
这些方式各自具有优点。但是，这些方式会有芯片破损、极小芯片的制造需要的时间长、表面污染、切口宽度窄小化被制约、所得到的芯片的收率下降、芯片抗弯强度下降、芯片端面与相邻芯片碰撞而发生芯片缺角等问题。
除了这些方式之外，切割工序还有6)等离子体切割方式(例如参见专利文献1)。
等离子体切割方式为下述方法：通过用等离子体选择性地蚀刻未被掩模覆盖的部位，从而对半导体晶片进行分割。若使用该切割方法，则能够选择性地进行芯片的分割，即便切割线弯曲也能没有问题地分割。另外，由于蚀刻速率非常高，因而近年来一直被视为最适于芯片分割的工艺之一。
在等离子体切割方式中，将六氟化硫(SF6)或四氟化碳(CF4)等与晶片的反应性非常高的氟系气体用作等离子体产生用气体。在使用该方式的情况下，由于其蚀刻速率高，因而对于不进行蚀刻的面必须利用掩模进行保护，需要事先形成掩模。
作为该掩模的形成方法，如专利文献1中记载的那样，通常采用下述技术：在晶片的表面涂布抗蚀剂后，利用光刻工艺去除与切割道相当的部分而形成掩模。因此，为了进行等离子体切割，需要等离子体切割设备以外的光刻工序设备，存在芯片成本升高的问题。另外，在通过激光照射去除掩模而使切割线露出的工序中，存在由于掩模材料无法良好地吸收激光而发生反射、散射从而无法良好地去除掩模材料的问题。
现有技术文献
专利文献
专利文献1：日本特开2007-19385号公报
发明内容
发明所要解决的课题
鉴于上述问题，本发明人研究了，作为用于等离子体切割的掩模材料，开发出一种能够良好地吸收激光(激光的吸收能力优异)、在掩模去除工序中能够无残渣地去除掩模的掩模材料。
通过使用本发明中的掩模材料，至少可通过下述工序制造半导体芯片。
[工序]
(A)利用激光切断对表面露出的掩模材料层进行的半导体晶片的切割道部的开口工序；
(B)等离子体切割工序；和
(C)残留的掩模材料层的灰化工序。
在工序(A)中，要求晶片薄膜加工后的掩模材料层和与其接触的层(具有粘合剂层的情况下为粘合剂层，不具有粘合剂层的情况下为基材膜等)的简单且良好的剥离性；以及能够利用激光切断掩模材料层中与半导体晶片的切割道相当的部分而将半导体晶片的切割道高精度地开口的性能。在工序(B)中，要求保护晶片免受SF6等离子体等照射等离子体的损伤的性能；在工序(C)中，要求利用O2等离子体等照射等离子体去除掩模材料层的性能。可知：若基材表面粗糙度过粗糙，则与基材接触的掩模材料表面、或隔着粘合剂层设置的掩模材料表面变得粗糙，在工序(A)中激光在掩模材料表面发生散射，结果存在晶片的切割道的开口无法良好地进行、或残渣较多地残留的问题。另外可知：若基材表面粗糙度过于平滑，则在间隔件(是指与掩模材料层接触的表面保护带或基材膜)剥离时掩模材料向间隔件侧被拉伸，存在剥离间隔件时掩模材料从晶片剥离的问题。
因此，本发明的课题在于提供一种等离子体切割用掩模材料，其为在使用了等离子体切割方式的半导体芯片的制造中使用的掩模材料，在半导体芯片的制造工序的各工序显示出优异的性能，并且，在掩模去除工序中具有优异的去除性。
尤其是，本发明的课题在于提供一种在通过设置掩模材料层而产生的利用激光开口的切断/去除性、和利用O2等的等离子体灰化的去除性等应克服的问题方面均优异的掩模材料；并且，本发明的课题在于提供一种至少具有这些性能优异的掩模材料层的掩模一体型表面保护带、以及使用该掩模一体型表面保护带的半导体芯片的制造方法。
用于解决课题的手段
即，本发明的上述课题可通过以下的手段解决。
(1)一种等离子体切割用掩模材料，其为用于等离子体工序的掩模材料，其特征在于，
上述掩模材料的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm。
(2)一种掩模一体型表面保护带，其为用于半导体芯片的制造的掩模一体型表面保护带，其至少具有基材膜和设置于该基材膜上的掩模材料层，其特征在于，
上述掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm。
(3)如(2)所述的掩模一体型表面保护带，其特征在于，上述掩模材料层与上述基材膜接触地设置、或隔着粘合剂层而设置。
(4)如(2)或(3)所述的掩模一体型表面保护带，其特征在于，上述掩模材料层在355nm～10800nm的波长区域中的平行光线吸收率为50％以上。
(5)如(2)～(4)中任一项所述的掩模一体型表面保护带，其特征在于，上述掩模材料层含有树脂和至少一种紫外线吸收剂，该紫外线吸收剂为具有选自三嗪骨架、二苯甲酮骨架、苯并三唑骨架和苯甲酸酯骨架中的任一种骨架的化合物，
上述掩模材料层中的上述紫外线吸收剂的含量相对于上述树脂100质量份为0.5质量份～1.5质量份。
(6)如(2)～(4)中任一项所述的掩模一体型表面保护带，其特征在于，上述掩模材料层含有具有紫外线吸收骨架的(甲基)丙烯酸聚合物。
(7)如(2)～(6)中任一项所述的掩模一体型表面保护带，其特征在于，上述掩模材料层为辐射固化型。
(8)如(2)～(6)中任一项所述的掩模一体型表面保护带，其特征在于，上述掩模材料层隔着粘合剂层而设置，构成上述粘合剂层的粘合剂为压敏型粘合剂。
(9)如(2)～(8)中任一项所述的掩模一体型表面保护带，其特征在于，上述基材膜至少具有聚烯烃树脂层。
(10)一种半导体芯片的制造方法，其为使用掩模一体型表面保护带的半导体芯片的制造方法，该掩模一体型表面保护带至少具有基材膜和设置于该基材膜上的掩模材料层，该制造方法的特征在于，
上述掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm，
该制造方法包括下述工序(a)～(d)。
[工序]
(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；
(b)从上述掩模一体型表面保护带至少将上述基材膜剥离而使掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体以上述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)去除上述掩模材料层的工序。
(11)如(10)所述的半导体芯片的制造方法，其特征在于，上述掩模材料层与上述基材膜接触地设置、或隔着粘合剂层而设置，
在上述工序(b)中，为了使上述掩模材料层露出于表面，将上述基材膜剥离，或将上述基材膜与上述粘合层一体地剥离。
发明的效果
根据本发明，能够提供一种在使用等离子体切割方式的半导体芯片的制造中无需利用光刻工艺形成掩模且利用激光的去除性优异的掩模材料、以及具有该掩模材料的层的掩模一体型表面保护带。
由此，能够提供在半导体芯片的制造工序的各工序中显示出优异的性能，操作性、作业性也优异的掩模一体型表面保护带；以及使用该掩模一体型表面保护带的半导体芯片的制造方法。
特别是，对于本发明的掩模材料而言，在通过设置掩模材料层而产生的利用激光开口的切断性、利用O2等离子体灰化的去除性等应克服的问题方面均优异。
其结果，使用本发明的掩模材料的掩模一体型表面保护带尤其可防止利用激光将与半导体晶片的切割道相当的部分的掩模材料切断而使半导体晶片的切割道开口的工序中的下述问题。即，也能够防止因掩模材料层的激光吸收性能不足引起的激光加工效率下降和激光加工长时间化，或因过量激光的能量投入(照射)所导致的掩模材料层的熔融造成的晶片加工品质恶化。
附图说明
图1是本发明的掩模一体型表面保护带的代表性示意性截面图、以及在使用本发明的掩模一体型表面保护带的半导体芯片的制造方法的第一实施方式(以下也称为使用本发明的掩模一体型表面保护带的第一实施方式)中对至掩模一体型表面保护带贴合于半导体晶片为止的工序进行说明的示意性截面图。图1中，分图1(a)示出半导体晶片，分图1(b)示出将掩模一体型表面保护带贴合于半导体晶片的情况，分图1(c)示出贴合有掩模一体型表面保护带的半导体晶片。
图2是在使用本发明的掩模一体表面保护带的第一实施方式中，对至半导体晶片的薄膜化和固定为止的工序进行说明的示意性截面图。图2中，分图2(a)示出半导体晶片的薄膜化处理，分图2(b)示出将晶片固定带贴合于经薄膜化处理的半导体晶片的情况，分图2(c)示出将半导体晶片固定于环形框架的状态。
图3是在使用本发明的掩模一体型表面保护带的第一实施方式中，对至掩模形成为止的工序进行说明的示意性截面图。图3中，分图3(a)示出留下掩模材料层而从掩模一体型表面保护带剥下表面保护带的情况，分图3(b)示出掩模一体型表面保护带的掩模材料层剥出的状态，分图3(c)示出利用激光切除与切割道相当的掩模材料层的工序。
图4是在使用本发明的掩模一体型表面保护带的第一实施方式中，对等离子体切割和等离子体灰化的工序进行说明的示意性截面图。图4中，分图4(a)示出进行等离子体切割的情况，分图4(b)示出单片化为芯片的状态，分图4(c)示出进行等离子体灰化的情况。
图5是在使用本发明的掩模一体型表面保护带的第一实施方式中，对至拾取芯片为止的工序进行说明的示意性截面图。图5中，分图5(a)示出去除了掩模材料层的状态，分图5(b)示出拾取芯片的情况。
图6是对在使用本发明的掩模一体型表面保护带的半导体芯片的制造方法的第二实施方式中进行紫外线照射处理前后的状态进行说明的示意性截面图。图6中，分图6(a)示出将半导体晶片的表里两面分别用掩模一体型表面保护带与晶片固定带被覆固定后的状态，分图6(b)示出照射紫外线的情况，分图6(c)示出留下掩模材料层而从掩模一体型表面保护带剥下表面保护带的情况。
具体实施方式
对于本发明中的掩模材料和使用了该掩模材料的掩模一体型表面保护带而言，掩模材料能够良好地吸收激光，在掩模去除工序中能够无残渣地去除掩模，被用于通过等离子体切割将半导体晶片分割、单片化而得到半导体芯片的方法。如以下所说明的那样，通过使用本发明的等离子体切割用掩模材料和掩模一体型表面保护带，在等离子体切割时的掩模去除工序中能够无残渣地去除掩模，并且无需掩模之前的光刻工艺，能够大幅抑制半导体芯片或半导体制品的制造成本。
<<掩模一体型表面保护带>>
本发明的掩模一体型表面保护带至少具有基材膜和掩模材料层(即，至少具有基材膜和掩模材料层)。
掩模材料层可以与基材膜接触地设置，也可以隔着粘合剂层而设置(即，基材膜与掩模材料层夹着粘合剂层相互相对地设置)。
需要说明的是，在本发明和本说明书中，将不具有掩模材料层而在基材膜上设有粘合剂层的带简称为表面保护带；将具有掩模材料层的带称为掩模一体型表面保护带。
本发明的掩模一体型表面保护带在半导体晶片的背面磨削时，为了对半导体晶片的图案面(表面)进行保护而贴合于该图案面来使用。
因此，要求包括与通常的半导体晶片加工用表面保护带同样的粘合性的性能。
具体而言，具有保护形成于半导体晶片的图案面的半导体元件的功能。即，在后续工序的晶片薄膜化工序(背面磨削工序)中，以半导体晶片的图案面支持半导体晶片而对晶片的背面进行磨削，因而掩模一体型表面保护带需要承受该磨削时的负荷。因此，与单纯的抗蚀膜等不同，掩模一体型表面保护带具有能够被覆形成于图案面的元件的程度的厚度，其按压阻力低，而且以不引起磨削时的灰尘或磨削水等渗入的方式、以能够与元件密合的程度为密合性高的带。
除此以外，本发明的掩模一体型表面保护带适合于等离子体切割方式，在使用等离子体切割方式的半导体芯片的制造中能够无需利用光刻工艺形成掩模。
因此，本发明的掩模一体型表面保护带用于至少包括下述工序的半导体芯片的制造，即，上述(A)利用激光切断对表面露出的掩模材料层进行的半导体晶片的切割道部的开口工序、(B)等离子体切割工序、和(C)残留的掩模材料层的灰化工序。
本发明的掩模一体型表面保护带尤其是在半导体芯片的制造工序中能够实现至少包括下述工序(a)～(d)的半导体芯片的制造，并且优选应用于该制造工序。
[工序]
(a)在将本发明的掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；
(b)从掩模一体型表面保护带将上述基材膜剥离，或将基材膜与粘合剂层一体地剥离而使掩模材料层露出于表面，之后利用激光将掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体以切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)去除掩模材料层的工序(优选通过O2等离子体去除掩模材料层的灰化工序)。
下面，依次对基材膜、掩模材料层(掩模材料)和粘合剂层进行说明。
<基材膜>
基材膜可以为单层构成，也可以为2个以上的层层积而成的层积体。
构成基材膜的树脂或聚合物成分使用现有的半导体晶片加工用表面保护带所使用的树脂或聚合物成分。
例如，除了聚烯烃树脂或聚酯树脂、以及(甲基)丙烯酸类树脂以外，可以举出聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚碳酸酯、聚氨酯、橡胶类。另外，可以为这些中的单一物质，或者可以为将两种以上混合而成的物质。
作为聚烯烃树脂，可以举出选自聚乙烯、聚丙烯、乙烯-丙烯共聚物中的聚烯烃树脂，在本发明中是优选的。
需要说明的是，除了均聚乙烯、均聚丙烯以外，通常为了调整密度，聚乙烯、聚丙烯还包含α-烯烃作为共聚成分。特别是，对聚乙烯而言，聚乙烯中的α-烯烃的含量通常为5摩尔％以下。
聚乙烯根据其密度(比重)等分类成高密度聚乙烯(HDPE)、低密度聚乙烯(LDPE)、超低密度聚乙烯(VLDPE)、线性低密度聚乙烯(LLDPE)、超高分子量聚乙烯(UHMW-PE)。
聚丙烯可以举出均聚丙烯、无规聚丙烯、嵌段聚丙烯。
作为聚乙烯树脂，除了上述以外，还可以举出聚苯乙烯或其共聚物、聚-1-丁烯、聚-4-甲基-1-戊烯、乙烯-乙酸乙烯酯共聚物、乙烯-(甲基)丙烯酸共聚物或(甲基)丙烯酸共聚物、离聚物等α-烯烃的均聚物或共聚物、或者这些的混合物等。
作为聚酯树脂，可以举出聚对苯二甲酸乙二醇酯(PET)、聚对苯二甲酸丙二醇酯(PTT)、聚对苯二甲酸丁二醇酯(PBT)、聚萘二甲酸乙二醇酯(PEN)、聚萘二甲酸丁二醇酯(PBN)。
本发明中，基材膜优选至少具有聚烯烃树脂层，更优选为聚烯烃，进一步优选为低密度聚烯烃。
另外，在基材膜为2个以上的层层积而成的层积体的情况下，低密度聚乙烯层与乙烯-乙酸乙烯酯共聚物层的层积体、聚丙烯层与聚对苯二甲酸乙二醇酯层的层积体、聚烯烃树脂层与聚对苯二甲酸乙二醇酯层、聚萘二甲酸乙二醇酯层的层积体为合适的材质之一。
这些基材膜可以使用一般的挤出法来制造。在将各种树脂层积而获得基材膜的情况下，利用共挤出法、层压法等来制造。此时，如在通常的层压膜的制法中通常所进行的那样，也可以在树脂与树脂之间设置粘接层。
本发明中，从强度/伸长率特性、辐射透过性的方面出发，基材膜的厚度优选为20μm～200μm。
<掩模材料层和掩模材料>
掩模材料层为下述层：保护半导体晶片表面(特别是图案面)不受到等离子体切割工序中利用SF6等等离子体照射进行的蚀刻(切割)的伤害，仅选择性地蚀刻(切割)在开口工序中去除的半导体晶片的切割道部分，能够进行半导体晶片的高精确分割。
本发明中，掩模材料层由于贴合于半导体晶片表面的图案面而使用，因此与通常的半导体晶片加工用表面保护带中的粘合剂层同样地具有包括粘合性的性能。
本发明的掩模材料是一种等离子体切割用掩模材料，其为用于等离子体工序的掩模材料，掩模材料的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm。
掩模材料层由本发明的掩模材料构成。
本说明书中，表面粗糙度Rz为JIS B 0601(1994)中规定的十点平均粗糙度，可以根据其求出。
通过使表面粗糙度Rz为0.1μm～1.5μm，可得到利用激光的掩模材料去除性与防止间隔件(在本发明的掩模一体型表面保护带中为表面保护带或基材膜)剥离时的掩模材料剥落这两种效果。
若表面粗糙度Rz为0.1μm以上，在间隔件的剥离时能够抑制掩模材料从粘合剂(层)或基材膜的表面剥离的问题。相反，若表面粗糙度Rz为1.5μm以下，在利用激光去除掩模材料时，能够抑制去除效率下降、或无法去除的问题。
在不具有粘合剂层的情况下，通过将贴附掩模材料层一侧的基材膜的表面粗糙度Rz调节为0.1μm～1.5μm，在具有粘合剂层的情况下，通过将贴附掩模材料层一侧的粘合剂层的表面粗糙度Rz调节为0.1μm～1.5μm，能够将上述掩模材料的表面粗糙度Rz调整为0.1μm～1.5μm。此外，粘合剂层的表面粗糙度起因于将粘合剂层转印涂布至基材膜时的间隔件的表面粗糙度，因此也可以通过调节间隔件的表面粗糙度来进行调节。
更具体而言，在不具有粘合剂层的情况下，例如可以通过控制制造基材膜时使用的冷却辊的粗糙度而进行调节，另外，在使用市售的基材膜的情况下，可以通过控制按压基材膜的辊的粗糙度而进行调节。
另一方面，在具有粘合剂层的情况下，例如可以通过下述方式来进行调节，即，控制从剥离衬垫上对设置于基材膜上的粘合剂层和该粘合剂层上的剥离衬垫进行按压的辊的粗糙度。
本发明中，在上述工序(b)中，在利用激光将露出于表面的掩模材料层中与半导体晶片的切割道相当的部分切断而使半导体晶片的切割道开口的工序中，照射激光。
所照射的激光不特别限定于CO2激光(二氧化碳的气体激光)、YAG激光(使用钇/铝/石榴石的固体激光)、半导体激光等。
因此，本发明中，至少掩模材料层在355nm(YAG激光)和10800nm(CO2激光)的波长区域中的平行光线吸收率优选为50％以上、更优选为65％以上、进一步优选为75％以上。本发明中，掩模材料层在355nm～10800nm的波长区域中的平行光线吸收率优选为50％以上。
此处，平行光线吸收率包括所使用的掩模材料(层)的厚度，并非转换为单位厚度。
若平行光线吸收率为50％以上，掩模材料层具有充分的激光吸收性。由此，能够克服激光吸收性不足时所产生的以下问题。即，在半导体晶片的切割道部的开口工序中，为了进行开口而需要多次激光照射，存在使加工长时间化的问题，或因过量的激光能量投入而导致掩模材料层熔融成为残渣，其结果存在残留于半导体晶片的表面而使加工质量变差的问题。
平行光线吸收率如下算出：使用紫外可见分光光度计[例如，紫外可见分光光度计UV-1800(商品名、株式会社岛津制作所制造)]，将掩模材料层安装于夹具，测定波长355nm、10800nm下的透过率，由下式算出。
如上所述，掩模材料层的平行光线透过率是关于与掩模一体型表面保护带中的掩模材料层的厚度相同厚度的测定用掩模材料样品的测定值。
平行光线吸收率[％]＝100－平行光线透过率[％]
[[树脂]]
构成掩模材料层的树脂可以为任意的树脂，优选作为通常的半导体晶片加工用表面保护带中构成粘合剂层的粘合剂使用的树脂。
上述粘合剂所使用的树脂优选由(甲基)丙烯酸共聚物构成的树脂。
需要说明的是，本发明和本说明书中，“(甲基)丙烯酸”是对“丙烯酸”和“甲基丙烯酸”的统称，可以为“丙烯酸”、“甲基丙烯酸”中的任一者，也可以为这些的混合物。例如，(甲基)丙烯酸酯是指丙烯酸酯和/或甲基丙烯酸酯。
因此，本发明中，掩模材料层优选含有(甲基)丙烯酸共聚物。需要说明的是，含有(甲基)丙烯酸共聚物是指包括(甲基)丙烯酸共聚物以与固化剂进行了反应的状态存在的形态。
(甲基)丙烯酸共聚物可以为两种以上不同的(甲基)丙烯酸酯的共聚物，也可以为(甲基)丙烯酸酯与包括(甲基)丙烯酸和(甲基)丙烯酰胺的具有烯键式不饱和基团的单体的共聚物。
此处，作为具有烯键式不饱和基团的单体，除了上述以外，可以举出(甲基)丙烯腈、苯乙烯、乙烯、丙烯、丁烯、丁二烯、乙烯醇、乙酸乙烯酯、氯乙烯、马来酸(还包括酯、酸酐)等。
本发明中，上述聚合物更优选为选自(甲基)丙烯酸酯和(甲基)丙烯酸中的两种以上的单体的共聚物。另外，构成掩模材料层的树脂中包含的聚合物可以为一种共聚物，也可以为两种以上共聚物的混合物。
(甲基)丙烯酸酯可以为(甲基)丙烯酸烷基酯、(甲基)丙烯酸芳基酯，优选为(甲基)丙烯酸烷基酯。
另外，(甲基)丙烯酸酯的醇部(形成酯的醇)的碳原子数优选为1～20、更优选为1～15、进一步优选为1～12。
需要说明的是，(甲基)丙烯酸酯的醇部可以带有取代基(例如羟基)。
(甲基)丙烯酸酯可以举出例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸正丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸正丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸正己酯、(甲基)丙烯酸环己酯、(甲基)丙烯酸正辛酯、(甲基)丙烯酸-2-乙基己酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸-2-羟基乙酯。
在上述(甲基)丙烯酸共聚物的全部单体成分中，(甲基)丙烯酸酯成分的比例优选为70摩尔％以上、更优选为80摩尔％以上、进一步优选为90摩尔％以上。另外，在(甲基)丙烯酸共聚物的全部单体成分中，(甲基)丙烯酸酯成分的比例不为100摩尔％的情况下，剩余部分的单体成分优选为以将(甲基)丙烯酰基作为聚合性基团进行聚合的形态所存在的单体成分((甲基)丙烯酸等)。
此外，在(甲基)丙烯酸共聚物的全部单体成分中，具有与后述固化剂反应的官能团(例如羟基)的(甲基)丙烯酸酯成分的比例优选为1摩尔％以上、更优选为2摩尔％以上、进一步优选为5摩尔％以上、特别优选为10摩尔％以上。需要说明的是，上述具有与固化剂反应的官能团的(甲基)丙烯酸酯成分的比例优选为35摩尔％以下，更优选为25摩尔％以下。
这些共聚物的重均分子量通常为30万～100万左右。
此处，重均分子量可以通过凝胶渗透色谱(Gel Permeation Chromatography：GPC)作为聚苯乙烯换算的分子量而计测。
掩模材料层中的树脂(优选(甲基)丙烯酸共聚物)的含量(换算成与固化剂反应前的状态的含量)优选为80质量％以上、更优选为90质量％以上、进一步优选为95质量％～99.9质量％。
[[固化剂]]
掩模材料层中的(甲基)丙烯酸共聚物优选进行了固化，作为掩模材料层形成用组合物，优选除了(甲基)丙烯酸共聚物以外含有固化剂。
固化剂用于与(甲基)丙烯酸共聚物所具有的官能团反应而调节粘合力和内聚力。
作为固化剂，可以举出例如1,3-双(N,N-二缩水甘油基氨基甲基)环己烷、1,3-双(N,N-二缩水甘油基氨基甲基)甲苯、1,3-双(N,N-二缩水甘油基氨基甲基)苯、N,N,N,N’-四缩水甘油基-间二甲苯二胺、乙二醇二缩水甘油醚、对苯二甲酸二缩水甘油酯丙烯酸酯等分子中具有2个以上环氧基的环氧化合物(下文中也称为“环氧固化剂”)；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-二甲苯二异氰酸酯、二苯基甲烷-4,4’-二异氰酸酯、六亚甲基二异氰酸酯、异佛尔酮二异氰酸酯和它们的加成型等分子中具有2个以上异氰酸酯基的异氰酸酯化合物(下文中也称为“异氰酸酯固化剂”)；四羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-(2-甲基氮丙啶基)丙酸酯、三-2,4,6-(1-氮丙啶基)-1,3,5-三嗪、三[1-(2-甲基)-氮丙啶基]氧化膦、六[1-(2-甲基)-氮丙啶基]三膦三嗪等分子中具有2个以上氮丙啶基的氮杂环丙烷化合物(氮杂环丙烷固化剂)等。固化剂的添加量根据所期望的粘合力进行调整即可，相对于(甲基)丙烯酸共聚物100质量份为0.1质量份～5.0质量份是适当的。在本发明的掩模一体型表面保护带的掩模材料层中，固化剂以与(甲基)丙烯酸共聚物反应的状态存在。
<辐射固化型掩模材料层>
掩模材料层可以为通过放射线的照射而固化的辐射固化型和非辐射固化型中的任一种。本发明中，无论与掩模材料层接触的层为基材膜和基材膜上的粘合剂层中的哪种情况，如后所述，均可仅使掩模材料层残留于半导体晶片的图案面上，能够容易地剥离基材膜或表面保护带，因此掩模材料层优选为辐射固化型。
此处，非辐射固化型与粘合剂同样地也称为压敏型，由上述说明的树脂和利用固化剂所固化的树脂构成，不含有因照射放射线而固化且包含烯键式不饱和基团的成分。
掩模材料层为辐射固化型的情况下，在上述工序(b)中，从掩模一体型表面保护带仅使掩模材料层留在半导体晶片面上会变得容易。
具体而言，从掩模一体型表面保护带的基材膜侧照射放射线，使掩模材料层固化，由此掩模材料层与和该掩模材料层接触的层(为基材膜，或者在表面保护带的情况下为表面保护带的粘合剂层)的层间剥离性提高，容易从掩模一体型表面保护带将基材膜或表面保护带剥离。
这是由于，掩模材料层因放射线照射而三维网状化，粘合力下降，因此与和掩模材料层接触的层例如粘合剂层的牢固密合性解除，结果能够将掩模一体型表面保护带的与掩模材料层接触的层、例如粘合剂层简单地剥离。
其中，优选通过放射线照射使掩模材料层与和该掩模材料层接触的基材膜或粘合剂层的密合力低于掩模材料层与半导体晶片图案面之间的密合力。
本发明和本说明书中，“放射线”以包括紫外线之类的光线或电子射线之类的电离性放射线两者的含义使用。本发明中，放射线优选为紫外线。
为了使掩模材料层为辐射固化型，与通常的半导体晶片加工用表面保护带中的辐射固化型粘合剂同样地，形成具有因放射线而固化并三维网状化的性质的掩模材料层即可。
为了形成辐射固化型，大致划分，掩模材料层(1)含有侧链具有烯键式不饱和基团(辐射聚合性碳-碳双键，也称为烯键式双键)的树脂(聚合物)，或(2)含有上述压敏型中使用的树脂(聚合物)以及分子中具有至少2个烯键式不饱和基团的低分子量化合物(包括寡聚物，以下也称为辐射聚合性低分子量化合物)即可。
本发明中，可以为上述(1)、(2)中的任一者，优选为(1)。
作为烯键式不饱和基团，可以举出乙烯基、烯丙基、苯乙烯基、(甲基)丙烯酰基、(甲基)丙烯酰氧基、(甲基)丙烯酰胺基等。
[(1)侧链具有烯键式不饱和基团的树脂]
侧链具有烯键式不饱和基团的树脂(聚合物)通过使侧链具有羟基等反应性官能团(α)的共聚物、与具有与该反应性官能团(α)反应的异氰酸酯基等官能团(β)且具有烯键式不饱和基团的化合物反应而得到。作为具有反应性官能团(β)和烯键式不饱和基团的化合物，代表性地可以举出2-(甲基)丙烯酰氧基乙基异氰酸酯。
作为上述官能团(α)、(β)，可以举出羧基、羟基、氨基、巯基、环状酸酐基、环氧基、异氰酸酯基(-N＝C＝O)等。此处，环状酸酐基为具有环状酸酐结构的基团。
关于上述官能团(α)与(β)的组合，例如，在亲核取代反应的情况下，一者为亲核剂、另一者为亲电子剂。
侧链具有烯键式不饱和基团的树脂优选为由(甲基)丙烯酸共聚物构成的树脂。
(甲基)丙烯酸共聚物优选为下述聚合物：至少在由(甲基)丙烯酸酯得到的单元结构中，具有在该酯的醇部具有烯键式不饱和基团的单元结构。
另外，上述(甲基)丙烯酸共聚物优选除了上述在醇部具有烯键式不饱和基团的单元结构外，还具有由在醇部不具有烯键式不饱和基团的(甲基)丙烯酸酯、(甲基)丙烯酸、其他具有烯键式不饱和基团的单体得到的重复单元。其中，优选具有由(甲基)丙烯酸酯和/或(甲基)丙烯酸得到的重复单元。尤其是，作为由在醇部不具有烯键式不饱和基团的(甲基)丙烯酸酯得到的重复单元，优选具有由醇部的碳原子数为8～12的(甲基)丙烯酸烷基酯得到的重复单元。
在构成侧链具有烯键式不饱和键的(甲基)丙烯酸共聚物的单体成分中，碳原子数为8～12的(甲基)丙烯酸烷基酯成分的比例优选为45摩尔％～85摩尔％、更优选为50摩尔％～80摩尔％。
侧链具有烯键式不饱和基团的树脂优选为日本专利第6034522号公报的0020～0036段中记载的物质，本说明书中，优选引入该0020～0036段中记载的内容。
[(2)辐射聚合性低分子量化合物]
作为辐射聚合性低分子量化合物，可以广泛应用例如三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、1,4-丁二醇二丙烯酸酯、1,6-己二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、或低聚酯丙烯酸酯等(甲基)丙烯酸酯化合物。
另外，除了上述(甲基)丙烯酸酯化合物以外，也可以使用氨基甲酸酯丙烯酸酯低聚物。氨基甲酸酯丙烯酸酯低聚物使具有羟基的丙烯酸酯或甲基丙烯酸酯(例如，丙烯酸-2-羟乙酯、甲基丙烯酸-2-羟乙酯、丙烯酸-2-羟丙酯、甲基丙烯酸-2-羟丙酯、以及聚乙二醇丙烯酸酯和聚乙二醇甲基丙烯酸酯等含(甲基)丙烯酸酯基的聚乙二醇等)与末端异氰酸酯氨基甲酸酯预聚物反应而得到，该末端异氰酸酯氨基甲酸酯预聚物是使聚酯型或聚醚型等的多元醇化合物与多元异氰酸酯化合物(例如，2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷4,4-二异氰酸酯等)反应而得到的。
作为以压敏型使用的聚合物即(甲基)丙烯酸共聚物与辐射聚合性低分子量化合物的混配比，理想的是，相对于(甲基)丙烯酸共聚物100质量份，以50质量份～200质量份、优选以50质量份～150质量份的范围混配辐射聚合性低分子量化合物。为该混配比的范围时，在放射线照射后能够大幅降低粘合力。
[光自由基聚合引发剂]
为了利用放射线使掩模材料层聚合固化，可以通过使用光自由基聚合引发剂而高效地进行聚合反应，是优选的。
光自由基聚合引发剂可以举出烷基苯酮型聚合引发剂、二芳基酮型聚合引发剂、二酰基型聚合引发剂、酰基氧化膦型聚合引发剂、肟酯型聚合引发剂、卤代烷基取代-1,3,5-三嗪型聚合引发剂、2,4,5-三芳基咪唑二聚物(洛粉碱二聚物)。
本发明中，优选α位具有羟基的烷基或环烷基苯酮。
光自由基聚合引发剂例如可以使用异丙基苯偶姻醚、异丁基苯偶姻醚、二苯甲酮、米希勒酮、氯噻吨酮、苄基甲基缩酮、α-羟基环己基苯基酮、2-羟基甲基苯基丙烷等。通过将这些中的至少一种添加至掩模材料层，能够高效地进行聚合反应。
[固化剂]
在形成辐射固化型掩模材料层的树脂中，也优选该树脂(聚合物)利用固化剂进行了固化。特别是，在该树脂为侧链具有烯键式不饱和基团的树脂的情况下，优选通过利用固化剂使下述掩模材料层固化而得到经固化的侧链具有烯键式不饱和基团的树脂，该掩模材料层使用至少含有固化前的树脂与固化剂的掩模材料层形成用组合物而形成。
该固化剂优选在压敏型中所举出的固化剂。掩模材料层形成用组合物中的固化剂的含量相对于(甲基)丙烯酸共聚物等固化前的树脂100质量份为0.1质量份～5.0质量份是适当的。
即，本发明的掩模一体型表面保护带的掩模材料层中，固化剂处于与(甲基)丙烯酸共聚物等固化前的树脂进行了反应的状态。
[紫外线吸收成分]
本发明中，掩模材料层在355nm～10800nm的波长区域中的平行光线吸收率优选为50％以上。
为了使掩模材料层在355nm～10800nm的波长区域中的平行光线吸收率为50％以上，优选掩模材料层含有紫外线吸收成分。
作为紫外线吸收成分，优选紫外线吸收剂或紫外线吸收性聚合物。
(紫外线吸收剂)
紫外线吸收剂由于对于树脂的相容性优异，透明性高，少量添加即对紫外区域的激光具有高吸收性能，因此可以适合用于本发明。
掩模材料层优选含有具有三嗪骨架、二苯甲酮骨架、苯并三唑骨架或苯甲酸酯骨架的紫外线吸收剂中的至少一种作为紫外线吸收剂。
关于这些紫外线吸收剂，例如，作为具有三嗪骨架的化合物，可以举出2,4-双[2-羟基-4-丁氧基苯基]-6-(2,4-二丁氧基苯基)-1,3,5-三嗪、2,4-双(2,4-二甲基苯基)-6-(2-羟基-4-正辛氧基苯基)-1,3,5-三嗪、2-(2,4-二羟基苯基)-4,6-双(2,4-二甲基苯基)-1,3,5-三嗪、2-(2,4-二羟基苯基)-4,6-二苯基-1,3,5-三嗪、2-(2-羟基-4-甲氧基苯基)-4,6-二苯基-1,3,5-三嗪。
作为具有二苯甲酮骨架的化合物，可以举出2,4-二羟基二苯甲酮、2,2’-二羟基-4,4’-二甲氧基二苯甲酮、2-羟基-4-甲氧基二苯甲酮、2-羟基-4-正辛氧基二苯甲酮、2,2’,4,4’-四羟基二苯甲酮。
作为具有苯并三唑骨架的化合物，可以举出2-(2-羟基-5-叔丁基苯基)-2H-苯并三唑、2-(2H-苯并三唑-2-基)-4,6-双(1-甲基-1-苯基乙基)苯酚、2-(2H-苯并三唑-2-基)-6-(1-甲基-1-苯基乙基)-4-(1,1,3,3-四甲基丁基)苯酚。
作为具有苯甲酸酯骨架的化合物，可以举出2,4-二叔丁基苯基-3,5-二叔丁基-4-羟基苯甲酸酯、2,4-二叔丁基苯基-4’-羟基-3’,5’-二叔丁基苯甲酸酯等。
紫外线吸收剂也可以使用市售的物质，可以举出例如株式会社ADEKA制造的ADKSTAB LA系列(LA-24、LA-29、LA-31、LA-32、LA-36、LA-F70、1413)、BASF公司制造的TINUVINP、TINUBIN 234、TINUVIN 326、TINUVIN 329、TINUVIN 213、TINUVIN 571、TINUVIN 1577ED、CHIMASSORB 81、TINUVIN 120等。
紫外线吸收剂可以为一种，也可以将两种以上进行合用。
紫外线吸收剂的添加量根据所期望的激光吸收性能进行调整即可。掩模材料层中的紫外线吸收剂的含量相对于树脂(优选(甲基)丙烯酸共聚物)100质量份优选为0.1质量份～5.0质量份、更优选为0.5质量份～1.5质量份。
形成掩模材料层的树脂为利用固化剂进行了固化的树脂的情况下，上述树脂100质量份是指利用固化剂进行固化前的树脂。
(紫外线吸收性聚合物)
为了使掩模材料层具有高的激光吸收性，掩模材料层优选含有紫外线吸收性聚合物。本说明书中，“紫外线吸收性聚合物”是指，通过导入由具有紫外线吸收基团的聚合性单体(共聚性单体)得到的重复单元作为构成聚合物分子的重复单元(链段)之一，从而对聚合物本身赋予紫外线吸收性能的聚合物。相较于在通用聚合物中混入紫外线吸收剂并进行了混配的构成，上述紫外线吸收性聚合物不存在紫外线吸收剂成分的溶出或渗出等问题。
作为紫外线吸收性聚合物，优选侧链具有紫外线吸收骨架的物质。
紫外线吸收骨架可以举出在紫外线吸收剂中所举出的骨架。本发明中，优选苯并三唑骨架、二苯甲酮骨架或三嗪骨架。
作为侧链具有紫外线吸收骨架的紫外线吸收性聚合物，可以举出以具有这些骨架的单体作为共聚成分的聚合物。作为具有这些骨架的单体，优选可以举出例如在(甲基)丙烯酸酯化合物的醇部具有上述紫外线吸收骨架中的至少一种的化合物。
因此，本发明中，紫外线吸收性聚合物优选为具有紫外线吸收骨架的(甲基)丙烯酸聚合物，更优选为侧链具有苯并三唑骨架、二苯甲酮骨架和三嗪骨架中的至少任一种紫外线吸收骨架的(甲基)丙烯酸聚合物。
紫外线吸收性聚合物通过使在(甲基)丙烯酸酯化合物的醇部具有紫外线吸收骨架的(甲基)丙烯酸酯化合物(单体)聚合(优选作为共聚成分聚合)而得到。在使紫外线吸收性聚合物聚合时，这样的紫外线吸收性单体可以使用一种或将两种以上进行合用。
作为紫外线吸收性单体，优选由下述通式(I)～(VII)中的任一者表示。
【化1】
式中，R表示氢原子或甲基，R1～R4各自独立地表示取代基。m1表示0～3的整数，m2表示0～4的整数，n1表示0～4的整数，n2表示0～3的整数，n3表示0～5的整数。L1表示单键或2价连接基团，L2表示亚烷基。
此处，下述取代基的说明中的氨基包含-NH2、烷基氨基、芳基氨基、杂环氨基。
R1～R4中的取代基可以举出例如卤原子、烷基、环烷基、芳基、杂环基、烷氧基、芳氧基、杂环氧基、烷硫基、芳硫基、杂环硫基、羟基、巯基(-SH)、氨基、酰基、酰胺基、磺酰胺基、氨基甲酰基、氨磺酰基、酰氧基、烷氧羰基、芳氧基羰基、磺酰基、羧基、磺基、硝基。
R3和R4优选为烷基、芳基、烷氧基、芳氧基、氨基。
L1的2价连接基团表示-O-、-S-、-SO2-、-N(Ra)-、-C(＝O)-、亚烷基、亚芳基、2价杂环基、或这些基团组合而成的基团。此处，Ra表示氢原子或取代基。
作为这些组合而成的基团，可以举出例如-C(＝O)-O-、-O-C(＝O)-、-N(Ra)-C(＝O)-、-C(＝O)-N(Ra)-、-亚烷基-O-、-O-亚烷基-O-、-亚烷基-S-、-亚烷基-N(Ra)-、-亚芳基-O-、-O-亚芳基-O-、-亚芳基-S-、-亚芳基-N(Ra)-等。
L2的亚烷基的碳原子数优选为1～20、更优选为2～18、进一步优选为2～8。可以举出例如亚甲基、亚乙基、亚丙基、三亚甲基、亚丁基、亚己基、亚辛基。
需要说明的是，紫外线吸收剂的优选化合物可以用上述通式(I)～(VII)中删除了-L1-L2-O-C(＝O)-C(R)＝CH2后的通式表示。
这些紫外线吸收性单体可以举出例如2-[3-(2H-1,2,3-苯并三唑-2-基)-4-羟基苯基]乙基甲基丙烯酸酯或2-[2-(2-羟基-4-辛氧基苯基)-2H-1,2,3-苯并三唑-5-基氧基]乙基甲基丙烯酸酯、2-[2-羟基-5-(甲基丙烯酰氧基甲基)苯基]-2H-苯并三唑、2-(4,6-二苯基-1,3,5-三嗪-2-基)-5-[2-(丙烯酰氧基)乙氧基]苯酚、2-(4,6-二苯基-1,3,5-三嗪-2-基)-5-[2-(甲基丙烯酰氧基)乙氧基]苯酚等。
作为能够与上述紫外线吸收性单体共聚的其他单体成分，没有特别限制，可以适当地选择使用。
可以举出例如(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸异丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸叔丁酯、(甲基)丙烯酸-2-乙基己酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸月桂酯、(甲基)丙烯酸硬脂酯等(甲基)丙烯酸烷基酯类。
另外，可以举出(甲基)丙烯酸羟乙酯、(甲基)丙烯酸羟丙基乙酯、(甲基)丙烯酸羟丁酯等含羟基的不饱和单体。
在构成紫外线吸收性聚合物的全部单体成分中，紫外线吸收性单体成分所占的比例优选为50质量％以上。该比例的上限没有特别限制，优选为70质量％以下。
紫外线吸收聚合物的重均分子量优选为1万～20万左右。
紫外线吸收聚合物也可以使用市售的物质，例如，均以商品名表示，可以举出新中村化学工业株式会社制造的VANARESIN UVA-5080、VANARESIN UVA-5080(OHV20)、VANARESIN UVA-7075、VANARESIN UVA-7075(OHV20)、VANARESIN UVA-55T、VANARESIN UVA-55MHB、VANARESIN UVA-73T、NEWCOAT UVA-101、NEWCOAT UVA-102、NEWCOAT UVA-103、NEWCOAT UVA-104等。
本发明中，也可以不使用作为基础的树脂，而将紫外线吸收性聚合物作为基础树脂。即，也可以单独使用紫外线吸收性聚合物作为构成掩模材料层的树脂。
需要说明的是，本发明中，侧链具有烯键式不饱和基团的树脂本身也可以在侧链具有紫外线吸收骨架。
此处，添加到作为基础的树脂例如(甲基)丙烯酸共聚物中使用的情况下，紫外线吸收性聚合物的含量根据所期望的激光吸收性能进行调整即可，相对于作为基础的树脂例如(甲基)丙烯酸共聚物100质量份为5.0质量份～50.0质量份是适当的。
另外，如上所述，单独使用紫外线吸收性聚合物作为构成掩模材料层的树脂的情况下，掩模材料层中的紫外线吸收性聚合物的含量优选为90质量％～100质量％。
从通过等离子体灰化的去除速度的方面出发，掩模材料层的厚度优选为5μm～100μm、更优选为5μm～40μm。
<粘合剂层>
本发明的掩模一体型表面保护带至少具有基材膜和掩模材料层，掩模材料层与基材膜接触地设置、或隔着粘合剂层而设置。
本发明中，掩模材料层优选隔着粘合剂层设置于基材膜上。即，优选在表面保护带的粘合剂层上具有掩模材料层。
粘合剂层与掩模材料层一同起到下述作用：吸收形成于半导体晶片图案面的元件的凹凸，提高与图案面的密合性，保护图案面。为了使掩模一体型表面保护带能够承受晶片薄膜化工序的负荷，粘合剂层优选在晶片薄膜化工序中与掩模材料层或基材膜的密合性高。另一方面，在晶片薄膜化工序后，为了与基材膜一体地从掩模材料层剥离，优选与掩模材料层的密合性低(优选剥离性高)。
构成粘合剂层的粘合剂可以使用现有的半导体晶片加工用表面保护带所使用的粘合剂。
粘合剂可以为辐射固化型粘合剂和压敏型粘合剂中的任一种，在掩模材料层为辐射固化型的情况下，优选压敏型粘合剂；在掩模材料层为压敏型的情况下，优选辐射固化型粘合剂。
因此，本发明中，由于掩模材料层优选为辐射固化型，所以优选压敏型粘合剂。即，本发明的掩模一体型表面保护带优选具有掩模材料层隔着粘合剂层而设置于基材膜上的构成，构成粘合剂层的粘合剂为压敏型粘合剂。
粘合剂层优选直接应用在掩模材料层中所说明的内容。需要说明的是，并不应用掩模材料层中的记载中关于355nm～10800nm的波长区域中的平行光线吸收率为50％以上、以及用于其的紫外线吸收成分的记载。
其中，本发明中，粘合剂层也可以包含紫外线吸收成分。该情况下，粘合剂层中的紫外线吸收成分的含量优选为粘合剂层在355nm的波长区域中的平行光线吸收率小于50％的量，更优选不包含紫外线吸收成分。
关于粘合剂层的厚度，从进一步提高形成于图案面的元件等的保护能力、并且进一步提高与半导体晶片图案面的密合性的方面出发，优选为5μm～100μm。需要说明的是，虽然也取决于器件的种类，但半导体晶片的图案表面的凹凸大体为几μm～15μm左右，因此粘合剂层的厚度更优选为5μm～30μm。
另外，虽然也取决于器件的种类，但粘合剂层的厚度优选为掩模材料层的厚度以上，更优选厚于掩模材料层的厚度的情况。
本发明的掩模一体型表面保护带中具有粘合剂层的掩模一体型表面保护带为由分图1(b)、(c)所表示的构成。
在分图1(b)、(c)中，掩模一体型表面保护带3在基材膜3aa上具有粘合剂层3ab，在该粘合剂层3ab上具有掩模材料层3b。
此处，由基材膜3aa和粘合剂层3ab构成的带为表面保护带3a。
需要说明的是，在分图1(b)、(c)中，掩模一体型表面保护带3不具有粘合剂层3ab的情况下，表面保护带3a的部分成为基材膜3a。
本发明中，掩模材料层3b、粘合剂层3ab也可以含有现有的半导体晶片加工用表面保护带所使用的树脂、固化剂、光自由基聚合引发剂以外的成分。
<<半导体芯片的制造方法>>
本发明中，特别优选以包括下述工序(a)～(d)的工序来制造半导体芯片。
[工序]
(a)在将本发明的掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；
(b)从掩模一体型表面保护带将基材膜剥离，或将基材膜与粘合剂层一体地剥离而使掩模材料层露出于表面，之后利用激光将掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体以切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)去除掩模材料层的工序(优选通过O2等离子体去除掩模材料层的灰化工序)
其中，在上述工序(b)中为了使掩模材料层露出于表面，在本发明的掩模一体型表面保护带中掩模材料层与基材膜接触地设置的情况下，将基材膜剥离，在本发明的掩模一体型表面保护带中掩模材料层隔着粘合剂层而设置于基材膜的情况下，将基材膜与粘合剂层一体地剥离。
在本发明的半导体芯片的制造方法中，通过使用本发明的掩模一体型表面保护带，能够以包括上述工序(a)～(d)的工序来制造半导体芯片。
应用本发明的掩模一体型表面保护带的上述半导体芯片的制造方法优选在上述工序(d)之后包括下述工序(e)。另外在包括下述工序(e)的情况下，优选在该工序(e)之后进一步包括下述工序(f)。
(e)由晶片固定带拾取半导体芯片的工序
(f)将拾取的半导体芯片转移到粘晶工序的工序
下面，参照附图对使用本发明的掩模一体型表面保护带的半导体芯片的制造方法(下文中也简称为“应用本发明的制造方法”)的优选实施方式进行说明，但除本发明中规定的事项外，本发明并不限于下述实施方式。另外，各附图所示的方式为用于容易理解本发明的示意图，关于各部件的尺寸、厚度或相对大小关系等，为了便于说明而有时会改变大小，并非直接显示实际的关系。另外，除本发明中规定的事项外，并不限于这些附图所示的外形、形状。
应用本发明的制造方法的优选实施方式可以分类为下述所示的第一和第二实施方式。
需要说明的是，关于下述实施方式中所用的装置和掩模一体型表面保护带以外的材料，只要没有特别声明，则可以使用以往用于半导体晶片加工的通常的装置和材料等，其使用条件也可以在通常的使用方法的范围内根据目的而适当地设定、优化。另外，关于各实施方式中共通的材质、结构、方法、效果等则省略重复记载。
<第一实施方式[图1～图5]>
参照图1～图5，对应用本发明的制造方法的第一实施方式进行说明。
需要说明的是，这些图如上所述为示出层构成的示意图，并非根据实际状态反映基材膜、粘合剂层、掩模材料层的各厚度。基材膜或各层的厚度应用在已记载的掩模一体型表面保护带中所说明的内容。
半导体晶片1在其表面S具有形成有半导体元件的电路等的图案面2(参照分图1(a))。在该图案面2贴合本发明的掩模一体型表面保护带3，该本发明的掩模一体型表面保护带3在基材膜3aa上设有粘合剂层3ab的表面保护带3a的粘合剂层3ab上进一步设有掩模材料层3b(参照分图1(b))，从而得到图案面2被本发明的掩模一体型表面保护带3所被覆的半导体晶片1(参照分图1(c))。
此处，在图1的分图1(b)和(c)中，示出了在基材膜上隔着粘合剂层而具有掩模材料层的掩模一体型表面保护带3。该情况下，表面保护带3a由基材膜3aa和粘合剂层3ab构成。
本发明还包括与基材膜接触地具有掩模材料层的掩模一体型表面保护带3。在该带的情况下，由于不是与基材膜接触地具有粘合剂层，因而在分图1(b)和(c)中3a为基材膜。因此，在之后的说明中，关于与基材膜接触地具有掩模材料层的掩模一体型表面保护带3，将“表面保护带3a”、“表面保护带(掩模一体型表面保护带除外)”分别换称为“基材膜3a”、“表面保护带”。
接着，利用晶片磨削装置M1对半导体晶片1的背面B进行磨削，减薄半导体晶片1的厚度(参照分图2(a))。在该磨削后的背面B贴合晶片固定带4(参照分图2(b))，并支持固定于环形框架F(参照分图2(c))。
从半导体晶片1剥离掩模一体型表面保护带3的表面保护带3a，并且其掩模材料层3b残留于半导体晶片1(参照分图3(a))，使掩模材料层3b剥出(参照分图3(b))。并且，从表面S侧对在图案面2以格子状等适当形成的多个切割道(未图示)照射激光L，将掩模材料层3b的与切割道相当的部分去除，使半导体晶片的切割道开口(参照分图3(c))。
在切断掩模材料层3b的激光照射中，可以使用照射紫外线或红外线的激光的激光照射装置。该激光照射装置以能够沿着半导体晶片1的切割道自如移动的方式配设激光照射部，能够照射为了去除掩模材料层3b而适当进行了控制的输出功率的激光。
需要说明的是，激光为CO2或YAG等，没有特别限定，其中YAG激光的三次谐波即355nm和CO2激光的10800nm的紫外线区域的激光能够适合用于本发明。即，这些激光对于各种材质的吸收率非常高，不会施加热应力，因此能够用于要求高品质的微细加工中，并且光束直径较长波长激光更集中，因此可进行更加微细的加工，能够适合用于本发明。
接着，从表面S侧利用SF6气体的等离子体P1进行处理，蚀刻在切割道部分剥出的半导体晶片1(参照分图4(a))，将其分割而单片化为各个芯片7(参照分图4(b))。接着，通过O2气体的等离子体P2而进行灰化(参照分图4(c))，去除残留于表面S的掩模材料层3b(参照分图5(a))。并且，最后将单片化的芯片7通过销M2顶出，通过弹性夹头(collet)M3吸附而拾取(参照分图5(b))。
此处，使用了SF6气体的半导体晶片的Si的蚀刻工艺也称为BOSCH工艺，其使露出的Si与将SF6等离子体化所生成的F原子反应而作为四氟化硅(SiF4)去除，也称为反应离子蚀刻(RIE)。另一方面，利用O2等离子体进行的掩模材料层的去除在半导体制造工艺中为也用作等离子体清洗机的方法，其也被称为灰化(ashing)，其为去除有机物的方法之一。是为了清洗残留于半导体器件表面的有机物残渣而进行的。
接着，对上述方法中使用的材料进行说明。需要说明的是，下述说明的材料是能够应用于本发明的所有掩模一体型表面保护带的材料，并不是限定应用于将掩模一体型表面保护带用于上述方法时的材料。
半导体晶片1是在单面具有形成有半导体元件的电路等的图案面2的硅晶片等，图案面2是形成有半导体元件的电路等的面，在俯视时具有切割道。
晶片固定带4保持半导体晶片1，需要具有即便暴露于等离子体切割工序也能承受的等离子体耐性。另外，在拾取工序中需要具有良好的拾取性，并且根据情况的不同也需要具有扩张性等。这样的晶片固定带4可以使用与上述表面保护带3a同样的带。另外，可以使用通常被称为切晶带的现有的等离子体切割方式中所利用的公知的切晶带。另外，为了使拾取后向粘晶工序的转移容易，也可以使用在粘合剂层与基材膜之间层积有粘晶用粘接剂的切晶-粘晶带。
为了进行等离子体切割和等离子体灰化，可以使用等离子体蚀刻装置。等离子体蚀刻装置是能够对半导体晶片1进行干式蚀刻的装置，在真空腔室内形成密闭处理空间，将半导体晶片1载置于高频侧电极，从与该高频侧电极相对设置的气体供给电极侧供给等离子体产生用气体。若对高频侧电极施加高频电压，则在气体供给电极与高频侧电极之间产生等离子体，因而利用该离子体。在发热的高频电极内循环制冷剂，防止因等离子体的热所导致的半导体晶片1的升温。
根据上述半导体芯片的制造方法(半导体晶片的处理方法)，通过使保护图案面2的表面保护带具有等离子体切割中的掩模功能，从而不需要用于设置现有的等离子体切割工艺中所用的抗蚀剂的光刻工序等。特别是，由于使用了表面保护带，因而在掩模的形成中无需印刷或转印等要求高度的位置对准的技术，能够简单地贴合于半导体晶片表面，能够通过激光装置简单地形成掩模。
另外，由于可利用O2等离子体去除掩模材料层3b，因而能够利用与进行等离子体切割的装置相同的装置去除掩模部分。此外，由于从图案面2侧(表面S侧)进行等离子体切割，因而在拾取作业前无需使芯片的上下反转。由于这些理由，能够使设备简化，能够大幅抑制工艺成本。
<第二实施方式[图6]>
本实施方式中，与第一实施方式的不同点在于，在第一实施方式中的剥离表面保护带3a的工序之前，包括对掩模一体型表面保护带3照射紫外线等放射线而使掩模材料层或粘合剂层固化的工序。其他工序与第一实施方式相同。
需要说明的是，本发明中，优选使掩模材料层固化，而不是粘合剂层。
即，在半导体晶片1的表面S侧贴合掩模一体型表面保护带3，在半导体晶片1的磨削后的背面B侧贴合晶片固定带4，并支持固定于环形框架F(参照分图2(c)、分图6(a))，之后从表面S侧向掩模一体型表面保护带3照射紫外线UV(参照分图6(b))。并且，使掩模一体型表面保护带3的掩模材料层3b固化后，去除表面保护带3a(参照分图6(c))而将掩模材料层3b剥出(参照分图3(b))。之后，转移至利用激光L切除与切割道相当的部分的掩模材料层3b的工序。
需要说明的是，紫外线的照射例如按照累积照射量为500mJ/cm2的方式，对掩模一体型表面保护带整体从基材膜侧照射紫外线。在紫外线照射中优选使用高压汞灯。
本实施方式中使用的掩模一体型表面保护带是将第一实施方式所示的掩模一体型表面保护带3中能够利用紫外线等放射线而固化的材质用于掩模材料层3b的掩模一体型表面保护带。
通过利用紫外线等使掩模材料层3b固化，从而使表面保护带3a与掩模材料层3b的剥离变得容易。
上述各实施方式为本发明的一例，本发明并不限定于这种方式，在不违反本发明的主旨的范围内可以进行各工艺中的公知的工艺的附加或删除、变更等。
实施例
下面，基于实施例来更详细地说明本发明，但本发明不限定于此。
实施例1
<掩模一体型表面保护带的制作>
将丙烯酸20mol％、丙烯酸丁酯70mol％、丙烯酸甲酯10mol％以记载的摩尔比混合，在乙酸乙酯溶液中进行聚合，由此合成(甲基)丙烯酸共聚物(重均分子量：40万、羟值：0mgKOH/g、酸值：48.8mgKOH/g、Tg：-23℃)。
在该(甲基)丙烯酸共聚物的溶液中，相对于该共聚物100质量份，混配作为固化剂的TETRAD-X[三菱瓦斯化学株式会社制造、环氧系固化剂]2.0质量份，得到粘合剂组合物A。
将甲基丙烯酸1.0mol％、丙烯酸-2-乙基己酯78mol％、丙烯酸-2-羟乙酯21mol％以记载的摩尔比混合，在乙酸乙酯溶液中进行聚合，由此得到重均分子量为70万的(甲基)丙烯酸共聚物的溶液。
使异氰酸2-甲基丙烯酰氧基乙酯[商品名：karenz MOI、昭和电工株式会社制造]与所得到的共聚物反应进行加成，由此得到含烯键式不饱和基团的(甲基)丙烯酸共聚物(重均分子量：70万、双键量：0.90meq/g、羟值：33.5mgKOH/g、酸值：5.5mgKOH/g、Tg：-68℃)。
相对于所得到的含烯键式不饱和基团的(甲基)丙烯酸共聚物100质量份，混配作为固化剂的Coronate L[日本聚氨酯工业株式会社制造、异氰酸酯系固化剂]1.0质量份、作为光自由基聚合引发剂的Irgacure 184(BASF公司制造)2.0质量份，混配作为紫外线吸收剂的LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)0.75质量份，得到掩模材料层形成用组合物B。
按照干燥后的厚度为30μm的方式将上述粘合剂组合物A涂布到剥离衬垫上，形成粘合剂层3ab。将该粘合剂层3ab贴合于厚度100μm的低密度聚乙烯(LDPE)膜的基材膜3aa(与粘合剂层贴合一侧的表面粗糙度Rz为0.5μm)上，得到厚度130μm的表面保护带3a。
此外，按照干燥后的厚度为10μm的方式将上述掩模材料层形成用组合物B涂布到剥离衬垫上，形成掩模材料层3b。将该掩模材料层3b贴合于上述表面保护带3a的剥下剥离衬垫而露出的粘合剂层3ab(由粘合剂组合物A形成的层)的表面，由此制作出掩模材料层3b的不与被粘接体接触的面侧的表面粗糙度Rz为1.0μm、总厚为140μm的紫外线固化型的掩模材料一体型表面保护带3。
即，在本发明的掩模一体型表面保护带的掩模材料层中，固化剂(Coronate L)处于与含烯键式不饱和基团的(甲基)丙烯酸共聚物等固化前的树脂发生了反应的状态。
需要说明的是，关于掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz，在具有粘合剂层的情况下，对贴附掩模材料层一侧的粘合剂层的表面粗糙度Rz进行调节，另一方面，在不具有粘合剂层的情况下，对贴附掩模材料层一侧的基材膜的表面的粗糙度Rz进行调节，由此调节成目标表面粗糙度的值。
此处，表面粗糙度Rz通过利用激光显微镜的表面粗糙度测定进行确认。
<半导体芯片的制造>
使用层压机DR8500III[商品名：日东精机株式会社制造]，在带切割线(切割道)的硅晶片(直径8英寸)表面贴合上述得到的紫外线固化型的掩模一体型表面保护带。
之后，使用DGP8760[商品名：株式会社迪思科制造]，将与贴合有上述掩模一体型表面保护带的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F[商品名：Lintec株式会社制造]，将磨削后的晶片从晶片背面侧装配至切晶带(晶片固定带)上，并用环形框架支持固定(工序(a))。
固定后，使用高压汞灯从紫外线固化型的掩模一体型表面保护带侧照射500mJ/cm2的紫外线，由此使掩模材料层3b与表面保护带3a之间的密合力降低，仅将表面保护带3a剥离，在晶片上仅残留掩模材料层3b。
接着，利用355nm波长的YAG激光或10800nm的波长的CO2激光去除切割线上的掩模材料层，使切割线开口(工序(b))。
之后，使用SF6气体作为等离子体产生用气体，以15μm/分钟的蚀刻速度从掩模材料层侧对硅晶片进行5分钟等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片(工序(c))。
接着，使用O2气体作为等离子体产生用气体，以1.5μm/分钟的蚀刻速度进行10分钟灰化，将掩模材料层3b去除(工序(d))。
之后，从切晶带侧照射紫外线(照射量200mJ/cm2)，使切晶带的粘合力降低，拾取芯片。
实施例2
在实施例1中，将掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz调节为1.5μm，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例3
在实施例1中，将掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz调节为0.2μm，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例4
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)的混配量从0.75质量份变更为1.5质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例5
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)变更为紫外线吸收剂LA-31(株式会社ADEKA制造、三唑骨架的紫外线吸收剂)，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例6
将实施例1中使用的掩模材料层形成用组合物B的紫外线吸收剂LA-F70(株式会社ADEKA制造、三嗪骨架的紫外线吸收剂)变更为紫外线吸收剂LA-31(株式会社ADEKA制造、三唑骨架的紫外线吸收剂)，并且将混配量从0.75质量份变更为0.5质量份，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
实施例7
不设置实施例1中形成的粘合剂层3ab，按照干燥后的厚度为10μm的方式将实施例1中使用的掩模材料层形成用组合物B涂布到剥离衬垫上，形成掩模材料层3b。将该掩模材料层3b直接贴合到实施例1中使用的基材膜上，由此制作出总厚110μm的紫外线固化型的掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
需要说明的是，掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz与实施例1同样地调节为目标表面粗糙度Rz。
实施例8
在实施例1中，代替掩模材料层形成用组合物B而使用紫外线吸收性聚合物，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
需要说明的是，紫外线吸收性聚合物使用VANARESIN UVA-5080和VANARESIN UVA-7075[均为新中村化学工业株式会社制造]的等质量的混合物。
比较例1
在实施例1中，将掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz调节为2.0μm，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
比较例2
在实施例1中，将掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz调节为0.05μm，除此以外与实施例1同样地制作掩模一体型表面保护带，与实施例1同样地制造半导体芯片。
此处，紫外线吸收剂的LA-F70、LA-31(均为株式会社ADEKA制造)和紫外线吸收性聚合物的VANARESIN UVA-5080、VANARESIN UVA-7075[均为新中村化学工业株式会社制造]为下述的化学结构。
【化2】
<特性和性能评价>
以下述试验例1的方式测定、算出如上所述得到的各掩模材料层3b的平行光线吸收率。
另外，在实施例1～6和8以及比较例1和2中，以下述试验例2的方式进行所剥离的表面保护带3a的剥离性评价，在实施例7中，以下述试验例2的方式进行所剥离的基材膜3a的剥离性评价。
此外，以下述试验例3和4的方式进行实施例1～8以及比较例1和2中制作的各掩模一体型表面保护带的晶片切割道部的切断性与掩模材料层的去除性的评价。
[试验例1]掩模材料层的平行光线吸收率的评价
利用下述方法测定掩模材料层在波长355nm和10800nm下的平行光线透过率。
使用紫外可见分光光度计UV-1800(株式会社岛津制作所制造)，将掩模材料层安装至夹具，测定波长355nm、10800nm下的平行光线透过率。下式中，作为平行光线透过率，使用355nm和10800nm两种平行光线透过率中值更高的一者，计算出平行光线吸收率。
需要说明的是，掩模材料层的平行光线透过率是制作与所制作的各掩模一体型表面保护带中的掩模材料层的厚度为相同厚度的测定用掩模材料样品并测定得到的值。
平行光线吸收率[％]＝100－平行光线透过率[％]
[试验例2]表面保护带或基材膜的剥离性评价
关于上述半导体芯片的制造工序的工序(b)中的紫外线照射后的掩模一体型表面保护带，用手剥离间隔件(表面保护带或基材膜)，在其剥离时确认掩模材料层的掩模材料是否从粘合剂层或基材膜剥离，根据下述基准对剥离性进行评价。
-表面保护带或基材膜的剥离性的评价基准-
◎：能够以弱的力简单地仅将表面保护带或基材膜剥离。
○：剥离需要稍强的力，但能够仅将表面保护带或基材膜剥离。
×：无法剥离，或连同掩模材料层一起被剥离。
[试验例3]利用激光照射的晶片切割道部的切断性
在上述半导体芯片的制造工序的工序(b)中，在各实施例和比较例中对掩模材料层照射355nm的YAG激光，将掩模材料层的与切割道相当的部分去除，使半导体晶片的切割道开口，根据下述评价基准对此时的切断性进行评价。
具体而言，利用fθ透镜，将平均输出功率2.5W、重复频率1kHz的YAG激光的第三高频(355nm)从掩模材料层侧在硅晶片表面聚光成直径25μm，通过流电扫描仪(galvanoscanner)照射激光。
激光的照射以2.5mm/秒的速度进行扫描，每1条线重复进行1次激光照射，由此将掩模材料层的与切割道相当的部分去除，使半导体晶片的切割道开口，评价此时的切断性。
-利用激光照射的晶片切割道部的切断性的评价基准-
◎：切割道能够开口，未产生掩模材料层的残渣物。
○：切割道能够开口，但产生了掩模材料层的残渣物。
×：无法去除掩模材料层，切割道无法开口。
[试验例4]利用O2等离子体灰化的掩模材料层的去除性评价
在上述半导体芯片的制造工序的工序(d)中，使用激光显微镜[商品名：VK-X100、KEYENCE株式会社制造]，以表面的横640μm×纵480μm的范围中的三维信息(放大率400倍)调查各实施例和比较例中的O2等离子体灰化(以1.5μm/分钟的蚀刻速度进行10分钟灰化)后有无掩模材料层的掩模材料的残留。具体而言，在半导体晶片的表面，对于圆的中心、以及位于在圆的中心以直角相交的两条线上且距离圆的中心为相等距离的4点的共计5点(均为横640μm×纵480μm的范围内)，确认掩模材料层有无残留。
-掩模材料层的去除性的评价基准-
○：未观测到掩模材料层的残留(作为无残留，在表中记为“无”)。
×：明显观察到掩模材料层的残留(作为有残留，在表中记为“有”)。
将试验例1～4中得到的结果示于下述表1和2。
此处，实施例8的栏中的“-”是指未混配紫外线吸收剂。
另外，比较例2的栏中的“-”是指在“利用激光照射的晶片切割道部的切断性”的评价中，掩模材料层在剥离间隔件(表面保护带)时发生剥离，无法评价。
另一方面，“利用O2等离子体灰化的掩模材料层的去除性”中的“-”是指由于无法进行上述“利用激光照射的晶片切割道部的切断性”的评价，因而未进行试验例4的评价。
【表1】
【表2】
比较例1 比较例2
掩模材料表面粗糙度Rz[μm] 2.0 0.05
紫外线吸收剂 LA-F70 LA-F70
紫外线吸收剂混配质量份 0.75 0.75
粘合剂层的有无 有 有
紫外线吸收性聚合物 无 无
掩模材料从基材的剥离 无 有
平行光线吸收率[％] 30 94
利用激光照射的晶片切割道部的切断性 × -
利用O<sub>2</sub>等离子体灰化的掩模材料层的去除性 〇 -
由上述实施例1～8和比较例1、2中的各试验例的结果可知，在对半导体晶片进行加工而制造半导体芯片时，通过使用本发明的掩模一体型表面保护带，能够仅将掩模一体型表面保护带3贴附于半导体晶片的图案面，仅仅从所贴附的掩模一体型表面保护带3将表面保护带3a剥离、或者在与基材膜接触地具有掩模材料层3b的情况下将基材膜3a剥离，就能够不产生残胶而简单地形成掩模。
而且可知：通过使用本发明的掩模一体型表面保护带，通过激光照射能够没有问题地使半导体晶片的切割道开口，进而，掩模材料层3b可通过O2等离子体更可靠地去除，能够高度地抑制不良芯片的产生。
结合其实施方式对本发明进行了说明，但本申请人认为，只要没有特别指定，则本发明在说明的任何细节均不被限定，应当在不违反所附权利要求书所示的发明精神和范围的情况下进行宽泛的解释。
本申请要求基于2017年10月18日在日本进行专利提交的日本特愿2017-202234的优先权，将其参照于此并将其内容作为本说明书记载内容的一部分引入。
符号说明
1 半导体晶片
2 图案面
3 掩模材料一体型表面保护带
3a 表面保护带(基材膜与粘合剂层)或基材膜
3aa 表面保护带的基材膜
3ab 表面保护带的粘合剂层
3b 掩模材料层
4 晶片固定带
4a 粘合剂层或粘接剂层
4b 基材膜
7 芯片(也称为半导体芯片)
S 表面
B 背面
M1 晶片磨削装置
M2 销
M3 弹性夹头
F 环形框架
L 激光
P1 SF6气体的等离子体
P2 O2气体的等离子体

Claims (11)

1.一种等离子体切割用掩模材料，其为用于等离子体工序的掩模材料，其特征在于，
所述掩模材料的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm。
2.一种掩模一体型表面保护带，其为用于半导体芯片的制造的掩模一体型表面保护带，其至少具有基材膜和设置于该基材膜上的掩模材料层，其特征在于，
所述掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm。
3.如权利要求2所述的掩模一体型表面保护带，其特征在于，
所述掩模材料层与所述基材膜接触地设置、或隔着粘合剂层而设置。
4.如权利要求2或3所述的掩模一体型表面保护带，其特征在于，所述掩模材料层在355nm～10800nm的波长区域中的平行光线吸收率为50％以上。
5.如权利要求2～4中任一项所述的掩模一体型表面保护带，其特征在于，所述掩模材料层含有树脂和至少一种紫外线吸收剂，该紫外线吸收剂为具有选自三嗪骨架、二苯甲酮骨架、苯并三唑骨架和苯甲酸酯骨架中的任一种骨架的化合物，
所述掩模材料层中的所述紫外线吸收剂的含量相对于所述树脂100质量份为0.5质量份～1.5质量份。
6.如权利要求2～4中任一项所述的掩模一体型表面保护带，其特征在于，所述掩模材料层含有具有紫外线吸收骨架的(甲基)丙烯酸聚合物。
7.如权利要求5或6所述的掩模一体型表面保护带，其特征在于，所述掩模材料层为辐射固化型。
8.如权利要求2～6中任一项所述的掩模一体型表面保护带，其特征在于，所述掩模材料层隔着粘合剂层而设置，构成所述粘合剂层的粘合剂为压敏型粘合剂。
9.如权利要求2～8中任一项所述的掩模一体型表面保护带，其特征在于，所述基材膜至少具有聚烯烃树脂层。
10.一种半导体芯片的制造方法，其为使用掩模一体型表面保护带的半导体芯片的制造方法，该掩模一体型表面保护带至少具有基材膜和设置于该基材膜上的掩模材料层，该制造方法的特征在于，
所述掩模材料层的不与被粘接体接触的面侧的表面粗糙度Rz为0.1μm～1.5μm，
该制造方法包括下述工序(a)～(d)，
[工序]
(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框架进行支持固定的工序；
(b)从所述掩模一体型表面保护带至少将所述基材膜剥离而使掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体以所述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)去除所述掩模材料层的工序。
11.如权利要求10所述的半导体芯片的制造方法，其特征在于，
所述掩模材料层与所述基材膜接触地设置、或隔着粘合剂层而设置，
在所述工序(b)中，为了使所述掩模材料层露出于表面，将所述基材膜剥离，或将所述基材膜与所述粘合层一体地剥离。
CN201880003768.0A 2017-10-18 2018-10-15 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法 Active CN109937469B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017202234A JP6782215B2 (ja) 2017-10-18 2017-10-18 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP2017-202234 2017-10-18
PCT/JP2018/038302 WO2019078153A1 (ja) 2017-10-18 2018-10-15 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法

Publications (2)

Publication Number Publication Date
CN109937469A true CN109937469A (zh) 2019-06-25
CN109937469B CN109937469B (zh) 2023-09-08

Family

ID=66173323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880003768.0A Active CN109937469B (zh) 2017-10-18 2018-10-15 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法

Country Status (6)

Country Link
US (1) US11437243B2 (zh)
JP (1) JP6782215B2 (zh)
KR (1) KR102339492B1 (zh)
CN (1) CN109937469B (zh)
TW (1) TWI689000B (zh)
WO (1) WO2019078153A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191706B1 (ko) * 2017-02-24 2020-12-16 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 테이프 및 그것을 이용하는 반도체 칩의 제조 방법
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP7198712B2 (ja) 2019-04-11 2023-01-04 株式会社小糸製作所 車両用灯具
JP2024047867A (ja) * 2022-09-27 2024-04-08 日東電工株式会社 粘着シート

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305781A (ja) * 2006-05-11 2007-11-22 Renesas Technology Corp 半導体装置の製造方法
JP2015005696A (ja) * 2013-06-24 2015-01-08 旭化成イーマテリアルズ株式会社 半導体発光素子用ウェハ、エピタキシャルウェハ、及び半導体発光素子
JP2016021491A (ja) * 2014-07-14 2016-02-04 セイコーエプソン株式会社 エッチング方法
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP4762671B2 (ja) * 2005-10-26 2011-08-31 古河電気工業株式会社 ダイシングテープ、および半導体ウェハダイシング方法
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7659140B2 (en) * 2007-03-30 2010-02-09 Stats Chippac Ltd. Integrated circuit system with a debris trapping system
US20090020511A1 (en) * 2007-07-17 2009-01-22 Kommera Swaroop K Ablation
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
KR101603799B1 (ko) * 2008-01-23 2016-03-16 세키스이가가쿠 고교가부시키가이샤 합판 유리용 중간막, 및 합판 유리
JP5641634B2 (ja) * 2008-03-13 2014-12-17 日東電工株式会社 粘着剤組成物、粘着剤層、粘着部材および画像表示装置、並びに画像表示装置からの光学フィルムの剥離方法および表示パネルの取り出し方法
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US10307862B2 (en) * 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8487440B2 (en) * 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices
US8513363B2 (en) * 2010-10-29 2013-08-20 Cheil Industries, Inc. Adhesive composition
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US20150332970A1 (en) * 2014-05-16 2015-11-19 Wei-Sheng Lei Carrier with thermally resistant film frame for supporting wafer during singulation
US9627259B2 (en) * 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
US10816710B2 (en) * 2016-03-18 2020-10-27 Samsung Sdi Co., Ltd. Polarizing plate for light emitting display device and light emitting display device including same
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
US10818553B2 (en) * 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing
JP7128054B2 (ja) * 2018-08-07 2022-08-30 株式会社ディスコ ウェーハの加工方法
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305781A (ja) * 2006-05-11 2007-11-22 Renesas Technology Corp 半導体装置の製造方法
JP2015005696A (ja) * 2013-06-24 2015-01-08 旭化成イーマテリアルズ株式会社 半導体発光素子用ウェハ、エピタキシャルウェハ、及び半導体発光素子
JP2016021491A (ja) * 2014-07-14 2016-02-04 セイコーエプソン株式会社 エッチング方法
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ

Also Published As

Publication number Publication date
KR20190051000A (ko) 2019-05-14
JP6782215B2 (ja) 2020-11-11
WO2019078153A1 (ja) 2019-04-25
TW201931448A (zh) 2019-08-01
US11437243B2 (en) 2022-09-06
JP2019075512A (ja) 2019-05-16
KR102339492B1 (ko) 2021-12-15
TWI689000B (zh) 2020-03-21
CN109937469B (zh) 2023-09-08
US20190295851A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
CN109699189A (zh) 掩模一体型表面保护带和使用其的半导体芯片的制造方法
CN109937469A (zh) 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法
JP5603757B2 (ja) レーザーダイシング用粘着シート及び半導体装置の製造方法
KR101793583B1 (ko) 반도체 장치 제조용 가접착제, 그것을 사용한 접착성 지지체, 및 반도체 장치의 제조방법
KR102149775B1 (ko) 마스크 일체형 표면 보호 필름
KR102282587B1 (ko) 반도체 칩의 제조 방법
JP6845134B2 (ja) マスク一体型表面保護テープ
CN108713240A (zh) 掩模一体型表面保护带
EP2998987A1 (en) Laser dicing sheet and method for manufacturing chip body
JP5059559B2 (ja) レーザーダイシングシートおよびチップ体の製造方法
KR102294737B1 (ko) 반도체 칩의 제조 방법
KR102306372B1 (ko) 박리 라이너 부착 마스크 일체형 표면 보호 테이프
CN109716502A (zh) 掩模一体型表面保护带
JP5314308B2 (ja) レーザーダイシング・ダイボンド兼用シートおよびチップ複合体の製造方法
KR100323949B1 (ko) 자외선 경화형 점착제 조성물 및 반도체 웨이퍼 가공용점착시트
JP2008166727A (ja) レーザーダイシングシートおよびチップ体の製造方法
JP2019134091A (ja) マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant