CN108713240A - 掩模一体型表面保护带 - Google Patents

掩模一体型表面保护带 Download PDF

Info

Publication number
CN108713240A
CN108713240A CN201780014632.5A CN201780014632A CN108713240A CN 108713240 A CN108713240 A CN 108713240A CN 201780014632 A CN201780014632 A CN 201780014632A CN 108713240 A CN108713240 A CN 108713240A
Authority
CN
China
Prior art keywords
mask
layer
surface protection
protection band
mask material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014632.5A
Other languages
English (en)
Other versions
CN108713240B (zh
Inventor
五岛裕介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Publication of CN108713240A publication Critical patent/CN108713240A/zh
Application granted granted Critical
Publication of CN108713240B publication Critical patent/CN108713240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Abstract

一种掩模一体型表面保护带，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护带，其中，掩模一体型表面保护带在基材膜上依序具有放射线固化型粘合剂层和放射线固化型掩模材料层，在下述工序(b)中，在放射线照射前，粘合剂层与掩模材料层之间剥离，在放射线放射后，掩模材料层与图案面剥离。[工序(a)～(d)]：(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；(b)从掩模一体型表面保护带将基材膜与上述粘合剂层一体地剥离而使掩模材料层露出于表面，之后利用激光将掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；(c)通过SF6等离子体以上述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；(d)通过O2等离子体去除上述掩模材料层的灰化工序。

Description

掩模一体型表面保护带
技术领域
本发明涉及掩模一体型表面保护带。
背景技术
近来半导体芯片向薄膜化、小芯片化的发展显著，尤其是对于存储卡或智能卡这样的内置有半导体IC芯片的IC卡而言要求薄膜化，而且，对于LED、LCD驱动用器件等要求小芯片化。认为今后随着这些需要的增加，半导体芯片的薄膜化、小芯片化的需求会进一步提高。
这些半导体芯片可通过以下方式获得，即，将半导体晶片在背面研磨工序或蚀刻工序等中薄膜化成规定厚度后，经切割工序分割成各个芯片。在该切割工序中，使用通过切割刀片而切断的刀片切割方式。在刀片切割方式中，切断时刀片所引起的切削阻力直接施加到半导体晶片。因此，有时会因该切削阻力而使半导体芯片产生微小的缺损(碎片(chipping))。碎片产生不仅有损半导体芯片的外观，而且根据情况的不同有可能因抗弯强度不足而导致拾取时的芯片破损，甚至连芯片上的电路图案也会破损。另外，这种利用刀片进行的物理切割工序中，无法使作为芯片彼此的间隔的切口(kerf)(也称为切割线(scribeline)、切割道(street))的宽度窄于具有厚度的刀片宽度。其结果，能够由一片晶片取得的芯片的数量(收率)变少。此外，还存在晶片的加工时间长的问题。
除刀片切割方式以外，在切割工序中还利用各种方式。
例如，包括下述DBG(先切割)方式，该方式鉴于使晶片薄膜化后进行切割的困难度，而先仅以规定的厚度在晶片形成槽，然后进行磨削加工，同时进行薄膜化与向芯片的单片化。根据该方式，虽然切口宽度与刀片切割工序相同，但具有芯片的抗弯强度提升并能够抑制芯片破损的优点。
另外，包括利用激光进行切割的激光切割方式。
根据激光切割方式，也有能够使切口宽度窄、并且成为干式工艺的优点。但存在因利用激光进行切断时的升华物而污染晶片表面的不良情况，有时需要利用规定的液状保护材料对晶片表面进行保护的前处理。另外，虽说为干式工艺，但尚未实现完全的干式工艺。需要说明的是，与刀片切割方式相比，激光切割方式能够使处理速度高速化。但是，在逐一生产线进行加工时并无变化，且在极小芯片的制造中相应地要花费时间。
另外，也有以水压进行切割的喷水(water jet)方式等使用湿式工艺的方式。
在该方式中，在MEMS器件或CMOS传感器等需要高度地抑制表面污染的材料中有可能引起问题。另外，在切口宽度的窄小化方面存在限制，所得到的芯片的收率也低。
另外，还已知在晶片的厚度方向上通过激光而形成改性层，并扩张、分割而单片化的隐形切割(stealth dicing)方式。
该方式具有能够使切口宽度为零、能利用干式进行加工的优点。然而，有因改性层形成时的热历史而使芯片抗弯强度降低的倾向，另外，在扩张、分割时有时会产生硅屑。此外，与相邻芯片的碰撞有可能引起抗弯强度不足。
此外，作为将隐形切割与先切割合并的方式，有应对窄划线宽度的芯片单片化方式，该方式在薄膜化之前先以规定的厚度形成改性层，然后从背面进行磨削加工而同时进行薄膜化与向芯片的单片化。
该技术可改善上述工艺的缺点，在晶片背面磨削加工中利用应力将硅的改性层劈开而单片化，因此具有切口宽度为零而芯片收率高、抗弯强度也提升的优点。但是，由于在背面磨削加工中进行单片化，因而有时会发现芯片端面与相邻芯片碰撞而导致芯片角缺损的现象。
除此之外，还有等离子体切割方式(例如，参照专利文献1)。
等离子体切割方式为下述方法：通过用等离子体选择性地蚀刻未被掩模覆盖的部位，从而对半导体晶片进行分割。若使用该切割方法，则能够选择性地进行芯片的分割，即便切割线弯曲也能没有问题地分割。另外，由于蚀刻速率非常高，因而近年来一直被视为最适于芯片分割的工艺之一。
现有技术文献
专利文献
专利文献1：日本特开2007-19385号公报
发明内容
发明所要解决的课题
在等离子体切割方式中，将六氟化硫(SF6)或四氟化碳(CF4)等与晶片的反应性非常高的氟系气体用作等离子体产生用气体，由于其蚀刻速率高，因而对于不进行蚀刻的面必须利用掩模进行保护，需要事先形成掩模。
为了形成该掩模，如专利文献1中记载的那样，通常采用下述技术：在晶片的表面涂布抗蚀剂后，利用光刻工艺去除与切割道相当的部分而形成掩模。因此，为了进行等离子体切割，需要等离子体切割设备以外的光刻工序设备，存在芯片成本升高的问题。
另外，在等离子体蚀刻后处于残留有掩模(抗蚀膜)的状态，因而为了去除掩模需要使用大量的溶剂，即便如此有时也无法完全去除掩模，有时还会产生不良芯片。
此外，由于经过利用抗蚀剂的遮蔽工序，因而还存在整体的处理工艺变长的不良情况。
半导体芯片的厚度近年来具有越来越薄的趋势，在将半导体晶片背面进行背面磨削至如此薄的情况下，也需要与半导体晶片的图案面良好地密合而有效地保护图案面。
并且，在掩模一体型表面保护带中，在半导体晶片的背面磨削后，为了仅使掩模材料(层)残留在半导体晶片的图案面上，从掩模一体型表面保护带在粘合剂层与掩模材料层之间进行剥离，因此该剥离必须容易且能够无残胶地进行剥离。
在上述剥离中，需要能够使掩模材料层简单地露出于晶片表面，需要利用SF6等离子体更可靠地、高精度地将晶片切割成芯片。进而在等离子体切割后(晶片的分割后)，需要利用O2等离子体更可靠地去除掩模材料层的掩模材料而高度地抑制不良芯片的产生。
但是，在上述工序中，有时需要重贴已在图案面贴合过的掩模材料(层)。
该情况下，根据本发明人的研究，重要的是能够无残胶地完全剥离图案面上的掩模材料(层)，但在现有技术中，未必达到令人满意的水平。
因此，本发明的课题在于提供一种掩模一体型表面保护带，其用于等离子体切割方式，并且薄膜化的程度较大的背面磨削工序中的半导体晶片的图案面的保护性、表面保护带从掩模材料层的剥离性、半导体晶片上的掩模材料的重贴性和掩模材料的去除性优异，残胶少、不良芯片的产生少、并且无需光刻工艺。
除此之外，其课题在于提供一种掩模一体型表面保护带，其能够如此高程度地抑制不良芯片的产生、且生产率高、加工工艺短、可低成本地制造。
用于解决课题的手段
本发明的上述课题可通过以下的手段解决。
[1]一种掩模一体型表面保护带，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护带，其特征在于，
上述掩模一体型表面保护带在基材膜上依序具有放射线固化型粘合剂层和放射线固化型掩模材料层，在下述工序(b)中，在放射线照射前，该粘合剂层与该掩模材料层之间剥离，在放射线放射后，该掩模材料层与图案面剥离。
[工序(a)～(d)]
(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从上述掩模一体型表面保护带将上述基材膜与上述粘合剂层一体地剥离而使上述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体以上述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除上述掩模材料层的灰化工序。
[2]如[1]所述的掩模一体型表面保护带，其特征在于，利用放射线照射进行固化前的上述掩模材料层与上述粘合剂层之间的密合力为2.0N/25mm以下。
[3]如[1]或[2]所述的掩模一体型表面保护带，其特征在于，上述掩模材料层和上述粘合剂层均含有(甲基)丙烯酸系共聚物和放射线聚合性化合物，该放射线聚合性化合物具有2官能或3官能以上的放射线聚合性官能团且重均分子量为2,000～20,000的范围。
[4]如[3]所述的掩模一体型表面保护带，其特征在于，上述掩模材料层所含有的上述(甲基)丙烯酸系共聚物和上述粘合剂层所含有的上述(甲基)丙烯酸系共聚物的玻璃化转变温度(Tg)均为-25℃～-5℃，该(甲基)丙烯酸系共聚物的至少一者的酸值为0mgKOH/g～10mgKOH/g。
[5]如[1]～[4]中任一项所述的掩模一体型表面保护带，其特征在于，上述掩模材料层和上述粘合剂层中所用的固化剂均为异氰酸酯系固化剂。
[6]如[1]～[5]中任一项所述的掩模一体型表面保护带，其特征在于，上述掩模材料层和上述粘合剂层中所用的固化剂均为环氧系固化剂。
发明效果
根据本发明，能够提供一种掩模一体型表面保护带，其用于等离子体切割方式，并且薄膜化的程度较大的背面磨削工序中的半导体晶片的图案面的保护性、表面保护带从掩模材料层的剥离性、半导体晶片上的掩模材料的重贴性和掩模材料的去除性优异，残胶少、不良芯片的产生少、并且无需光刻工艺。
除此之外，能够提供一种掩模一体型表面保护带，其能够如此高程度地抑制不良芯片的产生、且生产率高、加工工艺短、可低成本地制造。
本发明的上述和其他特征及优点可适当参照附图由下述记载的内容进一步明确。
附图说明
图1是本发明的掩模一体型表面保护带的示意性概略截面图。
图2是说明在使用本发明的掩模一体型表面保护带的至对半导体晶片贴合表面保护带为止的工序的概略截面图。分图2(a)表示半导体晶片，分图2(b)表示贴合掩模一体型表面保护带的情况，分图2(c)表示贴合有掩模一体型表面保护带的半导体晶片。
图3是说明在使用本发明的掩模一体型表面保护带的至半导体晶片的薄膜化与固定为止的工序的概略截面图。分图3(a)表示半导体晶片的薄膜化处理，分图3(b)表示贴合晶片固定带的情况，分图3(c)表示将半导体晶片固定于环形框的状态。
图4是说明使用本发明的掩模一体型表面保护带的至掩模形成的工序的概略截面图，分图4(a)表示残留掩模材料层而从掩模一体型表面保护带剥掉表面保护带的情况，分图4(b)表示掩模一体型表面保护带的掩模材料层已露出的状态，分图4(c)表示利用激光切除与切割道相当的掩模材料层的工序。
图5是说明使用本发明的掩模一体型表面保护带的等离子体切割与等离子体灰化的工序的概略截面图，分图5(a)表示进行等离子体切割的情况，分图5(b)表示单片化为芯片的状态，分图5(c)表示进行等离子体灰化的情况。
图6是说明使用本发明的掩模一体型表面保护带的至拾取芯片为止的工序的概略截面图，分图6(a)表示去除了掩模材料层的状态，分图6(b)表示拾取芯片的情况。
图7是说明使用本发明的掩模一体型表面保护带进行掩模材料层的重贴的工序的概略截面图，示出下述情况：如分图7(a)那样将本发明的掩模一体型表面保护带贴合于半导体晶片，如分图7(b)那样仅使掩模材料层残留，如分图7(c)那样为了重贴掩模材料层而再贴合表面保护带，从粘合剂层进行紫外线照射，如分图7(d)那样将掩模材料层剥离。
具体实施方式
本发明的掩模一体型表面保护带用于通过等离子体切割将半导体晶片分割、单片化而得到半导体芯片的方法。
如以下所说明的那样，通过使用本发明的掩模一体型表面保护带，不需要在等离子体切割工序之前的光刻工艺，能够大幅抑制半导体芯片或半导体制品的制造成本。
并且，需要重贴已在图案面贴合过一次的掩模材料(层)的情况下，能够无残胶地完全剥离图案面上的掩模材料(层)。
如图1所示，本发明的掩模一体型表面保护带3在基材膜3aa上具有放射线固化型粘合剂层3ab，在该粘合剂层上具有掩模材料层，该掩模材料层为放射线固化型掩模材料层3b。
此处，在基材膜3aa上具有放射线固化型粘合剂层3ab的部分为表面保护带3a。
本发明的掩模一体型表面保护带用于切割方式为如上所述的等离子体切割方式，即，其是用于等离子体切割方式的掩模一体型表面保护带。
更具体而言，在由半导体晶片得到半导体芯片时，可以用于包括通过等离子体切割将晶片分割、单片化的工序的半导体芯片的制造。
并且，如上所述为不需要光刻工艺的掩模一体型表面保护带。
本发明的掩模一体型表面保护带用于半导体晶片的加工，在半导体晶片的背面磨削时为了保护图案面(表面)而贴合于该图案面来使用。
本发明的掩模一体型表面保护带的粘合剂层和掩模材料层均为放射线照射型。
因此，如分图7(a)那样在利用放射线照射进行固化前的剥离工序中掩模材料层与粘合剂层剥离，需要重贴已在图案面上贴合过一次的掩模材料(层)的情况下，掩模材料层为放射线照射型，因此如分图7(c)那样从粘合剂层侧照射紫外线等放射线，从而如分图7(d)那样能够无残胶地完全剥离图案面上的掩模材料(层)。另外，粘合剂层为放射线照射型，因此粘合剂层与掩模材料层均进行交联，因此实质上成为一体，粘合剂层与掩模材料层之间的剥离变得困难。
需要说明的是，在本发明中，可以省略分图7(b)的工序。
以下，结合半导体芯片的制造工序(半导体晶片的加工工序)对本发明的掩模一体型表面保护带进行详细说明。
本发明的掩模一体型表面保护带进一步优选用于至少包括下述工序(a)～(d)的半导体芯片的制造。
即，本发明的掩模一体型表面保护带是包括下述工序(a)～(d)的半导体芯片的制造用的掩模一体型表面保护带。
[工序(a)～(d)]
(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从上述掩模一体型表面保护带将上述基材膜与上述粘合剂层一体地剥离(即，从掩模一体型表面保护带剥离表面保护带)而使上述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体以上述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除上述掩模材料层的灰化工序。
应用本发明的掩模一体型表面保护带的上述半导体芯片的制造方法优选在上述工序(d)之后包括下述工序(e)。另外，在包括下述工序(e)的情况下，优选在该工序(e)之后进一步包括下述工序(f)。
(e)从晶片固定带拾取半导体芯片的工序
(f)将拾取的半导体芯片转移至粘晶工序的工序
本发明的掩模一体型表面保护带如上所述具有基材膜、设置于该基材膜上的放射线固化型粘合剂层和设置于该粘合剂层上的放射线固化型掩模材料层。在本发明中，有时将由基材膜和设置于该基材膜上的粘合剂层构成的层积体如图1所示那样称为表面保护带(表面保护带3a)。即，本发明的掩模一体型表面保护带是在表面保护带的粘合剂层上进一步设置有掩模材料层的层积结构的带。
本发明的掩模一体型表面保护带的粘合剂层和掩模材料层为放射线固化型(即，具有通过放射线照射而固化的特性)。
在本发明的掩模一体型表面保护带的情况下，在上述工序(b)中，包括不照射放射线，而从上述掩模一体型表面保护带将上述基材膜与上述粘合剂层一体地剥离而使掩模材料层露出于表面的工序。
通过照射放射线使粘合剂层和掩模材料(层)固化，由此掩模材料层与粘合剂层的层间密合性提高，因此在需要对半导体晶片重贴掩模材料时，能够再次将表面保护带贴合于在半导体晶片上露出的掩模材料上，照射放射线，去除掩模材料(层)。
以下，包括作为使用本发明的掩模一体型表面保护带的用途的在半导体芯片的制造方法中应用的工序(a)～(d)在内，进行详细说明。
下面，参照附图对使用本发明的掩模一体型表面保护带的半导体芯片的制造方法(下文中简称为“应用本发明的制造方法”)的优选实施方式进行说明。但除本发明中的规定的事项外，本发明并不限于下述实施方式。另外，各附图所示的方式为用于容易理解本发明的示意图，关于各部件的尺寸、厚度或相对大小关系等，为了便于说明而有时会改变大小，并非直接显示实际的关系。另外，除本发明中规定的事项外，并不限于这些附图所示的外形、形状。
需要说明的是，关于下述实施方式中所用的装置和材料等，只要没有特别声明，则可以使用以往用于半导体晶片加工的通常的装置和材料等，其使用条件也可以在通常的使用方法的范围内根据目的而适当地设定、优化。另外，关于各实施方式中共通的材质、结构、方法、效果等则省略重复记载。
参照图2～图6，对应用本发明掩模一体型表面保护带的制造方法进行说明。
半导体晶片1在其表面S具有形成有半导体元件的电路等的图案面2(参照分图2(a))。在该图案面2贴合本发明的掩模一体型表面保护带3，该本发明的掩模一体型表面保护带3在基材膜3aa上设置有粘合剂层3ab的表面保护带3a的粘合剂层3ab上进一步设置了掩模材料层3b(参照分图2(b))，从而得到图案面2被本发明的掩模一体型表面保护带3所被覆的半导体晶片1(参照分图2(c))。
接着，利用晶片磨削装置M1对半导体晶片1的背面B进行磨削，减薄半导体晶片1的厚度(参照分图3(a))。在该磨削后的背面B贴合晶片固定带4(参照分图3(b))，并支持固定于环形框F(参照分图3(c))。
从半导体晶片1剥离掩模一体型表面保护带3的表面保护带3a，并且其掩模材料层3b残留于半导体晶片1(参照分图4(a))，将掩模材料层3b剥出(参照分图4(b))。并且，从表面S侧对在图案面2呈格子状等适当形成的多个切割道(未图示)照射CO2激光L，将掩模材料层3b的与切割道相当的部分去除，使半导体晶片的切割道开口(参照分图4(c))。
接着，从表面S侧利用SF6气体的等离子体P1进行处理，蚀刻在切割道部分露出的半导体晶片1(参照分图5(a))，将其分割而单片化为各个芯片7(参照分图5(b))，其次通过O2气体的等离子体P2进行灰化(参照分图5(c))，去除残留于表面S的掩模材料层3b(参照分图6(a))。并且，最后将单片化的芯片7通过销M2顶出，通过弹性夹头(collet)M3吸附而拾取(参照分图6(b))。
此处，使用了SF6气体的半导体晶片的Si的蚀刻工艺也称为BOSCH工艺，其使露出的Si与将SF6等离子体化而生成的F原子反应而作为四氟化硅(SiF4)去除，也称为反应离子蚀刻(RIE)。另一方面，利用O2等离子体进行的去除在半导体制造工艺中为也用作等离子体清洗机的方法，其也被称为灰化(ashing)，其为去除有机物的方法之一。是为了清洗残留于半导体器件表面的有机物残渣而进行的。
接着，对掩模一体型表面保护带3中使用的材料和上述工序中使用的材料进行说明。
需要说明的是，除掩模一体型表面保护带3中使用的材料以外，上述工序中使用的材料并不限于下述所说明的材料。
半导体晶片1是在单面具有形成有半导体元件的电路等的图案面2的硅晶片等，图案面2是形成有半导体元件的电路等的面，在俯视时具有切割道。
本发明的掩模一体型表面保护带3具有在基材膜3aa上设置有粘合剂层3ab、进而在粘合剂层3ab上设置有掩模材料层3b的构成，具有保护形成于图案面2的半导体元件的功能。即，在后续工序的晶片薄膜化工序(背面磨削工序)中以图案面2支持半导体晶片1而对半导体晶片的背面进行磨削，因而掩模一体型表面保护带3需要承受该磨削时的负荷。因此，与单纯的抗蚀膜等不同，掩模一体型表面保护带3具有仅被覆形成于图案面的元件的厚度，其按压阻力低，而且以不引起磨削时的灰尘或磨削水等渗入的方式而尽可能使元件密合，密合性高。
在本发明的掩模一体型表面保护带3中，基材膜3aa由塑料或橡胶等构成，作为其材质可以举出例如：聚乙烯、聚丙烯、乙烯-丙烯共聚物等聚烯烃树脂、聚-1-丁烯、聚-4-甲基1-戊烯、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、离聚物等α-烯烃的均聚物或共聚物或者它们的混合物、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚苯硫醚、聚醚酰亚胺、聚酰亚胺、聚碳酸酯、聚甲基丙烯酸甲酯、聚氨酯、苯乙烯-乙烯-丁烯或戊烯系共聚物等单一成分或者2种以上混合而成的成分、以及在这些中混配有除这些以外的树脂或填充材料、添加剂等而成的树脂组合物，可以根据要求特性而任意选择。
基材膜3aa优选具有由聚烯烃树脂构成的层。该情况下，基材膜3aa可以为由聚烯烃树脂层构成的单层，也可以为由聚烯烃树脂层和其他树脂层构成的2层或2层以上的多层结构。另外，低密度聚乙烯与乙烯乙酸乙烯酯共聚物的层积体、或聚丙烯与聚对苯二甲酸乙二醇酯的层积体、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯为优选的材质之一。
这些基材膜3aa可以使用一般的挤出法来制造。在将各种树脂层积而获得基材膜3aa的情况下，利用共挤出法、层压法等来制造。此时，如在通常的层压膜的制法中通常所进行的那样，也可以在树脂与树脂之间设置粘接层。关于这种基材膜3aa的厚度，从强度/伸长率特性、放射线透过性的观点来看，优选为20μm～200μm。
粘合剂层3ab与掩模材料一起承担吸收形成于图案面的元件的凹凸以提高与图案面的密合性、从而保护图案面的作用。为了使掩模一体型表面保护带承受晶片薄膜化工序的负荷，粘合剂层3ab优选在晶片薄膜化工序中与掩模材料层3b或基材膜3aa的密合性高。另一方面，在晶片薄膜化工序后，为了与基材膜3aa成为一体而与掩模材料层剥离，粘合剂层3ab优选与掩模材料层的密合性低(优选剥离性高)。另外，在需要重贴半导体晶片的图案面上的掩模材料时，优选与再次粘贴在该掩模材料(层)上的表面保护带的粘合剂层的密合性高。为了以更高的水平实现该特性，本发明的掩模材料一体型表面保护带的粘合剂层3ab和掩模材料层3b为放射线固化型。通过使粘合剂层3ab和掩模材料3b为放射线固化型，从而利用放射线照射使粘合剂层和掩模材料层三维网状化，密合力提高，因此能够使用剥离过一次掩模材料的表面保护带将掩模材料层从图案面简单地剥离。
需要说明的是，在本发明中，“放射线”用于包括紫外线之类的光线或电子射线之类的电离性放射线两者的含义。在本发明中，放射线优选为紫外线。
在本发明的掩模一体型表面保护带中，粘合剂层3ab含有(甲基)丙烯酸系共聚物。此处，粘合剂层3ab含有(甲基)丙烯酸系共聚物是指包括(甲基)丙烯酸系共聚物以与后述的固化剂反应的状态存在的方式。
此处，如(甲基)丙烯酸系那样，“(甲基)”的括弧部分是指可以有该甲基也可以没有该甲基，例如(甲基)丙烯酸系可以为丙烯酸系、甲基丙烯酸系或者包括这两者的情况的任一情况。
在本发明中，(甲基)丙烯酸系共聚物可以举出例如具有(甲基)丙烯酸酯作为构成成分的共聚物、或这些共聚物的混合物等。
这些聚合物的重均分子量通常为30万～100万左右。
在上述(甲基)丙烯酸系共聚物的全部单体成分中，(甲基)丙烯酸酯成分的比例优选为70摩尔％以上、更优选为80摩尔％以上、进一步优选为90摩尔％以上。另外，在(甲基)丙烯酸系共聚物的全部单体成分中，在(甲基)丙烯酸酯成分的比例并非100摩尔％的情况下，剩余部分的单体成分优选为以将(甲基)丙烯酰基作为聚合性基团聚合成的形态存在的单体成分((甲基)丙烯酸等)。
另外，在(甲基)丙烯酸系共聚物的全部单体成分中，具有与下述固化剂反应的官能团(例如羟基)的(甲基)丙烯酸酯成分的比例优选为1摩尔％以上、更优选为2摩尔％以上、进一步优选为5摩尔％以上、更优选为10摩尔％以上。另外，该(甲基)丙烯酸酯成分的比例优选为35摩尔％以下、更优选为25摩尔％以下。
上述(甲基)丙烯酸酯成分可以为(甲基)丙烯酸烷基酯(也称为烷基(甲基)丙烯酸酯)。该情况下，构成(甲基)丙烯酸烷基酯的烷基的碳原子数优选为1～20、更优选为1～15、进一步优选为1～12。
粘合剂层3ab中的(甲基)丙烯酸系共聚物的含量(换算成与固化剂反应前的状态的含量)优选为80质量％以上、更优选为90质量％以上、进一步优选为95～99.9质量％。
粘合剂层3ab由放射线固化型粘合剂构成的情况下，可以优选使用含有丙烯酸系粘合剂与放射线聚合性化合物而成的粘合剂。
丙烯酸系粘合剂为(甲基)丙烯酸系共聚物、或者(甲基)丙烯酸系共聚物与固化剂的混合物。
固化剂用于与(甲基)丙烯酸系共聚物所具有的官能团反应而调节粘合力和内聚力。
可以举出例如：1,3-双(N,N-二缩水甘油基氨基甲基)环己烷、1,3-双(N,N-二缩水甘油基氨基甲基)甲苯、1,3-双(N,N-二缩水甘油基氨基甲基)苯、N,N,N,N’-四缩水甘油基-间二甲苯二胺、乙二醇二缩水甘油醚、对苯二甲酸二缩水甘油酯丙烯酸酯等分子中具有2个以上环氧基的环氧化合物(下文中也称为“环氧系固化剂”)；2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷-4,4’-二异氰酸酯、六亚甲基二异氰酸酯、异佛尔酮二异氰酸酯和它们的加成型等分子中具有2个以上异氰酸酯基的异氰酸酯系化合物(下文中也称为“异氰酸酯系固化剂”)；四羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-氮丙啶基丙酸酯、三羟甲基丙烷-三-β-(2-甲基氮丙啶基)丙酸酯、三-2,4,6-(1-氮丙啶基)-1,3,5-三嗪、三[1-(2-甲基)-氮丙啶基]氧化膦、六[1-(2-甲基)-氮丙啶基]三膦三嗪等分子中具有2个以上氮丙啶基的氮杂环丙烷化合物(氮杂环丙烷系固化剂)等。
固化剂的添加量根据所期望的粘合力进行调整即可，相对于(甲基)丙烯酸系共聚物100质量份为0.1质量份～5.0质量份是适当的。在本发明的掩模一体型表面保护带的粘合剂层中，固化剂处于与(甲基)丙烯酸系共聚物反应的状态。
作为上述放射线聚合性化合物，广泛使用能够通过放射线照射而三维网状化的、在分子内具有至少2个以上光聚合性碳-碳双键的低分量化合物。
具体而言，可以广泛使用：三羟甲基丙烷三丙烯酸酯、四羟甲基甲烷四丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇单羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、1,4-丁二醇二丙烯酸酯、1,6-己二醇二丙烯酸酯、聚乙二醇二丙烯酸酯、低聚酯丙烯酸酯等丙烯酸酯系化合物。
另外，除了上述丙烯酸酯系化合物以外，也可以使用氨基甲酸酯丙烯酸酯系低聚物。
氨基甲酸酯丙烯酸酯系低聚物使具有羟基的丙烯酸酯或甲基丙烯酸酯(例如，丙烯酸-2-羟乙酯、甲基丙烯酸-2-羟乙酯、丙烯酸-2-羟丙酯、甲基丙烯酸-2-羟丙酯、聚乙二醇丙烯酸酯、聚乙二醇甲基丙烯酸酯等)与末端异氰酸酯氨基甲酸酯预聚物反应而得到，该末端异氰酸酯氨基甲酸酯预聚物是使聚酯型或聚醚型等的多元醇化合物与多元异氰酸酯化合物(例如，2,4-甲苯二异氰酸酯、2,6-甲苯二异氰酸酯、1,3-苯二亚甲基二异氰酸酯、1,4-苯二亚甲基二异氰酸酯、二苯基甲烷4,4-二异氰酸酯等)反应而得到的。
从与丙烯酸系粘合剂的相容性的方面出发，上述放射线聚合性化合物的重均分子量的范围优选为2,000～20,000、更优选为2,300～10,000、进一步优选为2,500～5,000的范围。
此处，在本发明中，重均分子量是通过凝胶渗透色谱(GPC)进行标准聚苯乙烯换算而得到的。
作为放射线固化型粘合剂中的丙烯酸系粘合剂与放射线聚合性化合物的混配比，理想的是，相对于丙烯酸系粘合剂100质量份，以50质量份～200质量份、优选以50质量份～150质量份的范围混配放射线聚合性化合物。在为该混配比的范围时，能够在放射线照射后使与掩模材料层的密合性提高。
另外，作为粘合剂层3ab中所用的放射线固化型粘合剂，也优选使用使上述(甲基)丙烯酸系共聚物本身为放射线聚合性的放射线聚合性(甲基)丙烯酸系共聚物。
在该情况下，放射线固化型粘合剂也可以包含固化剂。
放射线聚合性(甲基)丙烯酸系共聚物是在共聚物的分子中具有能够利用放射线、特别是利用紫外线照射而进行聚合反应的反应性基团的共聚物。
作为这样的反应性基团，优选为具有烯键式不饱和基团、即碳-碳双键(烯键式不饱和键)的基团。作为该基团的例子，可以举出乙烯基、烯丙基、苯乙烯基、(甲基)丙烯酰氧基、(甲基)丙烯酰基氨基等。
上述反应性基团向共聚物中的导入例如可以通过使具有羟基的共聚物和具有与羟基反应的基团(例如异氰酸酯基)且具有上述反应性基团的化合物[(代表性地为2-(甲基)丙烯酰氧基乙基异氰酸酯)反应而进行。
在构成侧链具有烯键式不饱和键的(甲基)丙烯酸系共聚物(其构成本发明的掩模一体型表面保护带的粘合剂层3ab)的单体成分中，优选包含碳原子数为8～12的(甲基)丙烯酸烷基酯成分。在构成侧链具有烯键式不饱和键的(甲基)丙烯酸系共聚物的单体成分中，碳原子数为8～12的(甲基)丙烯酸烷基酯成分的比例优选为45摩尔％～85摩尔％、更优选为50摩尔％～80摩尔％。
另外，在通过放射线使粘合剂层3ab聚合固化的情况下，可以使用光聚合引发剂、例如异丙基苯偶姻醚、异丁基苯偶姻醚、二苯甲酮、米希勒酮、氯噻吨酮、苄基甲基缩酮、α-羟基环己基苯基酮、2-羟基甲基苯基丙烷等。通过将这些中的至少一种添加至粘合剂层，能够高效地进行聚合反应。
上述粘合剂层3ab也可以进一步含有光敏剂、现有公知的赋粘剂、软化剂、抗氧化剂等。
作为上述粘合剂层3ab，也优选采用日本特开2014-192204号公报的段落号0036～0055中记载的形态。
关于粘合剂层3ab的厚度，从进一步提高形成于图案面2的元件等的保护能力、并且进一步提高对图案面的密合性的方面出发，优选为5μm～30μm。需要说明的是，虽然也取决于器件的种类，但图案表面的凹凸大致为几μm～15μm左右。
掩模材料层3b中含有(甲基)丙烯酸系共聚物。
此处，掩模材料层3b中含有(甲基)丙烯酸系共聚物是指包括(甲基)丙烯酸系共聚物以与固化剂反应的状态存在的形态。
对于掩模材料层3b，优选使用为放射线固化型的粘合剂。作为该放射线固化型的粘合剂，可以优选使用上述的(甲基)丙烯酸系共聚物与固化剂的混合物。
若掩模材料层3b和粘合剂层3ab均为放射线固化型粘合剂，则放射线照射后在掩模材料层与粘合剂层之间进行3维交联，密合性提高，在再剥离曝光于图案面上的掩模材料时，能够容易地剥离。
关于掩模材料层3b的厚度，从利用等离子体灰化的去除速度的方面出发，优选为5μm～15μm、更优选为5μm～10μm。
在掩模材料层3b和粘合剂层3ab均为(甲基)丙烯酸系共聚物的情况下，优选粘合剂层3ab中所用的(甲基)丙烯酸系共聚物的重均分子量大于掩模材料层3b中所用的(甲基)丙烯酸系共聚物的重均分子量。其中，优选粘合剂层3ab中所用的(甲基)丙烯酸系共聚物的重均分子量比掩模材料层3b中所用的(甲基)丙烯酸系共聚物的重均分子量大20万以上的情况，更优选大23万以上的情况，进一步优选大25万以上的情况。
本发明的掩模一体型表面保护带优选在粘合剂层3ab的形成中所用的固化剂与在掩模材料层3b的形成中所用的固化剂的种类相同。通过使用相同种类的固化剂，能够确保利用放射线进行固化前的掩模材料层与粘合剂层之间的密合性，能够承受薄膜磨削加工。
其中，优选使用异氰酸酯系固化剂作为粘合剂层3ab和掩模材料层3b的形成中所用的固化剂。与环氧系固化剂相比更容易进行密合力的控制，因此通过为所述构成，容易仅使掩模材料层残留于半导体晶片上。
在本发明的掩模一体型表面保护带中，形成粘合剂层3ab的(甲基)丙烯酸系共聚物与形成掩模材料层3b的(甲基)丙烯酸系共聚物的玻璃化转变温度(Tg)均优选为-25℃～-5℃。玻璃化转变温度越高，则层间粘接力越降低，因此在掩模材料与粘合剂之间能够容易地进行剥离。
另外，在本发明中，形成粘合剂层3ab的(甲基)丙烯酸系共聚物与形成掩模材料层3b的(甲基)丙烯酸系共聚物的玻璃化转变温度(Tg)之差(链的绝对值)优选为8℃～20℃、更优选为8℃～15℃。
此处，上述形成粘合剂层3ab的(甲基)丙烯酸系共聚物的Tg以及形成掩模材料层3b的(甲基)丙烯酸系共聚物的Tg均是指与固化剂反应前的状态下的(甲基)丙烯酸系共聚物的Tg。
Tg可以使用差示扫描型热量分析装置[(株式会社)岛津制作所制造、DSC-60]进行测定。更详细而言，以升温速度5℃/分钟从-100℃升温至100℃，将JIS K 7121“塑料的转变温度测定方法”的外推玻璃化转变开始温度作为Tg。
[(甲基)丙烯酸系聚合物的酸值]
在本发明中，粘合剂层或掩模材料层所含有的(甲基)丙烯酸系聚合物的任意一个的酸值优选为0mgKOH/g～10mgKOH/g、更优选为0mgKOH/g～7mgKOH/g、进一步优选为0mgKOH/g～5mgKOH/g。
另外，在本发明中，形成粘合剂层3ab的(甲基)丙烯酸系共聚物与形成掩模材料层3b的(甲基)丙烯酸系共聚物的酸值之差(链的绝对值)优选为1.0mgKOH/g～10mgKOH/g，更优选为2.5mgKOH/g～10mgKOH/g。
需要说明的是，在本发明中，酸值是对(甲基)丙烯酸酯聚合物1g中所含有的游离酸进行中和所需的氢氧化钾的毫克数。
通过使(甲基)丙烯酸系聚合物的酸值在上述范围内，能够控制表面保护带与掩模材料层的密合力，即使Tg接近也能够容易地将掩模材料层与表面保护带的粘合剂层剥离。
虽然酸基不是固化剂那样的共价键，但酸基彼此构成拟态交联(疑似架橋)，因此通过含有在粘合剂层和掩模材料层这二者中，粘合剂层与掩模材料层的密合性提高，难以将掩模材料从表面保护带剥离。
酸值的调整例如可以通过调整使(甲基)丙烯酸系聚合物聚合时的丙烯酸的混配量而适当调整。
对于本发明的掩模一体型表面保护带，优选在放射线照射前，掩模材料层3b与粘合剂层3ab之间的密合力为2.0N/25mm以下。通过具有这样的密合力，在将表面保护带从磨削加工后的变薄的半导体晶片剥离时，能够不发生半导体晶片的破损等而进行剥离。
在本发明中，“密合力”(单位：N/25mm)是通过以下方法求出的，即，使用Tensilon测试仪[(株式会社)岛津制作所制造AG-10kNI(商品名)]，利用切割器将掩模一体型表面保护带切出5mm宽度的切口后，将掩模材料层以剥离速度300mm/min朝180°方向拉伸而剥下，测量此时的应力(剥离强度)。
在上述密合力的测定中，紫外线照射条件是指以累积照射量为500mJ/cm2的方式对掩模一体型表面保护带整体从该带的基材膜侧照射紫外线。在紫外线照射中使用高压汞灯。
晶片固定带4保持半导体晶片1，需要具有即便暴露于等离子体切割工序也能承受的等离子体耐性。另外，在拾取工序中需要具有良好的拾取性，并且根据情况的不同也需要具有扩张性等。
这样的晶片固定带4可以使用与上述表面保护带3a同样的带。另外，可以使用通常被称为切晶带的现有的等离子体切割方式中所利用的公知的切晶带。另外，为了使拾取后向粘晶工序的转移容易，也可以使用在粘合剂层与基材膜之间层积有粘晶用粘接剂的切晶-粘晶带。
在切断掩模材料层3b的激光照射中，可以使用照射紫外线或红外线的激光的激光照射装置。该激光照射装置以沿着半导体晶片1的切割道自如移动的方式配设激光照射部，能够照射为了去除掩模材料层3b而适当控制的输出功率的激光。其中，CO2激光能够得到几W～几十W的大输出功率，可以优选用于本发明中。
为了进行等离子体切割和等离子体灰化，可以使用等离子体蚀刻装置。等离子体蚀刻装置是能够对半导体晶片1进行干式蚀刻的装置，在真空腔室内形成密闭处理空间，将半导体晶片1载置于高频侧电极，从与该高频侧电极相对设置的气体供给电极侧供给等离子体产生用气体。若对高频侧电极施加高频电压，则在气体供给电极与高频侧电极之间产生等离子体，因而利用该离子体。在发热的高频电极内循环制冷剂，防止因等离子体的热所导致的半导体晶片1的升温。
根据上述半导体芯片的制造方法(半导体晶片的处理方法)，通过使保护图案面的表面保护带具有等离子体切割中的掩模功能，从而不需要用于设置现有的等离子体切割工艺中所用的抗蚀剂的光刻工序等。特别是，由于使用了表面保护带，因而在掩模的形成中无需印刷或转印等要求高度的位置对准的技术，能够简单地贴合于半导体晶片表面，能够通过激光装置简单地形成掩模。
另外，由于可利用O2等离子体去除掩模材料层3b，因而能够利用与进行等离子体切割的装置相同的装置去除掩模部分。此外，由于从图案面2侧(表面S侧)进行等离子体切割，因而在拾取作业前无需使芯片的上下反转。
由于这些理由，能够使设备简易化，能够大幅抑制工艺成本。
实施例
以下，基于实施例来更详细地说明本发明，但本发明不限于此。
[实施例1]掩模一体型表面保护带的制作、半导体芯片的制造
<掩模一体型表面保护带的制作>
混合丙烯酸丁酯44mol％、丙烯酸月桂酯50mol％、丙烯酸-2-羟乙酯6.0mol％，在溶液中进行聚合，由此得到重均分子量为65万、酸值为0mgKOH/g、Tg为-15℃的(甲基)丙烯酸系共聚物溶液。
相对于所得到的(甲基)丙烯酸系共聚物100质量份，混配作为紫外线反应性树脂的6官能的重均分子量3,500的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]100质量份和3官能的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]50质量份、作为固化剂的CORONET L[日本聚氨酯工业株式会社公司制造]4.0质量份、作为光聚合引发剂的Irgacure 184(BASF公司制造)10质量份，得到粘合剂组合物A。
混合丙烯酸20mol％、丙烯酸丁酯70mol％、丙烯酸甲酯10mol％，在溶液中进行聚合，由此合成丙烯酸系共聚物(重均分子量：40万、羟值：0mgKOH/g、酸值：9.8mgKOH/g、Tg：-23℃)。
相对于所得到的丙烯酸系共聚物100质量份，混配作为紫外线反应性树脂的6官能的重均分子量3,000的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]50质量份和3官能的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]50质量份、作为固化剂的CORONET L[日本聚氨酯工业株式会社公司制造]4.0质量份、作为光聚合引发剂的Irgacure 184(BASF公司制造)10质量份，得到粘合剂组合物B。
将上述粘合剂组合物A作为掩模材料层形成用组合物涂布至剥离衬垫上，将所形成的粘合剂层贴合于厚度100μm的LDPE(低密度聚乙烯)膜，得到厚度130μm的放射线固化型表面保护带3a。
进而将粘合剂组合物B涂布至剥离衬垫上，使干燥后的厚度为5μm厚，并贴合于放射线固化型表面保护带3a的剥下剥离衬垫而露出的粘合剂层表面，由此得到总厚135μm的放射线固化型的掩模材料一体型表面保护带3。
<半导体芯片的制造>
使用层压机DR8500III[商品名：日东精机株式会社公司制造]，在带切割线(切割道)的硅晶片(直径8英寸)表面贴合上述得到的放射线固化型的掩模一体型表面保护带。
之后，使用DGP8760[商品名：株式会社迪思科公司制造]，将与贴合有上述掩模一体型表面保护带的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F[商品名：Lintec株式会社公司制造]，将磨削后的晶片从晶片背面侧装配至晶片固定带(放射线固化型的切割带)上，并用环形框支持固定。然后，仅将表面保护带3a剥离，在晶片上仅残留掩模材料层3b。此处可知，由于能够使掩模材料层3b残留而仅剥离表面保护带3a，因此掩模材料层与粘合剂层的密合力低于掩模材料层与晶片间的密合力。
接着，利用CO2激光去除切割线上的掩模材料，使切割线开口。
之后，使用SF6气体作为等离子体产生用气体，以15μm/分钟的蚀刻速度从掩模材料层侧对硅晶片进行5分钟等离子体照射。通过该等离子体切割，将晶片切断而分割成各个芯片。接着，使用O2气体作为等离子体产生用气体，以1.5μm/分钟的蚀刻速度进行10分钟灰化，将掩模材料去除。之后，从晶片固定带侧照射紫外线(照射量200mJ/cm2)，使晶片固定带的粘合力降低，拾取芯片。
在上述实施例1中，将宽25mm的掩模一体型表面保护带如分图7(a)所示那样贴合于作为模型半导体晶片的不锈钢。之后，以剥离角度90°、剥离速度300mm/min测定密合力，结果确认到在2.0N/25mm时如分图7(b)所示那样掩模材料层与粘合剂层之间发生剥离。
在上述评价之后，将粘合剂层如分图7(c)所示那样再次贴合于在晶片上露出的掩模材料层，照射紫外线(500mJ/cm2)，以剥离速度90℃、剥离速度300mm/min测定密合力，结果确认到如分图7(d)所示那样在掩模材料层与不锈钢之间发生再剥离。为了确认该再剥离试验的再现性，进行10次再剥离试验，10次均确认到再剥离。因此，在下表1中，掩模材料层的再剥离性为“◎”。
[实施例2]掩模一体型表面保护带的制作、半导体芯片的制造
<掩模一体型表面保护带的制作>
混合甲基丙烯酸1.5mol％、甲基丙烯酸甲酯40.5mol％、丙烯酸-2-羟乙酯1.5mol％，在溶液中进行聚合，由此得到重均分子量：17万、酸值：11mgKOH/g、Tg：-10℃的(甲基)丙烯酸系共聚物溶液。
相对于所得到的(甲基)丙烯酸系共聚物100质量份，混配作为紫外线反应性树脂的6官能的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]100质量份和3官能且分子量为5000的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]50质量份、作为固化剂的CORONET L(日本聚氨酯工业株式会社公司制造)4.0质量份、作为光聚合引发剂的Irgacure 184(BASF公司制造)10质量份，得到粘合剂组合物C。
将在实施例1中得到的粘合剂组合物B作为粘合剂层形成用组合物涂布至剥离衬垫上，将所形成的粘合剂层贴合于厚度100μm的LDPE(低密度聚乙烯)膜，得到厚度140μm的放射线固化型的表面保护带3a。
进而将粘合剂组合物C作为掩模材料层形成用组合物涂布至剥离衬垫上，使干燥后的厚度为15μm厚，并贴合于上述放射线固化型的表面保护带的剥下剥离衬垫后的粘合剂层上，由此得到总厚155μm的放射线固化型的掩模一体型表面保护带3。
<半导体芯片的制造>
使用层压机DR8500III[商品名：日东精机株式会社公司制造]，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的放射线固化型的掩模一体型表面保护带。
之后，使用DGP8760[商品名：株式会社迪思科公司制造]，将与贴合有上述掩模一体型表面保护带的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F[商品名：Lintec株式会社公司制造]，将磨削后的上述带掩模材料的晶片从晶片背面侧装配至晶片固定带(放射线固化型的切割带)上，并用环形框支持固定。然后，仅将表面保护带3a剥离，在晶片上仅残留掩模材料层3b。之后，与实施例1同样地进行，即与实施例1同样地使切割线开口，进行等离子体切割、灰化，拾取芯片。
在上述实施例2中，将宽25mm的掩模一体型表面保护带如分图7(a)所示那样贴合于作为模型半导体晶片的不锈钢。之后，以剥离角度90°、剥离速度300mm/min测定密合力，结果确认到如分图7(b)所示那样在2.0N/25mm时掩模材料层与粘合剂层之间发生剥离。
在上述评价之后，将粘合剂层如分图7(c)所示那样再次贴合于在晶片上露出的掩模材料层，照射紫外线(500mJ/cm2)，以剥离速度90℃、剥离速度300mm/min测定密合力，结果确认到在0.4N/25mm时如分图7(d)所示那样在掩模材料层与不锈钢之间发生再剥离。为了确认该再剥离试验的再现性，进行10次再剥离试验，9次确认到再剥离。因此，在下表1中，掩模材料层的再剥离性为“○”。
[实施例3]掩模一体型表面保护带的制作、半导体芯片的制造
<掩模一体型表面保护带的制作>
混合甲基丙烯酸1.0mol％、丙烯酸丁酯23mol％、丙烯酸月桂酯68mol％、丙烯酸-2-羟乙酯9.0mol％，在溶液中进行聚合，由此得到重均分子量为65万、酸值为5.0mgKOH/g、Tg为-10℃的(甲基)丙烯酸系共聚物溶液。
相对于所得到的(甲基)丙烯酸系共聚物100质量份，混配作为紫外线反应性树脂的5官能且分子量为1500的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]100质量份和3官能的氨基甲酸酯丙烯酸酯低聚物[新中村化学工业株式会社公司制造]50质量份、作为固化剂的Tetrad C[(商品名：三菱瓦斯化学株式会社公司制造；1,3-双(N,N-二缩水甘油基氨基甲基)环己酮]2.0质量份、作为光聚合引发剂的Irgacure 184(BASF公司制造)10质量份，得到粘合剂组合物D。
将上述粘合剂组合物D涂布至剥离衬垫上，将所形成的粘合剂层贴合于厚度100μm的PET(聚对苯二甲酸乙二醇酯)与LDPE(低密度聚乙烯)层积膜(层构成25μm：75μm)的LDPE层上，得到厚度105μm的放射线固化型表面保护带3a。
将上述实施例1的粘合剂组合物B的固化剂改为Tetrad C[(商品名：三菱瓦斯化学株式会社公司制造；1,3-双(N,N-二缩水甘油基氨基甲基)环己酮]，之后同样地进行制作，得到粘合剂组合物E。
将粘合剂组合物E作为掩模材料层形成用组合物涂布至剥离衬垫上，使干燥后的厚度为5μm厚，并贴合于该放射线固化型表面保护带的剥下剥离衬垫而露出的粘合剂层表面，由此得到总厚110μm的放射线固化型的掩模材料一体型表面保护带3。
<半导体芯片的制造>
使用层压机DR8500III[商品名：日东精机株式会社公司制造]，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的放射线固化型的掩模一体型表面保护带。
之后，使用DGP8760[商品名：株式会社迪思科公司制造]，将与贴合有上述掩模一体型表面保护带的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F[商品名：Lintec株式会社公司制造]，将磨削后的晶片从晶片背面侧装配至晶片固定带(放射线固化型的切割带)上，并用环形框支持固定。然后，仅将表面保护带3a剥离，在晶片上仅残留掩模材料层3b。此处可知，由于能够使掩模材料层3b残留而仅剥离表面保护带3a，因此在紫外线照射前，掩模材料层与粘合剂层的密合力低于掩模材料层与晶片间的密合力。
之后，与实施例1同样地进行，使切割线开口，进行等离子体切割、灰化，照射紫外线后，拾取芯片。
在上述实施例3中，将宽25mm的掩模一体型表面保护带如分图7(a)所示那样贴合于作为模型半导体晶片的不锈钢。之后，以剥离角度180°、剥离速度300mm/min测定密合力，结果确认到在1.9N/25mm时如分图7(b)所示那样掩模材料层与粘合剂层之间发生剥离。
在上述评价之后，将粘合剂层再次贴合于在晶片上露出的掩模材料，照射紫外线(500mJ/cm2)，以剥离速度90℃、剥离速度300mm/min测定密合力，结果确认到在1.3N/25mm时如分图7(b)所示那样在掩模材料层与不锈钢之间发生再剥离。为了确认该再剥离试验的再现性，进行10次再剥离试验，9次确认到再剥离。因此，在下表1中，掩模材料层的再剥离性为“○”。
[比较例1]掩模一体型表面保护带的制作、半导体芯片的制造
<掩模一体型表面保护带的制作>
混合甲基丙烯酸1mol％、甲基丙烯酸甲酯35.0mol％、丙烯酸-2-乙基己酯60mol％、丙烯酸-2-羟乙酯2.0mol％，在溶液中进行聚合，由此得到重均分子量为20万、酸值为6.0mgKOH/g、Tg为-30℃的(甲基)丙烯酸系共聚物溶液。
相对于所得到的(甲基)丙烯酸系共聚物100质量份，混配环氧固化剂2.0质量份，得到粘合剂F。
此处，上述环氧固化剂使用N,N,N’,N’-四缩水甘油基-1,3-苯二(甲烷胺)[三菱瓦斯化学株式会社公司制造、商品名：TETRAD-X]。
将上述粘合剂组合物F涂布至剥离衬垫上，将所形成的粘合剂层贴合于厚度100μm的PET(聚对苯二甲酸乙二醇酯)与LDPE(低密度聚乙烯)层积膜(层构成25μm：75μm)的LDPE层上，得到厚度130μm的压敏固化型表面保护带3a。
进而将在上述实施例1中制备的粘合剂组合物B作为掩模材料层形成用组合物涂布至剥离衬垫上，使干燥后的厚度为5μm厚，并贴合于压敏固化型表面保护带的剥下了剥离衬垫而露出的粘合剂层表面，从而得到总厚135μm的放射线固化型的掩模材料一体型表面保护带3。
<半导体芯片的制造>
使用层压机DR8500III[商品名：日东精机株式会社公司制造]，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护带。
之后，使用DGP8760[商品名：株式会社迪思科公司制造]，将与贴合有上述掩模一体型表面保护带的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F[商品名：Lintec株式会社公司制造]，将磨削后的晶片从晶片背面侧装配至晶片固定带(放射线固化型的切割带)上，并用环形框支持固定。进而，想仅将表面保护带3a剥离，在晶片上仅残留掩模材料层3b，但无法残留掩模材料层3b而仅将表面保护带3a剥离，因此可知，放射线照射前的掩模材料层与粘合剂层的密合力高于掩模材料层与晶片间的密合力。
需要说明的是，由于无法仅使掩模材料残留而进行剥离，因此无法评价掩模材料层的再剥离性、以下的试验例3的掩模材料层的去除性和试验例3的切割线上的残胶。
[比较例2]掩模一体型表面保护带的制作、半导体芯片的制造
<掩模一体型表面保护带的制作>
将在比较例1中制作的粘合剂组合物F涂布至剥离衬垫上，将所形成的粘合剂层贴合于厚度100μm的PET(聚对苯二甲酸乙二醇酯)与LDPE(低密度聚乙烯)层积膜(层构成25μm：75μm)的LDPE层上，得到厚度130μm的压敏固化型表面保护带3a。
进而将上述粘合剂组合物F作为掩模材料层形成用组合物涂布至剥离衬垫上，使干燥后的厚度为10μm厚，并贴合于压敏固化型表面保护带的剥下了剥离衬垫而露出的粘合剂层表面，从而得到总厚140μm的压敏固化型的掩模材料一体型表面保护带3。
<半导体芯片的制造>
使用层压机DR8500III[商品名：日东精机株式会社公司制造]，在带切割线的硅晶片(直径8英寸)表面贴合上述得到的掩模一体型表面保护带。
之后，使用DGP8760[商品名：株式会社迪思科公司制造]，将与贴合有上述掩模一体型表面保护带的面相反的面(晶片的背面)磨削至晶片的厚度为50μm。使用RAD-2700F[商品名：Lintec株式会社公司制造]，将磨削后的晶片从晶片背面侧装配至晶片固定带(放射线固化型的切割带)上，并用环形框支持固定。进而，想仅将表面保护带3a剥离，在晶片上仅残留掩模材料层3b，但无法残留掩模材料层3b而仅将表面保护带3a剥离，因此可知，放射线照射前的掩模材料层与粘合剂层的密合力高于掩模材料层与晶片间的密合力。
需要说明的是，由于无法仅使掩模材料残留而进行剥离，因此无法评价掩模材料层的再剥离性、以下的试验例3的掩模材料层的去除性和试验例3的切割线上的残胶。
[试验例1]掩模材料层与粘合剂层的密合性评价
从实施例和比较例的掩模一体型表面保护带采取3片宽度25mm×长度300mm的试验片。在利用JIS R 6253规定的280号耐水研磨纸进行了精加工的JIS G 4305规定的厚度2.0mm的SUS钢板(模型半导体晶片)上，使2kg的橡胶辊往返3次从而将各试验片压合粘接，放置1小时后，使用测定值落入其容量的15％～85％的范围的适合JIS B 7721的拉伸试验机，测定23℃的粘合力。测定基于180度剥离法，此时的拉伸速度为300mm/min。
[试验例2]表面保护带的剥离性评价
根据下述评价基准评价在上述各实施例和比较例的<半导体芯片的制造>中剥离表面保护带时所需要的力(剥离性)。需要说明的是，表面保护带的剥离使用RAD-2700F[商品名：Lintec株式会社公司制造]进行。
-表面保护带的剥离性的评价基准-
◎：能够以较弱的力简单地仅剥离表面保护带。
○：剥离时需要稍强的力，但能仅剥离表面保护带。
×：无法剥离，或者连同掩模材料层一起被剥离。
[试验例3]利用O2等离子体灰化的掩模材料层的去除性评价
在上述各实施例的<半导体芯片的制造>中，使用激光显微镜检查了O2等离子体灰化(以1.5μm/分钟的蚀刻速度灰化10分钟)后有无掩模材料的残留。
-掩模材料层的去除性的评价基准-
○：无掩模材料层的残留。
×：有掩模材料层的残留。
[试验例4]切割线上的残胶的评价
在上述各实施例的<半导体芯片的制造>中，在将表面保护带剥离后，用显微镜观察晶片表面，检查切割线上有无残胶。
-切割线上的残胶的评价基准-
○：无残胶。
×：有残胶。
将试验例1～3得到的结果汇总示于下表1中。
需要说明的是，“-”表示无法进行评价。
【表1】
根据上述各试验例的结果可知，在加工半导体晶片而制造半导体芯片时，通过使用本发明的掩模一体型表面保护带，仅通过将掩模一体型表面保护带贴附在半导体晶片的图案面并从该贴附的掩模一体型表面保护带剥离表面保护带，即可不产生残胶而简单地形成掩模。进而，该掩模材料可通过O2等离子体而更可靠地去除，能够高度地抑制不良芯片的产生。另外可知，通过将粘合剂层再次贴合于掩模材料层并照射紫外线，能够容易地将掩模材料层从图案面剥离。
结合其实施方式对本发明进行了说明，但本申请人认为，只要没有特别指定，则本发明在说明的任何细节均不被限定，应当在不违反所附权利要求书所示的发明精神和范围的情况下进行宽泛的解释。
本申请要求基于2016年3月31日在日本专利提交的日本特愿2016-073262的优先权，将其参照于此并将其内容作为本说明书的记载的一部分引入。
符号说明
1 半导体晶片
2 图案面
3 掩模一体型表面保护带
3a 表面保护带
3aa 基材膜
3ab 放射线固化型粘合剂层
3b 放射线固化型掩模材料层
4 晶片固定带
4a 粘合剂层或粘接剂层
4b 基材膜
7 芯片
S 表面
B 背面
M1 晶片磨削装置
M2 销
M3 弹性夹头
F 环形框
L 激光(CO2激光)
P1 SF6气体的等离子体
P2 O2气体的等离子体
P2 O2气体的等离子体

Claims (6)

1.一种掩模一体型表面保护带，其为在包括下述工序(a)～(d)的半导体芯片的制造中使用的掩模一体型表面保护带，其特征在于，
所述掩模一体型表面保护带在基材膜上依序具有放射线固化型粘合剂层和放射线固化型掩模材料层，在下述工序(b)中，在放射线照射前，该粘合剂层与该掩模材料层之间剥离，在放射线放射后，该掩模材料层与图案面剥离，
[工序(a)～(d)]
(a)在将掩模一体型表面保护带贴合于半导体晶片的图案面侧的状态下，对该半导体晶片的背面进行磨削，将晶片固定带贴合于磨削后的半导体晶片的背面，利用环形框进行支持固定的工序；
(b)从所述掩模一体型表面保护带将所述基材膜与所述粘合剂层一体地剥离而使所述掩模材料层露出于表面，之后利用激光将该掩模材料层中与半导体晶片的切割道相当的部分切断，使半导体晶片的切割道开口的工序；
(c)通过SF6等离子体以所述切割道分割半导体晶片，从而单片化为半导体芯片的等离子体切割工序；和
(d)通过O2等离子体去除所述掩模材料层的灰化工序。
2.如权利要求1所述的掩模一体型表面保护带，其特征在于，
利用放射线照射进行固化前的所述掩模材料层与所述粘合剂层之间的密合力为2.0N/25mm以下。
3.如权利要求1或2所述的掩模一体型表面保护带，其特征在于，
所述掩模材料层和所述粘合剂层均含有(甲基)丙烯酸系共聚物和放射线聚合性化合物，该放射线聚合性化合物具有2官能或3官能以上的放射线聚合性官能团且重均分子量为2,000～20,000的范围。
4.如权利要求3所述的掩模一体型表面保护带，其特征在于，
所述掩模材料层所含有的所述(甲基)丙烯酸系共聚物和所述粘合剂层所含有的所述(甲基)丙烯酸系共聚物的玻璃化转变温度(Tg)均为-25℃～-5℃，该(甲基)丙烯酸系共聚物的至少一者的酸值为0mgKOH/g～10mgKOH/g。
5.如权利要求1～4中任一项所述的掩模一体型表面保护带，其特征在于，
所述掩模材料层和所述粘合剂层中所用的固化剂均为异氰酸酯系固化剂。
6.如权利要求1～5中任一项所述的掩模一体型表面保护带，其特征在于，
所述掩模材料层和所述粘合剂层中所用的固化剂均为环氧系固化剂。
CN201780014632.5A 2016-03-31 2017-03-27 掩模一体型表面保护带 Active CN108713240B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-073262 2016-03-31
JP2016073262 2016-03-31
PCT/JP2017/012457 WO2017170438A1 (ja) 2016-03-31 2017-03-27 マスク一体型表面保護テープ

Publications (2)

Publication Number Publication Date
CN108713240A true CN108713240A (zh) 2018-10-26
CN108713240B CN108713240B (zh) 2023-08-11

Family

ID=59965714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014632.5A Active CN108713240B (zh) 2016-03-31 2017-03-27 掩模一体型表面保护带

Country Status (9)

Country Link
US (1) US11056388B2 (zh)
EP (1) EP3439022A4 (zh)
JP (1) JP6800213B2 (zh)
KR (1) KR102155028B1 (zh)
CN (1) CN108713240B (zh)
MY (1) MY181934A (zh)
SG (1) SG11201808400VA (zh)
TW (1) TWI649798B (zh)
WO (1) WO2017170438A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
JP6719489B2 (ja) * 2018-01-31 2020-07-08 古河電気工業株式会社 マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法
JP7214309B2 (ja) * 2018-10-26 2023-01-30 株式会社ディスコ ウェーハの加工方法
CN117066977B (zh) * 2023-09-28 2024-02-23 浙江睿兆芯半导体科技有限公司 一种芯片超薄研磨切割方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218479A1 (en) * 2004-04-01 2005-10-06 Chippac, Inc. Spacer die structure and method for attaching
JP2007019385A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2007281526A (ja) * 2007-07-24 2007-10-25 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2008063436A (ja) * 2006-09-07 2008-03-21 Mitsubishi Rayon Co Ltd （メタ）アクリル酸エステル共重合体、塗料用樹脂組成物、塗料、および塗膜、並びに（メタ）アクリル酸エステル共重合体溶液の製造方法
US20080242053A1 (en) * 2007-03-30 2008-10-02 Taewoo Lee Integrated circuit system with a debris trapping system
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US20120108733A1 (en) * 2010-10-29 2012-05-03 Tatsuhiro Suwa Adhesive composition
US20120322237A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Laser and plasma etch wafer dicing using physically-removable mask
JP2013239595A (ja) * 2012-05-15 2013-11-28 Furukawa Electric Co Ltd:The 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
US20140038389A1 (en) * 2012-07-31 2014-02-06 Sony Corporation Processing method of semiconductor substrate and processed semiconductor substrate product
KR20140059732A (ko) * 2012-11-08 2014-05-16 닛토덴코 가부시키가이샤 웨이퍼의 가공 방법 및 상기 웨이퍼의 가공 방법에 의해 얻어진 웨이퍼
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4664005B2 (ja) * 2004-05-11 2011-04-06 リンテック株式会社 接着剤層付き半導体チップの製造方法
JP4544231B2 (ja) 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
CN104781912A (zh) * 2012-11-20 2015-07-15 古河电气工业株式会社 半导体芯片的制造方法及使用于该方法的薄膜研磨用表面保护带
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
JP6502026B2 (ja) * 2014-05-13 2019-04-17 日東電工株式会社 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6522998B2 (ja) * 2015-03-13 2019-05-29 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
WO2017159969A1 (ko) * 2016-03-18 2017-09-21 삼성에스디아이 주식회사 발광표시장치용 편광판 및 이를 포함하는 발광표시장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218479A1 (en) * 2004-04-01 2005-10-06 Chippac, Inc. Spacer die structure and method for attaching
JP2007019385A (ja) * 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008063436A (ja) * 2006-09-07 2008-03-21 Mitsubishi Rayon Co Ltd （メタ）アクリル酸エステル共重合体、塗料用樹脂組成物、塗料、および塗膜、並びに（メタ）アクリル酸エステル共重合体溶液の製造方法
US20100173474A1 (en) * 2007-02-08 2010-07-08 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor chip
US20080242053A1 (en) * 2007-03-30 2008-10-02 Taewoo Lee Integrated circuit system with a debris trapping system
JP2007281526A (ja) * 2007-07-24 2007-10-25 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US20120108733A1 (en) * 2010-10-29 2012-05-03 Tatsuhiro Suwa Adhesive composition
US20120322237A1 (en) * 2011-06-15 2012-12-20 Wei-Sheng Lei Laser and plasma etch wafer dicing using physically-removable mask
JP2013239595A (ja) * 2012-05-15 2013-11-28 Furukawa Electric Co Ltd:The 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
US20140038389A1 (en) * 2012-07-31 2014-02-06 Sony Corporation Processing method of semiconductor substrate and processed semiconductor substrate product
KR20140059732A (ko) * 2012-11-08 2014-05-16 닛토덴코 가부시키가이샤 웨이퍼의 가공 방법 및 상기 웨이퍼의 가공 방법에 의해 얻어진 웨이퍼
CN107210207A (zh) * 2015-11-09 2017-09-26 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带

Also Published As

Publication number Publication date
KR102155028B1 (ko) 2020-09-11
EP3439022A4 (en) 2020-03-18
JP6800213B2 (ja) 2020-12-16
TW201801162A (zh) 2018-01-01
WO2017170438A1 (ja) 2017-10-05
KR20180132620A (ko) 2018-12-12
EP3439022A1 (en) 2019-02-06
CN108713240B (zh) 2023-08-11
SG11201808400VA (en) 2018-10-30
TWI649798B (zh) 2019-02-01
MY181934A (en) 2021-01-14
JPWO2017170438A1 (ja) 2019-02-07
US20190109047A1 (en) 2019-04-11
US11056388B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
TWI680879B (zh) 遮罩一體型表面保護帶及使用其之半導體晶片的製造方法
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
CN108713240A (zh) 掩模一体型表面保护带
CN107210204A (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
KR101793583B1 (ko) 반도체 장치 제조용 가접착제, 그것을 사용한 접착성 지지체, 및 반도체 장치의 제조방법
JP6845135B2 (ja) マスク一体型表面保護フィルム
JP6845134B2 (ja) マスク一体型表面保護テープ
KR20170093907A (ko) 웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩
US11171032B2 (en) Semiconductor chip production method and surface protection tape
CN110024086A (zh) 半导体芯片的制造方法
CN109937469A (zh) 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法
CN109716502A (zh) 掩模一体型表面保护带
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
CN110073469A (zh) 半导体芯片的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant