KR20170093907A - 웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩 - Google Patents

웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩 Download PDF

Info

Publication number
KR20170093907A
KR20170093907A KR1020177018634A KR20177018634A KR20170093907A KR 20170093907 A KR20170093907 A KR 20170093907A KR 1020177018634 A KR1020177018634 A KR 1020177018634A KR 20177018634 A KR20177018634 A KR 20177018634A KR 20170093907 A KR20170093907 A KR 20170093907A
Authority
KR
South Korea
Prior art keywords
wafer
plasma
tape
semiconductor wafer
fixing tape
Prior art date
Application number
KR1020177018634A
Other languages
English (en)
Inventor
요시후미 오카
마사미 아오야마
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20170093907A publication Critical patent/KR20170093907A/ko

Links

Images

Classifications

    • C09J7/0264—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C09J2201/622—
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/314—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive layer and/or the carrier being conductive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/414—Additional features of adhesives in the form of films or foils characterized by the presence of essential components presence of a copolymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C09J2423/04—Presence of homo or copolymers of ethene
    • C09J2423/046—Presence of homo or copolymers of ethene in the substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C09J2433/006—Presence of (meth)acrylic polymer in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

기재 필름에 점착제층을 구비하여 이루어지는 웨이퍼 고정 테이프로서, 기재 필름이, 3원 공중합체를 금속 이온으로 가교한 이오노머 수지를 포함하고, 점착제층(5b)과는 반대측의 기재 필름 표면의 산술 평균 거칠기 Ra가 0.1 ~ 3.0㎛인 웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩.

Description

웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩{WAFER FIXING TAPE, PROCESSING METHOD FOR SEMICONDUCTOR WAFER, AND SEMICONDUCTOR CHIP}
본 발명은, 반도체 웨이퍼를 칩으로 개편화(個片化)하는 처리 방법에 관한 것으로, 보다 구체적으로는 플라즈마 다이싱을 이용한 반도체 웨이퍼의 처리 방법, 플라즈마 다이싱에 이용하는 웨이퍼 고정 테이프, 및 그 처리 방법에 의해서 얻어지는 반도체 칩에 관한 것이다.
최근, 모바일 기기의 발전으로부터, 반도체 디바이스에 대해서 한층 더 박형화가 요망되고 있다. 이 때문에, 반도체 칩을 두께 50 ~ 100㎛ 혹은 그 이하까지 얇게 할 필요가 생기고 있다. 일반적으로, 이면 연삭시는 반도체 웨이퍼의 회로 등을 마련한 패턴면에 표면 보호 테이프를 맞붙여, 패턴면의 보호 및 웨이퍼의 고정을 행하고, 이면 연삭을 한다. 그 후, 다이싱, 픽업, 다이 본드, 수지 밀봉 등의 각종 공정을 거쳐서, 반도체 장치가 제조된다.
반도체 웨이퍼를 다이싱하고, 칩화할 때에는, 반도체 웨이퍼의 이면(연삭면)에 다이싱 테이프를 맞붙이고, 다이싱 테이프 상에 웨이퍼를 유지하면서 웨이퍼의 개편화(다이싱)를 행하고 있다. 따라서, 웨이퍼의 다이싱시에는, 충분한 접착력으로 웨이퍼를 고정하는 한편, 다이싱 종료 후에는 개편화한 칩을 다이싱 테이프로부터 픽업할 필요가 있다.
반도체 웨이퍼의 다이싱시에, 칩핑으로 불리는 칩의 결락·크랙이 생기고, 그 크기는 100㎛에 달하는 일이 있다. 박막화가 진행되고 있는 반도체 디바이스에 있어서는, 수십㎛의 칩핑이라도, 패턴면에 칩핑이 달하는 경우가 있고, 이것이 수율의 저하에 연결된다.
이 칩핑은, 다이싱시에 웨이퍼 절단용 회전날에 의해서 칩이 진동되어 버리고, 칩과 회전날, 혹은 칩끼리의 접촉이 생기는 것에 기인한다. 칩핑의 문제를 해결하기 위해서, 특허문헌 1에 있어서는, 보다 강고하게 칩을 유지하기 위한 점착제 구성물이 개시되어 있지만, 충분한 칩핑 억제에 이르지 않았다.
최근에는 회전날을 이용하여 다이싱하는 방법 대신에, 여러 가지 방법이 이용되어 오고 있다. 그 중에서도 플라즈마 다이싱은, 칩에 대한 진동을 억제할 뿐만 아니라, 에칭 레이트가 매우 높다는 등의 이유로부터 칩의 분단에 최적인 프로세스의 하나로 여겨져 왔다. 플라즈마 다이싱에 대해서는 예를 들면 특허문헌 2에 기재되어 있다.
일본 공개특허공보 2011-233718호 일본 공개특허공보 2007-019385호
픽업 공정은, 다이싱 테이프를 신장(伸張)시킨 상태에서 행한다. 즉, 다이싱 테이프의 하부로부터 픽업하는 반도체 칩을 핀으로 들어올리고, 상부로부터 콜릿 등으로 진공 흡착하여 픽업하고 있다. 이 핀에서의 들어올릴 때에, 다이싱 테이프를 잡아늘리고, 칩 간격을 넓히기 위해서, 다이싱 테이프는 잡아늘리는 확장성을 구비할 필요가 있다. 한편, 플라즈마 다이싱 공정은 고열하에 놓이기 때문에 내열성을 구비할 필요가 있다. 종래의 다이싱 테이프에 있어서는 이 양립이 곤란하고, 확장성이 양호한 테이프이면 플라즈마 다이싱시의 열로 용융되기 쉽고, 내열성이 양호한 테이프이면 확장 불능이 되기 쉬웠다. 이 때문에, 확장성과 내열성을 양립시킨 다이싱 테이프의 개발이 요구되고 있다.
본 발명은 이러한 과제에 비추어서 이루어진 것으로, 플라즈마 다이싱을 이용한 반도체 웨이퍼의 처리에 있어서, 플라즈마 다이싱을 행하는 경우의 내열성이 우수하고, 픽업을 행하는 경우의 확장성이 우수한 웨이퍼 고정 테이프를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 이 웨이퍼 고정 테이프를 이용하여 행하는 반도체 웨이퍼의 처리 방법으로서, 칩핑의 발생이 억제되고, 픽업성이 우수한 반도체 웨이퍼의 처리 방법을 제공하는 것, 및 이 반도체 웨이퍼의 처리 방법에 의해 제조된 반도체 칩을 제공하는 것을 목적으로 한다.
본 발명의 상기 과제는 이하의 수단에 의해서 실현될 수 있다.
[1] 기재 필름에 점착제층을 구비하여 이루어지는 웨이퍼 고정 테이프로서,
상기 기재 필름이, 3원 공중합체를 금속 이온으로 가교한 이오노머 수지를 포함하고, 상기 점착제층과는 반대측의 기재 필름 표면의 산술 평균 거칠기 Ra가 0.1 ~ 3.0㎛인 것을 특징으로 하는 웨이퍼 고정 테이프.
[2] 열전도율이 0.2W/m·K ~ 5.0W/m·K인 것을 특징으로 하는 [1]에 기재된 웨이퍼 고정 테이프.
[3] 상기 점착제층의 실리콘에 대한 100℃, 10분 가열 후의 점착력 변화가 0.3N/25 mm 이하인 것을 특징으로 하는 [1] 또는 [2]에 기재된 웨이퍼 고정 테이프.
[4] 반도체 웨이퍼에 맞붙여 플라즈마 다이싱 공정을 실행할 수 있는 플라즈마 다이싱 테이프인 것을 특징으로 하는 [1] ~ [3]의 어느 한 항에 기재된 웨이퍼 고정 테이프.
[5] 반도체 웨이퍼의 처리 방법으로서,
(a) 패턴면에는 [1] ~ [4]의 어느 한 항에 기재된 웨이퍼 고정 테이프를 맞붙이고, 이면에는 레지스트가 적층된 반도체 웨이퍼의 이면측으로부터 SF6 플라즈마에 의해 반도체 웨이퍼를 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 레지스트를 제거하는 에싱 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
[6] 웨이퍼 고정 테이프측으로부터 자외선을 조사하여 상기 점착제층을 가교시키는 공정을 포함하는 것을 특징으로 하는 [5]에 기재된 반도체 웨이퍼의 처리 방법.
[7] 반도체 웨이퍼의 처리 방법으로서,
(a) 패턴면에는 레지스트가 적층되고, 이면에는 [1] ~ [4]의 어느 한 항에 기재된 웨이퍼 고정 테이프를 맞붙인 반도체 웨이퍼의 패턴면측으로부터 SF6 플라즈마에 의해 반도체 웨이퍼를 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 레지스트를 제거하는 에싱 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
[8] 개편화된 반도체 칩을 상기 웨이퍼 고정 테이프로부터 픽업용 테이프에 전사하는 공정을 더 포함하는 것을 특징으로 하는 [7]에 기재된 반도체 웨이퍼의 처리 방법.
[9] 반도체 웨이퍼의 패턴면에 표면 보호 테이프를 맞붙인 상태에서 반도체 웨이퍼의 이면을 연삭하는 공정을 포함하는 것을 특징으로 하는 [5] ~ [8]의 어느 한 항에 기재된 반도체 웨이퍼의 처리 방법.
[10] 상기 웨이퍼 고정 테이프를 링 프레임에서 지지 고정하는 공정과, 웨이퍼 고정 테이프로부터 칩을 픽업하는 공정을 포함하는 것을 특징으로 하는 [5] ~ [9]의 어느 한 항에 기재된 반도체 웨이퍼의 처리 방법.
[11] 상기 [5] ~ [10]의 어느 한 항에 기재된 반도체 웨이퍼의 처리 방법에 의해서 제조되어 이루어지는 것을 특징으로 하는 반도체 칩.
본 발명에 의하면, 플라즈마 다이싱시의 내열성과 양호한 픽업성을 가지고, 칩핑의 발생을 저감할 수 있고, 수율을 좋게 할 수 있다.
본 발명의 상기 및 다른 특징 및 이점은, 적절히 첨부된 도면을 참조하여, 하기의 기재로부터 보다 명백해질 것이다.
도 1은, 본 발명의 제1 실시형태에 있어서의 반도체 웨이퍼에의 표면 보호 테이프 맞붙이기까지의 공정을 설명하는 개략 단면도이며, 도 1(a)는 반도체 웨이퍼를 나타내고, 도 1(b)는 표면 보호 테이프를 맞붙이는 모습을 나타내고, 도 1(c)는 표면 보호 테이프를 맞붙인 반도체 웨이퍼를 나타낸다.
도 2는, 본 발명의 제1 실시형태에 있어서의 반도체 웨이퍼의 박막화와 마스크 형성까지의 공정을 설명하는 개략 단면도이며, 도 2(a)는 반도체 웨이퍼의 박막화 처리를 나타내고, 도 2(b)는 표면 보호 테이프를 박리되는 모습을 나타내고, 도 2(c)는 패턴면에 마스크를 형성한 상태를 나타내고, 도 2(d)는 웨이퍼 고정 테이프의 층 구성을 나타낸다.
도 3은, 본 발명의 제1 실시형태에 있어서의 칩 개편화까지의 공정을 설명하는 개략 단면도이며, 도 3(a)는 웨이퍼 보호 테이프를 맞붙인 상태를 나타내고, 도 3(b)는 플라즈마 다이싱을 행하는 모습을 나타내고, 도 3(c)는 칩으로 개편화된 상태를 나타낸다.
도 4는, 본 발명의 제1 실시형태에 있어서의 칩을 픽업할 때까지의 공정을 설명하는 개략 단면도이며, 도 4(a)는 플라즈마 에싱을 행하는 모습을 나타내고, 도 4(b)는 마스크가 된 레지스트가 제거된 상태를 나타내고, 도 4(c)는 칩을 픽업하는 모습을 나타낸다.
도 5는, 본 발명의 제1 실시형태의 변형예에 있어서의 반도체 웨이퍼에의 표면 보호 테이프 맞붙이기까지의 공정을 설명하는 개략 단면도이며, 도 5(a)는 반도체 웨이퍼를 나타내고, 도 5(b)는 패턴면에 레지스트에 의해 마스크한 상태를 나타내고, 도 5(c)는 표면 보호 테이프를 맞붙이는 모습을 나타낸다.
도 6은, 본 발명의 제1 실시형태의 변형예에 있어서의 반도체 웨이퍼의 박막화와 표면 보호 테이프 박리까지의 공정을 설명하는 개략 단면도이며, 도 6(a)는 마스크한 패턴면에 표면 보호 테이프를 맞붙인 모습을 나타내고, 도 6(b)는 반도체 웨이퍼의 박막화 처리를 나타내고, 도 6(c)는 표면 보호 테이프를 박리되는 모습을 나타낸다.
도 7은, 본 발명의 제1 실시형태의 다른 변형예에 있어서의 픽업까지 상태를 설명하는 개략 단면도이며, 도 7(a)는 웨이퍼 고정 테이프 상에서의 개편화된 반도체 칩을 나타내고, 도 7(b)는 각 칩을 픽업용 테이프에 전사하는 공정을 나타내고, 도 7(c)는 픽업용 테이프로부터 칩을 픽업하는 모습을 나타낸다.
도 8은, 본 발명의 제1 실시형태의 또 다른 변형예에 있어서의 자외선 조사 전후의 공정을 설명하는 개략 단면도이며, 도 8(a)는 패턴면이 레지스트로 피복된 상태를 나타내고, 도 8(b)는 반도체 웨이퍼 고정 테이프측으로부터 자외선이 조사되는 모습을 나타내고, 도 8(c)는 플라즈마 다이싱을 행하는 모습을 나타낸다.
도 9는, 본 발명의 제2 실시형태에 있어서의 웨이퍼 고정 테이프를 맞붙일 때까지의 공정을 설명하는 개략 단면도이며, 도 9(a)는 패턴면을 표면 보호 테이프로 피복하고 연삭한 이면에는 레지스트에 의한 마스크를 형성한 상태를 나타내고, 도 9(b)는 표면 보호 테이프를 박리되는 모습을 나타내고, 도 9(c)는 패턴면에 웨이퍼 고정 테이프를 맞붙이는 모습을 나타낸다.
도 10은, 본 발명의 제2 실시형태에 있어서의 플라즈마 에싱까지의 공정을 설명하는 개략 단면도이며, 도 10(a)는 웨이퍼 이면으로부터 플라즈마 다이싱을 행하는 모습을 나타내고, 도 10(b)는 칩으로 개편화한 상태를 나타내고, 도 10(c)는 플라즈마 에싱을 행하는 모습을 나타낸다.
도 11은, 본 발명의 제2 실시형태에 있어서의 픽업까지의 공정을 설명하는 개략 단면도이며, 도 11(a)는 마스크가 된 레지스트가 제거된 상태를 나타내고, 도 11(b)는 칩을 픽업하는 모습을 나타낸다.
도 12는, 본 발명의 제2 실시형태의 변형예에 있어서의 자외선 조사 전후의 공정을 설명하는 개략 단면도이며, 도 12(a)는 패턴면이 웨이퍼 고정 테이프로 피복된 상태를 나타내고, 도 12(b)는 웨이퍼 고정 테이프측으로부터 자외선이 조사되는 모습을 나타내고, 도 12(c)는 플라즈마 다이싱을 행하는 모습을 나타낸다.
이하에, 본 발명의 웨이퍼 고정 테이프와 본 발명의 반도체 웨이퍼의 처리 방법의 바람직한 실시형태를, 도면을 참조하여 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
또한, 이하에 나타내는 공정에 이용되는 장치 및 재료는, 특별히 언급이 없는 한, 이전부터 반도체 웨이퍼 가공에 이용되고 있는 장치 등을 사용할 수 있고, 그 사용 조건은 통상의 방법에 의해 적절한 조건을 설정할 수 있다. 또한, 각 실시형태에서 공통되는 재질, 구조, 방법, 효과 등에 대해서는 중복 기재를 생략한다.
<<웨이퍼 고정 테이프>>
본 발명의 웨이퍼 고정 테이프(5)는, 반도체 웨이퍼의 디바이스면 또는 이면에 포토 리소 공정에서 마스크하고, 플라즈마 다이싱과 플라즈마 에싱하여, 반도체 웨이퍼를 가공하는 처리에 있어서, 사용하는데 적합한 웨이퍼 고정 테이프이다.
본 발명의 웨이퍼 고정 테이프(5)는, 기재 필름(5a) 상에 점착제층(5b)을 가지고, 또한 기재 필름(5a)이, 3원 공중합체를 금속 이온으로 가교한 이오노머 수지를 포함하고, 상기 점착제층과는 반대측의 기재 필름 표면의 산술 평균 거칠기 Ra가 0.1 ~ 3.0㎛이다.
<기재 필름>
본 발명에서 사용하는 이오노머 수지를 구성하는 3원 공중합체는, 에틸렌 및 (메타)아크릴산에 더하여 α,β-불포화 카복실산 에스테르나 (메타)아크릴산 에스테르 등의 다른 공중합 성분을 포함한다. 상기 다른 공중합 성분으로서는, (메타)아크릴산 에스테르가 바람직하고, (메타)아크릴산 알킬에스테르가 보다 바람직하고, (메타)아크릴산의 분지 알킬에스테르가 더 바람직하다. 또한, (메타)아크릴산 알킬에스테르의 알코올부의 탄소수는, 1 ~ 12가 바람직하고, 3 ~ 10이 보다 바람직하다.
중합체 구성 단위 성분의 (메타)아크릴산 알킬에스테르로서는, (메타)아크릴산 프로필, (메타)아크릴산 부틸, (메타)아크릴산 헥실, (메타)아크릴산 옥틸, (메타)아크릴산 2-메틸프로필, (메타)아크릴산 2-에틸프로필, (메타)아크릴산 2-메틸부틸, (메타)아크릴산 2-에틸부틸, (메타)아크릴산 2-메틸헥실, (메타)아크릴산 3-메틸헥실, (메타)아크릴산 2-에틸헥실, (메타)아크릴산 1,2-디메틸부틸 등을 들 수 있다.
상기 금속 이온으로서는, 예를 들면 Na 이온, K 이온 혹은 Li 이온 등의 알칼리 금속 이온, Ca 이온, Mg 이온, Zn 이온 등의 2가 금속 이온, 예를 들면 Al 이온 혹은 Nd 이온 등의 3가 금속 이온, 및 그들의 혼합물을 들 수 있는데, Na 이온, Zn 이온 또는 Li 이온 등이 내구성 등으로부터 적합하게 이용되고, 또한, Mg 이온도 바람직하다.
3원 공중합체계 이오노머 수지의 구체적인 예를 상품명으로 예시하면, 미츠이듀퐁폴리케미컬가부시키가이샤로부터 시판되고 있는 하이밀란 1856(Na), 하이밀란 1855(Zn), 하이밀란 AM7316(Zn) 등, 듀퐁사로부터 시판되고 있는 사린 AD8265(Na), 사린 AD8269(Na) 등을 들 수 있다. 또한, 상기 이오노머 수지의 상품명의 뒤의 괄호 내에 기재한 Na, Zn, K, Li, Mg 등은 이들의 중화 금속 이온의 금속종을 나타내고 있다.
본 발명에서는, 기재 필름(5a)에 함유하는 수지로서 3원 공중합체를 금속 이온으로 가교한 이오노머 수지 이외의 수지를 함유해도 상관없다.
이러한 수지로서는, 폴리프로필렌/엘라스토머나 폴리부틸렌테레프탈레이트(PBT) 등의 수지 등을 들 수 있다.
본 발명에서는, 기재 필름 중의 이오노머 수지의 함유량은, 5 ~ 100 질량%가 바람직하고, 10 ~ 70 질량%가 보다 바람직하다.
기재 필름(5a)의 정전척 테이블과의 접촉면의 표면의 산술 평균 거칠기 Ra(JIS B0601-2001)는, 본 발명에서는 0.1 ~ 3.0㎛이다. 0.1㎛보다 평활하게 필름을 제조하는 것은 곤란하고, 3.0㎛보다 거칠면 기재 필름(5a)의 열이 정전척 테이블에 전해지기 어려워지고, 기재 필름(5a)의 온도 상승을 억제하는 것이 곤란하게 된다.
본 발명에서는, 기재 필름(5a)의 표면 거칠기의 산술 평균 거칠기 Ra는 1.0 ~ 3.0㎛가 바람직하고, 2.0 ~ 3.0㎛가 보다 바람직하고, 2.5 ~ 3.0㎛가 더 바람직하다.
기재 필름(5a)의 표면 거칠기의 산술 평균 거칠기 Ra는, 예를 들면, 필름 성형시의 성형용 롤의 요철에 의해 엠보싱 가공하는 것이나, 2차 가공으로서 샌드 블레스트 처리 혹은 약제를 이용한 케미컬 매트 처리를 행하는 것으로 목적으로 하는 범위로 할 수 있다.
또한, 기재 필름(5a)의 100℃, 10분 가열 후의 열수축율은, 4% 미만이 바람직하고, 3% 이하가 보다 바람직하고, 2% 이하가 더 바람직하고, 1% 이하가 특히 바람직하다. 열수축율이 4% 이상이면, 플라즈마 다이싱 후에 개편화한 칩(7)끼리가 서로 부딪쳐서 칩(7)을 손상시킬 가능성이 높다. 3% 이하이면 열이력에 의한 악영향은 거의 없다고 생각된다.
기재 필름(5a)의 열수축율은, 예를 들면, 압출 성형시의 필름 인장 응력을 저감하거나, 필름 제막 후의 냉각 온도를 컨트롤하여 서냉하는 것으로 목적으로 하는 범위로 할 수 있다.
기재 필름(5a)의 두께는, 강도·연신 특성, 방사선 투과성의 관점으로부터 20 ~ 200㎛가 바람직하고, 80 ~ 150㎛가 보다 바람직하다.
<점착제층>
점착제층(5b)은, 플라즈마 다이싱이나 플라즈마 에싱에 대한 내성으로서의 내열성과, 칩(7)을 픽업할 때의 박리성을 가질 필요가 있다. 이 때문에, 점착제층에는 이러한 성질을 가지는 비경화성의 점착제나, 바람직하게는 방사선, 보다 바람직하게는 자외선 경화에 의해 점착제가 3차원 망상화(網狀化)를 나타내고, 점착력이 저하됨과 함께 박리한 후의 표면에 점착제 등의 잔류물이 생기기 어려운, 자외선 경화형이나 전자선과 같은 전리성 방사선 경화형 등의 방사선 중합형의 점착제를 이용할 수 있다.
또한, 방사선은 자외선과 같은 광선이나 전자선과 같은 전리성 방사선을 포함하는 개념이다.
이러한 점착제로서는, 아크릴계 점착제나, 이 아크릴계 점착제와 방사선 중합성 화합물을 주성분으로 하여 이루어지는 점착제를 들 수 있다.
아크릴계 점착제는, (메타)아크릴계 공중합체 및 경화제를 성분으로 하는 것이다. (메타)아크릴계 공중합체는, 예를 들면 (메타)아크릴산 에스테르를 중합체 구성 단위 성분으로 하는 중합체, 및 (메타)아크릴산 에스테르계 공중합체의 (메타)아크릴계 중합체, 혹은 (메타)아크릴산이나 (메타)아크릴산의 하이드록시 치환 알킬에스테르 등과 같은 관능성 단량체와의 공중합체, 및 이들의 중합체의 혼합물 등을 들 수 있다. 이들의 중합체의 질량 평균 분자량은, 50만 ~ 100만 정도의 고분자량의 것이 일반적으로 적용된다.
경화제는, (메타)아크릴계 공중합체가 가지는 관능기(예를 들면, 하이드록시기, 카르복실기, 에폭시기 등)와 반응시켜서 점착력 및 응집력을 조정하기 위해서 이용되는 것이다. 예를 들면, 1,3-비스(N,N-디글리시딜아미노메틸)시클로헥산, 1,3-비스(N,N-디글리시딜아미노메틸)톨루엔, 1,3-비스(N,N-디글리시딜아미노메틸)벤젠, N,N,N＇,N＇-테트라글리시딜-m-크실렌디아민 등의 분자 중에 2개 이상의 에폭시기를 가지는 에폭시 화합물, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4＇-디이소시아네이트 등의 분자 중에 2개 이상의 이소시아네이트기를 가지는 이소시아네이트계 화합물, 테트라메틸올-트리-β-아지리디닐프로피오네이트, 트리메틸올-트리-β-아지리디닐프로피오네이트, 트리메틸롤프로판-트리-β-아지리디닐프로피오네이트, 트리메틸롤프로판-트리-β-(2-메틸아지리딘)프로피오네이트 등의 분자 중에 2개 이상의 아지리디닐기를 가지는 아지리딘계 화합물 등을 들 수 있다. 경화제의 첨가량은, 소망의 점착력에 대응하여 조정하면 좋고, (메타)아크릴계 공중합체 100질량부에 대해서 0.1 ~ 5.0질량부가 적당하다.
또한, 방사선으로 경화되는 점착제는, 방사선 경화형 점착제로 칭해지고, 방사선으로 경화되지 않는 점착제는 감압형 점착제로 칭해진다.
방사선 경화형 점착제는, 상기 아크릴계 점착제와 방사선 중합성 화합물을 주성분으로서 이루어지는 것이 일반적이다. 방사선 중합성 화합물은, 예를 들면 자외선의 조사에 의해서 3차원 망상화할 수 있는 광중합성 탄소-탄소 이중 결합을, 분자 내에 적어도 2개 이상 가지는 저분량 화합물이 널리 이용된다. 구체적으로는, 트리메틸롤프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트, 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트나, 올리고에스테르아크릴레이트 등이 널리 적용 가능하다.
또한, 상기와 같은 아크릴레이트계 화합물 외에, 우레탄아크릴레이트계 올리고머를 이용할 수도 있다. 우레탄아크릴레이트계 올리고머는, 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과 다가 이소시아나트 화합물(예를 들면, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실릴렌디이소시아네이트, 메틸렌디페닐-4,4＇-디이소시아네이트 등)을 반응시켜서 얻어지는 말단 이소시아나트우레탄프레폴리머에, 하이드록시기를 가지는 아크릴레이트 혹은 메타크릴레이트(예를 들면, 2-하이드록시에틸아크릴레이트, 2-하이드록시에틸메타크릴레이트, 2-하이드록시프로필아크릴레이트, 2-하이드록시프로필메타크릴레이트, 폴리에틸렌글리콜아크릴레이트, 폴리에틸렌글리콜메타크릴레이트 등)를 반응시켜서 얻어진다.
방사선 경화형 점착제 중의 아크릴계 점착제와 방사선 중합성 화합물과의 배합비로서는, 아크릴계 점착제 100질량부에 대해서 방사선 중합성 화합물을 50 ~ 200질량부, 바람직하게는 50 ~ 150질량부의 범위로 배합되는 것이 바람직하다. 이 배합비의 범위인 경우, 방사선 조사 후에 점착제층의 점착력은 크게 저하된다.
또한, 방사선 경화형 점착제는, 상기와 같이 아크릴계 점착제에 방사선 중합성 화합물을 배합하는 대신에, 아크릴계 점착제 자체를 방사선 중합성 아크릴산 에스테르 공중합체로 하는 것도 가능하다.
방사선 중합성 아크릴산 에스테르 공중합체는, 공중합체의 분자 중에, 방사선, 특히 자외선 조사로 중합 반응하는 것이 가능한 반응성의 기를 가지는 공중합체이다. 이러한 반응성의 기로서는, 에틸렌성 불포화기, 즉, 탄소-탄소 이중 결합을 가지는 기가 바람직하고, 예를 들면, 비닐기, 알릴기, 스티릴기, (메타)아크릴로일옥시기, (메타) 아크릴로일아미노기 등을 들 수 있다.
이러한 반응성의 기는, 예를 들면, 공중합 폴리머의 측쇄에, 하이드록시기를 가지는 공중합체에, 하이드록시기와 반응하는 기, 예를 들면, 이소시아네이트기 등을 가지고, 또한 자외선 조사로 중합 반응하는 것이 가능한 상기의 반응성의 기를 가지는 화합물[(대표적으로는, 2-(메타)아크릴로일옥시에틸이소시아네이트]을 반응시키는 것에 의해서 얻을 수 있다.
이하에, 에틸렌성 불포화기를 가지는 중합체를 더 설명한다.
에틸렌성 불포화기를 가지는 중합체는 어떠한 것이라도 상관없지만, (메타)아크릴 공중합체가 바람직하다. 중합체 중에 함유하는 이중 결합의 양의 지표인 요오드 값은 0.5 ~ 20인 것이 바람직하다. 이 요오드 값은 보다 바람직하게는 0.8 ~ 10이다.
에틸렌성 불포화기를 가지는 중합체는 어떻게 하여 제조된 것이라도 상관없지만, 측쇄에 관능기(α)를 가지는 (메타)아크릴 중합체에, 에틸렌성 불포화기와 중합체 중의 관능기(α)와 반응하는 관능기(β)를 가지는 화합물을 반응시키고, (메타)아크릴 중합체의 측쇄에 에틸렌성 불포화기를 도입하는 방법이 바람직하다.
에틸렌성 불포화기로서는, 어떠한 기라도 상관없지만, (메타)아크릴로일기, (메타)아크릴로일옥시기, (메타)아크릴로일아미노기, 알릴기, 1-프로페닐기, 비닐기(스티렌 혹은 치환 스티렌을 포함한다)가 바람직하고, (메타)아크릴로일기, (메타)아크릴로일옥시기가 보다 바람직하다. 관능기 (α)와 반응하는 관능기 (β)로서는, 카르복실기, 하이드록시기, 아미노기, 메르캅토기, 환상 산무수기, 에폭시기, 이소시아네이트기 등을 들 수 있다.
여기서, 관능기(α)와 관능기(β) 중 한쪽의 관능기가, 카르복실기, 하이드록시기, 아미노기, 메르캅토기, 또는 환상 산무수기인 경우에는, 다른쪽의 관능기는, 에폭시기, 이소시아네이트기를 들 수 있고, 한쪽의 관능기가 환상 산무수기인 경우, 다른쪽의 관능기는 카르복실기, 하이드록시기, 아미노기, 메르캅토기를 들 수 있다. 또한, 한쪽의 관능기가, 에폭시기인 경우는, 다른쪽의 관능기는 에폭시기라도 좋다.
측쇄에 관능기(α)를 가지는 (메타)아크릴 중합체는, 관능기(α)를 가지는, (메타)아크릴산 에스테르, 아크릴산 또는 (메타)아크릴아미드를 중합시키는 것으로 얻어진다. 관능기(α)로서는, 카르복실기, 하이드록시기, 아미노기, 메르캅토기, 환상 산무수기, 에폭시기, 이소시아네이트기 등을 들 수 있고, 카르복실기, 하이드록시기가 바람직하고, 하이드록시기가 특히 바람직하다.
이러한 모노머로서는, 아크릴산, 메타크릴산, 계피산, 이타콘산, 푸말산, 프탈산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류, 글리콜모노아크릴레이트류, 글리콜모노메타크릴레이트류, N-메틸올아크릴아미드, N-메틸올메타크릴아미드, 알릴알코올, N-알킬아미노에틸아크릴레이트류, N-알킬아미노에틸메타크릴레이트류, 아크릴아미드류, 메타크릴아미드류, 무수 말레산, 무수 이타콘산, 무수 푸말산, 무수 프탈산, 글리시딜아크릴레이트, 글리시딜메타크릴레이트, 알릴글리시딜에테르, 폴리이소시아네이트 화합물의 이소시아네이트기의 일부를 수산기 또는 카르복실기 및 방사선 경화성 탄소-탄소 이중 결합을 가지는 단량체로 우레탄화한 것 등을 들 수 있다. 이들 중에서도, 아크릴산, 메타크릴산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류, 글리시딜아크릴레이트, 글리시딜메타크릴레이트가 바람직하고, 아크릴산, 메타크릴산, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류가 보다 바람직하고, 2-하이드록시알킬아크릴레이트류, 2-하이드록시알킬메타크릴레이트류가 더 바람직하다.
에틸렌성 불포화기를 가지는 중합체, 특히, 에틸렌성 불포화기를 가지는 공중합체는, 상기 모노머와 함께, (메타)아크릴산 에스테르 등의 다른 모노머와의 공중합체가 바람직하다. (메타)아크릴산 에스테르로서는, 메틸아크릴레이트, 에틸아크릴레이트, n-프로필아크릴레이트, n-부틸아크릴레이트, 이소부틸아크릴레이트, n-펜틸아크릴레이트, n-헥실아크릴레이트, n-옥틸아크릴레이트, 이소옥틸아크릴레이트, 2-에틸헥실아크릴레이트, 도데실아크릴레이트, 데실아크릴레이트 헥실아크릴레이트, 및 이것들에 대응하는 메타크릴레이트를 들 수 있다. (메타)아크릴산 에스테르는 1종이라도 2종 이상이라도 상관없지만, 알코올부의 탄소수가 5 이하의 것과 탄소수가 6 ~ 12의 것을 병용하는 것이 바람직하다. 에틸렌성 불포화기를 가지는 공중합체는, (메타)아크릴산 에스테르에 더하여, (메타)아크릴산을 더 공중합한 것이 바람직하다.
에틸렌성 불포화기를 가지는 중합체, 특히, 에틸렌성 불포화기를 가지는 공중합체의 중합 반응은, 용액 중합, 유화 중합, 괴상(塊狀) 중합, 현탁 중합의 어느 하나라도 좋다. 측쇄에 관능기(α)를 가지는 (메타)아크릴 수지에, 에틸렌성 불포화기와 상기 수지 중의 관능기(α)와 반응하는 관능기(β)를 가지는 화합물을 반응시키는 경우, 한쪽을 과잉으로 하여, 반응시키고, 미반응의 관능기를 남기는 것으로, 소망의 점착 물성 및 탄성률로 조정할 수 있다.
중합 개시제로서는, α,α＇-아조비스이소부틸니트릴 등의 아조비스계, 벤조일퍼옥시드 등의 유기 과산화물계 등의 라디칼 발생제를 통상 이용한다. 이 때, 필요에 대응하여 촉매, 중합 금지제를 병용할 수 있고, 중합 온도 및 중합 시간을 조절하는 것으로써, 소망의 분자량의 수지를 얻을 수 있다. 또한, 분자량을 조절하는 것에 관해서는, 메르캅탄, 사염화탄소계의 용제를 이용하는 것이 바람직하다.
에틸렌성 불포화기를 가지는 중합체의 질량 평균 분자량은, 20만 ~ 150만 정도가 바람직하고, 70만 ~ 120만이 보다 바람직하다. 저분자량 성분을 줄이는 것으로, 반도체 웨이퍼 표면 오염을 억제할 수 있고, 예를 들면 분자량 10만 이하의 분자를 전체의 10% 이하로 하는 것 등이 바람직하다. 분자량이 150만을 초과하면, 합성시 및 도공(塗工)시에 겔화될 가능성이 있다.
에틸렌성 불포화기, 및, (메타)아크릴 중합체가 가지는 관능기(α)와 반응하는 관능기(β)를 가지는 화합물을 설명한다.
에틸렌성 불포화기는 먼저 설명한 기가 바람직하고, 바람직한 범위도 동일하다. 관능기(α)와 반응하는 관능기(β)는 먼저 설명한 기를 들 수 있다. 관능기(β)로서는, 이소시아네이트기가 특히 바람직하다.
에틸렌성 불포화기와 관능기(α)와 반응하는 관능기(β)를 가지는 화합물로서는, 관능기(α)를 가지는 모노머의 화합물, 알코올부에 이소시아네이트기를 가지는 (메타)아크릴레이트를 들 수 있고, 알코올부에 이소시아네이트기를 가지는 (메타)아크릴레이트가 바람직하다. 알코올부에 이소시아네이트기를 가지는 (메타)아크릴레이트로서는, 알코올부의 말단에 이소시아네이트기를 가지는 것이 바람직하고, 알코올부의 이소시아네이트기 이외의 탄소수는 2 ~ 8이 바람직하고, 알코올부는 직쇄 알킬의 것이 바람직하다. 알코올부에 이소시아네이트기를 가지는 (메타)아크릴레이트로서는, 예를 들면, 2-이소시아나트에틸아크릴레이트, 2-이소시아나트에틸메타크릴레이트를 바람직하게 들 수 있다.
자외선 등의 방사선에 의해 점착제층을 중합시키는 경우에는, 광중합성 개시제, 예를 들면 이소프로필벤조인에테르, 이소부틸벤조인에테르, 벤조페논, 미힐러케톤, 클로로티옥산톤, 벤질메틸케탈, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등을 병용할 수 있다. 이들 중 적어도 1종류를 점착제층에 첨가하는 것으로써, 효율적으로 중합 반응을 진행시킬 수 있다.
또한, 자외선 등의 방사선에 의해 점착제층을 중합시키는 경우에도, 점착제층 중에 상술한 경화제를 더하는 것이 바람직하다. 또한, 상기의 광중합성 개시제와 병용하여 광증감제를 병용하는 것도 바람직하다.
2-에틸헥실아크릴레이트와 n-부틸아크릴레이트와의 공중합체로 이루어지는 아크릴계 점착제에 대해서, 자외선 경화성의 탄소-탄소 이중 결합을 가지는 (메타)아크릴레이트 화합물을 함유하고, 광개시제 및 광증감제를 배합하여 이루어지는 점착제는 바람직한 형태의 하나이다.
점착제층에는, 그 외 종래 공지의 점착 부여제, 연화제, 가소제, 산화 방지제 등을 함유해도 좋다.
점착제층(5b)의 두께는, 5 ~ 100㎛가 바람직하고, 5 ~ 30㎛가 보다 바람직하고, 10 ~ 20㎛가 가장 바람직하다. 또한, 5㎛보다 얇으면 패턴면(2)에 형성된 소자 등의 보호가 불충분해질 우려가 있다.
<그 외의 층>
웨이퍼 고정 테이프(5)로서는, 픽업 후의 다이본딩 공정으로의 이행을 용이하게 하기 위해서, 점착제층(5b)과 기재 필름(5a)의 사이에 다이본딩용 접착제가 적층된 다이본딩 테이프를 이용할 수도 있다.
<웨이퍼 고정 테이프의 특성>
(열전도율)
웨이퍼 고정 테이프(5)의 열전도율은, 0.2W/m·K 이상이 바람직하고, 0.2W/m·K 이상 5.0W/m·K 이하가 보다 바람직하고, 1.0W/m·K 이상 5.0W/m·K 이하가 더 바람직하고, 2.0W/m·K 이상 5.0W/m·K 이하가 특히 바람직하다. 열전도율이 0.2W/m·K 미만이면, 기재 필름(5a)의 열이 정전척 테이블에 전해지지 않고 기재 필름(5a)의 온도 상승을 억제할 수 없게 된다. 열전도율이 높을수록 정전척 테이블에 열을 전달하기 쉬워지지만, 현실적으로는 5.0W/m·K 이하이다.
(실리콘에 대한 가열 후 점착력 변화)
반도체 웨이퍼(1) 또는 칩(7)에 대한 100℃에서 10분간 가열 후의 웨이퍼 고정 테이프(5)의 점착제층(5b)의 점착력 변화는 0.3N/25 mm 이하가 바람직하고, 0.15N/25 mm 이하가 보다 바람직하고, 0.1N/25 mm 이하가 더 바람직하다.
100℃에서 10분간 가열 후의 점착력 변화가 0.3N/25 mm를 초과하면 픽업 성능에 악영향을 미칠 우려가 높다. 0.3N/25 mm 이하이면, 픽업 성능에 악영향을 미칠 우려가 낮고, 0.15N/25 mm 이하이면, 열이력에 의한 영향은 없다고 생각된다.
여기서, 점착력 변화는, 100℃에서 10분간 가열하기 전의 점착력으로부터, 가열 후의 점착력을 빼고, 그 차의 절대값이다.
(정전 흡착력)
웨이퍼 고정 테이프(5)의 정전척 테이블에 대한 정전 흡착력은 200Pa 이상이 바람직하고, 300Pa 이상이 보다 바람직하고, 300Pa 이상 1500Pa 이하가 더 바람직하고, 700 ~ 1000Pa가 특히 바람직하다. 정전 흡착력이 200Pa 미만이면, 웨이퍼 고정 테이프(5)가 정전척 테이블에 대해서 거의 밀착되지 않는다.
200Pa를 초과하고 300Pa 미만이면 웨이퍼 고정 테이프(5)의 정전척 테이블과의 밀착성이 부족하고, 기재 필름(5a)의 열을 충분히 정전척 테이블에 전달할 수 없게 되는 경우가 있다. 이 때문에, 정전 흡착력은, 300Pa 이상이 보다 바람직하지만, 700Pa 이상이면 웨이퍼 고정 테이프(5)와 정전척 테이블과의 밀착성이 매우 높고 열전달을 일으키기 쉽다.
(아웃 가스 발생 총량)
또한 웨이퍼 고정 테이프(5)의 100℃에서의 아웃 가스 발생 총량은, 0.3 질량% 이하가 바람직하고, 0.15 질량%가 보다 바람직하고, 0.10 질량%가 더 바람직하고, 0.05 질량% 이하가 특히 바람직하다.
아웃 가스 발생량이 0.15 질량%를 초과하면 칩(7)의 패턴면(2)에 악영향을 미칠 우려가 있다.
(점착제층의 플라즈마 내성)
본 발명에서는, 플라즈마 다이싱되는 것으로부터, 플라즈마에 대한 내성이 요구된다.
플라즈마의 에칭 속도가 늦을수록, 웨이퍼 고정 테이프(5)의 점착제층(5b)은 플라즈마와의 접촉 시간이 길어지고, 침식되어서 분해, 변질 등의 데미지를 받고, 칩(7)을 유지할 수 없게 된다. 이 때문에, 점착제층(5b)이 데미지를 받지 않는 에칭 속도를 조사하는 것으로, 플라즈마에 대한 내성을 평가할 수 있다.
본 발명에서는, 웨이퍼 고정 테이프(5)의 점착제층(5b)의 SF6 플라즈마 및 O2 플라즈마에 대한 에칭 속도는 2.0㎛/분 이하가 바람직하고, 1.0㎛/분 이하가 보다 바람직하고, 0.5㎛/분 이하가 더 바람직하고, 0.1㎛/분 미만이 특히 바람직하다. SF6 플라즈마나 O2 플라즈마에 대한 에칭 속도가 2.0㎛/분을 초과하면 웨이퍼 고정 테이프(5)도 침식되어서 칩을 유지할 수 없게 된다. 0.1㎛/분 미만이면 플라즈마에 의한 영향은 없다고 생각되지만, 0.1㎛/분 이상이라도 각 처리 공정에서 문제가 생길 우려가 거의 없고, 적어도 0.1㎛/분 이상 2.0㎛/분 이하가 바람직한 범위이다.
여기서, SF6 가스를 이용한 반도체 웨이퍼의 Si의 에칭 프로세스는 BOSCH 프로세스라고도 불리고, 노출된 Si와, SF6을 플라즈마화하여 생성한 F원자를 반응시키고, 4불화 규소(SiF4)로서 제거하는 것이며, 리액티브 이온 에칭(RIE)이라고도 불린다. 한편, O2 플라즈마에 의한 제거는, 반도체 제조 프로세스 중에서는 플라즈마 클리너에서도 이용되는 방법으로 에싱(灰化)으로도 칭해지고, 대(對)유기물 제거 방법 중 하나이다. 반도체 디바이스 표면에 남은 유기물 찌꺼기를 클리닝하기 위해서 행해진다.
<<본 발명의 반도체 웨이퍼의 처리 방법>>
이하에, 도면을 참조하여, 본 발명의 반도체 웨이퍼의 처리 방법의 바람직한 실시형태를 설명한다.
본 발명에서는, 반도체 웨이퍼의 처리 방법으로서 이하의 바람직한 실시형태로 분류된다.
다만, 본 발명에서는, 이하에 설명하는 실시형태로 한정되는 것은 아니다.
<제1 실시형태[도 1 ~ 도 4]>
본 발명의 바람직한 제1 실시형태인 반도체 웨이퍼의 개편화 방법을 도 1 ~ 도 4를 참조하여 설명한다.
반도체 웨이퍼(1)는, 그 표면(S)에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지고 있다(도 1(a) 참조). 이 패턴면(2)에는, 표면 보호 테이프(3)를 맞붙이고(도 1(b) 참조), 패턴면(2)이 표면 보호 테이프(3)로 피복된 반도체 웨이퍼(1)를 얻는다(도 1(c) 참조).
다음에, 반도체 웨이퍼(1)의 이면(B)을 웨이퍼 연삭 장치(M1)로 연삭하고, 반도체 웨이퍼(1)의 두께를 얇게 한다(도 2(a) 참조). 그 후, 패턴면(2)으로부터 표면 보호 테이프(3)를 박리한다(도 2(b) 참조). 표출된 패턴면(2)에는, 일반적인 수법에 따라 레지스트(4)를 적층하여 마스크를 형성한다(도 2(c) 참조). 한편, 웨이퍼 이면에 맞붙이는 웨이퍼 고정 테이프(5)를 준비한다. 이 웨이퍼 고정 테이프(5)는 기재 필름(5a)에 점착제층(5b)이 적층된 것이다(도 2(d) 참조).
반도체 웨이퍼(1)의 연삭한 이면(B)에는 웨이퍼 고정 테이프(5)를 맞붙여, 링 프레임(F)에 지지 고정한다(도 3(a) 참조). 그리고, 표면(S)측으로부터 SF6 가스의 플라즈마(P1)에 의한 처리를 행하여, 반도체 웨이퍼(1)를 에칭하고(도 3(b) 참조), 각각의 반도체 칩(이하 단지 「칩」이라고도 한다)(7)으로 분할하여 개편화한다(도 3(c) 참조).
다음에 O2 가스의 플라즈마(P2)에 의해서 에싱을 행하여(도 4(a) 참조), 표면(S)에 남은 레지스트(4)를 제거하고 표면에 패턴면(2)이 표출되어 개편화된 칩(7)을 얻는다(도 4(b) 참조). 그리고 그 칩(7)을 핀(M2)에 의해 들어올려서 콜릿(M3)에 의해 흡착하여 픽업한다(도 4(c) 참조).
또한, SF6 플라즈마 및 O2 플라즈마에 의한 에칭 속도는 2.0㎛/분 이하가 바람직하고, 1.0㎛/분 이하가 보다 바람직하고, 0.5㎛/분 이하가 더 바람직하다. 에칭 속도의 하한은, 0.1㎛/분 이상이 바람직하다.
다음에 상기 방법에서 이용한 재료에 대해서 설명한다.
반도체 웨이퍼(1)는, 한쪽 면에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지는 실리콘 웨이퍼 등이며, 패턴면(2)은, 반도체 소자의 회로 등이 형성된 면이다.
표면 보호 테이프(3)는, 패턴면(2)에 형성된 반도체 소자를 보호하는 기능을 가진다. 즉, 후속 공정의 웨이퍼 박막화 공정에서는 패턴면(2)에서 반도체 웨이퍼(1)를 지지하여 웨이퍼의 이면이 연삭되기 때문에, 이 연삭시의 부하를 견딜 필요가 있다. 이 때문에, 표면 보호 테이프(3)는 패턴면(2)에 형성되는 소자를 피복할 만큼의 두께가 있고, 그 가압 저항은 낮고, 또한, 연삭시의 더스트나 연삭수 등의 침입이 일어나지 않게 소자를 밀착할 수 있을 만큼의 밀착성이 높은 것이다. 이 표면 보호 테이프(3)에는, 지금까지 공지의 표면 보호 테이프를 이용할 수 있다.
레지스트(4)에는, 포토 리소 공정에서 이용되어 온 레지스트 등, 지금까지 공지의 일반적인 것을 적용할 수 있다. 또한, 패턴면(2)에의 도포 공정도 스핀 코트 등을 이용할 수 있고, 포토 리소 공정 등에서 마스크를 형성한다.
플라즈마 다이싱 및 플라즈마 에싱을 행하기 위해서는 플라즈마 에칭 장치를 이용할 수 있다. 플라즈마 에칭 장치는, 반도체 웨이퍼(1)에 대해서 드라이 에칭을 할 수 있는 장치로서, 진공 챔버 내에 밀폐 처리 공간을 만들고, 고주파측 전극측의 정전척 테이블에 반도체 웨이퍼(1)가 탑재되고, 그 고주파측 전극에 대향해서 마련된 가스 공급 전극측으로부터 플라즈마 발생용 가스가 공급되는 것이다. 고주파측 전극에 고주파 전압이 인가되면 가스 공급 전극과 고주파측 전극의 사이에 플라즈마가 발생하기 때문에, 이 플라즈마를 이용한다.
플라즈마 다이싱 프로세스에 있어서, 상기 플라즈마 에칭 장치 내에서 반도체 웨이퍼(1)는 정전 흡착 방식으로 불리는 고정 방식으로 정전척 테이블 상에 고정된다. 플라즈마 처리 장치 내는 플라즈마 발생에 의한 고열에 노출되기 때문에, 반도체 웨이퍼(1)에 붙이는 웨이퍼 고정 테이프(5) 등의 재료는 내열성이 필요하다. 이러한 한편, 웨이퍼 고정 테이프(5)가 접지되는 정전척 테이블은, 그 내부에 냉매를 통하여 냉각하고 있고, 웨이퍼 고정 테이프(5)의 온도 상승을 억제하고 있다. 이 때문에, 웨이퍼 고정 테이프(5)는, 정전척 테이블에의 흡착성이 높을수록, 내열성이 낮아도 플라즈마 다이싱 프로세스에 적응할 수 있다는 것이 판명되었다. 한편, 흡착성이 낮은 경우는 플라즈마 분위기의 고온에 노출되기 때문에 용융의 위험성이 높아진다. 특히 정전 흡착 방식에서는, 정전척 테이블에 대한 흡착성에는 웨이퍼 고정 테이프(5)의 표면 거칠기가 영향을 준다는 것도 판명되었다.
이러한 웨이퍼 고정 테이프(5)는, 기재 필름(5a)에 점착제층(5b)이 마련된 구성으로 이루어지고, 이 중 기재 필름(5a)은, 3원 공중합체를 금속 이온으로 가교한 이오노머 수지를 포함한 것이다.
특히, 본 발명에서는, 웨이퍼 고정 테이프(5)는, 상술한 본 발명의 웨이퍼 고정 테이프(5)를 사용하는 것이 바람직하다.
상기 반도체 웨이퍼의 처리 방법에 의하면, 소정의 웨이퍼 고정 테이프(5)를 이용한 것으로부터 플라즈마 다이싱이나 플라즈마 에싱 공정에 견디고, 칩핑 등을 일으키는 일없이 이들의 공정을 무리없이 실행할 수 있음과 함께, 그 후의 픽업 공정에 있어서도 수율 좋게 픽업 공정을 실행할 수 있다.
또한, 레지스트(4)를 O2 플라즈마로 제거할 수 있기 때문에, 플라즈마 다이싱을 행하는 장치와 동일한 장치로 마스크 부분의 제거를 할 수 있다. 이에 더하여, 패턴면(2)측(표면(S)측)으로부터 플라즈마 다이싱을 행하기 때문에, 피킹 작업 전에 칩의 상하를 반전시킬 필요가 없다. 이들의 이유로부터 양질의 칩을 대량으로 제조할 수 있고, 프로세스 코스트를 큰 폭으로 억제할 수 있다.
제1 실시형태는, 이하와 같이 부분적으로 변경한 변형예도 바람직하다.
[변형예 1-1[도 5, 도 6]]
상기 제1 실시형태에서는 반도체 웨이퍼(1)를 연삭하여 박막화하고 나서 레지스트(4)를 형성했지만, 본 실시형태에서는 레지스트(4)에 의한 마스크를 형성하고 나서 반도체 웨이퍼(1)를 연삭하여 박막화하는 점에서 다르다. 그 외의 공정은 제1 실시형태와 동일하다.
즉, 도면을 이용하여 설명하자면, 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지는 반도체 웨이퍼(1)(도 5(a) 참조)의 표면(S)에, 일반적인 수법에 따라 레지스트(4)를 적층하여 마스크를 형성한다(도 5(b) 참조). 이 마스크가 형성된 패턴면(2)에는 표면 보호 테이프(3)를 더 맞붙이고(도 5(c) 참조), 패턴면(2)과 레지스트(4)가 표면 보호 테이프(3)로 피복된 반도체 웨이퍼(1)를 얻는다(도 6(a) 참조). 다음에, 반도체 웨이퍼(1)의 이면(B)을 웨이퍼 연삭 장치(M1)로 연삭하고(도 6(b) 참조), 반도체 웨이퍼(1)의 두께를 얇게 한 후, 패턴면(2)으로부터 표면 보호 테이프(3)를 박리한다(도 6(c) 참조). 그리고, 그 후의 공정은 제1 실시형태와 마찬가지로, 표면(S)측으로부터 SF6 가스의 플라즈마(P1)에 의한 처리 공정으로 이행한다.
본 실시형태에서는, 웨이퍼를 박막화하기 전에 레지스트(4)를 형성하기 때문에, 반도체 웨이퍼(1)의 취급이 쉽고, 레지스트(4)의 형성이 용이하다.
[변형예 1-2[도 7]]
본 실시형태에서는, 개편화한 칩(7)을 픽업하기 전에 픽업용 테이프(6)에 전사하는 공정을 실시하는 점에서 상기 실시형태와는 다르다.
즉, 도면을 이용하여 설명하자면, 웨이퍼 고정 테이프(5) 상에서 다이싱된 각 칩(7)(도 7(a) 참조)을, 픽업용 테이프(6)에 전사한다(도 7(b) 참조). 그리고, 픽업용 테이프(6)로부터 핀(M2)으로 들어올리고, 콜릿(M3)으로 픽업한다(도 7(c) 참조). 그 외의 공정은 제1 실시형태 또는 변형예 1-2와 동일하다.
본 실시형태에서는, 픽업용 테이프(6)에 전사하는 공정을 실시하는 것으로부터, 콜릿(M3)으로는 칩(7)의 이면(B)측을 흡착하게 된다. 이 때문에, 패턴면(2)이 콜릿(M3)과 접촉하는 것을 회피하여, 패턴면(2)을 보호할 수 있다.
[변형예 1-3[도 8]]
본 실시형태에서는, 제1 실시형태에 있어서의 칩(7)의 픽업 공정의 전에 자외선을 조사하여 웨이퍼 고정 테이프(5)의 점착제층(5b)을 가교시키는 공정을 포함하는 점에서 제1 실시형태, 변형예 1-1 및 변형예 1-2와 다르다. 그 외의 공정은 제1 실시형태, 변형예 1-1 및 변형예 1-2와 동일하다.
예를 들면, 패턴면(2)에 레지스트(4)를 마련한(도 8(a) 참조) 후, 이면(B)측으로부터 웨이퍼 고정 테이프(5)를 향하여 자외선(UV)을 조사한다(도 8(b) 참조). 그리고, 웨이퍼 고정 테이프(5)의 점착제층(5b)을 경화시킨 후, 플라즈마 다이싱 공정으로 이행한다(도 8(c) 참조).
본 실시형태에서 이용하는 웨이퍼 고정 테이프(5)는, 제1 실시형태에서 나타낸 웨이퍼 고정 테이프(5) 중에서도 자외선 등의 방사선으로 경화 가능한 재질을 점착제층(5b)에 이용한 것이다.
점착제층(5b)을 자외선 등으로 경화시키는 것으로, 칩(7)의 픽업을 용이하게 하고, 또한, 플라즈마 다이싱시의 플라즈마 내성을 향상시킬 수 있다.
<제2 실시형태[도 9 ~ 도 11]>
제1 실시형태 및 그 변형예에서는, 패턴면(2)을 마련한 표면(S)측에 레지스트(4)를 마련하여 표면(S)측으로부터 다이싱을 행했지만, 본 실시형태에서는, 반도체 웨이퍼(1)의 이면(B)측에 레지스트(4)를 마련하여 이면(B)측으로부터 다이싱을 행하는 점에서 다르다.
즉, 도면에 기초하여 설명하자면, 반도체 웨이퍼(1)의 표면(S)측에는 표면 보호 테이프(3)를 맞붙이고, 반도체 웨이퍼(1)의 이면(B)측을 연삭하여 웨이퍼를 박막화한 후, 이 연삭한 웨이퍼의 이면(S)측에 일반적인 방법으로 레지스트(4)를 형성한다(도 9(a) 참조). 그리고, 표면(S)측으로부터 표면 보호 테이프(3)를 박리하고(도 9(b) 참조), 그 박리한 면에 웨이퍼 고정 테이프(5)를 맞붙인다(도 9(c) 참조).
다음에, 링 프레임(F)에 고정한 후, 이면(B)측으로부터 SF6 가스의 플라즈마(P1)에 의한 처리를 행하여, 반도체 웨이퍼(1)를 에칭하고(도 10(a) 참조), 각각의 칩(7)으로 분할하여 개편화한다(도 10(b) 참조). 그 후, O2 가스의 플라즈마(P2)에 의해서 에싱을 행하여(도 10(c) 참조), 이면(B)에 남은 레지스트(4)를 제거하고, 개편화한 칩(7)을 얻는다(도 11(a) 참조). 그리고 그 칩(7)을 핀(M2)에 의해 들어올리고 콜릿(M3)에 의해 흡착하여 픽업하고(도 11(b) 참조), 그 후의 다이본딩 공정 등으로 이행한다.
본 실시형태에서는, 웨이퍼 고정 테이프(5)가 패턴면(2)을 덮고, 플라즈마 다이싱 공정으로부터 패턴면(2)을 보호하고 있다. 이 때문에, 패턴면(2)을 충분히 피복하는 정도의 부드러움을 가지고, 그 한편으로 픽업시에는 칩(7) 표면의 패턴면(2)에 점착물질 잔존없이, 또한, 간단하게 박리할 수 있는 박리성을 가지는 것이다.
제2 실시형태는, 이하와 같이 부분적으로 변경한 변형예도 바람직하다.
[변형예 2-1[도 12]]
본 실시형태에서는 제2 실시형태에 있어서의 SF6 가스의 플라즈마(P1)에 의한 처리의 전에, 웨이퍼 고정 테이프(5)에 자외선 등의 방사선을 조사하여 점착제층(5b)을 경화시키는 공정을 포함하는 점에서 제2 실시형태와 다르다. 그 외의 공정은 제2 실시형태와 동일하다.
즉, 이면(B)측에 레지스트(4)를 형성한 반도체 웨이퍼(1)의 표면(S)측에 웨이퍼 고정 테이프(5)를 맞붙인(도 12(a) 참조) 후, 웨이퍼 고정 테이프(5)에 자외선을 조사하여(도 12(b) 참조) 그 점착제층(5b)을 가교한다. 그리고 SF6 가스의 플라즈마(P1)에 의한 다이싱 처리를 행한다(도 12(c) 참조).
본 실시형태에서는, 웨이퍼 고정 테이프(5)의 점착제층(5b)은, 자외선 조사에 의해서 점착제가 3차원 가교되어 고체화되어 있기 때문에, 플라즈마에 다이싱시의 내열성이 높아지는 점에서 바람직하다.
상기 실시형태는 본 발명의 일례이며, 이러한 형태로 한정되는 것이 아니고, 본 발명의 취지에 반하지 않는 한도에 있어서, 각 프로세스에 있어서의 공지의 프로세스의 부가나 삭제, 변경 등을 할 수 있는 것이다.
[실시예]
이하, 실시예에 기초하여 본 발명을 더 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것이 아니다.
<웨이퍼 고정 테이프의 제작>
이하와 같이 하여, 하기 표 1에 나타내는 웨이퍼 고정 테이프를 제작했다.
[0086]
[점착제층을 구성하는 수지 조성물]
점착제층을 구성하는 수지 조성물로서 이하의 수지 조성물 A 및 B를 이용했다.
(점착제층을 구성하는 수지 조성물 A)
아크릴계 베이스 폴리머(2-에틸헥실아크릴레이트, 메틸아크릴레이트, 2-하이드록시에틸아크릴레이트로 이루어지는 공중합체, 질량 평균 분자량 30만, 유리 전이 온도 -35℃) 100질량부에 대해서, 폴리이소시아네이트 화합물(니혼폴리우레탄샤제, 상품명 콜로네이트 L) 4질량부, 광중합성 탄소-탄소 이중 결합을 가지는 화합물로서 테트라메틸올메탄테트라아크릴레이트 20질량부 및 광중합 개시제로서 니혼치바가이기샤제의 이르가큐어-184(상품명) 1질량부 및 프탈산 디옥틸 0.1질량부 더하여 혼합하고, 방사선 경화성의 점착제 수지 조성물 A를 조제했다.
(점착제층을 구성하는 수지 조성물 B)
부틸아크릴레이트(79 질량%), 메타크릴산(1 질량%), 2-하이드록시에틸아크릴레이트(20 질량%)로 이루어지는 아크릴계 공중합체 100질량부에, 광중합성 탄소-탄소 이중 결합 및 관능기를 가지는 화합물로서 2-메타크릴로일옥시에틸이소시아네이트(쇼와덴코샤제, 상품명 커런츠 MOI) 0.2질량부를 반응시켜서, 주쇄의 반복 단위에 대해서 방사선 경화성 탄소-탄소 이중 결합 함유기를 가지는 아크릴계 단량체부를 가지는 잔기가 결합된 중합체를 얻었다. 이 중합체의 질량 평균 분자량은 60만이었다. 여기서, 질량 평균 분자량은, 테트라히드로푸란에 용해하여 얻은 1% 용액을, 겔 퍼미에이션 크로마토그라피(Waters사제, 상품명 150-CALC/GPC)에 의해 측정한 값을 폴리스티렌 환산하여 산출한 것이다. 상기 중합체 100질량부에 대해서, 폴리이소시아네이트 화합물(니혼폴리우레탄샤제, 상품명 콜로네이트 L) 4질량부, 광중합 개시제로서 니혼치바가이기샤제의 이르가큐어-184(상품명) 1질량부 및 프탈산 디옥틸 0.08질량부 더하여 혼합하고, 방사선 경화성의 점착제 수지 조성물 B를 조제했다.
기재 필름을 구성하는 수지에, 에틸렌-메타크릴산-(아크릴산 2-메틸-프로필) 3원 공중합체에서 금속 이온이 Mg 금속 이온인 이오노머 수지(이오노머α)<상품명 하이밀란, 미츠이듀퐁폴리케미컬샤제>를 사용하고, 2축 혼련기로 필름 압출 성형하고, 하기 표 1의 두께의 기재 필름을 제작했다. 다음에, 25㎛의 폴리에틸렌테레프탈레이트(PET) 세퍼레이터 상에 상기에서 조제한 점착제 수지 조성물을, 건조 후의 두께가 하기 표 1이 되도록 도공하여, 기재 필름에 맞붙이는 것으로 점착제층을 형성하고, 웨이퍼 고정 테이프 1 ~ 4를 제조했다.
기재 필름의 표면의 산술 평균 거칠기 Ra, 웨이퍼 고정 테이프의 열전도율 및 점착제층의 실리콘에 대한 100℃, 10분 가열 후의 점착력 변화를, 이하와 같이 하여 측정했다.
(기재 필름의 산술 평균 거칠기 Ra)
미츠토요샤제의 표면 거칠기 측정기 SV3000S4(촉침식)를 이용하여 측정했다.
(웨이퍼 고정 테이프의 열전도율)
웨이퍼 고정 테이프의 PET 세퍼레이터를 박리하고, 20매 적층한 후에, 측정 사이즈로 컷 하고, 어드밴스리코가부시키가이샤제의 정상법(定常法) 열전도율 측정 장치 GH 시리즈로, 온도 경사법(정상법)으로 측정했다.
(실리콘에 대한 점착력 변화)
25mm 폭으로 컷 한 웨이퍼 고정 테이프의 시험편을 2kg의 맞붙임 롤러를 이용하여 피착체인 Si 미러 표면에 붙이고, 1시간 방치 후, 자외선 조사하고, 90° 박리, 박리 속도 50mm/분에서 측정하고, 가열 전의 점착력으로 했다. 이와 같이 1시간 방치 후, 100℃의 핫 플레이트 상에 웨이퍼 고정 테이프의 기재 필름 배면을 접촉시키는 형태로 10분간 가열하고, 15분간 냉각했다. 그 후 자외선 조사하고, 90° 박리, 박리 속도 50mm/분에서 측정하고, 가열 후의 점착력으로 했다. 또한, 측정 장치는 토요세이키제의 스트로그러프 시험기를 사용했다.
가열 전의 점착력으로부터, 가열 후의 점착력을 빼고, 그 차의 절대값을 점착력 변화로서 하기 표 1에 기재했다.
이들의 결과를 정리하여, 하기 표 1에 나타낸다.
Figure pct00001
또한, 비교의 웨이퍼 고정 테이프로서 이하의 웨이퍼 고정 테이프를 사용했다.
[웨이퍼 고정 테이프 5]
웨이퍼 고정 테이프 1의 제작에 있어서, 기재 필름의 표면의 산술 평균 거칠기 Ra를, 성형 롤의 요철을 변경하는 것으로, 3.5㎛로 변경한 것만 다른 웨이퍼 고정 테이프.
[웨이퍼 고정 테이프 6]
웨이퍼 고정 테이프 1의 제작에 있어서, 이오노머 수지 이외의 하기의 수지로 변경한 것만 다른 웨이퍼 고정 테이프.
수지: PP(폴리프로필렌)/엘라스토머의 블랜드
웨이퍼 고정 테이프 5의 기재 필름의 산술 평균 거칠기 Ra는 3.5㎛이며, 웨이퍼 고정 테이프의 열전도율은 0.3W/m·K이며, 실리콘에 대한 점착력 변화는 0.1N/25 mm였다.
또한, 웨이퍼 고정 테이프 6의 기재 필름의 산술 평균 거칠기 Ra는 2.0㎛이며, 웨이퍼 고정 테이프의 열전도율은 0.3W/m·K이며, 실리콘에 대한 점착력 변화는 0.05N/25 mm였다.
<반도체 웨이퍼의 가공>
이들 웨이퍼 고정 테이프를 이용하여 다음에 나타내는 공정의 처리를 행했다.
우선, 직경 8 인치의 실리콘 웨이퍼의 패턴면측에 레지스트를 도포하고 포토 리소로 스트리트 부분을 노광하여 개구했다. 그리고 그 위에 시판의 표면 보호 테이프를 맞붙이고, 백 그라인더(DFD8540(가부시키가이샤 디스코제))로 웨이퍼 두께가 50㎛가 될 때까지 연삭했다. 다음에, 연삭된 웨이퍼 이면측에 웨이퍼 고정 테이프를 맞붙이고, 링 프레임에서 지지 고정했다. 다음에 표면 보호 테이프를 당겨서 박리했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 0.5㎛/분의 에칭 속도로, 레지스트를 도포한 면측으로부터 플라즈마 조사하여, 플라즈마 다이싱을 행하고, 웨이퍼를 절단하여 각각의 칩으로 분할했다. 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.0㎛/분의 에칭 속도로, 에싱을 행하고, 레지스트를 제거했다. 그 후, 픽업 공정에서, 칩을 픽업했다.
본 발명의 웨이퍼 고정 테이프 1 ~ 4를 이용하여 상기 처리를 행했을 경우는, 모두 칩핑은 발생하지 않고, 양호하게 픽업할 수 있었다. 이것에 비해서, 비교의 웨이퍼 고정 테이프 5, 6을 이용하여 상기의 처리를 행했을 경우에는, 칩핑이 발생하고, 게다가 픽업이 충분하지 않았다.
이들 결과로부터, 본 발명의 웨이퍼 고정 테이프 1 ~ 4는, 비교의 웨이퍼 고정 테이프 5, 6과 비교하여, 내열성과 확장성이 모두 우수한 것을 알 수 있다.
실시예 1에서 제작한 웨이퍼 고정 테이프 1 ~ 6을 이용하여 다음에 나타내는 공정의 처리를 행했다.
우선, 직경 8인치의 실리콘 웨이퍼의 패턴면측에 시판의 표면 보호 테이프를 맞붙이고, 백 그라인더(DFD8540(가부시키가이샤디스코제))로 웨이퍼 두께가 50㎛가 될 때까지 연삭했다. 다음에, 연삭된 웨이퍼 이면측에 레지스트를 도포하고 포토 리소로 마스크를 형성했다. 그리고, 표면 보호 테이프를 박리한 후, 웨이퍼 고정 테이프를 패턴면에 맞붙이고, 링 프레임에서 지지 고정했다. 고정 후, 웨이퍼 고정 테이프측으로부터 자외선 조사하고, 웨이퍼 고정 테이프의 점착제를 가교시켰다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 이용하고, 0.5㎛/분의 에칭 속도로, 레지스트를 도포한 면측으로부터 플라즈마 조사하여, 플라즈마 다이싱을 행하고, 웨이퍼를 절단하여 각각의 칩으로 분할했다. 다음에 플라즈마 발생용 가스로서 O2 가스를 이용하고, 1.0㎛/분의 에칭 속도로, 에싱을 행하고, 레지스트를 제거했다. 그 후, 픽업 공정에서, 칩을 픽업했다.
본 발명의 웨이퍼 고정 테이프 1 ~ 4를 이용하여 상기의 처리를 행했을 경우는, 모두 칩핑은 발생하지 않고, 양호하게 픽업할 수 있었다. 이것에 비해서, 비교의 웨이퍼 고정 테이프 5, 6을 이용하여 상기의 처리를 행했을 경우에는, 칩핑이 발생하고, 게다가 픽업이 충분하지 않았다.
실시예 3에서는, 웨이퍼 고정 테이프 상에서 다이싱된 각 칩을, 도 7(b)에 나타내는 바와 같이, 픽업용 테이프(6)에 전사한 후, 도 7(c)에 나타내는 바와 같이, 픽업용 테이프로부터 핀으로 들어올리고, 콜릿으로 픽업을 행한 외에는, 실시예 1과 마찬가지로 행했다.
본 발명의 웨이퍼 고정 테이프 1 ~ 4를 이용하여 상기 처리를 행했을 경우는, 모두 칩핑은 발생하지 않고, 양호하게 픽업할 수 있었다. 이것에 비해서, 비교의 웨이퍼 고정 테이프 5, 6을 이용하여 상기 처리를 행했을 경우에는, 칩핑이 발생하고, 게다가 픽업이 충분하지 않았다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것이 아니고, 첨부의 청구의 범위에 나타낸 발명의 정신과 범위에 반하는 일 없이 폭넓게 해석되는 것이 당연하다고 생각한다.
본원은, 2015년 3월 13일에 일본에서 특허 출원된 일본 특허출원 2015-051481에 기초하는 우선권을 주장하는 것이며, 이것은 여기에 참조하여 그 내용을 본 명세서의 기재의 일부로서 넣는다.
1: 반도체 웨이퍼
2: 패턴면
3: 표면 보호 테이프
4: 레지스트
5: 웨이퍼 고정 테이프
5a: 기재 필름
5b: 점착제층
6: 픽업용 테이프
7: 칩
S: 표면
B: 이면
M1: 웨이퍼 연삭 장치
M2: 핀
M3: 콜릿
F: 링 프레임
L: CO2 레이저
P1: SF6 가스의 플라즈마
P2: O2 가스의 플라즈마

Claims (11)

  1. 기재 필름에 점착제층을 구비하여 이루어지는 웨이퍼 고정 테이프로서,
    상기 기재 필름이, 3원 공중합체를 금속 이온으로 가교한 이오노머 수지를 포함하고, 상기 점착제층과는 반대측의 기재 필름 표면의 산술 평균 거칠기 Ra가 0.1 ~ 3.0㎛인 것을 특징으로 하는 웨이퍼 고정 테이프.
  2. 제 1 항에 있어서,
    열전도율이 0.2W/m·K ~ 5.0W/m·K인 것을 특징으로 하는 웨이퍼 고정 테이프.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 점착제층의 실리콘에 대한 100℃, 10분 가열 후의 점착력 변화가 0.3N/25 mm 이하인 것을 특징으로 하는 웨이퍼 고정 테이프.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    반도체 웨이퍼에 맞붙여 플라즈마 다이싱 공정을 실행할 수 있는 플라즈마 다이싱 테이프인 것을 특징으로 하는 웨이퍼 고정 테이프.
  5. 반도체 웨이퍼의 처리 방법으로서,
    (a) 패턴면에는 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 웨이퍼 고정 테이프를 맞붙이고, 이면에는 레지스트가 적층된 반도체 웨이퍼의 이면측으로부터 SF6 플라즈마에 의해 반도체 웨이퍼를 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
    (d) O2 플라즈마에 의해 상기 레지스트를 제거하는 에싱 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  6. 제 5 항에 있어서,
    웨이퍼 고정 테이프측으로부터 자외선을 조사하여 상기 점착제층을 가교시키는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  7. 반도체 웨이퍼의 처리 방법으로서,
    (a) 패턴면에는 레지스트가 적층되고, 이면에는 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 웨이퍼 고정 테이프를 맞붙인 반도체 웨이퍼의 패턴면측으로부터 SF6 플라즈마에 의해 반도체 웨이퍼를 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
    (d) O2 플라즈마에 의해 상기 레지스트를 제거하는 에싱 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  8. 제 7 항에 있어서,
    개편화된 반도체 칩을 상기 웨이퍼 고정 테이프로부터 픽업용 테이프에 전사하는 공정을 더 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  9. 제 5 항 내지 제 8 항 중 어느 한 항에 있어서,
    반도체 웨이퍼의 패턴면에 표면 보호 테이프를 맞붙인 상태에서 반도체 웨이퍼의 이면을 연삭하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  10. 제 5 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 웨이퍼 고정 테이프를 링 프레임에서 지지 고정하는 공정과,
    웨이퍼 고정 테이프로부터 칩을 픽업하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 처리 방법.
  11. 제 5 항 내지 제 10 항 중 어느 한 항에 기재된 반도체 웨이퍼의 처리 방법에 의해서 제조되어 이루어지는 것을 특징으로 하는 반도체 칩.
KR1020177018634A 2015-03-13 2016-03-10 웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩 KR20170093907A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015051481A JP6490459B2 (ja) 2015-03-13 2015-03-13 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
JPJP-P-2015-051481 2015-03-13
PCT/JP2016/057614 WO2016148024A1 (ja) 2015-03-13 2016-03-10 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ

Publications (1)

Publication Number Publication Date
KR20170093907A true KR20170093907A (ko) 2017-08-16

Family

ID=56918875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177018634A KR20170093907A (ko) 2015-03-13 2016-03-10 웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩

Country Status (5)

Country Link
US (1) US10699933B2 (ko)
JP (1) JP6490459B2 (ko)
KR (1) KR20170093907A (ko)
CN (1) CN107112222B (ko)
WO (1) WO2016148024A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079424A (ko) * 2017-12-27 2019-07-05 주식회사 엘지화학 편광판용 점착제 조성물, 편광판 및 디스플레이 장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060964A (ja) * 2016-10-07 2018-04-12 積水化学工業株式会社 半導体装置の製造方法
JP6802029B2 (ja) * 2016-10-07 2020-12-16 積水化学工業株式会社 半導体保護テープ
JP6740081B2 (ja) * 2016-10-20 2020-08-12 株式会社ディスコ ウエーハの加工方法
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6917058B2 (ja) 2017-06-06 2021-08-11 丸石産業株式会社 吸着層を備える研磨パッドを使用する研磨方法
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
CN111684584A (zh) * 2018-02-01 2020-09-18 康宁股份有限公司 用于卷形式的电子封装和其他应用的单一化基材
JP7042667B2 (ja) 2018-03-28 2022-03-28 古河電気工業株式会社 半導体チップの製造方法
WO2020110548A1 (ja) * 2018-11-26 2020-06-04 リンテック株式会社 プラズマダイシング用ダイシングシート
TW202037694A (zh) * 2019-01-25 2020-10-16 日商古河電氣工業股份有限公司 半導體晶圓加工用紫外線硬化型黏著帶及半導體晶片之製造方法以及該帶之使用方法
JP6678796B1 (ja) * 2019-04-08 2020-04-08 古河電気工業株式会社 電子部品用テープおよび電子部品の加工方法
CN111633589A (zh) * 2020-06-16 2020-09-08 南京沃天科技有限公司 一种传感器芯片夹持固定结构
CN112125277B (zh) * 2020-10-10 2024-02-13 上海科技大学 一种适用于超导探测器玻璃窗的制备工艺
JPWO2022097472A1 (ko) * 2020-11-09 2022-05-12

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172364A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910015403A (ko) * 1990-02-14 1991-09-30 사와무라 하루오 웨이퍼 가공용 필름
JP2002373871A (ja) * 2001-06-15 2002-12-26 Sekisui Chem Co Ltd Ｉｃチップの製造方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
JP3612317B2 (ja) * 2001-11-30 2005-01-19 株式会社東芝 半導体装置の製造方法
US6897128B2 (en) * 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4599294B2 (ja) * 2003-04-14 2010-12-15 積水化学工業株式会社 合わせガラスの剥離方法
JP4275096B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
JP4549239B2 (ja) * 2005-06-22 2010-09-22 日東電工株式会社 ダイシング用粘着シート
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP4952585B2 (ja) * 2006-01-23 2012-06-13 日立化成工業株式会社 接着剤組成物、フィルム状接着剤、接着シート、並びにそれを用いた半導体装置
JP4970863B2 (ja) * 2006-07-13 2012-07-11 日東電工株式会社 被加工物の加工方法
JPWO2008015759A1 (ja) * 2006-08-04 2009-12-17 日立化成工業株式会社 フィルム状接着剤、接着シート及びこれを使用した半導体装置
US20080063871A1 (en) * 2006-09-11 2008-03-13 Jung Ki S Adhesive film composition for semiconductor assembly, associated dicing die bonding film and semiconductor package
KR100800214B1 (ko) * 2006-12-13 2008-02-01 제일모직주식회사 반도체 조립용 접착 필름 조성물 및 접착 필름
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP5503113B2 (ja) * 2008-05-08 2014-05-28 古河電気工業株式会社 半導体装置、ウエハ構造体および半導体装置の製造方法
CN102112568A (zh) * 2008-08-04 2011-06-29 日立化成工业株式会社 胶粘剂组合物、膜状胶粘剂、胶粘片和半导体装置
EP2319892A4 (en) * 2008-08-27 2012-01-18 Hitachi Chemical Co Ltd PHOTOSENSITIVE ADHESIVE COMPOSITION, PHOTOSENSITIVE FILM ADHESIVE, ADHESIVE PATTERN, SEMICONDUCTOR WAFER WITH ADHESIVE, SEMICONDUCTOR DEVICE, AND ELECTRONIC COMPONENT
JP5732815B2 (ja) * 2009-10-30 2015-06-10 日立化成株式会社 感光性接着剤組成物、並びにそれを用いたフィルム状接着剤、接着シート、接着剤パターン、接着剤層付半導体ウェハ、接着剤層付透明基板、及び半導体装置。
US20120256326A1 (en) * 2009-11-13 2012-10-11 Kazuyuki Mitsukura Adhesive composition, semiconductor device making use thereof, and production method thereof
JP5582836B2 (ja) * 2010-03-26 2014-09-03 古河電気工業株式会社 ダイシング・ダイボンディングテープ
JP5461292B2 (ja) 2010-04-28 2014-04-02 日立マクセル株式会社 ダイシング用粘着フィルム、及び切断片の製造方法
JP5583080B2 (ja) * 2010-07-07 2014-09-03 古河電気工業株式会社 ウエハ加工用テープおよびそれを用いた半導体加工方法
CN102337089B (zh) * 2010-07-07 2014-01-29 古河电气工业株式会社 晶片加工用胶带和使用其的半导体加工方法
KR101393878B1 (ko) * 2010-09-30 2014-05-12 미쓰이 가가쿠 토세로 가부시키가이샤 확장성 필름, 다이싱 필름, 및 반도체 장치의 제조 방법
JP5666875B2 (ja) * 2010-10-21 2015-02-12 アキレス株式会社 半導体製造工程用テープの基材フィルム
JP5667942B2 (ja) * 2011-01-21 2015-02-12 株式会社東芝 半導体装置の製造方法
JP2013038408A (ja) * 2011-07-14 2013-02-21 Nitto Denko Corp 半導体ウェハ固定用粘着テープ、半導体チップの製造方法及び接着フィルム付き粘着テープ
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP5855034B2 (ja) * 2013-02-18 2016-02-09 古河電気工業株式会社 半導体ウェハ加工用粘着テープ及び半導体ウェハの分割方法
CN105073931B (zh) * 2013-03-26 2017-03-08 三井化学东赛璐株式会社 叠层膜的制造方法、叠层膜以及使用该叠层膜的半导体装置的制造方法
WO2014200071A1 (ja) * 2013-06-14 2014-12-18 電気化学工業株式会社 粘着シート
TWI588229B (zh) * 2015-04-29 2017-06-21 Ｌｇ化學股份有限公司 半導體用黏著膜
JP6524535B2 (ja) * 2016-03-11 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172364A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd プラズマ処理装置およびプラズマ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190079424A (ko) * 2017-12-27 2019-07-05 주식회사 엘지화학 편광판용 점착제 조성물, 편광판 및 디스플레이 장치

Also Published As

Publication number Publication date
US20180012788A1 (en) 2018-01-11
WO2016148024A1 (ja) 2016-09-22
JP6490459B2 (ja) 2019-03-27
CN107112222B (zh) 2021-03-16
CN107112222A (zh) 2017-08-29
US10699933B2 (en) 2020-06-30
JP2016171261A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
KR20170093907A (ko) 웨이퍼 고정 테이프, 반도체 웨이퍼의 처리 방법 및 반도체 칩
TWI782802B (zh) 半導體加工用板片及半導體裝置的製造方法
KR20170094301A (ko) 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프
KR20170122185A (ko) 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
JP7042667B2 (ja) 半導体チップの製造方法
JP6845134B2 (ja) マスク一体型表面保護テープ
TWI649798B (zh) Mask integrated surface protection tape
KR101554458B1 (ko) 반도체 웨이퍼 보호용 점착 테이프
TWI507502B (zh) Semiconductor wafer processing adhesive sheet
TWI686852B (zh) 遮罩一體型表面保護帶
TWI686853B (zh) 附剝離襯墊之遮罩一體型表面保護帶
WO2004107423A1 (ja) 貫通構造を有する薄膜化回路基板の製造方法と保護用粘着テープ
JP2019145575A (ja) マスキング材
TWI788537B (zh) 黏著薄板
TW201710426A (zh) 半導體晶圓加工用黏著帶、該黏著帶之製造方法及半導體晶圓之加工方法
JP2019134091A (ja) マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application