KR102155028B1 - 마스크 일체형 표면 보호 테이프 - Google Patents

마스크 일체형 표면 보호 테이프 Download PDF

Info

Publication number
KR102155028B1
KR102155028B1 KR1020187025435A KR20187025435A KR102155028B1 KR 102155028 B1 KR102155028 B1 KR 102155028B1 KR 1020187025435 A KR1020187025435 A KR 1020187025435A KR 20187025435 A KR20187025435 A KR 20187025435A KR 102155028 B1 KR102155028 B1 KR 102155028B1
Authority
KR
South Korea
Prior art keywords
mask
mask material
surface protection
material layer
protection tape
Prior art date
Application number
KR1020187025435A
Other languages
English (en)
Other versions
KR20180132620A (ko
Inventor
유스케 고토
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20180132620A publication Critical patent/KR20180132620A/ko
Application granted granted Critical
Publication of KR102155028B1 publication Critical patent/KR102155028B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/361—Removing material for deburring or mechanical trimming
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Abstract

하기 공정 (a) ~ (d)를 포함하는 반도체 칩의 제조에 사용되는 마스크 일체형 표면 보호 테이프로서, 마스크 일체형 표면 보호 테이프가, 기재 필름 상에 방사선 경화형 점착제층 및 방사선 경화형 마스크재층을 이 순서로 가지고, 하기 공정 (b)에 있어서, 방사선 조사 전은 점착제층과 마스크재층간이 박리되고, 방사선 방사 후는 마스크재층과 패턴면이 박리되는 마스크 일체형 표면 보호 테이프. [공정 (a) ~ (d)](a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 맞추어 붙인 상태에서, 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 맞추어 붙이고, 링 프레임으로 지지 고정하는 공정, (b) 마스크 일체형 표면 보호 테이프로부터 기재 필름과 상기 점착제층을 일체로 박리하여 마스크재층을 표면에 노출시킨 후, 마스크재층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단하여 반도체 웨이퍼의 스트리트를 개구하는 공정, (c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, (d) O2 플라즈마에 의해 상기 마스크재층을 제거하는 애싱 공정.

Description

마스크 일체형 표면 보호 테이프
본 발명은, 마스크 일체형 표면 보호 테이프에 관한 것이다.
최근의 반도체 칩의 박막화·소형칩화에의 진화는 눈부시고, 특히, 메모리 카드나 스마트 카드와 같은 반도체 IC 칩이 내장된 IC 카드에서는 박막화가 요구되고, 또한, LED·LCD 구동용 디바이스 등에서는 소형칩화가 요구되고 있다. 향후 이들의 수요가 증가하는 것에 따라 반도체 칩의 박막화·소형칩화의 요구는 보다 한층 높아질 것으로 생각된다.
이들의 반도체 칩은, 반도체 웨이퍼를 백 그라인드 공정이나 에칭 공정 등에 있어서 소정 두께로 박막화한 후, 다이싱(dicing) 공정을 거쳐서 개개의 칩으로 분할하는 것에 의하여 얻어진다. 이 다이싱 공정에 있어서는, 다이싱 블레이드에 의해 절단되는 블레이드 다이싱 방식이 사용되어 왔다. 블레이드 다이싱 방식에서는 절단시에 블레이드에 의한 절삭 저항이 반도체 웨이퍼에 직접 걸린다. 이 때문에, 이 절삭 저항에 의해서 반도체 칩에 미소한 칩핑(chipping)이 발생하는 일이 있다. 칩핑 발생은 반도체 칩의 외관을 해칠 뿐만 아니라, 경우에 따라서는 항절(抗折) 강도 부족에 의한 픽업시의 칩 파손을 초래하고, 칩 상의 회로 패턴까지 파손될 가능성이 있다. 또한, 블레이드에 의한 물리적인 다이싱 공정에서는, 칩끼리의 간격인 커프(kerf)(스크라이브 라인, 스트리트라고도 한다)의 폭을 두께가 있는 블레이드 폭보다 좁게 할 수 없다. 그 결과, 한 장의 웨이퍼로부터 취할 수 있는 칩의 수(수율)는 적어진다. 또한 웨이퍼의 가공 시간이 긴 것도 문제였다.
블레이드 다이싱 방식 이외에도 다이싱 공정에는 여러가지 방식이 사용되고 있다.
예를 들면, 웨이퍼를 박막화한 후에 다이싱을 행하는 어려움을 고려하여, 먼저 소정의 두께분만큼 웨이퍼에 홈을 형성해 두고, 그 후에 연삭 가공을 행하여 박막화와 칩으로 개별적으로 조각내는 개편화(個片化)를 동시에 행하는 DBG(선다이싱, 先dicing) 방식이 있다. 이 방식에 의하면, 커프폭은 블레이드 다이싱 공정과 마찬가지이지만, 칩의 항절 강도가 높아지고 칩의 파손을 억제할 수 있다고 하는 메리트가 있다.
또한, 다이싱을 레이저로 행하는 레이저 다이싱 방식이 있다.
레이저 다이싱 방식에 의하면 커프폭을 좁게 할 수 있고, 또한 드라이 프로세스가 되는 메리트도 있다. 그렇지만, 레이저에 의한 절단시의 승화물로 웨이퍼 표면이 오염된다고 하는 문제가 있고, 소정의 액상 보호재로 웨이퍼 표면을 보호하는 사전 처리를 필요로 하는 경우가 있다. 또한, 드라이 프로세스라고 해도 완전한 드라이 프로세스를 실현하는 것에는 이르지 않았다. 또한, 레이저 다이싱 방식은 블레이드 다이싱 방식보다 처리 속도를 고속화할 수 있다. 그렇지만, 1라인씩 가공하는 것에는 변화는 없고, 극소 칩의 제조에는 그 나름대로의 시간이 걸린다.
또한, 다이싱을 수압으로 행하는 워터젯 방식 등의 웨트 프로세스를 사용하는 방식도 있다.
이 방식에서는, MEMS 디바이스나 CMOS 센서 등 표면 오염을 고도로 억제할 필요가 있는 재료에 있어서 문제가 일어날 가능성이 있다. 또한, 커프폭의 협소화에는 제약이 있고, 얻어지는 칩의 수율도 낮아진다.
또한, 웨이퍼의 두께 방향으로 레이저로 개질층을 형성하고, 익스팬드(expand)하고 분단하여 개편화하는 스텔스 다이싱(Stealth dicing) 방식도 알려져 있다.
이 방식은, 커프폭을 제로로 할 수 있고, 드라이로 가공할 수 있다고 하는 메리트가 있다. 그렇지만, 개질층 형성시의 열이력에 의해 칩 항절 강도가 저하되는 경향이 있고, 또한, 익스팬드하여 분단할 때에 실리콘 부스러기가 발생하는 경우가 있다. 또한, 인접 칩과 부딪쳐서 항절 강도 부족을 일으킬 가능성이 있다.
또한, 스텔스 다이싱과 선다이싱을 합친 방식으로서, 박막화의 전에 먼저 소정의 두께분만큼 개질층을 형성해 두고, 그 후에 이면으로부터 연삭 가공을 행하여 박막화와 칩에의 개편화를 동시에 행하는 협스크라이브(狹Scribe)폭 대응 칩 개편화 방식이 있다.
이 기술은, 상기 프로세스의 디메리트를 개선한 것이며, 웨이퍼 이면 연삭 가공 중에 응력으로 실리콘의 개질층이 벽개(劈開, 갈라짐)하여 개편화되기 때문에, 커프폭이 제로이며 칩 수율은 높고, 항절 강도도 높아진다고 하는 메리트가 있다. 그렇지만, 이면 연삭 가공 중에 개편화되기 때문에, 칩 단면이 인접 칩과 부딪쳐서 칩 코너가 결락되는 현상을 볼 수 있는 경우가 있다.
이것에 더하여, 플라즈마 다이싱 방식이 있다(예를 들면, 특허문헌 1 참조).
플라즈마 다이싱 방식은, 마스크로 덮지 않은 개소를 플라즈마로 선택적으로 에칭하는 것으로, 반도체 웨이퍼를 분할하는 방법이다. 이 다이싱 방법을 사용하면, 선택적으로 칩의 분단이 가능하고, 스크라이브 라인이 구부러져 있어도 문제없이 분단할 수 있다. 또한, 에칭 레이트가 매우 높은 것으로부터 최근에는 칩의 분단에 최적인 프로세스의 하나로 여겨져 왔다.
일본 공개특허공보 2007-19385호
플라즈마 다이싱 방식으로는, 6불화 유황(SF6)이나 4불화 탄소(CF4) 등, 웨이퍼와의 반응성이 매우 높은 불소계의 가스를 플라즈마 발생용 가스로서 사용하고 있고, 그 높은 에칭 레이트로부터, 에칭하지 않는 면에 대해서 마스크에 의한 보호가 필수이며, 사전에 마스크 형성이 필요하다.
이 마스크 형성에는, 특허문헌 1에 기재와 같이, 웨이퍼의 표면에 레지스트를 도포한 후, 스트리트에 상당하는 부분을 포토리소그라피 프로세스로 제거하여 마스크로 하는 기술이 일반적으로 사용된다. 이 때문에, 플라즈마 다이싱을 행하기 위해서는, 플라즈마 다이싱 설비 이외의 포토 리소 공정 설비가 필요하고, 칩 제조 비용이 상승한다고 하는 문제가 있다.
또한, 플라즈마 에칭 후에 마스크(레지스트 막)가 남은 상태이기 때문에, 마스크 제거를 위해서 대량의 용제를 사용할 필요가 있고, 그런데도 마스크를 완전하게 제거할 수 없는 경우도 있고, 불량 칩이 생기는 경우가 있었다.
또한, 레지스트에 의한 마스킹 공정을 거치기 때문에, 전체의 처리 프로세스가 길어진다고 하는 문제도 있었다.
반도체 칩의 두께는, 최근 더 얇아지는 경향이 있고, 반도체 웨이퍼 이면을 이와 같이 얇게 이면 연삭했을 경우라도, 반도체 웨이퍼의 패턴면에 양호하게 밀착하여 패턴면을 효과적으로 보호할 필요가 있다.
게다가, 마스크 일체형 표면 보호 테이프에서는, 반도체 웨이퍼의 이면 연삭 후에, 마스크 일체형 표면 보호 테이프로부터 마스크재(층)만을 반도체 웨이퍼의 패턴면에 남기기 위해서, 점착제층과 마스크재층의 사이에서 박리하기 때문에, 이 박리가 용이해야 하고, 그리고 점착제 잔존 없이 박리하여야 한다.
상기 박리에서는, 마스크재층을 웨이퍼 표면에 간단하게 노출시킬 수 있는 것이 필요하고, SF6 플라즈마에 의해서 웨이퍼를 칩으로 보다 확실히, 고정밀도로 다이싱할 필요가 있다. 또한, 플라즈마 다이싱 후(웨이퍼의 분할 후)에 있어서는 O2 플라즈마에 의해서 마스크재층의 마스크재를 보다 확실히 제거하고, 불량 칩의 발생을 고도로 억제할 필요가 있다.
그렇지만, 상기 공정에 있어서, 패턴면에 맞추어 붙인 마스크재(층)를 재접합할 필요가 생기는 일이 있다.
이 경우, 본 발명자들의 검토에 의하면, 패턴면의 마스크재(층)를 점착제 잔존없이, 완전하게 박리할 수 있는 것이 중요해지는데, 종래 기술에서는, 반드시 만족할 수 있는 수준은 아니었다.
따라서, 본 발명은, 플라즈마 다이싱 방식용으로서, 박막화의 정도가 큰 이면 연삭 공정에서의 반도체 웨이퍼의 패턴면의 보호성, 표면 보호 테이프의 마스크재층으로부터의 박리성, 반도체 웨이퍼 상의 마스크재의 재접합성 및 마스크재의 제거성이 우수하고, 점작체 잔존이 적고, 불량 칩의 발생이 적고, 또한 포토리소그라피 프로세스가 불필요한 마스크 일체형 표면 보호 테이프를 제공하는 것을 과제로 한다.
이것에 더하여, 이와 같이 하여, 불량 칩의 발생을 고도로 억제하고, 또한 생산성이 높고, 가공 프로세스가 짧고, 염가로 제조할 수 있는 것이 가능한 마스크 일체형 표면 보호 테이프를 제공하는 것을 과제로 한다.
본 발명의 상기 과제는 이하의 수단에 의해서 해결된다.
[1] 하기 공정 (a) ~ (d)를 포함하는 반도체 칩의 제조에 사용되는 마스크 일체형 표면 보호 테이프로서,
상기 마스크 일체형 표면 보호 테이프가, 기재 필름 상에 방사선 경화형 점착제층 및 방사선 경화형 마스크재층을 이 순서로 가지고, 하기 공정 (b)에 있어서, 방사선 조사 전은 상기 점착제층과 상기 마스크재층간이 박리되고, 방사선 방사 후는 상기 마스크재층과 패턴면이 박리되는 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
[공정 (a) ~ (d)]
(a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 맞추어 붙인 상태에서, 상기 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 맞추어 붙이고, 링 프레임으로 지지 고정하는 공정,
(b) 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름과 상기 점착제층을 일체로 박리하여 상기 마스크재층을 표면에 노출시킨 후, 상기 마스크재층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단하여 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 마스크재층을 제거하는 애싱(ashing) 공정
[2] 방사선 조사에 의한 경화 전의 상기 마스크재층과 상기 점착제층의 사이의 밀착력이, 2.0N/25 mm 이하인 것을 특징으로 하는 [1]에 기재된 마스크 일체형 표면 보호 테이프.
[3] 상기 마스크재층 및 상기 점착제층이, 모두 (메타)아크릴계 공중합체, 및, 2관능 또는 3관능 이상의 방사선 중합성 관능기를 가지고 질량 평균 분자량이 2,000 ~ 20,000의 범위인 방사선 중합성 화합물을 함유하는 것을 특징으로 하는 [1] 또는 [2]에 기재된 마스크 일체형 표면 보호 테이프.
[4] 상기 마스크재층에 포함되는 상기 (메타)아크릴계 공중합체와, 상기 점착제층에 포함되는 상기 (메타)아크릴계 공중합체의 유리 전이점(Tg)이, 모두 -25 ~ -5℃로서, 상기 (메타)아크릴계 공중합체가 적어도 한쪽의 산가가, 0 ~ 10 mgKOH/g인 것을 특징으로 하는 [3]에 기재된 마스크 일체형 표면 보호 테이프.
[5] 상기 마스크재층 및 상기 점착제층에 사용되고 있는 경화제가, 모두 이소시아계 경화제인 것을 특징으로 하는 [1] ~ [4]의 어느 1항에 기재된 마스크 일체형 표면 보호 테이프.
[6] 상기 마스크재층 및 상기 점착제층에 사용되고 있는 경화제가, 모두 에폭시계 경화제인 것을 특징으로 하는 [1] ~ [5]의 어느 1항에 기재된 마스크 일체형 표면 보호 테이프.
본 발명에 의해, 플라즈마 다이싱 방식용으로서, 박막화의 정도가 큰 이면 연삭 공정에서의 반도체 웨이퍼의 패턴면의 보호성, 표면 보호 테이프의 마스크재층으로부터의 박리성, 반도체 웨이퍼 상의 마스크재의 재접합성 및 마스크재의 제거성이 우수하고, 점작체 잔존이 적고, 불량 칩의 발생이 적고, 또한 포토리소그라피 프로세스가 불필요한 마스크 일체형 표면 보호 테이프를 제공하는 것이 가능해졌다.
이것에 더하여, 이와 같이 하여, 불량 칩의 발생을 고도로 억제하고, 또한 생산성이 높고, 가공 프로세스가 짧고, 염가로 제조할 수 있는 것이 가능한 마스크 일체형 표면 보호 테이프를 제공하는 것이 가능해졌다.
본 발명의 상기 및 다른 특징 및 이점은, 적절히 첨부된 도면을 참조하여, 하기의 기재로부터 보다 명백해질 것이다.
도 1은, 본 발명의 마스크 일체형 표면 보호 테이프의 모식적인 개략 단면도이다.
도 2는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 반도체 웨이퍼에의 표면 보호 테이프 첩합(貼合)까지의 공정을 설명하는 개략 단면도이다. 부분도면(分圖) 도 2(a)는 반도체 웨이퍼를 나타내고, 부분도면 도 2(b)는 마스크 일체형 표면 보호 테이프를 맞추어 붙이는 모습을 나타내고, 부분도면 도 2(c)는 마스크 일체형 표면 보호 테이프를 맞추어 붙인 반도체 웨이퍼를 나타낸다.
도 3은, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 반도체 웨이퍼의 박막화와 고정까지의 공정을 설명하는 개략 단면도이다. 부분도면 도 3(a)는 반도체 웨이퍼의 박막화 처리를 나타내고, 부분도면 도 3(b)는 웨이퍼 고정 테이프를 맞추어 붙이는 모습을 나타내고, 부분도면 도 3(c)는 반도체 웨이퍼를 링 프레임에 고정한 상태를 나타낸다.
도 4는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 마스크 형성까지의 공정을 설명하는 개략 단면도이며, 부분도면 도 4(a)는 마스크 일체형 표면 보호 테이프로부터 마스크재층을 남기고 표면 보호 테이프를 당겨서 벗기는 모습을 나타내고, 부분도면 도 4(b)는 마스크 일체형 표면 보호 테이프의 마스크재층이 노출이 된 상태를 나타내고, 부분도면 도 4(c)는 레이저로 스트리트에 상당하는 마스크재층을 절제하는 공정을 나타낸다.
도 5는, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 플라즈마 다이싱과 플라즈마 애싱의 공정을 설명하는 개략 단면도이며, 부분도면 도 5(a)는 플라즈마 다이싱을 행하는 모습을 나타내고, 부분도면 도 5(b)는 칩으로 개편화 된 상태를 나타내고, 부분도면 도 5(c)는 플라즈마 애싱을 행하는 모습을 나타낸다.
도 6은, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 칩을 픽업 할 때까지의 공정을 설명하는 개략 단면도이며, 부분도면 도 6(a)는 마스크재층이 제거된 상태를 나타내고, 부분도면 도 6(b)는 칩을 픽업하는 모습을 나타낸다.
도 7은, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하고, 마스크재층의 재접합을 행하는 공정을 설명하는 개략 단면도이며, 부분도면 도 7(a)와 같이 본 발명의 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼에 맞추어 붙여서, 부분도면 도 7(b)와 같이 마스크재층만 남기고, 부분도면 도 7(c)와 같이 마스크재층의 재접합을 위해서 표면 보호 테이프를 다시 맞추어 붙여서, 점착제층으로부터 자외선 조사하여, 부분도면 도 7(d)와 같이 마스크재층을 박리하는 모습을 나타낸다.
본 발명의 마스크 일체형 표면 보호 테이프는, 반도체 웨이퍼를 플라즈마 다이싱에 의해 분할, 개편화하여 반도체 칩을 얻는 방법에 사용된다.
이하에 설명하는 바와 같이, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 것으로, 플라즈마 다이싱 공정에 앞서는 포토리소그라피 프로세스가 불필요해지고, 반도체 칩 내지 반도체 제품의 제조 비용을 큰 폭으로 감소시킬 수 있다.
게다가, 한 번 패턴면에 맞추어 붙인 마스크재(층)를 재접합할 필요가 생기는 경우, 패턴면의 마스크재(층)를 점착제 잔존없이, 완전하게 박리할 수 있는 것이 가능해졌다.
본 발명의 마스크 일체형 표면 보호 테이프(3)는, 도 1에 나타내는 바와 같이, 기재 필름(3aa) 상에 방사선 경화형 점착제층(3ab) 및 이 점착제층 상에 마스크재층을 가지며, 이 마스크재층이 방사선 경화형 마스크재층(3b)이다.
여기서, 기재 필름(3aa) 상에 방사선 경화형 점착제층(3ab)을 가지는 부분이, 표면 보호 테이프(3a)이다.
본 발명의 마스크 일체형 표면 보호 테이프는, 다이싱 방식이, 상기와 같이, 플라즈마 다이싱 방식에 사용되는 것, 즉, 플라즈마 다이싱 방식용의 마스크 일체형 표면 보호 테이프이다.
보다 구체적으로는, 반도체 웨이퍼로부터 반도체 칩을 얻는 것에 있어서, 플라즈마 다이싱에 의해 웨이퍼를 분할, 개편화하는 공정을 포함하는 반도체 칩의 제조에서 사용된다.
게다가, 상기와 같이, 포토리소그라피 프로세스가 불필요한 마스크 일체형 표면 보호 테이프이다.
본 발명의 마스크 일체형 표면 보호 테이프는, 반도체 웨이퍼의 가공에 사용되고, 반도체 웨이퍼의 이면 연삭시에, 패턴면(표면)을 보호하기 위해서, 상기 패턴면에 맞추어 붙여서 사용된다.
본 발명의 마스크 일체형 표면 보호 테이프는, 점착제층과 마스크재층이, 모두, 방사선 조사형(照射型)이다.
이 때문에, 부분도면 도 7(a)와 같이 방사선 조사에 의한 경화 전의 박리 공정에서는 마스크재층과 점착제층이 박리되고, 한 번 패턴면에 맞추어 붙인 마스크재(층)를 재접합할 필요가 생기는 경우, 마스크재층이 방사선 조사형이기 때문에, 부분도면 도 7(c)와 같이, 점착제층측으로부터 자외선 등의 방사선을 조사하고, 부분도면 도 7(d)와 같이, 패턴면의 마스크재(층)를 점착제 잔존없이, 완전하게 박리할 수 있는 것이 가능해졌다. 또한, 점착제층이 방사선 조사형이기 때문에, 점착제층과 마스크재층이 함께 가교되기 때문에, 실질적으로 일체가 되고, 점착제층과 마스크재층의 사이의 박리가 곤란하게 된다.
또한, 본 발명에서는, 부분도면 도 7(b)의 공정이 생략되어 있어도 좋다.
이하, 본 발명의 마스크 일체형 표면 보호 테이프를, 반도체 칩의 제조 공정(반도체 웨이퍼의 가공 공정)과 함께, 상세하게 설명한다.
본 발명의 마스크 일체형 표면 보호 테이프는, 더 바람직하게는, 적어도 하기 공정 (a) ~ (d)를 포함하는 반도체 칩의 제조에 사용된다.
즉, 본 발명의 마스크 일체형 표면 보호 테이프는, 하기 공정 (a) ~ (d)를 포함하는 반도체 칩의 제조용의 마스크 일체형 표면 보호 테이프이다.
[공정 (a) ~ (d)]
(a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 맞추어 붙인 상태에서, 상기 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 맞추어 붙이고, 링 프레임으로 지지 고정하는 공정,
(b) 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름과 상기 점착제층을 일체로 박리하여(즉, 마스크 일체형 표면 보호 테이프로부터 표면 보호 테이프를 박리하여) 상기 마스크재층을 표면에 노출시킨 후, 상기 마스크재층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단하여 반도체 웨이퍼의 스트리트를 개구하는 공정,
(c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단하여 반도체 칩으로 개편화하는 플라즈마 다이싱 공정, 및,
(d) O2 플라즈마에 의해 상기 마스크재층을 제거하는 애싱 공정
본 발명의 마스크 일체형 표면 보호 테이프가 적용되는 상기 반도체 칩의 제조 방법은, 상기 공정 (d)의 후, 하기 공정 (e)를 포함하는 것이 바람직하다. 또 하기 공정 (e)를 포함하는 경우, 이 공정 (e)의 후에, 또한 하기 공정 (f)를 포함하는 것이 바람직하다.
(e) 웨이퍼 고정 테이프로부터 반도체 칩을 픽업하는 공정
(f) 픽업한 반도체 칩을 다이본딩(die bonding) 공정으로 이행하는 공정
본 발명의 마스크 일체형 표면 보호 테이프는, 상술한 바와 같이, 기재 필름, 이 기재 필름 상에 마련된 방사선 경화형 점착제층 및 이 점착제층 상에 마련된 방사선 경화형 마스크재층을 가진다. 본 발명에 있어서, 기재 필름과, 이 기재 필름 상에 마련된 점착제층으로부터 이루어지는 적층체를, 도 1에 나타내는 바와 같이, 표면 보호 테이프(표면 보호 테이프(3a))라고 칭하는 경우가 있다. 즉, 본 발명의 마스크 일체형 표면 보호 테이프는, 표면 보호 테이프의 점착제층 상에, 마스크재층이 더 마련된 적층 구조의 테이프이다.
본 발명의 마스크 일체형 표면 보호 테이프는, 점착제층 및 마스크재층이 방사선 경화형인 것(즉, 방사선 조사에 의해 경화하는 특성을 가지는 것)이다.
본 발명의 마스크 일체형 표면 보호 테이프의 경우, 상기 공정 (b)에 있어서, 방사선을 조사하지 않고, 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름과 상기 점착제층을 일체로 박리하여 마스크재층을 표면에 노출시키는 공정을 포함한다.
점착제층 및 마스크재(층)를 방사선 조사에 의해서 경화시키는 것으로, 마스크재층과 점착제층과의 층간 밀착성이 향상되기 때문에, 반도체 웨이퍼에 마스크재를 재접합할 필요가 있을 때에는, 표면 보호 테이프를 반도체 웨이퍼 상에 노출된 마스크재 상에 재접합하고, 방사선을 조사하고, 마스크재(층)를 제거할 수 있다.
이하에, 본 발명의 마스크 일체형 표면 보호 테이프가 사용되는 용도로서의 반도체 칩의 제조 방법에 적용되는 공정 (a) ~ (d)를 포함하여 상세하게 설명한다.
본 발명의 마스크 일체형 표면 보호 테이프를 사용한 반도체 칩의 제조 방법(이하, 단순히 「본 발명이 적용되는 제조 방법」이라고 한다)에 대해서, 그 바람직한 실시형태를, 도면을 참조하여 이하에 설명한다. 다만, 본 발명은, 본 발명에서 규정되는 것 외에는 하기 실시형태로 한정되는 것은 아니다. 또한, 각 도면에 나타나는 형태는, 본 발명의 이해를 용이하게 하기 위한 모식도이며, 각 부재의 사이즈, 두께, 내지는 상대적인 대소 관계 등은 설명의 편의상 대소를 변경하고 있는 경우가 있고, 실제의 관계를 그대로 나타내는 것은 아니다. 또한, 본 발명에서 규정하는 사항 외에는 이들의 도면에 나타난 외형, 형상으로 한정되는 것도 아니다.
또한, 하기의 실시형태에 사용하는 장치 및 재료 등은, 특별히 언급이 없는 한, 종래로부터 반도체 웨이퍼의 가공에 사용되고 있는 통상의 장치 및 재료 등을 사용할 수 있고, 그 사용 조건도 통상의 사용 방법의 범위 내에서 목적에 대응하여 적절하게 설정, 적합화할 수 있다. 또한, 각 실시형태에서 공통되는 재질, 구조, 방법, 효과 등에 대해서는 중복 기재를 생략한다.
본 발명 마스크 일체형 표면 보호 테이프가 적용되는 제조 방법을 도 2 ~ 도 6을 참조하여 설명한다.
반도체 웨이퍼(1)는, 그 표면(S)에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지고 있다(부분도면 도 2(a) 참조). 이 패턴면(2)에는, 기재 필름(3aa)에 점착제층(3ab)을 마련한 표면 보호 테이프(3a)의 점착제층(3ab) 상에, 마스크재층(3b)을 더 마련한 본 발명의 마스크 일체형 표면 보호 테이프(3)를 맞추어 붙이고(부분도면 도 2(b) 참조), 패턴면(2)이 본 발명의 마스크 일체형 표면 보호 테이프(3)로 피복된 반도체 웨이퍼(1)를 얻는다(부분도면 도 2(c) 참조).
다음에, 반도체 웨이퍼(1)의 이면(B)을 웨이퍼 연삭 장치(M1)로 연삭하고, 반도체 웨이퍼(1)의 두께를 얇게 한다(부분도면 도 3(a) 참조). 그 연삭한 이면(B)에는 웨이퍼 고정 테이프(4)를 맞추어 붙이고(부분도면 도 3(b) 참조), 링 프레임(F)에 지지 고정한다(부분도면 도 3(c) 참조).
반도체 웨이퍼(1)로부터 마스크 일체형 표면 보호 테이프(3)의 표면 보호 테이프(3a)를 박리함과 함께 그 마스크재층(3b)은 반도체 웨이퍼(1)에 남기고(부분도면 도 4(a) 참조), 마스크재층(3b)을 노출시킨다(부분도면 도 4(b) 참조). 그리고, 표면(S)의 측으로부터 패턴면(2)에 격자 형상 등으로 적절히 형성된 복수의 스트리트(도시하지 않음)에 대해서 CO2 레이저(L)를 조사하여, 마스크재층(3b)의 스트리트에 상당하는 부분을 제거하고, 반도체 웨이퍼의 스트리트를 개구한다(부분도면 도 4(c) 참조).
다음에, 표면(S)측으로부터 SF6 가스의 플라즈마(P1)에 의한 처리를 행하여 스트리트 부분에서 노출된 반도체 웨이퍼(1)를 에칭하고(부분도면 도 5(a) 참조), 개개의 칩(7)으로 분할하여 개편화한다(부분도면 도 5(b) 참조). 그 다음에 O2 가스의 플라즈마(P2)에 의해서 애싱을 행하고(부분도면 도 5(c) 참조), 표면(S)에 남은 마스크재층(3b)을 제거한다(부분도면 도 6(a) 참조). 그리고 마지막에 개편화된 칩(7)을 핀(M2)에 의해 들어올리고 압력 콜릿(M3)에 의해 흡착하여 픽업한다(부분도면 도 6(b) 참조).
여기서, SF6 가스를 사용한 반도체 웨이퍼의 Si의 에칭 프로세스는 BOSCH 프로세스라고도 칭해지고, 노출된 Si와, SF6을 플라즈마화하여 생성한 F 원자를 반응시키고, 4불화 규소(SiF4)로 하여 제거하는 것이며, 리엑티브 이온 에칭(RIE)이라고도 칭해진다. 한편, O2 플라즈마에 의한 제거는, 반도체 제조 프로세스 중에서는 플라즈마 클리너로서도 사용되는 방법이며 애싱(회화(灰化))이라고도 칭해지고, 대유기물(對有機物) 제거의 방법의 하나이다. 반도체 디바이스 표면에 남은 유기물 잔사(殘渣, 찌꺼기)를 클리닝하기 위해서 행해진다.
다음에, 마스크 일체형 표면 보호 테이프(3)로 사용하는 재료 및 상기 공정에서 사용하는 재료에 대해서 설명한다.
또한, 마스크 일체형 표면 보호 테이프(3)로 사용하는 재료 이외에 상기 공정에서 사용하는 재료는, 하기에 설명하는 것으로 한정되는 것은 아니다.
반도체 웨이퍼(1)는, 한쪽 면에 반도체 소자의 회로 등이 형성된 패턴면(2)을 가지는 실리콘 웨이퍼 등이며, 패턴면(2)은, 반도체 소자의 회로 등이 형성된 면으로서, 평면시(平面視)에 있어서 스트리트를 가진다.
본 발명의 마스크 일체형 표면 보호 테이프(3)는, 기재 필름(3aa) 상에 점착제층(3ab)이 마련되고, 또한 점착제층(3ab) 상에 마스크재층(3b)이 마련된 구성을 가지고, 패턴면(2)에 형성된 반도체 소자를 보호하는 기능을 가진다. 즉, 후속 공정의 웨이퍼 박막화 공정(이면 연삭 공정)에서는 패턴면(2)에서 반도체 웨이퍼(1)를 지지하여 반도체 웨이퍼의 이면이 연삭되기 때문에, 마스크 일체형 표면 보호 테이프(3)는 이 연삭시의 부하에 견딜 필요가 있다. 이 때문에, 마스크 일체형 표면 보호 테이프(3)는 단순한 레지스트 막 등과는 달리, 패턴면에 형성되는 소자를 피복할 만큼의 두께가 있고, 그 가압 저항은 낮고, 또한 연삭시의 더스트나 연삭수 등의 침입이 일어나지 않도록 소자를 밀착할 수 있어서 밀착성이 높은 것이다.
본 발명의 마스크 일체형 표면 보호 테이프(3) 중 기재 필름(3aa)은 플라스틱이나 고무 등으로부터 이루어지고, 예를 들면 폴리에틸렌, 폴리프로필렌, 에틸렌-프로필렌 공중합체 등의 폴리올레핀 수지, 폴리부텐-1, 폴리-4-메틸펜텐-1, 에틸렌-초산비닐 공중합체, 에틸렌-아크릴산 공중합체, 이오노머 등의 α-올레핀의 단독 중합체 또는 공중합체, 혹은 이들의 혼합물, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리페닐렌설파이드, 폴리에테르이미드, 폴리이미드, 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리우레탄, 스티렌-에틸렌-부텐-혹은 펜텐계 공중합체 등의 단체 혹은 2종 이상을 혼합시킨 것, 또한 이것들에 이것들 이외의 수지나 충전재, 첨가제 등이 배합된 수지 조성물을 그 재질로서 들 수 있고, 요구 특성에 대응하여 임의로 선택할 수 있다.
기재 필름(3aa)은 폴리올레핀 수지로 이루어지는 층을 가지는 것이 바람직하다. 이 경우에 있어서, 기재 필름(3aa)은 폴리올레핀 수지층으로 이루어지는 단층이라도 좋고, 폴리올레핀 수지층과 다른 수지층으로부터 이루어지는 2층 또는 그 이상의 복층 구조라도 좋다. 또한, 저밀도 폴리에틸렌과 에틸렌 초산비닐 공중합체의 적층체나, 폴리프로필렌과 폴리에틸렌테레프탈레이트의 적층체, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트는 적합한 재질의 하나이다.
이들의 기재 필름(3aa)은, 일반적인 밀어내기법을 사용하여 제조할 수 있다. 기재 필름(3aa)을 여러 가지의 수지를 적층하여 얻는 경우에는, 모두 밀어내기법, 라미네이트법 등으로 제조된다. 이 때, 통상의 라미네이트 필름의 제법에 있어서 보통 행해지고 있는 바와 같이, 수지와 수지의 사이에 접착층을 마련해도 좋다. 이러한 기재 필름(3aa)의 두께는, 강(强)·신도(伸度) 특성, 방사선 투과성의 관점으로부터 20 ~ 200μm가 바람직하다.
점착제층(3ab)은, 마스크재와 함께, 패턴면에 형성되는 소자의 요철을 흡수하여 패턴면과의 밀착성을 높이고, 패턴면을 보호하는 역할을 담당한다. 마스크 일체형 표면 보호 테이프를 웨이퍼 박막화 공정의 부하에 견디는 것으로 하기 위해서, 점착제층(3ab)은, 웨이퍼 박막화 공정에 있어서는 마스크재층(3b) 내지 기재 필름(3aa)과의 밀착성이 높은 것이 바람직하다. 한편, 웨이퍼 박막화 공정 후에 있어서는, 기재 필름(3aa)과 일체가 되어서 마스크재층과 박리되기 때문에, 마스크재층과의 밀착성은 낮은 것이 바람직하다(박리성이 높은 것이 바람직하다). 또한, 반도체 웨이퍼의 패턴면의 마스크재를 다시 붙일 필요가 있을 때에는, 상기 마스크재(층) 상에 다시 붙인 표면 보호 테이프의 점착제층과의 밀착성이 높은 것이 바람직하다. 상기 특성을 보다 높은 레벨로 실현하기 위해서, 본 발명의 마스크재 일체형 표면 보호 테이프의 점착제층(3ab) 및 마스크재층(3b)은 방사선 경화형이다. 점착제층(3ab) 및 마스크재(3b)를 방사선 경화형으로 하는 것으로써, 방사선 조사에 의해서 점착제층과 마스크재층이 3차원 망상화(網狀化)되어 밀착력이 향상되기 때문에, 한 번 마스크재를 박리한 표면 보호 테이프를 사용하여, 마스크재층을 패턴면으로부터 간단하게 박리하는 것이 가능해진다.
또한, 본 발명에 있어서 「방사선」은 자외선과 같은 광선이나 전자선과 같은 전리성 방사선의 쌍방을 포함한다는 의미로 사용한다. 본 발명에서는, 방사선은 자외선이 바람직하다.
본 발명의 마스크 일체형 표면 보호 테이프에 있어서, 점착제층(3ab)은 (메타)아크릴계 공중합체를 함유한다. 여기서, 점착제층(3ab)이 (메타)아크릴계 공중합체를 함유한다는 것은, (메타)아크릴계 공중합체가 후술하는 경화제와 반응한 상태로 존재하는 형태를 포함한다는 의미이다.
여기서, (메타)아크릴계와 같이, 「(메타)」의 괄호 부분은, 이것이 있어도 좋고 없어도 좋은 것을 의미하고, 예를 들면, (메타)아크릴계는, 아크릴계, 메타크릴계 혹은 이것들을 포함하는 경우의 어느 것이라도 상관없다.
본 발명에 있어서 (메타)아크릴계 공중합체는, 예를 들면 (메타)아크릴산 에스테르를 구성 성분으로서 가지는 공중합체, 혹은 이들의 공중합체의 혼합물 등을 들 수 있다.
이들의 중합체의 질량 평균 분자량은, 통상은 30만 ~ 100만 정도이다.
상기 (메타)아크릴계 공중합체의 전체 모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율은 70몰% 이상이 바람직하고, 80몰% 이상이 보다 바람직하고, 90몰% 이상이 더 바람직하다. 또한, (메타)아크릴계 공중합체의 전체 모노머 성분 중, (메타)아크릴산 에스테르 성분의 비율이 100몰%가 아닌 경우, 나머지 부분의 모노머 성분은 (메타)아크릴로일기를 중합성기로서 중합한 형태로 존재하는 모노머 성분[(메타)아크릴산 등]인 것이 바람직하다.
또한, (메타)아크릴계 공중합체의 전체 모노머 성분 중, 후술하는 경화제와 반응하는 관능기(예를 들면 하이드록시기)를 가지는 (메타)아크릴산 에스테르 성분의 비율은, 1몰% 이상이 바람직하고, 2몰% 이상이 보다 바람직하고, 5몰% 이상이 보다 바람직하고, 10몰% 이상이 보다 바람직하다. 또한 상기 (메타)아크릴산 에스테르 성분의 비율은 35몰% 이하가 바람직하고, 25몰% 이하가 보다 바람직하다.
상기 (메타)아크릴산 에스테르 성분은, (메타)아크릴산 알킬에스테르(알킬(메타)아크릴레이트라고도 한다)라도 좋다. 이 경우, (메타)아크릴산 알킬에스테르를 구성하는 알킬기의 탄소수는, 1 ~ 20이 바람직하고, 1 ~ 15가 보다 바람직하고, 1 ~ 12가 더 바람직하다.
점착제층(3ab) 중의 (메타)아크릴계 공중합체의 함유량(경화제와 반응하기 전 상태로 환산한 함유량)은 80질량% 이상이 바람직하고, 90질량% 이상이 보다 바람직하고, 95 ~ 99.9질량%가 보다 바람직하다.
점착제층(3ab)이 방사선 경화형 점착제로 구성되는 경우, 아크릴계 점착제와 방사선 중합성 화합물을 함유하여 이루어지는 점착제를 적합하게 사용할 수 있다.
아크릴계 점착제는, (메타)아크릴계 공중합체, 혹은 (메타)아크릴계 공중합체와 경화제와의 혼합물이다.
경화제는, (메타)아크릴계 공중합체가 가지는 관능기와 반응시켜서 점착력 및 응집력을 조정하기 위해서 사용되는 것이다.
예를 들면, 1,3-비스(N,N-디글리시딜아미노메틸)시클로헥산, 1,3-비스(N,N-디글리시딜아미노메틸)톨루엔, 1,3-비스(N,N-디글리시딜아미노메틸)벤젠, N,N,N,N＇-테트라글리시딜-m-크실렌디아민, 에틸렌글리콜디글리시딜에테르, 테레프탈산디글리시딜에스테르아크릴레이트 등의 분자 중에 2개 이상의 에폭시기를 가지는 에폭시 화합물(이하, 「에폭시계 경화제」라고도 한다), 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실렌디이소시아네이트, 디페닐메탄-4,4＇-디이소시아네이트, 헥사메틸렌디이소시아네이트, 이소포론디이소시아네이트 및 이들의 어덕트 타입 등의 분자 중에 2개 이상의 이소시아네이트기를 가지는 이소시아네이트 화합물(이하, 「이소시아네이트계 경화제」라고도 한다), 테트라메틸롤-트리-β-아지리디닐프로피오네이트, 트리메틸롤-트리-β-아지리디닐프로피오네이트, 트리메티롤프로판-트리-β-아지리디닐프로피오네이트, 트리메티롤프로판-트리-β-(2-메틸아지리딘)프로피오네이트, 트리스-2,4,6-(1-아지리디닐)-1,3,5-트리아진, 트리스[1-(2-메틸)-아지리디닐]포스핀옥시드, 헥사[1-(2-메틸)-아지리디닐]트리포스파트리아진 등의 분자 중에 2개 이상의 아지리디닐기를 가지는 아지리딘 화합물(아지리딘계 경화제) 등을 들 수 있다.
경화제의 첨가량은, 소망의 점착력에 대응하여 조정하면 좋고, (메타)아크릴계 공중합체 100질량부에 대해서 0.1 ~ 5.0질량부가 적절하다. 본 발명의 마스크 일체형 표면 보호 테이프의 점착제층에 있어서, 경화제는 (메타)아크릴계 공중합체와 반응한 상태로 있다.
상기 방사선 중합성 화합물로서는, 방사선의 조사에 의해서 3차원 망상화될 수 있는, 분자 내에 광중합성 탄소-탄소 이중 결합을 적어도 2개 이상 가지는 저분자량 화합물이 널리 사용된다.
구체적으로는, 트리메티롤프로판 트리아크릴레이트, 테트라메틸롤메탄 테트라아크릴레이트, 펜타에리트리톨 트리아크릴레이트, 펜타에리트리톨 테트라아크릴레이트, 디펜타에리스리톨모노하이드록시 펜타아크릴레이트, 디펜타에리트리톨 헥사아크릴레이트, 1,4-부틸렌글리콜 차아크릴레이트, 1,6-헥산디올 차아크릴레이트, 폴리에틸렌글리콜 차아크릴레이트나, 올리고에스테르 아크릴레이트 등의 아크릴레이트계 화합물을 널리 적용 가능하다.
또한, 상기 아크릴레이트계 화합물 외에, 우레탄아크릴레이트계 올리고머를 사용할 수도 있다.
우레탄아크릴레이트계 올리고머는, 폴리에스테르형 또는 폴리에테르형 등의 폴리올 화합물과 다가 이소시아네이트 화합물(예를 들면, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실릴렌디이소시아네이트, 디페닐메탄 4,4-디이소시아네이트 등)을 반응시켜서 얻어지는 말단 이소시아네이트우레탄프리폴리머에, 하이드록시기를 가지는 아크릴레이트 혹은 메타크릴레이트(예를 들면, 2-하이드록시에틸아크릴레이트, 2-하이드록시에틸메타크릴레이트, 2-하이드록시프로필아크릴레이트, 2-하이드록시프로필메타크릴레이트, 폴리에틸렌글리콜 아크릴레이트, 폴리에틸렌글리콜 메타크릴레이트 등)를 반응시켜서 얻어진다.
상기 방사선 중합성 화합물의 질량 평균 분자량의 범위는, 아크릴계 점착제와의 상용성(相溶性)의 점으로부터, 바람직하게는 2,000 ~ 20,000, 보다 바람직하게는 2,300 ~ 10,000, 더 바람직하게는 2,500 ~ 5,000의 범위이다.
여기서, 본 발명에서는, 질량 평균 분자량은, 겔 침투 크로마토그래피(GPC)에 의해, 표준 폴리스티렌 환산하여 얻어진 것이다.
방사선 경화형 점착제 중의 아크릴계 점착제와 방사선 중합성 화합물과의 배합비로서는, 아크릴계 점착제 100질량부에 대해서 방사선 중합성 화합물을 50 ~ 200질량부, 바람직하게는 50 ~ 150질량부의 범위에서 배합하는 것이 바람직하다. 이 배합비의 범위인 경우, 방사선 조사 후에 마스크재층과의 밀착성을 향상시키는 것이 가능해진다.
또한, 점착제층(3ab)에 사용하는 방사선 경화형 점착제로서, 상기 (메타)아크릴계 공중합체 자체를 방사선 중합성으로 한, 방사선 중합성 (메타)아크릴계 공중합체를 사용하는 것도 바람직하다.
이 경우에 있어서, 방사선 경화형 점착제는 경화제를 포함하고 있어도 좋다.
방사선 중합성 (메타)아크릴계 공중합체는, 공중합체의 분자 중에, 방사선, 특히 자외선 조사로 중합 반응하는 것이 가능한 반응성의 기를 가지는 공중합체이다.
이러한 반응성의 기로서는, 에틸렌성 불포화기 즉, 탄소-탄소 이중 결합(에틸렌성 불포화 결합)을 가지는 기가 바람직하다. 상기 기의 예로서 비닐기, 알릴기, 스티릴기, (메타)아크릴로일옥시기, (메타)아크릴로일아미노기 등을 들 수 있다.
상기 반응성기의 공중합체 중에의 도입은, 예를 들면, 하이드록시기를 가지는 공중합체와 하이드록시기와 반응하는 기(예를 들면, 이소시아네이트기)를 가지고, 또한 상기 반응성기를 가지는 화합물[(대표적으로는, 2-(메타)아크릴로일옥시에틸이소시아네이트]을 반응시키는 것으로 행할 수 있다.
본 발명의 마스크 일체형 표면 보호 테이프의 점착제층(3ab)을 구성하는, 측쇄에 에틸렌성 불포화 결합을 가지는 (메타)아크릴계 공중합체를 구성하는 모노머 성분 중에는, 탄소수가 8 ~ 12의 (메타)아크릴산 알킬에스테르 성분이 포함되는 것이 바람직하다. 측쇄에 에틸렌성 불포화 결합을 가지는 (메타)아크릴계 공중합체를 구성하는 모노머 성분 중, 탄소수가 8 ~ 12의 (메타)아크릴산 알킬에스테르 성분의 비율은, 45 ~ 85몰%가 바람직하고, 50 ~ 80몰%가 보다 바람직하다.
또한, 방사선에 의해 점착제층(3ab)을 중합 경화시키는 경우에는, 광중합 개시제, 예를 들면 이소프로필벤조인에테르, 이소부틸벤조인에테르, 벤조페논, 미힐러케톤, 클로로티옥산톤, 벤질메틸케탈, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등을 사용할 수 있다. 이들 중 적어도 1종류를 점착제층에 첨가하는 것으로써, 효율적으로 중합 반응을 진행시킬 수 있다.
상기 점착제층(3ab)은, 또한 광증감제, 종래 공지의 점착 부여제, 연화제, 산화 방지제 등을 함유하고 있어도 좋다.
상기 점착제층(3ab)으로서 일본 공개특허공보 2014-192204호 공보의 단락 번호 0036 ~ 0055에 기재되어 있는 형태를 채용하는 것도 바람직하다.
점착제층(3ab)의 두께는, 패턴면(2)에 형성된 소자 등의 보호성능을 보다 높이고, 또한 패턴면에의 밀착성을 보다 높이는 관점에서, 5 ~ 30μm가 바람직하다. 또한, 디바이스의 종류에도 의하지만, 패턴 표면의 요철은 대체로 수μm ~ 15μm 정도이다.
마스크재층(3b)에는, (메타)아크릴계 공중합체가 함유된다.
여기서, 마스크재층(3b)에 (메타)아크릴계 공중합체가 함유된다는 것은, (메타)아크릴계 공중합체가 경화제와 반응한 상태로 존재하는 형태를 포함한다는 의미이다.
마스크재층(3b)에는, 방사선 경화형인 점착제가 적합하게 사용된다. 이 방사선 경화형의 점착제로서는, 상술한, (메타)아크릴계 공중합체와 경화제와의 혼합물을 적합하게 사용할 수 있다.
마스크재층(3b) 및 점착제층(3ab)이 함께 방사선 경화형 점착제라면, 방사선 조사 후에 마스크재층과 점착제층의 사이에서 3차원 가교가 행해지고, 밀착성이 향상되고, 패턴면에 노광한 마스크재를 재박리할 때에는 용이하게 박리하는 것이 가능해진다.
마스크재층(3b)의 두께는, 플라즈마 애싱에서의 제거 속도의 관점으로부터, 5 ~ 15μm가 바람직하고, 5 ~ 10μm가 보다 바람직하다.
마스크재층(3b) 및 점착제층(3ab)이 모두 (메타)아크릴계 공중합체인 경우, 점착제층(3ab)으로 사용되는 (메타)아크릴계 공중합체의 질량 평균 분자량은, 마스크재층(3b)으로 사용되는 (메타)아크릴계 공중합체의 질량 평균 분자량보다 큰 것이 바람직하다. 이 중, 점착제층(3ab)으로 사용되는 (메타)아크릴계 공중합체의 질량 평균 분자량은 마스크재층(3b)으로 사용되는 (메타)아크릴계 공중합체의 질량 평균 분자량보다, 20만 이상 큰 것이 바람직하고, 23만 이상 큰 것이 보다 바람직하고, 25만 이상 큰 것이 더 바람직하다.
본 발명의 마스크 일체형 표면 보호 테이프는, 점착제층(3ab)의 형성에 사용하는 경화제와, 마스크재층(3b)의 형성에 사용하는 경화제의 종류가 동종인 것이 바람직하다. 동종의 경화제를 사용하는 것으로, 방사선에 의한 경화 전의 마스크재층과 점착제층의 사이의 밀착성이 확보되고, 박막 연삭 가공에 견디는 것이 가능해진다.
그 중에서도, 점착제층(3ab), 및, 마스크재층(3b)의 형성에 사용하는 경화제로서 이소시아네이트계 경화제를 사용하는 것이 바람직하다. 에폭시계 경화제보다 밀착력의 제어를 용이하게 행할 수 있기 때문에, 상기 구성으로 하는 것으로써, 마스크재층만을 반도체 웨이퍼 상에 남기는 것이 용이해진다.
본 발명의 마스크 일체형 표면 보호 테이프에 있어서, 점착제층(3ab)을 형성하는 (메타)아크릴계 공중합체와 마스크재층(3b)을 형성하는 (메타)아크릴계 공중합체의 유리 전이 온도(Tg)는, 모두 -25℃ ~ -5℃인 것이 바람직하다. 유리 전이 온도가 높아질수록, 층간 접착력이 저하되기 때문에, 마스크재와 점착제의 사이에서 용이하게 박리할 수 있다.
또한, 본 발명에서는, 점착제층(3ab)을 형성하는 (메타)아크릴계 공중합체와 마스크재층(3b)을 형성하는 (메타)아크릴계 공중합체의 유리 전이 온도(Tg)의 차(차의 절대치)는 8 ~ 20℃가 바람직하고, 8 ~ 15℃가 더 바람직하다.
여기서, 상기의 점착제층(3ab)을 형성하는 (메타)아크릴계 공중합체의 Tg 및 마스크재층(3b)을 형성하는 (메타)아크릴계 공중합체의 Tg는, 모두 경화제와 반응하기 전 상태에 있어서의 (메타)아크릴계 공중합체의 Tg를 의미한다.
Tg는, 시차 주사형 열량 분석 장치[가부시키가이샤시마즈세이사쿠쇼(株式會社島津製作所)제, DSC-60]을 사용하여 측정할 수 있다. 보다 상세하게는, -100℃ ~ 100℃까지 승온 속도 5℃/분으로 승온하고, JIS K7121 「플라스틱의 전이 온도 측정 방법」의, 보외(補外) 유리 전이 개시 온도를 Tg로 한다.
[(메타)아크릴계 폴리머의 산가]
본 발명에 있어서, 점착제층, 또는 마스크재층에 포함되는 (메타)아크릴계 폴리머의 어느 한쪽의 산가는, 0 ~ 10 mgKOH/g가 바람직하고, 0 ~ 7 mgKOH/g가 보다 바람직하고, 0 ~ 5 mgKOH/g가 더 바람직하다.
또한, 본 발명에서는, 점착제층(3ab)을 형성하는 (메타)아크릴계 공중합체와 마스크재층(3b)을 형성하는 (메타)아크릴계 공중합체의 산가의 차(차의 절대치)는 1.0 ~ 10 mgKOH/g가 바람직하고, 2.5 ~ 10 mgKOH/g가 더 바람직하다.
또한, 본 발명에 있어서 산가는, (메타)아크릴산 에스테르 폴리머 1g 중에 포함되는 유리산을 중화하는 데 필요로 하는 수산화 칼륨의 밀리그램수이다.
(메타)아크릴계 폴리머의 산가가 상기 범위 내에 있는 것으로, 표면 보호 테이프와 마스크재층에 있어서의 밀착력을 제어하고, Tg가 가까워도 마스크재층과 표면 보호 테이프의 점착제층을 용이하게 박리할 수 있다.
산기는 경화제와 같은 공유 결합은 아니지만, 산기끼리에서 유사 가교를 구성하기 때문에, 점착제층 및 마스크재층의 양쪽 모두에 포함되는 것으로, 점착제층과 마스크재층의 밀착성이 향상되고, 마스크재를 표면 보호 테이프로부터 박리하는 것이 곤란해진다.
산가의 조정은, 예를 들면, (메타)아크릴계 중합체를 중합할 때의 아크릴산의 배합량을 조정하는 것으로 적절히 조정할 수 있다.
본 발명의 마스크 일체형 표면 보호 테이프는, 방사선 조사 전에 있어서, 마스크재층(3b)과 점착제층(3ab)의 사이의 밀착력은 2.0 N/25 mm 이하인 것이 바람직하다. 이러한 밀착력을 가지는 것에 의해, 연삭 가공 후의 얇아진 반도체 웨이퍼로부터 표면 보호 테이프를 박리할 때, 반도체 웨이퍼의 파손 등 없이 박리하는 것이 가능해진다.
본 발명에 있어서 「밀착력」(단위: N/25 mm)은, 텐시론테스터[가부시키가이샤시마즈세이사쿠쇼제 AG-10kNI(상품명)]를 사용하여, 마스크 일체형 표면 보호 테이프를 커터로 5 mm 폭으로 자른 것을 넣은 후, 마스크재층을 필(peel, 박리) 속도 300 mm/min로 180°방향으로 당겨서 박리하고, 그 때의 응력(필 강도)을 측정하는 것으로 구할 수 있다.
상기 밀착력의 측정에 있어서, 자외선 조사 조건은, 자외선을 적산 조사량 500 mJ/cm2 -이 되도록, 마스크 일체형 표면 보호 테이프 전체에, 상기 테이프의 기재 필름측으로부터 조사하는 것을 말한다. 자외선 조사에는 고압 수은등을 사용한다.
웨이퍼 고정 테이프(4)는, 반도체 웨이퍼(1)를 유지하고, 플라즈마 다이싱 공정에 노출되어도 견딜 수 있는 플라즈마 내성이 필요하다. 또한 픽업 공정에 있어서는 양호한 픽업성이나 경우에 따라서는 익스팬드성 등도 요구되는 것이다.
이러한 웨이퍼 고정 테이프(4)에는, 상기 표면 보호 테이프(3a)와 마찬가지의 테이프를 사용할 수 있다. 또한 일반적으로 다이싱 테이프라고 칭해지는 종래의 플라즈마 다이싱 방식으로 사용되는 공지의 다이싱 테이프를 사용할 수 있다. 또한, 픽업 후의 다이본딩 공정에의 이행을 용이하게 하기 위해서, 점착제층과 기재 필름의 사이에 다이본딩용 접착제를 적층한 다이싱 다이본딩 테이프를 사용할 수도 있다.
마스크재층(3b)을 절단하는 레이저 조사에는, 자외선 또는 적외선의 레이저광을 조사하는 레이저 조사 장치를 사용할 수 있다. 이 레이저광 조사 장치는, 반도체 웨이퍼(1)의 스트리트를 따라 이동 가능하게 레이저 조사부가 배치되어 있고, 마스크재층(3b)을 제거하기 위하여 적절히 제어된 출력의 레이저를 조사할 수 있다. 그 중에서도 CO2 레이저는 수W ~ 수십W의 대출력을 얻는 것이 가능하고, 본 발명에 적합하게 사용할 수 있다.
플라즈마 다이싱 및 플라즈마 애싱을 행하기 위해서는 플라즈마 에칭 장치를 사용할 수 있다. 플라즈마 에칭 장치는, 반도체 웨이퍼(1)에 대해서 드라이 에칭을 할 수 있는 장치로서, 진공 챔버 내에 밀폐 처리 공간을 만들고, 고주파측 전극에 반도체 웨이퍼(1)가 탑재되고, 그 고주파측 전극에 대향해서 마련된 가스 공급 전극측으로부터 플라즈마 발생용 가스가 공급되는 것이다. 고주파측 전극에 고주파 전압이 인가되면 가스 공급 전극과 고주파측 전극의 사이에 플라즈마가 발생하기 때문에, 이 플라즈마를 사용한다. 발열하는 고주파 전극 내에는 냉매를 순환시켜서, 플라즈마의 열에 의한 반도체 웨이퍼(1)의 승온을 방지하고 있다.
상기 반도체 칩의 제조 방법(반도체 웨이퍼의 처리 방법)에 의하면, 패턴면을 보호하는 표면 보호 테이프에 플라즈마 다이싱에 있어서의 마스크 기능을 가지게 한 것으로, 종래의 플라즈마 다이싱 프로세스에서 사용되고 있던 레지스트를 마련하기 위한 포토 리소 공정 등이 불필요해진다. 특히 표면 보호 테이프를 사용했기 때문에, 마스크의 형성에 인쇄나 전사 등의 고도의 위치 맞춤이 요구되는 기술이 불필요하고 간단하게 반도체 웨이퍼 표면에 맞추어 붙일 수 있고, 레이저 장치에 의해 간단하게 마스크를 형성할 수 있다.
또한, 마스크재층(3b)을 O2 플라즈마로 제거할 수 있기 때문에, 플라즈마 다이싱을 행하는 장치와 동일한 장치로 마스크 부분의 제거를 할 수 있다. 이에 더하여 패턴면(2)측(표면(S)측)으로부터 플라즈마 다이싱을 행하기 때문에, 픽킹 작업 전에 칩의 상하를 반전시킬 필요가 없다.
이러한 이유로부터 설비를 간이화할 수 있고, 프로세스 비용을 큰 폭으로 억제할 수 있다.
[실시예]
이하, 실시예에 기초하여 본 발명을 더 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것이 아니다.
[실시예 1] 마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
<마스크 일체형 표면 보호 테이프의 제작>
부틸아크릴레이트 44 mol%, 라우릴아크릴레이트 50 mol%, 2-하이드록시에틸아크릴레이트 6.0 mol%를 혼합하고, 용액 중에서 중합하는 것으로써 질량 평균 분자량 65만, 산가 0 mgKOH/g, Tg -15℃의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴 공중합체 100질량부에 대해 자외선 반응성 수지로서 6관능의 질량 평균 분자량 3,500 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤(新中村化學工業株式會社)제]를 100질량부 및 3관능의 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤제]를 50질량부, 경화제로서 콜로네이트 L[니폰폴리우레탄고교가부시키가이샤(Nippon Polyurethane Industry Co.,Ltd)제]을 4.0질량부, 광중합 개시제로서 이르가큐어 184(BASF사제)를 10질량부 배합하고, 점착제 조성물 A를 얻었다.
아크릴산 20 mol%, 부틸아크릴레이트 70 mol%, 메틸아크릴레이트 10 mol%를 혼합하고, 용액 중에서 중합하는 것으로써 아크릴계 공중합체(질량 평균 분자량: 40만, 수산기가: 0 mgKOH/g, 산가: 9.8 mgKOH/g, Tg: -23℃)를 합성했다.
얻어진 아크릴 공중합체 100질량부에 대해 자외선 반응성 수지로서 6관능의 질량 평균 분자량 3,000 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤제]를 50질량부 및 3관능의 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤제]를 50질량부, 경화제로서 콜로네이트 L[니폰폴리우레탄고교가부시키가이샤제]을 4.0질량부, 광중합 개시제로서 이르가큐어 184(BASF사제)를 10질량부 배합하고, 점착제 조성물 B를 얻었다.
상기 점착제 조성물 A를 마스크재층 형성용 조성물로서 박리 라이너 상에 도포하고, 형성된 점착제층을 두께 100μm의 LDPE(저밀도 폴리에틸렌) 필름에 맞추어 붙이고, 두께 130μm의 방사선 경화형 표면 보호 테이프(3a)를 얻었다.
또한, 점착제 조성물 B를 박리 라이너 상에 건조 후의 두께가 5μm 두께가 되도록 도포하고, 방사선 경화형 표면 보호 테이프(3a)의 박리 라이너를 박리하여 노출시킨 점착제층 표면에 맞추어 붙이는 것으로, 총 두께 135μm의 방사선 경화형의 마스크재 일체형 표면 보호 테이프(3)를 얻었다.
<반도체 칩의 제조>
라미네이터 DR8500 III[상품명: 닛토세이키가부시키가이샤(日東精機株式會社)제]를 사용하여, 스크라이브 라인(스트리트) 부가 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 방사선 경화형의 마스크 일체형 표면 보호 테이프를 맞추고 붙였다.
그 후, DGP8760[상품명: 디스코가부시키가이샤(DISCO CORPORATION)제]을 사용하여, 상기 마스크 일체형 표면 보호 테이프를 맞추어 붙인 면과는 반대의 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50μm가 될 때까지 연삭했다. 연삭 후의 웨이퍼를, RAD-2700F[상품명: 린텍가부시키가이샤(LINTEC Corporation)제]를 사용하여, 웨이퍼 이면측으로부터 웨이퍼 고정 테이프(방사선 경화형의 다이싱 테이프) 상에 마운트하고, 링 프레임에서 지지 고정했다. 그 후, 표면 보호 테이프(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 여기서, 마스크재층(3b)을 남기고 표면 보호 테이프(3a)만이 박리되어 있는 것으로부터, 마스크재층과 점착제층의 밀착력이, 마스크재층과 웨이퍼간의 밀착력보다 낮은 것을 알 수 있었다.
다음에 CO2 레이저로 스크라이브 라인 상의 마스크재를 제거하고, 스크라이브 라인을 개구했다.
그 후, 플라즈마 발생용 가스로서 SF6 가스를 사용하고, 실리콘 웨이퍼를 15μm/분의 에칭 속도로 5분간, 마스크재층측으로부터 플라즈마 조사했다. 이 플라즈마 다이싱에 의해 웨이퍼를 절단하여 개개의 칩으로 분할했다. 그 다음에 플라즈마 발생용 가스로서 O2 가스를 사용하고, 1.5μm/분의 에칭 속도로 10분간 애싱을 행하고, 마스크재를 제거했다. 그 후, 웨이퍼 고정 테이프측으로부터 자외선을 조사하고(조사량 200 mJ/cm2), 웨이퍼 고정 테이프의 점착력을 저감시키고, 칩을 픽업했다.
상기 실시예 1에 있어서, 폭 25 mm의 마스크 일체형 표면 보호 테이프를, 부분도면 도 7(a)에 나타내는 바와 같이, 모델 반도체 웨이퍼로서의 스테인리스강에 맞추고 붙였다. 그 후, 박리 각도 90°, 박리 속도 300 mm/min로 밀착력을 측정했는데, 2.0 N/25 mm에 있어서, 부분도면 도 7(b)에 나타내는 바와 같이, 마스크재층과 점착제층의 사이에서의 박리가 확인되었다.
상기 평가의 후, 웨이퍼 상에 노출되어 있는 마스크재층에 점착제층을, 부분도면 도 7(c)에 나타내는 바와 같이, 다시 맞추어 붙이고, 자외선을 조사하고(500 mJ/cm2), 박리 각도 90도, 박리 속도 300 mm/min로 밀착력을 측정했는데, 부분도면 도 7(d)에 나타내는 바와 같이, 마스크재층과 스테인리스강의 사이에서 재박리가 확인되었다. 이 재박리 시험의 재현성을 확인하기 위해서, 재박리 시험을 10회 행하고, 10회 모두 재박리가 확인되었다. 이에 따라, 하기 표 1에서는, 마스크재층의 재박리성이 「◎」이다.
[실시예 2] 마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
<마스크 일체형 표면 보호 테이프의 제작>
메타크릴산 1.5 mol%, 메타크릴산 메틸 40.5 mol%, 2-하이드록시에틸아크릴레이트 1.5 mol%를 혼합하고, 용액 중에서 중합하는 것으로써 질량 평균 분자량: 17만, 산가: 11 mgKOH/g, Tg: -10℃의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴 공중합체 100질량부에 대해, 자외선 반응성 수지로서 6관능의 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤제]를 100질량부 및 3관능으로 분자량이 5000인 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤제]를 50질량부, 경화제로서 콜로네이트 L(니폰폴리우레탄고교가부시키가이샤제)을 4.0질량부, 광중합 개시제로서 이르가큐어 184(BASF사제)를 10질량부 배합하고, 점착제 조성물 C를 얻었다.
실시예 1에서 얻어진 점착제 조성물 B를 점착제층 형성용 조성물로서 박리 라이너 상에 도포하고, 형성된 점착제층을 두께 100μm의 LDPE(저밀도 폴리에틸렌) 필름에 맞추어 붙이고, 두께 140μm의 방사선 경화형의 표면 보호 테이프(3a)를 얻었다.
또한, 점착제 조성물 C를 마스크재층 형성용 조성물로서 박리 라이너 상에 건조 후의 두께가 15μm 두께가 되도록 도포하고, 상기 방사선 경화형의 표면 보호 테이프의 박리 라이너를 박리한 점착제층 상에 맞추어 붙이는 것으로 총 두께 155μm의 방사선 경화형의 마스크 일체형 표면 보호 테이프(3)를 얻었다.
<반도체 칩의 제조>
라미네이터 DR8500 III[상품명: 닛토세이키가부시키가이샤제]를 사용하여, 스크라이브 라인 부가 실리콘 웨이퍼(직경 8인치) 표면에 상기에서 얻어진 방사선 경화형의 마스크 일체형 표면 보호 테이프를 맞추어 붙였다.
그 후, DGP8760[상품명: 디스코가부시키가이샤제]을 사용하여, 상기 마스크 일체형 표면 보호 테이프를 맞추어 붙인 면과는 반대의 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50μm가 될 때까지 연삭했다. 연삭 후의 상기 마스크재 부가 웨이퍼를 RAD-2700F[상품명: 린텍가부시키가이샤제]를 사용하여, 웨이퍼 이면측으로부터 웨이퍼 고정 테이프(방사선 경화형의 다이싱 테이프) 상에 마운트하고, 링 프레임에서 지지 고정했다. 또한, 표면 보호 테이프(3a)만을 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 그 후, 실시예 1과 마찬가지로 하여, 즉 실시예 1과 마찬가지로 하여 스크라이브 라인을 개구하고, 플라즈마 다이싱, 애싱을 행하고, 칩을 픽업했다.
상기 실시예 2에 있어서, 폭 25 mm의 마스크 일체형 표면 보호 테이프를, 부분도면 도 7(a)에 나타내는 바와 같이, 모델 반도체 웨이퍼로서의 스테인리스강에 맞추어 붙였다. 그 후, 박리 각도 90°, 박리 속도 300 mm/min로 밀착력을 측정했는데, 부분도면 도 7(b)에 나타내는 바와 같이, 2.0 N/25 mm에 있어서 마스크재층과 점착제층의 사이에서의 박리가 확인되었다.
상기 평가의 후, 웨이퍼 상에 노출되어 있는 마스크재층에 점착제층을, 부분도면 도 7(c)에 나타내는 바와 같이, 다시 맞추어 붙여 자외선을 조사하고(500 mJ/cm2), 박리 각도 90도, 박리 속도 300 mm/min로 밀착력을 측정했는데, 0.4N/25 mm에 있어서, 부분도면 도 7(d)에 나타내는 바와 같이, 마스크재층과 스테인리스강의 사이에서 재박리가 확인되었다. 이 재박리 시험의 재현성을 확인하기 위해서, 재박리 시험을 10회 행하고, 9회 재박리가 확인되었다. 이 때문에, 하기 표 1에서는, 마스크재층의 재박리성이 「○」이다.
[실시예 3] 마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
<마스크 일체형 표면 보호 테이프의 제작>
메타크릴산 1.0 mol%, 부틸아크릴레이트 23 mol%, 라우릴아크릴레이트 68 mol%, 2-하이드록시에틸아크릴레이트 9.0 mol%를 혼합하고, 용액 중에서 중합하는 것으로써, 질량 평균 분자량 65만, 산가 5.0 mgKOH/g, Tg -10℃의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴 공중합체 100질량부에 대해 자외선 반응성 수지로서 5 관능으로 분자량이 1500인 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤제]를 100질량부 및 3관능의 우레탄아크릴레이트 올리고머[신나카무라카가쿠고교가부시키가이샤제]를 50질량부, 경화제로서 Tetrad C[(상품명: 미츠비시가스카가쿠가부시키가이샤(MITSUBISHI GAS CHEMICAL COMPANY, INC.)제; 1,3-비스(N,N-디글리시딜아미노메틸)시클로헥사논]를 2.0질량부, 광중합 개시제로서 이르가큐어 184(BASF사제)를 10질량부 배합하고, 점착제 조성물 D를 얻었다.
상기 점착제 조성물 D를 박리 라이너 상에 도포하고, 형성된 점착제층을 두께 100μm의 PET(폴리에틸렌테레프탈레이트)와 LDPE(저밀도 폴리에틸렌) 적층 필름(층 구성 25μm:75μm)의 LDPE층 상에 맞추어 붙이고, 두께 105μm의 방사선 경화형 표면 보호 테이프(3a)를 얻었다.
상기 실시예 1의 점착제 조성물 B의 경화제를 Tetrad C[(상품명: 미츠비시가스카가쿠가부시키가이샤제; 1,3-비스(N,N-디글리시딜아미노메틸)시클로헥사논]로 변경하고, 그 후에 마찬가지로 제작한 점착제 조성물 E를 얻었다.
점착제 조성물 E를 마스크재층 형성용 조성물로서 박리 라이너 상에 건조 후의 두께가 5μm 두께가 되도록 도포하고, 상기 방사선 경화형 표면 보호 테이프의 박리 라이너를 박리하여 노출시킨 점착제층 표면에 맞추어 붙이는 것으로, 총 두께 110μm의 방사선 경화형의 마스크재 일체형 표면 보호 테이프(3)를 얻었다.
<반도체 칩의 제조>
라미네이터 DR8500 III[상품명: 닛토세이키가부시키가이샤제]를 사용하여, 스크라이브 라인 부가 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 방사선 경화형의 마스크 일체형 표면 보호 테이프를 맞추어 붙였다.
그 후, DGP8760[상품명: 디스코가부시키가이샤제]을 사용하여, 상기 마스크 일체형 표면 보호 테이프를 맞추어 붙인 면과는 반대의 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50μm까지 연삭했다. 연삭 후의 웨이퍼를, RAD-2700F[상품명: 린텍가부시키가이샤제]를 사용하여, 웨이퍼 이면측으로부터 웨이퍼 고정 테이프(방사선 경화형의 다이싱 테이프) 상에 마운트하고, 링 프레임에서 지지 고정했다. 또한 표면 보호 테이프(3a)만 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남겼다. 여기서, 마스크재층(3b)을 남기고 표면 보호 테이프(3a)만이 박리되어 있는 것으로부터, 자외선 조사 전에 있어서, 마스크재층과 점착제층의 밀착력이, 마스크재층과 웨이퍼간의 밀착력보다 낮은 것을 알 수 있었다.
그 후, 실시예 1과 마찬가지로 하여, 스크라이브 라인을 개구하고, 플라즈마 다이싱, 애싱을 행하고, 자외선을 조사한 후, 칩을 픽업했다.
상기 실시예 3에 있어서, 폭 25 mm의 마스크 일체형 표면 보호 테이프를, 부분도면 도 7(a)에 나타내는 바와 같이, 모델 반도체 웨이퍼로서의 스테인리스강에 맞추어 붙였다. 그 후, 박리 각도 180°, 박리 속도 300 mm/min로 밀착력을 측정했는데, 1.9N/25 mm에 있어서, 부분도면 도 7(b)에 나타내는 바와 같이, 마스크재층과 점착제층의 사이에서의 박리가 확인되었다.
상기 평가의 후, 웨이퍼 상에 노출되어 있는 마스크재에 점착제층을 다시 맞추어 붙여 자외선을 조사하고(500 mJ/cm2), 박리 각도 90도, 박리 속도 300 mm/min로 밀착력을 측정했는데, 1.3 N/25 mm에 있어서, 부분도면 도 7(b)에 나타내는 바와 같이, 마스크재층과 스테인리스강의 사이에서 재박리가 확인되었다. 이 재박리 시험의 재현성을 확인하기 위해서, 재박리 시험을 10회 행하고, 9회 재박리가 확인되었다. 이 때문에, 하기 표 1에서는, 마스크재층의 재박리성이 「○」이다.
[비교예 1] 마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
<마스크 일체형 표면 보호 테이프의 제작>
메타크릴산 1 mol%, 메타크릴산 메틸 35.0 mol%, 2-에틸헥실아크릴레이트 60 mol%, 2-하이드록시에틸아크릴레이트 2.0 mol%를 혼합하고, 용액 중에서 중합하는 것으로써 질량 평균 분자량 20만, 산가 6.0 mgKOH/g, Tg -30℃의 (메타)아크릴계 공중합체 용액을 얻었다.
얻어진 (메타)아크릴 공중합체 100질량부에 대해서, 에폭시 경화제를 2.0질량부 배합하고, 점착제 F를 얻었다.
여기서, 상기 에폭시 경화제는, N,N,N＇,N＇-테트라글리시딜-1,3-벤젠디(메탄아민)[미츠비시가스카가쿠가부시키가이샤제, 상품명: TETRAD-X]을 사용했다.
상기 점착제 조성물 F를 박리 라이너 상에 도포하고, 형성된 점착제층을 두께 100μm의 PET(폴리에틸렌테레프탈레이트)와 LDPE(저밀도 폴리에틸렌) 적층 필름(층 구성 25μm:75μm)의 LDPE층 상에 맞추어 붙이고, 두께 130μm의 감압 경화형 표면 보호 테이프(3a)를 얻었다.
또한, 상기 실시예 1에서 조제한 점착제 조성물 B를 마스크재층 형성용 조성물로서 박리 라이너 상에 건조 후의 두께가 5μm 두께가 되도록 도포하고, 감압 경화형 표면 보호 테이프의 박리 라이너를 박리하여 노출시킨 점착제층 표면에 맞추어 붙이는 것으로, 총 두께 135μm의 방사선 경화형의 마스크재 일체형 표면 보호 테이프(3)를 얻었다.
<반도체 칩의 제조>
라미네이터 DR8500 III[상품명: 닛토세이키가부시키가이샤제]를 사용하여, 스크라이브 라인 부가 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 마스크 일체형 표면 보호 테이프를 맞추어 붙였다.
그 후, DGP8760[상품명: 디스코가부시키가이샤제]을 사용하여, 상기 마스크 일체형 표면 보호 테이프를 맞추어 붙인 면과는 반대의 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50μm까지 연삭했다. 연삭 후의 웨이퍼를, RAD-2700F[상품명: 린텍가부시키가이샤제]를 사용하여, 웨이퍼 이면측으로부터 웨이퍼 고정 테이프(방사선 경화형의 다이싱 테이프) 상에 마운트하고, 링 프레임에서 지지 고정했다. 또한 표면 보호 테이프(3a)만 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남기고자 했으나, 마스크재층(3b)을 남기고 표면 보호 테이프(3a)만을 박리하지 못한 것으로부터, 방사선 조사 전의 마스크재층과 점착제층의 밀착력이, 마스크재층과 웨이퍼간의 밀착력보다 높은 것을 알 수 있었다.
또한, 마스크재만을 남기고 박리하지 못한 것으로부터, 마스크재층의 재박리성, 이하의 시험예 3의 마스크재층의 제거성 및 시험예 3의 스크라이브 라인 상의 점작체 잔존은 평가할 수 없었다.
[비교예 2] 마스크 일체형 표면 보호 테이프의 제작, 반도체 칩의 제조
<마스크 일체형 표면 보호 테이프의 제작>
비교예 1에서 제작한 점착제 조성물 F를 박리 라이너 상에 도포하고, 형성된 점착제층을 두께 100μm의 PET(폴리에틸렌테레프탈레이트)와 LDPE(저밀도 폴리에틸렌) 적층 필름(층 구성 25μm:75μm)의 LDPE층 상에 맞추어 붙이고, 두께 130μm의 감압 경화형 표면 보호 테이프(3a)를 얻었다.
또한 상기 점착제 조성물 F를 마스크재층 형성용 조성물로서 박리 라이너 상에 건조 후의 두께가 10μm 두께가 되도록 도포하고, 감압 경화형 표면 보호 테이프의 박리 라이너를 박리하여 노출시킨 점착제층 표면에 맞추어 붙이는 것으로, 총 두께 140μm의 감압 경화형의 마스크재 일체형 표면 보호 테이프(3)를 얻었다.
<반도체 칩의 제조>
라미네이터 DR8500 III[상품명: 닛토세이키가부시키가이샤제]를 사용하여, 스크라이브 라인 부가 실리콘 웨이퍼(직경 8인치) 표면에, 상기에서 얻어진 마스크 일체형 표면 보호 테이프를 맞추어 붙였다.
그 후, DGP8760[상품명: 디스코가부시키가이샤제]을 사용하여, 상기 마스크 일체형 표면 보호 테이프를 맞추어 붙인 면과는 반대의 면(웨이퍼의 이면)을, 웨이퍼의 두께가 50μm까지 연삭했다. 연삭 후의 웨이퍼를, RAD-2700F[상품명: 린텍가부시키가이샤제]를 사용하여, 웨이퍼 이면측으로부터 웨이퍼 고정 테이프(방사선 경화형의 다이싱 테이프) 상에 마운트하고, 링 프레임에서 지지 고정했다. 또한 표면 보호 테이프(3a)만 박리하고, 웨이퍼 상에 마스크재층(3b)만을 남기고자 했으나, 마스크재층(3b)을 남기고 표면 보호 테이프(3a)만을 박리하지 못한 것으로부터, 방사선 조사 전의 마스크재층과 점착제층의 밀착력이, 마스크재층과 웨이퍼간의 밀착력보다 높은 것을 알 수 있었다.
또한 마스크재만을 남기고 박리하지 못한 것으로부터, 마스크재층의 재박리성, 이하의 시험예 3의 마스크재층의 제거성 및 시험예 3의 스크라이브 라인 상의 점작체 잔존은 평가할 수 없었다.
[시험예 1] 마스크재층과 점착제층의 밀착성 평가
실시예 및 비교예에 관한 마스크 일체형 표면 보호 테이프로부터 폭 25 mm×길이 300 mm의 시험편을 3점 채취했다. JIS R6253에 규정하는 280번의 내수 연마지로 마무리한 JIS G4305에 규정하는 두께 2.0 mm의 SUS 강판(모델 반도체 웨이퍼) 상에, 각 시험편을 2kg의 고무 롤러를 3 왕복에 걸쳐서 압착하고, 1시간 방치 후, 측정치가 그 용량의 15 ~ 85%의 범위에 들어가는 JIS B7721에 적합한 인장 시험기를 사용하여 23℃에서의 점착력을 측정했다. 측정은, 180도 박리법에 의한 것으로 하고, 이 때의 인장 속도는 300 mm/min로 했다.
[시험예 2] 표면 보호 테이프의 박리성 평가
상기 각 실시예 및 비교예의 <반도체 칩의 제조>에 있어서, 표면 보호 테이프를 박리했을 때에 필요로 한 힘(박리성)을 하기 평가 기준에 의해 평가했다. 또한, 표면 보호 테이프의 박리는 RAD-2700F[상품명: 린텍가부시키가이샤제]를 사용하여 행했다.
-표면 보호 테이프의 박리성의 평가 기준-
◎: 약한 힘으로 간단하게 표면 보호 테이프만을 박리할 수 있었다.
○: 박리하는 데 약간 강한 힘을 필요로 했지만, 표면 보호 테이프만을 박리할 수 있었다.
×: 박리할 수 없었거나, 또는, 마스크재층까지 박리되어 버렸다.
[시험예 3] O2 플라즈마 애싱에 의한 마스크재층의 제거성 평가
상기 각 실시예의 <반도체 칩의 제조>에 있어서, O2 플라즈마 애싱(1.5μm/분의 에칭 속도로 10분간 애싱) 후의 마스크재의 잔류의 유무를, 레이저 현미경을 사용하여 조사했다.
-마스크재층의 제거성의 평가 기준-
○: 마스크재층의 잔류가 없다.
×: 마스크재층의 잔류가 있다.
[시험예 4] 스크라이브 라인 상의 점작체 잔존의 평가
상기 각 실시예의 <반도체 칩의 제조>에 있어서, 표면 보호 테이프를 박리한 후, 웨이퍼 표면을 현미경으로 관찰하고, 스크라이브 라인 상의 점작체 잔존의 유무를 조사했다.
-스크라이브 라인 상의 점작체 잔존의 평가 기준-
○: 점작체 잔존이 없다.
×: 점작체 잔존이 있다.
시험예 1 ~ 3에서 얻어진 결과를, 하기 표 1에 정리하여 나타낸다.
또한, 「-」은 평가할 수 없었던 것을 나타낸다.
Figure 112018087254414-pct00001
상기 각 시험예의 결과로부터, 반도체 웨이퍼를 가공하여 반도체 칩을 제조하는 데 있어서, 본 발명의 마스크 일체형 표면 보호 테이프를 사용하는 것으로, 반도체 웨이퍼의 패턴면에 마스크 일체형 표면 보호 테이프를 붙이고, 이 붙인 마스크 일체형 표면 보호 테이프로부터 표면 보호 테이프를 박리하는 것만으로, 점작체 잔존을 일으키지 않고 간단하게 마스크를 형성할 수 있었다. 또한, 이 마스크재는 O2 플라즈마에 의해서 보다 확실히 제거할 수 있고, 불량 칩의 발생을 고도로 억제할 수 있는 것을 알 수 있었다. 또한, 점착제층을 마스크재층에 다시 붙이고, 자외선을 조사하는 것으로, 마스크재층을 패턴면으로부터 용이하게 박리할 수 있는 것을 알 수 있었다.
본 발명을 그 실시형태와 함께 설명했지만, 우리는 특별히 지정하지 않는 한 우리의 발명을 설명의 어느 세부에 있어서도 한정하려고 하는 것이 아니고, 첨부의 청구의 범위에 나타낸 발명의 정신과 범위에 반하는 일 없이 폭넓게 해석되는 것이 당연하다고 생각한다.
본원은, 2016년 3월 31일에 일본에서 특허 출원된 일본 특허출원 2016-073262에 근거하는 우선권을 주장하는 것이며, 이것은 여기에 참조하여 그 내용을 본 명세서의 기재의 일부로서 넣는다.
1: 반도체 웨이퍼
2: 패턴면
3: 마스크 일체형 표면 보호 테이프
3a: 표면 보호 테이프
3aa: 기재 필름
3ab: 방사선 경화형 점착제층
3b: 방사선 경화형 마스크재층
4: 웨이퍼 고정 테이프
4a: 점착제층 또는 접착제층
4b: 기재 필름
7: 칩
S: 표면
B: 이면
M1: 웨이퍼 연삭 장치
M2: 핀
M3: 콜릿
F: 링 프레임
L: 레이저(CO2 레이저)
P1: SF6 가스의 플라즈마
P2: O2 가스의 플라즈마
P2: O2 가스의 플라즈마

Claims (6)

  1. 하기 공정 (a) ~ (d)를 포함하는 반도체 칩의 제조에 사용되는 마스크 일체형 표면 보호 테이프로서,
    상기 마스크 일체형 표면 보호 테이프가, 기재 필름 상에 방사선 경화형 점착제층 및 방사선 경화형 마스크재층을 이 순서로 가지고, 방사선 조사 전은 상기 점착제층과 상기 마스크재층 사이가 박리되고, 방사선 조사 후는 상기 마스크재층과 패턴면 사이가 박리되는 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
    [공정 (a) ~ (d)]
    (a) 마스크 일체형 표면 보호 테이프를 반도체 웨이퍼의 패턴면측에 맞추어 붙인 상태에서, 상기 반도체 웨이퍼의 이면을 연삭하고, 연삭한 반도체 웨이퍼의 이면에 웨이퍼 고정 테이프를 맞추어 붙이고, 링 프레임으로 지지 고정하는 공정,
    (b) 상기 마스크 일체형 표면 보호 테이프로부터 상기 기재 필름과 상기 점착제층을 일체로 박리하여 상기 마스크재층을 표면에 노출시킨 후, 상기 마스크재층 중 반도체 웨이퍼의 스트리트에 상당하는 부분을 레이저에 의해 절단하여 반도체 웨이퍼의 스트리트를 개구하는 공정,
    (c) SF6 플라즈마에 의해 반도체 웨이퍼를 상기 스트리트에서 분단하여 반도체 칩으로 개편화(個片化)하는 플라즈마 다이싱 공정, 및,
    (d) O2 플라즈마에 의해 상기 마스크재층을 제거하는 애싱 공정
  2. 제 1 항에 있어서,
    방사선 조사에 의한 경화 전의 상기 마스크재층과 상기 점착제층의 사이의 밀착력이, 2.0 N/25 mm 이하인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  3. 제 1 항에 있어서,
    상기 마스크재층 및 상기 점착제층이, 모두 (메타)아크릴계 공중합체, 및 2관능 또는 3관능 이상의 방사선 중합성 관능기를 가지고, 질량 평균 분자량이 2,000 ~ 20,000의 범위인 방사선 중합성 화합물을 함유하는 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  4. 제 3 항에 있어서,
    상기 마스크재층에 포함되는 상기 (메타)아크릴계 공중합체와, 상기 점착제층에 포함되는 상기 (메타)아크릴계 공중합체의 유리 전이점(Tg)이, 모두 -25 ~ -5℃로서, 상기 (메타)아크릴계 공중합체가 적어도 한쪽의 산가가, 0 ~ 10 mgKOH/g인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 마스크재층 및 상기 점착제층에 사용되고 있는 경화제가, 모두 이소시아계 경화제인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 마스크재층 및 상기 점착제층에 사용되고 있는 경화제가, 모두 에폭시계 경화제인 것을 특징으로 하는 마스크 일체형 표면 보호 테이프.
KR1020187025435A 2016-03-31 2017-03-27 마스크 일체형 표면 보호 테이프 KR102155028B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016073262 2016-03-31
JPJP-P-2016-073262 2016-03-31
PCT/JP2017/012457 WO2017170438A1 (ja) 2016-03-31 2017-03-27 マスク一体型表面保護テープ

Publications (2)

Publication Number Publication Date
KR20180132620A KR20180132620A (ko) 2018-12-12
KR102155028B1 true KR102155028B1 (ko) 2020-09-11

Family

ID=59965714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025435A KR102155028B1 (ko) 2016-03-31 2017-03-27 마스크 일체형 표면 보호 테이프

Country Status (9)

Country Link
US (1) US11056388B2 (ko)
EP (1) EP3439022A4 (ko)
JP (1) JP6800213B2 (ko)
KR (1) KR102155028B1 (ko)
CN (1) CN108713240B (ko)
MY (1) MY181934A (ko)
SG (1) SG11201808400VA (ko)
TW (1) TWI649798B (ko)
WO (1) WO2017170438A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782215B2 (ja) 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
JP6719489B2 (ja) * 2018-01-31 2020-07-08 古河電気工業株式会社 マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法
JP7214309B2 (ja) * 2018-10-26 2023-01-30 株式会社ディスコ ウェーハの加工方法
CN117066977B (zh) * 2023-09-28 2024-02-23 浙江睿兆芯半导体科技有限公司 一种芯片超薄研磨切割方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218479A1 (en) 2004-04-01 2005-10-06 Chippac, Inc. Spacer die structure and method for attaching
JP2009033155A (ja) 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP4664005B2 (ja) * 2004-05-11 2011-04-06 リンテック株式会社 接着剤層付き半導体チップの製造方法
JP4333649B2 (ja) * 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP2008063436A (ja) * 2006-09-07 2008-03-21 Mitsubishi Rayon Co Ltd （メタ）アクリル酸エステル共重合体、塗料用樹脂組成物、塗料、および塗膜、並びに（メタ）アクリル酸エステル共重合体溶液の製造方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7659140B2 (en) * 2007-03-30 2010-02-09 Stats Chippac Ltd. Integrated circuit system with a debris trapping system
JP4488037B2 (ja) * 2007-07-24 2010-06-23 パナソニック株式会社 半導体ウェハの処理方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
US8513363B2 (en) * 2010-10-29 2013-08-20 Cheil Industries, Inc. Adhesive composition
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
JP5901422B2 (ja) * 2012-05-15 2016-04-13 古河電気工業株式会社 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
JP2014096449A (ja) * 2012-11-08 2014-05-22 Nitto Denko Corp ウエハの加工方法および該ウエハの加工方法により得られたウエハ
KR20150087222A (ko) * 2012-11-20 2015-07-29 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용되는 박막 연삭용 표면 보호 테이프
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
JP6502026B2 (ja) * 2014-05-13 2019-04-17 日東電工株式会社 シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6522998B2 (ja) * 2015-03-13 2019-05-29 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
CN113675131A (zh) * 2015-11-09 2021-11-19 古河电气工业株式会社 半导体芯片的制造方法和用于该制造方法的掩模一体型表面保护带
CN108885372B (zh) * 2016-03-18 2021-10-08 三星Sdi株式会社 用于发光显示器的偏光板及含有其的发光显示器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218479A1 (en) 2004-04-01 2005-10-06 Chippac, Inc. Spacer die structure and method for attaching
JP2009033155A (ja) 2006-12-05 2009-02-12 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法

Also Published As

Publication number Publication date
WO2017170438A1 (ja) 2017-10-05
KR20180132620A (ko) 2018-12-12
CN108713240A (zh) 2018-10-26
TWI649798B (zh) 2019-02-01
EP3439022A4 (en) 2020-03-18
SG11201808400VA (en) 2018-10-30
JP6800213B2 (ja) 2020-12-16
TW201801162A (zh) 2018-01-01
EP3439022A1 (en) 2019-02-06
US11056388B2 (en) 2021-07-06
CN108713240B (zh) 2023-08-11
MY181934A (en) 2021-01-14
JPWO2017170438A1 (ja) 2019-02-07
US20190109047A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
JP6469854B2 (ja) 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
KR102155028B1 (ko) 마스크 일체형 표면 보호 테이프
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
CN107533964B (zh) 掩模一体型表面保护膜
JP6845134B2 (ja) マスク一体型表面保護テープ
JP2019087681A (ja) 半導体チップの製造方法
US10971387B2 (en) Mask-integrated surface protective tape
CN110073469B (zh) 半导体芯片的制造方法
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
JP2019134091A (ja) マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant