WO2019078153A1 - プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法 - Google Patents

プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法 Download PDF

Info

Publication number
WO2019078153A1
WO2019078153A1 PCT/JP2018/038302 JP2018038302W WO2019078153A1 WO 2019078153 A1 WO2019078153 A1 WO 2019078153A1 JP 2018038302 W JP2018038302 W JP 2018038302W WO 2019078153 A1 WO2019078153 A1 WO 2019078153A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask
mask material
material layer
protection tape
surface protection
Prior art date
Application number
PCT/JP2018/038302
Other languages
English (en)
French (fr)
Inventor
拓弥 西川
阿久津　晃
Original Assignee
古河電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河電気工業株式会社 filed Critical 古河電気工業株式会社
Priority to CN201880003768.0A priority Critical patent/CN109937469B/zh
Priority to KR1020197008983A priority patent/KR102339492B1/ko
Publication of WO2019078153A1 publication Critical patent/WO2019078153A1/ja
Priority to US16/440,490 priority patent/US11437243B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C09J7/381—Pressure-sensitive adhesives [PSA] based on macromolecular compounds obtained by reactions involving only carbon-to-carbon unsaturated bonds
    • C09J7/385—Acrylic polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2423/00—Presence of polyolefin
    • C09J2423/006—Presence of polyolefin in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Definitions

  • the present invention relates to a mask material for plasma dicing, a mask-integrated surface protection tape, and a method of manufacturing a semiconductor chip.
  • These semiconductor chips are obtained by thinning a semiconductor wafer to a predetermined thickness in a back grinding process, an etching process or the like, and then dividing the semiconductor wafer into individual chips through a dicing process.
  • a blade dicing system that is cut by a dicing blade has been used.
  • the cutting resistance by the blade is directly applied to the semiconductor wafer at the time of cutting. Therefore, micro chipping may occur on the semiconductor chip due to the cutting resistance.
  • the occurrence of chipping not only impairs the appearance of the semiconductor chip, but in some cases may lead to chip breakage at the time of pick-up due to insufficient bending strength, and the circuit pattern on the chip may be broken.
  • the width of a kerf (also referred to as a scribe line or a street), which is an interval between chips, can not be made narrower than a thick blade width.
  • the number (yield) of chips that can be taken from one wafer decreases.
  • long wafer processing time is also a problem.
  • various methods are used in the dicing process other than the blade dicing method. For example, 1) First, a groove is formed on the wafer by a predetermined thickness, and then a grinding process is performed to simultaneously thin the film and singulate it into chips. Laser dicing method to be performed, 3) Method using wet process such as water jet method to perform dicing by water pressure, 4) Laser formed reforming layer in the thickness direction of the wafer, stealth dicing to expand and divide into pieces 5) Typical methods are stealth dicing and pre-dicing combined. These schemes have individual merits.
  • the plasma dicing method is a method of dividing a semiconductor wafer by selectively etching a portion not covered with a mask with plasma. By using this dicing method, it is possible to selectively divide the chip, and even if the scribe line is bent, it can be divided without any problem. In addition, since the etching rate is very high, in recent years it has been regarded as one of the optimum processes for chip separation.
  • a fluorine-based gas such as sulfur hexafluoride (SF 6 ) or carbon tetrafluoride (CF 4 ), which has a very high reactivity with the wafer, is used as a plasma generation gas.
  • SF 6 sulfur hexafluoride
  • CF 4 carbon tetrafluoride
  • a semiconductor chip can be manufactured at least in the following steps. [Process] (A) Opening step of the street portion of the semiconductor wafer by laser cutting of the mask material layer exposed to the surface (B) Plasma dicing step; (C) Remaining mask material layer ashing process
  • step (A) simple and good releasability between the mask material layer after wafer thin film processing and the layer in contact with it (pressure-sensitive adhesive layer when having a pressure-sensitive adhesive layer, base film etc when not having it)
  • the portion corresponding to the street of the semiconductor wafer in the mask material layer is cut by a laser so that the street of the semiconductor wafer can be opened with high accuracy.
  • the step (B) the performance to protect the wafer from the irradiation plasma such as SF 6 plasma is required, and in the step (C), the removal performance of the mask material layer by the irradiation plasma such as O 2 plasma is required.
  • the substrate surface roughness is too large, the surface of the mask material in contact with the substrate or the surface of the mask material provided via the pressure-sensitive adhesive layer becomes rough, and the laser is scattered on the surface of the mask material in step (A). As a result, it was found that there was a problem that the opening of the street of the wafer did not progress well, or a large amount of residue remained.
  • the substrate surface roughness is too smooth, the mask material is pulled toward the separator during peeling of the separator (meaning a surface protection tape or substrate film in contact with the mask material layer), and the mask material is peeled off during separator peeling. It was found that there was a problem of peeling off from the wafer.
  • the present invention is a mask material used in the manufacture of a semiconductor chip using a plasma dicing method, showing excellent performance in each step of the manufacturing process of the semiconductor chip, and excellent removal in the mask removal step. It is an object of the present invention to provide a mask material for plasma dicing having flexibility.
  • the present invention provides a mask material excellent in any of the problems to be overcome such as cutting and removability by laser opening and removability by plasma ashing such as O 2 , which are caused by providing a mask material layer. It is an object of the present invention to provide a mask-integrated surface protection tape having at least a mask material layer excellent in these performances, and a method of manufacturing a semiconductor chip using the mask-integrated surface protection tape.
  • a mask material used in a plasma process comprising at least a substrate film and a mask material layer provided on the substrate film, The mask integrated surface protective tape characterized in that the surface roughness Rz of the surface of the mask material layer not in contact with the adherend is 0.1 ⁇ m to 1.5 ⁇ m.
  • the mask material layer contains a resin and at least one ultraviolet absorber, and the ultraviolet absorber has any of the skeletons selected from triazine skeleton, benzophenone skeleton, benzotriazole skeleton and benzoate skeleton A compound, Content of the said ultraviolet absorber in the said mask material layer is 0.5-1.5 mass parts with respect to 100 mass parts of said resin, It is characterized by the above-mentioned, any one of (2)-(4) The mask integrated surface protection tape as described in a term. (6) The mask-integrated surface protective tape according to any one of (2) to (4), wherein the mask material layer contains a (meth) acrylic polymer having a UV absorbing skeleton.
  • the mask material layer is provided via a pressure-sensitive adhesive layer, and the pressure-sensitive adhesive forming the pressure-sensitive adhesive layer is a pressure-sensitive type pressure-sensitive adhesive.
  • Mask integrated surface protection tape according to item 1. (9) The mask integrated surface protective tape according to any one of (2) to (8), wherein the base film has at least a polyolefin resin layer.
  • a method of manufacturing a semiconductor chip comprising the following steps (a) to (d): [Process] (A) With the mask integrated surface protection tape bonded to the pattern side of the semiconductor wafer, the back surface of the semiconductor wafer is ground, the wafer fixing tape is bonded to the back surface of the ground semiconductor wafer, and supported by a ring frame Fixing process, (B) At least the substrate film is peeled off from the mask-integrated surface protection tape to expose the mask material layer on the surface, and then the portion of the mask material layer corresponding to the street of the semiconductor wafer is cut by laser Opening the semiconductor wafer street, (C) plasma dicing step of dividing a semiconductor wafer at the street by SF 6 plasma and singulating into semiconductor chips
  • the present invention it is not necessary to form a mask by a photolithography process in the manufacture of semiconductor chips using a plasma dicing method, and a mask material excellent in removability by a laser and a mask integrated surface protection tape having a layer of this mask material It became possible to As a result, a mask-integrated surface protection tape exhibiting excellent performance in each step of the semiconductor chip manufacturing process and excellent in operability and workability, and a semiconductor chip using the mask-integrated surface protection tape are produced. It became possible to provide a way.
  • the mask material of the present invention is excellent in any of the problems to be overcome such as cutting ability by laser opening and removability by O 2 plasma ashing which are caused by providing a mask material layer.
  • the mask integrated surface protection tape using the mask material of the present invention is, among others, in the step of cutting the mask material of the portion corresponding to the street of the semiconductor wafer by laser to open the street of the semiconductor wafer. It is possible to prevent the problem. That is, as the mask material layer is melted as a result of the reduction of the laser processing efficiency due to the lack of the laser light absorption capability of the mask material layer, the increase of the laser processing time, and the energy input (irradiation) of the excess laser light It is possible to prevent the problem that the processing quality is deteriorated.
  • FIG. 1 is a typical schematic cross-sectional view of a mask-integrated surface protective tape of the present invention, and a first embodiment of a method of manufacturing a semiconductor chip using the mask-integrated surface protective tape of the present invention
  • FIG. 1 shows a semiconductor wafer
  • FIG. 1 (b) shows how a mask integrated surface protection tape is bonded to a semiconductor wafer
  • FIG. 1 (c) shows a mask integrated type. The semiconductor wafer which bonded the surface protection tape is shown.
  • FIG. 2 is a schematic cross-sectional view for explaining steps of thinning and fixing of a semiconductor wafer in the first embodiment using the mask-integrated surface protective tape of the present invention.
  • FIG. 2 (a) shows the thinning process of the semiconductor wafer
  • FIG. 2 (b) shows how the wafer fixing tape is bonded to the thinned semiconductor wafer
  • FIG. ) Shows a state where the semiconductor wafer is fixed to the ring frame.
  • FIG. 3 is a schematic cross-sectional view for explaining the steps up to mask formation in the first embodiment using the mask-integrated surface protective tape of the present invention.
  • 3 (a) shows how the surface protection tape is peeled off leaving the mask material layer from the mask integrated surface protection tape
  • FIG. 4 is a schematic cross-sectional view for explaining the steps of plasma dicing and plasma ashing in the first embodiment using the mask-integrated surface protective tape of the present invention.
  • Fig. 4 (a) shows how plasma dicing is performed
  • Fig. 4 (b) shows how it is separated into chips
  • Fig. 4 (c) shows how plasma ashing is performed.
  • FIG. 5 is a schematic cross-sectional view for explaining a process until picking up a chip in the first embodiment using the mask-integrated surface protective tape of the present invention.
  • FIG. 5 (a) shows a state in which the mask material layer has been removed
  • FIG. 5 (b) shows how the chip is picked up.
  • FIG. 6 is a schematic cross-sectional view for explaining the state before and after the ultraviolet irradiation treatment in the second embodiment of the method of manufacturing a semiconductor chip using the mask-integrated surface protective tape of the present invention.
  • 6A shows a state in which both front and back sides of the semiconductor wafer are covered and fixed with a mask integrated surface protection tape and a wafer fixing tape, respectively
  • FIG. 6B is irradiated with ultraviolet light.
  • FIG. 6C shows how the surface protective tape is peeled off leaving the mask material layer from the mask-integrated surface protective tape.
  • the mask material absorbs the laser well, and the mask can be removed without residue in the mask removal process, and the semiconductor wafer is divided by plasma dicing It is used for the method of obtaining a semiconductor chip individually.
  • the mask material for plasma dicing and the mask integrated surface protection tape of the present invention it is possible to remove the mask without residue in the mask removal step during plasma dicing, and the mask This eliminates the need for the prior photolithography process, and can significantly reduce the manufacturing cost of the semiconductor chip or the semiconductor product.
  • the mask-integrated surface protective tape of the present invention has at least a base film and a mask material layer (that is, at least a base film and a mask material layer). Even if the mask material layer is provided in contact with the base film, it is provided via the pressure-sensitive adhesive layer (that is, the base film and the mask material layer are provided opposite to each other with the pressure-sensitive adhesive layer interposed therebetween) ) May be.
  • a tape having no adhesive layer on the substrate film without having a mask layer is simply referred to as a surface protection tape, and a mask having a mask layer is referred to as a mask. It is called integral surface protection tape.
  • the mask-integrated surface protective tape of the present invention is used by being bonded to this pattern surface in order to protect the pattern surface (front surface) of the semiconductor wafer during back grinding of the semiconductor wafer. Therefore, the performance including the adhesiveness similar to a normal surface protection tape for semiconductor wafer processing is required. Specifically, it has a function of protecting the semiconductor element formed on the pattern surface of the semiconductor wafer. That is, since the semiconductor wafer is supported by the pattern surface of the semiconductor wafer and the back surface of the wafer is ground in the wafer thinning step (back surface grinding step) in the post process, the mask integrated surface protection tape withstands the load during this grinding There is a need.
  • the mask integrated surface protection tape has a thickness enough to cover the element formed on the pattern surface, and its pressing resistance is low, and dust and grinding water at the time of grinding are also included.
  • the tape has a high adhesion to the extent that it can be in close contact with the element so as to prevent the occurrence of such intrusion.
  • the mask-integrated surface protection tape of the present invention is suitable for plasma dicing, and mask formation by a photolithography process can be unnecessary in the manufacture of semiconductor chips using plasma dicing.
  • the mask integrated surface protective tape of the present invention comprises at least the steps of: (A) opening the street portion of the semiconductor wafer by laser cutting the exposed surface of the mask material layer; (B) plasma dicing; C) It is used for manufacture of the semiconductor chip including the ashing process of the remaining mask material layer.
  • the mask-integrated type surface protective tape of the present invention enables manufacturing of a semiconductor chip including at least the following steps (a) to (d) in the manufacturing process of a semiconductor chip, and is preferably applied to this manufacturing process .
  • the base film, the mask material layer (mask material) and the pressure-sensitive adhesive layer will be described in this order.
  • the base film may be a single layer constitution or a laminate in which a plurality of layers are laminated.
  • the resin or polymer component constituting the substrate film the resin or polymer component used in the conventional surface protection tape for semiconductor wafer processing is used.
  • polyphenylene sulfide, polyetherimide, polyimide, polycarbonate, polyurethane, and rubbers can be mentioned in addition to polyolefin resin and polyester resin, and further, (meth) acrylic resin.
  • the polyolefin resin may, for example, be a polyolefin resin selected from polyethylene, polypropylene and ethylene-propylene copolymer, which is preferred in the present invention.
  • the content of ⁇ -olefin in polyethylene is generally 5 mol% or less.
  • Polyethylene has high density polyethylene (HDPE), low density polyethylene (LDPE), very low density polyethylene (VLDPE), linear low density polyethylene (LLDPE), ultrahigh molecular weight polyethylene (UHMW-) depending on its density (specific gravity) and the like. Classified as PE).
  • Examples of polypropylene include homopolypropylene, random polypropylene and block polypropylene.
  • polyethylene resin polystyrene or a copolymer thereof, polybutene-1, poly-4-methylpentene-1, ethylene-vinyl acetate copolymer, ethylene- (meth) acrylic acid copolymer or (meth And acrylic acid copolymers, homopolymers or copolymers of ⁇ -olefins such as ionomers, or mixtures thereof.
  • polyester resins examples include polyethylene terephthalate (PET), polytrimethylene terephthalate (PTT), polybutylene terephthalate (PBT), polyethylene naphthalate (PNT), and polybutylene naphthalate (PBN).
  • PET polyethylene terephthalate
  • PTT polytrimethylene terephthalate
  • PBT polybutylene terephthalate
  • PNT polyethylene naphthalate
  • PBN polybutylene naphthalate
  • the substrate film preferably has at least a polyolefin resin layer, more preferably a polyolefin, and still more preferably a low density polyolefin.
  • the substrate film is a laminate in which a plurality of layers are laminated, a laminate of a low density polyethylene layer and an ethylene vinyl acetate copolymer layer, a laminate of a polypropylene layer and a polyethylene terephthalate layer, and a polyolefin resin layer
  • a laminate of a polyethylene terephthalate layer and a polyethylene naphthalate layer is one of the preferable materials.
  • base films can be manufactured using a general extrusion method.
  • the base film is obtained by laminating various resins, it is produced by a coextrusion method, a lamination method, or the like.
  • an adhesive layer may be provided between the resin and the resin, as is commonly performed in a conventional laminate film manufacturing method.
  • the thickness of the substrate film is preferably 20 to 200 ⁇ m from the viewpoint of strength and elongation characteristics and radiation transparency.
  • the mask material layer is a layer that protects the semiconductor wafer surface (particularly the pattern surface) from etching (dicing) by plasma irradiation such as SF 6 in the plasma dicing step, and only the street portion of the semiconductor wafer removed in the opening step. Are selectively etched (dicing) to enable highly accurate division of a semiconductor wafer.
  • the mask material layer since the mask material layer is used by being attached to the pattern surface of the semiconductor wafer surface, it has the performance including the adhesiveness similarly to the pressure-sensitive adhesive layer in the ordinary surface protection tape for semiconductor wafer processing.
  • the mask material of the present invention is a mask material used in a plasma process and is a mask material for plasma dicing having a surface roughness Rz of 0.1 ⁇ m to 1.5 ⁇ m on the surface side of the mask material not in contact with the adherend. is there.
  • the mask material layer is made of the mask material of the present invention.
  • the surface roughness Rz is a ten-point average roughness defined in JIS B 0601 (1994), and can be obtained according to this.
  • the mask material removability by laser and the mask when peeling the separator surface protection tape or base film in the case of the mask integrated surface protection tape of the present invention
  • Two effects of preventing material peeling are obtained.
  • the surface roughness Rz is 0.1 ⁇ m or more, it is possible to suppress the problem that the mask material peels from the surface of the pressure-sensitive adhesive (layer) or the base film when peeling the separator.
  • the surface roughness Rz is 1.5 ⁇ m or less, it is possible to suppress the reduction in removal efficiency and the problem that removal is impossible when removing the mask material with a laser.
  • the surface roughness Rz of the substrate film on the side to which the mask material layer is attached and in the case where the pressure-sensitive adhesive layer is provided, the surface roughness of the pressure-sensitive adhesive layer on the side to which the mask material layer is attached
  • the surface roughness Rz of the mask material can be adjusted to 0.1 ⁇ m to 1.5 ⁇ m by adjusting the height Rz to 0.1 ⁇ m to 1.5 ⁇ m, respectively.
  • the surface roughness of the pressure-sensitive adhesive layer can be adjusted also by adjusting the surface roughness of the separator because it is caused by the surface roughness of the separator when the pressure-sensitive adhesive layer is transferred and coated onto the base film.
  • the pressure-sensitive adhesive layer is not provided, for example, by controlling the roughness of a cooling roll used in forming a substrate film, a commercially available substrate film is also used. In some cases, this can be adjusted by controlling the roughness of the roll pressing the base film.
  • the pressure-sensitive adhesive layer is provided, for example, by controlling the roughness of the pressure-sensitive adhesive layer provided on the base film and the release liner on the pressure-sensitive adhesive layer, the roughness of the roll pressed from above the release liner is controlled. It can be adjusted.
  • the laser beam is applied in the step of cutting the portion of the mask material layer exposed on the surface corresponding to the street of the semiconductor wafer with a laser to open the street of the semiconductor wafer in the step (b).
  • the laser beam to be irradiated is not particularly limited, such as a CO 2 laser (gaseous laser of carbon dioxide gas), a YAG laser (solid laser using yttrium aluminum garnet), a semiconductor laser and the like.
  • the parallel ray absorptivity in the wavelength range of 355 nm to 10800 nm of the mask material layer is preferably 50% or more.
  • the parallel ray absorptivity includes the thickness of the mask material (layer) to be used, and is not converted to a unit thickness.
  • a mask material layer has sufficient laser-beam absorptivity as a parallel ray absorptivity is 50% or more. This makes it possible to overcome the following problems that occur when the laser light absorptivity is insufficient. That is, in the step of opening the street portion of the semiconductor wafer, laser irradiation is required a plurality of times in order to open, and the processing takes a long time. As a result, it remains on the surface of the semiconductor wafer, which deteriorates the processing quality.
  • the parallel ray absorptivity is attached to a jig using a UV-visible spectrophotometer [for example, UV-visible spectrophotometer UV-1800 (trade name, manufactured by Shimadzu Corporation)], and at a wavelength of 355 nm and 10800 nm.
  • the transmittance is measured and calculated by the following equation.
  • the parallel light transmittance of the mask material layer is a measurement value of the measurement mask material sample having the same thickness as the thickness of the mask material layer in the mask-integrated surface protective tape.
  • resin used as an adhesive which comprises the adhesive layer in the surface protection tape for semiconductor wafer processing is preferable.
  • the resin used in the pressure-sensitive adhesive is preferably a resin composed of a (meth) acrylic copolymer.
  • (meth) acrylic is a generic term for "acrylic” and “methacrylic”, and either "acrylic” or “methacrylic” may be used. It may be mixed.
  • (meth) acrylic acid ester means acrylic acid ester and / or methacrylic acid ester.
  • the mask material layer preferably contains a (meth) acrylic copolymer.
  • containing a (meth) acrylic copolymer is the meaning including the form which exists in the state which the (meth) acrylic copolymer reacted with the hardening
  • the (meth) acrylic copolymer may be a copolymer of two or more different (meth) acrylic esters, and (meth) acrylic esters, (meth) acrylic acid and (meth) acrylic acid amide Or a copolymer with a monomer having an ethylenically unsaturated group containing
  • the monomer having an ethylenically unsaturated group in addition to the above, (meth) acrylonitrile, styrene, ethylene, propylene, butylene, butadiene, vinyl alcohol, vinyl acetate, vinyl chloride, maleic acid (ester, acid anhydride And the like).
  • the polymer is more preferably a copolymer of two or more monomers selected from (meth) acrylic acid ester and (meth) acrylic acid.
  • the polymer contained in the resin constituting the mask material layer may be a single type of copolymer or a mixture of a plurality of types of copolymers.
  • the (meth) acrylic acid ester may be (meth) acrylic acid alkyl ester or (meth) acrylic acid aryl ester, but (meth) acrylic acid alkyl ester is preferable.
  • the carbon number of the alcohol part of the (meth) acrylic acid ester (alcohol forming the ester) is preferably 1 to 20, more preferably 1 to 15, and still more preferably 1 to 12.
  • the alcohol part of (meth) acrylic acid ester may have a substituent (for example, a hydroxyl group).
  • Examples of (meth) acrylic acid esters include methyl (meth) acrylate, ethyl (meth) acrylate, n-propyl (meth) acrylate, isopropyl (meth) acrylate, n-butyl (meth) acrylate ( T) butyl acrylate, n-hexyl (meth) acrylate, cyclohexyl (meth) acrylate, n-octyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, decyl (meth) acrylate ( Examples include dodecyl) methacrylate and 2-hydroxyethyl (meth) acrylate.
  • 70 mol% or more is preferable, as for the ratio of a (meth) acrylic acid ester component in all the monomer components of the said (meth) acrylic copolymer, 80 mol% or more is more preferable, and 90 mol% or more is further more preferable.
  • the ratio of the (meth) acrylic acid ester component is not 100 mol% in the total monomer components of the (meth) acrylic copolymer, the remaining monomer component is in the form polymerized with the (meth) acryloyl group as the polymerizable group. It is preferable that it is the monomer component ((meth) acrylic acid etc.) which exists.
  • the proportion of the (meth) acrylic acid ester component having a functional group (for example, a hydroxy group) that reacts with a curing agent described later is preferably 1 mol% or more in all the monomer components of the (meth) acrylic copolymer.
  • the mole% or more is more preferable, the 5 mole% or more is more preferable, and the 10 mole% or more is particularly preferable.
  • 35 mol% or less is preferable and, as for the ratio of the (meth) acrylic acid ester component which has a functional group which reacts with said hardening
  • the mass average molecular weight of these copolymers is usually about 300,000 to 1,000,000.
  • the mass average molecular weight can be measured as a polystyrene-equivalent molecular weight by gel permeation chromatography (GPC).
  • 80 mass% or more is preferable, and, as for content (The content converted into the state before reacting with a hardening agent) of resin (preferably (meth) acrylic copolymer) in a mask material layer, 90 mass% or more is more preferable And 95 to 99.9% by mass are more preferable.
  • the (meth) acrylic copolymer in the mask material layer is preferably cured, and as a composition for forming a mask material layer, it is preferable to contain a curing agent in addition to the (meth) acrylic copolymer.
  • a hardening agent is used in order to adjust adhesive force and cohesion force by making it react with the functional group which a (meth) acrylic copolymer has.
  • the curing agent for example, 1,3-bis (N, N-diglycidylaminomethyl) cyclohexane, 1,3-bis (N, N-diglycidylaminomethyl) toluene, 1,3-bis (N, N -Diglycidylaminomethyl) benzene, N, N, N ', N'-tetraglycidyl-m-xylenediamine, ethylene glycol diglycidyl ether, terephthalic acid diglycidyl ester acrylate, etc.
  • Epoxy curing agent Two or more epoxy groups in the molecule Epoxy compounds (hereinafter referred to as “epoxy curing agent”), 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 1,3-xylylene diisocyanate, 1,4-xylene diisocyanate, diphenylmethane-4 , 4'-diisocyanate, hexamethylene diisocyanate, isophorone Isocyanate and isocyanate compounds having two or more isocyanate groups in molecules such as adducts thereof (hereinafter, also referred to as “isocyanate curing agent”), tetramethylol-tri- ⁇ -aziridinyl propionate, trimethylol -Tri- ⁇ -aziridinyl propionate, trimethylolpropane-tri- ⁇ -aziridinyl propionate, trimethylolpropane-tri- ⁇ - (2-methylaziridine) propionat
  • the curing agent in the molecule Aziridine compounds having two or more aziridinyl groups (aziridines Curing agents) and the like.
  • the addition amount of the curing agent may be adjusted according to the desired adhesive strength, and is preferably 0.1 to 5.0 parts by mass with respect to 100 parts by mass of the (meth) acrylic copolymer.
  • the curing agent is present in a state of reaction with the (meth) acrylic copolymer.
  • the mask material layer may be any of a radiation curing type and a non-radiation curing type, which are cured by irradiation of radiation. In the present invention, even if the layer in contact with the mask material layer is any of the substrate film and the pressure-sensitive adhesive layer on the substrate film, as described later, only the mask material layer is left on the pattern surface of the semiconductor wafer.
  • the mask material layer is preferably of a radiation curing type, since it can facilitate the peeling of the substrate film or the surface protective tape.
  • the non radiation curing type is also referred to as a pressure sensitive type, is composed of a resin cured with the above-described resin and a curing agent, and is a component containing an ethylenically unsaturated group which is cured by irradiation with radiation. Which does not contain
  • the mask material layer is a radiation curable type
  • the mask material layer is irradiated with radiation from the base film side of the mask-integrated surface protection tape to cure the mask material layer, thereby contacting the mask material layer (base film or surface protection tape
  • the delamination property with the pressure-sensitive adhesive layer of the surface protective tape is improved, and the substrate film or the surface protective tape can be easily peeled from the mask-integrated surface protective tape.
  • the mask material layer is three-dimensional reticulated by irradiation and the adhesive force is reduced, so that strong adhesion with the layer in contact with the mask material layer, for example, the pressure-sensitive adhesive layer is released. It is considered possible to easily peel off the layer in contact with the mask material layer of the tape, for example, the pressure-sensitive adhesive layer.
  • the adhesion between the mask material layer and the base film or adhesive layer in contact with the mask material layer be lower than the adhesion between the mask material layer and the pattern surface of the semiconductor wafer by radiation irradiation.
  • “radiation" is used to include both light such as ultraviolet light and ionizing radiation such as electron beam.
  • the radiation is preferably ultraviolet light.
  • Examples of the ethylenically unsaturated group include vinyl group, allyl group, styryl group, (meth) acryloyl group, (meth) acryloyloxy group, (meth) acryloylamino group and the like.
  • a resin (polymer) having an ethylenically unsaturated group in a side chain is a copolymer having a reactive functional group ( ⁇ ) such as a hydroxy group in a side chain, and an isocyanate which reacts with this reactive functional group ( ⁇ ) It is obtained by reacting with a compound having a functional group ( ⁇ ) such as a group and having an ethylenically unsaturated group.
  • a compound having a reactive functional group ⁇ and an ethylenically unsaturated group typically, 2- (meth) acryloyloxyethyl isocyanate is mentioned.
  • the cyclic acid anhydride group is a group having a cyclic acid anhydride structure.
  • the combination of the functional groups ( ⁇ ) and ( ⁇ ) is, for example, in the case of a nucleophilic substitution reaction, one is a nucleophile and the other is an electrophile.
  • the resin having an ethylenically unsaturated group in the side chain is preferably a resin composed of a (meth) acrylic copolymer.
  • the (meth) acrylic copolymer is preferably a polymer having at least a unit structure having an ethylenic unsaturated group in the alcohol portion of the ester in a unit structure obtained from (meth) acrylic acid ester.
  • the (meth) acrylic copolymer may also contain a (meth) acrylic acid ester having no ethylenic unsaturated group in the alcohol part, It is preferable to have a repeating unit obtained from a monomer having meta) acrylic acid or other ethylenically unsaturated group. Among these, it is preferable to have a repeating unit obtained from (meth) acrylic acid ester and / or (meth) acrylic acid.
  • a repeating unit obtained from a (meth) acrylic acid ester having no ethylenically unsaturated group in the alcohol part a repeating unit obtained from a (meth) acrylic acid alkyl ester having 8 to 12 carbon atoms in the alcohol part It is preferable to have.
  • the ratio of the (meth) acrylic acid alkyl ester component having 8 to 12 carbon atoms in the monomer component constituting the (meth) acrylic copolymer having an ethylenically unsaturated group in the side chain is preferably 45 to 85 mol% And 50 to 80 mol% are more preferable.
  • Radiation-polymerizable low molecular weight compound examples include trimethylolpropane triacrylate, tetramethylolmethane tetraacrylate, pentaerythritol triacrylate, pentaerythritol tetraacrylate, dipentaerythritol monohydroxy pentaacrylate, dipentaerythritol hexaacrylate, and 1,4.
  • (meth) acrylate compounds such as butylene glycol diacrylate, 1,6-hexanediol diacrylate, polyethylene glycol diacrylate, and oligoester acrylate.
  • urethane acrylate oligomers can also be used.
  • the urethane acrylate oligomer may be a polyol compound such as polyester type or polyether type and a polyvalent isocyanate compound (for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 1,3-xylylene diisocyanate Acrylate or methacrylate (for example, 2-hydroxy) having a hydroxy group in a terminal isocyanate urethane prepolymer obtained by reacting with sodium nitrate, 1,4-xylylene diisocyanate, diphenylmethane-4,4-diisocyanate, etc.)
  • the compounding ratio of the pressure-sensitive polymer (meth) acrylic copolymer to the radiation-polymerizable low molecular weight compound is 50 parts of the radiation-polymerizable low molecular weight compound per 100 parts by mass of the (meth) acrylic copolymer. It is desirable to blend in the range of ⁇ 200 parts by weight, preferably 50 ⁇ 150 parts by weight. When it is in the range of this compounding ratio, it becomes possible to greatly reduce the adhesion after radiation irradiation.
  • the photo radical polymerization initiator includes alkyl phenone type polymerization initiator, diaryl ketone type polymerization initiator, diacyl type polymerization initiator, acyl phosphine oxide type polymerization initiator, oxime ester type polymerization initiator, halogenated alkyl substituted-1, Examples include 3,5-triazine type polymerization initiator and 2,4,5-triarylimidazole dimer (rophine dimer).
  • an alkyl or cycloalkyl phenone having a hydroxy group at the alpha position is preferred.
  • the photo radical polymerization initiator for example, isopropyl benzoin ether, isobutyl benzoin ether, benzophenone, Michler's ketone, chlorothioxanthone, benzyl methyl ketal, ⁇ -hydroxycyclohexyl phenyl ketone, 2-hydroxymethyl phenyl propane and the like can be used. By adding at least one of these to the mask material layer, the polymerization reaction can be efficiently advanced.
  • the resin (polymer) be cured by a curing agent.
  • this resin is a resin having an ethylenically unsaturated group in a side chain
  • a mask material layer formed using a composition for forming a mask material layer containing at least a resin before curing and a curing agent is cured It is preferable to obtain a cured resin having an ethylenically unsaturated group in a side chain by curing with an agent.
  • the curing agent is preferably a pressure-sensitive curing agent.
  • the content of the curing agent in the composition for forming a mask material layer is preferably 0.1 to 5.0 parts by mass with respect to 100 parts by mass of the resin such as the (meth) acrylic copolymer before curing. That is, in the mask material layer of the mask-integrated surface protective tape of the present invention, the curing agent is in a state where it has reacted with a resin before curing such as a (meth) acrylic copolymer.
  • the parallel ray absorptivity in the wavelength range of 355 nm to 10800 nm of the mask material layer is preferably 50% or more.
  • the mask material layer contain an ultraviolet absorbing component.
  • the UV absorbing component a UV absorber or a UV absorbing polymer is preferred.
  • UV absorber The ultraviolet absorber is excellent in the compatibility with the resin, has high transparency, and has a high absorption performance for laser light in the ultraviolet region with a small amount of addition, and thus can be suitably used in the present invention.
  • the mask material layer preferably contains at least one of a UV absorber having a triazine skeleton, a benzophenone skeleton, a benzotriazole skeleton or a benzoate skeleton as a UV absorber.
  • a UV absorber having a triazine skeleton, a benzophenone skeleton, a benzotriazole skeleton or a benzoate skeleton as a UV absorber.
  • These UV absorbers are, for example, 2,4-bis [2-hydroxy-4-butoxyphenyl] -6- (2,4-dibutoxyphenyl) -1,3,5-, as a compound having a triazine skeleton.
  • Triazine 2,4-bis (2,4-dimethylphenyl) -6- (2-hydroxy-4-n-octyloxyphenyl) -1,3,5-triazine, 2- (2,4-dihydroxyphenyl) -4,6-bis (2,4-dimethylphenyl) -1,3,5-triazine, 2- (2,4-dihydroxyphenyl) -4,6-diphenyl-1,3,5-triazine, 2- (2-hydroxy-4-methoxyphenyl) -4,6-diphenyl-1,3,5-triazine is mentioned.
  • UV absorber commercially available ones may be used.
  • Adekastab LA series manufactured by ADEKA Co., Ltd. (LA-24, LA-29, LA-31, LA-31, LA-32, LA-36, LA- F70, 1413), BASF TINUVIN P, TINUBIN 234, TINUVIN 326, TINUVIN 329, TINUVIN 213, TINUVIN 571, TINUVIN 1577ED, CHIMASSORB 81, TINUVIN 120 and the like.
  • the ultraviolet absorber may be used alone or in combination of two or more.
  • the addition amount of the ultraviolet light absorber may be adjusted according to the desired laser light absorption performance.
  • the content of the ultraviolet light absorber in the mask material layer is preferably 0.1 to 5.0 parts by mass with respect to 100 parts by mass of the resin (preferably (meth) acrylic copolymer), and 0.5 to 1.5 The parts by mass are more preferred.
  • resin which forms a mask material layer is resin hardened
  • 100 mass parts of said resin means resin before hardening by a hardening
  • the mask material layer contains an ultraviolet absorbing polymer.
  • the "ultraviolet absorbing polymer” introduces a repeating unit obtained from a polymerizable monomer (copolymerizable monomer) having a UV absorbing group as one of the repeating units (segments) constituting the polymer molecule.
  • the polymer itself means a polymer having an ultraviolet absorbing / absorbing ability.
  • the ultraviolet absorbing polymer has no problems such as elution and bleeding out of the ultraviolet absorber component as compared with a configuration in which an ultraviolet absorber is kneaded and mixed with a general-purpose polymer.
  • the ultraviolet absorbing polymer those having an ultraviolet absorbing skeleton in the side chain are preferable.
  • the ultraviolet absorbing skeleton include the skeletons listed for the ultraviolet absorber.
  • a benzotriazole skeleton, a benzophenone skeleton or a triazine skeleton is preferred.
  • the UV-absorbing polymer having a UV absorbing backbone in the side chain include polymers having a monomer having such a backbone as a copolymerization component.
  • skeleton the compound which has at least 1 sort (s) of the said ultraviolet-ray absorption frame
  • the UV absorbing polymer is preferably a (meth) acrylic polymer having a UV absorbing skeleton, and has a benzotriazole skeleton, a benzophenone skeleton and / or a triazine skeleton at a side chain (meta ) Acrylic polymers are more preferred.
  • the ultraviolet absorbing polymer is obtained by polymerizing (preferably, polymerizing as a copolymerization component) a (meth) acrylic acid ester compound (monomer) having an ultraviolet light absorbing skeleton in the alcohol part of the (meth) acrylic acid ester compound.
  • a (meth) acrylic acid ester compound (monomer) having an ultraviolet light absorbing skeleton in the alcohol part of the (meth) acrylic acid ester compound.
  • ultraviolet absorbing monomers may be used alone or in combination of two or more.
  • Preferred UV absorbing monomers are represented by any of the following general formulas (I) to (VII).
  • R represents a hydrogen atom or a methyl group
  • R 1 to R 4 each independently represent a substituent.
  • m1 represents an integer of 0 to 3
  • m2 represents an integer of 0 to 4
  • n1 represents an integer of 0 to 4
  • n2 represents an integer of 0 to 3
  • n3 represents an integer of 0 to 5.
  • L 1 represents a single bond or a divalent linking group
  • L 2 represents an alkylene group.
  • the amino group in the following description of the substituent includes —NH 2 , an alkylamino group, an arylamino group, and a heterocyclic amino group.
  • the substituent in R 1 to R 4 is, for example, a halogen atom, alkyl group, cycloalkyl group, aryl group, heterocyclic group, alkoxy group, aryloxy group, heterocyclic oxy group, alkylthio group, arylthio group, heterocyclic thio.
  • R 3 and R 4 are preferably an alkyl group, an aryl group, an alkoxy group, an aryloxy group or an amino group.
  • the carbon number of the alkylene group of L 2 is preferably 1 to 20, more preferably 2 to 18, and still more preferably 2 to 8. Examples include methylene, ethylene, propylene, trimethylene, butylene, hexylene and octylene.
  • UV absorbing monomers include, for example, 2- [3- (2H-1,2,3-benzotriazol-2-yl) -4-hydroxyphenyl] ethyl methacrylate and 2- [2- (2-hydroxy-) 4-Octyloxyphenyl) -2H-1,2,3-benzotriazol-5-yloxy] ethyl methacrylate, 2- [2-hydroxy-5- (methacryloyloxymethyl) phenyl] -2H-benzotriazole, 2- ( 4,6-Diphenyl-1,3,5-triazin-2-yl) -5- [2- (acryloyloxy) ethoxy] phenol, 2- (4,6-diphenyl-1,3,5-triazine-2) And -yl) -5- [2- (methacryloyloxy) ethoxy] phenol and the like.
  • hydroxy group-containing unsaturated monomers such as hydroxyethyl (meth) acrylate, hydroxypropyl ethyl (meth) acrylate, hydroxybutyl (meth) acrylate and the like can be mentioned.
  • the proportion of the ultraviolet light absorbing monomer component in all the monomer components constituting the ultraviolet light absorbing polymer is preferably 50% by mass or more.
  • the upper limit of this ratio is not particularly limited, but 70% by mass or less is preferable.
  • the weight average molecular weight of the ultraviolet absorbing polymer is preferably about 10,000 to 200,000.
  • UVA-5080 Vanaresin UVA-5080 (OHV20)
  • Banaresin UVA-7075 (OHV20)
  • Banaresin UVA-55T Banaresin UVA-55MHB
  • Banaresin UVA-73T New Coat UVA-101, New Coat UVA-102, New Coat UVA-103, New Coat UVA-104 etc.
  • an ultraviolet absorbing polymer may be used as a base resin without using a base resin. That is, the ultraviolet absorbing polymer may be used alone as the resin constituting the mask material layer.
  • the resin having an ethylenically unsaturated group in the side chain may itself have an ultraviolet absorbing skeleton in the side chain.
  • the content of the ultraviolet light absorbing polymer when added to a base resin, for example, a (meth) acrylic copolymer, the content of the ultraviolet light absorbing polymer may be adjusted according to the desired laser light absorption performance, and the base A suitable amount of resin is, for example, 5.0 to 50.0 parts by mass with respect to 100 parts by mass of the (meth) acrylic copolymer.
  • the ultraviolet absorbing polymer is used alone as the resin constituting the mask material layer, the content of the ultraviolet absorbing polymer in the mask material layer is preferably 90% by mass to 100% by mass.
  • the thickness of the mask material layer is preferably 5 to 100 ⁇ m, and more preferably 5 to 40 ⁇ m, from the viewpoint of the removal rate in plasma ashing.
  • the mask-integrated surface protective tape of the present invention has at least a substrate film and a mask material layer, and the mask material layer is provided in contact with the substrate film or provided via an adhesive layer. ing.
  • the mask material layer is preferably provided on the base film via the pressure-sensitive adhesive layer. That is, it is preferable to have a mask material layer on the adhesive layer of the surface protection tape.
  • the pressure-sensitive adhesive layer together with the mask material layer, absorbs irregularities of the element formed on the pattern surface of the semiconductor wafer to enhance adhesion with the pattern surface, and plays a role in protecting the pattern surface.
  • the adhesive layer preferably has high adhesion to the mask material layer or the base film in the wafer thinning process.
  • the adhesive property with the mask material layer is preferably low (the peelability is preferably high) because it is peeled from the mask material layer integrally with the base film.
  • the pressure-sensitive adhesive constituting the pressure-sensitive adhesive layer
  • the pressure-sensitive adhesive used in the conventional surface protection tape for semiconductor wafer processing can be used.
  • the pressure-sensitive adhesive may be either a radiation-curable pressure-sensitive adhesive or a pressure-sensitive pressure-sensitive adhesive, but when the mask material layer is a radiation-curable type, a pressure-sensitive pressure-sensitive adhesive is preferred, and when the mask material layer is a pressure-sensitive type, radiation-curable Preferred are pressure-sensitive adhesives.
  • a pressure-sensitive adhesive is preferable because the mask material layer is preferably radiation-curable. That is, the mask integrated surface protection tape of the present invention has a configuration in which the mask material layer is provided on the base film via the pressure-sensitive adhesive layer, and the pressure-sensitive pressure-sensitive adhesive Is preferred.
  • the contents described in the mask material layer are preferably applied as it is. Note that among the descriptions in the mask material layer, the description of the parallel light absorptance in the wavelength range of 355 nm to 10800 nm being 50% or more and the description of the ultraviolet light absorbing component used for this purpose do not apply.
  • the pressure-sensitive adhesive layer may contain an ultraviolet absorbing component.
  • the content of the ultraviolet light absorbing component in the pressure-sensitive adhesive layer is preferably such an amount that the parallel light absorptivity in the wavelength region of 355 nm of the pressure-sensitive adhesive layer is less than 50%.
  • the thickness of the pressure-sensitive adhesive layer is preferably 5 to 100 ⁇ m from the viewpoint of further enhancing the protective ability of elements and the like formed on the pattern surface and further enhancing the adhesion to the pattern surface of the semiconductor wafer.
  • the thickness of the pressure-sensitive adhesive layer is more preferably 5 to 30 ⁇ m because the unevenness of the pattern surface of the semiconductor wafer is about several ⁇ m to 15 ⁇ m, although it depends on the type of device.
  • the thickness of the pressure-sensitive adhesive layer is preferably equal to or greater than the thickness of the mask material layer, and more preferably greater than the thickness of the mask material layer.
  • the mask integrated surface protecting tape having a pressure sensitive adhesive layer has a constitution as shown in FIG. 1 (b) and (c).
  • the mask integrated surface protection tape 3 has an adhesive layer 3ab on a base film 3aa, and has a mask material layer 3b on the adhesive layer 3ab.
  • a tape composed of the base film 3aa and the pressure-sensitive adhesive layer 3ab is the surface protection tape 3a.
  • the part of the surface protection tape 3a becomes the base film 3a.
  • the mask material layer 3b and the pressure-sensitive adhesive layer 3ab may contain components other than the resin, curing agent, and radical photopolymerization initiator used in the conventional surface protection tape for processing a semiconductor wafer.
  • the manufacturing method of the said semiconductor chip to which the mask integrated surface protection tape of this invention is applied includes the following process (e) after the said process (d). Moreover, when including the following process (e), it is preferable to further include the following process (f) after this process (e). (E) Step of picking up the semiconductor chip from the wafer fixing tape (f) Step of transferring the picked up semiconductor chip to the die bonding step
  • the manufacturing method of the semiconductor chip using the mask integrated type surface protection tape of the present invention (hereinafter, also simply referred to as "the manufacturing method to which the present invention is applied"), preferred embodiments thereof will be described below with reference to the drawings.
  • the present invention is not limited to the following embodiments except as defined in the present invention.
  • the form shown in each drawing is a schematic view for facilitating the understanding of the present invention, and the size, thickness, or relative magnitude relationship of each member may be different in size for convenience of explanation. Yes, it does not indicate the actual relationship as it is.
  • it is not limited to the external shape and shape shown by these figures except the matter prescribed
  • the preferred embodiments of the manufacturing method to which the present invention is applied can be classified into the first and second embodiments shown below.
  • materials used in the following embodiments and materials other than the mask integrated surface protection tape conventional devices and materials conventionally used for processing of semiconductor wafers can be used unless otherwise noted.
  • the conditions of use can also be suitably set and optimized according to the purpose within the range of normal use.
  • duplicate descriptions are omitted for materials, structures, methods, effects, and the like common to the respective embodiments.
  • FIGS. 1 to 5 A first embodiment of a manufacturing method to which the present invention is applied will be described with reference to FIGS.
  • FIGS. 1 to 5 are schematic diagrams which show layer structure as mentioned above, Comprising: Each thickness of a base film, an adhesive layer, and a mask material layer is not reflected according to the actual condition. The contents described in the mask integrated surface protection tape described above apply to the base film and the thickness of each layer.
  • the semiconductor wafer 1 has a pattern surface 2 on the surface S of which circuits of semiconductor elements and the like are formed (see FIG. 1A).
  • a mask integrated surface protection tape 3 according to the present invention in which a mask material layer 3 b is further provided on the pressure sensitive adhesive layer 3 ab of the surface protection tape 3 a having the pressure sensitive adhesive layer 3 ab provided on the base film 3 aa. (See FIG. 1 (b)) to obtain a semiconductor wafer 1 in which the pattern surface 2 is covered with the mask-integrated surface protective tape 3 of the present invention (see FIG. 1 (c)).
  • the mask integrated surface protection tape 3 which has a mask material layer on the base film through the adhesive layer is shown.
  • the surface protection tape 3a comprises a base film 3aa and an adhesive layer 3ab.
  • the present invention also includes a mask-integrated surface protective tape 3 having a mask material layer in contact with a substrate film.
  • 3a is a base film.
  • the "surface protection tape 3a” and the “surface protection tape (excluding the mask integrated surface protection tape)” are used for the mask integrated surface protection tape 3 having the mask material layer in contact with the base film. ) Shall be read as “base film 3a” and “surface protection tape”, respectively.
  • the back surface B of the semiconductor wafer 1 is ground by the wafer grinding apparatus M1 to reduce the thickness of the semiconductor wafer 1 (see FIG. 2A).
  • the wafer fixing tape 4 is bonded to the ground back surface B (see FIG. 2 (b)), and supported and fixed to the ring frame F (see FIG. 2 (c)).
  • the mask material layer 3b is exposed. (See Figure 3 (b)). Then, the laser L is irradiated to a plurality of streets (not shown) appropriately formed in a lattice shape or the like on the pattern surface 2 from the side of the surface S to remove the portions corresponding to the streets of the mask material layer 3b. , And open the streets of the semiconductor wafer (see FIG. 3C).
  • a laser irradiation apparatus for irradiating ultraviolet or infrared laser light can be used.
  • This laser beam irradiation apparatus is provided with a laser irradiation unit which can freely move along the streets of the semiconductor wafer 1, and can emit a laser of an output appropriately controlled to remove the mask material layer 3b.
  • the laser is not particularly limited, such as CO 2 and YAG, but in particular, 355 nm which is the third harmonic of YAG laser and 10800 nm ultraviolet laser of CO 2 laser can be suitably used in the present invention.
  • these lasers have very high absorptivity with respect to various materials and do not apply thermal stress, they can be used for fine processing that requires high quality, and the beam diameter is longer than that of long wavelength lasers. Since it is narrowed, finer processing is possible, and can be suitably used in the present invention.
  • the surface S is treated with plasma P1 of SF 6 gas from the surface S side to etch the exposed semiconductor wafer 1 at the street portion (see FIG. 4 (a)), divided into individual chips 7 and separated into individual pieces (See Fig. 4 (b)).
  • ashing is performed with plasma P2 of O 2 gas (see FIG. 4C), and the mask material layer 3b remaining on the surface S is removed (see FIG. 5A).
  • the chip 7 which has been singulated is pushed up with a pin M2, picked up by suction by a collet M3, and picked up (see FIG. 5 (b)).
  • the etching process of Si on a semiconductor wafer using SF 6 gas is also referred to as the BOSCH process, in which exposed Si is reacted with F atoms produced by plasmatizing SF 6 to obtain silicon tetrafluoride (SiF 4). And as reactive ion etching (RIE).
  • RIE reactive ion etching
  • removal of the mask material layer by O 2 gas plasma is a method also used as a plasma cleaner in a semiconductor manufacturing process and is also called ashing (ashing), which is one of the methods for removing organic substances. It is performed to clean the organic substance residue left on the semiconductor device surface.
  • the semiconductor wafer 1 is a silicon wafer or the like having a pattern surface 2 on one side of which a circuit or the like of a semiconductor element is formed.
  • the pattern surface 2 is a surface on which a circuit or the like of a semiconductor element is formed. Have.
  • the wafer fixing tape 4 holds the semiconductor wafer 1 and needs to have plasma resistance that can withstand exposure to a plasma dicing process. In addition, in the pickup process, good pick-up property and expansion property in some cases are also required.
  • a tape similar to the surface protection tape 3 a can be used.
  • a known dicing tape used in a conventional plasma dicing method generally called a dicing tape can be used.
  • a dicing die bonding tape in which an adhesive for die bonding is laminated between the pressure-sensitive adhesive layer and the base film can also be used.
  • a plasma etching apparatus can be used to perform plasma dicing and plasma ashing.
  • the plasma etching apparatus is an apparatus capable of performing dry etching on the semiconductor wafer 1.
  • the sealed processing space is formed in the vacuum chamber, the semiconductor wafer 1 is mounted on the high frequency side electrode, and opposed to the high frequency side electrode.
  • the gas for plasma generation is supplied from the side of the gas supply electrode provided. When a high frequency voltage is applied to the high frequency side electrode, a plasma is generated between the gas supply electrode and the high frequency side electrode, so this plasma is used.
  • a refrigerant is circulated in the high frequency electrode generating heat to prevent the temperature rise of the semiconductor wafer 1 due to the heat of plasma.
  • the surface protection tape for protecting the pattern surface 2 has a mask function in plasma dicing, and thus, the resist used in the conventional plasma dicing process
  • the photolithography process and the like for providing the eliminates the need for a technique requiring a high degree of alignment such as printing or transfer to form a mask, which can be easily attached to the surface of a semiconductor wafer, and the mask can be easily formed by a laser device.
  • the mask material layer 3 b can be removed by O 2 plasma, the mask portion can be removed by the same apparatus as the apparatus for performing plasma dicing.
  • plasma dicing is performed from the pattern surface 2 side (surface S side), it is not necessary to turn the chip upside down before the picking operation. For these reasons, the equipment can be simplified and the process cost can be significantly reduced.
  • the mask integrated surface protection tape 3 is irradiated with radiation such as ultraviolet rays to cure the mask material layer and the pressure-sensitive adhesive layer.
  • radiation such as ultraviolet rays
  • the point is different from the first embodiment.
  • the other steps are the same as in the first embodiment.
  • the mask integrated surface protection tape 3 is bonded to the front surface S side of the semiconductor wafer 1, the wafer fixing tape 4 is bonded to the ground back surface B side of the semiconductor wafer 1, and the ring frame F is supported and fixed.
  • ultraviolet rays UV are irradiated from the surface S side toward the mask-integrated surface protection tape 3 (see FIG. 6 (b)).
  • the surface protection tape 3a is removed (see FIG. 6C) and the mask material layer 3b is exposed (Separate FIG. 3 (b) )reference).
  • the process proceeds to the step of cutting off the mask material layer 3b in a portion corresponding to a street by the laser L.
  • irradiation of an ultraviolet-ray is irradiated from the base film side to the whole mask integral type surface protection tape, for example so that it may become ultraviolet irradiation total amount 500 mJ / cm ⁇ 2 >. It is preferable to use a high pressure mercury lamp for ultraviolet irradiation.
  • the mask integrated surface protection tape used in the present embodiment is the one using the material curable with radiation such as ultraviolet rays among the mask integrated surface protection tape 3 shown in the first embodiment for the mask material layer 3 b.
  • radiation such as ultraviolet rays
  • Example 1 Preparation of mask integrated surface protection tape> (Meth) acrylic copolymer (mass average molecular weight: 400,000, hydroxyl value: 20 mol% of acrylic acid, 70 mol% of butyl acrylate, and 10 mol% of methyl acrylate are mixed in the molar ratio described and polymerized in an ethyl acetate solution. 0 mg KOH / g, acid value: 48.8 mg KOH / g, Tg: ⁇ 23 ° C.) were synthesized.
  • a solution of the polymer was obtained.
  • An ethylenically unsaturated group-containing (meth) acrylic copolymer is obtained by reacting and adding 2-methacryloyloxyethyl isocyanate (trade name: Kalenz MOI, manufactured by Showa Denko KK) to the obtained copolymer.
  • the pressure-sensitive adhesive composition A was coated on a release liner to a thickness of 30 ⁇ m after drying to form a pressure-sensitive adhesive layer 3ab.
  • the pressure-sensitive adhesive layer 3ab is bonded to a base film 3aa (surface roughness Rz of the side to be bonded to the pressure-sensitive adhesive layer is 0.5 ⁇ m) of a low density polyethylene (LDPE) film having a thickness of 100 ⁇ m, and surface protection of 130 ⁇ m thickness I got the tape 3a.
  • LDPE low density polyethylene
  • the composition B for forming a mask material layer was coated on a release liner so that the thickness after drying was 10 ⁇ m, to form a mask material layer 3 b.
  • the mask material layer 3b is attached to the surface of the pressure-sensitive adhesive layer 3ab (the layer formed of the pressure-sensitive adhesive composition A) exposed by peeling off the release liner of the surface protective tape 3a.
  • An ultraviolet-curable mask material-integrated surface protection tape 3 having a surface roughness Rz of 1.0 ⁇ m on the side not in contact with the adherend and a total thickness of 140 ⁇ m was produced.
  • the curing agent (coronate L) is in a state of reacting with a resin before curing such as an ethylenically unsaturated group-containing (meth) acrylic copolymer.
  • the surface roughness Rz of the surface of the mask material layer not in contact with the adherend can be adjusted by adjusting the surface roughness Rz of the pressure-sensitive adhesive layer on the side to which the mask material layer is attached, in the case of having an adhesive layer.
  • the target surface roughness value was adjusted by adjusting the surface roughness Rz of the surface of the base film to which the mask material layer is attached.
  • the surface roughness Rz was confirmed by surface roughness measurement using a laser microscope.
  • the wafer after grinding was mounted on a dicing tape (wafer fixing tape) from the back side of the wafer using RAD-2700F (trade name: manufactured by Lintec Co., Ltd.), and supported and fixed by a ring frame (step ( a)).
  • the adhesion between the mask material layer 3b and the surface protection tape 3a is reduced by irradiating ultraviolet light of 500 mJ / cm 2 using a high pressure mercury lamp from the side of the ultraviolet curing type mask integrated surface protection tape side. Then, only the surface protection tape 3a was peeled off, and only the mask material layer 3b was left on the wafer. Next, the mask material layer on the scribe line was removed with a 355 nm YAG laser or a 10800 nm wavelength CO 2 laser, and the scribe line was opened (step (b)).
  • a silicon wafer was subjected to plasma irradiation from the side of the mask material layer for 5 minutes at an etching rate of 15 ⁇ m / min, using SF 6 gas as a gas for plasma generation.
  • the wafer was cut by this plasma dicing and divided into individual chips (step (c)).
  • step (d) ashing was performed for 10 minutes at an etching rate of 1.5 ⁇ m / min using O 2 gas as a plasma generation gas to remove the mask material layer 3 b (step (d)).
  • ultraviolet light was irradiated from the dicing tape side (irradiation amount: 200 mJ / cm 2 ) to reduce the adhesion of the dicing tape and pick up the chip.
  • Example 2 A mask-integrated surface protection tape is produced in the same manner as in Example 1 except that the surface roughness Rz of the surface of the mask material layer not in contact with the adherend in Example 1 is adjusted to 1.5 ⁇ m, and an example A semiconductor chip was manufactured in the same manner as 1).
  • Example 3 A mask-integrated surface protection tape is produced in the same manner as in Example 1 except that the surface roughness Rz of the surface of the mask material layer which is not in contact with the adherend in Example 1 is adjusted to 0.2 ⁇ m.
  • a semiconductor chip was manufactured in the same manner as 1).
  • Example 4 The blending amount of LA-F70 (a UV absorber with a triazine skeleton manufactured by ADEKA Co., Ltd.) which is a UV absorber of the composition B for forming a mask material layer used in Example 1 is 0.75 to 1.5 parts by weight A mask-integrated surface protective tape was produced in the same manner as in Example 1 except that parts were changed, and a semiconductor chip was produced in the same manner as in Example 1.
  • LA-F70 a UV absorber with a triazine skeleton manufactured by ADEKA Co., Ltd.
  • Example 5 LA-F70 (a UV absorber made by ADEKA Corporation, a UV absorber with a triazine skeleton) which is a UV absorber of the composition B for forming a mask material layer used in Example 1 is a UV absorber LA-31 (a product made by ADEKA)
  • a mask-integrated surface protective tape was produced in the same manner as in Example 1 except that it was changed to a UV absorber having a triazole skeleton, and a semiconductor chip was produced in the same manner as in Example 1.
  • Example 6 LA-F70 (a UV absorber made by ADEKA Corporation, a UV absorber with a triazine skeleton) which is a UV absorber of the composition B for forming a mask material layer used in Example 1 is a UV absorber LA-31 (a product made by ADEKA)
  • a mask-integrated surface protection tape is produced in the same manner as in Example 1 except that the UV absorber of triazole skeleton is changed and the compounding amount is changed from 0.75 part by mass to 0.5 part by mass.
  • a semiconductor chip was manufactured in the same manner as in Example 1.
  • Example 7 Without providing the pressure-sensitive adhesive layer 3ab formed in Example 1, the composition B for forming a mask material layer used in Example 1 is coated on a release liner so that the thickness after drying is 10 ⁇ m, and the mask material Layer 3b was formed. This mask material layer 3b is directly bonded to the base film used in Example 1 to prepare an ultraviolet curable mask integrated surface protection tape having a total thickness of 110 ⁇ m, and in the same manner as Example 1, a semiconductor chip is produced. Manufactured. The surface roughness Rz of the surface of the mask material layer not in contact with the adherend was adjusted to the target surface roughness Rz in the same manner as in Example 1.
  • Example 8 A mask-integrated surface protective tape is produced in the same manner as in Example 1 except that a UV-absorbing polymer is used in place of the composition B for forming a mask material layer in Example 1, and the same as in Example 1.
  • a semiconductor chip was manufactured.
  • the UV absorbing polymer used was a mixture of equal weight of Vanaresin UVA-5080 and Vanaresin UVA-7075 (both manufactured by Shin-Nakamura Chemical Co., Ltd.).
  • Comparative Example 1 A mask-integrated surface protection tape is produced in the same manner as in Example 1 except that the surface roughness Rz of the surface of the mask material layer which is not in contact with the adherend in Example 1 is adjusted to 2.0 ⁇ m. A semiconductor chip was manufactured in the same manner as 1).
  • Comparative example 2 A mask-integrated surface protection tape is produced in the same manner as in Example 1 except that the surface roughness Rz of the surface of the mask material layer which is not in contact with the adherend in Example 1 is adjusted to 0.05 ⁇ m. A semiconductor chip was manufactured in the same manner as 1).
  • UV absorbers LA-F70 and LA-31 (all manufactured by ADEKA Co., Ltd.) and UV resin Vana-resin UVA-5080 and UV resin VA-7075 (both manufactured by Shin-Nakamura Chemical Co., Ltd.) Is the following chemical structure:
  • Test Example 1 Evaluation of Parallel Light Absorption Rate of Mask Material Layer The parallel light transmittance at wavelengths of 355 nm and 10800 nm of the mask material layer was measured by the following method.
  • the mask material layer was attached to a jig using an ultraviolet-visible spectrophotometer UV-1800 (manufactured by Shimadzu Corporation), and the parallel light transmittance at a wavelength of 355 nm and 10800 nm was measured.
  • the parallel light absorptivity was calculated using the higher one of the two parallel light transmittances of 355 nm and 10800 nm as the parallel light transmittance.
  • the parallel light transmittance of a mask material layer is the value which produced and measured the mask material sample for a measurement same thickness as the thickness of the mask material layer in each produced mask integrated surface protection tape.
  • the mask material layer is irradiated with 355 nm YAG laser in each example and comparative example to form a mask material
  • the portion corresponding to the layer street was removed, and the cuttability at the time of opening the semiconductor wafer street was evaluated according to the following evaluation criteria.
  • the third high frequency (355 nm) of an YAG laser with an average output of 2.5 W and a repetition frequency of 1 kHz is condensed from the mask material layer side to a diameter of 25 ⁇ m by a f ⁇ lens by a galvano scanner It was irradiated with laser light.
  • the laser light irradiation is scanned at a speed of 2.5 mm / sec, and a portion of the mask material layer corresponding to a street is removed by repeating the laser irradiation once per line, and the street of the semiconductor wafer is opened. The cuttability during the treatment was evaluated.
  • step (d) of the process of manufacturing the above semiconductor chip O 2 plasma ashing (etching of 1.5 ⁇ m / min in each example and comparative example)
  • O 2 plasma ashing etching of 1.5 ⁇ m / min in each example and comparative example
  • the presence or absence of the residual mask material of the mask material layer after ashing for 10 minutes at a speed was measured using a laser microscope (trade name: VK-X100, manufactured by KEYENCE CORPORATION) in the range of 640 ⁇ m wide ⁇ 480 ⁇ m long on the surface. It investigated by three-dimensional information (magnification 400 times).
  • Test Examples 1 to 4 are shown in Tables 1 and 2 below.
  • "-" in the column of Example 8 means that the ultraviolet absorber is not blended.
  • "-" in the column of Comparative Example 2 was not able to be evaluated because the mask material layer peeled off at the time of separator (surface protection tape) peeling.
  • "-" in “Removability of the mask material layer by O 2 plasma ashing” was evaluated in Test Example 4 because the above-mentioned "cuttability of wafer street portion by laser irradiation" could not be evaluated. It means that there was not.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

プラズマ工程に用いられるマスク材であって、　前記マスク材の被着体に接しない面側の表面粗さＲｚが０．１μｍ～１．５μｍであるプラズマダイシング用マスク材、マスク一体型表面保護テープ及び半導体チップの製造方法。

Description

プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
　本発明は、プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法に関する。
　最近の半導体チップの薄膜化・小チップ化への進化はめざましく、特に、メモリカードやスマートカード等の様な半導体ＩＣチップが内蔵されたＩＣカードでは薄膜化が要求され、また、ＬＥＤ・ＬＣＤ駆動用デバイスなどでは小チップ化が要求されている。今後これらの需要が増えるにつれ半導体チップの薄膜化・小チップ化のニーズはより一層高まるものと考えられる。
　これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定の厚みに薄膜化した後、ダイシング工程を経て個々のチップに分割することにより得られる。
　従来、ダイシング工程においては、ダイシングブレードにより切断されるブレードダイシング方式が用いられてきた。しかしながら、ブレードダイシング方式では切断時にブレードによる切削抵抗が半導体ウェハに直接かかる。そのため、この切削抵抗によって半導体チップに微小な欠け（チッピング）が発生することがある。チッピングの発生は半導体チップの外観を損なうだけでなく、場合によっては抗折強度不足によるピックアップ時のチップ破損を招き、チップ上の回路パターンまで破損する可能性がある。また、ブレードによる物理的なダイシング工程では、チップ同士の間隔であるカーフ（スクライブライン、ストリートともいう）の幅を厚みのあるブレード幅よりも狭小化することができない。この結果、一枚のウェハから取ることができるチップの数（収率）は少なくなる。さらにウェハの加工時間が長いことも問題であった。
　このため、ブレードダイシング方式以外にもダイシング工程には様々な方式が利用されている。例えば、１）先に所定の厚み分だけウェハに溝を形成しておき、その後に研削加工を行って薄膜化とチップへの個片化を同時に行うＤＢＧ（先ダイシング）方式、２）レーザーで行うレーザーダイシング方式、３）ダイシングを水圧で行うウオータージェット方式などのウェットプロセスを用いる方式、４）ウェハの厚み方向にレーザーで改質層を形成し、エキスパンドして分断し個片化するステルスダイシング方式、５）ステルスダイシングと先ダイシングを併せた方式などが代表的である。
　これらの方式は、個々にメリットはある。しかし、これらの方式は、チップの破損、極小チップの製造に要する時間が長いこと、表面汚染、カーフ幅の狭小化に対する制約、得られるチップの収率低下、チップ抗折強度の低下、チップ端面が隣接チップとぶつかることによるチップコーナーの欠けなどの問題がある。
　ダイシング工程には、これらの方式に加えて、６）プラズマダイシング方式がある（例えば、特許文献１参照）。
　プラズマダイシング方式は、マスクで覆っていない箇所をプラズマで選択的にエッチングすることで、半導体ウェハを分割する方法である。このダイシング方法を用いると、選択的にチップの分断が可能であり、スクライブラインが曲がっていても問題なく分断できる。また、エッチングレートが非常に高いことから近年ではチップの分断に最適なプロセスの１つとされてきた。
　プラズマダイシング方式では、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）など、ウェハとの反応性が非常に高いフッ素系のガスをプラズマ発生用ガスとして用いている。この方式を用いる場合には、その高いエッチングレートゆえに、エッチングしない面に対してマスクによる保護を施すことが必須であり、事前のマスク形成が必要となる。
　このマスクの形成方法としては、特許文献１にも記載されているように、ウェハの表面にレジストを塗布した後、ストリートに相当する部分をフォトリソグラフィプロセスで除去してマスクとする技術が一般的に用いられる。そのため、プラズマダイシングを行うためには、プラズマダイシング設備以外のフォトリソ工程設備が必要で、チップコストが上昇するという問題がある。また、マスクをレーザー照射により除去しスクライブラインを露出させる工程において、マスク材がうまくレーザーを吸収せず、反射・散乱することにより、マスク材が上手く除去できないという問題があった。
特開２００７－１９３８５号公報
　本発明者らは、上記問題に鑑み、プラズマダイシングに使用するマスク材として、レーザーをうまく吸収し（レーザーの吸収能に優れ）、マスク除去工程において残渣無くマスクを除去することが可能なマスク材を開発することを検討した。
　本発明におけるマスク材を使用することで、少なくとも下記の工程で半導体チップが製造可能となる。
〔工程〕
（Ａ）表面露出したマスク材層に対するレーザー切断による半導体ウェハのストリート部の開口工程
（Ｂ）プラズマダイシング工程、および、
（Ｃ）残りのマスク材層のアッシング工程
　工程（Ａ）では、ウェハ薄膜加工後におけるマスク材層とこれに接する層（粘着剤層を有する場合は粘着剤層、有さない場合は基材フィルムなど）との簡単で良好な剥離性、および、マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを高精度に開口可能な性能が要求される。工程（Ｂ）では、ＳＦ６プラズマ等の照射プラズマからウェハを保護する性能が、工程（Ｃ）では、Ｏ２プラズマ等の照射プラズマによるマスク材層の除去性能が、それぞれ要求される。基材表面粗さが粗すぎると、基材に接するマスク材表面、または粘着剤層を介して設けられたマスク材表面が粗くなり、工程（Ａ）においてレーザーがマスク材表面で散乱されてしまう結果、ウェハのストリートの開口がうまく進まない、または残渣が多く残ってしまうといった問題があることがわかった。また、基材表面粗さが平滑すぎると、セパレータ（マスク材層と接する表面保護テープまたは基材フィルムを意味する。）剥離時にマスク材がセパレータ側に引っ張られてしまい、セパレータ剥離時にマスク材がウェハから剥離してしまう問題があることがわかった。
　従って、本発明は、プラズマダイシング方式を用いた半導体チップの製造において使用されるマスク材であって、半導体チップの製造工程の各工程で優れた性能を示し、また、マスク除去工程において優れた除去性を有するプラズマダイシング用マスク材を提供することを課題とする。
　特に、本発明は、マスク材層を設けることで生じる、レーザー開口による切断・除去性、及び、Ｏ２等のプラズマアッシングによる除去性といった克服すべき問題のいずれにも優れたマスク材を提供することであり、少なくともこれらの性能に優れたマスク材層を有するマスク一体型表面保護テープ、および、このマスク一体型表面保護テープを使用する半導体チップの製造方法を提供することを課題とする。
　すなわち、本発明の上記課題は下記の手段により解決された。
（１）プラズマ工程に用いられるマスク材であって、
　前記マスク材の被着体に接しない面側の表面粗さＲｚが０．１μｍ～１．５μｍであることを特徴とするプラズマダイシング用マスク材。
（２）基材フィルムおよび該基材フィルム上に設けられたマスク材層を少なくとも有する、半導体チップの製造に用いられるマスク一体型表面保護テープであって、
　前記マスク材層の被着体に接しない面側の表面粗さＲｚが、０．１μｍ～１．５μｍであることを特徴とするマスク一体型表面保護テープ。
（３）前記マスク材層が、前記基材フィルムに接して設けられているか、または、粘着剤層を介して設けられていることを特徴とする（２）に記載のマスク一体型表面保護テープ。
（４）前記マスク材層の３５５ｎｍ～１０８００ｎｍの波長領域における平行光線吸収率が５０％以上であることを特徴とする（２）または（３）に記載のマスク一体型表面保護テープ。
（５）前記マスク材層が、樹脂と少なくとも１種の紫外線吸収剤とを含有し、該紫外線吸収剤がトリアジン骨格、ベンゾフェノン骨格、ベンゾトリアゾール骨格およびベンゾエート骨格から選択されるいずれかの骨格を有する化合物であって、
　前記マスク材層中の前記紫外線吸収剤の含有量が、前記樹脂１００質量部に対して０．５～１．５質量部であることを特徴とする（２）～（４）のいずれか１項に記載のマスク一体型表面保護テープ。
（６）前記マスク材層が、紫外線吸収骨格を有する（メタ）アクリルポリマーを含有することを特徴とする（２）～（４）のいずれか１項に記載のマスク一体型表面保護テープ。
（７）前記マスク材層が、放射線硬化型であることを特徴とする（２）～（６）のいずれか１項に記載のマスク一体型表面保護テープ。
（８）前記マスク材層が粘着剤層を介して設けられており、前記粘着剤層を構成する粘着剤が感圧型粘着剤であることを特徴とする（２）～（６）のいずれか１項に記載のマスク一体型表面保護テープ。
（９）前記基材フィルムが、少なくともポリオレフィン樹脂層を有することを特徴とする（２）～（８）のいずれか１項に記載のマスク一体型表面保護テープ。
（１０）基材フィルムおよび該基材フィルム上に設けられたマスク材層を少なくとも有するマスク一体型表面保護テープを使用する半導体チップの製造方法であって、
　前記マスク材層の被着体に接しない面側の表面粗さＲｚが、０．１μｍ～１．５μｍであり、
　下記工程（ａ）～（ｄ）を含むことを特徴とする半導体チップの製造方法。
〔工程〕
（ａ）マスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
（ｂ）前記マスク一体型表面保護テープから、少なくとも前記基材フィルムを剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
（ｃ）ＳＦ６プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
（ｄ）前記マスク材層を除去する工程
（１１）前記マスク材層が、前記基材フィルムに接して設けられているか、または、粘着剤層を介して設けられており、
　前記工程（ｂ）において、前記マスク材層を表面に露出させるために、前記基材フィルム、または、前記基材フィルムと前記粘着剤層とを一体に剥離することを特徴とする（１０）に記載の半導体チップの製造方法。
　本発明により、プラズマダイシング方式を用いた半導体チップの製造においてフォトリソグラフィプロセスによるマスク形成が不要であって、レーザーによる除去性に優れたマスク材及びこのマスク材の層を有するマスク一体型表面保護テープの提供が可能となった。
　これにより、半導体チップの製造工程の各工程で優れた性能を示し、操作性、作業性にも優れたマスク一体型表面保護テープ、および、このマスク一体型表面保護テープを使用する半導体チップの製造方法を提供することが可能となった。
　特に、本発明のマスク材は、マスク材層を設けることで生じる、レーザー開口による切断性、Ｏ２プラズマアッシングによる除去性という克服すべき問題のいずれも優れる。
　この結果、本発明のマスク材を使用したマスク一体型表面保護テープは、なかでも半導体ウェハのストリートに相当する部分のマスク材をレーザーにより切断して半導体ウェハのストリートを開口する工程における、下記の問題を防止することが可能となる。すなわち、マスク材層のレーザー光吸収性能の不足に起因するレーザー加工効率の低下及びレーザー加工の長時間化や、過剰なレーザー光のエネルギー投入（照射）によりマスク材層が溶融した結果、ウェハの加工品質が悪化するといった問題も防止することが可能となる。
図１は、本発明のマスク一体型表面保護テープの代表的で模式的な概断面図、および、本発明のマスク一体型表面保護テープを使用する半導体チップの製造方法の第１実施形態（以下、本発明のマスク一体型表面保護テープを使用する第１実施形態とも称す。）において、半導体ウェハへのマスク一体型表面保護テープの貼合までの工程を説明する概略断面図である。図１において、分図１（ａ）は半導体ウェハを示し、分図１（ｂ）は半導体ウェハにマスク一体型表面保護テープを貼合する様子を示し、分図１（ｃ）はマスク一体型表面保護テープを貼合した半導体ウェハを示す。 図２は、本発明のマスク一体表面保護テープを使用する第１実施形態において、半導体ウェハの薄膜化と固定までの工程を説明する概略断面図である。図２において、分図２（ａ）は半導体ウェハの薄膜化処理を示し、分図２（ｂ）は薄膜化処理した半導体ウェハにウェハ固定テープを貼合する様子を示し、分図２（ｃ）は半導体ウェハをリングフレームに固定した状態を示す。 図３は、本発明のマスク一体型表面保護テープを使用する第１実施形態において、マスク形成までの工程を説明する概略断面図である。図３において、分図３（ａ）はマスク一体型表面保護テープからマスク材層を残して表面保護テープを引き剥がす様子を示し、分図３（ｂ）はマスク一体型表面保護テープのマスク材層が剥き出しになった状態を示し、分図３（ｃ）はレーザーでストリートに相当するマスク材層を切除する工程を示す。 図４は、本発明のマスク一体型表面保護テープを使用する第１実施形態において、プラズマダイシングとプラズマアッシングの工程を説明する概略断面図である。図４において、分図４（ａ）はプラズマダイシングを行う様子を示し、分図４（ｂ）はチップに個片化された状態を示し、分図４（ｃ）はプラズマアッシングを行う様子を示す。 図５は、本発明のマスク一体型表面保護テープを使用する第１実施形態において、チップをピックアップするまでの工程を説明する概略断面図である。図５において、分図５（ａ）はマスク材層が除去された状態を示し、分図５（ｂ）はチップをピックアップする様子を示す。 図６は、本発明のマスク一体型表面保護テープを使用する半導体チップの製造方法の第２実施形態における紫外線照射処理を行う前後の状態を説明する概略断面図である。図６において、分図６（ａ）は半導体ウェハの表裏両面をそれぞれマスク一体型表面保護テープとウェハ固定テープとで被覆し固定した状態を示し、分図６（ｂ）は紫外線が照射される様子を示し、分図６（ｃ）はマスク一体型表面保護テープからマスク材層を残して表面保護テープを引き剥がす様子を示す。
　本発明におけるマスク材およびこのマスク材を使用したマスク一体型表面保護テープは、マスク材がレーザーをうまく吸収し、マスク除去工程において残渣無くマスク除去が可能であり、半導体ウェハをプラズマダイシングにより分割、個別化して半導体チップを得る方法に用いられる。以下に説明するように、本発明のプラズマダイシング用マスク材およびマスク一体型表面保護テープを用いることにより、プラズマダイシング時のマスク除去工程において残渣無くマスクを除去することが可能であり、かつ、マスクに先立つフォトリソグラフィプロセスが不要となり、半導体チップないし半導体製品の製造コストを大幅に抑えることができる。
＜＜マスク一体型表面保護テープ＞＞
　本発明のマスク一体型表面保護テープは、少なくとも基材フィルムとマスク材層とを有する（すなわち、基材フィルムとマスク材層とを少なくとも有する）。
　マスク材層は、基材フィルムに接して設けられていても、粘着剤層を介して設けられて（すなわち、基材フィルムとマスク材層が粘着剤層を挟んで互いに対向して設けられて）いてもよい。
　なお、本発明および本明細書では、マスク材層を有さず、基材フィルム上に粘着剤層が設けられているテープを、単に、表面保護テープと称し、マスク材層を有するものをマスク一体型表面保護テープと称す。
　本発明のマスク一体型表面保護テープは、半導体ウェハの裏面研削の際に、半導体ウェハのパターン面（表面）を保護するために、このパターン面に貼り合わせて用いられる。
　従って、通常の半導体ウェハ加工用表面保護テープと同様の粘着性を含めた性能が要求される。
　具体的には、半導体ウェハのパターン面に形成された半導体素子を保護する機能を有する。すなわち、後工程のウェハ薄膜化工程（裏面研削工程）では半導体ウェハのパターン面で半導体ウェハを支持してウェハの裏面が研削されるため、マスク一体型表面保護テープはこの研削時の負荷に耐える必要がある。そのため、マスク一体型表面保護テープは単なるレジスト膜等とは異なり、パターン面に形成された素子を被覆し得る程度の厚みがあって、その押圧抵抗は低く、また、研削時のダストや研削水などの浸入が起こらないように素子と密着できる程度に密着性の高いテープである。
　これらに加えて、本発明のマスク一体型表面保護テープは、プラズマダイシング方式に適し、プラズマダイシング方式を用いた半導体チップの製造においてフォトリソグラフィプロセスによるマスク形成を不要とすることができる。
　このため、本発明のマスク一体型表面保護テープは、少なくとも、前記の（Ａ）表面露出したマスク材層に対するレーザー切断による半導体ウェハのストリート部の開口工程、（Ｂ）プラズマダイシング工程、および、（Ｃ）残りのマスク材層のアッシング工程を含む半導体チップの製造に使用される。
　特に、本発明のマスク一体型表面保護テープは、半導体チップの製造工程において、少なくとも下記工程（ａ）～（ｄ）を含む半導体チップの製造を可能とし、かつこの製造工程に適用することが好ましい。
〔工程〕
（ａ）本発明のマスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
（ｂ）マスク一体型表面保護テープから前記基材フィルムを剥離するか、または、基材フィルムと粘着剤層とを一体に剥離することで、マスク材層を表面に露出させた後、マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
（ｃ）ＳＦ６プラズマにより半導体ウェハをストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
（ｄ）マスク材層を除去する工程（好ましくは、Ｏ２プラズマによりマスク材層を除去するアッシング工程）
　以下、基材フィルム、マスク材層（マスク材）および粘着剤層の順に説明する。
＜基材フィルム＞
　基材フィルムは単層構成でも、複数の層が積層した積層体であってもよい。
　基材フィルムを構成する樹脂もしくはポリマー成分は、従来の半導体ウェハ加工用表面保護テープで使用される樹脂もしくはポリマー成分が用いられる。
　例えば、ポリオレフィン樹脂やポリエステル樹脂、さらには、（メタ）アクリル樹脂に加え、ポリフェニレンサルファイド、ポリエーテルイミド、ポリイミド、ポリカーボネート、ポリウレタン、ゴム類が挙げられる。また、これら単体であても、もしくは２種以上を混合させたものでも構わない。
　ポリオレフィン樹脂としては、ポリエチレン、ポリプロピレン、エチレン－プロピレン共重合体から選択されるポリオレフィン樹脂が挙げられ、本発明では好ましい。
　なお、ポリエチレン、ポリプロピレンは、ホモポリエチレン、ホモポリプロピレン以外は、通常、密度を調整するため、α－オレフィンを共重合成分として含む。特に、ポリエチレンでは、ポリエチレン中のα－オレフィンの含有量は、一般には、５モル％以下である。
　ポリエチレンは、その密度（比重）等により、高密度ポリエチレン（ＨＤＰＥ）、低密度ポリエチレン（ＬＤＰＥ）、超低密度ポリエチレン（ＶＬＤＰＥ）、直鎖状低密度ポリエチレン（ＬＬＤＰＥ）、超高分子量ポリエチレン（ＵＨＭＷ－ＰＥ）に分類される。
　ポリプロピレンは、ホモポリプロピレン、ランダムポリプロピレン、ブロックポリプロピレンが挙げられる。
　ポリエチレン樹脂としては、上記以外に、ポリスチレンもしくはその共重合体、ポリブテン－１、ポリ－４－メチルペンテン－１、エチレン－酢酸ビニル共重合体、エチレン－（メタ）アクリル酸共重合体もしくは（メタ）アクリル酸共重合体、アイオノマー等のα－オレフィンの単独重合体もしくは共重合体、あるいはこれらの混合物などが挙げられる。
　ポリエステル樹脂としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリトリメチレンテレフタレート（ＰＴＴ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリエチレンナフタレート（ＰＮＴ）、ポリブチレンナフタレート（ＰＢＮ）が挙げられる。
　本発明では、基材フィルムは、少なくともポリオレフィン樹脂層を有することが好ましく、ポリオレフィンがより好ましく、低密度ポリオレフィンがさらに好ましい。
　また、基材フィルムが、複数の層が積層した積層体である場合、低密度ポリエチレン層とエチレン酢酸ビニル共重合体層の積層体や、ポリプロピレン層とポリエチレンテレフタレート層の積層体、ポリオレフィン樹脂層とポリエチレンテレフタレート層、ポリエチレンナフタレート層との積層体は好適な材質の一つである。
　これらの基材フィルムは、一般的な押出し法を用いて製造できる。基材フィルムを種々の樹脂を積層して得る場合には、共押出し法、ラミネート法などにより製造される。この際、通常のラミネートフィルムの製法に於いて通常行われている様に、樹脂と樹脂の間に接着層を設けてもよい。
　本発明では、基材フィルムの厚さは、強・伸度特性、放射線透過性の観点から２０～２００μｍが好ましい。
＜マスク材層およびマスク材＞
　マスク材層は、プラズマダイシング工程でのＳＦ６などのプラズマ照射によるエッチング（ダイシング）から、半導体ウェハ表面（特にパターン面）を保護する層であり、開口工程で除去された半導体ウェハのストリート部分のみを選択的にエッチング（ダイシング）して、半導体ウェハの高精度な分割を可能とする層である。
　本発明では、マスク材層は、半導体ウェハ表面のパターン面に貼り合わせて使用されるため、通常の半導体ウェハ加工用表面保護テープにおける粘着剤層と同様に、粘着性を含めた性能を有する。
　本発明のマスク材は、プラズマ工程に用いられるマスク材であって、マスク材の被着体に接しない面側の表面粗さＲｚが０．１μｍ～１．５μｍであるプラズマダイシング用マスク材である。
　マスク材層は、本発明のマスク材からなる。
　本明細書において、表面粗さＲｚは、ＪＩＳ　Ｂ　０６０１（１９９４）で規定される十点平均粗さであり、これに従い求めることができる。
　表面粗さＲｚを、０．１μｍ～１．５μｍとすることで、レーザーによるマスク材除去性とセパレータ（本発明のマスク一体型表面保護テープにおいては表面保護テープ又は基材フィルム）剥離時のマスク材剥がれを防止する２つの効果が得られる。
　表面粗さＲｚが０．１μｍ以上であると、セパレータの剥離時に、マスク材が粘着剤（層）もしくは基材フィルムの表面から剥離する問題を抑制することができる。逆に、表面粗さＲｚが１．５μｍ以下であると、レーザーによるマスク材除去の際に、除去効率の低下や、除去が不可能となる問題を抑制することができる。
　粘着剤層を有さない場合は、マスク材層を張り付ける側の基材フィルムの表面粗さＲｚを、粘着剤層を有する場合は、マスク材層を張り付ける側の粘着剤層の表面粗さＲｚを、それぞれ０．１μｍ～１．５μｍに調節することで、上記マスク材の表面粗さＲｚを０．１μｍ～１．５μｍに調製することができる。さらに、粘着剤層の表面粗さは粘着剤層を基材フィルムへ転写塗工する際のセパレータの表面粗さに起因するため、セパレータの表面粗さを調節することでも、調節できる。
　より具体的には、粘着剤層を有さない場合、例えば、基材フィルムを製膜する際に使用される冷却ロールの粗さをコントロールすることで、また、市販の基材フィルムを使用する場合には基材フィルムを押圧するロールの粗さをコントロールすることにより、調節することができる。
　一方、粘着剤層を有する場合、例えば、基材フィルム上に設けた粘着剤層とこの粘着剤層上の剥離ライナーに対して、剥離ライナー上から押圧するロールの粗さをコントロールすることにより、調節することができる。
　本発明では、上記工程（ｂ）のうち、表面に露出したマスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程で、レーザー光を照射する。
　照射されるレーザー光は、ＣＯ２レーザー（炭酸ガスの気体レーザー）、ＹＡＧレーザー（イットリウム・アルミニウム・ガーネットを用いた固体レーザー）、半導体レーザーなど特に限定されるものではない。
　このため、本発明では、少なくとも、マスク材層の３５５ｎｍ（ＹＡＧレーザー）および１０８００ｎｍ（ＣＯ２レーザー）の波長領域における平行光線吸収率は５０％以上が好ましく、６５％以上がより好ましく、７５％以上がさらに好ましい。本発明では、マスク材層の３５５ｎｍ～１０８００ｎｍの波長領域における平行光線吸収率は、５０％以上が好ましい。
　ここで、平行光線吸収率は、使用するマスク材（層）の厚さを含めたものであり、単位厚さに変換したものではない。
　平行光線吸収率が５０％以上であると、マスク材層が十分なレーザー光吸収性を有する。これにより、レーザー光吸収性が不足する場合に生じる以下の問題を克服することができる。すなわち、半導体ウェハのストリート部の開口工程において、開口するために、レーザー照射が複数回必要となり、加工が長時間化する問題や、過剰なレーザー光のエネルギー投入によりマスク材層が溶融して残渣となり、この結果、半導体ウェハの表面に残留し、加工品質を悪化する問題である。
　平行光線吸収率は、紫外可視分光光度計〔例えば、紫外可視分光光度計ＵＶ－１８００（商品名、株式会社島津製作所製）〕を用いて、マスク材層を冶具にとりつけ、波長３５５ｎｍ、１０８００ｎｍにおける透過率を測定し、下記式より算出される。
　上述のように、マスク材層の平行光線透過率は、マスク一体型表面保護テープにおけるマスク材層の厚さと同じ厚さの測定用マスク材サンプルについての測定値である。
　　　平行光線吸収率［％］＝１００－平行光線透過率［％］
〔〔樹脂〕〕
　マスク材層を構成する樹脂は、どのような樹脂でも構わないが、通常の半導体ウェハ加工用表面保護テープにおける粘着剤層を構成する粘着剤として使用される樹脂が好ましい。
　上記粘着剤で使用される樹脂は、（メタ）アクリル共重合体からなる樹脂が好ましい。
　なお、本発明および本明細書では、「（メタ）アクリル」とは、「アクリル」および「メタクリル」を総称するもので、「アクリル」、「メタクリル」のいずれか一方であっても、これらの混合であっても構わない。例えば、（メタ）アクリル酸エステルは、アクリル酸エステルおよび／またはメタクリル酸エステルを意味するものである。
　このため、本発明では、マスク材層は、（メタ）アクリル共重合体を含有することが好ましい。なお、（メタ）アクリル共重合体を含有するとは、（メタ）アクリル共重合体が硬化剤と反応した状態で存在する形態を含む意味である。
　（メタ）アクリル共重合体は、２種以上の異なる（メタ）アクリル酸エステルの共重合体であってもよく、（メタ）アクリル酸エステルと、（メタ）アクリル酸及び（メタ）アクリル酸アミドを含むエチレン性不飽和基を有するモノマーとの共重合体であっても構わない。
　ここで、エチレン性不飽和基を有するモノマーとしては、上記以外に、（メタ）アクリロニトリル、スチレン、エチレン、プロピレン、ブチレン、ブタジエン、ビニルアルコール、酢酸ビニル、塩化ビニル、マレイン酸（エステル、酸無水物も含む）などが挙げられる。
　本発明では、上記ポリマーは、（メタ）アクリル酸エステルおよび（メタ）アクリル酸から選択される２種以上のモノマーの共重合体がより好ましい。また、マスク材層を構成する樹脂中に含まれるポリマーは１種類の共重合体であっても複数種の共重合体の混合物であっても構わない。
　（メタ）アクリル酸エステルは、（メタ）アクリル酸アルキルエステル、（メタ）アクリル酸アリールエステルであっても構わないが、（メタ）アクリル酸アルキルエステルが好ましい。
　また、（メタ）アクリル酸エステルのアルコール部（エステルを形成するアルコール）の炭素数は、１～２０が好ましく、１～１５がより好ましく、１～１２がさらに好ましい。
　なお、（メタ）アクリル酸エステルのアルコール部は、置換基（例えはヒドロキシ基）を有していてもよい。
　（メタ）アクリル酸エステルは、例えば、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸ｎ－プロピル、（メタ）アクリル酸イソプロピル、（メタ）アクリル酸ｎ－ブチル、（メタ）アクリル酸ｔ－ブチル、（メタ）アクリル酸ｎ－ヘキシル、（メタ）アクリル酸シクロヘキシル、（メタ）アクリル酸ｎ－オクチル、（メタ）アクリル酸２－エチルヘキシル、（メタ）アクリル酸デシル、（メタ）アクリル酸ドデシル、（メタ）アクリル酸２－ヒドロキシエチルが挙げられる。
　上記（メタ）アクリル共重合体の全モノマー成分中、（メタ）アクリル酸エステル成分の割合は７０モル％以上が好ましく、８０モル％以上がより好ましく、９０モル％以上がさらに好ましい。また、（メタ）アクリル共重合体の全モノマー成分中、（メタ）アクリル酸エステル成分の割合が１００モル％でない場合、残部のモノマー成分は（メタ）アクリロイル基を重合性基として重合した形態で存在するモノマー成分（（メタ）アクリル酸等）であることが好ましい。
　さらに、（メタ）アクリル共重合体の全モノマー成分中、後述する硬化剤と反応する官能基（例えばヒドロキシ基）を有する（メタ）アクリル酸エステル成分の割合は、１モル％以上が好ましく、２モル％以上がより好ましく、５モル％以上がさらに好ましく、１０モル％以上が特に好ましい。なお、上記の硬化剤と反応する官能基を有する（メタ）アクリル酸エステル成分の割合は３５モル％以下が好ましく、２５モル％以下がより好ましい。
　これらの共重合体の質量平均分子量は、通常は３０万～１００万程度である。
　ここで、質量平均分子量は、ゲル浸透クロマトグラフィー（Ｇｅｌ　Ｐｅｒｍｅａｔｉｏｎ　Ｃｈｒｏｍａｔｏｇｒａｐｈｙ：ＧＰＣ）によってポリスチレン換算の分子量として計測することができる。
　マスク材層中の樹脂（好ましくは（メタ）アクリル共重合体）の含有量（硬化剤と反応する前の状態に換算した含有量）は８０質量％以上が好ましく、９０質量％以上がより好ましく、９５～９９．９質量％がさらに好ましい。
〔〔硬化剤〕〕
　マスク材層中の（メタ）アクリル共重合体は硬化されていることが好ましく、マスク材層形成用組成物としては、（メタ）アクリル共重合体に加えて硬化剤を含有することが好ましい。
　硬化剤は、（メタ）アクリル共重合体が有する官能基と反応させることにより、粘着力および凝集力を調整するために用いられるものである。
　硬化剤としては、例えば、１，３－ビス（Ｎ，Ｎ－ジグリシジルアミノメチル）シクロヘキサン、１，３－ビス（Ｎ，Ｎ－ジグリシジルアミノメチル）トルエン、１，３－ビス（Ｎ，Ｎ－ジグリシジルアミノメチル）ベンゼン、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラグリシジル－ｍ－キシレンジアミン、エチレングリコールジグリシジルエーテル、テレフタル酸ジグリシジルエステルアクリレートなどの分子中に２個以上のエポキシ基を有するエポキシ化合物（以下、「エポキシ硬化剤」ともいう。）、２，４－トリレンジイソシアネート、２，６－トリレンジイソシアネート、１，３－キシリレンジイソシアネート、１，４－キシレンジイソシアネート、ジフェニルメタン－４，４’－ジイソシアネート、ヘキサメチレンジイソシアネート、イソホロンジイソシアネートおよびこれらのアダクトタイプなどの分子中に２個以上のイソシアネート基を有するイソシアネート化合物（以下、「イソシアネート硬化剤」ともいう。）、テトラメチロール－トリ－β－アジリジニルプロピオネート、トリメチロール－トリ－β－アジリジニルプロピオネート、トリメチロールプロパン－トリ－β－アジリジニルプロピオネート、トリメチロールプロパン－トリ－β－（２－メチルアジリジン）プロピオネート、トリス－２，４，６－（１－アジリジニル）－１，３，５－トリアジン、トリス［１－（２－メチル）－アジリジニル］ホスフィンオキシド、ヘキサ［１－（２－メチル）－アジリジニル］トリホスファトリアジンなどの分子中に２個以上のアジリジニル基を有するアジリジン化合物（アジリジン硬化剤）等が挙げられる。硬化剤の添加量は、所望の粘着力に応じて調整すればよく、（メタ）アクリル共重合体１００質量部に対して０．１～５．０質量部が適当である。本発明のマスク一体型表面保護テープのマスク材層において、硬化剤は（メタ）アクリル共重合体と反応した状態で存在する。
＜放射線硬化型マスク材層＞
　マスク材層は、放射線の照射で硬化する放射線硬化型および非放射線硬化型のいずれでも構わない。本発明では、マスク材層と接する層が基材フィルム及び基材フィルム上の粘着剤層のいずれの場合であっても、後述するように、マスク材層のみを半導体ウェハのパターン面上に残し、基材フィルム又は表面保護テープの剥離を容易にすることができるため、マスク材層は放射線硬化型が好ましい。
　ここで、非放射線硬化型は、粘着剤と同様に、感圧型とも称し、上記で説明した樹脂および硬化剤で硬化された樹脂からなり、放射線の照射で硬化するエチレン性不飽和基を含む成分を含有しないものを意味する。
　マスク材層が放射線硬化型である場合、上記工程（ｂ）において、マスク一体型表面保護テープからマスク材層のみを半導体ウェハ面上に残すことが容易になる。
　具体的には、マスク一体型表面保護テープの基材フィルム側から、放射線を照射してマスク材層を硬化させることにより、マスク材層とこれに接する層（基材フィルム、もしくは、表面保護テープの場合は表面保護テープの粘着剤層）との層間剥離性が向上し、マスク一体型表面保護テープから基材フィルム又は表面保護テープを剥離しやすくなる。
　これは、放射線照射によってマスク材層が三次元網状化して粘着力が低下することにより、マスク材層に接する層、例えば粘着剤層との強固な密着性が解かれる結果、マスク一体型表面保護テープのマスク材層に接する層、例えば粘着剤層を簡単に剥離することが可能となると考えられる。
　ただし、放射線照射により、マスク材層とこれに接する基材フィルムもしくは粘着剤層との密着力は、マスク材層と半導体ウェハのパターン面との間の密着力よりも低くなることが好ましい。
　本発明および本明細書において「放射線」とは、紫外線のような光線や電子線のような電離性放射線の双方を含む意味に用いる。本発明では、放射線は紫外線が好ましい。
　マスク材層を放射線硬化型とするには、通常の半導体ウェハ加工用表面保護テープにおける放射線硬化型粘着剤と同様に、放射線により硬化し三次元網状化する性質を有するマスク材層とすればよい。
　放射線硬化型とするには、大きく分けて、マスク材層が、（１）側鎖にエチレン性不飽和基（放射線重合性炭素－炭素二重結合でエチレン性二重結合とも称す）を有する樹脂（ポリマー）を含有するか、（２）上記の感圧型で使用する樹脂（ポリマー）とともに、分子中に少なくとも２個のエチレン性不飽和基を有する低分子量化合物（オリゴマーを含み、以下、放射線重合性低分子量化合物とも称す。）を含有すればよい。
　本発明では、上記（１）、（２）のいずれでもよいが、（１）が好ましい。
　エチレン性不飽和基としては、ビニル基、アリル基、スチリル基、（メタ）アクリロイル基、（メタ）アクリロイルオキシ基、（メタ）アクリロイルアミノ基、などが挙げられる。
〔（１）側鎖にエチレン性不飽和基を有する樹脂〕
　側鎖にエチレン性不飽和基を有する樹脂（ポリマー）は、側鎖にヒドロキシ基等の反応性の官能基（α）を有する共重合体と、この反応性官能基（α）と反応するイソシアネート基等の官能基（β）を有し、かつエチレン性不飽和基を有する化合物と反応させることで得られる。反応性官能基βとエチレン性不飽和基とを有する化合物としては、代表的には、２－（メタ）アクリロイルオキシエチルイソシアネートが挙げられる。
　上記官能基（α）、（β）としては、カルボキシ基、ヒドロキシ基、アミノ基、メルカプト基、環状酸無水物基、エポキシ基、イソシアネート基（－Ｎ＝Ｃ＝Ｏ）等が挙げられる。ここで、環状酸無水物基は、環状の酸無水物構造を有する基である。
　上記官能基（α）と（β）の組み合わせは、例えば、求核置換反応の場合、一方が、求核剤で、他方が求電子剤である。
　側鎖にエチレン性不飽和基を有する樹脂は、（メタ）アクリル共重合体からなる樹脂が好ましい。
　（メタ）アクリル共重合体は、少なくとも、（メタ）アクリル酸エステルから得られる単位構造において、このエステルのアルコール部にエチレン性不飽和基を有する単位構造を有する重合体が好ましい。
　また、上記（メタ）アクリル共重合体は、上記のアルコール部にエチレン性不飽和基を有する単位構造に加えて、アルコール部にエチレン性不飽和基を有さない（メタ）アクリル酸エステル、（メタ）アクリル酸、その他のエチレン性不飽和基を有するモノマーから得られる繰り返し単位を有することが好ましい。このうち、（メタ）アクリル酸エステルおよび／または（メタ）アクリル酸から得られる繰り返し単位を有することが好ましい。特に、アルコール部にエチレン性不飽和基を有さない（メタ）アクリル酸エステルから得られる繰返し単位として、アルコール部の炭素数が８～１２の（メタ）アクリル酸アルキルエステルから得られる繰り返し単位を有することが好ましい。
　側鎖にエチレン性不飽和基を有する（メタ）アクリル共重合体を構成するモノマー成分中、炭素数が８～１２の（メタ）アクリル酸アルキルエステル成分の割合は、４５～８５モル％が好ましく、５０～８０モル％がより好ましい。
　側鎖にエチレン性不飽和基を有する樹脂は、特許第６０３４５２２号公報の段落番号００２０～００３６に記載されているものが好ましく、本明細書では、該段落番号００２０～００３６に記載の内容が好ましく組み込まれる。
〔（２）放射線重合性低分子量化合物〕
　放射線重合性低分子量化合物としては、例えば、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、１，４－ブチレングリコールジアクリレート、１，６－ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等の（メタ）アクリレート化合物を広く適用可能である。
　また、上記（メタ）アクリレート化合物のほかに、ウレタンアクリレートオリゴマーを用いることもできる。ウレタンアクリレートオリゴマーは、ポリエステル型またはポリエーテル型などのポリオール化合物と、多価イソシアナート化合物（例えば、２，４－トリレンジイソシアナート、２，６－トリレンジイソシアナート、１，３－キシリレンジイソシアナート、１，４－キシリレンジイソシアナート、ジフェニルメタン－４，４－ジイソシアナートなど）とを反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシ基を有するアクリレートあるいはメタクリレート（例えば、２－ヒドロキシエチルアクリレート、２－ヒドロキシエチルメタクリレート、２－ヒドロキシプロピルアクリレート、２－ヒドロキシプロピルメタクリレート、並びに、ポリエチレングリコールアクリレート及びポリエチレングリコールメタクリレート等の（メタ）アクリレート基含有ポリエチレングリコールなど）を反応させて得られる。
　感圧型で使用するポリマーである（メタ）アクリル共重合体と放射線重合性低分子量化合物との配合比としては、（メタ）アクリル共重合体１００質量部に対して放射線重合性低分子量化合物を５０～２００質量部、好ましくは５０～１５０質量部の範囲で配合することが望ましい。この配合比の範囲である場合、放射線照射後に粘着力を大きく低下させることが可能となる。
〔光ラジカル重合開始剤〕
　放射線によりマスク材層を重合硬化させるには、光ラジカル重合開始剤を使用することで、効率よく重合反応を進行させることができ、好ましい。
　光ラジカル重合開始剤は、アルキルフェノン型重合開始剤、ジアリールケトン型重合開始剤、ジアシル型重合開始剤、アシルフォスフィンオキサイド型重合開始剤、オキシムエステル型重合開始剤、ハロゲン化アルキル置換－１，３，５－トリアジン型重合開始剤、２，４，５－トリアリ－ルイミダゾール二量体（ロフィン二量体）が挙げられる。
　本発明では、α位にヒドロキシ基を有するアルキルもしくはシクロアルキルフェノンが好ましい。
　光ラジカル重合開始剤は、例えばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーズケトン、クロロチオキサントン、ベンジルメチルケタール、α－ヒドロキシシクロヘキシルフェニルケトン、２－ヒドロキシメチルフェニルプロパン等を用いることができる。これらのうち少なくとも１種類をマスク材層に添加することにより、効率よく重合反応を進行させることができる。
〔硬化剤〕
　放射線硬化型マスク材層を形成する樹脂においても、この樹脂（ポリマー）は硬化剤で硬化されていることが好ましい。特に、この樹脂が側鎖にエチレン性不飽和基を有する樹脂である場合、硬化前の樹脂と硬化剤とを少なくとも含有するマスク材層形成用組成物を用いて形成したマスク材層を、硬化剤により硬化することで、硬化された、側鎖にエチレン性不飽和基を有する樹脂を得ることが好ましい。
　この硬化剤は、感圧型で挙げた硬化剤が好ましい。マスク材層形成用組成物中における硬化剤の含有量は、（メタ）アクリル共重合体等の硬化前の樹脂１００質量部に対して０．１～５．０質量部が適当である。
　すなわち、本発明のマスク一体型表面保護テープのマスク材層において、硬化剤は（メタ）アクリル共重合体等の硬化前の樹脂と反応した状態にある。
〔紫外線吸収成分〕
　本発明では、マスク材層の３５５ｎｍ～１０８００ｎｍの波長領域における平行光線吸収率は５０％以上であることが好ましい。
　マスク材層の３５５ｎｍ～１０８００ｎｍの波長領域における平行光線吸収率を５０％以上にするには、マスク材層が紫外線吸収成分を含有することが好ましい。
　紫外線吸収成分としては、紫外線吸収剤または紫外線吸収性ポリマーが好ましい。
（紫外線吸収剤）
　紫外線吸収剤は樹脂に対する相溶性に優れ、透明性が高く、少量の添加で紫外領域のレーザー光に対し高い吸収性能を有するため、本発明に好適に利用できる。
　マスク材層は、紫外線吸収剤として、トリアジン骨格、ベンゾフェノン骨格、ベンゾトリアゾール骨格またはベンゾエート骨格を有する紫外線吸収剤のうち少なくとも１種を含有することが好ましい。
　これらの紫外線吸収剤は、例えば、トリアジン骨格を有する化合物として、２，４－ビス［２－ヒドロキシ－４－ブトキシフェニル］－６－（２，４－ジブトキシフェニル）－１，３，５－トリアジン、２，４－ビス（２，４－ジメチルフェニル）－６－（２－ヒドロキシ－４－ｎ－オクチルオキシフェニル）－１，３，５－トリアジン、２－（２，４－ジヒドロキシフェニル）－４，６－ビス（２，４－ジメチルフェニル）－１，３，５－トリアジン、２－（２，４－ジヒドロキシフェニル）－４，６－ジフェニル－１，３，５－トリアジン、２－（２－ヒドロキシ－４－メトキシフェニル）－４，６－ジフェニル－１，３，５－トリアジンが挙げられる。
　ベンゾフェノン骨格を有する化合物として、２，４－ジヒドロキシベンゾフェノン、２，２’－ジヒドロキシ－４，４’－ジメトキシベンゾフェノン、２－ヒドロキシ－４－メトキシベンゾフェノン、２－ヒドロキシ－４－ｎ－オクチロキシベンゾフェノン、２，２’，４，４’－テトラヒドロキシベンゾフェノンが挙げられる。
　ベンゾトリアゾール骨格を有する化合物として、２－（２－ヒドロキシ－５－ｔ－ブチルフェニル）－２Ｈ－ベンゾトリアゾール、２－（２Ｈ－ベンゾトリアゾール－２－イル）－４，６－ビス（１－メチル－１－フェニルエチル）フェノール、２－（２Ｈ－ベンゾトリアゾール－２－イル）－６－（１－メチル－１－フェニルエチル）－４－（１，１，３，３－テトラメチルブチル）フェノールが挙げられる。
　ベンゾエート骨格を有する化合物として、２，４－ジ－ｔ－ブチルフェニル－３，５－ジ－ｔ－ブチル－４－ヒドロキシベンゾエート、２，４－ジ－ｔ－ブチルフェニル－４’－ヒドロキシ－３’，５’－ジ－ｔ－ブチルベンゾエート等が挙げられる。
　紫外線吸収剤は、市販されているものを使用してもよく、例えば、株式会社ＡＤＥＫＡ製のアデカスタブＬＡシリーズ（ＬＡ－２４、ＬＡ－２９、ＬＡ－３１、ＬＡ－３２、ＬＡ－３６、ＬＡ－Ｆ７０、１４１３）、ＢＡＳＦ社製のＴＩＮＵＶＩＮ　Ｐ、ＴＩＮＵＢＩＮ　２３４、ＴＩＮＵＶＩＮ　３２６、ＴＩＮＵＶＩＮ　３２９、ＴＩＮＵＶＩＮ　２１３、ＴＩＮＵＶＩＮ　５７１、ＴＩＮＵＶＩＮ　１５７７ＥＤ、ＣＨＩＭＡＳＳＯＲＢ　８１、ＴＩＮＵＶＩＮ　１２０などが挙げられる。
　紫外線吸収剤は１種類でも２種以上併用してもよい。
　紫外線吸収剤の添加量は、所望のレーザー光吸収性能に応じて調整すればよい。マスク材層中の紫外線吸収剤の含有量は、樹脂（好ましくは（メタ）アクリル共重合体）１００質量部に対して０．１～５．０質量部が好ましく、０．５～１．５質量部がより好ましい。
　マスク材層を形成する樹脂が硬化剤により硬化された樹脂である場合、上記の樹脂１００質量部とは、硬化剤による硬化前の樹脂を意味する。
（紫外線吸収性ポリマー）
　マスク材層が高いレーザー吸収性を有するためには、マスク材層が紫外線吸収性ポリマーを含有することが好ましい。本明細書において、「紫外線吸収性ポリマー」とは、ポリマー分子を構成する繰り返し単位（セグメント）の１つとして紫外線吸収基を有する重合性モノマー（共重合性モノマー）から得られる繰返し単位を導入することにより、ポリマー自体に紫外線吸吸収性能が付与されたポリマーを意味する。上記紫外線吸収性ポリマーは、汎用ポリマーに紫外線吸収剤を練り込み配合した構成と比較すると紫外線吸収剤成分の溶出やブリードアウトといった問題がない。
　紫外線吸収性ポリマーとして、側鎖に紫外線吸収骨格を有するものが好ましい。
　紫外線吸収骨格は、紫外線吸収剤で挙げた骨格が挙げられる。本発明ではベンゾトリアゾール骨格、ベンゾフェノン骨格またはトリアジン骨格が好ましい。
　側鎖に紫外線吸収骨格を有する紫外線吸収性ポリマーとしては、これらの骨格を有するモノマーを共重合成分とするポリマーが挙げられる。これらの骨格を有するモノマーとしては、例えば、（メタ）アクリル酸エステル化合物のアルコール部に上記紫外線吸収骨格の少なくとも１種を有する化合物が好ましく挙げられる。
　このため、本発明では、紫外線吸収性ポリマーは、紫外線吸収骨格を有する（メタ）アクリルポリマーが好ましく、側鎖にベンゾトリアゾール骨格、ベンゾフェノン骨格及びトリアジン骨格の少なくともいずれかの紫外線吸収骨格を有する（メタ）アクリルポリマーがより好ましい。
　紫外線吸収性ポリマーは、（メタ）アクリル酸エステル化合物のアルコール部に紫外線吸収骨格を有する（メタ）アクリル酸エステル化合物（モノマー）を重合（好ましくは共重合成分として重合）することで得られる。紫外線吸収性ポリマーを重合する際に、このような紫外線吸収性モノマーは１種もしくは２種以上併用してもよい。
　紫外線吸収性モノマーとして好ましいものは、下記一般式（Ｉ）～（ＶＩＩ）のいずれかで表される。
Figure JPOXMLDOC01-appb-C000001
　式中、Ｒは水素原子またはメチル基を表し、Ｒ１～Ｒ４は各々独立に置換基を表す。ｍ１は０～３の整数を表し、ｍ２は０～４の整数を表し、ｎ１は０～４の整数を表し、ｎ２は０～３の整数を表し、ｎ３は０～５の整数を表す。Ｌ１は単結合または２価の連結基を表し、Ｌ２はアルキレン基を表す。
　ここで、下記置換基の説明におけるアミノ基は、－ＮＨ２、アルキルアミノ基、アリールアミノ基、ヘテロ環アミノ基を含む。
　Ｒ１～Ｒ４における置換基は、例えば、ハロゲン原子、アルキル基、シクロアルキル基、アリール基、ヘテロ環基、アルコキシ基、アリールオキシ基、ヘテロ環オキシ基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、ヒドロキシ基、スルファニル基（－ＳＨ）、アミノ基、アシル基、アシルアミノ基、スルホンアミド基、カルバモイル基、スルファモイル基、アシルオキシ基、アルコキシカルボニル基、アリールオキシカルボニル基、スルホニル基、カルボキシ基、スルホ基、ニトロ基が挙げられる。
　Ｒ３およびＲ４は、アルキル基、アリール基、アルコキシ基、アリールオキシ基、アミノ基が好ましい。
　Ｌ１の２価の連結基は、－Ｏ－、－Ｓ－、－ＳＯ２－、－Ｎ（Ｒａ）－、－Ｃ（＝Ｏ）－、アルキレン基、アリーレン基、２価のヘテロ環基、またはこれらが組み合わされた基を表す。ここで、Ｒａは水素原子または置換基を表す。
　これらの組み合わされた基としては、例えば、－Ｃ（＝Ｏ）－Ｏ－、－Ｏ－Ｃ（＝Ｏ）－、－Ｎ（Ｒａ）－Ｃ（＝Ｏ）－、－Ｃ（＝Ｏ）－Ｎ（Ｒａ）－、－アルキレン－Ｏ－、－Ｏ－アルキレン－Ｏ－、－アルキレン－Ｓ－、－アルキレン－Ｎ（Ｒａ）－、－アリーレン－Ｏ－、－Ｏ－アリーレン－Ｏ－、－アリーレン－Ｓ－、－アリーレン－Ｎ（Ｒａ）－などが挙げられる。
　Ｌ２のアルキレン基の炭素数は１～２０が好ましく、２～１８がより好ましく、２～８がさらに好ましい。例えば、メチレン、エチレン、プロピレン、トリメチレン、ブチレン、へキシレン、オクチレンが挙げられる。
　なお、紫外線吸収剤の好ましい化合物は、上記一般式（Ｉ）～（ＶＩＩ）において、－Ｌ１－Ｌ２－Ｏ－Ｃ（＝Ｏ）－Ｃ（Ｒ）＝ＣＨ２を削除した、一般式で表すことができる。
　これらの紫外線吸収性モノマーは、例えば、２－［３－（２Ｈ－１，２，３－ベンゾトリアゾール－２－イル）－４－ヒドロキシフェニル］エチルメタクリレートや２－［２－（２－ヒドロキシ－４－オクチルオキシフェニル）－２Ｈ－１，２，３－ベンゾトリアゾール－５－イルオキシ］エチルメタクリレート、２－［２－ヒドロキシ－５－（メタクリロイルオキシメチル）フェニル］－２Ｈ－ベンゾトリアゾール、２－（４，６－ジフェニル－１，３，５－トリアジン－２－イル）－５－［２－（アクリロイルオキシ）エトキシ］フェノール、２－（４，６－ジフェニル－１，３，５－トリアジン－２－イル）－５－［２－（メタクリロイルオキシ）エトキシ］フェノールなどを挙げることができる。
　上記の紫外線吸収性モノマーと共重合させることのできるその他の単量体成分としては、特に制限されるものではなく、適宜選択して用いることができる。
　例えば、メチル（メタ）アクリレート、エチル（メタ）アクリレート、プロピル（メタ）アクリレート、イソプロピル（メタ）アクリレート、ブチル（メタ）アクリレート、イソブチル（メタ）アクリレート、ｔ－ブチル（メタ）アクリレート、２－エチルヘキシル（メタ）アクリレート、オクチル（メタ）アクリレート、ノニル（メタ）アクリレート、ラウリル（メタ）アクリレート、ステアリル（メタ）アクリレート等の（メタ）アクリル酸アルキルエステル類が挙げられる。
　また、ヒドロキシエチル（メタ）アクリレート、ヒドロキシプロピルエチル（メタ）アクリレート、ヒドロキシブチル（メタ）アクリレート等のヒドロキシ基含有不飽和単量体が挙げられる。
　紫外線吸収性ポリマーを構成する全モノマー成分中、紫外線吸収性モノマー成分の占める割合は５０質量％以上が好ましい。この割合の上限に特に制限はないが、７０質量％以下が好ましい。
　紫外線吸収ポリマーの質量平均分子量は１万～２０万程度が好ましい。
　紫外線吸収ポリマーは、市販されているものを使用してもよく、例えば、いずれも商品名で、新中村化学工業（株）社製のバナレジンＵＶＡ－５０８０、バナレジンＵＶＡ－５０８０（ＯＨＶ２０）、バナレジンＵＶＡ－７０７５、バナレジンＵＶＡ－７０７５（ＯＨＶ２０）、バナレジンＵＶＡ－５５Ｔ、バナレジンＵＶＡ－５５ＭＨＢ、バナレジンＵＶＡ－７３Ｔ、ニュ－コートＵＶＡ－１０１、ニュ－コートＵＶＡ－１０２、ニュ－コートＵＶＡ－１０３、ニュ－コートＵＶＡ－１０４などが挙げられる。
　本発明では、ベースとなる樹脂を使用せず、紫外線吸収性ポリマーをベース樹脂としてもよい。すなわち、紫外線吸収性ポリマーを、マスク材層を構成する樹脂として単独で用いてもよい。
　なお、本発明では、側鎖にエチレン性不飽和基を有する樹脂自体が、側鎖に紫外線吸収骨格を有していてもよい。
　ここで、ベースとなる樹脂、例えば、（メタ）アクリル共重合体に添加して使用する場合、紫外線吸収性ポリマーの含有量は所望のレーザー光吸収性能に応じて調整すればよく、ベースとなる樹脂、例えば、（メタ）アクリル共重合体１００質量部に対して５．０～５０．０質量部が適当である。
　また、上記の通り、マスク材層を構成する樹脂として紫外線吸収性ポリマーが単独で用いられる場合、マスク材層中における紫外線吸収性ポリマーの含有量は、９０質量％～１００質量％が好ましい。
　マスク材層の厚さは、プラズマアッシングでの除去速度の観点から、５～１００μｍが好ましく、５～４０μｍがより好ましい。
＜粘着剤層＞
　本発明のマスク一体型表面保護テープは、少なくとも基材フィルムとマスク材層とを有し、マスク材層が、基材フィルムに接して設けられているか、または、粘着剤層を介して設けられている。
　本発明では、マスク材層が、基材フィルム上に、粘着剤層を介して設けられているのが好ましい。すなわち、表面保護テープの粘着剤層上にマスク材層を有することが好ましい。
　粘着剤層は、マスク材層と共に、半導体ウェハのパターン面に形成される素子の凹凸を吸収してパターン面との密着性を高め、パターン面を保護する役割を担う。マスク一体型表面保護テープをウェハ薄膜化工程の負荷に耐えるものとするために、粘着剤層は、ウェハ薄膜化工程においてはマスク材層ないしは基材フィルムとの密着性が高いことが好ましい。一方、ウェハ薄膜化工程後においては、基材フィルムと一体となってマスク材層から剥離されるために、マスク材層との密着性は低いことが好ましい（剥離性が高いことが好ましい）。
　粘着剤層を構成する粘着剤は、従来の半導体ウェハ加工用表面保護テープで使用される粘着剤が使用できる。
　粘着剤は、放射線硬化型粘着剤および感圧型粘着剤のいずれでもよいが、マスク材層が放射線硬化型である場合、感圧型粘着剤が好ましく、マスク材層が感圧型である場合、放射線硬化型粘着剤が好ましい。
　このため、本発明では、マスク材層が放射線硬化型であることが好ましいことから、感圧型粘着剤が好ましい。すなわち、本発明のマスク一体型表面保護テープは、マスク材層が粘着剤層を介して基材フィルム上に設けられた構成を有し、粘着剤層を構成する粘着剤が感圧型粘着剤であることが好ましい。
　粘着剤層は、好ましくは、マスク材層で説明した内容がそのまま適用される。なお、マスク材層における記載のうち、３５５ｎｍ～１０８００ｎｍの波長領域における平行光線吸収率が５０％以上であること、および、このために使用する紫外線吸収成分についての記載は適用されない。
　ただし、本発明では、粘着剤層に紫外線吸収成分を含んでいてもよい。この場合、粘着剤層中の紫外線吸収成分の含有量は、粘着剤層の３５５ｎｍの波長領域における平行光線吸収率が５０％未満となる量が好ましく、紫外線吸収成分を含まないことがより好ましい。
　粘着剤層の厚さは、パターン面に形成される素子等の保護能をより高め、また半導体ウェハのパターン面への密着性をより高める観点から、５～１００μｍが好ましい。なお、デバイスの種類にもよるが、半導体ウェハのパターン表面の凹凸は概ね数μｍ～１５μｍ程度であるため、粘着剤層の厚さは５～３０μｍがより好ましい。
　また、デバイスの種類にもよるが、粘着剤層の厚さは、マスク材層の厚さ以上が好ましく、マスク材層の厚さより厚いことが、より好ましい。
　本発明のマスク一体型表面保護テープのうち、粘着剤層を有するマスク一体型表面保護テープは分図１（ｂ）、（ｃ）で示されるような構成である。
　分図１（ｂ）、（ｃ）において、マスク一体型表面保護テープ３は基材フィルム３ａａ上に粘着剤層３ａｂを有し、この粘着剤層３ａｂ上にマスク材層３ｂを有する。
　ここで、基材フィルム３ａａと粘着剤層３ａｂから構成されるテープが表面保護テープ３ａである。
　なお、分図１（ｂ）、（ｃ）において、マスク一体型表面保護テープ３が粘着剤層３ａｂを有さない場合、表面保護テープ３ａの部分は、基材フィルム３ａとなる。
　本発明では、マスク材層３ｂや粘着剤層３ａｂは、従来の半導体ウェハ加工用表面保護テープで使用される樹脂、硬化剤、光ラジカル重合開始剤以外の成分を含有してもよい。
＜＜半導体チップの製造方法＞＞
　本発明では、特に、下記工程（ａ）～（ｄ）を含む工程で、半導体チップを製造することが好ましい。
〔工程〕
（ａ）本発明のマスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
（ｂ）マスク一体型表面保護テープから基材フィルムを剥離するか、または、基材フィルムと粘着剤層とを一体に剥離することで、マスク材層を表面に露出させた後、マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
（ｃ）ＳＦ６プラズマにより半導体ウェハをストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
（ｄ）マスク材層を除去する工程（好ましくは、Ｏ２プラズマによりマスク材層を除去するアッシング工程）
　ただし、上記工程（ｂ）でマスク材層を表面に露出させるため、本発明のマスク一体型表面保護テープにおいてマスク材層が基材フィルムに接して設けられている場合には、基材フィルムを剥離し、本発明のマスク一体型表面保護テープにおいてマスク材層が粘着剤層を介して基材フィルムに設けられている場合には、基材フィルムと粘着剤層とを一体に剥離する。
　本発明の半導体チップの製造方法では、本発明のマスク一体型表面保護テープを使用することで、上記工程（ａ）～（ｄ）を含む工程により半導体チップを製造することが可能となった。
　本発明のマスク一体型表面保護テープが適用される上記半導体チップの製造方法は、上記工程（ｄ）の後、下記工程（ｅ）を含むことが好ましい。また下記工程（ｅ）を含む場合、この工程（ｅ）の後、さらに下記工程（ｆ）を含むことが好ましい。
（ｅ）ウェハ固定テープから半導体チップをピックアップする工程
（ｆ）ピックアップした半導体チップをダイボンディング工程に移行する工程
　本発明のマスク一体型表面保護テープを用いた半導体チップの製造方法（以下、単に「本発明が適用される製造方法」とも称す）について、その好ましい実施形態を、図面を参照して以下に説明するが、本発明は、本発明で規定されること以外は下記実施形態に限定されるものではない。また、各図面に示される形態は、本発明の理解を容易にするための模式図であり、各部材のサイズ、厚み、ないしは相対的な大小関係等は説明の便宜上大小を変えている場合があり、実際の関係をそのまま示すものではない。また、本発明で規定する事項以外はこれらの図面に示された外形、形状に限定されるものでもない。
　本発明が適用される製造方法の好ましい実施形態は、下記に示す第１および第２の実施形態に分類することができる。
　なお、下記の実施形態に用いる装置およびマスク一体型表面保護テープ以外の材料は、特に断りのない限り、従来から半導体ウェハの加工に用いられている通常の装置および材料等を使用することができ、その使用条件も通常の使用方法の範囲内で目的に応じて適宜に設定、好適化することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
＜第１実施形態［図１～図５］＞
　本発明が適用される製造方法の第１の実施形態を図１～図５を参照して説明する。
　なお、これらの図は、前記のように、層構成を示す模式図であって、基材フィルム、粘着剤層、マスク材層の各厚さを実態に即して反映するものではない。基材フィルムや、各層の厚さは、既に記載したマスク一体型表面保護テープで説明されている内容が適用される。
　半導体ウェハ１は、その表面Ｓに半導体素子の回路などが形成されたパターン面２を有している（分図１（ａ）参照）。このパターン面２には、基材フィルム３ａａ上に粘着剤層３ａｂを設けた表面保護テープ３ａの粘着剤層３ａｂ上に、さらにマスク材層３ｂを設けた本発明のマスク一体型表面保護テープ３を貼合し（分図１（ｂ）参照）、パターン面２が本発明のマスク一体型表面保護テープ３で被覆された半導体ウェハ１を得る（分図１（ｃ）参照）。
　ここで、図１の分図１（ｂ）および（ｃ）では、基材フィルム上に粘着剤層を介してマスク材層を有するマスク一体型表面保護テープ３を示している。この場合、表面保護テープ３ａは基材フィルム３ａａと粘着剤層３ａｂから成る。
　本発明には、基材フィルムに接してマスク材層を有するマスク一体型表面保護テープ３も含まれる。このテープの場合、基材フィルムに接して粘着剤層を有するものでないことから、分図１（ｂ）および（ｃ）では、３ａは基材フィルムである。このため、以後の説明では、基材フィルムに接してマスク材層を有するマスク一体型表面保護テープ３については、「表面保護テープ３ａ」、「表面保護テープ（マスク一体型表面保護テープを除く。）」を「基材フィルム３ａ」、「表面保護テープ」にそれぞれ読み替えるものとする。
　次に、半導体ウェハ１の裏面Ｂをウェハ研削装置Ｍ１で研削し、半導体ウェハ１の厚みを薄くする（分図２（ａ）参照）。その研削した裏面Ｂにはウェハ固定テープ４を貼り合わせて（分図２（ｂ）参照）、リングフレームＦに支持固定する（分図２（ｃ）参照）。
　半導体ウェハ１からマスク一体型表面保護テープ３の表面保護テープ３ａを剥離するとともにそのマスク材層３ｂは半導体ウェハ１上に残して（分図３（ａ）参照）、マスク材層３ｂを剥き出しにする（分図３（ｂ）参照）。そして、表面Ｓの側からパターン面２に格子状等に適宜形成された複数のストリート（図示せず）に対してレーザーＬを照射して、マスク材層３ｂのストリートに相当する部分を除去し、半導体ウェハのストリートを開口する（分図３（ｃ）参照）。
　マスク材層３ｂを切断するレーザー照射には、紫外線または赤外線のレーザー光を照射するレーザー照射装置を用いることができる。このレーザー光照射装置は、半導体ウェハ１のストリートに沿って自在に移動可能なレーザー照射部が配設されており、マスク材層３ｂを除去するために適切に制御された出力のレーザーを照射できる。
　なお、レーザーはＣＯ２やＹＡＧなど特に限定されるものではないが、なかでもＹＡＧレーザーの第３高調波である３５５ｎｍおよびＣＯ２レーザーの１０８００ｎｍの紫外線領域のレーザーが本発明に好適に利用できる。すなわち、これらのレーザーは、各種材質に対して吸収率が非常に高く、熱ストレスをかけないため、高品質を求められる微細加工に使用することができ、また、ビーム径が長波長レーザーと比べ絞られるため、より微細な加工が可能であり、本発明に好適に利用できる。
　次に、表面Ｓ側からＳＦ６ガスのプラズマＰ１による処理を行いストリート部分で剥き出しになった半導体ウェハ１をエッチングし（分図４（ａ）参照）、個々のチップ７に分割して個片化する（分図４（ｂ）参照）。次いでＯ２ガスのプラズマＰ２によってアッシングを行い（分図４（ｃ）参照）、表面Ｓに残ったマスク材層３ｂを取り除く（分図５（ａ）参照）。そして最後に個片化されたチップ７をピンＭ２により突き上げコレットＭ３により吸着してピックアップする（分図５（ｂ）参照）。
　ここで、ＳＦ６ガスを用いた半導体ウェハのＳｉのエッチングプロセスはＢＯＳＣＨプロセスとも呼ばれ、露出したＳｉと、ＳＦ６をプラズマ化して生成したＦ原子とを反応させ、四フッ化ケイ素（ＳｉＦ４）として除去するものであり、リアクティブイオンエッチング（ＲＩＥ）とも呼ばれる。一方、Ｏ２ガスプラズマによるマスク材層の除去は、半導体製造プロセス中ではプラズマクリーナーとしても用いられる方法でアッシング（灰化）とも呼ばれ、対有機物除去の手法の一つである。半導体デバイス表面に残った有機物残渣をクリーニングするために行われる。
　次に、上記方法で用いた材料について説明する。なお、下記で説明する材料は、本発明のマスク一体型表面保護テープ全てに適用可能な材料であり、マスク一体型表面保護テープを上記方法に用いる場合に限定して適用される材料ではない。
　半導体ウェハ１は、片面に半導体素子の回路などが形成されたパターン面２を有するシリコンウェハなどであり、パターン面２は、半導体素子の回路などが形成された面であって、平面視においてストリートを有する。
　ウェハ固定テープ４は、半導体ウェハ１を保持し、プラズマダイシング工程にさらされても耐えうるプラズマ耐性が必要である。またピックアップ工程においては良好なピックアップ性や場合によってはエキスパンド性等も要求されるものである。こうしたウェハ固定テープ４には、上記表面保護テープ３ａと同様のテープを用いることができる。また一般的にダイシングテープと称される従来のプラズマダイシング方式で利用される公知のダイシングテープを用いることができる。また、ピックアップ後のダイボンディング工程への移行を容易にするために、粘着剤層と基材フィルムとの間にダイボンディング用接着剤を積層したダイシングダイボンディングテープを用いることもできる。
　プラズマダイシングおよびプラズマアッシングを行うにはプラズマエッチング装置を用いることができる。プラズマエッチング装置は、半導体ウェハ１に対してドライエッチングを行い得る装置であって、真空チャンバ内に密閉処理空間をつくり、高周波側電極に半導体ウェハ１が載置され、その高周波側電極に対向して設けられたガス供給電極側からプラズマ発生用ガスが供給されるものである。高周波側電極に高周波電圧が印加されればガス供給電極と高周波側電極との間にプラズマが発生するため、このプラズマを利用する。発熱する高周波電極内には冷媒を循環させて、プラズマの熱による半導体ウェハ１の昇温を防止している。
　上記半導体チップの製造方法（半導体ウェハの処理方法）によれば、パターン面２を保護する表面保護テープにプラズマダイシングにおけるマスク機能を持たせたことで、従来のプラズマダイシングプロセスで用いられていたレジストを設けるためのフォトリソ工程等が不要となる。特に表面保護テープを用いたため、マスクの形成に印刷や転写等の高度な位置合わせが要求される技術が不要となり、簡単に半導体ウェハ表面に貼合でき、レーザー装置により簡単にマスクを形成できる。
　また、マスク材層３ｂをＯ２プラズマで除去できるため、プラズマダイシングを行う装置と同じ装置でマスク部分の除去ができる。加えてパターン面２側（表面Ｓ側）からプラズマダイシングを行うため、ピッキング作業前にチップの上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
＜第２実施形態［図６］＞
　本実施形態では第１実施形態における表面保護テープ３ａを剥離する工程の前に、マスク一体型表面保護テープ３に紫外線等の放射線を照射してマスク材層や粘着剤層を硬化させる工程を含む点で第１実施形態と異なる。その他の工程は第１実施形態と同じである。
　なお、本発明では、粘着剤層でなく、マスク材層を硬化させることが好ましい。
　すなわち、半導体ウェハ１の表面Ｓ側にはマスク一体型表面保護テープ３を貼合し、半導体ウェハ１の研削した裏面Ｂ側にはウェハ固定テープ４を貼合し、リングフレームＦに支持固定した（分図２（ｃ）、分図６（ａ）参照）後、表面Ｓ側からマスク一体型表面保護テープ３に向けて紫外線ＵＶを照射する（分図６（ｂ）参照）。そして、マスク一体型表面保護テープ３のマスク材層３ｂを硬化させた後、表面保護テープ３ａを取り除いて（分図６（ｃ）参照）マスク材層３ｂを剥き出しにする（分図３（ｂ）参照）。その後、レーザーＬによりストリートに相当する部分のマスク材層３ｂを切除する工程に移る。
　なお、紫外線の照射は、例えば、紫外線を積算照射量５００ｍＪ／ｃｍ２となるように、マスク一体型表面保護テープ全体に、基材フィルム側から照射する。紫外線照射には高圧水銀灯を用いることが好ましい。
　本実施形態で用いるマスク一体型表面保護テープは、第１実施形態で示したマスク一体型表面保護テープ３の中でも紫外線等の放射線で硬化可能な材質をマスク材層３ｂに用いたものである。
　マスク材層３ｂを紫外線等で硬化させることにより、マスク材層３ｂから表面保護テープ３ａを剥離することが容易になる。
　上記各実施形態は本発明の一例であり、こうした形態に限定されるものではなく、本発明の趣旨に反しない限度において、各プロセスにおける公知のプロセスの付加や削除、変更等を行い得るものである。
　以下、実施例に基づき本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。
実施例１
＜マスク一体型表面保護テープの作製＞
　アクリル酸２０ｍｏｌ％、ブチルアクリレート７０ｍｏｌ％、メチルアクリレート１０ｍｏｌ％を記載のモル比で混合し、酢酸エチル溶液中で重合することにより（メタ）アクリル共重合体（質量平均分子量：４０万、水酸基価：０ｍｇＫＯＨ／ｇ、酸価：４８．８ｍｇＫＯＨ／ｇ、Ｔｇ：－２３℃）を合成した。
　この（メタ）アクリル共重合体の溶液に該共重合体１００質量部に対して、硬化剤としてＴＥＴＲＡＤ－Ｘ〔三菱ガス化学（株）社製、エポキシ系硬化剤〕を２．０質量部配合し、粘着剤組成物Ａを得た。
　メタクリル酸１．０ｍｏｌ％、２－エチルヘキシルアクリレート７８ｍｏｌ％、２－ヒドロキシエチルアクリレート２１ｍｏｌ％を記載のモル比で混合し、酢酸エチル溶液中で重合することにより質量平均分子量７０万の（メタ）アクリル共重合体の溶液を得た。
　得られた共重合体に２－メタクリロイルオキシエチルイソシアネート〔商品名：カレンズＭＯＩ、昭和電工（株）社製〕を反応させて付加することで、エチレン性不飽和基含有（メタ）アクリル共重合体（質量平均分子量：７０万、二重結合量：０．９０ｍｅｑ／ｇ、水酸基価：３３．５ｍｇＫＯＨ／ｇ、酸価：５．５ｍｇＫＯＨ／ｇ、Ｔｇ：－６８℃）を得た。
　得られたエチレン性不飽和基含有（メタ）アクリル共重合体１００質量部に対し、硬化剤としてコロネートＬ〔日本ポリウレタン工業（株）社製、イソシアネート系硬化剤〕を１．０質量部、光ラジカル重合開始剤としてイルガキュア１８４（ＢＡＳＦ社製）を２．０質量部配合し、紫外線吸収剤としてＬＡ－Ｆ７０（株式会社ＡＤＥＫＡ製、トリアジン骨格の紫外線吸収剤）を０．７５質量部配合し、マスク材層形成用組成物Ｂを得た。
　上記粘着剤組成物Ａを剥離ライナー上に乾燥後の厚みが３０μｍとなるように塗工し、粘着剤層３ａｂを形成した。この粘着剤層３ａｂを厚さ１００μｍの低密度ポリエチレン（ＬＤＰＥ）フィルムの基材フィルム３ａａ（粘着剤層と貼り合せる側の表面粗さＲｚが０．５μｍ）に貼り合せ、厚さ１３０μｍの表面保護テープ３ａを得た。
　さらに、上記マスク材層形成用組成物Ｂを剥離ライナー上に乾燥後の厚みが１０μｍとなるように塗工し、マスク材層３ｂを形成した。このマスク材層３ｂを、上記表面保護テープ３ａの剥離ライナーを剥がして露出させた粘着剤層３ａｂ（粘着剤組成物Ａで形成した層）の表面に貼り合せることで、マスク材層３ｂの被着体に接しない面側の表面粗さＲｚが１．０μｍ、総厚１４０μｍの紫外線硬化型のマスク材一体型表面保護テープ３を作製した。
　すなわち、本発明のマスク一体型表面保護テープのマスク材層において、硬化剤（コロネートＬ）はエチレン性不飽和基含有（メタ）アクリル共重合体等の硬化前の樹脂と反応した状態にある。
　なお、マスク材層の被着体に接しない面側の表面粗さＲｚは、粘着剤層を有する場合、マスク材層を張り付ける側の粘着剤層の表面粗さＲｚを調節することで、一方、粘着剤層を有さない場合、マスク材層を張り付ける側の基材フィルムの表面の粗さＲｚを調節することで、目的の表面粗さの値に調節した。
　ここで、表面粗さＲｚはレーザー顕微鏡による表面粗さ測定で確認した。
＜半導体チップの製造＞
　ラミネータＤＲ８５００ＩＩＩ〔商品名：日東精機（株）社製〕を用いて、スクライブライン（ストリート）付シリコンウェハ（直径８インチ）表面に、上記で得られた紫外線硬化型のマスク一体型表面保護テープを貼り合わせた。
　その後、ＤＧＰ８７６０〔商品名：ディスコ（株）社製〕を用いて、上記マスク一体型表面保護テープを貼り合わせた面とは反対の面（ウェハの裏面）を、ウェハの厚さが５０μｍになるまで研削した。研削後のウェハを、ＲＡＤ－２７００Ｆ〔商品名：リンテック（株）社製〕を用いて、ウェハ裏面側からダイシングテープ（ウェハ固定テープ）上にマウントし、リングフレームにて支持固定した（工程（ａ））。
　固定後に、紫外線硬化型のマスク一体型表面保護テープ側から高圧水銀ランプを用いて５００ｍＪ／ｃｍ２の紫外線を照射することでマスク材層３ｂと表面保護テープ３ａとの間の密着力を低下させ、表面保護テープ３ａのみを剥離し、ウェハ上にマスク材層３ｂのみを残した。
　次に３５５ｎｍ波長のＹＡＧレーザーまたは１０８００ｎｍの波長のＣＯ２レーザーで、スクライブライン上のマスク材層を除去し、スクライブラインを開口した（工程（ｂ））。
　その後、プラズマ発生用ガスとしてＳＦ６ガスを用い、シリコンウェハを１５μｍ／分のエッチング速度で５分間、マスク材層側からプラズマ照射した。このプラズマダイシングによりウェハを切断して個々のチップに分割した（工程（ｃ））。
　次いで、プラズマ発生用ガスとしてＯ２ガスを用い、１．５μｍ／分のエッチング速度で１０分間アッシングを行い、マスク材層３ｂを除去した（工程（ｄ））。
　その後、ダイシングテープ側から紫外線を照射し（照射量２００ｍＪ／ｃｍ２）、ダイシングテープの粘着力を低減させ、チップをピックアップした。
実施例２
　実施例１において、マスク材層の被着体に接しない面側の表面粗さＲｚを１．５μｍに調節した以外は実施例１と同様にしてマスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
実施例３
　実施例１において、マスク材層の被着体に接しない面側の表面粗さＲｚを０．２μｍに調節した以外は実施例１と同様にしてマスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
実施例４
　実施例１で使用したマスク材層形成用組成物Ｂの紫外線吸収剤であるＬＡ－Ｆ７０（株式会社ＡＤＥＫＡ製、トリアジン骨格の紫外線吸収剤）の配合量を０．７５質量部から１．５質量部に変更した以外は実施例１と同様にして、マスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
実施例５
　実施例１で使用したマスク材層形成用組成物Ｂの紫外線吸収剤であるＬＡ－Ｆ７０（株式会社ＡＤＥＫＡ製、トリアジン骨格の紫外線吸収剤）を紫外線吸収剤であるＬＡ－３１（株式会社ＡＤＥＫＡ製、トリアゾール骨格の紫外線吸収剤）に変更した以外は実施例１と同様にして、マスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
実施例６
　実施例１で使用したマスク材層形成用組成物Ｂの紫外線吸収剤であるＬＡ－Ｆ７０（株式会社ＡＤＥＫＡ製、トリアジン骨格の紫外線吸収剤）を紫外線吸収剤であるＬＡ－３１（株式会社ＡＤＥＫＡ製、トリアゾール骨格の紫外線吸収剤）に変更し、かつ配合量を０．７５質量部から０．５質量部に変更した以外は実施例１と同様にして、マスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
実施例７
　実施例１で形成した粘着剤層３ａｂを設けないで、実施例１で使用したマスク材層形成用組成物Ｂを剥離ライナー上に乾燥後の厚みが１０μｍとなるように塗工し、マスク材層３ｂを形成した。このマスク材層３ｂを、実施例１で使用した基材フィルムに直接貼り合わせることで、総厚１１０μｍの紫外線硬化型のマスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
　なお、マスク材層の被着体に接しない面側の表面粗さＲｚは、実施例１と同様にして、目的の表面粗さＲｚに調節した。
実施例８
　実施例１において、マスク材層形成用組成物Ｂに代えて紫外線吸収性ポリマーを使用した以外は実施例１と同様にして、マスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
　なお、紫外線吸収性ポリマーはバナレジンＵＶＡ－５０８０およびバナレジンＵＶＡ－７０７５〔いずれも新中村化学工業（株）社製〕の等質量の混合物を使用した。
比較例１
　実施例１において、マスク材層の被着体に接しない面側の表面粗さＲｚを２．０μｍに調節した以外は実施例１と同様にしてマスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
比較例２
　実施例１において、マスク材層の被着体に接しない面側の表面粗さＲｚを０．０５μｍに調節した以外は実施例１と同様にしてマスク一体型表面保護テープを作製し、実施例１と同様にして半導体チップを製造した。
　ここで、紫外線吸収剤のＬＡ－Ｆ７０、ＬＡ－３１（いずれも株式会社ＡＤＥＫＡ製）および紫外線吸収性ポリマーのバナレジンＵＶＡ－５０８０、バナレジンＵＶＡ－７０７５〔いずれも新中村化学工業（株）社製〕は下記の化学構造である。
Figure JPOXMLDOC01-appb-C000002
＜特性および性能評価＞
　上記のようにして得られた各マスク材層３ｂの平行光線吸収率を、下記の試験例１のようにして測定、算出した。
　また、実施例１～６および８ならびに比較例１および２では、剥離する表面保護テープ３ａ、実施例７では、剥離する基材フィルム３ａの剥離性評価を、下記の試験例２のようにして行った。
　さらに、実施例１～８ならびに比較例１および２で作製した各マスク一体型表面保護テープのウェハストリート部の切断性とマスク材層の除去性の評価を、下記の試験例３および４のようにして行った。
［試験例１］　マスク材層の平行光線吸収率の評価
　マスク材層の波長３５５ｎｍおよび１０８００ｎｍにおける平行光線透過率を以下の方法で測定した。
　紫外可視分光光度計ＵＶ－１８００（株式会社島津製作所製）を用いて、マスク材層を冶具にとりつけ、波長３５５ｎｍ、１０８００ｎｍにおける平行光線透過率を測定した。下記式において、平行光線透過率として、３５５ｎｍ及び１０８００ｎｍの２種類の平行光線透過率のうち値の高い方を用いて、平行光線吸収率を算出した。
　なお、マスク材層の平行光線透過率は、作製した各マスク一体型表面保護テープにおけるマスク材層の厚さと同じ厚さの測定用マスク材サンプルを作製し、測定した値である。
　　　平行光線吸収率［％］＝１００－平行光線透過率［％］
［試験例２］　表面保護テープまたは基材フィルムの剥離性評価
　上記半導体チップの製造工程の工程（ｂ）における紫外線照射後のマスク一体型表面保護テープについて、セパレータ（表面保護テープまたは基材フィルム）を手で剥離し、その剥離時にマスク材層のマスク材が粘着剤層、または基材フィルムから剥がれるかどうかを確認し、下記基準により剥離性を評価した。
－表面保護テープまたは基材フィルムの剥離性の評価基準－
　◎：弱い力で簡単に表面保護テープまたは基材フィルムのみを剥離することができた。
　○：剥離するのにやや強い力を要したが、表面保護テープまたは基材フィルムのみを剥離することができた。
　×：剥離することができなかったか、または、マスク材層ごと剥離された。
［試験例３］　レーザー照射によるウェハストリート部の切断性
　上記半導体チップの製造工程の工程（ｂ）において、各実施例および比較例で、マスク材層に３５５ｎｍのＹＡＧレーザーを照射して、マスク材層のストリートに相当する部分を除去し、半導体ウェハのストリートを開口する際の切断性を下記評価基準により評価した。
　具体的には、平均出力２．５Ｗ、繰り返し周波数１ｋＨｚのＹＡＧレーザーの第三高周波（３５５ｎｍ）を、マスク材層側から、ｆθレンズによりシリコンウェハ表面に２５μｍ径に集光して、ガルバノスキャナーによりレーザー光を照射した。
　レーザー光の照射は、２．５ｍｍ／秒の速度でスキャンして、１ラインあたり１回のレーザー照射を繰り返すことで、マスク材層のストリートに相当する部分を除去し、半導体ウェハのストリートを開口する際の切断性を評価した。
－レーザー照射によるウェハストリート部の切断性の評価基準－
　◎：ストリートが開口可能であり、マスク材層の残渣物が生じなかった。
　○：ストリートが開口可能であったが、マスク材層の残渣物が生じた。
　×：マスク材層が除去できず、ストリートの開口が不可能であった。
［試験例４］　Ｏ２プラズマアッシングによるマスク材層の除去性評価
　上記半導体チップの製造工程の工程（ｄ）において、各実施例および比較例でのＯ２プラズマアッシング（１．５μｍ／分のエッチング速度で１０分間アッシング）後のマスク材層のマスク材の残留の有無を、レーザー顕微鏡〔商品名：ＶＫ－Ｘ１００、キーエンス（株）社製〕を用い、表面の横６４０μｍ×縦４８０μｍの範囲における３次元情報（拡大率４００倍）で調べた。具体的には、半導体ウェハの表面において、円の中心と、円の中心で直角に交わる２本の線上にあって、円の中心から等距離にある４点、の計５点（いずれも横６４０μｍ×縦４８０μｍの範囲内）について、マスク材層の残留の有無を確認した。
－マスク材層の除去性の評価基準－
　○：マスク材層の残留が観測されなかった（残留無として、表中で「無」と表記する。）。
　×：マスク材層の残留が明らかに観測された（残留有として、表中で「有」と表記する。）。
　試験例１～４で得られた結果を下記表１および２に示す。
　ここで、実施例８の欄における「－」は、紫外線吸収剤を配合していないことを意味する。
　また、比較例２の欄における「－」は、「レーザー照射によるウェハストリート部の切断性」の評価では、マスク材層がセパレータ（表面保護テープ）剥離時に剥離してしまい、評価できなかったことを意味する。
　一方、「Ｏ２プラズマアッシングによるマスク材層の除去性」における「－」は、上記の「レーザー照射によるウェハストリート部の切断性」の評価ができなかったことから、試験例４の評価を行わなかったことを意味する。
Figure JPOXMLDOC01-appb-T000003
Figure JPOXMLDOC01-appb-T000004
　上記実施例１～８および比較例１、２における各試験例の結果から、半導体ウェハを加工して半導体チップを製造するに際し、本発明のマスク一体型表面保護テープを用いることにより、半導体ウェハのパターン面にマスク一体型表面保護テープ３を貼り付け、貼り付けたマスク一体型表面保護テープ３から表面保護テープ３ａ、または、基材フィルムに接してマスク材層３ｂを有する場合は基材フィルム３ａを剥離するだけで、糊残りを生じずに簡単にマスクを形成することができることがわかる。
　しかも、本発明のマスク一体型表面保護テープを用いることにより、半導体ウェハのストリートをレーザー照射で問題なく開口でき、さらに、マスク材層３ｂはＯ２プラズマによってより確実に除去することができ、不良チップの発生を高度に抑制できることがわかった。
　本発明をその実施態様とともに説明したが、我々は特に指定しない限り我々の発明を説明のどの細部においても限定しようとするものではなく、添付の請求の範囲に示した発明の精神と範囲に反することなく幅広く解釈されるべきであると考える。
　本願は、２０１７年１０月１８日に日本国で特許出願された特願２０１７－２０２２３４に基づく優先権を主張するものであり、これはここに参照してその内容を本明細書の記載の一部として取り込む。
　　１　半導体ウェハ
　　２　パターン面
　　３　マスク材一体型表面保護テープ
　　　３ａ　表面保護テープ（基材フィルムと粘着剤層）もしくは基材フィルム
　　　　３ａａ　表面保護テープの基材フィルム
　　　　３ａｂ　表面保護テープの粘着剤層
　　　３ｂ　マスク材層
　　４　ウェハ固定テープ
　　　４ａ　粘着剤層または接着剤層
　　　４ｂ　基材フィルム
　　７　チップ（半導体チップとも称す。）
　Ｓ　表面
　Ｂ　裏面
　Ｍ１　ウェハ研削装置
　Ｍ２　ピン
　Ｍ３　コレット
　Ｆ　リングフレーム
　Ｌ　レーザー
　Ｐ１　ＳＦ６ガスのプラズマ
　Ｐ２　Ｏ２ガスのプラズマ

Claims (11)

  1. 　プラズマ工程に用いられるマスク材であって、
    　前記マスク材の被着体に接しない面側の表面粗さＲｚが０．１μｍ～１．５μｍであることを特徴とするプラズマダイシング用マスク材。
  2. 　基材フィルムおよび該基材フィルム上に設けられたマスク材層を少なくとも有する、半導体チップの製造に用いられるマスク一体型表面保護テープであって、
    　前記マスク材層の被着体に接しない面側の表面粗さＲｚが、０．１μｍ～１．５μｍであることを特徴とするマスク一体型表面保護テープ。
  3. 　前記マスク材層が、前記基材フィルムに接して設けられているか、または、粘着剤層を介して設けられていることを特徴とする請求項２に記載のマスク一体型表面保護テープ。
  4. 　前記マスク材層の３５５ｎｍ～１０８００ｎｍの波長領域における平行光線吸収率が５０％以上であることを特徴とする請求項２または３に記載のマスク一体型表面保護テープ。
  5. 　前記マスク材層が、樹脂と少なくとも１種の紫外線吸収剤とを含有し、該紫外線吸収剤がトリアジン骨格、ベンゾフェノン骨格、ベンゾトリアゾール骨格およびベンゾエート骨格から選択されるいずれかの骨格を有する化合物であって、
    　前記マスク材層中の前記紫外線吸収剤の含有量が、前記樹脂１００質量部に対して０．５～１．５質量部であることを特徴とする請求項２～４のいずれか１項に記載のマスク一体型表面保護テープ。
  6. 　前記マスク材層が、紫外線吸収骨格を有する（メタ）アクリルポリマーを含有することを特徴とする請求項２～４のいずれか１項に記載のマスク一体型表面保護テープ。
  7. 　前記マスク材層が、放射線硬化型であることを特徴とする請求項５または６に記載のマスク一体型表面保護テープ。
  8. 　前記マスク材層が、粘着剤層を介して設けられており、前記粘着剤層を構成する粘着剤が感圧型粘着剤であることを特徴とする請求項２～６のいずれか１項に記載のマスク一体型表面保護テープ。
  9. 　前記基材フィルムが、少なくともポリオレフィン樹脂層を有することを特徴とする請求項２～８のいずれか１項に記載のマスク一体型表面保護テープ。
  10. 　基材フィルムおよび該基材フィルム上に設けられたマスク材層を少なくとも有するマスク一体型表面保護テープを使用する半導体チップの製造方法であって、
    　前記マスク材層の被着体に接しない面側の表面粗さＲｚが、０．１μｍ～１．５μｍであり、
    　下記工程（ａ）～（ｄ）を含むことを特徴とする半導体チップの製造方法。
    〔工程〕
    （ａ）マスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
    （ｂ）前記マスク一体型表面保護テープから、少なくとも前記基材フィルムを剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
    （ｃ）ＳＦ６プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、および、
    （ｄ）前記マスク材層を除去する工程
  11. 　前記マスク材層が、前記基材フィルムに接して設けられているか、または、粘着剤層を介して設けられており、
    　前記工程（ｂ）において、前記マスク材層を表面に露出させるために、前記基材フィルム、または、前記基材フィルムと前記粘着層とを一体に剥離することを特徴とする請求項１０に記載の半導体チップの製造方法。
PCT/JP2018/038302 2017-10-18 2018-10-15 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法 WO2019078153A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880003768.0A CN109937469B (zh) 2017-10-18 2018-10-15 等离子体切割用掩模材料、掩模一体型表面保护带和半导体芯片的制造方法
KR1020197008983A KR102339492B1 (ko) 2017-10-18 2018-10-15 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법
US16/440,490 US11437243B2 (en) 2017-10-18 2019-06-13 Mask material for plasma dicing, mask-integrated surface protective tape and method of producing semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017202234A JP6782215B2 (ja) 2017-10-18 2017-10-18 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP2017-202234 2017-10-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/440,490 Continuation US11437243B2 (en) 2017-10-18 2019-06-13 Mask material for plasma dicing, mask-integrated surface protective tape and method of producing semiconductor chip

Publications (1)

Publication Number Publication Date
WO2019078153A1 true WO2019078153A1 (ja) 2019-04-25

Family

ID=66173323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/038302 WO2019078153A1 (ja) 2017-10-18 2018-10-15 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法

Country Status (6)

Country Link
US (1) US11437243B2 (ja)
JP (1) JP6782215B2 (ja)
KR (1) KR102339492B1 (ja)
CN (1) CN109937469B (ja)
TW (1) TWI689000B (ja)
WO (1) WO2019078153A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102191706B1 (ko) * 2017-02-24 2020-12-16 후루카와 덴키 고교 가부시키가이샤 마스크 일체형 표면 보호 테이프 및 그것을 이용하는 반도체 칩의 제조 방법
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP7198712B2 (ja) 2019-04-11 2023-01-04 株式会社小糸製作所 車両用灯具
JP2024047867A (ja) * 2022-09-27 2024-04-08 日東電工株式会社 粘着シート

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005696A (ja) * 2013-06-24 2015-01-08 旭化成イーマテリアルズ株式会社 半導体発光素子用ウェハ、エピタキシャルウェハ、及び半導体発光素子
JP2016021491A (ja) * 2014-07-14 2016-02-04 セイコーエプソン株式会社 エッチング方法
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
US6940181B2 (en) * 2003-10-21 2005-09-06 Micron Technology, Inc. Thinned, strengthened semiconductor substrates and packages including same
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP4762671B2 (ja) * 2005-10-26 2011-08-31 古河電気工業株式会社 ダイシングテープ、および半導体ウェハダイシング方法
JP2007305781A (ja) * 2006-05-11 2007-11-22 Renesas Technology Corp 半導体装置の製造方法
US20070272666A1 (en) * 2006-05-25 2007-11-29 O'brien James N Infrared laser wafer scribing using short pulses
JP5023614B2 (ja) * 2006-08-24 2012-09-12 パナソニック株式会社 半導体チップの製造方法及び半導体ウエハの処理方法
JP4544231B2 (ja) * 2006-10-06 2010-09-15 パナソニック株式会社 半導体チップの製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
US7659140B2 (en) * 2007-03-30 2010-02-09 Stats Chippac Ltd. Integrated circuit system with a debris trapping system
US20090020511A1 (en) * 2007-07-17 2009-01-22 Kommera Swaroop K Ablation
US7989319B2 (en) * 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8012857B2 (en) * 2007-08-07 2011-09-06 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP2009043992A (ja) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd ウエーハの加工方法
JP4858395B2 (ja) * 2007-10-12 2012-01-18 パナソニック株式会社 プラズマ処理装置
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
KR101603799B1 (ko) * 2008-01-23 2016-03-16 세키스이가가쿠 고교가부시키가이샤 합판 유리용 중간막, 및 합판 유리
JP5641634B2 (ja) * 2008-03-13 2014-12-17 日東電工株式会社 粘着剤組成物、粘着剤層、粘着部材および画像表示装置、並びに画像表示装置からの光学フィルムの剥離方法および表示パネルの取り出し方法
US20100013036A1 (en) * 2008-07-16 2010-01-21 Carey James E Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process
US10307862B2 (en) * 2009-03-27 2019-06-04 Electro Scientific Industries, Inc Laser micromachining with tailored bursts of short laser pulses
US8487440B2 (en) * 2010-07-09 2013-07-16 Infineon Technologies Ag Backside processing of semiconductor devices
US8513363B2 (en) * 2010-10-29 2013-08-20 Cheil Industries, Inc. Adhesive composition
US8691702B2 (en) * 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9070760B2 (en) * 2011-03-14 2015-06-30 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) * 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) * 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9126285B2 (en) * 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
JP2014029921A (ja) * 2012-07-31 2014-02-13 Sony Corp 半導体基板の処理方法及び半導体基板処理品
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US20150332970A1 (en) * 2014-05-16 2015-11-19 Wei-Sheng Lei Carrier with thermally resistant film frame for supporting wafer during singulation
US9627259B2 (en) * 2014-11-14 2017-04-18 Kabushiki Kaisha Toshiba Device manufacturing method and device
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
JP6467592B2 (ja) * 2016-02-04 2019-02-13 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
US10816710B2 (en) * 2016-03-18 2020-10-27 Samsung Sdi Co., Ltd. Polarizing plate for light emitting display device and light emitting display device including same
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法
US10818553B2 (en) * 2018-03-26 2020-10-27 Panasonic Intellectual Property Management Co., Ltd. Method for cutting element chip by laser scribing
JP7128054B2 (ja) * 2018-08-07 2022-08-30 株式会社ディスコ ウェーハの加工方法
US10607889B1 (en) * 2018-09-19 2020-03-31 Semiconductor Components Industries, Llc Jet ablation die singulation systems and related methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005696A (ja) * 2013-06-24 2015-01-08 旭化成イーマテリアルズ株式会社 半導体発光素子用ウェハ、エピタキシャルウェハ、及び半導体発光素子
JP2016021491A (ja) * 2014-07-14 2016-02-04 セイコーエプソン株式会社 エッチング方法
WO2017170438A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 マスク一体型表面保護テープ

Also Published As

Publication number Publication date
KR20190051000A (ko) 2019-05-14
JP6782215B2 (ja) 2020-11-11
CN109937469A (zh) 2019-06-25
TW201931448A (zh) 2019-08-01
US11437243B2 (en) 2022-09-06
JP2019075512A (ja) 2019-05-16
KR102339492B1 (ko) 2021-12-15
TWI689000B (zh) 2020-03-21
CN109937469B (zh) 2023-09-08
US20190295851A1 (en) 2019-09-26

Similar Documents

Publication Publication Date Title
JP7084306B2 (ja) マスク一体型表面保護テープおよびそれを用いる半導体チップの製造方法
KR102339492B1 (ko) 플라즈마 다이싱용 마스크재, 마스크 일체형 표면 보호 테이프 및 반도체 칩의 제조 방법
US10916439B2 (en) Mask-integrated surface protective film
US11707804B2 (en) Mask-integrated surface protective tape
US11056388B2 (en) Mask-integrated surface protective tape
US10971387B2 (en) Mask-integrated surface protective tape
CN110226215B (zh) 带剥离衬垫的掩模一体型表面保护带
JP6719489B2 (ja) マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 20197008983

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18867473

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18867473

Country of ref document: EP

Kind code of ref document: A1