KR102272686B1

KR102272686B1 - 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치

Info

Publication number: KR102272686B1
Application number: KR1020197020538A
Authority: KR
Inventors: 마사카즈 미무라; 카즈히로 타키가와
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2017-01-17
Filing date: 2018-01-16
Publication date: 2021-07-05
Also published as: WO2018135489A1; US11777471B2; KR20190093657A; CN110178307A; US11025221B2; US20190341905A1; CN110178307B; US20210250013A1

Abstract

제1 에지영역 및 제2 에지영역에서의 듀티비를 중앙영역에서의 듀티비보다 크게 함으로써 저음속영역을 형성하는, 피스톤 모드를 이용한 탄성파 장치에서, 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있는 탄성파 장치를 제공한다. 탄성파 장치(1)는 압전기판(2)(압전체)과, 압전기판(2) 상에 마련된 IDT 전극(3)을 포함한다. IDT 전극(3)에서는 중앙영역(A1), 제1, 제2 저음속영역 및 제1, 제2 고음속영역이 이 순서로 배치되어 있다. 복수개의 제1, 제2 전극지(3a2, 3b2)의 제1, 제2 저음속영역에서의 듀티비가 중앙영역(A1)에서의 듀티비보다 크다. 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에 v≤3299m/s이고, IDT 전극(3)의 전극지 피치에 의해 규정되는 파장을 λ로 하며, 파장(λ)에 의해 규격화된 주전극층의 막두께를 T로 했을 때에, T≥0.00018e^0.002V+0.014를 만족시킨다.

Description

탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치

본 발명은 피스톤 모드를 이용한 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치에 관한 것이다.

종래, 불요파(不要波: spurious component)를 억제하기 위해 피스톤 모드를 이용한 탄성파 장치가 제안되고 있다.

예를 들면, 하기의 특허문헌 1에는, 피스톤 모드를 이용한 탄성파 장치의 일례가 나타나 있다. 탄성파 장치에서는 IDT 전극의 복수개의 제1 전극지(電極指)와 복수개의 제2 전극지가 탄성파 전파 방향으로 보았을 때에 겹쳐있는 영역이 교차영역이다. 특허문헌 1에 기재된 탄성파 장치에서는, 교차영역은 제1, 제2 전극지가 연장되는 방향에서 중앙에 위치하는 중앙영역과, 중앙영역의 제1, 제2 전극지가 연장되는 방향 양측에 마련된 제1, 제2 에지(edge)영역을 가진다.

그리고, 하기의 특허문헌 1에서는, 제1, 제2 에지영역에 있어서는 제1, 제2 전극지 상에 유전체 또는 금속으로 이루어지는 질량 부가막을 적층함으로써 저음속영역을 형성하는 방법이나, 제1, 제2 에지영역에서의 듀티비를 중앙영역에서의 듀티비보다 크게 함으로써 저음속영역을 형성하는 방법이 개시되어 있다. 저음속영역의 외측(外側)의 영역은 중앙영역에서의 음속보다도 음속이 높은 고음속영역이다. 중앙영역, 저음속영역 및 고음속영역을 이 순서로 배치함으로써, 탄성파의 에너지를 가두며, 또한 고차(高次)의 횡모드에 의한 스퓨리어스(spurious)를 억제하고 있다.

일본 공표특허공보 특표2013-518455호

여기서 제1, 제2 전극지 상에 유전체 또는 금속으로 이루어지는 질량 부가막을 적층함으로써 저음속영역을 형성하는 방법의 경우, 노광(露光) 및 성막(成膜)의 공정을 필요로 하기 때문에 생산 비용이 높아진다는 문제가 있다.

그 때문에 생산 비용의 관점에서는, 제1, 제2 에지영역에서의 듀티비를 중앙영역에서의 듀티비보다 크게 함으로써 저음속영역을 형성하는 방법이 바람직하다. 그러나, 이 방법의 경우, IDT 전극에서의 주전극층의 재료나 막두께에 의해서는, 저음속영역과 중앙영역의 음속차(差)를 어느 정도 이상 크게 하는 것이 곤란하기 때문에 스퓨리어스를 억제할 수 없는 경우가 있다는 문제가 있다.

본 발명의 목적은 제1 에지영역 및 제2 에지영역에서의 듀티비를 중앙영역에서의 듀티비보다 크게 함으로써 저음속영역을 형성하는, 피스톤 모드를 이용한 탄성파 장치에서 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있는, 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치를 제공하는 것에 있다.

본 발명에 따른 탄성파 장치의 어느 넓은 국면에서는 압전체와, 상기 압전체 상에 마련되어 있으며, 주전극층을 가지는 IDT 전극을 포함하고, 상기 IDT 전극이 서로 대향하고 있는 제1 버스바(busbar) 및 제2 버스바와, 상기 제1 버스바에 일단(一端)이 접속된 복수개의 제1 전극지와, 상기 제2 버스바에 일단이 접속되며 또한 상기 복수개의 제1 전극지와 서로 맞물려 있는(interdigitating) 복수개의 제2 전극지를 가지고, 상기 복수개의 제1 전극지와 상기 복수개의 제2 전극지가 탄성파 전파 방향에서 서로 겹쳐있는 부분인 교차영역을 가지며, 상기 복수개의 제1 전극지가 연장되는 방향 또는 상기 복수개의 제2 전극지가 연장되는 방향을 길이 방향으로 한 경우에, 상기 교차영역이 상기 길이 방향에서의 상기 제1 전극지 및 상기 제2 전극지의 중앙에 위치하고 있는 중앙영역과, 상기 길이 방향에서 상기 중앙영역의 상기 제1 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제1 저음속영역과, 상기 길이 방향에서 상기 중앙영역의 상기 제2 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제2 저음속영역을 가지고, 상기 길이 방향에서 상기 제1 저음속영역의 상기 제1 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제1 고음속영역과, 상기 길이 방향에서 상기 제2 저음속영역의 상기 제2 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제2 고음속영역이 마련되어 있고, 상기 제1 저음속영역 및 상기 제2 저음속영역에서의 듀티비가 상기 중앙영역에서의 듀티비보다 크며, 상기 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에 v≤3299m/s이고, 상기 IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 하며, 상기 파장(λ)에 의해 규격화된 상기 주전극층의 막두께를 T로 했을 때에, 하기의 식 1

T≥0.00018e^0.002v+0.014: 식 1

을 만족시킨다.

본 발명에 따른 탄성파 장치의 어느 특정 국면에서는, 상기 IDT 전극이 상기 주전극층을 포함하는 복수개의 층으로 이루어진다.

본 발명에 따른 탄성파 장치의 또 다른 특정 국면에서는, 상기 주전극층이 Au, Pt, Ta, Cu, Ni 및 Mo 중 1종을 주성분으로 한다.

본 발명에 따른 탄성파 장치의 다른 특정 국면에서는, 상기 IDT 전극에서 v≤2895m/s이며, 또한 하기의 식 2

T≥0.000029e^0.0032v+0.02: 식 2

를 만족시킨다. 이 경우에는 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있는 조건에서, IDT 전극의 중앙영역의 듀티비를 한층 크게 할 수 있다. 따라서, IDT 전극의 전기 저항을 낮게 할 수 있고, 삽입 손실을 작게 할 수 있다.

본 발명에 따른 탄성파 장치의 또 다른 특정 국면에서는, 상기 IDT 전극에서 v≤2491m/s이며, 또한 하기의 식 3

T≥0.000038e^0.0035v+0.025: 식 3

을 만족시킨다. 이 경우에는 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있는 조건에서, IDT 전극의 중앙영역의 듀티비를 한층 더 크게 할 수 있다. 따라서, IDT 전극의 전기 저항을 낮게 할 수 있고, 삽입 손실을 작게 할 수 있다.

본 발명에 따른 탄성파 장치의 다른 특정 국면에서는, 상기 IDT 전극에서 v≤2289m/s이며, 또한 하기의 식 4

T≥0.000020e^0.0042v+0.03: 식 4

본 발명에 따른 탄성파 장치의 다른 특정 국면에서는, 상기 IDT 전극에서 v≤2087m/s이며, 또한 하기의 식 5

T≥0.000017e^0.0048v+0.033: 식 5

본 발명에 따른 탄성파 장치의 다른 특정 국면에서는, 상기 압전체가 LiNbO₃으로 이루어지고, 상기 압전체의 오일러 각(φ, θ, ψ)이 오일러 각(0°±5°, θ, 0°±10°)이며, 상기 압전체의 상기 오일러 각(φ, θ, ψ)에서의 θ가 θ≥27°이고, 상기 오일러 각(φ, θ, ψ)이 상기 주전극층의 재료의 밀도(ρ)의 Pt의 밀도(ρ_Pt)에 대한 비를 r=ρ/ρ_Pt로 했을 때에, (0°±5°, {-0.054/(T×r-0.044)+31.33}°±1.5°, 0°±10°)이며, 또한 T×r≤0.10이다. 이 경우에는, SH파에 의한 스퓨리어스를 한층 더 억제할 수 있다.

본 발명에 따른 탄성파 장치의 또 다른 특정 국면에서는, 상기 IDT 전극의 상기 제1 버스바 및 상기 제2 버스바에 개구부가 마련되어 있고, 상기 제1, 제2 버스바에 있어서 상기 개구부보다도 상기 길이 방향에서 상기 중앙영역 측에 위치하고 있는 부분이 내측(內側) 버스바부가 되며, 상기 내측 버스바부와 상기 개구부를 사이에 두고 대향하고 있는 부분이 외측 버스바부가 되고, 상기 제1 버스바에서 상기 내측 버스바부가 저음속영역이며, 상기 개구부가 마련되어 있는 영역이 상기 제1 고음속영역이고, 상기 제2 버스바에서 상기 내측 버스바부가 저음속영역이며, 상기 개구부가 마련되어 있는 영역이 상기 제2 고음속영역이다.

본 발명에 따른 탄성파 장치의 다른 넓은 국면에서는 압전체와, 상기 압전체 상에 마련되어 있고, 주전극층을 가지는 IDT 전극을 포함하며, 상기 IDT 전극이 서로 대향하고 있는 제1 버스바 및 제2 버스바와, 상기 제1 버스바에 일단이 접속된 복수개의 제1 전극지와, 상기 제2 버스바에 일단이 접속되며 또한 상기 복수개의 제1 전극지와 서로 맞물려 있는 복수개의 제2 전극지를 가지고, 상기 복수개의 제1 전극지와 상기 복수개의 제2 전극지가 탄성파 전파 방향에서 서로 겹쳐있는 부분인 교차영역을 가지며, 상기 복수개의 제1 전극지가 연장되는 방향 또는 상기 복수개의 제2 전극지가 연장되는 방향을 길이 방향으로 한 경우에, 상기 교차영역이 상기 길이 방향에서의 상기 제1 전극지 및 상기 제2 전극지의 중앙에 위치하고 있는 중앙영역과, 상기 길이 방향으로서 상기 중앙영역의 상기 제1 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제1 저음속영역과, 상기 길이 방향으로서 상기 중앙영역의 상기 제2 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제2 저음속영역을 가지고, 상기 길이 방향에서 상기 제1 저음속영역의 상기 제1 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제1 고음속영역과, 상기 길이 방향에서 상기 제2 저음속영역의 상기 제2 버스바 측의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제2 고음속영역이 마련되어 있고, 상기 중앙영역에서의 음속을 V1, 상기 제1 저음속영역 및 상기 제2 저음속영역에서의 음속을 V2로 했을 때에 V2/V1≤0.98이다.

본 발명에 따른 탄성파 장치의 또 다른 특정 국면에서는, 상기 압전체 상에 상기 IDT 전극을 덮도록 마련되어 있는 유전체막이 추가로 포함되어 있다. 이 경우에는 IDT 전극의 표면을 보호할 수 있고, IDT 전극이 파손되기 어렵다.

본 발명에 따른 고주파 프론트 엔드 회로는, 본 발명에 따라 구성된 탄성파 장치와, 파워앰프를 포함한다.

본 발명에 따른 통신 장치는, 본 발명에 따라 구성된 고주파 프론트 엔드 회로와, RF 신호 처리 회로를 포함한다.

본 발명에 의하면, 제1 에지영역 및 제2 에지영역에서의 듀티비를 중앙영역에서의 듀티비보다 크게 함으로써 저음속영역을 형성하는, 피스톤 모드를 이용한 탄성파 장치에서, 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있는, 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치를 제공할 수 있다.

도 1은 본 발명의 제1 실시형태에 따른 탄성파 장치의 평면도이다.
도 2는 본 발명의 제1 실시형태에서의 IDT 전극의 확대 정면 단면도이다.
도 3은 정규화된 기본 모드의 중복 적분값(overlap integral value)과, 음속비(V2/V1)의 관계를 나타내는 도면이다.
도 4는 Pt로 이루어지는 주전극층의 두께를 0.02λ로 한 경우의, 듀티비와 규격화 음속의 관계를 나타내는 도면이다.
도 5는 Pt로 이루어지는 주전극층의 두께를 0.04λ로 한 경우의, 듀티비와 규격화 음속의 관계를 나타내는 도면이다.
도 6은 Pt로 이루어지는 주전극층의 두께를 0.06λ로 한 경우의, 듀티비와 규격화 음속의 관계를 나타내는 도면이다.
도 7은 제1 저음속영역 및 제2 저음속영역에서의 음속(V2)이 가장 낮아지는 경우에서, 음속비(V2/V1)가 0.98이 되는 중앙영역의 듀티비와, Pt로 이루어지는 주전극층의 막두께의 관계를 나타내는 도면이다.
도 8은 음속비(V2/V1)가 0.98이 되는 중앙영역의 듀티비의 최댓값과, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)의 관계를 나타내는 도면이다.
도 9는 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.40이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.
도 10은 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.45이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.
도 11은 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.50이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.
도 12는 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.525이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.
도 13은 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.55이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.
도 14는 본 발명의 제1 실시형태의 제1 변형예에서의 IDT 전극의 제1 전극지와 제2 전극지의 확대 정면 단면도이다.
도 15는 본 발명의 제1 실시형태의 제2 변형예에서의 IDT 전극의 제1 전극지와 제2 전극지의 확대 정면 단면도이다.
도 16은 본 발명의 제1 실시형태의 제3 변형예에서의 IDT 전극의 제1 전극지와 제2 전극지의 확대 정면 단면도이다.
도 17은 제1 실시형태의 제4 변형예에서의 제1 버스바 부근을 나타내는 확대 평면도이다.
도 18은 본 발명의 제1 실시형태의 제5 변형예에 따른 탄성파 장치의 정면 단면도이다.
도 19는 제2 실시형태에 따른 탄성파 장치의 임피던스 주파수 특성을 나타내는 도면이다.
도 20은 제2 실시형태에 따른 탄성파 장치의 리턴 손실(return loss)을 나타내는 도면이다.
도 21은 비교예의 탄성파 장치의 임피던스 주파수 특성을 나타내는 도면이다.
도 22는 비교예의 탄성파 장치의 리턴 손실을 나타내는 도면이다.
도 23은 본 발명의 제2 실시형태에서의 압전기판의 오일러 각(φ, θ, ψ)에서의 θ의 범위를 나타내는 도면이다.
도 24는 고주파 프론트 엔드 회로를 가지는 통신 장치의 구성도이다.

이하, 도면을 참조하면서, 본 발명의 구체적인 실시형태를 설명함으로써 본 발명을 분명하게 한다.

한편, 본 명세서에 기재된 각 실시형태는 예시적인 것이며, 다른 실시형태 간에서 구성의 부분적인 치환 또는 조합이 가능한 것을 지적해둔다.

도 1은 본 발명의 제1 실시형태에 따른 탄성파 장치의 평면도이다. 한편, 도 1에서는 후술하는 제1, 제2 유전체막을 생략하고 있다.

탄성파 장치(1)는 1포트형의 탄성파 공진자이다. 탄성파 장치(1)는 압전체로서의 압전기판(2)을 가진다. 압전기판(2)은 LiNbO₃으로 이루어진다.

압전기판(2) 상에는 IDT 전극(3)이 마련되어 있다. IDT 전극(3)에 교류 전압을 인가함으로써 탄성파가 여진된다. IDT 전극(3)의 탄성파 전파 방향 양측에는 반사기(4) 및 반사기(5)가 배치되어 있다.

IDT 전극(3)은 서로 대향하고 있는 제1 버스바(3a1) 및 제2 버스바(3b1)를 가진다. IDT 전극(3)은 제1 버스바(3a1)에 일단이 접속되어 있는, 복수개의 제1 전극지(3a2)를 가진다. 추가로, IDT 전극(3)은 제2 버스바(3b1)에 일단이 접속되어 있는, 복수개의 제2 전극지(3b2)를 가진다.

복수개의 제1 전극지(3a2)와 복수개의 제2 전극지(3b2)는 서로 맞물려 있다. IDT 전극(3)은 제1 전극지(3a2)와 제2 전극지(3b2)가 탄성파 전파 방향에서 서로 겹쳐있는 부분인 교차영역(A)을 가진다. 여기서 제1 전극지(3a2) 및 제2 전극지(3b2)가 연장되는 방향을 제1 전극지(3a2) 및 제2 전극지(3b2)의 길이 방향으로 한다. 이 때, 교차영역(A)은 길이 방향 중앙 측에 위치하고 있는 중앙영역(A1)과, 길이 방향에서 중앙영역(A1)의 양측에 배치된 제1, 제2 에지영역(A2a, A2b)을 가진다. 제1 에지영역(A2a)은 제1 버스바(3a1) 측에 위치하고, 제2 에지영역(A2b)은 제2 버스바(3b1) 측에 위치하고 있다.

IDT 전극(3)은 제1, 제2 에지영역(A2a, A2b)의 중앙영역(A1) 측과는 반대측의 영역인, 제1, 제2 외측영역(Ba, Bb)을 가진다. 제1 외측영역(Ba)은 제1 에지영역(A2a)과 제1 버스바(3a1)의 사이에 위치하고 있다. 제2 외측영역(Bb)은 제2 에지영역(A2b)과 제2 버스바(3b1)의 사이에 위치하고 있다.

도 2는 제1 실시형태에서의 IDT 전극의 확대 정면 단면도이다. 여기서, 제1 전극지 및 제2 전극지에서의 탄성파 전파 방향을 따르는 치수를 폭으로 한다. 도 2 중의 치수(a)는 제1 전극지 또는 제2 전극지의 폭을 나타낸다. 치수(b)는 제1 전극지의 탄성파 전파 방향을 따르는 일방단(一方端)과, 상기 제1 전극지에 인접하는 제2 전극지의 상기 일방단 사이의 거리를 나타낸다.

IDT 전극(3)은 복수개의 금속층이 적층된 적층 금속막으로 이루어진다. IDT 전극(3)은 주전극층(6b)을 가진다. 주전극층(6b)은 IDT 전극(3)을 구성하는 복수개의 금속층 중, 가장 큰 질량을 차지하는 전극층이다. 본 실시형태에서는 주전극층은 Al보다 밀도가 높은 금속으로 이루어진다. 이와 같은 금속으로서, Au, Pt, Ta, Cu, Ni 및 Mo 중 1종을 주성분으로 하는 것을 이용하는 것이 바람직하다. 한편, 주전극층(6b)의 재료는 상기에 한정되지 않고, Al보다 밀도가 높은 금속이면 된다. 이로써, IDT 전극(3) 상에 유전체막을 형성한 경우에도, 탄성파의 반사 계수를 높일 수 있다.

본 실시형태에서는 IDT 전극(3)은, 압전기판(2) 상에 마련된 주전극층(6b) 상에 도전 보조 전극층(6d)이 마련되어 있다. 도전 보조 전극층(6d)은 주전극층(6b)보다 전기 저항이 낮은 금속으로 이루어진다. 보다 구체적으로는, 도전 보조 전극층(6d)은 예를 들면, Al로 이루어진다. 도전 보조 전극층(6d)을 가짐으로써, IDT 전극(3)의 전기 저항을 낮게 할 수 있다. 한편, IDT 전극(3)의 적층 구조는 상기에 한정되지 않는다. 또한, IDT 전극(3)은 주전극층(6b)만을 가지는 단층의 금속막으로 이루어져 있어도 된다.

압전기판(2) 상에는 IDT 전극(3)을 덮도록, 본 발명의 유전체막으로서의 제1 유전체막(7)이 마련되어 있다. 본 실시형태에서는 제1 유전체막(7)은 SiO₂ 등의 산화 규소로 이루어진다. 이로써, 주파수 온도 특성을 개선할 수 있다. 더하여, IDT 전극(3)의 표면을 보호할 수 있고, IDT 전극(3)이 파손되기 어렵다. 한편, 제1 유전체막(7)의 재료는 상기에 한정되지 않는다. 제1 유전체막(7)은 마련되어 있지 않아도 된다.

제1 유전체막(7) 상에는 제2 유전체막(8)이 마련되어 있다. 본 실시형태에서는 제2 유전체막(8)은 SiN 등의 질화 규소로 이루어진다. 제2 유전체막(8)의 막두께를 조정함으로써, 주파수 조정을 용이하게 실시할 수 있다. 한편, 제2 유전체막(8)의 재료는 상기에 한정되지 않는다. 제2 유전체막(8)은 마련되어 있지 않아도 된다.

도 1로 되돌아가, 복수개의 제1 전극지(3a2)는 제1 에지영역(A2a) 및 제2 에지영역(A2b)에서 다른 부분보다도 폭이 넓은 폭광부(幅廣部: wide portions)(3a3)를 각각 가진다. 동일하게, 복수개의 제2 전극지(3b2)도 각각 폭광부(3b3)를 가진다.

복수개의 제1, 제2 전극지(3a2, 3b2)가 폭광부(3a3, 3b3)를 가짐으로써, 중앙영역(A1)에서의 탄성파의 전파 방향에서의 전파 속도(이하, 음속)보다 제1 에지영역(A2a) 및 제2 에지영역(A2b)에서의 탄성파의 음속이 저속으로 되어 있다. 여기서, 중앙영역(A1)에서의 탄성파의 음속을 V1, 제1, 제2 에지영역(A2a, A2b)에서의 탄성파의 음속을 V2로 한다. 이 때, V1>V2이다. 이와 같이, 제1 에지영역(A2a)을 제1 저음속영역으로 하고, 제2 에지영역(A2b)을 제2 저음속영역으로 한다.

제1 외측영역(Ba)에 위치하고 있는 부분은 제1 전극지(3a2)뿐이다. 제2 외측영역(Bb)에 위치하고 있는 부분은 제2 전극지(3b2)뿐이다. 그로 인해, 중앙영역(A1)에서의 탄성파의 음속보다 제1 외측영역(Ba) 및 제2 외측영역(Bb)에서의 탄성파의 음속이 높아지고 있다. 여기서, 제1, 제2 외측영역(Ba, Bb)에서의 탄성파의 음속을 V3으로 한다. 이 때, V3>V1이다. 이와 같이, 제1 외측영역(Ba) 및 제2 외측영역(Bb)은 중앙영역(A1)보다도 음속이 고속인, 제1 고음속영역 및 제2 고음속영역이다.

중앙영역(A1)의 외측에 제1, 제2 저음속영역이 배치되며, 제1, 제2 저음속영역의 외측에 제1, 제2 고음속영역이 배치되어 있다. 여기서, 제1, 제2 저음속영역의 탄성파 전파 방향에 직교하는 방향을 따르는 치수를 제1, 제2 저음속영역의 폭으로 한다. 이 때, 중앙영역(A1)의 음속(V1), 제1, 제2 저음속영역의 음속(V2), 제1, 제2 고음속영역의 음속(V3), 제1, 제2 저음속영역의 폭을 조정함으로써, 중앙영역(A1)에서의 제1 전극지가 연장되는 방향 및 제2 전극지가 연장되는 방향의 탄성파의 변위 분포를 대략 일정하게 할 수 있다. 이로써 피스톤 모드가 성립함으로써, 고차의 횡모드에 의한 스퓨리어스를 억제할 수 있다. 이와 같이, 탄성파 장치(1)는 피스톤 모드를 이용하고 있다.

상기와 같은 각 음속(V1, V2, V3)의 관계를 도 1에 나타낸다. 한편, 도 1에서의 외측을 향함에 따라, 음속이 고속인 것을 나타낸다.

여기서, 본원 발명자들은 피스톤 모드를 이용한 탄성파 장치(1)에서 음속비(V2/V1)가 0.98 이하가 되는 경우에, 스퓨리어스를 효과적으로 억제할 수 있는 것을 분명하게 했다.

그리고, 본원 발명자들은 제1 에지영역(A2a)에서의 듀티비 및 제2 에지영역(A2b)에서의 듀티비를 중앙영역(A1)에서의 듀티비보다 크게 함으로써 제1 저음속영역 및 제2 저음속영역을 형성하는 피스톤 모드(이하, “평면 피스톤 모드”로 한다.)를 이용한 탄성파 장치(1)에서, 음속비(V2/V1)가 0.98 이하가 되는 조건이 하기 1)과 2)인 것도 분명하게 했다.

한편, 듀티비란, 탄성파 전파 방향에서의 전극이 형성되어 있는 부분의 비율이고, 도 2 중의 치수(a) 및 치수(b)를 이용하여 a/b로 나타낸다. 또한, 듀티비가 지나치게 작으면 IDT 전극을 형성할 수 없고, 듀티비가 지나치게 크면 IDT 전극의 전극지 간의 갭을 형성할 수 없으며 짧아지기 때문에, 듀티비가 0.30 이상, 0.80 이하의 범위 내가 아니면 IDT 전극의 형성이 곤란한 것이 당업자 사이에서 알려져 있다.

1) 주전극층(6b)의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에, v≤3299m/s이다.

2) IDT 전극(3)의 전극지 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 주전극층(6b)의 막두께를 T로 했을 때에, 하기의 식 1을 만족시킨다.

T≥0.00018e^0.002v+0.014: 식 1

즉, 본원 발명자들은 평면 피스톤 모드를 이용하는 탄성파 장치(1)에서, 상기 1)과 2)의 조건을 만족시키는 IDT 전극(3)에서의 주전극층(6b)의 재료 및 막두께를 선택함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속차를 어느 정도 이상 크게 하는 것을 가능하게 하고, 스퓨리어스를 억제할 수 있는 것을 찾아냈다.

상술한 바와 같이, 피스톤 모드를 이용한 탄성파 장치(1)에서 음속비(V2/V1)가 0.98 이하가 되는 경우에 스퓨리어스를 효과적으로 억제할 수 있다. 이를 하기의 도 3에 나타낸다.

도 3은 정규화된 기본 모드의 중복 적분값과, 음속비(V2/V1)의 관계를 나타내는 도면이다. 도 3의 종축(縱軸)은 특허문헌 1 내에 기재되어 있는, 정규화된 기본 모드의 중복 적분값이다. 이 적분값은 고차의 횡모드에 의한 스퓨리어스를 억제할 수 있는 정도를 나타내는 지표로서 이용되며, 정규화된 기본 모드의 중복 적분값의 값이 1에 가까울수록, 고차의 횡모드에 의한 스퓨리어스가 억제되어 있는 것을 나타내는 것이다. 횡축(橫軸)은 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)이다.

도 3에 나타내는 관계를 구함에 있어서, 이하의 조건을 이용했다. 한편, 교차영역의 탄성파 전파 방향에 직교하는 방향을 따르는 치수를 교차폭으로 한다. 탄성파 전파 방향에 직교하는 방향을 교차폭 방향으로 한다.

교차폭: 10λ

제1 고음속영역 및 제2 고음속영역과 중앙영역의 음속비(V3/V1): 1.08

이방성계수(하기 식의 1+Γ): 0.7485

제1 저음속영역 및 제2 저음속영역의 폭: 하기 6의 식에 따라 설정

한편, 하기의 식(6)은 일본국 공표특허공보 특표2013-518455호(대응의 국제공개번호는 WO2011/088904) 중의 식 [수 5]로 나타내고 있는 식이다.

한편, 특허문헌 1에서는, 상기의 식 6에 따라 제1 저음속영역 및 제2 저음속영역의 폭을 설정하면, 중앙영역에서의 탄성파의 변위 분포를 대략 일정하게 할 수 있고, 피스톤 모드가 성립한다고 되어 있다.

이 조건에서, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 변화시킨 경우의, 기본 모드의 교차폭 방향의 변위 분포의 변화를 구했다. 이를 이용하여 정규화된 중복 적분값을 구한 것이 도 3에 나타내는 관계이다.

도 3에 나타내는 바와 같이, 음속비(V2/V1)가 0.98 이하의 조건에서는, 중복 적분값은 약 0.992와 1에 가까운 값으로 대략 일정하다. 그러나, 음속비(V2/V1)가 0.98보다 커지면 중복 적분값은 급격하게 작아진다. 따라서, 음속비(V2/V1)가 0.98 이하의 조건에서는 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있다.

한편, 평면 피스톤 모드에 한하지 않고, 다른 일반적인 피스톤 모드를 이용한 탄성파 장치에서도, 음속비(V2/V1)가 0.98 이하가 되는 경우에 스퓨리어스를 효과적으로 억제할 수 있다.

다음으로, 평면 피스톤 모드를 이용한 탄성파 장치를 제조 가능한 범위 내에서, 음속비(V2/V1)가 0.98 이하가 되는 조건 중 하나가 하기 1)인 것을, 이하에서 나타낸다.

여기서, 상기 제조 가능한 범위 내에서, 음속비(V2/V1)를 최소로 하기 위해서는, 상기 제조 가능한 범위 내에서의 음속의 최솟값을 V2로 하고, 상기 제조 가능한 범위 내에서의 음속의 최댓값을 V1로 할 필요가 있다.

주전극층에 Pt를 이용하고, 주전극층의 막두께를 0.02λ, 0.04λ, 0.06λ로 한 경우의, 듀티비의 변화에 대한 탄성파의 음속의 변화를 구했다. 조건은 이하와 같다.

압전기판: 재료 LiNbO₃, 오일러 각(0°, 30°, 0°)

주전극층: 재료 Pt, 막두께 0.02λ, 0.04λ, 0.06λ

도전 보조 전극층: 재료 Al, 막두께 0.08λ

제1 유전체막: 재료 SiO₂, 막두께 0.30λ

제2 유전체막: 재료 SiN, 막두께 0.01λ

사용하는 탄성파: 레일리파(Rayleigh wave)

도 4는 Pt로 이루어지는 주전극층의 두께를 0.02λ로 한 경우의, 듀티비와 규격화 음속의 관계를 나타내는 도면이다. 도 5는 Pt로 이루어지는 주전극층의 두께를 0.04λ로 한 경우의, 듀티비와 규격화 음속의 관계를 나타내는 도면이다. 도 6은 Pt로 이루어지는 주전극층의 두께를 0.06λ로 한 경우의, 듀티비와 규격화 음속의 관계를 나타내는 도면이다. 한편, 도 4~도 6에서의 종축은 듀티비가 0.5에서의 탄성파의 음속을 1로서 규격화한 규격화 음속이다.

도 4~도 6에 나타내는 바와 같이, 주전극층에 Pt를 이용한 경우에는, 듀티비가 작을수록 탄성파의 음속은 높아지며, 커질수록 탄성파의 음속은 낮아진다. 따라서, 제1 전극지 및 제2 전극지의 중앙영역에서의 폭보다도 제1 에지영역에서의 폭을 넓게 함으로써, 제1 저음속영역을 구성할 수 있다. 동일하게, 제1 전극지 및 제2 전극지의 중앙영역에서의 폭보다도 제2 에지영역에서의 폭을 넓게 함으로써, 제2 저음속영역을 구성할 수 있다.

또한, 듀티비를 작게 할수록 음속은 상승하므로, 중앙영역의 듀티비를 작게 할수록, 중앙영역의 음속(V1)을 크게 할 수 있고, 음속비(V2/V1)를 작게 할 수 있다. 그로 인해, 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있다.

한편, 듀티비를 지나치게 작게 함으로써, 제1 전극지 및 제2 전극지의 폭이 지나치게 좁아져, IDT 전극을 안정적으로 형성하기 어려워지며, 제조가 곤란해진다는 문제도 발생한다. 그 때문에, 듀티비의 최솟값으로서는 0.30 이상으로 하는 것이 바람직하다.

도 4~도 6에 나타내는 바와 같이, 듀티비의 변화에 대한 규격화 음속의 변화는, 이른바 아래로 볼록한(downward convex) 상태가 되어 있다. 즉, 규격화 음속의 변화를 나타내는 곡선의 기울기는 듀티비가 클수록 완만하게 되어 있다. 규격화 음속은 듀티비가 0.80 부근에서 극소(極小)가 된다. 따라서, 제1 저음속영역 및 제2 저음속영역의 듀티비는 음속이 극소가 되는 값으로 설정하는 것이 바람직하다. 단, 듀티비를 지나치게 크게 하면, 서로 인접하는 제1 전극지와 제2 전극지 사이에서의 절연 내압이 열화(劣化)되어 제조가 곤란해지므로, 0.80 이하로 하는 것이 바람직하다. 주전극층에 Pt를 이용하는 경우는, 제1 저음속영역 및 제2 저음속영역의 듀티비는 0.80인 것이 바람직하다.

Pt로 이루어지는 주전극층의 막두께가 0.02λ의 경우는, 듀티비 0.80의 경우에 규격화 음속은 0.989가 되고, 극소가 된다. 즉, 이 조건을 제1 저음속영역 및 제2 저음속영역의 듀티비로 선택한 경우, 제1 저음속영역 및 제2 저음속영역의 규격화 음속(V2)은 0.989가 된다. 한편, 제1 저음속영역 및 제2 저음속영역의 규격화 음속은, 음속과 동일하게 V2로 나타낸다. 중앙영역의 규격화 음속도, 음속과 동일하게 V1으로 나타낸다.

한편, 중앙영역의 듀티비를 0.41로 하면, 중앙영역의 규격화 음속(V1)은 1.009가 된다. 이 때, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)=0.989/1.009=0.98이 된다. 따라서, Pt로 이루어지는 주전극층의 막두께가 0.02λ의 경우에는, 중앙영역의 듀티비를 0.41 이하로 함으로써 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다.

동일하게, 주전극층의 막두께가 0.04λ의 경우는, 듀티비 0.80의 경우에 규격화 음속은 0.980으로 극소가 된다. 즉, 이 조건을 제1 저음속영역 및 제2 저음속영역의 듀티비로 선택한 경우, 제1 저음속영역 및 제2 저음속영역의 규격화 음속(V2)은 0.980이 된다. 한편, 중앙영역의 듀티비를 0.50으로 하면, 중앙영역의 규격화 음속(V1)은 1.000이 된다. 이 때, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)=0.980/1.000=0.98이 된다. 따라서, Pt로 이루어지는 주전극층의 막두께가 0.04λ의 경우에는, 중앙영역의 듀티비를 0.50 이하로 함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다.

동일하게, 주전극층의 막두께가 0.06λ의 경우는, 듀티비 0.80의 경우에 규격화 음속은 0.974로 극소가 된다. 즉, 이 조건을 제1 저음속영역 및 제2 저음속영역의 듀티비로 선택한 경우, 제1 저음속영역 및 제2 저음속영역의 규격화 음속(V2)은 0.974가 된다. 한편, 중앙영역의 듀티비를 0.53으로 하면, 중앙영역의 규격화 음속(V1)은 0.994가 된다. 이 때, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)=0.974/0.994=0.98이 된다. 따라서, Pt로 이루어지는 주전극층의 막두께가 0.06λ의 경우에는, 중앙영역의 듀티비를 0.53 이하로 함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다.

Pt로 이루어지는 주전극층의 막두께가 상기 이외의 경우에도, 제1 저음속영역 및 제2 저음속영역의 듀티비를, 상기 제조 가능한 범위 내에서 음속(V2)이 가장 낮아지는 듀티비로 한 경우에, 음속비(V2/V1)가 0.98이 되는 중앙영역의 듀티비를 구했다. 이를 하기의 도 7에 나타낸다.

도 7은 제1 저음속영역 및 제2 저음속영역에서의 음속(V2)이 가장 낮아지는 경우에서, 음속비(V2/V1)가 0.98이 되는 중앙영역의 듀티비와, Pt로 이루어지는 주전극층의 막두께의 관계를 나타내는 도면이다.

도 7에 나타내는 바와 같이, 음속비(V2/V1)를 0.98로 한 상태에서 중앙영역의 듀티비를 크게 하기 위해서는, 주전극층의 막두께를 두껍게 할 필요가 있다. 그러나, 주전극층의 막두께를 0.12λ 이상의 두께로 해도, 음속비(V2/V1)를 0.98로 할 수 있는 듀티비는 0.557보다 커지지 않는다. 즉, Pt를 주전극층에 이용하여 평면 피스톤 모드를 실현하기 위해서는, 중앙영역의 듀티비를 0.557 이하로 하고, 추가로 그 듀티비에 따른 주전극층의 막두께로 할 필요가 있다. 보다 구체적으로는, 주전극층의 막두께를 중앙영역의 듀티비의 값이 도 7 중의 곡선에 의해 나타내는 값 이상이 되는 막두께로 할 필요가 있다.

종래의 지견에서는, 주전극층의 막두께를 두껍게 해 감으로써 음속의 듀티비에 대한 의존성이 높아져, 용이하게 음속차를 크게 할 수 있다고 생각되고 있었다. 그런데, 놀랍게도 본원 발명자들은, 음속의 듀티비에 대한 의존성은 주전극층의 막두께를 어느 정도 이상 두껍게 해도 높아지지 않는다는 것을 이 결과로부터 찾아냈다. 즉, 평면 피스톤 모드에 의해 스퓨리어스를 억제하는 것이 가능한 중앙영역의 듀티비에는 상한이 있는 것을 본원 발명자들은 찾아냈다.

동일한 것을 Pt 이외의 금속을 주전극층에 이용한 경우에 대해서도 실시하고, 음속비(V2/V1)를 0.98로 할 수 있는 중앙영역의 최대의 듀티비를 구했다. 이를 복수개의 종류의 금속에서 실시했다.

그리고, 상기에서 구한 음속비(V2/V1)를 0.98로 할 수 있는 중앙영역의 최대의 듀티비와, 주전극층을 전파하는 횡파 벌크파의 음속(v)의 관계를 구했다.

그 결과를 도 8에 나타낸다. 한편, 도 8은 음속비(V2/V1)가 0.98이 되는 중앙영역의 듀티비의 최댓값과, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)의 관계를 나타내는 도면이다.

그런데, 금속 중을 전파하는 횡파 벌크파의 음속은 각 종류의 금속에서 고유의 값이다. 여기서, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 한다. 금속 중을 전파하는 횡파 벌크파의 음속(v)은 v=(c₄₄/ρ)^0.5로 나타낸다. 한편, ρ(kg/m³)는 금속의 밀도이며, c₄₄(Pa)는 금속의 탄성 강성 정수(elastic stiffness constant)의 요소 중 하나이다. 여기서 취급하는 금속은 등방체(等方體)로 간주될 수 있기 때문에, 탄성 강성 정수(c_ij)는 이하의 행렬식으로 나타낸다.

여기서, 본 발명에서 주전극층에 알맞게 이용되는 금속인 Au, Pt, Ta, Cu, Ni 및 Mo의 밀도(ρ)(kg/m³), 탄성정수(c₄₄), 및 금속 중을 전파하는 횡파 벌크파의 음속(v)을 표 1에 나타낸다.

도 8에 나타내는 바와 같이, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)이 낮아질수록, 음속비(V2/V1)를 0.98 이하로 할 수 있는 중앙영역의 듀티비의 최댓값이 커지고 있는 것을 알 수 있다. 즉, 횡파 벌크파의 음속이 어느 일정값 이하의 금속을 주전극층으로서 이용하지 않는 경우에는, 제1 저음속영역 및 제2 저음속영역의 듀티비를 어떻게 설정했다고 해도, 중앙영역의 듀티비를 상기 최댓값 이하의 작은 값으로 설정하지 않으면, 음속비(V2/V1)의 값을 0.98 이하로 할 수는 없다.

중앙영역의 듀티비의 상한은 주전극층의 재료에 의해 다른 값을 취한다. 그리고, 그 중앙영역의 듀티비의 상한값은 주전극층의 재료의 물성값 중에서도, 금속 중을 전파하는 횡파 벌크파의 음속(v)과 상관이 높은 것을 본원 발명자들은 이 결과로부터 찾아냈다. 따라서, 본 발명의 목적인 스퓨리어스의 억제를 달성하기 위해서는 주전극층에 이용되는 금속의 종류는 한정된다. 즉, 횡파 음속이 작은 금속을 주전극층으로서 이용할 필요가 있다.

여기서, 도 8로부터 음속비(V2/V1)가 0.98이 되는 중앙영역의 듀티비의 최댓값을 D_M으로 했을 때, D_M과, IDT 전극의 주전극층(6b)의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)(m/s)의 관계식은, 하기의 식으로 나타낼 수 있다.

D_M=-0.0001238v+0.8085

예를 들면, IDT 전극의 중앙영역의 듀티비를 0.40으로 하면서, 음속비(V2/V1)를 0.98 이하로 하기 위해서는, 상기의 식에 의해 v≤3299m/s를 만족시키는 금속을 IDT 전극의 주전극층에 이용할 필요가 있다. 한편, 중앙영역의 듀티비가 0.40보다도 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.40의 경우보다도 높아지므로, 상기의 조건을 만족시키는 금속을 주전극층에 이용함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

다음으로, 음속비(V2/V1)가 0.98 이하가 되는 조건 중 하나가 하기 2)인 것을, 이하에서 나타낸다.

2) IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 주전극층의 막두께를 T로 했을 때에, 하기의 식 1을 만족시킨다.

T≥0.00018e^0.002v+0.014: 식 1

여기서는, 중앙영역의 듀티비를 0.40으로 하고 있으므로, 음속비(V2/V1)를 최솟값으로 하기 위해서는, V1을 듀티비가 0.40인 때의 값으로 하고, V2를 듀티비가 상기 제조 가능한 범위 내에서의 최솟값으로 할 필요가 있다. V2<V1로 할 필요가 있으므로, 제1 저음속영역 및 제2 저음속영역의 듀티비는 중앙영역의 듀티비보다도 크게 할 필요가 있고, V2는 듀티비 0.40 이상, 0.80 이하의 범위 내에서의 최솟값으로 할 필요가 있다.

한편, 상기 1)의 조건을 만족시키는 금속으로 이루어지는 주전극층의 막두께의 값에 의해, 듀티비 0.40인 때의 값 및 듀티비 0.4 이상, 0.80 이하의 범위 내에서의 최솟값은 다르다. 그 때문에, 하기에서 주전극층에 이용되는 재료와 주전극층의 막두께에 대해서, 음속비(V2/V1)가 0.98 이하가 되는 조건에 대해서 상세하게 검토한다.

중앙영역의 듀티비를 0.40으로 하고, 제1 저음속영역 및 제2 저음속영역의 듀티비를 0.40 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한다. 이 경우, 주전극층이 Pt로 이루어질 때, 도 7에 나타내는 바와 같이, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비가 0.98이 되는 주전극층의 막두께는 0.019λ이다.

동일하게, Au, Cu, Mo, Ta, Ni 등의 상기 1)을 만족시키는 금속을 주전극층에 이용한 경우에 대해서도, 도 7에 나타낸 관계와 동일한 관계를 구했다. 중앙영역의 듀티비를 0.40, 제1 저음속영역 및 제2 저음속영역의 듀티비를 0.40 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한 경우에, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)를 구했다. 이 막두께(T)와, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)의 관계를 구했다.

도 9는 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.40이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.

도 9에 나타내는 플롯(plots)은 대략 하기의 식으로 나타내는 곡선 상에 위치한다.

T=0.00018e^0.002v+0.014

이 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다. 한편, 중앙영역의 듀티비가 0.40보다도 작은 경우에는, 중앙영역의 음속(V1)이 듀티비(0.40)의 경우보다도 높아지므로, 상기의 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다. 따라서, 상기 1)을 만족시키는 금속을 주전극층에 이용하고, 하기의 식 1의 조건을 만족시킴으로써 음속비(V2/V1)를 0.98 이하로 할 수 있다.

T≥0.00018e^0.002v+0.014: 식 1

조건 1) 및 2)는, 중앙영역의 듀티비가 0.4의 경우에 효과적으로 스퓨리어스를 억제할 수 있는 조건이다. 중앙영역의 듀티비가 0.4보다 작은 경우에는, 중앙영역의 음속(V1)이 듀티비(0.4)의 경우보다도 높아지므로, 상기의 조건 1) 및 2)를 만족시키는 금속을 주전극층에 이용함으로써, 음속비(V2/V1)를 0.98 이하로 할 수 있고, 스퓨리어스를 효과적으로 억제할 수 있다. 즉, 조건 1) 및 2)를 만족시키는 금속을 주전극층에 이용함으로써, 중앙영역의 듀티비는 0.3 이상 0.4 이하의 범위를 선택할 수 있다.

또한, 주전극층의 막두께가 지나치게 두꺼운 경우에는, IDT 전극의 형성이 곤란해지고, IDT 전극 상에 유전체막을 형성할 때에, 유전체막 중에 크랙이 발생하기 쉬워진다는 문제가 있다. 따라서, 주전극층의 막두께(T)는 T≤0.20λ로 하는 것이 바람직하다.

상술한 바와 같이, 중앙영역의 듀티비를 작게 할수록 중앙영역의 음속(V1)을 크게 할 수 있고, 음속비(V2/V1)를 작게 할 수 있다. 그로 인해, 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있다. 단, 듀티비를 지나치게 작게 하면, 제1 전극지 및 제2 전극지의 전기 저항이 지나치게 커져, 탄성파 장치의 삽입 손실이 커진다는 문제가 발생한다. 그 때문에, 중앙영역의 듀티비를 가능한 한 크게 하는 것이 바람직하다. 이로써, 탄성파 장치의 삽입 손실을 작게 할 수 있다. 이상의 것으로부터, 스퓨리어스의 억제와 삽입 손실을 작게 하는 것이 트레이드오프(trade-off)의 관계가 된다. 본 실시형태에서는 그 트레이드오프를 개선하고, 이들을 양립시키는 것이 가능해진다.

예를 들면, IDT 전극의 중앙영역의 듀티비를 0.45까지로 크게 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 경우에는 스퓨리어스를 효과적으로 억제할 수 있으며, 또한 IDT 전극의 전기 저항을 작게 할 수 있다. IDT 전극의 중앙영역의 듀티비를 0.45로 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 조건은 하기 3) 및 4)인 것을 본원 발명자들은 찾아냈다.

3) 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에, v≤2895m/s이다.

4) IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 주전극층의 막두께를 T로 했을 때에, 하기의 식 2를 만족시킨다.

T≥0.000029e^0.0032v+0.02: 식 2

IDT 전극의 중앙영역의 듀티비를 0.45로 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 조건은 상기 3) 및 4)인 것을 이하에서 나타낸다

우선, 도 8에 나타내는 바와 같이, 중앙영역의 듀티비를 0.45로 한 경우에, 음속비를 0.98 이하로 할 수 있는 금속 재료의 횡파 벌크파 음속(v)에 대한 조건은 v≤2895m/s이다. 한편, 중앙영역의 듀티비가 0.45보다도 작은 경우는, 중앙영역의 음속(V1)이 듀티비(0.45)의 경우보다도 높아지므로, 상기의 조건을 만족시키는 금속을 주전극층에 이용함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

그리고, 상기 3)의 조건을 만족시키는 금속에서는 듀티비가 0.45인 때에 음속이 최댓값이 되므로, 음속비(V2/V1)를 최솟값으로 하기 위해서는, V1을 듀티비 0.45인 때의 값으로 하고, V2를 듀티비 0.45 이상, 0.8 이하의 범위 내에서의 최솟값으로 한다.

한편, 상기 3)의 조건을 만족시키는 금속으로 이루어지는 주전극층의 막두께의 값에 의해, 듀티비 0.45인 때의 값 및 듀티비 0.45 이상, 0.8 이하의 범위 내에서의 최솟값은 다르다. 그 때문에, 하기에서 주전극층에 이용되는 재료와 주전극층의 막두께에 대해서, 음속비(V2/V1)가 0.98 이하가 되는 조건에 대해서 상세하게 검토한다.

중앙영역의 듀티비를 0.45로 하고, 저음속영역의 듀티비를 0.45 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한다. 이 경우, 주전극층이 Pt로 이루어질 때, 도 7에 나타내는 바와 같이, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께는 0.027λ이다.

동일하게, Au, Cu, Ta 등의 상기 3)을 만족시키는 금속을 주전극층에 이용한 경우에 대해서도, 도 7에 나타낸 관계와 동일한 관계를 구했다. 중앙영역의 듀티비를 듀티비 0.45, 제1 저음속영역 및 제2 저음속영역의 듀티비를 0.45 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한 경우에, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)를 구했다. 이 막두께(T)와, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)의 관계를 구했다.

도 10은 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.45이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.

도 10에 나타내는 플롯은 대략 하기의 식으로 나타내는 곡선 상에 위치한다.

T=0.000029e^0.0032v+0.02

이 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다. 한편, 중앙영역의 듀티비가 0.45보다도 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.45의 경우보다도 높아지므로, 상기의 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

따라서, 상기 3)을 만족시키는 금속을 주전극층으로서 이용하고, 하기 식 2의 조건을 만족시킴으로써 음속비(V2/V1)를 0.98 이하로 할 수 있다.

T≥0.000029e^0.0032v+0.02: 식 2

조건 3) 및 4)는, 중앙영역의 듀티비 0.45인 때에 효과적으로 스퓨리어스를 억제할 수 있는 조건이다. 중앙영역의 듀티비가 0.45보다 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.45의 경우보다도 높아지므로, 상기의 조건 3) 및 4)를 만족시키는 금속을 주전극층에 이용함으로써, 음속비(V2/V1)를 0.98 이하로 할 수 있고, 스퓨리어스를 효과적으로 억제할 수 있다. 즉, 조건 3) 및 4)를 만족시키는 금속을 주전극층에 이용함으로써, 중앙영역의 듀티비는 0.3 이상, 0.45 이하의 범위를 선택할 수 있다. 즉, 큰 듀티비를 선택하는 것이 가능해지므로, 전극지의 저항을 낮게 할 수 있고, 탄성파 장치의 삽입 손실을 작게 할 수 있다.

IDT 전극의 중앙영역의 듀티비를 0.50까지 크게 한 경우에는, IDT 전극의 전기 저항을 추가로 낮게 할 수 있고, 삽입 손실을 보다 작게 할 수 있다. IDT 전극의 중앙영역의 듀티비를 0.50으로 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 조건은 하기 5)와 6)인 것을 본원 발명자들은 찾아냈다.

5) 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에, v≤2491m/s이다.

6) IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 주전극층의 막두께를 T로 했을 때에, 하기의 식 3을 만족시킨다.

T≥0.000038e^0.0035v+0.025: 식 3

우선, 도 8에 나타내는 바와 같이, 중앙영역의 듀티비를 0.50으로 한 경우에, 음속비를 0.98 이하로 할 수 있는 금속 재료의 횡파 벌크파 음속(v)에 대한 조건은 v≤2491m/s이다. 한편, 중앙영역의 듀티비가 0.50보다도 작은 경우는, 중앙영역의 음속(V1)이 듀티비 0.50의 경우보다도 높아지므로, 상기의 조건을 만족시키는 금속을 주전극층에 이용함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

그리고, 상기 5)의 조건을 만족시키는 금속에서는 듀티비가 0.50인 때에 음속이 최댓값이 되므로, 음속비(V2/V1)를 최솟값으로 하기 위해서는, V1을 듀티비 0.50인 때의 값으로 하고, V2를 듀티비 0.5 이상, 0.8 이하의 범위 내에서의 최솟값으로 한다.

한편, 상기 5)의 조건을 만족시키는 금속으로 이루어지는 주전극층의 막두께의 값에 의해, 듀티비 0.50인 때의 값 및 듀티비 0.50 이상, 0.80 이하의 범위 내에서의 최솟값은 다르다. 그 때문에, 하기에서 주전극층에 이용되는 재료와 주전극층의 막두께에 대해서, 음속비(V2/V1)가 0.98 이하가 되는 조건에 대해서 상세하게 검토한다.

중앙영역의 듀티비를 0.50으로 하고, 저음속영역의 듀티비를 듀티비 0.50 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한다. 이 경우, 주전극층이 Pt로 이루어질 때, 도 7에 나타내는 바와 같이, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께는 0.04λ이다.

동일하게, Au, Ta 등의 상기 5)를 만족시키는 금속을 주전극층에 이용한 경우에 대해서도, 도 7에 나타낸 관계와 동일한 관계를 구했다. 중앙영역의 듀티비를 0.50, 제1 저음속영역 및 제2 저음속영역의 듀티비를 0.50 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한 경우에, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)를 구했다. 이 막두께(T)와, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)의 관계를 구했다.

도 11은 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.50이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.

도 11에 나타내는 플롯은 대략 하기의 식으로 나타내는 곡선 상에 위치한다.

T=0.000038e^0.0035v+0.025

이 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다. 한편, 중앙영역의 듀티비가 0.50보다도 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.50의 경우보다도 높아지므로, 상기의 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

따라서, 상기 5)를 만족시키는 금속을 주전극층으로서 이용하고, 하기 식 3의 조건을 만족시킴으로써 음속비(V2/V1)를 0.98 이하로 할 수 있다.

T≥0.000038e^0.0035v+0.025: 식 3

조건 5) 및 6)은, 중앙영역의 듀티비 0.5인 때에 효과적으로 스퓨리어스를 억제할 수 있는 조건이다. 중앙영역의 듀티비가 0.5보다 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.5의 경우보다도 높아지므로, 상기의 조건 5) 및 6)을 만족시키는 금속을 주전극층에 이용함으로써, 음속비(V2/V1)를 0.98 이하로 할 수 있고, 스퓨리어스를 효과적으로 억제할 수 있다. 즉, 조건 5) 및 6)을 만족시키는 금속을 주전극층에 이용함으로써, 중앙영역의 듀티비는 0.3 이상, 0.5 이하의 범위를 선택할 수 있다. 즉, 한층 더 큰 듀티비를 선택하는 것이 가능해지므로, 전극지의 저항을 한층 더 낮게 할 수 있고, 탄성파 장치의 삽입 손실을 추가로 작게 할 수 있다.

여기서, IDT 전극의 중앙영역의 듀티비를 크게 할수록 IDT 전극의 전기 저항을 낮게 할 수 있고, 삽입 손실을 작게 할 수 있다. 예를 들면, IDT 전극의 중앙영역의 듀티비를 0.525까지로 크게 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 경우에는 스퓨리어스를 효과적으로 억제할 수 있고, 또한 IDT 전극의 전기 저항을 한층 더 낮게 할 수 있다. IDT 전극의 중앙영역의 듀티비를 0.525로 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 조건은 하기 7) 및 8)인 것을 본원 발명자들은 찾아냈다.

7) 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에, v≤2289m/s이다.

8) IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 주전극층의 막두께를 T로 했을 때에, 하기의 식 4를 만족시킨다.

T≥0.000020e^0.0042v+0.030: 식 4

IDT 전극의 중앙영역의 듀티비를 0.525로 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 조건은 상기 7) 및 8)인 것을 이하에서 나타낸다.

우선, 도 8에 나타내는 바와 같이, 중앙영역의 듀티비를 0.525로 한 경우에, 음속비를 0.98 이하로 할 수 있는 금속 재료의 횡파 벌크파 음속(v)에 대한 조건은 v≤2289m/s이다. 한편, 중앙영역의 듀티비가 0.525보다도 작은 경우는, 중앙영역의 음속(V1)이 듀티비 0.525의 경우보다도 높아지므로, 상기의 조건을 만족시키는 금속을 주전극층에 이용함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

그리고, 상기 7)의 조건을 만족시키는 금속에서는 듀티비가 0.525인 때에 음속이 최댓값이 되므로, 음속비(V2/V1)를 최솟값으로 하기 위해서는 V1을 듀티비 0.525인 때의 값으로 하고, V2를 듀티비 0.525 이상, 0.8 이하의 범위 내에서의 최솟값으로 한다.

한편, 상기 7)의 조건을 만족시키는 금속으로 이루어지는 주전극층의 막두께의 값에 의해, 듀티비 0.525인 때의 값 및 듀티비 0.525 이상, 0.8 이하의 범위 내에서의 최솟값은 다르다. 그 때문에, 하기에서 주전극층에 이용되는 재료와 주전극층의 막두께에 대해서, 음속비(V2/V1)가 0.98 이하가 되는 조건에 대해서 상세하게 검토한다.

중앙영역의 듀티비를 0.525로 하고 저음속영역의 듀티비를 0.525 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한다. 이 경우, 주전극층이 Pt로 이루어질 때, 도 7에 나타내는 바와 같이, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께는 0.053λ이다.

동일하게, Au, Ta 등의 상기 7)을 만족시키는 금속을 주전극층에 이용한 경우에 대해서도, 도 7에 나타낸 관계와 동일한 관계를 구했다. 중앙영역의 듀티비를 듀티비 0.525, 제1 저음속영역 및 제2 저음속영역의 듀티비를 0.525 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한 경우에, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)를 구했다. 이 막두께(T)와, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)의 관계를 구했다.

도 12는 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.525이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.

도 12에 나타내는 플롯은 대략 하기의 식으로 나타내는 곡선 상에 위치한다.

T=0.000020e^0.0042v+0.030

이 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다. 한편, 중앙영역의 듀티비가 0.525보다도 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.525의 경우보다도 높아지므로, 상기의 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

따라서, 상기 7)을 만족시키는 금속을 주전극층으로서 이용하고, 하기 식 4의 조건을 만족시킴으로써, 음속비(V2/V1)를 0.98 이하로 할 수 있다.

T≥0.000020e^0.0042v+0.030: 식 4

조건 7) 및 8)은, 중앙영역의 듀티비 0.525인 때에 효과적으로 스퓨리어스를 억제할 수 있는 조건이다. 중앙영역의 듀티비가 0.525보다 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.525의 경우보다도 높아지므로, 상기의 조건 7) 및 8)을 만족시키는 금속을 주전극층에 이용함으로써, 음속비(V2/V1)를 0.98 이하로 할 수 있고, 스퓨리어스를 효과적으로 억제할 수 있다. 즉, 조건 7) 및 8)을 만족시키는 금속을 주전극층에 이용함으로써, 중앙영역의 듀티비는 0.3 이상, 0.525 이하의 범위를 선택할 수 있다. 즉, 한층 더 큰 듀티비를 선택하는 것이 가능해지므로, 전극지의 저항을 한층 더 낮게 할 수 있고, 탄성파 장치의 삽입 손실을 추가로 작게 할 수 있다.

여기서, IDT 전극의 중앙영역의 듀티비를 크게 할수록 IDT 전극의 전기 저항을 낮게 할 수 있고, 삽입 손실을 작게 할 수 있다. 예를 들면, IDT 전극의 중앙영역의 듀티비를 0.55까지로 크게 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 경우에는 스퓨리어스를 효과적으로 억제할 수 있고, 또한 IDT 전극의 전기 저항을 한층 더 낮게 할 수 있다. IDT 전극의 중앙영역의 듀티비를 0.55로 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 조건은 하기 9) 및 10)인 것을 본원 발명자들은 찾아냈다.

9) 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에, v≤2087m/s이다.

10) IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 하고, 파장(λ)에 의해 규격화된 주전극층의 막두께를 T로 했을 때에, 하기의 식 5를 만족시킨다.

T≥0.000017e^0.0048v+0.033: 식 5

IDT 전극의 중앙영역의 듀티비를 0.55로 하면서, 또한 음속비(V2/V1)가 0.98 이하가 되는 조건은 상기 9) 및 10)인 것을 이하에서 나타낸다.

우선, 도 8에 나타내는 바와 같이, 중앙영역의 듀티비를 0.55로 한 경우에, 음속비를 0.98 이하로 할 수 있는 금속 재료의 횡파 벌크파 음속(v)에 대한 조건은 v≤2087m/s이다. 한편, 중앙영역의 듀티비가 0.55보다도 작은 경우는, 중앙영역의 음속(V1)이 듀티비 0.55의 경우보다도 높아지므로, 상기의 조건을 만족시키는 금속을 주전극층에 이용함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

그리고, 상기 9)의 조건을 만족시키는 금속에서는 듀티비가 0.55인 때에 음속이 최댓값이 되므로, 음속비(V2/V1)를 최솟값으로 하기 위해서는 V1을 듀티비 0.55인 때의 값으로 하고, V2를 듀티비 0.55 이상, 0.8 이하의 범위 내에서의 최솟값으로 한다.

한편, 상기 9)의 조건을 만족시키는 금속으로 이루어지는 주전극층의 막두께의 값에 의해, 듀티비 0.55인 때의 값 및 듀티비 0.55 이상, 0.8 이하의 범위 내에서의 최솟값은 다르다. 그 때문에, 하기에서 주전극층에 이용되는 재료와 주전극층의 막두께에 대해서, 음속비(V2/V1)가 0.98 이하가 되는 조건에 대해서 상세하게 검토한다.

중앙영역의 듀티비를 0.55로 하고, 저음속영역의 듀티비를 0.55 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한다. 이 경우, 주전극층이 Pt로 이루어질 때, 도 7에 나타내는 바와 같이, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께는 0.090λ이다.

동일하게, Au 등의 상기 9)를 만족시키는 금속을 주전극층에 이용한 경우에 대해서도, 도 7에 나타낸 관계와 동일한 관계를 구했다. 중앙영역의 듀티비를, 듀티비 0.55, 제1 저음속영역 및 제2 저음속영역의 듀티비를 0.55 이상, 0.80 이하의 범위 내에서 음속이 가장 낮아지는 듀티비로 한 경우에, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)를 구했다. 이 막두께(T)와, 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)의 관계를 구했다.

도 13은 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속(v)과, 중앙영역에서의 듀티비가 0.55이며, 또한 음속비(V2/V1)가 0.98이 되는 주전극층의 막두께(T)의 관계를 나타내는 도면이다.

도 13에 나타내는 플롯은 대략 하기의 식으로 나타내는 곡선 상에 위치한다.

T=0.000017e^0.0048v+0.033

이 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 제1 저음속영역 및 제2 저음속영역과 중앙영역의 음속비(V2/V1)를 0.98 이하로 할 수 있다. 한편, 중앙영역의 듀티비가 0.55보다도 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.55의 경우보다도 높아지므로, 상기의 식으로 나타내는 막두께(T)보다도 주전극층의 막두께를 두껍게 함으로써, 동일하게 음속비(V2/V1)를 0.98 이하로 할 수 있다.

따라서, 상기 9)를 만족시키는 금속을 주전극층으로서 이용하고, 하기 식 5의 조건을 만족시킴으로써, 음속비(V2/V1)를 0.98 이하로 할 수 있다.

T≥0.000017e^0.0048v+0.033: 식 5

조건 9) 및 10)은, 중앙영역의 듀티비 0.55인 때에 효과적으로 스퓨리어스를 억제할 수 있는 조건이다. 중앙영역의 듀티비가 0.55보다 작은 경우에는, 중앙영역의 음속(V1)이 듀티비 0.55의 경우보다도 높아지므로, 상기의 조건 9) 및 10)을 만족시키는 금속을 주전극층에 이용함으로써, 음속비(V2/V1)를 0.98 이하로 할 수 있고, 스퓨리어스를 효과적으로 억제할 수 있다. 즉, 조건 9) 및 10)을 만족시키는 금속을 주전극층에 이용함으로써, 중앙영역의 듀티비는 0.3 이상, 0.55 이하의 범위를 선택할 수 있다. 즉, 한층 더 큰 듀티비를 선택하는 것이 가능해지므로, 전극지의 저항을 한층 더 낮게 할 수 있고, 탄성파 장치의 삽입 손실을 추가로 작게 할 수 있다.

상술한 바와 같이, 제1 실시형태에서는 IDT 전극은 주전극층 및 도전 보조 전극층의 적층체이다. 한편, IDT 전극은 주전극층을 가지고 있으면 되고, 적층 구조는 상기에 한정되지 않는다. IDT 전극의 적층 구조의 예를 이하에서, 제1 실시형태의 제1~3의 변형예에 의해 나타낸다.

도 14에 나타내는 제1 실시형태의 제1 변형예에서는 압전기판(2) 상에 밀착층(6a)이 마련되어 있다. 밀착층(6a) 상에 주전극층(6b)이 적층되어 있다. 밀착층(6a)은, 예를 들면, Ti 또는 NiCr로 이루어진다. 밀착층(6a)을 마련하고 있으므로, IDT 전극(13)의 압전기판(2)에 대한 밀착성을 높일 수 있다.

도 15에 나타내는 제1 실시형태의 제2 변형예에서의 IDT 전극(23)에서는, 압전기판(2) 측에서 밀착층(6a), 주전극층(6b) 및 밀착층(6e)이 이 순서로 적층되어 있다.

도 16에 나타내는 제1 실시형태의 제3 변형예에서의 IDT 전극(33)에서는, 압전기판(2) 측에서 밀착층(6a), 주전극층(6b), 확산 방지층(6c), 도전 보조 전극층(6d) 및 밀착층(6e)이 이 순서로 적층되어 있다. 확산 방지층(6c)은, 예를 들면, Ti로 이루어진다. 확산 방지층(6c)을 가짐으로써, 주전극층(6b)과 도전 보조 전극층(6d)의 사이에서의 상호 확산이 발생하기 어렵다. 따라서, IDT 전극(33)의 열화가 발생하기 어렵다.

여기서, 도 1에 나타내는 제1 실시형태에서는 제1 고음속영역 및 제2 고음속영역은, 제1 버스바(3a1)와 제1 에지영역(A2a)의 사이 및 제2 버스바(3b1)와 제2 에지영역(A2b)의 사이에 마련되어 있다. 한편, 제1 고음속영역 및 제2 고음속영역은 제1 버스바(3a1) 내 및 제2 버스바(3b1) 내에 마련되어 있어도 된다. 이를 하기의 제1 실시형태의 제4 변형예에서 나타낸다.

도 17은 제1 실시형태의 제4 변형예에서의 제1 버스바 부근을 나타내는 확대 평면도이다.

본 변형예에서는, 제1 버스바(53a1) 내에 복수개의 개구부(55)가 마련되어 있고, 제1 버스바(53a1)는 내측 버스바부(53A)와 중앙 버스바부(53B)와 외측 버스바부(53C)로 분류된다. 내측 버스바부(53A)는 제1 에지영역과 함께 제1 저음속영역으로서 기능하고, 중앙 버스바부(53B)가 제1 고음속영역으로서 기능한다. 여기서, 내측 버스바부(53A)에서의 음속을 V4, 중앙 버스바부(53B)에서의 음속을 V5, 외측 버스바부(53C)에서의 음속을 V6으로 했을 때, V5가 전 영역 중에서 가장 고음속이 된다. 음속이 V2~V4가 되는 영역이 저음속영역, 음속이 V5가 되는 영역이 고음속영역으로서 기능하므로, 각 영역의 음속관계는 V5>V1>(V2~V4의 평균)이 되고, 피스톤 모드가 성립한다.

상기와 같은 각 음속(V1~V6)의 관계를 도 17에 나타낸다. 도 17에서의 외측을 향함에 따라, 음속이 고속인 것을 나타낸다. 한편, 제2 버스바 측도 제1 버스바(53a1) 측과 동일하게 구성되어 있다.

그런데, 제1 실시형태에서는 압전체는 압전기판(2)이지만, 도 18에 나타내는 제1 실시형태의 제5 변형예와 동일하게, 압전체는 압전박막(42)이어도 된다. 예를 들면, 압전박막(42)의 IDT 전극(3)이 마련되어 있는 면과는 반대측의 면에는, 저음속막(43)이 마련되어 있어도 된다. 저음속막(43)의 압전박막(42) 측과는 반대측의 면에는, 고음속 부재(44)가 마련되어 있어도 된다.

여기서, 저음속막(43)이란, 압전박막(42)을 전파하는 탄성파의 음속보다도 전파하는 벌크파의 음속이 저속인 막이다. 저음속막(43)은, 예를 들면, 유리, 산화 규소, 산질화 규소, 산화 탄탈 또는 산화 규소에 불소, 탄소나 붕소를 더한 화합물을 주성분으로 하는 재료 등으로 이루어진다. 한편, 저음속막(43)의 재료는 상대적으로 저음속인 재료이면 된다.

고음속 부재(44)란, 압전박막(42)을 전파하는 탄성파의 음속보다도 전파하는 벌크파의 음속이 고속인 부재이다. 고음속 부재(44)는, 예를 들면, 질화 알루미늄, 산화 알루미늄, 탄화 규소, 산질화 규소, 규소, DLC막 또는 다이아몬드를 주성분으로 하는 재료 등으로 이루어진다. 한편, 고음속 부재(44)의 재료는 상대적으로 고음속인 재료이면 된다.

고음속 부재(44)는 고음속막이어도 되고, 혹은 고음속 기판이어도 된다. 이와 같이, 저음속막(43) 및 고음속 부재(44)를 가지는 경우, 탄성파의 에너지를 효과적으로 가둘 수 있다.

종래, 피스톤 모드에 의해 억제되는 고차의 횡모드에 의한 스퓨리어스 이외의 스퓨리어스가, 통과 대역 근방에 발생하는 것이 있었다. 예를 들면, 레일리파를 이용하는 탄성파 장치에 대해서는 SH파가 스퓨리어스가 되고, 러브파(Love wave) 등의 SH파를 이용하는 탄성파 장치에 대해서는 레일리파가 스퓨리어스가 된다.

이하에서 나타내는 제2 실시형태의 탄성파 장치에서는 고차의 횡모드에 의한 스퓨리어스에 더하여, 레일리파를 이용하는 경우에서 SH파에 의한 스퓨리어스를 억제할 수 있다.

제2 실시형태의 탄성파 장치는 압전기판이 LiNbO₃으로 이루어지고, 압전기판의 오일러 각(φ, θ, ψ)이 하기에서 나타내는 바와 같이 규정되어 있다. 또한, 산화 규소로 이루어지는 제1 유전체막이 형성되어 있다. 상기의 점 이외에서는, 제2 실시형태의 탄성파 장치는 도 1에 나타내는 제1 실시형태의 탄성파 장치(1)와 동일한 구성을 가진다. 한편, 제2 실시형태에서는 레일리파를 이용한다.

보다 구체적으로는, 제2 실시형태에서는 압전기판의 오일러 각(φ, θ, ψ)은 오일러 각(0°±5°, θ, 0°±10°)이다. 오일러 각(φ, θ, ψ)에서의 θ는 θ≥27°이다.

여기서, 주전극층의 재료의 밀도의 Pt의 밀도(ρ_Pt)에 대한 비를 r=ρ/ρ_Pt로 한다. 이 때, 압전기판(2)의 오일러 각(φ, θ, ψ)은 (0°±5°, {-0.054/(T×r-0.044)+31.33}°±1.5°, 0°±10°)이다. 그로 인해, 레일리파를 이용하는 경우에 문제가 되는 SH파에 의한 스퓨리어스를 한층 더 억제할 수 있다. 더하여, 제1 실시형태와 동일하게, 고차의 횡모드에 의한 스퓨리어스를 억제할 수 있다. 한편, 오일러 각(φ, θ, ψ)에서의 θ와 주전극층의 막두께(T)의 상기 관계식의 상세한 것은 후술한다.

이하에서, 제2 실시형태에서의 효과를 보다 상세하게 설명한다.

제2 실시형태에서 주전극층에 Pt를 이용하고, 임피던스 주파수 특성 및 리턴 손실을 측정했다. 여기서, 주파수를, 공진 주파수를 1로 하는 규격화 주파수로 했다. 한편, 조건은 이하와 같다.

압전기판: 재료 LiNbO₃, 오일러 각(0°, 30°, 0°)

주전극층: 재료 Pt, 막두께 0.085λ

도전 보조 전극층: 재료 Al, 막두께 0.08λ

제1 유전체막: 재료 SiO₂, 막두께 0.30λ

제2 유전체막: 재료 SiN, 막두께 0.01λ

중앙영역의 듀티비: 0.50

사용하는 탄성파: 레일리파

추가로, 압전기판의 오일러 각(φ, θ, ψ)에서의 θ가 제2 실시형태의 범위 외인, 비교예에서의 임피던스 주파수 특성 및 리턴 손실을 측정했다. 한편, 조건은 이하와 같다. 비교예는 IDT 전극의 막 구성은 제2 실시형태와 동일하지만, 압전기판의 오일러 각을 종래 레일리파를 이용하는 탄성파 장치에서의 조건으로 한 것이다.

압전기판: 재료 LiNbO₃, 오일러 각(0°, 38°, 0°)

주전극층: 재료 Pt, 막두께 0.085λ

도전 보조 전극층: 재료 Al, 막두께 0.08λ

제1 유전체막: 재료 SiO₂, 막두께 0.30λ

제2 유전체막: 재료 SiN, 막두께 0.01λ

중앙영역의 듀티비: 0.50

사용하는 탄성파: 레일리파

도 19는 제2 실시형태에 따른 탄성파 장치의 임피던스 주파수 특성을 나타내는 도면이다. 도 20은 제2 실시형태에 따른 탄성파 장치의 리턴 손실을 나타내는 도면이다. 도 21은 비교예의 탄성파 장치의 임피던스 주파수 특성을 나타내는 도면이다. 도 22는 비교예의 탄성파 장치의 리턴 손실을 나타내는 도면이다.

도 21 및 도 22에 나타내는 바와 같이, 비교예에서는 공진 주파수보다도 저영역 측에 큰 스퓨리어스가 발생하고 있는 것을 알 수 있다. 이 스퓨리어스는 SH파에 의한 것이다.

이에 반해, 도 19 및 도 20에 나타내는 바와 같이, 제2 실시형태에서는 SH파에 의한 스퓨리어스가 억제되어 있는 것을 알 수 있다. SH파의 전기기계 결합계수는 압전기판의 오일러 각(φ, θ, ψ)에서의 θ의 값이나, IDT 전극의 주전극층의 두께 등에 의해 다르다. 제2 실시형태에서는 오일러 각(φ, θ, ψ)을 상기 범위 내로 함으로써, SH파의 전기기계 결합계수를 대략 0으로 할 수 있다. 따라서, SH파에 의한 스퓨리어스를 효과적으로 억제할 수 있다. 한편, 도 19 및 도 20에 나타내는 바와 같이, 고차의 횡모드에 의한 스퓨리어스가 대략 발생하고 있지 않은 것도 알 수 있다.

오일러 각(φ, θ, ψ)에서의 θ와 주전극층의 막두께(T)의 상기 관계식은 이하와 같이 구했다. 압전기판의 오일러 각(φ, θ, ψ)에서의 θ의 값을 변화시킨 경우에, SH파의 전기기계 결합계수가 0이 되는 주전극층의 막두께를 구했다. 이 θ의 값 및 주전극층의 막두께를 하기의 표 2에 나타낸다. 한편, 주전극층에는 Pt를 이용했다.

상기 표 2에 나타내는 압전기판의 오일러 각(φ, θ, ψ)에서의 θ와 주전극층의 막두께의 관계는, 하기의 식에 의해 나타낸다. 한편, 주전극층에 Pt를 이용한 경우의 주전극층의 막두께를 T_Pt로 한다.

θ=-0.054/(T_Pt-0.044)+31.33

한편, 표 2에서 Pt로 이루어지는 주전극층의 막두께가 비교적 얇고, 오일러 각(φ, θ, ψ)에서의 θ가 비교적 작은 조건에서는, 주전극층의 막두께의 변화에 대하여 SH파의 전기기계 결합계수가 0이 되는 θ의 값이 크게 변화되고 있다. 이에 반해, 주전극층의 막두께가 비교적 두껍고, 상기 θ가 비교적 큰 조건에서는, 주전극층의 막두께의 변화에 대하여 SH파의 전기기계 결합계수가 0이 되는 θ의 값의 변화는 지극히 작다. 즉, 상기 θ의 값이 비교적 작은 조건에서는, 제조시의 편차 등에 의한 주전극층의 두께의 변동에 대하여, SH파의 전기기계 결합계수의 크기의 변동이 크고, SH파에 의한 스퓨리어스의 크기의 변동도 커진다. 따라서, 오일러 각(φ, θ, ψ)에서의 θ는 θ≥27°의 범위로 하는 것이 바람직하다.

주전극층에 Pt 이외의 금속을 이용하는 경우에는, 주전극층의 막두께(T)를 주전극층의 재료의 밀도(ρ)의 Pt의 밀도(ρ_Pt)에 대한 비(r)=ρ/ρ_Pt를 이용하여 환산한 막두께로 하면 되는 것을 알고 있다. 즉, 주전극층에 Pt 이외의 금속을 이용했다고 해도, SH파의 전기기계 결합계수가 0이 될 때의, 오일러 각(φ, θ, ψ)에서의 θ와 주전극층의 막두께(T)의 관계를, 하기의 식에 의해 나타낼 수 있다.

θ=-0.054/(T×r-0.044)+31.33

한편, 오일러 각(φ, θ, ψ)에서의 θ가 {-0.054/(T×r-0.044)+31.33}°± 1.5°의 범위 내에서도, SH파의 전기기계 결합계수를 0에 가까운 값으로 할 수 있다. 따라서, SH파에 의한 스퓨리어스를 효과적으로 억제할 수 있다.

도 23은 제2 실시형태에서의 압전기판의 오일러 각(φ, θ, ψ)에서의 θ의 범위를 나타내는 도면이다. 도 23에서 실선은 θ=-0.054/(T×r-0.044)+31.33의 관계를 나타낸다. 각 파선은 θ={-0.054/(T×r-0.044)+31.33}+1.5 및 θ={-0.054/(T×r-0.044)+31.33}-1.5의 관계를 각각 나타낸다. 각 일점쇄선은 T×r=0.10(λ) 및 θ=27°를 각각 나타낸다.

제2 실시형태에서는 오일러 각(φ, θ, ψ)에서의 θ는 도 23 중의 파선 및 일점쇄선으로 둘러싸인 범위 내의 값이다. 상술한 바와 같이, θ가 {-0.054/(T×r-0.044)+31.33}°±1.5°의 범위 내이기 때문에, SH파에 의한 스퓨리어스를 효과적으로 억제할 수 있다. 제2 실시형태에서는 θ≥27°이기 때문에, SH파에 의한 스퓨리어스를 안정적으로 억제할 수 있다. 더하여, T×r≤0.10(λ)이기 때문에, 제조시에서 IDT 전극을 알맞게 형성할 수 있으며, 또한 유전체막 중에 크랙이 발생하기 어렵다.

본 발명은, 상술한 바와 같이, 음속비(V2/V1)를 0.98 이하로 한 경우에 스퓨리어스를 효과적으로 억제할 수 있는 것을 분명하게 한 발명이기도 하다.

특허문헌 1에서는 음속비(V2/V1)에 관한 기재는 없다. 그리고, 특허문헌 1의 구성에서는 음속비(V2/V1)에 의해서는 스퓨리어스가 나와버릴 경우가 있지만, 본 발명은 음속비(V2/V1)를 0.98 이하로 함으로써, 스퓨리어스를 효과적으로 억제할 수 있는 것이다.

그리고, 상기 조건은 도 1의 구성이어도 성립하고 도 17의 구성이어도 성립한다.

또한, 상기 조건은 제1, 제2 에지영역에서의 듀티비를 중앙영역에서의 듀티비보다 크게 함으로써 제1, 제2 저음속영역을 형성하는 방법뿐만 아니라, 제1, 제2 전극지 상에 유전체 또는 금속으로 이루어지는 질량 부가막을 적층함으로써 저음속영역을 형성하는 방법에서도 성립한다.

제1, 제2 실시형태 및 제1 실시형태의 제1~제4 변형예에서는, 탄성파 장치가 1포트형의 탄성파 공진자인 예를 나타냈다. 한편, 본 발명은 상기 이외의 탄성파 장치에도 알맞게 적용할 수 있다.

상기 탄성파 장치는 고주파 프론트 엔드 회로의 듀플렉서 등으로서 이용할 수 있다. 이 예를 하기에서 설명한다.

도 24는 고주파 프론트 엔드 회로를 가지는 통신 장치의 구성도이다. 한편, 같은 도면에는, 고주파 프론트 엔드 회로(230)와 접속되는 각 구성 요소, 예를 들면, 안테나 소자(202)나 RF 신호 처리 회로(RFIC)(203)도 함께 도시되어 있다. 고주파 프론트 엔드 회로(230) 및 RF 신호 처리 회로(203)는 통신 장치(240)를 구성하고 있다. 한편, 통신 장치(240)는 전원, CPU나 디스플레이를 포함하고 있어도 된다.

고주파 프론트 엔드 회로(230)는 스위치(225)와, 듀플렉서(201A, 201B)와, 필터(231, 232)와, 로우노이즈앰프 회로(214, 224)와, 파워앰프 회로(234a, 234b, 244a, 244b)를 포함한다. 한편, 도 24의 고주파 프론트 엔드 회로(230) 및 통신 장치(240)는 고주파 프론트 엔드 회로 및 통신 장치의 일례로서, 이 구성에 한정되는 것은 아니다.

듀플렉서(201A)는 필터(211, 212)를 가진다. 듀플렉서(201B)는 필터(221, 222)를 가진다. 듀플렉서(201A, 201B)는 스위치(225)를 개재하여 안테나 소자(202)에 접속된다. 한편, 상기 탄성파 장치는 듀플렉서(201A, 201B)여도 되고, 필터(211, 212, 221, 222)여도 된다. 상기 탄성파 장치는 듀플렉서(201A, 201B)나, 필터(211, 212, 221, 222)를 구성하는 탄성파 공진자여도 된다.

추가로, 상기 탄성파 장치는, 예를 들면, 3개의 필터 안테나 단자가 공통화된 트리플렉서나, 6개의 필터 안테나 단자가 공통화된 헥사플렉서 등, 3 이상의 필터를 포함하는 멀티플렉서에 대해서도 적용할 수 있다.

즉, 상기 탄성파 장치는 탄성파 공진자, 필터, 듀플렉서, 3 이상의 필터를 포함하는 멀티플렉서를 포함한다. 그리고, 상기 멀티플렉서는 송신 필터 및 수신 필터의 쌍방을 포함하는 구성에 한하지 않고, 송신 필터만, 또는 수신 필터만을 포함하는 구성이어도 상관없다.

스위치(225)는 제어부(도시하지 않음)로부터의 제어 신호에 따라, 안테나 소자(202)와 소정의 밴드에 대응하는 신호 경로를 접속하고, 예를 들면, SPDT(Single Pole Double Throw)형의 스위치에 의해 구성된다. 한편, 안테나 소자(202)와 접속되는 신호 경로는 하나에 한하지 않고, 복수개여도 된다. 즉, 고주파 프론트 엔드 회로(230)는 캐리어 어그리게이션(carrier aggregation)에 대응하고 있어도 된다.

로우노이즈앰프 회로(214)는 안테나 소자(202), 스위치(225) 및 듀플렉서(201A)를 경유한 고주파 신호(여기서는 고주파 수신 신호)를 증폭하고, RF 신호 처리 회로(203)로 출력하는 수신 증폭 회로이다. 로우노이즈앰프 회로(224)는 안테나 소자(202), 스위치(225) 및 듀플렉서(201B)를 경유한 고주파 신호(여기서는 고주파 수신 신호)를 증폭하고, RF 신호 처리 회로(203)로 출력하는 수신 증폭 회로이다.

파워앰프 회로(234a, 234b)는 RF 신호 처리 회로(203)로부터 출력된 고주파 신호(여기서는 고주파 송신 신호)를 증폭하고, 듀플렉서(201A) 및 스위치(225)를 경유하여 안테나 소자(202)에 출력하는 송신 증폭 회로이다. 파워앰프 회로(244a, 244b)는 RF 신호 처리 회로(203)로부터 출력된 고주파 신호(여기서는 고주파 송신 신호)를 증폭하고, 듀플렉서(201B) 및 스위치(225)를 경유하여 안테나 소자(202)에 출력하는 송신 증폭 회로이다.

RF 신호 처리 회로(203)는 안테나 소자(202)로부터 수신 신호 경로를 통해 입력된 고주파 수신 신호를, 다운 컨버전(down-conversion) 등에 의해 신호 처리하고, 상기 신호 처리하여 생성된 수신 신호를 출력한다. 또한, RF 신호 처리 회로(203)는 입력된 송신 신호를 업 컨버팅(up-converting) 등에 의해 신호 처리하고, 상기 신호 처리하여 생성된 고주파 송신 신호를 파워앰프 회로(234b 또는 244b)로 출력한다. RF 신호 처리 회로(203)는, 예를 들면, RFIC이다. 한편, 통신 장치는 BB(베이스밴드)IC를 포함하고 있어도 된다. 이 경우, BBIC는 RFIC로 처리된 수신 신호를 신호 처리한다. 또한, BBIC는 송신 신호를 신호 처리하고, RFIC에 출력한다. BBIC로 처리된 수신 신호나, BBIC가 신호 처리하기 전의 송신 신호는, 예를 들면, 화상 신호나 음성 신호 등이다. 한편, 고주파 프론트 엔드 회로(230)는 상술한 각 구성 요소의 사이에, 다른 회로 소자를 포함하고 있어도 된다.

한편, 고주파 프론트 엔드 회로(230)는 상기 듀플렉서(201A, 201B)를 대신하여, 듀플렉서(201A, 201B)의 변형예에 따른 듀플렉서를 포함하고 있어도 된다.

한편, 통신 장치(240)에서의 필터(231, 232)는 로우노이즈앰프 회로(214, 224) 및 파워앰프 회로(234a, 234b, 244a, 244b)를 개재하지 않고, RF 신호 처리 회로(203)와 스위치(225)의 사이에 접속되어 있다. 필터(231, 232)도 듀플렉서(201A, 201B)와 동일하게, 스위치(225)를 개재하여 안테나 소자(202)에 접속된다.

이상과 같이 구성된 고주파 프론트 엔드 회로(230) 및 통신 장치(240)에 의하면, 본 발명의 탄성파 장치인 탄성파 공진자, 필터, 듀플렉서, 3 이상의 필터를 포함하는 멀티플렉서 등을 포함함으로써, 고차의 횡모드에 의한 스퓨리어스를 효과적으로 억제할 수 있다.

이상, 본 발명의 실시형태에 따른 탄성파 장치, 고주파 프론트 엔드 회로 및 통신 장치에 대해서, 실시형태 및 그 변형예를 들어 설명했지만, 상기 실시형태 및 변형예에서의 임의의 구성 요소를 조합하여 실현되는 다른 실시형태나, 상기 실시형태에 대하여 본 발명의 주지를 일탈하지 않는 범위에서 당업자가 생각해내는 각종 변형을 실시하여 얻어지는 변형예나, 본 발명에 따른 고주파 프론트 엔드 회로 및 통신 장치를 내장한 각종 기기도 본 발명에 포함된다.

본 발명은 탄성파 공진자, 필터, 듀플렉서, 멀티밴드시스템에 적용할 수 있는 멀티플렉서, 프론트 엔드 회로 및 통신 장치로서, 휴대 전화기 등의 통신 기기에 널리 이용할 수 있다.

1: 탄성파 장치 2: 압전기판
3: IDT 전극 3a1, 3b1: 제1, 제2 버스바
3a2, 3b2: 제1, 제2 전극지 3a3, 3b3: 폭광부
4, 5: 반사기 6a: 밀착층
6b: 주전극층 6c: 확산 방지층
6d: 도전 보조 전극층 6e: 밀착층
7, 8: 제1, 제2 유전체막 13, 23, 33: IDT 전극
42: 압전박막 43: 저음속막
44: 고음속 부재 53a1: 제1 버스바
53A: 내측 버스바부 53B: 중앙 버스바부
53C: 외측 버스바부 55: 개구부
201A, 201B: 듀플렉서 202: 안테나 소자
203: RF 신호 처리 회로 211, 212: 필터
214: 로우노이즈앰프 회로 221, 222: 필터
224: 로우노이즈앰프 회로 225: 스위치
230: 고주파 프론트 엔드 회로 231, 232: 필터
234a, 234b: 파워앰프 회로 240: 통신 장치
244a, 244b: 파워앰프 회로

Claims

압전체와,
상기 압전체 상에 마련되어 있으며, 주전극층을 가지는 IDT 전극을 포함하고,
상기 IDT 전극이 서로 대향하고 있는 제1 버스바(busbar) 및 제2 버스바와, 상기 제1 버스바에 일단(一端)이 접속된 복수개의 제1 전극지(電極指)와, 상기 제2 버스바에 일단이 접속되며 또한 상기 복수개의 제1 전극지와 서로 맞물려있는(interdigitating) 복수개의 제2 전극지를 가지고,
상기 복수개의 제1 전극지와 상기 복수개의 제2 전극지가 탄성파 전파 방향에서 서로 겹쳐있는 부분인 교차영역을 가지며,
상기 복수개의 제1 전극지가 연장되는 방향 또는 상기 복수개의 제2 전극지가 연장되는 방향을 길이 방향으로 한 경우에, 상기 교차영역이 상기 길이 방향에서의 상기 제1 전극지 및 상기 제2 전극지의 중앙에 위치하고 있는 중앙영역과, 상기 길이 방향에서 상기 제1 버스바 측으로 상기 중앙영역의 외측(外側)에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제1 저음속영역과, 상기 길이 방향에서 상기 제2 버스바 측으로 상기 중앙영역의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제2 저음속영역을 가지고,
상기 길이 방향에서 상기 제1 버스바 측으로 상기 제1 저음속영역의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제1 고음속영역과, 상기 길이 방향에서 상기 제2 버스바 측으로 상기 제2 저음속영역의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제2 고음속 영역이 마련되어 있고,
상기 제1 저음속영역 및 상기 제2 저음속영역에서의 듀티비가 상기 중앙영역에서의 듀티비보다 크며,
상기 주전극층의 주성분인 금속 중을 전파하는 횡파 벌크파의 음속을 v(m/s)로 했을 때에 v≤3299m/s이고,
상기 IDT 전극의 전극지 피치에 의해 규정되는 파장을 λ로 하며, 상기 파장(λ)에 의해 규격화된 상기 주전극층의 막두께를 T로 했을 때에, 하기의 식 1
T≥0.00018e^0.002v+0.014: 식 1
을 만족시키는 탄성파 장치.
제1항에 있어서,
상기 IDT 전극이 상기 주전극층을 포함하는 복수개의 층으로 이루어지는 탄성파 장치.
제1항에 있어서,
상기 주전극층이 Au, Pt, Ta, Cu, Ni 및 Mo 중 1종을 주성분으로 하는 탄성파 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 IDT 전극에서 v≤2895m/s이며, 또한 하기의 식 2
T≥0.000029e^0.0032v+0.02: 식 2
를 만족시키는 탄성파 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 IDT 전극에서 v≤2491m/s이며, 또한 하기의 식 3
T≥0.000038e^0.0035v+0.025: 식 3
을 만족시키는 탄성파 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 IDT 전극에서 v≤2289m/s이며, 또한 하기의 식 4
T≥0.000020e^0.0042v+0.03: 식 4
를 만족시키는 탄성파 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 IDT 전극에서 v≤2087m/s이며, 또한 하기의 식 5
T≥0.000017e^0.0048v+0.033: 식 5
를 만족시키는 탄성파 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 압전체가 LiNbO₃으로 이루어지고, 상기 압전체의 오일러 각(φ, θ, ψ)이 오일러 각(0°±5°, θ, 0°±10°)이며,
상기 압전체의 상기 오일러 각(φ, θ, ψ)에서의 θ가 θ≥27°이고,
상기 오일러 각(φ, θ, ψ)이, 상기 주전극층의 재료의 밀도(ρ)의 Pt의 밀도(ρ_Pt)에 대한 비를 r=ρ/ρ_Pt로 했을 때에, (0°±5°, {-0.054/(T×r-0.044)+31.33}°±1.5°, 0°±10°)이며, 또한 T×r≤0.10인 탄성파 장치.
제1항 내지 제3항 중 어느 한 항에 있어서,
상기 IDT 전극의 상기 제1 버스바 및 상기 제2 버스바에 개구부가 마련되어 있고, 상기 제1, 제2 버스바에 있어서 상기 개구부보다도 상기 길이 방향에서 상기 중앙영역 측에 위치하고 있는 부분이 내측(內側) 버스바부가 되며, 상기 내측 버스바부와 상기 개구부를 사이에 두고 대향하고 있는 부분이 외측 버스바부가 되고, 상기 제1 버스바에서 상기 내측 버스바부가 저음속영역이며, 상기 개구부가 마련되어 있는 영역이 상기 제1 고음속영역이고, 상기 제2 버스바에서 상기 내측 버스바부가 저음속영역이며, 상기 개구부가 마련되어 있는 영역이 상기 제2 고음속영역인 탄성파 장치.
압전체와,
상기 압전체 상에 마련되어 있으며, 주전극층을 가지는 IDT 전극을 포함하고,
상기 IDT 전극이 서로 대향하고 있는 제1 버스바 및 제2 버스바와, 상기 제1 버스바에 일단이 접속된 복수개의 제1 전극지와, 상기 제2 버스바에 일단이 접속되며 또한 상기 복수개의 제1 전극지와 서로 맞물려 있는 복수개의 제2 전극지를 가지고,
상기 복수개의 제1 전극지와 상기 복수개의 제2 전극지가 탄성파 전파 방향에서 서로 겹쳐있는 부분인 교차영역을 가지며,
상기 복수개의 제1 전극지가 연장되는 방향 또는 상기 복수개의 제2 전극지가 연장되는 방향을 길이 방향으로 한 경우에, 상기 교차영역이 상기 길이 방향에서의 상기 제1 전극지 및 상기 제2 전극지의 중앙에 위치하고 있는 중앙영역과, 상기 길이 방향으로서 상기 제1 버스바 측으로 상기 중앙영역의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제1 저음속영역과, 상기 길이 방향으로서 상기 제2 버스바 측으로 상기 중앙영역의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 저속인 제2 저음속영역을 가지고,
상기 길이 방향에서 상기 제1 버스바 측으로 상기 제1 저음속영역의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제1 고음속영역과, 상기 길이 방향에서 상기 제2 버스바 측으로 상기 제2 저음속영역의 외측에 배치되며 또한 상기 중앙영역보다도 음속이 고속인 제2 고음속영역이 마련되어 있고,
상기 중앙영역에서의 음속을 V1, 상기 제1 저음속영역 및 상기 제2 저음속영역에서의 음속을 V2로 했을 때에, V2/V1≤0.98인 탄성파 장치.
제1항 또는 제10항에 있어서,
상기 압전체 상에 상기 IDT 전극을 덮도록 마련되어 있는 유전체막을 추가로 포함하는 탄성파 장치.
제1항 또는 제10항에 기재된 탄성파 장치와,
파워앰프를 포함하는 고주파 프론트 엔드 회로.
제12항에 기재된 고주파 프론트 엔드 회로와,
RF 신호 처리 회로를 포함하는 통신 장치.