KR102157009B1 - 광반도체 장치 및 광반도체 장치의 제조 방법 - Google Patents

광반도체 장치 및 광반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR102157009B1
KR102157009B1 KR1020197005904A KR20197005904A KR102157009B1 KR 102157009 B1 KR102157009 B1 KR 102157009B1 KR 1020197005904 A KR1020197005904 A KR 1020197005904A KR 20197005904 A KR20197005904 A KR 20197005904A KR 102157009 B1 KR102157009 B1 KR 102157009B1
Authority
KR
South Korea
Prior art keywords
metal layer
window member
package substrate
metal
size
Prior art date
Application number
KR1020197005904A
Other languages
English (en)
Other versions
KR20190032562A (ko
Inventor
히로야스 이치노쿠라
히사노리 이시구로
켄타 우라
Original Assignee
니기소 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니기소 가부시키가이샤 filed Critical 니기소 가부시키가이샤
Publication of KR20190032562A publication Critical patent/KR20190032562A/ko
Application granted granted Critical
Publication of KR102157009B1 publication Critical patent/KR102157009B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

광반도체 장치(10)는, 상면(31)으로 개구되는 요부(34)를 구비하는 패키지 기판(30); 요부(34)에 수용되는 발광 소자(20); 요부(34)의 개구를 덮도록 배치되는 윈도우 부재(40); 및 패키지 기판(30)과 윈도우 부재(40) 사이를 밀봉하는 밀봉 구조(50)를 구비한다. 밀봉 구조(50)는, 패키지 기판(30)의 상면(32)에 프레임 형태로 마련되는 제1금속층(51)과, 윈도우 부재(40)의 내면(44)에 프레임 형태로 마련되는 제2금속층(52)과, 제1금속층(51)과 제2금속층(52) 사이에 마련되는 금속 접합부(53)를 구비하고, 제1금속층(51) 및 제2금속층(52) 중의 어느 하나가 마련되는 영역 내에 제1금속층(51) 및 제2금속층(52) 중의 다른 하나의 전체가 위치하도록 구성된다.

Description

광반도체 장치 및 광반도체 장치의 제조 방법
본 발명은, 광반도체 장치에 관한 것으로서, 특히, 광반도체 소자를 구비하는 광반도체 장치에 관한 것이다.
최근, 청색광을 출력하는 발광 다이오드나 레이저 다이오드 등의 반도체 발광 소자가 실용화되어 있고, 더욱이 파장이 짧은 심자외광을 출력하는 발광 소자의 개발이 진행되고 있다. 심자외광은 높은 살균 능력을 구비하기 때문에, 심자외광을 출력할 수 있는 반도체 발광 소자는, 의료나 식품 가공의 현장에 있어서의 무수은 살균용 광원으로서 주목 받고 있다. 또한, 출력 파장을 막론하고, 보다 발광 강도가 높은 반도체 발광 소자의 개발이 진행되고 있다.
발광 소자는, 외부 환경으로부터 소자를 보호하기 위한 패키지 내에 수용된다. 예를 들면, 발광 소자가 실장되는 기판과, 그 기판 상에 배치되는 유리 커버를 공융 접합하는 것에 의해 발광 소자가 밀봉된다. 이 때, 기판 및 유리 커버의 재료로서 선팽창 계수가 가능한 한 근사한 재료가 선정된다(예를 들면, 특허문헌 1 참조).
일본국 공개특허공보 2012-69977호 공보
발광 소자를 수용하는 패키지의 윈도우 부재는, 발광 파장의 투과율이 높은 재료인 것이 바람직하지만, 발광 소자의 발광 파장에 따라서는 선택 가능한 윈도우 부재의 재료가 한정되어버린다. 그 결과, 공융 접합하는 패키지 기판과 윈도우 부재의 열팽창 계수를 근사시키기가 어려울 지도 모른다. 패키지 기판 및 윈도우 부재에 열팽창 계수가 상이한 재료를 사용하는 경우에도 신뢰성이 높은 밀봉 구조를 얻을 수 있는 것이 바람직하다.
본 발명은 이와 같은 과제를 해결하기 위한 것으로서, 그 예시적인 일 목적은, 광반도체 소자를 구비하는 광반도체 장치의 신뢰성을 높이는 기술을 제공하는 것에 있다.
본 발명의 일 실시예에 따른 광반도체 장치는, 상면으로 개구되는 요부를 구비하는 패키지 기판; 요부에 수용되는 광반도체 소자; 요부의 개구를 덮도록 배치되는 윈도우 부재; 및 패키지 기판과 윈도우 부재 사이를 밀봉하는 밀봉 구조를 구비한다. 밀봉 구조는, 패키지 기판의 상면에 프레임 형태로 마련되는 제1금속층과, 윈도우 부재의 내면에 프레임 형태로 마련되는 제2금속층과, 제1금속층과 제2금속층 사이에 마련되는 금속 접합부를 구비하고, 제1금속층 및 제2금속층 중의 어느 하나가 마련되는 영역 내에 제1금속층 및 제2금속층 중의 다른 하나의 전체가 위치하도록 구성된다.
이 실시예에 의하면, 상대적으로 넓은 한쪽의 금속층의 영역 내에 상대적으로 좁은 다른 한쪽의 금속층의 전체가 위치하도록 구성되기 때문에, 한쪽의 금속층과 다른 한쪽의 금속층이 어긋나게 배치되는 경우에 비해 양쪽의 금속층이 중첩되는 범위를 크게 할 수 있다. 이에 의해, 양쪽의 금속층이 중첩되어 접합되는 범위를 크게 하여 밀봉성을 높일 수 있다. 또한, 양쪽의 금속층이 중첩되는 범위를 크게 하는 것에 의해, 어느 한쪽의 금속층에 따라 금속 접합부가 얇게 필렛 형태로 형성되는 범위를 작게 할 수 있다. 이에 의해, 열팽창 계수의 차이에 기인하는 응력이 얇은 필렛에 집중하여 윈도우 부재에 균열이나 결함이 발생하는 것을 방지할 수 있다.
밀봉 구조는, 제1금속층이 마련되는 영역 내에 제2금속층의 전체가 위치하도록 구성되어도 좋다.
밀봉 구조는, 제2금속층을 낀 양측에 금속 접합부가 위치하도록 구성되어도 좋다.
제1금속층의 외형 크기는 제2금속층의 외형 크기보다 크고, 제1금속층의 내형 크기는 제2금속층의 내형 크기보다 작고, 제1금속층과 제2금속층의 내형 크기 차이는 제1금속층과 제2금속층의 외형 크기 차이보다 크다.
제1금속층의 외형 크기와 내형 크기의 차이는, 제2금속층의 외형 크기와 내형 크기의 차이 2배 이상이어도 좋다.
윈도우 부재는, 패키지 기판보다 열팽창 계수가 작은 재료로 구성되어도 좋다.
광반도체 소자는 심자외광을 발광하는 발광 소자이고, 윈도우 부재는 석영 유리로 구성되고, 금속 접합부는 금-주석(AuSn)을 포함해도 좋다.
본 발명의 다른 실시예는, 광반도체 장치의 제조 방법이다. 이 방법은, 상면으로 개구되는 요부를 구비하는 패키지 기판이고, 상면에 프레임 형태의 제1금속층이 마련되는 패키지 기판의 요부에 광반도체 소자를 수용하는 스텝; 내면에 프레임 형태의 제2금속층이 마련되는 윈도우 부재를 요부의 개구를 덮도록 배치하는 스텝; 및 제1금속층과 제2금속층 사이에 배치되는 금속 접합재를 가열하여 패키지 기판과 윈도우 부재 사이를 밀봉하는 스텝을 포함한다. 배치하는 스텝은, 제1금속층 및 제2금속층 중의 어느 하나가 마련되는 영역 내에 제1금속층 및 제2금속층 중의 다른 하나의 전체가 위치하도록 위치 맞춤하는 스텝을 포함한다.
이 실시예에 의하면, 상대적으로 넓은 한쪽의 금속층의 영역 내에 상대적으로 좁은 다른 한쪽의 금속층의 전체가 위치하도록 위치 맞춤되기 때문에, 한쪽의 금속층과 다른 한쪽의 금속층이 어긋나게 배치되는 경우에 비해 양쪽의 금속층이 중첩되는 범위를 크게 할 수 있다. 이에 의해, 양쪽의 금속층이 중첩되어 접합되는 범위를 크게 하여 밀봉성을 높일 수 있다. 또한, 양쪽의 금속층이 중첩되는 범위를 크게 하는 것에 의해, 어느 한쪽의 금속층에 따라 금속 접합부가 얇게 필렛 형태로 형성되는 범위를 작게 할 수 있다. 이에 의해, 열팽창 계수의 차이에 기인하는 응력이 얇은 필렛에 집중하여 윈도우 부재에 균열이나 결함이 발생하는 것을 방지할 수 있다.
밀봉하는 스텝은, 패키지 기판과 윈도우 부재 사이에서 하중을 가하면서 금속 접합재를 가열하는 스텝을 포함해도 좋다.
밀봉하는 스텝은, 금속 접합재의 가열 후에 패키지 기판과 윈도우 부재 사이에서 하중을 가하면서 금속 접합재를 냉각하는 스텝을 포함해도 좋다.
금속 접합재는, 제1금속층 또는 제2금속층에 대응한 프레임 형상을 구비하는 금-주석(AuSn)의 금속판이어도 좋다.
금속 접합재는, 10㎛ 이상 50㎛ 이하의 두께여도 좋다.
본 발명에 의하면, 광반도체 소자를 구비하는 광반도체 장치의 신뢰성을 향상시킬 수 있다.
도 1은 실시예에 따른 발광 장치를 개략적으로 나타내는 단면도이다.
도 2는 도 1의 발광 장치를 개략적으로 나타내는 상면도이다.
도 3은 실시예에 따른 발광 장치의 제조 방법을 나타내는 플로우 차트이다.
도 4는 발광 장치의 제조 공정을 개략적으로 나타내는 단면도이다.
도 5는 비교예에 따른 발광 장치의 밀봉 구조를 개략적으로 나타내는 단면도이다.
도 6은 실시예에 따른 발광 장치의 밀봉 구조를 개략적으로 나타내는 단면도이다.
도 7은 변형예에 따른 발광 장치를 개략적으로 나타내는 단면도이다.
이하, 도면을 참조하면서, 본 발명의 실시예에 대해 상세하게 설명한다. 설명에 있어서 동일한 요소에는 동일한 부호를 첨부하고, 중복되는 설명을 적당히 생략한다. 설명의 이해를 돕기 위해, 각 도면에 있어서의 각 구성 요소의 치수 비율은 꼭 실제의 장치의 치수 비율과 일치하지 않는다.
도 1은 실시예에 따른 발광 장치(10)를 개략적으로 나타내는 단면도이고, 도 2는 도 1의 발광 장치(10)를 개략적으로 나타내는 상면도이다. 발광 장치(10)는, 발광 소자(20)와, 패키지 기판(30)과, 윈도우 부재(40)와, 밀봉 구조(50)를 구비한다. 발광 장치(10)는, 광반도체 소자인 발광 소자(20)를 구비하는 광반도체 장치이다.
발광 소자(20)는, 중심 파장(λ)이 약 360nm 이하가 되는 "심자외광"을 발광하도록 구성되는 LED(Light Emitting Diode)칩이다. 이와 같은 파장의 심자외광을 출력하기 위해, 발광 소자(20)는, 밴드갭이 약 3.4eV 이상이 되는 AlGaN계 반도체 재료로 구성된다. 본 실시예에서는, 특히, 중심 파장(λ)이 약 240nm~350nm의 심자외광을 발광하는 경우에 대해 나타낸다.
발광 소자(20)는, 반도체 적층 구조(22)와, 광사출면(24)과, 제1소자 전극(26)과, 제2소자 전극(27)을 구비한다.
반도체 적층 구조(22)는, 광사출면(24)이 되는 기판 상에 적층되는 템플릿층, n형 클래드층, 활성층, p형 클래드층 등을 포함한다. 발광 소자(20)가 심자외광을 출력하도록 구성되는 경우, 광사출면(24)이 되는 기판으로서 사파이어(Al2O3) 기판이 사용되고, 반도체 적층 구조(22)의 템플릿층으로서 AlN층이 사용된다. 또한, 반도체 적층 구조(22)의 클래드층이나 활성층은 AlGaN계 반도체 재료로 구성된다.
제1소자 전극(26) 및 제2소자 전극(27)은, 반도체 적층 구조(22)의 활성층에 캐리어를 공급하기 위한 전극이고, 각각이 애노드 전극 또는 캐소드 전극이다. 제1소자 전극(26) 및 제2소자 전극(27)은, 광사출면(24)과 반대측에 마련된다. 제1소자 전극(26)은, 기판(30)의 제1내측 전극(36)에 장착되고, 제2소자 전극(27)은, 기판(30)의 제2내측 전극(37)에 장착된다.
패키지 기판(30)은, 상면(31)과 하면(32)을 구비하는 직사각형의 부재이다. 패키지 기판(30)은, 알루미나(Al2O3)나 AlN 등을 포함하는 세라믹 기판이고, 이른바 고온 소성 세라믹 다층 기판(HTCC, High Temperature Co-fired Ceramic)이다.
패키지 기판(30)의 상면(31)에는, 발광 소자(20)를 수용하기 위한 요부(34)가 마련된다. 요부(34)의 저면에는, 발광 소자(20)를 장착하기 위한 제1내측 전극(36) 및 제2내측 전극(37)이 마련된다. 패키지 기판(30)의 하면(32)에는, 발광 장치(10)를 외부 기판 등에 실장하기 위한 제1외측 전극(38) 및 제2외측 전극(39)이 마련된다.
윈도우 부재(40)는, 요부(34)의 개구를 덮도록 마련되는 판상의 보호 부재이다. 윈도우 부재(40)는, 발광 소자(20)가 발광하는 자외광을 투과하는 재료로 구성되고, 예를 들면, 유리, 석영, 수정, 사파이어 등을 사용할 수 있다. 윈도우 부재(40)는, 특히 심자외광의 투과율이 높고, 내열성 및 기밀성이 높은 재료로 구성되는 것이 바람직하고, 패키지 기판(30)에 비해 열팽창 계수가 작은 재료로 구성되는 것이 바람직하다. 이와 같은 특성을 구비하는 재료로서, 석영 유리를 윈도우 부재(40)에 사용하는 것이 바람직하다. 발광 소자(20)가 발광하는 자외광은, 윈도우 부재(40)를 통해 윈도우 부재(40)의 외면(43)으로부터 패키지의 외부에 출력된다.
밀봉 구조(50)는, 제1금속층(51)과, 제2금속층(52)과, 금속 접합부(53)를 구비한다.
제1금속층(51)은, 패키지 기판(30)의 상면(31)에 프레임 형태로 마련된다. 제1금속층(51)은, 직사각형의 패키지 기판(30)에 대응한 직사각형 프레임 형상을 구비하고, 네 모서리가 라운딩 처리되어 있다. 제1금속층(51)은, 예를 들면 세라믹 기판에 대한 메탈라이징 처리에 의해 형성된다. 제1금속층(51)은, 텅스텐(W)이나 몰리브덴(Mo) 등을 포함하는 베이스재에 니켈(Ni)이나 금(Au) 등이 도금되어 형성되고, 예를 들면, W/Ni/Au의 적층 구조를 구비한다. 제1금속층(51)은, 금속 접합부(53)와 접합된다.
제2금속층(52)은, 윈도우 부재(40)의 내면(44)에 프레임 형태로 마련된다. 제2금속층(52)은, 직사각형의 윈도우 부재(40)에 대응한 직사각형 프레임 형상을 구비하고, 네 모서리가 라운딩 처리되어 있다. 제2금속층(52)은, 진공 증착이나 스패터링 등의 방법에 의해 형성된다. 제2금속층(52)은, 윈도우 부재(40)의 내면(44) 상에 티탄(Ti), 백금(Pt), 금(Au)이 차례로 적층되는 다층막이다. 한편, 티탄 대신에 크롬(Cr)을 사용해도 좋고, 백금(Pt) 대신에 구리(Cu) 및 니켈(Ni)을 사용해도 좋다. 제2금속층(52)은, 금속 접합부(53)와 접합된다.
금속 접합부(53)는, 제1금속층(51)과 제2금속층(52) 사이에 마련되고, 패키지의 외주부에 있어서 패키지 기판(30)과 윈도우 부재(40) 사이를 접합하여 밀봉한다. 금속 접합부(53)는, 제1금속층(51)과 제2금속층(52) 사이를 충전하는 한편, 제2금속층(52)을 낀 양측(패키지의 내측 및 외측의 쌍방)에 위치하도록 구성된다. 금속 접합부(53)는, 저융점의 금속 재료로 구성되고, 예를 들면 금-주석(AuSn)이나 은-주석(AgSn)의 합금을 포함한다. 금속 접합부(53)는, 용융 상태에 있어서 제1금속층(51)과 제2금속층(52) 사이에 확산되어 공융 접합을 형성한다. 금속 접합부(53)는, 높은 밀봉 신뢰성을 구비하면서 용융 온도가 300℃ 이하의 저온이 되도록, 주석(Sn)의 함유량이 20%wt~24%wt인 금-주석으로 구성되는 것이 바람직하다.
밀봉 구조(50)는, 제1금속층(51) 상에 제2금속층(52)의 전체가 중첩되도록 구성되고, 제1금속층(51)이 마련되는 영역 내에 제2금속층(52)의 전체가 위치하도록 구성되어 있다. 즉, 제1금속층(51)이 마련되어 있지 않은 영역 상에 제2금속층(52)이 위치하지 않도록 구성되고, 제1금속층(51)과 제2금속층(52)이 어긋나게 배치되어 있지 않다. 구체적으로는, 제1금속층(51) 및 제2금속층(52)의 각각의 외형 크기 및 내형 크기가 아래에 상술되는 바와 같은 소정의 사이즈로 조정된다.
도 2는, 제1금속층(51) 및 제2금속층(52)의 치수를 개략적으로 나타낸다. 도시되는 바와 같이, 제1금속층(51)의 외형 크기(w11)는, 제2금속층(52)의 외형 크기(w21)보다 크고, 제1금속층(51)의 내형 크기(w12)는, 제2금속층(52)의 내형 크기(w22)보다 작다. 따라서, 제1금속층(51)의 외형 크기(w11)와 내형 크기(w12)의 차이에 대응하는 폭(w13)은, 제2금속층(52)의 외형 크기(w21)와 내형 크기(w22)의 차이에 대응하는 폭(w23)보다 크다. 또한, 제1금속층(51)의 폭(w13)은, 제2금속층(52)의 폭(w23)의 2배 이상이 되도록 구성되어 있다.
일 실시예에 있어서, 패키지 기판(30)의 외형 크기(w10)는 3.5mm이고, 제1금속층(51)의 외형 크기(w11)는 3.2mm이고, 제1금속층(51)의 내형 크기(w12)는 2.3mm이고, 제1금속층(51)의 폭(w13)은 0.45mm이다. 또한, 윈도우 부재(40)의 외형 크기(w20)는 3.4mm이고, 제2금속층(52)의 외형 크기(w21)는 3.0mm이고, 제2금속층(52)의 내형 크기(w22)는 2.6mm이고, 제2금속층(52)의 폭(w23)은 0.2mm이다. 이 실시예에 있어서, 제1금속층(51)과 제2금속층(52)의 내형 크기 차이(0.3mm)는, 제1금속층(51)과 제2금속층(52)의 외형 크기 차이(0.2mm)보다 크다.
이어서, 발광 장치(10)의 제조 방법에 대해 설명한다.
도 3은, 실시예에 따른 발광 장치(10)의 제조 방법을 나타내는 플로우 차트이다. 패키지 기판(30)의 요부(34)에 발광 소자(20)를 수용하고(S10), 패키지 기판(30)의 제1금속층(51)과 윈도우 부재(40)의 제2금속층(52)을 위치 맞춤하여 제1금속층(51)과 제2금속층(52) 사이에 금속 접합재(56)(후술하는 도 4 참조)가 배치되도록 한다(S12). 이어서, 패키지 기판(30)과 윈도우 부재(40) 사이에서 하중을 가하면서 금속 접합재를 가열하여 용융 상태로 한다(S14). 그 후, 패키지 기판(30)과 윈도우 부재(40) 사이에서 하중을 가하면서 금속 접합부(53)를 냉각하여 고화시킨다(S16).
도 4는, 발광 장치(10)의 제조 공정을 개략적으로 나타내는 단면도이고, 금속 접합재(56)를 배치하여 패키지 기판(30) 및 윈도우 부재(40)를 위치 맞춤하는 공정을 나타내고 있다. 패키지 기판(30) 및 윈도우 부재(40)는, 제1금속층(51)의 영역 상에 제2금속층(52)이 전체가 위치하도록 위치 맞춤된다. 예를 들면, 패키지 기판(30)과 윈도우 부재(40)의 중심 위치가 정렬되도록 위치 맞춤하는 것에 의해 제1금속층(51) 상에 제2금속층(52)의 전체를 배치할 수 있다. 그 밖에, 패키지 기판(30)의 네 모서리 중의 어느 하나와 윈도우 부재(40)의 네 모서리 중의 어느 하나가 정렬되도록 위치 맞춤해도 좋다. 이 경우, 상술한 치수의 실시예에 의하면, 패키지 기판(30)과 윈도우 부재(40)의 중심 위치가 ±50㎛의 범위에서 어긋나버리지만, 그 어긋남이 있었다고 해도, 제1금속층(51) 상에 제2금속층(52)의 전체가 위치하도록 배치할 수 있다.
위치 맞춤된 제1금속층(51)과 제2금속층(52) 사이에는 금속 접합재(56)가 배치된다. 금속 접합재(56)는, 제2금속층(52)에 대응한 직사각형 프레임 형상을 구비하는 금-주석의 프리폼이다. 금속 접합재(56)는, 예를 들면, 제2금속층(52)과 동일한 외형 크기 및 내형 크기를 구비한다. 금속 접합재(56)는, 제1금속층(51) 또는 제2금속층(52)에 미리 임시되어 있어도 좋다. 금속 접합재(56)의 두께는 10㎛~50㎛ 정도이고, 바람직하게는 15㎛~30㎛ 정도이다. 이와 같은 형상 및 두께의 프리폼을 사용하여 하중 60을 가하면서 밀봉하는 것에 의해, 두께가 5㎛~20㎛ 정도인 금속 접합부(53)를 형성할 수 있다. 한편, 밀봉시에 가하는 하중 60은 50g 이상이고, 바람직하게는 100g 이상, 더 바람직하게는 200g 이상이다.
금속 접합재(56)를 가열 용융시키는 공정은, 질소(N2) 등의 불활성 가스의 분위기하에서 진행되는 것이 바람직하다. 이에 의해, 용융 상태가 된 금-주석 프리폼의 산화를 방지하는 한편, 패키지의 내부에 불활성 가스를 충전할 수 있다. 하지만, 본 실시예에 따른 가열 용융 공정은, 산소(O2)를 포함하는 건조 공기의 분위기하에서 진행되어도 좋다. 하중을 가하면서 금-주석 프리폼을 가열 용융시키는 것에 의해, 제1금속층(51)과 제2금속층(52) 사이에서의 금속 접합재(56)의 산화를 방지하면서 밀봉할 수 있게 된다.
이어서, 본 실시예가 발휘하는 효과에 대해 비교예를 참조하면서 설명한다.
도 5는, 비교예에 따른 밀봉 구조(150)를 개략적으로 나타내는 단면도이다. 본 비교예는, 윈도우 부재(40)의 제2금속층(52)이 상술한 실시예와 동일하게 구성되는 한편, 패키지 기판(30)의 제1금속층(151)의 외형 크기(w41)가 상술한 실시예보다 작아지도록 구성되어 있다. 구체적으로는, 제1금속층(151)의 외형 크기(w41)가 제2금속층(52)의 외형 크기(w21)와 거의 동일하다. 제1금속층(151)의 내형 크기(w42)는 상술한 실시예와 동일하기 때문에, 제1금속층(151)의 폭(w43)은 상술한 실시예보다 작다.
비교예에 있어서, 고정밀도로 패키지 기판(130)과 윈도우 부재(40)를 위치 맞춤할 수 있으면, 제1금속층(151) 상에 제2금속층(52)의 전체가 위치하도록 할 수 있을 지도 모른다. 하지만, 제조시의 치수 오차나 위치 맞춤의 정밀도 등에 따라 미묘한 위치 어긋남이 발생하는 경우가 있고, 그 결과, 도 5에 나타내는 바와 같이 제1금속층(151)과 제2금속층(52)이 서로 부분적으로 중첩되는 바와 같은 형태로 어긋나게 배치될 수 있다. 예를 들면, 패키지 기판(130)과 윈도우 부재(40)의 단면이 정렬되도록(도시되는 치수 d=0이 되도록) 배치되면, 제1금속층(151)의 범위의 외측에 제2금속층(52)이 튀어나오고 만다.
이와 같이 어긋난 상태로 제1금속층(151)과 제2금속층(52) 사이를 접합하면, 제1필렛(153a) 및 제2필렛(153b)을 포함하는 금속 접합부(153)가 형성된다. 제1필렛(153a)은, 제1금속층(151) 상에 형성되는 필렛이고, 제1금속층(151)과 제2금속층(52)이 중첩되는 범위보다 내측에 형성된다. 제2필렛(153b)은, 제2금속층(52) 상에 형성되는 필렛이고, 제1금속층(151)과 제2금속층(52)이 중첩되는 범위보다 외측에 형성된다. 이와 같은 제1필렛(153a) 및 제2필렛(153b)은, 제1금속층(151)과 제2금속층(52)의 어긋남이 커질수록, 그 폭이 커져 두께가 얇아진다. 또한, 패키지 기판(130)과 윈도우 부재(40) 사이에 적절한 하중을 가하지 않고 밀봉하면, 필렛 형상을 적절히 제어할 수 없기 때문에 필렛의 폭이 증대할 수 있다.
이와 같이 금속 접합부가 얇게 필렛 형태로 형성되면, 그 부분이 벗겨짐의 기점이 되어 밀봉성이 손상되는 것이 발명자들의 지견에 의해 알고 있다. 특히, 윈도우 부재(40)의 제2금속층(52)을 따라 형성되는 제2필렛(153b)의 폭이 커지면, 제2필렛(153b)이 형성되는 부분을 기점으로 하여 윈도우 부재(40)에 균열이 생기기 쉬워지는 것을 알고 있다. 따라서, 본 비교예에 나타내는 바와 같이, 제1금속층(151)과 제2금속층(52) 사이에 위치 어긋남이 발생하면 기밀한 밀봉을 유지할 수 없어, 패키지의 신뢰성이 저하되어버린다.
도 6은, 실시예에 따른 밀봉 구조(50)를 개략적으로 나타내는 단면도이다. 본 도면에서는, 패키지 기판(30)과 윈도우 부재(40)의 단면이 정렬되도록(도시되는 치수 d=0이 되도록) 배치되어, 패키지 기판(30)과 윈도우 부재(40)의 중심 위치가 어긋나 있는 경우를 나타내고 있다. 본 실시예에 의하면, 제1금속층(51)의 외형 크기(w11)가 제2금속층(52)의 외형 크기(w21)보다 크기 때문에, 제조시의 치수 오차나 위치 맞춤의 정밀도 등에 따른 위치 어긋남을 흡수하고, 제1금속층(51)이 마련되는 범위 내에 제2금속층(52)의 전체를 위치시킬 수 있다. 그 결과, 양쪽의 금속층이 중첩되어 접합되는 범위를 최대화할 수 있다. 또한, 밀봉시에 하중을 가하는 것에 의해 제1금속층(51)과 제2금속층(52) 사이에 형성되는 금속 접합부(53)의 형상을 적절히 제어하여, 비교예에 나타내는 바와 같은 얇은 필렛의 형성을 억제할 수 있다. 본 실시예에 의하면, 얇은 필렛에 기인하는 윈도우 부재(40)의 균열 발생을 방지하는 한편, 양쪽의 금속층을 중첩시켜 강고하게 접합할 수 있기 때문에, 기밀한 밀봉을 바람직하게 유지할 수 있다.
본 실시예에 의하면, 패키지 기판(30)과 윈도우 부재(40)의 열팽창 계수가 상이한 경우에도 양호한 기밀성을 유지할 수 있다. 예를 들면, 패키지 기판(30)으로서 질화 알루미늄(열팽창 계수: 4.6×10-6/℃)을 사용하고, 윈도우 부재(40)로서 석영 유리(선팽창 계수: 0.6×10-6/℃)를 사용하여, 2000회의 온도 사이클 시험(-40℃/85℃)을 실시한 결과, 윈도우 부재(40)의 균열이나 박리는 보이지 않았다. 석영 유리는, AlN이나 Al2O3 등의 세라믹 재료보다 열팽창 계수가 작기 때문에, 금속 접합재를 가열 용융한 후에 냉각되는 과정에 있어서 패키지 기판(30)으로부터 압축 응력을 받게 된다. 일반적으로 유리는 압축 응력에 강한 특성을 구비하기 때문에, 열팽창 계수가 작은 석영 유리를 사용하는 것에 의해, 균열이나 박리에 대해 강한 패키지 구조를 실현할 수 있다.
본 실시예에 의하면, 제1금속층(51)과 제2금속층(52)의 외형 크기 차이(예를 들면 0.2mm)에 대해, 제1금속층(51)과 제2금속층(52)의 내형 크기 차이(예를 들면 0.3mm)를 크게 하는 것에 의해, 금속 접합부(53)의 내형측의 필렛 형상을 재현성이 양호하도록 형성할 수 있다. 패키지 기판(30)의 상면(31) 및 제1금속층(51)은, 제조상의 형편 등에 의해 평탄성이 낮은 경우가 있고, 장소에 따라 미세한 요철이 생겨 있는 경우가 있다. 그 결과, 요철의 형성 위치에 따라서는, 용융 상태의 금속 접합재(56)가 패키지의 내측에 흘러 들기 쉬운 장소나, 패키지의 외측에 흘러 들기 쉬운 장소가 생기는 경우가 있다. 그렇게 되면, 패키지 기판(30)의 상면(31)의 전체 둘레에 걸쳐 적절한 필렛 형상을 재현할 수 없게 될 지도 모른다. 본 실시예에서는, 제1금속층(51)과 제2금속층(52)의 내형 크기 차이를 크게 하는 것에 의해, 용융 상태의 금속 접합재가 상대적으로 내측에 흘러 들기 쉽게 할 수 있다. 이에 의해, 패키지의 내측에 적절한 필렛 형상이 형성되도록 하여, 밀봉성이 높은 패키지 구조를 실현할 수 있다.
도 7은, 변형예에 따른 발광 장치(210)의 구성을 개략적으로 나타내는 단면도이다. 본 변형예는, 패키지 기판(30)에 마련되는 제1금속층(251)보다 윈도우 부재(40)에 마련되는 제2금속층(252)이 커지도록 형성되는 점에서 상술한 실시예와 상이하다. 즉, 본 변형예에서는, 제2금속층(252)이 마련되는 영역 내에 제1금속층(251)의 전체가 위치하도록 구성된다. 이하, 발광 장치(210)에 대해 상술한 실시예와의 상이점을 중심으로 설명한다.
발광 장치(210)는, 발광 소자(20)와, 패키지 기판(30)과, 윈도우 부재(40)와, 밀봉 구조(250)를 구비한다. 밀봉 구조(250)는, 제1금속층(251)과, 제2금속층(252)과, 금속 접합부(253)를 구비한다.
제1금속층(251)은, 예를 들면, 상술한 실시예에 따른 제2금속층(52)과 동등한 형상 및 치수를 구비하도록 형성되고, 제2금속층(252)은, 예를 들면, 상술한 실시예에 따른 제1금속층(51)과 동일한 형상 및 치수를 구비하도록 형성된다. 제1금속층(251)의 외형 크기는, 제2금속층(252)의 외형 크기보다 작고, 제1금속층(251)의 내형 크기는, 제2금속층(252)의 내형 크기보다 크다. 또한, 제2금속층(252)의 폭은, 제1금속층(251)의 폭의 2배 이상이 되도록 구성된다. 본 변형예에 있어서도, 상술한 실시예와 동일한 효과를 발휘할 수 있기 때문에, 패키지 내의 기밀한 밀봉을 바람직하게 유지할 수 있다.
이상, 본 발명을 실시예를 바탕으로 설명했다. 본 발명은 상기 실시예에 한정되지 않고, 다양한 설계 변경이 가능하고, 다양한 변형예가 가능하며, 또한 그러한 변형예도 본 발명의 범위에 포함되는 것은, 당업자에게 이해되는 바이다.
상술한 실시예 및 변형예에서는, 발광 장치의 패키지 내에 발광 소자만을 포함하는 경우를 나타냈다. 또 다른 변형예에 있어서는, 부가적인 기능을 갖도록 하기 위해 발광 소자 이외의 전자 부품을 패키지 내에 도입해도 좋다. 예를 들면, 전기적 서지로부터 발광 소자를 보호하기 위한 제너 다이오드를 케이스 내에 도입해도 좋다. 또한, 발광 소자가 출력하는 광의 파장을 변환하기 위한 형광체를 도입해도 좋고, 발광 소자가 발광하는 광의 배향을 제어하기 위한 광학 소자를 도입해도 좋다.
상술한 실시예 및 변형예에서는, 반도체 발광 소자를 패키지 내에 밀봉한 발광 장치에 대해 나타냈다. 또 다른 변형예에 있어서는, 수광 소자를 밀봉하기 위해 상술한 밀봉 구조를 사용해도 좋다. 예를 들면, 심자외광을 수광하기 위한 수광 소자의 밀봉에 상술한 패키지 구조를 사용해도 좋다. 즉, 상기 패키지를 광반도체 소자의 밀봉에 사용해도 좋다.
<산업상 이용가능성>
본 발명에 의하면, 광반도체 소자를 구비하는 광반도체 장치의 신뢰성을 향상시킬 수 있다.
10: 발광 장치
20: 발광 소자
30: 패키지 기판
31: 상면
34: 요부
40: 윈도우 부재
44: 내면
50: 밀봉 구조
51: 제1금속층
52: 제2금속층
53: 금속 접합부
56: 금속 접합재

Claims (14)

  1. 상면으로 개구되는 요부를 구비하는 패키지 기판;
    상기 요부에 수용되는 광반도체 소자;
    상기 요부의 개구를 덮도록 배치되는 윈도우 부재; 및
    상기 패키지 기판과 상기 윈도우 부재 사이를 밀봉하는 밀봉 구조를 구비하고,
    상기 밀봉 구조는, 상기 패키지 기판의 상면에 프레임 형태로 마련되는 제1금속층과, 상기 윈도우 부재의 내면에 프레임 형태로 마련되는 제2금속층과, 상기 제1금속층과 상기 제2금속층 사이에 마련되는 금속 접합부를 구비하고,
    상기 패키지 기판과 상기 윈도우 부재가 중첩되는 방향의 평면시에 있어서, 상기 윈도우 부재의 외형 크기는, 상기 패키지 기판의 외형 크기보다 작고, 상기 제1금속층과 상기 제2금속층의 외형 크기 차이는, 상기 윈도우 부재와 상기 패키지 기판의 외형 크기 차이보다 크고, 상기 패키지 기판의 외주보다 내측에 상기 윈도우 부재가 배치되고,
    상기 밀봉 구조는 상기 제1금속층 및 상기 제2금속층 중의 어느 하나가 마련되는 영역 내에 상기 제1금속층 및 상기 제2금속층 중의 다른 하나의 전체가 위치하도록 구성되는 것을 특징으로 하는 광반도체 장치.
  2. 제1항에 있어서,
    상기 제1금속층의 외형 크기는, 상기 윈도우 부재의 외형 크기보다 작고, 상기 윈도우 부재와 상기 제1금속층의 외형 크기 차이는, 상기 윈도우 부재와 상기 패키지 기판의 외형 크기 차이보다 큰 것을 특징으로 하는 광반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 밀봉 구조는, 상기 제1금속층이 마련되는 영역 내에 상기 제2금속층의 전체가 위치하고, 상기 제2금속층을 낀 양측에 상기 금속 접합부가 위치하도록 구성되는 것을 특징으로 하는 광반도체 장치.
  4. 제3항에 있어서,
    상기 제1금속층의 외형 크기는 상기 제2금속층의 외형 크기보다 크고, 상기 제1금속층의 내형 크기는 상기 제2금속층의 내형 크기보다 작고, 상기 제1금속층과 상기 제2금속층의 내형 크기 차이는 상기 제1금속층과 상기 제2금속층의 외형 크기 차이보다 큰 것을 특징으로 하는 광반도체 장치.
  5. 제3항에 있어서,
    상기 제1금속층의 외형 크기와 내형 크기의 차이는, 상기 제2금속층의 외형 크기와 내형 크기의 차이의 2배 이상인 것을 특징으로 하는 광반도체 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 윈도우 부재는, 상기 패키지 기판보다 열팽창 계수가 작은 재료로 구성되는 것을 특징으로 하는 광반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 광반도체 소자는 심자외광을 발광하는 발광 소자이고, 상기 윈도우 부재는 석영 유리로 구성되고, 상기 금속 접합부는 금-주석(AuSn)을 포함하는 것을 특징으로 하는 광반도체 장치.
  8. 상면으로 개구되는 요부를 구비하는 패키지 기판이고, 상기 상면에 프레임 형태의 제1금속층이 마련되는 패키지 기판의 상기 요부에 광반도체 소자를 수용하는 스텝;
    내면에 프레임 형태의 제2금속층이 마련되는 윈도우 부재를 상기 요부의 개구를 덮도록 배치하는 스텝; 및
    상기 제1금속층과 상기 제2금속층 사이에 배치되는 금속 접합재를 가열하여 상기 패키지 기판과 상기 윈도우 부재 사이를 밀봉하는 스텝을 포함하고,
    상기 패키지 기판과 상기 윈도우 부재가 중첩되는 방향의 평면시에 있어서, 상기 윈도우 부재의 외형 크기는, 상기 패키지 기판의 외형 크기보다 작고, 상기 제1금속층과 상기 제2금속층의 외형 크기 차이는, 상기 윈도우 부재와 상기 패키지 기판의 외형 크기 차이보다 크고,
    상기 배치하는 스텝은, 상기 패키지 기판과 상기 윈도우 부재가 중첩되는 방향의 평면시에 있어서, 상기 패키지 기판의 외주보다 내측에 상기 윈도우 부재를 배치함으로써, 상기 제1금속층 및 상기 제2금속층 중의 어느 하나가 마련되는 영역 내에 상기 제1금속층 및 상기 제2금속층 중의 다른 하나의 전체가 위치하도록 위치 맞춤하는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 밀봉하는 스텝은, 상기 패키지 기판과 상기 윈도우 부재 사이에서 하중을 가하면서 상기 금속 접합재를 가열하는 스텝을 포함하는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 밀봉하는 스텝은, 상기 금속 접합재의 가열 후에 상기 패키지 기판과 상기 윈도우 부재 사이에서 하중을 가하면서 상기 금속 접합재를 냉각하는 스텝을 포함하는 것을 특징으로 하는 광반도체 장치의 제조 방법.
  11. 제8항 또는 제9항에 있어서,
    상기 금속 접합재는, 상기 제1금속층 또는 상기 제2금속층에 대응한 프레임 형상을 구비하는 금-주석(AuSn)의 금속판인 것을 특징으로 하는 광반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 금속 접합재는, 10㎛ 이상 50㎛ 이하의 두께인 것을 특징으로 하는 광반도체 장치의 제조 방법.
  13. 삭제
  14. 삭제
KR1020197005904A 2016-09-01 2017-08-10 광반도체 장치 및 광반도체 장치의 제조 방법 KR102157009B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-171230 2016-09-01
JP2016171230A JP6294417B2 (ja) 2016-09-01 2016-09-01 光半導体装置および光半導体装置の製造方法
PCT/JP2017/029115 WO2018043094A1 (ja) 2016-09-01 2017-08-10 光半導体装置および光半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20190032562A KR20190032562A (ko) 2019-03-27
KR102157009B1 true KR102157009B1 (ko) 2020-09-16

Family

ID=61300659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005904A KR102157009B1 (ko) 2016-09-01 2017-08-10 광반도체 장치 및 광반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US10840414B2 (ko)
EP (1) EP3509114B1 (ko)
JP (1) JP6294417B2 (ko)
KR (1) KR102157009B1 (ko)
CN (1) CN109690796B (ko)
TW (1) TWI649901B (ko)
WO (1) WO2018043094A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6871184B2 (ja) * 2018-01-31 2021-05-12 日機装株式会社 半導体発光装置の製造方法
JP7108179B2 (ja) * 2018-05-31 2022-07-28 日亜化学工業株式会社 キャップの製造方法と、発光装置及びその製造方法
JP7149563B2 (ja) * 2018-06-12 2022-10-07 パナソニックＩｐマネジメント株式会社 発光装置
CN112313793A (zh) * 2018-06-25 2021-02-02 日本电气硝子株式会社 盖构件的制造方法、盖构件、及电子零件封装体的制造方法
WO2020022278A1 (ja) * 2018-07-27 2020-01-30 Ａｇｃ株式会社 光学パッケージ
WO2020071452A1 (ja) * 2018-10-05 2020-04-09 Ａｇｃ株式会社 窓材、光学パッケージ
JP6784317B2 (ja) * 2018-10-15 2020-11-11 三菱マテリアル株式会社 パッケージ用蓋材及びパッケージの製造方法
CN112673534B (zh) * 2018-10-15 2022-05-27 三菱综合材料株式会社 封装用盖部件及封装体
US11264534B2 (en) 2018-10-29 2022-03-01 Mitsubishi Materials Corporation Method for manufacturing package lid member and method for manufacturing package
JP6753507B2 (ja) * 2018-10-29 2020-09-09 三菱マテリアル株式会社 パッケージ用蓋材の製造方法およびパッケージの製造方法
CN111276588B (zh) * 2018-12-05 2021-09-28 光宝光电(常州)有限公司 发光封装结构及其制造方法
JP7233304B2 (ja) * 2019-05-30 2023-03-06 スタンレー電気株式会社 発光装置、および、その製造方法
JP2021012961A (ja) * 2019-07-08 2021-02-04 スタンレー電気株式会社 発光装置、および、その製造方法
JP7245132B2 (ja) * 2019-07-16 2023-03-23 スタンレー電気株式会社 半導体装置及びその製造方法
WO2021014904A1 (ja) * 2019-07-25 2021-01-28 株式会社大真空 発光装置のリッド材、リッド材の製造方法および発光装置
CN113812008A (zh) * 2019-07-25 2021-12-17 株式会社大真空 发光装置的盖构件及盖构件的制造方法
JP2021034502A (ja) * 2019-08-22 2021-03-01 スタンレー電気株式会社 発光装置、および、その製造方法
JP7166997B2 (ja) 2019-08-27 2022-11-08 京セラ株式会社 電子部品パッケージおよび電子装置
JP2021048374A (ja) * 2019-09-20 2021-03-25 エイブリック株式会社 光センサ装置およびその製造方法
WO2021070587A1 (ja) * 2019-10-09 2021-04-15 ソニー株式会社 発光デバイス
JP7460453B2 (ja) * 2020-06-08 2024-04-02 スタンレー電気株式会社 半導体発光装置
JP7455003B2 (ja) 2020-06-09 2024-03-25 スタンレー電気株式会社 半導体発光装置、および、水殺菌装置
JP7473877B2 (ja) * 2020-06-26 2024-04-24 日本電気硝子株式会社 蓋部材の製造方法
JP2022010778A (ja) * 2020-06-29 2022-01-17 日本電気硝子株式会社 蓋部材、蓋部材の製造方法、パッケージ、及びパッケージの製造方法
WO2022172349A1 (ja) * 2021-02-10 2022-08-18 キヤノンアネルバ株式会社 化学結合法及びパッケージ型電子部品
CN115241323A (zh) * 2022-07-07 2022-10-25 隆基绿能科技股份有限公司 太阳能电池制备方法、太阳能电池及电池组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038347A (ja) 2007-07-06 2009-02-19 Hitachi Chem Co Ltd 回路部材の実装方法
JP2015018873A (ja) * 2013-07-09 2015-01-29 日機装株式会社 半導体モジュール

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62217639A (ja) * 1986-03-19 1987-09-25 Hitachi Ltd 半導体装置
JPH02125345U (ko) * 1989-03-27 1990-10-16
US6872984B1 (en) * 1998-07-29 2005-03-29 Silicon Light Machines Corporation Method of sealing a hermetic lid to a semiconductor die at an angle
US6588949B1 (en) * 1998-12-30 2003-07-08 Honeywell Inc. Method and apparatus for hermetically sealing photonic devices
TWI271833B (en) * 2001-12-10 2007-01-21 Delta Optoelectronics Inc Packaging structure of display device and method thereof
JP2007096093A (ja) * 2005-09-29 2007-04-12 Nippon Telegr & Teleph Corp <Ntt> 光モジュール
DE102008025755A1 (de) * 2008-05-29 2009-12-03 Osram Opto Semiconductors Gmbh Organisches Licht emittierendes Bauteil und Leuchtmittel mit einem solchen Bauteil
JP5187746B2 (ja) * 2008-06-10 2013-04-24 Ｎｅｃライティング株式会社 発光装置
CN101894813B (zh) * 2009-05-22 2012-09-19 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
JP2012069977A (ja) 2011-11-08 2012-04-05 Citizen Electronics Co Ltd 発光装置及び発光装置の製造方法
KR20130059875A (ko) * 2011-11-29 2013-06-07 서울옵토디바이스주식회사 발광 다이오드 패키지
DE102012200327B4 (de) * 2012-01-11 2022-01-05 Osram Gmbh Optoelektronisches Bauelement
WO2013133594A1 (en) * 2012-03-05 2013-09-12 Seoul Opto Device Co., Ltd. Light-emitting device and method of manufacturing the same
KR101758585B1 (ko) * 2012-03-14 2017-07-14 니혼도꾸슈도교 가부시키가이샤 세라믹기판 및 그 제조방법
CN205159286U (zh) * 2012-12-31 2016-04-13 菲力尔系统公司 用于微辐射热计真空封装组件的晶片级封装的装置
US9776856B2 (en) * 2013-12-20 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vacuum sealed MEMS and CMOS package
US20150243617A1 (en) * 2014-02-26 2015-08-27 Lsi Corporation Method for Flip-Chip Bonding Using Copper Pillars
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
JP5866561B1 (ja) * 2014-12-26 2016-02-17 パナソニックＩｐマネジメント株式会社 発光装置及びその製造方法
US9895459B2 (en) * 2015-10-21 2018-02-20 Stanley Electric Co., Ltd. Ultraviolet ray emitting package having resin adhesive layer and ultraviolet ray irradiating apparatus
JP6294419B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038347A (ja) 2007-07-06 2009-02-19 Hitachi Chem Co Ltd 回路部材の実装方法
JP2015018873A (ja) * 2013-07-09 2015-01-29 日機装株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2018037581A (ja) 2018-03-08
WO2018043094A1 (ja) 2018-03-08
US10840414B2 (en) 2020-11-17
JP6294417B2 (ja) 2018-03-14
TWI649901B (zh) 2019-02-01
CN109690796A (zh) 2019-04-26
CN109690796B (zh) 2021-04-30
EP3509114A4 (en) 2020-04-22
US20190189862A1 (en) 2019-06-20
EP3509114A1 (en) 2019-07-10
EP3509114B1 (en) 2021-10-06
TW201826572A (zh) 2018-07-16
KR20190032562A (ko) 2019-03-27

Similar Documents

Publication Publication Date Title
KR102157009B1 (ko) 광반도체 장치 및 광반도체 장치의 제조 방법
US11222998B2 (en) Optical semiconductor apparatus and method of manufacturing optical semiconductor apparatus
TWI659544B (zh) 光半導體裝置及光半導體裝置的製造方法
WO2018105327A1 (ja) 光半導体装置の製造方法
JP6737760B2 (ja) 発光装置及びそれに用いる蓋体
US10847699B2 (en) Optical semiconductor apparatus
JP2016219504A (ja) 発光装置
JP7397687B2 (ja) 深紫外光を発する発光装置及びそれを用いた水殺菌装置
TWI734068B (zh) 半導體發光裝置及其製造方法
CN115769390A (zh) 半导体发光装置和水杀菌装置
JP6932019B2 (ja) 発光装置
JP7454439B2 (ja) 半導体発光装置
TW202027303A (zh) 半導體發光裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant