KR102151824B1 - 전자 부품 장착 기판 및 전자 부품 장착 기판을 제조하는 방법 - Google Patents

전자 부품 장착 기판 및 전자 부품 장착 기판을 제조하는 방법 Download PDF

Info

Publication number
KR102151824B1
KR102151824B1 KR1020130143882A KR20130143882A KR102151824B1 KR 102151824 B1 KR102151824 B1 KR 102151824B1 KR 1020130143882 A KR1020130143882 A KR 1020130143882A KR 20130143882 A KR20130143882 A KR 20130143882A KR 102151824 B1 KR102151824 B1 KR 102151824B1
Authority
KR
South Korea
Prior art keywords
metal plate
electronic component
silver
bonded
component mounting
Prior art date
Application number
KR1020130143882A
Other languages
English (en)
Other versions
KR20140068769A (ko
Inventor
나오야 스나치
히데요 오사나이
사토루 구리타
Original Assignee
도와 메탈테크 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 메탈테크 가부시키가이샤 filed Critical 도와 메탈테크 가부시키가이샤
Publication of KR20140068769A publication Critical patent/KR20140068769A/ko
Application granted granted Critical
Publication of KR102151824B1 publication Critical patent/KR102151824B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/08—Coating starting from inorganic powder by application of heat or pressure and heat
    • C23C24/10—Coating starting from inorganic powder by application of heat or pressure and heat with intermediate formation of a liquid phase in the layer
    • C23C24/103—Coating with metallic material, i.e. metals or metal alloys, optionally comprising hard particles, e.g. oxides, carbides or nitrides
    • C23C24/106—Coating with metal alloys or metal elements only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12472—Microscopic interfacial wave or roughness

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Laminated Bodies (AREA)
  • Ceramic Products (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따르면, 실질적으로 직사각형의 평면 형상을 갖는 알루미늄 또는 알루미늄 합금의 (전자 부품을 그 상에 장착하는) 금속 판(10)으로서, 금속 판(10)의 하나의 주요 표면이 0.2 ㎛ 이상의 표면 거칠기를 갖도록 표면-가공되는, 금속 판(10)과; 금속 판(10)의 하나의 주요 표면 상에 형성되는 니켈 또는 니켈 합금의 도금 필름(20)과; (은의 소결체를 함유하는) 은 접합 층(12)에 의해 도금 필름(20)에 접합되는 전자 부품(14)과; 실질적으로 직사각형의 평면 형상을 갖는 세라믹 기판(16)으로서, 세라믹 기판(16)의 하나의 주요 표면이 금속 판(10)의 다른 주요 표면에 접합되는, 세라믹 기판(16)과; 세라믹 기판(16)의 다른 주요 표면에 접합되는 방열 금속 판(금속 기부 판)(18)을 포함하는, 전자 부품 장착 기판이 제공된다.

Description

전자 부품 장착 기판 및 전자 부품 장착 기판을 제조하는 방법{ELECTRONIC PART MOUNTING SUBSTRATE AND METHOD FOR PRODUCING SAME}
본 발명은 일반적으로 전자 부품 장착 기판 그리고 전자 부품 장착 기판을 제조하는 방법에 관한 것이다. 더 구체적으로, 본 발명은 금속 판의 타측이 세라믹 기판에 접합되는 금속/세라믹 접합 기판의 알루미늄 또는 알루미늄 합금의 금속 판의 일측 상에 반도체 칩(semiconductor chip) 등의 적어도 1개의 전자 부품이 장착되는 전자 부품 장착 기판 그리고 전자 부품 장착 기판을 제조하는 방법에 관한 것이다.
전력 모듈(power module)이 전기 차량(electric vehicle), 전기 레일카(electric railcar), 기계 공구(machine tool) 등을 위한 중-전류(heavy-current)를 제어하는 데 사용되어 왔다. 종래의 전력 모듈에서, 금속/세라믹 절연 기판이 기부 판(base plate)으로 불리는 금속 판 또는 화합물 재료의 일측에 고정되고, 반도체 칩이 납땜에 의해 금속/세라믹 절연 기판의 금속 회로 판에 고정된다.
근년에 들어, 미세 은 입자를 함유하는 은 페이스트(silver paste)가 서로에 대해 제품을 가압하면서 소정의 시간 동안 가열될 제품들 사이에 배열되고 접합제(bonding agent) 내의 은을 소결하여 서로에 제품을 접합하는 접합제로서 사용될 것이 제안되었다(예컨대, 일본 특허 공개 제2011-80147호 참조). 이러한 접합제가 금속/세라믹 절연 기판의 금속 판 상에 반도체 칩 등의 전자 부품을 고정하는 연납에 대체될 것이 시도되었다.
그러나, 일본 특허 공개 제2011-80147호에 개시된 미세 은 입자를 함유하는 은 페이스트가 접합제로서 사용되면, 접합될 제품이 구리로 제조되거나 접합될 제품에 금, 은 또는 팔라듐 등의 비싼 귀금속이 도금되지 않으면 충분한 접합 강도를 얻는 것이 가능하지 않다. 그 이유로, (전자 부품을 그 상에 장착하는) 알루미늄 또는 알루미늄 합금의 금속 판이 세라믹 기판에 접합되는 금속/세라믹 절연 기판의 경우에, 또는 세라믹 기판에 접합되도록 (전자 부품을 그 상에 장착하는) 알루미늄 또는 알루미늄 합금의 금속 판에 니켈 또는 니켈 합금이 도금되는 금속/세라믹 절연 기판의 경우에, 충분한 접합 강도로써 (전자 부품을 그 상에 장착하는) 금속 판에 반도체 칩 등의 전자 부품을 접합하는 접합제로서 일본 특허 공개 제2011-80147호에 개시되어 있는 미세 은 입자를 함유하는 은 페이스트를 사용하는 것이 가능하지 않다.
그러므로, 본 발명의 목적은 전술된 문제점을 없애고 충분한 접합 강도로써 알루미늄 또는 알루미늄 합금의 금속 판에 전자 부품을 접합할 수 있는 전자 부품 장착 기판 그리고 전자 부품 장착 기판을 제조하는 방법을 제공하는 것이다.
전술된 그리고 다른 목적을 성취하기 위해, 본 발명의 발명자들은 열심히 연구하였고, 금속 판의 일측이 0.2 ㎛ 이상의 표면 거칠기를 갖도록 표면-기계 가공된 후에 금속 판의 일측 상에 가해지고 전자 부품이 가해지는 은 페이스트 내의 은을 소결함으로써 형성되는 은 접합 층으로써 전자 부품이 금속 판의 일측에 접합되면 충분한 접합 강도로써 알루미늄 또는 알루미늄 합금의 금속 판에 전자 부품을 접합하는 것이 가능하다는 것을 밝혀내었다. 이에 의해, 발명자들은 본 발명에 이르게 되었다.
본 발명의 하나의 태양에 따르면, 전자 부품이 알루미늄 또는 알루미늄 합금의 금속 판의 일측 상에 장착되는 전자 부품 장착 기판을 제조하는 방법에 있어서, 그 표면 거칠기가 0.2 ㎛ 이상이도록 금속 판의 일측을 표면-기계 가공하는 단계와; 금속 판의 표면-기계 가공측 상에 은 페이스트를 가하는 단계와; 금속 판의 표면-기계 가공측 상에 가해진 은 페이스트 상에 전자 부품을 배열하는 단계와; 은 접합 층을 형성하여 은 접합 층으로써 금속 판의 표면-기계 가공측에 전자 부품을 접합하도록 은 페이스트 내의 은을 소결하는 단계를 포함하는 전자 부품 장착 기판을 제조하는 방법이 제공된다.
전자 부품 장착 기판을 제조하는 이러한 방법에서, 소결은 바람직하게는 금속 판에 대해 전자 부품을 가압하면서 은 페이스트를 가열함으로써 수행된다. 금속 판의 표면-기계 가공측에는 바람직하게는 표면-기계 가공이 수행된 후에 은 페이스트가 가해지기 전에 니켈 또는 니켈 합금이 도금된다. 표면-기계 가공은 바람직하게는 연마 블래스팅(abrasive blasting) 또는 래핑 기계 가공(lapping machining)이다. 금속 판의 표면-기계 가공측에 접합될 전자 부품의 표면에는 바람직하게는 은 페이스트로써 접합될 수 있는 금속이 덮인다. 이러한 경우에, 은 페이스트와 접합될 수 있는 금속은 바람직하게는 금, 은, 구리 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속이다. 금속 판의 표면-기계 가공측에 접합될 전자 부품의 표면에는 금, 은 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속이 도금될 수 있다. 세라믹 기판의 일측이 바람직하게는 금속 판의 타측에 접합된다. 이러한 경우에, 금속 기부 판이 바람직하게는 세라믹 기판의 타측에 접합된다.
본 발명의 또 다른 태양에 따르면, 알루미늄 또는 알루미늄 합금의 금속 판으로서, 금속 판의 일측이 0.2 ㎛ 이상의 표면 거칠기를 갖는, 금속 판과; 금속 판의 일측 상에 형성되는 은 접합 층과; 은 접합 층으로써 금속 판의 일측에 접합되는 전자 부품을 포함하는 전자 부품 장착 기판이 제공된다.
이러한 전자 부품 장착 기판에서, 니켈 또는 니켈 합금의 도금 필름(plating film)이 바람직하게는 금속 판의 일측 상에 형성되고, 전자 부품은 바람직하게는 은 접합 층으로써 도금 필름을 거쳐 금속 판의 일측에 접합된다. 이러한 경우에, 도금 필름은 바람직하게는 0.4 ㎛ 이상의 표면 거칠기를 갖는다. 금속 판의 일측에 접합될 전자 부품의 표면에는 바람직하게는 은 접합 층과 접합될 수 있는 금속이 덮인다. 이러한 경우에, 은 접합 층과 접합될 수 있는 금속은 바람직하게는 금, 은, 구리 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속이다. 금속 판의 일측에 접합될 전자 부품의 표면에는 금, 은 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속이 도금될 수 있다. 은 접합 층은 바람직하게는 은의 소결체(sintered body)를 함유한다. 세라믹 기판의 일측이 바람직하게는 금속 판의 타측에 접합된다. 이러한 경우에, 금속 기부 판이 바람직하게는 세라믹 기판의 타측에 접합된다.
본 발명에 따르면, 전자 부품이 금속 판의 일측 상에 장착되는 전자 부품 장착 기판을 제조하는 방법에서 충분한 접합 강도로써 알루미늄 또는 알루미늄 합금의 금속 판에 전자 부품을 접합하는 것이 가능하다.
본 발명은 본 발명의 양호한 실시예의 아래에 제공되는 상세한 설명 및 첨부 도면으로부터 더 충분하게 이해될 것이다. 그러나, 도면은 특정한 실시예로의 본 발명의 제한을 의미하고자 의도되지 않고, 단지 설명 및 이해를 의도한다.
도 1은 본 발명에 따른 전자 부품 장착 기판의 양호한 실시예를 개략적으로 도시하는 단면도.
도 2는 도 1의 전자 부품 장착 기판의 사시도.
첨부 도면을 이제부터 참조하여, 본 발명에 따른 전자 부품 장착 기판 그리고 전자 부품 장착 기판을 제조하는 방법의 양호한 실시예가 아래에서 설명될 것이다.
도 1 및 2에 도시된 것과 같이, 전자 부품 장착 기판의 양호한 실시예에서, 전자 부품(14)이 (은의 소결체를 함유하는) 은 접합 층(12)으로써 실질적으로 직사각형의 평면 형상을 갖는 (전자 부품을 그 상에 장착하는) 금속 판(10)의 하나의 주요 표면에 접합된다. 금속 판(10)의 다른 주요 표면 상에, 실질적으로 직사각형의 평면 형상을 갖는 세라믹 기판(16)의 하나의 주요 표면이 접합될 수 있다. 세라믹 기판(16)의 다른 주요 표면 상에, 실질적으로 직사각형의 평면 형상을 갖는 방열 금속 판(금속 기부 판)(18)이 접합될 수 있다. 금속 판(10)의 하나의 주요 표면에는 그 상에 니켈 또는 니켈 합금의 도금 필름(20)을 형성하도록 니켈 또는 니켈 합금이 도금될 수 있고, 전자 부품(14)은 은 접합 층(12)으로써 그 상에 접합될 수 있다.
나아가, 금속 판(10)은 알루미늄 또는 알루미늄 합금으로 제조된다. 금속 판(10)의 하나의 주요 표면[전자 부품(14)이 접합되어야 하는 표면]은 0.2 ㎛ 이상의 그리고 바람직하게는 0.3 ㎛ 내지 2.0 ㎛의 범위 내의 표면 거칠기를 갖는다. 니켈 또는 니켈 합금의 도금 필름(20)이 형성될 때에, 도금 필름(20)의 표면 거칠기가 0.4 ㎛ 미만이면, 은 접합 층(12)으로써 그에 대해 전자 부품(14)을 접합하기 어렵다. 그 이유로, 도금 필름(20)의 표면 거칠기는 바람직하게는 0.4 ㎛ 이상이고, 더 바람직하게는 0.5 ㎛ 내지 2.0 ㎛의 범위 내에 있다.
금속 판(10)의 하나의 주요 표면에 접합될 전자 부품(14)의 표면에는 바람직하게는 금, 은, 구리 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속 등의 은 접합 층(12)과 접합될 수 있는 금속이 덮이고, 바람직하게는 금, 은 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속이 도금된다.
본 발명에 따른 전자 부품 장착 기판을 제조하는 방법의 양호한 실시예에서, 전자 부품(14)이 알루미늄 또는 알루미늄 합금의 금속 판(10)의 하나의 주요 표면 상에 장착되는 전자 부품 장착 기판이 제조된다. 이러한 방법에서, 금속 판(10)의 하나의 주요 표면은 0.2 ㎛ 이상의 그리고 바람직하게는 0.3 ㎛ 내지 2.0 ㎛의 범위 내의 표면 거칠기를 갖도록 기계 가공된다. 은 페이스트가 그 상에 전자 부품(14)을 배열하도록 기계 가공된 주요 표면 상에 가해진 후에, 은 페이스트 내의 은이 은 접합 층(12)을 형성하여 은 접합 층(12)으로써 금속 판(10)의 하나의 주요 표면에 전자 부품(14)을 접합하도록 소결된다.
나아가, 은 페이스트 내의 은의 소결은 바람직하게는 금속 판(10)에 대해 전자 부품(14)을 가압하면서 가열함으로써 수행된다. 소결 중의 가열 온도는 바람직하게는 200 ℃ 내지 400 ℃의 범위 그리고 더 바람직하게는 220 ℃ 내지 300 ℃의 범위 내에 있다. 소결 중의 가열 시간은 바람직하게는 1 분 내지 10 분의 범위 내에 있다. 소결 중에 가해지는 압력은 10 ㎫ 이하일 수 있고, 바람직하게는 2 ㎫ 내지 10 ㎫의 범위 내에 그리고 더 바람직하게는 3 ㎫ 내지 8 ㎫의 범위 내에 있을 수 있다.
금속 판(10)의 다른 주요 표면 상에, 실질적으로 직사각형의 평면 형상을 갖는 세라믹 기판(16)의 하나의 주요 표면이 접합될 수 있고, 세라믹 기판(16)의 다른 주요 표면 상에, 실질적으로 직사각형 평면 형상을 갖는 방열 금속 판(금속 기부 판)(18)이 접합될 수 있다. 이러한 경우에, 금속 판(10)과 세라믹 기판(16) 사이의 접합 그리고 세라믹 기판(16)과 금속 기부 판(18) 사이의 접합이 수행된 후에, 금속 판(10)의 하나의 주요 표면[전자 부품(14)이 접합되어야 하는 표면]은 그 상에 은 페이스트를 가하여 그 상에 전자 부품(14)을 배열하도록 기계 가공될 수 있고, 그 다음에, 은 페이스트 내의 은이 은 접합 층(12)을 형성하여 은 접합 층(12)으로써 금속 판(10)의 하나의 주요 표면에 전자 부품(14)을 접합하도록 소결될 수 있다. 금속 판(10)과 세라믹 기판(16) 사이의 접합 그리고 세라믹 기판(16)과 금속 기부 판(18) 사이의 접합은, 바람직하게는, (도시되지 않은) 주형(mold) 내에 세라믹 기판(16)을 배열하는 단계와; 용융 금속이 배열된 세라믹 기판(16)의 양쪽 주요 표면에 접촉되도록 주형 내로 알루미늄 또는 알루미늄 합금의 용융 금속을 주입하는 단계와; 각각 세라믹 기판(16)의 주요 표면 상에 금속 판(10) 및 금속 기부 판(18)을 형성하여 세라믹 기판(16)에 직접적으로 이들을 접합하도록 주입된 용융 금속을 냉각 및 응고시키는 단계를 포함하는 방법에 의해 수행된다.
금속 판(10)의 하나의 주요 표면이 기계 가공된 후에 그리고 은 페이스트가 그 상에 가해지기 전에, 금속 판(10)의 하나의 주요 표면이 0.1 내지 10 ㎛ 그리고 바람직하게는 0.5 내지 6 ㎛의 두께를 갖는 니켈 또는 니켈 합금의 도금 필름(20)을 형성하도록 도금될 수 있다. 이러한 도금 필름(20)이 형성되면, 도금 필름(20)의 표면 거칠기가 바람직하게는 0.4 ㎛ 이상일 수 있고, 더 바람직하게는 0.5 ㎛ 내지 2.0 ㎛의 범위 내에 있을 수 있다.
표면 기계 가공은 바람직하게는 (금속 판의 표면 상으로 액체 내에 미세 입자를 함유하는 연마 슬러리를 분무하는 습식 블래스팅 등의) 연마 블래스팅 또는 (그 상에 금속 판을 가압하면서 연마 입자로서 기능하는 래핑 작용제를 거쳐 래핑 기계 상에 배열되는, 금속 판을 활주시켜 래핑하는) 래핑 기계 가공에 의해 수행된다.
은 페이스트는 400 ℃ 이하의 온도에서 소결될 수 있는 미세 은 입자를 함유하는 페이스트일 수 있고, 바람직하게는 8개 이하(바람직하게는 6개 내지 8개)의 탄소 원자를 갖는 유기 화합물이 코팅되는 1 내지 200 ㎚의 평균 주요 입자 직경을 갖는 미세 은 입자가 분산 매체(바람직하게는 극성 분산 매체) 내에 분산되는 접합제[예컨대, 도와 일렉트로닉스 머티리얼즈 컴퍼니, 리미티드(Dowa Electronics Materials Co., Ltd.)로부터 상업적으로 이용 가능한 PA-HT-1503M-C]이다. 은 페이스트는 미세 은 입자가 분산되는 분산제 내에 0.5 내지 3.0 ㎛의 평균 주요 입자 직경(D50 직경)을 갖는 은 입자가 분산되는 접합제(예컨대, 도와 일렉트로닉스 머티리얼즈 컴퍼니, 리미티드로부터 상업적으로 이용 가능한 PA-HT-1001L)일 수 있다.
본 발명에 따른 전자 부품 장착 기판을 제조하는 방법의 양호한 실시예에서, 은 페이스트 내의 은이 소결될 때에 약 5 내지 7 ㎫의 낮은 압력에서 가압되면서 은 페이스트가 약 250 내지 260 ℃의 낮은 온도에서 가열되면, [접합 부분 내에 보이드(void) 등의 접합 결함을 형성하지 않으면서] 충분한 접합 강도로써 알루미늄 또는 알루미늄 합금의 금속 판에 전자 부품을 접합하는 것이 가능하다.
명세서 전체에 걸쳐, 표현 "표면 거칠기"는 JIS B0601 (2001)을 기초로 하여 계산되는 산술적인 표면 거칠기 Ra를 의미하고, 표현 "은 입자의 평균 주요 입자 직경(D50 직경)"은 레이저 회절계에 의해 측정되는 은 입자의 50% 입자 직경(D50 직경)(누적 50 중량%의 은 입자의 직경)을 의미하고, 표현 "미세 은 입자의 평균 주요 입자 직경"은 투과 전자 현미경의 이미지(TEM 이미지)로부터 얻어지는 은 입자의 주요 입자 직경의 평균 수치를 의미한다.
본 발명에 따른 전자 부품 장착 기판 그리고 전자 부품 장착 기판을 제조하는 방법의 예가 상세하게 아래에서 설명될 것이다.
예 1
우선, 78 ㎜ x 95 ㎜ x 0.6 ㎜의 크기를 갖는 AlN의 세라믹 기판이 주형 내에 배열되고, 99.9 중량%의 순도를 갖는 알루미늄의 용융 금속이 세라믹 기판의 양쪽 주요 표면에 접촉되도록 주형 내로 주입된다. 그 다음에, 용융 금속이 각각 주요 표면 상에 68 ㎜ x 85 ㎜ x 0.2 ㎜의 크기를 갖는 (전자 부품을 그 상에 장착하는) 금속 판 그리고 68 ㎜ x 85 ㎜ x 0.2 ㎜의 크기를 갖는 (방열을 위한) 금속 기부 판을 형성하여 각각 세라믹 기판의 주요 표면에 직접적으로 이들을 접합하도록 냉각 및 응고된다.
그 다음에, (전자 부품을 그 상에 장착하는) 금속 판의 표면 처리가 습식 블래스팅 장치[마코호 컴퍼니, 리미티드(MACOHO Co., Ltd.)로부터 상업적으로 이용 가능한 모델 No. NFR-737]에 의해 수행된다. 습식 블래스팅 장치에서의 처리 조건으로서, 공기 압력은 0.2 ㎫이고, 처리 속도는 0.3 m/분이다. 추가로, 돌출 거리는 20 ㎜이고, 돌출 각도는 90˚이다. 더욱이, 물 내의 연마 입자로서 40 ㎛의 평균 입자 직경을 갖는 15 체적%의 알루미나 #320을 함유하는 연마 슬러리가 사용된다. 블래스팅에 의해 처리되는 (전자 부품을 그 상에 장착하는) 금속 판에 대해, 금속 판의 표면 상의 100 ㎛ x 100 ㎛의 크기를 갖는 선택 사항의 정사각형 영역의 일측에 평행한 100 ㎛의 길이를 갖는 선택 사항의 직선을 따른 라인 거칠기(line roughness)가 초-깊이 표면 프로파일 측정 현미경(super-depth surface profile measuring microscope)(또는 컬러 레이저 현미경)[케이옌스 코포레이션(Keyence Corporation)으로부터 상업적으로 이용 가능한 VK-8500]의 라인 거칠기 측정 기능에 의해 측정된다. 측정된 라인 거칠기로부터, 표면 거칠기(산술적인 표면 거칠기 Ra)가 JIS B0601 (2001)을 기초로 하여 계산된다. 결과적으로, 표면 거칠기가 1.19 ㎛이다.
그 다음에, 금속 판이 2회만큼 아연산염 변환을 수행하는 이중 아연산염 변환 공정에 의해 사전-처리된 후에, 5 ㎛의 두께를 갖는 Ni-P 무전해 도금 필름이 무전해 니켈 도금 용액[우예무라 컴퍼니, 리미티드(Uyemura Co., Ltd.)로부터 상업적으로 이용 가능한 니무덴 SX(NIMUDEN SX)] 내에 금속 판을 침액함으로써 (전자 부품을 그 상에 장착하는) 금속 판의 표면 상에 형성된다. 이처럼 형성된 도금 필름의 표면 거칠기는 위에서 설명된 것과 동일한 방법에 의해 측정된다. 결과적으로, 그 표면 거칠기가 1.00 ㎛이다.
그 다음에, 분산 매체 내에 분산되는 미세 은 입자를 함유하는 은 페이스트(도와 일렉트로닉스 머티리얼즈 컴퍼니, 리미티드로부터 상업적으로 이용 가능한 PA-HT-1001L)가 (전자 부품을 그 상에 장착하는) 금속 판의 표면 상으로의 도금 필름의 전자 부품 장착 부분 상에 가해진 후에, 그 저부면(반대면)에 금이 도금되는 (13 ㎜ x 13 ㎜의 크기를 갖는) Si 칩이 전자 부품 장착 부분 상의 은 페이스트 상에 배열된다. 그 다음에, 은 페이스트를 거쳐 금속 판 상에 배열된 Si 칩이 10 분 동안 100 ℃에서 예열된 후에, Si 칩이 Si 고무 시트를 거쳐 7 ㎫에서 가압되면서 2 분 동안 260 ℃에서 가열된다. 이와 같이, Si 칩이 (전자 부품을 그 상에 장착하는) 금속 판에 접합된다.
이처럼 제조된 전자 부품 장착 기판에 대해, (전자 부품을 그 상에 장착하는) 금속 판으로의 Si 칩의 접합 부분은 초음파 시험 장비[주사 음파 단층 촬영기(SAT: Scanning Acoustic Tomograph)][히다찌 콘스트럭션 머시너리 파인텍 컴퍼니, 리미티드(Hitachi Construction Machinery Finetec Co., Ltd.)로부터 상업적으로 이용 가능한 FS100II]에 의해 관찰된다. 결과적으로, 박리가 접합 부분 내에서 관찰되지 않는다.
예 2
99.99 중량%의 순도를 갖는 알루미늄의 용융 금속이 99.9 중량%의 순도를 갖는 알루미늄의 용융 금속에 대체되는 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.36 ㎛이고, 도금 필름의 표면 거칠기가 1.17 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다.
예 3
0.4 중량%의 Si 그리고 0.04 중량%의 B를 함유하는 Al-Si-B 합금의 용융 금속이 99.9 중량%의 순도를 갖는 알루미늄의 용융 금속에 대체되는 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.39 ㎛이고, 도금 필름의 표면 거칠기가 1.38 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다.
예 4
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않는 점을 제외하면 예 2에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.36 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다.
예 5
래핑 기계 가공이 표면 처리로서 습식 블래스팅에 대체되는 점을 제외하면 예 2에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 나아가, [스피드팸 코포레이션(SpeedFam Corporation)에 의해 제조되는] 편면측 래핑 기계가 연마 입자로서 20 ㎛의 평균 입자 직경을 갖는 알루미나 #600을 함유하는 래핑 작용제를 사용하여 0.1 ㎏/㎠의 기계 가공 압력에서 래핑 기계 가공을 수행하는 데 사용된다. 결과적으로, 금속 판의 표면 거칠기가 0.30 ㎛이고, 도금 필름의 표면 거칠기가 0.71 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다.
예 6
0.4 중량%의 Si 그리고 0.04 중량%의 B를 함유하는 Al-Si-B 합금의 용융 금속이 99.99 중량%의 순도를 갖는 알루미늄의 용융 금속에 대체되는 점을 제외하면 예 5에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.30 ㎛이고, 도금 필름의 표면 거칠기가 0.54 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다.
비교예 1
연삭 기계[디스코 인코포레이티드(Disco Inc.)로부터 상업적으로 이용 가능한 DAS8920]이 표면 처리로서 습식 블래스팅 대신에 연삭을 수행하는 데 사용되는 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.02 ㎛이고, 도금 필름의 표면 거칠기가 0.24 ㎛이다. Si 칩이 그 접합 부분 내의 (전자 부품을 그 상에 장착하는) 금속 판으로부터 박리된다.
비교예 2
99.99 중량%의 순도를 갖는 알루미늄의 용융 금속이 99.9 중량%의 순도를 갖는 알루미늄의 용융 금속에 대체되고 그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않는 점을 제외하면 비교예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.02 ㎛이고, Si 칩이 그 접합 부분 내의 (전자 부품을 그 상에 장착하는) 금속 판으로부터 박리된다.
비교예 3
연마가 표면 처리로서 습식 블래스팅에 대체되는 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 나아가, (스피드팸 코포레이션에 의해 제조되는) 편면측 연마 기계가 연마 입자로서 20 ㎛의 평균 입자 직경을 갖는 알루미나 #600을 함유하는 연마제를 사용하여 0.1 ㎏/㎠의 기계 가공 압력에서 연마를 수행하는 데 사용된다. 결과적으로, 금속 판의 표면 거칠기가 0.07 ㎛이고, 도금 필름의 표면 거칠기가 0.13 ㎛이다. Si 칩이 그 접합 부분 내의 (전자 부품을 그 상에 장착하는) 금속 판으로부터 박리된다.
비교예 4
99.99 중량%의 순도를 갖는 알루미늄의 용융 금속이 99.9 중량%의 순도를 갖는 알루미늄의 용융 금속에 대체되는 점을 제외하면 비교예 3에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.07 ㎛이고, 도금 필름의 표면 거칠기가 0.12 ㎛이다. Si 칩이 접합 부분 내의 (전자 부품을 그 상에 장착하는) 금속 판으로부터 박리된다.
비교예 5
0.4 중량%의 Si 그리고 0.04 중량%의 B를 함유하는 Al-Si-B 합금의 용융 금속이 99.9 중량%의 순도를 갖는 알루미늄의 용융 금속에 대체되는 점을 제외하면 비교예 3에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.07 ㎛이고, 도금 필름의 표면 거칠기가 0.16 ㎛이다. Si 칩이 접합 부분 내의 (전자 부품을 그 상에 장착하는) 금속 판으로부터 박리된다.
비교예 6
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않는 점을 제외하면 비교예 4에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.07 ㎛이고, Si 칩이 접합 부분 내의 (전자 부품을 그 상에 장착하는) 금속 판으로부터 박리된다.
예 7
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않고 Si 칩이 금속 판에 접합될 때에 압력이 15 ㎫인 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도(Vickers hardness) Hv는 29.1이다.
예 8
Si 칩이 금속 판에 접합될 때에 압력이 7 ㎫이고 금속 판으로의 Si 칩의 접합이 질소의 분위기에서 수행되는 점을 제외하면 예 7에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 29.1이다.
예 9
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않고 금속 판의 표면이 세라믹 기판에 접합된 금속 판의 사전-처리로서 황산에 침액되고 금속 판으로의 Si 칩의 접합이 질소의 분위기에서 수행되는 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 29.1이다.
예 10
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않고 금속 판의 표면이 세라믹 기판에 접합된 금속 판의 사전 처리로서 불화수소산에 침액되고 금속 판으로의 Si 칩의 접합이 질소의 분위기에서 수행되는 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 29.1이다.
예 11
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않고 분산 매체 내에 미세 은 입자를 함유하는 은 페이스트(도와 일렉트로닉스 머티리얼즈 컴퍼니, 리미티드로부터 상업적으로 이용 가능한 PA-HT-1503M-C)가 사용되는 점을 제외하면 예 1에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 29.1이다.
예 12
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않는 점을 제외하면 예 2에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 23.2이다.
예 13
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않는 점을 제외하면 예 5에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.3 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 23.2이다
예 14
예 5에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판 및 도금 필름의 각각의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 0.3 ㎛이고, 도금 필름의 표면 거칠기가 0.7 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 23.2이다
예 15
Si 칩이 금속 판에 접합될 때에 압력이 5 ㎫인 점을 제외하면 예 12에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 23.2이다.
예 16
Si 칩이 금속 판에 접합될 때에 압력이 5 ㎫인 점을 제외하면 예 7에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 29.1이다.
예 17
그 Ni-P 무전해 도금 및 사전-처리가 수행되지 않고 Si 칩이 금속 판에 접합될 때에 압력이 5 ㎫인 점을 제외하면 예 3에서와 동일한 방법에 의해, 전자 부품 장착 부분이 제조되어 그 금속 판의 표면 거칠기를 계산하고, 그 접합 부분이 관찰된다. 결과적으로, 금속 판의 표면 거칠기가 1.4 ㎛이고, 박리가 접합 부분 내에서 관찰되지 않는다. 나아가, 금속 판의 비커스 경도 Hv는 38.0이다
표 1은 이들 예 및 비교예에서의 전자 부품 장착 기판을 위한 제조 조건을 기재하고 있다. 표 1에서, ST는 표면 처리를 나타내고, WB는 습식 블래스팅을 나타내고, LAP는 래핑 기계 가공을 나타내고, GRI는 연삭을 나타내고, POL은 연마를 나타내고, DZ는 이중 아연산염을 나타낸다.
Figure 112013107252690-pat00001
예 7 내지 17에서 제조된 전자 부품 장착 기판의 각각에 대해, 열 사이클(1회의 사이클에서, 기판이 15 분 동안 -40 ℃에서 유지된 후에, 기판이 1 분 동안 실온에서 유지되고, 그 다음에, 기판이 5 분 동안 250 ℃에서 유지됨)이 각각 100회, 300회, 500회, 800회 및 1000회만큼 반복적으로 수행된 후에, 그 접합 상태가 관찰된다. 결과적으로, Si 칩은 예 7 내지 15에서 제조된 전자 부품 장착 기판의 (전자 부품을 그 상에 장착하는) 금속 판에 만족스럽게 접합되지만, Si 칩은 예 16 및 17에서 제조된 전자 부품 장착 기판의 접합 부분 내의 (전자 부품을 그 상에 장착하는) 금속 판으로부터 박리된다. 이들 결과로부터, Si 칩이 99.99 중량%의 순도를 갖는 알루미늄의 금속 판 등의 비교적 낮은 비커스 경도 Hv를 갖는 (전자 부품을 그 상에 장착하는) 금속 판에 접합될 때에 압력이 5 ㎫ 이상이면 위에서-설명된 열 사이클 후에도 충분한 접합 강도를 얻는 것이 가능하고 반면에 Si 칩이 99.9 중량%의 순도를 갖는 알루미늄 또는 Al-Si-B 합금의 금속 판 등의 비교적 높은 비커스 경도 Hv를 갖는 (전자 부품을 그 상에 장착하는) 금속 판에 접합될 때에 압력이 5 ㎫이면 위에서-설명된 열 사이클 후에 충분한 접합 강도를 얻는 것이 가능하지 않다는 것이 이해될 수 있다. 그러므로, 위에서-설명된 열 사이클 후에도 충분한 접합 강도를 얻을 수 있는 우수한 열 저항을 갖는 전자 부품 장착 기판을 제조하기 위해, Si 칩이 바람직하게는 99.99 중량%의 순도를 갖는 알루미늄의 금속 판 등의 비교적 낮은 비커스 경도 Hv를 갖는 (전자 부품을 그 상에 장착하는) 금속 판에 접합된다. 대체예에서, Si 칩이 99.9 중량%의 순도를 갖는 알루미늄 또는 Al-Si-B 합금의 금속 판 등의 비교적 높은 비커스 경도 Hv를 갖는 (전자 부품을 그 상에 장착하는) 금속 판에 접합될 때에 바람직하게는 더 높은 압력이 가해진다.
본 발명은 그 더 양호한 이해를 용이하게 하기 위해 양호한 실시예의 관점에서 개시되었지만, 본 발명은 본 발명의 원리로부터 벗어나지 않으면서 다양한 방식으로 실시될 수 있다는 것이 이해되어야 한다. 그러므로, 본 발명은 첨부된 특허청구범위 내에 기재된 것과 같은 본 발명의 원리로부터 벗어나지 않으면서 실시될 수 있는 예시된 실시예에 대한 모든 가능한 실시예 및 변형예를 포함하는 것으로 이해되어야 한다.

Claims (18)

  1. 전자 부품이 알루미늄 또는 알루미늄 합금의 금속 판의 일측 상에 장착되는 전자 부품 장착 기판을 제조하는 방법이며,
    그 표면 거칠기가 0.3 ㎛ ~ 2.0 ㎛이 되도록 금속 판의 일측을 표면-기계 가공하는 단계와;
    금속 판의 표면-기계 가공측 상에 은 페이스트를 가하는 단계와;
    금속 판의 표면-기계 가공측 상에 가해진 은 페이스트 상에 전자 부품을 배열하는 단계와;
    금속 판에 대해 전자 부품을 2 ~ 10 ㎫로 가압하면서 200 ℃ ~ 400 ℃로 가열하여, 은 페이스트 내의 은을 소결하여 은 접합 층을 형성하고, 은 접합층으로 전자 부품을 금속 판의 표면-기계 가공측에 접합하는 단계
    를 포함하는, 전자 부품 장착 기판을 제조하는 방법.
  2. 제1항에 있어서, 금속 판의 표면-기계 가공측에는 표면-기계 가공이 수행된 후에 은 페이스트가 가해지기 전에 니켈 또는 니켈 합금이 도금되고, 표면 거칠기가 0.5 ㎛ ~ 2.0 ㎛의 도금 필름을 형성하는, 전자 부품 장착 기판을 제조하는 방법.
  3. 제1항에 있어서, 표면-기계 가공은 연마 블래스팅 또는 래핑 기계 가공인, 전자 부품 장착 기판을 제조하는 방법.
  4. 제1항에 있어서, 금속 판의 표면-기계 가공측에 접합될 전자 부품의 표면에는 은 페이스트와 접합될 수 있는 금속이 덮이는, 전자 부품 장착 기판을 제조하는 방법.
  5. 제4항에 있어서, 은 페이스트와 접합될 수 있는 금속은 금, 은, 구리 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속인, 전자 부품 장착 기판을 제조하는 방법.
  6. 제1항에 있어서, 금속 판의 표면-기계 가공측에 접합될 전자 부품의 표면에는 금, 은 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속이 도금되는, 전자 부품 장착 기판을 제조하는 방법.
  7. 제1항에 있어서, 세라믹 기판의 일측이 금속 판의 타측에 접합되는, 전자 부품 장착 기판을 제조하는 방법.
  8. 제7항에 있어서, 금속 기부 판이 세라믹 기판의 타측에 접합되는, 전자 부품 장착 기판을 제조하는 방법.
  9. 알루미늄 또는 알루미늄 합금의 금속 판으로서, 금속 판의 일측이 0.3 ㎛ ~ 2.0 ㎛의 표면 거칠기를 갖는, 금속 판과;
    금속 판의 일측 상에 형성되는 은 접합 층과;
    은 접합 층으로 금속 판의 일측에 접합되는 전자 부품
    을 포함하는, 전자 부품 장착 기판.
  10. 제9항에 있어서, 금속 판의 일측 상에 형성되는 니켈 또는 니켈 합금의 표면 거칠기가 0.5 ㎛ ~ 2.0 ㎛인 도금 필름을 추가로 포함하고, 전자 부품은 은 접합 층으로써 도금 필름을 거쳐 금속 판의 일측에 접합되는, 전자 부품 장착 기판.
  11. 제9항에 있어서, 금속 판의 일측에 접합될 전자 부품의 표면에는 은 접합 층과 접합될 수 있는 금속이 덮이는, 전자 부품 장착 기판.
  12. 제11항에 있어서, 은 접합 층과 접합될 수 있는 금속은 금, 은, 구리 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속인, 전자 부품 장착 기판.
  13. 제9항에 있어서, 금속 판의 일측에 접합될 전자 부품의 표면에는 금, 은 및 팔라듐 또는 그 합금으로 구성된 그룹으로부터 선택되는 적어도 1개의 금속이 도금되는, 전자 부품 장착 기판.
  14. 제9항에 있어서, 은 접합 층은 은의 소결체를 함유하는, 전자 부품 장착 기판.
  15. 제9항에 있어서, 세라믹 기판의 일측이 금속 판의 타측에 접합되는, 전자 부품 장착 기판.
  16. 제15항에 있어서, 금속 기부 판이 세라믹 기판의 타측에 접합되는, 전자 부품 장착 기판.
  17. 삭제
  18. 삭제
KR1020130143882A 2012-11-28 2013-11-25 전자 부품 장착 기판 및 전자 부품 장착 기판을 제조하는 방법 KR102151824B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2012-259329 2012-11-28
JP2012259329 2012-11-28
JP2013068775A JP6099453B2 (ja) 2012-11-28 2013-03-28 電子部品搭載基板およびその製造方法
JPJP-P-2013-068775 2013-03-28

Publications (2)

Publication Number Publication Date
KR20140068769A KR20140068769A (ko) 2014-06-09
KR102151824B1 true KR102151824B1 (ko) 2020-09-03

Family

ID=49709493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143882A KR102151824B1 (ko) 2012-11-28 2013-11-25 전자 부품 장착 기판 및 전자 부품 장착 기판을 제조하는 방법

Country Status (5)

Country Link
US (2) US10510557B2 (ko)
EP (2) EP3982397B1 (ko)
JP (1) JP6099453B2 (ko)
KR (1) KR102151824B1 (ko)
CN (1) CN103855037B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262968B2 (ja) * 2013-09-09 2018-01-17 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
KR101887290B1 (ko) * 2013-10-07 2018-08-09 후루카와 덴키 고교 가부시키가이샤 접합 구조 및 전자부재 접합 구조체
JP2015220341A (ja) * 2014-05-19 2015-12-07 三菱電機株式会社 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法
CN104582270B (zh) * 2014-12-05 2018-04-27 广东明路电力电子有限公司 金属层积连接电路的制备方法
JP6400501B2 (ja) * 2015-02-18 2018-10-03 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板の製造方法
JP6753721B2 (ja) * 2016-07-29 2020-09-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス回路基板およびその製造方法
DE102016118784A1 (de) 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
KR20200015519A (ko) * 2017-06-09 2020-02-12 덴카 주식회사 세라믹스 회로 기판
JP7141864B2 (ja) * 2018-06-22 2022-09-26 Ｄｏｗａメタルテック株式会社 電子部品搭載基板およびその製造方法
CN113130407B (zh) * 2020-01-15 2023-12-12 武汉利之达科技股份有限公司 一种封装盖板及其制备方法
KR20240088312A (ko) * 2022-12-13 2024-06-20 주식회사 케이씨씨 세라믹 기판의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207018A (ja) * 2001-01-09 2002-07-26 Denki Kagaku Kogyo Kk 回路基板の評価方法、回路基板及びその製造方法
JP2004172378A (ja) * 2002-11-20 2004-06-17 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP2009117435A (ja) 2007-11-02 2009-05-28 Denso Corp 半導体装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
JP3222614B2 (ja) 1993-04-15 2001-10-29 松下電工株式会社 立体表面への膜形成方法
JPH06314718A (ja) * 1993-04-28 1994-11-08 Nec Corp 半導体集積回路ペレット
US6033787A (en) * 1996-08-22 2000-03-07 Mitsubishi Materials Corporation Ceramic circuit board with heat sink
US6124635A (en) * 1997-03-21 2000-09-26 Honda Giken Kogyo Kabushiki Kaisha Functionally gradient integrated metal-ceramic member and semiconductor circuit substrate application thereof
JP3615661B2 (ja) * 1998-06-30 2005-02-02 京セラ株式会社 アルミニウム薄膜配線の補修方法
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
WO2001003856A1 (en) * 1999-07-09 2001-01-18 Shipley Company, L.L.C. Method of forming a thin metal layer on an insulating substrate
JP4649027B2 (ja) * 1999-09-28 2011-03-09 株式会社東芝 セラミックス回路基板
JP2001185838A (ja) * 1999-12-22 2001-07-06 Kyocera Corp セラミック配線基板
DE10165107B3 (de) * 2000-09-20 2015-06-18 Hitachi Metals, Ltd. Substrat mit Siliciumnitrid-Sinterkörper und Leiterplatte
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
KR100528950B1 (ko) * 2001-01-29 2005-11-16 제이에스알 가부시끼가이샤 유전체용 복합 입자, 초미립자 복합 수지 입자, 유전체형성용 조성물 및 그의 용도
US6670216B2 (en) * 2001-10-31 2003-12-30 Ixys Corporation Method for manufacturing a power semiconductor device and direct bonded substrate thereof
JP2003163315A (ja) * 2001-11-29 2003-06-06 Denki Kagaku Kogyo Kk モジュール
DE60326760D1 (de) * 2002-09-18 2009-04-30 Ebara Corp Verfahren zum verbinden
US7005734B2 (en) * 2003-05-05 2006-02-28 Ixys Corporation Double-sided cooling isolated packaged power semiconductor device
US8257795B2 (en) * 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
US8123107B2 (en) * 2004-05-25 2012-02-28 Praxair S.T. Technology, Inc. Method for forming sputter target assemblies
JP4756165B2 (ja) * 2004-08-26 2011-08-24 Ｄｏｗａメタルテック株式会社 アルミニウム−セラミックス接合基板
JP4010311B2 (ja) 2004-09-06 2007-11-21 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7749430B2 (en) * 2005-01-20 2010-07-06 A.L.M.T. Corp. Member for semiconductor device and production method thereof
JP2006210536A (ja) * 2005-01-26 2006-08-10 Ngk Spark Plug Co Ltd 電子部品の製造方法、電子部品付き配線基板
EP1950767B1 (en) * 2005-09-21 2012-08-22 Nihon Handa Co., Ltd. Pasty silver particle composition, process for producing solid silver, solid silver, joining method, and process for producing printed wiring board
US7710045B2 (en) * 2006-03-17 2010-05-04 3M Innovative Properties Company Illumination assembly with enhanced thermal conductivity
JP4454658B2 (ja) * 2007-12-04 2010-04-21 パナソニック株式会社 電子部品製造方法
US7821130B2 (en) 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
US7682875B2 (en) * 2008-05-28 2010-03-23 Infineon Technologies Ag Method for fabricating a module including a sintered joint
JP4623167B2 (ja) * 2008-08-26 2011-02-02 トヨタ自動車株式会社 放熱構造及び車両用インバータ
US7754533B2 (en) 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
JP5824201B2 (ja) 2009-09-11 2015-11-25 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
JP5876654B2 (ja) * 2010-01-12 2016-03-02 日本軽金属株式会社 液冷一体型基板の製造方法
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
WO2012061511A2 (en) * 2010-11-03 2012-05-10 Fry's Metals, Inc. Sintering materials and attachment methods using same
US8766100B2 (en) 2011-03-02 2014-07-01 Samsung Electronics Co., Ltd. Printed circuit board and semiconductor package using the same
US20120292009A1 (en) * 2011-05-20 2012-11-22 Baker Hughes Incorporated Method and Apparatus for Joining Members for Downhole and High Temperature Applications
US20120291454A1 (en) * 2011-05-20 2012-11-22 Baker Hughes Incorporated Thermoelectric Devices Using Sintered Bonding
US8716864B2 (en) * 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002207018A (ja) * 2001-01-09 2002-07-26 Denki Kagaku Kogyo Kk 回路基板の評価方法、回路基板及びその製造方法
JP2004172378A (ja) * 2002-11-20 2004-06-17 Mitsubishi Materials Corp パワーモジュール用基板の製造方法並びにパワーモジュール用基板及びパワーモジュール
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP2009117435A (ja) 2007-11-02 2009-05-28 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US10510557B2 (en) 2019-12-17
CN103855037A (zh) 2014-06-11
JP6099453B2 (ja) 2017-03-22
EP2738795A3 (en) 2014-11-05
US20200083062A1 (en) 2020-03-12
KR20140068769A (ko) 2014-06-09
JP2014130989A (ja) 2014-07-10
EP3982397A1 (en) 2022-04-13
CN103855037B (zh) 2018-01-09
EP2738795A2 (en) 2014-06-04
EP3982397B1 (en) 2023-10-18
US20140147695A1 (en) 2014-05-29
EP2738795B1 (en) 2021-09-29

Similar Documents

Publication Publication Date Title
KR102151824B1 (ko) 전자 부품 장착 기판 및 전자 부품 장착 기판을 제조하는 방법
EP3048640B1 (en) Method for producing an electronic part mounting substrate
KR101344152B1 (ko) 알루미늄-탄화규소질 복합체 및 그것을 사용한 방열 부품
JP5988977B2 (ja) 半導体素子用放熱部品
TWI452143B (zh) 鋁－金剛石系複合體及其製造方法
JP5144279B2 (ja) アルミニウム−炭化珪素質複合体及びそれを用いた放熱部品
CN106463484B (zh) 铝-碳化硅质复合体及功率模块用基底板
JP2012117085A (ja) アルミニウム−ダイヤモンド系複合体及びその製造方法
JP5755895B2 (ja) アルミニウム−ダイヤモンド系複合体及びその製造方法
JP2008042011A (ja) アルミニウム−炭化珪素質複合体及びその製造方法
JP6105262B2 (ja) アルミニウム−ダイヤモンド系複合体放熱部品
JP5662834B2 (ja) アルミニウム−炭化珪素質複合体の製造方法
JP4127379B2 (ja) アルミニウム−炭化珪素複合体の製造方法
JP5132962B2 (ja) アルミニウム合金−炭化珪素質複合体
JP2024041251A (ja) 電子部品接合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right