KR102106927B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102106927B1
KR102106927B1 KR1020140017477A KR20140017477A KR102106927B1 KR 102106927 B1 KR102106927 B1 KR 102106927B1 KR 1020140017477 A KR1020140017477 A KR 1020140017477A KR 20140017477 A KR20140017477 A KR 20140017477A KR 102106927 B1 KR102106927 B1 KR 102106927B1
Authority
KR
South Korea
Prior art keywords
transistor
drain
source
gate
signal
Prior art date
Application number
KR1020140017477A
Other languages
English (en)
Other versions
KR20140108122A (ko
Inventor
타카노리 마츠자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20140108122A publication Critical patent/KR20140108122A/ko
Application granted granted Critical
Publication of KR102106927B1 publication Critical patent/KR102106927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 전원의 순간적인 저하 또는 정지 중에도 데이터를 계속 유지할 수 있는 반도체 장치를 제공한다.
제 1 트랜지스터~제 6 트랜지스터를 갖고, 제 1 트랜지스터 및 제 4 트랜지스터는 p채널형 트랜지스터이고, 제 2 트랜지스터 및 제 5 트랜지스터는 n채널형 트랜지스터이고, 제 3 트랜지스터 및 제 6 트랜지스터 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 제 1 트랜지스터 및 제 4 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 2 트랜지스터 및 제 5 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 물건, 방법, 또는 제조 방법에 관한 것이다. 또는, 본 발명은 프로세스(process), 머신(machine), 매뉴팩처(manufacture), 또는, 조성물(composition of matter)에 관한 것이다. 특히, 본 발명은 예를 들어 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 이들의 구동 방법 또는 이들의 제조 방법에 관한 것이다. 특히, 본 발명은 예를 들어 산화물 반도체를 갖는 반도체 장치, 표시 장치, 또는 발광 장치에 관한 것이다.
특허문헌 1에는 전원의 순간적인 저하 또는 정지 중에도 데이터를 계속 유지하는 논리 회로가 기재되어 있다.
일본국 특개 2006-50208호 공보
본 발명의 일 형태는 특허 문헌 1에 기재되어 있는 회로와 다른 회로를 갖는 반도체 장치를 제공하는 것을 과제로 한다. 또는, 본 발명의 일 형태는 품질이 좋은 반도체 장치 등을 제공하는 것을 과제로 한다.
본 발명의 일 형태는 오프 전류가 낮은 반도체 장치 등을 제공하는 것을 과제로 한다. 또는, 본 발명의 일 형태는 소비 전력이 낮은 반도체 장치 등을 제공하는 것을 과제로 한다. 또는, 본 발명의 일 형태는 사용자의 눈이 편한 표시 장치 등을 제공하는 것을 과제로 한다. 또는, 본 발명의 일 형태는 투명한 반도체층을 사용한 반도체 장치 등을 제공하는 것을 과제로 한다. 또는, 본 발명의 일 형태는 신뢰성이 높은 반도체층을 사용한 반도체 장치 등을 제공하는 것을 과제로 한다.
또한, 상술한 과제는 다른 과제의 존재를 방해하는 것이 아니다. 또한, 본 발명의 일 형태는 상술한 과제 모두를 해결할 필요는 없는 것으로 한다. 또한, 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명확해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 외의 과제가 추출될 수 있다.
본 발명의 일 형태는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 및 제 6 트랜지스터를 갖고, 제 1 트랜지스터 및 제 4 트랜지스터는 p채널형 트랜지스터이고, 제 2 트랜지스터 및 제 5 트랜지스터는 n채널형 트랜지스터이고, 제 3 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 6 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 1 트랜지스터의 게이트는 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 4 트랜지스터의 게이트, 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 2 트랜지스터의 게이트는 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 5 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 1 트랜지스터의 게이트, 및 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 5 트랜지스터의 게이트는 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되는 반도체 장치이다.
본 발명의 일 형태인 반도체 장치는, 제 3 트랜지스터 및 제 6 트랜지스터의 채널이 형성되는 영역이 산화물 반도체층을 가지므로 High전압 및 Low전압이 일시적으로 소실된 경우에도 High전압 및 Low전압이 회복되면 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽 및 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다. 또한, 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽 및 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다.
본 발명의 일 형태는 제 1 저항 소자, 제 2 저항 소자, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터를 갖고, 제 1 트랜지스터 및 제 3 트랜지스터는 n채널형 트랜지스터이고, 제 2 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 4 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 1 저항 소자의 한쪽의 단자에는 High전압이 인가되고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 1 저항 소자의 다른 쪽의 단자는 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽, 및 제 4 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 2 저항 소자의 한쪽의 단자에는 High전압이 인가되고, 제 3 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 2 저항 소자의 다른 쪽의 단자는, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽, 및 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 제 3 트랜지스터의 게이트는 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되는 반도체 장치이다.
본 발명의 일 형태인 반도체 장치는, 제 2 트랜지스터 및 제 4 트랜지스터의 채널이 형성되는 영역이 산화물 반도체층을 가지므로 High전압 및 Low전압이 일시적으로 소실된 경우에도 High전압 및 Low전압이 회복되면 제 1 저항 소자의 다른 쪽의 단자와 제 １ 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다. 또한, 제 2 저항 소자의 다른 쪽의 단자와 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다.
본 발명의 일 형태는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 및 제 6 트랜지스터를 갖고, 제 1 트랜지스터 및 제 4 트랜지스터는 p채널형 트랜지스터이고, 제 2 트랜지스터 및 제 5 트랜지스터는 n채널형 트랜지스터이고, 제 3 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 6 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 6 트랜지스터의 소스 및 드레인 중 한쪽, 제 5 트랜지스터의 게이트에 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 5 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 2 트랜지스터의 게이트, 및 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 제 4 트랜지스터의 게이트는 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되는 반도체 장치이다.
본 발명의 일 형태인 반도체 장치는, 제 3 트랜지스터 및 제 6 트랜지스터의 채널이 형성되는 영역이 산화물 반도체층을 가지므로 High전압 및 Low전압이 일시적으로 소실된 경우에도 High전압 및 Low전압이 회복되면 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽과 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다. 또한, 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽과 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다.
본 발명의 일 형태는 제 1 저항 소자, 제 2 저항 소자, 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터를 갖고, 제 1 트랜지스터 및 제 3 트랜지스터는 p채널형 트랜지스터이고, 제 2 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 4 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 1 저항 소자의 한쪽의 단자에는 Low전압이 인가되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 1 저항 소자의 다른 쪽의 단자, 및 제 4 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 3 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 2 저항 소자의 한쪽의 단자에는 Low전압이 인가되고, 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 저항 소자의 다른 쪽의 단자, 및 제 2 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 제 3 트랜지스터의 게이트는 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되는 반도체 장치이다.
본 발명의 일 형태인 반도체 장치는, 제 2 트랜지스터 및 제 4 트랜지스터의 채널이 형성되는 영역이 산화물 반도체층을 가지므로 High전압 및 Low전압이 일시적으로 소실된 경우에도 High전압 및 Low전압이 회복되면 제 1 저항 소자의 다른 쪽의 단자와 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다. 또한, 제 2 저항 소자의 다른 쪽의 단자와 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다.
본 발명의 일 형태는 제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 및 제 6 트랜지스터, 제 7 트랜지스터, 및 제 8 트랜지스터를 갖고, 제 1 트랜지스터 및 제 5 트랜지스터는 p채널형 트랜지스터이고, 제 2 트랜지스터 및 제 6 트랜지스터는 n채널형 트랜지스터이고, 제 3 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 4 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 7 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 8 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 갖고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽은 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 7 트랜지스터의 소스 및 드레인 중 한쪽, 및 제 8 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고, 제 6 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고, 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽, 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 및 제 4 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 제 1 트랜지스터의 게이트는 제 4 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 제 2 트랜지스터의 게이트는 제 3 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 제 5 트랜지스터의 게이트는 제 8 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 제 6 트랜지스터의 게이트는 제 7 트랜지스터의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되는, 반도체 장치이다.
본 발명의 일 형태인 반도체 장치는, 제 3 트랜지스터, 제 4 트랜지스터, 제 7 트랜지스터, 및 제 8 트랜지스터의 채널이 형성되는 영역이 산화물 반도체층을 가지므로 High전압 및 Low전압이 일시적으로 소실된 경우에도 High전압 및 Low전압이 회복되면 제 1 트랜지스터의 소스 및 드레인 중 다른 쪽과 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다. 또한, 제 5 트랜지스터의 소스 및 드레인 중 다른 쪽과 제 6 트랜지스터의 소스 및 드레인 중 다른 쪽이 전기적으로 접속되는 노드의 전압을 회복시킬 수 있다.
본 발명의 일 형태인 반도체 장치는, 트랜지스터의 채널이 형성되는 영역이 산화물 반도체층을 가지므로 High전압 및 Low전압이 일시적으로 소실된 경우에도 High전압 및 Low전압이 회복되면 원상태로 회복될 수 있다. 즉, 전원의 순간적인 저하 또는 정지 중에도 데이터를 계속 유지할 수 있다.
도 1은 반도체 장치의 회로도.
도 2는 타이밍 차트.
도 3은 반도체 장치의 회로도.
도 4는 반도체 장치의 회로도.
도 5는 반도체 장치의 회로도.
도 6은 반도체 장치의 회로도.
도 7은 타이밍 차트.
도 8은 반도체 장치의 회로도.
도 9는 타이밍 차트.
도 10은 반도체 장치의 회로도.
도 11은 반도체 장치의 회로도.
도 12는 반도체 장치의 회로도.
도 13은 반도체 장치의 회로도.
도 14는 반도체 장치의 회로도.
도 15는 반도체 장치의 회로도.
도 16은 반도체 장치의 회로도.
도 17은 반도체 장치의 회로도.
도 18은 반도체 장치의 회로도.
도 19는 타이밍 차트.
도 20은 반도체 장치의 회로도.
도 21은 반도체 장치의 회로도.
도 22는 반도체 장치의 회로도.
도 23은 반도체 장치의 회로도.
도 24는 반도체 장치의 블록도.
도 25는 반도체 장치의 회로도.
도 26은 반도체 장치의 회로도.
도 27은 타이밍 차트.
도 28은 반도체 장치의 단면도.
도 29는 트랜지스터의 단면도.
도 30은 CPU의 구성도.
도 31은 전자 기기를 도시한 도면.
본 발명의 실시형태에 관해서, 도면을 참조하여 이하에서 설명하기로 한다. 다만, 본 발명은 이하의 설명에 제한되는 것이 아니다. 본 발명의 취지 및 그 범위로부터 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자이면 용이하게 이해할 수 있기 때문이다. 따라서, 본 발명은 이하에서 설명하는 실시형태의 기재 내용에만 제한되어 해석되는 것이 아니다. 또한, 도면을 사용하여 본 발명의 구성을 설명함에 있어서, 동일한 것을 가리키는 부호는 상이한 도면간에서도 공통적으로 사용하기로 한다.
본 명세서에서 "접속"이란 전기적 접속을 가리키고, 전류, 전압, 또는 전위의 공급 또는 전송(傳送)이 가능한 상태에 상당한다. 따라서, 접속되어 있는 상태란, 직접 접속되어 있는 상태를 반드시 가리키는 것이 아니며, 전류, 전압 또는 전위의 공급 또는 전송이 가능하게 되도록, 배선, 저항 소자, 다이오드, 트랜지스터 등의 회로 소자를 통하여 전기적으로 접속되어 있는 상태도, 그 범주에 포함한다.
본 명세서에 첨부한 도면에서는 구성 요소를 기능별로 분류하고 각각 독립된 블록으로서 블록도를 도시하였지만, 실제의 구성 요소는 기능별로 완전히 분리되기 어렵고, 한 구성 요소가 복수의 기능에 관련될 수도 있다.
또한, 트랜지스터의 소스란, 활성층으로서 기능하는 반도체막의 일부인 소스 영역, 또는 상기 반도체막에 전기적으로 접속된 소스 전극을 가리킨다. 마찬가지로, 트랜지스터의 드레인이란 활성층으로서 기능하는 반도체막의 일부인 드레인 영역, 또는 상기 반도체막에 전기적으로 접속된 드레인 전극을 가리킨다. 또한, 게이트는 게이트 전극을 가리킨다.
트랜지스터가 갖는 소스와 드레인은, 트랜지스터의 채널형 및 각 단자에 공급되는 전위의 고저(高低)에 따라 그 호칭이 서로 바뀐다. 일반적으로, n채널형 트랜지스터의 경우, 낮은 전위가 공급되는 단자가 소스라고 불리고, 높은 전위가 공급되는 단자가 드레인이라고 불린다. 또한, p채널형 트랜지스터의 경우, 낮은 전위가 공급되는 단자가 드레인이라고 불리고, 높은 전위가 공급되는 단자가 소스라고 불린다. 본 명세서에서는 편의상 소스와 드레인이 고정되어 있는 것으로 가정하여 트랜지스터의 접속 관계를 설명하는 경우가 있으나 실제로는 상기 전위의 관계에 따라 소스와 드레인의 호칭이 서로 바뀐다.
본 명세서에 있어서, "평행"이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치되어 있는 상태를 말한다. 따라서, -5° 이상 5° 이하의 각도로 배치되어 있는 경우도 그 범주에 포함된다. 또한, "수직"이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 각도로 배치된 경우도 그 범주에 포함된다.
또한, 본 명세서에 있어서 삼방정 또는 능면체정은 육방정계에 포함된다.
(실시형태 1)
도 1은 반도체 장치(100)를 도시한 것이다. 반도체 장치(100)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(106), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110)를 갖는다. 트랜지스터(104) 및 트랜지스터(109) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(100)는 전원 전압이 소실되어도 데이터를 회복시킬 수 있다. 또한, 트랜지스터(101) 및 트랜지스터(106)는 신호의 입력 또는 출력을 제어하는 스위치이므로 필요에 따라 제공하면 좋다. 또한, 용량 소자(105) 및 용량 소자(110)는 필요에 따라 제공하면 좋다.
트랜지스터(101)의 게이트에는 배선(111)으로부터 신호(Sig1)가 입력된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에는 배선(113)으로부터 신호(Sig3)가 입력된다.
트랜지스터(101)의 소스 및 드레인 중 다른 쪽은 트랜지스터(102)의 드레인에 전기적으로 접속된다. 트랜지스터(101)의 소스 및 드레인 중 다른 쪽은 트랜지스터(103)의 드레인에 전기적으로 접속된다. 트랜지스터(101)의 소스 및 드레인 중 다른 쪽은 트랜지스터(107)의 게이트에 전기적으로 접속된다. 트랜지스터(101)의 소스 및 드레인 중 다른 쪽은 트랜지스터(109)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(102)는 p채널형 트랜지스터이다.
트랜지스터(102)의 게이트는 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(102)의 게이트는 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(102)의 게이트는 트랜지스터(107)의 드레인에 전기적으로 접속된다. 트랜지스터(102)의 게이트는 트랜지스터(108)의 드레인에 전기적으로 접속된다.
트랜지스터(102)의 소스에는 전압(VDD)이 인가된다. 또한, 전압(VDD)은 High전압이고, 전압(VSS1) 및 전압(VSS2)보다 높다. 전압(VDD)은 고전위 측의 전원 전압이라도 좋다.
트랜지스터(102)의 드레인은 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(102)의 드레인은 트랜지스터(103)의 드레인에 전기적으로 접속된다. 트랜지스터(102)의 드레인은 트랜지스터(107)의 게이트에 전기적으로 접속된다. 트랜지스터(102)의 드레인은 트랜지스터(109)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(103)는 n채널형 트랜지스터이다.
트랜지스터(103)의 게이트는 트랜지스터(104)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(103)의 게이트는 용량 소자(105)의 한쪽의 전극에 전기적으로 접속된다.
트랜지스터(103)의 소스에는 전압(VSS1)이 인가된다. 전압(VSS1)은 Low전압이며, 전압(VDD)보다 낮다. 전압(VSS1)은 기준 전위라도 좋다.
트랜지스터(103)의 드레인은 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(103)의 드레인은 트랜지스터(102)의 드레인에 전기적으로 접속된다. 트랜지스터(103)의 드레인은 트랜지스터(107)의 게이트에 전기적으로 접속된다. 트랜지스터(103)의 드레인은 트랜지스터(109)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(104) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그래서 트랜지스터(104)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(104)는 오프 상태 시 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(104)의 게이트에는, 배선(112)으로부터 신호(Sig2)가 입력된다.
트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(107)의 드레인에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(108)의 드레인에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(104)의 소스 및 드레인 중 다른 쪽은 트랜지스터(103)의 게이트에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 다른 쪽은 용량 소자(105)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(105)의 한쪽의 전극은 트랜지스터(103)의 게이트에 전기적으로 접속된다. 용량 소자(105)의 한쪽의 전극은 트랜지스터(104)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다.
용량 소자(105)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다. 전압(VSS2)은 Low전압이며, 전압(VDD)보다 낮다. 전압(VSS2)은 기준 전위라도 좋다. 여기서, 각 배선이나 각 단자의 전압은 상대적인 것이어서, 어느 기준 전압보다 높은지 낮은지가 중요하다. 따라서, GND라고 기재되더라도 0V에 제한되지 않는다. 이것은 도면에서도 마찬가지이고 GND를 나타내는 부분이 있어도 0V에 제한되지 않는다. 또한, 도면에 있어서, 용량 소자의 한쪽의 전극이 접지되어 있는 경우가 있으나 전압을 유지할 수 있으면 되기 때문에 VSS나 VDD 등의 전원선에 전기적으로 접속되어도 좋다.
또한, 용량 소자(105)의 다른 쪽의 전극은, VSS2와 다른 배선, 예를 들어 전압(VDD)이나 전압(VSS1)이나 전압(GND)이 공급되는 기능을 갖는 배선에 전기적으로 접속되어도 좋다. 용량 소자(110)의 다른 쪽의 전극도 마찬가지이다. 용량 소자(105)의 다른 쪽의 전극과 용량 소자(110)의 다른 쪽의 전극은 동일한 배선에 전기적으로 접속되면, 배선 수를 줄일 수 있어 바람직하다. 다만, 이에 제한되지 않고 다른 배선에 전기적으로 접속될 수도 있다. 예를 들어 용량 소자(105)의 다른 쪽의 전극은 VSS2가 공급되는 배선에 전기적으로 접속되고, 용량 소자(110)의 다른 쪽의 전극은 VDD가 공급되는 배선에 전기적으로 접속될 수도 있다.
트랜지스터(106)의 게이트에는 배선(111)으로부터 신호(Sig1)가 입력된다. 또한, 트랜지스터(101)의 게이트도 배선(111)에 전기적으로 접속되어 있다. 이와 같이 동일한 배선에 전기적으로 접속시킴으로써 배선 수를 줄일 수 있다. 다만, 본 발명의 일 형태는 이에 제한되지 않고 배선(111)을 2개의 서로 다른 배선으로 나누어서 트랜지스터(101)의 게이트와 트랜지스터(106)의 게이트 각각에 전기적으로 접속시킬 수도 있다. 각각 다른 배선에 전기적으로 접속시킴으로써, 상이한 신호를 공급할 수 있고 타이밍 제어의 자유도가 높아진다.
트랜지스터(106)의 소스 및 드레인 중 다른 쪽에는 배선(114)으로부터 신호(Sig4)가 입력된다. 신호(Sig3)가 High전압의 신호인 경우 신호(Sig4)는 Low전압의 신호이다. 신호(Sig3)가 Low전압의 신호인 경우 신호(Sig4)는 High전압의 신호이다.
반도체 장치(100)를 메모리셀로서 사용하는 경우 배선(113)이 비트선, 배선(114)이 반전 비트선으로서 기능한다. 이로써, 도 1에 도시된 노드(130)와 노드(131)의 상태를 비트선, 반전 비트선에 출력할 수 있다.
트랜지스터(106)의 소스 및 드레인 중 한쪽은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 트랜지스터(106)의 소스 및 드레인 중 한쪽은 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(106)의 소스 및 드레인 중 한쪽은 트랜지스터(107)의 드레인에 전기적으로 접속된다. 트랜지스터(106)의 소스 및 드레인 중 한쪽은 트랜지스터(108)의 드레인에 전기적으로 접속된다.
트랜지스터(107)는 p채널형 트랜지스터이다.
트랜지스터(107)의 게이트는 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(107)의 게이트는 트랜지스터(102)의 드레인에 전기적으로 접속된다. 트랜지스터(107)의 게이트는 트랜지스터(103)의 드레인에 전기적으로 접속된다. 트랜지스터(107)의 게이트는 트랜지스터(109)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(107)의 소스에는 전압(VDD)이 인가된다.
트랜지스터(107)의 드레인은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 트랜지스터(107)의 드레인은 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(107)의 드레인은 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(107)의 드레인은 트랜지스터(108)의 드레인에 전기적으로 접속된다.
트랜지스터(108)는 n채널형 트랜지스터이다. 또한, 트랜지스터(102), 트랜지스터(103), 트랜지스터(107) 및 트랜지스터(108) 이외의 트랜지스터는 n채널형 및 p채널형 어느 쪽의 트랜지스터라도 좋은데, 이하에서는 n채널형 트랜지스터로 하는 경우에 대하여 설명하기로 한다.
트랜지스터(108)의 게이트는 트랜지스터(109)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(108)의 게이트는 용량 소자(110)의 한쪽의 전극에 전기적으로 접속된다.
트랜지스터(108)의 소스에는 전압(VSS1)이 인가된다.
트랜지스터(108)의 드레인은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 트랜지스터(108)의 드레인은 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(108)의 드레인은 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(108)의 드레인은 트랜지스터(107)의 드레인에 전기적으로 접속된다.
트랜지스터(109)의 채널은 트랜지스터(104)와 마찬가지로 산화물 반도체층을 갖는다. 그래서 트랜지스터(109)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(109)는 오프 상태 시의 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(109)의 게이트에는 배선(112)으로부터 신호(Sig2)가 입력된다. 또한, 트랜지스터(104)의 게이트도 배선(112)에 전기적으로 접속된다. 이와 같이 동일한 배선에 전기적으로 접속시킴으로써 배선 수를 줄일 수 있다. 다만, 본 발명의 일 형태는 이에 제한되지 않고, 배선(112)을 2개의 서로 다른 배선으로 나누어서 트랜지스터(104)의 게이트와 트랜지스터(109)의 게이트에 각각 전기적으로 접속시킬 수도 있다. 각각 다른 배선에 전기적으로 접속시킴으로써, 상이한 신호를 공급할 수 있고 타이밍의 제어의 자유도가 높아진다.
트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(102)의 드레인에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(103)의 드레인에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(107)의 게이트에 전기적으로 접속된다.
트랜지스터(109)의 소스 및 드레인 중 다른 쪽은 트랜지스터(108)의 게이트에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 다른 쪽은 용량 소자(110)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(110)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다.
이하에서는, 반도체 장치(100)의 동작의 일례에 대하여 설명하기로 한다. 도 2에는 타이밍 차트를 나타냈다. 도 2에서는 전압(VSS1)과 전압(VSS2)은 같은 전압이지만 이에 제한되지 않는다.
트랜지스터(101)의 게이트 및 트랜지스터(106)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101) 및 트랜지스터(106)는 온 상태가 된다.
트랜지스터(104)의 게이트 및 트랜지스터(109)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(Sig3)(High신호)가 입력된다. 노드(130)는 High상태가 된다. 트랜지스터(107)의 게이트에 High신호가 입력되지만 트랜지스터(107)는 p채널형 트랜지스터이므로 트랜지스터(107)는 오프 상태가 된다. 또한, 트랜지스터(109)의 소스 및 드레인 중 한쪽에는 High신호가 입력된다. 트랜지스터(109)는 온 상태이므로 트랜지스터(108)의 게이트 및 용량 소자(110)의 한쪽의 전극에 High신호가 입력된다. 트랜지스터(108)는 온 상태가 된다. 노드(133)는 High상태가 된다.
트랜지스터(106)는 온 상태이고 트랜지스터(106)의 소스 및 드레인 중 한쪽에 신호(Sig4)(Low신호)가 입력된다. 노드(131)는 Low상태가 된다. 트랜지스터(102)의 게이트에 Low신호가 입력되고 트랜지스터(102)는 온 상태가 된다. 또한, 트랜지스터(104)의 소스 및 드레인 중 한쪽에는 Low신호가 입력된다. 트랜지스터(104)는 온 상태이므로 트랜지스터(103)의 게이트 및 용량 소자(105)의 한쪽의 전극에 Low신호가 입력된다. 트랜지스터(103)는 n채널형 트랜지스터이므로 트랜지스터(103)는 오프 상태가 된다. 노드(132)는 Low상태가 된다.
이상으로부터 노드(130)는 High상태가 되고 노드(131)는 Low상태가 되어 기록이 종료된다.
다음에 트랜지스터(101) 및 트랜지스터(106)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 온 상태이고 트랜지스터(103)는 오프 상태이므로 노드(130)에는 전압(VDD)이 인가되고 High상태로 유지된다. 한편, 트랜지스터(108)는 온 상태이고 트랜지스터(107)는 오프 상태이므로 노드(131)에는 전압(VSS1)이 인가되고 Low상태로 유지된다.
다음에 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(103)의 게이트에는 노드(132)의 Low신호가 인가되므로 트랜지스터(103)는 오프 상태가 유지된다. 또한, 트랜지스터(108)의 게이트에는 노드(133)의 High신호가 인가되므로, 트랜지스터(108)는 온 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 노드(131)에서 유지된 상태는 소실된다. 이 때, 적어도 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(104) 및 트랜지스터(109)의 오프 전류는 매우 낮으므로, 노드(132) 및 노드(133)에서 유지되고 있는 상태는 소실되지 않는다. 따라서, 트랜지스터(103)는 오프 상태이고 트랜지스터(108)는 온 상태이다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되는 것으로 가정한다. 트랜지스터(108)는 온 상태이므로 노드(131)에는 전압(VSS1)이 인가되고 노드(131)는 Low상태가 된다.
트랜지스터(102)의 게이트에 Low신호가 입력되고 트랜지스터(102)는 온 상태가 된다.
노드(130)에는 전압(VDD)이 인가되고 노드(130)는 High상태가 된다.
이상으로부터 노드(130) 및 노드(131)의 상태가 회복된다. 이 후에 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig2)에 의하여 온 상태가 되고, 노드(133)는 High상태로 유지되고 노드(132)는 Low상태로 유지된다.
반도체 장치(100)는, 전압(VDD), 전압(VSS1), 전압(VSS2)이 소실되더라도 그 후에 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되면 데이터를 회복시킬 수 있다.
또한, 트랜지스터(102) 및 트랜지스터(107)를 저항 소자로 하여도 좋다. 도 3에 도시된 반도체 장치(100)에서는, 트랜지스터(102) 대신 저항 소자(120)를 제공하고 트랜지스터(107) 대신 저항 소자(121)를 제공한다.
저항 소자(120)의 한쪽의 단자에는 전압(VDD)이 인가되고, 다른 쪽의 단자는 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 저항 소자(120)의 다른 쪽의 단자는 트랜지스터(103)의 드레인에 전기적으로 접속된다. 저항 소자(120)의 다른 쪽의 단자는 트랜지스터(109)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
저항 소자(121)의 한쪽의 단자에는 전압(VDD)이 인가되고, 다른 쪽의 단자는 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 저항 소자(121)의 다른 쪽의 단자는 트랜지스터(108)의 드레인에 전기적으로 접속된다. 저항 소자(121)의 다른 쪽의 단자는 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
도 3에 도시된 반도체 장치(100)의 동작은 도 1에 도시된 반도체 장치(100)의 동작과 마찬가지이므로 자세한 사항은 생략한다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 2)
도 4는 반도체 장치(200)를 도시한 것이다. 반도체 장치(200)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(115), 용량 소자(116), 트랜지스터(106), 트랜지스터(107), 트랜지스터(108), 트랜지스터(117), 용량 소자(118)를 갖는다. 트랜지스터(115) 및 트랜지스터(117) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(200)는 전원 전압이 소실되더라도 데이터를 회복시킬 수 있다. 또한, 트랜지스터(101) 및 트랜지스터(106)는 신호의 입력 또는 출력을 제어하는 스위치이므로 필요에 따라 제공하면 좋다. 또한, 용량 소자(116) 및 용량 소자(118)는 필요에 따라 제공하면 좋다.
반도체 장치(200)는 트랜지스터(104), 용량 소자(105), 트랜지스터(109), 용량 소자(110)가 제공되어 있지 않은 점, 트랜지스터(115), 용량 소자(116), 트랜지스터(117), 용량 소자(118)가 제공되어 있는 점이 반도체 장치(100)(도 1)와 다르다.
트랜지스터(115)의 채널은 산화물 반도체층을 갖는다. 그래서 트랜지스터(115)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(115)는 오프 상태 시 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(115)의 게이트에는 배선(112)으로부터 신호(Sig2)가 입력된다.
트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(103)의 게이트에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(107)의 드레인에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(108)의 드레인에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(115)의 소스 및 드레인 중 다른 쪽은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 다른 쪽은 용량 소자(116)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(116)의 한쪽의 전극은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 용량 소자(116)의 한쪽의 전극은 트랜지스터(115)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다.
용량 소자(116)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다. 전압(VSS2)은 Low전압이며, 전압(VDD)보다 낮다. 전압(VSS2)은 기준 전위라도 좋다. 또한, 용량 소자(116)의 다른 쪽의 전극은, 전압(VSS2)이 공급되는 기능을 갖는 배선과 다른 배선, 예를 들어 전압(VDD)이나 전압(VSS1)이나 전압(GND)이 공급되는 기능을 갖는 배선에 전기적으로 접속되어 있어도 좋다.
트랜지스터(117)의 채널은 트랜지스터(115)와 같이 산화물 반도체층을 갖는다. 그래서 트랜지스터(117)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(117)는 오프 상태 시 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(117)의 게이트에는 배선(112)으로부터 신호(Sig2)가 입력된다. 또한, 트랜지스터(115)의 게이트도 배선(112)에 전기적으로 접속된다. 이와 같이 동일한 배선에 전기적으로 접속시킴으로써 배선 수를 줄일 수 있다. 다만, 본 발명의 일 형태는 이에 제한되지 않고, 배선(112)을 2개의 서로 다른 배선으로 나누어서 트랜지스터(115)의 게이트와 트랜지스터(117)의 게이트에 각각 전기적으로 접속시킬 수도 있다. 각각 다른 배선에 전기적으로 접속시킴으로써, 상이한 신호를 공급할 수 있고 타이밍의 제어의 자유도가 증가된다.
트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(102)의 드레인에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(103)의 드레인에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(108)의 게이트에 전기적으로 접속된다.
트랜지스터(117)의 소스 및 드레인 중 다른 쪽은 트랜지스터(107)의 게이트에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 다른 쪽은 용량 소자(118)의 한쪽의 전극에 전기적으로 접속된다. 또한, 트랜지스터(115) 및 트랜지스터(117)는 n채널형 트랜지스터라도 p채널형 트랜지스터라도 좋은데 이하에서는 n채널형 트랜지스터로서 설명하기로 한다.
용량 소자(118)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다. 또한, 용량 소자(118)의 다른 쪽의 전극은 전압(VSS2)이 공급되는 기능을 갖는 배선과는 다른 배선, 예를 들어 전압(VDD)이나, 전압(VSS1)이나, 전압(GND)이 공급되는 기능을 갖는 배선과 전기적으로 접속되어도 좋다. 용량 소자(116)의 다른 쪽의 전극과 용량 소자(118)의 다른 쪽의 전극이 동일한 배선에 전기적으로 접속되면 배선 수를 줄일 수 있어 바람직하다. 다만, 이에 제한되지 않고 다른 배선에 전기적으로 접속될 수도 있다. 예를 들어, 용량 소자(116)의 다른 쪽의 전극은 전압(VSS2)이 공급되는 배선에 전기적으로 접속되고, 용량 소자(118)의 다른 쪽의 전극은 전압(VDD)이 공급되는 배선에 전기적으로 접속될 수도 있다.
이하에서는, 반도체 장치(200)의 동작의 일례에 대하여 설명하기로 한다. 도 2에는 타이밍 차트를 나타냈다. 도 2에서는 전압(VSS1)과 전압(VSS2)은 같은 전압이지만 이에 제한되지 않는다.
트랜지스터(101)의 게이트 및 트랜지스터(106)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101) 및 트랜지스터(106)는 온 상태가 된다.
트랜지스터(115)의 게이트 및 트랜지스터(117)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(115) 및 트랜지스터(117)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(Sig3)(High신호)가 입력된다. 노드(130)는 High상태가 된다. 트랜지스터(108)의 게이트에 High신호가 입력되고 트랜지스터(108)는 온 상태가 된다. 또한, 트랜지스터(117)의 소스 및 드레인 중 한쪽에는 High신호가 입력된다. 트랜지스터(117)는 온 상태이므로 트랜지스터(107)의 게이트 및 용량 소자(118)의 한쪽의 전극에 High신호가 입력된다. 트랜지스터(108)는 p채널형 트랜지스터이므로 트랜지스터(108)는 오프 상태가 된다. 노드(136)는 High상태가 된다.
트랜지스터(106)는 온 상태이고 트랜지스터(106)의 소스 및 드레인 중 한쪽에 신호(Sig4)(Low신호)가 입력된다. 노드(131)는 Low상태가 된다. 트랜지스터(103)의 게이트에 Low신호가 입력되고 트랜지스터(103)는 오프 상태가 된다. 또한, 트랜지스터(115)의 소스 및 드레인 중 한쪽에는 Low신호가 입력된다. 트랜지스터(115)는 온 상태이므로 트랜지스터(102)의 게이트 및 용량 소자(116)의 한쪽의 전극에 Low신호가 입력된다. 트랜지스터(102)는 p채널형 트랜지스터이므로 트랜지스터(102)는 온 상태가 된다. 노드(135)는 Low상태가 된다.
이상으로부터 노드(130)는 High상태가 되고 노드(131)는 Low상태가 되어 기록이 종료된다.
다음에 트랜지스터(101) 및 트랜지스터(106)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 온 상태이고 트랜지스터(103)는 오프 상태이므로 노드(130)에는 전압(VDD)이 인가되고 High상태로 유지된다. 한편, 트랜지스터(108)는 온 상태이고 트랜지스터(107)는 오프 상태이므로 노드(131)에는 전압(VSS1)이 인가되고 Low상태로 유지된다.
다음에 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(102)의 게이트에는 노드(135)의 Low신호가 인가되므로 트랜지스터(102)는 온 상태가 유지된다. 또한, 트랜지스터(107)의 게이트에는 노드(136)의 High신호가 인가되므로 트랜지스터(107)는 오프 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 노드(131)에서 유지된 상태는 소실된다. 이 때, 적어도 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(115) 및 트랜지스터(117)의 오프 전류는 매우 낮으므로, 노드(135) 및 노드(136)에서 유지되고 있는 상태는 소실되지 않는다. 따라서, 트랜지스터(102)는 온 상태이고 트랜지스터(107)는 오프 상태이다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되는 것으로 가정한다. 트랜지스터(102)는 온 상태이므로 노드(130)에는 전압(VDD)이 인가되고 노드(130)는 High상태가 된다.
트랜지스터(108)의 게이트에 High신호가 입력되고 트랜지스터(108)는 온 상태가 된다.
노드(131)에는 전압(VSS1)이 인가되고 노드(131)는 Low상태가 된다.
이상으로부터 노드(130) 및 노드(131)의 상태가 회복된다. 이 후에 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 온 상태가 되고, 노드(135)는 Low상태로 유지되고 노드(136)는 High상태로 유지된다.
반도체 장치(200)는 전압(VDD), 전압(VSS1), 전압(VSS2)이 소실되더라도 그 후에 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되면 데이터를 회복시킬 수 있다.
또한, 트랜지스터(103) 및 트랜지스터(108)를 저항 소자로 하여도 좋다. 도 5에 도시된 반도체 장치(200)에서는, 트랜지스터(103) 대신 저항 소자(122)를 제공하고 트랜지스터(108) 대신 저항 소자(123)를 제공한다.
저항 소자(122)의 한쪽의 단자는 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 저항 소자(122)의 한쪽의 단자는 트랜지스터(102)의 드레인에 전기적으로 접속된다. 저항 소자(122)의 한쪽의 단자는 트랜지스터(117)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 저항 소자(122)의 다른 쪽의 단자에는 전압(VSS1)이 인가된다.
저항 소자(123)의 한쪽의 단자는 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 저항 소자(123)의 한쪽의 단자는 트랜지스터(107)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 저항 소자(123)의 한쪽의 단자는 트랜지스터(115)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 저항 소자(123)의 다른 쪽의 단자에는 전압(VSS1)이 인가된다.
도 5에 도시된 반도체 장치(200)의 동작은 도 4에 도시된 반도체 장치(200)의 동작과 마찬가지이므로 자세한 사항은 생략한다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 3)
도 6은 반도체 장치(250)를 도시한 것이다. 반도체 장치(250)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(106), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110), 트랜지스터(115), 트랜지스터(117), 용량 소자(116), 용량 소자(118)를 갖는다. 트랜지스터(104), 트랜지스터(109), 트랜지스터(115) 및 트랜지스터(117) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(250)는 전원 전압이 소실되더라도 데이터를 회복시킬 수 있다. 또한, 트랜지스터(101) 및 트랜지스터(106)는 신호의 입력 또는 출력을 제어하는 스위치이므로 필요에 따라 제공하면 좋다. 또한, 용량 소자(105), 용량 소자(110), 용량 소자(116), 및 용량 소자(118)는 필요에 따라 제공하면 좋다.
반도체 장치(250)는 반도체 장치(100)(도 1)와, 반도체 장치(200)(도 4)를 조합한 구성이다.
트랜지스터(104)의 채널은 산화물 반도체층을 갖는다. 그래서 트랜지스터(104)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(104)는 오프 상태 시 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(104)의 게이트에는, 배선(125)으로부터 신호(Sig5)가 입력된다. 또한, 트랜지스터(109)의 게이트도 배선(125)에 전기적으로 접속된다. 이와 같이 동일한 배선에 전기적으로 접속시킴으로써 배선 수를 줄일 수 있다. 다만, 본 발명의 일 형태는 이에 제한되지 않고, 배선(125)을 2개의 서로 다른 배선으로 나누어서 트랜지스터(104)의 게이트와 트랜지스터(109)의 게이트에 각각 전기적으로 접속시킬 수도 있다. 각각 다른 배선에 전기적으로 접속시킴으로써, 상이한 신호를 공급할 수 있고 타이밍의 제어의 자유도가 증가된다.
트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(115)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(107)의 드레인에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(108)의 드레인에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 한쪽은 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(104)의 소스 및 드레인 중 다른 쪽은 트랜지스터(103)의 게이트에 전기적으로 접속된다. 트랜지스터(104)의 소스 및 드레인 중 다른 쪽은 용량 소자(105)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(105)의 한쪽의 전극은 트랜지스터(103)의 게이트에 전기적으로 접속된다. 용량 소자(105)의 한쪽의 전극은 트랜지스터(104)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다.
용량 소자(105)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다. 전압(VSS2)은 Low전압이며, 전압(VDD)보다 낮다. 전압(VSS2)은 기준 전위라도 좋다. 또한, 용량 소자(105)의 다른 쪽의 전극은, 전압(VSS2)이 공급되는 기능을 갖는 배선과 다른 배선, 예를 들어 전압(VDD)이나 전압(VSS1)이나 전압(GND)이 공급되는 기능을 갖는 배선에 전기적으로 접속되어 있어도 좋다. 용량 소자(110)의 다른 쪽의 전극, 용량 소자(116)의 다른 쪽의 전극, 용량 소자(118)의 다른 쪽의 전극도 마찬가지이다. 용량 소자(105)의 다른 쪽의 전극과, 용량 소자(110)의 다른 쪽의 전극, 용량 소자(116)의 다른 쪽의 전극, 용량 소자(118)의 다른 쪽의 전극을 동일한 배선에 전기적으로 접속시키면, 배선 수를 줄일 수 있어 바람직하다. 다만, 이에 제한되지 않고 다른 배선에 전기적으로 접속될 수도 있다. 예를 들어 용량 소자(105)의 다른 쪽의 전극은 VSS2가 공급되는 배선에 전기적으로 접속되고, 용량 소자(110)의 다른 쪽의 전극, 용량 소자(116)의 다른 쪽의 전극, 용량 소자(118)의 다른 쪽의 전극은 전압(VDD)이 공급되는 배선에 전기적으로 접속될 수도 있다.
트랜지스터(115)의 채널은 산화물 반도체층을 갖는다. 그래서 트랜지스터(115)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(115)는 오프 상태 시 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(115)의 게이트에는 배선(112)으로부터 신호(Sig2)가 입력된다. 또한, 트랜지스터(117)의 게이트도 배선(112)에 전기적으로 접속되어 있다. 이와 같이 동일한 배선에 전기적으로 접속시킴으로써 배선 수를 줄일 수 있다. 다만, 본 발명의 일 형태는 이에 제한되지 않고 배선(112)을 2개의 서로 다른 배선으로 나누어서 트랜지스터(115)의 게이트와 트랜지스터(117)의 게이트에 각각 전기적으로 접속시킬 수도 있다. 각각 다른 배선에 전기적으로 접속시킴으로써, 상이한 신호를 공급할 수 있고 타이밍의 제어의 자유도가 증가된다.
트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(107)의 드레인에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(108)의 드레인에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 한쪽은 트랜지스터(106)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(115)의 소스 및 드레인 중 다른 쪽은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 트랜지스터(115)의 소스 및 드레인 중 다른 쪽은 용량 소자(116)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(116)의 한쪽의 전극은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 용량 소자(116)의 한쪽의 전극은 트랜지스터(115)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다.
용량 소자(116)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다. 전압(VSS2)은 Low전압이며, 전압(VDD)보다 낮다. 전압(VSS2)은 기준 전위라도 좋다.
트랜지스터(109)의 채널은 산화물 반도체층을 갖는다. 그래서 트랜지스터(109)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(109)는 오프 상태 시 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(109)의 게이트에는, 배선(125)으로부터 신호(Sig5)가 입력된다.
트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(102)의 드레인에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(103)의 드레인에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 한쪽은 트랜지스터(117)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다.
트랜지스터(109)의 소스 및 드레인 중 다른 쪽은 트랜지스터(108)의 게이트에 전기적으로 접속된다. 트랜지스터(109)의 소스 및 드레인 중 다른 쪽은 용량 소자(110)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(110)의 한쪽의 전극은 트랜지스터(108)의 게이트에 전기적으로 접속된다. 용량 소자(110)의 한쪽의 전극은 트랜지스터(109)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다.
용량 소자(110)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다.
트랜지스터(117)의 채널은 산화물 반도체층을 갖는다. 그래서 트랜지스터(117)는 오프 전류가 매우 낮다는 특성, 즉, 트랜지스터(117)는 오프 상태 시 누설 전류가 매우 낮다는 특성을 갖는다.
트랜지스터(117)의 게이트에는, 배선(112)으로부터 신호(Sig2)가 입력된다.
트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(109)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(102)의 드레인에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(103)의 드레인에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 한쪽은 트랜지스터(101)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다.
트랜지스터(117)의 소스 및 드레인 중 다른 쪽은 트랜지스터(107)의 게이트에 전기적으로 접속된다. 트랜지스터(117)의 소스 및 드레인 중 다른 쪽은 용량 소자(118)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(118)의 한쪽의 전극은 트랜지스터(107)의 게이트에 전기적으로 접속된다. 용량 소자(118)의 한쪽의 전극은 트랜지스터(117)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다.
용량 소자(118)의 다른 쪽의 전극에는 전압(VSS2)이 인가된다. 전압(VSS2)은 Low전압이며, 전압(VDD)보다 낮다. 전압(VSS2)은 기준 전위라도 좋다.
이하에서는, 반도체 장치(250)의 동작의 일례에 대하여 설명하기로 한다. 도 7에는 타이밍 차트를 나타냈다. 도 7에서는 신호(Sig2)와 신호(Sig5)는 같은 신호이지만 이에 제한되지 않는다. 전압(VSS1)과 전압(VSS2)은 같은 전압이지만 이에 제한되지 않는다.
트랜지스터(101)의 게이트 및 트랜지스터(106)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101) 및 트랜지스터(106)는 온 상태가 된다.
트랜지스터(115)의 게이트 및 트랜지스터(117)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(115) 및 트랜지스터(117)는 온 상태가 된다.
트랜지스터(104)의 게이트 및 트랜지스터(109)의 게이트에 신호(Sig5)(High신호)가 입력된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에는 신호(Sig3)(High신호)가 입력된다. 노드(130)는 High상태가 된다. 트랜지스터(117)는 온 상태이므로 트랜지스터(107)의 게이트 및 용량 소자(118)의 한쪽의 전극에 High신호가 입력된다. 그러나 트랜지스터(107)는 p채널형 트랜지스터이므로 트랜지스터(107)는 오프 상태가 된다. 노드(136)는 High상태가 된다.
또한, 트랜지스터(109)는 온 상태이므로 트랜지스터(108)의 게이트 및 용량 소자(110)의 한쪽의 전극에 High신호가 입력된다. 트랜지스터(108)는 온 상태가 된다. 노드(133)는 High상태가 된다.
트랜지스터(106)는 온 상태이므로 트랜지스터(106)의 소스 및 드레인 중 한쪽에 신호(Sig4)(Low신호)가 입력된다. 노드(131)는 Low상태가 된다. 트랜지스터(115)는 온 상태이므로 트랜지스터(102)의 게이트 및 용량 소자(116)의 한쪽의 전극에 Low신호가 입력된다. 트랜지스터(102)는 p채널형 트랜지스터이므로 트랜지스터(102)는 온 상태가 된다.
또한, 트랜지스터(104)는 온 상태이므로 트랜지스터(103)의 게이트 및 용량 소자(105)의 한쪽의 전극에 Low신호가 입력된다. 트랜지스터(103)는 n채널형 트랜지스터이므로 트랜지스터(103)는 오프 상태가 된다. 노드(132)는 Low상태가 된다.
이상으로부터 노드(130)는 High상태가 되고 노드(131)는 Low상태가 되어 기록이 종료된다.
다음에 트랜지스터(101) 및 트랜지스터(106)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 온 상태이고 트랜지스터(103)는 오프 상태이므로 노드(130)에는 전압(VDD)이 인가되고 High상태로 유지된다. 한편, 트랜지스터(108)는 온 상태이고 트랜지스터(107)는 오프 상태이므로 노드(131)에는 전압(VSS1)이 인가되고 Low상태로 유지된다.
다음에 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig5)에 의하여 오프 상태가 된다. 트랜지스터(103)의 게이트에는 노드(132)의 Low신호가 인가되므로 트랜지스터(103)는 오프 상태가 유지된다. 또한, 트랜지스터(108)의 게이트에는 노드(133)의 High신호가 인가되므로 트랜지스터(108)는 온 상태가 유지된다.
또한, 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(102)의 게이트에는 노드(135)의 Low신호가 인가되므로 트랜지스터(102)는 온 상태가 유지된다. 또한, 트랜지스터(107)의 게이트에는 노드(136)의 High신호가 인가되므로 트랜지스터(107)는 오프 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 노드(131)에서 유지된 상태는 소실된다. 이 때, 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig5)에 의하여 오프 상태이다. 트랜지스터(104) 및 트랜지스터(109)의 오프 전류는 매우 낮으므로, 노드(132) 및 노드(133)에서 유지되고 있는 상태는 소실되지 않는다. 따라서, 트랜지스터(103)는 오프 상태이고 트랜지스터(108)는 온 상태이다.
또한, 이 때 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(115) 및 트랜지스터(117)의 오프 전류는 매우 낮으므로, 노드(135) 및 노드(136)에서 유지되고 있는 상태는 소실되지 않는다. 따라서, 트랜지스터(102)는 온 상태이고 트랜지스터(107)는 오프 상태이다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되는 것으로 가정한다. 트랜지스터(102)는 온 상태이고 트랜지스터(103)는 오프 상태이므로 노드(130)에는 전압(VDD)이 인가되고 노드(130)는 High상태가 된다. 또한, 트랜지스터(108)는 온 상태이고 트랜지스터(107)는 오프 상태이므로 노드(131)에는 전압(VSS1)이 인가되고 노드(131)는 Low상태가 된다.
이상으로부터 노드(130) 및 노드(131)의 상태가 회복된다. 이 후에 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig5)에 의하여 온 상태가 되고, 노드(133)는 High상태로 유지되고 노드(132)는 Low상태로 유지된다. 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 온 상태가 되고, 노드(135)는 Low상태로 유지되고 노드(136)는 High상태로 유지된다.
반도체 장치(250)는, 전압(VDD), 전압(VSS1), 전압(VSS2)이 소실되더라도 데이터를 회복시킬 수 있다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 4)
도 8은 반도체 장치(150)를 도시한 것이다. 반도체 장치(150)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110), 액정 소자(140), 용량 소자(141)를 갖는다. 반도체 장치(150)는 액정 표시 장치이다. 트랜지스터(104) 및 트랜지스터(109) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(150)는 전원 전압이 소실되더라도 액정 소자(140)의 상태를 회복시킬 수 있다. 또한, 용량 소자(105) 및 용량 소자(110)는 필요에 따라 제공하면 좋다.
반도체 장치(150)는, 트랜지스터(106)가 제공되어 있지 않은 점, 액정 소자(140) 및 용량 소자(141)가 제공되어 있는 점이 반도체 장치(100)(도 1)와 다르다. 또한, 반도체 장치(150)에서는, 용량 소자(105)의 다른 쪽의 전극, 용량 소자(110)의 다른 쪽의 전극, 트랜지스터(103)의 소스, 트랜지스터(108)의 소스에 전압(VSS)이 인가된다. 전압(VSS)은 Low전압이며, 전압(VDD)보다 낮다. 전압(VSS)은 기준 전위라도 좋다.
액정 소자(140)의 한쪽의 전극은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 액정 소자(140)의 한쪽의 전극은 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 액정 소자(140)의 한쪽의 전극은 트랜지스터(107)의 드레인에 전기적으로 접속된다. 액정 소자(140)의 한쪽의 전극은 트랜지스터(108)의 드레인에 전기적으로 접속된다. 액정 소자(140)의 한쪽의 전극은 용량 소자(141)의 한쪽의 전극에 전기적으로 접속된다.
액정 소자(140)의 다른 쪽의 전극은 기준 전위(GND)가 공급되는 배선에 전기적으로 접속된다. 이 때 전압(VDD)과 전압(VSS)의 중간 부근의 전압을 GND로 하는 경우 액정 소자(140)에 플러스의 신호와 마이너스의 신호를 공급할 수 있다. 이로써, 액정 소자(140)를 반전 구동시킬 수 있다.
용량 소자(141)의 한쪽의 전극은 트랜지스터(102)의 게이트에 전기적으로 접속된다. 용량 소자(141)의 한쪽의 전극은 트랜지스터(104)의 소스 및 드레인 중 한쪽에 전기적으로 접속된다. 용량 소자(141)의 한쪽의 전극은 트랜지스터(107)의 드레인에 전기적으로 접속된다. 용량 소자(141)의 한쪽의 전극은 트랜지스터(108)의 드레인에 전기적으로 접속된다. 용량 소자(141)의 한쪽의 전극은 액정 소자(140)의 한쪽의 전극에 전기적으로 접속된다.
용량 소자(141)의 다른 쪽의 전극은 기준 전위(GND)가 공급되는 배선에 전기적으로 접속된다.
다음은 반도체 장치(150)의 동작의 일례에 대하여 설명하기로 한다. 도 9에 타이밍 차트를 나타냈다.
트랜지스터(101)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101)는 온 상태가 된다.
트랜지스터(104)의 게이트 및 트랜지스터(109)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(Sig3)(Low신호)가 입력된다. 노드(130)는 Low상태가 된다. 트랜지스터(107)의 게이트에 Low신호가 입력되고 트랜지스터(107)는 온 상태가 된다. 또한, 트랜지스터(109)는 온 상태이므로 트랜지스터(108)의 게이트 및 용량 소자(110)의 한쪽의 전극에 Low신호가 입력된다. 트랜지스터(108)는 오프 상태가 된다. 노드(131)는 High상태가 된다.
액정 소자(140)의 한쪽의 전극에는 High신호가 입력되고 액정 소자(140)에 전압이 인가된다. 또한, 용량 소자(141)의 한쪽의 전극에도 High신호가 입력되어 용량 소자(141)에는 전하가 축적된다.
트랜지스터(102)의 게이트에는 High신호가 인가되고 트랜지스터(102)는 오프 상태가 된다. 또한, 트랜지스터(104)는 온 상태이므로 트랜지스터(103)의 게이트 및 용량 소자(105)의 한쪽의 전극에 High신호가 인가되고 트랜지스터(103)는 온 상태가 된다. 노드(130)는 Low상태가 된다.
다음에 트랜지스터(101)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 오프 상태이고 트랜지스터(103)는 온 상태이므로 노드(130)에는 전압(VSS)이 인가되고 Low상태로 유지된다. 한편, 트랜지스터(107)는 온 상태이고 트랜지스터(108)는 오프 상태이므로 노드(131)에는 전압(VDD)이 인가되고 High상태로 유지된다.
다음에 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(103)의 게이트에는 High신호가 인가되므로 트랜지스터(103)는 온 상태가 유지된다. 또한, 트랜지스터(108)의 게이트에는 Low신호가 인가되므로 트랜지스터(108)는 오프 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 노드(131)에서 유지된 상태는 소실된다. 이 때, 적어도 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(104) 및 트랜지스터(109)의 오프 전류는 매우 낮으므로, 트랜지스터(103)는 온 상태가 계속 유지되고 트랜지스터(108)는 오프 상태가 계속 유지된다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS)이 회복되는 것으로 가정한다. 트랜지스터(103)는 온 상태이므로 노드(130)에는 전압(VSS)이 인가되고 노드(130)는 Low상태가 된다.
트랜지스터(107)의 게이트에는 Low신호가 입력되고 트랜지스터(107)는 온 상태가 된다.
노드(131)에는 전압(VDD)이 인가되고 노드(131)는 High상태가 된다. 액정 소자(140)의 한쪽의 전극에는 High신호가 입력되고 액정 소자(140)에 전압이 인가된다.
이상으로부터 액정 소자(140)의 상태가 회복된다.
반도체 장치(150)에서는, 전압(VDD), 전압(VSS)이 소실되더라도 데이터를 회복시킬 수 있다.
또한, 트랜지스터(102) 및 트랜지스터(107)를 저항 소자로 하여도 좋다. 도 10에 도시된 반도체 장치(150)에는, 트랜지스터(102) 대신 저항 소자(120)를 제공하고 트랜지스터(107) 대신 저항 소자(121)를 제공한다.
도 11은 반도체 장치(155)를 도시한 것이다. 반도체 장치(155)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110), 트랜지스터(142), EL 소자(143), 용량 소자(141)를 갖는다. 반도체 장치(155)는 EL 표시 장치이다. EL 소자(143)에는 배선(144)을 통하여 전류가 공급된다. 또한, 트랜지스터(142)를, 배선(144)이 아니라, 전압(VDD)을 공급하는 기능을 갖는 배선에 전기적으로 접속시켜도 좋다. 이와 마찬가지로, EL 소자(143)를, 전압(GND)을 공급하는 기능을 갖는 배선이 아니라 전압(VSS)을 공급하는 기능을 갖는 배선에 전기적으로 접속시켜도 좋다.
반도체 장치(155)는 반도체 장치(150)와 마찬가지로 동작한다. 노드(131)가 High상태가 되면 트랜지스터(142)의 게이트 및 용량 소자(141)의 한쪽의 전극에 High신호가 입력된다. 트랜지스터(142)는 온 상태가 되고 EL 소자(143)에 배선(144)을 통하여 전류가 공급되어 EL 발광이 발생된다.
반도체 장치(155)에서는, 전압(VDD), 전압(VSS)이 소실되고 그 후에 전압(VDD) 및 전압(VSS)이 회복되면 노드(131)가 High상태가 된다. EL 소자(143)의 상태는 회복된다.
또한, 트랜지스터(102) 및 트랜지스터(107)를 저항 소자로 하여도 좋다. 도 12에 도시된 반도체 장치(155)에는, 트랜지스터(102) 대신 저항 소자(120)를 제공하고 트랜지스터(107) 대신 저항 소자(121)를 제공한다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 5)
도 13은 반도체 장치(260)를 도시한 것이다. 반도체 장치(260)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(115), 용량 소자(116), 트랜지스터(107), 트랜지스터(108), 트랜지스터(117), 용량 소자(118), 액정 소자(140), 용량 소자(141)를 갖는다. 반도체 장치(260)는 액정 표시 장치이다. 트랜지스터(115) 및 트랜지스터(117) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(260)는 전원 전압이 소실되더라도 액정 소자(140)의 상태를 회복시킬 수 있다. 또한, 용량 소자(116) 및 용량 소자(118)는 필요에 따라 제공하면 좋다.
반도체 장치(260)는, 트랜지스터(104), 용량 소자(105), 트랜지스터(109), 용량 소자(110)가 제공되어 있지 않은 점, 트랜지스터(115), 용량 소자(116), 트랜지스터(117), 용량 소자(118)가 제공되어 있는 점이 반도체 장치(150)(도 8)와 다르다.
반도체 장치(260)의 동작의 일례에 대하여 설명하기로 한다. 도 9에 타이밍 차트를 나타냈다.
트랜지스터(101)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101)는 온 상태가 된다.
트랜지스터(115)의 게이트 및 트랜지스터(117)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(115) 및 트랜지스터(117)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(Sig3)(Low신호)가 입력된다. 노드(130)는 Low상태가 된다. 트랜지스터(117)는 온 상태이므로 트랜지스터(107)의 게이트에는 Low신호가 입력되어 트랜지스터(107)는 온 상태가 된다. 또한, 트랜지스터(108)의 게이트 및 용량 소자(110)의 한쪽의 전극에 Low신호가 입력된다. 트랜지스터(108)는 오프 상태가 된다. 노드(131)는 High상태가 된다.
액정 소자(140)의 한쪽의 전극에는 High신호가 입력되고 액정 소자(140)에 전압이 인가된다. 또한, 용량 소자(141)의 한쪽의 전극에도 High신호가 입력되어 용량 소자(141)에는 전하가 축적된다.
트랜지스터(115)는 온 상태이므로 트랜지스터(102)의 게이트에는 High신호가 인가되어 트랜지스터(102)는 오프 상태가 된다. 또한, 트랜지스터(103)의 게이트 및 용량 소자(105)의 한쪽의 전극에 High신호가 인가되어 트랜지스터(103)는 온 상태가 된다. 노드(130)는 Low상태가 된다.
다음에 트랜지스터(101)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 오프 상태이고 트랜지스터(103)는 온 상태이므로 노드(130)에는 전압(VSS)이 인가되고 Low상태로 유지된다. 한편, 트랜지스터(107)는 온 상태이고 트랜지스터(108)는 오프 상태이므로 노드(131)에는 전압(VDD)이 인가되고 High상태로 유지된다.
다음에 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(102)의 게이트에는 High신호가 인가되므로 트랜지스터(102)는 오프 상태가 유지된다. 또한, 트랜지스터(107)의 게이트에는 Low신호가 인가되므로 트랜지스터(107)는 온 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 노드(131)에서 유지된 상태는 소실된다. 이 때, 적어도 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(115) 및 트랜지스터(117)의 오프 전류는 매우 낮으므로, 트랜지스터(102)는 오프 상태가 계속 유지되고 트랜지스터(107)는 온 상태가 계속 유지된다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS)이 회복되는 것으로 가정한다. 트랜지스터(107)는 온 상태이므로 노드(131)에는 전압(VDD)이 인가되어 노드(131)는 High상태가 된다. 액정 소자(140)의 한쪽의 전극에는 High신호가 입력되고 액정 소자(140)에 전압이 인가된다.
이상으로부터 액정 소자(140)의 상태가 회복된다.
또한, 트랜지스터(103) 및 트랜지스터(108)를 저항 소자로 하여도 좋다. 도 14에 도시된 반도체 장치(262)에서는, 트랜지스터(103) 대신 저항 소자(122)를 제공하고 트랜지스터(108) 대신 저항 소자(123)를 제공한다.
도 15는 반도체 장치(265)를 도시한 것이다. 반도체 장치(265)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(115), 용량 소자(116), 트랜지스터(107), 트랜지스터(108), 트랜지스터(117), 용량 소자(118), 트랜지스터(142), EL 소자(143), 용량 소자(141)를 갖는다. 반도체 장치(265)는 EL 표시 장치이다. EL 소자(143)에는 배선(144)을 통하여 전류가 공급된다. 또한, 트랜지스터(142)를, 배선(144)이 아니라, 전압(VDD)을 공급하는 기능을 갖는 배선에 전기적으로 접속시켜도 좋다. 이와 마찬가지로, EL 소자(143)를, 전압(GND)을 공급하는 기능을 갖는 배선이 아니라 전압(VSS)을 공급하는 기능을 갖는 배선에 전기적으로 접속시켜도 좋다.
반도체 장치(265)는 반도체 장치(260), 반도체 장치(155)와 마찬가지로 동작한다. 자세한 사항은 생략한다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 6)
도 16은 반도체 장치(270)를 도시한 것이다. 반도체 장치(270)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110), 트랜지스터(115), 용량 소자(116), 트랜지스터(117), 용량 소자(118), 액정 소자(140), 용량 소자(141)를 갖는다. 반도체 장치(270)는 액정 표시 장치이다. 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(270)는 전원 전압이 소실되더라도 액정 소자(140)의 상태를 회복시킬 수 있다. 또한, 용량 소자(105), 용량 소자(110), 용량 소자(116), 및 용량 소자(118)는 필요에 따라 제공하면 좋다.
반도체 장치(270)는, 반도체 장치(150)(도 8)와 반도체 장치(260)(도 13)를 조합한 구성이다.
반도체 장치(270)의 동작의 일례에 대하여 설명하기로 한다. 도 9에 타이밍 차트를 나타냈다.
트랜지스터(101)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101)는 온 상태가 된다.
트랜지스터(115)의 게이트 및 트랜지스터(117)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(115) 및 트랜지스터(117)는 온 상태가 된다.
트랜지스터(104)의 게이트 및 트랜지스터(109)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(Sig3)(Low신호)가 입력된다. 노드(130)는 Low상태가 된다. 트랜지스터(117)는 온 상태이므로 트랜지스터(107)의 게이트에는 Low신호가 입력되어 트랜지스터(107)는 온 상태가 된다. 또한, 트랜지스터(109)는 온 상태이므로 트랜지스터(108)의 게이트 및 용량 소자(110)의 한쪽의 전극에 Low신호가 입력된다. 트랜지스터(108)는 오프 상태가 된다. 노드(131)는 High상태가 된다.
액정 소자(140)의 한쪽의 전극에는 High신호가 입력되어 액정 소자(140)에 전압이 인가된다. 또한, 용량 소자(141)의 한쪽의 전극에도 High신호가 입력되어 용량 소자(141)에는 전하가 축적된다.
트랜지스터(115)는 온 상태이므로 트랜지스터(102)의 게이트에는 High신호가 인가되어 트랜지스터(102)는 오프 상태가 된다. 또한, 트랜지스터(104)는 온 상태이므로 트랜지스터(103)의 게이트 및 용량 소자(105)의 한쪽의 전극에 High신호가 인가되어 트랜지스터(103)는 온 상태가 된다. 노드(130)는 Low상태가 된다.
다음에 트랜지스터(101)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 오프 상태이고 트랜지스터(103)는 온 상태이므로 노드(130)에는 전압(VSS)이 인가되고 Low상태로 유지된다. 한편, 트랜지스터(107)는 온 상태이고 트랜지스터(108)는 오프 상태이므로 노드(131)에는 전압(VDD)이 인가되고 High상태로 유지된다.
다음에 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(102)의 게이트에는 Low신호가 인가되므로 트랜지스터(102)는 오프 상태가 유지된다. 트랜지스터(103)의 게이트에는 High신호가 인가되므로 트랜지스터(103)는 온 상태가 유지된다. 또한, 트랜지스터(107)의 게이트에는 Low신호가 인가되므로 트랜지스터(107)는 온 상태가 유지된다. 트랜지스터(108)의 게이트에는 Low신호가 인가되므로 트랜지스터(108)는 오프 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 노드(131)에서 유지된 상태는 소실된다. 이 때, 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117)의 오프 전류는 매우 낮으므로, 트랜지스터(102) 및 트랜지스터(108)는 오프 상태가 계속 유지되고 트랜지스터(103) 및 트랜지스터(107)는 온 상태가 계속 유지된다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS)이 회복되는 것으로 가정한다. 트랜지스터(107)는 온 상태이므로 노드(131)에는 전압(VDD)이 인가되어 노드(131)는 High상태가 된다. 액정 소자(140)의 한쪽의 전극에는 High신호가 입력되어 액정 소자(140)에 전압이 인가된다.
이상으로부터 액정 소자(140)의 상태가 회복된다.
도 17은 반도체 장치(275)를 도시한 것이다. 반도체 장치(275)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(115), 용량 소자(116), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110), 트랜지스터(117), 용량 소자(118), 트랜지스터(142), EL 소자(143), 용량 소자(141)를 갖는다. 반도체 장치(275)는 EL 표시 장치이다. EL 소자(143)에는 배선(144)을 통하여 전류가 공급된다. 또한, 트랜지스터(142)를, 배선(144)이 아니라, 전압(VDD)을 공급하는 기능을 갖는 배선에 전기적으로 접속시켜도 좋다. 이와 마찬가지로, EL 소자(143)를, 전압(GND)을 공급하는 기능을 갖는 배선이 아니라 전압(VSS)을 공급하는 기능을 갖는 배선에 전기적으로 접속시켜도 좋다.
반도체 장치(275)는 반도체 장치(270), 반도체 장치(155)와 마찬가지로 동작한다. 자세한 사항은 생략한다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 7)
도 18은 반도체 장치(370)를 도시한 것이다. 반도체 장치(370)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110)를 갖는다. 반도체 장치(370)는 레지스터로서 기능할 수 있다. 트랜지스터(104) 및 트랜지스터(109) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(370)는 전원 전압이 소실되더라도 출력(OUT)의 상태를 회복시킬 수 있다. 또한, 용량 소자(105) 및 용량 소자(110)는 필요에 따라 제공하면 좋다.
반도체 장치(370)는, 트랜지스터(106)가 제공되어 있지 않은 점이 반도체 장치(100)(도 1)와 다르다.
반도체 장치(370)의 동작의 일례에 대하여 설명하기로 한다. 도 19에 타이밍 차트를 나타냈다.
트랜지스터(101)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101)는 온 상태가 된다.
트랜지스터(104)의 게이트 및 트랜지스터(109)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(IN)(High신호)가 입력된다. 노드(130)는 High상태가 된다. 트랜지스터(107)의 게이트에는 High신호가 입력되어 트랜지스터(107)는 오프 상태가 된다. 또한, 트랜지스터(109)는 온 상태이므로 트랜지스터(108)의 게이트 및 용량 소자(110)의 한쪽의 전극에 High신호가 입력된다. 트랜지스터(108)는 온 상태가 된다. 출력(OUT)은 Low상태가 된다.
트랜지스터(102)의 게이트에는 Low신호가 인가되어 트랜지스터(102)는 온 상태가 된다. 또한, 트랜지스터(104)는 온 상태이므로 트랜지스터(103)의 게이트 및 용량 소자(105)의 한쪽의 전극에 Low신호가 인가되어 트랜지스터(103)는 오프 상태가 된다. 노드(130)는 High상태가 된다.
다음에 트랜지스터(101)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 온 상태이고 트랜지스터(103)는 오프 상태이므로 노드(130)에는 전압(VDD)이 인가되고 High상태로 유지된다. 한편, 트랜지스터(107)는 오프 상태이고 트랜지스터(108)는 온 상태이므로 출력(OUT)에는 전압(VSS1)이 인가되고 Low상태로 유지된다.
다음에 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(103)의 게이트에는 Low신호가 인가되므로 트랜지스터(103)는 오프 상태가 유지된다. 또한, 트랜지스터(108)의 게이트에는 High신호가 인가되므로 트랜지스터(108)는 온 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 출력(OUT)에서 유지된 상태는 소실된다. 이 때, 적어도 트랜지스터(104) 및 트랜지스터(109)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(104) 및 트랜지스터(109)의 오프 전류는 매우 낮으므로, 트랜지스터(103)는 오프 상태가 계속 유지되고 트랜지스터(108)는 온 상태가 계속 유지된다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되는 것으로 가정한다. 트랜지스터(108)는 온 상태이므로 출력(OUT)에는 전압(VSS1)이 인가되어 출력(OUT)은 Low상태가 된다.
트랜지스터(102)의 게이트에 Low신호가 입력되어 트랜지스터(102)는 온 상태가 된다.
노드(130)에는 전압(VDD)이 인가되어 노드(130)는 High상태가 된다.
이상으로부터 반도체 장치(370)의 상태가 회복된다.
반도체 장치(370)는 전압(VDD), 전압(VSS1), 전압(VSS2)이 소실되더라도 데이터를 회복시킬 수 있다.
또한, 트랜지스터(102) 및 트랜지스터(107)를 저항 소자로 하여도 좋다. 도 20에 도시된 반도체 장치(370)에서는, 트랜지스터(102) 대신 저항 소자(120)를 제공하고 트랜지스터(107) 대신 저항 소자(121)를 제공한다.
도 20에 도시된 반도체 장치(370)는 도 18에 도시된 반도체 장치(370)와 마찬가지로 동작한다. 자세한 사항은 생략한다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 8)
도 21은 반도체 장치(374)를 도시한 것이다. 반도체 장치(374)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(115), 용량 소자(116), 트랜지스터(107), 트랜지스터(108), 트랜지스터(117), 용량 소자(118)를 갖는다. 반도체 장치(374)는 레지스터로서 기능할 수 있다. 트랜지스터(115) 및 트랜지스터(117) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(374)는 전원 전압이 소실되더라도 출력(OUT)의 상태를 회복시킬 수 있다. 또한, 용량 소자(116) 및 용량 소자(118)는 필요에 따라 제공하면 좋다.
반도체 장치(374)는, 트랜지스터(106)가 제공되어 있지 않은 점이 반도체 장치(200)(도 4)와 다르다.
반도체 장치(374)의 동작의 일례에 대하여 설명하기로 한다. 도 19에 타이밍 차트를 나타냈다.
트랜지스터(101)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101)는 온 상태가 된다.
트랜지스터(115)의 게이트 및 트랜지스터(117)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(115) 및 트랜지스터(117)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(IN)(High신호)가 입력된다. 노드(130)는 High상태가 된다. 트랜지스터(117)는 온 상태이므로 트랜지스터(107)의 게이트에 High신호가 입력되어 트랜지스터(107)는 오프 상태가 된다. 또한, 트랜지스터(108)의 게이트 및 용량 소자(118)의 한쪽의 전극에 High신호가 입력된다. 트랜지스터(108)는 온 상태가 된다. 출력(OUT)은 Low상태가 된다.
트랜지스터(115)는 온 상태이므로 트랜지스터(102)의 게이트에는 Low신호가 인가되어 트랜지스터(102)는 온 상태가 된다. 또한, 트랜지스터(103)의 게이트 및 용량 소자(116)의 한쪽의 전극에 Low신호가 인가되어 트랜지스터(103)는 오프 상태가 된다. 노드(130)는 High상태가 된다.
다음에 트랜지스터(101)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 온 상태이고 트랜지스터(103)는 오프 상태이므로 노드(130)에는 전압(VDD)이 인가되고 High상태로 유지된다. 한편, 트랜지스터(107)는 오프 상태이고 트랜지스터(108)는 온 상태이므로 출력(OUT)에는 전압(VSS1)이 인가되고 Low상태로 유지된다.
다음에 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(102)의 게이트에는 Low신호가 인가되므로 트랜지스터(102)는 온 상태가 유지된다. 또한, 트랜지스터(107)의 게이트에는 High신호가 인가되므로 트랜지스터(107)는 오프 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 출력(OUT)에서 유지된 상태는 소실된다. 이 때, 적어도 트랜지스터(115) 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(115) 및 트랜지스터(117)의 오프 전류는 매우 낮으므로, 트랜지스터(102)는 온 상태가 계속 유지되고 트랜지스터(107)는 오프 상태가 계속 유지된다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되는 것으로 가정한다. 트랜지스터(102)는 온 상태이므로 노드(130)에는 전압(VDD)이 인가되어 노드(130)는 High상태가 된다. 트랜지스터(108)의 게이트에는 High신호가 입력되어 출력(OUT)은 Low상태가 된다.
이상으로부터 출력의 상태가 회복된다.
또한, 트랜지스터(103) 및 트랜지스터(108)를 저항 소자로 하여도 좋다. 도 22에 도시된 반도체 장치(375)에서는, 트랜지스터(103) 대신 저항 소자(122)를 제공하고 트랜지스터(108) 대신 저항 소자(123)를 제공한다.
반도체 장치(375)는 반도체 장치(374)와 마찬가지로 동작하기 때문에 자세한 사항은 생략한다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 9)
도 23은 반도체 장치(376)를 도시한 것이다. 반도체 장치(376)는, 트랜지스터(101), 트랜지스터(102), 트랜지스터(103), 트랜지스터(104), 용량 소자(105), 트랜지스터(107), 트랜지스터(108), 트랜지스터(109), 용량 소자(110), 트랜지스터(115), 용량 소자(116), 트랜지스터(117), 용량 소자(118)를 갖는다. 반도체 장치(376)는 레지스터로서 기능할 수 있다. 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(376)는 전원 전압이 소실되더라도 출력의 상태를 회복시킬 수 있다. 또한, 용량 소자(105), 용량 소자(110), 용량 소자(116), 및 용량 소자(118)는 필요에 따라 제공하면 좋다.
반도체 장치(376)는, 트랜지스터(106)가 제공되어 있지 않은 점이 반도체 장치(250)(도 6)와 다르다. 또한, 트랜지스터(104)의 게이트 및 트랜지스터(109)의 게이트에는 신호(Sig2)가 입력된다.
반도체 장치(376)의 동작의 일례에 대하여 설명하기로 한다. 도 19에 타이밍 차트를 나타냈다.
트랜지스터(101)의 게이트에 신호(Sig1)(High신호)가 입력된다. 트랜지스터(101)는 온 상태가 된다.
트랜지스터(115)의 게이트 및 트랜지스터(117)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(115) 및 트랜지스터(117)는 온 상태가 된다.
트랜지스터(104)의 게이트 및 트랜지스터(109)의 게이트에 신호(Sig2)(High신호)가 입력된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다.
트랜지스터(101)의 소스 및 드레인 중 한쪽에 신호(IN)(High신호)가 입력된다. 노드(130)는 High상태가 된다. 트랜지스터(117)는 온 상태이므로 트랜지스터(107)의 게이트에 High신호가 입력되어 트랜지스터(107)는 오프 상태가 된다. 또한, 트랜지스터(109)는 온 상태이므로 트랜지스터(108)의 게이트에 High신호가 입력된다. 트랜지스터(108)는 온 상태가 된다. 출력은 Low상태가 된다.
트랜지스터(115)는 온 상태이므로 트랜지스터(102)의 게이트에는 Low신호가 인가되어 트랜지스터(102)는 온 상태가 된다. 또한, 트랜지스터(104)는 온 상태이므로 트랜지스터(103)의 게이트에 Low신호가 인가되어 트랜지스터(103)는 오프 상태가 된다. 노드(130)는 High상태가 된다.
다음에 트랜지스터(101)는 신호(Sig1)에 의하여 오프 상태가 된다. 이 때 트랜지스터(102)는 온 상태이고 트랜지스터(103)는 오프 상태이므로 노드(130)에는 전압(VDD)이 인가되고 High상태로 유지된다. 한편, 트랜지스터(107)는 오프 상태이고 트랜지스터(108)는 온 상태이므로 출력에는 전압(VSS1)이 인가되고 Low상태로 유지된다.
다음에 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태가 된다. 트랜지스터(102)의 게이트에는 Low신호가 인가되므로 트랜지스터(102)는 온 상태가 유지된다. 트랜지스터(103)의 게이트에는 Low신호가 인가되므로 트랜지스터(103)는 오프 상태가 유지된다. 또한, 트랜지스터(107)의 게이트에는 High신호가 인가되므로 트랜지스터(107)는 오프 상태가 유지된다. 트랜지스터(108)의 게이트에는 High신호가 인가되므로 트랜지스터(108)는 온 상태가 유지된다.
시각 t1에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지되는 것으로 가정한다. 노드(130) 및 출력에서 유지된 상태는 소실된다. 이 때, 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117)는 신호(Sig2)에 의하여 오프 상태이다. 트랜지스터(104), 트랜지스터(109), 트랜지스터(115), 및 트랜지스터(117)의 오프 전류는 매우 낮으므로, 트랜지스터(102) 및 트랜지스터(108)는 온 상태가 계속 유지되고 트랜지스터(103) 및 트랜지스터(107)는 오프 상태가 계속 유지된다.
다음에 시각 t2에서, 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되는 것으로 가정한다. 트랜지스터(108)는 온 상태이므로 출력에는 전압(VSS1)이 인가되고 출력은 Low상태가 된다.
이상으로부터 출력의 상태가 회복된다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 10)
도 24는 반도체 장치(380)를 도시한 것이다. 반도체 장치(380)는 시프트 레지스터이다. 도 24에 도시된 반도체 장치(380)는 반도체 장치(370)~반도체 장치(373)를 갖지만, 반도체 장치(380)는 적어도 반도체 장치(370), 반도체 장치(371)를 갖는다. 반도체 장치(370)는 도 18에 도시된 반도체 장치이다. 반도체 장치(371)~반도체 장치(373)의 구성은 반도체 장치(370)와 같다. 반도체 장치(380)는, 반도체 장치(370)가 직렬 접속된 구성이다. 다만, 반도체 장치(380)의 구성은, 반도체 장치(370)가 직렬 접속된 구성에 제한되지 않고 반도체 장치(374), 반도체 장치(375), 또는 반도체 장치(376)가 직렬 접속된 구성이라도 좋다.
반도체 장치(370)에는 신호(IN) 및 신호(Sig1)가 입력되고 신호(OUT1)가 출력된다. 반도체 장치(371)에는 신호(OUT1) 및 신호(Sig3)가 입력되고 신호(OUT2)가 출력된다. 반도체 장치(372)에는 신호(OUT2) 및 신호(Sig1)가 입력되고 신호(OUT3)가 출력된다. 반도체 장치(373)에는 신호(OUT3) 및 신호(Sig3)가 입력되고 신호(OUT4)가 출력된다.
도 25는 반도체 장치(370) 및 반도체 장치(371)를 도시한 것이고, 도 26은 반도체 장치(372) 및 반도체 장치(373)를 도시한 것이다. 반도체 장치(371)~반도체 장치(373)의 구성은 반도체 장치(370)와 같다.
반도체 장치(371)는, 트랜지스터(201), 트랜지스터(202), 트랜지스터(203), 트랜지스터(204), 용량 소자(205), 트랜지스터(207), 트랜지스터(208), 트랜지스터(209), 용량 소자(210)를 갖는다. 트랜지스터(204) 및 트랜지스터(209) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(371)는 전원 전압이 소실되더라도 출력의 상태를 회복시킬 수 있다. 또한, 용량 소자(205) 및 용량 소자(210)는 필요에 따라 제공하면 좋다.
트랜지스터(204)의 게이트, 트랜지스터(209)의 게이트는 배선(112)에 전기적으로 접속된다. 트랜지스터(204)의 게이트, 트랜지스터(209)의 게이트에는 신호(Sig2)가 입력된다.
반도체 장치(372)는, 트랜지스터(301), 트랜지스터(302), 트랜지스터(303), 트랜지스터(304), 용량 소자(305), 트랜지스터(307), 트랜지스터(308), 트랜지스터(309), 용량 소자(310)를 갖는다. 트랜지스터(304) 및 트랜지스터(309) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(372)는 전원 전압이 소실되더라도 출력의 상태를 회복시킬 수 있다. 또한, 용량 소자(305) 및 용량 소자(310)는 필요에 따라 제공하면 좋다.
트랜지스터(304)의 게이트, 트랜지스터(309)의 게이트는 배선(112)에 전기적으로 접속된다. 트랜지스터(304)의 게이트, 트랜지스터(309)의 게이트에는 신호(Sig2)가 입력된다.
반도체 장치(373)는, 트랜지스터(401), 트랜지스터(402), 트랜지스터(403), 트랜지스터(404), 용량 소자(405), 트랜지스터(407), 트랜지스터(408), 트랜지스터(409), 용량 소자(410)를 갖는다. 트랜지스터(404) 및 트랜지스터(409) 중 채널이 형성되는 영역은 산화물 반도체층을 갖는다. 그러므로, 반도체 장치(373)는 전원 전압이 소실되더라도 출력의 상태를 회복시킬 수 있다. 또한, 용량 소자(405) 및 용량 소자(410)는 필요에 따라 제공하면 좋다.
트랜지스터(404)의 게이트, 트랜지스터(409)의 게이트는 배선(112)에 전기적으로 접속된다. 트랜지스터(404)의 게이트, 트랜지스터(409)의 게이트에는 신호(Sig2)가 입력된다.
반도체 장치(380)의 동작의 일례에 대하여 설명하기로 한다. 도 27에 타이밍 차트를 나타냈다.
우선, 반도체 장치(370)의 동작에 대하여 설명하기로 한다. 시각 t0에, 신호(IN)가 Low상태로부터 High상태로 상승된다.
시각 t1에, 신호(Sig1)가 Low상태로부터 High상태로 상승된다. 트랜지스터(101)는 온 상태가 된다.
시각 t1에, 신호(Sig2)가 Low상태로부터 High상태로 상승된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다.
트랜지스터(108)는 온 상태가 되어 신호(OUT1)(Low)가 출력된다.
시각 t2에, 신호(Sig1)가 High상태로부터 Low상태로 하강된다. 트랜지스터(101)는 오프 상태가 된다. 그러나 트랜지스터(102)는 온 상태이므로 노드(130)의 High상태는 유지된다. 또한, 트랜지스터(108)는 온 상태이므로 신호(OUT1)(Low)가 출력된다.
시각 t2와 시각 t3 사이에 신호(Sig2)가 High상태로부터 Low상태로 하강된다. 트랜지스터(104) 및 트랜지스터(109)는 오프 상태가 된다. 그러나 트랜지스터(109)의 오프 전류는 매우 낮으므로 트랜지스터(108)는 온 상태가 계속 유지되고 신호(OUT1)(Low)가 출력된다. 또한, 신호(Sig2)는 신호(Sig1)와 마찬가지로 시각 t2에 High상태로부터 Low상태로 하강되어도 좋다. 이 경우에도 트랜지스터(109)의 오프 전류는 매우 낮으므로 트랜지스터(108)는 온 상태가 계속 유지되고 신호(OUT1)(Low)가 출력된다. 또는 신호(Sig2)는 High상태가 유지되어도 좋다.
후술하는 바와 같이, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지된 경우 신호(Sig2)는 Low상태가 된다. 이 외의 경우에는, 신호(Sig2)는 High상태가 유지되어도 좋다.
시각 t3에, 신호(IN)가 High상태로부터 Low상태로 하강된다. 트랜지스터(101)는 오프 상태이므로 신호(OUT1)(Low)의 상태는 변화되지 않는다.
시각 t5에, 신호(Sig1)가 Low상태로부터 High상태로 상승된다. 트랜지스터(101)는 온 상태가 된다.
시각 t5에, 신호(Sig2)가 Low상태로부터 High상태로 상승된다. 트랜지스터(104) 및 트랜지스터(109)는 온 상태가 된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
트랜지스터(107)는 온 상태가 되어 신호(OUT1)(High)가 출력된다.
시각 t6에, 신호(Sig1)가 High상태로부터 Low상태로 하강된다. 트랜지스터(101)는 오프 상태가 된다. 그러나, 트랜지스터(103)는 온 상태이므로 노드(130)의 Low상태는 유지된다. 또한, 트랜지스터(107)는 온 상태이므로 신호(OUT1)(High상태)가 출력된다.
시각 t6과 시각 t7 사이에, 신호(Sig2)가 High상태로부터 Low상태로 하강된다. 트랜지스터(104) 및 트랜지스터(109)는 오프 상태가 된다. 트랜지스터(107)는 온 상태가 계속 유지되고 신호(OUT1)(High)가 출력된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
이 후, 시각 t7~시각 t11에는 같은 동작이 수행된다.
다음에, 반도체 장치(371)의 동작에 대하여 설명하기로 한다. 시각 t3에 신호(Sig3)가 Low상태로부터 High상태로 상승된다. 트랜지스터(201)는 온 상태가 된다.
시각 t3에 신호(Sig2)가 Low상태로부터 High상태로 상승된다. 트랜지스터(204) 및 트랜지스터(209)는 온 상태가 된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
트랜지스터(207)는 온 상태가 되어 신호(OUT2)(High)가 출력된다.
시각 t4에 신호(Sig3)가 High상태로부터 Low상태로 하강된다. 트랜지스터(201)는 오프 상태가 된다. 그러나 트랜지스터(203)는 온 상태이므로 노드(230)의 Low상태는 유지된다. 또한, 트랜지스터(207)는 온 상태이므로 신호(OUT2)(High)가 출력된다.
시각 t4와 시각 t5 사이에 신호(Sig2)가 High상태로부터 Low상태로 하강된다. 트랜지스터(204) 및 트랜지스터(209)는 오프 상태가 된다. 그러나 트랜지스터(204)의 오프 전류는 매우 낮으므로 트랜지스터(203)는 온 상태가 계속 유지되고 노드(230)의 Low상태는 유지된다. 또한, 트랜지스터(207)는 온 상태이므로 신호(OUT2)(High)가 출력된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
시각 t5에, 신호(OUT1)가 Low상태로부터 High상태로 상승된다. 트랜지스터(201)는 오프 상태이므로 신호(OUT2)(High)의 상태는 변화되지 않는다.
시각 t7에, 신호(Sig3)가 Low상태로부터 High상태로 상승된다. 트랜지스터(201)는 온 상태가 된다.
시각 t7에 신호(Sig2)가 Low상태로부터 High상태로 상승된다. 트랜지스터(204) 및 트랜지스터(209)는 온 상태가 된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
트랜지스터(208)는 온 상태가 되어 신호(OUT2)(Low)가 출력된다.
시각 t8에, 신호(Sig3)가 High상태로부터 Low상태로 하강된다. 트랜지스터(201)는 오프 상태가 된다. 그러나 트랜지스터(202)는 온 상태이므로 노드(230)의 High상태는 유지된다. 또한, 트랜지스터(208)는 온 상태이므로 신호(OUT2)(Low)가 출력된다.
이 후, 시각 t9~시각 t11에는 같은 동작이 수행된다.
반도체 장치(372)의 동작에 대하여 설명하기로 한다. 시각 t5에, 신호(Sig1)가 Low상태로부터 High상태로 상승된다. 트랜지스터(301)는 온 상태가 된다.
시각 t5에, 신호(Sig2)가 Low상태로부터 High상태로 상승된다. 트랜지스터(304) 및 트랜지스터(309)는 온 상태가 된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
트랜지스터(308)는 온 상태가 되어 신호(OUT3)(Low)가 출력된다.
시각 t6에, 신호(Sig1)가 High상태로부터 Low상태로 하강된다. 트랜지스터(301)는 오프 상태가 된다. 그러나 트랜지스터(302)는 온 상태이므로 노드(330)의 High상태는 유지된다. 또한, 트랜지스터(308)는 온 상태이므로 신호(OUT3)(Low)가 출력된다.
시각 t6과 시각 t7 사이에 신호(Sig2)가 High상태로부터 Low상태로 하강된다. 트랜지스터(304) 및 트랜지스터(309)는 오프 상태가 된다. 그러나 트랜지스터(309)의 오프 전류는 매우 낮으므로 트랜지스터(308)는 온 상태가 계속 유지되고 신호(OUT3)(Low)가 출력된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
시각 t7에, 신호(OUT2)가 High상태로부터 Low상태로 하강된다. 트랜지스터(301)는 오프 상태이므로 신호(OUT3)(Low)의 상태는 변화되지 않는다.
시각 t9에, 신호(Sig1)가 Low상태로부터 High상태로 상승된다. 트랜지스터(301)는 온 상태가 된다.
시각 t9에, 신호(Sig2)가 Low상태로부터 High상태로 상승된다. 트랜지스터(304) 및 트랜지스터(309)는 온 상태가 된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
트랜지스터(307)는 온 상태가 되어 신호(OUT3)(High)가 출력된다.
시각 t10에, 신호(Sig1)가 High상태로부터 Low상태로 하강된다. 트랜지스터(301)는 오프 상태가 된다. 그러나 트랜지스터(303)는 온 상태이므로 노드(330)의 Low상태는 유지된다. 트랜지스터(307)는 온 상태이므로 신호(OUT3)(High)가 출력된다.
시각 t10과 시각 t11 사이에 신호(Sig2)가 High상태로부터 Low상태로 하강된다. 트랜지스터(304) 및 트랜지스터(309)는 오프 상태가 된다. 트랜지스터(307)는 온 상태가 계속 유지되고 신호(OUT3)(High)가 출력된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
이 후, 이와 마찬가지로 동작이 수행된다.
마지막에 반도체 장치(373)의 동작에 대하여 설명하기로 한다. 시각 t7에, 신호(Sig3)가 Low상태로부터 High상태로 상승된다. 트랜지스터(401)는 온 상태가 된다.
시각 t7에, 신호(Sig2)가 Low상태로부터 High상태로 상승된다. 트랜지스터(404) 및 트랜지스터(409)는 온 상태가 된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
트랜지스터(407)는 온 상태가 되어 신호(OUT4)(High)가 출력된다.
시각 t8에, 신호(Sig3)가 High상태로부터 Low상태로 하강된다. 트랜지스터(401)는 오프 상태가 된다. 그러나 트랜지스터(403)는 온 상태이므로 노드(430)의 Low상태는 유지된다. 또한, 트랜지스터(407)는 온 상태이므로 신호(OUT4)(High)가 출력된다.
시각 t10과 시각 t11 사이에 신호(Sig2)가 High상태로부터 Low상태로 하강된다. 트랜지스터(404) 및 트랜지스터(409)는 오프 상태가 된다. 그러나 트랜지스터(404)는 오프 전류가 매우 낮으므로 트랜지스터(403)는 온 상태가 계속 유지되고 노드(430)의 Low상태는 유지된다. 또한, 트랜지스터(407)는 온 상태이므로 신호(OUT4)(High)가 출력된다. 또한, 신호(Sig2)는 High상태가 유지되어도 좋다.
이 후, 이와 마찬가지로 동작이 수행된다.
도 27을 보면 신호(IN)로부터의 상승 또는 하강의 타이밍이 신호(OUT1), 신호(OUT2), 신호(OUT3), 신호(OUT4)로 순차적으로 시프트되는 것을 알 수 있다.
본 실시형태의 시프트 레지스터에서는, 전압(VDD), 전압(VSS1), 전압(VSS2)이 일시적으로 저하 또는 정지된 경우 신호(Sig2)는 Low상태가 된다. 트랜지스터(104), 트랜지스터(109), 트랜지스터(204), 트랜지스터(209), 트랜지스터(304), 트랜지스터(309), 트랜지스터(404), 트랜지스터(409)는 오프 상태가 된다.
트랜지스터(104), 트랜지스터(109), 트랜지스터(204), 트랜지스터(209), 트랜지스터(304), 트랜지스터(309), 트랜지스터(404), 트랜지스터(409)의 오프 전류는 매우 낮으므로 트랜지스터(103), 트랜지스터(108), 트랜지스터(203), 트랜지스터(208), 트랜지스터(303), 트랜지스터(308), 트랜지스터(403), 트랜지스터(408)는 온 상태 또는 오프 상태로 계속 유지된다. 그리고, 전압(VDD), 전압(VSS1), 전압(VSS2)이 회복되면 신호(OUT1)~신호(OUT4)의 상태가 회복된다.
신호(OUT1)~신호(OUT4)의 상태가 회복된 후에는 신호(Sig2)가 High상태가 된다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 11)
실시형태 1~실시형태 10의 트랜지스터의 채널에 적용할 수 있는 산화물 반도체에 대하여 설명하기로 한다.
전자 공여체(도너)로서 기능하는 수분 또는 수소 등의 불순물이 저감되고, 또한 산소 결손이 저감됨으로써 고순도화된 산화물 반도체(purified OS)는 i형(진성 반도체)이거나, 또는 i형에 매우 가깝다. 그래서, 채널에 고순도화된 산화물 반도체를 갖는 트랜지스터는 오프 전류가 현저히 작고 신뢰성이 높다.
구체적으로 말하면, 채널에 고순도화된 산화물 반도체를 갖는 트랜지스터의 오프 전류가 작다는 것은 각종 실험에 의하여 증명할 수 있다. 예를 들어, 채널 폭이 1×106μm이고 채널 길이가 10μm인 소자의 경우에도, 소스 전극과 드레인 전극간의 전압(드레인 전압)이 1V에서 10V의 범위에서 오프 전류가 반도체 파라미터 애널라이저의 측정 한계 이하, 즉 1×10-13A 이하라는 특성을 얻을 수 있다. 이 경우, 트랜지스터의 채널 폭으로 정규화된 오프 전류는 100zA/μm 이하인 것을 알 수 있다. 또한, 용량 소자와 트랜지스터를 전기적으로 접속하고 용량 소자에 유입 또는 용량 소자로부터 유출되는 전하가 상기 트랜지스터로 제어되는 회로를 사용하여 오프 전류를 측정하였다. 이 측정에서는, 고순도화된 산화물 반도체막을 상기 트랜지스터의 채널 형성 영역에 사용하고, 용량 소자의 단위 시간당 전하량의 추이로부터, 상기 트랜지스터의 오프 전류를 측정하였다. 결과적으로, 트랜지스터의 소스 전극과 드레인 전극간의 전압이 3V인 경우에, 수십 yA/μm라는, 더욱 작은 오프 전류가 얻어지는 것을 알았다. 따라서, 고순도화된 산화물 반도체막을 채널 형성 영역에 사용한 트랜지스터는, 결정성을 갖는 실리콘을 사용한 트랜지스터에 비하여 오프 전류가 현저히 작다.
또한, 특별히 언급하지 않는 한, 본 명세서에서 오프 전류란, n채널형 트랜지스터의 경우, 드레인의 전위가 소스와 게이트보다 높은 상태에서 소스의 전위를 기준으로 한 경우의 게이트의 전위가 0 이하일 때 소스와 드레인 사이를 흐르는 전류를 가리킨다. 또는, 본 명세서에서 오프 전류란, p채널형 트랜지스터의 경우, 드레인의 전위가 소스와 게이트보다 낮은 상태에서 소스의 전위를 기준으로 한 경우의 게이트의 전위가 0 이상일 때 소스와 드레인 사이를 흐르는 전류를 가리킨다.
산화물 반도체로서는, 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 또한, 상기 산화물 반도체를 사용한 트랜지스터의 전기적 특성의 편차를 감소시키기 위한 스테빌라이저로서, 이들에 추가하여 갈륨(Ga)을 포함하는 것이 바람직하다. 또한, 스테빌라이저로서 주석(Sn)을 포함하는 것이 바람직하다. 또한, 스테빌라이저로서 하프늄(Hf)을 포함하는 것이 바람직하다. 또한, 스테빌라이저로서 알루미늄(Al)을 포함하는 것이 바람직하다. 또한, 스테빌라이저로서 지르코늄(Zr)을 포함하는 것이 바람직하다.
산화물 반도체 중에서, 탄소화 실리콘, 질화 갈륨, 또는 산화 갈륨과 달리 In-Ga-Zn계 산화물, In-Sn-Zn계 산화물 등을 사용하면 스퍼터링법이나 습식법에 의하여 전기적 특성이 우수한 트랜지스터를 제작할 수 있으며, 양산성이 우수하다는 장점이 있다. 또한, 탄소화 실리콘, 질화 갈륨, 또는 산화 갈륨과 달리 이 In-Ga-Zn계 산화물을 사용하면 유리 기판 위에 전기적 특성이 우수한 트랜지스터를 제작할 수 있다. 또한, 기판의 대형화에도 대응할 수 있다.
또한, 다른 스테빌라이저로서 란타노이드인, 란탄(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 테르븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm), 이테르븀(Yb), 루테튬(Lu) 중의 어느 한 종류 또는 복수 종류를 가져도 좋다.
예를 들어, 산화물 반도체로서 산화 인듐, 산화 갈륨, 산화 주석, 산화 아연, In-Zn계 산화물, Sn-Zn계 산화물, Al-Zn계 산화물, Zn-Mg계 산화물, Sn-Mg계 산화물, In-Mg계 산화물, In-Ga계 산화물, In-Ga-Zn계 산화물(IGZO라고도 표기함), In-Al-Zn계 산화물, In-Sn-Zn계 산화물, Sn-Ga-Zn계 산화물, Al-Ga-Zn계 산화물, Sn-Al-Zn계 산화물, In-Hf-Zn계 산화물, In-La-Zn계 산화물, In-Pr-Zn계 산화물, In-Nd-Zn계 산화물, In-Sm-Zn계 산화물, In-Eu-Zn계 산화물, In-Gd-Zn계 산화물, In-Tb-Zn계 산화물, In-Dy-Zn계 산화물, In-Ho-Zn계 산화물, In-Er-Zn계 산화물, In-Tm-Zn계 산화물, In-Yb-Zn계 산화물, In-Lu-Zn계 산화물, In-Sn-Ga-Zn계 산화물, In-Hf-Ga-Zn계 산화물, In-Al-Ga-Zn계 산화물, In-Sn-Al-Zn계 산화물, In-Sn-Hf-Zn계 산화물, In-Hf-Al-Zn계 산화물을 사용할 수 있다.
또한, 예를 들어, In-Ga-Zn계 산화물이란 In과 Ga과 Zn을 포함하는 산화물을 가리키고, In과 Ga과 Zn의 비율은 특별히 제한되지 않는다. 또한, In과 Ga과 Zn 이외의 금속 원소가 포함되어도 좋다. In-Ga-Zn계 산화물은 무전계 시의 저항이 충분히 높기 때문에 오프 전류를 충분히 작게 할 수 있고, 또한, 이동도도 높다.
예를 들어, 원자수비가 In:Ga:Zn=1:1:1(=1/3:1/3:1/3) 또는 In:Ga:Zn=2:2:1(=2/5:2/5:1/5)인 In-Ga-Zn계 산화물이나 그 조성의 근방의 산화물을 사용할 수 있다. 또는, 원자수비가 In:Sn:Zn=1:1:1(=1/3:1/3:1/3), In:Sn:Zn= 2:1:3(=1/3:1/6:1/2) 또는 In:Sn:Zn=2:1:5(=1/4:1/8:5/8)인 In-Sn-Zn계 산화물이나 그 조성의 근방의 산화물을 사용하면 좋다.
예를 들어, In-Sn-Zn계 산화물을 사용하는 경우 비교적 용이하게 높은 이동도가 얻어진다. 그러나, In-Ga-Zn계 산화물을 사용하는 경우에도, 벌크 내 결함 밀도를 저감시킴으로써 이동도를 높일 수 있다.
이하에서는, 산화물 반도체막의 구조에 대하여 설명하기로 한다.
산화물 반도체막은 단결정 산화물 반도체막 및 비단결정 산화물 반도체막으로 대별된다. 비단결정 산화물 반도체막이란, 비정질 산화물 반도체막, 미결정 산화물 반도체막, 다결정 산화물 반도체막, CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor)막 등을 말한다.
비정질 산화물 반도체막은, 막 내에서 원자가 불규칙적으로 배열되고, 결정 성분을 갖지 않는다. 미소 영역에서도 결정부를 갖지 않고, 막 전체가 완전한 비정질 구조인 산화물 반도체막이 전형적이다.
미결정 산화물 반도체막은 예를 들어 사이즈가 1nm 이상 10nm 미만인 미결정(나노 결정이라고도 함)을 포함한다. 따라서, 미결정 산화물 반도체막은 비정질 산화물 반도체막보다 원자 배열의 규칙성이 높다. 그래서, 미결정 산화물 반도체막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮다는 특징을 갖는다.
CAAC-OS막은 복수의 결정부를 갖는 산화물 반도체막 중의 하나이고, 결정부의 대부분은 한 변이 100nm 미만인 입방체 내에 들어가는 사이즈이다. 따라서, CAAC-OS막에 포함되는 결정부는 한 변이 10nm 미만, 5nm 미만, 또는 3nm 미만인 입방체 내에 들어가는 사이즈인 경우도 포함된다. CAAC-OS막은 미결정 산화물 반도체막보다 결함 준위 밀도가 낮다는 특징을 갖는다. 이하에서는, CAAC-OS막에 대하여 자세히 설명하기로 한다.
CAAC-OS막을 투과형 전자 현미경(TEM: Transmission Electron Microscope)으로 관찰하면, 결정부들끼리의 명확한 경계, 즉, 결정 입계(그레인 바운더리라고도 함)는 확인되지 않는다. 따라서, CAAC-OS막은 결정 입계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
CAAC-OS막을 시료면에 대하여 대략 평행한 방향으로부터 TEM으로 관찰(단면 TEM 관찰)하면, 결정부에서 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막의 상면의 요철을 반영한 형상을 가지며 CAAC-OS막의 피형성면 또는 상면에 대하여 평행하게 배열된다.
한편, CAAC-OS막을 시료면에 대하여 대략 수직인 방향으로부터 TEM으로 관찰(평면 TEM 관찰)하면, 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것을 확인할 수 있다. 그러나, 상이한 결정부들간에서 금속 원자의 배열에는 규칙성이 보이지 않는다.
단면 TEM 관찰 및 평면 TEM 관찰의 결과, CAAC-OS막의 결정부는 배향성을 갖는 것을 알 수 있다.
X선 회절(XRD: X-Ray Diffraction) 장치를 사용하여 CAAC-OS막의 구조 해석을 수행하면, 예를 들어 InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 회절각(2θ)이 31° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는, InGaZnO4의 결정의 (009)면에 귀속되기 때문에, CAAC-OS막의 결정이 c축 배향성을 갖고, c축이 피형성면 또는 상면에 대하여 대략 수직인 방향으로 배향되어 있는 것을 확인할 수 있다.
한편, c축에 대하여 대략 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의한 CAAC-OS막의 해석에서는, 2θ가 56° 근방일 때 피크가 나타나는 경우가 있다. 이 피크는 InGaZnO4의 결정의 (110)면에 귀속된다. InGaZnO4의 단결정 산화물 반도체막의 경우, 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(φ축)으로 하여 시료를 회전시키면서 분석(φ 스캔)을 수행하면, (110)면과 등가인 결정면에 귀속되는 6개의 피크가 관찰된다. 한편, CAAC-OS막의 경우에는, 2θ를 56° 근방에 고정하고 φ 스캔을 수행하여도 명료한 피크가 나타나지 않는다.
이상으로부터, CAAC-OS막에 있어서, 상이한 결정부들간에서는 a축 및 b축의 배향이 불규칙적이지만, c축 배향성을 가지고, 또한 c축은 피형성면 또는 상면의 법선 벡터에 대하여 평행한 방향으로 배향되는 것을 알 수 있다. 따라서, 상술한 단면 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각층은, 결정의 a-b면에 대하여 평행한 면이다.
또한, 결정부는 CAAC-OS막을 형성하였을 때 또는 가열 처리 등의 결정화 처리를 수행하였을 때에 형성된다. 상술한 바와 같이, 결정의 c축은 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 대하여 평행한 방향으로 배향된다. 따라서, 예를 들어 CAAC-OS막의 형상을 에칭 등으로 변화시킨 경우, 결정의 c축이 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 대하여 평행하게 배향되지 않을 수도 있다.
또한, CAAC-OS막 내의 결정화도가 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방으로부터의 결정 성장에 의하여 형성되는 경우에는, 상면 근방의 영역은 피형성면 근방의 영역보다 결정화도가 높게 되는 경우가 있다. 또한, CAAC-OS막에 불순물을 첨가하는 경우에는, 불순물이 첨가된 영역의 결정화도가 변화되어, 부분적으로 결정화도가 상이한 영역이 형성될 수도 있다.
또한, InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는, 2θ가 31° 근방일 때의 피크에 더하여, 2θ가 36° 근방일 때에도 피크가 나타나는 경우가 있다. 2θ가 36° 근방일 때의 피크는, CAAC-OS막 내의 일부에, c축 배향성을 갖지 않는 결정이 포함되는 것을 나타낸다. CAAC-OS막은 2θ가 31° 근방일 때 피크가 나타나고, 2θ가 36° 근방일 때 피크가 나타나지 않는 것이 바람직하다.
CAAC-OS막을 사용한 트랜지스터는, 가시광이나 자외광의 조사에 기인한 전기적 특성의 변동이 작다. 따라서, 이 트랜지스터는 신뢰성이 높다.
또한, 산화물 반도체막은 예를 들어 비정질 산화물 반도체막, 미결정 산화물 반도체막, CAAC-OS막 중 2종류 이상을 갖는 적층막이라도 좋다.
CAAC-OS막은, 예를 들어 다결정인 금속 산화물 타깃을 사용하여 스퍼터링법으로 형성한다. 상기 타깃에 이온이 충돌되면, 타깃에 포함되는 결정 영역이 a-b면으로부터 벽개(劈開)되어 a-b면에 대하여 평행한 면을 갖는 평판 형상, 또는 펠릿(pellet) 형상의 스퍼터링 입자로서 박리될 수 있다. 이 경우, 상기 평판 형상의 스퍼터링 입자가 결정 상태를 유지한 채 기판에 도달함으로써, CAAC-OS막을 형성할 수 있다.
또한, CAAC-OS막을 형성하기 위하여 이하의 조건을 적용하는 것이 바람직하다.
성막 시의 불순물 혼입을 줄임으로써, 불순물로 인하여 결정 상태가 무너지는 것을 억제할 수 있다. 예를 들어, 처리실 내에 존재하는 불순물(수소, 물, 이산화탄소, 및 질소 등)의 농도를 저감시키면 좋다. 또한, 성막 가스 내의 불순물 농도를 저감시키면 좋다. 구체적으로는, 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 성막 가스를 사용한다.
또한, 성막 시의 기판 가열 온도를 높임으로써, 기판 도달 후에 스퍼터링 입자의 마이그레이션(migration)이 일어난다. 구체적으로는, 기판 가열 온도를 100℃ 이상 740℃ 이하, 바람직하게는 200℃ 이상 500℃ 이하로 하여 형성한다. 성막 시의 기판 가열 온도를 높임으로써, 평판 형상의 스퍼터링 입자가 기판에 도달한 경우에 기판 위에서 마이그레이션이 일어나고, 스퍼터링 입자의 평평한 면이 기판에 부착된다.
또한, 성막 가스 내의 산소 비율을 높이고 전력을 최적화시킴으로써 성막 시의 플라즈마 대미지를 경감시키면 바람직하다. 성막 가스 내의 산소 비율은 30vol％ 이상, 바람직하게는 100vol％로 한다.
타깃의 일례로서, In-Ga-Zn계 산화물 타깃에 대하여 이하에서 제시한다.
InOX 분말, GaOY 분말, 및 ZnOZ 분말을 소정의 mol수비로 혼합하고 가압 처리를 수행한 후, 1000℃ 이상 1500℃ 이하의 온도로 가열 처리를 수행함으로써 다결정인 In-Ga-Zn계 산화물 타깃을 제작한다. 또한, X, Y, 및 Z는 임의의 양수이다. 여기서, 소정의 mol수비는 예를 들어 InOX 분말, GaOY 분말, 및 ZnOZ 분말이 2:2:1, 8:4:3, 3:1:1, 1:1:1, 4:2:3, 또는 3:1:2이다. 또한, 분말의 종류와 그 혼합하는 mol수비는 제작하는 타깃에 따라 적절히 변경하면 좋다.
또한, 알칼리 금속은 산화물 반도체를 구성하는 원소가 아니기 때문에 불순물이다. 알칼리 토금속도 산화물 반도체를 구성하는 원소가 아닌 경우에는 불순물로서 기능한다. 특히, 알칼리 금속 중 Na은, 산화물 반도체층에 접촉하는 절연막이 산화물인 경우, 이 절연막 내로 확산되어 Na+가 된다. 또한, Na은, 산화물 반도체층 내에 있어서, 산화물 반도체를 구성하는 금속과 산소의 결합을 분단시키거나, 또는 그 결합 안으로 끼어든다. 결과적으로, 예를 들어, 문턱 전압이 음 방향으로 시프트됨에 따른 노멀리 온(normally-on)화, 이동도의 저하 등, 트랜지스터의 전기적 특성이 열화되며 특성의 편차도 생긴다. 구체적으로, 이차 이온 질량 분석법에 의한 Na 농도의 측정 값은 5×1016atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이하, 더욱 바람직하게는 1×1015atoms/cm3 이하로 하면 좋다. 마찬가지로 Li 농도의 측정 값은 5×1015atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이하로 하면 좋다. 마찬가지로 K 농도의 측정 값은 5×1015atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이하로 하면 좋다.
또한, 인듐을 포함한 금속 산화물을 사용하는 경우에는, 산소와의 결합 에너지가 인듐보다 큰 실리콘이나 탄소가 인듐과 산소의 결합을 절단하여 산소 결손을 형성할 수 있다. 그러므로, 실리콘이나 탄소가 산화물 반도체층에 혼입된 경우에는 알칼리 금속이나 알칼리 토금속의 경우와 마찬가지로 트랜지스터의 전기적 특성이 열화되기 쉽다. 따라서, 산화물 반도체층 내의 실리콘이나 탄소의 농도는 낮은 것이 바람직하다. 구체적으로, 이차 이온 질량 분석법에 의한 탄소 농도의 측정 값 또는 실리콘 농도의 측정 값은 1×1018atoms/cm3 이하로 하면 좋다. 상술한 구성에 의하여, 트랜지스터의 전기적 특성의 열화를 방지할 수 있고 반도체 장치의 신뢰성을 높일 수 있다.
또한, 소스 전극 및 드레인 전극에 사용되는 도전성 재료에 따라서는 소스 전극 및 드레인 전극 내의 금속이 산화물 반도체층에서 산소를 뽑아낼 수 있다. 이 때 산화물 반도체층 중 소스 전극 및 드레인 전극에 접촉하는 영역이 산소 결손의 형성에 의하여 n형화된다.
n형화된 영역은 소스 영역 또는 드레인 영역으로서 기능하기 때문에 산화물 반도체막과 소스 전극 및 드레인 전극간의 접촉 저항을 저감시킬 수 있다. 따라서, n형화된 영역이 형성됨으로써 트랜지스터의 이동도 및 온 전류를 높일 수 있고, 이로써 트랜지스터를 사용한 스위치 회로의 고속 동작을 실현할 수 있다.
또한, 소스 전극 및 드레인 전극 내의 금속에 의한 산소의 뽑아내기는, 소스 전극 및 드레인 전극을 스퍼터링법 등으로 형성할 때에 일어날 수 있고, 소스 전극 및 드레인 전극을 형성한 후에 수행되는 가열 처리에 의해서도 일어날 수 있다.
또한, 산소와 결합하기 쉬운 도전성 재료를 소스 전극 및 드레인 전극에 사용하면, n형화되는 영역은 형성되기 더 쉬워진다. 이 도전성 재료로서는 예를 들어, Al, Cr, Cu, Ta, Ti, Mo, W 등을 들 수 있다.
또한, 산화물 반도체층은 하나의 금속 산화물막으로 구성되어도 좋고 적층된 복수의 금속 산화물막으로 구성되어도 좋다. 예를 들어, 제 1~제 3 금속 산화물막이 순차적으로 적층된 반도체막의 경우, 제 1 금속 산화물막 및 제 3 금속 산화물막은 제 2 금속 산화물막을 구성하는 금속 원소 중 적어도 하나를 그 구성 요소에 포함하고, 전도대 하단의 에너지가 제 2 금속 산화물막의 그것보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상이고, 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하만큼 진공 준위에 가까운 산화물막이다. 또한, 제 2 금속 산화물막은 적어도 인듐을 포함하면 캐리어 이동도가 높아지므로 바람직하다.
상기 구성의 반도체막을 트랜지스터가 갖는 경우, 게이트 전극에 전압을 인가함으로써 반도체막에 전계가 인가되면, 반도체막 중에서 전도대 하단의 에너지가 작은 제 2 금속 산화물막에 채널 영역이 형성된다. 즉, 제 2 금속 산화물막과 게이트 절연막 사이에 제 3 금속 산화물막이 제공되어 있기 때문에 게이트 절연막과 이격된 제 2 금속 산화물막에 채널 영역을 형성할 수 있다.
또한, 제 3 금속 산화물막은 제 2 금속 산화물막을 구성하는 금속 원소 중 적어도 하나를 그 구성 요소에 포함하기 때문에 제 2 금속 산화물막과 제 3 금속 산화물막의 계면에서는 계면 산란이 일어나기 어렵다. 따라서, 이 계면에서 캐리어의 움직임이 저해되기 어려워 트랜지스터의 전계 효과 이동도가 높게 된다.
또한, 제 2 금속 산화물막과 제 1 금속 산화물막의 계면에 계면 준위가 형성되면 계면 근방의 영역에도 채널 영역이 형성되어 트랜지스터의 문턱 전압이 변동될 수 있다. 그러나, 제 1 금속 산화물막은 제 2 금속 산화물막을 구성하는 금속 원소 중 적어도 하나를 그 구성 요소에 포함하기 때문에 제 2 금속 산화물막과 제 1 금속 산화물막의 계면에는 계면 준위가 형성되기 어렵다. 따라서, 상술한 구성에 의하여 트랜지스터의 문턱 전압 등의 전기적 특성의 편차를 저감시킬 수 있다.
또한, 금속 산화물막들 사이에 불순물이 존재하는 것으로 인하여, 각 막들끼리의 계면에 캐리어의 흐름을 저해시키는 계면 준위가 형성되지 않도록, 복수의 금속 산화물막을 적층하는 것이 바람직하다. 적층된 금속 산화물막들 사이에 불순물이 존재하면 금속 산화물막들 사이의 전도대 하단의 에너지의 연속성이 없어져 계면 근방에서 캐리어가 트랩되거나 또는 재결합함으로써 소멸되기 때문이다. 막들 사이에 존재하는 불순물을 줄임으로써, 주성분의 한 금속을 적어도 공통적으로 갖는 복수의 금속 산화물막을 단순히 적층하는 경우에 비하여 연속 접합(여기서는 특히 전도대 하단의 에너지가 각 막들 사이에서 연속적으로 변화되는 U자형 우물 구조를 갖는 상태)이 형성되기 쉬워진다.
연속 접합을 형성하기 위해서는 로드록(load lock)실을 구비한 멀티 챔버 방식의 성막 장치(스퍼터링 장치)를 사용하여 각 막을 대기에 노출시키지 않고 연속적으로 적층할 필요가 있다. 산화물 반도체에 있어서 불순물인 물 등을 가능한 한 제거하기 위하여, 스퍼터링 장치의 각 챔버는 크라이오 펌프와 같은 흡착식 진공 배기 펌프를 사용하여 고진공 배기(5×10-7Pa~1×10-4Pa정도까지)하는 것이 바람직하다. 또는 터보 분자 펌프와 콜드 트랩을 조합하여 배기계로부터 챔버 내에 기체가 역류하지 않도록 하는 것이 바람직하다.
고순도이며 진성인 산화물 반도체를 얻기 위해서는 각 챔버 내를 고진공 배기할 뿐만 아니라 스퍼터링에 사용하는 가스의 고순도화도 중요하다. 상기 가스로서 사용하는 산소 가스나 아르곤 가스의 이슬점을 -40℃ 이하, 바람직하게는 -80℃ 이하, 더 바람직하게는 -100℃ 이하로 하여, 사용하는 가스의 고순도화를 도모함으로써 산화물 반도체막에 수분 등이 혼입되는 것을 가능한 한 방지할 수 있다.
예를 들어, 제 1 금속 산화물막 또는 제 3 금속 산화물막은 알루미늄, 실리콘, 티타늄, 갈륨, 게르마늄, 이트륨, 지르코늄, 주석, 란타넘, 세륨, 또는 하프늄의 원자수비가 제 2 금속 산화물막의 원자수비보다 높은 산화물막이라면 좋다. 구체적으로는 제 1 금속 산화물막 또는 제 3 금속 산화물막으로서는, 상술한 원소의 원자수비가 제 2 금속 산화물막의 원자수비보다 1.5배 이상, 바람직하게는 2배 이상, 더 바람직하게는 3배 이상 높은 산화물막을 사용하면 좋다. 상술한 원소는 산소와 강하게 결합하기 때문에 산화물막에 산소 결손이 생기는 것을 억제하는 기능을 갖는다. 따라서, 이 구성으로 함으로써 제 1 금속 산화물막 또는 제 3 금속 산화물막을 제 2 금속 산화물막보다 산소 결손이 생기기 어려운 산화물막으로 할 수 있다.
구체적으로는, 제 2 금속 산화물막과, 제 1 금속 산화물막 또는 제 3 금속 산화물막이 모두 In-M-Zn계 산화물막인 경우, 제 1 금속 산화물막 또는 제 3 금속 산화물막의 원자수비가 In:M:Zn=x1:y1:z1, 제 2 금속 산화물막의 원자수비가 In:M:Zn=x2:y2:z2일 때 y1/x1이 y2/x2보다 크게 되도록 그 원자수비를 설정하면 좋다. 또한, 원소 M은 In보다 산소와의 결합력이 강한 금속 원소이고, 예를 들어, Al, Ti, Ga, Y, Zr, Sn, La, Ce, Nd, 또는 Hf 등을 들 수 있다. 바람직하게는 y1/x1이 y2/x2의 1.5배 이상 크게 되도록 그 원자수비를 설정하면 좋다. 더 바람직하게는 y1/x1이 y2/x2의 2배 이상 크게 되도록 그 원자수비를 설정하면 좋다. 더욱 바람직하게는 y1/x1이 y2/x2의 3배 이상 크게 되도록 그 원자수비를 설정하면 좋다. 또한 제 2 금속 산화물막에서 y2가 x2 이상인 경우 트랜지스터에 안정된 전기적 특성을 부여할 수 있어 바람직하다. 다만, y2가 x2의 3배 이상인 경우, 트랜지스터의 전계 효과 이동도가 저하되기 때문에, y2는 x2의 3배 미만인 것이 바람직하다.
또한, 제 1 금속 산화물막 및 제 3 금속 산화물막의 두께는 3nm 이상 100nm 이하, 바람직하게는 3nm 이상 50nm 이하이다. 또한, 제 2 금속 산화물막의 두께는 3nm 이상 200nm 이하, 바람직하게는 3nm 이상 100nm 이하, 더 바람직하게는 3nm 이상 50nm 이하이다.
3층 구조의 반도체막에서 제 1 금속 산화물막~제 3 금속 산화물막은 비정질 또는 결정질의 어느 쪽 형태나 가질 수 있다. 다만, 채널 영역이 형성되는 제 2 금속 산화물막이 결정질이면 트랜지스터에 안정된 전기적 특성을 부여할 수 있어 제 2 금속 산화물막은 결정질인 것이 바람직하다.
또한, 채널 형성 영역이란, 트랜지스터의 반도체막 중, 게이트 전극과 중첩되며 소스 전극 및 드레인 전극에 끼워진 영역을 가리킨다. 또한, 채널 영역이란, 채널 형성 영역 중 전류가 주로 흐르는 영역을 가리킨다.
예를 들어, 스퍼터링법으로 형성한 In-Ga-Zn계 산화물막을 제 1 금속 산화물막 및 제 3 금속 산화물막으로서 사용하는 경우, 제 1 금속 산화물막 및 제 3 금속 산화물막의 형성에는 In-Ga-Zn계 산화물(In:Ga:Zn=1:3:2[원자수비])의 타깃을 사용할 수 있다. 성막 조건은 예를 들어 성막 가스로서 아르곤 가스를 30sccm, 산소 가스를 15sccm으로 하여 사용하고, 압력을 0.4Pa로 하고 기판 온도를 200℃로 하고 DC전력을 0.5kW로 하면 좋다.
또한, 제 2 금속 산화물막을 CAAC-OS막으로 하는 경우, 제 2 금속 산화물막의 형성에는 In, Ga, Zn을 원자수비 1:1:1로 포함한 다결정 In-Ga-Zn계 산화물의 타깃을 사용하는 것이 바람직하다. 성막 조건은 예를 들어 성막 가스로서 아르곤 가스를 30sccm, 산소 가스를 15sccm으로 하여 사용하고, 압력을 0.4Pa로 하고 기판 온도를 300℃로 하고 DC전력을 0.5kW로 할 수 있다.
또한, 트랜지스터에는 경사진 단부를 갖는 반도체막이 사용되어도 좋고, 둥그스름한 단부를 갖는 반도체막이 사용되어도 좋다.
또한, 적층된 복수의 금속 산화물막을 갖는 반도체막을 트랜지스터에 사용하는 경우에도, 소스 전극 및 드레인 전극에 접촉하는 영역은 n형화되어 있어도 좋다. 이 구성을 채용하면, 트랜지스터의 이동도 및 온 전류를 높이고 반도체 장치의 고속 동작을 실현할 수 있다. 또한 적층된 복수의 금속 산화물막을 갖는 반도체막을 트랜지스터에 사용하는 경우, 채널 영역이 되는 제 2 금속 산화물막까지, n형화되는 영역이 도달하는 것이 트랜지스터의 이동도 및 온 전류를 높이고 반도체 장치를 더 고속으로 동작시키는 데 더욱 바람직하다.
(실시형태 12)
실시형태 1~실시형태 11에서 제시한 반도체 장치의 일례에 대하여 설명하기로 한다. 도 28은 도 1에 도시된 반도체 장치(100)가 갖는, 트랜지스터(103), 트랜지스터(104), 및 용량 소자(105)의 단면 구조를 일례로서 도시한 것이다.
트랜지스터(104)의 채널은 산화물 반도체층을 갖는다. 도면에서는 단결정 실리콘 기판에 채널 형성 영역을 갖는 트랜지스터(103) 위에, 트랜지스터(104), 용량 소자(105)가 형성되어 있는 경우를 예시하였다.
또한, 트랜지스터(103)는 비정질, 미결정, 다결정 또는 단결정인 실리콘 또는 게르마늄 등의 반도체막을 활성층으로서 사용할 수도 있다. 또는, 트랜지스터(103)는, 산화물 반도체를 포함한 활성층을 포함하여도 좋다. 모든 트랜지스터가 산화물 반도체를 포함한 활성층을 포함하는 경우, 트랜지스터(104)는 트랜지스터(103) 위에 적층되지 않아도 좋고, 트랜지스터(103)와 트랜지스터(104)는 동일 층에 형성되어 있어도 좋다.
박막 실리콘을 사용하여 트랜지스터(103)를 형성하는 경우, 플라즈마 CVD법 등의 기상 성장법 또는 스퍼터링법으로 제작된 비정질 실리콘, 비정질 실리콘에 대하여 레이저 광을 조사하여 결정화시킨 다결정 실리콘, 단결정 실리콘 웨이퍼에 수소 이온 등을 주입하여 표층부를 박리한 단결정 실리콘 등을 사용할 수 있다.
트랜지스터(103)가 형성되는 반도체 기판(1400)으로서는, 예를 들어 n형 또는 p형의 도전성을 갖는 실리콘 기판, 게르마늄 기판, 실리콘 게르마늄 기판, 화합물 반도체 기판(GaAs 기판, InP 기판, GaN 기판, SiC 기판, GaP 기판, GaInAsP 기판, ZnSe 기판 등) 등을 사용할 수 있다. 도 28에서는, n형 도전성을 갖는 단결정 실리콘 기판을 사용한 경우를 예시하였다.
또한, 트랜지스터(103)는, 소자 분리용 절연막(1401)에 의하여 다른 트랜지스터와 전기적으로 분리되어 있다. 소자 분리용 절연막(1401)의 형성에는 선택 산화법(LOCOS(Local Oxidation of Silicon)법) 또는 트렌치 분리법 등을 이용할 수 있다.
구체적으로 트랜지스터(103)는 반도체 기판(1400)에 형성된, 소스 영역 또는 드레인 영역으로서 기능하는 불순물 영역(1402) 및 불순물 영역(1403)과, 게이트 전극(1404)과, 반도체 기판(1400)과 게이트 전극(1404) 사이에 제공된 게이트 절연막(1405)을 갖는다. 게이트 전극(1404)은, 게이트 절연막(1405)을 개재(介在)하여 불순물 영역(1402)과 불순물 영역(1403) 사이에 형성되는 채널 형성 영역과 중첩된다.
트랜지스터(103) 위에는 절연막(1409)이 제공되어 있다. 절연막(1409)에는 개구부가 형성되어 있다. 그리고 이 개구부에는, 불순물 영역(1402), 불순물 영역(1403)에 각각 접촉하는 배선(1410), 배선(1411)과, 게이트 전극(1404)에 전기적으로 접속되는 배선(1412)이 형성되어 있다.
그리고 배선(1410)은 절연막(1409) 위에 형성된 배선(1415)에 전기적으로 접속되어 있고, 배선(1411)은 절연막(1409) 위에 형성된 배선(1416)에 전기적으로 접속되어 있고, 배선(1412)은 절연막(1409) 위에 형성된 배선(1417)에 전기적으로 접속되어 있다.
배선(1415)~배선(1417) 위에는 절연막(1420) 및 절연막(1440)이 순차적으로 적층되도록 형성되어 있다. 절연막(1420) 및 절연막(1440)에는 개구부가 형성되어 있고, 이 개구부에는 배선(1417)에 전기적으로 접속된 배선(1421)이 형성되어 있다.
그리고, 도 28에서는 절연막(1440) 위에 트랜지스터(104) 및 용량 소자(105)가 형성되어 있다.
트랜지스터(104)는, 절연막(1440) 위에, 산화물 반도체를 포함하는 반도체막(1430)과, 반도체막(1430) 위의 소스 전극 또는 드레인 전극으로서 기능하는 도전막(1432) 및 도전막(1433)과, 반도체막(1430), 도전막(1432), 및 도전막(1433) 위의 게이트 절연막(1431)과, 게이트 절연막(1431) 위에 위치하고 도전막(1432)과 도전막(1433) 사이에서 반도체막(1430)과 중첩된 게이트 전극(1434)을 갖는다. 또한, 도전막(1433)은 배선(1421)에 전기적으로 접속된다.
또한, 게이트 절연막(1431) 위에 있어서, 도전막(1433)과 중첩되는 위치에 도전막(1435)이 제공되어 있다. 게이트 절연막(1431)을 개재하여 도전막(1433) 및 도전막(1435)이 중첩되는 부분이 용량 소자(105)로서 기능한다.
또한, 도 28에서는, 용량 소자(105)가 트랜지스터(104)와 함께 절연막(1440) 위에 제공되어 있는 경우를 예시하였지만, 용량 소자(105)는 트랜지스터(103)와 함께 절연막(1440) 아래에 제공되어도 좋다.
그리고 트랜지스터(104), 용량 소자(105) 위에 절연막(1441) 및 절연막(1442)이 순차적으로 적층되도록 제공된다. 절연막(1441) 및 절연막(1442)에는 개구부가 형성되고, 이 개구부에서 게이트 전극(1434)에 접촉하는 도전막(1443)이 절연막(1441) 위에 제공되어 있다.
또한, 도 28에 있어서, 트랜지스터(104)는, 게이트 전극(1434)을 반도체막(1430)의 한쪽 측에 적어도 가지면 좋지만, 반도체막(1430)을 사이에 끼워 존재하는 한 쌍의 게이트 전극을 가져도 좋다.
트랜지스터(104)가 반도체막(1430)을 사이에 끼워 존재하는 한 쌍의 게이트 전극을 가지는 경우, 한쪽의 게이트 전극에는 도통 상태 또는 비도통 상태를 제어하기 위한 신호가 공급되고, 다른 쪽의 게이트 전극은 전위가 다른 곳으로부터 공급되는 상태이어도 좋다. 이 경우, 한 쌍의 게이트 전극에, 같은 높이의 전위가 공급되어도 좋고, 다른 쪽의 게이트 전극에만 접지 전위 등의 고정의 전위가 공급되어도 좋다. 다른 쪽의 게이트 전극에 공급되는 전위의 높이를 제어함으로써, 트랜지스터의 문턱 전압을 제어할 수 있다.
또한, 도 28에서는 트랜지스터(104)가 하나의 게이트 전극(1434)에 대응한 하나의 채널 형성 영역을 갖는, 즉 싱글 게이트 구조인 경우를 예시하였다. 그러나, 트랜지스터(104)는 서로 전기적으로 접속된 복수의 게이트 전극을 가짐으로써, 하나의 활성층에 복수의 채널 형성 영역을 갖는, 즉 멀티 게이트 구조이어도 좋다.
또한, 반도체막(1430)은 하나의 산화물 반도체로 구성되어도 좋고 적층된 복수의 산화물 반도체로 구성되어도 좋다. 예를 들어, 반도체막(1430)이 3층으로 적층되어 구성되는 경우의 트랜지스터(1110A)의 구성예를 도 29의 (A)에 도시하였다.
도 29의 (A)에 도시된 트랜지스터(1110A)는 절연막(820) 등의 위에 제공된 반도체막(1430)과, 반도체막(1430)에 전기적으로 접속된 도전막(832) 및 도전막(833)과, 게이트 절연막(831)과, 게이트 절연막(831) 위에 반도체막(1430)과 중첩되도록 제공된 게이트 전극(834)을 갖는다.
그리고 트랜지스터(1110A)에서는, 반도체막(1430)으로서 산화물 반도체층(830a)~산화물 반도체층(830c)이 절연막(820) 측으로부터 순차적으로 적층된다.
또한, 산화물 반도체층(830a) 및 산화물 반도체층(830c)은 산화물 반도체층(830b)을 구성하는 금속 원소 중 적어도 하나를 그 구성 요소에 포함하며 전도대 하단의 에너지가 산화물 반도체층(830b)의 그것보다 0.05eV 이상, 0.07eV 이상, 0.1eV 이상, 또는 0.15eV 이상이고， 2eV 이하, 1eV 이하, 0.5eV 이하, 또는 0.4eV 이하만큼 진공 준위에 가까운 산화물막이다. 또한, 산화물 반도체층(830b)은 적어도 인듐을 포함하면 캐리어 이동도가 높아지므로 바람직하다.
또한, 도 29의 (B)에 도시된 바와 같이 도전막(832) 및 도전막(833) 위층에， 게이트 절연막(831)과 중첩시키도록 산화물 반도체층(830c)을 제공하는 구성으로 하여도 좋다.
또한, 액정 표시 장치나 EL 표시 장치를 제작하는 경우 절연막(1442) 위에 액정 소자나 EL 소자를 제작한다.
(실시형태 13)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치 중 하나인 CPU의 구성에 대하여 설명하기로 한다.
도 30은 본 실시형태의 CPU의 구성을 도시한 것이다. 도 30에 도시된 CPU는 기판(900) 위에, 연산 회로(ALU: Arithmetic logic unit)(901), ALU 제어기(Controller)(902), 명령 디코더(Instruction Decoder)(903), 인터럽트 제어기(Interrupt Controller)(904), 타이밍 제어기(Timing Controller)(905), 레지스터(Register)(906), 레지스터 제어기(Register Controller)(907), 버스 인터페이스(Bus I/F)(908), 재기록 가능한 ROM(909) 및 ROM 인터페이스(ROM I/F)(920)를 주로 갖는다. ROM(909) 및 ROM 인터페이스(920)는 다른 칩에 제공하여도 좋다. 물론, 도 30에 도시된 CPU는 그 구성을 간략화하여 도시한 일례에 불과하고, 실제의 CPU는 그 용도에 따라 다양한 구성을 갖는다.
버스 인터페이스(908)를 통하여 CPU에 입력되는 명령은 명령 디코더(903)에 입력되어 디코딩되고, 그 후에 ALU 제어기(902), 인터럽트 제어기(904), 레지스터 제어기(907), 및 타이밍 제어기(905)에 입력된다.
ALU 제어기(902), 인터럽트 제어기(904), 레지스터 제어기(907), 및 타이밍 제어기(905)는 디코딩된 명령에 따라 각종의 제어를 수행한다. 구체적으로는, ALU 제어기(902)는 ALU(901)의 동작을 제어하기 위한 신호를 생성한다. 또한, CPU가 프로그램을 실행하고 있는 동안에, 인터럽트 제어기(904)는 외부 입력/출력 장치 또는 주변 회로로부터의 인터럽트 요청을 그 우선순위 또는 마스크 상태에 기초하여 판단하고 처리한다. 레지스터 제어기(907)는 레지스터(906)의 어드레스를 생성하고, CPU의 상태에 따라 레지스터(906)의 판독이나 기록을 수행한다.
또한, 타이밍 제어기(905)는 ALU(901), ALU 제어기(902), 명령 디코더(903), 인터럽트 제어기(904), 및 레지스터 제어기(907)의 동작 타이밍을 제어하기 위한 신호를 생성한다. 예를 들어, 타이밍 제어기(905)는 기준 클록 신호 CLK1에 기초하여 내부 클록 신호 CLK2를 생성하기 위한 내부 클록 생성부를 갖고, 클록 신호 CLK2를 상기 각종 회로에 공급한다.
본 실시형태는 상술한 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 14)
본 발명의 일 형태에 따른 반도체 장치는, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD: Digital Versatile Disc 등의 기록 매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 갖는 장치)에 사용할 수 있다. 그 밖에, 본 발명의 일 형태에 따른 반도체 장치를 사용할 수 있는 전자 기기로서, 휴대 전화, 휴대형 게임기를 포함하는 게임기, 휴대 정보 단말, 전자 서적, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 도 31은 이들 전자 기기의 구체적인 예를 도시한 것이다.
도 31의 (A)는 휴대형 게임기이며, 하우징(5001), 하우징(5002), 표시부(5003), 표시부(5004), 마이크로폰(5005), 스피커(5006), 조작 키(5007), 스타일러스(5008) 등을 갖는다. 또한, 도 31의 (A)에 도시된 휴대형 게임기는 2개의 표시부(5003)와 표시부(5004)를 갖지만, 휴대형 게임기가 갖는 표시부의 개수는 이에 제한되지 않는다.
도 31의 (B)는 휴대 정보 단말이며, 제 1 하우징(5601), 제 2 하우징(5602), 제 1 표시부(5603), 제 2 표시부(5604), 접속부(5605), 조작 키(5606) 등을 갖는다. 제 1 표시부(5603)는 제 1 하우징(5601)에 제공되고, 제 2 표시부(5604)는 제 2 하우징(5602)에 제공되어 있다. 그리고, 제 1 하우징(5601) 및 제 2 하우징(5602)은 접속부(5605)에 의하여 접속되어 있고, 제 1 하우징(5601)과 제 2 하우징(5602) 사이의 각도는 접속부(5605)에 의하여 변경할 수 있다. 제 1 표시부(5603)에 있어서의 영상을 접속부(5605)에 있어서의 제 1 하우징(5601)과 제 2 하우징(5602) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다. 또한, 제 1 표시부(5603) 및 제 2 표시부(5604)의 적어도 한쪽에, 위치 입력 장치로서의 기능이 부가된 표시 장치를 사용하여도 좋다. 또한, 위치 입력 장치로서의 기능은, 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는, 위치 입력 장치로서의 기능은, 포토 센서라고도 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써도 부가할 수 있다.
도 31의 (C)는 노트북형 퍼스널 컴퓨터이며, 하우징(5401), 표시부(5402), 키보드(5403), 포인팅 디바이스(5404) 등을 갖는다.
도 31의 (D)는 전기 냉동 냉장고를 도시한 것이고, 하우징(5301), 냉장실용 도어(5302), 냉동실용 도어(5303) 등을 갖는다.
도 31의 (E)는 비디오 카메라를 도시한 것이고, 제 1 하우징(5801), 제 2 하우징(5802), 표시부(5803), 조작 키(5804), 렌즈(5805), 접속부(5806) 등을 갖는다. 조작 키(5804) 및 렌즈(5805)는 제 1 하우징(5801)에 제공되고, 표시부(5803)는 제 2 하우징(5802)에 제공된다. 그리고, 제 1 하우징(5801)과 제 2 하우징(5802)은 접속부(5806)에 의하여 접속되어 있고 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도는 접속부(5806)에 의하여 변경할 수 있다. 표시부(5803)에서의 영상은 접속부(5806)에서의 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도에 따라 전환하는 구성으로 하여도 좋다.
도 31의 (F)는 자동차를 도시한 것이고, 차체(5101), 바퀴(5102), 계기판(dashboard)(5103), 라이트(5104) 등을 갖는다.
100: 반도체 장치
101: 트랜지스터
102: 트랜지스터
103: 트랜지스터
104: 트랜지스터
105: 용량 소자
106: 트랜지스터
107: 트랜지스터
108: 트랜지스터
109: 트랜지스터
110: 용량 소자
111: 배선
112: 배선
113: 배선
114: 배선
115: 트랜지스터
116: 용량 소자
117: 트랜지스터
118: 용량 소자
120: 저항 소자
121: 저항 소자
122: 저항 소자
123: 저항 소자
125: 배선
130: 노드
131: 노드
132: 노드
133: 노드
135: 노드
136: 노드
140: 액정 소자
141: 용량 소자
142: 트랜지스터
143: EL 소자
144: 배선
150: 반도체 장치
155: 반도체 장치
200: 반도체 장치
201: 트랜지스터
202: 트랜지스터
203: 트랜지스터
204: 트랜지스터
205: 용량 소자
207: 트랜지스터
208: 트랜지스터
209: 트랜지스터
210: 용량 소자
230: 노드
250: 반도체 장치
260: 반도체 장치
262: 반도체 장치
265: 반도체 장치
270: 반도체 장치
301: 트랜지스터
302: 트랜지스터
303: 트랜지스터
304: 트랜지스터
305: 용량 소자
307: 트랜지스터
308: 트랜지스터
309: 트랜지스터
310: 용량 소자
330: 노드
370: 반도체 장치
371: 반도체 장치
372: 반도체 장치
373: 반도체 장치
374: 반도체 장치
375: 반도체 장치
376: 반도체 장치
380: 반도체 장치
401: 트랜지스터
402: 트랜지스터
403: 트랜지스터
404: 트랜지스터
405: 용량 소자
407: 트랜지스터
408: 트랜지스터
409: 트랜지스터
410: 용량 소자
430: 노드
820: 절연막
832: 도전막
833: 도전막
831: 게이트 절연막
834: 게이트 전극
830a: 산화물 반도체층
830b: 산화물 반도체층
830c: 산화물 반도체층
900: 기판
901: ALU
902: ALU 제어기
903: 명령 디코더
904: 인터럽트 제어기
905: 타이밍 제어기
906: 레지스터
907: 레지스터 제어기
908: 버스 인터페이스
909: ROM
920: ROM 인터페이스
1110A: 트랜지스터
1400: 반도체 기판
1401: 소자 분리용 절연막
1402: 불순물 영역
1403: 불순물 영역
1404: 게이트 전극
1405: 게이트 절연막
1409: 절연막
1410: 배선
1411: 배선
1412: 배선
1415: 배선
1416: 배선
1417: 배선
1420: 절연막
1421: 배선
1430: 반도체막
1431: 게이트 절연막
1432: 도전막
1433: 도전막
1434: 게이트 전극
1435: 도전막
1440: 절연막
1441: 절연막
1442: 절연막
1443: 도전막
5001: 하우징
5002: 하우징
5003: 표시부
5004: 표시부
5005: 마이크로폰
5006: 스피커
5007: 조작 키
5008: 스타일러스
5101: 차체
5102: 바퀴
5103: 계기판
5104: 라이트
5301: 하우징
5302: 냉장실용 도어
5303: 냉동실용 도어
5401: 하우징
5402: 표시부
5403: 키보드
5404: 포인팅 디바이스
5601: 하우징
5602: 하우징
5603: 표시부
5604: 표시부
5605: 접속부
5606: 조작 키
5801: 하우징
5802: 하우징
5803: 표시부
5804: 조작 키
5805: 렌즈
5806: 접속부
Sig1: 신호
Sig2: 신호
Sig3: 신호
Sig4: 신호
Sig5: 신호
VDD: 전압
VSS1: 전압
VSS2: 전압
IN: 신호
OUT1: 신호
OUT2: 신호
OUT3: 신호
OUT4: 신호

Claims (15)

  1. 반도체 장치로서,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 및 제 6 트랜지스터를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 4 트랜지스터는 p채널형 트랜지스터이고,
    상기 제 2 트랜지스터 및 상기 제 5 트랜지스터는 n채널형 트랜지스터이고,
    상기 제 3 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 6 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 1 트랜지스터의 게이트는 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽, 상기 제 4 트랜지스터의 게이트, 및 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽에는 상기 High전압이 인가되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에는 상기 Low전압이 인가되고,
    상기 제 4 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽, 상기 제 1 트랜지스터의 상기 게이트, 및 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 게이트는 상기 제 6 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트 및 상기 제 6 트랜지스터의 게이트는 배선에 전기적으로 접속되는, 반도체 장치.
  2. 반도체 장치로서,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 및 제 6 트랜지스터를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 4 트랜지스터는 p채널형 트랜지스터이고,
    상기 제 2 트랜지스터 및 상기 제 5 트랜지스터는 n채널형 트랜지스터이고,
    상기 제 3 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 6 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽, 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 5 트랜지스터의 게이트에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽에는 상기 High전압이 인가되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에는 상기 Low전압이 인가되고,
    상기 제 4 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽, 상기 제 2 트랜지스터의 게이트, 및 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 게이트는 상기 제 6 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트 및 상기 제 6 트랜지스터의 게이트는 배선에 전기적으로 접속되는, 반도체 장치.
  3. 반도체 장치로서,
    제 1 트랜지스터, 제 2 트랜지스터, 제 3 트랜지스터, 제 4 트랜지스터, 제 5 트랜지스터, 제 6 트랜지스터, 제 7 트랜지스터, 및 제 8 트랜지스터를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 5 트랜지스터는 p채널형 트랜지스터이고,
    상기 제 2 트랜지스터 및 상기 제 6 트랜지스터는 n채널형 트랜지스터이고,
    상기 제 3 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 4 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 7 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 8 트랜지스터의 채널이 형성되는 영역은 산화물 반도체층을 포함하고,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽에는 High전압이 인가되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽에는 Low전압이 인가되고,
    상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 2 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽, 상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽에는 상기 High전압이 인가되고,
    상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에는 상기 Low전압이 인가되고,
    상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 6 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽, 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽, 및 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트는 상기 제 4 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트는 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 게이트는 상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 6 트랜지스터의 게이트는 상기 제 7 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽에 전기적으로 접속되고,
    상기 제 4 트랜지스터의 게이트 및 상기 제 8 트랜지스터의 게이트는 제 1 배선에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트 및 상기 제 7 트랜지스터의 게이트는 제 2 배선에 전기적으로 접속되는, 반도체 장치.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020140017477A 2013-02-28 2014-02-14 반도체 장치 KR102106927B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-038087 2013-02-28
JP2013038087 2013-02-28

Publications (2)

Publication Number Publication Date
KR20140108122A KR20140108122A (ko) 2014-09-05
KR102106927B1 true KR102106927B1 (ko) 2020-05-06

Family

ID=51387796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140017477A KR102106927B1 (ko) 2013-02-28 2014-02-14 반도체 장치

Country Status (3)

Country Link
US (2) US9165951B2 (ko)
JP (3) JP2014195241A (ko)
KR (1) KR102106927B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079401A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその検査方法
US20120099360A1 (en) 2010-10-25 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
US20120299626A1 (en) 2011-05-26 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Divider circuit and semiconductor device using the same
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0653430A (ja) * 1992-07-31 1994-02-25 Nec Corp Ｃｍｏｓ型出力回路
JP2667946B2 (ja) * 1992-09-21 1997-10-27 三菱電機株式会社 半導体記憶装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09270698A (ja) * 1996-04-03 1997-10-14 Nec Corp 駆動電流制御用ｃｍｏｓ出力バッファ回路
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3449676B2 (ja) * 1996-10-03 2003-09-22 シャープ株式会社 半導体記憶装置のビット線プリチャージ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
JP4748884B2 (ja) * 2000-06-27 2011-08-17 株式会社半導体エネルギー研究所 レベルシフタ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002135109A (ja) * 2000-10-19 2002-05-10 Nec Corp 半導体装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3744867B2 (ja) * 2002-03-19 2006-02-15 株式会社半導体理工学研究センター データ保持回路
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
CA2479682A1 (en) * 2002-03-27 2003-10-09 The Regents Of The University Of California Low-power high-performance memory cell and related methods
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4814561B2 (ja) * 2004-07-27 2011-11-16 パナソニック株式会社 半導体集積回路
JP2006050208A (ja) 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP2006210736A (ja) * 2005-01-28 2006-08-10 Nec Electronics Corp 半導体記憶装置
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
JP2007150761A (ja) * 2005-11-28 2007-06-14 Oki Electric Ind Co Ltd 半導体集積回路及びリーク電流低減方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
WO2011052351A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101473684B1 (ko) * 2009-12-25 2014-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101874779B1 (ko) 2009-12-25 2018-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 메모리 장치, 반도체 장치, 및 전자 장치
WO2011089847A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving the same
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
TWI570719B (zh) 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 儲存裝置及信號處理電路
JP6082189B2 (ja) 2011-05-20 2017-02-15 株式会社半導体エネルギー研究所 記憶装置及び信号処理回路
JP5886496B2 (ja) 2011-05-20 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
JP6091083B2 (ja) 2011-05-20 2017-03-08 株式会社半導体エネルギー研究所 記憶装置
JP2014063557A (ja) 2012-02-24 2014-04-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
KR102087443B1 (ko) 2012-05-11 2020-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US9001549B2 (en) 2012-05-11 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102164990B1 (ko) 2012-05-25 2020-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자의 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
JP2012079401A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその検査方法
US20120099360A1 (en) 2010-10-25 2012-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
JP2012109002A (ja) 2010-10-25 2012-06-07 Semiconductor Energy Lab Co Ltd 半導体メモリ装置およびその駆動方法
US20120299626A1 (en) 2011-05-26 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Divider circuit and semiconductor device using the same

Also Published As

Publication number Publication date
JP6538211B2 (ja) 2019-07-03
US20160035757A1 (en) 2016-02-04
JP2018067970A (ja) 2018-04-26
US9165951B2 (en) 2015-10-20
JP2014195241A (ja) 2014-10-09
JP2019154069A (ja) 2019-09-12
US20140240633A1 (en) 2014-08-28
US9842860B2 (en) 2017-12-12
KR20140108122A (ko) 2014-09-05

Similar Documents

Publication Publication Date Title
JP6890572B2 (ja) 半導体装置
US11404585B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9761736B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9741794B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI687051B (zh) 可程式邏輯裝置及半導體裝置
US9443592B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9443990B2 (en) Semiconductor device and method for manufacturing semiconductor device for adjusting threshold thereof
US10133140B2 (en) Semiconductor device
KR20240123290A (ko) 프로그래머블 로직 디바이스 및 반도체 장치
US9454923B2 (en) Semiconductor device
KR20160061377A (ko) 스위치 회로, 반도체 장치, 및 시스템
JP2014209725A (ja) 半導体装置
KR102125692B1 (ko) 반도체 장치
JP6357363B2 (ja) 記憶装置
JP2018156719A (ja) 半導体装置
KR102106927B1 (ko) 반도체 장치
JP6298144B2 (ja) 半導体装置
JP6068748B2 (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant