KR102102719B1 - 실리콘 웨이퍼의 편면 연마 방법 - Google Patents

실리콘 웨이퍼의 편면 연마 방법 Download PDF

Info

Publication number
KR102102719B1
KR102102719B1 KR1020187016000A KR20187016000A KR102102719B1 KR 102102719 B1 KR102102719 B1 KR 102102719B1 KR 1020187016000 A KR1020187016000 A KR 1020187016000A KR 20187016000 A KR20187016000 A KR 20187016000A KR 102102719 B1 KR102102719 B1 KR 102102719B1
Authority
KR
South Korea
Prior art keywords
polishing
silicon wafer
silicon
polishing rate
condition
Prior art date
Application number
KR1020187016000A
Other languages
English (en)
Other versions
KR20180075668A (ko
Inventor
토시하루 나카지마
카즈아키 고자사
가츠히사 스기모리
슌야 고부치
?야 고부치
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20180075668A publication Critical patent/KR20180075668A/ko
Application granted granted Critical
Publication of KR102102719B1 publication Critical patent/KR102102719B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/0053—Control means for lapping machines or devices detecting loss or breakage of a workpiece during lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있는 실리콘 웨이퍼의 편면 연마 방법을 제공하는 것을 목적으로 한다. 본 발명에 의한 실리콘 웨이퍼의 편면 연마 방법은, 제1 연마 조건에 의해 상기 실리콘 웨이퍼의 상기 편면의 연마를 행하는 제1 연마 공정과, 당해 제1 연마 공정의 후, 상기 제1 연마 조건에 있어서의 가압력 및 상기 상대 속도 중 적어도 어느 하나를 변화시킨 제2 연마 조건에 의해, 상기 실리콘 웨이퍼의 연마를 행하는 제2 연마 공정을 포함하고, 상기 제1 연마 조건에 의한 연마 레이트비가, 상기 제2 연마 조건에 의한 연마 레이트비보다도 큰 것을 특징으로 한다.

Description

실리콘 웨이퍼의 편면 연마 방법
본 발명은, 실리콘 웨이퍼의 편면 연마 방법에 관한 것이다.
실리콘 웨이퍼 등의, 고평탄도가 요구되는 반도체 웨이퍼의 표면 연마법은, 반도체 웨이퍼의 양면을 동시에 연마하는 양면 연마법과, 편면만을 연마하는 편면 연마법으로 크게 구별된다. 편면 연마법은, 비교적 경질인 연마포를 이용하는 조(粗)연마에서, 비교적 연질인 연마포를 이용하는 마무리 연마까지, 널리 이용되고 있다.
여기에서, 도 1을 이용하여, 종래 이용되고 있는 편면 연마 장치(100)에 의한 일반적인 편면 연마 방법을 설명한다. 편면 연마 장치(100)는, 반도체 웨이퍼(W)를 파지하는 연마 헤드(120)와, 연마포(130)가 접착된 회전 정반(140)을 갖는다. 또한, 편면 연마 장치(100)는, 연마 헤드(120)를 회전시키는 회전 기구와, 연마 헤드(120)를 회전 정반(140)의 내외로 이동시키는 이동 기구를 구비한다. 편면 연마 장치(100)에 있어서는, 연마 헤드(120)는 반도체 웨이퍼(W)를 파지하면서 회전 정반(140)의 상면에 접착된 연마포(130)에 대하여 반도체 웨이퍼(W)의 피(被)연마면(즉, 정반(140)측의 면)을 압압하고, 연마 헤드(120)와 회전 정반(140)을 함께 회전시킴으로써 연마 헤드(120)와 회전 정반(140)을 상대 운동시키고, 연마액 공급 수단(150)으로부터 연마액(160)을 공급하면서 반도체 웨이퍼(W)의 피연마면을 화학 기계 연마한다. 이러한 편면 연마를 행하기 위한 매엽식(枚葉式)의 편면 연마 장치가, 예를 들면, 특허문헌 1에 개시되어 있다.
일본공개특허공보 2008-91594호
그런데, 편면 연마에 의해 어느 정도의 고평탄도인 평탄면을 형성하고, 또한, 표면 거칠기를 저감할 수는 있지만, 반도체 웨이퍼면 내에서의 연마 불균일의 발생은 피하기 어렵고, ㎚ 오더에서의 완전한 평탄면을 형성하는 것은 어렵다. 이는, 실리콘 웨이퍼를 편면 연마에 제공하는 경우에서도 동일하다. 그 때문에, 마무리 연마 후의 실리콘 웨이퍼 표면의 품질을 여러 가지의 지표에 의해 평가하여, 소정의 조건을 만족하는 것을 양품으로서 취급한다.
최근, 미분 간섭 콘트라스트(DIC: Differential Interference Contrast)법을 이용한, 마무리 연마 후의 실리콘 웨이퍼 표면의 품질 평가가 행해지고 있다. 즉, 높이(또는 깊이)가 소정의 문턱값을 초과한 요철 형상의 단차 형상 미소 결함의 개수를 DIC법에 의해 검출하여, 실리콘 웨이퍼 표면의 품질을 평가한다. 또한, 이 단차 형상 미소 결함의 폭은 일반적으로 30∼100㎛ 정도로서, 매우 완만한 단차이다.
DIC법에서는, 도 2에 나타내는 바와 같이, 레이저(L)(예를 들면 He-Ne 레이저)를 빔 스플리터(S)로 분할하여, 반도체 웨이퍼(W)의 표면을 조사한다. 포토 다이오드(P)는, 반도체 웨이퍼(W)의 표면으로부터 반사된 반사광을, 미러(M)를 통하여 수광한다. 요철 형상의 단차 형상 미소 결함(D)이 있는 경우에는, 단차 형상 미소 결함 특유의 위상차가 검출되어, 반사광의 광로차로부터 그 결함의 높이 정보를 구할 수 있다. 이하, 본 명세서에 있어서, 실상 특히 문제가 되는 높이의 문턱값 3.4㎚ 초과의, DIC법에 의해 검출되는 요철 형상의 단차 형상 미소 결함을, 간단히 「단차 형상 미소 결함」이라고 칭한다.
단차 형상 미소 결함의 개수가 소망하는 기준 내이면, 마무리 연마 후의 실리콘 웨이퍼 표면의 품질은 양호하다고 판정할 수 있다. 한편, 상기 소망하는 기준을 만족하고 있지 않은 실리콘 웨이퍼는 불량품으로서 판정되기 때문에, 그러한 실리콘 웨이퍼를 제품으로서 출하할 수는 없다.
실상의 편면 연마 방법에 있어서, 마무리 연마 후의 실리콘 웨이퍼 표면에 있어서의 단차 형상 미소 결함의 발생률은 반드시 만족할 수 있는 수준은 아니고, 제품 수율을 향상시키기 위해, 편면 연마 방법의 더 한층의 개선이 요구된다.
그래서 본 발명은, 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있는 실리콘 웨이퍼의 편면 연마 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, 상기 과제를 해결하는 방도에 대해서 예의 검토한 결과, 이하의 착상을 얻었다. 우선, 실리콘 웨이퍼의 마무리 연마를 행할 때에 있어서, 실리콘 웨이퍼는 자연 산화된 상태에 있다. 즉, 실리콘 웨이퍼는 베어인 실리콘(자연 산화막이 없는 부분: Bare Silicon)과, 그의 표면을 피복하는 산화 실리콘막(자연 산화막인 것이 일반적임)으로 구성되어 있고, 이 상태로부터 실리콘 웨이퍼의 편면 연마가 개시된다. 편면 연마법에 있어서, 실리콘 웨이퍼면 내에서의 연마 불균일의 발생을 완전하게 막는 것은 어렵고, 산화 실리콘막이 연마 제거된 부분과 산화 실리콘막이 잔존하는 부분이 혼재하는 순간이 발생해 버린다(후술의 도 4(B) 참조).
여기에서, 편면 연마법에 있어서, 산화 실리콘막의 연마 제거는 화학 기계 연마에 의해 행해지기는 하지만, 대부분은 기계적 연마의 기여에 의해 연마 제거된다. 한편, 베어인 실리콘의 연마는 화학적 연마 및 기계적 연마의 쌍방이 기여한다. 그 때문에, 실리콘 웨이퍼의 편면 연마에 있어서, 산화 실리콘의 연마 레이트는 실리콘의 연마 레이트보다도 일반적으로 작다. 전술의 혼재 상태가 발생한 후는, 잔존한 산화 실리콘막의 연마 제거가 계속하여 행해지면서, 이미 산화 실리콘막이 연마 제거된 부분에서는 베어인 실리콘의 연마가 급속히 진행되기 때문에, 당해 부분이 단차 형상 미소 결함이 되어 버린다고 발명자들은 생각했다.
그래서, 산화 실리콘의 연마 레이트를 올린 조건에서 편면 연마를 행하는 것을 본 발명자들은 검토했다. 그러나 이 경우, 기계적 연마의 기여가 중심이 되기 때문에, 베어인 실리콘의 연마 레이트가 내려갈 뿐만아니라, 실리콘 웨이퍼 주연부에 있어서의 연마 처짐이 커져버리는 것이 생각된다. 이는, 산화 실리콘의 연마 레이트를 올린 조건에서는, 기계적인 연마 작용의 기여가 중심이 되는 연마 조건이 되는 만큼, 화학적인 연마 작용의 기여가 작아지기 때문이다. 그래서 본 발명자들은, 산화 실리콘막의 연마 제거를 목적으로 하는 연마를 우선 행하고, 이어서 실리콘의 마무리 연마를 목적으로 하는 연마를 행함으로써, 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있는 것을 인식하여, 본 발명을 완성하기에 이르렀다. 즉, 본 발명의 요지 구성은 이하와 같다.
본 발명에 의한, 산화 실리콘막이 베어인 실리콘 표면에 형성된 실리콘 웨이퍼를 연마 헤드에 의해 파지하고, 연마포가 접착된 회전 정반에 상기 실리콘 웨이퍼를 회전시키면서 압압하여, 상기 실리콘 웨이퍼의 상기 회전 정반측의 편면을 연마하는 실리콘 웨이퍼의 편면 연마 방법은, 상기 실리콘 웨이퍼를 압압하는 가압력 그리고 상기 실리콘 웨이퍼 및 상기 회전 정반의 상대 속도에 관한 제1 연마 조건에 의해, 상기 실리콘 웨이퍼의 상기 편면의 연마를 행하는 제1 연마 공정과, 당해 제1 연마 공정의 후, 상기 제1 연마 조건에 있어서의 상기 가압력 및 상기 상대 속도 중 적어도 어느 하나를 변화시킨 제2 연마 조건에 의해, 상기 실리콘 웨이퍼의 상기 편면의 연마를 행하는 제2 연마 공정을 포함하고, 상기 제1 연마 조건에 의한 실리콘 연마 레이트에 대한 산화 실리콘 연마 레이트의 연마 레이트비가, 상기 제2 연마 조건에 의한 실리콘 연마 레이트에 대한 산화 실리콘 연마 레이트의 연마 레이트비보다도 큰 것을 특징으로 한다.
여기에서, 적어도 상기 산화 실리콘막을 제거할 때까지 상기 제1 연마 공정을 행하는 것이 바람직하다.
또한, 상기 제1 연마 조건에 의한 상기 연마 레이트비가 0.5 이상인 것이 바람직하다. 한편, 상기 제2 연마 조건에 의한 상기 연마 레이트비가 0.5 미만인 것이 바람직하다.
본 발명에 의하면, 실리콘 연마 레이트에 대한 산화 실리콘 연마 레이트의 연마 레이트비를 바꾼 연마 조건에 의해 제1 연마 공정 및 제2 연마 공정을 행하기 때문에, 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있는 실리콘 웨이퍼의 편면 연마 방법을 제공할 수 있다.
도 1은 종래 기술에 있어서의 반도체 웨이퍼의 편면 연마 방법을 설명하는 개략도이다.
도 2는 종래 기술에 있어서의 미분 간섭 콘트라스트법에 의한 단차 형상 미소 결함의 측정 원리를 설명하는 개략도이다.
도 3은 본 발명의 일 실시 형태에 있어서의 편면 연마 방법에 의한 연마 과정을 설명하기 위한 개략 단면도이다.
도 4는 종래 기술에 있어서의 편면 연마 방법에 의한 연마 과정을 설명하기 위한 개략 단면도이다.
도 5는 본 발명의 일 실시 형태를 설명하기 위한, 실리콘 및 산화 실리콘의 각각의 연마 레이트의 일 예를 나타내는 그래프로서, 도 5(A)는 가압력에 대한 연마 레이트를 나타내는 그래프이고, 도 5(B)는 상대 속도에 대한 연마 레이트를 나타내는 그래프이다.
도 6은 본 발명의 일 실시 형태를 설명하기 위한, 실리콘 연마 레이트 및 산화 실리콘 연마 레이트에 수반하는 단차 형상 미소 결함의 발생 개수를 설명하기 위한 그래프이다.
도 7은 예비 실험예에 있어서 측정한 연마 레이트비를 나타내는 그래프이다.
(발명을 실시하기 위한 형태)
이하, 도면을 참조하여 본 발명의 실시 형태에 대해서 설명한다. 또한, 도 3, 4에서는, 설명의 편의상, 실리콘 웨이퍼 및 산화 실리콘막의 종횡의 비율을 실제의 비율로부터 과장하여 나타내고 있다.
(편면 연마 방법)
도 1 및 도 3을 이용하여, 본 발명의 일 실시 형태에 따르는 실리콘 웨이퍼의 편면 연마 방법을 설명한다. 본 발명의 일 실시 형태에서는, 산화 실리콘막(20)이 베어인 실리콘(10)의 표면에 형성된 실리콘 웨이퍼(W)를 연마 헤드에 의해 파지하고, 연마포가 접착된 회전 정반에 실리콘 웨이퍼(W)를 회전시키면서 압압 하여, 실리콘 웨이퍼(W)의 상기 회전 정반측의 편면을 연마한다.
이 편면 연마는, 일반적인 편면 연마 장치를 이용하여 일반적인 방법에 따라 행할 수 있다. 앞서 서술한 도 1을 이용하여 설명하면, 연마 헤드(120)가 실리콘 웨이퍼(W)를 파지하면서 회전 정반(140)의 상면에 접착된 연마포(130)에 대하여 실리콘 웨이퍼(W)의 피연마면(즉, 회전 정반(140)측의 면)을 압압하고, 연마 헤드(120) 및 회전 정반(140)을 함께 회전시킴으로써 연마 헤드(120)와 회전 정반(140)을 상대 운동시키고, 연마액 공급 수단(150)으로부터 연마액(160)을 공급하면서 실리콘 웨이퍼(W)의 피연마면만을 화학 기계 연마함으로써 편면 연마를 행할 수 있다. 또한, 편면 연마에 있어서는, 연마 헤드(120)만을 회전시켜도 좋고, 회전 정반(140)만을 회전시켜도 좋다. 연마 헤드(120) 및 회전 정반(140)을 동일한 방향으로 회전시켜도 좋고, 서로 반대 방향으로 회전시켜도 좋다. 도 1에서는 1매의 실리콘 웨이퍼(W)만을 연마하는 매엽식의 편면 연마를 도시하고 있지만, 복수매를 동시에 편면 연마하는 배치식(batch type)의 편면 연마라도 좋다.
여기에서, 본 실시 형태에 따른 편면 연마 방법은, 실리콘 웨이퍼(W)를 압압하는 가압력 그리고 실리콘 웨이퍼(W) 및 상기 회전 정반의 상대 속도에 관한 제1 연마 조건에 의해, 실리콘 웨이퍼(W)의 상기 편면의 연마를 행하는 제1 연마 공정(도 3(A), (B))과, 당해 제1 연마 공정의 후, 상기 제1 연마 조건에 있어서의 상기 가압력 및 상기 상대 속도 중 적어도 어느 하나를 변화시킨 제2 연마 조건에 의해, 실리콘 웨이퍼(W)의 상기 편면의 연마를 행하는 제2 연마 공정(도 3(C), (D))을 포함한다. 제1 및 제2 연마 조건이 가압력 및 상대 속도에 관계되는 이유는, 가압력 및 상대 속도가 실리콘 연마 레이트(이하, 「Si 연마 레이트」라고 표기함) 및 산화 실리콘 연마 레이트(이하, 「SiO2 연마 레이트」라고 표기함)의 각각에 특히 영향을 미치기 때문이다. 또한, 「SiO2」의 기재는 화학양론적 조성의 조성비의 특정을 의도하는 것이 아니고, 일반적인 자연 산화에 의해 실리콘 표면에 형성될 수 있는 산화 실리콘을 편의적으로 표기하는 것이며, 이하도 동일하다.
그리고, 제1 연마 조건에 의한 Si 연마 레이트에 대한 SiO2 연마 레이트의 연마 레이트비(이하, 「SiO2/Si 연마 레이트비」라고 표기함)가, 후속의 제2 연마 조건에 의한 SiO2/Si 연마 레이트비보다도 큰 것이 본 실시 형태에 있어서 중요하다. 이러한 공정을 거침으로써, 연마 후의 실리콘 웨이퍼 표면에 있어서의 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있다. 이하, 각 공정에 대해서 설명한다.
제1 연마 공정(도 3(A), (B))에서는, 실리콘 웨이퍼(W)의 편면의 연마를 행한다. 제1 연마 공정에 있어서, 실리콘 웨이퍼(W)를 연마할 때의, 실리콘 웨이퍼(W)를 압압하는 가압력 그리고 실리콘 웨이퍼(W) 및 회전 정반의 상대 속도에 관한 연마 조건을 제1 연마 조건으로 한다. 이 제1 연마 공정은, 산화 실리콘막(20)의 연마 제거를 주목적으로 하는 연마이다. 제2 연마 조건과 아울러, 상기 제1 연마 조건의 상세를 후술한다. 또한, 상대 속도는, 도 1의 편면 연마 장치(100)의 예에서는, 회전 정반(140)의 회전 속도 및 연마 헤드(120)에 의한 실리콘 웨이퍼(W)의 회전 속도에 의해 정해지고, 적어도 어느 한쪽의 회전수를 변화시키면 상대 속도도 변화한다. 마찬가지로, 배치식의 편면 연마 장치에 있어서도, 연마 헤드 및 회전 정반의 회전 속도에 의해 상대 속도는 정해진다.
또한, 제1 연마 조건에는, 전술의 가압력 및 상대 속도에 더하여, 슬러리의 종류(입경, 농도, pH 등) 및 그의 공급 온도, 그리고 연마포의 재질, 개공경(開孔徑) 및 개구율 등도 포함되어 있어도 좋다. 제2 연마 조건도, 제1 연마 조건과 동일하게, 연마 조건으로서 가압력 및 상대 속도에 더하여 슬러리의 종류 및 그의 공급 온도, 그리고 연마포의 재질, 개공경 및 개구율 등을 포함할 수 있다.
제2 연마 공정(도 3(C), (D))에서는, 제1 연마 공정에 계속하여, 실리콘 웨이퍼(W)의 편면의 연마를 행한다. 이 제2 연마 공정은, 산화 실리콘막(20)이 이미 제거된 후의, 베어인 실리콘(10)의 연마를 주목적으로 하는 연마이다. 여기에서, 앞서 서술한 대로, 제1 연마 조건에 의한 SiO2/Si 연마 레이트비를, 제2 연마 조건에 의한 SiO2/Si 연마 레이트비보다도 크게 한다. 환언하면, 제2 연마 조건에 의한 SiO2/Si 연마 레이트비를 제1 연마 조건의 SiO2/Si 연마 레이트비보다도 작게 한다.
여기에서, 도 3∼도 6을 이용하여, 본 실시 형태에 있어서, 전술한 바와 같이 제1 연마 조건에 의한 SiO2/Si 연마 레이트비를, 제2 연마 조건에 의한 SiO2/Si 연마 레이트비보다도 크게 하는 것의 기술적 의의를 설명한다. 도 3(A)∼(D)에 나타내는 바와 같이, 본 실시 형태에서는, 제1 연마 공정에 의해 산화 실리콘막(20)을 연마한 후, 제2 연마 공정에 의해 베어인 실리콘(10)의 연마를 진행시키기 때문에, 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있다. 이 작용 효과는, 이하에 설명하는 바와 같이, 도 4(A)∼(C)에 나타내는 종래 기술에 있어서의 편면 연마 방법과 대비함으로써, 보다 명확하게 이해된다.
종래 기술에 있어서의 편면 연마 방법에서는, SiO2/Si 연마 레이트비를 바꾸지 않고 실리콘 웨이퍼(W)의 편면 연마가 행해진다. 도 4(A)∼(C)에 그 연마 과정을 개략적으로 나타낸다. 종래 기술에 있어서는, 단차 형상 미소 결함의 발생에는 착안하고 있지 않고, 베어인 실리콘(10)의 연마에만 주안점을 두고 있었기 때문에, SiO2/Si 연마 레이트비는 일정한 채 편면 연마를 행하고 있었다. 여기에서, 종래 기술의 연마 조건에서는 SiO2/Si 연마 레이트비를 비교적 작게 하는 것이 일반적이었다. 종래 기술에 있어서, 도 4(B)에 나타내는 바와 같이, 산화 실리콘막(20B) 및 베어인 실리콘(10)이 연마측의 면 내에 혼재하는 상태가 발생해 버리면(도 4(B)), 이후의 연마에서는, 잔존한 산화 실리콘막(20B)의 연마 제거가 행해지면서도, 이미 산화 실리콘막(20B)이 연마 제거된 부분(D1)에서는 베어인 실리콘(10)의 연마가 급속히 진행된다. 그 결과, 당해 부분이 단차 형상 미소 결함(D2)이 되어 버린다. 또한, 이러한 단차 형상 미소 결함(D2)은, 시판의 웨이퍼 표면 검사 장치를 이용하여, DIC법에 의해 검출할 수 있다.
여기에서, 도 5(A)는, 소정의 편면 연마 장치에 있어서, 가압력만을 바꾼 경우의 가압력에 대한 연마 레이트를 나타내는 그래프의 일 예로서, 실리콘 웨이퍼와 회전 정반의 상대 속도 등의 가압력 이외의 연마 조건은 동일하게 한 것이다. 또한, 횡축은 임의 단위(A.U.)로 하고 있다. 가압력이 작을수록, SiO2 연마 레이트 및 Si 연마 레이트는 모두 작아지고, 가압력이 클수록, SiO2 연마 레이트 및 Si 연마 레이트는 모두 커지는 경향이 있다. 그리고, SiO2 연마 레이트 및 Si 연마 레이트의 변화율은 양자에서 상이하여, 가압력이 낮을수록 양자의 연마 레이트는 가까워지기 때문에, 가압력이 낮을수록 SiO2/Si 연마 레이트비는 커지는 경향이 있는 것을 도 5(A)로부터 알 수 있다. 이는, 가압력이 작을수록 화학적 연마 작용의 기여가 작아지기 때문이라고 생각된다.
또한, 도 5(B)는, 상기 편면 연마 장치에 있어서, 상대 속도만을 바꾼 경우의, 실리콘 웨이퍼와 회전 정반의 상대 속도에 대한 연마 레이트를 나타내는 그래프의 일 예로서, 가압력 등의 상대 속도 이외의 연마 조건은 동일하게 한 것이다. 또한, 도 5(A)와 동일하게, 횡축은 임의 단위(A.U.)로 하고 있다. 상대 속도가 느릴수록, SiO2 연마 레이트 및 Si 연마 레이트는 모두 작아지고, 상대 속도가 빠를수록, SiO2 연마 레이트 및 Si 연마 레이트는 모두 커진다. 그리고, SiO2 연마 레이트 및 Si 연마 레이트의 변화율은 양자에서 상이하다. 이 점은 도 5(A)와 동일하지만, 상대 속도가 빠를수록 양자의 연마 레이트는 가까워지기 때문에, 상대 속도가 빠를수록 SiO2/Si 연마 레이트비가 커진다. 이는, 상대 속도가 느릴수록 기계적 연마 작용의 기여가 작아지기 때문이라고 생각된다.
이와 같이, 소정의 연마 조건하에서는, SiO2 연마 레이트 및 Si 연마 레이트의 각각이 일의(一意)로 정해지고, SiO2/Si 연마 레이트비도 일의로 정해진다. 그래서, 도 6에 나타내는 그래프를 이용하여, 단차 형상 미소 결함의 발생률(발생 개수율)과, 제1 연마 조건의 관계를 설명한다. 도 6 중의 각 영역에 나타내는 수치는, 소정의 문턱값(예를 들면 90％)의 확률로 단차 형상 미소 결함이 발생하는 결함의 개수를 나타낸다. 「0개」는, 상기 소정의 문턱값의 확률로 단차 형상 미소 결함이 발생하지 않는 것을 의미한다. 도 6에 나타내는 바와 같이, Si 연마 레이트가 클수록, 그리고, SiO2 연마 레이트가 작을수록, 단차 형상 미소 결함의 발생률은 높아진다. SiO2 연마 레이트 및 Si 연마 레이트의 각각은, 가압력 및 상대 속도 이외에도, 편면 연마 장치의 사양, 연마 패드의 재료 및, 실리콘 웨이퍼의 종류 등에 따라서도 크게 바뀔 수 있지만, 단차 형상 미소 결함의 발생률은 SiO2/Si 연마 레이트비에 크게 의존하는 것으로 생각된다. 그래서, 본 발명자들은 SiO2/Si 연마 레이트비에 착안하여, 제1 연마 조건에 의한 SiO2/Si 연마 레이트비를, 제2 연마 조건에 의한 SiO2/Si 연마 레이트비보다도 크게 하는 것을 본 발명자들은 착상하고, 그 효과를 실험적으로 분명하게 했다.
이상, 본 실시 형태에서는, 제1 연마 조건에 의한 SiO2/Si 연마 레이트비를, 제2 연마 조건에 의한 SiO2/Si 연마 레이트비보다도 크게 하고, 이 조건의 하, 제1 연마 공정(도 3(A), (B))에 의해, 산화 실리콘막(20)의 연마 제거를 목적으로 하는 연마를 행하고, 이어서 제2 연마 공정(도 3(C), (D))에 의해, 산화 실리콘막(20)이 이미 제거된 후의, 베어인 실리콘(10)의 연마를 행한다. 그 때문에, 종래 기술에 비해 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있다.
이 기술적 의의의 관점에서, 적어도 산화 실리콘막(20)을 제거할 때까지 제1 연마 공정을 행하는 것이 바람직하다. 여기에서 말하는 산화 실리콘막(20)의 제거란, 도 3(A), (B)에 나타나는 바와 같이, 베어인 실리콘(10)의 주면을 피복하는 부분의 산화 실리콘막(20)의 제거를 의미하고, 베어인 실리콘(10)의 측면에 있어서의 산화 실리콘막(20A)의 제거까지를 의도하지 않는 것은 당연히 이해된다.
산화 실리콘막(20)을 제거할 때까지 제1 연마 공정을 행하려면, 예를 들면, 미리 실리콘 웨이퍼(W)와 동종의 실리콘 웨이퍼를 준비하여, 산화 실리콘막이 완전하게 제거될 때까지의 시간을 측정해 두고, 그 시간의 분만큼(혹은, 그 시간에 소정 시간을 더하여) 제1 연마 공정을 행할 수 있다. 또한, 편면 연마 장치에 있어서의 회전 정반 또는 연마 헤드를 구동하는 모터의 토크 등을 이용하여 산화 실리콘막의 제거를 검지하여, 그 검지의 후에 제2 공정을 행해도 좋다. 물론, 본 실시 형태에서는, 제1 연마 공정을 행하는 시간을 소망에 따라서 적절히 설정하는 것만으로도, 종래 기술에 비해 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있다.
또한, 제1 연마 조건에 의한 SiO2/Si 연마 레이트비는, 0.5 이상인 것이 바람직하고, SiO2/Si 연마 레이트비를 더욱 크게 해도 좋다. 이 경우, 단차 형상 미소 결함이 발생하는 개수율을 현저하게 저감할 수 있다. SiO2/Si 연마 레이트비의 상한은 특별히 제한되지 않는다.
한편, 제2 연마 조건에 의한 SiO2/Si 연마 레이트비는, 0.5 미만인 것이 바람직하다. 실리콘 웨이퍼의 평탄성 및 형상을 고려하여, 이 범위에서 SiO2/Si 연마 레이트비를 적절히 설정할 수 있다.
또한, 벌크의 실리콘 기판 표면이 자연 산화하여 산화 실리콘막을 형성하는 실리콘 웨이퍼이면, 임의의 실리콘 웨이퍼에 본 발명을 적용할 수 있고, 실리콘 웨이퍼의 크기 및 두께는 하등 제한되지 않는다.
또한, 제1 연마 공정과 제2 연마 공정의 사이에, 연마 조건을 변경하기 위한 편면 연마의 중단 공정이 본 실시 형태에 포함되어도 좋고, 연마 조건을 점차 변경하면서 편면 연마를 진행시키는 연마 조건 조정 공정이 본 실시 형태에 포함되어 있어도 좋다.
또한, 편면 연마를 끝낸 후, 순수 등에 의한 세정 공정이 행해져도 좋다.
본 실시 형태에 따른 편면 연마 방법은, 스웨이드( suede) 소재 등의, 비교적 연질인 연마포를 이용하여 편면 연마를 행하는 마무리 연마에 제공하는 것에, 특히 적합하다.
또한, 본 명세서에서 말하는 「동일」 또는 「동종」이라는 것은, 수학적인 의미에서의 엄밀한 동일함을 의미하는 것이 아니고, 실리콘 웨이퍼의 제조 공정상 발생하는 불가피한 오차를 비롯하여, 본 발명의 작용 효과를 가져오는 범위에서 허용되는 오차를 포함하는 것인 것은 물론이다. 예를 들면, 1％ 정도의 오차는 본 발명에 포함된다.
실시예
이하, 실시예를 이용하여 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이하의 실시예에 하등 한정되는 것이 아니다.
(예비 실험예)
직경 300㎜, 총두께 775㎛(그 중, 자연 산화막의 두께: 1㎚)인 동종의 실리콘 웨이퍼를 복수 준비하고, 스웨이드 소재의 연마포를 정반의 표면에 설치하고, 알칼리 연마액을 연마 슬러리로서 공급하면서, 배치식의 편면 연마 장치를 이용하여 화학 기계 연마에 의한 마무리 연마를 행했다. 또한, 연마 헤드 및 회전 정반의 회전수는 동일하게 하고, 동방향으로 회전시켰다. 그리고, 회전 정반에 실리콘 웨이퍼를 압압할 때의 가압력(g/㎠) 그리고, 연마 헤드 및 회전 정반의 회전수(rpm)만을 이하의 조건으로 변화시켰다. 즉, 편면 연마 장치(100)에 있어서, 연마 헤드 및 회전 정반의 회전수(rpm)를 16, 24, 43, 55로 하고, 각각의 회전수의 하, 가압력(g/㎠)을 50, 60, 100, 150, 200으로 변화시켰다. 그리고, 연마의 가공 여유분으로부터 SiO2 연마 레이트 및 Si 연마 레이트(㎚/s)를 각각 구했다. 이와 같이 하여 구한 SiO2 연마 레이트 및 Si 연마 레이트로부터, SiO2/Si 연마 레이트비를 구했다. 결과를 도 7에 나타낸다.
(실시예 1)
예비 실험예에 있어서 이용한 실리콘 웨이퍼와 동종의 실리콘 웨이퍼에 대하여, 하기표 1에 나타내는 연마 조건에 의해 제1 연마 공정 및 제2 연마 공정을 행했다. 추가로, 제2 연마 공정 후에, 순수에 의한 연마 후의 실리콘 웨이퍼의 세정 공정을 행했다. 그 외의 조건은 예비 실험예와 동일하게 하여, 100매의 실리콘 웨이퍼의 편면 연마를 행했다. 또한, 표 1 중, SiO2/Si 연마 레이트비를 간단히 「연마 레이트비」라고 기재하고 있다. 또한, 제1 연마 공정에 있어서의 SiO2 연마 레이트는 1㎚/min이기 때문에, 60초의 연마에 의해 산화 실리콘막의 모두가 제거되었다고 생각해도 좋다. 또한, 제1 연마 공정과 제2 연마 공정에서 SiO2/Si 연마 레이트비는 상이하지만, 제1 연마 공정에서는 저가압 또한 고속 회전이고, 제2 연마 공정에서는 고가압 또한 저속 회전이기 때문에, 양 연마 공정에 있어서의 SiO2 연마 레이트는 동(同)정도였다.
Figure 112018055294783-pct00001
(종래예 1)
실시예 1에 있어서의 제1 연마 공정을 행하지 않고, 연마 조건을 표 1에 기재된 대로 한 것 이외는, 실시예 1과 동일하게 하여, 100매의 실리콘 웨이퍼의 편면 연마를 행했다.
(실시예 2)
실시예 1에 있어서의 제1 연마 공정의 회전 속도를 변경하여 SiO2/Si 연마 레이트비를 0.3으로 한 것 이외는, 실시예 1과 동일하게 하여, 100매의 실리콘 웨이퍼의 편면 연마를 행했다.
(실시예 3)
실시예 1에 있어서의 제1 연마 공정의 회전 속도를 변경하여 SiO2/Si 연마 레이트비를 0.1로 한 것 이외는, 실시예 1과 동일하게 하여, 100매의 실리콘 웨이퍼의 편면 연마를 행했다.
(평가)
실시예 1 및 종래예 1에 의한 각각의 실리콘 웨이퍼의 연마 후의 표면을, 웨이퍼 표면 검사 장치(Surfscan SP2; KLA-Tencor사 제조)를 이용하여, DIC 모드(DIC법에 의한 측정 모드)에 의해 측정했다. 측정에 있어서, 요철 형상의 단차 형상 미소 결함의 높이의 문턱값을 3.4㎚로 설정하고, 이 문턱값을 초과하는 단차 형상 미소 결함의 개수를 구했다. 이렇게 하여, DIC법에 의해 검출되는 결함 개수가 0개인 실리콘 웨이퍼의 매수를, 실시예 1과 종래예 1에서 확인했다. 실시예 1에서는, 100매 중 93매에서 단차 형상 미소 결함의 발생이 확인되지 않고, 한편, 종래예 1에서는, 100매 중 61매에서 단차 형상 미소 결함의 발생이 확인되지 않았다. 즉, 실시예 1에서는 단차 형상 결함의 발생률은 7％이고, 종래예 1에서는 단차 형상 결함의 발생률은 39％였다. 실시예 2, 3에 대해서도, 결함 개수가 0개인 실리콘 웨이퍼의 매수를 실시예 1과 동일하게 확인하고, 단차 형상 결함의 발생률을 구했다. 결과를 하기의 표 2에 나타낸다. 또한, 종래예 1에서는 제1 연마 공정과 제2 연마 공정의 구별은 없고 일정한 SiO2/Si 연마 레이트비로 편면 연마를 행했지만, 표 2 중에서는 제1 연마 공정의 연마 레이트로서 나타낸다.
Figure 112018055294783-pct00002
이상의 결과로부터, 후속의 제2 연마 공정에 있어서의 SiO2/Si 연마 레이트비보다도 SiO2/Si 연마 레이트비를 크게 한 제1 연마 공정을 행함으로써, 종래 기술에 비해 단차 형상 결함의 발생률을 대폭으로 개선할 수 있었던 것이 확인되었다. 특히, 제1 연마 공정에 있어서의 SiO2/Si 연마 레이트비를 0.5로 한 실시예 1에서는, 이 개선 효과를 현저하게 확인할 수 있었다.
(산업상의 이용 가능성)
본 발명에 의하면, 단차 형상 미소 결함의 발생률을 대폭으로 개선할 수 있는 실리콘 웨이퍼의 편면 연마 방법을 제공할 수 있다.
10 : 베어인 실리콘
20 : 산화 실리콘막
100 : 편면 연마 장치
120 : 연마 헤드
130 : 연마포
140 : 회전 정반
W : 반도체 웨이퍼(실리콘 웨이퍼)

Claims (4)

  1. 산화 실리콘막이 베어(bare)인 실리콘 표면에 형성된 실리콘 웨이퍼를 연마 헤드에 의해 파지하고, 연마포가 접착된 회전 정반에 상기 실리콘 웨이퍼를 회전시키면서 압압하여, 상기 실리콘 웨이퍼의 상기 회전 정반측의 편면을 연마하는 실리콘 웨이퍼의 편면 연마 방법으로서,
    상기 실리콘 웨이퍼를 압압하는 가압력 그리고 상기 실리콘 웨이퍼 및 상기 회전 정반의 상대 속도에 관한 제1 연마 조건에 의해, 상기 실리콘 웨이퍼의 상기 편면의 연마를 행하는 제1 연마 공정과,
    상기 제1 연마 공정의 후, 상기 제1 연마 조건에 있어서의 상기 가압력 및 상기 상대 속도 중 적어도 어느 하나를 변화시킨 제2 연마 조건에 의해, 상기 실리콘 웨이퍼의 상기 편면의 연마를 행하는 제2 연마 공정을 포함하고,
    상기 제1 연마 조건에 의한 실리콘 연마 레이트에 대한 산화 실리콘 연마 레이트의 연마 레이트비가, 상기 제2 연마 조건에 의한 실리콘 연마 레이트에 대한 산화 실리콘 연마 레이트의 연마 레이트비보다도 큰 것을 특징으로 하는 실리콘 웨이퍼의 편면 연마 방법.
  2. 제1항에 있어서,
    적어도 상기 산화 실리콘막을 제거할 때까지 상기 제1 연마 공정을 행하는, 실리콘 웨이퍼의 편면 연마 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 연마 조건에 의한 상기 연마 레이트비가 0.5 이상인, 실리콘 웨이퍼의 편면 연마 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제2 연마 조건에 의한 상기 연마 레이트비가 0.5 미만인, 실리콘 웨이퍼의 편면 연마 방법.
KR1020187016000A 2016-02-03 2016-12-02 실리콘 웨이퍼의 편면 연마 방법 KR102102719B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-018759 2016-02-03
JP2016018759A JP6418174B2 (ja) 2016-02-03 2016-02-03 シリコンウェーハの片面研磨方法
PCT/JP2016/085929 WO2017134919A1 (ja) 2016-02-03 2016-12-02 シリコンウェーハの片面研磨方法

Publications (2)

Publication Number Publication Date
KR20180075668A KR20180075668A (ko) 2018-07-04
KR102102719B1 true KR102102719B1 (ko) 2020-04-21

Family

ID=59499507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187016000A KR102102719B1 (ko) 2016-02-03 2016-12-02 실리콘 웨이퍼의 편면 연마 방법

Country Status (7)

Country Link
US (1) US11628534B2 (ko)
JP (1) JP6418174B2 (ko)
KR (1) KR102102719B1 (ko)
CN (1) CN108885982B (ko)
DE (1) DE112016006354B4 (ko)
TW (1) TWI619159B (ko)
WO (1) WO2017134919A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092092B2 (ja) 2019-05-09 2022-06-28 信越半導体株式会社 片面研磨方法
CN111993265B (zh) * 2020-08-28 2021-11-26 上海华力微电子有限公司 判断研磨头的胶膜是否扭曲的方法
WO2022187023A1 (en) * 2021-03-03 2022-09-09 Applied Materials, Inc. Temperature controlled rate of removal in cmp

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011042536A (ja) 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315665A (ja) * 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
JP3575942B2 (ja) * 1997-02-28 2004-10-13 株式会社東芝 半導体装置の製造方法
JP3916375B2 (ja) * 2000-06-02 2007-05-16 株式会社荏原製作所 ポリッシング方法および装置
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
JP2005203729A (ja) * 2003-12-19 2005-07-28 Ebara Corp 基板研磨装置
JP3917593B2 (ja) * 2004-02-05 2007-05-23 株式会社東芝 半導体装置の製造方法
JP2005277130A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd 半導体装置の製造方法
JP2008036783A (ja) * 2006-08-08 2008-02-21 Sony Corp 研磨方法および研磨装置
JP2008091594A (ja) 2006-10-02 2008-04-17 Sumitomo Electric Ind Ltd 半導体ウエハの枚葉研磨装置
JP4696086B2 (ja) * 2007-02-20 2011-06-08 信越半導体株式会社 シリコン単結晶ウエーハの仕上げ研磨方法及びシリコン単結晶ウエーハ
AU2008308583B2 (en) * 2007-10-05 2012-03-08 Saint-Gobain Ceramics & Plastics, Inc. Polishing of sapphire with composite slurries
CN101417407B (zh) * 2007-10-25 2011-10-05 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN101456150B (zh) * 2007-12-11 2011-09-28 上海华虹Nec电子有限公司 化学机械抛光方法
CN101656195A (zh) * 2008-08-22 2010-02-24 北京有色金属研究总院 大直径硅片的制造方法
JP4990300B2 (ja) * 2009-01-14 2012-08-01 パナソニック株式会社 半導体装置の製造方法
TWI498954B (zh) 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
JP5649417B2 (ja) * 2010-11-26 2015-01-07 株式会社荏原製作所 固定砥粒を有する研磨テープを用いた基板の研磨方法
US8440094B1 (en) * 2011-10-27 2013-05-14 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Method of polishing a substrate
CN104416466A (zh) * 2013-08-26 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种用于化学机械抛光工艺的抛光垫修整方法
CN103659468B (zh) * 2013-12-09 2016-06-29 天津中环领先材料技术有限公司 一种减少单晶硅晶圆抛光片化学灼伤的有蜡抛光方法
CN104802071A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
JP6244962B2 (ja) 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
CN106471090A (zh) * 2014-07-09 2017-03-01 日立化成株式会社 Cmp用研磨液和研磨方法
JP6206360B2 (ja) 2014-08-29 2017-10-04 株式会社Sumco シリコンウェーハの研磨方法
JP6421640B2 (ja) * 2015-02-25 2018-11-14 株式会社Sumco 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011042536A (ja) 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
DE112016006354T5 (de) 2018-10-11
JP2017139311A (ja) 2017-08-10
CN108885982B (zh) 2022-11-22
US11628534B2 (en) 2023-04-18
JP6418174B2 (ja) 2018-11-07
WO2017134919A1 (ja) 2017-08-10
CN108885982A (zh) 2018-11-23
KR20180075668A (ko) 2018-07-04
TW201735145A (zh) 2017-10-01
US20190030676A1 (en) 2019-01-31
TWI619159B (zh) 2018-03-21
DE112016006354B4 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
TWI390616B (zh) Semiconductor wafer manufacturing method
KR101002250B1 (ko) 에피택셜 웨이퍼 제조 방법
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP5358531B2 (ja) 半導体ウェーハの製造方法
JP4835069B2 (ja) シリコンウェーハの製造方法
KR100903602B1 (ko) 실리콘 웨이퍼 제조 방법
JP2006237055A (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
KR101399343B1 (ko) 실리콘 단결정 웨이퍼의 마무리 연마방법 및 실리콘 단결정 웨이퍼
KR102102719B1 (ko) 실리콘 웨이퍼의 편면 연마 방법
KR20010033902A (ko) 반도체 웨이퍼 및 그 제조방법
KR20030031009A (ko) 반도체 웨이퍼의 가공방법 및 반도체 웨이퍼
CN107155368A (zh) 硅晶圆的研磨方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
JP2003142434A (ja) 鏡面ウエーハの製造方法
WO2014156189A1 (ja) ハードディスク用ガラス基板及びその製造方法
JP2010003847A (ja) 半導体ウェーハの製造方法
KR101581469B1 (ko) 웨이퍼 연마방법
TW202407790A (zh) 晶圓的單面拋光方法、晶圓的製造方法、及晶圓的單面拋光裝置
JP2005135936A (ja) ウエーハの面取り加工方法及びウエーハ
KR100485310B1 (ko) 반도체웨이퍼의 양면재질을 제거하는 가공방법
JP2003133264A (ja) 鏡面ウエーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant