CN108885982A - 硅晶圆的单面抛光方法 - Google Patents

硅晶圆的单面抛光方法 Download PDF

Info

Publication number
CN108885982A
CN108885982A CN201680081068.4A CN201680081068A CN108885982A CN 108885982 A CN108885982 A CN 108885982A CN 201680081068 A CN201680081068 A CN 201680081068A CN 108885982 A CN108885982 A CN 108885982A
Authority
CN
China
Prior art keywords
polishing
silicon wafer
silicon
sided
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680081068.4A
Other languages
English (en)
Other versions
CN108885982B (zh
Inventor
中岛敏治
小佐佐和明
杉森胜久
小渊俊也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN108885982A publication Critical patent/CN108885982A/zh
Application granted granted Critical
Publication of CN108885982B publication Critical patent/CN108885982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B24B37/107—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement in a rotary movement only, about an axis being stationary during lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B24B37/105—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping the workpieces or work carriers being actively moved by a drive, e.g. in a combined rotary and translatory movement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/0053—Control means for lapping machines or devices detecting loss or breakage of a workpiece during lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

本发明的目的在于提供一种能够大幅改善台阶差状微小缺陷的发生率的硅晶圆的单面抛光方法。基于本发明的硅晶圆的单面抛光方法的特征在于，包括：第1抛光工序，根据第1抛光条件，进行所述硅晶圆的所述单面的抛光；及第2抛光工序，在该第1抛光工序之后，根据改变所述第1抛光条件中的加压力及所述相对速度中的至少一个的第2抛光条件，进行所述硅晶圆的抛光，基于所述第1抛光条件的抛光速率比大于基于所述第2抛光条件的抛光速率比。

Description

硅晶圆的单面抛光方法
技术领域
本发明涉及一种硅晶圆的单面抛光方法。
背景技术
硅晶圆等的要求高平坦度的半导体晶圆的表面抛光法大致分为同时抛光半导体晶圆的双面的双面抛光法、以及仅抛光单面的单面抛光法。单面抛光法被广泛使用于使用比较硬质的抛光布的粗抛至使用比较软质的抛光布的精抛。
在此，利用图1，对通过以往所使用的单面抛光装置100进行的通常的单面抛光方法进行说明。单面抛光装置100具有把持半导体晶圆W的抛光头120以及贴附有抛光布130的旋转平台140。另外，单面抛光装置100具备使抛光头120旋转的旋转机构以及使抛光头120移动到旋转平台140的内侧和外侧的移动机构。在单面抛光装置100中，抛光头120一边把持半导体晶圆W，一边将半导体晶圆W的被抛光面(即，平台140侧的面)按压到贴附在旋转平台140的上表面的抛光布130上，使抛光头120与旋转平台140一同旋转，由此使抛光头120与旋转平台140相对运动，一边从抛光液供给构件150供给抛光液160，一边对半导体晶圆W的被抛光面进行化学机械抛光。例如在专利文献1中公开有用于进行这种单面抛光的单片式的单面抛光装置。
现有技术文献
专利文献
专利文献1：日本特开2008-91594号公报
另外，通过单面抛光虽然能够形成某种程度的高平坦度的平坦面，且能够降低表面粗糙度，但难以避免在半导体晶圆面内的抛光不均匀的发生，且难以形成nm级的完全平坦面。这种现象在将硅晶圆供于单面抛光的情况下也是如此。因此，利用各种指标评价精抛后的硅晶圆表面的品质，将满足规定的条件的硅晶圆作为良品来处理。
近年来，利用微分干涉对比(DIC：Differential Interference Contras t)法来进行精抛后的硅晶圆表面的品质评价。即，根据DIC法检测高度(或者深度)超过规定的阈值的凹凸形状的台阶差状微小缺陷的数量，并评价硅晶圆表面的品质。另外，该台阶差状微小缺陷的宽度通常为30～100μm左右，是非常平缓的阶差。
DIC法中，如图2所示，用分光器S分割激光L(例如He-Ne激光)，并照射半导体晶圆W的表面。光电二极管P经由镜面M接收从半导体晶圆W的表面反射的反射光。在存在凹凸形状的台阶差状微小缺陷D的情况下，能够检测出台阶差状微小缺陷特有的相位差，并根据反射光的光路差求出该缺陷的高度信息。以下，在本说明书中，将目前尤其成为问题的超过高度阈值3.4nm的根据DIC法检测出的凹凸形状的台阶差状微小缺陷，简称为“台阶差状微小缺陷”。
若台阶差状微小缺陷的数量在所期望的基准内，则能够判判定精抛后的硅晶圆表面的品质为良好。另一方面，未满足上述所期望的基准的硅晶圆被判判定不良品，因此无法将这种硅晶圆作为产品出货。
在目前的单面抛光方法中，精抛后的硅晶圆表面的台阶差状微小缺陷的发生率并非是能够满足的水准，为了提高产品成品率，要求进一步改善单面抛光方法。
发明内容
发明要解决的问题
因此，本发明的目的在于提供一种能够大幅改善台阶差状微小缺陷的发生率的硅晶圆的单面抛光方法。
用于解决技术问题的方案
本发明人等通过深入研究解决上述技术问题的方法，得出以下想法。首先，在进行硅晶圆的精抛时，硅晶圆处于自然氧化的状态。即，硅晶圆由裸硅(没有自然氧化膜的部分：Bare Silicon)以及覆盖其表面的氧化硅膜(通常为自然氧化膜)构成，由该状态开始硅晶圆的单面抛光。在单面抛光法中，难以完全防止硅晶圆面内的抛光不均匀的发生，会发生氧化硅膜被抛光去除的部分与氧化硅膜残存的部分混在一起的瞬间(参考后述的图4(B))
在此，在单面抛光法中，虽然对氧化硅膜进行的抛光去除是根据化学机械抛光进行的，但大部分是根据借助于机械抛光被抛光去除的。另一方面，裸硅的抛光则是通过借助于化学抛光及机械抛光这两者来进行。因此，在硅晶圆的单面抛光中，氧化硅的抛光速率通常小于硅的抛光速率。本发明人等认为，在发生了前述的混合在一起的情况之后，在对残存的氧化硅膜继续进行抛光去除的同时，在已去除了氧化硅膜的部分处迅速地进行裸硅的抛光，因此该部分会成为台阶差状微小缺陷。
因此，本发明人等研究了在提高了氧化硅的抛光速率的条件下进行单面抛光。然而，在这种情况下，认为机械抛光的贡献成为主导，因此不仅裸硅的抛光速率降低，而且硅晶圆周缘部的抛光塌边也会变大。这是因为，在提高了氧化硅的抛光速率的条件下，与机械抛光作用的贡献成为主导的抛光条件相应地，化学抛光作用的贡献变小。因此本发明人等发现，首先进行以对氧化硅膜进行抛光去除为目的的抛光，再进行以硅的精抛为目的的抛光，由此能够大幅改善台阶差状微小缺陷的发生率，并完成了本发明。即，本发明的主旨结构为如下。
基于本发明的用抛光头把持在裸硅表面形成有氧化硅膜的硅晶圆，一边使所述硅晶圆在贴附了抛光布的旋转平台上旋转一边对其进行按压，从而抛光所述硅晶圆的所述旋转平台侧的单面的硅晶圆的单面抛光方法的特征在于，包括：第1抛光工序，根据关于按压所述硅晶圆的加压力以及所述硅晶圆与所述旋转平台的相对速度的第1抛光条件，进行所述硅晶圆的所述单面的抛光；及第2抛光工序，在该第1抛光工序之后，根据改变了所述第1抛光条件中的加压力及所述相对速度中的至少一个的第2抛光条件，进行所述硅晶圆的所述单面的抛光，该硅晶圆的单面抛光方法的特征在于：基于所述第1抛光条件的氧化硅抛光速率相对于硅抛光速率的抛光速率比，大于基于所述第2抛光条件的氧化硅抛光速率相对于硅抛光速率的抛光速率比。
在此，优选为进行所述第1抛光工序直到至少去除所述氧化硅膜。
并且，优选基于所述第1抛光条件的所述抛光速率比为0.5以上。另一方面，优选基于所述第2抛光条件的所述抛光速率比小于0.5。
发明效果
根据本发明，基于改变了氧化硅抛光速率相对于硅抛光速率的抛光速率比的抛光条件进行第1抛光工序及第2抛光工序，因此能够提供能够大幅改善台阶差状微小缺陷的发生率的硅晶圆的单面抛光方法。
附图说明
图1为说明现有技术中的半导体晶圆的单面抛光方法的示意图。
图2为说明现有技术中基于微分干涉对比法的台阶差状微小缺陷的测定原理的示意图。
图3为用于说明基于本发明的一实施方式中的单面抛光方法的抛光过程的示意剖视图。
图4为用于说明基于现有技术中的单面抛光方法的抛光过程的示意剖视图。
图5为表示用于说明本发明的一实施方式的硅及氧化硅各自的抛光速率的一例的曲线图，(A)表示相对于加压力的抛光速率的曲线图、(B)表示相对于相对速度的抛光速率的曲线图。
图6为用于说明本发明的一实施方式的随着硅抛光速率及氧化硅抛光速率的台阶差状微小缺陷的发生数量的曲线图。
图7为表示预备实验例中所测定的抛光速率比的曲线图。
具体实施方式
以下，参考附图对本发明的实施方式进行说明。另外，在图3及图4中，为了便于说明，将硅晶圆及氧化硅膜的纵横的比率较实际比率夸大表示。
(单面抛光方法)
利用图1及图3，对基于本发明的一实施方式的硅晶圆的单面抛光方法进行说明。在本发明的一实施方式中，用抛光头把持在裸硅10的表面形成有氧化硅膜20的硅晶圆W，一边使硅晶圆W在贴附了抛光布的旋转平台上旋转一边对其进行按压，从而抛光硅晶圆W的所述旋转平台侧的单面。
该单面抛光能够利用通常的单面抛光装置依照常规方法来进行。利用上述的图1进行说明的话，抛光头120一边把持硅晶圆W，一边将硅晶圆W的被抛光面(即，旋转平台140侧的面)按压到贴附在旋转平台140的上表面的抛光布130上，通过使抛光头120及旋转平台140一同旋转，由此使抛光头120与旋转平台140相对运动，一边从抛光液供给构件150供给抛光液160，一边仅对硅晶圆W的被抛光面进行化学机械抛光，由此能够进行单面抛光。另外，在单面抛光时，可以仅使抛光头120旋转，也可以仅使旋转平台140旋转。可以使抛光头120及旋转平台140沿相同方向旋转，也可以使彼此沿相反的方向旋转。图1中图示有仅抛光1片的硅晶圆W的单片式的单面抛光，但也可以是同时对多片进行单面抛光的分批式的单面抛光。
在此，本实施方式所涉及的单面抛光方法包括：第1抛光工序(图3(A),(B))，根据关于按压硅晶圆W的加压力以及硅晶圆W与所述旋转平台的相对速度的第1抛光条件，进行硅晶圆W的所述单面的抛光；及第2抛光工序(图3(C)，(D))，在该第1抛光工序之后，根据改变所述第1抛光条件中的加压力及所述相对速度中的至少一个的第2抛光条件，进行硅晶圆W的所述单面的抛光。第1及第2抛光条件与加压力及相对速度有关的原因为，加压力及相对速度尤其分别对硅抛光速率(以下表示为“Si抛光速率”)及氧化硅抛光速率(以下表示为“SiO2抛光速率”)有影响。另外，“SiO2”的记载并非要指定化学计量的成分的成分比，而是方便地表示能够根据通常的自然氧化而在硅表面形成的氧化硅，以下也同。
而且，本实施方式中的重点在于，基于第1抛光条件的SiO2抛光速率相对于Si抛光速率的抛光速率比(以下表示为“SiO2/Si抛光速率比”)大于基于后续的第2抛光条件的SiO2/Si抛光速率比。经过上述工序，能够大幅改善抛光后的硅晶圆表面中的台阶差状微小缺陷的发生率。以下针对各工序进行说明。
第1抛光工序(图3(A),(B))中，进行硅晶圆W的单面的抛光。在第1抛光工序中，将抛光硅晶圆W时的关于按压硅晶圆W的加压力以及硅晶圆W与旋转平台的相对速度的抛光条件设为第1抛光条件。该第1抛光工序是以对氧化硅膜20进行抛光去除为主目的的抛光。将上述第1抛光条件的细节，在下文中与第2抛光条件一并说明。另外，在图1的单面抛光装置100的例中，相对速度根据旋转平台140的旋转速度及通过抛光头120产生的的硅晶圆W的旋转速度而定，只要改变至少其中任一个的转速，则相对速度也会改变。同样地，在分批式的单面抛光装置中，相对速度也是根据据抛光头及旋转平台的旋转速度而定。
另外，在第1抛光条件中，除了上述的加压力及相对速度之外，还可以包括抛光浆的种类(粒径、浓度、pH等)及其供给温度、以及抛光布的材质、开孔径及开口率等。第2抛光条件也与第1抛光条件相同，作为抛光条件除了加压力及相对速度之外，还能够包括抛光浆的种类及其供给温度、以及抛光布的材质、开孔径及开口率等。
第2抛光工序(图3(C),(D))中，接着第1抛光工序继续进行硅晶圆W的单面的抛光。该第2抛光工序为，以对已去除氧化硅膜20之后的裸硅10进行抛光为主目的的抛光。在此，如上所述，使基于第1抛光条件的SiO2/Si抛光速率比大于基于第2抛光条件的SiO2/Si抛光速率比。换言之，使基于第2抛光条件的SiO2/Si抛光速率比小于第1抛光条件的SiO2/Si抛光速率比。
在此，利用图3～图6，对在本实施方式中，如上述那样使基于第1抛光条件的SiO2/Si抛光速率比大于基于第2抛光条件的SiO2/Si抛光速率比的技术意义进行说明。如图3(A)～(D)所示，在本实施方式中，根据第1抛光工序对氧化硅膜20进行抛光之后，再根据第2抛光工序对裸硅10进行抛光，因此能够大幅改善台阶差状微小缺陷的发生率。如以下说明，通过与图4(A)～(C)所示的现有技术中的单面抛光方法进行对比，能够更明确的了解该作用效果。
在现有技术中的单面抛光方法中，在不改变SiO2/Si抛光速率比的情况下对硅晶圆W进行单面抛光。在图4(A)～(C)中示意地表示其抛光过程。在现有技术中，不重视台阶差状微小缺陷的发生，而仅注重裸硅10的抛光，因此，在维持SiO2/Si抛光速率比为一定的状态下进行单面抛光。在此，在现有技术的抛光条件中，通常是SiO2/Si抛光速率比较小。在现有技术中，如图4(B)所示，若发生氧化硅膜20B及裸硅10在抛光侧的面内混合在一起的情况(图4(B))，则在以后的抛光中，在对残存的氧化硅膜20B进行抛光去除的同时，在氧化硅膜20B已经被抛光去除的部分D1迅速的进行裸硅的抛光。其结果为，该部分成为台阶差状微小缺陷D2。另外，这种台阶差状微小缺陷D2能够利用市面上的晶圆表面检查装置，根据DIC法而检测。
在此，图5(A)为表示在规定的单面抛光装置中，仅改变加压力的情况下，相对于加压力的抛光速率的曲线图的一例，硅晶圆与旋转平台的相对速度等的加压力以外的抛光条件设为相同。另外，横轴为任意单位(A.U.)。加压力越小，则SiO2抛光速率及Si抛光速率同时趋于变小，加压力越大，则SiO2抛光速率及Si抛光速率同时趋于变大。而且，由图5(A)可知，两者的SiO2抛光速率及Si抛光速率的变化率不同，加压力越低则两者的抛光速率越接近，因此加压力越低，则SiO2/Si抛光速率比趋于变大。认为这是因为，加压力越小，则对化学抛光作用的贡献就越小。
另外，图5(B)为表示在上述单面抛光装置中，仅改变相对速度的情况下，相对于硅晶圆与旋转平台的相对速度的抛光速率的曲线图的一例，加压力等的相对速度以外的抛光条件设为相同。另外，与图5(A)相同，横轴为任意单位(A.U.)。相对速度越慢，则SiO2抛光速率及Si抛光速率同时变小，相对速度越快，则SiO2抛光速率及Si抛光速率同时变大。而且，两者的SiO2抛光速率及Si抛光速率的变化率不同。该点与图5(A)相同，但相对速度越快，则两者的抛光速率越接近，因此相对速度越快，则SiO2/Si抛光速率比会越大。这是因为，相对速度越慢，则机械抛光作用的贡献越小。
如上述，在规定的抛光条件之下，分别单独确定SiO2抛光速率及Si抛光速率，SiO2/Si抛光速率比也单独确定。因此，利用图6所示的曲线图，对台阶差状微小缺陷的发生率(发生频率)与第1抛光条件之间的关系进行说明。图6中的各区域所示的数值，表示在规定阈值(例如90％)的概率下，发生台阶差状微小缺陷的缺陷的数量。“0个”是指在上述规定阈值的概率下，不发生台阶差状微小缺陷。如图6所示，Si抛光速率越大，且SiO2抛光速率越小，则台阶差状微小缺陷的发生率越高。并认为除了加压力及相对速度以外，SiO2抛光速率及Si抛光速率可以分别通过单面抛光装置的规格、抛光垫的材料、及硅晶圆的种类等而大幅改变，但台阶差状微小缺陷的发生率很大程度上依赖于SiO2/Si抛光速率比。因此，本发明人等着眼于SiO2/Si抛光速率比，想到使基于第1抛光条件的SiO2/Si抛光速率比大于基于第2抛光条件的SiO2/Si抛光速率比，并以实验验明其效果。
以上，在本实施方式中，使基于第1抛光条件的SiO2/Si抛光速率比大于基于第2抛光条件的SiO2/Si抛光速率比，在该条件下，根据第1抛光工序(图3(A),(B))，进行以抛光去除氧化硅膜20为目的的抛光，再根据第2抛光工序(图3(C),(D))，进行对已去除氧化硅膜20之后的裸硅10的抛光。因此，能够使台阶差状微小缺陷的发生率相比现有技术大幅改善。
由该技术意义的观点而言，优选为进行第1抛光工序直到至少去除氧化硅膜20。如图3(A)、(B)所示，在此所说的去除氧化硅膜20是指，去除覆盖裸硅10的主表面的部分的氧化硅膜20，当然可以了解到，这并不表示包括去除裸硅10的侧面的氧化硅膜20A。
为了进行第1抛光工序直到去除所述氧化硅膜20，例如，能够通过预先准备与硅晶圆W同种类的硅晶圆，测定至完全去除氧化硅膜为止的时间，并在该时间(或者在该时间加上规定时间)内进行第1抛光工序。另外，也可以利用驱动单面抛光装置中的旋转平台或抛光头的马达的扭矩等检测氧化硅膜的去除，并在该检测之后进行第2工序。当然，在本实施方式中，仅通过根据需要适当设定进行第1抛光工序的时间，就能够使台阶差状微小缺陷的发生率相比现有技术大幅改善。
另外，优选为基于第1抛光条件的SiO2/Si抛光速率比为0.5以上，可以使SiO2/Si抛光速率比更大。在这种情况下，能够明显降低台阶差状微小缺陷发生的频率。对SiO2/Si抛光速率比的上限不加以限制。
另一方面，优选基于第2抛光条件的SiO2/Si抛光速率比小于0.5。能够考虑硅晶圆的平坦性及形状，并在该范围内适当设定SiO2/Si抛光速率比。
另外，只要是块状的硅基板表面自然氧化形成氧化硅膜的硅晶圆，本发明能够适用于任意的硅晶圆，对硅晶圆的尺寸及厚度不加任何限制。
另外，在第1抛光工序与第2抛光工序之间，也可以将用于改变抛光条件的单面抛光的中断工序包含于本实施方式中，也可以一边逐渐改变抛光条件，一边进行单面抛光的抛光条件调整工序包含于本实施方式中。
另外，单面抛光结束后，可以用纯净水等进行清洗工序。
本实施方式所涉及的单面抛光方法，特别适用于使用绒面材料等的比较软质的抛光布进行单面抛光的精抛。
另外，本说明书中提到的“相同”或者“同种类”，并不是指数学意义上的严格的相等，而是理所当然的包含硅晶圆的制造工序上产生的不可避免的误差，以及在发挥本发明的作用效果的范围内容许的误差。例如，本发明中包含1％左右的误差。
实施例
以下，利用实施例对本发明进行更详细的说明，但本发明并不受以下实施例的任何限定。
(预备实验例)
准备多个直径300mm、总厚度775μm(其中，自然氧化膜的厚度：1nm)的同种类的硅晶圆，将绒面材料的抛光布设置在平台的表面，一边供给碱性抛光液作为抛光浆，一边利用分批式的单面抛光装置进行了基于化学机械抛光的精抛。另外，使抛光头及旋转平台的转速相同，并使其沿相同方向旋转。然后，仅将硅晶圆按压在旋转平台时的加压力(g/cm2)以及抛光头及旋转平台的转速(rpm)按照以下条件进行了改变。即，在单面抛光装置100中，使抛光头及旋转平台的转速(rpm)为16,24,43,55，在各转速下，将加压力(g/cm2)改变为50,60,100,150,200。然后，根据抛光的消除量分别求出SiO2抛光速率及Si抛光速率(nm/s)。根据如此求出的SiO2抛光速率及Si抛光速率求出SiO2/Si抛光速率比。将结果示于图7。
(实施例1)
对于与在预备实验例中所使用的硅晶圆同种类的硅晶圆，根据下述表1所示的抛光条件进行了第1抛光工序及第2抛光工序。然后，在第2抛光工序后，用纯净水进行了抛光后的硅晶圆的清洗工序。其他条件与预备实验例相同，进行了100片硅晶圆的单面抛光。另外，表1中，将SiO2/Si抛光速率比简单记载为“抛光速率比”。并且，第1抛光工序中的SiO2抛光速率为1nm/min，因此可以认为根据60秒的抛光移除全部的氧化硅膜。另外，在第1抛光工序与第2抛光工序中的SiO2/Si抛光速率比不相同，但在第1抛光工序中为低加压且高速旋转、第2抛光工序中为高加压且低速旋转，因此在两抛光工序中的SiO2抛光速率为同等程度。
[表1]
(现有例1)
不进行实施例1中的第1抛光工序，将抛光条件设为如表1所记载的那样，除此以外与实施例1相同，进行了100片硅晶圆的单面抛光。
(实施例2)
改变实施例1中的第1抛光工序的旋转速度并将SiO2/Si抛光速率比设为0.3，除此以外与实施例1相同，进行了100片硅晶圆的单面抛光。
(实施例3)
改变实施例1中的第1抛光工序的旋转速度并将SiO2/Si抛光速率比设为0.1，除此以外与实施例1相同，进行了100片硅晶圆的单面抛光。
(评价)
利用晶圆表面检查装置(Surfscan SP2；KLA-Tencor Corporation制造)，根据DIC模式(基于DIC法的测定模式)，测定了实施例1及现有例1中的各个硅晶圆的抛光后的表面。在测定时，将凹凸形状的台阶差状微小缺陷的高度阈值设定为3.4nm，求出超过该阈值的台阶差状微小缺陷的数量。如此，在实施例1和现有例1中确认到根据DIC法检测出的缺陷数量为0个的硅晶圆的片数。在实施例1中，在100片中的93片中未确认到台阶差状微小缺陷的发生，另一方面，在现有例1中，在100片中的61片中未确认到台阶差状微小缺陷的发生。即，在实施例1中的台阶差状缺陷的发生率为7％，在现有例1中的台阶差状缺陷的发生率为39％。针对实施例2、3，也与实施例1相同，确认缺陷数量为0个的硅晶圆的片数，并求出初台阶差状缺陷的发生率。将结果显示于下述表2。另外，在现有例1中，不区分第1抛光工序与第2抛光工序，而是以一定的SiO2/Si抛光速率比进行了单面抛光，但在表2中表示为第1抛光工序的抛光速率。
[表2]
根据以上的结果确认到，通过进行了SiO2/Si抛光速率比大于后续的第2抛光工序中的SiO2/Si抛光速率比的第1抛光工序，其台阶差状缺陷的发生率相比现有技术有大幅改善。尤其是，在将第1抛光工序中的SiO2/Si抛光速率比设为0.5的实施例1中，能够确认到其改善效果显著。
产业上的可利用性
根据本发明，能够提供能够大幅改善台阶差状微小缺陷的发生率的硅晶圆的单面抛光方法。
附图标记说明
10-裸硅,20-氧化硅膜,100-单面抛光装置,120-抛光头,130-抛光布,140-旋转平台,W-半导体晶圆(硅晶圆)。

Claims (4)

1.一种硅晶圆的单面抛光方法，其是用抛光头把持在裸硅表面形成有氧化硅膜的硅晶圆，一边使所述硅晶圆在贴附了抛光布的旋转平台上旋转一边对其进行按压，从而抛光所述硅晶圆的所述旋转平台侧的单面，所述硅晶圆的单面抛光方法的特征在于，包括：
第1抛光工序，根据关于按压所述硅晶圆的加压力以及所述硅晶圆和所述旋转平台的相对速度的第1抛光条件，进行所述硅晶圆的所述单面的抛光；及
第2抛光工序，在该第1抛光工序之后，根据改变所述第1抛光条件中的所述加压力及所述相对速度中的至少一个的第2抛光条件，进行所述硅晶圆的所述单面的抛光，
基于所述第1抛光条件的氧化硅抛光速率相对于硅抛光速率的抛光速率比大于基于所述第2抛光条件的氧化硅抛光速率相对于硅抛光速率的抛光速率比。
2.根据权利要求1所述的硅晶圆的单面抛光方法，其中，
进行所述第1抛光工序直到至少去除所述氧化硅膜。
3.根据权利要求1或2所述的硅晶圆的单面抛光方法，其中，
基于所述第1抛光条件的所述抛光速率比为0.5以上。
4.根据权利要求1～3中任一项所述的硅晶圆的单面抛光方法，其中，
基于所述第2抛光条件的所述抛光速率比小于0.5。
CN201680081068.4A 2016-02-03 2016-12-02 硅晶圆的单面抛光方法 Active CN108885982B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016018759A JP6418174B2 (ja) 2016-02-03 2016-02-03 シリコンウェーハの片面研磨方法
JP2016-018759 2016-02-03
PCT/JP2016/085929 WO2017134919A1 (ja) 2016-02-03 2016-12-02 シリコンウェーハの片面研磨方法

Publications (2)

Publication Number Publication Date
CN108885982A true CN108885982A (zh) 2018-11-23
CN108885982B CN108885982B (zh) 2022-11-22

Family

ID=59499507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680081068.4A Active CN108885982B (zh) 2016-02-03 2016-12-02 硅晶圆的单面抛光方法

Country Status (7)

Country Link
US (1) US11628534B2 (zh)
JP (1) JP6418174B2 (zh)
KR (1) KR102102719B1 (zh)
CN (1) CN108885982B (zh)
DE (1) DE112016006354B4 (zh)
TW (1) TWI619159B (zh)
WO (1) WO2017134919A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7092092B2 (ja) 2019-05-09 2022-06-28 信越半導体株式会社 片面研磨方法
CN111993265B (zh) * 2020-08-28 2021-11-26 上海华力微电子有限公司 判断研磨头的胶膜是否扭曲的方法
US20220281070A1 (en) * 2021-03-03 2022-09-08 Applied Materials, Inc. Slurry-based temperature control for cmp

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242090A (ja) * 1997-02-28 1998-09-11 Toshiba Corp 半導体ウエハの研磨方法および研磨装置
CN101456150A (zh) * 2007-12-11 2009-06-17 上海华虹Nec电子有限公司 化学机械抛光方法
CN101656195A (zh) * 2008-08-22 2010-02-24 北京有色金属研究总院 大直径硅片的制造方法
US20100090314A1 (en) * 2007-02-20 2010-04-15 Shin-Etsu Handotai Co., Ltd. Final polishing method for silicon single crystal wafer and silicon single crystal wafer
JP2011042536A (ja) * 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法
CN103084972A (zh) * 2011-10-27 2013-05-08 罗门哈斯电子材料Cmp控股股份有限公司 一种抛光基材的方法
CN103659468A (zh) * 2013-12-09 2014-03-26 天津中环领先材料技术有限公司 一种减少单晶硅晶圆抛光片化学灼伤的有蜡抛光方法
CN104416466A (zh) * 2013-08-26 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种用于化学机械抛光工艺的抛光垫修整方法
CN104802071A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315665A (ja) * 1999-04-29 2000-11-14 Ebara Corp 研磨方法及び装置
JP3916375B2 (ja) * 2000-06-02 2007-05-16 株式会社荏原製作所 ポリッシング方法および装置
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
US6790768B2 (en) * 2001-07-11 2004-09-14 Applied Materials Inc. Methods and apparatus for polishing substrates comprising conductive and dielectric materials with reduced topographical defects
JP2005203729A (ja) * 2003-12-19 2005-07-28 Ebara Corp 基板研磨装置
JP3917593B2 (ja) * 2004-02-05 2007-05-23 株式会社東芝 半導体装置の製造方法
JP2005277130A (ja) * 2004-03-25 2005-10-06 Fujitsu Ltd 半導体装置の製造方法
JP2008036783A (ja) * 2006-08-08 2008-02-21 Sony Corp 研磨方法および研磨装置
JP2008091594A (ja) 2006-10-02 2008-04-17 Sumitomo Electric Ind Ltd 半導体ウエハの枚葉研磨装置
JP2010540265A (ja) * 2007-10-05 2010-12-24 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 複合スラリーによるサファイアの研磨
CN101417407B (zh) * 2007-10-25 2011-10-05 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
JP4990300B2 (ja) * 2009-01-14 2012-08-01 パナソニック株式会社 半導体装置の製造方法
TWI498954B (zh) 2009-08-21 2015-09-01 Sumco Corp 磊晶矽晶圓的製造方法
JP5649417B2 (ja) * 2010-11-26 2015-01-07 株式会社荏原製作所 固定砥粒を有する研磨テープを用いた基板の研磨方法
JP6244962B2 (ja) 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
WO2016006553A1 (ja) * 2014-07-09 2016-01-14 日立化成株式会社 Ｃｍｐ用研磨液及び研磨方法
JP6206360B2 (ja) 2014-08-29 2017-10-04 株式会社Sumco シリコンウェーハの研磨方法
JP6421640B2 (ja) * 2015-02-25 2018-11-14 株式会社Sumco 半導体ウェーハの枚葉式片面研磨方法および半導体ウェーハの枚葉式片面研磨装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242090A (ja) * 1997-02-28 1998-09-11 Toshiba Corp 半導体ウエハの研磨方法および研磨装置
US20100090314A1 (en) * 2007-02-20 2010-04-15 Shin-Etsu Handotai Co., Ltd. Final polishing method for silicon single crystal wafer and silicon single crystal wafer
CN101456150A (zh) * 2007-12-11 2009-06-17 上海华虹Nec电子有限公司 化学机械抛光方法
CN101656195A (zh) * 2008-08-22 2010-02-24 北京有色金属研究总院 大直径硅片的制造方法
JP2011042536A (ja) * 2009-08-21 2011-03-03 Sumco Corp エピタキシャルシリコンウェーハの製造方法
CN103084972A (zh) * 2011-10-27 2013-05-08 罗门哈斯电子材料Cmp控股股份有限公司 一种抛光基材的方法
CN104416466A (zh) * 2013-08-26 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种用于化学机械抛光工艺的抛光垫修整方法
CN103659468A (zh) * 2013-12-09 2014-03-26 天津中环领先材料技术有限公司 一种减少单晶硅晶圆抛光片化学灼伤的有蜡抛光方法
CN104802071A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法

Also Published As

Publication number Publication date
KR20180075668A (ko) 2018-07-04
CN108885982B (zh) 2022-11-22
JP6418174B2 (ja) 2018-11-07
TWI619159B (zh) 2018-03-21
DE112016006354T5 (de) 2018-10-11
US11628534B2 (en) 2023-04-18
WO2017134919A1 (ja) 2017-08-10
US20190030676A1 (en) 2019-01-31
TW201735145A (zh) 2017-10-01
JP2017139311A (ja) 2017-08-10
KR102102719B1 (ko) 2020-04-21
DE112016006354B4 (de) 2024-02-15

Similar Documents

Publication Publication Date Title
FR3019076B1 (fr) Feutre de polissage mecano-chimique avec couche de polissage et fenetre
US8748289B2 (en) Method for manufacturing semiconductor device
JP6146213B2 (ja) ワークの両面研磨装置及び両面研磨方法
KR100818683B1 (ko) 경면 면취 웨이퍼, 경면 면취용 연마 클로스 및 경면 면취연마장치 및 방법
CN105252406A (zh) 一种硅片的抛光方法
CN105612605B (zh) 镜面研磨晶圆的制造方法
TWI764920B (zh) 四方形玻璃基板及其製造方法
WO2006046403A1 (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JP5056961B2 (ja) 磁気記録媒体用ガラス基板及びその製造方法
CN108885982A (zh) 硅晶圆的单面抛光方法
JP2006237055A (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
CN107155368A (zh) 硅晶圆的研磨方法
KR102117362B1 (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP2008198906A (ja) シリコンウェーハの製造方法
CN103377960B (zh) 晶圆缺陷检测方法
CN114378645A (zh) 一种高平坦度抛光片的制备工艺
JP2005311246A (ja) 化学機械研磨装置及び化学機械研磨方法
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
JP2002100594A (ja) 平面研磨方法および装置
JP2010238298A (ja) 磁気ディスク用ガラス基板の製造方法
JP2017045990A (ja) ウェハの表面処理装置
JP5250360B2 (ja) 磁気ディスク用ガラス基板の製造方法
KR101297968B1 (ko) 웨이퍼 에지 연마 장치 및 웨이퍼 에지 연마 방법
TW202407790A (zh) 晶圓的單面拋光方法、晶圓的製造方法、及晶圓的單面拋光裝置
TW201513199A (zh) 晶圓硏磨方法以及晶圓硏磨裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant