KR102050646B1 - Copper foil provided with carrier - Google Patents

Copper foil provided with carrier Download PDF

Info

Publication number
KR102050646B1
KR102050646B1 KR1020177011125A KR20177011125A KR102050646B1 KR 102050646 B1 KR102050646 B1 KR 102050646B1 KR 1020177011125 A KR1020177011125 A KR 1020177011125A KR 20177011125 A KR20177011125 A KR 20177011125A KR 102050646 B1 KR102050646 B1 KR 102050646B1
Authority
KR
South Korea
Prior art keywords
layer
resin
carrier
copper foil
copper
Prior art date
Application number
KR1020177011125A
Other languages
Korean (ko)
Other versions
KR20170046822A (en
Inventor
미치야 고히키
도모타 나가우라
가즈히코 사카구치
도루 지바
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=50278311&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR102050646(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170046822A publication Critical patent/KR20170046822A/en
Application granted granted Critical
Publication of KR102050646B1 publication Critical patent/KR102050646B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Abstract

파인 피치 형성에 적합한 캐리어 부착 동박을 제공한다. 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Rz 는 비접촉식 조도계로 측정하여 1.6 ㎛ 이하인 캐리어 부착 동박.The copper foil with a carrier suitable for fine pitch formation is provided. The copper foil with a carrier which has a copper foil carrier, the peeling layer laminated | stacked on the copper foil carrier, and the ultra-thin copper layer laminated | stacked on the peeling layer, an ultrathin copper layer is roughened, and Rz of the ultrathin copper layer surface is a non-contact roughness meter. Copper foil with a carrier measured and 1.6 micrometers or less.

Description

캐리어 부착 동박{COPPER FOIL PROVIDED WITH CARRIER}Copper foil with suitcase {COPPER FOIL PROVIDED WITH CARRIER}

본 발명은 캐리어 부착 동박에 관한 것이다. 보다 상세하게는, 본 발명은 프린트 배선판의 재료로서 사용되는 캐리어 부착 동박에 관한 것이다.The present invention relates to a copper foil with a carrier. More specifically, this invention relates to the copper foil with a carrier used as a material of a printed wiring board.

프린트 배선판은 동박에 절연 기판을 접착시켜 구리 피복 적층판으로 한 후에, 에칭에 의해 동박면에 도체 패턴을 형성한다는 공정을 거쳐 제조되는 것이 일반적이다. 최근 전자 기기의 소형화, 고성능화 요구의 증대에 수반하여 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전되어, 프린트 배선판에 대해 도체 패턴의 미세화 (파인 피치화) 나 고주파 대응 등이 요구되고 있다.A printed wiring board is generally manufactured by adhering an insulated substrate to copper foil, making it a copper clad laminated board, and forming a conductor pattern on the copper foil surface by etching. In recent years, with the increase in the demand for miniaturization and high performance of electronic devices, high-density mounting of high-frequency components and high frequency of signals have been advanced, and the printed circuit board has been required to have finer conductor patterns (fine pitch) and higher frequency.

파인 피치화에 대응하여, 최근에는 두께 9 ㎛ 이하, 나아가서는 두께 5 ㎛ 이하의 동박이 요구되고 있지만, 이와 같은 극박의 동박은 기계적 강도가 낮아 프린트 배선판의 제조시에 깨지거나, 주름이 발생하거나 하기 쉽기 때문에, 두께가 있는 금속박을 캐리어로서 이용하고, 이것에 박리층을 개재하여 극박 구리층을 전착시킨 캐리어 부착 동박이 등장하고 있다. 극박 구리층의 표면을 절연 기판에 첩합 (貼合) 하여 열 압착 후, 캐리어는 박리층을 개재하여 박리 제거된다. 노출한 극박 구리층 상에 레지스트로 회로 패턴을 형성한 후에, 극박 구리층을 황산-과산화수소계의 에천트로 에칭 제거하는 수법 (MSAP:Modified-Semi-Additive-Process) 에 의해 미세 회로가 형성된다.In response to fine pitching, copper foils having a thickness of 9 μm or less, and even 5 μm or less in recent years have been required. However, such ultra-thin copper foils have low mechanical strength and are cracked or wrinkled during manufacture of printed wiring boards. Since it is easy to carry out, the copper foil with a carrier which electrodeposited the ultra-thin copper layer through the peeling layer using the metal foil with a thickness as a carrier has emerged. After bonding the surface of an ultra-thin copper layer to an insulated substrate, and carrying out thermocompression bonding, the carrier is peeled off through a peeling layer. After forming a circuit pattern with a resist on the exposed ultra-thin copper layer, a microcircuit is formed by the method (MSAP: Modified-Semi-Additive-Process) which etchant removes an ultra-thin copper layer with the sulfuric acid-hydrogen peroxide type | system | group etchant.

여기서, 수지와의 접착면이 되는 캐리어 부착 동박의 극박 구리층의 표면에 대해서는, 주로, 극박 구리층과 수지 기재의 박리 강도가 충분한 것, 그리고 그 박리 강도가 고온 가열, 습식 처리, 납땜, 약품 처리 등의 후에도 충분히 유지되고 있는 것이 요구된다. 극박 구리층과 수지 기재 사이의 박리 강도를 높이는 방법으로는, 일반적으로, 표면의 프로파일 (요철, 거칠기) 을 크게 한 극박 구리층 상에 다량의 조화 (粗化) 입자를 부착시키는 방법이 대표적이다.Here, about the surface of the ultra-thin copper layer of the copper foil with a carrier used as the adhesive surface with resin, the thing with sufficient peeling strength of an ultrathin copper layer and a resin base material, and the peeling strength are high temperature heating, a wet process, soldering, chemicals It is desired to be sufficiently maintained even after the treatment or the like. As a method of increasing the peeling strength between an ultra-thin copper layer and a resin base material, generally, the method of attaching a large amount of roughening particle | grains on the ultra-thin copper layer which enlarged the surface profile (unevenness | corrugation, roughness) is typical. .

그러나, 프린트 배선판 중에서도 특히 미세한 회로 패턴을 형성할 필요가 있는 반도체 패키지 기판에, 이와 같은 프로파일 (요철, 거칠기) 이 큰 극박 구리층을 사용하면, 회로 에칭시에 불필요한 구리 입자가 남아 버려, 회로 패턴 사이의 절연 불량 등의 문제가 발생한다.However, when the ultra-thin copper layer with such a large profile (concave-convex, roughness) is used for the semiconductor package substrate which needs to form especially a fine circuit pattern among printed wiring boards, an unnecessary copper particle remains at the time of circuit etching, and a circuit pattern Problems such as poor insulation between them occur.

이 때문에, WO2004/005588호 (특허문헌 1) 에서는, 반도체 패키지 기판을 비롯한 미세 회로 용도의 캐리어 부착 동박으로서, 극박 구리층의 표면에 조화 처리를 실시하지 않은 캐리어 부착 동박을 사용하는 것이 시도되고 있다. 이와 같은 조화 처리를 실시하지 않은 극박 구리층과 수지의 밀착성 (박리 강도) 은, 그 낮은 프로파일 (요철, 조도, 거칠기) 의 영향으로 일반적인 프린트 배선판용 동박과 비교하면 저하되는 경향이 있다. 그 때문에, 캐리어 부착 동박에 대해 추가적인 개선이 요구되고 있다.For this reason, in WO2004 / 005588 (Patent Document 1), as a copper foil with a carrier for fine circuit applications including a semiconductor package substrate, it has been attempted to use a copper foil with a carrier which has not been subjected to a roughening treatment on the surface of an ultrathin copper layer. . The adhesiveness (peel strength) of the ultrathin copper layer and the resin which has not been subjected to such a roughening treatment tends to be lowered compared to a general copper foil for a printed wiring board under the influence of its low profile (unevenness, roughness, roughness). Therefore, further improvement is calculated | required about the copper foil with a carrier.

그래서, 일본 공개특허공보 2007-007937호 (특허문헌 2) 및 일본 공개특허공보 2010-006071호 (특허문헌 3) 에서는, 캐리어가 부착된 극박 동박의 폴리이미드계 수지 기판과 접촉 (접착) 하는 면에, Ni 층 또는/및 Ni 합금층을 형성하는 것, 크로메이트층을 형성하는 것, Cr 층 또는/및 Cr 합금층을 형성하는 것, Ni 층과 크로메이트층을 형성하는 것, Ni 층과 Cr 층을 형성하는 것이 기재되어 있다. 이들 표면 처리층을 형성함으로써, 폴리이미드계 수지 기판과 캐리어가 부착된 극박 동박의 밀착 강도를 조화 처리없이, 또는 조화 처리의 정도를 저감 (미세화) 하면서 원하는 접착 강도를 얻고 있다. 또한, 실란 커플링제로 표면 처리하거나, 방청 처리를 실시하거나 하는 것도 기재되어 있다.So, in Unexamined-Japanese-Patent No. 2007-007937 (patent document 2) and Unexamined-Japanese-Patent No. 2010-006071 (patent document 3), the surface which contacts (adheses) with the polyimide resin substrate of the ultra-thin copper foil with a carrier. Forming Ni layer or / and Ni alloy layer, forming chromate layer, forming Cr layer or / and Cr alloy layer, forming Ni layer and chromate layer, Ni layer and Cr layer Forming is described. By providing these surface treatment layers, the desired adhesive strength is obtained, without adjusting the adhesion strength of a polyimide-type resin substrate and the ultra-thin copper foil with a carrier, without reducing roughening process (fineness). Moreover, it also describes surface-treating with a silane coupling agent, or performing antirust process.

WO2004/005588호WO2004 / 005588 일본 공개특허공보 2007-007937호Japanese Unexamined Patent Publication No. 2007-007937 일본 공개특허공보 2010-006071호Japanese Unexamined Patent Publication No. 2010-006071

캐리어 부착 동박의 개발에 있어서는, 지금까지 극박 구리층과 수지 기재의 박리 강도를 확보하는 것에 중점이 놓여 있었다. 그 때문에, 파인 피치화에 관해서는 아직 충분한 검토가 이루어져 있지 않아, 여전히 개선의 여지가 남아 있다. 그래서, 본 발명은 파인 피치 형성에 적합한 캐리어 부착 동박을 제공하는 것을 과제로 한다. 구체적으로는, 지금까지의 MSAP 로 형성할 수 있는 한계라고 생각되고 있던 L/S = 20 ㎛/20 ㎛ 보다 미세한 배선을 형성 가능한 캐리어 부착 동박을 제공하는 것을 과제로 한다.In the development of the copper foil with a carrier, the emphasis has been placed on securing the peel strength of the ultra-thin copper layer and the resin substrate until now. For this reason, the fine pitch has not been sufficiently studied yet, and there is still room for improvement. Then, this invention makes it a subject to provide the copper foil with a carrier suitable for fine pitch formation. Specifically, the object of the present invention is to provide a copper foil with a carrier capable of forming a finer wiring than L / S = 20 μm / 20 μm, which is considered to be a limit that can be formed by conventional MSAP.

상기 목적을 달성하기 위해서, 본 발명자들은 예의 연구를 거듭한 결과, 극박 구리층의 표면을 저조도화하고, 또한, 극박 구리층에 미세 조화 입자를 형성함으로써, 균일하고 또한 저조도의 조화 처리면을 형성하는 것이 가능해지는 것을 알아내었다. 그리고, 당해 캐리어 부착 동박은 파인 피치 형성에 매우 효과적인 것을 알아내었다.In order to achieve the above object, the present inventors have intensively studied, and as a result, the surface of the ultrathin copper layer is lowered, and by forming fine roughened particles in the ultrathin copper layer, a uniform and low roughness roughened surface is formed. Found out it was possible to do. And it discovered that the said copper foil with a carrier was very effective for fine pitch formation.

본 발명은 상기 지견을 기초로 하여 완성한 것이며, 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Rz 는 비접촉식 조도계로 측정하여 1.6 ㎛ 이하인 캐리어 부착 동박이다.This invention was completed based on the said knowledge, In one side, it is ultra-thin copper as a copper foil with a copper foil carrier, the peeling layer laminated | stacked on the copper foil carrier, and the ultra-thin copper layer laminated | stacked on the peeling layer. The layer is roughened, and Rz on the surface of the ultrathin copper layer is a copper foil with a carrier of 1.6 µm or less measured by a noncontact roughness meter.

본 발명은 다른 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Ra 는 비접촉식 조도계로 측정하여 0.3 ㎛ 이하인 캐리어 부착 동박이다.This invention is another one side WHEREIN: The copper foil with a carrier provided with the copper foil carrier, the peeling layer laminated | stacked on the copper foil carrier, and the ultra-thin copper layer laminated | stacked on the peeling layer, The ultra-thin copper layer is roughly processed, and is ultra-thin Ra of the copper layer surface is copper foil with a carrier which is 0.3 micrometers or less measured by the non-contact roughness meter.

본 발명은 또 다른 일측면에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 Rt 는 비접촉식 조도계로 측정하여 2.3 ㎛ 이하인 캐리어 부착 동박이다.This invention is another one side. WHEREIN: As a copper foil with a carrier provided with the copper foil carrier, the peeling layer laminated | stacked on the copper foil carrier, and the ultra-thin copper layer laminated | stacked on the peeling layer, an ultra-thin copper layer is roughening-processed, Rt of the ultra-thin copper layer surface is copper foil with a carrier which is 2.3 micrometers or less measured by the non-contact roughness meter.

본 발명에 관련된 캐리어 부착 동박의 일 실시형태에 있어서는, 극박 구리층 표면의 Rz 는 비접촉식 조도계로 측정하여 1.4 ㎛ 이하이다.In one Embodiment of the copper foil with a carrier which concerns on this invention, Rz of the ultra-thin copper layer surface is 1.4 micrometers or less measured by the non-contact roughness meter.

본 발명에 관련된 캐리어 부착 동박의 다른 일 실시형태에 있어서는, 극박 구리층 표면의 Ra 는 비접촉식 조도계로 측정하여 0.25 ㎛ 이하이다.In another embodiment of the copper foil with a carrier according to the present invention, Ra on the surface of the ultrathin copper layer is measured by a non-contact roughness meter and is 0.25 µm or less.

본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서는, 극박 구리층 표면의 Rt 는 비접촉식 조도계로 측정하여 1.8 ㎛ 이하이다.In another embodiment of the copper foil with a carrier according to the present invention, Rt on the surface of the ultrathin copper layer is 1.8 µm or less as measured by a non-contact roughness meter.

본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면은 Ssk 가 -0.3 ∼ 0.3 이다.In another embodiment of the copper foil with a carrier according to the present invention, the ultrathin copper layer surface has an Ssk of −0.3 to 0.3.

본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면은 Sku 가 2.7 ∼ 3.3 이다.In another one Embodiment of the copper foil with a carrier which concerns on this invention, Sku is 2.7-3.3 on the ultra-thin copper layer surface.

본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 처리되어 있고, 극박 구리층 표면의 표면적비가 1.05 ∼ 1.5 이다.In another embodiment of the copper foil with a carrier according to the present invention, there is provided an ultrathin copper layer as a copper foil with a carrier, a peeling layer laminated on the copper foil carrier, and an ultrathin copper layer laminated on the peeling layer. Silver roughening process is carried out and the surface area ratio of the ultra-thin copper layer surface is 1.05-1.5.

본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면의 표면적비가 1.05 ∼ 1.5 이다.In another embodiment of the copper foil with a carrier according to the present invention, the surface area ratio of the ultrathin copper layer surface is 1.05 to 1.5.

본 발명에 관련된 캐리어 부착 동박의 또 다른 일 실시형태에 있어서, 극박 구리층 표면의 면적 66524 ㎛2 당 체적이 300000 ㎛3 이상이다.In another one Embodiment of the copper foil with a carrier which concerns on this invention, the volume per area 66524 micrometer <2> of the ultra-thin copper layer surface is 300000 micrometer <3> or more.

본 발명은 또 다른 일측면에 있어서, 본 발명에 관련된 캐리어 부착 동박을 사용하여 제조한 구리 피복 적층판이다.This invention is another one side. WHEREIN: It is the copper clad laminated board manufactured using the copper foil with a carrier which concerns on this invention.

본 발명은 또 다른 일측면에 있어서, 본 발명에 관련된 캐리어 부착 동박을 사용하여 제조한 프린트 배선판이다.This invention is another one side. WHEREIN: It is the printed wiring board manufactured using the copper foil with a carrier which concerns on this invention.

본 발명은 또 다른 일측면에 있어서, 캐리어 부착 동박을 사용하여 제조한 프린트 회로판이다.This invention is another one side. WHEREIN: It is the printed circuit board manufactured using the copper foil with a carrier.

본 발명은 또 다른 일측면에 있어서,In another aspect of the present invention,

본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, The process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, After laminating | stacking the said copper foil with a carrier and an insulated substrate, a copper clad laminated board is formed through the process of peeling the carrier of the said copper foil with a carrier,

그 후, 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법이다.Then, it is a manufacturing method of the printed wiring board containing the process of forming a circuit by any method of the semiadditive method, the subtractive method, the partly additive method, or the modified semiadditive method.

본 발명에 관련된 캐리어 부착 동박은 파인 피치 형성에 적합하고, 예를 들어, MSAP 공정으로 형성할 수 있는 한계라고 생각되고 있던 L/S = 20 ㎛/20 ㎛ 보다 미세한 배선, 예를 들어 L/S = 15 ㎛/15 ㎛ 의 미세한 배선을 형성하는 것이 가능해진다.The copper foil with a carrier which concerns on this invention is suitable for fine pitch formation, For example, wiring finer than L / S = 20 micrometer / 20 micrometer which was considered the limit which can be formed by MSAP process, for example, L / S It is possible to form a fine wiring of = 15 µm / 15 µm.

도 1 은, 실시예 1 및 실시예 2 에 있어서의 극박 구리층 M 면의 SEM 사진이다.
도 2 의 A ∼ C 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 회로 도금·레지스트 제거까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 3 의 D ∼ F 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 수지 및 2 층째 캐리어 부착 동박 적층으로부터 레이저 구멍 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 4 의 G ∼ I 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 비아 필 형성부터 1 층째의 캐리어 박리까지의 공정에 있어서의 배선판 단면의 모식도이다.
도 5 의 J ∼ K 는, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예에 관련된, 플래시 에칭부터 범프·구리 필러 형성까지의 공정에 있어서의 배선판 단면의 모식도이다.
1 is an SEM photograph of the ultrathin copper layer M surface in Example 1 and Example 2. FIG.
2: C is a schematic diagram of the wiring board cross section in the process to circuit plating and resist removal concerning the specific example of the manufacturing method of the printed wiring board using the copper foil with a carrier of this invention.
3: F is a schematic diagram of the wiring board cross section in the process from resin and copper foil laminated with a 2nd layer carrier to laser hole formation which concerns on the specific example of the manufacturing method of the printed wiring board using the copper foil with a carrier of this invention. .
FIG. 4: GI is a schematic diagram of the wiring board cross section in the process from via fill formation to 1st layer carrier peeling which concerns on the specific example of the manufacturing method of the printed wiring board using the copper foil with a carrier of this invention.
J-K of FIG. 5 is a schematic diagram of the wiring board cross section in the process from flash etching to bump copper filler formation which concerns on the specific example of the manufacturing method of the printed wiring board using the copper foil with a carrier of this invention.

<1. 캐리어><1. Carrier

본 발명에 이용할 수 있는 캐리어로는 동박을 사용한다. 캐리어는 전형적으로는 압연 동박이나 전해 동박의 형태로 제공된다. 일반적으로는, 전해 동박은 황산구리 도금욕으로부터 티탄이나 스테인리스의 드럼 상에 구리를 전해 석출하여 제조되고, 압연 동박은 압연 롤에 의한 소성 가공과 열 처리를 반복해서 제조된다. 동박의 재료로는 터프 피치 구리나 무산소 구리와 같은 고순도의 구리 외에, 예를 들어 Sn 함유 구리, Ag 함유 구리, Cr, Zr 또는 Mg 등을 첨가한 구리 합금, Ni 및 Si 등을 첨가한 콜슨계 구리 합금과 같은 구리 합금도 사용 가능하다. 또한, 본 명세서에 있어서 용어 「동박」 을 단독으로 사용했을 때에는 구리 합금박도 포함하는 것으로 한다. Copper foil is used as a carrier which can be used for this invention. The carrier is typically provided in the form of a rolled copper foil or an electrolytic copper foil. Generally, an electrolytic copper foil is produced by electrolytically depositing copper on a titanium or stainless steel drum from a copper sulfate plating bath, and a rolled copper foil is manufactured by repeating the plastic working by a rolling roll and heat processing. As the material of the copper foil, in addition to high-purity copper such as tough pitch copper or oxygen-free copper, for example, a copper alloy containing Sn-containing copper, Ag-containing copper, Cr, Zr, or Mg, or a Coulson-based copper containing Ni and Si, etc. Copper alloys such as copper alloys may also be used. In addition, when using the term "copper foil" independently in this specification, copper alloy foil shall also be included.

본 발명에 사용할 수 있는 캐리어의 두께에 대해서도 특별히 제한은 없지만, 캐리어로서의 역할을 완수하는 데에 있어서 적합한 두께로 적절히 조절하면 되고, 예를 들어 12 ㎛ 이상으로 할 수 있다. 단, 지나치게 두꺼우면 생산 코스트가 높아지기 때문에 일반적으로는 70 ㎛ 이하로 하는 것이 바람직하다. 따라서, 캐리어의 두께는 전형적으로는 12 ∼ 70 ㎛ 이고, 보다 전형적으로는 18 ∼ 35 ㎛ 이다.Although there is no restriction | limiting in particular also about the thickness of the carrier which can be used for this invention, What is necessary is just to adjust suitably to suitable thickness in fulfilling a role as a carrier, for example, it can be 12 micrometers or more. However, when it is too thick, since production cost will become high, it is generally preferable to set it as 70 micrometers or less. Therefore, the thickness of a carrier is typically 12-70 micrometers, More typically, it is 18-35 micrometers.

<2. 박리층><2. Release Layer>

캐리어 상에는 박리층을 형성한다. 박리층으로는, 캐리어 부착 동박에 있어서 당업자에게 알려진 임의의 박리층으로 할 수 있다. 예를 들어, 박리층은 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, 또는 이들의 합금, 또는 이들의 수화물, 또는 이들의 산화물, 혹은 유기물 중 어느 1 종 이상을 포함하는 층으로 형성하는 것이 바람직하다. 박리층은 복수의 층으로 구성되어도 된다.The release layer is formed on the carrier. As a peeling layer, it can be set as the arbitrary peeling layer known to a person skilled in the art in copper foil with a carrier. For example, the release layer may be any one or more of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, their alloys, their hydrates, their oxides, or organics. It is preferable to form in the layer it contains. The release layer may be composed of a plurality of layers.

본 발명의 일 실시형태에 있어서, 박리층은 캐리어측으로부터 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군 중 어느 1 종의 원소로 이루어지는 단일 금속층, 또는, Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소로 이루어지는 합금층과, 그 위에 적층된 Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al 의 원소군에서 선택된 1 종 이상의 원소의 수화물 혹은 산화물로 이루어지는 층으로 구성된다.In one embodiment of this invention, a peeling layer is a single metal layer which consists of any 1 type of elements from the element group of Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al from the carrier side, or An alloy layer composed of one or more elements selected from the group of elements Cr, Ni, Co, Fe, Mo, Ti, W, P, Cu, Al, and Cr, Ni, Co, Fe, Mo, Ti, It consists of the layer which consists of the hydrate or oxide of 1 or more types of elements chosen from the element group of W, P, Cu, and Al.

박리층은 Ni 및 Cr 의 2 층으로 구성되는 것이 바람직하다. 이 경우, Ni 층은 동박 캐리어와의 계면에, Cr 층은 극박 구리층과의 계면에 각각 접하도록 하여 적층한다.It is preferable that a peeling layer consists of two layers, Ni and Cr. In this case, the Ni layer is laminated so as to be in contact with the interface with the copper foil carrier and the Cr layer is in contact with the interface with the ultrathin copper layer, respectively.

박리층은, 예를 들어 전기 도금, 무전해 도금 및 침지 도금과 같은 습식 도금, 혹은 스퍼터링, CVD 및 PDV 와 같은 건식 도금에 의해 얻을 수 있다. 코스트의 관점에서 전기 도금이 바람직하다.The release layer can be obtained, for example, by wet plating such as electroplating, electroless plating and immersion plating, or by dry plating such as sputtering, CVD and PDV. Electroplating is preferable from the viewpoint of cost.

<3. 극박 구리층><3. Ultrathin Copper Layer>

박리층 상에는 극박 구리층을 형성한다. 극박 구리층은, 황산구리, 피롤린산구리, 술파민산구리, 시안화구리 등의 전해욕을 이용한 전기 도금에 의해 형성할 수 있고, 일반적인 전해 동박에서 사용되고, 고전류 밀도에서의 동박 형성이 가능한 점에서 황산구리욕이 바람직하다. 극박 구리층의 두께는 특별히 제한은 없지만, 일반적으로는 캐리어보다 얇으며, 예를 들어 12 ㎛ 이하이다. 전형적으로는 0.5 ∼ 12 ㎛ 이고, 보다 전형적으로는 2 ∼ 5 ㎛ 이다.An ultrathin copper layer is formed on the release layer. The ultra-thin copper layer can be formed by electroplating using an electrolytic bath such as copper sulfate, copper pyrolate, copper sulfamate, copper cyanide, etc., and is used in general electrolytic copper foil, and copper sulfate bath can be formed at high current density. This is preferred. Although the thickness of an ultra-thin copper layer does not have a restriction | limiting in particular, Usually, it is thinner than a carrier and is 12 micrometers or less, for example. Typically, it is 0.5-12 micrometers, More typically, it is 2-5 micrometers.

<4. 조화 처리 등의 표면 처리><4. Surface treatment such as roughening process>

극박 구리층의 표면에는, 예를 들어 절연 기판과의 밀착성을 양호하게 하는 것 등을 위해서 조화 처리를 실시함으로써 조화 처리층을 형성한다. 조화 처리는, 예를 들어, 구리 또는 구리 합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리층은, 파인 피치 형성의 관점에서 미세한 입자로 구성되는 것이 바람직하다. 조화 입자를 형성할 때의 전기 도금 조건에 대하여, 전류 밀도를 높게, 도금액 중의 구리 농도를 낮게, 또는, 쿨롬량을 크게 하면, 입자가 미세화되는 경향이 있다.On the surface of an ultra-thin copper layer, a roughening process layer is formed by performing a roughening process, for example, for making adhesiveness with an insulating substrate favorable. A roughening process can be performed by forming roughening particle | grains with copper or a copper alloy, for example. It is preferable that a roughening process layer is comprised from fine particle from a viewpoint of fine pitch formation. Regarding the electroplating conditions when forming the roughened particles, when the current density is high, the copper concentration in the plating liquid is low, or the amount of coulomb is increased, the particles tend to be miniaturized.

조화 처리층은, 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 이루어지는 군에서 선택된 어느 단체 (單體) 또는 어느 1 종 이상을 포함하는 합금으로 이루어지는 전착립으로 구성할 수 있다.The roughened layer may be composed of an electrodeposited grain made of an alloy containing any one selected from the group consisting of copper, nickel, phosphorus, tungsten, arsenic, molybdenum, chromium, cobalt and zinc or any one or more kinds. have.

또, 조화 처리를 한 후, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2 차 입자나 3 차 입자 및/또는 방청층 및/또는 내열층을 형성하고, 추가로 그 표면에 크로메이트 처리, 실란 커플링 처리 등의 표면 처리를 실시해도 된다. 즉, 조화 처리층의 표면에, 방청층, 내열층, 크로메이트 처리층 및 실란 커플링 처리층으로 이루어지는 군에서 선택된 1 종 이상의 층을 형성해도 된다.After the roughening treatment, secondary particles, tertiary particles, and / or rustproof layers and / or heat-resistant layers are formed of a single or alloy of nickel, cobalt, copper, zinc, or the like, and further chromated on the surface thereof, You may perform surface treatment, such as a silane coupling process. That is, you may form at least 1 type of layer chosen from the group which consists of a rustproof layer, a heat resistant layer, a chromate treated layer, and a silane coupling process layer on the surface of a roughening process layer.

예를 들어, 조화 처리층 상에 내열층 및/또는 방청층을 구비해도 되고, 상기 내열층 및/또는 방청층 상에 크로메이트 처리층을 구비해도 되며, 상기 크로메이트 처리층 상에 실란 커플링 처리층을 구비할 수 있다. 또한, 상기 내열층, 방청층, 크로메이트 처리층, 실란 커플링 처리층을 형성하는 순번은 서로 한정되지 않고, 조화 처리층 상에, 어떤 순서로 이들 층을 형성해도 된다.For example, a heat resistant layer and / or a rustproof layer may be provided on the roughening process layer, and a chromate treated layer may be provided on the heat resistant layer and / or rustproof layer, and a silane coupling treatment layer may be provided on the chromate treated layer. It may be provided. In addition, the order which forms the said heat-resistant layer, a rustproof layer, a chromate treatment layer, and a silane coupling process layer is not mutually limited, You may form these layers in any order on a roughening process layer.

조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면 (「조화 처리면」 이라고도 한다) 은, 비접촉식 조도계로 측정했을 때에 Rz (10 점 평균 조도) 를 1.6 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Rz 는 바람직하게는 1.5 ㎛ 이하, 보다 바람직하게는 1.4 ㎛ 이하이고, 더욱 보다 바람직하게는 1.35 ㎛ 이하이고, 더욱 보다 바람직하게는 1.3 ㎛ 이하이고, 더욱 보다 바람직하게는 1.2 ㎛ 이하이고, 더욱 보다 바람직하게는 1.0 ㎛ 이하이고, 더욱 보다 바람직하게는 0.8 ㎛ 이하이며, 더욱 보다 바람직하게는 0.6 ㎛ 이하이다. 단, Rz 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 0.01 ㎛ 이상인 것이 바람직하고, 0.1 ㎛ 이상인 것이 보다 바람직하며, 0.2 ㎛ 이상인 것이 더욱 보다 바람직하다.The surface of the ultra-thin copper layer (also referred to as "harmonized surface") after various surface treatments, such as roughening treatment, has a fine pitch formation of Rz (10 point average roughness) of 1.6 µm or less when measured by a non-contact roughness meter. It is very advantageous from the point of view. Rz is preferably 1.5 µm or less, more preferably 1.4 µm or less, even more preferably 1.35 µm or less, even more preferably 1.3 µm or less, even more preferably 1.2 µm or less, and still more. Preferably it is 1.0 micrometer or less, More preferably, it is 0.8 micrometer or less, More preferably, it is 0.6 micrometer or less. However, when Rz becomes too small, since adhesive force with resin falls, it is preferable that it is 0.01 micrometer or more, It is more preferable that it is 0.1 micrometer or more, It is still more preferable that it is 0.2 micrometer or more.

조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면 (「조화 처리면」 이라고도 한다) 은, 비접촉식 조도계로 측정했을 때에 Ra (산술 평균 조도) 를 0.30 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Ra 는 바람직하게는 0.27 ㎛ 이하, 보다 바람직하게는 0.26 ㎛ 이하, 보다 바람직하게는 0.25 ㎛ 이하, 보다 바람직하게는 0.24 ㎛ 이하, 보다 바람직하게는 0.23 ㎛ 이하이고, 더욱 보다 바람직하게는 0.20 ㎛ 이하이고, 더욱 보다 바람직하게는 0.18 ㎛ 이하이고, 더욱 보다 바람직하게는 0.16 ㎛ 이하, 더욱 보다 바람직하게는 0.15 ㎛ 이하, 더욱 보다 바람직하게는 0.13 ㎛ 이하이다. 단, Ra 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 0.005 ㎛ 이상인 것이 바람직하고, 0.009 ㎛ 이상, 0.01 ㎛ 이상, 0.02 ㎛ 이상인 것이 보다 바람직하고, 0.05 ㎛ 이상인 것이 보다 바람직하며, 0.10 ㎛ 이상인 것이 보다 바람직하다.The surface of the ultrathin copper layer (also referred to as the "harmonized surface") after various surface treatments such as roughening treatment, has a Ra (arithmetic mean roughness) of 0.30 µm or less when measured with a non-contact roughness meter. Very advantageous in Ra is preferably 0.27 μm or less, more preferably 0.26 μm or less, even more preferably 0.25 μm or less, even more preferably 0.24 μm or less, even more preferably 0.23 μm or less, even more preferably 0.20 μm or less. It is still more preferably 0.18 µm or less, still more preferably 0.16 µm or less, still more preferably 0.15 µm or less, even more preferably 0.13 µm or less. However, when Ra becomes too small, since adhesive force with resin falls, it is preferable that it is 0.005 micrometers or more, It is more preferable that it is 0.009 micrometers or more, 0.01 micrometers or more, 0.02 micrometers or more, It is more preferable that it is 0.05 micrometers or more, 0.10 It is more preferable that it is micrometer or more.

조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면 (「조화 처리면」 이라고도 한다) 은, 비접촉식 조도계로 측정했을 때에 Rt 를 2.3 ㎛ 이하로 하는 것이 파인 피치 형성의 관점에서 매우 유리해진다. Rt 는 바람직하게는 2.2 ㎛ 이하, 바람직하게는 2.1 ㎛ 이하, 바람직하게는 2.07 ㎛ 이하, 보다 바람직하게는 2.0 ㎛ 이하, 보다 바람직하게는 1.9 ㎛ 이하이고, 보다 바람직하게는 1.8 ㎛ 이하이고, 더욱 보다 바람직하게는 1.5 ㎛ 이하이고, 더욱 보다 바람직하게는 1.2 ㎛ 이하이며, 더욱 보다 바람직하게는 1.0 ㎛ 이하이다. 단, Rt 는, 지나치게 작아지면, 수지와의 밀착력이 저하되기 때문에, 0.01 ㎛ 이상인 것이 바람직하고, 0.1 ㎛ 이상인 것이 보다 바람직하고, 0.3 ㎛ 이상인 것이 보다 바람직하며, 0.5 ㎛ 이상인 것이 보다 바람직하다.The surface of the ultrathin copper layer (also referred to as a "harmonized surface") after performing various surface treatments such as roughening treatment, is very advantageous from the viewpoint of fine pitch formation to make Rt 2.3 m or less when measured by a non-contact roughness meter. Rt is preferably 2.2 µm or less, preferably 2.1 µm or less, preferably 2.07 µm or less, more preferably 2.0 µm or less, more preferably 1.9 µm or less, even more preferably 1.8 µm or less, further More preferably, it is 1.5 micrometers or less, More preferably, it is 1.2 micrometers or less, More preferably, it is 1.0 micrometer or less. However, when Rt becomes too small, since adhesive force with resin falls, it is preferable that it is 0.01 micrometer or more, It is more preferable that it is 0.1 micrometer or more, It is more preferable that it is 0.3 micrometer or more, It is more preferable that it is 0.5 micrometer or more.

또, 조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면은, 비접촉식 조도계로 측정했을 때에 Ssk (스큐네스) 를 -0.3 ∼ 0.3 으로 하는 것이 파인 피치 형성의 관점에서 바람직하다. Ssk 의 하한은 바람직하게는 -0.2 이상이고, 보다 바람직하게는 -0.1 이상이고, 보다 바람직하게는 -0.070 이상이고, 보다 바람직하게는 -0.065 이상이고, 보다 바람직하게는 -0.060 이상이고, 보다 바람직하게는 -0.058 이상이며, 더욱 바람직하게는 0 이상이다. Ssk 의 상한은 바람직하게는 0.2 이하이다.Moreover, it is preferable from the viewpoint of fine pitch formation that the surface of the ultra-thin copper layer after performing various surface treatments, such as a roughening process, is set to -0.3-0.3 by Ssk (skewness) when it measures with a non-contact roughness meter. Preferably the minimum of Ssk is -0.2 or more, More preferably, it is -0.1 or more, More preferably, it is -0.070 or more, More preferably, it is -0.065 or more, More preferably, it is -0.060 or more, More preferably Preferably it is -0.058 or more, More preferably, it is 0 or more. The upper limit of Ssk is preferably 0.2 or less.

또, 조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면은, 비접촉식 조도계로 측정했을 때에 Sku (쿠르토시스) 를 2.7 ∼ 3.3 으로 하는 것이 파인 피치 형성의 관점에서 바람직하다. Sku 의 하한은 바람직하게는 2.8 이상이고, 보다 바람직하게는 2.9 이상이며, 보다 바람직하게는 3.0 이상이다. Sku 의 상한은 바람직하게는 3.2 이하이다.Moreover, it is preferable from the viewpoint of fine pitch formation that the surface of the ultra-thin copper layer after performing various surface treatments, such as a roughening process, shall be 2.7-3.3 when it measures with a non-contact roughness meter. Preferably the minimum of Sku is 2.8 or more, More preferably, it is 2.9 or more, More preferably, it is 3.0 or more. The upper limit of Sku is preferably 3.2 or less.

본 발명에 있어서, 극박 구리층 표면의 Rz, Ra 의 조도 파라미터에 대해서는 JIS B0601-1994 에 준거하고, Rt 의 조도 파라미터에 대해서는 JIS B0601-2001 에 준거하고, Ssk, Sku 의 조도 파라미터에 대해서는 ISO25178 드래프트에 준거하여 비접촉식 조도계로 측정한다.In the present invention, the roughness parameters of Rz and Ra on the surface of the ultrathin copper layer are based on JIS B0601-1994, the roughness parameters of Rt are based on JIS B0601-2001, and the ISO25178 draft for the roughness parameters of Ssk and Sku. Measure with a non-contact illuminometer according to

또한, 프린트 배선판 또는 구리 피복 적층판 등, 극박 구리층 표면에 수지 등의 절연 기판이 접착되어 있는 경우에 있어서는, 절연 기판을 녹여 제거함으로써, 구리 회로 또는 동박 표면에 대하여, 전술한 표면 조도 (Ra, Rt, Rz) 를 측정할 수 있다.In the case where an insulating substrate such as a resin is adhered to the surface of an ultrathin copper layer such as a printed wiring board or a copper clad laminate, the surface roughness (Ra, Rt, Rz) can be measured.

파인 피치 형성을 위해서는, 조화 입자층의 에칭량을 감소시키기 위해서, 조화 처리면의 체적을 제어하는 것도 중요하다. 여기서 말하는 체적이란, 레이저 현미경으로 측정되는 값을 가리키며, 조화 처리면에 존재하는 조화 입자의 체적을 평가하는 지표가 된다. 조화 처리면의 체적이 큰 경우, 극박 구리층과 수지의 밀착력이 높아지는 경향이 있다. 그리고, 극박 구리층과 수지의 밀착력이 높아지면, 내 (耐) 마이그레이션성이 향상되는 경향이 있다. 구체적으로는, 체적은 레이저 현미경으로 측정하여, 조화 처리면의 면적 66524 ㎛2 당 300000 ㎛3 이상인 것이 바람직하고, 350000 ㎛3 이상인 것이 보다 바람직하다. 단, 체적이 지나치게 커지면 에칭량이 증가하여, 파인 피치를 형성할 수 없기 때문에, 체적은 500000 ㎛3 이하로 하는 것이 바람직하고, 450000 ㎛3 이하로 하는 것이 보다 바람직하다.For fine pitch formation, it is also important to control the volume of the roughened surface in order to reduce the etching amount of the roughened particle layer. The volume here refers to the value measured with a laser microscope, and becomes an index which evaluates the volume of the roughened particle which exists in a roughening process surface. When the volume of a roughening process surface is large, there exists a tendency for the adhesive force of an ultra-thin copper layer and resin to become high. And when the adhesive force of an ultra-thin copper layer and resin becomes high, there exists a tendency for migration resistance to improve. Specifically, the volume is measured by a laser microscope, preferably 300000 μm 3 or more, and more preferably 350000 μm 3 or more per 66524 μm 2 of the roughened surface. However, when the volume is too large, the etching amount increases and a fine pitch cannot be formed, so the volume is preferably 500000 µm 3 or less, and more preferably 450000 µm 3 or less.

또한, 파인 피치 형성을 위해서는, 미세 조화 입자에 의한 수지와의 밀착성을 확보하기 위해서, 조화 처리면의 표면적비를 제어하는 것도 중요하다. 여기서 말하는 표면적비란, 레이저 현미경으로 측정되는 값으로서, 에어리어 및 실제 에어리어를 측정했을 때의, 실제 에어리어/에어리어의 값이다. 에어리어란, 측정 기준 면적을 가리키며, 실제 에어리어란, 측정 기준 면적 중의 표면적을 가리킨다. 표면적비는 지나치게 커지면 밀착 강도가 증가하지만, 에칭량이 증가하여 파인 피치를 형성할 수 없는 한편, 지나치게 작아지면 밀착 강도를 확보할 수 없으므로, 1.05 ∼ 1.5 인 것이 바람직하고, 1.07 ∼ 1.47 인 것이 바람직하고, 1.09 ∼ 1.4 인 것이 바람직하며, 1.1 ∼ 1.3 인 것이 보다 바람직하다.In addition, for fine pitch formation, it is also important to control the surface area ratio of the roughening process surface in order to ensure adhesiveness with resin by fine roughening particle | grains. The surface area ratio here is a value measured with a laser microscope and is a value of actual area / area when the area and the real area were measured. An area refers to a measurement reference area, and an actual area refers to the surface area in a measurement reference area. If the surface area ratio is too large, the adhesive strength increases, but the etching amount increases, and a fine pitch cannot be formed, while if the surface area ratio is too small, the adhesive strength cannot be secured. Therefore, the surface area ratio is preferably 1.05 to 1.5, preferably 1.07 to 1.47. , It is preferable that it is 1.09-1.4, and it is more preferable that it is 1.1-1.3.

<5. 수지층><5. Resin Layer

본 발명에 관련된 캐리어 부착 동박에 있어서는, 조화 처리 등의 각종 표면 처리를 실시한 후의 극박 구리층의 표면에 추가로 수지층을 구비해도 된다. 예를 들어, 조화 처리층, 내열층, 방청층, 크로메이트 처리층, 또는 실란 커플링 처리층 상에 수지층을 구비해도 된다. 상기 수지층은 절연 수지층이어도 된다.In the copper foil with a carrier which concerns on this invention, you may further provide a resin layer on the surface of the ultra-thin copper layer after giving various surface treatments, such as a roughening process. For example, you may provide a resin layer on a roughening process layer, a heat resistant layer, a rustproof layer, a chromate treatment layer, or a silane coupling process layer. The resin layer may be an insulated resin layer.

상기 수지층은 접착용 수지, 즉 접착제여도 되고, 접착용의 반경화 상태 (B 스테이지 상태) 의 절연 수지층이어도 된다. 반경화 상태 (B 스테이지 상태) 란, 그 표면에 손가락으로 접촉해도 점착감은 없고, 그 절연 수지층을 중첩하여 보관할 수 있으며, 또한 가열 처리를 받으면, 경화 반응이 일어나는 상태를 포함한다.The resin layer may be an adhesive resin, that is, an adhesive, or an insulating resin layer in a semi-cured state (B stage state) for adhesion. The semi-cured state (B stage state) does not have a tackiness even when the surface is touched by a finger, and the insulating resin layer can be superimposed and stored, and includes a state in which a curing reaction occurs when subjected to heat treatment.

또 상기 수지층은 열 경화성 수지를 포함해도 되고, 열가소성 수지여도 된다. 또, 상기 수지층은 열가소성 수지를 포함해도 된다. 상기 수지층은 공지된 수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등을 포함해도 된다. 또, 상기 수지층은 예를 들어 국제 공개번호 WO2008/004399호, 국제 공개번호 WO2008/053878, 국제 공개번호 WO2009/084533, 일본 공개특허공보 평11-5828호, 일본 공개특허공보 평11-140281호, 일본 특허공보 제3184485호, 국제 공개번호 WO97/02728, 일본 특허공보 제3676375호, 일본 공개특허공보 2000-43188호, 일본 특허공보 제3612594호, 일본 공개특허공보 2002-179772호, 일본 공개특허공보 2002-359444호, 일본 공개특허공보 2003-304068호, 일본 특허공보 제3992225, 일본 공개특허공보 2003-249739호, 일본 특허공보 제4136509호, 일본 공개특허공보 2004-82687호, 일본 특허공보 제4025177호, 일본 공개특허공보 2004-349654호, 일본 특허공보 제4286060호, 일본 공개특허공보 2005-262506호, 일본 특허공보 제4570070호, 일본 공개특허공보 2005-53218호, 일본 특허공보 제3949676호, 일본 특허공보 제4178415호, 국제 공개번호 WO2004/005588, 일본 공개특허공보 2006-257153호, 일본 공개특허공보 2007-326923호, 일본 공개특허공보 2008-111169호, 일본 특허공보 제5024930호, 국제 공개번호 WO2006/028207, 일본 특허공보 제4828427호, 일본 공개특허공보 2009-67029호, 국제 공개번호 WO2006/134868, 일본 특허공보 제5046927호, 일본 공개특허공보 2009-173017호, 국제 공개번호 WO2007/105635, 일본 특허공보 제5180815호, 국제 공개번호 WO2008/114858, 국제 공개번호 WO2009/008471, 일본 공개특허공보 2011-14727호, 국제 공개번호 WO2009/001850, 국제 공개번호 WO2009/145179, 국제 공개번호 WO2011/068157, 일본 공개특허공보 2013-19056호에 기재되어 있는 물질 (수지, 수지 경화제, 화합물, 경화 촉진제, 유전체, 반응 촉매, 가교제, 폴리머, 프리프레그, 골격재 등) 및/또는 수지층의 형성 방법, 형성 장치를 이용하여 형성해도 된다.Moreover, the said resin layer may contain thermosetting resin, and a thermoplastic resin may be sufficient as it. Moreover, the said resin layer may contain a thermoplastic resin. The resin layer may contain a known resin, a resin curing agent, a compound, a curing accelerator, a dielectric, a reaction catalyst, a crosslinking agent, a polymer, a prepreg, a skeleton, and the like. The resin layer is, for example, International Publication No. WO2008 / 004399, International Publication No. WO2008 / 053878, International Publication No. WO2009 / 084533, Japanese Patent Application Laid-Open No. 11-5828, Japanese Patent Application Laid-Open No. 11-140281. , Japanese Patent Publication No. 3184485, International Publication No. WO97 / 02728, Japanese Patent Publication No. 376375, Japanese Patent Application Publication No. 2000-43188, Japanese Patent Publication No. 3612594, Japanese Patent Application Publication No. 2002-179772, Japanese Patent Application Publication Japanese Unexamined Patent Publication No. 2002-359444, Japanese Unexamined Patent Publication No. 2003-304068, Japanese Patent No. 3992225, Japanese Unexamined Patent Publication No. 2003-249739, Japanese Patent No. 4136509, Japanese Unexamined Patent Publication No. 2004-82687 4025177, Japanese Patent Application Laid-Open No. 2004-349654, Japanese Patent Publication No. 4286060, Japanese Patent Application Laid-Open No. 2005-262506, Japanese Patent Publication No. 4570070, Japanese Patent Application Laid-Open No. 2005-53218, Japanese Patent Publication No. 3949676 , Japanese Patent Publication No. 4178415, International Publication WO2004 / 005588, Japanese Unexamined Patent Publication No. 2006-257153, Japanese Unexamined Patent Publication No. 2007-326923, Japanese Unexamined Patent Publication No. 2008-111169, Japanese Patent No. 5014930, International Publication No. WO2006 / 028207, Japanese Patent Publication No. 4828427, Japanese Patent Application Laid-Open No. 2009-67029, International Publication No. WO2006 / 134868, Japanese Patent Publication No. 5046927, Japanese Patent Application Publication No. 2009-173017, International Publication No. WO2007 / 105635, Japanese Patent Publication No. 5180815, International Publication No. WO2008 / 114858, International Publication No. WO2009 / 008471, Japanese Laid-Open Patent Publication 2011-14727, International Publication No. WO2009 / 001850, International Publication No. WO2009 / 145179, International Publication No. WO2011 / 068157, Japanese Laid-Open Patent Publication 2013-19056 You may form using the material (resin, resin hardening | curing agent, compound, hardening accelerator, dielectric, reaction catalyst, crosslinking agent, a polymer, a prepreg, a framework | skeletal material, etc.) and / or the formation method of a resin layer, and the formation apparatus which are described in the heading. .

또, 상기 수지층은, 그 종류는 각별히 한정되는 것은 아니지만, 예를 들어, 에폭시 수지, 폴리이미드 수지, 다관능성 시안산에스테르 화합물, 말레이미드 화합물, 폴리말레이미드 화합물, 말레이미드계 수지, 방향족 말레이미드 수지, 폴리비닐아세탈 수지, 우레탄 수지, 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다), 폴리에테르술폰 (폴리에테르설폰, 폴리에테르설폰이라고도 한다) 수지, 방향족 폴리아미드 수지, 방향족 폴리아미드 수지 폴리머, 고무성 수지, 폴리아민, 방향족 폴리아민, 폴리아미드이미드 수지, 고무 변성 에폭시 수지, 페녹시 수지, 카르복실기 변성 아크릴로니트릴-부타디엔 수지, 폴리페닐렌옥사이드, 비스말레이미드트리아진 수지, 열 경화성 폴리페닐렌옥사이드 수지, 시아네이트에스테르계 수지, 카르복실산의 무수물, 다가 카르복실산의 무수물, 가교 가능한 관능기를 갖는 선상 폴리머, 폴리페닐렌에테르 수지, 2,2-비스(4-시아나토페닐)프로판, 인 함유 페놀 화합물, 나프텐산망간, 2,2-비스(4-글리시딜페닐)프로판, 폴리페닐렌에테르-시아네이트계 수지, 실록산 변성 폴리아미드이미드 수지, 시아노에스테르 수지, 포스파젠계 수지, 고무 변성 폴리아미드이미드 수지, 이소프렌, 수소 첨가형 폴리부타디엔, 폴리비닐부티랄, 페녹시, 고분자 에폭시, 방향족 폴리아미드, 불소 수지, 비스페놀, 블록 공중합 폴리이미드 수지 및 시아노에스테르 수지의 군에서 선택되는 1 종 이상을 포함하는 수지를 바람직한 것으로서 들 수 있다.Moreover, the kind of the said resin layer is not specifically limited, For example, an epoxy resin, a polyimide resin, a polyfunctional cyanate ester compound, a maleimide compound, a polymaleimide compound, a maleimide-type resin, aromatic maleim Mid resin, polyvinyl acetal resin, urethane resin, polyethersulfone (also called polyethersulfone, polyethersulfone), polyethersulfone (also called polyethersulfone, polyethersulfone) resin, aromatic polyamide resin, aromatic polyamide Resin polymer, rubbery resin, polyamine, aromatic polyamine, polyamideimide resin, rubber modified epoxy resin, phenoxy resin, carboxyl modified acrylonitrile-butadiene resin, polyphenylene oxide, bismaleimide triazine resin, thermosetting poly Phenylene oxide resin, cyanate ester resin, carboxylic acid Anhydrides, anhydrides of polyhydric carboxylic acids, linear polymers having crosslinkable functional groups, polyphenylene ether resins, 2,2-bis (4-cyanatophenyl) propane, phosphorus-containing phenolic compounds, manganese naphthenate, 2,2- Bis (4-glycidylphenyl) propane, polyphenylene ether-cyanate resin, siloxane modified polyamideimide resin, cyanoester resin, phosphazene resin, rubber modified polyamideimide resin, isoprene, hydrogenated poly Resin containing 1 or more types chosen from the group of butadiene, polyvinyl butyral, phenoxy, high molecular weight epoxy, aromatic polyamide, fluorine resin, bisphenol, a block copolymerization polyimide resin, and a cyano ester resin is mentioned as a preferable thing. .

또 상기 에폭시 수지는, 분자 내에 2 개 이상의 에폭시기를 갖는 것으로서, 전기·전자 재료 용도에 사용할 수 있는 것이면, 특별히 문제없이 사용할 수 있다. 또, 상기 에폭시 수지는 분자 내에 2 개 이상의 글리시딜기를 갖는 화합물을 사용하여 에폭시화한 에폭시 수지가 바람직하다. 또, 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 S 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 지환식 에폭시 수지, 브롬화 (취소화) 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지, 브롬화 비스페놀 A 형 에폭시 수지, 오르토크레졸 노볼락형 에폭시 수지, 고무 변성 비스페놀 A 형 에폭시 수지, 글리시딜아민형 에폭시 수지, 트리글리시딜이소시아누레이트, N,N-디글리시딜아닐린 등의 글리시딜아민 화합물, 테트라하이드로프탈산디글리시딜에스테르 등의 글리시딜에스테르 화합물, 인 함유 에폭시 수지, 비페닐형 에폭시 수지, 비페닐 노볼락형 에폭시 수지, 트리스하이드록시페닐메탄형 에폭시 수지, 테트라페닐에탄형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상을 혼합하여 사용할 수 있으며, 또는 상기 에폭시 수지의 수소 첨가체나 할로겐화체를 사용할 수 있다.Moreover, if the said epoxy resin has two or more epoxy groups in a molecule | numerator, and can be used for an electrical / electronic material use, it can use without a problem especially. Moreover, the epoxy resin which the said epoxy resin epoxidized using the compound which has 2 or more glycidyl group in a molecule | numerator is preferable. In addition, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol AD type epoxy resin, novolak type epoxy resin, cresol novolak type epoxy resin, alicyclic epoxy resin, brominated (cancelled) epoxy Resin, phenol novolak type epoxy resin, naphthalene type epoxy resin, brominated bisphenol A type epoxy resin, orthocresol novolak type epoxy resin, rubber modified bisphenol A type epoxy resin, glycidylamine type epoxy resin, triglycidyl isocyanate Glycidyl amine compounds, such as anurate and N, N- diglycidyl aniline, glycidyl ester compounds, such as tetrahydrophthalic acid diglycidyl ester, phosphorus containing epoxy resin, biphenyl type epoxy resin, and biphenyl furnace 1 type selected from the group of a volac type epoxy resin, a tris hydroxyphenylmethane type epoxy resin, and a tetraphenyl ethane type epoxy resin It may may be used by mixing two or more kinds, or to use a halogenated material chena hydrogenation of the epoxy resin.

상기 인 함유 에폭시 수지로서, 공지된 인을 함유하는 에폭시 수지를 사용할 수 있다. 또, 상기 인 함유 에폭시 수지는 예를 들어, 분자 내에 2 이상의 에폭시기를 구비하는 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지인 것이 바람직하다.As said phosphorus containing epoxy resin, the epoxy resin containing well-known phosphorus can be used. The phosphorus-containing epoxy resin is, for example, an epoxy resin obtained as a derivative from 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide having two or more epoxy groups in a molecule thereof. desirable.

이 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드로부터의 유도체로서 얻어지는 에폭시 수지는, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드에 나프토퀴논이나 하이드로퀴논을 반응시켜, 이하의 화학식 1 (HCA-NQ) 또는 화학식 2 (HCA-HQ) 에 나타내는 화합물로 한 후에, 그 OH 기의 부분에 에폭시 수지를 반응시켜 인 함유 에폭시 수지로 한 것이다.The epoxy resin obtained as a derivative from this 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide is 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10. Naphthoquinone or hydroquinone was reacted with -oxide to form a compound represented by the following Chemical Formula 1 (HCA-NQ) or Chemical Formula 2 (HCA-HQ), and then an epoxy resin was reacted with a portion of the OH group to contain phosphorus. It was made with epoxy resin.

[화학식 1][Formula 1]

Figure 112017040164377-pat00001
Figure 112017040164377-pat00001

[화학식 2][Formula 2]

Figure 112017040164377-pat00002
Figure 112017040164377-pat00002

상기 서술한 화합물을 원료로서 얻어진 상기 E 성분인 인 함유 에폭시 수지는, 이하에 나타내는 화학식 3 ∼ 화학식 5 중 어느 것에 나타내는 구조식을 구비하는 화합물의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다. 반경화 상태에서의 수지 품질의 안정성이 우수하고, 동시에 난연성 효과가 높기 때문이다.It is preferable that the phosphorus containing epoxy resin which is the said E component obtained using the above-mentioned compound as a raw material mixes 1 type or 2 types of the compound which has a structural formula shown in any of the following formula (3)-(5). This is because the stability of the resin quality in the semi-cured state is excellent and at the same time the flame retardant effect is high.

[화학식 3][Formula 3]

Figure 112017040164377-pat00003
Figure 112017040164377-pat00003

[화학식 4][Formula 4]

Figure 112017040164377-pat00004
Figure 112017040164377-pat00004

[화학식 5][Formula 5]

Figure 112017040164377-pat00005
Figure 112017040164377-pat00005

또, 상기 브롬화 (취소화) 에폭시 수지로서, 공지된 브롬화 (취소화) 되어 있는 에폭시 수지를 사용할 수 있다. 예를 들어, 상기 브롬화 (취소화) 에폭시 수지는 분자 내에 2 이상의 에폭시기를 구비하는 테트라브로모비스페놀 A 로부터의 유도체로서 얻어지는 화학식 6 에 나타내는 구조식을 구비하는 브롬화 에폭시 수지, 이하에 나타내는 화학식 7 에 나타내는 구조식을 구비하는 브롬화 에폭시 수지의 1 종 또는 2 종을 혼합하여 사용하는 것이 바람직하다.As the brominated (cancelled) epoxy resin, a known brominated (canceled) epoxy resin can be used. For example, the said brominated (cancelled) epoxy resin is a brominated epoxy resin provided with the structural formula shown in Formula 6 obtained as a derivative from tetrabromobisphenol A which has two or more epoxy groups in a molecule | numerator, and is shown by following formula (7) It is preferable to use 1 type or 2 types of brominated epoxy resins which have a structural formula.

[화학식 6][Formula 6]

Figure 112017040164377-pat00006
Figure 112017040164377-pat00006

[화학식 7][Formula 7]

Figure 112017040164377-pat00007
Figure 112017040164377-pat00007

상기 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는, 공지된 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물을 사용할 수 있다. 예를 들어 말레이미드계 수지 또는 방향족 말레이미드 수지 또는 말레이미드 화합물 또는 폴리말레이미드 화합물로는 4,4'-디페닐메탄비스말레이미드, 폴리페닐메탄말레이미드, m-페닐렌비스말레이미드, 비스페놀 A 디페닐에테르비스말레이미드, 3,3'-디메틸-5,5'-디에틸-4,4'-디페닐메탄비스말레이미드, 4-메틸-1,3-페닐렌비스말레이미드, 4,4'-디페닐에테르비스말레이미드, 4,4'-디페닐술폰비스말레이미드, 1,3-비스(3-말레이미드페녹시)벤젠, 1,3-비스(4-말레이미드페녹시)벤젠 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등의 사용이 가능하다. 또, 상기 말레이미드계 수지는, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지여도 되고, 분자 내에 2 개 이상의 말레이미드기를 갖는 방향족 말레이미드 수지와 폴리아민 또는 방향족 폴리아민을 중합시킨 중합 부가물이어도 된다.As said maleimide resin, aromatic maleimide resin, a maleimide compound, or a polymaleimide compound, well-known maleimide resin, aromatic maleimide resin, a maleimide compound, or a polymaleimide compound can be used. For example, as maleimide resin, aromatic maleimide resin, maleimide compound, or polymaleimide compound, 4,4'- diphenylmethane bismaleimide, polyphenylmethane maleimide, m-phenylene bismaleimide, bisphenol A diphenyletherbismaleimide, 3,3'-dimethyl-5,5'-diethyl-4,4'-diphenylmethanebismaleimide, 4-methyl-1,3-phenylenebismaleimide, 4 , 4'-diphenyletherbismaleimide, 4,4'-diphenylsulfonbismaleimide, 1,3-bis (3-maleimidephenoxy) benzene, 1,3-bis (4-maleimidephenoxy ) Benzene and the compound and the polymer which polymerized the said compound or another compound, etc. can be used. The maleimide resin may be an aromatic maleimide resin having two or more maleimide groups in a molecule, or may be a polymerization adduct obtained by polymerizing an aromatic maleimide resin having two or more maleimide groups in a molecule, and a polyamine or an aromatic polyamine. do.

상기 폴리아민 또는 방향족 폴리아민으로는, 공지된 폴리아민 또는 방향족 폴리아민을 사용할 수 있다. 예를 들어, 폴리아민 또는 방향족 폴리아민으로서, m-페닐렌디아민, p-페닐렌디아민, 4,4'-디아미노디시클로헥실메탄, 1,4-디아미노시클로헥산, 2,6-디아미노피리딘, 4,4'-디아미노디페닐메탄, 2,2-비스(4-아미노페닐)프로판, 4,4'-디아미노디페닐에테르, 4,4'-디아미노-3-메틸디페닐에테르, 4,4'-디아미노디페닐술파이드, 4,4'-디아미노벤조페논, 4,4'-디아미노디페닐술폰, 비스(4-아미노페닐)페닐아민, m-자일렌디아민, p-자일렌디아민, 1,3-비스[4-아미노페녹시]벤젠, 3-메틸-4,4'-디아미노디페닐메탄, 3,3'-디에틸-4,4'-디아미노디페닐메탄, 3,3'-디클로로-4,4'-디아미노디페닐메탄, 2,2',5,5'-테트라클로로-4,4'-디아미노디페닐메탄, 2,2-비스(3-메틸-4-아미노페닐)프로판, 2,2-비스(3-에틸-4-아미노페닐)프로판, 2,2-비스(2,3-디클로로-4-아미노페닐)프로판, 비스(2,3-디메틸-4-아미노페닐)페닐에탄, 에틸렌디아민 및 헥사메틸렌디아민, 2,2-비스(4-(4-아미노페녹시)페닐)프로판 그리고 상기 화합물과, 상기 화합물 또는 그 밖의 화합물을 중합시킨 폴리머 등을 사용할 수 있다. 또, 공지된 폴리아민 및/또는 방향족 폴리아민 또는 전술한 폴리아민 또는 방향족 폴리아민을 1 종 또는 2 종 이상 사용할 수 있다. As said polyamine or aromatic polyamine, a well-known polyamine or aromatic polyamine can be used. For example, as a polyamine or an aromatic polyamine, m-phenylenediamine, p-phenylenediamine, 4,4'-diaminodicyclohexylmethane, 1,4-diaminocyclohexane, 2,6-diaminopyridine , 4,4'-diaminodiphenylmethane, 2,2-bis (4-aminophenyl) propane, 4,4'-diaminodiphenylether, 4,4'-diamino-3-methyldiphenylether , 4,4'-diaminodiphenylsulphide, 4,4'-diaminobenzophenone, 4,4'-diaminodiphenylsulphone, bis (4-aminophenyl) phenylamine, m-xylenediamine, p-xylenediamine, 1,3-bis [4-aminophenoxy] benzene, 3-methyl-4,4'-diaminodiphenylmethane, 3,3'-diethyl-4,4'-diamino Diphenylmethane, 3,3'-dichloro-4,4'-diaminodiphenylmethane, 2,2 ', 5,5'-tetrachloro-4,4'-diaminodiphenylmethane, 2,2- Bis (3-methyl-4-aminophenyl) propane, 2,2-bis (3-ethyl-4-aminophenyl) propane, 2,2-bis (2,3-dichloro-4-aminophenyl) propane, bis (2,3-dimethyl-4-aminophenyl ) Phenyl ethane, ethylenediamine and hexamethylenediamine, 2,2-bis (4- (4-aminophenoxy) phenyl) propane, and a polymer obtained by polymerizing the compound with the compound or the like can be used. Moreover, 1 type, or 2 or more types of well-known polyamine and / or aromatic polyamine or the above-mentioned polyamine or aromatic polyamine can be used.

상기 페녹시 수지로는 공지된 페녹시 수지를 사용할 수 있다. 또, 상기 페녹시 수지로서, 비스페놀과 2 가의 에폭시 수지의 반응에 의해 합성되는 것을 사용할 수 있다. 에폭시 수지로는, 공지된 에폭시 수지 및/또는 전술한 에폭시 수지를 사용할 수 있다.A well-known phenoxy resin can be used as said phenoxy resin. Moreover, what is synthesize | combined by reaction of bisphenol and a bivalent epoxy resin can be used as said phenoxy resin. As an epoxy resin, a well-known epoxy resin and / or the above-mentioned epoxy resin can be used.

상기 비스페놀로는, 공지된 비스페놀을 사용할 수 있고, 또 비스페놀 A, 비스페놀 F, 비스페놀 S, 테트라브로모비스페놀 A, 4,4'-디하이드록시비페닐, HCA (9,10-Dihydro-9-Oxa-10-Phosphaphenanthrene-10-Oxide) 와 하이드로퀴논, 나프토퀴논 등의 퀴논류의 부가물로서 얻어지는 비스페놀 등을 사용할 수 있다.As said bisphenol, well-known bisphenol can be used, and bisphenol A, bisphenol F, bisphenol S, tetrabromobisphenol A, 4,4'- dihydroxy biphenyl, HCA (9,10-Dihydro-9- Bisphenol etc. which are obtained as an adduct of quinones, such as Oxa-10-Phosphaphenanthrene-10-Oxide), hydroquinone and a naphthoquinone, can be used.

상기 가교 가능한 관능기를 갖는 선상 폴리머로는, 공지된 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다. 예를 들어, 상기 가교 가능한 관능기를 갖는 선상 폴리머는 수산기, 카르복실기 등의 에폭시 수지의 경화 반응에 기여하는 관능기를 구비하는 것이 바람직하다. 그리고, 이 가교 가능한 관능기를 갖는 선상 폴리머는, 비점이 50 ℃ ∼ 200 ℃ 온도인 유기 용제에 가용인 것이 바람직하다. 여기서 말하는 관능기를 갖는 선상 폴리머를 구체적으로 예시하면, 폴리비닐아세탈 수지, 페녹시 수지, 폴리에테르술폰 수지, 폴리아미드이미드 수지 등이다. As a linear polymer which has the said crosslinkable functional group, the linear polymer which has a well-known crosslinkable functional group can be used. For example, it is preferable that the linear polymer which has the said crosslinkable functional group is equipped with the functional group which contributes to hardening reaction of epoxy resins, such as a hydroxyl group and a carboxyl group. And it is preferable that the linear polymer which has this crosslinkable functional group is soluble in the organic solvent whose boiling point is 50 degreeC-200 degreeC temperature. Specific examples of the linear polymer having a functional group include polyvinyl acetal resin, phenoxy resin, polyether sulfone resin, polyamideimide resin and the like.

상기 수지층은 가교제를 포함해도 된다. 가교제로는, 공지된 가교제를 사용할 수 있다. 가교제로서, 예를 들어 우레탄계 수지를 사용할 수 있다.The said resin layer may also contain a crosslinking agent. As a crosslinking agent, a well-known crosslinking agent can be used. As a crosslinking agent, urethane type resin can be used, for example.

상기 고무성 수지는 공지된 고무성 수지를 사용할 수 있다. 예를 들어 상기 고무성 수지란, 천연 고무 및 합성 고무를 포함하는 개념으로서 기재하고 있으며, 후자의 합성 고무에는 스티렌-부타디엔 고무, 부타디엔 고무, 부틸 고무, 에틸렌-프로필렌 고무, 아크릴로니트릴부타디엔 고무, 아크릴 고무 (아크릴산에스테르 공중합체), 폴리부타디엔 고무, 이소프렌 고무 등이 있다. 또한, 형성하는 수지층의 내열성을 확보할 때에는, 니트릴 고무, 클로로프렌 고무, 실리콘 고무, 우레탄 고무 등의 내열성을 구비한 합성 고무를 선택 사용하는 것도 유용하다. 이들 고무성 수지에 관해서는, 방향족 폴리아미드 수지 또는 폴리아미드이미드 수지와 반응하여 공중합체를 제조하도록 하기 위해서, 양 말단에 각종 관능기를 구비하는 것인 것이 바람직하다. 특히, CTBN (카르복실기 말단 부타디엔니트릴) 을 사용하는 것이 유용하다. 또, 아크릴로니트릴부타디엔 고무 중에서도, 카르복실 변성체이면, 에폭시 수지와 가교 구조를 취하여, 경화 후의 수지층의 플렉서빌리티를 향상시킬 수 있다. 카르복실 변성체로는, 카르복실기 말단 니트릴부타디엔 고무 (CTBN), 카르복실기 말단 부타디엔 고무 (CTB), 카르복시 변성 니트릴부타디엔 고무 (C-NBR) 를 사용할 수 있다.The rubbery resin may be a known rubbery resin. For example, the rubbery resin is described as a concept including natural rubber and synthetic rubber, and the latter synthetic rubber includes styrene-butadiene rubber, butadiene rubber, butyl rubber, ethylene-propylene rubber, acrylonitrile butadiene rubber, Acrylic rubber (acrylic acid ester copolymer), polybutadiene rubber, isoprene rubber and the like. Moreover, when securing the heat resistance of the resin layer to form, it is also useful to select and use the synthetic rubber provided with heat resistance, such as a nitrile rubber, a chloroprene rubber, a silicone rubber, and a urethane rubber. About these rubbery resins, in order to produce a copolymer by reacting with an aromatic polyamide resin or a polyamideimide resin, it is preferable to provide various functional groups at both ends. In particular, it is useful to use CTBN (carboxyl terminal butadienenitrile). Moreover, in an acrylonitrile butadiene rubber, if it is a carboxyl modified body, it can take a crosslinked structure with an epoxy resin, and can improve the flexibility of the resin layer after hardening. As a carboxyl modified body, a carboxyl terminal nitrile butadiene rubber (CTBN), a carboxyl terminal butadiene rubber (CTB), and a carboxy modified nitrile butadiene rubber (C-NBR) can be used.

상기 폴리아미드이미드 수지로는 공지된 폴리이미드 아미드 수지를 사용할 수 있다. 또, 상기 폴리이미드아미드 수지로는 예를 들어, 트리멜리트산 무수물, 벤조페논테트라카르복실산 무수물 및 비톨릴렌디이소시아네이트를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 수지나, 트리멜리트산 무수물, 디페닐메탄디이소시아네이트 및 카르복실기 말단 아크릴로니트릴-부타디엔 고무를 N-메틸-2-피롤리돈 또는/및 N,N-디메틸아세트아미드 등의 용제 중에서 가열함으로써 얻어지는 것을 사용할 수 있다.As said polyamideimide resin, a well-known polyimide amide resin can be used. Moreover, as said polyimide amide resin, trimellitic anhydride, benzophenone tetracarboxylic anhydride, and bitolylene diisocyanate are N-methyl- 2-pyrrolidone or / and N, N- dimethylacetamide, for example. N-methyl-2-pyrrolidone or / and N, N-dimethylacetamide and the like obtained by heating in a solvent such as resin, trimellitic anhydride, diphenylmethane diisocyanate and carboxyl terminal acrylonitrile-butadiene rubber What is obtained by heating in the solvent of can be used.

상기 고무 변성 폴리아미드이미드 수지로서, 공지된 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지는, 폴리아미드이미드 수지와 고무성 수지를 반응시켜 얻어지는 것이다. 폴리아미드이미드 수지와 고무성 수지를 반응시켜 사용하는 것은, 폴리아미드이미드 수지 그 자체의 유연성을 향상시킬 목적으로 실시한다. 즉, 폴리아미드이미드 수지와 고무성 수지를 반응시켜, 폴리아미드이미드 수지의 산 성분 (시클로헥산디카르복실산 등) 의 일부를 고무 성분로 치환하는 것이다. 폴리아미드이미드 수지에는 공지된 폴리아미드이미드 수지를 사용할 수 있다. 또, 고무성 수지에는 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다. 고무 변성 폴리아미드이미드 수지를 중합시킬 때에, 폴리아미드이미드 수지와 고무성 수지의 용해에 사용하는 용제에는, 디메틸포름아미드, 디메틸아세트아미드, N-메틸-2-피롤리돈, 디메틸술폭시드, 니트로메탄, 니트로에탄, 테트라하이드로푸란, 시클로헥사논, 메틸에틸케톤, 아세토니트릴, γ-부티로락톤 등을, 1 종 또는 2 종 이상을 혼합하여 사용하는 것이 바람직하다.As the rubber-modified polyamideimide resin, a known rubber-modified polyamideimide resin can be used. Rubber modified polyamideimide resin is obtained by making polyamideimide resin and rubbery resin react. The reaction of the polyamideimide resin with the rubbery resin is carried out for the purpose of improving the flexibility of the polyamideimide resin itself. That is, a polyamideimide resin and rubbery resin are made to react, and a part of acid components (cyclohexane dicarboxylic acid etc.) of a polyamideimide resin are substituted by a rubber component. As the polyamideimide resin, a known polyamideimide resin can be used. Moreover, well-known rubbery resin or the above-mentioned rubbery resin can be used for rubbery resin. When the rubber-modified polyamideimide resin is polymerized, solvents used for dissolving the polyamideimide resin and the rubbery resin include dimethylformamide, dimethylacetamide, N-methyl-2-pyrrolidone, dimethyl sulfoxide and nitro. It is preferable to use 1 type, or 2 or more types of methane, nitroethane, tetrahydrofuran, cyclohexanone, methyl ethyl ketone, acetonitrile, (gamma) -butyrolactone, etc. used.

상기 포스파젠계 수지로서, 공지된 포스파젠계 수지를 사용할 수 있다. 포스파젠계 수지는, 인 및 질소를 구성 원소로 하는 이중 결합을 갖는 포스파젠을 포함하는 수지이다. 포스파젠계 수지는, 분자 중의 질소와 인의 상승 효과에 의해, 난연 성능을 비약적으로 향상시킬 수 있다. 또, 9,10-디하이드로-9-옥사-10-포스파페난트렌-10-옥사이드 유도체와 달리, 수지 중에서 안정적으로 존재하고, 마이그레이션의 발생을 방지하는 효과가 얻어진다.As the phosphazene-based resin, a known phosphazene-based resin can be used. The phosphazene-based resin is a resin containing phosphazene having a double bond containing phosphorus and nitrogen as constituent elements. The phosphazene-based resin can significantly improve the flame retardant performance by synergistic effects of nitrogen and phosphorus in the molecule. In addition, unlike the 9,10-dihydro-9-oxa-10-phosphaphenanthrene-10-oxide derivative, the resin is stably present in the resin and an effect of preventing migration from occurring is obtained.

상기 불소 수지로서, 공지된 불소 수지를 사용할 수 있다. 또, 불소 수지로서, 예를 들어 PTFE (폴리테트라플루오로에틸렌 (4불화)), PFA (테트라플루오로에틸렌·퍼플루오로알킬비닐에테르 공중합체), FEP (테트라플루오로에틸렌·헥사플루오로프로필렌 공중합체 (4.6불화)), ETFE (테트라플루오로에틸렌·에틸렌 공중합체), PVDF (폴리비닐리덴플루오라이드 (2불화)), PCTFE (폴리클로로트리플루오로에틸렌 (3불화)), 폴리알릴술폰, 방향족 폴리술파이드 및 방향족 폴리에테르 중에서 선택되는 어느 적어도 1 종의 열가소성 수지와 불소 수지로 이루어지는 불소 수지 등을 사용해도 된다.As said fluororesin, a well-known fluororesin can be used. Moreover, as a fluororesin, PTFE (polytetrafluoroethylene (tetrafluoride)), PFA (tetrafluoroethylene perfluoroalkyl vinyl ether copolymer), FEP (tetrafluoroethylene hexafluoropropylene, for example) Copolymer (4.6 fluoride)), ETFE (tetrafluoroethylene-ethylene copolymer), PVDF (polyvinylidene fluoride (bifluoride)), PCTFE (polychlorotrifluoroethylene (trifluoride)), polyallyl sulfone Or a fluororesin comprising at least one thermoplastic resin and a fluororesin selected from aromatic polysulfides and aromatic polyethers.

또, 상기 수지층은 수지 경화제를 포함해도 된다. 수지 경화제로는 공지된 수지 경화제를 사용할 수 있다. 예를 들어 수지 경화제로는 디시안디아미드, 이미다졸류, 방향족 아민 등의 아민류, 비스페놀 A, 브롬화 비스페놀 A 등의 페놀류, 페놀 노볼락 수지 및 크레졸 노볼락 수지 등의 노볼락류, 무수 프탈산 등의 산 무수물, 비페닐형 페놀 수지, 페놀아르알킬형 페놀 수지 등을 사용할 수 있다. 또, 상기 수지층은 전술한 수지 경화제의 1 종 또는 2 종 이상을 포함해도 된다. 이들 경화제는 에폭시 수지에 특히 유효하다.Moreover, the said resin layer may also contain the resin hardening | curing agent. As a resin hardener, a well-known resin hardener can be used. For example, as a resin hardening | curing agent, amines, such as dicyandiamide, imidazole, aromatic amine, phenols, such as bisphenol A and brominated bisphenol A, novolaks, such as a phenol novolak resin and cresol novolak resin, phthalic anhydride, etc. Acid anhydride, biphenyl type phenol resin, phenol aralkyl type phenol resin, etc. can be used. Moreover, the said resin layer may also contain 1 type (s) or 2 or more types of the above-mentioned resin hardening | curing agent. These curing agents are particularly effective for epoxy resins.

상기 비페닐형 페놀 수지의 구체예를 화학식 8 에 나타낸다.The specific example of the said biphenyl type phenol resin is shown in General formula (8).

[화학식 8][Formula 8]

Figure 112017040164377-pat00008
Figure 112017040164377-pat00008

또, 상기 페놀아르알킬형 페놀 수지의 구체예를 화학식 9 에 나타낸다.Moreover, the specific example of the said phenol aralkyl type phenol resin is shown in General formula (9).

[화학식 9][Formula 9]

Figure 112017040164377-pat00009
Figure 112017040164377-pat00009

이미다졸류로는, 공지된 것을 사용할 수 있으며, 예를 들어, 2-운데실이미다졸, 2-헵타데실이미다졸, 2-에틸-4-메틸이미다졸, 2-페닐-4-메틸이미다졸, 1-시아노에틸-2-운데실이미다졸, 1-시아노에틸-2-에틸-4-메틸이미다졸, 1-시아노에틸-2-페닐이미다졸, 2-페닐-4,5-디하이드록시메틸이미다졸, 2-페닐-4-메틸-5-하이드록시메틸이미다졸 등을 들 수 있고, 이들을 단독 혹은 혼합하여 사용할 수 있다.As imidazole, a well-known thing can be used, For example, 2-undecyl imidazole, 2-heptadecyl imidazole, 2-ethyl-4- methylimidazole, 2-phenyl-4- Methylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyanoethyl-2-ethyl-4-methylimidazole, 1-cyanoethyl-2-phenylimidazole, 2 -Phenyl-4,5-dihydroxymethylimidazole, 2-phenyl-4-methyl-5-hydroxymethylimidazole, etc. can be mentioned, These can be used individually or in mixture.

또, 그 중에서도, 이하의 화학식 10 에 나타내는 구조식을 구비하는 이미다졸류를 사용하는 것이 바람직하다. 이 화학식 10 에 나타내는 구조식의 이미다졸류를 사용함으로써, 반경화 상태의 수지층의 내흡습성을 현저하게 향상시킬 수 있으며, 장기 보존 안정성이 우수하다. 이미다졸류는, 에폭시 수지의 경화시에 촉매적인 작용을 실시하는 것이고, 경화 반응의 초기 단계에 있어서, 에폭시 수지의 자기 중합 반응을 일으키는 반응 개시제로서 기여하기 때문이다.Moreover, it is preferable to use the imidazole provided with the structural formula shown by following formula (10) especially. By using the imidazole of the structural formula shown in this formula (10), the hygroscopicity of the semi-cured resin layer can be remarkably improved, and the long-term storage stability is excellent. It is because imidazole performs a catalytic action at the time of hardening of an epoxy resin, and contributes as a reaction initiator which causes the self-polymerization reaction of an epoxy resin in the initial stage of a hardening reaction.

[화학식 10][Formula 10]

Figure 112017040164377-pat00010
Figure 112017040164377-pat00010

상기 아민류의 수지 경화제로는, 공지된 아민류를 사용할 수 있다. 또, 상기 아민류의 수지 경화제로는, 예를 들어 전술한 폴리아민이나 방향족 폴리아민을 사용할 수 있으며, 또, 방향족 폴리아민, 폴리아미드류 및 이들을 에폭시 수지나 다가 카르복실산과 중합 혹은 축합시켜 얻어지는 아민 어덕트체의 군에서 선택된 1 종 또는 2 종 이상을 사용해도 된다. 또, 상기 아민류의 수지 경화제로는, 4,4'-디아미노디페닐렌술폰, 3,3'-디아미노디페닐렌술폰, 4,4-디아미노디페니렐, 2,2-비스[4-(4-아미노페녹시)페닐]프로판 또는 비스[4-(4-아미노페녹시)페닐]술폰 중 어느 1 종 이상을 사용하는 것이 바람직하다.As the resin curing agent of the amines, known amines can be used. Moreover, as the resin curing agent of the said amines, the above-mentioned polyamine and aromatic polyamine can be used, for example, Moreover, aromatic polyamine, polyamide, and the amine adduct obtained by superposing | polymerizing or condensing these with an epoxy resin or polyhydric carboxylic acid, You may use 1 type, or 2 or more types chosen from the group of. Moreover, as a resin hardening | curing agent of the said amines, 4,4'- diamino diphenylene sulfone, 3,3'- diamino diphenylene sulfone, 4, 4- diamino diphenyrel, 2, 2-bis [ It is preferable to use any one or more of 4- (4-aminophenoxy) phenyl] propane or bis [4- (4-aminophenoxy) phenyl] sulfone.

상기 수지층은 경화 촉진제를 포함해도 된다. 경화 촉진제로는 공지된 경화 촉진제를 사용할 수 있다. 예를 들어, 경화 촉진제로는, 3 급 아민, 이미다졸, 우레아계 경화 촉진제 등을 사용할 수 있다.The said resin layer may also contain a hardening accelerator. As a hardening accelerator, a well-known hardening accelerator can be used. For example, tertiary amine, imidazole, urea-type hardening accelerator, etc. can be used as a hardening accelerator.

상기 수지층은 반응 촉매를 포함해도 된다. 반응 촉매로는 공지된 반응 촉매를 사용할 수 있다. 예를 들어 반응 촉매로서 미분쇄 실리카, 3산화안티몬 등을 사용할 수 있다.The said resin layer may also contain a reaction catalyst. As a reaction catalyst, a well-known reaction catalyst can be used. For example, finely divided silica, antimony trioxide, or the like can be used as the reaction catalyst.

상기 다가 카르복실산의 무수물은 에폭시 수지의 경화제로서 기여하는 성분인 것이 바람직하다. 또, 상기 다가 카르복실산의 무수물은, 무수 프탈산, 무수 말레산, 무수 트리멜리트산, 무수 피로멜리트산, 테트라하이드록시 무수 프탈산, 헥사하이드록시 무수 프탈산, 메틸헥사하이드록시 무수 프탈산, 나딘산, 메틸나딘산인 것이 바람직하다.It is preferable that the anhydride of the said polyhydric carboxylic acid is a component which contributes as a hardening | curing agent of an epoxy resin. Moreover, the anhydride of the said polyhydric carboxylic acid is phthalic anhydride, maleic anhydride, trimellitic anhydride, a pyromellitic dianhydride, tetrahydroxy phthalic anhydride, hexahydroxy phthalic anhydride, methyl hexahydroxy phthalic anhydride, nadine acid, It is preferable that it is methylnadic acid.

상기 열가소성 수지는 에폭시 수지와 중합 가능한 알코올성 수산기 이외의 관능기를 갖는 열가소성 수지여도 된다.The thermoplastic resin may be a thermoplastic resin having a functional group other than the epoxy resin and the alcoholic hydroxyl group polymerizable.

상기 폴리비닐아세탈 수지는 산기 및 수산기 이외의 에폭시 수지 또는 말레이미드 화합물과 중합 가능한 관능기를 가져도 된다. 또, 상기 폴리비닐아세탈 수지는 그 분자 내에 카르복실기, 아미노기 또는 불포화 이중 결합을 도입한 것이어도 된다.The polyvinyl acetal resin may have a functional group polymerizable with an epoxy resin or maleimide compound other than an acid group and a hydroxyl group. Moreover, the polyvinyl acetal resin may introduce | transduce a carboxyl group, an amino group, or an unsaturated double bond in the molecule | numerator.

상기 방향족 폴리아미드 수지 폴리머로는, 방향족 폴리아미드 수지와 고무성 수지를 반응시켜 얻어지는 것을 들 수 있다. 여기서, 방향족 폴리아미드 수지란, 방향족 디아민과 디카르복실산의 축중합에 의해 합성되는 것이다. 이 때의 방향족 디아민에는, 4,4'-디아미노디페닐메탄, 3,3'-디아미노디페닐술폰, m-자일렌디아민, 3,3'-옥시디아닐린 등을 사용한다. 그리고, 디카르복실산에는, 프탈산, 이소프탈산, 테레프탈산, 푸마르산 등을 사용한다.As said aromatic polyamide resin polymer, what is obtained by making an aromatic polyamide resin and rubbery resin react is mentioned. Here, an aromatic polyamide resin is synthesize | combined by polycondensation of aromatic diamine and dicarboxylic acid. 4,4'- diamino diphenylmethane, 3,3'- diamino diphenyl sulfone, m-xylenediamine, 3,3'- oxydianiline, etc. are used for aromatic diamine at this time. And phthalic acid, isophthalic acid, terephthalic acid, fumaric acid, etc. are used for dicarboxylic acid.

상기 방향족 폴리아미드 수지와 반응시키는 상기 고무성 수지란, 공지된 고무성 수지 또는 전술한 고무성 수지를 사용할 수 있다.As the rubbery resin to be reacted with the aromatic polyamide resin, a known rubbery resin or the above-mentioned rubbery resin can be used.

이 방향족 폴리아미드 수지 폴리머는, 구리 피복 적층판으로 가공한 후의 동박을 에칭 가공할 때에, 에칭액에 의해 언더 에칭에 의한 손상을 받지 않는 것을 목적으로 사용한 것이다.This aromatic polyamide resin polymer is used for the purpose of not being damaged by under etching by etching liquid, when etching the copper foil after processing with the copper clad laminated board.

또, 상기 수지층은 동박측 (즉 캐리어 부착 동박의 극박 구리층측) 으로부터 순서로 경화 수지층 (「경화 수지층」 이란, 경화가 끝난 수지층을 의미하는 것으로 한다) 과 반경화 수지층을 순차 형성한 수지층이어도 된다. 상기 경화 수지층은, 열팽창 계수가 0 ppm/℃ ∼ 25 ppm/℃ 인 폴리이미드 수지, 폴리아미드이미드 수지, 이들 복합 수지 중 어느 것의 수지 성분으로 구성되어도 된다.In addition, the said resin layer sequentially turns a cured resin layer (a "cured resin layer shall mean a hardened resin layer) and a semi-hardened resin layer in order from the copper foil side (namely, the ultra-thin copper layer side of the copper foil with a carrier). The formed resin layer may be sufficient. The cured resin layer may be composed of a polyimide resin having a thermal expansion coefficient of 0 ppm / ° C to 25 ppm / ° C, a polyamideimide resin, or a resin component of any of these composite resins.

또, 상기 경화 수지층 상에, 경화한 후의 열팽창 계수가 0 ppm/℃ ∼ 50 ppm/℃ 인 반경화 수지층을 형성해도 된다. 또, 상기 경화 수지층과 상기 반경화 수지층이 경화한 후의 수지층 전체의 열팽창 계수가 40 ppm/℃ 이하여도 된다. 상기 경화 수지층은, 유리 전이 온도가 300 ℃ 이상이어도 된다. 또, 상기 반경화 수지층은, 말레이미드계 수지 또는 방향족 말레이미드 수지를 사용하여 형성한 것이어도 된다. 상기 반경화 수지층을 형성하기 위한 수지 조성물은, 말레이미드계 수지, 에폭시 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 포함하는 것이 바람직하다. 에폭시 수지는 공지된 에폭시 수지 또는 본 명세서에 기재된 에폭시 수지를 사용할 수 있다. 또, 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머로는 공지된 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머 또는 전술한 말레이미드계 수지, 방향족 말레이미드 수지, 가교 가능한 관능기를 갖는 선상 폴리머를 사용할 수 있다.Moreover, you may form the semi-hardened resin layer whose thermal expansion coefficient after hardening is 0 ppm / degreeC-50 ppm / degreeC on the said cured resin layer. Moreover, the thermal expansion coefficient of the whole resin layer after hardening of the said cured resin layer and the said semi-hardened resin layer may be 40 ppm / degrees C or less. 300 degreeC or more of glass transition temperature may be sufficient as the said cured resin layer. The semi-cured resin layer may be formed by using a maleimide resin or an aromatic maleimide resin. It is preferable that the resin composition for forming the said semi-hardened resin layer contains maleimide resin, an epoxy resin, and the linear polymer which has a crosslinkable functional group. The epoxy resin can use a well-known epoxy resin or the epoxy resin described in this specification. Moreover, as a linear polymer which has a maleimide resin, an aromatic maleimide resin, and a crosslinkable functional group, a well-known maleimide resin, aromatic maleimide resin, the linear polymer which has a crosslinkable functional group, or the above-mentioned maleimide type resin, aromatic maleim The linear resin which has a mid resin and a crosslinkable functional group can be used.

또, 입체 성형 프린트 배선판 제조 용도에 적합한, 수지층을 갖는 캐리어 부착 동박을 제공하는 경우, 상기 경화 수지층은 경화한 가요성을 갖는 고분자 폴리머층인 것이 바람직하다. 상기 고분자 폴리머층은, 땜납 실장 공정에 견딜 수 있도록, 150 ℃ 이상의 유리 전이 온도를 갖는 수지로 이루어지는 것이 적합하다. 상기 고분자 폴리머층은, 폴리아미드 수지, 폴리에테르술폰 수지, 아라미드 수지, 페녹시 수지, 폴리이미드 수지, 폴리비닐아세탈 수지, 폴리아미드이미드 수지 중 어느 1 종 또는 2 종 이상의 혼합 수지로 이루어지는 것이 바람직하다. 또, 상기 고분자 폴리머층의 두께는 3 ㎛ ∼ 10 ㎛ 인 것이 바람직하다.Moreover, when providing the copper foil with a carrier which has a resin layer suitable for the use for manufacture of a three-dimensionally molded printed wiring board, it is preferable that the said cured resin layer is a high polymer polymer layer which has hardened flexibility. It is preferable that the said high molecular polymer layer consists of resin which has a glass transition temperature of 150 degreeC or more so that a solder mounting process can be endured. It is preferable that the said high molecular polymer layer consists of any 1 type, or 2 or more types of mixed resin of a polyamide resin, a polyether sulfone resin, an aramid resin, a phenoxy resin, a polyimide resin, a polyvinyl acetal resin, and a polyamideimide resin. . Moreover, it is preferable that the thickness of the said high molecular polymer layer is 3 micrometers-10 micrometers.

또, 상기 고분자 폴리머층은, 에폭시 수지, 말레이미드계 수지, 페놀 수지, 우레탄 수지 중 어느 1 종 또는 2 종 이상을 포함하는 것이 바람직하다. 또, 상기 반경화 수지층은 두께가 10 ㎛ ∼ 50 ㎛ 인 에폭시 수지 조성물로 구성되어 있는 것이 바람직하다.Moreover, it is preferable that the said high molecular polymer layer contains any 1 type, or 2 or more types of an epoxy resin, a maleimide-type resin, a phenol resin, and a urethane resin. Moreover, it is preferable that the said semi-hardened resin layer is comprised from the epoxy resin composition whose thickness is 10 micrometers-50 micrometers.

또, 상기 에폭시 수지 조성물은 이하의 A 성분 ∼ E 성분의 각 성분을 포함하는 것인 것이 바람직하다.Moreover, it is preferable that the said epoxy resin composition contains each component of the following A component-E component.

A 성분:에폭시 당량이 200 이하이고, 실온에서 액상의 비스페놀 A 형 에폭시 수지, 비스페놀 F 형 에폭시 수지, 비스페놀 AD 형 에폭시 수지의 군에서 선택되는 1 종 또는 2 종 이상으로 이루어지는 에폭시 수지.A component: The epoxy resin which is an epoxy equivalent of 200 or less and consists of 1 type (s) or 2 or more types chosen from the group of a liquid bisphenol-A epoxy resin, bisphenol F-type epoxy resin, and a bisphenol AD-type epoxy resin at room temperature.

B 성분:고내열성 에폭시 수지.B component: High heat resistant epoxy resin.

C 성분:인 함유 에폭시계 수지, 포스파젠계 수지 중 어느 1 종 또는 이들을 혼합한 수지인 인 함유 난연성 수지.C component: Phosphorus containing flame-retardant resin which is any 1 type of phosphorus containing epoxy resin and phosphazene resin, or resin which mixed these.

D 성분:비점이 50 ℃ ∼ 200 ℃ 의 범위에 있는 용제에 가용인 성질을 구비하는 액상 고무 성분으로 변성한 고무 변성 폴리아미드이미드 수지.D component: Rubber modified polyamideimide resin modified | denatured by the liquid rubber component which has a boiling point in the solvent in the range of 50 degreeC-200 degreeC.

E 성분:수지 경화제.E component: Resin hardener.

B 성분은, 소위 유리 전이점 Tg 가 높은 「고내열성 에폭시 수지」 이다. 여기서 말하는 「고내열성 에폭시 수지」 는, 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 나프탈렌형 에폭시 수지 등의 다관능 에폭시 수지인 것이 바람직하다.B component is "high heat resistant epoxy resin" with high so-called glass transition point Tg. It is preferable that "high heat resistant epoxy resin" here is polyfunctional epoxy resins, such as a novolak-type epoxy resin, a cresol novolak-type epoxy resin, a phenol novolak-type epoxy resin, and a naphthalene type epoxy resin.

C 성분의 인 함유 에폭시 수지로서, 전술한 인 함유 에폭시 수지를 사용할 수 있다. 또, C 성분의 포스파젠계 수지로서 전술한 포스파젠계 수지를 사용할 수 있다.As a phosphorus containing epoxy resin of C component, the above-mentioned phosphorus containing epoxy resin can be used. Moreover, the phosphazene-type resin mentioned above can be used as C component phosphazene-type resin.

D 성분의 고무 변성 폴리아미드이미드 수지로서, 전술한 고무 변성 폴리아미드이미드 수지를 사용할 수 있다. E 성분의 수지 경화제로서, 전술한 수지 경화제를 사용할 수 있다.As the rubber-modified polyamideimide resin of the D component, the rubber-modified polyamideimide resin described above can be used. As the resin curing agent of the E component, the above-mentioned resin curing agent can be used.

이상에 나타낸 수지 조성물에 용제를 첨가하여 수지 바니시로서 사용하고, 프린트 배선판의 접착층으로서 열 경화성 수지층을 형성한다. 당해 수지 바니시는, 상기 서술한 수지 조성물에 용제를 첨가하여, 수지 고형분량이 30 wt% ∼ 70 wt% 인 범위로 조제하고, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 범위에 있는 반경화 수지막의 형성이 가능하다. 용제에는, 공지된 용제 또는 전술한 용제를 사용할 수 있다.A solvent is added to the resin composition shown above and used as a resin varnish, and a thermosetting resin layer is formed as an adhesive layer of a printed wiring board. Resin when the said resin varnish adds a solvent to the resin composition mentioned above, it is prepared in the range whose resin solid content is 30 wt%-70 wt%, and measured based on MIL-P-13949G in MIL specification. Formation of the semi-hardened resin film in which a flow is 5 to 35% of range is possible. A well-known solvent or the solvent mentioned above can be used for a solvent.

상기 수지층은 동박측으로부터 순서로 제 1 열 경화성 수지층과, 당해 제 1 열 경화성 수지층의 표면에 위치하는 제 2 열 경화성 수지층을 갖는 수지층으로서, 제 1 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하지 않는 수지 성분으로 형성된 것이며, 제 2 열 경화성 수지층은, 배선판 제조 프로세스에 있어서의 디스미어 처리시의 약품에 용해하고 세정 제거 가능한 수지를 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층은, 폴리이미드 수지, 폴리에테르술폰, 폴리페닐렌옥사이드 중 어느 1 종 또는 2 종 이상을 혼합한 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 2 열 경화성 수지층은, 에폭시 수지 성분을 사용하여 형성한 것이어도 된다. 상기 제 1 열 경화성 수지층의 두께 t1 (㎛) 은, 캐리어 부착 동박의 조화면 조도를 Rz (㎛) 로 하고, 제 2 열 경화성 수지층의 두께를 t2 (㎛)로 했을 때, t1 은 Rz < t1 < t2 의 조건을 만족하는 두께인 것이 바람직하다.The said resin layer is a resin layer which has a 1st thermosetting resin layer and the 2nd thermosetting resin layer located in the surface of the said 1st thermosetting resin layer in order from a copper foil side, and a 1st thermosetting resin layer is a wiring board It is formed with the resin component which does not melt | dissolve in the chemical | medical agent at the time of the desmear process in a manufacturing process, The 2nd thermosetting resin layer uses resin which melt | dissolves and wash | cleans and removes the chemical | medical agent at the time of desmear process in a wiring board manufacturing process. And may be formed. The said 1st thermosetting resin layer may be formed using the resin component which mixed any 1 type or 2 or more types of polyimide resin, polyether sulfone, and polyphenylene oxide. The second thermosetting resin layer may be formed by using an epoxy resin component. When thickness t1 (micrometer) of a said 1st thermosetting resin layer makes rough surface roughness of copper foil with a carrier Rz (micrometer), and when thickness of the 2nd thermosetting resin layer is t2 (micrometer), t1 is Rz It is preferable that it is thickness which satisfy | fills the conditions of <t1 <t2.

상기 수지층은 골격재에 수지를 함침시킨 프리프레그여도 된다. 상기 골격재에 함침시킨 수지는 열 경화성 수지인 것이 바람직하다. 상기 프리프레그는 공지된 프리프레그 또는 프린트 배선판 제조에 사용하는 프리프레그여도 된다.The resin layer may be a prepreg in which the skeleton is impregnated with a resin. It is preferable that resin impregnated to the said skeleton material is a thermosetting resin. The prepreg may be a known prepreg or a prepreg used for manufacturing a printed wiring board.

상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유를 포함해도 된다. 상기 골격재는 아라미드 섬유 또는 유리 섬유 또는 전체 방향족 폴리에스테르 섬유의 부직포 혹은 직포인 것이 바람직하다. 또, 상기 전체 방향족 폴리에스테르 섬유는 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유인 것이 바람직하다. 상기 융점이 300 ℃ 이상인 전체 방향족 폴리에스테르 섬유란, 소위 액정 폴리머라고 칭해지는 수지를 사용하여 제조되는 섬유이며, 당해 액정 폴리머는 2-하이드록실-6-나프토산 및 p-하이드록시벤조산의 중합체를 주성분으로 하는 것이다. 이 전체 방향족 폴리에스테르 섬유는, 저유전율, 낮은 유전 정접을 갖기 때문에, 전기적 절연층의 구성재로서 우수한 성능을 가지며, 유리 섬유 및 아라미드 섬유와 마찬가지로 사용하는 것이 가능한 것이다. The framework may include aramid fibers or glass fibers or wholly aromatic polyester fibers. It is preferable that the said framework material is a nonwoven fabric or a woven fabric of aramid fiber or glass fiber, or a wholly aromatic polyester fiber. Moreover, it is preferable that the said total aromatic polyester fiber is a wholly aromatic polyester fiber whose melting | fusing point is 300 degreeC or more. The said all aromatic polyester fiber whose melting point is 300 degreeC or more is a fiber manufactured using resin called what is called a liquid crystal polymer, The said liquid crystal polymer is a polymer of 2-hydroxy-6-naphthoic acid and p-hydroxybenzoic acid. It is a main ingredient. Since this all aromatic polyester fiber has a low dielectric constant and low dielectric loss tangent, it has the outstanding performance as a component of an electrical insulation layer, and can use it like a glass fiber and an aramid fiber.

또한, 상기 부직포 및 직포를 구성하는 섬유는, 그 표면의 수지와의 젖음성을 향상시키기 위해서, 실란 커플링제 처리를 실시하는 것이 바람직하다. 이 때의 실란 커플링제는, 사용 목적에 따라 공지된 아미노계, 에폭시계 등의 실란 커플링제 또는 전술한 실란 커플링제를 사용할 수 있다.Moreover, in order to improve the wettability with resin of the surface, the fiber which comprises the said nonwoven fabric and a woven fabric is preferable to process a silane coupling agent. The silane coupling agent at this time can use silane coupling agents, such as a well-known amino type and epoxy type, or the above-mentioned silane coupling agent according to a use purpose.

또, 상기 프리프레그는 공칭 두께가 70 ㎛ 이하인 아라미드 섬유 또는 유리 섬유를 사용한 부직포, 혹은, 공칭 두께가 30 ㎛ 이하인 유리 크로스로 이루어지는 골격재에 열 경화성 수지를 함침시킨 프리프레그여도 된다.The prepreg may be a non-woven fabric using aramid fibers or glass fibers having a nominal thickness of 70 μm or less, or a prepreg impregnated with a thermosetting resin in a skeleton made of glass cross having a nominal thickness of 30 μm or less.

(수지층이 유전체 (유전체 필러) 를 포함하는 경우) (When the resin layer contains a dielectric (dielectric filler))

상기 수지층은 유전체 (유전체 필러) 를 포함해도 된다.The resin layer may contain a dielectric (dielectric filler).

상기 어느 것의 수지층 또는 수지 조성물에 유전체 (유전체 필러) 를 포함시키는 경우에는, 캐패시터층을 형성하는 용도에 사용하여, 캐패시터 회로의 전기 용량을 증대시킬 수 있는 것이다. 이 유전체 (유전체 필러) 에는, BaTiO3, SrTiO3, Pb(Zr-Ti)O3 (통칭 PZT), PbLaTiO3·PbLaZrO (통칭 PLZT), SrBi2Ta2O9 (통칭 SBT) 등의 페브로스카이트 구조를 갖는 복합 산화물의 유전체 분말을 사용한다.In the case where the dielectric (dielectric filler) is included in any of the above resin layers or resin compositions, the capacitance of the capacitor circuit can be increased for use in forming a capacitor layer. This dielectric material (dielectric filler) includes a dielectric powder of a composite oxide having a pebrose structure such as BaTiO 3, SrTiO 3, Pb (Zr-Ti) O 3 (common name PZT), PbLaTiO 3 · PbLaZrO (common name PLZT), and SrBi2Ta2O9 (common name SBT). Use

유전체 (유전체 필러) 는 분상 (粉狀) 이어도 된다. 유전체 (유전체 필러) 가 분상인 경우, 이 유전체 (유전체 필러) 의 분체 특성은, 먼저 입경이 0.01 ㎛ ∼ 3.0 ㎛, 바람직하게는 0.02 ㎛ ∼ 2.0 ㎛ 의 범위인 것일 필요가 있다. 여기서 말하는 입경은, 분립끼리가 어느 일정한 2 차 응집 상태를 형성하고 있기 때문에, 레이저 회절 산란식 입도 분포 측정법이나 BET 법 등의 측정값으로부터 평균 입경을 추측하는 간접 측정에서는 정밀도가 떨어지는 것이 되기 때문에 사용할 수 없고, 유전체 (유전체 필러) 를 주사형 전자 현미경 (SEM) 으로 직접 관찰하여, 그 SEM 이미지를 화상 해석하여 얻어지는 평균 입경을 말하는 것이다. 본건 명세서에서는 이 때의 입경을 DIA 라고 표시하고 있다. 또한, 본건 명세서에 있어서의 주사형 전자 현미경 (SEM) 을 사용하여 관찰되는 유전체 (유전체 필러) 의 분체의 화상 해석은, 아사히 엔지니어링 주식회사 제조의 IP-1000PC 를 사용하여, 원도 (圓度) 임계값 10, 겹침도 20 으로 하여 원형 입자 해석을 실시하고, 평균 입경 DIA 를 구한 것이다.The dielectric (dielectric filler) may be powdery. In the case where the dielectric (dielectric filler) is powdery, the powder characteristics of the dielectric (dielectric filler) need to be in the range of 0.01 µm to 3.0 µm, preferably 0.02 µm to 2.0 µm, in particle size. The particle diameter used here is used because the granules form a certain secondary agglomerated state, and thus the precision is inferior in the indirect measurement of estimating the average particle diameter from measured values such as laser diffraction scattering particle size distribution measurement method or BET method. It refers to an average particle diameter obtained by directly observing a dielectric (dielectric filler) with a scanning electron microscope (SEM) and image analysis of the SEM image. In this specification, the particle diameter at this time is represented by DIA. In addition, the image analysis of the powder of the dielectric (dielectric filler) observed using the scanning electron microscope (SEM) in this specification uses the Asahi Engineering Co., Ltd. IP-1000PC, and is a roundness threshold. Circular particle analysis was performed with the value 10 and the overlap degree 20, and the average particle diameter DIA was calculated | required.

상기 서술한 실시형태에 의해, 당해 내층 코어재의 내층 회로 표면과 유전체를 포함하는 수지층의 밀착성을 향상시키고, 낮은 유전 정접을 구비하는 캐패시터 회로층을 형성하기 위한 유전체를 포함하는 수지층을 갖는 캐리어 부착 동박을 제공할 수 있다.By the above-mentioned embodiment, the carrier which has a resin layer containing the dielectric material for improving the adhesiveness of the inner-layer circuit surface of the said inner-layer core material, and the resin layer containing a dielectric material, and forming a capacitor circuit layer with low dielectric tangent. Attached copper foil can be provided.

전술한 수지층에 포함되는 수지 및/또는 수지 조성물 및/또는 화합물을 예를 들어 메틸에틸케톤 (MEK), 시클로펜타논, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 톨루엔, 메탄올, 에탄올, 프로필렌글리콜모노메틸에테르, 디메틸포름아미드, 디메틸아세트아미드, 시클로헥사논, 에틸셀로솔브, N-메틸-2-피롤리돈, N,N-디메틸아세트아미드, N,N-디메틸포름아미드 등의 용제에 용해하여 수지액 (수지 바니시) 으로 하고, 이것을 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링제층 상에, 예를 들어 롤 코터법 등에 의해 도포하고, 이어서 필요에 따라 가열 건조시켜 용제를 제거하여 B 스테이지 상태로 한다. 건조에는 예를 들어 열풍 건조로를 사용하면 되고, 건조 온도는 100 ∼ 250 ℃, 바람직하게는 130 ∼ 200 ℃ 이면 된다. 상기 수지층의 조성물을, 용제를 사용하여 용해하고, 수지 고형분 3 wt% ∼ 70 wt%, 바람직하게는 3 wt% ∼ 60 wt%, 바람직하게는 10 wt% ∼ 40 wt%, 보다 바람직하게는 25 wt% ∼ 40 wt% 의 수지액으로 해도 된다. 또한, 메틸에틸케톤과 시클로펜타논의 혼합 용제를 사용하여 용해하는 것이, 환경적인 견지에서 현단계에서는 가장 바람직하다. 또한, 용제에는 비점이 50 ℃ ∼ 200 ℃ 의 범위인 용제를 사용하는 것이 바람직하다.Resin and / or resin composition and / or compound contained in the above-mentioned resin layer are, for example, methyl ethyl ketone (MEK), cyclopentanone, dimethylformamide, dimethylacetamide, N-methylpyrrolidone, toluene, methanol , Ethanol, propylene glycol monomethyl ether, dimethylformamide, dimethylacetamide, cyclohexanone, ethyl cellosolve, N-methyl-2-pyrrolidone, N, N-dimethylacetamide, N, N-dimethylform It melt | dissolves in solvents, such as an amide, and makes it resin resin (resin varnish), and rolls it on the said ultra-thin copper layer, or the said heat-resistant layer, a rustproof layer, or the said chromate treatment layer, or the said silane coupling agent layer, for example. Coating is carried out by a coater method or the like, followed by heating and drying as necessary to remove the solvent to obtain a B stage state. For drying, for example, a hot air drying furnace may be used, and the drying temperature may be 100 to 250 ° C, preferably 130 to 200 ° C. The composition of the said resin layer is melt | dissolved using a solvent, The resin solid content is 3 wt%-70 wt%, Preferably it is 3 wt%-60 wt%, Preferably it is 10 wt%-40 wt%, More preferably, It is good also as a resin liquid of 25 wt%-40 wt%. In addition, dissolution using a mixed solvent of methyl ethyl ketone and cyclopentanone is most preferable at this stage from an environmental point of view. Moreover, it is preferable to use the solvent whose boiling point is a range of 50 degreeC-200 degreeC for a solvent.

또, 상기 수지층은 MIL 규격에 있어서의 MIL-P-13949G 에 준거하여 측정했을 때의 레진 플로우가 5 % ∼ 35 % 범위에 있는 반경화 수지막인 것이 바람직하다.Moreover, it is preferable that the said resin layer is a semi-hardened resin film whose resin flow at the time of measuring based on MIL-P-13949G in MIL specification exists in 5 to 35% of range.

본건 명세서에 있어서, 레진 플로우란, MIL 규격에 있어서의 MIL-P-13949G 에 준거하여, 수지 두께를 55 ㎛ 로 한 수지 부착 동박으로부터 가로세로 10 ㎝ 시료를 4 매 샘플링하고, 이 4 매의 시료를 겹친 상태 (적층체) 로 프레스 온도 171 ℃, 프레스압 14 kgf/㎠, 프레스 시간 10 분의 조건으로 접합하고, 그 때의 수지 유출 중량을 측정한 결과로부터 수학식 1 에 기초하여 산출한 값이다.In this specification, with resin resin, based on MIL-P-13949G in MIL specification, four samples of 10 cm in width and width are sampled from the copper foil with resin which made resin thickness 55 micrometers, and these four samples Is bonded based on the press temperature of 171 ° C., the press pressure of 14 kgf / cm 2, and the press time of 10 minutes in an overlapped state (laminate), and the value calculated based on Equation 1 from the result of measuring the resin outflow weight at that time. to be.

Figure 112017040164377-pat00011
Figure 112017040164377-pat00011

상기 수지층을 구비한 캐리어 부착 동박 (수지가 부착된 캐리어 부착 동박) 은, 그 수지층을 기재에 중첩한 후 전체를 열 압착하여 그 수지층을 열 경화시키고, 이어서 캐리어를 박리하여 극박 구리층을 표출시키고 (당연히 표출하는 것은 그 극박 구리층의 중간층측의 표면이다), 거기에 소정의 배선 패턴을 형성한다는 양태로 사용된다.The copper foil with a carrier (copper foil with a carrier with a resin) with the said resin layer superimposes the resin layer, and heat-presses the whole, thermosets the resin layer, and then peels a carrier and makes an ultra-thin copper layer It is used in the aspect which expresses (the natural thing is surface of the intermediate | middle layer side of the ultra-thin copper layer), and forms a predetermined wiring pattern there.

이 수지가 부착된 캐리어 부착 동박을 사용하면, 다층 프린트 배선 기판의 제조시에 있어서의 프리프레그재의 사용 매수를 줄일 수 있다. 게다가, 수지층의 두께를 층간 절연을 확보할 수 있는 두께로 하거나, 프리프레그재를 전혀 사용하지 않아도 구리 피복 적층판을 제조할 수 있다. 또 이 때, 기재의 표면에 절연 수지를 언더코트하여 표면의 평활성을 더욱 개선할 수도 있다.When the copper foil with a carrier with this resin is used, the number of sheets of prepreg material at the time of manufacture of a multilayer printed wiring board can be reduced. Moreover, the thickness of a resin layer can be made into the thickness which can ensure interlayer insulation, or a copper clad laminated board can be manufactured, without using a prepreg material at all. At this time, the surface of the substrate can be undercoated with an insulating resin to further improve the smoothness of the surface.

또한, 프리프레그재를 사용하지 않는 경우에는, 프리프레그재의 재료 코스트가 절약되고, 또 적층 공정도 간략해지므로 경제적으로 유리해지고, 또한, 프리프레그재의 두께분만큼 제조되는 다층 프린트 배선 기판의 두께는 얇아져, 1 층의 두께가 100 ㎛ 이하인 극박의 다층 프린트 배선 기판을 제조할 수 있다는 이점이 있다.In addition, when the prepreg material is not used, the material cost of the prepreg material is reduced, and the lamination process is simplified, which is economically advantageous, and the thickness of the multilayer printed wiring board manufactured by the thickness of the prepreg material is There is an advantage that it can be made thin and an ultra-thin multilayer printed wiring board having a thickness of one layer of 100 µm or less can be produced.

이 수지층의 두께는 0.1 ∼ 120 ㎛ 인 것이 바람직하다.It is preferable that the thickness of this resin layer is 0.1-120 micrometers.

수지층의 두께가 0.1 ㎛ 보다 얇아지면, 접착력이 저하되고, 프리프레그재를 개재시키는 일 없이 이 수지가 부착된 캐리어 부착 동박을 내층재를 구비한 기재에 적층했을 때에, 내층재의 회로 사이의 층간 절연을 확보하는 것이 곤란해지는 경우가 있다. 한편, 수지층의 두께를 120 ㎛ 보다 두껍게 하면, 1 회의 도포 공정으로 목적 두께의 수지층을 형성하는 것이 곤란해지고, 여분의 재료비와 공정수가 들기 때문에 경제적으로 불리해지는 경우가 있다.When the thickness of the resin layer becomes thinner than 0.1 µm, the adhesive force decreases, and when the copper foil with a carrier with this resin is laminated on a substrate having an inner layer material without interposing a prepreg material, the interlayer insulation between the circuits of the inner layer material It may be difficult to secure. On the other hand, when the thickness of a resin layer is thicker than 120 micrometers, it becomes difficult to form the resin layer of the target thickness in one application | coating process, and it may become disadvantageous economically because extra material cost and process number are needed.

또한, 수지층을 갖는 캐리어 부착 동박이 극박의 다층 프린트 배선판을 제조하는 것에 사용되는 경우에는, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛, 보다 바람직하게는 0.5 ㎛ ∼ 5 ㎛, 보다 바람직하게는 1 ㎛ ∼ 5 ㎛ 로 하는 것이, 다층 프린트 배선판의 두께를 작게 하기 위해서 바람직하다.Moreover, when the copper foil with a carrier which has a resin layer is used for manufacturing an ultra-thin multilayer printed wiring board, the thickness of the said resin layer is 0.1 micrometer-5 micrometers, More preferably, 0.5 micrometer-5 micrometers, More preferably, It is preferable to set it as 1 micrometer-5 micrometers in order to make thickness of a multilayer printed wiring board small.

또, 수지층이 유전체를 포함하는 경우에는, 수지층의 두께는 0.1 ∼ 50 ㎛ 인 것이 바람직하고, 0.5 ㎛ ∼ 25 ㎛ 인 것이 바람직하며, 1.0 ㎛ ∼ 15 ㎛ 인 것이 보다 바람직하다.Moreover, when a resin layer contains a dielectric material, it is preferable that the thickness of a resin layer is 0.1-50 micrometers, It is preferable that it is 0.5 micrometer-25 micrometers, It is more preferable that it is 1.0 micrometer-15 micrometers.

또, 상기 경화 수지층, 반경화 수지층과의 총 수지층 두께는 0.1 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 5 ㎛ ∼ 120 ㎛ 인 것이 바람직하고, 10 ㎛ ∼ 120 ㎛ 인 것이 바람직하며, 10 ㎛ ∼ 60 ㎛ 인 것이 보다 바람직하다. 그리고, 경화 수지층의 두께는 2 ㎛ ∼ 30 ㎛ 인 것이 바람직하고, 3 ㎛ ∼ 30 ㎛ 인 것이 바람직하며, 5 ∼ 20 ㎛ 인 것이 보다 바람직하다. 또, 반경화 수지층의 두께는 3 ㎛ ∼ 55 ㎛ 인 것이 바람직하고, 7 ㎛ ∼ 55 ㎛ 인 것이 바람직하며, 15 ∼ 115 ㎛ 인 것이 보다 바람직하다. 총 수지층 두께가 120 ㎛ 를 초과하면, 얇은 두께의 다층 프린트 배선판을 제조하는 것이 어려워지는 경우가 있고, 5 ㎛ 미만에서는 얇은 두께의 다층 프린트 배선판을 형성하기 쉬워지기는 하지만, 내층의 회로간에 있어서의 절연층인 수지층이 지나치게 얇아져, 내층의 회로간의 절연성을 불안정하게 하는 경향이 발생하는 경우가 있기 때문이다. 또, 경화 수지층 두께가 2 ㎛ 미만이면, 동박 조화면의 표면 조도를 고려할 필요가 발생하는 경우가 있다. 반대로 경화 수지층 두께가 20 ㎛ 를 초과하면, 경화가 끝난 수지층에 의한 효과는 특별히 향상되는 일이 없어지는 경우가 있어, 총 절연층 두께는 두꺼워진다.The total resin layer thickness of the cured resin layer and the semi-cured resin layer is preferably 0.1 µm to 120 µm, preferably 5 µm to 120 µm, preferably 10 µm to 120 µm, and 10 µm. It is more preferable that it is-60 micrometers. And it is preferable that the thickness of cured resin layer is 2 micrometers-30 micrometers, It is preferable that it is 3 micrometers-30 micrometers, It is more preferable that it is 5-20 micrometers. Moreover, it is preferable that the thickness of a semi-hardened resin layer is 3 micrometers-55 micrometers, It is preferable that it is 7 micrometers-55 micrometers, It is more preferable that it is 15-115 micrometers. When the total resin layer thickness exceeds 120 µm, it may be difficult to manufacture a thin multilayer printed wiring board, and when it is less than 5 µm, it becomes easy to form a thin multilayer printed wiring board, but between circuits of the inner layer This is because the resin layer, which is an insulating layer of, may become too thin and a tendency to destabilize the insulation between circuits of the inner layer may occur. Moreover, when the cured resin layer thickness is less than 2 micrometers, the surface roughness of a copper foil roughening surface may arise. On the contrary, when the thickness of cured resin layer exceeds 20 micrometers, the effect by the hardened resin layer may not improve especially, and the total insulation layer thickness will become thick.

또한, 상기 수지층의 두께를 0.1 ㎛ ∼ 5 ㎛ 로 하는 경우에는, 수지층과 캐리어 부착 동박의 밀착성을 향상시키기 위해서, 극박 구리층 상에 내열층 및/또는 방청층 및/또는 크로메이트 처리층 및/또는 실란 커플링 처리층을 형성한 후에, 당해 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층 상에 수지층을 형성하는 것이 바람직하다.Moreover, when setting the thickness of the said resin layer to 0.1 micrometer-5 micrometers, in order to improve the adhesiveness of a resin layer and copper foil with a carrier, a heat-resistant layer and / or an rustproof layer, and / or a chromate treatment layer on an ultra-thin copper layer, and After forming a silane coupling process layer, it is preferable to form a resin layer on the said heat-resistant layer, a rustproof layer, a chromate treatment layer, or a silane coupling process layer.

또한, 전술한 수지층의 두께는, 임의의 10 점에 있어서 단면 관찰에 의해 측정한 두께의 평균값을 말한다.In addition, the thickness of the above-mentioned resin layer says the average value of the thickness measured by cross-sectional observation in arbitrary ten points.

또한, 이 수지가 부착된 캐리어 부착 동박의 또 하나의 제품 형태로는, 상기 극박 구리층 상, 혹은 상기 내열층, 방청층, 혹은 상기 크로메이트 처리층, 혹은 상기 실란 커플링 처리층 상에 수지층으로 피복하고, 반경화 상태로 한 후, 이어서 캐리어를 박리하여, 캐리어가 존재하지 않는, 수지가 부착된 동박의 형태로 제조하는 것도 가능하다.Moreover, as another product form of the copper foil with a carrier with this resin, a resin layer is on the said ultra-thin copper layer, or on the said heat-resistant layer, a rustproof layer, or the said chromate treatment layer, or the said silane coupling process layer. It is also possible to coat | cover with and to make it semi-hardened, and then peeling a carrier and manufacturing it in the form of the copper foil with resin which carrier does not exist.

<6. 캐리어 부착 동박><6. Copper foil with suitcase >

이와 같이 하여, 동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층과, 수의적인 수지층을 구비한 캐리어 부착 동박이 제조된다. 캐리어 부착 동박 자체의 사용 방법은 당업자에게 주지이지만, 예를 들어 극박 구리층의 표면을 종이 기재 페놀 수지, 종이 기재 에폭시 수지, 합성 섬유포 기재 에폭시 수지, 유리포·종이 복합 기재 에폭시 수지, 유리포·유리 부직포 복합 기재 에폭시 수지 및 유리포 기재 에폭시 수지, 폴리에스테르 필름, 폴리이미드 필름 등의 절연 기판에 첩합하여 열 압착 후에 캐리어를 박리하여 구리 피복 적층판으로 하고, 절연 기판에 접착한 극박 구리층을 목적으로 하는 도체 패턴으로 에칭하고, 최종적으로 프린트 배선판을 제조할 수 있다. 또한, 프린트 배선판에 전자 부품류를 탑재함으로써, 프린트 회로판이 완성한다. 이하에, 본 발명에 관련된 캐리어 부착 동박을 사용한 프린트 배선판의 제조 공정의 예를 몇가지 나타낸다.Thus, the copper foil with a carrier provided with the copper foil carrier, the peeling layer laminated | stacked on the copper foil carrier, the ultra-thin copper layer laminated | stacked on the peeling layer, and a voluntary resin layer is manufactured. Although the usage method of the copper foil with a carrier itself is well-known to those skilled in the art, For example, the surface of an ultra-thin copper layer is made into a paper base phenol resin, a paper base epoxy resin, a synthetic fiber cloth base epoxy resin, a glass cloth, a paper composite base material epoxy resin, and a glass cloth. An ultra-thin copper layer bonded to an insulating substrate such as a glass nonwoven composite base epoxy resin and a glass cloth base epoxy resin, a polyester film, a polyimide film, and bonded to a copper-clad laminate by peeling a carrier after thermal compression, is used. It can be etched with a conductor pattern to be used and finally a printed wiring board can be manufactured. Moreover, a printed circuit board is completed by mounting electronic components in a printed wiring board. Below, some examples of the manufacturing process of the printed wiring board using the copper foil with a carrier which concerns on this invention are shown.

본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, 상기 캐리어 부착 동박과 절연 기판을 적층하는 공정, 상기 캐리어 부착 동박과 절연 기판을 극박 구리층측이 절연 기판과 대향하도록 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정을 거쳐 구리 피복 적층판을 형성하고, 그 후, 세미 애디티브법, 모디파이드 세미 애디티브법, 파틀리 애디티브법 및 서브트랙티브법 중 어느 방법에 의해 회로를 형성하는 공정을 포함한다. 절연 기판은 내층 회로가 삽입된 것으로 하는 것도 가능하다.In one Embodiment of the manufacturing method of the printed wiring board which concerns on this invention, the process of preparing the copper foil with a carrier and an insulated substrate concerning this invention, the process of laminating the said copper foil with a carrier, and an insulated substrate, the said copper foil with a carrier, and an insulated substrate After lamination | stacking so that an ultra-thin copper layer side may face an insulated substrate, a copper clad laminated board is formed through the process of peeling the carrier of the said copper foil with a carrier, and the semiadditive process, the modified semiadditive process, and a partly The process of forming a circuit by any of an additive method and a subtractive method is included. It is also possible for the insulating substrate to have an inner layer circuit inserted therein.

본 발명에 있어서, 세미 애디티브법이란, 절연 기판 또는 동박 시드층 상에 얇은 무전해 도금을 실시하고, 패턴을 형성 후, 전기 도금 및 에칭을 이용하여 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the semi-additive method refers to a method of forming a conductive pattern using electroplating and etching after forming a pattern on a thin electroless plating on an insulating substrate or a copper foil seed layer.

따라서, 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one Embodiment of the manufacturing method of the printed wiring board which concerns on this invention using the semiadditive process, the process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,After laminating | stacking the said copper foil with a carrier and an insulated substrate, the process of peeling the carrier of the said copper foil with a carrier,

상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, Removing all of the ultra-thin copper layers exposed by peeling the carrier by a method such as etching or plasma using a corrosion solution such as an acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 절연 기판 및 존재하는 경우에는 수지층에 스루홀 또는/및 블라인드 비아를 형성하는 공정, A step of forming through-holes and / or blind vias in the insulating substrate exposed by removing the ultrathin copper layer by etching and, if present, in the resin layer;

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,Performing a desmear treatment on the region including the through hole and / or the blind via,

상기 수지 및 상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정, Forming an electroless plating layer on a region comprising said resin and said through hole or / and blind via,

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,Forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,Exposing to the plating resist and then removing the plating resist in the region where the circuit is formed;

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전기 도금층을 형성하는 공정,Forming an electroplating layer in a region where the circuit from which the plating resist is removed is formed;

상기 도금 레지스트를 제거하는 공정,Removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층을 플래시 에칭 등에 의해 제거하는 공정,Removing the electroless plating layer in a region other than the region where the circuit is formed by flash etching or the like,

을 포함한다.It includes.

세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the manufacturing method of the printed wiring board which concerns on this invention using the semiadditive process, the process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,After laminating | stacking the said copper foil with a carrier and an insulated substrate, the process of peeling the carrier of the said copper foil with a carrier,

상기 캐리어를 박리하여 노출한 극박 구리층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 모두 제거하는 공정, Removing all of the ultra-thin copper layers exposed by peeling the carrier by a method such as etching or plasma using a corrosion solution such as an acid,

상기 극박 구리층을 에칭에 의해 제거함으로써 노출한 절연 기판 또는 존재하는 경우에는 수지층의 표면에 대해 무전해 도금층을 형성하는 공정, Forming an electroless plating layer on the surface of the insulating substrate exposed or the resin layer, if present, by removing the ultrathin copper layer by etching;

상기 무전해 도금층 상에 도금 레지스트를 형성하는 공정,Forming a plating resist on the electroless plating layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,Exposing to the plating resist and then removing the plating resist in the region where the circuit is formed;

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전기 도금층을 형성하는 공정,Forming an electroplating layer in a region where the circuit from which the plating resist is removed is formed;

상기 도금 레지스트를 제거하는 공정,Removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 무전해 도금층 및 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정, Removing the electroless plating layer and the ultrathin copper layer in a region other than the region where the circuit is formed by flash etching or the like,

을 포함한다.It includes.

본 발명에 있어서, 모디파이드 세미 애디티브법이란, 절연층 상에 금속박을 적층하고, 도금 레지스트에 의해 비회로 형성부를 보호하고, 전기 도금에 의해 회로 형성부의 구리 두께 형성을 실시한 후, 레지스트를 제거하고, 상기 회로 형성부 이외의 금속박을 (플래시) 에칭으로 제거함으로써, 절연층 상에 회로를 형성하는 방법을 가리킨다.In the present invention, the modified semi-additive method is to remove a resist after laminating a metal foil on an insulating layer, protecting the non-circuit forming portion by a plating resist, and forming the copper thickness of the circuit forming portion by electroplating. And the method of forming a circuit on an insulating layer by removing metal foils other than the said circuit formation part by (flash) etching is pointed out.

따라서, 모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one Embodiment of the manufacturing method of the printed wiring board which concerns on this invention using the Modified semiadditive process, the process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,After laminating | stacking the said copper foil with a carrier and an insulated substrate, the process of peeling the carrier of the said copper foil with a carrier,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, Forming a through hole or / and a blind via in the ultrathin copper layer and the insulating substrate exposed by peeling the carrier;

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,Performing a desmear treatment on the region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,Forming an electroless plating layer on the region including the through hole and / or the blind via,

상기 캐리어를 박리하여 노출한 극박 구리층 표면에 도금 레지스트를 형성하는 공정,Forming a plating resist on the surface of the ultrathin copper layer exposed by peeling the carrier;

상기 도금 레지스트를 형성한 후에, 전기 도금에 의해 회로를 형성하는 공정,After forming the plating resist, forming a circuit by electroplating,

상기 도금 레지스트를 제거하는 공정,Removing the plating resist,

상기 도금 레지스트를 제거함으로써 노출한 극박 구리층을 플래시 에칭에 의해 제거하는 공정,Removing the ultrathin copper layer exposed by removing the plating resist by flash etching;

을 포함한다.It includes.

모디파이드 세미 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the manufacturing method of the printed wiring board which concerns on this invention using the modified semiadditive process, the process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,After laminating | stacking the said copper foil with a carrier and an insulated substrate, the process of peeling the carrier of the said copper foil with a carrier,

상기 캐리어를 박리하여 노출한 극박 구리층 상에 도금 레지스트를 형성하는 공정,Peeling the carrier to form a plating resist on the exposed ultrathin copper layer,

상기 도금 레지스트에 대해 노광하고, 그 후, 회로가 형성되는 영역의 도금 레지스트를 제거하는 공정,Exposing to the plating resist and then removing the plating resist in the region where the circuit is formed;

상기 도금 레지스트가 제거된 상기 회로가 형성되는 영역에 전기 도금층을 형성하는 공정,Forming an electroplating layer in a region where the circuit from which the plating resist is removed is formed;

상기 도금 레지스트를 제거하는 공정,Removing the plating resist,

상기 회로가 형성되는 영역 이외의 영역에 있는 극박 구리층을 플래시 에칭 등에 의해 제거하는 공정, Removing the ultrathin copper layer in a region other than the region where the circuit is formed by flash etching or the like,

을 포함한다.It includes.

본 발명에 있어서, 파틀리 애디티브법이란, 도체층을 형성하여 이루어지는 기판, 필요에 따라 스루홀이나 비어홀용의 구멍을 뚫어 이루어지는 기판 상에 촉매 핵을 부여하고, 에칭하여 도체 회로를 형성하고, 필요에 따라 솔더 레지스트 또는 도금 레지스트를 형성한 후에, 상기 도체 회로 상, 스루홀이나 비어홀 등에 무전해 도금 처리에 의해 두께 형성을 실시함으로써, 프린트 배선판을 제조하는 방법을 가리킨다.In the present invention, the partly additive method is provided with a catalyst nucleus on a substrate formed by forming a conductor layer and a substrate formed through holes for through holes and via holes, if necessary, to form a conductor circuit, After forming a soldering resist or plating resist as needed, the method of manufacturing a printed wiring board is performed by forming thickness by electroless-plating process on the said conductor circuit, a through hole, a via hole, etc.

따라서, 파틀리 애디티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one Embodiment of the manufacturing method of the printed wiring board which concerns on this invention using a partly additive method, the process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,After laminating | stacking the said copper foil with a carrier and an insulated substrate, the process of peeling the carrier of the said copper foil with a carrier,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, Forming a through hole or / and a blind via in the ultrathin copper layer and the insulating substrate exposed by peeling the carrier;

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,Performing a desmear treatment on the region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 촉매 핵을 부여하는 공정,Applying a catalyst nucleus to a region comprising said through hole or / and blind via,

상기 캐리어를 박리하여 노출한 극박 구리층 표면에 에칭 레지스트를 형성하는 공정,Forming an etching resist on the surface of the ultrathin copper layer exposed by peeling the carrier;

상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,Exposing the etching resist and forming a circuit pattern;

상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the ultrathin copper layer and the catalyst nucleus by a method such as etching or plasma using a corrosion solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정,Removing the etching resist,

상기 극박 구리층 및 상기 촉매 핵을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여 노출한 상기 절연 기판 표면에 솔더 레지스트 또는 도금 레지스트를 형성하는 공정, Removing the ultrathin copper layer and the catalyst nucleus by etching or plasma using a corrosion solution such as an acid to form a solder resist or a plating resist on the exposed surface of the insulating substrate,

상기 솔더 레지스트 또는 도금 레지스트가 형성되어 있지 않은 영역에 무전해 도금층을 형성하는 공정,Forming an electroless plating layer in a region where the solder resist or the plating resist is not formed,

을 포함한다.It includes.

본 발명에 있어서, 서브트랙티브법이란, 구리 피복 적층판 상의 동박의 불필요한 부분을 에칭 등에 의해 선택적으로 제거하여, 도체 패턴을 형성하는 방법을 가리킨다.In the present invention, the subtractive method refers to a method of selectively removing unnecessary portions of copper foil on a copper clad laminate by etching or the like to form a conductor pattern.

따라서, 서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, Therefore, in one Embodiment of the manufacturing method of the printed wiring board which concerns on this invention using the subtractive method, the process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,After laminating | stacking the said copper foil with a carrier and an insulated substrate, the process of peeling the carrier of the said copper foil with a carrier,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, Forming a through hole or / and a blind via in the ultrathin copper layer and the insulating substrate exposed by peeling the carrier;

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,Performing a desmear treatment on the region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,Forming an electroless plating layer on the region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에 전기 도금층을 형성하는 공정,Forming an electroplating layer on the surface of the electroless plating layer,

상기 전기 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정, Forming an etching resist on the surface of the electroplating layer and / or the ultrathin copper layer,

상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,Exposing the etching resist and forming a circuit pattern;

상기 극박 구리층 및 상기 무전해 도금층 및 상기 전기 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정,Removing the ultrathin copper layer, the electroless plating layer, and the electroplating layer by a method such as etching or plasma using a corrosion solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정,Removing the etching resist,

을 포함한다.It includes.

서브트랙티브법을 이용한 본 발명에 관련된 프린트 배선판의 제조 방법의 다른 일 실시형태에 있어서는, 본 발명에 관련된 캐리어 부착 동박과 절연 기판을 준비하는 공정, In another embodiment of the manufacturing method of the printed wiring board which concerns on this invention using the subtractive method, the process of preparing the copper foil with a carrier which concerns on this invention, and an insulated substrate,

상기 캐리어 부착 동박과 절연 기판을 적층하는 공정,Laminating the copper foil with a carrier and an insulating substrate;

상기 캐리어 부착 동박과 절연 기판을 적층한 후에, 상기 캐리어 부착 동박의 캐리어를 박리하는 공정,After laminating | stacking the said copper foil with a carrier and an insulated substrate, the process of peeling the carrier of the said copper foil with a carrier,

상기 캐리어를 박리하여 노출한 극박 구리층과 절연 기판에 스루홀 또는/및 블라인드 비아를 형성하는 공정, Forming a through hole or / and a blind via in the ultrathin copper layer and the insulating substrate exposed by peeling the carrier;

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 디스미어 처리를 실시하는 공정,Performing a desmear treatment on the region including the through hole and / or the blind via,

상기 스루홀 또는/및 블라인드 비아를 포함하는 영역에 대해 무전해 도금층을 형성하는 공정,Forming an electroless plating layer on the region including the through hole and / or the blind via,

상기 무전해 도금층의 표면에 마스크를 형성하는 공정,Forming a mask on the surface of the electroless plating layer,

마스크가 형성되어 있지 않은 상기 무전해 도금층의 표면에 전기 도금층을 형성하는 공정,Forming an electroplating layer on the surface of the electroless plating layer on which no mask is formed;

상기 전기 도금층 또는/및 상기 극박 구리층의 표면에 에칭 레지스트를 형성하는 공정,Forming an etching resist on the surface of the electroplating layer and / or the ultrathin copper layer,

상기 에칭 레지스트에 대해 노광하고, 회로 패턴을 형성하는 공정,Exposing the etching resist and forming a circuit pattern;

상기 극박 구리층 및 상기 무전해 도금층을 산 등의 부식 용액을 사용한 에칭이나 플라즈마 등의 방법에 의해 제거하여, 회로를 형성하는 공정, Removing the ultrathin copper layer and the electroless plating layer by a method such as etching or plasma using a corrosion solution such as an acid to form a circuit,

상기 에칭 레지스트를 제거하는 공정,Removing the etching resist,

을 포함한다.It includes.

스루홀 또는/및 블라인드 비아를 형성하는 공정 및 그 후의 디스미어 공정은 실시하지 않아도 된다.The step of forming the through hole or / and the blind via and the subsequent desmear step need not be performed.

여기서, 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판의 제조 방법의 구체예를 도면을 이용하여 상세하게 설명한다. 또한, 여기서는 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박을 예로 설명하지만, 이것에 한정되지 않고, 조화 처리층이 형성되어 있지 않은 극박 구리층을 갖는 캐리어 부착 동박을 사용해도 마찬가지로 하기의 프린트 배선판의 제조 방법을 실시할 수 있다.Here, the specific example of the manufacturing method of the printed wiring board using the copper foil with a carrier of this invention is demonstrated in detail using drawing. In addition, although the copper foil with a carrier which has the ultra-thin copper layer in which the roughening process layer was formed here is demonstrated to an example, it is not limited to this, The same print is also performed using the copper foil with a carrier which has the ultra-thin copper layer in which the roughening process layer is not formed. The manufacturing method of a wiring board can be implemented.

먼저, 도 2-A 에 나타내는 바와 같이, 표면에 조화 처리층이 형성된 극박 구리층을 갖는 캐리어 부착 동박 (1 층째) 을 준비한다.First, as shown to FIG. 2-A, the copper foil with a carrier (1st layer) which has the ultra-thin copper layer in which the roughening process layer was formed in the surface is prepared.

다음으로, 도 2-B 에 나타내는 바와 같이, 극박 구리층의 조화 처리층 상에 레지스트를 도포하고, 노광·현상을 실시하고, 레지스트를 소정의 형상으로 에칭한다.Next, as shown to FIG. 2-B, a resist is apply | coated on the roughening process layer of an ultra-thin copper layer, exposure and development are performed, and a resist is etched to a predetermined shape.

다음으로, 도 2-C 에 나타내는 바와 같이, 회로용의 도금을 형성한 후, 레지스트를 제거함으로써, 소정 형상의 회로 도금을 형성한다.Next, as shown to FIG. 2-C, after forming metal plating for circuits, circuit plating of a predetermined shape is formed by removing a resist.

다음으로, 도 3-D 에 나타내는 바와 같이, 회로 도금을 덮도록 (회로 도금이 매몰되도록) 극박 구리층 상에 매립 수지를 형성하여 수지층을 적층하고, 계속해서 다른 캐리어 부착 동박 (2 층째) 을 극박 구리층측으로부터 접착시킨다.Next, as shown to FIG. 3-D, embedding resin is formed on the ultra-thin copper layer so that circuit plating may be covered (so that circuit plating may be buried), a resin layer is laminated | stacked, and copper foil with another carrier (2nd layer) is then continued. Is bonded from the ultrathin copper layer side.

다음으로, 도 3-E 에 나타내는 바와 같이, 2 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.Next, as shown to FIG. 3-E, a carrier is peeled off from the copper foil with a carrier of a 2nd layer.

다음으로, 도 3-F 에 나타내는 바와 같이, 수지층의 소정 위치에 레이저 구멍 형성을 실시하고, 회로 도금을 노출시켜 블라인드 비아를 형성한다.Next, as shown to FIG. 3-F, a laser hole is formed in the predetermined position of a resin layer, and circuit plating is exposed and a blind via is formed.

다음으로, 도 4-G 에 나타내는 바와 같이, 블라인드 비아에 구리를 매립하고 비아 필을 형성한다.Next, as shown to FIG. 4-G, copper is embedded in a blind via and a via fill is formed.

다음으로, 도 4-H 에 나타내는 바와 같이, 비아 필 상에, 상기 도 2-B 및 도 2-C 와 같이 하여 회로 도금을 형성한다.Next, as shown to FIG. 4-H, circuit plating is formed on a via fill like FIG. 2-B and FIG. 2-C.

다음으로, 도 4-I 에 나타내는 바와 같이, 1 층째의 캐리어 부착 동박으로부터 캐리어를 박리한다.Next, as shown to FIG. 4-I, a carrier is peeled off from the copper foil with a carrier of a 1st layer.

다음으로, 도 5-J 에 나타내는 바와 같이, 플래시 에칭에 의해 양 표면의 극박 구리층을 제거하고, 수지층 내의 회로 도금의 표면을 노출시킨다.Next, as shown to FIG. 5-J, the ultra-thin copper layer of both surfaces is removed by flash etching, and the surface of the circuit plating in a resin layer is exposed.

다음으로, 도 5-K 에 나타내는 바와 같이, 수지층 내의 회로 도금 상에 범프를 형성하고, 당해 땜납 상에 구리 필러를 형성한다. 이와 같이 하여 본 발명의 캐리어 부착 동박을 사용한 프린트 배선판을 제조한다.Next, as shown to FIG. 5-K, bump is formed on the circuit plating in a resin layer, and a copper filler is formed on the said solder. Thus, the printed wiring board using the copper foil with a carrier of this invention is manufactured.

상기 다른 캐리어 부착 동박 (2 층째) 은, 본 발명의 캐리어 부착 동박을 사용해도 되고, 종래의 캐리어 부착 동박을 사용해도 되며, 또한 통상적인 동박을 사용해도 된다. 또, 도 4-H 에 나타내는 2 층째의 회로 상에, 추가로 회로를 1 층 혹은 복수 층 형성해도 되고, 그들 회로 형성을 세미 애디티브법, 서브트랙티브법, 파틀리 애디티브법 또는 모디파이드 세미 애디티브법 중 어느 방법에 의해 실시해도 된다.The said other copper foil with a carrier (2nd layer) may use the copper foil with a carrier of this invention, you may use the conventional copper foil with a carrier, and may use a normal copper foil. Moreover, you may form a circuit 1 layer or multiple layers further on the 2nd layer circuit shown to FIG. 4-H, and those circuit formation may be semiadditive method, subtractive method, partly additive method, or modified. You may implement by any method of the semiadditive process.

또, 상기 1 층째에 사용되는 캐리어 부착 동박은, 당해 캐리어 부착 동박의 캐리어측 표면에 기판을 가져도 된다. 당해 기판 또는 수지층을 가짐으로써 1 층째에 사용되는 캐리어 부착 동박은 지지되고, 주름이 들어가기 어려워지기 때문에, 생산성이 향상된다는 이점이 있다. 또한, 상기 기판에는, 상기 1 층째에 사용되는 캐리어 부착 동박을 지지하는 효과가 있는 것이면, 모든 기판을 사용할 수 있다. 예를 들어 상기 기판으로서 본원 명세서에 기재된 캐리어, 프리프레그, 수지층이나 공지된 캐리어, 프리프레그, 수지층, 금속판, 금속박, 무기 화합물의 판, 무기 화합물의 박, 유기 화합물의 판, 유기 화합물의 박을 사용할 수 있다.Moreover, the copper foil with a carrier used for the said 1st layer may have a board | substrate on the carrier side surface of the said copper foil with a carrier. By having the said board | substrate or the resin layer, the copper foil with a carrier used for 1st layer is supported, and since a wrinkle becomes hard to enter, there exists an advantage that productivity improves. Moreover, as long as there is an effect which supports the copper foil with a carrier used for the said 1st layer, all the board | substrates can be used for the said board | substrate. For example, as said board | substrate, the carrier, prepreg, resin layer, a well-known carrier, prepreg, resin layer, a metal plate, metal foil, the plate of an inorganic compound, the foil of an inorganic compound, the plate of an organic compound, the organic compound which are described in this specification Park can be used.

캐리어측 표면에 기판을 형성하는 타이밍에 대해서는 특별히 제한은 없지만, 캐리어를 박리하기 전에 형성하는 것이 필요하다. 특히, 상기 캐리어 부착 동박의 상기 극박 구리층측 표면에 수지층을 형성하는 공정 전에 형성하는 것이 바람직하고, 캐리어 부착 동박의 상기 극박 구리층측 표면에 회로를 형성하는 공정 전에 형성하는 것이 보다 바람직하다.Although there is no restriction | limiting in particular about the timing which forms a board | substrate on a carrier side surface, It is necessary to form before peeling a carrier. It is preferable to form before a process of forming a resin layer in the said ultra-thin copper layer side surface of the said copper foil with a carrier especially, and to form before a process of forming a circuit in the said ultra-thin copper layer side surface of the copper foil with a carrier.

본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다. 본 발명에 있어서 「극박 구리층 표면의 색차」 란, 극박 구리층의 표면의 색차, 또는, 조화 처리 등의 각종 표면 처리가 실시되어 있는 경우에는 그 표면 처리층 표면의 색차를 나타낸다. 즉, 본 발명에 관련된 캐리어 부착 동박은, 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링층의 표면의 색차가 이하 (1) 을 만족하도록 제어되어 있는 것이 바람직하다.It is preferable that the copper foil with a carrier which concerns on this invention is controlled so that the color difference of the ultra-thin copper layer surface may satisfy the following (1). In this invention, when the color difference of the surface of an ultra-thin copper layer or various surface treatments, such as a roughening process, is given, the color difference of the surface treatment layer surface is shown. That is, it is preferable that the copper foil with a carrier which concerns on this invention is controlled so that the color difference of the surface of an ultra-thin copper layer or a roughening process layer, a heat resistant layer, or a rustproof layer, or a chromate treatment layer, or a silane coupling layer may satisfy the following (1). .

(1) 극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 가 45 이상이다.(1) Color difference (DELTA) E * ab based on JISZ8730 of the surface of an ultra-thin copper layer or a roughening process layer, a heat resistant layer, or a rustproof layer, or a chromate treated layer, or a silane coupling process layer is 45 or more.

여기서, 색차 ΔL, Δa, Δb 는, 각각 색차계로 측정되고, 흑/백/적/녹/황/청을 가미하여, JIS Z8730 에 기초하는 L*a*b 표색계를 이용하여 나타내는 종합 지표이며, ΔL:흑백, Δa:적록, Δb:황청으로서 나타낸다. 또, ΔE*ab 는 이들 색차를 이용하여 하기 식으로 나타낸다.Here, color difference (DELTA) L, (D) a, (DELTA) b is a comprehensive index measured with a color difference meter, respectively, and adds black / white / red / green / yellow / blue, and shows it using the L * a * b colorimeter based on JIS Z8730, ΔL: black and white, Δa: red green, Δb: yellow. Moreover, (DELTA) E * ab is represented by a following formula using these color differences.

Figure 112017040164377-pat00012
Figure 112017040164377-pat00012

상기 서술한 색차는, 극박 구리층 형성시의 전류 밀도를 높게 하고, 도금액 중의 구리 농도를 낮게 하고, 도금액의 선 유속을 높게 함으로써 조정할 수 있다.The color difference mentioned above can be adjusted by making the current density at the time of ultra-thin copper layer formation high, making copper concentration low in a plating liquid, and making high the line flow velocity of a plating liquid.

또 상기 서술한 색차는, 극박 구리층의 표면에 조화 처리를 실시하여 조화 처리층을 형성함으로써 조정할 수도 있다. 조화 처리층을 형성하는 경우에는 구리 및 니켈, 코발트, 텅스텐, 몰리브덴으로 이루어지는 군에서 선택되는 1 종 이상의 원소를 포함하는 전계액을 사용하여, 종래보다 전류 밀도를 높게 (예를 들어 40 ∼ 60 A/d㎡) 하고, 처리 시간을 짧게 (예를 들어 0.1 ∼ 1.3 초) 함으로써 조정할 수 있다. 극박 구리층의 표면에 조화 처리층을 형성하지 않는 경우에는, Ni 의 농도를 기타 원소의 2 배 이상으로 한 도금욕을 사용하여, 극박 구리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 처리층의 표면에 Ni 합금 도금 (예를 들어 Ni-W 합금 도금, Ni-Co-P 합금 도금, Ni-Zn 합금 도금) 을 종래보다 저전류 밀도 (0.1 ∼ 1.3 A/d㎡) 로 처리 시간을 길게 (20 초 ∼ 40 초) 설정하여 처리함으로써 달성할 수 있다.Moreover, the color difference mentioned above can also be adjusted by performing a roughening process on the surface of an ultra-thin copper layer, and forming a roughening process layer. In the case of forming the roughened layer, the current density is higher than the conventional one (for example, 40 to 60 A) by using an electric field solution containing at least one element selected from the group consisting of copper and nickel, cobalt, tungsten, and molybdenum. / dm 2) and can be adjusted by shortening the treatment time (for example, 0.1 to 1.3 seconds). When the roughening layer is not formed on the surface of the ultrathin copper layer, an ultrathin copper layer or a heat resistant layer or an rustproof layer or a chromate treated layer or a silane coupler is used by using a plating bath having a concentration of Ni 2 times or more of other elements. Ni alloy plating (for example, Ni-W alloy plating, Ni-Co-P alloy plating, and Ni-Zn alloy plating) is treated on the surface of the ring treatment layer at a lower current density (0.1 to 1.3 A / dm 2) than before. It can achieve by setting time (20 second-40 second) and processing.

극박 구리층 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 가 45 이상이면, 예를 들어, 캐리어 부착 동박의 극박 구리층 표면에 회로를 형성할 때에, 극박 구리층과 회로의 콘트라스트가 선명해지고, 그 결과, 시인성이 양호해져 회로의 위치 맞춤을 양호한 정밀도로 실시할 수 있다. 극박 구리층 표면의 JISZ8730 에 기초하는 색차 ΔE*ab 는, 바람직하게는 50 이상이고, 보다 바람직하게는 55 이상이며, 더욱 보다 바람직하게는 60 이상이다.When the color difference ΔE * ab based on JISZ8730 on the ultrathin copper layer surface is 45 or more, for example, when forming a circuit on the ultrathin copper layer surface of the copper foil with a carrier, the contrast between the ultrathin copper layer and the circuit becomes clear, and as a result, The visibility is good, and the circuit can be aligned with good accuracy. Color difference (DELTA) E * ab based on JISZ8730 on the surface of an ultra-thin copper layer becomes like this. Preferably it is 50 or more, More preferably, it is 55 or more, More preferably, it is 60 or more.

극박 구리층 또는 조화 처리층 또는 내열층 또는 방청층 또는 크로메이트 처리층 또는 실란 커플링 층의 표면의 색차가 상기와 같이 제어되어 있는 경우에는, 회로 도금과의 콘트라스트가 선명해져, 시인성이 양호해진다. 따라서, 상기 서술한 바와 같은 프린트 배선판의 예를 들어 도 2-C 에 나타내는 바와 같은 제조 공정에 있어서, 회로 도금을 양호한 정밀도로 소정의 위치에 형성하는 것이 가능해진다. 또, 상기 서술한 바와 같은 프린트 배선판의 제조 방법에 의하면, 회로 도금이 수지층에 매립된 구성으로 되어 있기 때문에, 예를 들어 도 5-J 에 나타내는 바와 같은 플래시 에칭에 의한 극박 구리층의 제거시에, 회로 도금이 수지층에 의해 보호되어, 그 형상이 유지되고, 이에 따라 미세 회로의 형성이 용이해진다. 또, 회로 도금이 수지층에 의해 보호되기 때문에, 내 (耐) 마이그레이션성이 향상되고, 회로의 배선의 도통이 양호하게 억제된다. 이 때문에, 미세 회로의 형성이 용이해진다. 또, 도 5-J 및 도 5-K 에 나타내는 바와 같이 플래시 에칭에 의해 극박 구리층을 제거했을 때, 회로 도금의 노출면이 수지층으로부터 패인 형상이 되기 때문에, 당해 회로 도금 상에 범프가, 또한 그 위에 구리 필러가 각각 형성되기 쉬워져, 제조 효율이 향상된다.When the color difference of the surface of an ultra-thin copper layer or a roughening process layer, a heat resistant layer, or a rustproof layer, or a chromate treatment layer, or a silane coupling layer is controlled as mentioned above, contrast with circuit plating becomes clear and visibility is favorable. Therefore, in the manufacturing process as shown in FIG. 2-C of the printed wiring board mentioned above, for example, it becomes possible to form circuit plating in a predetermined position with favorable precision. Moreover, according to the manufacturing method of the printed wiring board mentioned above, since the circuit plating is a structure embedded in the resin layer, when the ultra-thin copper layer is removed by flash etching as shown to FIG. 5-J, for example. In this way, the circuit plating is protected by the resin layer, and the shape thereof is maintained, thereby facilitating formation of a fine circuit. Moreover, since circuit plating is protected by a resin layer, migration resistance improves and the conduction of the wiring of a circuit is suppressed favorably. For this reason, formation of a fine circuit becomes easy. Moreover, when the ultra-thin copper layer is removed by flash etching as shown to FIG. 5-J and FIG. 5-K, since the exposed surface of circuit plating becomes the shape recessed from the resin layer, bumps are formed on the said circuit plating, Moreover, a copper filler becomes easy to form on it, respectively, and manufacturing efficiency improves.

또한, 매립 수지 (레진) 에는 공지된 수지, 프리프레그를 사용할 수 있다. 예를 들어, BT (비스말레이미드트리아진) 레진이나 BT 레진을 함침시킨 유리포인 프리프레그, 아지노모토 파인 테크노 주식회사 제조 ABF 필름이나 ABF 를 사용할 수 있다. 또, 상기 매립 수지 (레진) 에는 본 명세서에 기재된 수지층 및/또는 수지 및/또는 프리프레그를 사용할 수 있다.In addition, well-known resin and prepreg can be used for embedding resin (resin). For example, prepreg which is glass cloth impregnated with BT (bismaleimide triazine) resin or BT resin, ABF film and ABF made by Ajinomoto Fine Techno Co., Ltd. can be used. Moreover, the resin layer and / or resin and / or prepreg described in this specification can be used for the said embedded resin (resin).

실시예Example

이하에, 본 발명의 실시예에 의해 본 발명을 더욱 상세하게 설명하는데, 본 발명은 이들 실시예에 의해 전혀 한정되는 것은 아니다.Hereinafter, although an Example of this invention demonstrates this invention still in detail, this invention is not limited at all by these Examples.

1. 캐리어 부착 동박의 제조1. Manufacture of Copper Foil with Carrier

<실시예 1><Example 1>

동박 캐리어로서, 두께 35 ㎛ 의 장척 (長尺) 의 전해 동박 (JX 닛코 닛세키 금속사 제조 JTC) 을 준비하였다. 이 동박의 샤이니면에 대해, 이하의 조건으로 롤·투·롤형의 연속 도금 라인으로 전기 도금함으로써 4000 ㎍/d㎡ 부착량의 Ni 층을 형성하였다.As the copper foil carrier, a long electrolytic copper foil (JTC manufactured by JX Nikko-Niseki Metal Co., Ltd.) having a thickness of 35 µm was prepared. About the shiny surface of this copper foil, Ni layer of 4000 microgram / dm <2> adhesion amount was formed by electroplating with the roll-to-roll type continuous plating line on condition of the following.

·Ni 층Ni layer

황산니켈:250 ∼ 300 g/ℓ Nickel sulfate: 250 to 300 g / l

염화니켈:35 ∼ 45 g/ℓ Nickel chloride: 35 to 45 g / l

아세트산니켈:10 ∼ 20 g/ℓ Nickel acetate: 10 to 20 g / l

시트르산3나트륨:15 ∼ 30 g/ℓ Trisodium citrate: 15 to 30 g / l

광택제:사카린, 부틴디올 등 Brightener: Saccharin, butynediol

도데실황산나트륨:30 ∼ 100 ppmSodium dodecyl sulfate: 30 to 100 ppm

pH:4 ∼ 6 pH : 4 to 6

욕 온도:50 ∼ 70 ℃ Bath temperature: 50-70 degrees Celsius

전류 밀도:3 ∼ 15 A/d㎡ Current density: 3 to 15 A / dm 2

수세 및 산세 후, 계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Ni 층 상에 11 ㎍/d㎡ 부착량의 Cr 층을 이하의 조건으로 전해 크로메이트 처리함으로써 부착시켰다.After water washing and pickling, a Cr layer having an adhesion amount of 11 µg / dm 2 was deposited on the Ni layer by an electrolytic chromate treatment on a roll-to-roll type continuous plating line under the following conditions.

·전해 크로메이트 처리Electrolytic Chromate Treatment

액 조성:중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓLiquid composition: Potassium dichromate 1-10 g / l, zinc 0-5 g / l

pH:3 ∼ 4pH: 3-4

액 온도:50 ∼ 60 ℃ Liquid temperature: 50-60 degrees Celsius

전류 밀도:0.1 ∼ 2.6 A/d㎡ Current density: 0.1 to 2.6 A / dm 2

쿨롬량:0.5 ∼ 30 As/d㎡ Coulomb amount: 0.5-30 As / dm 2

계속해서, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다. 또한, 본 실시예에서는 극박 구리층의 두께를 2, 5, 10 ㎛ 로 한 캐리어 부착 동박에 대해서도 제조하고, 극박 구리층의 두께가 3 ㎛ 인 실시예와 마찬가지로 평가하였다. 결과는 두께에 상관없이 동일하게 되었다.Subsequently, on the continuous rolling line of a roll-to-roll type | mold, it formed by electroplating the ultra-thin copper layer of thickness 3micrometer on the Cr layer on condition of the following, and manufactured copper foil with a carrier. In addition, in the present Example, it manufactured also about the copper foil with a carrier which made the thickness of an ultra-thin copper layer 2, 5, and 10 micrometers, and evaluated similarly to the Example whose thickness of an ultra-thin copper layer is 3 micrometers. The results were the same regardless of the thickness.

·극박 구리층Ultrathin copper layer

구리 농도:30 ∼ 120 g/ℓCopper concentration: 30-120 g / l

H2SO4 농도:20 ∼ 120 g/ℓ H 2 SO 4 concentration: 20-120 g / l

전해액 온도:20 ∼ 80 ℃ Electrolyte temperature: 20-80 degreeC

*전류 밀도:10 ∼ 100 A/d㎡ Current density: 10 to 100 A / dm 2

이어서, 극박 구리층 표면에 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.Next, the following roughening process 1, roughening process 2, rust prevention process, chromate treatment, and silane coupling process were performed to the ultra-thin copper layer surface in this order.

·조화 처리 1Harmonization processing 1

(액 조성 1) (Liquid composition 1)

Cu:10 ∼ 30 g/ℓCu: 10 to 30 g / l

H2SO4:10 ∼ 150 g/ℓH 2 SO 4 : 10 to 150 g / l

W:0 ∼ 50 ㎎/ℓ W : 0-50 mg / l

도데실황산나트륨:0 ∼ 50 ㎎/ℓSodium dodecyl sulfate: 0-50 mg / l

As:0 ∼ 200 ㎎/ℓ As: 0-200 mg / l

(전기 도금 조건 1) (Electroplating condition 1)

온도:30 ∼ 70 ℃ Temperature: 30-70 degrees Celsius

전류 밀도:25 ∼ 110 A/d㎡ Current density: 25 to 110 A / dm 2

조화 쿨롬량:50 ∼ 500 As/d㎡ Harmonic coulomb amount: 50-500 As / dm 2

도금 시간:0.5 ∼ 20 초Plating time: 0.5-20 seconds

·조화 처리 2Harmony treatment 2

(액 조성 2) (Liquid composition 2)

Cu:20 ∼ 80 g/ℓCu: 20 to 80 g / l

H2SO4:50 ∼ 200 g/ℓH 2 SO 4 : 50 to 200 g / l

(전기 도금 조건 2) (Electroplating condition 2)

온도:30 ∼ 70 ℃ Temperature: 30-70 degrees Celsius

전류 밀도:5 ∼ 50 A/d㎡ Current density: 5 to 50 A / dm 2

조화 쿨롬량:50 ∼ 300 As/d㎡ Harmonic coulomb amount: 50-300 As / dm 2

도금 시간:1 ∼ 60 초Plating time: 1 to 60 seconds

·방청 처리Antirust treatment

(액 조성) (Liquid composition)

NaOH:40 ∼ 200 g/ℓNaOH : 40 to 200 g / l

NaCN:70 ∼ 250 g/ℓNaCN : 70-250 g / ℓ

CuCN:50 ∼ 200 g/ℓCuCN : 50 to 200 g / ℓ

Zn(CN)2:2 ∼ 100 g/ℓZn (CN) 2 : 2-100 g / l

As2O3:0.01 ∼ 1 g/ℓAs 2 O 3 : 0.01-1 g / l

(액 온도) (Liquid temperature)

40 ∼ 90 ℃ 40-90 degreeC

(전류 조건) (Current condition)

전류 밀도:1 ∼ 50 A/d㎡ Current density: 1 to 50 A / dm 2

도금 시간:1 ∼ 20 초Plating time: 1 to 20 seconds

·크로메이트 처리Chromate treatment

K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓK 2 Cr 2 O 7 (Na 2 Cr 2 O 7 or CrO 3 ): 2 to 10 g / l

NaOH 또는 KOH:10 ∼ 50 g/ℓNaOH or KOH : 10-50 g / l

ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓZnOH or ZnSO 4 7H 2 O: 0.05 to 10 g / l

pH:7 ∼ 13 pH: 7-13

욕 온도:20 ∼ 80 ℃ Bath temperature: 20-80 degrees Celsius

전류 밀도:0.05 ∼ 5 A/d㎡ Current density: 0.05 to 5 A / dm 2

시간:5 ∼ 30 초Time: 5-30 seconds

·실란 커플링 처리Silane coupling treatment

0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.After spray-coating 0.1 vol%-0.3 vol% of 3-glycidoxy propyl trimethoxysilane aqueous solution, it dries and heats for 0.1 to 10 second in 100-200 degreeC air.

<실시예 2><Example 2>

실시예 1 과 동일한 조건으로 동박 캐리어 상에 극박 구리층을 형성한 후, 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다. 또한, 극박 동박의 두께는 3 ㎛ 로 하였다.After the ultrathin copper layer was formed on the copper foil carrier on the same conditions as in Example 1, the following roughening treatment 1, roughening treatment 2, rust-preventing treatment, chromate treatment, and silane coupling treatment were performed in this order. In addition, the thickness of ultra-thin copper foil was 3 micrometers.

·조화 처리 1Harmonization processing 1

액 조성 :구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ Liquid composition: Copper 10-20 g / l, sulfuric acid 50-100 g / l

액 온도 :25 ∼ 50 ℃ Liquid temperature: 25-50 degrees Celsius

전류 밀도:1 ∼ 58 A/d㎡ Current density: 1 to 58 A / dm 2

쿨롬량 :4 ∼ 81 As/d㎡ Amount of coulomb : 4 to 81 As / dm 2

·조화 처리 2Harmony treatment 2

액 조성 :구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓLiquid composition: Copper 10-20 g / L, nickel 5-15 g / L, cobalt 5-15 g / L

pH :2 ∼ 3pH: 2-3

액 온도 :30 ∼ 50 ℃ Liquid temperature: 30-50 degrees Celsius

전류 밀도:24 ∼ 50 A/d㎡ Current density: 24 to 50 A / dm 2

쿨롬량 :34 ∼ 48 As/d㎡ Coulomb amount: 34-48 As / dm 2

·방청 처리Antirust treatment

액 조성 :니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓLiquid composition: Nickel 5-20 g / L, cobalt 1-8 g / L

pH :2 ∼ 3pH: 2-3

액 온도 :40 ∼ 60 ℃ Liquid temperature: 40-60 degrees Celsius

전류 밀도:5 ∼ 20 A/d㎡ Current density: 5 to 20 A / dm 2

쿨롬량 :10 ∼ 20 As/d㎡ Coulomb amount: 10-20 As / dm 2

·크로메이트 처리Chromate treatment

액 조성 :중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓLiquid composition: Potassium dichromate 1-10 g / l, zinc 0-5 g / l

pH :3 ∼ 4pH: 3-4

액 온도 :50 ∼ 60 ℃ Liquid temperature: 50-60 degrees Celsius

전류 밀도:0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능) Current density: 0 to 2 A / dm 2 (Can also be done electrolessly for immersion chromate treatment)

쿨롬량 :0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능) Coulomb amount: 0 to 2 As / dm 2 (Can be carried out in electroless for immersion chromate treatment)

·실란 커플링 처리Silane coupling treatment

디아미노실란 수용액의 도포 (디아미노실란 농도:0.1 ∼ 0.5 wt%) Application of diaminosilane aqueous solution (diaminosilane concentration: 0.1-0.5 wt%)

<실시예 3><Example 3>

실시예 1 과 동일한 조건으로 동박 캐리어 상에 극박 구리층을 형성한 후, 이어서, 극박 구리층 표면에 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다. 또한, 극박 동박의 두께는 3 ㎛ 로 하였다.After the ultrathin copper layer was formed on the copper foil carrier under the same conditions as in Example 1, the following roughening treatment 1, roughening treatment 2, rust preventing treatment, chromate treatment, and silane coupling treatment were carried out on the ultrathin copper layer surface. It carried out in order. In addition, the thickness of ultra-thin copper foil was 3 micrometers.

·조화 처리 1Harmonization processing 1

(액 조성 1) (Liquid composition 1)

Cu:10 ∼ 30 g/ℓCu: 10 to 30 g / l

H2SO4:10 ∼ 150 g/ℓH 2 SO 4 : 10 to 150 g / l

As:0 ∼ 200 ㎎/ℓ As: 0-200 mg / l

(전기 도금 조건 1) (Electroplating condition 1)

온도:30 ∼ 70 ℃ Temperature: 30-70 degrees Celsius

전류 밀도:25 ∼ 110 A/d㎡ Current density: 25 to 110 A / dm 2

조화 쿨롬량:50 ∼ 500 As/d㎡ Harmonic coulomb amount: 50-500 As / dm 2

도금 시간:0.5 ∼ 20 초Plating time: 0.5-20 seconds

·조화 처리 2Harmony treatment 2

(액 조성 2) (Liquid composition 2)

Cu:20 ∼ 80 g/ℓCu: 20 to 80 g / l

H2SO4:50 ∼ 200 g/ℓ H 2 SO 4 : 50 to 200 g / l

(전기 도금 조건 2) (Electroplating condition 2)

*온도:30 ∼ 70 ℃ * Temperature: 30-70 degreeC

전류 밀도:5 ∼ 50 A/d㎡ Current density: 5 to 50 A / dm 2

조화 쿨롬량:50 ∼ 300 As/d㎡ Harmonic coulomb amount: 50-300 As / dm 2

도금 시간:1 ∼ 60 초Plating time: 1 to 60 seconds

·방청 처리Antirust treatment

(액 조성) (Liquid composition)

NaOH:40 ∼ 200 g/ℓNaOH : 40 to 200 g / l

NaCN:70 ∼ 250 g/ℓNaCN : 70-250 g / ℓ

CuCN:50 ∼ 200 g/ℓCuCN : 50 to 200 g / ℓ

Zn(CN)2:2 ∼ 100 g/ℓZn (CN) 2 : 2-100 g / l

As2O3:0.01 ∼ 1 g/ℓAs 2 O 3 : 0.01-1 g / l

(액 온도) (Liquid temperature)

40 ∼ 90 ℃ 40-90 degreeC

(전류 조건) (Current condition)

전류 밀도:1 ∼ 50 A/d㎡ Current density: 1 to 50 A / dm 2

도금 시간:1 ∼ 20 초Plating time: 1 to 20 seconds

·크로메이트 처리Chromate treatment

K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓK 2 Cr 2 O 7 (Na 2 Cr 2 O 7 or CrO 3 ): 2 to 10 g / l

NaOH 또는 KOH:10 ∼ 50 g/ℓNaOH or KOH : 10-50 g / l

ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓZnOH or ZnSO 4 7H 2 O: 0.05 to 10 g / l

pH:7 ∼ 13 pH: 7-13

욕 온도:20 ∼ 80 ℃ Bath temperature: 20-80 degrees Celsius

전류 밀도:0.05 ∼ 5 A/d㎡ Current density: 0.05 to 5 A / dm 2

시간:5 ∼ 30 초Time: 5-30 seconds

·실란 커플링 처리Silane coupling treatment

0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.After spray-coating 0.1 vol%-0.3 vol% of 3-glycidoxy propyl trimethoxysilane aqueous solution, it dries and heats for 0.1 to 10 second in 100-200 degreeC air.

<실시예 4><Example 4>

실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다. 또한, 본 실시예에서는 극박 구리층의 두께를 2, 5, 10 ㎛ 로 한 캐리어 부착 동박에 대해서도 제조하고, 극박 구리층의 두께가 3 ㎛ 인 실시예와 마찬가지로 평가하였다. 결과는 두께에 상관없이 거의 동일하게 되었다.After forming a Ni layer and a Cr layer on the copper foil carrier on the conditions similar to Example 1, on a roll-to-roll type continuous plating line, it electroplated the ultra-thin copper layer of thickness 3micrometer on the Cr layer on condition of the following. It formed by forming and manufactured the copper foil with a carrier. In addition, in the present Example, it manufactured also about the copper foil with a carrier which made the thickness of an ultra-thin copper layer 2, 5, and 10 micrometers, and evaluated similarly to the Example whose thickness of an ultra-thin copper layer is 3 micrometers. The results were nearly identical regardless of the thickness.

·극박 구리층Ultrathin copper layer

구리 농도:30 ∼ 120 g/ℓCopper concentration: 30-120 g / l

H2SO4 농도:20 ∼ 120 g/ℓ H 2 SO 4 concentration: 20-120 g / l

비스(3술포프로필)디술파이드-농도:10 ∼ 100 ppmBis (3 sulfopropyl) disulfide concentration: 10-100 ppm

3 급 아민 화합물:10 ∼ 100 ppm Tertiary amine compound: 10-100 ppm

염소:10 ∼ 100 ppm Chlorine: 10 to 100 ppm

전해액 온도:20 ∼ 80 ℃ Electrolyte temperature: 20-80 degreeC

전류 밀도:10 ∼ 100 A/d㎡ Current density: 10 to 100 A / dm 2

또한, 전술한 3 급 아민 화합물로서 이하의 화합물을 사용하였다.In addition, the following compounds were used as the above-mentioned tertiary amine compound.

[화학식 11][Formula 11]

Figure 112017040164377-pat00013
Figure 112017040164377-pat00013

(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다. 여기서는, R1 및 R2 는 함께 메틸기로 하였다.) (In the above formula, R 1 and R 2 are selected from the group consisting of hydroxyalkyl group, ether group, aryl group, aromatic substituted alkyl group, unsaturated hydrocarbon group, alkyl group. Here, R 1 and R 2 together are a methyl group. )

상기 화합물은 예를 들어 나가세 켐텍스 주식회사 제조 데코날 Ex-314 와 디메틸아민을 소정량 혼합시키고, 60 ℃ 에서 3 시간 반응을 실시함으로써 얻을 수 있다.The said compound can be obtained by mixing predetermined amount of Deconal Ex-314 by Nagase Chemtex Co., Ltd., and dimethylamine, for example, and performing reaction for 3 hours at 60 degreeC.

동박 캐리어 상에 극박 구리층을 형성한 후, 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.After the ultrathin copper layer was formed on the copper foil carrier, the following roughening treatment 1, roughening treatment 2, rust prevention treatment, chromate treatment, and silane coupling treatment were performed in this order.

·조화 처리 1Harmonization processing 1

액 조성 :구리 10 ∼ 20 g/ℓ, 황산 50 ∼ 100 g/ℓ Liquid composition: Copper 10-20 g / l, sulfuric acid 50-100 g / l

액 온도 :25 ∼ 50 ℃ Liquid temperature: 25-50 degrees Celsius

전류 밀도:1 ∼ 58 A/d㎡ Current density: 1 to 58 A / dm 2

쿨롬량 :4 ∼ 81 As/d㎡ Amount of coulomb : 4 to 81 As / dm 2

·조화 처리 2Harmony treatment 2

액 조성 :구리 10 ∼ 20 g/ℓ, 니켈 5 ∼ 15 g/ℓ, 코발트 5 ∼ 15 g/ℓLiquid composition: Copper 10-20 g / L, nickel 5-15 g / L, cobalt 5-15 g / L

pH :2 ∼ 3pH: 2-3

액 온도 :30 ∼ 50 ℃ Liquid temperature: 30-50 degrees Celsius

전류 밀도:24 ∼ 50 A/d㎡ Current density: 24 to 50 A / dm 2

쿨롬량 :34 ∼ 48 As/d㎡ Coulomb amount: 34-48 As / dm 2

·방청 처리Antirust treatment

액 조성 :니켈 5 ∼ 20 g/ℓ, 코발트 1 ∼ 8 g/ℓLiquid composition: Nickel 5-20 g / L, cobalt 1-8 g / L

pH :2 ∼ 3pH: 2-3

액 온도 :40 ∼ 60 ℃ Liquid temperature: 40-60 degrees Celsius

전류 밀도:5 ∼ 20 A/d㎡ Current density: 5 to 20 A / dm 2

쿨롬량 :10 ∼ 20 As/d㎡ Coulomb amount: 10-20 As / dm 2

·크로메이트 처리Chromate treatment

액 조성 :중크롬산칼륨 1 ∼ 10 g/ℓ, 아연 0 ∼ 5 g/ℓLiquid composition: Potassium dichromate 1-10 g / l, zinc 0-5 g / l

pH :3 ∼ 4pH: 3-4

액 온도 :50 ∼ 60 ℃ Liquid temperature: 50-60 degrees Celsius

전류 밀도:0 ∼ 2 A/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능) Current density: 0 to 2 A / dm 2 (Can also be done electrolessly for immersion chromate treatment)

쿨롬량 :0 ∼ 2 As/d㎡ (침지 크로메이트 처리를 위해 무전해에서의 실시도 가능) Coulomb amount: 0 to 2 As / dm 2 (Can be carried out in electroless for immersion chromate treatment)

·실란 커플링 처리Silane coupling treatment

디아미노실란 수용액의 도포 (디아미노실란 농도:0.1 ∼ 0.5 wt%) Application of diaminosilane aqueous solution (diaminosilane concentration: 0.1-0.5 wt%)

<실시예 5><Example 5>

실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다. 또한, 본 실시예에서는 극박 구리층의 두께를 2, 5, 10 ㎛ 로 한 캐리어 부착 동박에 대해서도 제조하고, 극박 구리층의 두께가 3 ㎛ 인 실시예와 마찬가지로 평가하였다. 결과는 두께에 상관없이 거의 동일하게 되었다.After forming a Ni layer and a Cr layer on the copper foil carrier on the conditions similar to Example 1, on a roll-to-roll type continuous plating line, it electroplated the ultra-thin copper layer of thickness 3micrometer on the Cr layer on condition of the following. It formed by forming and manufactured the copper foil with a carrier. In addition, in the present Example, it manufactured also about the copper foil with a carrier which made the thickness of an ultra-thin copper layer 2, 5, and 10 micrometers, and evaluated similarly to the Example whose thickness of an ultra-thin copper layer is 3 micrometers. The results were nearly identical regardless of the thickness.

·극박 구리층Ultrathin copper layer

구리 농도:30 ∼ 120 g/ℓCopper concentration: 30-120 g / l

H2SO4 농도:20 ∼ 120 g/ℓ H 2 SO 4 concentration: 20-120 g / l

비스(3술포프로필)디술파이드-농도:10 ∼ 100 ppmBis (3 sulfopropyl) disulfide concentration: 10-100 ppm

3 급 아민 화합물:10 ∼ 100 ppm Tertiary amine compound: 10-100 ppm

염소:10 ∼ 100 ppm Chlorine: 10 to 100 ppm

전해액 온도:20 ∼ 80 ℃ Electrolyte temperature: 20-80 degreeC

전류 밀도:10 ∼ 100 A/d㎡ Current density: 10 to 100 A / dm 2

또한, 전술한 3 급 아민 화합물로서 이하의 화합물을 사용하였다.In addition, the following compounds were used as the above-mentioned tertiary amine compound.

[화학식 12][Formula 12]

Figure 112017040164377-pat00014
Figure 112017040164377-pat00014

(상기 화학식 중, R1 및 R2 는 하이드록시알킬기, 에테르기, 아릴기, 방향족 치환 알킬기, 불포화 탄화수소기, 알킬기로 이루어지는 1 군에서 선택되는 것이다. 여기서는, R1 및 R2 는 함께 메틸기로 하였다.) (In the above formula, R 1 and R 2 are selected from the group consisting of hydroxyalkyl group, ether group, aryl group, aromatic substituted alkyl group, unsaturated hydrocarbon group, alkyl group. Here, R 1 and R 2 together are a methyl group. )

상기 화합물은 예를 들어 나가세 켐텍스 주식회사 제조 데코날 Ex-314 와 디메틸아민을 소정량 혼합시키고, 60 ℃ 에서 3 시간 반응을 실시함으로써 얻을 수 있다.) The said compound can be obtained, for example by mixing predetermined amount of Deconal Ex-314 by Nagase Chemtex Co., Ltd., and dimethylamine, and performing reaction for 3 hours at 60 degreeC.)

동박 캐리어 상에 극박 구리층을 형성한 후, 이하의 조화 처리 1, 조화 처리 2, 방청 처리, 크로메이트 처리, 및, 실란 커플링 처리를 이 순서로 실시하였다.After the ultrathin copper layer was formed on the copper foil carrier, the following roughening treatment 1, roughening treatment 2, rust prevention treatment, chromate treatment, and silane coupling treatment were performed in this order.

·조화 처리 1Harmonization processing 1

(액 조성 1) (Liquid composition 1)

Cu:10 ∼ 30 g/ℓCu: 10 to 30 g / l

H2SO4:10 ∼ 150 g/ℓH 2 SO 4 : 10 to 150 g / l

W:0.1 ∼ 50 ㎎/ℓ W: 0.1-50 mg / l

도데실황산나트륨:0.1 ∼ 50 ㎎/ℓSodium dodecyl sulfate: 0.1-50 mg / l

As:0.1 ∼ 200 ㎎/ℓ As : 0.1-200 mg / l

(전기 도금 조건 1) (Electroplating condition 1)

온도:30 ∼ 70 ℃ Temperature: 30-70 degrees Celsius

전류 밀도:25 ∼ 110 A/d㎡ Current density: 25 to 110 A / dm 2

조화 쿨롬량:50 ∼ 500 As/d㎡ Harmonic coulomb amount: 50-500 As / dm 2

도금 시간:0.5 ∼ 20 초Plating time: 0.5-20 seconds

·조화 처리 2Harmony treatment 2

(액 조성 2) (Liquid composition 2)

Cu:20 ∼ 80 g/ℓCu: 20 to 80 g / l

H2SO4:50 ∼ 200 g/ℓ H 2 SO 4 : 50 to 200 g / l

(전기 도금 조건 2) (Electroplating condition 2)

*온도:30 ∼ 70 ℃ * Temperature: 30-70 degreeC

전류 밀도:5 ∼ 50 A/d㎡ Current density: 5 to 50 A / dm 2

조화 쿨롬량:50 ∼ 300 As/d㎡ Harmonic coulomb amount: 50-300 As / dm 2

도금 시간:1 ∼ 60 초Plating time: 1 to 60 seconds

·방청 처리Antirust treatment

(액 조성) (Liquid composition)

NaOH:40 ∼ 200 g/ℓNaOH : 40 to 200 g / l

NaCN:70 ∼ 250 g/ℓNaCN : 70-250 g / ℓ

CuCN:50 ∼ 200 g/ℓCuCN : 50 to 200 g / ℓ

Zn(CN)2:2 ∼ 100 g/ℓZn (CN) 2 : 2-100 g / l

As2O3:0.01 ∼ 1 g/ℓAs 2 O 3 : 0.01-1 g / l

(액 온도) (Liquid temperature)

40 ∼ 90 ℃ 40-90 degreeC

(전류 조건) (Current condition)

전류 밀도:1 ∼ 50 A/d㎡ Current density: 1 to 50 A / dm 2

도금 시간:1 ∼ 20 초Plating time: 1 to 20 seconds

·크로메이트 처리Chromate treatment

K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓK 2 Cr 2 O 7 (Na 2 Cr 2 O 7 or CrO 3 ): 2 to 10 g / l

NaOH 또는 KOH:10 ∼ 50 g/ℓNaOH or KOH : 10-50 g / l

ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓZnOH or ZnSO 4 7H 2 O: 0.05 to 10 g / l

pH:7 ∼ 13 pH: 7-13

욕 온도:20 ∼ 80 ℃ Bath temperature: 20-80 degrees Celsius

전류 밀도:0.05 ∼ 5 A/d㎡ Current density: 0.05 to 5 A / dm 2

시간:5 ∼ 30 초Time: 5-30 seconds

·실란 커플링 처리Silane coupling treatment

0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.After spray-coating 0.1 vol%-0.3 vol% of 3-glycidoxy propyl trimethoxysilane aqueous solution, it dries and heats for 0.1 to 10 second in 100-200 degreeC air.

<비교예 1><Comparative Example 1>

실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.After forming a Ni layer and a Cr layer on the copper foil carrier on the conditions similar to Example 1, on a roll-to-roll type continuous plating line, it electroplated the ultra-thin copper layer of thickness 3micrometer on the Cr layer on condition of the following. It formed by forming and manufactured the copper foil with a carrier.

·극박 구리층Ultrathin copper layer

구리 농도:30 ∼ 120 g/ℓCopper concentration: 30-120 g / l

H2SO4 농도:20 ∼ 120 g/ℓ H 2 SO 4 concentration: 20-120 g / l

전해액 온도:20 ∼ 80 ℃ Electrolyte temperature: 20-80 degreeC

전류 밀도:5 ∼ 9 A/d㎡ Current density: 5 to 9 A / dm 2

·조화 처리 1Harmonization processing 1

(액 조성 1) (Liquid composition 1)

Cu:10 ∼ 30 g/ℓCu: 10 to 30 g / l

H2SO4:10 ∼ 150 g/ℓH 2 SO 4 : 10 to 150 g / l

As:0 ∼ 200 ㎎/ℓAs: 0-200 mg / l

(전기 도금 조건 1) (Electroplating condition 1)

온도:30 ∼ 70 ℃ Temperature: 30-70 degrees Celsius

전류 밀도:25 ∼ 110 A/d㎡ Current density: 25 to 110 A / dm 2

조화 쿨롬량:50 ∼ 500 As/d㎡ Harmonic coulomb amount: 50-500 As / dm 2

도금 시간:0.5 ∼ 20 초Plating time: 0.5-20 seconds

·조화 처리 2Harmony treatment 2

(액 조성 2) (Liquid composition 2)

Cu:20 ∼ 80 g/ℓCu: 20 to 80 g / l

H2SO4:50 ∼ 200 g/ℓ H 2 SO 4 : 50 to 200 g / l

(전기 도금 조건 2) (Electroplating condition 2)

*온도:30 ∼ 70 ℃ * Temperature: 30-70 degreeC

전류 밀도:5 ∼ 50 A/d㎡ Current density: 5 to 50 A / dm 2

조화 쿨롬량:50 ∼ 300 As/d㎡ Harmonic coulomb amount: 50-300 As / dm 2

도금 시간:1 ∼ 60 초Plating time: 1 to 60 seconds

·방청 처리Antirust treatment

(액 조성) (Liquid composition)

NaOH:40 ∼ 200 g/ℓNaOH : 40 to 200 g / l

NaCN:70 ∼ 250 g/ℓNaCN : 70-250 g / ℓ

CuCN:50 ∼ 200 g/ℓCuCN : 50 to 200 g / ℓ

Zn(CN)2:2 ∼ 100 g/ℓZn (CN) 2 : 2-100 g / l

As2O3:0.01 ∼ 1 g/ℓAs 2 O 3 : 0.01-1 g / l

(액 온도) (Liquid temperature)

40 ∼ 90 ℃ 40-90 degreeC

(전류 조건) (Current condition)

전류 밀도:1 ∼ 50 A/d㎡ Current density: 1 to 50 A / dm 2

도금 시간:1 ∼ 20 초Plating time: 1 to 20 seconds

·크로메이트 처리Chromate treatment

K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓK 2 Cr 2 O 7 (Na 2 Cr 2 O 7 or CrO 3 ): 2 to 10 g / l

NaOH 또는 KOH:10 ∼ 50 g/ℓNaOH or KOH : 10-50 g / l

ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓZnOH or ZnSO 4 7H 2 O: 0.05 to 10 g / l

pH:7 ∼ 13 pH: 7-13

욕 온도:20 ∼ 80 ℃ Bath temperature: 20-80 degrees Celsius

전류 밀도:0.05 ∼ 5 A/d㎡ Current density: 0.05 to 5 A / dm 2

시간:5 ∼ 30 초Time: 5-30 seconds

·실란 커플링 처리Silane coupling treatment

0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.After spray-coating 0.1 vol%-0.3 vol% of 3-glycidoxy propyl trimethoxysilane aqueous solution, it dries and heats for 0.1 to 10 second in 100-200 degreeC air.

<비교예 2><Comparative Example 2>

실시예 1 과 동일한 조건으로 동박 캐리어 상에 Ni 층 및 Cr 층을 형성한 후, 롤·투·롤형의 연속 도금 라인 상에서, Cr 층 상에 두께 3 ㎛ 의 극박 구리층을 이하의 조건으로 전기 도금함으로써 형성하고, 캐리어 부착 동박을 제조하였다.After forming a Ni layer and a Cr layer on the copper foil carrier on the conditions similar to Example 1, on a roll-to-roll type continuous plating line, it electroplated the ultra-thin copper layer of thickness 3micrometer on the Cr layer on condition of the following. It formed by forming and manufactured the copper foil with a carrier.

·극박 구리층Ultrathin copper layer

구리 농도:30 ∼ 120 g/ℓCopper concentration: 30-120 g / l

H2SO4 농도:20 ∼ 120 g/ℓ H 2 SO 4 concentration: 20-120 g / l

전해액 온도:20 ∼ 80 ℃ Electrolyte temperature: 20-80 degreeC

전류 밀도:10 ∼ 100 A/d㎡ Current density: 10 to 100 A / dm 2

·조화 처리 1Harmonization processing 1

(액 조성 1) (Liquid composition 1)

Cu:10 ∼ 30 g/ℓCu: 10 to 30 g / l

H2SO4:10 ∼ 150 g/ℓH 2 SO 4 : 10 to 150 g / l

W:0 ∼ 50 ㎎/ℓ W : 0-50 mg / l

도데실황산나트륨:0 ∼ 50 ㎎/ℓSodium dodecyl sulfate: 0-50 mg / l

As:0 ∼ 200 ㎎/ℓ As: 0-200 mg / l

(전기 도금 조건 1) (Electroplating condition 1)

온도:30 ∼ 70 ℃ Temperature: 30-70 degrees Celsius

전류 밀도:25 ∼ 110 A/d㎡ Current density: 25 to 110 A / dm 2

조화 쿨롬량:50 ∼ 500 As/d㎡ Harmonic coulomb amount: 50-500 As / dm 2

도금 시간:40 초Plating time : 40 seconds

·조화 처리 2Harmony treatment 2

(액 조성 2) (Liquid composition 2)

Cu:20 ∼ 80 g/ℓCu: 20 to 80 g / l

H2SO4:50 ∼ 200 g/ℓ H 2 SO 4 : 50 to 200 g / l

(전기 도금 조건 2) (Electroplating condition 2)

*온도:30 ∼ 70 ℃ * Temperature: 30-70 degreeC

전류 밀도:5 ∼ 50 A/d㎡ Current density: 5 to 50 A / dm 2

조화 쿨롬량:50 ∼ 300 As/d㎡ Harmonic coulomb amount: 50-300 As / dm 2

도금 시간:80 초Plating time : 80 seconds

·방청 처리Antirust treatment

(액 조성) (Liquid composition)

NaOH:40 ∼ 200 g/ℓNaOH : 40 to 200 g / l

NaCN:70 ∼ 250 g/ℓNaCN : 70-250 g / ℓ

CuCN:50 ∼ 200 g/ℓCuCN : 50 to 200 g / ℓ

Zn(CN)2:2 ∼ 100 g/ℓZn (CN) 2 : 2-100 g / l

As2O3:0.01 ∼ 1 g/ℓAs 2 O 3 : 0.01-1 g / l

(액 온도) (Liquid temperature)

40 ∼ 90 ℃ 40-90 degreeC

(전류 조건) (Current condition)

전류 밀도:1 ∼ 50 A/d㎡ Current density: 1 to 50 A / dm 2

도금 시간:1 ∼ 20 초Plating time: 1 to 20 seconds

·크로메이트 처리Chromate treatment

K2Cr2O7 (Na2Cr2O7 혹은 CrO3):2 ∼ 10 g/ℓK 2 Cr 2 O 7 (Na 2 Cr 2 O 7 or CrO 3 ): 2 to 10 g / l

NaOH 또는 KOH:10 ∼ 50 g/ℓNaOH or KOH : 10-50 g / l

ZnOH 또는 ZnSO4·7H2O:0.05 ∼ 10 g/ℓZnOH or ZnSO 4 7H 2 O: 0.05 to 10 g / l

pH:7 ∼ 13 pH: 7-13

욕 온도:20 ∼ 80 ℃ Bath temperature: 20-80 degrees Celsius

전류 밀도:0.05 ∼ 5 A/d㎡ Current density: 0.05 to 5 A / dm 2

시간:5 ∼ 30 초Time: 5-30 seconds

·실란 커플링 처리Silane coupling treatment

0.1 vol% ∼ 0.3 vol% 의 3-글리시독시프로필트리메톡시실란 수용액을 스프레이 도포한 후, 100 ∼ 200 ℃ 의 공기 중에서 0.1 ∼ 10 초간 건조·가열한다.After spray-coating 0.1 vol%-0.3 vol% of 3-glycidoxy propyl trimethoxysilane aqueous solution, it dries and heats for 0.1 to 10 second in 100-200 degreeC air.

2. 캐리어 부착 동박의 특성 평가2. Evaluation of characteristics of copper foil with carrier

상기와 같이 하여 얻어진 캐리어 부착 동박에 대하여, 이하의 방법으로 특성 평가를 실시하였다. 결과를 표 1 에 나타낸다.About the copper foil with a carrier obtained by making it above, the characteristic evaluation was performed with the following method. The results are shown in Table 1.

(표면 조도) (Surface roughness)

극박 구리층의 표면 조도 (Ra, Rt, Rz, Ssk, Sku) 를 비접촉식 조도 측정기 (올림퍼스 제조 LEXT OLS 4000) 를 사용하여, Ra, Rz 에 대해서는 JIS B0601-1994 에 준거하고, Rt 에 대해서는 JIS B0601-2001 에 준거하고, 또 Ssk, Sku 에 대해서는 ISO25178 드래프트에 준거하여 이하의 측정 조건으로 측정하였다.The surface roughness (Ra, Rt, Rz, Ssk, Sku) of the ultrathin copper layer was measured using a non-contact roughness measuring instrument (LEXT OLS 4000 manufactured by Olympus) according to JIS B0601-1994 for Ra and Rz, and JIS B0601 for Rt. Based on -2001, Ssk and Sku were measured on the following measurement conditions based on ISO25178 draft.

<측정 조건><Measurement conditions>

컷오프:없음Cutoff: None

기준 길이:257.9 ㎛ Reference length: 257.9 μm

기준 면적:66524 ㎛2 Reference area: 6624μm 2

측정 환경 온도:23 ∼ 25 ℃ Measurement environment temperature: 23-25 degrees Celsius

또, 비교를 위해서, 접촉식 조도 측정기 (주식회사 코사카 연구소 제조 접촉 조도계 Surfcorder SE-3C) 를 사용하여, JIS B0601-1994 (Ra, Rz) 및 JIS B0601-2001 (Rt) 에 준거하여 이하의 측정 조건으로도 극박 구리층의 표면 조도 (Ra, Rt, Rz) 를 측정하였다.In addition, for comparison, the following measurement conditions were carried out in accordance with JIS B0601-1994 (Ra, Rz) and JIS B0601-2001 (Rt) using a contact roughness measuring instrument (contact illuminometer Surfcorder SE-3C manufactured by Kosaka Research Co., Ltd.). Also, the surface roughness (Ra, Rt, Rz) of the ultrathin copper layer was measured.

<측정 조건><Measurement conditions>

컷오프:0.25 ㎜ Cutoff: 0.25mm

기준 길이:0.8 ㎜ Reference length: 0.8mm

측정 환경 온도:23 ∼ 25 ℃ Measurement environment temperature: 23-25 degrees Celsius

(표면적비) (Surface area ratio)

비접촉식 조도 측정기 (올림퍼스 제조 LEXT OLS 4000) 를 사용하여, 이하의 측정 조건으로 측정하였다. 표면적비는, 에어리어 및 실제 에어리어를 측정하고, 실제 에어리어/에어리어의 값을 표면적비로 하였다. 여기서, 에어리어란, 측정 기준 면적을 가리키고, 실제 에어리어란, 측정 기준 면적 중의 표면적을 가리킨다.It measured on the following measurement conditions using the non-contact roughness measuring instrument (LEXT OLS 4000 by Olympus). The surface area ratio measured an area and an actual area, and made the value of an actual area / area the surface area ratio. Here, an area refers to a measurement reference area, and an actual area refers to the surface area in a measurement reference area.

<측정 조건><Measurement conditions>

컷오프:없음Cutoff: None

기준 길이:257.9 ㎛ Reference length: 257.9 μm

기준 면적:66524 ㎛2 Reference area: 6624μm 2

측정 환경 온도:23 ∼ 25 ℃ Measurement environment temperature: 23-25 degrees Celsius

(조화 처리면의 체적) (Volume of harmonic processing side)

비접촉식 조도 측정기 (레이저 현미경, 올림퍼스 제조 LEXT OLS 4000) 를 사용하여, 이하의 측정 조건으로 측정하였다. 또한, 조화 처리면의 체적은 이하와 같이 측정된다.It measured on the following measurement conditions using the non-contact roughness measuring instrument (laser microscope, LEXT OLS 4000 by Olympus). In addition, the volume of a roughening process surface is measured as follows.

(1) 레이저 현미경이 샘플의 표면에 초점이 맞는 높이에 맞춘다.(1) The laser microscope is set at a height that is focused on the surface of the sample.

(2) 밝기를 조정하고, 전체 조도 (照度) 가 포화점의 약 80 % 가 되도록 조절한다.(2) Brightness is adjusted and adjusted so that the total illuminance may be about 80% of the saturation point.

(3) 레이저 현미경을 샘플에 가까이 하여, 화면 조도가 완전히 소실된 지점을 제로로 한다.(3) Place the laser microscope close to the sample and zero the point where the screen illuminance is completely lost.

(4) 레이저 현미경을 샘플로부터 멀리하여, 화면 조도가 완전히 소실된 지점을 상한 높이로 한다.(4) Keep the laser microscope away from the sample and set the point where the screen illuminance is completely lost to the upper limit.

(5) 높이 제로로부터 상한까지의 조화 처리면의 체적을 측정한다.(5) The volume of the roughening process surface from height zero to an upper limit is measured.

<측정 조건><Measurement conditions>

컷오프:없음Cutoff: None

기준 길이:257.9 ㎛ Reference length: 257.9 μm

기준 면적:66524 ㎛2 Reference area: 6624μm 2

측정 환경 온도:23 ∼ 25 ℃ Measurement environment temperature: 23-25 degrees Celsius

(마이그레이션) (Migration)

각 캐리어 부착 동박을 비스무트계 수지에 접착하고, 이어서 캐리어박을 박리 제거하였다. 노출한 극박 구리층의 두께를 소프트 에칭에 의해 1.5 ㎛ 로 하였다. 그 후, 세정, 건조를 실시한 후에, 극박 구리층 상에, DF (히타치 화성사 제조, 상품명 RY-3625) 를 라미네이트 도포하였다. 15 mJ/㎠ 의 조건으로 노광하고, 현상액 (탄산나트륨) 을 사용하여 38 ℃ 에서 1 분간 액 분사 요동하고, 표 1 에 기재된 각종 피치로 레지스트 패턴을 형성하였다. 이어서, 황산구리 도금 (에바라 유딜라이트 제조 CUBRITE21) 을 사용하여 15 ㎛ 도금 UP 한 후, 박리액 (수산화나트륨) 으로 DF 를 박리하였다. 그 후, 극박 구리층을 황산-과산화수소계의 에천트로 에칭 제거하여 표 1 에 기재된 각종 피치의 배선을 형성하였다.Each copper foil with a carrier was bonded to bismuth-based resin, and then the carrier foil was peeled off. The thickness of the exposed ultrathin copper layer was 1.5 micrometers by soft etching. Then, after washing and drying, DF (Hitachi Chemical Co., Ltd. make, brand name RY-3625) was laminated | stacked on the ultra-thin copper layer. It exposed on the conditions of 15 mJ / cm <2>, liquid-sprayed fluctuation | variation for 1 minute at 38 degreeC using the developing solution (sodium carbonate), and formed the resist pattern in the various pitches of Table 1. Subsequently, 15 micrometers plating UP was carried out using copper sulfate plating (CUBRITE21 by Ebara Eudylite), and DF was peeled off with the peeling liquid (sodium hydroxide). Thereafter, the ultrathin copper layer was etched away with an sulfuric acid-hydrogen peroxide-based etchant to form wirings of various pitches shown in Table 1.

표 중에 기재되어 있는 피치는 라인 및 스페이스의 합계값에 상당한다.The pitch described in the table corresponds to the total value of the lines and the spaces.

얻어진 배선에 대하여, 마이그레이션 측정기 (IMV 제조 MIG-9000) 를 사용하여, 이하의 측정 조건으로, 배선 패턴 사이의 절연 열화의 유무를 평가하였다.About the obtained wiring, the presence or absence of insulation deterioration between wiring patterns was evaluated on the following measurement conditions using the migration measuring device (IMV-made MIG-9000).

<측정 조건><Measurement conditions>

임계값:초기 저항 60 % 다운 Threshold: Initial resistance 60% down

측정 시간:1000 h Measurement time: 1000h

전압:60 VVoltage: 60 V

온도:85 ℃ Temperature: 85 degrees Celsius

상대 습도:85 %RHRelative humidity: 85% RH

[표 1-1]Table 1-1

Figure 112017040164377-pat00015
Figure 112017040164377-pat00015

[표 1-2]TABLE 1-2

Figure 112017040164377-pat00016
Figure 112017040164377-pat00016

Claims (1)

동박 캐리어와, 동박 캐리어 상에 적층된 박리층과, 박리층 상에 적층된 극박 구리층을 구비한 캐리어 부착 동박으로서, 극박 구리층은 조화 (粗化) 처리되어 있고, 극박 구리층 표면의 Rz 는 비접촉식 조도계로 측정하여 1.6 ㎛ 이하이고, 극박 구리층 표면의 Ra 는 비접촉식 조도계로 측정하여 0.25 ㎛ 이하이고, 극박 구리층 표면의 Rt 는 비접촉식 조도계로 측정하여 1.8 ㎛ 이하이고, 극박 구리층 표면의 Ssk 가 -0.3 ~ 0.3 이고, 극박 구리층 표면의 Sku 가 2.8 ~ 3.3 인, 캐리어 부착 동박.The copper foil with a carrier which has a copper foil carrier, the peeling layer laminated | stacked on the copper foil carrier, and the ultra-thin copper layer laminated | stacked on the peeling layer WHEREIN: An ultrathin copper layer is roughened and Rz of the ultra-thin copper layer surface Is 1.6 µm or less as measured by a non-contact roughness meter, Ra on the surface of the ultrathin copper layer is 0.25 µm or less as measured by a non-contact roughness meter, and Rt of the ultrathin copper layer surface is 1.8 µm or less as measured by a non-contact roughness meter and Copper foil with a carrier whose Ssk is -0.3-0.3 and Sku of the ultra-thin copper layer surface is 2.8-3.3.
KR1020177011125A 2012-09-11 2013-09-11 Copper foil provided with carrier KR102050646B1 (en)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2012-200017 2012-09-11
JP2012200017 2012-09-11
JPJP-P-2012-200973 2012-09-12
JP2012200973 2012-09-12
JP2012280024 2012-12-21
JPJP-P-2012-280024 2012-12-21
JPJP-P-2013-012468 2013-01-25
JP2013012468A JP5481577B1 (en) 2012-09-11 2013-01-25 Copper foil with carrier
PCT/JP2013/074585 WO2014042201A1 (en) 2012-09-11 2013-09-11 Copper foil provided with carrier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157009363A Division KR101766554B1 (en) 2012-09-11 2013-09-11 Copper foil provided with carrier

Publications (2)

Publication Number Publication Date
KR20170046822A KR20170046822A (en) 2017-05-02
KR102050646B1 true KR102050646B1 (en) 2019-11-29

Family

ID=50278311

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177011125A KR102050646B1 (en) 2012-09-11 2013-09-11 Copper foil provided with carrier
KR1020157009363A KR101766554B1 (en) 2012-09-11 2013-09-11 Copper foil provided with carrier

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020157009363A KR101766554B1 (en) 2012-09-11 2013-09-11 Copper foil provided with carrier

Country Status (7)

Country Link
JP (1) JP5481577B1 (en)
KR (2) KR102050646B1 (en)
CN (4) CN109379858A (en)
MY (2) MY188679A (en)
PH (1) PH12015500529A1 (en)
TW (2) TWI575120B (en)
WO (1) WO2014042201A1 (en)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108277509A (en) * 2012-11-20 2018-07-13 Jx日矿日石金属株式会社 Copper foil with carrier
CN107031143A (en) * 2013-03-04 2017-08-11 Jx日矿日石金属株式会社 Copper foil with carrier, the manufacture method using its copper-cover laminated plate, printing distributing board, e-machine and printing distributing board
TWI613940B (en) * 2014-03-31 2018-02-01 Jx Nippon Mining & Metals Corp Copper foil with printed carrier, printed wiring board, laminated body, electronic device, and printed wiring board manufacturing method
JP2015205481A (en) * 2014-04-22 2015-11-19 Jx日鉱日石金属株式会社 Copper foil with carrier, copper-clad laminate, printed wiring board, electronic apparatus and manufacturing method of printed wiring board
JP6591766B2 (en) * 2014-04-24 2019-10-16 Jx金属株式会社 Copper foil with carrier, printed wiring board, laminate, electronic device and method for manufacturing printed wiring board
JP6297011B2 (en) * 2014-08-28 2018-03-20 株式会社有沢製作所 Three-layer flexible metal-clad laminate and double-sided three-layer flexible metal-clad laminate
CN105050331B (en) * 2015-07-07 2016-09-07 安徽铜冠铜箔有限公司 A kind of manufacture method of the high roughness electronics Copper Foil for ceramic base high-frequency copper-clad plate
JP6782561B2 (en) * 2015-07-16 2020-11-11 Jx金属株式会社 Copper foil with carrier, laminate, manufacturing method of laminate, manufacturing method of printed wiring board and manufacturing method of electronic equipment
CN109072472B (en) * 2016-04-14 2020-10-16 三井金属矿业株式会社 Surface-treated copper foil, copper foil with carrier, and copper-clad laminate and printed wiring board manufacturing method using same
WO2018198982A1 (en) * 2017-04-27 2018-11-01 京セラ株式会社 Circuit board and light-emitting device provided with same
CN110800118B (en) 2017-06-29 2022-10-28 京瓷株式会社 Circuit board and light-emitting device provided with same
US10711360B2 (en) * 2017-07-14 2020-07-14 Rohm And Haas Electronic Materials Llc Nickel electroplating compositions with copolymers of arginine and bisepoxides and methods of electroplating nickel
KR20200118144A (en) 2018-03-30 2020-10-14 미쓰이금속광업주식회사 Copper clad laminate
KR102098475B1 (en) 2018-07-06 2020-04-07 주식회사 포스코 A Manufacturing Method of Surface-treated Zn-Ni Alloy Electroplated Steel Sheet Having Excellent Corrosion Resistivity and Paintability
JP6895936B2 (en) * 2018-09-28 2021-06-30 古河電気工業株式会社 Surface-treated copper foil, and copper-clad laminates and circuit boards using this
US10581081B1 (en) * 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
TWI740515B (en) 2019-12-23 2021-09-21 長春人造樹脂廠股份有限公司 Liquid crystal polymer film and laminate comprising the same
TWI697549B (en) * 2019-12-23 2020-07-01 長春人造樹脂廠股份有限公司 Liquid crystal polymer film and laminate comprising the same
US20230164924A1 (en) * 2020-03-30 2023-05-25 Mitsubishi Materials Corporation Bonded body and insulating circuit board
CN112226790B (en) * 2020-10-19 2022-04-22 九江德福科技股份有限公司 Production method of ultrathin high-strength electronic copper foil
WO2022153580A1 (en) * 2021-01-15 2022-07-21 Jx金属株式会社 Surface-treated copper foil, copper-clad laminate, and printed wiring board
WO2022244826A1 (en) * 2021-05-20 2022-11-24 三井金属鉱業株式会社 Roughened copper foil, copper foil with carrier, copper-cladded laminate board, and printed wiring board
KR20240017841A (en) * 2021-06-03 2024-02-08 미쓰이금속광업주식회사 Roughened copper foil, copper clad laminate and printed wiring board
EP4362611A1 (en) * 2021-06-24 2024-05-01 Kyocera Corporation Wiring board
WO2023281759A1 (en) * 2021-07-09 2023-01-12 Jx金属株式会社 Surface-treated copper foil, copper-clad laminate, and printed wiring board
TWI781818B (en) 2021-11-05 2022-10-21 長春石油化學股份有限公司 Surface-treated copper foil and copper clad laminate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4072431B2 (en) 2000-09-22 2008-04-09 古河サーキットフォイル株式会社 Copper foil for high-density ultra-fine wiring boards

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536095B2 (en) * 1988-10-20 1996-09-18 日立化成工業株式会社 Manufacturing method of wiring board
TW595280B (en) * 2000-04-25 2004-06-21 Nippon Denkai Kk Copper foil for TAB tape carrier, TAB tape carrier using the copper foil and TAB carrier tape
JP2002134858A (en) * 2000-10-25 2002-05-10 Hitachi Cable Ltd Copper foil for printed boards
WO2004005588A1 (en) 2002-07-04 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. Electrolytic copper foil with carrier foil
JP2005008955A (en) * 2003-06-19 2005-01-13 Hitachi Cable Ltd Surface treatment method for copper foil
JP4087369B2 (en) * 2003-11-11 2008-05-21 古河サーキットフォイル株式会社 Ultra-thin copper foil with carrier and printed wiring board
WO2005079130A1 (en) * 2004-02-17 2005-08-25 Nippon Mining & Metals Co., Ltd. Copper foil having blackened surface or layer
JP4567360B2 (en) * 2004-04-02 2010-10-20 三井金属鉱業株式会社 Copper foil manufacturing method and copper foil obtained by the manufacturing method
JP4429979B2 (en) 2005-06-29 2010-03-10 古河電気工業株式会社 Ultra-thin copper foil with carrier and method for producing ultra-thin copper foil with carrier
JP2007314855A (en) * 2006-05-29 2007-12-06 Furukawa Circuit Foil Kk Ultra-thin copper foil provided with carrier, copper-clad laminate and printed circuit board
JP4157898B2 (en) * 2006-10-02 2008-10-01 株式会社神戸製鋼所 Copper alloy sheet for electrical and electronic parts with excellent press punchability
CN101636527B (en) * 2007-03-15 2011-11-09 日矿金属株式会社 Copper electrolyte solution and two-layer flexible substrate obtained by using the same
JP5129642B2 (en) * 2007-04-19 2013-01-30 三井金属鉱業株式会社 Surface treated copper foil, copper clad laminate obtained using the surface treated copper foil, and printed wiring board obtained using the copper clad laminate
US8877348B2 (en) * 2007-10-31 2014-11-04 Jfe Steel Corporation Surface-treated steel sheet and resin-coated steel sheet
KR101351928B1 (en) * 2007-12-28 2014-01-21 일진머티리얼즈 주식회사 Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same
TWI499690B (en) * 2009-03-13 2015-09-11 Ajinomoto Kk Paste metal laminates
JP2010236072A (en) * 2009-03-31 2010-10-21 Nippon Mining & Metals Co Ltd Stacked copper foil and method for manufacturing the same
JP5282675B2 (en) * 2009-06-23 2013-09-04 日立電線株式会社 Copper foil for printed wiring board and method for producing the same
JP2010006071A (en) 2009-08-21 2010-01-14 Furukawa Electric Co Ltd:The Surface treatment copper foil, extremely thin copper foil with carrier, flexible copper clad laminate, and polyimide based flexible printed wiring board
JP5356968B2 (en) * 2009-09-30 2013-12-04 Jx日鉱日石金属株式会社 Sn plating film and composite material having the same
JP2011116074A (en) * 2009-12-07 2011-06-16 Jx Nippon Mining & Metals Corp Metal foil equipped with electric resistance film and board for printed circuit using the metal foil
CN103154327A (en) * 2010-10-06 2013-06-12 古河电气工业株式会社 Copper foil and manufacturing method therefor, copper foil with carrier and manufacturing method therefor, printed circuit board, and multilayer printed circuit board
CN102452197B (en) * 2010-10-21 2014-08-20 财团法人工业技术研究院 Foil-attached copper foil and method for producing same
WO2012101985A1 (en) * 2011-01-26 2012-08-02 住友ベークライト株式会社 Printed wiring board and method for manufacturing printed wiring board
JP2012167297A (en) * 2011-02-09 2012-09-06 Jfe Steel Corp Electrogalvanized steel plate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4072431B2 (en) 2000-09-22 2008-04-09 古河サーキットフォイル株式会社 Copper foil for high-density ultra-fine wiring boards

Also Published As

Publication number Publication date
JP5481577B1 (en) 2014-04-23
CN104619889A (en) 2015-05-13
TW201533280A (en) 2015-09-01
CN109379858A (en) 2019-02-22
CN108588766B (en) 2020-02-18
MY167704A (en) 2018-09-21
TWI504788B (en) 2015-10-21
KR101766554B1 (en) 2017-08-08
KR20170046822A (en) 2017-05-02
JP2014139336A (en) 2014-07-31
CN107641820A (en) 2018-01-30
PH12015500529B1 (en) 2015-04-27
CN104619889B (en) 2018-10-09
PH12015500529A1 (en) 2015-04-27
KR20150052315A (en) 2015-05-13
TWI575120B (en) 2017-03-21
TW201428144A (en) 2014-07-16
WO2014042201A1 (en) 2014-03-20
MY188679A (en) 2021-12-22
CN108588766A (en) 2018-09-28

Similar Documents

Publication Publication Date Title
KR102050646B1 (en) Copper foil provided with carrier
KR102015838B1 (en) Copper foil with carrier
JP6379038B2 (en) Copper foil with carrier, method for producing copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate, and method for producing printed wiring board
WO2014024994A1 (en) Copper foil with carrier attached thereto
JP5870148B2 (en) Copper foil with carrier, method for producing printed circuit board, copper-clad laminate, method for producing copper-clad laminate, and method for producing printed wiring board
JP2014193606A (en) Carrier-fitted copper foil, copper-clad laminate sheet using the same, printed wiring board, electronic appliance using the same, and method for manufacturing printed wiring board
KR101793799B1 (en) Carrier-supported copper foil
JP6415033B2 (en) Copper foil with carrier, method for producing copper-clad laminate, and method for producing printed wiring board
JP6377329B2 (en) Copper foil with carrier, method for producing copper-clad laminate, and method for producing printed wiring board
JP6396967B2 (en) Copper foil with carrier and copper clad laminate using copper foil with carrier
JP6273106B2 (en) Copper foil with carrier, method for producing copper-clad laminate and method for producing printed wiring board
JP2015205481A (en) Copper foil with carrier, copper-clad laminate, printed wiring board, electronic apparatus and manufacturing method of printed wiring board
WO2014084321A1 (en) Copper foil with carrier, process for producing copper foil with carrier, printed wiring board, and printed circuit board
JP2015078421A (en) Carrier-provided copper foil, method of producing carrier-provided copper foil, printed wiring board, printed circuit board, copper-clad laminated plate, and method of producing printed wiring board
JP2015163740A (en) Copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate, and manufacturing method of printed wiring board

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant