KR102030178B1

KR102030178B1 - 촬상 소자, 촬상 소자의 구동 방법, 촬상 소자의 제조 방법, 및 전자 기기

Info

Publication number: KR102030178B1
Application number: KR1020120066574A
Authority: KR
Inventors: 신야 야마카와
Original assignee: 소니 주식회사
Priority date: 2011-06-30
Filing date: 2012-06-21
Publication date: 2019-10-08
Also published as: JP2013033896A; US8981276B2; CN102857711B; KR20130007444A; CN102857711A; JP6024103B2; US20130001403A1

Abstract

촬상 소자는 복수의 화소를 포함한다. 상기 복수의 화소 각각은 다음의 소자를 포함한다.
광전 변환부는 상기 복수의 화소 각각에 마련되고, 수광한 광에 응한 전하를 발생한다. 축적부는, 소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적한다. 용량부는, 상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판과는 층간 절연막을 통하여 분리되어 배치된다. 접속부는, 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 축적부 및 상기 용량부를 접속한다.

Description

촬상 소자, 촬상 소자의 구동 방법, 촬상 소자의 제조 방법, 및 전자 기기{IMAGING ELEMENT, DRIVE METHOD FOR IMAGING ELEMENT, MANUFACTURING METHOD FOR IMAGING ELEMENT, AND ELECTRONIC APPARATUS}

본 개시는, 촬상 소자, 촬상 소자의 구동 방법, 촬상 소자의 제조 방법, 및 전자 기기에 관한 것으로, 특히, 보다 양호한 화상을 촬상할 수 있도록 한 촬상 소자, 촬상 소자의 구동 방법, 촬상 소자의 제조 방법, 및 전자 기기에 관한 것이다.

종래, 반도체를 이용한 고체 촬상 소자(이미지 센서)에서, 수광한 광을 전기적인 신호로 변환하는 광전 변환 소자로서, 반도체의 pn 접합을 이용한 광전 변환부인 PD(Photodiode : 포토 다이오드)가 알려져 있다. 또한, PD를 이용한 소자는, 디지털 카메라, 비디오 카메라, 감시용 카메라, 복사기, 팩시밀리 등 많은 기기에 탑재되어 있다. 근래, 고체 촬상 소자로서, 주변 회로도 포함하여 CMOS(Complementary Metal Oxide Semiconductor) 프로세스로 제조되는, 이른바 CMOS형 고체 촬상 소자가 많이 이용되고 있다.

예를 들면, 고체 촬상 소자에서는, 화소가 갖는 PD에서 광전 변환된 전하가, 부유 확산 영역인 FD(Floating Diffusion : 플로팅 디퓨전)에 전송되고, FD의 전위를 측정함으로써, PD에서 발생한 전하에 응한 전압의 신호가 취출된다.

도 1을 참조하여 더 상세히 설명한다. 도 1은 화소(11)를 도시한다. 화소(11)에서는, PD(12)에서 발생한 전하가 전송 트랜지스터(13)의 구동에 따라 FD(14)에 전송되고, FD(14)가 갖는 용량(15)에 축적된다. 그리고, FD(14)에 축적된 전하는, 증폭 트랜지스터(16)에 의해 전압으로 변환되고, 선택 트랜지스터(17)의 구동에 따라 수직 신호선에 출력된다. 수직 신호선은, 정전압으로 바이어스 된 트랜지스터(정전류원)에 접속되어 있고, 이 트랜지스터와 증폭 트랜지스터(16)가 조합되어, 이른바 소스 팔로워 회로가 구성되어 있다. 또한, FD(14)에 축적된 전하는, 리셋 트랜지스터(18)의 구동에 따라 정전압원(VDD)에 배출된다.

이와 같은 구성의 화소(11)가 반도체 기판상에 매트릭스형상으로 배치되어 구성된 고체 촬상 소자에서는, 단위전자당의 출력 전압(변환 효율)은, 전하를 축적 가능한 FD(14)의 전 용량 성분과, 소스 팔로워 회로의 변조도(變調度)에 의해 결정된다. 여기서, 전하를 축적 가능한 FD(14)의 전 용량 성분은, FD(14)가 갖는 용량(15)과, FD(14)에 접속되어 있는 각 트랜지스터에 의해 생기는 용량을 합산하여 구하여진다.

그런데 종래의 고체 촬상 소자에서는, FD(14)가 갖는 용량은 고정되어 있고, 다이내믹 레인지나 저 조도시의 출력 전압 등이 변경되지 않는 구성으로 되어 있다. 그래서, 일본 특개2008-205638호 공보는, 다이내믹 레인지나 저 조도시의 출력 전압 등을 동적으로 변경하기 위해, 전하를 축적 가능한 FD(14)의 용량을 변경할 수 있는 화소를 구비하는 고체 촬상 소자를 개시한다.

도 2는, 전하를 축적 가능한 FD(14)의 용량을 변경할 수 있는 화소의 평면적인 구조를 모식적으로 도시한 도면이다.

화소(11')는, PD(12)가, 전송 트랜지스터(13)를 통하여 FD(14')에 접속되고, FD(14')가, 증폭 트랜지스터(16)의 게이트 전극에 접속되고, 증폭 트랜지스터(16)의 양측에 선택 트랜지스터(17) 및 리셋 트랜지스터(18)가 배치되어 구성되어 있다. 그리고, 화소(11')에서는, 전송 트랜지스터(13) 및 리셋 트랜지스터(18)의 사이의 FD(14')에 스위칭 소자(19)가 배치되어 있다. 이에 의해, FD(14')는, FD(14')가 갖는 용량(15)과, 스위칭 소자(19)를 이용하여 FD(14')에 접속된 부가용량(15')에 의해 전하를 축적할 수 있다.

이와 같은 구성의 화소(11')에서, PD(12)에서 발생한 전하는, 저휘도시에는 용량(15)에서 축적되고, 고휘도시에는 용량(15) 및 부가용량(15')에서 축적되도록, 스위칭 소자(19)의 구동이 제어된다. 이와 같이, 전하를 축적 가능한 FD(14')의 전 용량 성분이 스위칭 소자(19)에 의해 동적으로 변경됨에 의해, 화소(11')에서는, 고다이내믹 레인지가 실현된다.

한편, 종래의 CMOS형 고체 촬상 소자에서는, 화소의 행마다 순번으로 화소 신호의 판독이 행하여짐에 의해 화상에 일그러짐이 발생하여 버린다. 그래서, 이와 같은 일그러짐의 발생을 회피하기 위해, 고체 촬상 소자가 갖는 모든 PD에서 일제히 전하의 전송을 행하는 "글로벌 셔터"라고 불리는 기술이 개발되어 있다.

예를 들면, 일본 특개2011-119950호 공보에는, 배선층 중에 배치한 박막 트랜지스터를 이용하여 글로벌 셔터를 실현하는 고체 촬상 장치가 개시되어 있다. 또한, 『Aoki et al., "Electronic Global Shutter CMOS Image Sensor using Oxide Semiconductor FET with Extremely Low Off-state Current", Symp. on VLSI Technology 2011, p. 174, 2011』에도, 배선층 중에 박막 트랜지스터를 배치한 CMOS 이미지 센서가 개시되어 있다.

그러나, 일본 특개2008-205638호 공보에서 개시되어 있는 화소 구조에서는, FD가 갖는 용량과, FD에 접속된 부가용량 사이의 스위칭 소자나, 부가용량 등이 광전 변환 영역(PD)과 같은 실리콘 기판중에 작성되어 있다. 마찬가지로, 일본 특개2011-119950호 공보에 개시되어 있는 고체 촬상 장치에서도, PD에서 발생한 전하를 유지하는 용량 소자가 실리콘 기판중에 마련되어 있다. 이 경우, 광전 변환 영역의 면적이 저하되어 버리고, 광전 변환 효율이 저하되는 것이 우려된다.

또한, 『Aoki et al., "Electronic Global Shutter CMOS Image Sensor using Oxide Semiconductor FET with Extremely Low Off-state Current", Symp. on VLSI Technology 2011, p. 174, 2011』에 개시되어 있는 CMOS 이미지 센서에서는, 기억 용량 소자가 마련되어 있지 않기 때문에, 유지할 수 있는 전하량이 적어져 버리고, 다이내믹 레인지를 증가하는 것은 곤란하다고 상정된다.

그런데, 글로벌 셔터를 실현함에 의한 일그러짐이 없는 화상이나, 다이내믹 레인지가 확장된 화상 등을 얻기 위해, 화소 내에 용량 소자를 추가하는 것이 검토되어 있지만, 용량 소자를 추가함에 의한 광전 변환 영역의 면적의 저하를 회피하여, 보다 양호한 화상을 촬상한 것이 요구되고 있다.

본 개시는, 이와 같은 상황을 감안하여 이루어진 것으로, 보다 양호한 화상을 촬상할 수 있도록 하는 것이다.

본 발명의 실시의 형태에 따르면, 복수의 화소를 포함하는 촬상 소자가 제공된다. 상기 복수의 화소 각각은: 상기 복수의 화소 각각에 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와; 소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와; 상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판과는 층간 절연막을 통하여 분리되어 배치되는 용량부; 및 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 축적부 및 상기 용량부를 접속하게 하는 접속부를 포함한다.

본 개시의 실시의 형태에 따르면, 복수의 화소를 포함하는 촬상 소자의 제 1의 구동 방법이 제공된다. 상기 복수의 화소 각각은: 상기 복수의 화소 각각에 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와; 소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와; 상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판과는 층간 절연막을 통하여 분리되어 배치되는 용량부; 및 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 축적부 및 상기 용량부를 접속하게 하는 접속부를 포함한다. 상기 제 1의 구동 방법은: 상기 광전 변환부로부터 상기 축적부로의 전하의 전송이, 상기 복수의 상기 화소에서 동시에 행하여지도록 상기 촬상 소자를 구동하는 단계; 및 상기 축적부에 축적된 전하가 상기 접속부를 통하여 상기 용량부에 전송하고 상기 용량부 내에 상기 전하를 유지하는 단계를 포함한다.

본 개시의 실시의 형태에 따르면, 복수의 화소를 포함하는 촬상 소자의 제 2의 구동 방법이 제공된다. 상기 복수의 화소 각각은: 상기 복수의 화소 각각에 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와; 소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와; 상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판과는 층간 절연막을 통하여 분리되어 배치되는 용량부; 및 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 축적부 및 상기 용량부를 접속하게 하는 접속부를 포함한다. 상기 용량부는, 전하를 축적하는 상기 축적부에 부가적으로, 상기 전하를 축적하는 부가용량부이다. 상기 구동 방법은: 상기 화소로부터 신호를 판독하는 판독 기간 중에, 상기 축적부와 상기 부가용량부를 접속 또는 비접속시키는 단계를 포함한다.

본 개시의 실시의 형태에 따르면, 복수의 화소를 포함하는 촬상 소자의 제조 방법이 제공된다. 상기 복수의 화소 각각은: 상기 복수의 화소 각각에 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와; 소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와; 상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판과는 층간 절연막을 통하여 분리되어 배치되는 용량부; 및 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 축적부 및 상기 용량부를 접속하게 하는 접속부를 포함한다. 상기 제조 방법은: 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되는 배선층에 배선을 형성하는 것과 동시에 상기 용량부를 형성하는 단계를 포함한다. 상기 광전 변환부는 상기 실리콘 기판 내에 형성된다.

본 개시의 실시의 형태에 따르면, 복수의 화소를 포함하는 촬상 소자를 포함하는 전자 기기가 제공된다. 상기 복수의 화소 각각은: 상기 복수의 화소 각각에 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와; 소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와; 상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판과는 층간 절연막을 통하여 분리되어 배치되는 용량부; 및 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 축적부 및 상기 용량부를 접속하게 하는 접속부를 포함한다.

본 개시의 실시의 형태에 따르면, 층간 절연막을 통해 실리콘 기판과는 분리 배치된 배선층 내에 용량부 및 접속부가 형성되고, 광전 변환부는 실리콘 기판 내에 형성된다.

본 개시의 실시의 형태에 따르면, 보다 양호한 화상을 촬상할 수 있다.

도 1은 종래의 고체 촬상 소자의 화소의 구성예를 도시하는 회로도.
도 2는 전하를 축적 가능한 FD의 용량을 변경할 수 있는 화소의 평면적인 구조를 모식적으로 도시한 도면.
도 3은 본 기술을 적용한 고체 촬상 소자의 한 실시의 형태의 구성예를 도시하는 블록도.
도 4는 화소의 제 1의 구성예를 도시하는 회로도.
도 5의 A 및 B는 화소의 단면적 및 평면적인 구성예를 도시하는 도면.
도 6은 입사광량과 신호량과의 관계를 도시하는 도면.
도 7은 제 1의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 8은 제 2의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 9는 화소의 제 2의 구성예를 도시하는 회로도.
도 10은 제 3의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 11은 실리콘 기판상의 레이아웃을 도시하는 도면.
도 12는 제 1의 메탈 배선층의 레이아웃을 도시하는 도면.
도 13은 제 2의 메탈 배선층의 레이아웃을 도시하는 도면.
도 14는 화소의 제 3의 구성예를 도시하는 단면도.
도 15의 A 및 B는 화소의 제 4의 구성예를 도시하는 단면도.
도 16은 화소의 제 5의 구성예를 도시하는 회로도.
도 17은 제 4의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 18은 화소의 제 6의 구성예를 도시하는 회로도.
도 19는 제 5의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 20의 A 내지 E는 박막 트랜지스터의 각종의 구성예를 도시하는 도면.
도 21은 화소의 제조 방법에 관해 설명하는 도면.
도 22는 화소의 제 7의 구성예를 도시하는 회로도.
도 23의 A 및 B는 화소의 단면적 및 평면적인 구성예를 도시하는 도면.
도 24는 제 6의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 25는 화소의 제 8의 구성예를 도시하는 회로도.
도 26은 제 7의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 27은 화소의 제 9의 구성예를 도시하는 회로도.
도 28은 제 8의 구동 방법에 의한 화소의 구동 타이밍의 예를 도시하는 도면.
도 29는 화소의 제 10의 구성예를 도시하는 회로도.
도 30의 A 및 B는 화소의 평면적인 구성예를 도시하는 도면.
도 31의 A 및 B는 화소의 제 11의 구성예를 도시하는 회로도.
도 32는 전자 기기에 탑재되는 촬상 장치의 구성예를 도시하는 블록도.

이하, 본 기술을 적용한 구체적인 실시의 형태에 관해, 도면을 참조하면서 상세히 설명한다.

도 3은, 본 기술을 적용한 고체 촬상 소자의 한 실시의 형태의 구성예를 도시하는 블록도이다.

도 3에서, 고체 촬상 소자(31)는, 화소 어레이부(32), 수직 구동 회로(33), 수평 구동 회로(34), 및 출력 회로(35)를 구비하여 구성된다.

화소 어레이부(32)에는, 복수의 화소(41)가 행렬형상으로 배치되어 있고, 각각의 화소(41)는, 수평 신호선(42)에 의해 행마다 수직 구동 회로(33)에 접속됨과 함께, 수직 신호선(43)에 의해 열마다 수평 구동 회로(34)에 접속되어 있다.

수직 구동 회로(33)는, 수평 신호선(42)을 통하여 구동 신호(예를 들면, 전송 신호(TX), 선택 신호(SEL), 및 리셋 신호(RST))를 출력하여, 화소 어레이부(32)에 배치되어 있는 화소(41)를 행마다 구동한다.

수평 구동 회로(34)는, 수직 신호선(43)을 통하여 화소 어레이부(32)의 각 화소(41)로부터 출력되는 신호로부터, CDS(Correlated Double Sampling : 상관 2중 샘플링) 동작에 의해 신호 레벨을 검출하는 칼럼 처리를 행하고, 광전 변환에 의해 화소(41)에서 발생한 전자에 응한 출력 신호를 출력 회로(35)에 출력한다.

출력 회로(35)는, 수평 구동 회로(34)로부터 순차적으로 출력되는 출력 신호를, 소정의 레벨의 전압치로 증폭하여, 후단의 화상 처리 회로 등에 출력한다.

도 4는, 화소(41)의 제 1의 구성예를 도시하는 회로도이다.

도 4에 도시하는 바와 같이, 화소(41)는, PD(51), 전송 트랜지스터(52), 증폭 트랜지스터(53), 선택 트랜지스터(54), 리셋 트랜지스터(55), 및 박막 트랜지스터(56)를 구비하여 구성된다. 또한, 전송 트랜지스터(52)와 증폭 트랜지스터(53)와의 접속점이 FD(57)를 구성하고 있고, FD(57)는, FD(57)가 갖는 용량(58)과, 박막 트랜지스터(56)를 통하여 접속된 부가용량(59)에 의해 전자를 축적할 수 있다.

PD(51)는, 실리콘 기판 내에 형성된 pn 접합에 의해 구성되고, 입사한 광을 광전 변환에 의해 전하(전자 또는 정공)로 변환하여 축적하는 광전 변환부이다. 또한, PD(51)는, 애노드 단자가 접지되어 있음과 함께, 캐소드 단자가 전송 트랜지스터(52)를 통하여 FD(57)에 접속되어 있다.

전송 트랜지스터(52)는, 수평 신호선(42T)을 통하여 수직 구동 회로(33)(도 3)로부터 공급되는 전송 신호(TX)에 따라 구동하고, 전송 신호(TX)가 펄스형상으로 High 레벨이 되는 타이밍에서 온으로 된다. 그리고, 전송 트랜지스터(52)가 온이 되면, PD(51)에서 발생한 전자가 전송 트랜지스터(52)를 통하여 FD(57)에 전송된다.

증폭 트랜지스터(53)의 게이트 전극에 FD(57)가 접속되어 있고, 증폭 트랜지스터(53)는, FD(57)에 축적되어 있는 전자에 응한 레벨의 전압, 즉, 광전 변환에 의해 PD(51)에서 발생하여 FD(57)에 전송된 전자에 응한 레벨의 전압을 출력한다.

선택 트랜지스터(54)는, 수평 신호선(42S)을 통하여 수직 구동 회로(33)로부터 공급되는 선택 신호(SEL)에 따라 구동하고, 선택 신호(SEL)가 펄스형상으로 High 레벨이 되는 타이밍에서 온으로 된다. 그리고, 선택 트랜지스터(54)가 온이 되면, 증폭 트랜지스터(53)로부터 출력되는 전압이, 선택 트랜지스터(54)를 통하여 수직 신호선(43)에 출력 가능한 상태가 된다.

예를 들면, 수직 신호선(43)에는, 복수의 화소(41)가 접속되어 있고, 어느 특정한 라인(행)의 선택 트랜지스터(54)를 온으로 함으로써, 소망하는 PD(51)로부터의 신호가 출력된다. 또한, 수직 신호선(43)은, 도 3의 수평 구동 회로(34)가 갖는 정전류원(60)에 접속되어 있고, 증폭 트랜지스터(53) 및 정전류원(60)으로 이루어지는 소스 팔로워 회로에 의해, FD(57)에 축적되어 있는 전자에 응한 레벨을 나타내는 신호가 출력(Output)된다.

리셋 트랜지스터(55)는, 수평 신호선(42R)을 통하여 수직 구동 회로(33)로부터 공급되는 리셋 신호(RST)에 따라 구동하고, 리셋 신호(RST)가 펄스형상으로 High 레벨이 되는 타이밍에서 온으로 된다. 리셋 트랜지스터(55)가 온이 되면, 리셋 트랜지스터(55)를 통하여, FD(57)에 축적되어 있는 전자가 정전압원(VDD)에 배출되어, FD(57)가 리셋된다.

박막 트랜지스터(56)는, FD(57)와 부가용량(59)과의 접속을 온/오프 하는 스위칭 소자(접속부)이다. 박막 트랜지스터(56)는, 수평 신호선(42STR)을 통하여 수직 구동 회로(33)로부터 공급되는 접속 신호(STR)에 따라 구동하고, 접속 신호(STR)가 펄스형상으로 온으로 되는 타이밍에서, FD(57)에 부가용량(59)을 접속한다.

FD(57)는, 전송 트랜지스터(52)를 통하여 PD(51)로부터 전송되어 오는 전자를 축적한다. 예를 들면, 박막 트랜지스터(56)가 오프인 경우, FD(57)는, FD(57)가 갖는 용량(58)에서 전자를 축적한다. 한편, 박막 트랜지스터(56)가 온인 경우, FD(57)는, FD(57)가 갖는 용량(58), 및, 박막 트랜지스터(56)를 통하여 접속된 부가용량(59)에서 전자를 축적한다.

다음에, 도 5의 A 및 B를 참조하여, 화소(41)의 구조에 관해 설명한다. 도 5의 A에는, 화소(41)의 FD(57)의 부근에서의 단면적(斷面的)인 구성예가 도시되어 있고, 도 5의 B에는, 화소(41)의 배선층에서의 평면적인 구성예가 도시되어 있다.

또한, 도 5의 A 및 B에 도시되어 있는 화소(41)는, 이른바 이면 조사형의 고체 촬상 소자의 구조를 채용함으로써, 광전 변환 영역에 입사하는 광량을 감소하는 일 없이 층간 절연막중에 박막 트랜지스터(56) 및 부가용량(59)이 배치된 구성으로 되어 있다. 또한, 이면 조사형의 고체 촬상 소자의 구조에 관해서는, 예를 들면, 본원 출원인이 출원한 일본 특허3759435호에 상세히 개시되어 있다.

화소(41)는, 도 5의 A에서 하측을 향하는 실리콘 기판(61)의 이면에 대해 입사광이 입사되고, 그 이면에 대해 반대측을 향하는 면이 표면이 된다. 그리고, 실리콘 기판(61)의 표면에 층간 절연막(62-1)이 적층되고, 층간 절연막(62-1)에 층간 절연막(62-2)이 적층되어 있고, 층간 절연막(62-1 및 62-2)의 사이에 배선층이 형성되어 있다.

PD(51)는, 예를 들면, P형의 실리콘 기판(61)의 내부에 형성된 N형 영역에 의해 구성되고, 전송 트랜지스터(52)의 게이트 전극(63)이, PD(51)에 인접하도록 실리콘 기판(61)의 표면에 절연층(64)을 통하여 배치되어 있다. 또한, PD(51)에 대해 전송 트랜지스터(52)를 끼우고 이간하는 위치의 실리콘 기판(61) 내의 표면 부분에 형성되는 N형 영역에 의해 FD(57)가 구성된다.

FD(57)는, 층간 절연막(62-1)을 관통하도록 형성된 콘택트 비어(65)를 통하여, 층간 절연막(62-1 및 62-2)의 사이에 형성된 배선층의 메탈 배선(66)에 접속되어 있다.

메탈 배선(66)의 일단은, 증폭 트랜지스터(53) 및 리셋 트랜지스터(55)에 접속되어 있고, 메탈 배선(66)의 타단은, 배선층에 형성된 박막 트랜지스터(56)의 일단에 접속되어 있다. 그리고, 박막 트랜지스터(56)의 타단에 부가용량(59)의 한쪽의 전극(59A)이 접속되어 있고, 부가용량(59)의 다른쪽의 전극(59B)은 접지(GND)되어 있다. 또한, 부가용량(59)의 다른쪽의 전극(59B)은 정전압원(VDD)에 접속되어 있어도 좋다.

여기서, 도 5의 B에 도시하는 바와 같이, 부가용량(59)을 구성하는 1쌍의 전극(59A 및 59B)은, 이른바 빗형상을 하고 있고, 빗의 이(teeth)에 대응하는 배선 부분이, 서로 소정의 간격을 갖도록 교대로 배치되어 있다. 이 빗의 이에 대응하는 배선 부분이, 전자를 축적한 용량으로서 기능한다. 또한, 부가용량(59)은, 어느 일정 면적을 갖고서 형성되고, 평면적으로 본 때에, PD(51)와 겹치는 영역에 형성되어 있다.

화소(41)는 상기와 같이 구성있고, 박막 트랜지스터(56)가 수직 구동 회로(33)의 제어에 따라 구동함에 의해, FD(57)와 부가용량(59)이 접속/비접속된다. 예를 들면, 수직 구동 회로(33)는, 입사광의 광량에 응하여 박막 트랜지스터(56)의 접속/비접속 동작을 제어한다.

또한, 화소(41)에서는, 도 5의 A 및 B에 도시하는 바와 같이, 박막 트랜지스터(56) 및 부가용량(59)이, PD(51)가 형성되는 실리콘 기판(61) 중이 아니라, 실리콘 기판(61)으로부터 층간 절연막(62-1)을 통하여 배치되는 배선층 중에 형성된다. 이에 의해, 예를 들면, 실리콘 기판(61) 중에 스위칭 소자나 부가용량 등을 형성하는 구조보다도, PD(51)의 면적을 넓게 차지할 수 있고, 그와 같은 구조에서 PD(51)의 광전 변환 효율이 저하되는 것을 회피할 수 있다. 또한, 부가용량의 일부에 메탈 배선 등을 사용하고 있는 구성예에서도, 스위칭 소자나 메탈 배선부분 등에의 콘택트가 남아 있는 경우에는, PD(51)의 면적이 저하되어 버리지만, 화소(41)에서는, PD(51)의 면적의 저하가 회피되어 있다.

또한, 화소(41)에서는, 상술한 바와 같이 이면 조사형의 고체 촬상 소자의 구조를 채용하고, 배선층의 메탈 배선(66)을 이용하여 PD(51)와 겹쳐지도록 배선층에 부가용량(59)을 형성함에 의해, 용량의 확보와 공정수의 삭감을 동시에 실현할 수 있다.

도 6에는, 입사광량과 신호량과의 관계가 도시되어 있다.

예를 들면, FD(57)는, 박막 트랜지스터(56)가 오프인 경우에는, FD(57)가 갖는 용량(58)에서 전자를 축적한다. 또한, FD(57)는, 박막 트랜지스터(56)가 온인 경우에는, FD(57)가 갖는 용량(58)과 박막 트랜지스터(56)를 통하여 접속된 부가용량(59)에서 전자를 축적한다. 그리고, FD(57)에서 전자를 축적 가능한 용량이 적은 경우에는, FD(57)에서 전자를 축적 가능한 용량이 많은 경우와 비교하고, 입사광량에 대한 출력 신호의 신호량의 경사가 급구배(고(高) 게인)가 된다.

따라서 입사광량이 적은 경우에는 박막 트랜지스터(56)를 오프로 하고 FD(57)에서 전자를 축적 가능한 용량을 작게 함으로써, 고 게인으로 신호 레벨을 출력할 수 있도록 한다. 한편, 입사광량이 많은 경우에는 박막 트랜지스터(56)를 온으로 하고 FD(57)에서 전자를 축적 가능한 용량을 크게 함으로써, 큰 광량까지 대응 가능하게 한다.

다음에, 화소(41)의 구동 방법에 관해 설명한다.

도 7에는, 제 1의 구동 방법에 의한 화소(41)의 구동 타이밍의 예가 도시되어 있다. 제 1의 구동 방법에서는, 신호의 판독 기간 중에 박막 트랜지스터(56)를 온으로 하여 두는지, 오프하여 두는지에 의해, 화소(41)의 다이내믹 레인지를 선택할 수 있다. 또한, 수평 신호선(42)을 통하여 공급되는 신호는, 각각 High 레벨 및 Low 레벨의 어느 하나를 취할 수 있다. 또한, 도 7에 도시하는 시각(T1)부터 시각(T6)까지의 기간(이하, 적절히, 판독 기간이라고 칭한다) 전에, PD(51)에, 광량에 응하여 광전 변환된 전자가 축적되어 있는 것으로 한다.

수직 구동 회로(33)는, 행렬형상으로 배치되어 있는 화소(41)의 행마다 판독을 순차적으로 행하고 있고, 화소(41)에 대한 판독 기간을 시작하는 시각(T1)이 되면, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨로 한다. 이에 의해, 화소(41)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태가 된다.

시각(T2)에서, 수직 구동 회로(33)는, 수평 신호선(42R)을 통하여 리셋 트랜지스터(55)에 공급하는 리셋 신호(RST)를 High 레벨로 하여, 리셋 트랜지스터(55)를 온으로 하고 FD(57)에 축적되어 있는 전자를 배출한다.

시각(T3)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 하여 리셋 트랜지스터(55)를 오프로 하고, FD(57)의 리셋을 완료한다. 이 때, FD(57)와 리셋 트랜지스터(55)와의 커플링 용량에 의해 출력 전압이 약간 저하되기 때문에, 출력 전압이 안정된 후, FD(57)의 리셋 레벨을 나타내는 신호가, 검출치(D1)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T4)에서, 수직 구동 회로(33)는, 수평 신호선(42T)을 통하여 전송 트랜지스터(52)에 공급하는 전송 신호(TX)를 High 레벨로 하여, 전송 트랜지스터(52)를 온으로 하고 PD(51)에 축적되어 있는 전자를 FD(57)에 전송한다.

시각(T5)에서, 수직 구동 회로(33)는, 전송 신호(TX)를 Low 레벨로 하여 전송 트랜지스터(52)를 오프로 하여 전자의 전송을 완료한다. 그 후, FD(57)에 축적된 전자에 응한 레벨을 나타내는 신호가, 검출치(D2)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T6)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 Low 레벨로 하여, 화소(41)에 대한 판독 기간이 종료된다.

이와 같은 구동 타이밍에서 수직 구동 회로(33)는 화소(41)를 구동하고, 검출치(D1)와 검출치(D2)와의 차분을 나타내는 신호가, 광전 변환에 의해 PD(51)에서 발생한 전자에 응한 레벨을 나타내는 출력 신호로서 수평 구동 회로(34)로부터 출력된다.

여기서, 수직 구동 회로(33)는, 화소(41)로부터 신호의 판독을 시작하기 전에, 저 게인 모드 또는 고 게인 모드의 어느 하나를 미리 선택한다. 예를 들면, 수직 구동 회로(33)는, 1프레임 전에 출력된 신호에 의거한 광량이나, 도시하지 않은 센서로부터 출력되는 광량 등에 따라, 입사광의 광량에 응하여, 저 게인 모드 또는 고 게인 모드의 선택을 행할 수가 있다.

그리고, 수직 구동 회로(33)는, 광량이 적은 경우에는 고 게인 모드를 선택하여, 수평 신호선(42STR)을 통하여 박막 트랜지스터(56)에 공급하는 접속 신호(STR)를 Low 레벨로 하여, FD(57)가 갖는 용량(58)에 의해, 전자를 축적하도록 구동한다. 한편, 수직 구동 회로(33)는, 광량이 많은 경우에는 저 게인 모드를 선택하여, 수평 신호선(42STR)을 통하여 박막 트랜지스터(56)에 공급하는 접속 신호(STR)를, 시각(T2)부터 시각(T6)까지의 기간에서 High 레벨로 한다. 이에 의해, FD(57)가 갖는 용량(58)과, 박막 트랜지스터(56)를 통하여 FD(57)에 접속된 부가용량(59)에 의해, 전자를 축적하도록 구동한다.

따라서 고체 촬상 소자(31)에서는, 저 조도시에는 고 게인 모드가 선택되고, 고 게인으로 증폭된 출력 신호가 출력되고, 고조도시에는 저 게인 모드가 선택되어, 큰 광량까지 대응하는 것이 가능해진다. 이와 같이, FD(57)에서 전자를 축적 가능한 용량을 동적으로 변경함으로써, 고체 촬상 소자(31)는, 다이내믹 레인지를 확대할 수 있다. 또한, 저 조도시라도 노이즈가 적은 화상을 얻을 수 있고, 또한, 고 조도시라도 적절한(오버플로가 없는) 화상을 얻을 수 있다.

여기서, 도 7을 참조하여 설명한 제 1의 구동 방법에서는, 고 게인 모드 또는 저 게인 모드를 미리 선택할 필요가 있다. 이에 대해, 예를 들면, 출력 신호의 신호량에 응하여, 고 게인 모드 및 저 게인 모드의 어느 쪽을 이용할지를 자동으로 선택하는 구동 방법을 채용하여도 좋다.

도 8에는, 제 2의 구동 방법에 의한 화소(41)의 구동 타이밍의 예가 도시되어 있다.

시각(T1)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨로 한다. 이에 의해, 화소(41)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태가 된다.

시각(T2)에서, 수직 구동 회로(33)는, 수평 신호선(42R)을 통하여 리셋 트랜지스터(55)에 공급하는 리셋 신호(RST)를 High 레벨로 함과 함께, 수평 신호선(42STR)을 통하여 박막 트랜지스터(56)에 공급하는 접속 신호(STR)를 High 레벨로 한다. 이에 의해, FD(57)에 부가용량(59)이 접속된 상태에서, 용량(58) 및 부가용량(59)에 축적되어 있는 전자가 배출되어, FD(57)가 리셋된다.

시각(T3)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 하여 리셋 트랜지스터(55)를 오프로 하고, FD(57)의 리셋이 완료된다. 그 후, 부가용량(59)이 접속된 상태에서의 FD(57)의 리셋 레벨의 신호가, 검출치(D1)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T4)에서, 수직 구동 회로(33)는, 수평 신호선(42STR)을 통하여 박막 트랜지스터(56)에 공급하는 접속 신호(STR)를 Low 레벨로 하여 박막 트랜지스터(56)를 오프로 한다. 그 후, 부가용량(59)이 접속되지 않은 상태에서의 FD(57)의 리셋 레벨의 신호가, 검출치(D2)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T5)에서, 수직 구동 회로(33)는, 수평 신호선(42T)을 통하여 전송 트랜지스터(52)에 공급하는 전송 신호(TX)를 High 레벨로 하여, 전송 트랜지스터(52)를 온으로 하고, PD(51)에 축적되어 있는 전자를 FD(57)에 전송한다.

시각(T6)에서, 수직 구동 회로(33)는, 전송 신호(TX)를 Low 레벨로 하여 전송 트랜지스터(52)를 오프로 하고, PD(51)로부터 FD(57)에의 전자의 전송을 완료한다. 이 때, FD(57)에는 부가용량(59)은 접속되어 있지 않고, FD(57)가 갖는 용량(58)에서, 광전 변환에 의해 PD(51)에 발생한 전자가 축적된다. 그 후, 용량(58)에 축적된 전자에 응한 레벨의 신호가, 검출치(D3)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T7)에서, 수직 구동 회로(33)는, 수평 신호선(42STR)을 통하여 박막 트랜지스터(56)에 공급하는 접속 신호(STR)를 High 레벨로 하여 박막 트랜지스터(56)를 온으로 한다. 이에 의해, FD(57)에 부가용량(59)이 접속된 상태가 되고, 그 후, 용량(58) 및 부가용량(59)에 축적된 전자에 응한 레벨의 신호가, 검출치(D4)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T8)에서, 수직 구동 회로(33)는, 수평 신호선(42STR)을 통하여 박막 트랜지스터(56)에 공급하는 접속 신호(STR)를 Low 레벨로 함과 함께, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 Low 레벨로 한다. 이에 의해, 화소(41)에 대한 판독 기간이 종료된다.

이와 같이, 제 2의 구동 방법에서는, 화소(41)로부터 신호를 판독하는 판독 기간 중에, FD(57)와 부가용량(59)과의 접속이 전환되어, FD(57)와 부가용량(59)이 접속된 상태에서의 신호의 판독과, FD(57)와 부가용량(59)이 접속되지 않은 상태에서의 신호의 판독이 행하여진다.

이와 같은 구동에 의해, 검출치(D2)와 검출치(D3)의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)에서 PD(51)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig1)로서 출력된다. 즉, 출력 신호(Sig1)는, 고 게인 모드에서의 출력 신호이다. 한편, 검출치(D1)와 검출치(D4)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)과 FD(57)에 접속된 부가용량(59)에서, PD(51)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig2)로서 출력된다. 즉, 출력 신호(Sig2)는, 저 게인 모드에서의 출력 신호이다.

예를 들면, 고 게인 모드에서의 출력 신호(Sig1)는, 저 게인 모드에서의 출력 신호(Sig2)에 대해, 보다 낮은 광량으로 포화하여 버리기 때문에, 고 게인 모드의 포화 신호량을 미리 구하여 두고, 그 신호량을 초과한 때에 저 게인 모드의 신호를 채용함으로써, 저 광량시의 감도를 확보하면서, 보다 큰 광량에도 대응할 수 있다.

즉, 제 2의 구동 방법에서는, 고 게인 모드에서의 출력 신호(Sig1)에 응하여, 고 게인 모드에서의 출력 신호(Sig1)와, 저 게인 모드에서의 출력 신호(Sig2)와의 어느 쪽을 채용할 것인지를 일의적으로 선택할 수 있다. 이에 의해, 저 조도시에는 고 게인 모드를 선택하고, 고조도시에는 저 게인 모드를 선택하는 처리를 자동으로 행할 수 있고, 다이내믹 레인지가 넓은 고체 촬상 소자(31)를 실현할 수 있다.

도 9는, 화소(41)(이하, 41A로 칭함)의 제 2의 구성예를 도시하는 회로도이다.

도 9에 도시하는 바와 같이, 화소(41A)는, 2개의 화소(41-1 및 41-2)로 구성된 이른바 2화소 공유로 되어 있지만, 예를 들면, 4화소나 8화소 등과 같이 공유하는 화소(41)의 개수를 늘려도 좋다.

화소(41A)는, 화소(41-1) 및 화소(41-2)가, 증폭 트랜지스터(53), 선택 트랜지스터(54), 리셋 트랜지스터(55), 및 FD(57)를 공유하도록 구성되어 있다. 즉, 화소(41A)는, 화소(41-1)가 갖는 PD(51-1)가, 전송 트랜지스터(52-1)를 통하여 FD(57)에 접속되고, 화소(41-2)가 갖는 PD(51-2)가, 전송 트랜지스터(52-2)를 통하여 FD(57)에 접속되도록 구성되어 있다. 또한, 화소(41A)에서는, 도 4의 화소(41)와 마찬가지로, FD(57)에, 박막 트랜지스터(56)를 통하여 부가용량(59)이 접속되어 있다.

도 10에는, 제 3의 구동 방법에 의한 화소(41A)의 구동 타이밍의 예가 도시되어 있다.

2화소 공유의 구조로 되어 있는 화소(41A)에서는, 예를 들면, 1번째의 화소의 판독 기간에서 화소(41-1)로부터 신호가 판독되고, 계속해서, 2번째의 화소의 판독 기간에서 화소(41-2)로부터 신호가 판독된다.

시각(T1)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨로 한다. 이에 의해, 화소(41A)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태가 된다.

시각(T2)부터 시각(T8)까지가, 1번째의 화소의 판독 기간이 되고, 도 8에서 설명한 시각(T2)부터 시각(T8)까지와 마찬가지로, 화소(41-1)로부터 신호가 판독된다. 즉, 시각(T5)에서, 전송 트랜지스터(52-1)에 공급되는 전송 신호(TX1)가 High 레벨이 되고 전송 트랜지스터(52-1)가 온으로 되어, PD(51-1)에 축적되어 있는 전자가 FD(57)에 전송된다.

그리고, 시각(T4)의 후에 검출되는 검출치(D2-1)와, 시각(T6)의 후에 검출되는 검출치(D3-1)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)에서, PD(51-1)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig1-1)로서 출력된다. 또한, 시각(T3)의 후에 검출되는 검출치(D1-1)와, 시각(T7)의 후에 검출되는 검출치(D4-1)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)과 FD(57)에 접속된 부가용량(59)에서, PD(51-1)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig2-1)로서 출력된다.

다음에, 시각(T8)부터 시각(T14)까지가, 2번째의 화소의 판독 기간이 되고, 도 8에서 설명한 시각(T2)부터 시각(T8)까지와 마찬가지로, 화소(41-2)로부터 신호가 판독된다. 즉, 시각(T11)에서, 전송 트랜지스터(52-2)에 공급되는 전송 신호(TX2)가 High 레벨이 되고 전송 트랜지스터(52-2)가 온으로 되어, PD(51-2)에 축적되어 있는 전자가 FD(57)에 전송된다.

그리고, 시각(T10)의 후에 검출되는 검출치(D2-2)와, 시각(T12)의 후에 검출되는 검출치(D3-2)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)에서, PD(51-2)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig1-2)로서 출력된다. 또한, 시각(T9)의 후에 검출되는 검출치(D1-2)와, 시각(T13)의 후에 검출되는 검출치(D4-2)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)과 FD(57)에 접속된 부가용량(59)에서, PD(51-2)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig2-2)로서 출력된다.

이상과 같이, 화소(41-1 및 41-2)를 화소 공유하도록 구성된 화소(41A)에서, 화소(41-1)로부터 출력 신호(Sig1-1 및 Sig2-1)를 판독하고, 화소(41-2)로부터 출력 신호(Sig1-2 및 Sig2-2)를 판독할 수 있다. 또한, 이 제 3의 구동 방법은, 도 8을 참조하여 설명한 제 2의 구동 방법과 마찬가지로, 출력 신호(Sig1-1) 및 출력 신호(Sig1-2)에 따르며, 고 게인 모드와 저감 모드를 선택하는 처리를 자동으로 행할 수 있다. 또한, 도 7을 참조하여 설명한 제 1의 구동 방법과 마찬가지로, 게인 모드 또는 고 게인 모드의 어느 하나를 미리 선택하는 구동 방법을, 화소(41A)에 적용하여도 좋다.

다음에, 도 11 내지 도 13을 참조하여, 화소(41A)의 평면적인 구성예에 관해 설명하다. 또한, 화소(41A)는, 도 9에 도시한 회로도에서는, 1조(組)의 박막 트랜지스터(56) 및 부가용량(59)을 갖은 구성으로 되어 있지만, 도 11 내지 도 13에 도시하는 바와 같이, 동일한 접속 신호(STR)에 따라 구동하는 2조의 박막 트랜지스터(56) 및 부가용량(59)을 갖고서 구성된다.

도 11에는, 실리콘 기판상의 레이아웃이 도시되어 있다.

PD(51-1) 및 PD(51-2)의 사이에 공통의 FD(57)가 배치되어 있고, PD(51-1)는 전송 트랜지스터(52-1)를 통하여 FD(57)에 접속되고, PD(51-2)는 전송 트랜지스터(52-2)를 통하여 FD(57)에 접속되어 있다. 또한, FD(57)에 인접하여 리셋 트랜지스터(55)가 배치되어 있다. 그리고, 리셋 트랜지스터(55)에 인접하여 증폭 트랜지스터(53)가 배치되고, 증폭 트랜지스터(53)에 인접하여 선택 트랜지스터(54)가 배치되어 있고, 출력 버퍼가 되는 소스 팔로워가 된다. 또한, PD(51-1) 및 PD(51-2)의 사이의 분리 영역에, 웰 콘택트(67)가 형성되어 있다.

도 12에는, 실리콘 기판에 대해 제 1의 층간 절연막을 통하여 형성되는 제 1의 메탈 배선층의 레이아웃이 도시되어 있다.

FD(57)에 접속된 콘택트 비어(65-1)에 메탈 배선(66)이 접속되어 있다. 또한, 메탈 배선(66)은, 증폭 트랜지스터(53)에 콘택트 비어(65-2)를 통하여 접속됨과 함께, 박막 트랜지스터(56-1 및 65-2)의 일단에 접속되어 있다. 그리고, 박막 트랜지스터(56-1)의 타단은 부가용량(59-1)에 접속되고, 박막 트랜지스터(56-2)의 타단은 부가용량(59-2)에 접속되어 있다.

박막 트랜지스터(56-1) 및 부가용량(59-1)은, 평면적으로 보아 PD(51-1)에 겹쳐지는 영역에 형성되어 있고, 박막 트랜지스터(56-2) 및 부가용량(59-2)은, 평면적으로 보아 PD(51-2)에 겹쳐지는 영역에 형성되어 있다. 또한, 부가용량(59-1 및 59-2)은, 도 5의 B를 참조하여 설명한 바와 같이, 빗형으로 형성되어 있다.

또한, 수직 신호선(43)을 구성하는 출력 신호 배선(43SIG)에, 선택 트랜지스터(54)의 출력(소스 전극)이 접속되어 있고, 수직 신호선(43)을 구성하는 접지 배선(43GND)에, 웰 콘택트(67)가 접속되어 있다.

도 13에는, 제 1의 메탈 배선층에 대해 제 2의 층간 절연막을 통하여 형성되는 제 2의 메탈 배선층의 레이아웃이 도시되어 있다.

제 2의 메탈 배선층에 형성되어 있는 배선(68-1)을 통하여, 부가용량(59-1)의 한쪽의 전극이 접지 배선(43GND)에 접속되어 있고, 배선(68-2)을 통하여, 부가용량(59-2)의 한쪽의 전극이 접지 배선(43GND)에 접속되어 있다.

또한, 제 2의 메탈 배선층에는, 수평 신호선(42STR-1 및 42STR-2), 수평 신호선(42T-1 및 42T-2), 수평 신호선(42S), 및 수평 신호선(42R)이 형성되어 있다. 수평 신호선(42STR-1 및 42STR-2)은, 박막 트랜지스터(56-1 및 56-2)에 각각 접속되어 있고, 수평 신호선(42T-1 및 42T-2)은, 전송 트랜지스터(52-1 및 52-2)에 각각 접속되어 있다. 또한, 수평 신호선(42S)은, 선택 트랜지스터(54)에 접속되어 있고, 수평 신호선(42R)은, 리셋 트랜지스터(55)에 접속되어 있다.

이상과 같은 레이아웃으로, 화소(41-1 및 41-2)에 의한 2화소 공유 구조의 화소(41A)를 구성할 수 있다. 또한, 증폭 트랜지스터(53), 선택 트랜지스터(54), 리셋 트랜지스터(55), 및 FD(57)를 공유함에 의해, PD(51-1 및 51-2)의 면적을 넓게 할 수 있고, 광전 변환 효율을 향상시킬 수 있다.

또한, 도 11 내지 도 13에 도시한 레이아웃은, 본 실시의 형태에서의 기능을 실현하는 한 예이고, 같은 기능을 실현 가능한 다양한 레이아웃을 채용할 수 있다.

다음에, 도 14는, 화소(41)(이하, 41B로 칭함)의 제 3의 구성예를 도시하는 단면도이다.

도 14에 도시하는 바와 같이, 화소(41B)는, 실리콘 기판(61)의 표면에 층간 절연막(62-1 내지 62-3)이 적층되어 있고, 층간 절연막(62-1 및 62-2)의 사이에 제 1의 배선층이 형성되고, 층간 절연막(62-2 및 62-3)의 사이에 제 2의 배선층이 형성되어 있다. 그리고, 화소(41B)에서는, 박막 트랜지스터(56) 및 부가용량(59)이 제 2의 배선층에 형성되어 있고, 실리콘 기판(61)과 제 2의 배선층과의 사이의 제 1의 배선층에 차광막(69)이 형성되어 있다. 차광막(69)은, 제 1의 배선층의 메탈을 사용하여, 실리콘 기판(61)측에서 보아 박막 트랜지스터(56)를 덮도록 배치된다.

이와 같이, 화소(41B)에서는, 차광막(69)을 형성함에 의해, 이면부터 입사된 광중, 실리콘 기판(61)에서 흡수되지 않은 광을 차광막(69)에서 차광할 수 있다. 예를 들면, 실리콘 기판(61)에서 흡수되지 않은 광이 박막 트랜지스터(56)에 도달하는 경우에는, 밴드 갭이 좁은 반도체층을 사용하고 있으면, 박막 트랜지스터(56)에서의 광전 변환에 의해 리크 전류가 발생할 우려가 있다.

이에 대해, 화소(41B)에서는, 박막 트랜지스터(56)보다도 실리콘 기판(61)측에 차광막(69)을 형성함에 의해, 상술한 바와 같은 리크 전류의 발생을 방지할 수 있다. 이에 의해, 보다 노이즈가 적은 고체 촬상 소자(31)를 실현할 수 있다.

다음에, 도 15의 A 및 B는, 화소(41)(이하, 41C로 칭함)의 제 4의 구성예를 도시하는 도면이다. 도 15의 A에는, 화소(41C)의 FD(57)의 부근에서의 단면적인 구성예가 도시되어 있고, 도 15의 B에는, 화소(41C)의 배선층에서의 평면적인 구성예가 도시되어 있다.

화소(41C)는, 적층형의 부가용량(59')을 구비하여 구성된다. 즉, 화소(41C)에서, 부가용량(59')은, 평면 형상으로 형성된 1쌍의 전극(59A' 및 59B')의 사이에, 절연막(59C)이 끼워넣어져서 구성된다.

이와 같이, 화소(41C)에서는, 적층형의 부가용량(59')을 채용함에 의해, 빗형의 부가용량(59)을 채용한 경우보다도, 보다 대용량화를 도모할 수 있다. 이에 의해, 화소(41C)는, 보다 큰 광량까지 대응할 수 있다.

다음에, 도 16은, 화소(41)(이하, 41D로 칭함)의 제 5의 구성예를 도시하는 회로도이다.

도 16에 도시하는 바와 같이, 화소(41D)는, PD(51), 전송 트랜지스터(52), 증폭 트랜지스터(53), 선택 트랜지스터(54), 리셋 트랜지스터(55)를 구비하는 점에서, 도 4의 화소(41)와 공통된다. 단, 화소(41D)는, 박막 트랜지스터(56-1 및 56-2), 및, 부가용량(59-1 및 59-2)을 구비하는 점에서, 도 4의 화소(41)와 다른 구성으로 되어 있다.

화소(41D)에서는, 박막 트랜지스터(56-1)가 수평 신호선(42STR-1)에 접속되어 있고, 박막 트랜지스터(56-2)가 수평 신호선(42STR-2)에 접속되어 있고, 박막 트랜지스터(56-1 및 56-2)는, 각각 독립하여 구동한다.

이와 같이 구성되어 있는 화소(41D)에서는, 광전 변환에 의해 PD(51)에서 발생한 전자가, 용량(58)에 축적되고, 용량(58) 및 부가용량(59-1)에 축적되고, 또는, 용량(58)과 부가용량(59-1 및 59-2)에 축적되도록, 전자를 축적 가능한 FD(57)의 용량을 변경할 수 있다.

다음에, 도 17에는, 제 4의 구동 방법에 의한 화소(41D)의 구동 타이밍의 예가 도시되어 있다.

시각(T1)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨로 한다. 이에 의해, 화소(41D)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태가 된다.

시각(T2)에서, 수직 구동 회로(33)는, 수평 신호선(42R)을 통하여 리셋 트랜지스터(55)에 공급하는 리셋 신호(RST)를 High 레벨로 한다. 또한, 이 때, 수직 구동 회로(33)는, 수평 신호선(42STR-1)을 통하여 박막 트랜지스터(56-1)에 공급하는 접속 신호(STR1)를 High 레벨로 함과 함께, 수평 신호선(42STR-2)을 통하여 박막 트랜지스터(56-2)에 공급하는 접속 신호(STR2)를 High 레벨로 한다. 이에 의해, FD(57)가 갖는 용량(58)과, 박막 트랜지스터(56-1 및 56-2)를 통하여 FD(57)에 접속된 부가용량(59-1 및 59-2)이 리셋된다.

시각(T3)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 하여 리셋 트랜지스터(55)를 오프로 하고, FD(57)의 리셋이 완료된다. 그 후, FD(57)가 갖는 용량(58)에, 부가용량(59-1 및 59-2)이 접속된 상태에서의 FD(57)의 리셋 레벨의 신호가, 검출치(D1)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T4)에서, 수직 구동 회로(33)는, 수평 신호선(42STR-1)을 통하여 박막 트랜지스터(56-1)에 공급하는 접속 신호(STR1)를 Low 레벨로 하여 박막 트랜지스터(56-1)를 오프로 한다. 그 후, FD(57)가 갖는 용량(58)에 부가용량(59-2)이 접속된 상태에서의 FD(57)의 리셋 레벨의 신호가, 검출치(D2)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T5)에서, 수직 구동 회로(33)는, 수평 신호선(42STR-2)을 통하여 박막 트랜지스터(56-2)에 공급하는 접속 신호(STR2)를 Low 레벨로 하여 박막 트랜지스터(56-2)를 오프로 한다. 그 후, 용량(58)만의 상태에서의 FD(57)의 리셋 레벨의 신호가, 검출치(D3)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T6)에서, 수직 구동 회로(33)는, 수평 신호선(42T)을 통하여 전송 트랜지스터(52)에 공급하는 전송 신호(TX)를 High 레벨로 하여, 전송 트랜지스터(52)를 온으로 하고, PD(51)에 축적되어 있는 전자를 FD(57)에 전송한다.

시각(T7)에서, 수직 구동 회로(33)는, 전송 신호(TX)를 Low 레벨로 하여 전송 트랜지스터(52)를 오프로 하고, PD(51)로부터 FD(57)에의 전자의 전송을 완료한다. 그 후, 용량(58)만이 접속된 상태에서 FD(57)에 축적된 전자에 응한 레벨의 신호가, 검출치(D4)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T8)에서, 수직 구동 회로(33)는, 수평 신호선(42STR-2)을 통하여 박막 트랜지스터(56-2)에 공급하는 접속 신호(STR2)를 High 레벨로 하여 박막 트랜지스터(56-2)를 온으로 한다. 그 후, 용량(58)에 부가용량(59-2)이 접속된 상태에서 FD(57)에 축적된 전자에 응한 레벨의 신호가, 검출치(D5)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T9)에서, 수직 구동 회로(33)는, 수평 신호선(42STR-1)을 통하여 박막 트랜지스터(56-1)에 공급하는 접속 신호(STR1)를 High 레벨로 하여 박막 트랜지스터(56-1)를 온으로 한다. 그 후, 용량(58)에 부가용량(59-1 및 59-2)이 접속된 상태에서 FD(57)에 축적된 전자에 응한 레벨의 신호가, 검출치(D6)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T10)에서, 수직 구동 회로(33)는, 수평 신호선(42STR-1 및 42STR-2)을 통하여 박막 트랜지스터(56-1 및 56-2)에 공급하는 접속 신호(STR1 및 STR2)를, 각각 Low 레벨로 한다. 또한, 이 때, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 Low 레벨로 한다. 이에 의해, 화소(41)에 대한 판독 기간이 종료된다.

이와 같은 구동 타이밍에서 수직 구동 회로(33)는 화소(41D)를 구동하고, 검출치(D3)와 검출치(D4)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)에서 PD(51)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig1)로서 출력된다. 또한, 검출치(D2)와 검출치(D5)와의 차분을 나타내는 신호가, 용량(58)에 부가용량(59-2)이 접속된 상태의 FD(57)에서 PD(51)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig2)로서 출력된다. 또한, 검출치(D1)와 검출치(D6)와의 차분을 나타내는 신호가, 용량(58)에 부가용량(59-1 및 59-2)이 접속된 상태의 FD(57)에서 PD(51)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig3)로서 출력된다.

이상과 같이, 화소(41D)에서는, 광전 변환에 의해 PD(51)에서 발생한 전자가, 각각 다른 3종류의 용량으로 이루어지는 FD(57)에서 출력 신호로 변환되기 때문에, 조사된 광량에 적합한 게인으로 변환할 수 있다.

다음에, 도 18은, 화소(41)(이하, 41E로 칭함)의 제 6의 구성예를 도시하는 회로도이다.

도 18에 도시하는 바와 같이, 화소(41E)는, 2화소 공유의 구성으로 되어 있는 점에서, 도 9의 화소(41A)와 공통된다. 단, 화소(41E)는, 박막 트랜지스터(56-1 및 56-2), 및, 부가용량(59-1 및 59-2)을 구비하고, 박막 트랜지스터(56-1 및 56-2)는, 각각 독립하여 구동하는 점에서, 도 9의 화소(41A)와 다른 구성으로 되어 있다.

다음에, 도 19에는, 제 5의 구동 방법에 의한 화소(41E)의 구동 타이밍의 예가 도시되어 있다.

2화소 공유의 구조로 되어 있는 화소(41E)에서는, 예를 들면, 1번째의 화소의 판독 기간에서 화소(41-1)로부터 신호가 판독되고, 계속해서, 2번째의 화소의 판독 기간에서 화소(41-2)로부터 신호가 판독된다.

시각(T1)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨로 한다. 이에 의해, 화소(41E)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태가 된다.

시각(T2)부터 시각(T10)까지가, 1번째의 화소의 판독 기간이 되고, 도 17에서 설명한 시각(T2)부터 시각(T10)까지와 마찬가지로, 화소(41-1)로부터 신호가 판독된다. 즉, 시각(T6)에서, 전송 트랜지스터(52-1)에 공급되는 전송 신호(TX1)가 High 레벨이 되고 전송 트랜지스터(52-1)가 온으로 되어, PD(51-1)에 축적되어 있는 전자가 FD(57)에 전송된다.

그리고, 시각(T5)의 후에 검출되는 검출치(D3-1)와, 시각(T7)의 후에 검출되는 검출치(D4-1)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)에서 PD(51-1)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig1-1)로서 출력된다. 또한, 시각(T4)의 후에 검출되는 검출치(D2-1)와, 시각(T8)의 후에 검출되는 검출치(D5-1)와의 차분을 나타내는 신호가, 용량(58)에 부가용량(59-2)이 접속된 상태의 FD(57)에서 PD(51-1)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig2-1)로서 출력된다. 또한, 시각(T3)의 후에 검출되는 검출치(D1-1)와, 시각(T9)의 후에 검출되는 검출치(D6-1)와의 차분을 나타내는 신호가, 용량(58)에 부가용량(59-1 및 59-2)이 접속된 상태의 FD(57)에서 PD(51-1)에서 발생한 전자가 축적된 출력 신호(Sig3-1)로서 출력된다.

다음에, 시각(T10)부터 시각(T18)까지가, 2번째의 화소의 판독 기간이 되고, 도 17에서 설명한 시각(T2)부터 시각(T10)까지와 마찬가지로, 화소(41-2)로부터 신호가 판독된다. 즉, 시각(T14)에서, 전송 트랜지스터(52-2)에 공급되는 전송 신호(TX2)가 High 레벨이 되어 전송 트랜지스터(52-2)가 온으로 되어, PD(51-2)에 축적되어 있는 전자가 FD(57)에 전송된다.

그리고, 시각(T13)의 후에 검출되는 검출치(D3-2)와, 시각(T15)의 후에 검출되는 검출치(D4-2)와의 차분을 나타내는 신호가, FD(57)가 갖는 용량(58)에서 PD(51-2)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig1-2)로서 출력된다. 또한, 시각(T12)의 후에 검출되는 검출치(D2-2)와, 시각(T16)의 후에 검출되는 검출치(D5-2)와의 차분을 나타내는 신호가, 용량(58)에 부가용량(59-2)이 접속된 상태의 FD(57)에서 PD(51-2)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig2-2)로서 출력된다. 또한, 시각(T11)의 후에 검출되는 검출치(D1-2)와, 시각(T17)의 후에 검출되는 검출치(D6-2)와의 차분을 나타내는 신호가, 용량(58)에 부가용량(59-1 및 59-2)이 접속된 상태의 FD(57)에서 PD(51-2)에서 발생한 전자가 축적된 출력 신호(Sig3-2)로서 출력된다.

이상과 같이, 2화소 공유의 구성으로 되는 화소(41E)에서, 광전 변환에 의해 PD(51-1 및 51-2)에서 발생한 전자가, 각각 다른 3종류의 용량으로 이루어지는 FD(57)에서 출력 신호로 변환되기 때문에, 조사된 광량에 적합한 게인으로 변환할 수 있다.

다음에, 도 20의 A 내지 E를 참조하여, 화소(41)에서 채용되는 박막 트랜지스터(56)의 각종의 구성예에 관해 설명한다. 박막 트랜지스터(56)에 관해서는, 다양한 재료, 구조의 것이 이용 가능하다.

도 20의 A에는, 역스태거 구조의 박막 트랜지스터(56A)가 도시되어 있다. 박막 트랜지스터(56A)는, 층간 절연막(62)의 표면에, 우선, 금속으로 이루어지는 게이트 전극(71)을 형성하고, 게이트 절연막(72)을 형성한 후, 반도체층(73)을 작성한다. 다음에, 소스/드레인 전극이 되는 금속층을 메탈 배선(66)으로 형성하여, 역스태거 구조의 박막 트랜지스터(56A)가 완성된다.

게이트 전극(71) 및 메탈 배선(66)은, 예를 들면 Al, Cu, Ti, Mo, W, Cr이나, 그들의 질화물, 산화물, ITO, ZnO 등의 투명 금속, 또는 이들중의 복수의 금속의 적층 구조가 이용 가능하다. 또한 게이트 절연막(72)으로서는 Si 산화물, Si 질화물, Hf 산화물, Al 산화물, Ta 산화물이나 그들의 적층 구조를 이용할 수 있다. 반도체층(73)으로서는, ZnO, SnO, InO나 그들에 Ga를 첨가한 것, 또는 이들 중의 원소를 복수 함유한 산화물 반도체를 이용할 수 있다. 또한, 반도체층(73)으로서 유기 박막을 이용한 구성을 채용함으로써, 도포에 의해 용이하게 제조할 수 있다.

도 20의 B에는, 반도체층(73)과 메탈 배선(66)과의 사이에, 콘택트층(74)이 끼여진 구조의 박막 트랜지스터(56B)가 도시되어 있다. 콘택트층의 재료로서는, 도전률을 향상시킨 산화물 반도체를 이용할 수 있고, 예를 들면, In-Ga-Zn-O계, In-Sn-Zn-O계, Ga-Sn-Zn-O계, In-Zn-O계, Sn-Zn-O계, In-Sn-O계, Ga-Zn-O계, In-O계, Sn-O계 또는 Zn-O계의 산화물 반도체를 이용할 수 있다.

도 20의 C에는, 게이트 전극(71)이 층간 절연막(62)에 매입된 구조의 박막 트랜지스터(56C)가 도시되어 있다.

도 20의 D에는, 게이트 전극(71)이 층간 절연막(62)에 매입되고, 게이트 전극(71) 및 층간 절연막(62)의 전면(全面)에 게이트 절연막(72)이 남아 있는 구조의 박막 트랜지스터(56D)가 도시되어 있다.

도 20의 E에는, 스태거 구조의 박막 트랜지스터(56E)가 도시되어 있고, 박막 트랜지스터(56E)로서, 박막 트랜지스터(56A 내지 56D)와 같은 역스태거 구조가 아니라, 스태거 구조를 채용할 수 있다.

다음에, 도 21을 참조하여, 고체 촬상 소자(31)의 제조 방법에 관해 설명한다.

우선, 제 1의 공정에서, 예를 들면, 이온 주입법 등에 의해, 실리콘 기판(61)의 내부에 PD(51) 및 FD(57)를 형성한다.

다음에, 제 2의 공정에서, 실리콘 기판(61)의 표면에, 절연층(64)을 통하여 전송 트랜지스터(52)의 게이트 전극(63)을 형성하고, 층간 절연막(62-1)을 적층한 후에, 콘택트 비어(65)를 형성하여 FD(57)에 접속한다.

그리고, 제 3의 공정에서, 박막 트랜지스터(56)(도 20의 A 내지 E의 게이트 전극(71), 게이트 절연막(72), 및 반도체층(73))을 형성한 후에, 메탈 배선(66)을 형성하는 동시에, 빗형상의 부가용량(59)을 형성한다.

그 후, 제 4의 공정에서, 층간 절연막(62-2)을 적층함에 의해, 화소(41)가 형성된 고체 촬상 소자(31)를 제조할 수 있다.

이상과 같이, 고체 촬상 소자(31)의 제조 방법에서는, 메탈 배선(66)을 형성하는 동시에, 빗형상의 부가용량(59)을 형성할 수가 있어서, 종래의 제조 방법으로부터 부가용량(59)을 형성하기 위할만큼 공정을 늘리는 일은 없이, 고체 촬상 소자(31)를 제조할 수 있다. 또한, 이하에서 설명하는 구성예의 화소(41)를 갖는 고체 촬상 소자(31)도 마찬가지의 제조 방법에 의해 제조할 수 있다.

다음에, 도 22 내지 도 31의 B를 참조하여, 글로벌 셔터의 기능을 갖는 고체 촬상 소자(31)에 채용되는 화소(41)의 구성예에 관해 설명한다.

즉, 도 5의 A 내지 B에 도시한 바와 같은, 층간 절연막(62-1 및 62-2)의 사이에 부가용량(59)이 형성되어 있는 화소(41)의 구조를 응용하여, 모든 화소(41)의 노광 타이밍을 같게 하여, 일괄 판독을 행하는, 이른바 글로벌 셔터 기능을 갖는 고체 촬상 소자(31)를 실현할 수 있다.

도 22는, 화소(41)(이하, 41F로 칭함)의 제 7의 구성예를 도시하는 회로도이다.

도 22에 도시하는 바와 같이, 화소(41F)는, PD(51), 전송 트랜지스터(52), 증폭 트랜지스터(53), 선택 트랜지스터(54), 리셋 트랜지스터(55), FD(57), 용량(58), 배출 트랜지스터(81), 박막 트랜지스터(82), 및 용량(83)을 구비하여 구성된다.

화소(41F)에서는, PD(51)의 애노드 단자가 접지되고, PD(51)의 캐소드 단자가, 전송 트랜지스터(52)를 통하여 FD(57)에 접속됨과 함께, 배출 트랜지스터(81)를 통하여 정전압원(VDD)에 접속되어 있다. 또한, FD(57)는, 용량(58)을 통하여 접지되고, 리셋 트랜지스터(55)를 통하여 정전압원(VDD)에 접속되고, 박막 트랜지스터(82)를 통하여 증폭 트랜지스터(53)의 게이트 전극에 접속되어 있다. 그리고, 박막 트랜지스터(82)와 증폭 트랜지스터(53)의 게이트 전극과의 접속점은, 용량(83)을 통하여 전원(VCS)에 접속되어 있다. 또한, 증폭 트랜지스터(53)는, 한쪽의 단자가 정전압원(VDD)에 접속됨과 함께, 다른쪽의 단자가, 선택 트랜지스터(54)를 통하여, 정전류원(60)이 접속된 수직 신호선(43)에 접속되어 있다.

또한, 전송 트랜지스터(52)의 게이트 전극에는 수평 신호선(42T)이 접속되고, 선택 트랜지스터(54)의 게이트 전극에는 수평 신호선(42S)이 접속되고, 리셋 트랜지스터(55)의 게이트 전극에는 수평 신호선(42R)이 접속되어 있다. 또한, 배출 트랜지스터(81)의 게이트 전극에는 수평 신호선(42ABG)이 접속되고, 박막 트랜지스터(82)의 게이트 전극에는 수평 신호선(42STR)이 접속되어 있다.

즉, 화소(41F)에서는, FD(57)와 증폭 트랜지스터(53)와의 사이의 접속을 전환하는 박막 트랜지스터(82)(스위칭 소자)가 접속되고, 박막 트랜지스터(82)와 증폭 트랜지스터(53)와의 접속점에 용량(83)의 한쪽의 단자가 접속되고, 용량(83)의 다른쪽의 단자에 전원(VCS)이 접속되어 있는 점에서, 도 4의 화소(41)의 다른 구성으로 되어 있다. 또한, 화소(41F)에서는, PD(51)에 축적된 전자를 배출하기 위해, 배출 트랜지스터(81)가 마련되어 있는 점에서도, 도 4의 화소(41)의 다른 구성으로 되어 있다.

이와 같이 화소(41F)는 구성되어 있고, 복수의 화소(41F)가 화소 어레이부(32)에 행렬형상으로 배치된 고체 촬상 소자(31)에서는, 글로벌 셔터의 기능을 실현하기 위해, 모든 화소(41F)에서, PD(51)로부터 FD(57)에 동시에 전자가 전송된다. 그 후, 박막 트랜지스터(82)를 통하여 FD(57)로부터 용량(83)에 전자가 전송되고, 용량(83)에서 전자가 유지된다. 그리고, 화소 신호의 판독 대상이 된 화소(41F)에서는, 용량(83)에 축적되어 있는 전자에 응한 레벨의 신호, 즉, 광전 변환에 의해 PD(51)에서 발생하여 FD(57)에 전송된 후에 용량(83)에 전송된 전자에 응한 레벨의 신호가 출력된다.

다음에, 도 23의 A 및 B를 참조하여, 화소(41F)의 구조에 관해 설명한다. 도 23의 A에는, 화소(41F)의 FD(57)의 부근에서의 단면적인 구성예가 도시되어 있고, 도 23의 B에는, 화소(41F)의 배선층에서의 평면적인 구성예가 도시되어 있다. 또한, 도 23의 A 및 B에서는, 도 5의 A 및 B의 화소(41)와 공통되는 구성에 관해 동일한 부호를 붙이고 있고, 그 상세한 설명에 관해서는 생략한다.

화소(41F)는, 도 5의 A 및 B의 화소(41)와 마찬가지로, 실리콘 기판(61)에 층간 절연막(62-1 및 62-2)이 적층되고, 층간 절연막(62-1 및 62-2)의 사이에 배선층이 형성되어 구성되어 있다. 또한, 그 배선층에 형성되는 용량(83)은, 도 5의 A 및 B를 참조하여 설명한 부가용량(59)과 마찬가지로, 빗형상을 하고 있다. 단, 도 22에 도시한 바와 같이, 화소(41F)에서는, 박막 트랜지스터(82)를 통하여 FD(57) 및 증폭 트랜지스터(53)가 접속되는 점에서, 화소(41)와 다른 구성으로 되어 있다.

즉, FD(57)는, 콘택트 비어(65)를 통하여, 층간 절연막(62-1 및 62-2)의 사이에 형성된 배선층의 메탈 배선(66)에 접속되고, 메탈 배선(66)의 일단은, 리셋 트랜지스터(55)에 접속되어 있다. 또한, 메탈 배선(66)의 타단은, 배선층에 형성된 박막 트랜지스터(82)의 일단에 접속되어 있고, 박막 트랜지스터(82)의 타단에, 용량(83)을 구성하는 한쪽의 전극(83A)이 접속되어 있다. 또한, 전극(83A)은, 증폭 트랜지스터(53)에 접속되어 있고, 용량(83)을 구성하는 다른쪽의 전극(83B)은, 전원(VCS)에 접속되어 있다.

여기서, 도 23의 B에 도시하는 바와 같이, 용량(83)을 구성하는 1쌍의 전극(83A 및 83B)은, 이른바 빗형상을 하고 있고, 빗의 이(teeth)에 대응하는 배선 부분이, 서로 소정의 간격을 갖도록 교대로 배치되어 있다. 이 빗의 이(teeth)에 대응하는 배선 부분이, 전자를 축적하는 용량으로서 기능한다. 또한, 용량(83)은, 어느 일정 면적을 갖고서 형성되고, 평면적으로 본 때에, PD(51)와 겹치는 영역에 형성되어 있다.

이와 같이 화소(41F)는 구성되어 있고, 박막 트랜지스터(82)가 수직 구동 회로(33)의 제어에 따라 구동함에 의해, FD(57)와 용량(83)과의 접속이 온/오프 된다. 예를 들면, PD(51)로부터 FD(57)에 전자가 전송된 후, 박막 트랜지스터(82)가 온으로 되어, FD(57)에 축적되어 있는 전자가, 용량(83)에 전송된다. 또한, 이 때, 전극(83B)에 접속된 전원(VCS)이 High 레벨의 상태가 됨으로써, 전극(83A)의 전압이 상승하고, FD(57)에 축적되어 있는 전자를 용량(83)에 전송하는 것이 가능해진다. 또한, 전원(VCS)의 High 레벨의 전압은, 0V부터 정전압원(VDD)까지 사이의 적당한 값으로 할 수가 있다.

이와 같이, 화소(41F)에서는, 글로벌 셔터의 기능을 갖는 고체 촬상 소자(31)에서, 모든 화소(41F)에서 동시에 PD(51)로부터 전송된 전자를 유지하는 용량(83)이, 실리콘 기판(61)부터 층간 절연막(62-1)을 통하여 배치되는 배선층 중에 형성된다. 또한, 박막 트랜지스터(82)도, 용량(83)과 같은 배선층 중에 형성된다. 이와 같이, 박막 트랜지스터(82) 및 용량(83)이 배선층 중에 형성됨으로써, 그들 실리콘 기판(61)중에 형성되는 구조보다도, PD(51)의 면적을 넓게 차지할 수 있다. 따라서, 그와 같은 구조에서 PD(51)의 광전 변환 효율이 저하되는 것을 회피할 수 있다.

도 24에는, 제 6의 구동 방법에 의한 화소(41F)의 구동 타이밍의 예가 도시되어 있다. 제 6의 구동 방법은, 글로벌 셔터 동작에서의 판독 방법이고, 각 신호는, High 레벨 및 Low 레벨의 2치를 취할 수 있다.

우선, 시각(T1)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, PD(51), FD(57), 및 용량(83)의 리셋을 행하기 위해, 리셋 신호(RST), 접속 신호(STR), 및 배출 신호(ABG)를 High 레벨로 한다.

접속 신호(STR)는, 수평 신호선(42STR)을 통하여 박막 트랜지스터(82)에 공급되고, 접속 신호(STR)가 High 레벨이 되면 박막 트랜지스터(82)가 온으로 되어, FD(57)와 용량(83)이 접속된다. 리셋 신호(RST)는, 수평 신호선(42R)을 통하여 리셋 트랜지스터(55)에 공급되고, 리셋 신호(RST)가 High 레벨이 되면 리셋 트랜지스터(55)가 온으로 되어, FD(57) 및 용량(83)이 리셋된다. 또한, 배출 신호(ABG)는, 수평 신호선(42ABG)을 통하여 배출 트랜지스터(81)에 공급되고, 배출 신호(ABG)가 High 레벨이 되면 배출 트랜지스터(81)가 온으로 되어, PD(51)에 축적되어 있는 전자가 정전압원(VDD)에 배출된다.

시각(T2)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, 리셋 신호(RST), 접속 신호(STR), 및 배출 신호(ABG)를 Low 레벨로 하여, 리셋 트랜지스터(55), 박막 트랜지스터(82), 및 배출 트랜지스터(81)가 오프가 된다. 이에 의해, PD(51), FD(57), 및 용량(83)의 리셋이 완료되고, 모든 행의 화소(41F)에서 동시에, PD(51)의 노광이 시작된다.

시각(T3)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, 리셋 신호(RST) 및 접속 신호(STR)를 High 레벨로 하고, 시각(T4)에서, 리셋 신호(RST) 및 접속 신호(STR)를 Low 레벨로 한다. 이에 의해, 리셋 트랜지스터(55) 및 박막 트랜지스터(82)가 온으로 되어, 노광 기간 중에 주로 FD(57)에서 리크에 의해 생성된 전자가, FD(57) 및 용량(83)으로부터 배출된다.

시각(T5)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, 수평 신호선(42T)을 통하여 전송 트랜지스터(52)에 공급하는 전송 신호(TX)를 High 레벨로 하여, 전송 트랜지스터(52)를 온으로 한다. 이에 의해, 화소(41F)의 노광이 종료되고, 모든 행의 화소(41F)에서 동시에, PD(51)에 축적되어 있는 전자가 FD(57)에 전송된다. 이 전송 동작이, 모든 화소(41F)에서 동시에 행하여짐에 의해, 글로벌 셔터 동작이 실현된다.

시각(T6)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, 전송 신호(TX)를 Low 레벨로 하여 전송 트랜지스터(52)를 오프로 하여 전자의 전송을 완료한다.

시각(T7)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, 수평 신호선(42STR)을 통하여 박막 트랜지스터(82)에 공급하는 접속 신호(STR)를 High 레벨으로 하고, 박막 트랜지스터(82)를 통하여 FD(57) 및 용량(83)을 접속한다. 이 때, 수직 구동 회로(33)는, 박막 트랜지스터(82)와 접속되는 단자에 대해 반대측이 되는 용량(83)의 단자(도 23의 A 및 B의 전극(83B))에 접속되어 있는 전원(VCS)의 전위를, 시각(T6)부터 시각(T9)까지의 사이에서 High 레벨로 한다. 이에 의해, FD(57)로부터 용량(83)에 전자가 전송되도록 포텐셜이 형성되고, FD(57)에 축적되어 있는 전자를 용량(83)에 전송할 수 있다.

또한, 시각(T7)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, 수평 신호선(42ABG)을 통하여 배출 트랜지스터(81)에 공급되는 배출 신호(ABG)를 High 레벨로 한다. 배출 신호(ABG)는, 시각(T7) 이후에서 High 레벨이 유지되고, PD(51)에서 광전 변환에 의해 발생한 전자가 정전압원(VDD)에 계속 배출됨으로써, PD(51)에 여분의 전자가 축적되지 않도록 한다.

시각(T8)에서, 수직 구동 회로(33)는, 모든 행의 화소(41F)에 대해 동시에, 수평 신호선(42STR)을 통하여 박막 트랜지스터(82)에 공급하는 접속 신호(STR)를 Low 레벨로 하여, FD(57)로부터 용량(83)에의 전자의 전송을 완료한다.

여기서, 시각(T1)부터 시각(T8)까지의 동작은, 모든 화소(41F)에서 같은 타이밍에서 행하여지고, 모든 화소(41F)의 PD(51)에서 발생한 전자가 용량(83)에 축적되어 있고, 그 후, 화소(41F)의 행마다 순차적으로, 신호의 판독이 행하여진다. 예를 들면, 시각(T9)부터 시각(T12)까지가 1행째의 화소(41F)의 판독 기간이 되고, 시각(T13)부터 시각(T17)까지가 2행째의 화소(41F)의 판독 기간이 된다. 그리고, 이하 마찬가지로, 최종행까지 순차적으로, 판독 기간이 된 행의 화소(41F)의 신호의 판독이 행하여진다.

시각(T9)에서, 수직 구동 회로(33)는, 1행째의 화소(41F)에 대해, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨으로 하고, 화소(41F)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태로 한다. 그리고, 출력 전압이 안정된 후, 용량(83)에 축적된 전자에 응한 레벨을 나타내는 신호가, 검출치(D1)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T10)에서, 수직 구동 회로(33)는, 1행째의 화소(41F)에 대해, 리셋 신호(RST) 및 접속 신호(STR)를 High 레벨로 하여, 리셋 트랜지스터(55) 및 박막 트랜지스터(82)를 온으로 한다. 이에 의해, FD(57) 및 용량(83)에 축적된 전자가 정전압원(VDD)에 배출되어, FD(57) 및 용량(83)이 리셋된다.

시각(T11)에서, 수직 구동 회로(33)는, 리셋 신호(RST) 및 접속 신호(STR)를 Low 레벨로 하여 리셋 트랜지스터(55) 및 박막 트랜지스터(82)를 오프로 하고, FD(57) 및 용량(83)의 리셋을 완료한다. 그리고, 출력 전압이 안정된 후, 용량(83)의 리셋 레벨을 나타내는 신호가, 검출치(D2)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T12)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 Low 레벨로 하여, 1행째의 화소(41F)에 대한 판독 기간이 종료된다.

이와 같이, 시각(T9)부터 시각(T12)까지가 1행째의 화소(41F)의 판독 기간이 되고, 검출치(D1)와 검출치(D2)와의 차분을 나타내는 신호가, 광전 변환에 의해 PD(51)에서 발생한 전자에 응한 레벨을 나타내는 출력 신호(Sig)로서 수평 구동 회로(34)로부터 출력된다.

그 후, 시각(T9)부터 시각(T12)까지와 마찬가지로, 시각(T13)부터 시각(T16)까지가 2행째의 화소(41F)의 판독 기간이 되고, 2행째의 화소(41F)의 PD(51)에서 발생한 전자에 응한 레벨을 나타내는 출력 신호(Sig)가 출력된다. 이하, 모든 행의 화소(41F)에 관해 같은 동작이 반복되어, 모든 화소(41F)로부터 화소 신호가 출력된다.

이상과 같이, 화소(41F)를 갖는 고체 촬상 소자(31)에서, 글로벌 셔터 동작을 실현할 수 있다.

도 25는, 화소(41)(이하, 41G로 칭함)의 제 8의 구성예를 도시하는 회로도이다.

도 25에 도시되어 있는 화소(41G)는, 리셋 레벨을 나타내는 신호가 판독된 후에, PD(51)로부터 전송된 전자에 응한 레벨을 나타내는 신호를 판독하여 화소 신호를 산출하는 상관 이중 샘플링이 가능한 구성이다.

도 25는, 화소(41)의 제 8의 구성예를 도시하는 회로도이다.

도 25에 도시하는 바와 같이, 화소(41G)는, PD(51), 전송 트랜지스터(52), 증폭 트랜지스터(53), 선택 트랜지스터(54), 리셋 트랜지스터(55), FD(57), 용량(58), 배출 트랜지스터(81), 박막 트랜지스터(82), 및 용량(83)을 구비하는 점에서, 도 22의 화소(41F)와 공통된다. 단, 화소(41G)는, 박막 트랜지스터(84) 및 용량(85)을 구비하는 점에서, 도 22의 화소(41F)와 다른 구성으로 되어 있다.

박막 트랜지스터(84) 및 용량(85)은, 박막 트랜지스터(82) 및 용량(83)과 마찬가지로, 층간 절연막(62-1 및 62-2)(도 23의 A)의 사이에 형성된다.

박막 트랜지스터(84)는, 박막 트랜지스터(82) 및 용량(83)의 접속점과, 증폭 트랜지스터(53)의 게이트 전극과의 접속을 전환할 수 있도록 배치된다. 그리고, 박막 트랜지스터(84)와 증폭 트랜지스터(53)와의 접속점에는, 용량(85)의 한쪽의 단자가 접속됨과 함께, 리셋 트랜지스터(55)를 통하여 정전압원(VDD)이 접속된다. 또한, 박막 트랜지스터(82)의 게이트 전극에는 수평 신호선(42STR1)이 접속되고, 박막 트랜지스터(84)의 게이트 전극에는 수평 신호선(42STR2)이 접속되고, 용량(85)의 다른쪽의 단자에는 수평 신호선(42CS)이 접속되어 있다.

이와 같이 화소(41G)는 구성되어 있고, 복수의 화소(41G)가 화소 어레이부(32)에 행렬형상으로 배치된 고체 촬상 소자(31)에서는, 글로벌 셔터의 기능을 실현하기 위해, 모든 화소(41G)에서, PD(51)로부터 FD(57)에 동시에 전자가 전송된다. 그 후, 박막 트랜지스터(82)를 통하여 FD(57)로부터 용량(83)에 전자가 전송되고, 용량(83)에서 전자가 유지된다. 그리고, 화소 신호의 판독 대상이 된 화소(41G)에서는, 용량(85)의 리셋 레벨의 신호가 출력된 후에, 박막 트랜지스터(84)를 통하여 용량(83)으로부터 용량(85)에 전자가 전송되어, 용량(85)에 축적되어 있는 전자에 응한 레벨의 신호가 출력된다.

도 26에는, 제 7의 구동 방법에 의한 화소(41G)의 구동 타이밍의 예가 도시되어 있다.

우선, 시각(T1)에서, 수직 구동 회로(33)는, 모든 행의 화소(41G)에 대해 동시에, PD(51), FD(57), 용량(83), 및 용량(85)의 리셋을 행하기 위해, 리셋 신호(RST), 배출 신호(ABG), 접속 신호(STR1), 및 접속 신호(STR2)를 High 레벨로 한다.

접속 신호(STR1)는, 수평 신호선(42STR1)을 통하여 박막 트랜지스터(82)에 공급되고, 접속 신호(STR1)가 High 레벨이 되면 박막 트랜지스터(82)가 온으로 되어, FD(57)와 용량(83)이 접속된다. 접속 신호(STR2)는, 수평 신호선(42STR2)을 통하여 박막 트랜지스터(84)에 공급되고, 접속 신호(STR2)가 High 레벨이 되면 박막 트랜지스터(84)가 온으로 되어, 용량(83)과 용량(85)이 접속된다.

리셋 신호(RST)는, 수평 신호선(42R)을 통하여 리셋 트랜지스터(55)에 공급되고, 리셋 신호(RST)가 High 레벨이 되면 리셋 트랜지스터(55)가 온으로 되어, FD(57), 용량(83), 및 용량(85)이 리셋된다. 또한, 배출 신호(ABG)는, 수평 신호선(42ABG)을 통하여 배출 트랜지스터(81)에 공급되고, 배출 신호(ABG)가 High 레벨이 되면 배출 트랜지스터(81)가 온으로 되어, PD(51)에 축적되어 있는 전자가 정전압원(VDD)에 배출된다.

시각(T2)에서, 수직 구동 회로(33)는, 리셋 신호(RST), 배출 신호(ABG), 접속 신호(STR1), 및 접속 신호(STR2)를 Low 레벨로 하여, 리셋 트랜지스터(55), 배출 트랜지스터(81), 박막 트랜지스터(82), 및 박막 트랜지스터(84)가 오프가 된다. 이에 의해, PD(51), FD(57), 용량(83), 및 용량(85)의 리셋이 완료되고, 모든 행의 화소(41G)에서 동시에, PD(51)의 노광이 시작된다.

시각(T3)에서, 수직 구동 회로(33)는, 모든 행의 화소(41G)에 대해 동시에, 리셋 신호(RST), 접속 신호(STR1), 및 접속 신호(STR2)를 High 레벨로 하여, 시각(T4)에서, 그들 신호를 Low 레벨로 한다. 이에 의해, 리셋 트랜지스터(55), 박막 트랜지스터(82), 및 박막 트랜지스터(84)가 온으로 되어, 노광 기간 중에 주로 FD(57)에서 리크에 의해 생성된 전자가, FD(57), 용량(83), 및 용량(85)으로부터 배출된다.

그리고, 시각(T5)부터 시각(T8)까지가, 도 24의 시각(T5)부터 시각(T8)까지와 마찬가지로, 모든 행의 화소(41G)에 대해 동시에, PD(51)에 축적되어 있는 전자가 FD(57)에 전송되고, 또한 FD(57)로부터 용량(83)에 전자가 전송된다. 그 후, 행마다 순차적으로, 신호의 판독이 행하여지는데, 도 26에는, 그들 중의 1행의 구동 타이밍이 도시되어 있다. 이 때, 수직 구동 회로(33)는, 시각(T6)부터 시각(T9)까지의 사이에서 전원(VCS)의 전위를 High 레벨로 한다. 이에 의해 FD(57)로부터 용량(83)에 전자가 전송되도록 포텐셜이 형성되고, FD(57)에 축적되어 있는 전자를 용량(83)에 전송할 수 있다.

시각(T9)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨으로 하고, 화소(41G)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태로 한다. 동시에, 수직 구동 회로(33)는, 리셋 신호(RST)를 High 레벨로 하여, 리셋 트랜지스터(55)를 온으로 한다. 이에 의해, 용량(85)에 축적된 전자가 정전압원(VDD)에 배출되고, 용량(85)이 리셋된다.

시각(T10)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 하여 리셋 트랜지스터(55)를 오프로 하고 용량(85)의 리셋을 완료한다. 그리고, 출력 전압이 안정된 후, 용량(85)의 리셋 레벨을 나타내는 신호가, 검출치(D1)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T11)에서, 수직 구동 회로(33)는, 수평 신호선(42STR2)을 통하여 박막 트랜지스터(84)에 공급하는 접속 신호(STR2)를 High 레벨로 하여, 용량(83)과 용량(85)과 박막 트랜지스터(84)를 통하여 접속한다. 이 때, 수직 구동 회로(33)는, 박막 트랜지스터(84)와 접속되는 단자에 대해 반대측이 되는 용량(85)의 단자에 접속되어 있는 수평 신호선(42CS)의 전위를, 시각(T10)부터 시각(T13)까지의 사이에서 High 레벨로 한다. 이에 의해, 용량(83)으로부터 용량(85)에 전자가 전송되도록, 용량(83) 측보다도 용량(85)측(증폭 트랜지스터(53)의 게이트 단자측)의 전압이 높아지고, 용량(83)에 축적되어 있는 전자를 용량(85)에 전송할 수 있다.

시각(T12)에서, 수직 구동 회로(33)는, 수평 신호선(42STR2)을 통하여 박막 트랜지스터(84)에 공급하는 접속 신호(STR2)를 Low 레벨로 하여, 용량(83)으로부터 용량(85)에의 전자의 전송을 완료한다. 그리고, 출력 전압이 안정된 후, 용량(85)에 축적된 전자에 응한 레벨을 나타내는 신호가, 검출치(D2)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T13)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 Low 레벨로 하여, 판독 기간이 종료된다. 또한, 그 후, 다음 행의 화소(41G)가 순차적으로 판독의 대상이 되어, 시각(T9)부터 시각(T13)까지의 동작이 반복되고, 모든 행의 화소(41G)가 판독의 대상이 됨으로써, 모든 화소(41G)로부터의 신호의 판독이 완료된다.

이와 같이, 화소(41G)에서는, 증폭 트랜지스터(53)의 게이트 전극에 접속된 용량(85)의 리셋을 행한 후, 그 리셋 레벨을 나타내는 신호의 판독과, PD(51)에서 발생한 전자에 응한 레벨을 나타내는 신호의 판독이 연속하여 행하여진다. 이에 의해, 화소(41G)를 갖는 고체 촬상 소자(31)에서는, 글로벌 셔터 동작을 실현함과 함께, 상관 이중 샘플링이 가능해지고, 리셋 때의 노이즈를 저감할 수 있다.

도 27은, 화소(41)(이하, 41H로 칭함)의 제 9의 구성예를 도시하는 회로도이다.

도 27에 도시하는 바와 같이, 화소(41H)는, 2개의 화소(41H-1 및 41H-2)를 가지며, 도 9의 화소(41A)와 마찬가지로, 증폭 트랜지스터(53), 선택 트랜지스터(54), 및 리셋 트랜지스터(55)를 공유하는 2화소 공유로 되어 있다.

화소(41H-1)는, PD(51-1), 전송 트랜지스터(52-1), FD(57-1), 용량(58-1), 배출 트랜지스터(81-1), 박막 트랜지스터(82-1), 용량(83-1), 및 박막 트랜지스터(86-1)를 구비하여 구성된다.

화소(41H-1)에서는, PD(51-1)의 애노드 단자가 접지되고, PD(51-1)의 캐소드 단자가, 전송 트랜지스터(52-1)를 통하여 FD(57-1)에 접속됨과 함께, 배출 트랜지스터(81-1)를 통하여 정전압원(VDD)에 접속되어 있다. 또한, FD(57-1)는, 용량(58-1)을 통하여 접지되고, 박막 트랜지스터(82-1) 및 박막 트랜지스터(86-1)를 통하여 증폭 트랜지스터(53)의 게이트 전극에 접속되어 있다. 그리고, 박막 트랜지스터(82-1)와 박막 트랜지스터(86-1)와의 접속점은, 용량(83-1)을 통하여 전원(VCS)에 접속되고, 박막 트랜지스터(86-1)와 증폭 트랜지스터(53)와의 접속점은, 리셋 트랜지스터(55)를 통하여 정전압원(VDD)에 접속되어 있다.

또한, 전송 트랜지스터(52-1)의 게이트 전극에는 수평 신호선(42T-1)이 접속되고, 배출 트랜지스터(81-1)의 게이트 전극에는 수평 신호선(42ABG-1)이 접속되어 있다. 또한, 박막 트랜지스터(82-1)의 게이트 전극에는 수평 신호선(42STR1-1)이 접속되고, 박막 트랜지스터(86-1)의 게이트 전극에는 수평 신호선(42STR2-1)이 접속되어 있다.

화소(41H-2)는, PD(51-2), 전송 트랜지스터(52-2), FD(57-2), 용량(58-2), 배출 트랜지스터(81-2), 박막 트랜지스터(82-2), 용량(83-2), 및 박막 트랜지스터(86-2)를 구비하여 구성되고, 화소(41H-1)와 같은 접속 구성을 갖고 있다.

이와 같이, 화소(41H-1 및 41H-2)는, PD(51-1 및 51-2)에서 발생한 전하를 유지하는 용량(83-1 및 83-2)을 각각 구비하고 있고, 도 22의 화소(41F)와 마찬가지로, 글로벌 셔터 동작을 실현할 수 있다.

도 28에는, 제 8의 구동 방법에 의한 화소(41H)의 구동 타이밍의 예가 도시되어 있다.

우선, 시각(T1)에서, 수직 구동 회로(33)는, 모든 행의 화소(41H)에 대해 동시에, PD(51-1 및 51-2), FD(57-1 및 57-2), 및, 용량(83-1 및 83-2)의 리셋을 행하기 위해, 리셋 신호(RST), 배출 신호(ABG1 및 ABG2), 접속 신호(STR1-1 및 STR2-1), 및, 접속 신호(STR1-2 및 STR2-2)를 High 레벨로 한다.

리셋 신호(RST), 및, 접속 신호(STR1-1 및 STR2-1)가 High 레벨이 됨에 의해, 리셋 트랜지스터(55), 박막 트랜지스터(82-1 및 86-1)가 온으로 되어, FD(57-1) 및 용량(83-1)이 리셋된다. 마찬가지로, 리셋 신호(RST), 및, 접속 신호(STR1-2 및 STR2-2)가 High 레벨이 됨에 의해, 리셋 트랜지스터(55), 박막 트랜지스터(82-2 및 86-2)가 온으로 되어, FD(57-2) 및 용량(83-2)이 리셋된다. 또한, 배출 신호(ABG1 및 ABG2)가 High 레벨이 됨에 의해, 배출 트랜지스터(81-1 및 81-2)가 온으로 되어, PD(51-1 및 51-2)에 축적되어 있는 전자가 정전압원(VDD)에 배출된다.

시각(T2)에서, 수직 구동 회로(33)는, 리셋 신호(RST), 배출 신호(ABG1 및 ABG2), 접속 신호(STR1-1 및 STR2-1), 및, 접속 신호(STR1-2 및 STR2-2)를 Low 레벨로 한다. 이에 응하여, 리셋 트랜지스터(55), 배출 트랜지스터(81-1 및 81-2), 및, 박막 트랜지스터(82-1 및 86-1)가 오프가 된다. 이에 의해, PD(51-1 및 51-2), FD(57-1 및 57-2), 및, 용량(83-1 및 83-2)의 리셋이 완료되고, 모든 행의 화소(41H)에서 동시에, PD(51-1 및 51-2)의 노광이 시작된다.

시각(T3)에서, 수직 구동 회로(33)는, 모든 행의 화소(41H)에 대해 동시에, 리셋 신호(RST), 접속 신호(STR1-1 및 STR2-1), 및, 접속 신호(STR1-2 및 STR2-2)를 High 레벨로 하여, 시각(T4)에서, 그들 신호를 Low 레벨로 한다. 이에 의해, 노광 기간 중에 주로 FD(57-1 및 57-2)에서 리크에 의해 생성된 전자가, FD(57-1 및 57-2), 및, 용량(82-1 및 82-2)으로부터 배출된다.

시각(T5)에서, 수직 구동 회로(33)는, 모든 행의 화소(41H)에 대해 동시에, 수평 신호선(42T-1 및 42T-2)을 통하여 전송 트랜지스터(52-1 및 52-2)에 공급하는 전송 신호(TX1 및 TX2)를 각각 High 레벨로 하여, 전송 트랜지스터(52-1 및 52-2)를 온으로 한다. 이에 의해, 화소(41H)의 노광이 종료되고, 모든 행의 화소(41H)에서 동시에, PD(51-1 및 51-2)에 축적되어 있는 전자가 FD(57-1 및 57-2)에 각각 전송된다. 이 전송 동작이, 모든 화소(41H)에서 동시에 행하여짐에 의해, 글로벌 셔터 동작이 실현된다.

시각(T6)에서, 수직 구동 회로(33)는, 모든 행의 화소(41H)에 대해 동시에, 전송 신호(TX1 및 TX2)를 Low 레벨로 하여 전송 트랜지스터(52-1 및 52-2)를 오프로 하여 전자의 전송을 완료한다.

시각(T7)에서, 수직 구동 회로(33)는, 모든 행의 화소(41H)에 대해 동시에, 수평 신호선(42STR-1 및 42STR-2)을 통하여 박막 트랜지스터(82-1 및 82-2)에 공급하는 접속 신호(STR1 및 STR2)를 각각 High 레벨로 한다. 이에 응하여, FD(57-1) 및 용량(83-1)이 박막 트랜지스터(82-1)를 통하여 접속되고, FD(57-2) 및 용량(83-2)이 박막 트랜지스터(82-2)를 통하여 접속된다.

이 때, 수직 구동 회로(33)는, 전원(VCS)의 전위를, 시각(T6)부터 시각(T9)까지의 사이에서 High 레벨로 하고 있다. 전원(VCS)은, 박막 트랜지스터(82-1)와 접속되는 단자에 대해 반대측이 되는 용량(83-1)의 단자, 및, 박막 트랜지스터(82-2)와 접속되는 단자에 대해 반대측이 되는 용량(83-2)의 단자에 접속되어 있다.

이에 의해, 박막 트랜지스터(82-1)와 접속되지 않은 측의 용량(83-1)의 단자의 전압이 올라가, FD(57-1)에 축적되어 있는 전자가 용량(83-1)에 전송된다. 마찬가지로, 박막 트랜지스터(82-2)와 접속되지 않은 측의 용량(83-2)의 단자의 전압이 올라가, FD(57-2)에 축적되어 있는 전자가 용량(83-2)에 전송된다.

또한, 시각(T7)에서, 수직 구동 회로(33)는, 모든 행의 화소(41H)에 대해 동시에, 수평 신호선(42ABG-1 및 42ABG-2)을 통하여 배출 트랜지스터(81-1 및 81-2)에 공급되는 배출 신호(ABG1 및 ABG2)를 각각 High 레벨로 한다. 배출 신호(ABG1 및 ABG2)는, 시각(T7) 이후에서 High 레벨이 유지되고, PD(51-1 및 51-2)에서 광전 변환에 의해 발생하는 전자가 정전압원(VDD)에 계속 배출됨으로써, PD(51-1 및 51-2)에 여분의 전자가 축적되지 않도록 한다.

시각(T8)에서, 수직 구동 회로(33)는, 모든 행의 화소(41H)에 대해 동시에, 수평 신호선(42STR-1 및 42STR-2)을 통하여 박막 트랜지스터(82-1 및 82-2)에 공급하는 접속 신호(STR-1 및 STR-2)를 Low 레벨로 한다. 이에 응하여, FD(57-1)로부터 용량(83-1)에의 전자의 전송, 및, FD(57-2)로부터 용량(83-2)에의 전자의 전송을 완료한다.

시각(T9)에서, 수직 구동 회로(33)는, 전원(VCS)을 Low 레벨로 한다. 여기까지의 동작은, 모든 화소(41H)에서 동시에 행하여지고 있고, 모든 PD(51)에서 발생한 전자는, 각각 대응하는 용량(83)에 유지된 상태가 된다.

시각(T10)에서, 수직 구동 회로(33)는, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 High 레벨으로 하고, 화소(41H)의 신호가 수직 신호선(43)을 통하여 수평 구동 회로(34)에 출력할 수 있는 상태로 한다. 또한, 시각(T10)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 High 레벨로 하여, 리셋 트랜지스터(55)를 온으로 한다. 이에 의해, 박막 트랜지스터(86-1 및 86-2)와 증폭 트랜지스터(53)의 게이트 전극과의 접속점에서 불필요한 전자를 배출한다.

시각(T11)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 함과 함께, 수평 신호선(42STR2-1)을 통하여 박막 트랜지스터(86-1)에 공급하는 접속 신호(STR2-1)를 High 레벨로 한다. 이에 의해, 용량(83-1)과 증폭 트랜지스터(53)의 게이트 전극이 접속되고, 용량(83-1)에 유지되어 있는 전자의 레벨에 응한 신호가 증폭 트랜지스터(53)로부터 출력된다. 그리고, 출력 전압이 안정된 후, 용량(83-1)에 유지되어 있는 전자의 레벨에 응한 신호가, 검출치(D1―1)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T12)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 High 레벨로 하여, 리셋 트랜지스터(55)를 온으로 한다. 이에 의해, 용량(83-1)에 유지되어 있는 전자가 정전압원(VDD)에 배출되고, 용량(83-1)이 리셋된다.

시각(T13)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 하여, 용량(83-1)의 리셋을 완료한다. 그리고, 출력 전압이 안정된 후, 용량(83-1)의 리셋 레벨을 나타내는 신호가, 검출치(D2-1)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

그리고, 시각(T11)의 후에 검출되는 검출치(D1-1)와, 시각(T13)의 후에 검출되는 검출치(D2-1)와의 차분을 나타내는 신호가, 즉, PD(51-1)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig1)가, 화소(41H-1)의 화소 신호로서 검출된다.

시각(T14)에서, 수직 구동 회로(33)는, 수평 신호선(42STR2-1)을 통하여 박막 트랜지스터(86-1)에 공급하는 접속 신호(STR2-1)를 Low 레벨로 하여, 용량(83-1)과 증폭 트랜지스터(53)의 게이트 전극과의 접속을 해제한다. 동시에, 수직 구동 회로(33)는, 리셋 신호(RST)를 High 레벨로 하여, 증폭 트랜지스터(53)의 게이트 전극의 접속점에서 불필요한 전자를 배출한다.

시각(T15)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 함과 함께, 수평 신호선(42STR2-2)을 통하여 박막 트랜지스터(86-2)에 공급하는 접속 신호(STR2-2)를 High 레벨로 한다. 이에 의해, 용량(83-2)과 증폭 트랜지스터(53)의 게이트 전극이 접속되고, 용량(83-2)에 유지되어 있는 전자의 레벨에 응한 신호가 증폭 트랜지스터(53)로부터 출력된다. 그리고, 출력 전압이 안정된 후, 용량(83-2)에 유지되어 있는 전자의 레벨에 응한 신호가, 검출치(D1―2)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

시각(T16)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 High 레벨로 하여, 리셋 트랜지스터(55)를 온으로 한다. 이에 의해, 용량(83-2)에 유지되어 있는 전자가 정전압원(VDD)에 배출되고, 용량(83-2)이 리셋된다.

시각(T17)에서, 수직 구동 회로(33)는, 리셋 신호(RST)를 Low 레벨로 하여, 용량(83-2)의 리셋을 완료한다. 그리고, 출력 전압이 안정된 후, 용량(83-2)의 리셋 레벨을 나타내는 신호가, 검출치(D2-2)로서 수평 구동 회로(34)의 검출기에 의해 검출된다.

그리고, 시각(T15)의 후에 검출되는 검출치(D1-2)와, 시각(T17)의 후에 검출되는 검출치(D2-2)와의 차분을 나타내는 신호가, 즉, PD(51-2)에서 발생한 전자가 축적된 레벨에 응한 출력 신호(Sig2)가, 화소(41H-2)의 화소 신호로서 검출된다.

시각(T18)에서, 수직 구동 회로(33)는, 수평 신호선(42STR2-2)을 통하여 박막 트랜지스터(86-2)에 공급하는 접속 신호(STR2-2)를 Low 레벨로 함과 함께, 수평 신호선(42S)을 통하여 선택 트랜지스터(54)에 공급하는 선택 신호(SEL)를 Low 레벨로 하여, 화소(41H)에 대한 판독 기간이 종료된다. 또한, 그 후, 다음 행의 화소(41H)가 순차적으로 판독의 대상이 되어, 시각(T10)부터 시각(T18)까지의 동작이 반복되어, 모든 행의 화소(41H)가 판독의 대상이 됨으로써, 모든 화소(41H)로부터의 신호의 판독이 완료된다.

이상과 같이, 화소(41H-1 및 41H-2)에 의해 증폭 트랜지스터(53) 등을 공유하는 구조의 화소(41H)에서는, 트랜지스터를 배치하는 면적을 삭감함에 의해 PD(51)의 면적을 넓게 할 수 있고, 광전 변환 효율을 향상시킬 수 있다.

또한, 화소(41H)에서는, 상관 이중 샘플링(CDS)을 행할 수가 있는 구성으로 되어 있지 않지만, 도 25의 화소(41G)와 같이, 박막 트랜지스터(84) 및 용량(85)을 마련하고, 도 26을 참조하여 설명한 바와 같은 구동 타이밍으로 구동함에 의해, 화소(41H)에서도 상관 이중 샘플링을 행할 수가 있다.

도 29는, 화소(41)(이하, 41J로 칭함)의 제 10의 구성예를 도시하는 회로도이다.

도 29에 도시하는 바와 같이, 화소(41J)는, PD(51), 전송 트랜지스터(52), 증폭 트랜지스터(53), 선택 트랜지스터(54), 리셋 트랜지스터(55), 박막 트랜지스터(56), FD(57), 용량(58), 부가용량(59), 배출 트랜지스터(81), 박막 트랜지스터(82), 및 용량(83)을 구비하여 구성된다. 즉, 화소(41J)는, 도 22에 도시한 화소(41F)의 구성에, 도 4를 참조하여 설명한 바와 같은, FD(57)가 갖는 용량(58)과 박막 트랜지스터(56)를 통하여 접속된 부가용량(59)에 의해 전자를 축적할 수 있는 구성이 조합되어 구성되어 있다.

화소(41J)에서는, PD(51)의 애노드 단자가 접지되고, PD(51)의 캐소드 단자가, 전송 트랜지스터(52)를 통하여 FD(57)에 접속됨과 함께, 배출 트랜지스터(81)를 통하여 정전압원(VDD)에 접속되어 있다. 또한, FD(57)는, 용량(58)을 통하여 접지되고, 리셋 트랜지스터(55)를 통하여 정전압원(VDD)에 접속되고, 박막 트랜지스터(82)를 통하여 증폭 트랜지스터(53)의 게이트 전극에 접속되어 있다.

그리고, 박막 트랜지스터(82)와 증폭 트랜지스터(53)의 게이트 전극과의 접속점은, 용량(83)을 통하여 전원(VCS)에 접속되어 있다. 또한, 이 접속점은, 박막 트랜지스터(56)를 통하여 부가용량(59)의 한쪽의 단자에 접속되고, 부가용량(59)의 다른쪽의 단자는 접지되어 있다. 또한, 증폭 트랜지스터(53)는, 한쪽의 단자가 정전압원(VDD)에 접속됨과 함께, 다른쪽의 단자가, 선택 트랜지스터(54)를 통하여, 정전류원(60)이 접속된 수직 신호선(43)에 접속되어 있다.

또한, 전송 트랜지스터(52)의 게이트 전극에는 수평 신호선(42T)이 접속되고, 선택 트랜지스터(54)의 게이트 전극에는 수평 신호선(42S)이 접속되고, 리셋 트랜지스터(55)의 게이트 전극에는 수평 신호선(42R)이 접속되어 있다. 또한, 배출 트랜지스터(81)의 게이트 전극에는 수평 신호선(42ABG)이 접속되고, 박막 트랜지스터(82)의 게이트 전극에는 수평 신호선(42STR1)이 접속되고, 박막 트랜지스터(56)의 게이트 전극에는 수평 신호선(42STR2)이 접속되어 있다.

즉, 화소(41J)에서는, 박막 트랜지스터(82)와 증폭 트랜지스터(53)의 게이트 전극과의 접속점에, 박막 트랜지스터(56)를 통하여 부가용량(59)이 접속 가능하게 구성되어 있는 점에서, 도 22의 화소(41F)의 다른 구성으로 되어 있다.

이와 같이 구성되어 있는 화소(41J)에서는, 도 22의 화소(41F)와 마찬가지로, 글로벌 셔터의 기능을 실현할 수 있음에 더하여, 도 4의 화소(41)와 마찬가지로, 증폭 트랜지스터(53)의 게이트 전극의 접속점에 접속된 축적 용량을 가변으로 할 수 있다. 즉, 화소(41J)에서는, PD(51)에서 발생한 전자를, 용량(83)의 축적 용량에서 축적하고, 또는, 용량(83)에 부가용량(59)을 접속한 축적 용량에서 축적할 수 있다. 즉, 화소(41J)를 갖는 고체 촬상 소자(31)에서는, 글로벌 셔터의 기능에 의해 일그러짐이 없는 화상을 얻을 수 있음과 함께, 다이내믹 레인지를 확대한 화상을 얻을 수 있다.

다음에, 도 30의 A 및 B를 참조하여, 화소(41J)의 구조에 관해 설명한다. 도 30의 A에는, 화소(41J)의 실리콘 기판상의 레이아웃의 구성예가 도시되어 있고, 도 30의 B에는, 화소(41J)의 배선층에서의 평면적인 구성예가 도시되어 있다.

도 30의 A에 도시하는 바와 같이, PD(51)는 전송 트랜지스터(52)를 통하여 FD(57)에 접속되고, FD(57)에 인접하여 리셋 트랜지스터(55)가 배치되어 있다. 또한, PD(51)에는, 배출 트랜지스터(81)가 접속되어 있다. 그리고, 리셋 트랜지스터(55)에 인접하여 증폭 트랜지스터(53)가 배치되고, 증폭 트랜지스터(53)에 인접하여 선택 트랜지스터(54)가 배치되어 있고, 출력 버퍼가 되는 소스 팔로워가 된다. 또한, 선택 트랜지스터(54)로부터 이간하는 위치에 웰 콘택트(67)가 형성되어 있다.

도 30의 B에 도시하는 바와 같이, 용량(83)을 구성하는 1쌍의 전극(83A 및 83B)은, 이른바 빗형상을 하고 있고, 빗의 이(teeth)에 대응하는 배선 부분이, 서로 소정의 간격을 갖도록 교대로 배치되어 있다. 마찬가지로, 부가용량(59)을 구성하는 1쌍의 전극(59A 및 59B)은, 이른바 빗형상을 하고 있고, 빗의 이에 대응하는 배선 부분이, 서로 소정의 간격을 갖도록 교대로 배치되어 있다. 그리고, 용량(83) 및 부가용량(59)은, 어느 일정 면적을 갖고서 형성되고, 평면적으로 본 때에, PD(51)와 겹치는 영역에 형성되어 있다.

또한, FD(57)에 접속된 메탈 배선(66)이, 박막 트랜지스터(82)를 통하여, 용량(83)을 구성하는 한쪽의 전극(83A)에 접속되어 있고, 용량(83)을 구성하는 다른쪽의 전극(83B)은, 전원(VCS)에 접속되어 있다. 또한, 전극(83A)은, 증폭 트랜지스터(53)에 접속됨과 함께, 박막 트랜지스터(56)를 통하여 부가용량(59)을 구성하는 한쪽의 전극(59A)에 접속되어 있고, 부가용량(59)을 구성하는 한쪽의 전극(59B)은 접지(GND)되어 있다.

이와 같이 화소(41J)는 구성되어 있고, 화소(41J)를 갖는 고체 촬상 소자(31)에서는, 글로벌 셔터의 기능에 의해 일그러짐이 없는 화상을 얻을 수 있음과 함께, 다이내믹 레인지를 확대한 화상을 얻을 수 있다.

다음에, 도 31의 A 및 B는, 화소(41)(이하, 41K)로 칭함)의 제 11의 구성예를 도시하는 도면이다. 도 31의 A에는, 화소(41K)의 FD(57)의 부근에서의 단면적인 구성예가 도시되어 있고, 도 31의 B에는, 화소(41K)의 배선층에서의 평면적인 구성예가 도시되어 있다. 또한, 도 31의 A 및 B에서는, 도 23의 A 및 B의 화소(41F)와 공통된 구성에 관해 동일한 부호를 붙이고 있고, 그 상세한 설명에 관해서는 생략한다.

화소(41K)는, 도 22의 화소(41F)와 같은 회로 구성을 하고 있고, 빗형상을 하고 있는 용량(83)에 대신하여, 적층형의 용량(83')을 구비하여 구성된다. 즉, 화소(41K)에서는, FD(57)가 박막 트랜지스터(82)를 통하여, 적층형의 용량(83') 및 증폭 트랜지스터(53)에 접속되어 있다.

도 31의 A에 도시하는 바와 같이, 용량(83')은, 평면 형상으로 형성된 1쌍의 전극(83A' 및 83B')의 사이에, 절연막(83C)이 끼워 넣어져서 구성된다. 이와 같이, 화소(41K)에서는, 적층형의 용량(83')을 채용함에 의해, 빗형의 용량(83)을 채용한 경우보다도, 보다 대용량화를 도모할 수 있다. 이에 의해, 화소(41K)는, 보다 큰 광량까지 대응할 수 있다.

또한, 상술한 바와 같은 고체 촬상 소자(31)는, 예를 들면, 디지털 카메라나 디지털 비디오 카메라 등의 촬상 시스템, 촬상 기능을 구비한 휴대 전화기, 또는, 촬상 기능을 구비한 다른 기기라는 각종의 전자 기기에 적용할 수 있다.

도 32는, 전자 기기에 탑재되는 촬상 장치의 구성예를 도시하는 블록도이다.

도 32에 도시하는 바와 같이, 촬상 장치(101)는, 광학계(102), 촬상 소자(103), DSP(Digital Signal Processor)(104)를 구비하고 있고, 버스(107)를 통하여, DSP(104), 표시 장치(105), 조작계(106), 메모리(108), 기록 장치(109), 및 전원계(110)가 접속되어 구성되고, 정지화상 및 동화상을 촬상 가능하다.

광학계(102)는, 1장 또는 복수장의 렌즈를 갖고서 구성되고, 피사체로부터의 상광(입사광)을 촬상 소자(103)에 유도하여, 촬상 소자(103)의 수광면(센서부)에 결상시킨다.

촬상 소자(103)로서는, 상술한 어느 하나의 구성예의 화소(41)를 갖는 고체 촬상 소자(31)가 적용된다. 촬상 소자(103)에는, 광학계(102)를 통하여 수광면에 결상된 상에 응하여, 일정 기간, 전자가 축적된다. 그리고, 촬상 소자(104)에 축적된 전자에 응한 신호가 DSP(104)에 공급된다.

DSP(104)는, 촬상 소자(103)로부터의 신호에 대해 각종의 신호 처리를 시행하여 화상을 취득하고, 그 화상의 데이터를, 메모리(108)에 일시적으로 기억시킨다. 메모리(108)에 기억된 화상의 데이터는, 기록 장치(109)에 기록되거나, 표시 장치(105)에 공급되어 화상이 표시되거나 한다. 또한, 조작계(106)는, 유저에 의한 각종의 조작을 접수하여 촬상 장치(101)의 각 블록에 조작 신호를 공급하고, 전원계(110)는, 촬상 장치(101)의 각 블록의 구동에 필요한 전력을 공급한다.

이와 같이 구성되어 있는 촬상 장치(101)에서는, 촬상 소자(103)로서, 상술한 바와 같은 고체 촬상 소자(31)를 적용함에 의해, 보다 다이내믹 레인지가 넓은 고화질의 촬상 화상을 취득할 수 있다.

또한, 본 기술에서의 고체 촬상 소자의 구성은, 이면 조사형의 CMOS형 고체 촬상 소자나, 표면 조사형의 CMOS형 고체 촬상 소자, CCD(Charge Coupled Device)형 고체 촬상 소자에 채용할 수 있다.

또한, 본 기술은 이하와 같은 구성도 취할 수 있다.

(1)

복수의 화소를 포함하는 촬상 소자로서,

상기 복수의 화소 각각은:

상기 복수의 화소 각각에 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와;

소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와;

상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판과는 층간 절연막을 통하여 분리되어 배치되는 용량부; 및

상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 축적부 및 상기 용량부를 접속하게 하는 접속부를 포함한다.

(2)

상기 광전 변환부로부터 상기 축적부에의 전하의 전송이, 복수의 상기 화소에서 동시에 행하여지도록 구동되고, 상기 축적부에 축적된 전하가 상기 접속부를 통하여 상기 용량부에 전송되어 유지되는 것을 특징으로 하는 (1)에 기재된 촬상 소자.

(3)

상기 복수의 화소 각각은:

상기 층간 절연막을 통해 실리콘 기판과는 분리 배치되는 제 2의 용량부; 및

상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되고, 상기 용량부와 상기 제 2의 용량부를 접속하게 하는 제 2의 접속부를 더 포함하며,

상기 제 2의 용량부의 리셋 레벨을 나타내는 신호가 판독된 후에, 상기 제 2의 접속부를 통하여 상기 용량부로부터 상기 제 2의 용량부에 전하가 전송되고, 상기 제 2의 용량부에 축적된 전하에 대응하는 레벨을 나타내는 신호가 판독되는 것을 특징으로 하는 (1) 또는 (2)에 기재된 촬상 소자.

(4)

상기 용량부에 축적된 전하에 대응하는 레벨을 나타내는 신호를 출력하는 출력부가, 상기 복수의 화소 모두에 대해 배치되는 것을 특징으로 하는 (1) 내지 (3) 중 어느 하나에 기재된 촬상 소자.

(5)

상기 복수의 화소 각각은:

전하를 축적하는 상기 축적부에 부가적으로, 상기 전하를 축적하는 부가용량부; 및

상기 축적부와 상기 부가용량부를 접속하게 하거나 비접속하게 하는 접속/비접속부를 더 포함하며,

상기 부가용량부 및 상기 상기 접속/비접속부는, 상기 층간 절연막을 통해 상기 실리콘 기판과는 분리 배치되는 배선층 내에 형성되는 것을 특징으로 하는 (1) 내지 (4) 중 어느 하나에 기재된 촬상 소자.

(6)

상기 용량부는, 전하를 축적하는 상기 축적부에 부가적으로, 전하를 축적하는 부가용량부이고,

상기 접속부는, 상기 화소로부터 신호를 판독하는 판독 기간 중에, 상기 축적부와 상기 부가용량부를 접속 또는 비접속시키도록 구동되는 것을 특징으로 하는 (1)에 기재된 촬상 소자.

(7)

상기 화소로부터 신호를 판독하는 판독 기간 중에, 상기 접속부에 의해 상기 축적부 및 상기 부가용량부를 접속 상태에서 신호가 판독되고, 상기 접속부에 의해 상기 축적부 및 상기 부가용량부가 비접속된 상태에서 신호가 판독되는 것을 특징으로 하는 (6)에 기재된 촬상 소자.

(8)

배선이 적층되는 상기 실리콘 기판의 측과는 반대인 상기 실리콘 기판의 이면측에, 상기 광전 변환부가 수광하는 광이 입사되는 것을 특징으로 하는 (6) 또는 (7)에 기재된 촬상 소자.

(9)

상기 축적부는 상기 복수의 화소 모두에 대해 사용되는 것을 특징으로 하는 (6) 내지 (8) 중 어느 하나에 기재된 촬상 소자.

(10)

복수의 관련 접속부를 통하여 상기 축적부에 복수의 용량부가 접속되는 것을 특징으로 하는 (6) 내지 (9) 중 어느 하나에 기재된 촬상 소자.

(11)

상기 실리콘 기판과 상기 접속부와의 사이에 차광막이 형성되고,

상기 광전 변환부는 상기 실리콘 기판 내에 형성되는 것을 특징으로 하는 (6) 내지 (11) 중 어느 하나에 기재된 촬상 소자.

(12)

상기 용량부는, 서로 소정의 간격을 갖도록 교대로 배치된 배선부분을 갖는 1쌍의 빗형 형상의 전극을 포함하는 것을 특징으로 하는 (1) 내지 (11) 중 어느 하나에 기재된 촬상 소자.

(13)

상기 용량부는, 절연막을 사이에 끼우고 서로 대향하도록 형성된 1쌍의 평판 형상의 전극을 포함하는 것을 특징으로 하는 (1) 내지 (11) 중 어느 하나에 기재된 촬상 소자.

본 발명은 2011년 6월 30일자로 일본특허청에 특허출원된 일본특허원 제2011-145563호 및 2011년 12월 7일자로 일본특허청에 특허출원된 일본특허원 제2011-267559호를 우선권으로 주장한다.

당업자라면, 하기의 특허청구범위 또는 그 등가의 범위 내에서, 설계상의 필요 또는 다른 요인에 따라, 상기 실시의 형태에 대한 여러 가지 변형예, 조합예, 부분 조합예, 및 수정예를 실시할 수 있을 것이다.

31 : 고체 촬상 소자
32 : 화소 어레이부
33 : 수직 구동 회로
34 : 수평 구동 회로
35 : 출력 회로
41 : 화소
42 : 수평 신호선
43 : 수직 신호선
51 : PD
52 : 전송 트랜지스터
53 : 증폭 트랜지스터
54 : 선택 트랜지스터
55 : 리셋 트랜지스터
56 : 박막 트랜지스터
57 : FD
58 : 용량
59 : 부가용량
60 : 정전류원

Claims

화소마다 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와,
소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부의 용량에 대해 부가적으로 상기 전하를 축적 가능한 용량부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부 및 상기 용량부를 접속하는 박막 트랜지스터로 이루어지는 접속부를 갖는 화소를 구비하고,
상기 화소로부터 신호를 판독하는 판독 기간 중에, 상기 접속부가 상기 축적부와 상기 용량부의 접속을 전환하도록 구동함으로써, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 접속 상태로한 신호의 판독과, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 비접속 상태로한 신호의 판독이 행하여지고,
상기 축적부 및 상기 용량부를 접속 상태로한 신호의 신호량을 초과한 때에는, 상기 축적부 및 상기 용량부를 비접속 상태로한 신호가 채용되는 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
상기 광전 변환부로부터 상기 축적부에의 전하의 전송이, 복수의 상기 화소에서 동시에 행하여지도록 구동되고, 상기 축적부에 축적된 전하가 상기 접속부를 통해 상기 용량부에 유지되는 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
상기 용량부에 유지되어 있는 전하에 응한 레벨의 신호를 출력하는 출력부가 복수의 상기 화소에 의해 공유되어 구성되어 있는 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
상기 실리콘 기판에 상기 배선층이 적층되는 면에 대해 반대측을 향하는 면인 상기 실리콘 기판의 이면에, 상기 광전 변환부가 수광하는 광이 입사하는 구조인 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
복수의 상기 화소에 의해 상기 축적부가 공유되어 구성되어 있는 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
상기 축적부에, 복수의 상기 접속부를 통해 상기 용량부가 각각 접속되어 구성되어 있는 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
상기 광전 변환부가 형성되는 실리콘 기판과 상기 접속부의 사이에 광을 차광하는 차광막이 형성되어 있는 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
상기 용량부는, 서로 소정의 간격을 갖도록 교대로 배치된 배선부분을 갖는 한 쌍의 빗형 형상의 전극에 의해 형성되어 있는 것을 특징으로 하는 촬상 소자.
제1항에 있어서,
상기 용량부는, 절연막을 끼워 넣고 마주 대하도록 형성된 한 쌍의 평판 형상의 전극에 의해 형성되어 있는 것을 특징으로 하는 촬상 소자.
화소마다 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와,
소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부의 용량에 대해 부가적으로 상기 전하를 축적 가능한 용량부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부 및 상기 용량부를 접속하는 박막 트랜지스터로 이루어지는 접속부를 갖는 화소를 구비하는 촬상 소자의 구동 방법으로서,
상기 화소로부터 신호를 판독하는 판독 기간 중에, 상기 접속부가 상기 축적부와 상기 용량부의 접속을 전환하도록 구동함으로써, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 접속 상태로한 신호의 판독과, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 비접속 상태로한 신호의 판독이 행하여지는 단계를 포함하고,
상기 축적부 및 상기 용량부를 접속 상태로한 신호의 신호량을 초과한 때에는, 상기 축적부 및 상기 용량부를 비접속 상태로한 신호가 채용되는 것을 특징으로 하는 촬상 소자의 구동 방법.
제10항에 있어서,
상기 촬상 소자는, 상기 실리콘 기판에 상기 배선층이 적층되는 면에 대해 반대측을 향하는 면인 상기 실리콘 기판의 이면에, 상기 광전 변환부가 수광하는 광이 입사하는 구조인 것을 특징으로 하는 구동 방법.
화소마다 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와,
소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부의 용량에 대해 부가적으로 상기 전하를 축적 가능한 용량부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부 및 상기 용량부를 접속하는 박막 트랜지스터로 이루어지는 접속부를 갖는 화소를 구비하고,
상기 화소로부터 신호를 판독하는 판독 기간 중에, 상기 접속부가 상기 축적부와 상기 용량부의 접속을 전환하도록 구동함으로써, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 접속 상태로한 신호의 판독과, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 비접속 상태로한 신호의 판독이 행하여지고, 상기 축적부 및 상기 용량부를 접속 상태로한 신호의 신호량을 초과한 때에는, 상기 축적부 및 상기 용량부를 비접속 상태로한 신호가 채용되는 촬상 소자의 제조 방법으로서,
상기 용량부를, 상기 광전 변환부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배치되는 배선층 중에 배선을 형성하는 것과 동시에 형성하는 단계를 포함하는 것을 특징으로 하는 촬상 소자의 제조 방법.
제12항에 있어서,
상기 촬상 소자는, 상기 실리콘 기판에 상기 배선층이 적층되는 면에 대해 반대측을 향하는 면인 상기 실리콘 기판의 이면에, 상기 광전 변환부가 수광하는 광이 입사하는 구조인 것을 특징으로 하는 제조 방법.
화소마다 마련되고, 수광한 광에 응한 전하를 발생하는 광전 변환부와,
소정의 용량을 가지며, 상기 광전 변환부로부터 전송되어 오는 전하를 축적하는 축적부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부의 용량에 대해 부가적으로 상기 전하를 축적 가능한 용량부와,
상기 광전 변환부 및 상기 축적부가 형성되는 실리콘 기판으로부터 층간 절연막을 통해 배선층 중에 배치되고, 상기 축적부 및 상기 용량부를 접속하는 박막 트랜지스터로 이루어지는 접속부를 갖는 화소를 구비하고, 상기 화소로부터 신호를 판독하는 판독 기간 중에, 상기 접속부가 상기 축적부와 상기 용량부의 접속을 전환하도록 구동함으로써, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 접속 상태로한 신호의 판독과, 상기 접속부에 의해 상기 축적부 및 상기 용량부를 비접속 상태로한 신호의 판독이 행하여지고,
상기 축적부 및 상기 용량부를 접속 상태로한 신호의 신호량을 초과한 때에는, 상기 축적부 및 상기 용량부를 비접속 상태로한 신호가 채용되는 촬상 소자를 갖는 것을 특징으로 하는 전자 기기.
제14항에 있어서,
상기 촬상 소자는, 상기 실리콘 기판에 상기 배선층이 적층되는 면에 대해 반대측을 향하는 면인 상기 실리콘 기판의 이면에, 상기 광전 변환부가 수광하는 광이 입사하는 구조인 것을 특징으로 하는 전자 기기.
삭제
삭제
삭제
삭제
삭제