JP6514076B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP6514076B2 JP6514076B2 JP2015179936A JP2015179936A JP6514076B2 JP 6514076 B2 JP6514076 B2 JP 6514076B2 JP 2015179936 A JP2015179936 A JP 2015179936A JP 2015179936 A JP2015179936 A JP 2015179936A JP 6514076 B2 JP6514076 B2 JP 6514076B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- pixels
- floating diffusion
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明の実施形態は、固体撮像装置に関する。
固体撮像装置では、ダイナミックレンジ（撮像画像の最も暗い部分から最も明るい部分までの範囲）を向上させるために、個別に読み出し可能な感度の異なる複数の画素で１つの画素を構成することがある。
本発明の一つの実施形態は、多種多様な照明環境下において、画質を向上させることが可能な固体撮像装置を提供することを目的とする。
本発明の一つの実施形態によれば、互いに独立して読み出し可能な第１画素と第２画素とを含み、前記第１画素と前記第２画素とで第１浮遊拡散層が共有されるセルと、前記セルに設けられた容量素子と、前記セルにおける前記容量素子と前記第１浮遊拡散層との間に設けられたトランジスタと、前記第１画素と前記第２画素とで感度が異なるように制御される場合に、前記第１画素と前記第２画素との感度比が合うように、前記第１画素の出力値と前記第２画素の出力値のゲインを調整する感度調整部とを備える。
以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、センサ部Ｂ１および画像処理部Ｂ２が設けられている。センサ部Ｂ１には、複数のセルが設けられた画素アレイ部１、読み出し対象となる画素を垂直方向に走査する垂直走査回路２、各画素の信号成分をＣＤＳにてカラムごとに検出し、ＡＤ変換して出力するカラムＡＤＣ回路３、読み出し対象となる画素を水平方向に走査する水平走査回路４および各画素の読み出しや蓄積のタイミングを制御するタイミング制御回路５が設けられている。水平走査回路４は、カラムＡＤＣ回路３でカラムごとに並列に生成されたＡＤ変換値を水平方向に直列に転送する水平レジスタを用いることができる。画素アレイ部１には、垂直ＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）部６が設けられている。垂直ＯＢ部６には、撮像時の黒レベル基準の設定に用いられるＯＢ画素が設けられている。この時、タイミング制御回路５は、ＯＢ画素から読み出された黒レベルが目標値に一致するようにＯＢ画素の出力値を調整することができる。
画像処理部Ｂ２には、デジタルクランプ部２１、感度調整部２２、遅延素子２３、２５、キズ補正部２４、画像切り出し部２６、駆動モード設定部２７、自動露光制御部２８およびインターフェース部２９が設けられている。
デジタルクランプ部２１は、ＯＢ画素から読み出された黒レベルに基づいて画素ＰＸから読み出された画像信号をクランプ（レベル固定）する。この時、デジタルクランプ部２１は、ＯＢ画素からの出力値の平均値を画素ＰＸの画像信号から減算し、所定の黒レベル値を加算することができる。
感度調整部２２は、画素Ｓ１〜Ｓ４間で感度または蓄積時間が異なる時に、画素Ｓ１〜Ｓ４間で感度比が合うように、画素Ｓ１〜Ｓ４の出力値のデジタルゲインを調整する。画素Ｓ１〜Ｓ４間で感度比を合わせるため、感度比の逆数をデジタルゲイン倍することができる。なお、画素Ｓ１〜Ｓ４については後述する。
遅延素子２３、２５は、有効画素の判定時における画像信号の出力タイミングを合わせるための遅延に用いることができる。この時、遅延素子２３、２５はＳＲＡＭを用いることができる。なお、ここで言う有効画素は、画素Ｓ１〜Ｓ４の中から選択された１以上の画素である。この時、画素Ｓ１〜Ｓ４のうち出力値が所定範囲内にある画素を有効画素とすることができる。
キズ補正部２４は、セルのキズが修復されるようにセルから読み出された画素信号を補正する。
画像切り出し部２６は、画像の所定領域を切り出す（以下、デジタルクロップと言うことがある）。
駆動モード設定部２７は、画素ＰＸからの出力値の分布に基づいて画素ＰＸの駆動モードを設定する。駆動モードとして、ノーマルモードと、ＨＤＲ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）モードを設定することができる。ノーマルモードには、低照度モード（被写体が暗い時に起動されるモード）と高照度モード（被写体が明るい時に起動されるモード） を設定することができる。この時、ノーマルモードでは、画素Ｓ１〜Ｓ４に蓄積されている電荷をまとめて読み出すことができる（複数の画素から電荷をまとめて読み出すことを電荷加算ビニングと言うことがある）。ＨＤＲモードでは、画素Ｓ１〜Ｓ４を２以上のグループに分けた時に、そのグループごとに別個に電荷を読み出すことができる。この時、グループごとに感度が異なるように設定することができる。
自動露光制御部２８は、画素ＰＸの輝度値に基づいて自動露光制御を行う。この時、自動露光制御部２８は、画像の所定領域における出力値の平均値が所定値になるように蓄積時間またはアナログゲインを調整することができる。
インターフェース部２９は、画素信号を所定のフォーマットで出力する。このフォーマットは、例えば、ＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）２規格に準拠することができる。
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、センサ部Ｂ１および画像処理部Ｂ２が設けられている。センサ部Ｂ１には、複数のセルが設けられた画素アレイ部１、読み出し対象となる画素を垂直方向に走査する垂直走査回路２、各画素の信号成分をＣＤＳにてカラムごとに検出し、ＡＤ変換して出力するカラムＡＤＣ回路３、読み出し対象となる画素を水平方向に走査する水平走査回路４および各画素の読み出しや蓄積のタイミングを制御するタイミング制御回路５が設けられている。水平走査回路４は、カラムＡＤＣ回路３でカラムごとに並列に生成されたＡＤ変換値を水平方向に直列に転送する水平レジスタを用いることができる。画素アレイ部１には、垂直ＯＢ（Ｏｐｔｉｃａｌ Ｂｌａｃｋ）部６が設けられている。垂直ＯＢ部６には、撮像時の黒レベル基準の設定に用いられるＯＢ画素が設けられている。この時、タイミング制御回路５は、ＯＢ画素から読み出された黒レベルが目標値に一致するようにＯＢ画素の出力値を調整することができる。
画像処理部Ｂ２には、デジタルクランプ部２１、感度調整部２２、遅延素子２３、２５、キズ補正部２４、画像切り出し部２６、駆動モード設定部２７、自動露光制御部２８およびインターフェース部２９が設けられている。
デジタルクランプ部２１は、ＯＢ画素から読み出された黒レベルに基づいて画素ＰＸから読み出された画像信号をクランプ（レベル固定）する。この時、デジタルクランプ部２１は、ＯＢ画素からの出力値の平均値を画素ＰＸの画像信号から減算し、所定の黒レベル値を加算することができる。
感度調整部２２は、画素Ｓ１〜Ｓ４間で感度または蓄積時間が異なる時に、画素Ｓ１〜Ｓ４間で感度比が合うように、画素Ｓ１〜Ｓ４の出力値のデジタルゲインを調整する。画素Ｓ１〜Ｓ４間で感度比を合わせるため、感度比の逆数をデジタルゲイン倍することができる。なお、画素Ｓ１〜Ｓ４については後述する。
遅延素子２３、２５は、有効画素の判定時における画像信号の出力タイミングを合わせるための遅延に用いることができる。この時、遅延素子２３、２５はＳＲＡＭを用いることができる。なお、ここで言う有効画素は、画素Ｓ１〜Ｓ４の中から選択された１以上の画素である。この時、画素Ｓ１〜Ｓ４のうち出力値が所定範囲内にある画素を有効画素とすることができる。
キズ補正部２４は、セルのキズが修復されるようにセルから読み出された画素信号を補正する。
画像切り出し部２６は、画像の所定領域を切り出す（以下、デジタルクロップと言うことがある）。
駆動モード設定部２７は、画素ＰＸからの出力値の分布に基づいて画素ＰＸの駆動モードを設定する。駆動モードとして、ノーマルモードと、ＨＤＲ（Ｈｉｇｈ Ｄｙｎａｍｉｃ Ｒａｎｇｅ）モードを設定することができる。ノーマルモードには、低照度モード（被写体が暗い時に起動されるモード）と高照度モード（被写体が明るい時に起動されるモード） を設定することができる。この時、ノーマルモードでは、画素Ｓ１〜Ｓ４に蓄積されている電荷をまとめて読み出すことができる（複数の画素から電荷をまとめて読み出すことを電荷加算ビニングと言うことがある）。ＨＤＲモードでは、画素Ｓ１〜Ｓ４を２以上のグループに分けた時に、そのグループごとに別個に電荷を読み出すことができる。この時、グループごとに感度が異なるように設定することができる。
自動露光制御部２８は、画素ＰＸの輝度値に基づいて自動露光制御を行う。この時、自動露光制御部２８は、画像の所定領域における出力値の平均値が所定値になるように蓄積時間またはアナログゲインを調整することができる。
インターフェース部２９は、画素信号を所定のフォーマットで出力する。このフォーマットは、例えば、ＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）２規格に準拠することができる。
デジタルクランプ部２１において、水平走査回路４を介して出力された画素信号の黒レベルが補正される。ＨＤＲモードでは、感度調整部２２において、画素Ｓ１〜Ｓ４のグループ間で感度比が合うように、画素Ｓ１〜Ｓ４の出力値のデジタルゲインが調整される。一方、ノーマルモードでは、感度調整部２２の処理が省略される。
キズ補正部２４において画素信号のキズ補正が行なわれた後、画像切り出し部２６において画像の所定領域が切り出される。
駆動モード設定部２７において画素ＰＸの駆動モードが設定されるとともに、自動露光制御部２８において自動露光制御が行われる。ここで、駆動モード設定部２７において駆動モードが設定されると、感度調整部２２およびタイミング制御回路５に通知される。
タイミング制御回路５において、駆動モードに応じて画素Ｓ１〜Ｓ４の読み出しタイミング、画素Ｓ１〜Ｓ４の蓄積時間および画素Ｓ１〜Ｓ４のアナログゲインが設定される。
キズ補正部２４において画素信号のキズ補正が行なわれた後、画像切り出し部２６において画像の所定領域が切り出される。
駆動モード設定部２７において画素ＰＸの駆動モードが設定されるとともに、自動露光制御部２８において自動露光制御が行われる。ここで、駆動モード設定部２７において駆動モードが設定されると、感度調整部２２およびタイミング制御回路５に通知される。
タイミング制御回路５において、駆動モードに応じて画素Ｓ１〜Ｓ４の読み出しタイミング、画素Ｓ１〜Ｓ４の蓄積時間および画素Ｓ１〜Ｓ４のアナログゲインが設定される。
次に、第１実施形態に係る固体撮像装置の画素アレイ部について図２を用いて説明する。
図２（ａ）は、図１の画素アレイ部の構成例を示す平面図、図２（ｂ）は、図２（ａ）の画素アレイ部の４画素分の構成例を示す平面図である。
図２（ａ）および図２（ｂ）において、画素アレイ部１には、セルがロウ方向ＲＤおよびカラム方向ＣＤにアレイ状に配置されている。第１実施形態において、セルは４つの画素Ｓ１〜Ｓ４を含むとして説明する。セルＰは、同色画素では互いに感度を等しくすることができる。画素Ｓ１〜Ｓ４は、同色画素について画素Ｓ１〜Ｓ４のうち少なくとも１個は他の画素と感度を異ならせることができる。画素Ｓ１〜Ｓ４は、互いに独立して読み出し可能である。また、画素Ｓ１〜Ｓ４は、互いに独立して蓄積時間を設定することができる。画素Ｓ１〜Ｓ４のうち少なくとも少なくとも１個は他の画素と感度を異ならせる方法として、感光面の受光量を異ならせるようにしてもよいし、蓄積時間を異ならせるようにしてもよい。画素Ｓ１〜Ｓ４の感光面の受光量を異ならせる方法としては、遮光層を設けるようにしてもよいし、受光面の面積を異ならせるようにしてもよいし、マイクロレンズのサイズを異ならせるようにしてもよい。
画素アレイ部１では、撮像画像をカラー化するために、４個のセルＰ１〜Ｐ４を１組としたベイヤ配列ＨＰを用いることができる。このベイヤ配列ＨＰでは、ベイヤ配列ＨＰの第１の対角方向に２個の緑色画素Ｇｒ、Ｇｂが配置され、ベイヤ配列ＨＰの第２の対角方向に１個の赤色画素Ｒと１個の青色画素Ｂが配置される。なお、各画素Ｓ１〜Ｓ４は少なくとも光電変換部を持つ。光電変換部から信号を読み出す読み出し回路は、画素Ｓ１〜Ｓ４間で共有してもよいし、画素Ｓ１〜Ｓ４ごとに別個に設けるようにしてもよい。
なお、セルＰを画素Ｓ１〜Ｓ４の構成とすることで、セルＰに対する読み出しタイミング制御を画素Ｓ１〜Ｓ４に流用することを可能としつつ、セルＰから感度の異なる画素信号を得ることができる。
図２（ａ）は、図１の画素アレイ部の構成例を示す平面図、図２（ｂ）は、図２（ａ）の画素アレイ部の４画素分の構成例を示す平面図である。
図２（ａ）および図２（ｂ）において、画素アレイ部１には、セルがロウ方向ＲＤおよびカラム方向ＣＤにアレイ状に配置されている。第１実施形態において、セルは４つの画素Ｓ１〜Ｓ４を含むとして説明する。セルＰは、同色画素では互いに感度を等しくすることができる。画素Ｓ１〜Ｓ４は、同色画素について画素Ｓ１〜Ｓ４のうち少なくとも１個は他の画素と感度を異ならせることができる。画素Ｓ１〜Ｓ４は、互いに独立して読み出し可能である。また、画素Ｓ１〜Ｓ４は、互いに独立して蓄積時間を設定することができる。画素Ｓ１〜Ｓ４のうち少なくとも少なくとも１個は他の画素と感度を異ならせる方法として、感光面の受光量を異ならせるようにしてもよいし、蓄積時間を異ならせるようにしてもよい。画素Ｓ１〜Ｓ４の感光面の受光量を異ならせる方法としては、遮光層を設けるようにしてもよいし、受光面の面積を異ならせるようにしてもよいし、マイクロレンズのサイズを異ならせるようにしてもよい。
画素アレイ部１では、撮像画像をカラー化するために、４個のセルＰ１〜Ｐ４を１組としたベイヤ配列ＨＰを用いることができる。このベイヤ配列ＨＰでは、ベイヤ配列ＨＰの第１の対角方向に２個の緑色画素Ｇｒ、Ｇｂが配置され、ベイヤ配列ＨＰの第２の対角方向に１個の赤色画素Ｒと１個の青色画素Ｂが配置される。なお、各画素Ｓ１〜Ｓ４は少なくとも光電変換部を持つ。光電変換部から信号を読み出す読み出し回路は、画素Ｓ１〜Ｓ４間で共有してもよいし、画素Ｓ１〜Ｓ４ごとに別個に設けるようにしてもよい。
なお、セルＰを画素Ｓ１〜Ｓ４の構成とすることで、セルＰに対する読み出しタイミング制御を画素Ｓ１〜Ｓ４に流用することを可能としつつ、セルＰから感度の異なる画素信号を得ることができる。
図３は、図１の画素アレイ部の１画素分の構成例を示す回路図である。
図３において、１つのセルＰには、画素Ｓ１〜Ｓ４、容量素子ＣＡＰ、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲ、読み出しトランジスタＴＥ１〜ＴＥ４および切替トランジスタＴＣ、浮遊拡散層としてのフローティングディフュージョンＦＤを含む。画素Ｓ１〜Ｓ４には、フォトダイオードＰＤ１〜ＰＤ４がそれぞれ含まれている。ここで、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲおよび切替トランジスタＴＣはフォトダイオードＰＤ１〜ＰＤ４にて共用されている。読み出しトランジスタＴＥ１〜ＴＥ４は、フォトダイオードＰＤ１〜ＰＤ４ごとに設けられている。また、増幅トランジスタＴＡとリセットトランジスタＴＲと読み出しトランジスタＴＥ１〜ＴＥ４と切替トランジスタＴＣとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
図３において、１つのセルＰには、画素Ｓ１〜Ｓ４、容量素子ＣＡＰ、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲ、読み出しトランジスタＴＥ１〜ＴＥ４および切替トランジスタＴＣ、浮遊拡散層としてのフローティングディフュージョンＦＤを含む。画素Ｓ１〜Ｓ４には、フォトダイオードＰＤ１〜ＰＤ４がそれぞれ含まれている。ここで、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲおよび切替トランジスタＴＣはフォトダイオードＰＤ１〜ＰＤ４にて共用されている。読み出しトランジスタＴＥ１〜ＴＥ４は、フォトダイオードＰＤ１〜ＰＤ４ごとに設けられている。また、増幅トランジスタＴＡとリセットトランジスタＴＲと読み出しトランジスタＴＥ１〜ＴＥ４と切替トランジスタＴＣとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
読み出しトランジスタＴＥ１のソースは、フォトダイオードＰＤ１に接続され、読み出しトランジスタＴＥ２のソースは、フォトダイオードＰＤ２に接続され、読み出しトランジスタＴＥ３のソースは、フォトダイオードＰＤ３に接続され、読み出しトランジスタＴＥ４のソースは、フォトダイオードＰＤ４に接続されている。
リセットトランジスタＴＲのソースは、読み出しトランジスタＴＥ１〜ＴＥ４のドレインに接続されている。
リセットトランジスタＴＲおよび増幅トランジスタＴＡのドレインは、電源電位ＶＤＤに接続されている。増幅トランジスタＴＡのゲートは、読み出しトランジスタＴＥ１〜ＴＥ４のドレインに接続されている。
行選択トランジスタＴＤのソースは、行選択トランジスタＴＤのソースは、垂直信号線Ｖｌｉｎに接続されて、行選択トランジスタＴＤのドレインは、増幅トランジスタＴＡのソースに接続されている。
切替トランジスタＴＣのドレインはフローティングディフュージョンＦＤに接続され、切替トランジスタＴＣのソースは容量素子ＣＡＰに接続されている。
各読み出しトランジスタＴＥ１〜ＴＥ４のゲートには、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が入力される。リセットトランジスタＴＲのゲートには、リセット信号ＲＥＳＥＴが入力される。行選択トランジスタＴＤのゲートには、行選択信号ＡＤＲが入力される。切替トランジスタＴＣのゲートには、切替信号ＦＤＷが入力される。各フォトダイオードＰＤ１〜ＰＤ４から読み出された画素信号Ｖｓｉｇは、垂直信号線Ｖｌｉｎを介してカラム方向ＣＤに伝送される。
リセットトランジスタＴＲのソースは、読み出しトランジスタＴＥ１〜ＴＥ４のドレインに接続されている。
リセットトランジスタＴＲおよび増幅トランジスタＴＡのドレインは、電源電位ＶＤＤに接続されている。増幅トランジスタＴＡのゲートは、読み出しトランジスタＴＥ１〜ＴＥ４のドレインに接続されている。
行選択トランジスタＴＤのソースは、行選択トランジスタＴＤのソースは、垂直信号線Ｖｌｉｎに接続されて、行選択トランジスタＴＤのドレインは、増幅トランジスタＴＡのソースに接続されている。
切替トランジスタＴＣのドレインはフローティングディフュージョンＦＤに接続され、切替トランジスタＴＣのソースは容量素子ＣＡＰに接続されている。
各読み出しトランジスタＴＥ１〜ＴＥ４のゲートには、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が入力される。リセットトランジスタＴＲのゲートには、リセット信号ＲＥＳＥＴが入力される。行選択トランジスタＴＤのゲートには、行選択信号ＡＤＲが入力される。切替トランジスタＴＣのゲートには、切替信号ＦＤＷが入力される。各フォトダイオードＰＤ１〜ＰＤ４から読み出された画素信号Ｖｓｉｇは、垂直信号線Ｖｌｉｎを介してカラム方向ＣＤに伝送される。
図４は、図１の画素アレイ部の４画素分のレイアウト例を示す平面図である。
図４において、セルＰ１〜Ｐ４が２行２列に渡って正方状に配置されることでベイヤ配列ＨＰが構成されている。例えば、セルＰ１において、フォトダイオードＰＤ１〜ＰＤ４が半導体基板ＳＢに正方状に配置されることで画素Ｓ１〜Ｓ４がそれぞれ構成されている。なお、半導体基板ＳＢの材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＧａＰ、ＧａＮおよびＺｎＳｅなどから選択することができる。
半導体基板ＳＢの導電型はＰ型、フォトダイオードＰＤ１〜ＰＤ４の導電型はＮ型に設定することができる。セルＰ１〜Ｐ４間には、容量素子ＣＡＰ、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲおよび切替トランジスタＴＣが配置されている。行選択トランジスタＴＤおよび増幅トランジスタＴＡはロウ方向ＲＤに隣接して配置されている。容量素子ＣＡＰ、切替トランジスタＴＣおよびリセットトランジスタＴＲはカラム方向ＣＤに隣接して配置されている。フォトダイオードＰＤ１〜ＰＤ４の正方配置の中央には、フローティングディフュージョンＦＤが配置されている。この時、各フォトダイオードＰＤ１〜ＰＤ４からフローティングディフュージョンＦＤまでの距離を互いに等しくすることができる。各フォトダイオードＰＤ１〜ＰＤ４とフローティングディフュージョンＦＤとの間には、読み出しトランジスタＴＥ１〜ＴＥ４が配置されている。増幅トランジスタＴＡのゲート電極とフローティングディフュージョンＦＤは配線Ｈ１を介して接続され、リセットトランジスタＴＲのソースとフローティングディフュージョンＦＤは配線Ｈ２を介して接続されている。行選択トランジスタＴＤのソースは垂直信号線Ｖｌｉｎに接続されている。フォトダイオードＰＤ１〜ＰＤ４上にはマイクロレンズＭＬが別個に設けられている。
図４において、セルＰ１〜Ｐ４が２行２列に渡って正方状に配置されることでベイヤ配列ＨＰが構成されている。例えば、セルＰ１において、フォトダイオードＰＤ１〜ＰＤ４が半導体基板ＳＢに正方状に配置されることで画素Ｓ１〜Ｓ４がそれぞれ構成されている。なお、半導体基板ＳＢの材料は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓＰ、ＧａＰ、ＧａＮおよびＺｎＳｅなどから選択することができる。
半導体基板ＳＢの導電型はＰ型、フォトダイオードＰＤ１〜ＰＤ４の導電型はＮ型に設定することができる。セルＰ１〜Ｐ４間には、容量素子ＣＡＰ、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲおよび切替トランジスタＴＣが配置されている。行選択トランジスタＴＤおよび増幅トランジスタＴＡはロウ方向ＲＤに隣接して配置されている。容量素子ＣＡＰ、切替トランジスタＴＣおよびリセットトランジスタＴＲはカラム方向ＣＤに隣接して配置されている。フォトダイオードＰＤ１〜ＰＤ４の正方配置の中央には、フローティングディフュージョンＦＤが配置されている。この時、各フォトダイオードＰＤ１〜ＰＤ４からフローティングディフュージョンＦＤまでの距離を互いに等しくすることができる。各フォトダイオードＰＤ１〜ＰＤ４とフローティングディフュージョンＦＤとの間には、読み出しトランジスタＴＥ１〜ＴＥ４が配置されている。増幅トランジスタＴＡのゲート電極とフローティングディフュージョンＦＤは配線Ｈ１を介して接続され、リセットトランジスタＴＲのソースとフローティングディフュージョンＦＤは配線Ｈ２を介して接続されている。行選択トランジスタＴＤのソースは垂直信号線Ｖｌｉｎに接続されている。フォトダイオードＰＤ１〜ＰＤ４上にはマイクロレンズＭＬが別個に設けられている。
図５は、図４の容量素子の構成例を示す断面図である。
図５において、半導体基板ＳＢには、不純物拡散層ＨＵ１、ＨＵ２が分離して形成されている。不純物拡散層ＨＵ１、ＨＵ２上には、ゲート絶縁膜３１が形成されている。不純物拡散層ＨＵ１、ＨＵ２間のチャネル層上には、ゲート絶縁膜３１を介してゲート電極３２が形成されている。不純物拡散層ＨＵ２上には、ゲート絶縁膜３１を介して容量電極３３が形成されている。この時、不純物拡散層ＨＵ１は、リセットトランジスタＴＲのソースに用いることができる。不純物拡散層ＨＵ２および容量電極３３は、容量素子ＣＡＰの容量電極に用いることができる。
図５において、半導体基板ＳＢには、不純物拡散層ＨＵ１、ＨＵ２が分離して形成されている。不純物拡散層ＨＵ１、ＨＵ２上には、ゲート絶縁膜３１が形成されている。不純物拡散層ＨＵ１、ＨＵ２間のチャネル層上には、ゲート絶縁膜３１を介してゲート電極３２が形成されている。不純物拡散層ＨＵ２上には、ゲート絶縁膜３１を介して容量電極３３が形成されている。この時、不純物拡散層ＨＵ１は、リセットトランジスタＴＲのソースに用いることができる。不純物拡散層ＨＵ２および容量電極３３は、容量素子ＣＡＰの容量電極に用いることができる。
図６は、図４の容量素子のその他の構成例を示す断面図である。なお、図６では、裏面照射型ＣＭＯＳセンサを例にとった。また、図６では、容量素子としてＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）構造を示した。
図６において、半導体基板ＳＢには、フォトダイオードＰＤ１、ＰＤ２およびフローティングディフュージョンＦＤが分離して形成されている。フォトダイオードＰＤ１、ＰＤ２およびフローティングディフュージョンＦＤ上には、ゲート絶縁膜４０が形成されている。フォトダイオードＰＤ１とフローティングディフュージョンＦＤとの間のチャネル層上には、ゲート絶縁膜４０を介してゲート電極４１が形成されている。ゲート電極４１は読み出しトランジスタＴＥ１に用いることができる。フォトダイオードＰＤ２とフローティングディフュージョンＦＤとの間のチャネル層上には、ゲート絶縁膜４０を介してゲート電極４２が形成されている。ゲート電極４２は読み出しトランジスタＴＥ２に用いることができる。ゲート絶縁膜４０上には、ゲート電極４１、４２を覆うように層間絶縁膜４３が形成されている。層間絶縁膜４３上には、容量電極４４、４６で挟まれた誘電体層４５が形成されている。容量電極４４、４６の材料は、ＡｌまたはＣｕなどの金属を用いることができる。誘電体層４５の材料は、ＳｉＯ２またはＳｉＮなどの絶縁体を用いることができる。この時、容量電極４４、４６および誘電体層４５は容量素子ＣＡＰとして用いることができる。半導体基板ＳＢには、透明スペーサ層ＳＰが形成されている。透明スペーサ層ＳＰ上にはカラーフィルタＦＬが配置されている。カラーフィルタＦＬ上には、マイクロレンズＭＬが配置されている。マイクロレンズＭＬの材料は、例えば、アクリルまたはポリカーボネートなどの透明樹脂を用いることができる。
図６の構成では、図５の構成に比べて容量素子ＣＡＰの面積を容易に増大させることができ、容量素子ＣＡＰの大容量化を図ることができる。
図６において、半導体基板ＳＢには、フォトダイオードＰＤ１、ＰＤ２およびフローティングディフュージョンＦＤが分離して形成されている。フォトダイオードＰＤ１、ＰＤ２およびフローティングディフュージョンＦＤ上には、ゲート絶縁膜４０が形成されている。フォトダイオードＰＤ１とフローティングディフュージョンＦＤとの間のチャネル層上には、ゲート絶縁膜４０を介してゲート電極４１が形成されている。ゲート電極４１は読み出しトランジスタＴＥ１に用いることができる。フォトダイオードＰＤ２とフローティングディフュージョンＦＤとの間のチャネル層上には、ゲート絶縁膜４０を介してゲート電極４２が形成されている。ゲート電極４２は読み出しトランジスタＴＥ２に用いることができる。ゲート絶縁膜４０上には、ゲート電極４１、４２を覆うように層間絶縁膜４３が形成されている。層間絶縁膜４３上には、容量電極４４、４６で挟まれた誘電体層４５が形成されている。容量電極４４、４６の材料は、ＡｌまたはＣｕなどの金属を用いることができる。誘電体層４５の材料は、ＳｉＯ２またはＳｉＮなどの絶縁体を用いることができる。この時、容量電極４４、４６および誘電体層４５は容量素子ＣＡＰとして用いることができる。半導体基板ＳＢには、透明スペーサ層ＳＰが形成されている。透明スペーサ層ＳＰ上にはカラーフィルタＦＬが配置されている。カラーフィルタＦＬ上には、マイクロレンズＭＬが配置されている。マイクロレンズＭＬの材料は、例えば、アクリルまたはポリカーボネートなどの透明樹脂を用いることができる。
図６の構成では、図５の構成に比べて容量素子ＣＡＰの面積を容易に増大させることができ、容量素子ＣＡＰの大容量化を図ることができる。
次に、第１実施形態に係る固体撮像装置の動作について図７を用いて説明する。
図７（ａ）は、低照度モードでの画素の駆動方法を示すタイミングチャート、図７（ｂ）は、高照度モードでの画素の駆動方法を示すタイミングチャート、図７（ｃ）は、ＨＤＲモードでの画素の駆動方法を示すタイミングチャートである。
図７（ａ）において、低照度モードでは、リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち上がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１〜ＴＥ４がオンされる。この時、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷が排出される。リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち下がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１〜ＴＥ４がオフされ、フォトダイオードＰＤ１〜ＰＤ４での電荷の蓄積が開始される（時刻ｔ１）。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ２）。
次に、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち上がることで、読み出しトランジスタＴＥ１〜ＴＥ４がオンされる。この時、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷がフローティングディフュージョンＦＤに転送される（時刻ｔ３）。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ１から時刻ｔ３までをフォトダイオードＰＤ１〜ＰＤ４の電荷蓄積時間ＨＴ１とする。また、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ１〜Ｓ４の電荷加算ビニングを行うことができる。この電荷加算ビニングでは、画素Ｓ１〜Ｓ４に蓄積されている電荷が加算され、同時に読み出される。このため、画素Ｓ１〜Ｓ４から信号を別個に読み出した場合に比べて、感度を向上させることが可能となるとともに、読み出し速度を向上させることができる。
ここで、時刻ｔ２、ｔ３では切替信号ＦＤＷをロウレベルに設定し、切替トランジスタＴＣをオフすることができる。この時、容量素子ＣＡＰはフローティングディフュージョンＦＤから切り離される。このため、フローティングディフュージョンＦＤの容量素子ＣＡＰによる付加容量（以下、フローティングディフュージョンＦＤの容量素子ＣＡＰによる付加容量を単に付加容量と言う）をなくすことができ、電荷を電圧に変換する時の変換効率を上げることが可能となる。なお、この変換効率ηはη＝ｑ／ＣＦ・Ｇで与えることができる。ただし、ｑは電子の電荷量、Ｇは増幅トランジスタＴＡのゲイン、ＣＦはフローティングディフュージョンＦＤの容量（容量素子ＣＡＰによる付加容量がある時は、フローティングディフュージョンＦＤの容量と容量素子ＣＡＰの容量との加算値）である。ここで言うフローティングディフュージョンＦＤの容量には、拡散容量の他、フローティングディフュージョンＦＤに接続される配線の配線容量も含む。変換効率を上げることで、少ない電荷からより大きな電圧を得ることが可能となる。この結果、信号読み出し時のＳＮ比（信号対雑音比 （ｓｉｇｎａｌ−ｔｏ− ｎｏｉｓｅ ｒａｔｉｏ））を向上させることができ、低照度における撮像画像のノイズを低減することができる。
図７（ａ）は、低照度モードでの画素の駆動方法を示すタイミングチャート、図７（ｂ）は、高照度モードでの画素の駆動方法を示すタイミングチャート、図７（ｃ）は、ＨＤＲモードでの画素の駆動方法を示すタイミングチャートである。
図７（ａ）において、低照度モードでは、リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち上がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１〜ＴＥ４がオンされる。この時、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷が排出される。リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち下がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１〜ＴＥ４がオフされ、フォトダイオードＰＤ１〜ＰＤ４での電荷の蓄積が開始される（時刻ｔ１）。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ２）。
次に、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち上がることで、読み出しトランジスタＴＥ１〜ＴＥ４がオンされる。この時、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷がフローティングディフュージョンＦＤに転送される（時刻ｔ３）。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ１から時刻ｔ３までをフォトダイオードＰＤ１〜ＰＤ４の電荷蓄積時間ＨＴ１とする。また、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ１〜Ｓ４の電荷加算ビニングを行うことができる。この電荷加算ビニングでは、画素Ｓ１〜Ｓ４に蓄積されている電荷が加算され、同時に読み出される。このため、画素Ｓ１〜Ｓ４から信号を別個に読み出した場合に比べて、感度を向上させることが可能となるとともに、読み出し速度を向上させることができる。
ここで、時刻ｔ２、ｔ３では切替信号ＦＤＷをロウレベルに設定し、切替トランジスタＴＣをオフすることができる。この時、容量素子ＣＡＰはフローティングディフュージョンＦＤから切り離される。このため、フローティングディフュージョンＦＤの容量素子ＣＡＰによる付加容量（以下、フローティングディフュージョンＦＤの容量素子ＣＡＰによる付加容量を単に付加容量と言う）をなくすことができ、電荷を電圧に変換する時の変換効率を上げることが可能となる。なお、この変換効率ηはη＝ｑ／ＣＦ・Ｇで与えることができる。ただし、ｑは電子の電荷量、Ｇは増幅トランジスタＴＡのゲイン、ＣＦはフローティングディフュージョンＦＤの容量（容量素子ＣＡＰによる付加容量がある時は、フローティングディフュージョンＦＤの容量と容量素子ＣＡＰの容量との加算値）である。ここで言うフローティングディフュージョンＦＤの容量には、拡散容量の他、フローティングディフュージョンＦＤに接続される配線の配線容量も含む。変換効率を上げることで、少ない電荷からより大きな電圧を得ることが可能となる。この結果、信号読み出し時のＳＮ比（信号対雑音比 （ｓｉｇｎａｌ−ｔｏ− ｎｏｉｓｅ ｒａｔｉｏ））を向上させることができ、低照度における撮像画像のノイズを低減することができる。
図７（ｂ）において、高照度モードでは、リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち上がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１〜ＴＥ４がオンされる。この時、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷が排出される。リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち下がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１〜ＴＥ４がオフされ、フォトダイオードＰＤ１〜ＰＤ４での電荷の蓄積が開始される（時刻ｔ４）。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ５）。
次に、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち上がることで、読み出しトランジスタＴＥ１〜ＴＥ４がオンされる。この時、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷がフローティングディフュージョンＦＤに転送される（時刻ｔ６）。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ４から時刻ｔ６までをフォトダイオードＰＤ１〜ＰＤ４の電荷蓄積時間ＨＴ２とする。電荷蓄積時間ＨＴ２は、電荷蓄積時間ＨＴ１よりも小さくすることができる。電荷蓄積時間ＨＴ２を小さくすることで、高照度時にフォトダイオードＰＤ１〜ＰＤ４から電荷が溢れるのを防止することができ、画像の明るい部分が潰れるのを防止することができる。また、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ１〜Ｓ４の電荷加算ビニングを行うことができる。
ここで、時刻ｔ５、ｔ６では切替信号ＦＤＷをハイレベルに設定し、切替トランジスタＴＣをオンにする。この時、容量素子ＣＡＰはフローティングディフュージョンＦＤに接続される。このため、フローティングディフュージョンＦＤの付加容量を増大させることができ、フォトダイオードＰＤ１〜ＰＤ４からフローティングディフュージョンＦＤに転送された電荷がフローティングディフュージョンＦＤから溢れるのを防止することが可能となる。この結果、フローティングディフュージョンＦＤの電荷の飽和レベルを向上させることができ、高照度における撮像画像のダイナミックレンジを向上させることができる。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ５）。
次に、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が立ち上がることで、読み出しトランジスタＴＥ１〜ＴＥ４がオンされる。この時、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷がフローティングディフュージョンＦＤに転送される（時刻ｔ６）。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ４から時刻ｔ６までをフォトダイオードＰＤ１〜ＰＤ４の電荷蓄積時間ＨＴ２とする。電荷蓄積時間ＨＴ２は、電荷蓄積時間ＨＴ１よりも小さくすることができる。電荷蓄積時間ＨＴ２を小さくすることで、高照度時にフォトダイオードＰＤ１〜ＰＤ４から電荷が溢れるのを防止することができ、画像の明るい部分が潰れるのを防止することができる。また、フォトダイオードＰＤ１〜ＰＤ４に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ１〜Ｓ４の電荷加算ビニングを行うことができる。
ここで、時刻ｔ５、ｔ６では切替信号ＦＤＷをハイレベルに設定し、切替トランジスタＴＣをオンにする。この時、容量素子ＣＡＰはフローティングディフュージョンＦＤに接続される。このため、フローティングディフュージョンＦＤの付加容量を増大させることができ、フォトダイオードＰＤ１〜ＰＤ４からフローティングディフュージョンＦＤに転送された電荷がフローティングディフュージョンＦＤから溢れるのを防止することが可能となる。この結果、フローティングディフュージョンＦＤの電荷の飽和レベルを向上させることができ、高照度における撮像画像のダイナミックレンジを向上させることができる。
図７（ｃ）において、ＨＤＲモードでは、画素Ｓ１〜Ｓ４が２以上のグループに分けられる。図７（ｃ）の例では、画素Ｓ１〜Ｓ４を２個のグループに分け、画素Ｓ１、Ｓ２からなるグループを高感度画素（感度が高い画素）、画素Ｓ３、Ｓ４からなるグループを低感度画素（感度が低い画素）として用いる場合を示した。
リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１、ＲＥＡＤ２が立ち上がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１、ＴＥ２がオンされる。この時、フォトダイオードＰＤ１、ＰＤ２に蓄積されていた電荷が排出される。
リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１、ＲＥＡＤ２が立ち下がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１、ＴＥ２がオフされ、フォトダイオードＰＤ１、ＰＤ２での電荷の蓄積が開始される（時刻ｔ１１）。
次に、リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ３、ＲＥＡＤ４が立ち上がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ３、ＴＥ４がオンされる。この時、フォトダイオードＰＤ３、ＰＤ４に蓄積されていた電荷が排出される。
リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ３、ＲＥＡＤ４が立ち下がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ３、ＴＥ４がオフされ、フォトダイオードＰＤ３、ＰＤ４での電荷の蓄積が開始される（時刻ｔ１２）。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ１３）。
リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１、ＲＥＡＤ２が立ち上がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１、ＴＥ２がオンされる。この時、フォトダイオードＰＤ１、ＰＤ２に蓄積されていた電荷が排出される。
リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ１、ＲＥＡＤ２が立ち下がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ１、ＴＥ２がオフされ、フォトダイオードＰＤ１、ＰＤ２での電荷の蓄積が開始される（時刻ｔ１１）。
次に、リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ３、ＲＥＡＤ４が立ち上がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ３、ＴＥ４がオンされる。この時、フォトダイオードＰＤ３、ＰＤ４に蓄積されていた電荷が排出される。
リセット信号ＲＥＳＥＴおよびリード信号ＲＥＡＤ３、ＲＥＡＤ４が立ち下がることで、リセットトランジスタＴＲおよび読み出しトランジスタＴＥ３、ＴＥ４がオフされ、フォトダイオードＰＤ３、ＰＤ４での電荷の蓄積が開始される（時刻ｔ１２）。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ１３）。
次に、リード信号ＲＥＡＤ１、ＲＥＡＤ２が立ち上がることで、読み出しトランジスタＴＥ１、ＴＥ２がオンされる。この時、フォトダイオードＰＤ１、ＰＤ２に蓄積されていた電荷がフローティングディフュージョンＦＤに転送される（時刻ｔ１４）。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ１１から時刻ｔ１４までをフォトダイオードＰＤ１、ＰＤ２の電荷蓄積時間ＨＴ３とする。また、フォトダイオードＰＤ１、ＰＤ２に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ１、Ｓ２の電荷加算ビニングを行うことができる。電荷加算ビニングでは、画素Ｓ１、Ｓ２に蓄積されている電荷を加算することができ、感度を向上させることが可能となる。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ１５）。
次に、リード信号ＲＥＡＤ３、ＲＥＡＤ４が立ち上がることで、読み出しトランジスタＴＥ３、ＴＥ４がオンされる。この時、フォトダイオードＰＤ３、ＰＤ４に蓄積されていた電荷がフローティングディフュージョンＦＤに転送される（時刻ｔ１６）。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ１２から時刻ｔ１６までをフォトダイオードＰＤ３、ＰＤ４の電荷蓄積時間ＨＴ４とする。ここで、電荷蓄積時間ＨＴ４を電荷蓄積時間ＨＴ３より短くすることで、画素Ｓ１、Ｓ２を高感度化し、画素Ｓ３、Ｓ４を低感度化することができる。高感度化された画素Ｓ１、Ｓ２では、画像の暗い部分がノイズに埋もれるのを防止することができる。低感度化された画素Ｓ３、Ｓ４では、画像の明るい部分が飽和するのを防止することができる。また、フォトダイオードＰＤ３、ＰＤ４に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ３、Ｓ４の電荷加算ビニングを行うことができる。電荷加算ビニングでは、画素Ｓ３、Ｓ４に蓄積されている電荷を加算することができ、感度を向上させることが可能となる。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ１１から時刻ｔ１４までをフォトダイオードＰＤ１、ＰＤ２の電荷蓄積時間ＨＴ３とする。また、フォトダイオードＰＤ１、ＰＤ２に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ１、Ｓ２の電荷加算ビニングを行うことができる。電荷加算ビニングでは、画素Ｓ１、Ｓ２に蓄積されている電荷を加算することができ、感度を向上させることが可能となる。
次に、リセット信号ＲＥＳＥＴが立ち上がることで、リセットトランジスタＴＲがオンされる。この時、フローティングディフュージョンＦＤに蓄積されていた電荷が排出される（時刻ｔ１５）。
次に、リード信号ＲＥＡＤ３、ＲＥＡＤ４が立ち上がることで、読み出しトランジスタＴＥ３、ＴＥ４がオンされる。この時、フォトダイオードＰＤ３、ＰＤ４に蓄積されていた電荷がフローティングディフュージョンＦＤに転送される（時刻ｔ１６）。
増幅トランジスタＴＡは、行選択トランジスタＴＤがオンしている時に、フローティングディフュージョンＦＤの電位に応じてソースフォロア動作を行うことで、フローティングディフュージョンＦＤの電位に対応した画素信号Ｖｓｉｇを垂直信号線Ｖｌｉｎを介して伝送することができる。この時、時刻ｔ１２から時刻ｔ１６までをフォトダイオードＰＤ３、ＰＤ４の電荷蓄積時間ＨＴ４とする。ここで、電荷蓄積時間ＨＴ４を電荷蓄積時間ＨＴ３より短くすることで、画素Ｓ１、Ｓ２を高感度化し、画素Ｓ３、Ｓ４を低感度化することができる。高感度化された画素Ｓ１、Ｓ２では、画像の暗い部分がノイズに埋もれるのを防止することができる。低感度化された画素Ｓ３、Ｓ４では、画像の明るい部分が飽和するのを防止することができる。また、フォトダイオードＰＤ３、ＰＤ４に蓄積されていた電荷をフローティングディフュージョンＦＤに同時に読み出すことにより、画素Ｓ３、Ｓ４の電荷加算ビニングを行うことができる。電荷加算ビニングでは、画素Ｓ３、Ｓ４に蓄積されている電荷を加算することができ、感度を向上させることが可能となる。
ここで、時刻ｔ１３、ｔ１４では切替信号ＦＤＷをハイレベルに設定し、切替トランジスタＴＣをオンすることができる。この時、容量素子ＣＡＰはフローティングディフュージョンＦＤに接続される。このため、フローティングディフュージョンＦＤの付加容量を増大させることができ、フォトダイオードＰＤ１、ＰＤ２からフローティングディフュージョンＦＤに転送された電荷がフローティングディフュージョンＦＤから溢れるのを防止することが可能となる。この結果、フローティングディフュージョンＦＤの電荷の飽和レベルを向上させることができ、高感度化された画素Ｓ１、Ｓ２における撮像画像のダイナミックレンジを向上させることができる。
また、時刻ｔ１５、ｔ１６では切替信号ＦＤＷをロウレベルに設定し、切替トランジスタＴＣをオフすることができる。この時、容量素子ＣＡＰはフローティングディフュージョンＦＤから切り離される。このため、フローティングディフュージョンＦＤの付加容量を低減することができ、電荷を電圧に変換する時の変換効率を上げることが可能となる。この結果、信号読み出し時のＳＮ比を向上させることができ、低感度化された画素Ｓ３、Ｓ４における撮像画像のノイズを低減することができる。
また、時刻ｔ１５、ｔ１６では切替信号ＦＤＷをロウレベルに設定し、切替トランジスタＴＣをオフすることができる。この時、容量素子ＣＡＰはフローティングディフュージョンＦＤから切り離される。このため、フローティングディフュージョンＦＤの付加容量を低減することができ、電荷を電圧に変換する時の変換効率を上げることが可能となる。この結果、信号読み出し時のＳＮ比を向上させることができ、低感度化された画素Ｓ３、Ｓ４における撮像画像のノイズを低減することができる。
図８は、図１の固体撮像装置のモード判定方法の一例を示す図である。
図８において、図１の駆動モード設定部２７は、モードを判定するために、セルＰからの出力値の分布を示すヒストグラムを生成することができる。このヒストグラムの生成には、ノーマルモードでの１フレーム目の出力値を用いることができる。この時、セルＰからの出力値が大きい場合は、その画素で撮像される被写体が明るいことを示す。セルＰからの出力値が小さい場合は、その画素で撮像される被写体が暗いことを示す。また、セルＰからの出力値の頻度は、その出力値を示すセルＰが幾つあるかを示す。
そして、例えば、ヒストグラムＨ１が得られた時は低照度モードを選択し、ヒストグラムＨ２が得られた時は高照度モードを選択し、ヒストグラムＨ３が得られた時はＨＤＲモードを選択することができる。ヒストグラムＨ１は、極大値が１つで画素ＰＸからの出力値の最大値が上限値Ｔｈを超えない場合である。ヒストグラムＨ２は、極大値が１つでセルＰからの出力値の最大値が上限値Ｔｈを超えた場合である。ヒストグラムＨ３は、極大値が複数ある場合である。
図８において、図１の駆動モード設定部２７は、モードを判定するために、セルＰからの出力値の分布を示すヒストグラムを生成することができる。このヒストグラムの生成には、ノーマルモードでの１フレーム目の出力値を用いることができる。この時、セルＰからの出力値が大きい場合は、その画素で撮像される被写体が明るいことを示す。セルＰからの出力値が小さい場合は、その画素で撮像される被写体が暗いことを示す。また、セルＰからの出力値の頻度は、その出力値を示すセルＰが幾つあるかを示す。
そして、例えば、ヒストグラムＨ１が得られた時は低照度モードを選択し、ヒストグラムＨ２が得られた時は高照度モードを選択し、ヒストグラムＨ３が得られた時はＨＤＲモードを選択することができる。ヒストグラムＨ１は、極大値が１つで画素ＰＸからの出力値の最大値が上限値Ｔｈを超えない場合である。ヒストグラムＨ２は、極大値が１つでセルＰからの出力値の最大値が上限値Ｔｈを超えた場合である。ヒストグラムＨ３は、極大値が複数ある場合である。
ヒストグラムＨ１は被写体が暗い場合である。このため、低照度モードを選択することにより、変換効率を向上させることができ、ノイズを減らすことができる。ヒストグラムＨ２は被写体が明るい場合である。このため、高照度モードを選択することにより、飽和レベルを向上させることができ、ダイナミックレンジを向上させることができる。ヒストグラムＨ３は被写体の輝度範囲が広い場合である。このため、ＨＤＲモードを選択することにより、被写体の暗い部分では変換効率を向上させることが可能となるとともに、被写体の明るい部分では飽和レベルを向上させることができ、ダイナミックレンジを向上させることができる。
図９は、図１の固体撮像装置の動作を示すフローチャートである。
図９において、初期設定ではノーマルモードに設定されている（Ｓ０）。そして、自動露光制御が収束したかどうかが判断される（Ｓ１）。そして、自動露光制御が収束していない場合、ノーマルモードで画素ＰＸが駆動され（Ｓ２）、黒レベル補正が行われる（Ｓ３）。一方、Ｓ１で自動露光制御が収束したと判断された場合、ＨＤＲモードかどうかが判断される（Ｓ７）。そして、ＨＤＲモードの場合、ＨＤＲモードで画素ＰＸが駆動され（Ｓ８）、黒レベル補正が行われる（Ｓ３）。一方、Ｓ７でＨＤＲモードでないと判断された場合、ノーマルモードで画素ＰＸが駆動され（Ｓ２）、黒レベル補正が行われる（Ｓ３）。
黒レベル補正後、ＨＤＲモードかどうかが判断される（Ｓ４）。そして、ＨＤＲモードでない場合、キズ補正が行われる（Ｓ５）。一方、Ｓ４でＨＤＲモードと判断された場合、ＨＤＲ合成が行われた後（Ｓ９）、キズ補正が行われる（Ｓ５）。
キズ補正後、デジタルクロップが行われる（Ｓ６）。次に、自動露出制御が行われ（Ｓ１０）、被写体の輝度に応じて蓄積時間またはアナログゲインが調整された後（Ｓ１１）、Ｓ１に戻る。
また、デジタルクロップ後、画素ＰＸからの出力値のヒストグラムが生成される（Ｓ１２）。そして、セルＰからの出力値のヒストグラムに基づいてモード設定が行われ（Ｓ１３）、Ｓ１に戻る。
図９において、初期設定ではノーマルモードに設定されている（Ｓ０）。そして、自動露光制御が収束したかどうかが判断される（Ｓ１）。そして、自動露光制御が収束していない場合、ノーマルモードで画素ＰＸが駆動され（Ｓ２）、黒レベル補正が行われる（Ｓ３）。一方、Ｓ１で自動露光制御が収束したと判断された場合、ＨＤＲモードかどうかが判断される（Ｓ７）。そして、ＨＤＲモードの場合、ＨＤＲモードで画素ＰＸが駆動され（Ｓ８）、黒レベル補正が行われる（Ｓ３）。一方、Ｓ７でＨＤＲモードでないと判断された場合、ノーマルモードで画素ＰＸが駆動され（Ｓ２）、黒レベル補正が行われる（Ｓ３）。
黒レベル補正後、ＨＤＲモードかどうかが判断される（Ｓ４）。そして、ＨＤＲモードでない場合、キズ補正が行われる（Ｓ５）。一方、Ｓ４でＨＤＲモードと判断された場合、ＨＤＲ合成が行われた後（Ｓ９）、キズ補正が行われる（Ｓ５）。
キズ補正後、デジタルクロップが行われる（Ｓ６）。次に、自動露出制御が行われ（Ｓ１０）、被写体の輝度に応じて蓄積時間またはアナログゲインが調整された後（Ｓ１１）、Ｓ１に戻る。
また、デジタルクロップ後、画素ＰＸからの出力値のヒストグラムが生成される（Ｓ１２）。そして、セルＰからの出力値のヒストグラムに基づいてモード設定が行われ（Ｓ１３）、Ｓ１に戻る。
（第２実施形態）
図１０は、第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１０の構成では、図１のセンサ部Ｂ１の代わりにセンサ部Ｂ１´が設けられている。センサ部Ｂ１´では、画素アレイ部１およびタイミング制御回路５の代わりに画素アレイ部１´およびタイミング制御回路５´が設けられるとともに、カラムＡＤＣ回路３´および水平走査回路４´が追加されている。カラムＡＤＣ回路３´および水平走査回路４´は、画素アレイ部１´に対してカラムＡＤＣ回路３および水平走査回路４と反対側に設けることができる。
図１０は、第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１０の構成では、図１のセンサ部Ｂ１の代わりにセンサ部Ｂ１´が設けられている。センサ部Ｂ１´では、画素アレイ部１およびタイミング制御回路５の代わりに画素アレイ部１´およびタイミング制御回路５´が設けられるとともに、カラムＡＤＣ回路３´および水平走査回路４´が追加されている。カラムＡＤＣ回路３´および水平走査回路４´は、画素アレイ部１´に対してカラムＡＤＣ回路３および水平走査回路４と反対側に設けることができる。
図１１（ａ）は、図１０の画素アレイ部の構成例を示す平面図、図１１（ｂ）は、図１１（ａ）の画素アレイ部の４画素分の構成例を示す平面図である。
図１１（ａ）および図１１（ｂ）において、画素アレイ部１´には、光電変換した電荷を蓄積するセルＰ´がロウ方向ＲＤおよびカラム方向ＣＤにアレイ状に配置されている。セルＰ´に含まれる各セルＰ１´〜Ｐ４´は、４個の画素Ｓ１〜Ｓ３、Ｓ４´から構成されている。この時、画素Ｓ４´は各画素Ｓ１〜Ｓ３よりも面積を小さくすることができる。画素Ｓ１〜Ｓ３、Ｓ４´は、互いに独立して読み出し可能である。また、画素Ｓ１〜Ｓ３、Ｓ４´は、互いに独立して蓄積時間を設定することができる。画素Ｓ１〜Ｓ３の画素信号はカラムＡＤＣ回路３で検出し、水平走査回路４を介してタイミング制御回路５´に転送することができる。画素Ｓ４´の画素信号はカラムＡＤＣ回路３´で検出し、水平走査回路４´を介してタイミング制御回路５´に転送することができる。
また、駆動モード設定部２７では、ノーマルモードおよびＨＤＲモードの場合、画素Ｓ１〜Ｓ３からの画素信号を用いることができる。画素Ｓ４´は、光源の間欠発光に起因する点滅防止用画素として用いることができる。
図１１（ａ）および図１１（ｂ）において、画素アレイ部１´には、光電変換した電荷を蓄積するセルＰ´がロウ方向ＲＤおよびカラム方向ＣＤにアレイ状に配置されている。セルＰ´に含まれる各セルＰ１´〜Ｐ４´は、４個の画素Ｓ１〜Ｓ３、Ｓ４´から構成されている。この時、画素Ｓ４´は各画素Ｓ１〜Ｓ３よりも面積を小さくすることができる。画素Ｓ１〜Ｓ３、Ｓ４´は、互いに独立して読み出し可能である。また、画素Ｓ１〜Ｓ３、Ｓ４´は、互いに独立して蓄積時間を設定することができる。画素Ｓ１〜Ｓ３の画素信号はカラムＡＤＣ回路３で検出し、水平走査回路４を介してタイミング制御回路５´に転送することができる。画素Ｓ４´の画素信号はカラムＡＤＣ回路３´で検出し、水平走査回路４´を介してタイミング制御回路５´に転送することができる。
また、駆動モード設定部２７では、ノーマルモードおよびＨＤＲモードの場合、画素Ｓ１〜Ｓ３からの画素信号を用いることができる。画素Ｓ４´は、光源の間欠発光に起因する点滅防止用画素として用いることができる。
図１２は、図１０の画素アレイ部の１画素分の構成例を示す回路図である。
図１２において、１つのセルＰ´には、フォトダイオードＰＤ１〜ＰＤ３、ＰＤ４´、容量素子ＣＡＰ、行選択トランジスタＴＤ１、ＴＤ２、増幅トランジスタＴＡ１、ＴＡ２、リセットトランジスタＴＲ１、ＴＲ２、読み出しトランジスタＴＥ１〜ＴＥ３、ＴＥ４´および切替トランジスタＴＣが設けられている。
画素Ｓ１〜Ｓ３、Ｓ４´には、フォトダイオードＰＤ１〜ＰＤ３、ＰＤ４´がそれぞれ含まれている。ここで、行選択トランジスタＴＤ１、増幅トランジスタＴＡ１、リセットトランジスタＴＲ１および切替トランジスタＴＣはフォトダイオードＰＤ１〜ＰＤ３にて共用されている。
行選択トランジスタＴＤ２、増幅トランジスタＴＡ２およびリセットトランジスタＴＲ２はフォトダイオードＰＤ４´に固有に設けられている。
読み出しトランジスタＴＥ１〜ＴＥ３、ＴＥ４´は、フォトダイオードＰＤ１〜ＰＤ３、ＰＤ´４ごとに設けられている。また、増幅トランジスタＴＡ１とリセットトランジスタＴＲ１と読み出しトランジスタＴＥ１〜ＴＥ３と切替トランジスタＴＣとの接続点には検出ノードとしてフローティングディフュージョンＦＤ１が形成されている。増幅トランジスタＴＡ２とリセットトランジスタＴＲ２と読み出しトランジスタＴＥ４´との接続点には検出ノードとしてフローティングディフュージョンＦＤ２が形成されている。
図１２において、１つのセルＰ´には、フォトダイオードＰＤ１〜ＰＤ３、ＰＤ４´、容量素子ＣＡＰ、行選択トランジスタＴＤ１、ＴＤ２、増幅トランジスタＴＡ１、ＴＡ２、リセットトランジスタＴＲ１、ＴＲ２、読み出しトランジスタＴＥ１〜ＴＥ３、ＴＥ４´および切替トランジスタＴＣが設けられている。
画素Ｓ１〜Ｓ３、Ｓ４´には、フォトダイオードＰＤ１〜ＰＤ３、ＰＤ４´がそれぞれ含まれている。ここで、行選択トランジスタＴＤ１、増幅トランジスタＴＡ１、リセットトランジスタＴＲ１および切替トランジスタＴＣはフォトダイオードＰＤ１〜ＰＤ３にて共用されている。
行選択トランジスタＴＤ２、増幅トランジスタＴＡ２およびリセットトランジスタＴＲ２はフォトダイオードＰＤ４´に固有に設けられている。
読み出しトランジスタＴＥ１〜ＴＥ３、ＴＥ４´は、フォトダイオードＰＤ１〜ＰＤ３、ＰＤ´４ごとに設けられている。また、増幅トランジスタＴＡ１とリセットトランジスタＴＲ１と読み出しトランジスタＴＥ１〜ＴＥ３と切替トランジスタＴＣとの接続点には検出ノードとしてフローティングディフュージョンＦＤ１が形成されている。増幅トランジスタＴＡ２とリセットトランジスタＴＲ２と読み出しトランジスタＴＥ４´との接続点には検出ノードとしてフローティングディフュージョンＦＤ２が形成されている。
そして、読み出しトランジスタＴＥ１のソースは、フォトダイオードＰＤ１に接続され、読み出しトランジスタＴＥ２のソースは、フォトダイオードＰＤ２に接続され、読み出しトランジスタＴＥ３のソースは、フォトダイオードＰＤ３に接続されている。読み出しトランジスタＴＥ４´のソースは、フォトダイオードＰＤ４´に接続されている。
リセットトランジスタＴＲ１のソースは、読み出しトランジスタＴＥ１〜ＴＥ３のドレインに接続され、リセットトランジスタＴＲ１および増幅トランジスタＴＡ１のドレインは、電源電位ＶＤＤに接続されている。
リセットトランジスタＴＲ２のソースは、読み出しトランジスタＴＥ４´のドレインに接続され、リセットトランジスタＴＲ２および増幅トランジスタＴＡ２のドレインは、電源電位ＶＤＤに接続されている。
行選択トランジスタＴＤ１のソースは、垂直信号線Ｖｌｉｎ１に接続され、行選択トランジスタＴＤ２のソースは、垂直信号線Ｖｌｉｎ２に接続されている。
増幅トランジスタＴＡ１のゲートは、読み出しトランジスタＴＥ１〜ＴＥ３のドレインに接続されている。増幅トランジスタＴＡ１のソースは、行選択トランジスタＴＤ１のドレインに接続されている。
増幅トランジスタＴＡ２のゲートは、読み出しトランジスタＴＥ４´のドレインに接続されている。増幅トランジスタＴＡ２のソースは行選択トランジスタＴＤ２のドレインに接続されている。
切替トランジスタＴＣのドレインはフローティングディフュージョンＦＤ１に接続されている。切替トランジスタＴＣのソースは容量素子ＣＡＰに接続されている。
各読み出しトランジスタＴＥ１〜ＴＥ３、ＴＥ４´のゲートには、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が印加される。リセットトランジスタＴＲ１のゲートには、リセット信号ＲＥＳＥＴ１が印加され、リセットトランジスタＴＲ２のゲートには、リセット信号ＲＥＳＥＴ２が印加される。行選択トランジスタＴＤ１のゲートには、行選択信号ＡＤＲ１が印加され、行選択トランジスタＴＤ２のゲートには、行選択信号ＡＤＲ２が印加される。切替トランジスタＴＣのゲートには、切替信号ＦＤＷが印加される。各フォトダイオードＰＤ１〜ＰＤ３から読み出された画素信号Ｖｓｉｇ１は、垂直信号線Ｖｌｉｎ１を介してカラム方向ＣＤに伝送され、フォトダイオードＰＤ４´から読み出された画素信号Ｖｓｉｇ２は、垂直信号線Ｖｌｉｎ２を介してカラム方向ＣＤに伝送される。
リセットトランジスタＴＲ１のソースは、読み出しトランジスタＴＥ１〜ＴＥ３のドレインに接続され、リセットトランジスタＴＲ１および増幅トランジスタＴＡ１のドレインは、電源電位ＶＤＤに接続されている。
リセットトランジスタＴＲ２のソースは、読み出しトランジスタＴＥ４´のドレインに接続され、リセットトランジスタＴＲ２および増幅トランジスタＴＡ２のドレインは、電源電位ＶＤＤに接続されている。
行選択トランジスタＴＤ１のソースは、垂直信号線Ｖｌｉｎ１に接続され、行選択トランジスタＴＤ２のソースは、垂直信号線Ｖｌｉｎ２に接続されている。
増幅トランジスタＴＡ１のゲートは、読み出しトランジスタＴＥ１〜ＴＥ３のドレインに接続されている。増幅トランジスタＴＡ１のソースは、行選択トランジスタＴＤ１のドレインに接続されている。
増幅トランジスタＴＡ２のゲートは、読み出しトランジスタＴＥ４´のドレインに接続されている。増幅トランジスタＴＡ２のソースは行選択トランジスタＴＤ２のドレインに接続されている。
切替トランジスタＴＣのドレインはフローティングディフュージョンＦＤ１に接続されている。切替トランジスタＴＣのソースは容量素子ＣＡＰに接続されている。
各読み出しトランジスタＴＥ１〜ＴＥ３、ＴＥ４´のゲートには、リード信号ＲＥＡＤ１〜ＲＥＡＤ４が印加される。リセットトランジスタＴＲ１のゲートには、リセット信号ＲＥＳＥＴ１が印加され、リセットトランジスタＴＲ２のゲートには、リセット信号ＲＥＳＥＴ２が印加される。行選択トランジスタＴＤ１のゲートには、行選択信号ＡＤＲ１が印加され、行選択トランジスタＴＤ２のゲートには、行選択信号ＡＤＲ２が印加される。切替トランジスタＴＣのゲートには、切替信号ＦＤＷが印加される。各フォトダイオードＰＤ１〜ＰＤ３から読み出された画素信号Ｖｓｉｇ１は、垂直信号線Ｖｌｉｎ１を介してカラム方向ＣＤに伝送され、フォトダイオードＰＤ４´から読み出された画素信号Ｖｓｉｇ２は、垂直信号線Ｖｌｉｎ２を介してカラム方向ＣＤに伝送される。
図１３は、図１０の画素アレイ部の４画素分のレイアウト例を示す平面図である。
図１３において、セルＰ１´〜Ｐ４´が２行２列に渡って正方状に配置されることでベイヤ配列ＨＰが構成されている。ここで、フォトダイオードＰＤ１〜ＰＤ３、容量素子ＣＡＰ、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲ、読み出しトランジスタＴＥ１〜ＴＥ３および切替トランジスタＴＣについては、図４と同様のレイアウトをとることができる。
フォトダイオードＰＤ４´は、図４のフォトダイオードＰＤ４よりも感度を小さくするため、図４のフォトダイオードＰＤ４よりも小さくすることができる。フォトダイオードＰＤ４´と分離されてフローティングディフュージョンＦＤ２が配置され、フォトダイオードＰＤ４´とフローティングディフュージョンＦＤ２との間に読み出しトランジスタＴＥ４´が配置されている。また、フォトダイオードＰＤ４´を小さくした時の空スペースに行選択トランジスタＴＤ２、増幅トランジスタＴＡ２およびリセットトランジスタＴＲ２を配置することができる。
図１３において、セルＰ１´〜Ｐ４´が２行２列に渡って正方状に配置されることでベイヤ配列ＨＰが構成されている。ここで、フォトダイオードＰＤ１〜ＰＤ３、容量素子ＣＡＰ、行選択トランジスタＴＤ、増幅トランジスタＴＡ、リセットトランジスタＴＲ、読み出しトランジスタＴＥ１〜ＴＥ３および切替トランジスタＴＣについては、図４と同様のレイアウトをとることができる。
フォトダイオードＰＤ４´は、図４のフォトダイオードＰＤ４よりも感度を小さくするため、図４のフォトダイオードＰＤ４よりも小さくすることができる。フォトダイオードＰＤ４´と分離されてフローティングディフュージョンＦＤ２が配置され、フォトダイオードＰＤ４´とフローティングディフュージョンＦＤ２との間に読み出しトランジスタＴＥ４´が配置されている。また、フォトダイオードＰＤ４´を小さくした時の空スペースに行選択トランジスタＴＤ２、増幅トランジスタＴＡ２およびリセットトランジスタＴＲ２を配置することができる。
図１４は、図１０の固体撮像装置の電荷蓄積時間の設定例を示すタイミングチャートである。
図１４において、道路および標識などの照明に発光ダイオードが用いられることがある。発光ダイオードの照明では、発光ダイオードの駆動方法によっては間欠光ＰＬが発生し、フリッカが発生することがある。間欠光ＰＬとは、一定の時間間隔で離散的に発光する光である。このフリッカ（光の点滅）による撮像画像のチラつきを防止するために、間欠光ＰＬの発光周期ＳＹ（間欠光ＰＬが点灯と消灯を繰り返す時に今回点灯してから次回点灯するまでの時間）と等しくなるように各フレームＦ１、Ｆ２ごとに画素Ｓ４´の電荷蓄積時間ＴＨ５を設定することができる。このように電荷蓄積時間ＴＨ５を設定することにより、各フレームＦ１、Ｆ２の電荷蓄積がどのタイミングで開始された場合においても、間欠光ＰＬの発光タイミングを外すことなく、常に点灯状態における撮像を実現することができる。
この時、間欠光ＰＬの発光周期ＳＹが長い場合は、それに伴って電荷蓄積時間ＴＨ５も長くなる。電荷蓄積時間ＴＨ５が長くなると、画素Ｓ４´に蓄積される電荷量も増大する。ここで、画素Ｓ４´を低感度化することにより、画素Ｓ４´に蓄積される電荷が飽和しにくくすることができる。このため、間欠光ＰＬによる照明下で画素Ｓ４´で撮像された画像がつぶれるのを防止することができる。
間欠光ＰＬの検出に画素Ｓ４´を使用せず、画素Ｓ１〜Ｓ３と同様に画素Ｓ４´を太陽光などの照明下での撮像に使用する場合には、感度調整部２２において、画素Ｓ１〜Ｓ３と画素Ｓ４´とで感度比が合うように、画素Ｓ４´の出力値のデジタルゲインを調整することができる。そして、画素Ｓ１〜Ｓ３の出力値と画素Ｓ４´の出力値とをデジタル的に加算することで各セルＰ１´〜Ｐ４´の感度を向上させることができる。
図１４において、道路および標識などの照明に発光ダイオードが用いられることがある。発光ダイオードの照明では、発光ダイオードの駆動方法によっては間欠光ＰＬが発生し、フリッカが発生することがある。間欠光ＰＬとは、一定の時間間隔で離散的に発光する光である。このフリッカ（光の点滅）による撮像画像のチラつきを防止するために、間欠光ＰＬの発光周期ＳＹ（間欠光ＰＬが点灯と消灯を繰り返す時に今回点灯してから次回点灯するまでの時間）と等しくなるように各フレームＦ１、Ｆ２ごとに画素Ｓ４´の電荷蓄積時間ＴＨ５を設定することができる。このように電荷蓄積時間ＴＨ５を設定することにより、各フレームＦ１、Ｆ２の電荷蓄積がどのタイミングで開始された場合においても、間欠光ＰＬの発光タイミングを外すことなく、常に点灯状態における撮像を実現することができる。
この時、間欠光ＰＬの発光周期ＳＹが長い場合は、それに伴って電荷蓄積時間ＴＨ５も長くなる。電荷蓄積時間ＴＨ５が長くなると、画素Ｓ４´に蓄積される電荷量も増大する。ここで、画素Ｓ４´を低感度化することにより、画素Ｓ４´に蓄積される電荷が飽和しにくくすることができる。このため、間欠光ＰＬによる照明下で画素Ｓ４´で撮像された画像がつぶれるのを防止することができる。
間欠光ＰＬの検出に画素Ｓ４´を使用せず、画素Ｓ１〜Ｓ３と同様に画素Ｓ４´を太陽光などの照明下での撮像に使用する場合には、感度調整部２２において、画素Ｓ１〜Ｓ３と画素Ｓ４´とで感度比が合うように、画素Ｓ４´の出力値のデジタルゲインを調整することができる。そして、画素Ｓ１〜Ｓ３の出力値と画素Ｓ４´の出力値とをデジタル的に加算することで各セルＰ１´〜Ｐ４´の感度を向上させることができる。
（第３実施形態）
図１５は、第３実施形態に係る固体撮像装置の１画素分の構成例を示す回路図である。
図１５の構成では、図１２の構成に結合トランジスタＴＰが追加されている。結合トランジスタＴＰは、フローティングディフュージョンＦＤ１、ＦＤ２間に接続されている。結合トランジスタＴＰのゲートには、切替信号ＦＤＷ´が印加される。
そして、図１４の間欠光ＰＬの検出に画素Ｓ４´を使用する場合には、結合トランジスタＴＰをオフすることができる。そして、画素Ｓ４´からの画素信号を個別に読み出すことで常に点灯状態における撮像を実現することができる。
一方、図１４の間欠光ＰＬの検出に画素Ｓ４´を使用しない場合には、結合トランジスタＴＰをオンすることができる。画素Ｓ１〜Ｓ３、Ｓ４´の電荷加算ビニングにて画素信号を垂直信号線Ｖｌｉｎ１を介して読み出すことにより、感度を向上させることが可能となる。この時、カラムＡＤＣ回路３´および水平走査回路４´を停止させることができ、省電力化を図ることができる。
図１５は、第３実施形態に係る固体撮像装置の１画素分の構成例を示す回路図である。
図１５の構成では、図１２の構成に結合トランジスタＴＰが追加されている。結合トランジスタＴＰは、フローティングディフュージョンＦＤ１、ＦＤ２間に接続されている。結合トランジスタＴＰのゲートには、切替信号ＦＤＷ´が印加される。
そして、図１４の間欠光ＰＬの検出に画素Ｓ４´を使用する場合には、結合トランジスタＴＰをオフすることができる。そして、画素Ｓ４´からの画素信号を個別に読み出すことで常に点灯状態における撮像を実現することができる。
一方、図１４の間欠光ＰＬの検出に画素Ｓ４´を使用しない場合には、結合トランジスタＴＰをオンすることができる。画素Ｓ１〜Ｓ３、Ｓ４´の電荷加算ビニングにて画素信号を垂直信号線Ｖｌｉｎ１を介して読み出すことにより、感度を向上させることが可能となる。この時、カラムＡＤＣ回路３´および水平走査回路４´を停止させることができ、省電力化を図ることができる。
（第４実施形態）
図１６は、第４実施形態に係る固体撮像装置が適用されるデジタルカメラの概略構成を示すブロック図である。
図１６において、デジタルカメラ５１は、カメラモジュール５２および後段処理部５３を有する。カメラモジュール５２は、撮像光学系５４および固体撮像装置５５を有する。後段処理部５３は、イメージシグナルプロセッサ（ＩＳＰ）５６、記憶部５７および表示部５８を有する。なお、図１の画像処理部Ｂ２はイメージシグナルプロセッサ５６に設けることができる。また、ＩＳＰ５６の少なくとも一部の構成は固体撮像装置５５とともに１チップ化するようにしてもよい。固体撮像装置５５は、図１または図１０の構成を用いることができる。図１または図１０の構成のうち画像処理部Ｂ２はＩＳＰ５６に設けるようにしてもよい。
図１６は、第４実施形態に係る固体撮像装置が適用されるデジタルカメラの概略構成を示すブロック図である。
図１６において、デジタルカメラ５１は、カメラモジュール５２および後段処理部５３を有する。カメラモジュール５２は、撮像光学系５４および固体撮像装置５５を有する。後段処理部５３は、イメージシグナルプロセッサ（ＩＳＰ）５６、記憶部５７および表示部５８を有する。なお、図１の画像処理部Ｂ２はイメージシグナルプロセッサ５６に設けることができる。また、ＩＳＰ５６の少なくとも一部の構成は固体撮像装置５５とともに１チップ化するようにしてもよい。固体撮像装置５５は、図１または図１０の構成を用いることができる。図１または図１０の構成のうち画像処理部Ｂ２はＩＳＰ５６に設けるようにしてもよい。
撮像光学系５４は、入射光ＬＩを取り込み、被写体像を結像させる。固体撮像装置５５は、被写体像を撮像する。ＩＳＰ５６は、固体撮像装置５５での撮像により得られた画像信号を信号処理する。記憶部５７は、ＩＳＰ５６での信号処理を経た画像を格納する。記憶部５７は、ユーザの操作等に応じて、表示部５８へ画像信号を出力する。表示部５８は、ＩＳＰ５６あるいは記憶部５７から入力される画像信号に応じて、画像を表示する。表示部５８は、例えば、液晶ディスプレイである。なお、カメラモジュール５２は、デジタルカメラ５１以外にも、例えばカメラ付き携帯端末またはスマートフォン等の電子機器に適用するようにしてもよい。
（第５実施形態）
図１７は、第５実施形態に係る固体撮像装置が適用されるカメラモジュールの概略構成を示す断面図である。
図１７において、レンズ２１で集光された入射光ＬＩは、メインミラー１０１、サブミラー１０２及びメカシャッタ１０６を経て撮像素子１０７へ進行する。カメラモジュール１００は、撮像素子１０７において被写体像を撮像する。撮像素子１０７は、図１または図１０のセンサ部Ｂ１、Ｂ１´を用いることができる。
サブミラー１０２で反射した光は、オートフォーカス（ＡＦ）センサ１０３へ進行する。カメラモジュール１００は、ＡＦセンサ１０３での検出結果を使用するフォーカス調整を行う。メインミラー１０１で反射した光は、レンズ１０４及びプリズム１０５を経てファインダー１０８へ進行する。
図１７は、第５実施形態に係る固体撮像装置が適用されるカメラモジュールの概略構成を示す断面図である。
図１７において、レンズ２１で集光された入射光ＬＩは、メインミラー１０１、サブミラー１０２及びメカシャッタ１０６を経て撮像素子１０７へ進行する。カメラモジュール１００は、撮像素子１０７において被写体像を撮像する。撮像素子１０７は、図１または図１０のセンサ部Ｂ１、Ｂ１´を用いることができる。
サブミラー１０２で反射した光は、オートフォーカス（ＡＦ）センサ１０３へ進行する。カメラモジュール１００は、ＡＦセンサ１０３での検出結果を使用するフォーカス調整を行う。メインミラー１０１で反射した光は、レンズ１０４及びプリズム１０５を経てファインダー１０８へ進行する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 画素アレイ部、２ 垂直走査回路、３ カラムＡＤＣ回路、４ 水平走査回路、５ タイミング制御回路、６ 垂直ＯＢ部、２１ デジタルクランプ部、２２ 感度調整部、２３、２５ 遅延素子、２４ キズ補正部、２６ 画像切り出し部、２７ 駆動モード設定部、２８ 自動露光制御部、２９ インターフェース部、Ｐ１〜Ｐ４ セル、Ｓ１〜Ｓ４ 画素、ＨＰ ベイヤ配列、Ｇｒ、Ｇｂ 緑色画素、Ｒ 赤色画素、Ｂ 青色画素
Claims (5)
- 互いに独立して読み出し可能な第１画素と第２画素とを含み、前記第１画素と前記第２画素とで第１浮遊拡散層が共有されるセルと、
前記セルに設けられた容量素子と、
前記セルにおける前記容量素子と前記第１浮遊拡散層との間に設けられたトランジスタと、
前記第１画素と前記第２画素とで感度が異なるように制御される場合に、前記第１画素と前記第２画素との感度比が合うように、前記第１画素の出力値と前記第２画素の出力値のゲインを調整する感度調整部と、
を備える固体撮像装置。 - 互いに独立して読み出し可能な第１画素と第２画素とを含み、前記第１画素と前記第２画素とで第１浮遊拡散層が共有されるセルと、
前記セルに設けられた容量素子と、
前記セルにおける前記容量素子と前記第１浮遊拡散層との間に設けられたトランジスタと、
を備え、
前記セルは、
前記第１画素と前記第２画素とに対して独立して読み出し可能な第３画素と、
前記第３画素に対して設けられた第２浮遊拡散層とを備え、
前記第３画素は、前記第１画素および前記第２画素よりも感度が小さい
固体撮像装置。 - 前記第１画素と前記第３画素との感度比が合い前記第２画素と前記第３画素との感度比が合うように、前記第１画素の出力値と前記第２画素の出力値と前記第３画素の出力値のゲインを調整する感度調整部を備える請求項２に記載の固体撮像装置。
- 前記セルが複数設けられた画素アレイ部と、
前記第１画素と前記第２画素とで別個に蓄積時間を制御可能なタイミング制御回路と、
前記セルからの出力値の分布に基づいて前記セルの駆動モードを設定する駆動モード設定部を備え、
前記駆動モードは、前記第１画素の出力値と前記第２画素の出力値との少なくともいずれか１つを選択したり、前記第１画素の蓄積時間および前記第２画素の蓄積時間を設定したり、前記トランジスタのオンとオフを切り替えたりする請求項１から３のいずれか１項に記載の固体撮像装置。 - 前記駆動モード設定部は、前記セルからの出力値の分布が上限値を超える場合は、前記第１画素の蓄積時間および前記第２画素の蓄積時間を最大値に設定するとともに、前記トランジスタをオンする請求項４に記載の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015179936A JP6514076B2 (ja) | 2015-09-11 | 2015-09-11 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015179936A JP6514076B2 (ja) | 2015-09-11 | 2015-09-11 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017055350A JP2017055350A (ja) | 2017-03-16 |
| JP6514076B2 true JP6514076B2 (ja) | 2019-05-15 |
Family
ID=58321607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015179936A Active JP6514076B2 (ja) | 2015-09-11 | 2015-09-11 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6514076B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11552122B2 (en) | 2019-11-05 | 2023-01-10 | Samsung Electronics Co., Ltd. | Image sensor and operating method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019229835A1 (ja) * | 2018-05-29 | 2019-12-05 | オリンパス株式会社 | 固体撮像装置および撮像システム |
| KR102294322B1 (ko) | 2018-09-12 | 2021-08-26 | 돌비 레버러토리즈 라이쎈싱 코오포레이션 | 시간적 디더링된 샘플링을 위한 cmos 센서 아키텍처 |
| JP2020188310A (ja) * | 2019-05-10 | 2020-11-19 | ソニーセミコンダクタソリューションズ株式会社 | 画像認識装置および画像認識方法 |
| WO2021187223A1 (ja) * | 2020-03-17 | 2021-09-23 | ソニーグループ株式会社 | イメージセンサおよびカメラ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010124418A (ja) * | 2008-11-21 | 2010-06-03 | Toshiba Corp | 固体撮像装置 |
| JP2012034350A (ja) * | 2010-07-07 | 2012-02-16 | Canon Inc | 固体撮像装置及び撮像システム |
| JP6024103B2 (ja) * | 2011-06-30 | 2016-11-09 | ソニー株式会社 | 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器 |
-
2015
- 2015-09-11 JP JP2015179936A patent/JP6514076B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11552122B2 (en) | 2019-11-05 | 2023-01-10 | Samsung Electronics Co., Ltd. | Image sensor and operating method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017055350A (ja) | 2017-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11575847B2 (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
| US10015426B2 (en) | Solid-state imaging element and driving method therefor, and electronic apparatus | |
| US9515105B2 (en) | Dual photodiode image pixels with preferential blooming path | |
| US9591244B2 (en) | Solid-state imaging device having plural hybrid pixels with dual storing function | |
| KR102577353B1 (ko) | 고체 촬상 소자 및 전자 기기 | |
| JP2021193814A (ja) | 撮像装置 | |
| KR20190069557A (ko) | 오버플로우 능력을 갖는 이미지 센서 픽셀 | |
| JP6514076B2 (ja) | 固体撮像装置 | |
| US20150358569A1 (en) | Solid-state imaging device | |
| KR101621158B1 (ko) | 고체 촬상 장치 | |
| CN105359505A (zh) | 固态摄像装置及其驱动方法、以及电子设备 | |
| WO2016047474A1 (ja) | 固体撮像装置、および電子装置 | |
| US9029972B2 (en) | Image sensors with in-pixel anti-blooming drains | |
| US20150163464A1 (en) | Solid-state imaging device | |
| JP2012227889A (ja) | 固体撮像装置 | |
| JP2017046020A (ja) | 固体撮像装置 | |
| JP2019057649A (ja) | 撮像素子、撮像装置および画像入力装置 | |
| JP2017208397A (ja) | 裏面照射型固体撮像素子及び撮影装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170901 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170913 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6514076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |