WO2015079944A1 - 固体撮像素子およびその製造方法、並びに電子機器 - Google Patents

固体撮像素子およびその製造方法、並びに電子機器 Download PDF

Info

Publication number
WO2015079944A1
WO2015079944A1 PCT/JP2014/080320 JP2014080320W WO2015079944A1 WO 2015079944 A1 WO2015079944 A1 WO 2015079944A1 JP 2014080320 W JP2014080320 W JP 2014080320W WO 2015079944 A1 WO2015079944 A1 WO 2015079944A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid
film
imaging device
state imaging
fixed charge
Prior art date
Application number
PCT/JP2014/080320
Other languages
English (en)
French (fr)
Inventor
到 押山
高橋　裕嗣
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/035,300 priority Critical patent/US10009564B2/en
Publication of WO2015079944A1 publication Critical patent/WO2015079944A1/ja
Priority to US15/995,203 priority patent/US10536659B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present disclosure relates to a solid-state imaging device, a manufacturing method thereof, and an electronic device, and more particularly, to a solid-state imaging device that enables control of the thickness of a depletion layer, a manufacturing method thereof, and an electronic device.
  • a photoelectric conversion device and a solid-state imaging device using a chalcopyrite compound semiconductor as a photoelectric conversion film have been proposed.
  • Patent Document 1 discloses a photoelectric conversion device having a structure in which holes photoelectrically converted by a chalcopyrite compound semiconductor are accumulated in a capacitor through a lower electrode, and excess electrons are released to the upper electrode.
  • Patent Document 2 discloses a solid-state imaging device having a structure in which photoelectrons photoelectrically converted by a chalcopyrite compound semiconductor are accumulated in a silicon substrate and surplus holes are released from the upper electrode.
  • the present disclosure has been made in view of such a situation, and makes it possible to control the thickness of the depletion layer.
  • the solid-state imaging device includes a pixel in which a photoelectric conversion film that photoelectrically converts incident light and a fixed charge film having a predetermined fixed charge are stacked on a semiconductor substrate.
  • a photoelectric conversion film that photoelectrically converts incident light is formed on a semiconductor substrate.
  • a fixed charge film having a predetermined fixed charge is formed thereon.
  • the electronic apparatus includes a solid-state imaging device having a pixel in which a photoelectric conversion film that photoelectrically converts incident light and a fixed charge film having a predetermined fixed charge are stacked on a semiconductor substrate.
  • a photoelectric conversion film that photoelectrically converts incident light and a fixed charge film having a predetermined fixed charge are stacked on a semiconductor substrate.
  • the solid-state imaging device and the electronic device may be independent devices or modules incorporated in other devices.
  • the thickness of the depletion layer can be controlled.
  • FIG. 1 shows a schematic configuration of a solid-state imaging device according to the present disclosure.
  • the solid-state imaging device 1 of FIG. 1 has a pixel array unit 3 in which pixels 2 are arranged in a two-dimensional array on a semiconductor substrate 12 using, for example, silicon (Si) as a semiconductor, and a peripheral circuit unit around it. Configured.
  • the peripheral circuit section includes a vertical drive circuit 4, a column signal processing circuit 5, a horizontal drive circuit 6, an output circuit 7, a control circuit 8, and the like.
  • the pixel 2 includes a photodiode as a photoelectric conversion element and a plurality of pixel transistors.
  • the plurality of pixel transistors include, for example, four MOS transistors that are a transfer transistor, a selection transistor, a reset transistor, and an amplification transistor.
  • the pixel 2 can have a shared pixel structure.
  • This pixel sharing structure includes a plurality of photodiodes, a plurality of transfer transistors, one shared floating diffusion (floating diffusion region), and one other shared pixel transistor. That is, in the shared pixel, a photodiode and a transfer transistor that constitute a plurality of unit pixels are configured by sharing each other pixel transistor.
  • the control circuit 8 receives an input clock and data for instructing an operation mode, and outputs data such as internal information of the solid-state imaging device 1. That is, the control circuit 8 generates a clock signal and a control signal that serve as a reference for operations of the vertical drive circuit 4, the column signal processing circuit 5, and the horizontal drive circuit 6 based on the vertical synchronization signal, the horizontal synchronization signal, and the master clock. To do. Then, the control circuit 8 outputs the generated clock signal and control signal to the vertical drive circuit 4, the column signal processing circuit 5, the horizontal drive circuit 6, and the like.
  • the vertical drive circuit 4 is configured by, for example, a shift register, selects the pixel drive wiring 10, supplies a pulse for driving the pixel 2 to the selected pixel drive wiring 10, and drives the pixels 2 in units of rows. That is, the vertical drive circuit 4 sequentially scans each pixel 2 of the pixel array unit 3 in the vertical direction in units of rows, and a pixel signal based on the signal charge generated according to the amount of received light in the photoelectric conversion unit of each pixel 2. Is supplied to the column signal processing circuit 5 through the vertical signal line 9.
  • the column signal processing circuit 5 is arranged for each column of the pixels 2 and performs signal processing such as noise removal on the signal output from the pixels 2 for one row for each pixel column.
  • the column signal processing circuit 5 performs signal processing such as CDS (Correlated Double Sampling) and AD conversion for removing fixed pattern noise unique to a pixel.
  • the horizontal drive circuit 6 is constituted by, for example, a shift register, and sequentially outputs horizontal scanning pulses to select each of the column signal processing circuits 5 in order, and the pixel signal is output from each of the column signal processing circuits 5 to the horizontal signal line. 11 to output.
  • the output circuit 7 performs signal processing on the signals sequentially supplied from each of the column signal processing circuits 5 through the horizontal signal line 11 and outputs the signals.
  • the output circuit 7 may only perform buffering, or may perform black level adjustment, column variation correction, various digital signal processing, and the like.
  • the input / output terminal 13 exchanges signals with the outside.
  • the solid-state imaging device 1 configured as described above is a CMOS image sensor called a column AD method in which column signal processing circuits 5 that perform CDS processing and AD conversion processing are arranged for each pixel column.
  • FIG. 2 is a schematic cross-sectional view of the pixel 2 according to the first embodiment.
  • an n-type semiconductor region 32 serving as a charge storage unit is formed for each pixel 2 in a p-type well region 31 of the semiconductor substrate 12.
  • a photoelectric conversion film 33 that photoelectrically converts incident light is formed on the upper surface, which is one surface of the semiconductor substrate 12.
  • the conductivity type of the photoelectric conversion film 33 is p-type, and the p-type photoelectric conversion film 33 and the n-type semiconductor region 32 constitute a photodiode (PD) with a pn junction, and the depletion as shown by the broken line in the figure.
  • Layer D is formed.
  • the photoelectric conversion film 33 is formed using, for example, CuInSe 2 which is a compound semiconductor having a chalcopyrite structure.
  • CuInSe 2 has a higher light absorption coefficient than other materials, particularly about two orders of magnitude higher than silicon single crystals. For this reason, CuInSe 2 is capable of forming a charge accumulation region in the semiconductor substrate 12 because visible light is completely absorbed by a thin film.
  • the photoelectric conversion film 33 may be a compound semiconductor having a chalcopyrite structure made of a mixed crystal of copper-aluminum-gallium-indium-sulfur-selenium, or a copper-aluminum-gallium-indium-zinc-sulfur-selenium-based compound semiconductor.
  • Other compound semiconductors having a chalcopyrite structure such as a compound semiconductor having a chalcopyrite structure made of a mixed crystal may be used.
  • a fixed charge film 34 having a negative fixed charge is formed on the upper surface of the photoelectric conversion film 33.
  • the fixed charge film 34 for example, an oxide film such as hafnium oxide, tantalum oxide, aluminum oxide, zirconium oxide, gadolinium oxide, titanium oxide, lanthanum oxide, or yttrium oxide can be used.
  • the fixed charge film 34 can be formed of an oxide film containing at least one of hafnium, aluminum, titanium, tantalum, lanthanum, yttrium, gadolinium, or zirconium. 2 shows an example in which the fixed charge film 34 is formed of one layer, the fixed charge film 34 may be formed by stacking two layers.
  • the film thickness of the fixed charge film 34 can be in the range of 10 nm to 100 nm, for example. Since an internal electric field can be applied between the photoelectric conversion film 33 and the fixed charge film 34, the thickness of the depletion layer D inside the photoelectric conversion film 33 can be controlled.
  • An insulating film 35 is formed on the upper surface of the fixed charge film 34.
  • a material of the insulating film 35 for example, silicon oxide, silicon nitride, or the like can be used.
  • the insulating film 35 can have a thickness in the range of 0 to 500 nm and can be omitted. For example, when the sensitivity is important, the insulating film 35 is not formed or is formed thin, and when the device characteristics (implicit characteristics, etc.) are important, the insulating film 35 is within a range of 0 to 500 nm. Can be formed thicker.
  • a color filter layer and an on-chip lens are laminated on the upper surface of the insulating film 35.
  • a red filter, a green filter, and a blue filter are arranged in a Bayer array in units of pixels.
  • the lower surface which is the other surface of the semiconductor substrate 12, includes a plurality of pixel transistors, a readout circuit that reads out the charges accumulated in the n-type semiconductor region 32, and a plurality of wiring layers and an interlayer insulating film therebetween.
  • a multilayer wiring layer is formed.
  • the p-type well region 31 of the semiconductor substrate 12 is connected to the ground (GND) of the multilayer wiring layer below it.
  • the solid-state imaging device 1 in which the pixels 2 are configured as described above is a back-illuminated MOS solid-state imaging device in which light is incident from the back side opposite to the front side of the semiconductor substrate 12 on which the pixel transistors are formed. is there.
  • FIG. 3 shows the flow of electrons and holes generated in the depletion layer D of the pixel 2
  • FIG. 4 shows a band diagram of a predetermined region in the pixel 2.
  • a band diagram of the three layers including the region where the depletion layer D is formed, the n-type semiconductor region 32, the photoelectric conversion film 33, and the fixed charge film 34 is shown as a graph 41 in FIG. Therefore, as shown in FIG. 3, the electrons generated in the depletion layer D are taken into the n-type semiconductor region 32 as signal charges, and the holes generated in the depletion layer D are fixed in the photoelectric conversion film 33. It is moved to the vicinity of the charge film 34.
  • the horizontal band diagram in the photoelectric conversion film 33 is inclined so that the energy increases toward the pixel boundary region above the p-type well region 31, as shown by the graph 42 in FIG. Therefore, as shown in FIG. 3, the holes moved to the vicinity of the fixed charge film 34 move in the horizontal direction toward the upper side of the p-type well region 31.
  • the band diagram of the three layers of the p-type well region 31, the photoelectric conversion film 33, and the fixed charge film 34 in the vicinity of the adjacent pixel boundary is shown as a graph 43 in FIG. Accordingly, the holes that have moved to the region above the p-type well region 31 of the photoelectric conversion film 33 move in the depth direction (downward) of the semiconductor substrate 12 as shown in FIG. It is discharged from the region 31 to the ground (GND).
  • GND ground
  • the pixel 2 has the structure of the n-type semiconductor region (silicon region) 32, the photoelectric conversion film 33, the fixed charge film 34, and the insulating film 35.
  • a fixed charge can be generated between the conversion film 33 and the fixed charge film 34 to apply an internal electric field.
  • the thickness of the depletion layer D inside the photoelectric conversion film 33 can be controlled without forming an electrode on the photoelectric conversion film 33.
  • FIG. 5 shows a schematic configuration cross-sectional view of a first modification of the first embodiment
  • FIG. 6 shows a schematic configuration cross-sectional view of a second modification of the first embodiment.
  • a light shielding film that prevents leakage of incident light from other adjacent pixels 2 on the insulating film 35 above the p-type well region 31 that becomes the boundary between adjacent pixels 2. 2 is different from the basic form of FIG.
  • the light shielding film 51 is formed only on the upper surface of the insulating film 35, whereas in the second modification shown in FIG.
  • the semiconductor substrate 12 also has a trench portion 51A dug in the depth direction.
  • the material of the light shielding film 51 may be any material that shields light, and for example, tungsten (W), aluminum (Al), copper (Cu), or the like can be used.
  • the electrons generated in the depletion layer D are taken into the n-type semiconductor region 32 as signal charges, as in the basic form of FIG.
  • the holes generated in the depletion layer D also move to the vicinity of the fixed charge film 34 in the same manner as the basic form of FIG. It is discharged to the ground (GND) through the region 31.
  • a negative bias may be applied to the light shielding film 51.
  • ⁇ Third and fourth modifications> 7 and 8 show examples in which a negative bias is applied to the light shielding film 51 of the first and second modified examples as the third and fourth modified examples of the first embodiment.
  • the depletion layer D When a negative bias is applied to the light shielding film 51, the depletion layer D is expanded toward the light shielding film 51 in the photoelectric conversion film 33, as shown in FIGS. As a result, holes generated in the depletion layer D move in the horizontal direction through the fixed charge film 34, move in the depth direction, and are discharged to the ground (GND) through the p-type well region 31.
  • GND ground
  • an electrode 52 is additionally formed.
  • a transparent conductive material such as indium tin oxide (ITO), zinc oxide, or indium zinc oxide is used. A negative bias is applied to the transparent electrode 52.
  • the structure of the fourth modification example shown in FIG. 8 is transparent on the insulating film 35 above the n-type semiconductor region 32 that is the charge storage portion of each pixel 2.
  • An electrode 52 is additionally formed. A negative bias is applied to the transparent electrode 52.
  • FIG. 11 shows a seventh modification of the first embodiment.
  • a transparent electrode 52 is formed instead of the light shielding film 51 having the structure of the fifth modification shown in FIG. 9, and a negative bias is applied to the transparent electrode 52. Is done.
  • the electrons generated in the depletion layer D are taken into the n-type semiconductor region 32 as signal charges, as in the basic form of FIG.
  • the holes generated in the depletion layer D move in the photoelectric conversion film 33 in the horizontal direction toward the upper part of the p-type well region 31, and then move in the depth direction (downward) to cause the p-type well region. It is discharged to ground (GND) via 31.
  • the thickness of the depletion layer D inside the photoelectric conversion film 33 is further controlled by applying an external electric field in addition to the internal electric field generated by the photoelectric conversion film 33 and the fixed charge film 34. be able to.
  • FIG. 12 is a schematic cross-sectional view of the pixel 2 according to the second embodiment.
  • an insulating film 61 is further formed between the photoelectric conversion film 33 and the fixed charge film 34 in the second embodiment in FIG.
  • the insulating film 61 may be formed of the same material as the insulating film 35 or may be formed of a different material.
  • the insulating film 61 between the photoelectric conversion film 33 and the fixed charge film 34, it is possible to effectively generate fixed charges as compared with the pixel structure of the first embodiment.
  • the amount of fixed charges can be adjusted by adjusting the film thickness and density of the insulating film 61, and the thickness of the depletion layer D inside the photoelectric conversion film 33 can be controlled.
  • the pixel 2 has a structure of an n-type semiconductor region (silicon region) 32 -photoelectric conversion film 33 -insulating film 61 -fixed charge film 34 -insulating film 35, and is fixed to the insulating film 61.
  • a fixed charge can be generated between the charge film 34 and an internal electric field can be applied.
  • the thickness of the depletion layer D inside the photoelectric conversion film 33 can be controlled without forming an electrode on the photoelectric conversion film 33.
  • the flow of electrons and holes generated in the depletion layer D is the same as that described with reference to FIG.
  • FIG. 13 is a schematic configuration cross-sectional view of a first modification of the second embodiment
  • FIG. 14 is a schematic configuration cross-sectional view of a second modification of the second embodiment.
  • a light shielding film 51 that prevents leakage of incident light from other adjacent pixels 2 on the insulating film 35 above the p-type well region 31 that becomes the boundary between adjacent pixels 2. Is different from the basic form of FIG.
  • the light shielding film 51 is formed only on the upper surface of the insulating film 35, whereas in the second modified example shown in FIG.
  • the semiconductor substrate 12 also has a trench portion 51A dug in the depth direction.
  • the material of the light shielding film 51 may be any material that shields light, and for example, tungsten (W), aluminum (Al), copper (Cu), or the like can be used.
  • the electrons generated in the depletion layer D are taken into the n-type semiconductor region 32 as signal charges, as in the basic form of FIG.
  • the holes generated in the depletion layer D also move to the vicinity of the fixed charge film 34 in the same manner as in the basic form of FIG. It is discharged from the region 31 to the ground (GND).
  • a negative bias may be applied to the light shielding film 51.
  • FIGS. 15 and 16 show examples in which a negative bias is applied to the light shielding film 51 of the first and second modified examples as the third and fourth modified examples of the second embodiment.
  • the depletion layer D When a negative bias is applied to the light shielding film 51, the depletion layer D is expanded toward the light shielding film 51 in the photoelectric conversion film 33 as shown in FIGS. 15 and 16. As a result, the holes generated in the depletion layer D move in the horizontal direction through the fixed charge film 34, then move in the depth direction, and are discharged from the p-type well region 31 to the ground (GND).
  • GND ground
  • the structure of the third modification example shown in FIG. 15 is transparent on the insulating film 35 above the n-type semiconductor region 32 that is the charge storage portion of each pixel 2.
  • An electrode 52 is additionally formed.
  • a transparent conductive material such as indium tin oxide (ITO), zinc oxide, or indium zinc oxide is used.
  • ITO indium tin oxide
  • zinc oxide zinc oxide
  • indium zinc oxide A negative bias is applied to the transparent electrode 52.
  • the structure of the fourth modification example shown in FIG. 16 is transparent on the insulating film 35 above the n-type semiconductor region 32 that is the charge storage portion of each pixel 2.
  • An electrode 52 is additionally formed. A negative bias is applied to the transparent electrode 52.
  • FIG. 19 shows a seventh modification of the second embodiment.
  • a transparent electrode 52 is formed instead of the light shielding film 51 having the structure of the fifth modification shown in FIG. 17, and a negative bias is applied to the transparent electrode 52. Is done.
  • the electrons generated in the depletion layer D are taken into the n-type semiconductor region 32 as signal charges, as in the basic mode of FIG.
  • the holes generated in the depletion layer D move in the photoelectric conversion film 33 in the horizontal direction toward the upper part of the p-type well region 31, and then move in the depth direction (downward) to cause the p-type well region. 31 is discharged to ground (GND).
  • the thickness of the depletion layer D inside the photoelectric conversion film 33 is further controlled by applying an external electric field in addition to the internal electric field generated by the insulating film 61 and the fixed charge film 34. Can do.
  • an n-type semiconductor region 32 serving as a charge storage portion is formed for each pixel 2 in the p-type well region 31 of the semiconductor substrate 12.
  • a readout circuit and a multilayer wiring layer are already formed on the surface side of the semiconductor substrate 12.
  • the photoelectric conversion film 33, the fixed charge film 34, and the insulating film 35 are formed on the upper surface on the back surface side of the semiconductor substrate 12 in which the n-type semiconductor region 32 is formed for each pixel 2. They are formed in that order.
  • a color filter layer and an on-chip lens are further formed on the insulating film 35.
  • the pixel structure of the basic form of the first embodiment of the pixel 2 can be formed as described above.
  • the insulating film 61 is formed after the photoelectric conversion film 33 is formed, and then the fixed charge film 34 is formed.
  • the technology of the present disclosure is not limited to application to a solid-state imaging device. That is, the technology of the present disclosure is an image capturing unit (photoelectric conversion unit) such as an imaging device such as a digital still camera or a video camera, a portable terminal device having an imaging function, a copying machine using a solid-state imaging device for an image reading unit ) Can be applied to all electronic devices using a solid-state imaging device.
  • the solid-state imaging device may be formed as a one-chip, or may be in a module shape having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together.
  • FIG. 21 is a block diagram illustrating a configuration example of an imaging apparatus as an electronic apparatus according to the present disclosure.
  • An imaging apparatus 100 in FIG. 21 includes an optical unit 101 including a lens group, a solid-state imaging device (imaging device) 102 in which the configuration of the solid-state imaging device 1 in FIG. 1 is adopted, and a DSP (Digital Signal) that is a camera signal processing circuit. Processor) circuit 103 is provided.
  • the imaging apparatus 100 also includes a frame memory 104, a display unit 105, a recording unit 106, an operation unit 107, and a power supply unit 108.
  • the DSP circuit 103, the frame memory 104, the display unit 105, the recording unit 106, the operation unit 107, and the power supply unit 108 are connected to each other via a bus line 109.
  • the optical unit 101 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 102.
  • the solid-state imaging device 102 converts the amount of incident light imaged on the imaging surface by the optical unit 101 into an electrical signal in units of pixels and outputs the electrical signal.
  • the solid-state image sensor 102 the solid-state image sensor 1 having the pixel structure of FIG. 2 or FIG. 12, that is, the fixed charge film 34 is formed without using the upper electrode, thereby generating a fixed charge and applying an internal electric field. It is possible to use a solid-state imaging device capable of
  • the display unit 105 includes a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the solid-state image sensor 102.
  • the recording unit 106 records a moving image or a still image captured by the solid-state imaging device 102 on a recording medium such as a hard disk or a semiconductor memory.
  • the operation unit 107 issues operation commands for various functions of the imaging apparatus 100 under the operation of the user.
  • the power supply unit 108 appropriately supplies various power sources serving as operation power sources for the DSP circuit 103, the frame memory 104, the display unit 105, the recording unit 106, and the operation unit 107 to these supply targets.
  • the solid-state image sensor 102 As described above, high sensitivity can be realized by adopting each pixel structure of the solid-state image sensor 1 described above as the solid-state image sensor 102. Accordingly, even in the imaging apparatus 100 such as a video camera, a digital still camera, or a camera module for a mobile device such as a mobile phone, it is possible to improve the image quality of the captured image.
  • the first conductivity type is p-type
  • the second conductivity type is n-type
  • electrons are signal charges
  • the first conductivity type can be an n-type
  • the second conductivity type can be a p-type
  • each of the semiconductor regions described above can be composed of semiconductor regions of opposite conductivity types.
  • the technology of the present disclosure is not limited to application to a solid-state imaging device that detects the distribution of the incident light amount of visible light and captures it as an image, but captures the distribution of the incident amount of infrared rays, X-rays, or particles as an image.
  • solid-state imaging devices physical quantity distribution detection devices
  • fingerprint detection sensors that detect the distribution of other physical quantities such as pressure and capacitance and image them as images in a broad sense Is possible.
  • a solid-state imaging device having a pixel in which a photoelectric conversion film for photoelectrically converting incident light and a fixed charge film having a predetermined fixed charge are stacked on a semiconductor substrate.
  • the solid-state imaging device according to (1) further including a charge accumulation unit that accumulates signal charges photoelectrically converted by the photoelectric conversion film under the photoelectric conversion film.
  • the charge accumulation unit is a semiconductor region of the semiconductor substrate.
  • the material of the photoelectric conversion film is a compound semiconductor having a chalcopyrite structure.
  • the solid-state imaging device according to any one of (1) to (12), wherein the pixel includes a light-shielding film that shields the incident light above the fixed charge film at a pixel boundary.
  • the light shielding film has a trench portion.
  • the pixel includes a transparent electrode above the charge storage portion of the semiconductor substrate and above the fixed charge film.
  • the pixel has a transparent electrode also on the fixed charge film on a pixel boundary.
  • a photoelectric conversion film that photoelectrically converts incident light is formed on a semiconductor substrate, and a fixed charge film having a predetermined fixed charge is formed on the photoelectric conversion film. Manufacturing method of imaging device.
  • An electronic apparatus comprising a solid-state imaging device having a pixel in which a photoelectric conversion film for photoelectrically converting incident light and a fixed charge film having a predetermined fixed charge are stacked on a semiconductor substrate.
  • 1 solid-state imaging device 2 pixels, 12 semiconductor substrate, 31 p-type well region, 32 n-type semiconductor region, 33 photoelectric conversion film, 34 fixed charge film, 35 insulating film, 51 light-shielding film, 51A trench part, 52 transparent electrode, 61 Insulating film, 100 imaging device, 102 solid-state imaging device

Abstract

　本開示は、空乏層の厚さを制御することができるようにする固体撮像素子およびその製造方法、並びに電子機器に関する。 固体撮像素子は、半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層された画素を有する。本開示の技術は、例えば、裏面照射型の固体撮像素子、デジタルスチルカメラやビデオカメラ等の撮像装置、撮像機能を有する携帯端末装置、画像取込部に固体撮像素子を用いる電子機器等に適用できる。

Description

固体撮像素子およびその製造方法、並びに電子機器
　本開示は、固体撮像素子およびその製造方法、並びに電子機器に関し、特に、空乏層の厚さを制御することができるようにする固体撮像素子およびその製造方法、並びに電子機器に関する。
　カルコパイライト系の化合物半導体を光電変換膜として用いた光電変換装置や固体撮像装置が提案されている。
　例えば、特許文献１には、カルコパイライト系の化合物半導体で光電変換した正孔を下部電極を介したキャパシタに蓄積し、上部電極に余剰電子を逃がす構造の光電変換装置が開示されている。
　また、特許文献２には、カルコパイライト系の化合物半導体で光電変換した光電子をシリコン基板に蓄積させ、上部電極から余剰正孔を逃がす構造の固体撮像装置が開示されている。
特開２００７－１２３７２１号公報 特開２０１２－００４４４３号公報
　しかし、特許文献１の構造では、フォトダイオードが空乏化できないため、リセットノイズが除去できない。特許文献２の構造では、フォトダイオードの空乏化は可能であるが、空乏層の厚さを制御することができない。
　本開示は、このような状況に鑑みてなされたものであり、空乏層の厚さを制御することができるようにするものである。
　本開示の第１の側面の固体撮像素子は、半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層された画素を有する。
　本開示の第２の側面の固体撮像素子の製造方法は、固体撮像素子の画素を形成する際に、半導体基板上に、入射光を光電変換する光電変換膜を形成し、前記光電変換膜の上に、所定の固定電荷を有する固定電荷膜を形成する。
　本開示の第３の側面の電子機器は、半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層された画素を有する固体撮像素子を備える。
　本開示の第１乃至第３の側面においては、画素において、半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層されている。
　固体撮像素子及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
　本開示の第１乃至第３の側面によれば、空乏層の厚さを制御することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本開示に係る固体撮像素子の概略構成を示す図である。 画素の第１の実施の形態の概略構成断面図である。 画素における電子と正孔の流れを説明する図である。 画素における電子と正孔の流れを説明する図である。 第１の実施の形態における第１の変形例の概略構成断面図である。 第１の実施の形態における第２の変形例の概略構成断面図である。 第１の実施の形態における第３の変形例の概略構成断面図である。 第１の実施の形態における第４の変形例の概略構成断面図である。 第１の実施の形態における第５の変形例の概略構成断面図である。 第１の実施の形態における第６の変形例の概略構成断面図である。 第１の実施の形態における第７の変形例の概略構成断面図である。 画素の第２の実施の形態の概略構成断面図である。 第１の実施の形態における第１の変形例の概略構成断面図である。 第１の実施の形態における第２の変形例の概略構成断面図である。 第１の実施の形態における第３の変形例の概略構成断面図である。 第１の実施の形態における第４の変形例の概略構成断面図である。 第１の実施の形態における第５の変形例の概略構成断面図である。 第１の実施の形態における第６の変形例の概略構成断面図である。 第１の実施の形態における第７の変形例の概略構成断面図である。 画素の第１の実施の形態の製造方法について説明する図である。 本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
　以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像素子の概略構成例
２．画素の第１の実施の形態（ｎ型半導体領域－光電変換膜－固定電荷膜－絶縁膜の構造例）
３．画素の第２の実施の形態（ｎ型半導体領域－光電変換膜－絶縁膜－固定電荷膜－絶縁膜の構造例）
４．製造方法
５．電子機器への適用例
＜１．固体撮像素子の概略構成例＞
　図１は、本開示に係る固体撮像素子の概略構成を示している。
　図１の固体撮像素子１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
　画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。
　また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
　制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像素子１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
　垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
　カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
　水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
　出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
　以上のように構成される固体撮像素子１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜２．画素の第１の実施の形態＞
　図２は、画素２の第１の実施の形態の概略構成断面図を示している。
　固体撮像素子１では、図２に示されるように、半導体基板１２のｐ型ウェル領域３１に、電荷蓄積部となるｎ型半導体領域３２が、画素２ごとに形成されている。
　半導体基板１２の一方の面である上面には、入射光を光電変換する光電変換膜３３が形成されている。光電変換膜３３の導電型はｐ型であり、ｐ型の光電変換膜３３とｎ型半導体領域３２とでｐｎ接合によるフォトダイオード（ＰＤ）が構成され、図中、破線で示されるような空乏層Dが形成される。
　光電変換膜３３は、例えば、カルコパイライト構造の化合物半導体であるＣｕＩｎＳｅ2を用いて形成される。ＣｕＩｎＳｅ2は、光吸収係数が他の材料よりも高く、特に、シリコン単結晶と比べて、約２桁高い。このため、ＣｕＩｎＳｅ2は、薄い膜で可視光が完全に吸収されるため、半導体基板１２内に電荷蓄積領域を形成することができる。
　また、光電変換膜３３は、例えば、銅－アルミニウム－ガリウム－インジウム－イオウ－セレン系の混晶からなるカルコパイライト構造の化合物半導体や、銅－アルミニウム－ガリウム－インジウム－亜鉛－イオウ－セレン系の混晶からなるカルコパイライト構造の化合物半導体など、その他のカルコパイライト構造の化合物半導体を用いてもよい。
　光電変換膜３３の上面には、負の固定電荷を有する固定電荷膜３４が形成されている。固定電荷膜３４には、例えば、酸化ハフニウム、酸化タンタル、酸化アルミニウム、酸化ジルコニウム、酸化ガドリニウム、酸化チタン、酸化ランタン、酸化イットリウムなどの酸化膜を用いることができる。換言すれば、固定電荷膜３４は、ハフニウム、アルミニウム、チタン、タンタル、ランタン、イットリウム、ガドリニウム、またはジルコニウムのいずれか少なくとも一つを含む酸化膜で形成することができる。また、図２の例では、固定電荷膜３４が１層で形成される例を示しているが、固定電荷膜３４は、２層を積層して形成してもよい。
　固定電荷膜３４の膜厚は、例えば、１０nm乃至１００nmの範囲内とすることができる。光電変換膜３３と固定電荷膜３４とで内部電界をかけることができるため、光電変換膜３３内部の空乏層Dの厚さを制御することができる。
　固定電荷膜３４の上面には、絶縁膜３５が形成されている。絶縁膜３５の材料には、例えば、酸化シリコン、窒化シリコンなどを用いることができる。なお、この絶縁膜３５は、０乃至５００nmの範囲の膜厚とすることができ、省略することも可能である。例えば、感度を重要視する場合には、絶縁膜３５を形成しないか、または、薄く形成し、デバイス特性（暗示特性など）を重要視する場合には、０乃至５００nmの範囲内で絶縁膜３５を厚めに形成することができる。
　また、図示が省略されているが、絶縁膜３５の上面には、カラーフィルタ層とオンチップレンズが、積層されて形成されている。カラーフィルタ層では、赤色フィルタ、緑色フィルタ、及び、青色フィルタが、例えば、画素単位にベイヤ配列で配置されている。
　一方、半導体基板１２の他方の面である下面には、複数の画素トランジスタを含み、ｎ型半導体領域３２に蓄積された電荷を読み出す読み出し回路や、複数の配線層とその間の層間絶縁膜とからなる多層配線層が形成されている。半導体基板１２のｐ型ウェル領域３１は、その下の多層配線層のグランド(GND)に接続されている。
　画素２が以上のように構成される固体撮像素子１は、画素トランジスタが形成される半導体基板１２の表面側とは反対の裏面側から光が入射される裏面照射型のMOS型固体撮像素子である。
＜バンド図＞
　図３及び図４を参照して、第１の実施の形態における画素２の電子と正孔の流れについて説明する。
　図３は、画素２の空乏層Dで生成された電子と正孔の流れを示しており、図４は、画素２内の所定領域のバンド図を示している。
　空乏層Dが形成される領域を含む、ｎ型半導体領域３２、光電変換膜３３、及び、固定電荷膜３４の３層のバンド図は、図４のグラフ４１のように示される。従って、空乏層Dで生成された電子は、図３に示されるように、信号電荷としてｎ型半導体領域３２に取り込まれ、空乏層Dで生成された正孔は、光電変換膜３３内の固定電荷膜３４近傍へ移動される。
　光電変換膜３３内の水平方向のバンド図は、図４のグラフ４２で示されるように、ｐ型ウェル領域３１上側の画素境界領域に向かってエネルギーが高くなるように傾斜されている。従って、図３に示されるように、固定電荷膜３４近傍へ移動された正孔は、ｐ型ウェル領域３１の上側に向かって水平方向に移動する。
　隣接する画素境界付近のｐ型ウェル領域３１、光電変換膜３３、及び、固定電荷膜３４の３層のバンド図は、図４のグラフ４３のように示される。従って、光電変換膜３３のｐ型ウェル領域３１上側の領域に移動してきた正孔は、図３に示されるように、半導体基板１２の深さ方向（下方向）に移動して、ｐ型ウェル領域３１からグランド(GND)に放出される。
　以上のように、画素２の第１の実施の形態では、画素２が、ｎ型半導体領域（シリコン領域）３２－光電変換膜３３－固定電荷膜３４－絶縁膜３５の構造を形成し、光電変換膜３３と固定電荷膜３４との間で固定電荷を生成させ、内部電界をかけることができる。これにより、光電変換膜３３の上側に電極を形成しなくても、光電変換膜３３内部の空乏層Dの厚さを制御することができる。
　以下、第１の実施の形態の変形例について説明する。
　なお、以下に説明する第１の実施の形態の変形例では、図２に示した第１の実施の形態の基本形態と対応する部分については同一の符号を付し、図２と異なる部分についてのみ説明する。また、図５以降の画素２の断面構成図では、図３と同様に、画素２の構造と合わせて、画素２内の電子及び正孔の流れも図示している。
＜第１及び第２の変形例＞
　図５は、第１の実施の形態における第１の変形例の概略構成断面図を示し、図６は、第１の実施の形態における第２の変形例の概略構成断面図を示している。
　第１及び第２の変形例では、隣接する画素２の境界となるｐ型ウェル領域３１の上方の絶縁膜３５上に、隣接する他の画素２からの入射光の漏れ込みを防止する遮光膜５１が形成されている点が、図２の基本形態と異なる。
　ただし、図５に示される第１の変形例では、遮光膜５１が絶縁膜３５の上面にのみ形成されているのに対して、図６に示される第２の変形例では、遮光膜５１が、半導体基板１２の深さ方向に掘り込まれたトレンチ部５１Aも有している。
　遮光膜５１の材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、又は、銅（Ｃｕ）などを用いることができる。
　第１及び第２の変形例では、空乏層Dで生成された電子は、図２の基本形態と同様に、信号電荷としてｎ型半導体領域３２に取り込まれる。一方、空乏層Dで生成された正孔も、図２の基本形態と同様に、固定電荷膜３４近傍へ移動し、そこから水平方向に移動した後、深さ方向に移動してｐ型ウェル領域３１を介してグランド(GND)に放出される。
　遮光膜５１には、負バイアスを印加してもよい。
＜第３及び第４の変形例＞
　図７及び図８は、第１の実施の形態の第３及び第４の変形例として、第１及び第２の変形例の遮光膜５１に負バイアスを印加した例を示している。
　遮光膜５１に負バイアスを印加した場合には、図７及び図８に示されるように、光電変換膜３３内において、空乏層Dが遮光膜５１側に拡大される。これにより、空乏層Dで生成された正孔は、固定電荷膜３４を水平方向に移動した後、深さ方向に移動してｐ型ウェル領域３１を介してグランド(GND)に放出される。
＜第５乃至第７の変形例＞
　図９及び図１０は、第１の実施の形態の第５及び第６の変形例を示している。
　図９に示される第５の変形例では、図７に示した第３の変形例の構造に対し、各画素２の電荷蓄積部であるｎ型半導体領域３２上方の絶縁膜３５上に、透明電極５２が追加形成されている。透明電極５２の材料には、インジウム錫オキサイド（ＩＴＯ）、酸化亜鉛、インジウム亜鉛オキサイドなどの透明な導電材料が用いられる。透明電極５２には、負バイアスが印加される。
　図１０に示される第６の変形例では、図８に示した第４の変形例の構造に対し、各画素２の電荷蓄積部であるｎ型半導体領域３２上方の絶縁膜３５上に、透明電極５２が追加形成されている。透明電極５２には、負バイアスが印加される。
　図１１は、第１の実施の形態の第７の変形例を示している。
　図１１に示される第７の変形例では、図９に示した第５の変形例の構造の遮光膜５１に代えて、透明電極５２が形成されており、透明電極５２には負バイアスが印加される。
　第５乃至第７の変形例においても、空乏層Dで生成された電子は、図２の基本形態と同様に、信号電荷としてｎ型半導体領域３２に取り込まれる。一方、空乏層Dで生成された正孔は、光電変換膜３３内をｐ型ウェル領域３１上部に向かって水平方向に移動した後、深さ方向（下方向）に移動してｐ型ウェル領域３１を介してグランド(GND)に放出される。
　第３乃至第７の変形例では、光電変換膜３３と固定電荷膜３４による内部電界に加えて、外部電界をかけることで、さらに、光電変換膜３３内部の空乏層Dの厚さを制御することができる。
＜３．画素の第２の実施の形態＞
　図１２は、画素２の第２の実施の形態の概略構成断面図を示している。
　第２の実施の形態の説明では、図２の第１の実施の形態の基本形態と対応する部分については同一の符号を付し、図２と異なる部分についてのみ説明する。また、図１２以降の画素２の断面構成図では、図３と同様に、画素２の構造と合わせて、画素２内の電子及び正孔の流れも図示している。
　図１２の第２の実施の形態では、光電変換膜３３と固定電荷膜３４の間に、絶縁膜６１がさらに形成されている点が、第１の実施の形態と異なる。絶縁膜６１は、絶縁膜３５と同じ材料で形成してもよいし、異なる材料で形成してもよい。
　光電変換膜３３と固定電荷膜３４の間に絶縁膜６１を形成することにより、第１の実施の形態の画素構造と比較して、効果的に固定電荷を生成することができる。また、絶縁膜６１の膜厚や密度を調整することにより固定電荷の量を調整することができ、光電変換膜３３内部の空乏層Dの厚さを制御することができる。
　第２の実施の形態では、画素２が、ｎ型半導体領域（シリコン領域）３２－光電変換膜３３－絶縁膜６１－固定電荷膜３４－絶縁膜３５の構造を形成し、絶縁膜６１と固定電荷膜３４との間で固定電荷を生成させ、内部電界をかけることができる。これにより、光電変換膜３３の上側に電極を形成しなくても、光電変換膜３３内部の空乏層Dの厚さを制御することができる。空乏層Dで発生した電子と正孔の流れは、図３を参照して説明した流れと同様である。
　以下、第２の実施の形態の変形例について説明する。
　なお、以下に説明する第２の実施の形態の変形例では、図１２に示した第２の実施の形態の基本形態と対応する部分については同一の符号を付し、図１２と異なる部分についてのみ説明する。
＜第１及び第２の変形例＞
　図１３は、第２の実施の形態における第１の変形例の概略構成断面図を示し、図１４は、第２の実施の形態における第２の変形例の概略構成断面図を示している。
　第１及び第２の変形例では、隣接する画素２の境界となるｐ型ウェル領域３１上方の絶縁膜３５上に、隣接する他の画素２からの入射光の漏れ込みを防止する遮光膜５１が形成されている点が、図１２の基本形態と異なる。
　ただし、図１３に示される第１の変形例では、遮光膜５１が絶縁膜３５の上面にのみ形成されているのに対して、図１４に示される第２の変形例では、遮光膜５１が、半導体基板１２の深さ方向に掘り込まれたトレンチ部５１Aも有している。
　遮光膜５１の材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、又は、銅（Ｃｕ）などを用いることができる。
　第１及び第２の変形例では、空乏層Dで生成された電子は、図１２の基本形態と同様に、信号電荷としてｎ型半導体領域３２に取り込まれる。一方、空乏層Dで生成された正孔も、図１２の基本形態と同様に、固定電荷膜３４近傍へ移動し、そこから水平方向に移動した後、深さ方向に移動してｐ型ウェル領域３１からグランド(GND)に放出される。
　遮光膜５１には、負バイアスを印加してもよい。
＜第３及び第４の変形例＞
　図１５及び図１６は、第２の実施の形態の第３及び第４の変形例として、第１及び第２の変形例の遮光膜５１に負バイアスを印加した例を示している。
　遮光膜５１に負バイアスを印加した場合には、図１５及び図１６に示されるように、光電変換膜３３内において、空乏層Dが遮光膜５１側に拡大される。これにより、空乏層Dで生成された正孔は、固定電荷膜３４を水平方向に移動した後、深さ方向に移動してｐ型ウェル領域３１からグランド(GND)に放出される。
＜第５乃至第７の変形例＞
　図１７及び図１８は、第２の実施の形態の第５及び第６の変形例を示している。
　図１７に示される第５の変形例では、図１５に示した第３の変形例の構造に対し、各画素２の電荷蓄積部であるｎ型半導体領域３２上方の絶縁膜３５上に、透明電極５２が追加形成されている。透明電極５２の材料には、インジウム錫オキサイド（ＩＴＯ）、酸化亜鉛、インジウム亜鉛オキサイドなどの透明な導電材料が用いられる。透明電極５２には、負バイアスが印加される。
　図１８に示される第６の変形例では、図１６に示した第４の変形例の構造に対し、各画素２の電荷蓄積部であるｎ型半導体領域３２上方の絶縁膜３５上に、透明電極５２が追加形成されている。透明電極５２には、負バイアスが印加される。
　図１９は、第２の実施の形態の第７の変形例を示している。
　図１９に示される第７の変形例では、図１７に示した第５の変形例の構造の遮光膜５１に代えて、透明電極５２が形成されており、透明電極５２には負バイアスが印加される。
　第５乃至第７の変形例においても、空乏層Dで生成された電子は、図１２の基本形態と同様に、信号電荷としてｎ型半導体領域３２に取り込まれる。一方、空乏層Dで生成された正孔は、光電変換膜３３内をｐ型ウェル領域３１上部に向かって水平方向に移動した後、深さ方向（下方向）に移動してｐ型ウェル領域３１からグランド(GND)に放出される。
　第３乃至第７の変形例では、絶縁膜６１と固定電荷膜３４による内部電界に加えて、外部電界をかけることで、さらに、光電変換膜３３内部の空乏層Dの厚さを制御することができる。
＜４．製造方法＞
　図２０を参照して、図２に示した画素２の第１の実施の形態の基本形態の製造方法について説明する。
　初めに、半導体基板１２のｐ型ウェル領域３１に、電荷蓄積部となるｎ型半導体領域３２が、画素２ごとに形成される。なお、図示は省略されているが、この時点で、半導体基板１２の表面側には、読み出し回路や多層配線層が既に形成されている。
　次に、ｎ型半導体領域３２が画素２ごとに形成された半導体基板１２の裏面側上面に、図２０に示されるように、光電変換膜３３、固定電荷膜３４、及び、絶縁膜３５が、その順番で形成される。
　その後、絶縁膜３５上に、カラーフィルタ層やオンチップレンズが、さらに形成される。
　画素２の第１の実施の形態の基本形態の画素構造は、以上のようにして形成することができる。
　画素２の第２の実施の形態の基本形態の製造方法は、光電変換膜３３を形成した後に絶縁膜６１を形成してから、固定電荷膜３４を形成すればよい。
＜５．電子機器への適用例＞
　本開示の技術は、固体撮像素子への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
　図２１は、本開示に係る電子機器としての、撮像装置の構成例を示すブロック図である。
　図２１の撮像装置１００は、レンズ群などからなる光学部１０１、図１の固体撮像素子１の構成が採用される固体撮像素子（撮像デバイス）１０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路１０３を備える。また、撮像装置１００は、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８も備える。DSP回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７および電源部１０８は、バスライン１０９を介して相互に接続されている。
　光学部１０１は、被写体からの入射光（像光）を取り込んで固体撮像素子１０２の撮像面上に結像する。固体撮像素子１０２は、光学部１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子１０２として、図２や図１２の画素構造を有する固体撮像素子１、即ち、上部電極を用いずに固定電荷膜３４を形成することで固定電荷を生成させ、内部電界をかけることができる固体撮像素子を用いることができる。
　表示部１０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子１０２で撮像された動画または静止画を表示する。記録部１０６は、固体撮像素子１０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
　操作部１０７は、ユーザによる操作の下に、撮像装置１００が持つ様々な機能について操作指令を発する。電源部１０８は、DSP回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６および操作部１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　上述したように、固体撮像素子１０２として、上述した固体撮像素子１の各画素構造を採用することで、高感度を実現することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置１００においても、撮像画像の高画質化を図ることができる。
　上述した例では、第１導電型をｐ型、第２導電型をｎ型として、電子を信号電荷とした固体撮像素子について説明したが、本開示の技術は正孔を信号電荷とする固体撮像素子にも適用することができる。すなわち、第１導電型をｎ型とし、第２導電型をｐ型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
　また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
　本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
　例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本開示は以下のような構成も取ることができる。
（１）
　半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層された画素を有する
　固体撮像素子。
（２）
　前記光電変換膜の下に、前記光電変換膜により光電変換された信号電荷を蓄積する電荷蓄積部を有する
　前記（１）に記載の固体撮像素子。
（３）
　前記電荷蓄積部は、前記半導体基板の半導体領域である
　前記（２）に記載の固体撮像素子。
（４）
　前記固定電荷膜の上に、絶縁膜が形成されている
　前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（５）
　前記絶縁膜の膜厚は、５００nm以下の所定の厚みである
　前記（４）に記載の固体撮像素子。
（６）
　前記光電変換膜と前記固定電荷膜との間に、絶縁膜が形成されている
　前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）
　前記固定電荷膜は１層で形成されている
　前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（８）
　前記固定電荷膜は２層で形成されている
　前記（１）乃至（６）のいずれかに記載の固体撮像素子。
（９）
　前記固定電荷膜の膜厚は、１０nm乃至１００nmの範囲内の所定の厚みである
　前記（１）乃至（８）のいずれかに記載の固体撮像素子。
（１０）
　前記固定電荷膜の材料には、ハフニウム、アルミニウム、チタン、タンタル、ランタン、イットリウム、ガドリニウム、または、ジルコニウムのいずれか一つが少なくとも含まれる
　前記（１）乃至（９）のいずれかに記載の固体撮像素子。
（１１）
　前記光電変換膜の材料は、カルコパイライト構造の化合物半導体である
　前記（１）乃至（１０）のいずれかに記載の固体撮像素子。
（１２）
　前記入射光が前記半導体基板の裏面側から入射される裏面照射型である
　前記（１）乃至（１１）のいずれかに記載の固体撮像素子。
（１３）
　前記画素は、画素境界の前記固定電荷膜の上側に、前記入射光を遮光する遮光膜を有する
　前記（１）乃至（１２）のいずれかに記載の固体撮像素子。
（１４）
　前記遮光膜は、トレンチ部を有する
　前記（１３）に記載の固体撮像素子。
（１５）
　前記画素は、前記半導体基板の電荷蓄積部の上方であって、前記固定電荷膜の上側に、透明電極を有する
　前記（１）乃至（１４）のいずれかに記載の固体撮像素子。
（１６）
　前記画素は、画素境界の前記固定電荷膜の上側にも、透明電極を有する
　前記（１５）に記載の固体撮像素子。
（１７）
　固体撮像素子の画素を形成する際に、半導体基板上に、入射光を光電変換する光電変換膜を形成し、前記光電変換膜の上に、所定の固定電荷を有する固定電荷膜を形成する
　固体撮像素子の製造方法。
（１８）
　半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層された画素を有する固体撮像素子
　を備える電子機器。
　１　固体撮像素子，　２　画素，　１２　半導体基板，　３１　ｐ型ウェル領域，　３２　ｎ型半導体領域，　３３　光電変換膜，　３４　固定電荷膜，　３５　絶縁膜，　５１　遮光膜，　５１A　トレンチ部，　５２　透明電極，　６１　絶縁膜，　１００　撮像装置，　１０２　固体撮像素子

Claims (18)

  1. 　半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層された画素を有する
    　固体撮像素子。
  2. 　前記光電変換膜の下に、前記光電変換膜により光電変換された信号電荷を蓄積する電荷蓄積部を有する
    　請求項１に記載の固体撮像素子。
  3. 　前記電荷蓄積部は、前記半導体基板の半導体領域である
    　請求項２に記載の固体撮像素子。
  4. 　前記固定電荷膜の上に、絶縁膜が形成されている
    　請求項１に記載の固体撮像素子。
  5. 　前記絶縁膜の膜厚は、５００nm以下の所定の厚みである
    　請求項４に記載の固体撮像素子。
  6. 　前記光電変換膜と前記固定電荷膜との間に、絶縁膜が形成されている
    　請求項１に記載の固体撮像素子。
  7. 　前記固定電荷膜は１層で形成されている
    　請求項１に記載の固体撮像素子。
  8. 　前記固定電荷膜は２層で形成されている
    　請求項１に記載の固体撮像素子。
  9. 　前記固定電荷膜の膜厚は、１０nm乃至１００nmの範囲内の所定の厚みである
    　請求項１に記載の固体撮像素子。
  10. 　前記固定電荷膜の材料には、ハフニウム、アルミニウム、チタン、タンタル、ランタン、イットリウム、ガドリニウム、または、ジルコニウムのいずれか一つが少なくとも含まれる
    　請求項１に記載の固体撮像素子。
  11. 　前記光電変換膜の材料は、カルコパイライト構造の化合物半導体である
    　請求項１に記載の固体撮像素子。
  12. 　前記入射光が前記半導体基板の裏面側から入射される裏面照射型である
    　請求項１に記載の固体撮像素子。
  13. 　前記画素は、画素境界の前記固定電荷膜の上側に、前記入射光を遮光する遮光膜を有する
    　請求項１に記載の固体撮像素子。
  14. 　前記遮光膜は、トレンチ部を有する
    　請求項１３に記載の固体撮像素子。
  15. 　前記画素は、前記半導体基板の電荷蓄積部の上方であって、前記固定電荷膜の上側に、透明電極を有する
    　請求項１に記載の固体撮像素子。
  16. 　前記画素は、画素境界の前記固定電荷膜の上側にも、透明電極を有する
    　請求項１５に記載の固体撮像素子。
  17. 　固体撮像素子の画素を形成する際に、半導体基板上に、入射光を光電変換する光電変換膜を形成し、前記光電変換膜の上に、所定の固定電荷を有する固定電荷膜を形成する
    　固体撮像素子の製造方法。
  18. 　半導体基板上に、入射光を光電変換する光電変換膜と、所定の固定電荷を有する固定電荷膜が積層された画素を有する固体撮像素子
    　を備える電子機器。
PCT/JP2014/080320 2013-11-29 2014-11-17 固体撮像素子およびその製造方法、並びに電子機器 WO2015079944A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/035,300 US10009564B2 (en) 2013-11-29 2014-11-17 Solid-state image capturing element, manufacturing method therefor, and electronic device
US15/995,203 US10536659B2 (en) 2013-11-29 2018-06-01 Solid-state image capturing element, manufacturing method therefor, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013247107 2013-11-29
JP2013-247107 2013-11-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US15/035,300 A-371-Of-International US10009564B2 (en) 2013-11-29 2014-11-17 Solid-state image capturing element, manufacturing method therefor, and electronic device
US15/995,203 Continuation US10536659B2 (en) 2013-11-29 2018-06-01 Solid-state image capturing element, manufacturing method therefor, and electronic device

Publications (1)

Publication Number Publication Date
WO2015079944A1 true WO2015079944A1 (ja) 2015-06-04

Family

ID=53198890

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/080320 WO2015079944A1 (ja) 2013-11-29 2014-11-17 固体撮像素子およびその製造方法、並びに電子機器

Country Status (3)

Country Link
US (2) US10009564B2 (ja)
TW (2) TWI753351B (ja)
WO (1) WO2015079944A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017122537A1 (ja) * 2016-01-13 2017-07-20 ソニー株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
JP2017126738A (ja) * 2016-01-13 2017-07-20 ソニー株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
JPWO2017159362A1 (ja) * 2016-03-15 2019-01-17 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2020017339A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
WO2022270110A1 (ja) * 2021-06-25 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
TWI834685B (zh) 2018-07-18 2024-03-11 日商索尼半導體解決方案公司 受光元件及測距模組

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054149A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
KR102553314B1 (ko) 2018-08-29 2023-07-10 삼성전자주식회사 이미지 센서

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294176A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像装置およびカメラ
JP2008294175A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像装置およびカメラ
JP2008306154A (ja) * 2007-05-07 2008-12-18 Sony Corp 固体撮像装置とその製造方法および撮像装置
WO2011055475A1 (ja) * 2009-11-05 2011-05-12 パナソニック株式会社 固体撮像装置
JP2011159848A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 固体撮像装置およびその製造方法
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2012178457A (ja) * 2011-02-25 2012-09-13 Sony Corp 固体撮像装置、および、その製造方法、電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237415A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd 固体撮像装置
JP2007123721A (ja) 2005-10-31 2007-05-17 Rohm Co Ltd 光電変換装置の製造方法および光電変換装置
US8658887B2 (en) * 2006-11-20 2014-02-25 Kaneka Corporation Substrate provided with transparent conductive film for photoelectric conversion device, method for manufacturing the substrate, and photoelectric conversion device using the substrate
TWI479887B (zh) 2007-05-24 2015-04-01 Sony Corp 背向照明固態成像裝置及照相機
KR101531055B1 (ko) * 2007-10-11 2015-06-23 소니 주식회사 촬상 장치, 고체 촬상 장치, 및 그 제조방법
US20120217498A1 (en) * 2009-09-01 2012-08-30 Rohm Co., Ltd. Photoelectric converter and method for manufacturing the same
JP5050063B2 (ja) * 2010-01-20 2012-10-17 株式会社東芝 固体撮像装置
JP5585232B2 (ja) 2010-06-18 2014-09-10 ソニー株式会社 固体撮像装置、電子機器
US8816462B2 (en) * 2012-10-25 2014-08-26 Omnivision Technologies, Inc. Negatively charged layer to reduce image memory effect

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008306154A (ja) * 2007-05-07 2008-12-18 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP2008294176A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像装置およびカメラ
JP2008294175A (ja) * 2007-05-24 2008-12-04 Sony Corp 固体撮像装置およびカメラ
WO2011055475A1 (ja) * 2009-11-05 2011-05-12 パナソニック株式会社 固体撮像装置
JP2011159848A (ja) * 2010-02-02 2011-08-18 Toshiba Corp 固体撮像装置およびその製造方法
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2012156310A (ja) * 2011-01-26 2012-08-16 Sony Corp 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2012178457A (ja) * 2011-02-25 2012-09-13 Sony Corp 固体撮像装置、および、その製造方法、電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017122537A1 (ja) * 2016-01-13 2017-07-20 ソニー株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
JP2017126738A (ja) * 2016-01-13 2017-07-20 ソニー株式会社 受光素子、受光素子の製造方法、撮像素子および電子機器
CN108475688A (zh) * 2016-01-13 2018-08-31 索尼公司 受光元件、受光元件的制造方法、成像元件以及电子设备
EP3404715A4 (en) * 2016-01-13 2019-05-29 Sony Corporation LIGHT RECEIVING ELEMENT, METHOD FOR MANUFACTURING LIGHT RECEIVING ELEMENT, IMAGE CAPTURE ELEMENT, AND ELECTRONIC DEVICE
US10580821B2 (en) 2016-01-13 2020-03-03 Sony Corporation Light-receiving element, manufacturing method of the same, imaging device, and electronic apparatus
CN108475688B (zh) * 2016-01-13 2023-09-19 索尼公司 受光元件、受光元件的制造方法、成像元件以及电子设备
JPWO2017159362A1 (ja) * 2016-03-15 2019-01-17 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
WO2020017339A1 (ja) * 2018-07-18 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 受光素子および測距モジュール
US11670664B2 (en) 2018-07-18 2023-06-06 Sony Semiconductor Solutions Corporation Light-receiving element and distance measurement module using indirect time of flight
TWI834685B (zh) 2018-07-18 2024-03-11 日商索尼半導體解決方案公司 受光元件及測距模組
WO2022270110A1 (ja) * 2021-06-25 2022-12-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器

Also Published As

Publication number Publication date
US20160269668A1 (en) 2016-09-15
TW202018930A (zh) 2020-05-16
TWI753351B (zh) 2022-01-21
US20180288352A1 (en) 2018-10-04
US10536659B2 (en) 2020-01-14
TW201523854A (zh) 2015-06-16
US10009564B2 (en) 2018-06-26
TWI709235B (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20240056695A1 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
US10536659B2 (en) Solid-state image capturing element, manufacturing method therefor, and electronic device
JP6024103B2 (ja) 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
KR101129128B1 (ko) 후면 조사 이미지 센서를 위한 회로 및 광센서 오버랩
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2017130728A1 (ja) 固体撮像装置および電子機器
JP2015053411A (ja) 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2016127264A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2015050331A (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP7354315B2 (ja) 固体撮像素子及び電子機器
WO2018100998A1 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
WO2016104177A1 (ja) 固体撮像素子およびその製造方法、並びに電子機器
JP2015088691A (ja) 固体撮像装置およびその製造方法、並びに電子機器
US8872087B2 (en) Imaging device, driving method and electronic apparatus with electric potential applied outside exposure period
US10340298B2 (en) Semiconductor device having negative fixed charge, positive fixed charge and electronic apparatus capable of reducing a leaking current of a PN junction region
JP2011166170A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2011166171A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14866124

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15035300

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 14866124

Country of ref document: EP

Kind code of ref document: A1