WO2018100998A1 - 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置 - Google Patents

固体撮像素子、固体撮像素子の製造方法、及び、撮像装置 Download PDF

Info

Publication number
WO2018100998A1
WO2018100998A1 PCT/JP2017/040359 JP2017040359W WO2018100998A1 WO 2018100998 A1 WO2018100998 A1 WO 2018100998A1 JP 2017040359 W JP2017040359 W JP 2017040359W WO 2018100998 A1 WO2018100998 A1 WO 2018100998A1
Authority
WO
WIPO (PCT)
Prior art keywords
charge holding
unit
semiconductor substrate
solid
imaging device
Prior art date
Application number
PCT/JP2017/040359
Other languages
English (en)
French (fr)
Inventor
伸一 荒川
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201780072855.7A priority Critical patent/CN109997229B/zh
Priority to US16/462,334 priority patent/US10777594B2/en
Priority to KR1020197010244A priority patent/KR102476411B1/ko
Priority to JP2018553742A priority patent/JP6967530B2/ja
Publication of WO2018100998A1 publication Critical patent/WO2018100998A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Definitions

  • the present technology relates to a solid-state imaging device, a method for manufacturing a solid-state imaging device, and an imaging apparatus.
  • Solid-state imaging devices are roughly classified into CCD (Charge Coupled Device) image sensors and CMOS (Complementary Metal-Oxide-Semiconductor) image sensors.
  • CCD Charge Coupled Device
  • CMOS Complementary Metal-Oxide-Semiconductor
  • the shutter system of the CMOS image sensor includes a mechanical shutter system and an electronic shutter system. 2. Description of the Related Art In recent years, an electronic shutter system is mainly used for a CMOS image sensor mounted on a mobile device such as a camera-equipped mobile phone that has been widely used in order to reduce the size of the device.
  • ⁇ Electronic shutter methods include rolling shutter method and global shutter method, depending on the exposure method.
  • the rolling shutter system is a system in which signals are sequentially read out line by line, and the so-called “konjac phenomenon” occurs due to the readout time difference that occurs between the lines in one frame because the signals are read out line by line.
  • the global shutter system since the entire frame is exposed and read out at the same time, the image is not distorted even if a fast-moving object is photographed.
  • CMOS image sensor In the global shutter type CMOS image sensor, in order to realize the simultaneous storage in each pixel, a charge holding element (capacitor) is provided for each pixel, and the charges generated in the photoelectric conversion element are transferred to the charge holding element all at once. By holding, global shutter photography is possible. However, if light leaks into the charge holding element that is holding the charge, optical noise is generated and there is a concern that the image quality may deteriorate.
  • Patent Documents 1 and 2 disclose a technique for realizing a global shutter system in a back-illuminated CMOS image sensor and suppressing the above-described optical noise.
  • a light shielding metal that covers the charge holding element from the light incident side is provided, and the light shielding metal extends along a region between the charge holding element and the photoelectric conversion unit. It has become.
  • the present technology has been made in view of the above-described problems, and aims to reduce optical noise and improve image quality in a global shutter back-illuminated CMOS image sensor.
  • One aspect of the present technology includes a semiconductor substrate, a photoelectric conversion unit that photoelectrically converts incident light from the back surface of the semiconductor substrate, a charge holding unit that temporarily holds charges generated by the photoelectric conversion unit, A first penetrating light shielding film that penetrates the front and back surfaces of the semiconductor substrate and partitions the photoelectric conversion unit and the charge holding unit; and is formed of a semiconductor material outside the surface of the semiconductor substrate and straddles the first penetrating light shielding film.
  • a first bypass unit that connects the photoelectric conversion unit and the charge holding unit, and a control unit that controls charge transfer from the photoelectric conversion unit to the charge holding unit via the first bypass unit,
  • the front end portion of the first through-shielding light-shielding film is formed in the thickness direction of the semiconductor substrate to be approximately the same as the front end of the charge holding portion or longer in the front side direction than the front end of the charge holding portion. It is a solid-state image sensor.
  • Another aspect of the present technology includes: a step of forming a photoelectric conversion unit that photoelectrically converts incident light from the back surface on a semiconductor substrate; and a charge holding unit that temporarily holds charges generated by the photoelectric conversion unit.
  • a step of forming, a step of forming a first through light-shielding film that penetrates the front and back of the semiconductor substrate and partitions the photoelectric conversion unit and the charge holding unit, and a semiconductor material formed on the outer surface of the semiconductor substrate A step of forming a first bypass unit that connects the photoelectric conversion unit and the charge holding unit across the first penetrating light-shielding film, and the photoelectric conversion unit via the first bypass unit to the charge holding unit.
  • a control electrode for controlling the charge transfer of the first through-shielding film, and a front end of the first through-shielding film in a thickness direction of the semiconductor substrate and a front end of the charge holding unit Forming a control electrode for controlling the charge transfer of the first through-shielding film, and a front end of the first through-shielding film in a thickness direction of the semiconductor substrate and a front end of the charge holding unit The same or a table of the charge holding portions It is formed long in the front direction than the end, a method of manufacturing a solid-state imaging device.
  • an imaging device including a solid-state imaging device and a signal processing circuit that processes a signal from the solid-state imaging device
  • the solid-state imaging device including a semiconductor substrate, A photoelectric conversion unit that photoelectrically converts incident light from the back surface of the semiconductor substrate; a charge holding unit that temporarily holds charges generated by the photoelectric conversion unit; and the photoelectric conversion unit that penetrates the front and back of the semiconductor substrate; A first penetrating light-shielding film that partitions the charge-holding part; a first penetrating light-shielding film that is formed of a semiconductor material outside the surface of the semiconductor substrate and that connects the photoelectric conversion part and the charge-holding part across the first penetrating light-shielding film.
  • the front end of the first penetrating light shielding film includes In the thickness direction of the semiconductor substrate It is formed long in the front direction than the front end of the front end and the same level or the charge retaining portion of the charge holding unit, an image pickup device.
  • the solid-state imaging device described above includes various modes such as being implemented in another device or implemented together with another method. Moreover, this technique is realizable also as an imaging device provided with the said solid-state image sensor, and the manufacturing method of the solid-state image sensor mentioned above.
  • optical noise can be reduced and image quality can be improved in a global shutter type backside illuminated CMOS image sensor.
  • effects described in the present specification are merely examples and are not limited, and may have additional effects.
  • FIG. 4 is a diagram illustrating a cross-sectional configuration example of a pixel in the AA cross section of FIG. 3.
  • FIG. 4 is a diagram illustrating a specific example of the shape of a bypass portion along the AA cross section of FIG. 3.
  • FIG. 12 is a diagram illustrating a cross-sectional configuration example of a pixel in the AA cross section of FIG. 11. It is a figure which shows the figure which shows the planar structural example of the pixel which concerns on 3rd Embodiment.
  • FIG. 12 is a diagram illustrating a cross-sectional configuration example of a pixel in the AA cross section of FIG. 11. It is a figure which shows the figure which shows the planar structural example of the pixel which concerns on 3rd Embodiment.
  • FIG. 14 is a diagram illustrating a cross-sectional configuration example of a pixel in the AA cross section of FIG. 13. It is a figure which shows the planar structural example of the pixel which concerns on 4th Embodiment.
  • FIG. 16 is a diagram showing a cross-sectional configuration example of a pixel in the AA cross section of FIG. 15. It is a figure which shows the planar structural example of the pixel which concerns on 5th Embodiment.
  • FIG. 18 is a diagram illustrating a cross-sectional configuration example of a pixel in the AA cross section of FIG. 17.
  • FIG. 10 is a diagram illustrating a cross-sectional configuration example of a pixel according to a sixth embodiment in a cross section corresponding to a cross section along AA in FIG. 3.
  • FIG. 21 is a diagram showing a cross-sectional configuration example of a pixel in the AA cross section of FIG. 20. It is a block diagram which shows the structure of an imaging device.
  • FIG. 1 is a diagram illustrating a schematic configuration of a solid-state imaging device 100 according to the present embodiment.
  • the solid-state imaging device 100 is a CMOS type solid-state imaging device, and includes a pixel array unit 121, a vertical driving unit 122, a column processing unit 123, a horizontal driving unit 125, an output unit 127, and a driving control unit 124.
  • the pixel array unit 121 includes a plurality of pixels 10 arranged in an array, and the pixels 10 are connected to the vertical driving unit 122 via a plurality of horizontal signal lines HSLn corresponding to the number of rows of the pixels 10. Are connected to the column processing unit 123 via a plurality of vertical signal lines VSLm corresponding to the number of columns of the pixels 10. That is, the plurality of pixels 10 included in the pixel array unit 121 are respectively arranged at points where the horizontal signal lines HSLn and the vertical signal lines VSLm intersect.
  • the vertical driving unit 122 generates a driving signal (transfer signal, selection signal, reset signal, etc.) for driving each pixel 10 for each row of the plurality of pixels 10 included in the pixel array unit 121, and the horizontal signal line HSLn. To supply sequentially.
  • a driving signal transfer signal, selection signal, reset signal, etc.
  • the column processing unit 123 extracts a signal level of the pixel signal by performing a CDS (Correlated Double Sampling) process on the pixel signal output from each pixel 10 through the vertical signal line VSLm. Then, pixel data corresponding to the amount of light received by the pixel 10 is acquired.
  • CDS Correlated Double Sampling
  • the horizontal driving unit 125 outputs a driving signal for causing the column processing unit 123 to output pixel data acquired from each pixel 10 for each column of the plurality of pixels 10 included in the pixel array unit 121. Supply sequentially.
  • the pixel data is supplied from the column processing unit 123 to the output unit 127 at a timing according to the drive signal of the horizontal driving unit 125, and the output unit 127 amplifies the pixel data, for example, to the subsequent image processing circuit. Output.
  • the heel drive control unit 124 controls the drive of each block inside the solid-state imaging device 100.
  • the drive control unit 124 generates a clock signal according to the drive cycle of each block and supplies the clock signal to each block.
  • FIG. 2 is a circuit diagram illustrating a configuration example of the pixel 10.
  • the pixel 10 includes a PD 11, a first transfer transistor 12, a second transfer transistor 13, a charge holding unit 14, a floating diffusion (FD) 15, an amplification transistor 16, a selection transistor 17, and a reset transistor. 18 is configured.
  • the first transfer transistor 12, the second transfer transistor 13, the charge holding unit 14, the amplification transistor 16, the selection transistor 17, and the reset transistor 18 may be collectively referred to as a pixel transistor.
  • PD11 receives the light irradiated to the pixel 10, and produces
  • the first transfer transistor 12 is driven according to the transfer signal supplied from the vertical drive unit 122, and when the first transfer transistor 12 is turned on, the charge accumulated in the PD 11 is transferred to the charge holding unit 14.
  • the second transfer transistor 13 is driven according to the transfer signal supplied from the vertical drive unit 122, and when the second transfer transistor 13 is turned on, the charge accumulated in the charge holding unit 14 is transferred to the FD 15.
  • the soot charge holding unit 14 is a capacitor that accumulates charges transferred from the PD 11 via the first transfer transistor 12.
  • the FD 15 is a floating diffusion region having a predetermined capacitance formed at a connection point between the second transfer transistor 13 and the gate electrode as the control electrode of the amplification transistor 16.
  • the FD 15 holds charge through the second transfer transistor 13. The charges transferred from the unit 14 are accumulated.
  • the amplifying transistor 16 is connected to the power supply VDD, and outputs a pixel signal at a level corresponding to the charge accumulated in the FD 15.
  • the selection transistor 17 is driven according to the selection signal supplied from the vertical driving unit 122.
  • the selection transistor 17 is turned on, the pixel signal output from the amplification transistor 16 can be read to the vertical signal line VSLm via the selection transistor 17. It becomes a state.
  • the reset transistor 18 is driven according to a reset signal supplied from the vertical drive unit 122.
  • the reset transistor 18 is turned on, the charge accumulated in the FD 15 is discharged to the power supply VDD through the reset transistor 18, and the FD 15 is Reset.
  • the global shutter method is adopted, and charges can be transferred from the PD 11 to the charge holding unit 14 simultaneously for all the pixels 10. 10 exposure timings can be made the same. Thereby, it is possible to avoid the occurrence of distortion in the image.
  • FIG. 3 is a diagram showing a planar configuration example of the pixel 10
  • FIG. 4 is a diagram showing a sectional configuration example of the pixel 10 in the AA section of FIG.
  • the pixel 10 has a backside illumination type configuration.
  • the PD 11 as a photoelectric conversion unit that photoelectrically converts incident light from the back surface of the semiconductor substrate 20, the charge holding unit 14 that temporarily holds charges generated by the PD 11, and the FD 15 are planar.
  • a region where the PD 11 of the semiconductor substrate 20 is formed may be referred to as a PD region, and a region where the charge holding portion 14 is formed in the semiconductor substrate 20 may be referred to as a charge holding region.
  • the pixel 10 has a configuration in which a wiring layer 21, a semiconductor substrate 20, a light shielding layer 22, a planarizing layer 23, a color filter layer 24, and an on-chip lens 25 are laminated in order from the lower side of FIG.
  • the color filter layer 24 may be formed directly on the semiconductor substrate 20 or the light shielding layer 22 without providing the planarizing layer 23.
  • the solid-state imaging device 100 has a so-called back-illuminated CMOS image sensor structure in which incident light is irradiated to a back surface 20R opposite to the front surface 20F on which the wiring layer 21 of the semiconductor substrate 20 is laminated.
  • a plurality of wirings 21a for reading out charges from the PD 11 of the semiconductor substrate 20 are embedded in the interlayer insulating film 21b.
  • a substrate support (not shown) is provided below the wiring layer 21.
  • a gate electrode 32 constituting the first transfer transistor 12 is disposed on the semiconductor substrate 20 via an insulating oxide film (not shown). By applying a predetermined voltage to the gate electrode 32, the charge accumulated in the PD 11 is transferred to the charge holding unit 14.
  • the semiconductor substrate 20 is formed with an N-type region constituting the PD 11 and an N-type region constituting the charge holding portion 14.
  • the N-type region that constitutes the PD 11 and the N-type region that constitutes the charge holding unit 14 are formed at positions near the surface 20F of the semiconductor substrate 20.
  • a surface pinning layer of a P-type region may be provided on the back side of the PD 11 and the charge holding unit 14 and on the front side of the charge holding unit 14.
  • an inter-pixel separation region 34 that separates the pixel 10 from other adjacent pixels 10 is formed so as to surround the outer periphery of the pixel 10.
  • the light shielding layer 22 is formed in a state in which a back surface light shielding film 35 formed of a light shielding material is embedded in a high dielectric constant material film 36.
  • the back surface light-shielding film 35 is formed of a material such as tungsten (W), aluminum (Al), or copper (Cu), and is connected to GND (not shown).
  • the high dielectric constant material film 36 is formed of a material such as silicon dioxide (SiO 2 ), hafnium oxide (HfO 2 ), tantalum pentoxide (Ta 2 O 5 ), and zirconium dioxide (ZrO 2 ).
  • a penetrating light shielding film 37 as a first penetrating light shielding film is provided between the PD 11 of the pixel 10 and the charge holding unit 14.
  • the through light shielding film 37 is formed by forming a high dielectric constant material film on the entire inner surface of the through hole formed in the semiconductor substrate 20 and filling the material with light shielding properties therein.
  • the high dielectric constant material film and the light shielding material are the same as those of the back surface light shielding film 35 described above.
  • the penetrating light shielding film 37 is formed so as to penetrate the front and back of the semiconductor substrate 20, and has a structure that partitions between the PD 11 and the charge holding unit 14.
  • the front side end of the penetrating light-shielding film 37 is formed in the thickness direction of the semiconductor substrate 20 to be approximately the same as the front side end of the charge holding unit 14 or longer in the front side direction than the front side end of the charge holding unit 14. .
  • incident light from the back surface 20 ⁇ / b> R side of the semiconductor substrate 20 to the PD 11 is not obliquely incident on the charge holding unit 14.
  • At least a part of the charge holding portion 14 is located on the opposite side of the PD 11 across the through light shielding film 37, and the formation range of the PD 11 and the charge holding portion 14 in the direction in which the through light shielding film 37 extends. At least part of the formation range overlaps.
  • the connection length between the PD 11 and the charge holding portion 14 can be made as short as possible.
  • a penetrating light shielding film 39 is provided in the inter-pixel separation region 34 between the pixel 10 and another adjacent pixel.
  • the structure and material of the penetrating light shielding film 39 are the same as those of the penetrating light shielding film 37 described above.
  • the penetrating light shielding film 39 is formed to penetrate the front and back of the semiconductor substrate 20 and partitions the pixel 10 from other pixels. As a result, incident light incident on the PD 11 of the pixel 10 from the rear surface 20R side of the semiconductor substrate 20 does not enter the other adjacent pixels 10 obliquely.
  • the light shielding layer 22 is provided with a back surface light shielding film 35 that covers the back surface side of the charge holding portion 14.
  • the back surface light shielding film 35 is formed along the back surface 20R on the back surface 20R side of the semiconductor substrate 20 where the charge holding portion 14 is provided, and the PD 11 side edge of the back surface light shielding film 35 is the back surface of the through light shielding film 37.
  • the other edge of the back light shielding film 35 is connected to the back side edge of the penetrating light shielding film 39. That is, except for the side facing the front surface 20 ⁇ / b> F of the semiconductor substrate 20, the charge holding unit 14 is in a state of being optically blocked by the back surface light shielding film 35 and the through light shielding films 37 and 39.
  • the high dielectric constant material film is provided so as to thinly enclose the through light shielding films 37 and 39 formed in the semiconductor substrate 20, and the high dielectric constant material film is also provided between the back light shielding film 35 and the semiconductor substrate 20. These high dielectric constant material films are continuously formed with the high dielectric constant films that cover the outer sides of the through light shielding films 37 and 39.
  • the bypass unit 38 connects between the PD 11 and the charge holding unit 14 outside the surface 20F of the semiconductor substrate 20.
  • the bypass portion 38 is formed of a semiconductor material to which an N-type impurity is added, and is formed so as to straddle the surface 20F of the semiconductor substrate 20 at a portion where the penetrating light shielding film 37 is provided.
  • As a semiconductor material constituting the bypass portion 38 SiGe, InGaAs or the like can be used in addition to silicon.
  • the bypass portion 38 is formed at a position / range including the formation ranges of the penetrating light shielding film 37, the PD 11, and the charge holding portion 14.
  • the bypass portion 38 has a P-type region 38b (see FIG.
  • the P-type region 38b has an N-type impurity to which an N-type impurity is added. It functions as a channel region between the region 38a (see FIG. 5) and the gate electrode 32, and serves as a charge transfer path for transferring charges from the PD 11 to the charge holding unit 14.
  • FIG. 5 is a diagram showing a specific example of the shape of the bypass portion 38 along the AA cross section.
  • the bypass portion 38 has a tapered side surface extending in a direction substantially orthogonal to the surface 20F of the semiconductor substrate 20, and has a trapezoidal cross section with the long side facing the semiconductor substrate 20 side.
  • the basic shape of the bypass portion 38 is the same as that of the specific example shown in FIG. 5A, but the surface 20F of the semiconductor substrate 20 has a dent on both sides of the bypass portion 38. It has a wrenching shape.
  • the basic shape of the bypass portion 38 is the same as that in the specific example shown in FIG. 5A, but the corner on the short side of the trapezoidal cross section of the bypass portion 38 is removed. It has a different shape. If the corners are obtuse as shown in these specific examples, electric field concentration is avoided and transfer efficiency is improved.
  • a gate electrode 32 is formed as a control unit for controlling charge transfer from the PD 11 to the charge holding unit 14 via the bypass unit 38.
  • the gate electrode 32 may be a polysilicon gate, a metal gate using a high-k insulating film, or the like.
  • the gate electrode 32 is formed along the front side and the side surface of the bypass portion 38, and is provided at a position and shape straddling the penetrating light shielding film 37.
  • a memory gate 40 is provided on the surface 20F of the semiconductor substrate 20 corresponding to the charge holding unit 14.
  • the potential of the charge holding unit 14 changes and the charge transfer efficiency from the PD 11 to the charge holding unit 14 is improved. This makes it possible to suppress noise and afterimage during charge transfer.
  • the solid-state imaging device 100 configured as described above can suppress the leakage of light to the charge holding unit 14 and can reduce noise components during transfer, and has significantly better characteristics than the conventional structure. Can be obtained.
  • FIG. 6 to 10 are diagrams illustrating a flow according to an example of a method for manufacturing the solid-state imaging device 100.
  • FIG. 6 to 10 are diagrams illustrating a flow according to an example of a method for manufacturing the solid-state imaging device 100.
  • the resist R is patterned by a lithography technique on a portion where the bypass portion 38 of the surface 20F of the semiconductor substrate 20 is provided (FIG. 6A), and the surface 20F of the semiconductor substrate 20 not covered with the resist R is dried.
  • Excavation is performed uniformly by etching (FIG. 6B).
  • the excavation depth only needs to secure a necessary thickness for the bypass portion 38. Specifically, the range of 50 to 300 nm is exemplified.
  • the resist R is peeled and removed. Thereby, the bypass part 38 on the protrusion left on the surface 20F of the semiconductor substrate 20 in the form of a bank is formed.
  • the trenching shape shown in FIG. 5B is formed by locally deepening the processing end depending on processing conditions when this dry etching is applied. Note that plasma damage due to dry etching can be recovered by performing high-temperature heat treatment at 1000 ° C. or higher after processing.
  • ion implantation is performed for the bypass unit 38, the PD 11, and the charge holding unit 14 (FIG. 6C). Ion implantation is performed so that the bypass unit 38, the PD 11, and the charge holding unit 14 are of the first conductivity type (N + type in this embodiment). Although not shown, necessary ion implantation is also performed on the pixel transistor.
  • a second conductive type (P + type in this embodiment) pinning layer is formed by ion implantation. Charges may be prevented from flowing out on the front surface 20F and the back surface 20R of the substrate 20.
  • an insulating oxide film is laminated on the surface 20F of the semiconductor substrate 20 (not shown), a gate electrode of the pixel transistor is formed at a predetermined position thereon, and a plurality of wirings 21a and interlayers of the wiring layer 21 are formed thereon. Insulating films 21b are sequentially stacked (FIG. 7D). Thereafter, although not shown, a substrate support material (support substrate, etc.) is bonded to the front surface side of the wiring layer 21, the entire surface is turned upside down, and the semiconductor substrate 20 is polished and ground from the back surface 20 R side to the back side of the PD 11. The substrate 20 may be thinned. Note that the substrate support material may be formed with a logic circuit, a memory element, or the like. In this case, a through electrode penetrating from the semiconductor substrate 20 to the substrate support material is formed, and a predetermined wiring 21a of the wiring layer 21 is formed. Are electrically connected to a logic circuit, a memory element, and the like.
  • a resist R is patterned on the back surface 20R of the semiconductor substrate 20 by a lithography technique (FIG. 7E), and through holes H that penetrate the semiconductor substrate 20 from the back surface 20R side to the front surface 20F side by dry etching are formed. It forms (FIG.7 (f)).
  • the resist R is peeled off.
  • a high dielectric constant material is deposited on the inner surface H1 of the through hole H and the flat portion 20a of the back surface 20R of the semiconductor substrate 20 (FIG. 8G).
  • the high dielectric constant material for example, a single film of oxide film (SiO 2 ), hafnium oxide (HfOx), tantalum oxide (TaOx), zirconium oxide (ZrOx), or a laminated film thereof can be applied. Thereafter, the through hole H is filled with a metal material to form the through light shielding films 37 and 39, and the back surface light shielding film 35 is formed by laminating the metal material on the flat portion 20a of the back surface 20R of the semiconductor substrate 20. (FIG. 8 (h)).
  • the metal material for example, a single film of tungsten (W), aluminum (Al), copper (Cu), titanium (Ti), titanium nitride (TiN), tungsten nitride (WN), or a laminated film thereof is applied. Is possible.
  • a resist R is patterned on the back surface light shielding film 35 by a lithography technique, and necessary portions of the back surface light shielding film 35 are removed by dry etching to form openings (FIG. 8 (i)).
  • an opening is formed at a site corresponding to the PD region of the PD 11.
  • the planarizing layer 23 is formed by, for example, forming a thermoplastic resin film on the backside light-shielding film 35 by a spin coating method and then performing a thermosetting process.
  • the color filter layer 24 is formed by applying a coating solution containing a color material such as a pigment or a dye and a photosensitive resin by a coating method such as a spin coating method, and the coating film is formed by a lithography technique. It is formed by pattern processing.
  • the on-chip lens 25 is formed, for example, by forming a positive photoresist film on the color filter layer 24 and then processing it.
  • the solid-state imaging device 100 according to the first embodiment having a global shutter function can be created.
  • the bypass portion 38 is formed by lithography and dry etching, but the bypass portion 38 can also be formed by an epitaxial vapor deposition method.
  • 10A to 10C are views for explaining a manufacturing method in the case where the bypass portion 38 is formed by an epitaxial vapor deposition method.
  • the insulating film F is formed on the surface 20F of the semiconductor substrate 20, and the resist R in which the portion where the bypass portion 38 of the insulating film F is provided is patterned by the lithography technique and is not covered with the resist R.
  • the insulating film F is excavated and removed by dry etching to open (FIG. 10A).
  • SiO and SiN are generally used for the insulating film F, but the insulating film F is not limited as long as the selectivity can be secured at the time of film formation by the epitaxial vapor deposition method.
  • the natural oxide film on the surface 20F of the semiconductor substrate 20 is removed by wet treatment or hydrogen reduction, and a semiconductor material such as silicon is epitaxially formed (FIG.
  • Si epitaxial film formation is performed using a Si—H—Cl-based gas, and the growth rate and shape can be controlled by adjusting the H / Cl ratio.
  • the facet shape shown in FIG. 5C described above when this epitaxial vapor deposition method is applied, a plurality of Si surfaces appear depending on processing conditions, and facets are formed.
  • the bypass portion 38 is formed at a predetermined position on the surface 20F of the semiconductor substrate 20 (FIG. 10C).
  • a bypass portion 38 is formed on the surface 20 ⁇ / b> F of the semiconductor substrate 20 as a protruding portion that is stacked and formed in a banking pattern by selective epitaxial growth.
  • the solid-state imaging device 200 according to the present embodiment has the same configuration as that of the solid-state imaging device 100 described above, except that the positional relationship and shape of the PD, the charge holding unit, the bypass unit, and the like in the pixel are different.
  • the positional relationship and shape of the PD 211, the charge holding unit 214, the bypass unit 238, and the like of the pixel 210 of the solid-state imaging device 200 will be mainly described, and detailed description of other configurations will be omitted, and as necessary.
  • a reference numeral with 2 added to the head of the reference numeral of the configuration of the solid-state imaging device 100 is shown.
  • the basic functions of the PD 211, the charge holding unit 214, the bypass unit 238, and the like are the same as those of the PD 11, the charge holding unit 14, the bypass unit 38, and the like.
  • FIG. 11 is a diagram showing a planar configuration example of the pixel 210
  • FIG. 12 is a diagram showing a sectional configuration example of the pixel 210 in the AA section of FIG.
  • the entire gate electrode 232 of the first transfer transistor 212 is provided on the same side as the PD 211 with the penetrating light-shielding film 237 interposed therebetween, in a positional relationship adjacent to the PD 211 while partially overlapping with the formation of the PD 211. It has been.
  • the gate electrode 232 has a concave portion 232 a that is not adjacent to the PD 211 but has a concave portion 232 a that is partly cut out at the corner facing the penetrating light shielding film 237.
  • the gate electrode 232 is provided at a position not corresponding to the penetrating light shielding film 237 on the bypass portion 238.
  • the bypass part 238 connects the gate electrode 232 and the charge holding part 214 so as to straddle the penetration light shielding film 237 outside the surface 220F of the semiconductor substrate 220, and includes the edge of the recess 232a. It is formed in a range extending across the 237 to the charge holding portion 214 side.
  • At least a part of the charge holding unit 214 is located on the opposite side of the gate electrode 232 across the through light shielding film 237, and the formation range of the gate electrode 232 and the charge in the extending direction of the through light shielding film 237. At least a part of the formation range of the holding part 214 overlaps.
  • bypass unit 238 becomes a charge transfer path for transferring charges from the PD 211 to the charge holding unit 214 via a channel formed under the gate electrode 232.
  • the solid-state image sensor 300 according to the present embodiment has the same configuration as the solid-state image sensor 100 described above except that the shape of the gate electrode in the pixel is different.
  • the shape of the gate electrode 332 of the pixel 310 of the solid-state imaging device 300 will be mainly described, and detailed description of other configurations will be omitted.
  • symbol with attached is shown. Note that the basic function of the gate electrode 332 is the same as that of the gate electrode 32.
  • FIG. 13 is a diagram illustrating a planar configuration example of the pixel 310
  • FIG. 14 is a diagram illustrating a sectional configuration example of the pixel 310 in the AA section of FIG.
  • the gate electrode 332 is formed along the front side and the side surface of the bypass portion 338, and is provided at a position and shape straddling the penetrating light shielding film 337. Accordingly, when a predetermined voltage is applied to the gate electrode 332, the charge accumulated in the PD 311 is transferred to the charge holding unit 314.
  • the gate electrode 332 includes a penetrating portion 332 a extending in the thickness direction of the semiconductor substrate 320 along the side surface of the penetrating light shielding film 337 on the PD 311 side.
  • a P-type region to which a P-type impurity is added is also formed in a region including the bypass portion 338 and the surface of the PD 311 in contact with the penetration portion 332a. Therefore, by providing the penetration portion 332a, a channel range formed by applying a predetermined voltage to the gate electrode 332 is expanded, and charge transfer efficiency is improved. In addition, the channel formed by the penetration portion 332a enables efficient transfer of charges at a deep position of the PD 311.
  • the penetration portion 332a may have a shape in which a flat plate-like member is extended from the gate electrode 332 main body, or may have a shape in which a plurality of columnar members are extended from the gate electrode 332 main body in a comb shape.
  • the length of the penetration part 332a is appropriately set according to the potential design of the PD 311.
  • a gate insulating film is provided between the penetration part 332a and the semiconductor substrate 320, it is difficult to transmit light and contributes to a reduction in optical noise to the charge holding part 314.
  • a metal gate made of a metal material as the gate electrode 332, the light shielding property between the PD 311 and the charge holding unit 314 can be improved, and the optical noise to the charge holding unit can be further reduced. is there.
  • a material of the metal electrode for example, tungsten (W), aluminum (Al), titanium (Ti), titanium nitride (TiN), cobalt (Co), or a laminated structure thereof can be used.
  • the penetration part 332a may be a metal gate, and the other part may be a silicon gate.
  • the solid-state imaging device 400 according to the present embodiment has the same configuration as the solid-state imaging device 100 described above except for the structure between the charge holding unit and the floating diffusion.
  • the structure between the charge holding unit 414 and the floating diffusion 415 of the pixel 410 of the solid-state image sensor 400 will be mainly described, and detailed description of other configurations will be omitted, and the solid-state image sensor 100 will be described as necessary.
  • symbol head of the structure of is shown.
  • the basic functions of the charge holding unit 414 and the floating diffusion 415 are the same as those of the charge holding unit 14 and the floating diffusion 15.
  • FIG. 15 is a diagram illustrating a planar configuration example of the pixel 410
  • FIG. 16 is a diagram illustrating a sectional configuration example of the pixel 410 in the AA section of FIG.
  • a penetrating light shielding film 441 as a second penetrating light shielding film is provided between the charge holding unit 414 and the floating diffusion 415.
  • the through-shading film 441 is formed by forming a high dielectric constant material film on the entire inner surface of the through-hole formed in the semiconductor substrate 420 and filling it with a light-shielding material, like the through-shading film 437 and the like.
  • the penetrating light shielding film 441 is formed so as to penetrate the front and back of the semiconductor substrate 420 and has a structure for partitioning between the charge holding portion 414 and the floating diffusion 415.
  • the front side end of the penetrating light shielding film 441 is formed in the thickness direction of the semiconductor substrate 420 to the same extent as the front side end of the charge holding unit 414 or longer than the front side end of the charge holding unit 414. .
  • the penetrating light shielding film 441 By providing the penetrating light shielding film 441, the light shielding property between the charge holding portion 414 and the floating diffusion 415 is improved, and the influence of noise from the floating diffusion 415 side to the charge holding portion 414 can be suppressed.
  • the charge holding unit 414 may have a structure in which a penetrating light shielding film similar to the penetrating light shielding film 441 is provided on the opposite side of the floating diffusion 415 of the charge holding unit 414 and the entire periphery thereof is surrounded by the penetrating light shielding film. .
  • a penetrating light shielding film similar to the penetrating light shielding film 441 is provided on the opposite side of the floating diffusion 415 of the charge holding unit 414 and the entire periphery thereof is surrounded by the penetrating light shielding film.
  • the charge holding unit 414 and the floating diffusion 415 are connected by a bypass unit 442 as a second bypass unit that is formed outside the surface 420F of the semiconductor substrate 420 so as to straddle the penetrating light shielding film 441.
  • the bypass portion 442 is formed at a position / range including the formation range of the through light shielding film 441, the charge holding portion 414, and the floating diffusion 415.
  • the bypass part 442 is formed of a semiconductor material to which an N-type impurity is added.
  • the gate electrode of the second transfer transistor 13 is stacked on the surface side of the bypass unit 442, and when a predetermined voltage is applied to the gate electrode, the charge accumulated in the PD 411 is transferred to the charge holding unit. 414. That is, the bypass unit 442 serves as a charge transfer path for transferring charges from the charge holding unit 414 to the floating diffusion 415.
  • the solid-state imaging device 500 according to the present embodiment has the same configuration as the solid-state imaging device 100 described above except that a light shielding film is provided on the surface side of the charge holding unit.
  • the shape of the surface light-shielding film 543 of the solid-state imaging device 500 will be mainly described, detailed description of other configurations will be omitted, and 5 is added to the head of the reference numerals of the configuration of the solid-state imaging device 100 as necessary. The sign is shown.
  • FIG. 17 is a diagram illustrating a planar configuration example of the pixel 510
  • FIG. 18 is a diagram illustrating a sectional configuration example of the pixel 510 in the AA section of FIG.
  • the surface light-shielding film 543 is a member that shields light by covering the front side of the charge holding portion 514.
  • the surface light-shielding film 543 is formed on the front side of the charge holding portion 514 so as to cover the members (memory gate 540, bypass portion 538, transfer electrode 532, etc.) formed between the semiconductor substrate 520 and the wiring layer 521.
  • the range covered with the surface light-shielding film 543 can be expanded or reduced as long as the semiconductor substrate 520 is not electrically interfered with the contact portion connecting the wiring 521a.
  • a high dielectric constant material film is provided between the surface light-shielding film 543 and the charge holding portion 514 and various members (memory gate 540, bypass portion 538, transfer electrode 532, etc.). Thereby, the light-shielding property of the charge holding portion 514 can be further improved.
  • the solid-state imaging device 600 according to the present embodiment has the same configuration as the solid-state imaging device 100 described above except for the formation range of the bypass portion formed in a raised shape.
  • the formation range of the bypass portion 638 of the solid-state imaging device 600 will be mainly described, detailed description of other configurations will be omitted, and 6 will be added to the top of the reference numerals of the configuration of the solid-state imaging device 100 as necessary. The sign is shown.
  • FIG. 19 is a diagram showing a cross-sectional configuration example of the pixel 610 in a cross section corresponding to the cross section AA in FIG.
  • the bypass portion 638 has a shape extending not only in a portion straddling the penetrating light shielding film 637 but also in the formation range of the PD 611 on the surface 620F of the semiconductor substrate 620.
  • the entire surface of the PD 611 has a raised shape that is substantially the same as the surface of the bypass portion 638.
  • the solid-state imaging device 700 according to the present embodiment has the same configuration as that of the above-described solid-state imaging device 100 except that the charge holding unit is not provided and an FD accumulation type configuration in which the charge of the PD is directly transferred to the floating diffusion is adopted. It is.
  • FIG. 20 is a diagram illustrating a planar configuration example of the pixel 710
  • FIG. 21 is a diagram illustrating a sectional configuration example of the pixel 710 in the AA section of FIG.
  • a floating diffusion 715 is provided as a configuration for receiving and holding the charge transferred from the PD 711 via the bypass unit 738. That is, at least a part of the floating diffusion 715 is located on the opposite side of the PD 711 with the through light shielding film 737 interposed therebetween, and at least the formation range of the PD 711 and the formation range of the floating diffusion 715 in the direction in which the through light shielding film 737 extends. Some overlap.
  • the bypass portion 738 formed in the overlapping portion serves as a charge transfer path from the PD 711 to the floating diffusion 715.
  • the charge accumulated in the floating diffusion 715 is output as a pixel signal via the contact 744 and the wiring 745.
  • the solid-state imaging device 700 configured in this manner generally has a merit from the viewpoint of chip size because the charge holding portion requiring a large area can be eliminated.
  • FIG. 22 is a block diagram illustrating a configuration of an imaging apparatus 800 including the solid-state imaging device 100.
  • An imaging apparatus 800 illustrated in FIG. 1 is an example of an electronic device.
  • an imaging device refers to a solid-state imaging in an image capturing unit (photoelectric conversion unit) such as an imaging device such as a digital still camera or a digital video camera, or a mobile terminal device such as a mobile phone having an imaging function. It refers to all electronic devices that use elements.
  • an electronic apparatus using a solid-state imaging device for the image capturing unit includes a copying machine using a solid-state imaging device for the image reading unit.
  • the imaging device may be modularized including a solid-state imaging device for mounting on the electronic device described above.
  • an imaging apparatus 800 includes an optical system 811 including a lens group, a solid-state imaging device 100, a DSP 813 (Digital Signal Processor) as a signal processing circuit that processes an output signal of the solid-state imaging device 100, a frame memory 814, a display unit. 815, a recording unit 816, an operation system 817, a power supply system 818, and a control unit 819.
  • an optical system 811 including a lens group
  • a solid-state imaging device 100 As a signal processing circuit that processes an output signal of the solid-state imaging device 100
  • a frame memory 814 includes a display unit. 815, a recording unit 816, an operation system 817, a power supply system 818, and a control unit 819.
  • the DSP 813, the frame memory 814, the display unit 815, the recording unit 816, the operation system 817, the power supply system 818, and the control unit 819 are connected so as to be able to transmit and receive data and signals to each other via a communication bus.
  • the optical system 811 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 100.
  • the solid-state imaging device 100 generates an electrical signal corresponding to the amount of incident light received on the imaging surface by the optical system 811 in units of pixels and outputs it as a pixel signal.
  • This pixel signal is input to the DSP 813, and image data generated by appropriately performing various image processing is stored in the frame memory 814, recorded on the recording medium of the recording unit 816, or output to the display unit 815.
  • image data generated by appropriately performing various image processing is stored in the frame memory 814, recorded on the recording medium of the recording unit 816, or output to the display unit 815.
  • the display unit 815 includes a panel type display device such as a liquid crystal display device or an organic EL (electroluminescence) display device, and displays a moving image, a still image, and other information captured by the solid-state image sensor 100.
  • the recording unit 816 records a moving image or a still image captured by the solid-state imaging device 100 on a recording medium such as a DVD (Digital Versatile Disk), HD (Hard Disk), or a semiconductor memory.
  • the operation system 817 receives various operations from the user, and transmits an operation command corresponding to the user's operation to each unit 813, 814, 815, 816, 818, 819 via the communication bus.
  • the power supply system 818 generates various power supply voltages serving as drive power supplies and appropriately supplies them to the supply target (respective units 813, 814, 815, 816, 817, 819).
  • the control unit 819 includes a CPU that performs arithmetic processing, a ROM that stores a control program for the imaging apparatus 800, a RAM that functions as a work area for the CPU, and the like.
  • the control unit 819 controls the units 813, 814, 815, 816, 817, and 818 through the communication bus by the CPU executing a control program stored in the ROM while using the RAM as a work area.
  • the control unit 819 controls a timing generator (not shown) to generate various timing signals, and performs control to supply each timing signal.
  • present technology is not limited to the above-described embodiments, and includes configurations in which the configurations disclosed in the above-described embodiments are mutually replaced or combinations are changed, known technologies, and the above-described embodiments. Also included are configurations in which the configurations disclosed in 1 are replaced with each other or combinations are changed. Further, the technical scope of the present technology is not limited to the embodiment described above, It extends to the matters described in the claims and their equivalents.
  • a semiconductor substrate A photoelectric conversion unit that photoelectrically converts incident light from the back surface of the semiconductor substrate; A charge holding unit that temporarily holds the charge generated by the photoelectric conversion unit; A first penetrating light-shielding film that penetrates through the front and back of the semiconductor substrate and partitions the photoelectric conversion unit and the charge holding unit; A first bypass part that is formed of a semiconductor material on the outer surface of the semiconductor substrate and connects the photoelectric conversion part and the charge holding part across the first penetrating light shielding film; A control unit that controls charge transfer from the photoelectric conversion unit to the charge holding unit via the first bypass unit; With The front end portion of the first through-shielding light-shielding film is formed in the thickness direction of the semiconductor substrate to be approximately the same as the front end of the charge holding portion or longer in the front side direction than the front end of the charge holding portion. Solid-state image sensor.
  • the control unit controls a control electrode provided at a position corresponding to the first penetrating light shielding film on the first bypass unit to transfer the photoelectric conversion unit to the charge holding unit via the first bypass unit.
  • the control unit controls a control electrode provided at a position not corresponding to the first penetrating light shielding film on the first bypass unit to transfer the photoelectric conversion unit to the charge holding unit via the first bypass unit.
  • the said control electrode has a penetration part extended in the thickness direction of the said semiconductor substrate along the side surface of the said 1st penetration light shielding film on the said photoelectric conversion part side, The said (2) or the said (3) Solid-state image sensor.
  • a second bypass part that is formed of a semiconductor material outside the surface of the semiconductor substrate and connects the charge holding part and the floating diffusion across the second penetrating light shielding film;
  • An imaging apparatus comprising: a solid-state imaging device; and a signal processing circuit that processes a signal from the solid-state imaging device
  • the solid-state imaging device includes a semiconductor substrate, a photoelectric conversion unit that photoelectrically converts incident light from the back surface of the semiconductor substrate, a charge holding unit that temporarily holds charges generated by the photoelectric conversion unit, and the semiconductor substrate
  • a first penetrating light-shielding film that divides the photoelectric conversion part and the charge holding part through the front and back surfaces of the semiconductor substrate, and is formed of a semiconductor material on the outer surface of the semiconductor substrate and straddles the first penetrating light-shielding film.
  • a first bypass unit that connects the conversion unit and the charge holding unit, and a control unit that controls charge transfer from the photoelectric conversion unit to the charge holding unit via the first bypass unit,
  • the front end portion of the first through-shielding light-shielding film is formed in the thickness direction of the semiconductor substrate to be approximately the same as the front end of the charge holding portion or longer in the front side direction than the front end of the charge holding portion.
  • DESCRIPTION OF SYMBOLS 10 ... Pixel, 11 ... PD, 12 ... 1st transfer transistor, 13 ... 2nd transfer transistor, 14 ... Charge holding part, 15 ... Floating diffusion (FD), 16 ... Amplification transistor, 17 ... Selection transistor, 18 ... Reset transistor, 20 ... semiconductor substrate, 20F ... front surface, 20R ... back surface, 20a ... flat portion, 21 ... wiring layer, 21a ... wiring, 21b ... interlayer insulating film, 22 ... light shielding layer, 23 ... flattening layer, 24 ... color Filter layer, 25 ... On-chip lens, 32 ... Gate electrode, 34 ... Inter-pixel separation region, 35 ... Back side light shielding film, 36 ...
  • PD 514 ... Charge holding part, 520 ... Semiconductor substrate, 521 ... Wiring layer, 521a ... Wiring, 532 ... Transfer electrode, 538 ... Bypass part, 539 ... Penetration light shielding film, 543 ... Surface light shielding film, 600 ... Solid-state imaging device, 610 ... Pixel, 611 ... PD, 620 ... Semiconductor substrate, 620F ... Surface, 638 ... Bypass part, 639 ... Penetration light shielding film, 700 ... Solid-state imaging device, 710 ... Pixel, 711 ... PD, 715 ... Floating Diffusion, 737 ... penetrating light shielding film, 738 ... bypass unit, 744 ...

Abstract

グローバルシャッター方式の裏面照射型ＣＭＯＳイメージセンサにおいて、光学ノイズを低減し、画質を改善する。 半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子。

Description

固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
　本技術は、固体撮像素子、固体撮像素子の製造方法、及び、撮像装置に関する。
　固体撮像装置は、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサとに大別される。
　ＣＭＯＳイメージセンサのシャッター方式は、メカニカルシャッター方式と電子シャッター方式がある。近年、普及が目覚ましいカメラ付き携帯電話などのモバイル機器に搭載されるＣＭＯＳイメージセンサは、装置サイズ小型化のため、主に電子シャッター方式が採用されている。
　電子シャッター方式は、露光方式によって、ローリングシャッター方式とグローバルシャッター方式とがある。ローリングシャッター方式は、１ラインずつ順次信号を読み出していく方式であり、１ラインずつ順番に読み出すために、１フレーム内のライン間に発生する読み出し時差によって、いわゆる「こんにゃく現象」が生じる。一方、グローバルシャッター方式は、１フレーム全体を一斉露光して読み出すため、動きが早いものを撮影しても画像に歪みが生じない。
　グローバルシャッター方式のＣＭＯＳイメージセンサでは、各画素における蓄積の同時性を実現する為に、画素毎に電荷保持素子（キャパシタ）を設け、光電変換素子で発生した電荷を電荷保持素子へ一斉転送して保持することで、グローバルシャッター撮影を可能にしている。ただし、電荷保持中の電荷保持素子に光が漏れ込むと光学的ノイズになって画質劣化の懸念がある。
　特許文献１，２には、裏面照射型のＣＭＯＳイメージセンサにおいてグローバルシャッター方式を実現し、上述した光学的ノイズを抑制する技術が開示されている。これら文献に開示された固体撮像素子では、電荷保持素子を光入射側から覆う遮光メタルが設けられており、電荷保持素子と光電変換部の間の領域に沿って遮光メタルを延在させた構造となっている。
特開２０１３－６５６８８号公報 特開２０１４－９６３９０号公報
　上述した特許文献１に記載の固体撮像素子は、電荷保持部と光電変換部の間に延在する遮光膜がシリコン基板を貫通していないため、斜め入射した光の一部がシリコン基板の裏面近くで電荷保持部に入射してしまい、電荷保持部で光電変換によって発生する電荷が光学的ノイズとなる可能性が有る。
　上述した特許文献２に記載の固体撮像素子は、電荷保持素子と光電変換部の間の電荷の転送をコンタクトに延在する遮光膜を貫通型メタル遮光膜構造とし、電荷保持領域に漏れ込む光を防止し、虚像の発生を抑制している。しかしながら、特許文献２に記載の技術では、シリコンの外にメタル配線を設けて光電変換部と電荷保持部の間を接続しており、メタル配線にノイズを拾いやすいことから、画質特性悪化の可能性がある。
　本技術は、前記課題に鑑みてなされたもので、グローバルシャッター方式の裏面照射型ＣＭＯＳイメージセンサにおいて、光学ノイズを低減し、画質を改善することを目的とする。
　本技術の態様の１つは、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子である。
　本技術の他の態様の１つは、半導体基板に裏面からの入射光を光電変換する光電変換部を形成する工程と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部を形成する工程と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜を形成する工程と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部を形成する工程と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御電極を形成する工程と、を含んで構成され、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、固体撮像素子の製造方法である。
　本技術の他の態様の１つは、固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路と、を備える撮像装置であって、前記固体撮像素子は、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、撮像装置である。
　なお、以上説明した固体撮像素子は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は前記固体撮像素子を備える撮像装置、上述した固体撮像素子の製造方法としても実現可能である。
　本技術によれば、グローバルシャッター方式の裏面照射型ＣＭＯＳイメージセンサにおいて、光学ノイズを低減し、画質を改善することができる。なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また付加的な効果があってもよい。
第１の実施形態に係る固体撮像素子の概略構成を説明する図である。 画素の構成例を示す回路図である。 画素の平面的な構成例を示す図である。 図３のＡ－Ａ断面における画素の断面的な構成例を示す図である。 図３のＡ－Ａ断面に沿うバイパス部の形状の具体的な例を示す図である。 固体撮像素子の製造方法の一例に係る流れを示す図である。 固体撮像素子の製造方法の一例に係る流れを示す図である。 固体撮像素子の製造方法の一例に係る流れを示す図である。 固体撮像素子の製造方法の一例に係る流れを示す図である。 固体撮像素子の製造方法の一例に係る流れを示す図である。 第２の実施形態に係る画素の平面的な構成例を示す図である。 図１１のＡ－Ａ断面における画素の断面的な構成例を示す図である。 第３の実施形態に係る画素の平面的な構成例を示す図を示す図である。 図１３のＡ－Ａ断面における画素の断面的な構成例を示す図である。 第４の実施形態に係る画素の平面的な構成例を示す図である。 図１５のＡ－Ａ断面における画素の断面的な構成例を示す図である。 第５の実施形態に係る画素の平面的な構成例を示す図である。 図１７のＡ－Ａ断面における画素の断面的な構成例を示す図である。 第６の実施形態に係る画素の、図３のＡ－Ａ断面に相当する断面における断面的な構成例を示す図である。 第７の実施形態に係る画素の平面的な構成例を示す図である。 図２０のＡ－Ａ断面における画素の断面的な構成例を示す図である。 撮像装置の構成を示すブロック図である。
　以下、下記の順序に従って本技術を説明する。
（Ａ）第１の実施形態：
（Ｂ）第２の実施形態：
（Ｃ）第３の実施形態：
（Ｄ）第４の実施形態：
（Ｅ）第５の実施形態：
（Ｆ）第６の実施形態：
（Ｇ）第７の実施形態：
（Ａ）第１の実施形態： 
　図１は、本実施形態に係る固体撮像素子１００の概略構成を説明する図である。
　固体撮像素子１００は、ＣＭＯＳ型固体撮像素子であり、画素アレイ部１２１、垂直駆動部１２２、カラム処理部１２３、水平駆動部１２５、出力部１２７、および駆動制御部１２４を備える。
  画素アレイ部１２１は、アレイ状に配置された複数の画素１０を有しており、画素１０は、画素１０の行数に応じた複数の水平信号線ＨＳＬｎを介して垂直駆動部１２２に接続され、画素１０の列数に応じた複数の垂直信号線ＶＳＬｍを介してカラム処理部１２３に接続されている。即ち、画素アレイ部１２１が有する複数の画素１０は、水平信号線ＨＳＬｎおよび垂直信号線ＶＳＬｍが交差する点にそれぞれ配置されている。
  垂直駆動部１２２は、画素アレイ部１２１が有する複数の画素１０の行ごとに、それぞれの画素１０を駆動するための駆動信号（転送信号や、選択信号、リセット信号など）を、水平信号線ＨＳＬｎを介して順次供給する。
  カラム処理部１２３は、垂直信号線ＶＳＬｍを介して、それぞれの画素１０から出力される画素信号に対してＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ：相関２重サンプリング)処理を施すことで画素信号の信号レベルを抽出し、画素１０の受光量に応じた画素データを取得する。
  水平駆動部１２５は、画素アレイ部１２１が有する複数の画素１０の列ごとに、それぞれの画素１０から取得された画素データをカラム処理部１２３から出力させるための駆動信号を、カラム処理部１２３に順次供給する。
  出力部１２７には、水平駆動部１２５の駆動信号に従ったタイミングでカラム処理部１２３から画素データが供給され、出力部１２７は、例えば、その画素データを増幅して、後段の画像処理回路に出力する。
  駆動制御部１２４は、固体撮像素子１００の内部の各ブロックの駆動を制御する。例えば、駆動制御部１２４は、各ブロックの駆動周期に従ったクロック信号を生成して、それぞれのブロックに供給する。
  図２は、画素１０の構成例を示す回路図である。
  図２に示すように、画素１０は、ＰＤ１１、第１の転送トランジスタ１２、第２の転送トランジスタ１３、電荷保持部１４、フローティングディフュージョン（ＦＤ）１５、増幅トランジスタ１６、選択トランジスタ１７、およびリセットトランジスタ１８を備えて構成される。以下、第１の転送トランジスタ１２、第２の転送トランジスタ１３、電荷保持部１４、増幅トランジスタ１６、選択トランジスタ１７、およびリセットトランジスタ１８をまとめて画素トランジスタと記載する場合がある。
  ＰＤ１１は、画素１０に照射される光を受光して、その光の光量に応じた電荷を発生して蓄積する。
  第１の転送トランジスタ１２は、垂直駆動部１２２から供給される転送信号に従って駆動し、第１の転送トランジスタ１２がオンになると、ＰＤ１１に蓄積されている電荷が電荷保持部１４に転送される。
  第２の転送トランジスタ１３は、垂直駆動部１２２から供給される転送信号に従って駆動し、第２の転送トランジスタ１３がオンになると、電荷保持部１４に蓄積されている電荷がＦＤ１５に転送される。
  電荷保持部１４は、第１の転送トランジスタ１２を介してＰＤ１１から転送される電荷を蓄積するキャパシタである。
  ＦＤ１５は、第２の転送トランジスタ１３と増幅トランジスタ１６の制御電極としてのゲート電極との接続点に形成された所定の容量を有する浮遊拡散領域であり、第２の転送トランジスタ１３を介して電荷保持部１４から転送される電荷を蓄積する。
  増幅トランジスタ１６は、電源ＶＤＤに接続されており、ＦＤ１５に蓄積されている電荷に応じたレベルの画素信号を出力する。
  選択トランジスタ１７は、垂直駆動部１２２から供給される選択信号に従って駆動し、選択トランジスタ１７がオンになると、増幅トランジスタ１６から出力される画素信号が選択トランジスタ１７を介して垂直信号線ＶＳＬｍに読み出し可能な状態となる。
  リセットトランジスタ１８は、垂直駆動部１２２から供給されるリセット信号に従って駆動し、リセットトランジスタ１８がオンになると、ＦＤ１５に蓄積されている電荷が、リセットトランジスタ１８を介して電源ＶＤＤに排出され、ＦＤ１５がリセットされる。
  このように構成された画素１０を有する固体撮像素子１００では、グローバルシャッター方式が採用され、全ての画素１０に対して同時に、ＰＤ１１から電荷保持部１４に電荷を転送することができ、全ての画素１０の露光タイミングを同一にすることができる。これにより、画像に歪みが発生することを回避することができる。
  図３は、画素１０の平面的な構成例を示す図、図４は、図３のＡ－Ａ断面における画素１０の断面的な構成例を示す図である。画素１０は、裏面照射型の構成である。
　図３に示す画素１０では、半導体基板２０の裏面からの入射光を光電変換する光電変換部としてのＰＤ１１、ＰＤ１１が生成する電荷を一時的に保持する電荷保持部１４、およびＦＤ１５が平面的に配置されている。以下では、画素１０において、半導体基板２０のＰＤ１１が形成されている領域をＰＤ領域、半導体基板２０に電荷保持部１４が形成されている領域を電荷保持領域と呼ぶ場合がある。
　画素１０は、図４の下側から順に、配線層２１、半導体基板２０、遮光層２２、平坦化層２３、カラーフィルタ層２４、およびオンチップレンズ２５が積層された構成である。なお、平坦化層２３を設けず、半導体基板２０や遮光層２２の上に直接カラーフィルタ層２４を積層形成してもよい。
　固体撮像素子１００は、半導体基板２０の配線層２１を積層される表面２０Ｆに対して反対側となる裏面２０Ｒに対して入射光が照射される、いわゆる裏面照射型ＣＭＯＳイメージセンサの構造である。
  配線層２１は、半導体基板２０のＰＤ１１の電荷読み出し等を行う複数の配線２１ａが層間絶縁膜２１ｂに埋設されている。配線層２１の下側には、例えば、基板支持材（不図示）が設けられる。
　配線層２１には、半導体基板２０に対して絶縁酸化膜（不図示）を介して、第１の転送トランジスタ１２を構成するゲート電極３２が配置されている。ゲート電極３２に所定の電圧が印加されることにより、ＰＤ１１に蓄積されている電荷が電荷保持部１４へ転送される。
  半導体基板２０には、ＰＤ１１を構成するＮ型領域と、電荷保持部１４を構成するＮ型領域とが形成されている。ＰＤ１１を構成するＮ型領域と電荷保持部１４を構成するＮ型領域は、半導体基板２０の表面２０Ｆ寄りの位置に形成されている。ＰＤ１１および電荷保持部１４の裏面側および電荷保持部１４の表面側にはＰ型領域の表面ピニング層を設けてもよい。
　半導体基板２０には、画素１０と、隣接する他の画素１０とを分離する画素間分離領域３４が、画素１０の外周を囲うように形成されている。
  遮光層２２は、遮光性を有する材料により形成される裏面遮光膜３５が、高誘電率材料膜３６に埋め込まれた状態で形成されている。例えば、裏面遮光膜３５は、タングステン（Ｗ）や、アルミ（Ａｌ）、銅（Ｃｕ）などの材料により形成され、図示しないＧＮＤに接続されている。高誘電率材料膜３６は、二酸化ケイ素（ＳｉＯ２）や、酸化ハフニウム（ＨｆＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化ジルコニウム（ＺｒＯ２）などの材料により形成される。
　半導体基板２０において、画素１０のＰＤ１１と電荷保持部１４との間に第１貫通遮光膜としての貫通遮光膜３７が設けられている。貫通遮光膜３７は、半導体基板２０に形成した貫通孔の内面全体に高誘電率材料膜を形成し、その中に遮光性を有する材料を充填して形成される。高誘電率材料膜と遮光性を有する材料は、上述した裏面遮光膜３５と同様である。貫通遮光膜３７は、半導体基板２０の表裏を貫通して形成され、ＰＤ１１と電荷保持部１４との間を仕切る構造である。貫通遮光膜３７の表側の端部は、半導体基板２０の厚さ方向において、電荷保持部１４の表側端部と同程度又は電荷保持部１４の表側端部よりも表側方向に長く形成されている。貫通遮光膜３７を設けることにより、半導体基板２０の裏面２０Ｒ側からＰＤ１１への入射光が電荷保持部１４へ斜め入射することがない。
　図３において、貫通遮光膜３７を挟んでＰＤ１１の反対側には、少なくとも電荷保持部１４の一部が位置しており、貫通遮光膜３７の延びる方向においてＰＤ１１の形成範囲と電荷保持部１４の形成範囲の少なくとも一部が重複している。この重複部分にバイパス部３８を形成することで、ＰＤ１１と電荷保持部１４との接続長を可及的に短く形成することができる。
　半導体基板２０において、画素１０と隣接する他の画素との間の画素間分離領域３４の中には貫通遮光膜３９が設けられている。貫通遮光膜３９の構造や材料は上述した貫通遮光膜３７と同様である。貫通遮光膜３９は、半導体基板２０の表裏を貫通して形成され、画素１０と他の画素の間を仕切っている。これにより、画素１０のＰＤ１１へ半導体基板２０の裏面２０Ｒ側から入射した入射光が隣接する他の画素１０へ斜め入射することがない。
　遮光層２２には、電荷保持部１４の裏面側を覆蓋する裏面遮光膜３５が設けられている。裏面遮光膜３５は、電荷保持部１４を設けた部位の半導体基板２０の裏面２０Ｒ側において裏面２０Ｒに沿って形成されており、裏面遮光膜３５のＰＤ１１側の縁部は貫通遮光膜３７の裏面側端部に連接され、裏面遮光膜３５の他の縁部は貫通遮光膜３９の裏面側端部に連接されている。すなわち、半導体基板２０の表面２０Ｆに面する側を除いて、電荷保持部１４は、裏面遮光膜３５と貫通遮光膜３７、３９とによって光学的に閉塞された状態である。なお、高誘電率材料膜は半導体基板２０中に形成された貫通遮光膜３７，３９を薄く包み込むように設けられており、また裏面遮光膜３５と半導体基板２０の間にも高誘電率材料膜が設けられており、これらの高誘電率材料膜は貫通遮光膜３７，３９の外側を覆う高誘電率膜と連続的に形成されている。
　バイパス部３８は、半導体基板２０の表面２０Ｆの外側においてＰＤ１１と電荷保持部１４の間を接続する。バイパス部３８は、Ｎ型不純物を添加した半導体材料で形成されており、貫通遮光膜３７を設けた部位の半導体基板２０の表面２０Ｆを跨ぐように形成されている。バイパス部３８を構成する半導体材料は、シリコンの他、ＳｉＧｅ、ＩｎＧａＡｓ等を用いることができる。すなわち、バイパス部３８は、貫通遮光膜３７、ＰＤ１１及び電荷保持部１４の形成範囲をそれぞれ含む位置・範囲で形成されている。バイパス部３８は、ゲート電極３２に接する表面に沿ってＰ型不純物が添加されたＰ型領域３８ｂ（図５参照）を有し、このＰ型領域３８ｂは、Ｎ型不純物が添加されたＮ型領域３８ａ（図５参照）とゲート電極３２との間でチャネル領域として機能し、ＰＤ１１から電荷保持部１４へ電荷を転送する電荷転送路となる。
　図５は、Ａ－Ａ断面に沿うバイパス部３８の形状の具体的な例を示す図である。図５（ａ）に示す具体例では、バイパス部３８は、半導体基板２０の表面２０Ｆと略直交する方向に延びる側面にテーパーが付いており、長辺を半導体基板２０側に向けた断面台形状になっている。図５（ｂ）に示す具体例では、バイパス部３８の基本的な形状は図５（ａ）に示す具体例と同様であるが、バイパス部３８の両側において半導体基板２０の表面２０Ｆに凹みが付いたレンチング形状となっている。図５（ｃ）に示す具体例では、バイパス部３８の基本的な形状は図５（ａ）に示す具体例と同様であるが、バイパス部３８の断面台形の短辺側の角部が取れた形状となっている。これら具体例に示すように角部を鈍角とすると、電界の集中が回避され、転送効率が良好になる。
　半導体基板２０の表面２０Ｆの外側には、バイパス部３８を介したＰＤ１１から電荷保持部１４への電荷転送を制御する制御部としてのゲート電極３２が形成されている。ゲート電極３２は、ポリシリコンゲート、Ｈｉｇｈ－ｋ絶縁膜を用いたメタルゲート等を採用できる。ゲート電極３２は、バイパス部３８の表側及び側面に沿って形成されており、貫通遮光膜３７を跨ぐ位置及び形状で設けられている。ゲート電極３２に所定の電圧が印加されることにより、ＰＤ１１に蓄積されている電荷が電荷保持部１４へ転送される。
　電荷保持部１４に対応する半導体基板２０の表面２０Ｆには、メモリーゲート４０が設けられている。メモリーゲート４０に電圧を印加すると、電荷保持部１４のポテンシャルが変化し、ＰＤ１１から電荷保持部１４への電荷転送効率が向上する。これにより、電荷転送時のノイズ、残像を抑制することが可能となる。
　以上のように構成した固体撮像素子１００は、電荷保持部１４への光の漏れ込みが抑制され、転送時のノイズ成分についても減少する事が可能であり、従来構造に対して、著しく良い特性を得る事ができる。
　次に、固体撮像素子１００の製造方法の一例について説明する。図６～図１０は、固体撮像素子１００の製造方法の一例に係る流れを示す図である。
　まず、半導体基板２０の表面２０Ｆのバイパス部３８が設けられる部位の上にリソグラフィ技術でレジストＲをパターニングし（図６（ａ））、レジストＲで覆われていない半導体基板２０の表面２０Ｆをドライエッチングで一様に掘削する（図６（ｂ））。掘削深さはバイパス部３８に必要な厚みが確保できさえすればよい。具体的には、５０～３００ｎｍの範囲が例示される。半導体基板２０の表面２０Ｆの掘削終了後、レジストＲは剥離除去される。これにより、半導体基板２０の表面２０Ｆに盛土状に残存させた突起上のバイパス部３８が形成される。なお、上述した図５（ｂ）に示すトレンチング形状は、このドライエッチングを適用した場合に、加工条件次第で加工端が局所的に深くなることで形成される。なお、ドライエッチングのプラズマダメージは、加工後に１０００℃以上の高温熱処理を行うことで回復させることができる。
　次に、バイパス部３８、ＰＤ１１、電荷保持部１４に必要なイオン注入を行う（図６（ｃ））。バイパス部３８、ＰＤ１１、電荷保持部１４が第１導電型（本実施形態ではＮ＋型）となる様にイオン注入を行う。また、図示はしないが、画素トランジスタについても必要なイオン注入を実施する。なお、電荷保持部１４やＰＤ１１の形成領域に対応する半導体基板２０の表面２０Ｆ及び裏面２０Ｒについては、イオン注入で第２導電型（本実施形態ではＰ＋型）のピニング層を形成して半導体基板２０の表面２０Ｆ及び裏面２０Ｒにおいて電荷の湧き出しを抑制してもよい。
　次に、半導体基板２０の表面２０Ｆに絶縁酸化膜を積層し（不図示）、その上の所定の位置に画素トランジスタのゲート電極を形成し、その上に配線層２１の複数の配線２１ａ及び層間絶縁膜２１ｂを順次に積層形成する（図７（ｄ））。その後、図示しないが、基板支持材（支持基板等）を配線層２１の表面側に貼り合せ、全体を表裏反転し、半導体基板２０の裏面２０Ｒ側からＰＤ１１の裏側近くまで研磨・研削して半導体基板２０を薄肉化してもよい。なお、基板支持材は、論理回路や記憶素子等を形成したものであってもよく、この場合、半導体基板２０から基板支持材へ貫通する貫通電極を形成して配線層２１の所定の配線２１ａと論理回路や記憶素子等とを電気的に接続する。
　次に、半導体基板２０の裏面２０Ｒの上に、リソグラフィ技術でレジストＲをパターニングし（図７（ｅ））、ドライエッチングで半導体基板２０を裏面２０Ｒ側から表面２０Ｆ側へ貫通する貫通孔Ｈを形成する（図７（ｆ））。貫通孔Ｈの形成後、レジストＲは剥離除去する。その後、貫通孔Ｈの内側面Ｈ１及び半導体基板２０の裏面２０Ｒの平坦部２０ａに高誘電率材料を成膜する（図８（ｇ））。高誘電率材料は、例えば、酸化膜（ＳｉＯ２）、酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）、酸化ジルコニウム（ＺｒＯｘ）の単膜、或いは、その積層膜を適用する事が可能である。その後、貫通孔Ｈの内部に金属材料を充填して貫通遮光膜３７，３９を形成するとともに、半導体基板２０の裏面２０Ｒの平坦部２０ａの上に金属材料を積層して裏面遮光膜３５を形成する（図８（ｈ））。金属材料は、例えば、タングステン(Ｗ)、アルミニウム(Ａｌ)、銅（Ｃｕ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）の単膜、或いは、その積層膜を適用する事が可能である。
　次に、裏面遮光膜３５の上に、リソグラフィ技術でレジストＲをパターニングし、ドライエッチングで裏面遮光膜３５の必要な個所を除去して開口を形成する（図８（ｉ））。本実施形態ではＰＤ１１のＰＤ領域に対応する部位に開口を形成する。
　次に、裏面遮光膜３５の凹凸を平坦化する平坦化層２３を形成し、その上に、カラーフィルタ層２４、オンチップレンズ２５を順次に形成する（（図９（ｊ）））。平坦化層２３は、例えば、裏面遮光膜３５の上に熱可塑性樹脂をスピンコート法で成膜した後、熱硬化処理を行うことで形成される。カラーフィルタ層２４は、例えば、顔料や染料などの色材と感光性樹脂とを含む塗布液を、スピンコート法などのコーティング方法によって塗布して塗膜を形成し、その塗膜をリソグラフィ技術でパターン加工することにより形成される。オンチップレンズ２５は、例えば、ポジ型のフォトレジスト膜をカラーフィルタ層２４上に成膜後、加工することによって形成される。
　以上の工程により、グローバルシャッター機能を有する第１の実施形態に係る固体撮像素子１００を作成することができる。
　なお、上述した製造方法では、バイパス部３８をリソグラフィ技術とドライエッチングによって形成したが、バイパス部３８はエピタキシャル気相成長法で形成することもできる。図１０（ａ）～（ｃ）は、バイパス部３８をエピタキシャル気相成長法で形成する場合の製造方法を説明する図である。
　この場合、半導体基板２０の表面２０Ｆの上に絶縁膜Ｆを形成し、この絶縁膜Ｆのバイパス部３８が設けられる部位が開口したレジストＲをリソグラフィ技術でパターニングし、レジストＲで覆われていない絶縁膜Ｆをドライエッチングで掘削除去して開口する（図１０（ａ））。絶縁膜Ｆは、例えば、ＳｉＯ、ＳｉＮを用いる事が一般的であるが、エピタキシャル気相成長法による成膜時に選択性を確保できれば、限定される訳ではない。続いて、Ｗｅｔ処理や水素還元で半導体基板２０の表面２０Ｆ上の自然酸化膜を除去し、シリコン等の半導体材料をエピタキシャル成膜する（図１０（ｂ））。Ｓｉエピタキシャル成膜は、例えばＳｉ－Ｈ－Ｃｌ系ガスを用いて行い、Ｈ／Ｃｌ比率を調整する事により成長レートや形状をコントロールする事が可能である。上述した図５（ｃ）に示すファセット形状は、このエピタキシャル気相成長法を適用した場合に、加工条件次第で複数のＳｉ面が現れ、ファセットが形成される。その後、絶縁膜Ｆを除去することで、半導体基板２０の表面２０Ｆの所定の位置にバイパス部３８が形成された状態となる（図１０（ｃ））。これにより、半導体基板２０の表面２０Ｆに選択エピタキシャル成長で盛土状に積層形成した突起部としてのバイパス部３８が形成される。
（Ｂ）第２の実施形態： 
　本実施形態に係る固体撮像素子２００は、画素におけるＰＤ、電荷保持部、バイパス部等の位置関係や形状が異なる点を除くと、上述した固体撮像素子１００と同様の構成である。
　そこで、以下では主に、固体撮像素子２００の画素２１０のＰＤ２１１、電荷保持部２１４、バイパス部２３８等の位置関係や形状について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に２を付けた符号を示す。なお、ＰＤ２１１、電荷保持部２１４、バイパス部２３８等の基本的な機能は、ＰＤ１１、電荷保持部１４、バイパス部３８等と同様である。
　図１１は、画素２１０の平面的な構成例を示す図、図１２は、図１１のＡ－Ａ断面における画素２１０の断面的な構成例を示す図である。
　図１１において、第１の転送トランジスタ２１２のゲート電極２３２は、その全体が、貫通遮光膜２３７を挟んでＰＤ２１１と同じ側に、ＰＤ２１１の形成と一部重複しつつＰＤ２１１と隣り合う位置関係で設けられている。ゲート電極２３２は、ＰＤ２１１に隣接せず貫通遮光膜２３７に面する側の角部を一部切欠き状に凹ませた凹部２３２ａを有する。このように、ゲート電極２３２はバイパス部２３８上の貫通遮光膜２３７に対応しない位置に設けられている。
　バイパス部２３８は、半導体基板２２０の表面２２０Ｆの外側において、貫通遮光膜２３７を跨ぐようにゲート電極２３２と電荷保持部２１４の間を接続するものであり、凹部２３２ａの縁部を含み貫通遮光膜２３７を跨いで電荷保持部２１４側に延びる範囲に形成されている。
　電荷保持部２１４は、図１１において、貫通遮光膜２３７を挟んでゲート電極２３２の反対側に、少なくとも一部が位置しており、貫通遮光膜２３７の延びる方向においてゲート電極２３２の形成範囲と電荷保持部２１４の形成範囲の少なくとも一部が重複している。
　これにより、バイパス部２３８は、ゲート電極２３２下に形成されるチャネルを介して、ＰＤ２１１から電荷保持部２１４へ電荷を転送する電荷転送路となる。
（Ｃ）第３の実施形態： 
　本実施形態に係る固体撮像素子３００は、画素におけるゲート電極の形状が異なる点を除くと、上述した固体撮像素子１００と同様の構成である。
　そこで、以下では主に固体撮像素子３００の画素３１０のゲート電極３３２の形状について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に３を付けた符号を示す。なお、ゲート電極３３２の基本的な機能は、ゲート電極３２と同様である。
　図１３は、画素３１０の平面的な構成例を示す図、図１４は、図１３のＡ－Ａ断面における画素３１０の断面的な構成例を示す図である。
　ゲート電極３３２は、ゲート電極３２と同様、バイパス部３３８の表側及び側面に沿って形成されており、貫通遮光膜３３７を跨ぐ位置及び形状で設けられている。従って、ゲート電極３３２に所定の電圧が印加されることにより、ＰＤ３１１に蓄積されている電荷が電荷保持部３１４へ転送される。
　ゲート電極３３２は、貫通遮光膜３３７のＰＤ３１１側の側面に沿って、半導体基板３２０の厚み方向に延設された貫入部３３２ａを有する。この貫入部３３２ａに接するバイパス部３３８やＰＤ３１１の面を含む領域にもＰ型不純物を添加したＰ型領域が形成されている。従って、貫入部３３２ａを設けることで、ゲート電極３３２への所定の電圧印加により形成されるチャネル範囲が拡大し、電荷転送効率が向上する。また、貫入部３３２ａの形成するチャネルによって、ＰＤ３１１の深い位置の電荷を効率良く転送可能となる。
　貫入部３３２ａは、ゲート電極３３２本体から平板状部材が延設された形状としてもよいし、ゲート電極３３２本体から複数の柱状部材が櫛歯状に延設された形状としてもよい。貫入部３３２ａの長さは、ＰＤ３１１のポテンシャル設計に応じて適宜設定される。
　貫入部３３２ａと半導体基板３２０の間にはゲート絶縁膜が設けられるため、光を透過しにくく、電荷保持部３１４への光学的ノイズ減少に寄与する。また、ゲート電極３３２の材料をメタル材料としたメタルゲートとすることで、ＰＤ３１１と電荷保持部３１４の間の遮光性を向上し、電荷保持部への光学的ノイズをより減少することも可能である。メタル電極の材料としては、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、コバルト（Ｃｏ）の単体、或いは　その積層構造を用いる事ができる。むろん、ゲート電極３３２の材料のうち、貫入部３３２ａのみをメタルゲートとし、他の部分はシリコンゲートとしてもよい。
（Ｄ）第４の実施形態： 
　本実施形態に係る固体撮像素子４００は、電荷保持部とフローティングディフュージョンの間の構造を除くと、上述した固体撮像素子１００と同様の構成である。
　そこで、以下では主に固体撮像素子４００の画素４１０の電荷保持部４１４とフローティングディフュージョン４１５の間の構造について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に４を付けた符号を示す。なお、電荷保持部４１４とフローティングディフュージョン４１５の基本的な機能は、電荷保持部１４とフローティングディフュージョン１５と同様である。
　図１５は、画素４１０の平面的な構成例を示す図、図１６は、図１５のＡ－Ａ断面における画素４１０の断面的な構成例を示す図である。
　電荷保持部４１４とフローティングディフュージョン４１５の間には、第２貫通遮光膜としての貫通遮光膜４４１が設けられている。貫通遮光膜４４１は、貫通遮光膜４３７等と同様に、半導体基板４２０に形成した貫通孔の内面全体に高誘電率材料膜を形成し、その中に遮光性を有する材料を充填して形成される。
　貫通遮光膜４４１は、半導体基板４２０の表裏を貫通して形成され、電荷保持部４１４とフローティングディフュージョン４１５の間を仕切る構造である。貫通遮光膜４４１の表側の端部は、半導体基板４２０の厚さ方向において、電荷保持部４１４の表側端部と同程度又は電荷保持部４１４の表側端部よりも表側方向に長く形成されている。
　貫通遮光膜４４１を設けることにより、電荷保持部４１４とフローティングディフュージョン４１５の間の遮光性が向上し、フローティングディフュージョン４１５側から電荷保持部４１４へのノイズの影響を抑制できる。
　なお、電荷保持部４１４は、電荷保持部４１４のフローティングディフュージョン４１５と反対側にも貫通遮光膜４４１と同様の貫通遮光膜を設けて、その周囲全体を貫通遮光膜で囲われた構造としてもよい。このように電荷保持部４１４の周囲を貫通遮光膜で囲うことで、電荷保持部４１４の遮光性を更に向上し、光学的ノイズの影響を更に抑制することもできる。
　電荷保持部４１４とフローティングディフュージョン４１５の間は、半導体基板４２０の表面４２０Ｆの外側に貫通遮光膜４４１を跨ぐように形成される第２バイパス部としてのバイパス部４４２によって接続される。バイパス部４４２は、貫通遮光膜４４１、電荷保持部４１４及びフローティングディフュージョン４１５の形成範囲をそれぞれ含む位置・範囲で形成されている。バイパス部４４２は、Ｎ型不純物を添加した半導体材料で形成されている。バイパス部４４２の表面側には、第２の転送トランジスタ１３のゲート電極が積層形成されており、このゲート電極に所定の電圧が印加されることにより、ＰＤ４１１に蓄積されている電荷が電荷保持部４１４へ転送される。すなわち、バイパス部４４２は、電荷保持部４１４からフローティングディフュージョン４１５へ電荷を転送する電荷転送路となる。
（Ｅ）第５の実施形態： 
　本実施形態に係る固体撮像素子５００は、電荷保持部の表面側に遮光膜を設けた点を除くと、上述した固体撮像素子１００と同様の構成である。
　そこで、以下では主に固体撮像素子５００の表面遮光膜５４３の形状について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に５を付けた符号を示す。
　図１７は、画素５１０の平面的な構成例を示す図、図１８は、図１７のＡ－Ａ断面における画素５１０の断面的な構成例を示す図である。
　表面遮光膜５４３は、電荷保持部５１４の表側を覆って遮光する部材である。表面遮光膜５４３を貫通遮光膜５３９に連接して形成すると、貫通遮光膜５３９側からの光入射を抑制できる。表面遮光膜５４３は、電荷保持部５１４の表側において、半導体基板５２０と配線層５２１の間に形成される部材（メモリーゲート５４０、バイパス部５３８、転送電極５３２等）を含めて覆うように形成される。この表面遮光膜５４３で覆う範囲は、半導体基板５２０を配線５２１ａに接続するコンタクト部との間で電気的に干渉しない範囲で拡縮可能である。表面遮光膜５４３と電荷保持部５１４や各種部材（メモリーゲート５４０、バイパス部５３８、転送電極５３２等）との間には、高誘電率材料膜が設けられる。これにより、電荷保持部５１４の遮光性を更に向上できる。
（Ｆ）第６の実施形態： 
　本実施形態に係る固体撮像素子６００は、盛上状に形成するバイパス部の形成範囲を除くと、上述した固体撮像素子１００と同様の構成である。
　そこで、以下では主に固体撮像素子６００のバイパス部６３８の形成範囲について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に６を付けた符号を示す。
　図１９は、図３のＡ－Ａ断面に相当する断面における画素６１０の断面的な構成例を示す図である。
　バイパス部６３８は、貫通遮光膜６３７を跨ぐ部位のみならず、半導体基板６２０の表面６２０ＦにおいてＰＤ６１１の形成範囲内に延設された形状となっている。例えば、ＰＤ６１１の表面全体をバイパス部６３８の表面と略同程度の盛上げ形状とする。これにより、ＰＤ６１１の体積が増大し、ＰＤ６１１の飽和電荷量を増大するメリットがある。
（Ｇ）第７の実施形態： 
　本実施形態に係る固体撮像素子７００は、電荷保持部を設けず、ＰＤの電荷を直接フローティングディフュージョンへ転送するＦＤ蓄積型の構成とした点を除くと、上述した固体撮像素子１００と同様の構成である。
　そこで、以下では主に固体撮像素子７００のＰＤ７１１からフローティングディフュージョン７１５への電荷転送に関する構成について説明し、その他の構成については詳細な説明を省略し、必要に応じて固体撮像素子１００の構成の符号先頭に７を付けた符号を示す。
　図２０は、画素７１０の平面的な構成例を示す図、図２１は、図２０のＡ－Ａ断面における画素７１０の断面的な構成例を示す図である。
　本実施形態では、ＰＤ７１１からバイパス部７３８を介して転送された電荷を受け取って保持する構成としてフローティングディフュージョン７１５を設けてある。すなわち、貫通遮光膜７３７を挟んでＰＤ７１１の反対側には、少なくともフローティングディフュージョン７１５の一部が位置しており、貫通遮光膜７３７の延びる方向においてＰＤ７１１の形成範囲とフローティングディフュージョン７１５の形成範囲の少なくとも一部が重複している。この重複部分に形成されるバイパス部７３８が、ＰＤ７１１からフローティングディフュージョン７１５への電荷転送路となる。フローティングディフュージョン７１５に蓄積された電荷は、コンタクト７４４、配線７４５を介して、画素信号として出力される。
　このように構成した固体撮像素子７００によれば、一般に、大面積を要する電荷保持部を無くせるため、チップサイズの観点のメリットがある。
（Ｃ）第８の実施形態：
　図２２は、固体撮像素子１００を備える撮像装置８００の構成を示すブロック図である。同図に示す撮像装置８００は、電子機器の一例である。
　なお、本明細書において、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置や、撮像機能を有する携帯電話機などの携帯端末装置など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般を指す。むろん、画像取込部に固体撮像素子を用いる電子機器には、画像読取部に固体撮像素子を用いる複写機も含まれる。また、撮像装置は、上述した電子機器に搭載するために固体撮像素子を含めてモジュール化されていてもよい。
　図２２において、撮像装置８００は、レンズ群を含む光学系８１１、固体撮像素子１００、固体撮像素子１００の出力信号を処理する信号処理回路としてのＤＳＰ８１３（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、フレームメモリ８１４、表示部８１５、記録部８１６、操作系８１７、電源系８１８及び制御部８１９を備えている。
　ＤＳＰ８１３、フレームメモリ８１４、表示部８１５、記録部８１６、操作系８１７、電源系８１８及び制御部８１９は、通信バスを介して、互いにデータや信号を送受信できるように接続されている。
　光学系８１１は、被写体からの入射光（像光）を取り込んで固体撮像素子１００の撮像面上に結像する。固体撮像素子１００は、光学系８１１によって撮像面上に結像された入射光の受光量に応じた電気信号を画素単位で生成し、画素信号として出力する。この画素信号はＤＳＰ８１３に入力され、適宜に各種の画像処理を行って生成された画像データは、フレームメモリ８１４に記憶されたり、記録部８１６の記録媒体に記録されたり、表示部８１５に出力されたりする。
　表示部８１５は、液晶表示装置や有機ＥＬ(ｅｌｅｃｔｒｏ　ｌｕｍｉｎｅｓｃｅｎｃｅ)表示装置等のパネル型表示装置からなり、固体撮像素子１００によって撮像された動画や静止画、その他の情報を表示する。記録部８１６は、固体撮像素子１００によって撮像された動画や静止画を、ＤＶＤ(Ｄｉｇｉｔａｌ　Ｖｅｒｓａｔｉｌｅ　Ｄｉｓｋ)やＨＤ（Ｈａｒｄ　Ｄｉｓｋ）、半導体メモリ等の記録媒体に記録する。
　操作系８１７は、ユーザから各種の操作を受け付けるものであり、ユーザの操作に応じた操作命令を通信バスを介して各部８１３，８１４，８１５，８１６，８１８，８１９へ送信する。電源系８１８は、駆動電源となる各種の電源電圧を生成して供給対象（各部８１３，８１４，８１５，８１６，８１７，８１９）へ適宜に供給する。
　制御部８１９は、演算処理を行うＣＰＵや撮像装置８００の制御プログラムを記憶するＲＯＭ、ＣＰＵのワークエリアとして機能するＲＡＭ、等を備えている。制御部８１９は、ＲＡＭをワークエアリアとして利用しつつＲＯＭに記憶されている制御プログラムをＣＰＵが実行することにより、通信バスを介して各部８１３，８１４，８１５，８１６，８１７，８１８を制御する。また、制御部８１９は、不図示のタイミングジェネレータを制御して各種のタイミング信号を生成させ、各部へ供給する制御を行ったりする。
　なお、本技術は上述した各実施形態に限られず、上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した各実施形態の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，
請求の範囲に記載された事項とその均等物まで及ぶものである。
　そして、本技術は、以下のような構成を取ることができる。
（１）
　半導体基板と、
　前記半導体基板の裏面からの入射光を光電変換する光電変換部と、
　前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、
　前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、
　前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、
　前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、
を備え、
　前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子。
（２）
　前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応する位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、前記（１）に記載の固体撮像素子。
（３）
　前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応しない位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、前記（１）に記載の固体撮像素子。
（４）
　前記制御電極は、前記光電変換部側を前記第１貫通遮光膜の側面に沿って前記半導体基板の厚み方向に延設された貫入部を有する、前記（２）又は前記（３）に記載の固体撮像素子。
（５）
　前記貫入部は、金属材料で形成されている、前記（４）に記載の固体撮像素子。
（６）
　前記第１バイパス部は、前記半導体基板の表面をエッチングして盛土状に残存させた突起部である、前記（１）～前記（５）の何れか１つに記載の固体撮像素子。
（７）
　前記第１バイパス部は、前記半導体基板の表面に選択エピタキシャル成長で盛土状に積層形成した突起部である、前記（１）～前記（５）の何れか１つに記載の固体撮像素子。
（８）
　前記光電変換部の表面を前記第１バイパス部の表面と略同程度の盛上げ形状とした、前記（７）に記載の固体撮像素子。
（９）
　前記第１バイパス部の前記第１貫通遮光膜を跨ぐ部位と前記電荷保持部との表側を覆う遮光膜を更に備える、前記（１）～前記（８）の何れか１つに記載の固体撮像素子。
（１０）
　前記電荷保持部は貫通遮光膜で囲われている、前記（１）～前記（９）の何れか１つに記載の固体撮像素子。
（１１）
　前記電荷保持部から転送される電荷を保持するフローティングディフュージョンと、
　前記半導体基板の表裏を貫通して前記電荷保持部と前記フローティングディフュージョンの間を仕切る第２貫通遮光膜と、
　前記半導体基板の表面外側に半導体材料で形成され前記第２貫通遮光膜を跨いで前記電荷保持部と前記フローティングディフュージョンとを接続する第２バイパス部と、
を更に備える、前記（１）～前記（１）０の何れか１つに記載の固体撮像素子。
（１２）
　前記電荷保持部は、キャパシタである、前記（１）～前記（１）０の何れか１つに記載の固体撮像素子。
（１３）
　前記電荷保持部は、フローティングディフュージョンである、前記（１）～請求項１０の何れか１つに記載の固体撮像素子。
（１４）
　半導体基板に裏面からの入射光を光電変換する光電変換部を形成する工程と、
　前記光電変換部が生成する電荷を一時的に保持する電荷保持部を形成する工程と、
　前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜を形成する工程と、
　前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部を形成する工程と、
　前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御電極を形成する工程と、
を含んで構成され、
　前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、固体撮像素子の製造方法。
（１５）
　固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路と、を備える撮像装置であって、
　前記固体撮像素子は、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、
　前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、撮像装置。
１０…画素、１１…ＰＤ、１２…第１の転送トランジスタ、１３…第２の転送トランジスタ、１４…電荷保持部、１５…フローティングディフュージョン（ＦＤ）、１６…増幅トランジスタ、１７…選択トランジスタ、１８…リセットトランジスタ、２０…半導体基板、２０Ｆ…表面、２０Ｒ…裏面、２０ａ…平坦部、２１…配線層、２１ａ…配線、２１ｂ…層間絶縁膜、２２…遮光層、２３…平坦化層、２４…カラーフィルタ層、２５…オンチップレンズ、３２…ゲート電極、３４…画素間分離領域、３５…裏面遮光膜、３６…高誘電率材料膜、３７…貫通遮光膜、３８…バイパス部、３９…貫通遮光膜、４０…メモリーゲート、１００…固体撮像素子、１２１…画素アレイ部、１２２…垂直駆動部、１２３…カラム処理部、１２４…駆動制御部、１２５…水平駆動部、１２７…出力部、２００…固体撮像素子、２１０…画素、２１１…ＰＤ、２１２…第１の転送トランジスタ、２１４…電荷保持部、２２０…半導体基板、２２０Ｆ…表面、２３２…ゲート電極、２３２ａ…凹部、２３７…貫通遮光膜、２３８…バイパス部、３００…固体撮像素子、３１０…画素、３１１…ＰＤ、３１４…電荷保持部、３２０…半導体基板、３３２…ゲート電極、３３２ａ…貫入部、３３７…貫通遮光膜、３３８…バイパス部、４００…固体撮像素子、４１０…画素、４１１…ＰＤ、４１４…電荷保持部、４１５…フローティングディフュージョン、４２０…半導体基板、４３７…貫通遮光膜、４４０…メモリーゲート、４４１…貫通遮光膜、４４２…バイパス部、５００…固体撮像素子、５１０…画素、５１１…ＰＤ、５１４…電荷保持部、５２０…半導体基板、５２１…配線層、５２１ａ…配線、５３２…転送電極、５３８…バイパス部、５３９…貫通遮光膜、５４３…表面遮光膜、６００…固体撮像素子、６１０…画素、６１１…ＰＤ、６２０…半導体基板、６２０Ｆ…表面、６３８…バイパス部、６３９…貫通遮光膜、７００…固体撮像素子、７１０…画素、７１１…ＰＤ、７１５…フローティングディフュージョン、７３７…貫通遮光膜、７３８…バイパス部、７４４…コンタクト、７４５…配線、８００…撮像装置、８１１…光学系、８１３…ＤＳＰ、８１４…フレームメモリ、８１５…表示部、８１６…記録部、８１７…操作系、８１８…電源系、８１９…制御部、Ｈ…貫通孔、Ｈ１…内側面、ＨＳＬｎ…水平信号線、Ｒ…レジスト、ＶＳＬｍ…垂直信号線

Claims (15)

  1. 　半導体基板と、
    　前記半導体基板の裏面からの入射光を光電変換する光電変換部と、
    　前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、
    　前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、
    　前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、
    　前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、
    を備え、
    　前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている固体撮像素子。
  2. 　前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応する位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、請求項１に記載の固体撮像素子。
  3. 　前記制御部は、前記第１バイパス部上の前記第１貫通遮光膜に対応しない位置に設けられた制御電極を制御して前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する、請求項１に記載の固体撮像素子。
  4. 　前記制御電極は、前記光電変換部側を前記第１貫通遮光膜の側面に沿って前記半導体基板の厚み方向に延設された貫入部を有する、請求項２に記載の固体撮像素子。
  5. 　前記貫入部は、金属材料で形成されている、請求項４に記載の固体撮像素子。
  6. 　前記第１バイパス部は、前記半導体基板の表面をエッチングして盛土状に残存させた突起部である、請求項１に記載の固体撮像素子。
  7. 　前記第１バイパス部は、前記半導体基板の表面に選択エピタキシャル成長で盛土状に積層形成した突起部である、請求項１に記載の固体撮像素子。
  8. 　前記光電変換部の表面を前記第１バイパス部の表面と略同程度の盛上げ形状とした、請求項７に記載の固体撮像素子。
  9. 　前記第１バイパス部の前記第１貫通遮光膜を跨ぐ部位と前記電荷保持部との表側を覆う遮光膜を更に備える、請求項１に記載の固体撮像素子。
  10. 　前記電荷保持部は貫通遮光膜で囲われている、請求項１に記載の固体撮像素子。
  11. 　前記電荷保持部から転送される電荷を保持するフローティングディフュージョンと、
    　前記半導体基板の表裏を貫通して前記電荷保持部と前記フローティングディフュージョンの間を仕切る第２貫通遮光膜と、
    　前記半導体基板の表面外側に半導体材料で形成され前記第２貫通遮光膜を跨いで前記電荷保持部と前記フローティングディフュージョンとを接続する第２バイパス部と、
    を更に備える、請求項１に記載の固体撮像素子。
  12. 　前記電荷保持部は、キャパシタである、請求項１に記載の固体撮像素子。
  13. 　前記電荷保持部は、フローティングディフュージョンである、請求項１に記載の固体撮像素子。
  14. 　半導体基板に裏面からの入射光を光電変換する光電変換部を形成する工程と、
    　前記光電変換部が生成する電荷を一時的に保持する電荷保持部を形成する工程と、
    　前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜を形成する工程と、
    　前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部を形成する工程と、
    　前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御電極を形成する工程と、
    を含んで構成され、
    　前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、固体撮像素子の製造方法。
  15. 　固体撮像素子と、前記固体撮像素子からの信号を処理する信号処理回路と、を備える撮像装置であって、
    　前記固体撮像素子は、半導体基板と、前記半導体基板の裏面からの入射光を光電変換する光電変換部と、前記光電変換部が生成する電荷を一時的に保持する電荷保持部と、前記半導体基板の表裏を貫通して前記光電変換部と前記電荷保持部との間を仕切る第１貫通遮光膜と、前記半導体基板の表面外側に半導体材料で形成され前記第１貫通遮光膜を跨いで前記光電変換部と前記電荷保持部を接続する第１バイパス部と、前記第１バイパス部を介した前記光電変換部から前記電荷保持部への電荷転送を制御する制御部と、を備え、
    　前記第１貫通遮光膜の表側の端部は、前記半導体基板の厚さ方向において、前記電荷保持部の表側端と同程度又は前記電荷保持部の表側端よりも表側方向に長く形成されている、撮像装置。
     
PCT/JP2017/040359 2016-12-01 2017-11-09 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置 WO2018100998A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201780072855.7A CN109997229B (zh) 2016-12-01 2017-11-09 固态成像元件及其制造方法以及成像设备
US16/462,334 US10777594B2 (en) 2016-12-01 2017-11-09 Solid-state imaging element, solid-state imaging element manufacturing method, and imaging device
KR1020197010244A KR102476411B1 (ko) 2016-12-01 2017-11-09 고체 촬상 소자, 고체 촬상 소자의 제조 방법 및 촬상 장치
JP2018553742A JP6967530B2 (ja) 2016-12-01 2017-11-09 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-233931 2016-12-01
JP2016233931 2016-12-01

Publications (1)

Publication Number Publication Date
WO2018100998A1 true WO2018100998A1 (ja) 2018-06-07

Family

ID=62241476

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/040359 WO2018100998A1 (ja) 2016-12-01 2017-11-09 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置

Country Status (5)

Country Link
US (1) US10777594B2 (ja)
JP (1) JP6967530B2 (ja)
KR (1) KR102476411B1 (ja)
CN (1) CN109997229B (ja)
WO (1) WO2018100998A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020008907A1 (ja) * 2018-07-06 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
TWI685958B (zh) * 2018-12-13 2020-02-21 力晶積成電子製造股份有限公司 影像感測器及其製造方法
JP2020092126A (ja) * 2018-12-03 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2020181944A (ja) * 2019-04-26 2020-11-05 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
WO2021149349A1 (ja) * 2020-01-20 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2022019307A1 (ja) * 2020-07-22 2022-01-27 国立大学法人静岡大学 光電変換素子

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6929266B2 (ja) * 2018-12-17 2021-09-01 キヤノン株式会社 光電変換装置、光電変換システム、移動体
CA3144668A1 (en) * 2019-06-28 2020-12-30 Quantum-Si Incorporated Optical and electrical secondary path rejection
CN112117291B (zh) * 2020-10-30 2022-11-18 联合微电子中心有限责任公司 一种背照式电荷域全局快门图像传感器及其制作方法
CN112768482B (zh) * 2021-01-20 2023-03-24 联合微电子中心有限责任公司 一种背照式全局快门像素结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119711A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2014022795A (ja) * 2012-07-13 2014-02-03 Sony Corp 撮像素子、撮像方法
WO2014141898A1 (ja) * 2013-03-12 2014-09-18 ソニー株式会社 固体撮像素子、製造方法、および電子機器
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960015322B1 (ko) * 1993-07-23 1996-11-07 현대전자산업 주식회사 차폐용 플레이트를 갖는 반도체소자 제조방법
US6093936A (en) * 1995-06-07 2000-07-25 Lsi Logic Corporation Integrated circuit with isolation of field oxidation by noble gas implantation
KR100209752B1 (ko) * 1996-05-16 1999-07-15 구본준 마이크로 렌즈 패턴용 마스크
JP5601615B2 (ja) 2009-10-22 2014-10-08 日本電気硝子株式会社 蓄電デバイス用負極活物質及びその製造方法
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2012230943A (ja) * 2011-04-25 2012-11-22 Panasonic Corp Ｘ線センサーと、その製造方法と、ｘ線センサーを用いたｘ線診断装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119711A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器
JP2014022795A (ja) * 2012-07-13 2014-02-03 Sony Corp 撮像素子、撮像方法
WO2014141898A1 (ja) * 2013-03-12 2014-09-18 ソニー株式会社 固体撮像素子、製造方法、および電子機器
JP2015053411A (ja) * 2013-09-09 2015-03-19 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
WO2016136486A1 (ja) * 2015-02-27 2016-09-01 ソニー株式会社 固体撮像装置及び電子機器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020008907A1 (ja) * 2018-07-06 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 受光素子、測距モジュール、および、電子機器
CN112219280A (zh) * 2018-07-06 2021-01-12 索尼半导体解决方案公司 光接收元件、测距模块和电子设备
TWI823953B (zh) * 2018-07-06 2023-12-01 日商索尼半導體解決方案公司 受光元件、測距模組及電子機器
JP2020092126A (ja) * 2018-12-03 2020-06-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
CN113169199A (zh) * 2018-12-03 2021-07-23 索尼半导体解决方案公司 固态摄像元件、制造固态摄像元件的方法和电子设备
JP7280034B2 (ja) 2018-12-03 2023-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
TWI685958B (zh) * 2018-12-13 2020-02-21 力晶積成電子製造股份有限公司 影像感測器及其製造方法
JP2020181944A (ja) * 2019-04-26 2020-11-05 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
JP7346071B2 (ja) 2019-04-26 2023-09-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
WO2021149349A1 (ja) * 2020-01-20 2021-07-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
WO2022019307A1 (ja) * 2020-07-22 2022-01-27 国立大学法人静岡大学 光電変換素子

Also Published As

Publication number Publication date
US10777594B2 (en) 2020-09-15
US20190371846A1 (en) 2019-12-05
CN109997229B (zh) 2023-06-20
CN109997229A (zh) 2019-07-09
KR102476411B1 (ko) 2022-12-12
JP6967530B2 (ja) 2021-11-17
JPWO2018100998A1 (ja) 2019-10-17
KR20190086660A (ko) 2019-07-23

Similar Documents

Publication Publication Date Title
WO2018100998A1 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US10020339B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
US8692303B2 (en) Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device
JP5651976B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US20210202565A1 (en) Imaging device and electronic device
US11462582B2 (en) Solid-state image pickup device, manufacturing method, and electronic apparatus
US10536659B2 (en) Solid-state image capturing element, manufacturing method therefor, and electronic device
WO2015125611A1 (ja) 固体撮像素子および製造方法、並びに電子機器
JP5505709B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
WO2018173789A1 (ja) 撮像素子、電子機器
KR102268707B1 (ko) 이미지 센서
TW201301493A (zh) 成像器件，驅動方法及電子裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17877225

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018553742

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197010244

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17877225

Country of ref document: EP

Kind code of ref document: A1