KR101956945B1 - 패턴을 형성하는 방법 - Google Patents

패턴을 형성하는 방법 Download PDF

Info

Publication number
KR101956945B1
KR101956945B1 KR1020140186105A KR20140186105A KR101956945B1 KR 101956945 B1 KR101956945 B1 KR 101956945B1 KR 1020140186105 A KR1020140186105 A KR 1020140186105A KR 20140186105 A KR20140186105 A KR 20140186105A KR 101956945 B1 KR101956945 B1 KR 101956945B1
Authority
KR
South Korea
Prior art keywords
mask
pattern
forming
opening
delete delete
Prior art date
Application number
KR1020140186105A
Other languages
English (en)
Other versions
KR20150075374A (ko
Inventor
윌리엄 알. 브라운
아담 올슨
캐버리 제인
호섭 엄
쉬에 글로리아 첸
니크 미린
댄 밀워드
피터 써드 트레포나스
필립 딘 허스터드
종근 박
크리스토퍼 남 리
Original Assignee
마이크론 테크놀로지, 인크
다우 글로벌 테크놀로지스 엘엘씨
롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크, 다우 글로벌 테크놀로지스 엘엘씨, 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20150075374A publication Critical patent/KR20150075374A/ko
Application granted granted Critical
Publication of KR101956945B1 publication Critical patent/KR101956945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

몇몇 실시형태는 패턴을 형성하는 방법을 포함한다. 제1 마스크는 재료 위에 형성된다. 제1 마스크는 내부에 연장되는 피처를 갖고 제1 패턴을 획정한다. 제1 패턴은 피처의 분포에 걸쳐 제1 수준의 균일성을 갖는다. 브러시 층은 제1 마스크에 걸쳐 피처 내에 형성되어 피처를 협소화시켜 제1 마스크로부터 제2 마스크를 작성한다. 제2 마스크는 협소화된 피처에 걸쳐 제1 수준의 균일성보다 큰 제2 수준의 균일성을 갖는다. 패턴은 제2 마스크를 통해 상기 재료로 전사된다.

Description

패턴을 형성하는 방법{METHODS OF FORMING PATTERNS}
본 발명은 패턴을 형성하는 방법에 관한 것이다.
집적 회로 제작은 재료에 걸친 패턴화 마스크의 형성, 이후 마스크로부터 상기 재료로의 패턴의 전사를 대개 포함한다. 예를 들면, 패턴화 마스크는 메모리, 로직 등의 제작에 이용될 수 있다.
지속적인 목표는 집적 회로의 밀도를 증가시키는 것이다. 관련 목표는 패턴화 마스크 내의 피처(feature)의 밀도를 증가시키는 것이다. 그러나, 마스크 내에 피처의 균일한, 치밀 패턴을 생성하고자 하는 시도에서 어려움에 부딪칠 수 있다. 따라서, 패턴화 마스크를 형성하는 새로운 방법을 개발하는 것이 바람직하다.
도 1 및 도 2는 예시적인 실시형태의 공정 단계에서의 반도체 구조의 도식적 상면도;
도 3 및 도 4는 다른 예시적인 실시형태의 공정 단계에서의 반도체 구조의 도식적 상면도;
도 5 내지 도 13은 다른 예시적인 실시형태의 공정 단계에서의 반도체 구조의 도식적 상면도. 도 5a 내지 도 13a는 각각 도 5 내지 도 13의 A-A 선에 따른 도식적 횡단면 측면도;
도 14는 도 13의 공정 단계 이후의 예시적인 공정 단계에서의 반도체 구조의 도식적 상면도이고, 도 14a는 도 14의 A-A 선에 따른 도식적 횡단면 측면도;
도 15는 도 13의 공정 단계 이후의 다른 예시적인 공정 단계에서의 반도체 구조의 도식적 상면도이고, 도 15a는 도 15의 A-A 선에 따른 도식적 횡단면 측면도;
도 16은 도 10의 공정 단계에 후행할 수 있는 다른 예시적인 공정 단계에서의 반도체 구조의 도식적 상면도. 도 16a는 도 16의 A-A 선에 따른 도식적 횡단면 측면도;
도 17은 도 16의 공정 단계 이후의 예시적인 공정 단계에서의 반도체 구조의 도식적 상면도. 도 17a는 도 17의 A-A 선에 따른 도식적 횡단면 측면도;
도 18 내지 도 20은 다른 예시적인 실시형태의 다양한 공정 단계에서의 반도체 구조의 도식적 횡단면 측면도;
도 21은 실시예 2에 따라 처리된 패턴화 기판의 상면도(a) 및 측면도(b);
도 22는 실시예 3에 따라 처리된 패턴화 기판의 상면도(a) 및 측면도(b);
도 23은 실시예 4에 따라 처리된 패턴화 기판의 상면도;
도 24는 실시예 5에 따라 처리된 패턴화 기판의 상면도.
몇몇 실시형태는 패턴화 피처의 집단에 걸쳐 균일성을 개선하기 위해 브러시 층을 사용하는 방법을 포함한다. 용어 "브러시 층"은 표면에 대한 중합체 유기 재료의 공유 결합에 의해 형성된 층을 의미하도록 본 명세서에서 이용된다. 몇몇 실시형태에서, 브러시 층은 실록산을 포함할 수 있고; 예를 들어 폴리(다이메틸실록산)(PDMS)을 포함하는 전구체와 같은 실록산-함유 전구체로부터 형성될 수 있다. 몇몇 실시형태에서, 브러시 층은 실록산-함유 중합체 이외에 또는 이에 대안적으로, 다른 유기 중합체를 포함하는 전구체로부터 형성될 수 있다. 예를 들어, 브러시 층은 폴리스타이렌(PS) 및 폴리(메틸메타크릴레이트)(PMMA) 중 하나 또는 둘 다를 포함하는 전구체를 사용하여 형성될 수 있다. 브러시 층 전구체는 표면과 반응하여 브러시 층을 표면에 공유 결합(즉, 그래프트)시키기에 적합한 1개 이상의 치환기를 갖는다. 이러한 치환기는 하이드록실 모이어티, 설프하이드릴 모이어티 등을 포함할 수 있다.
패턴화 피처의 집단에 걸쳐 균일성을 개선하기 위한 브러시 층의 예시적인 이용은 도 1 및 도 2와 관련하여 기재되어 있다.
도 1을 참조하면, 구조(10)의 일부가 상면도에 도시되어 있다. 상기 구조는 기부(15)의 상부 표면에 걸쳐 형성된 마스킹 재료(14)의 고리(12)를 포함한다. 고리(12)는 서로 터치하고, 기부(15) 위에 2개 세트의 개구를 형성한다. 1개 세트는 고리의 중간 내에 원형 개구(16)에 상응하고, 다른 세트는 서로 터치하는 4개의 인접 고리에 의해 접합된 다이아몬드형 개구(18)에 상응한다. 몇몇 실시형태에서, 고리(12)는 기부(15) 위에 제1 마스크를 형성하는 것으로 생각될 수 있고, 개구(16 및 18)는 제1 마스크를 통해 연장되는 피처에 상응하고 제1 패턴을 획정한다. 이러한 제1 패턴은 피처(16 및 18)의 분포에 걸쳐 제1 수준의 균일성을 갖고, 이러한 수준의 균일성은 개구(16)에 대해 상당히 상이한 형상을 갖는 개구(18)로 인해 낮다.
다음에 도 2를 참조하면, 브러시 층(20)은 기부(15)의 재료에 대해 재료(14) 상에 선택적으로 있도록 형성되고(도 1), 이는 개구(16 및 18)를 협소화시킨다. 브러시 층(20)의 형성은 도 1의 제1 마스크로부터 제2 마스크를 형성하는 것으로 생각될 수 있다. 이러한 제2 마스크는 브러시 층의 형성을 통해 경감되는 개구(16 및 18)의 형상 간의 차이로 인해 제1 마스크보다 더 높은 수준의 균일성을 갖는다. 구체적으로, 브러시 층은 부분적으로 충전된 개구(16 및 18)를 갖고, 이러한 개구 사이의 차이를 무효화한다. 이러한 무효화는, 적어도 부분적으로, 표면 장력과 다른 힘의 열역학적으로 양호한 균형을 성취하는 브러시 층으로부터 생길 수 있고, 이로써 브러시 층의 소수성 사슬은, 실질적으로 가장 낮은 전체 자유 에너지를 성취하기 위해, 사슬 신장으로부터 증가된 자유 에너지와, 표면적의 최소화로부터 감소된 자유 에너지를 실질적으로 최적화하는 방식으로 함께 어셈블링된다. 이는 다른 주연 패턴(용어 "실질적으로 원형인"은 제작 및 측정의 합당한 관용 내에 원형을 의미함)보다 표면적이 낮은 실질적으로 원형인 주연 패턴으로 인해 개구의 내부를 따라 실질적으로 원형인 주연 패턴을 형성한다. 후속 공정처리에서, 개구(16 및 18)의 패턴은 기부(15)로 전사될 수 있다.
패턴화 피처의 집단에 걸쳐 균일성을 개선하기 위한 브러시 층의 다른 예시적인 이용은 도 3 및 도 4와 관련하여 기재되어 있다.
도 3을 참조하면, 구조(30)의 부분이 상면도에 도시되어 있다. 상기 구조는 기부(15)의 상부 표면에 걸쳐 형성된 패턴화 마스킹 재료(32)를 포함한다. 마스킹 재료는 마스킹 재료를 통해 연장되는 개구에 상응하는 피처(34)를 갖는다. 이러한 개구는 불규칙 주연 표면을 갖는다. 개구(34)의 집단에 걸친 형상 및 크기의 분포는 개구의 불규칙 주연 표면으로 인해 낮은 수준의 균일성을 갖는다.
다음에 도 4를 참조하면, 브러시 층(20)은 기부(15)의 재료에 대해 마스킹 재료(34) 상에 선택적으로 있도록 형성된다(도 3). 브러시 층은 주연 표면에 걸쳐 불규칙성을 감소시키면서 개구(34)를 협소화시킨다. 브러시 층(20)의 형성은 도 3의 제1 마스크로부터 제2 마스크를 형성하는 것으로 생각될 수 있다. 도 4의 제2 마스크는 개구(34)의 집단에 걸쳐 도 3의 제1 마스크보다 더 높은 수준의 균일성을 갖는다. 도 4의 단계에 후속적인 공정처리에서, 개구(34)의 패턴은 기부(15)로 전사될 수 있다.
도 1 내지 도 4의 실시형태에서, 제2 마스크에서 형성된 균일한 피처(도 2의 마스크에서의 피처(16 및 18) 및 도 4의 마스크에서의 피처(34))는 실질적으로 원형인 주연부를 갖는다. 다른 실시형태에서, 다른 피처 형상이 형성될 수 있다. 예를 들면, 마스크에서의 원래 패턴이 예시된 피처보다 더 신장된 경우, 브러시 층을 사용하여 형성된 피처는 원형이기보다는 신장될 수 있다.
피처의 집단에 걸쳐 높은 수준의 균일성을 갖는 마스크를 형성하는 것이 바람직한 다양한 분야가 존재한다. 예시적인 실시형태는 도 5 내지 도 13과 관련하여 기재되어 있다.
도 5 및 도 5a를 참조하면, 구조(50)는 스택(54)을 위에 갖는 반도체 기부(52)를 포함한다. 스택은 전기 절연 재료(56) 위에 탄소-함유 재료(58)를 포함한다. 포토레지스트(62)는 스택(54) 위에 있고, 도시된 실시형태에서 증착된 반사방지 코팅(DARC)(60)에 의해 이러한 스택으로부터 이격된다.
기부(52)는 반도체 재료를 포함할 수 있고, 몇몇 실시형태에서 단결정 규소로 실질적으로 이루어지거나, 이루어질 수 있다. 몇몇 실시형태에서, 기부(52)는 반도체 기판을 포함하는 것으로 생각될 수 있다. 용어 "반도체 기판"은 벌크 반도체 재료, 예컨대 (단독으로 또는 다른 재료를 포함하는 어셈블리로서의) 반도체 웨이퍼, 및 (단독으로 또는 다른 재료를 포함하는 어셈블리로서의) 반도체 재료 층(이들로 제한되지는 않음)을 포함하는 반도체 재료를 포함하는 임의의 구조를 의미한다. 용어 "기판"은 상기 기재된 반도체 기판을 포함하는 임의의 지지 구조(이들로 제한되지는 않음)를 의미한다. 몇몇 실시형태에서, 기부(52)는 집적 회로 제작과 관련된 1종 이상의 재료를 포함하는 반도체 기판에 상응할 수 있다. 재료 중 일부는 기부(52)의 도시된 구역 아래에 있고/있거나 기부(52)의 도시된 구역에 측면으로 인접할 수 있고; 예를 들어 내화성 금속 재료, 장벽 재료, 확산 재료, 절연 재료 등 중 1종 이상에 상응할 수 있다.
기부(52)는 몇몇 실시형태에서 집적 회로를 지지할 수 있다. 예를 들면, 기부(52)의 상부 구역은 전도성 노드의 어레이(비도시)를 포함할 수 있고, 도 5 내지 도 13의 공정처리는 이러한 전도성 노드에 대한 전기 전도성 접촉을 형성하기에 적합한 패턴을 형성하도록 이용될 수 있다. 다른 예로서, 기부(52)의 상부 구역은 반도체 재료를 포함할 수 있고, 도 5 내지 도 13의 공정처리는 이러한 전도성 재료 내의 전도성으로 도핑된 주입 구역을 형성하기에 적합한 패턴을 형성하도록 이용될 수 있다. 또 다른 예로서, 기부(52)는 메모리 어레이(예를 들면, 플래시 메모리 어레이, DRAM 어레이 등)를 지지할 수 있고, 도 5 내지 도 13의 공정처리는 메모리 전지에 대한 전기 전도성 접촉을 배정하기에 적합한 패턴을 형성하도록 이용될 수 있다.
전기 절연 재료(56)는 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수 있고; 몇몇 실시형태에서 무기 산화물 및/또는 무기 질화물을 포함할 수 있다. 예를 들면, 몇몇 실시형태에서 재료(56)는 이산화규소 및 질화규소 중 하나 또는 둘 다를 포함하거나, 실질적으로 이것으로 이루어지거나, 이것으로 이루어질 수 있다.
탄소-함유 재료(58)는 탄소를 포함하거나, 실질적으로 이것으로 이루어지거나, 이것으로 이루어질 수 있다. 예를 들면, 몇몇 실시형태에서, 재료(58)는 투명한 탄소로 이루어질 수 있다.
DARC(60)는 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수 있고; 몇몇 실시형태에서 산화질화규소를 포함하거나, 실질적으로 이것으로 이루어지거나, 이것으로 이루어질 수 있다. DARC(60)에 적합한 재료는 적절한 광학 특성(예를 들어, 193나노미터에서의 n + k 값) 및 화학 특성(예를 들어, 브러시 층 전구체로 그래프팅될 수 있는 표면)을 갖는 재료를 포함할 수 있다.
포토레지스트(62)는 임의의 적합한 조성물일 수 있다.
도 6 및 도 6a를 참조하면, 개구(64)의 배치는 적절한 포토리소그래피 공정처리를 통해 포토레지스트(62) 내에 형성된다. 예시된 개구(64)는 예시적 피처이고, 다른 피처 형상은 다른 실시형태에서 형성될 수 있다.
도 7 및 도 7a를 참조하면, 개구(64)는 확대된다. 예시된 실시형태에서, 개구(64)는 이것이 서로 터치하는 정도로 확대된다. 다른 실시형태에서, 개구는 이것이 서로 터치하지 않는 낮은 정도로 확대될 수 있다. 또 다른 실시형태에서, 개구는 이것이 서로 병합되는 높은 정도로 확대될 수 있다. 몇몇 실시형태에서, 도 6 및 도 6a의 개구의 배치는 포토레지스트 내에 형성된 개구의 제1 배치인 것으로 생각될 수 있고, 도 7 및 도 7a의 확대된 개구는 포토레지스트 내의 개구의 제2 배치인 것으로 생각될 수 있다.
도 8 및 도 8a를 참조하면, 개구(64)는 스페이서 재료(66)로 라이닝된다. 스페이서 재료는 브러시 층 전구체와 반응하는 표면을 갖는다. 몇몇 실시형태에서, 이러한 표면은 산소를 포함할 수 있고, 스페이서 재료는 산소-함유 필름으로 칭해질 수 있다. 예를 들면, 스페이서 재료는 1종 이상의 무기 산화물; 예를 들어, 1종 이상의 이산화규소, 산화질화규소, 산화알루미늄 등을 포함할 수 있다. 스페이서 재료는 포토레지스트(62)를 절연보호상 코팅하여 구조(50)의 상부 표면에 걸쳐 파동형 토포그래피를 갖는 구성을 생성한다. 스페이서 재료는 예를 들어 원자 층 증착을 포함하는 임의의 적합한 방법론을 이용하여 형성될 수 있다.
몇몇 실시형태에서, 스페이서 재료는 초기에 형성되어 산소가 결여된 표면을 포함할 수 있고, 이후 산소가 예를 들어 산화성 플라즈마와 같은 산화 조건을 이용하여 이러한 표면에 따라 도입될 수 있다.
몇몇 실시형태에서, 스페이서 재료는 산소 이외에 또는 이에 대안적으로 주기율표의 제16족으로부터의 1종 이상의 다른 원소를 함유하는 표면을 가질 수 있다. 예를 들면, 스페이서 재료는 황, 셀레늄 등 중 1종 이상을 포함하는 표면을 가질 수 있다.
도 9 및 도 9a를 참조하면, 스페이서 재료(66)는 비등방성으로 에칭되어 스페이서(68)를 형성한다. 스페이서(68)는 도시된 구성에서 환형 고리로서 구성된다.
개구(64)는 고리형 스페이서(68)의 중앙 구역을 통해 연장되어 DARC 재료(60)의 상부 표면을 노출시킨다. 또한, (도 7 및 도 7a에서 보이는) 포토레지스트(62)는 제거되어 고리형 스페이서(68)의 외부에 있는 다른 세트의 개구(70)를 형성한다. 개구(64)는 제1 세트의 개구에 상응하는 것으로 생각될 수 있고, 개구(70)는 제2 세트의 개구에 상응하는 것으로 생각될 수 있고; 제1 세트의 개구는 제2 세트의 개구와 다른 형상을 갖는다. 몇몇 실시형태에서, 스페이서(68)는 스택(54) 위에 제1 마스크를 형성하는 것으로 생각될 수 있고, 이러한 제1 마스크는 개구의 집단에 걸쳐 제1 수준의 균일성을 갖는다. 이러한 집단은 제1 형상의 개구(64) 및 제2 형상의 개구(70)를 포함하는 분포를 포함한다.
도시된 실시형태가 스페이서 재료의 단일 증착 및 에칭을 통해 스페이서(68)를 형성하지만, 다른 실시형태에서 스페이서 재료의 다수의 증착 및/또는 에칭은 스페이서(68)의 폭을 맞춤 조정하도록 이용될 수 있다. 추가로, 스페이서 재료의 추가의 증착은 개구(64)와 개구(70) 사이의 불균일성 중 일부를 경감시킬 수 있고, 이로써 개구의 분포에 걸쳐 균일성을 증가시킨다.
도 10 및 도 10a를 참조하면, 스페이서(68)로부터의 패턴이 DARC 재료(60)를 통해 전사되어 탄소-함유 재료(58)의 상부 표면을 노출시킨다. 몇몇 실시형태에서, 재료(60 및 66)는 탄소-함유 재료(58) 위에 제1 마스크를 함께 형성하는 것으로 생각될 수 있다.
도 11 및 도 11a를 참조하면, 브러시 층(20)은 탄소-함유 재료(58)의 표면에 대해 재료(60 및 66)의 노출된 표면 위에 선택적으로 형성된다. 브러시 층은 개구(64)와 개구(70)의 형상 간의 불균일성을 감소시킨다.
몇몇 실시형태에서, 브러시 층은 이러한 노출된 표면에 대한 공유 결합을 형성하도록 재료(60 및 66)의 노출된 표면을 따라 산소(및/또는 주기율표의 제16족으로부터의 다른 원소)와 반응하는 적절한 반응성 모이어티를 갖는 중합체 전구체로부터 형성될 수 있다. 예를 들면, 몇몇 실시형태에서, 브러시 층 전구체는 예를 들어 하이드록실, 설프하이드릴 등과 같은 적절한 반응성 기를 갖는 PS, PDMS 및 PMMA 중 1종 이상을 포함할 수 있다. 브러시 층에서 실록산을 사용하는 것의 이점은 이것이 탄소-함유 재료(58)가 후속 공정처리(하기 기재됨)에서 브러시 층에 대해 선택적으로 제거되게 할 수 있다는 것이다. PDMS는 중합체 유기 실록산의 일 예이고, 다른 실시형태에서 브러시 층은 다른 중합체 유기 실록산을 포함할 수 있고; 몇몇 실시형태에서 탄소 및 규소를 포함하는 중합체(적어도 17%의 규소 함량(원자 질량 기준)을 가짐)를 포함할 수 있다.
몇몇 실시형태에서, 브러시 층은 약 5,000 원자 질량 단위 내지 약 110,000 원자 질량 단위의 분자량 범위 내에 중합체로 이루어진 PDMS를 포함할 수 있다.
몇몇 실시형태에서, 브러시 층은 PDMS를 포함할 수 있고, 탄소에 대해 이산화규소 및 산화질화규소 중 하나 또는 둘 다에 선택적으로 결합될 수 있다.
브러시 층을 형성하도록 이용되는 공정처리는 전구체와 노출된 산소-함유 표면 사이의 공유 결합(예를 들면, 축합 반응)을 허용하는 조건 하에 도 10 및 도 10a에 도시된 유형의 구조를 브러시 층 전구체에 노출시키는 단계를 포함할 수 있다. 상기 조건은 (60/66에 결합된 반응성 하이드록실 모이어티를 갖는 브러시 중합체; 예를 들어, 하이드록실 모이어티를 갖는 PDMS의 경우) 거의 실온 내지 약 350℃의 온도에서 구조의 파괴를 포함할 수 있다. 브러시 층이 형성된 후, 초과의 전구체를 제거하기 위해 세정을 수행할 수 있다. 후속하여, 표면적을 최소화하고 이로써 개구의 분포에 걸쳐 불균일성을 감소시키는 열역학적으로 양호한 상태를 브러시 층이 성취하게 하도록 유리 전이 온도(Tg)를 초과하는 온도로 브러시 층을 가열할 수 있다.
몇몇 실시형태에서, 브러시 층(20)은 재료(60 및 66)와 함께 탄소-함유 재료(58)의 상부 표면에 걸쳐 마스크(72)를 형성하는 것으로 생각될 수 있다. 이러한 마스크는 도 10 및 도 10a의 마스크에서 도시된 개구에 대해 협소화된 개구(64 및 70)를 포함한다. 그러나, 도 11 및 도 11a의 마스크의 개구(64 및 70)는 서로에 거의 동일한 크기 및 형상이다. 따라서, 개구(64)와 개구(70)의 형상 간의 차이는 경감되고, 도 11 및 도 11a의 마스크는 도 10 및 도 10a의 마스크보다 높은 수준의 균일성을 갖는다.
도 11 및 도 11a의 도시된 실시형태에서, 브러시 층(20)은 탄소-함유 재료(58)에 대해 재료(60 및 66)를 따라 선택적으로 형성된다. 따라서, 탄소-함유 재료는 브러시 층의 형성 후 개구(64 및 70)의 하부에 노출된 채 있는다.
다양한 재료(60, 66 및 58)는 예시적인 재료이다. 몇몇 실시형태에서, 유사한 재료는 재료(60, 66 및 58)에 대해 구체적으로 기재된 것 이외의 조성물을 포함할 수 있다. 몇몇 실시형태에서, 재료(66 및 68)는 제1 재료로 칭해질 수 있고, 재료(58)는 제2 재료로 칭해질 수 있고, 브러시 층은 제2 재료에 대해 제1 재료에 선택적으로 형성되는 것으로 생각될 수 있다. 다른 실시형태에서, 브러시 층은 제1 재료 및 제2 재료의 모두의 표면을 따라 형성될 수 있고, 이후 비등방성 에칭을 이용하여 재료(58)의 표면 위로부터 브러시 층을 제거하고 이로써 개구(64 및 70)의 하부에서 재료(58)의 표면을 노출시킬 수 있다(유사한 실시형태가 도 18 내지 도 20과 관련하여 하기 기재됨).
도 5 내지 도 11의 실시형태는 서로에 대해 상이한 형상을 갖는 개구를 갖는 마스크에 걸쳐 균일성을 개선하기 위해 브러시 층을 이용한다. 다른 실시형태에서, 개구가 (도 3과 관련하여 상기 기재된 불규칙성과 유사한) 주연 표면에 걸쳐 불규칙성을 갖게 하는 조건 하에 개구가 형성될 수 있고, 이러한 개구의 집단에 걸쳐 불균일성을 경감시키도록 브러시 층 공정처리를 이용할 수 있다.
도 12 및 도 12a를 참조하면, 개구(64 및 70)는 재료(58)를 통해 연장되어(즉, 재료(58)를 통해 전사되어), 전기 절연 재료(56)의 상부 표면을 노출시킨다.
도 13 및 도 13a를 참조하면, 개구(64 및 70)는 전기 절연 재료(56)를 통해 연장되어(즉, 재료(56)를 통해 전사되어), 반도체 기부(52)의 상부 표면을 노출시키고, 재료(58, 60, 66 및 20)는 하나 이상의 적합한 에칭으로 제거된다.
재료(58, 60, 66 및 20)는 도시된 실시형태에서 도 13 및 도 13a의 가공처리 단계에서 제거된다. 다른 실시형태에서, 1종 이상의 이러한 재료는 도 13 및 도 13a의 공정처리 단계에서, 및 도 13 및 도 13a의 공정처리 단계에 후속하는 다른 공정처리 단계에서 남을 수 있다.
도 14 및 도 14a를 참조하면, 전기 전도성 재료(80)는 개구(64 및 70) 내에 형성되고, 기부(52)의 상부 표면으로 연장되는 일련의 전기 전도성 접촉으로 패턴화된다. 전기 전도성 재료(80)는 임의의 적합한 조성물 또는 조성물의 조합을 포함할 수 있고; 몇몇 실시형태에서 1종 이상의 다양한 금속(예를 들어, 텅스텐, 티탄 등), 금속-함유 조성물(예를 들면, 금속 질화물, 금속 탄화물, 금속 규화물 등), 및 전도성으로 도핑된 반도체 재료(예를 들면, 전도성으로 도핑된 규소, 전도성으로 도핑된 게르마늄 등)를 포함하거나, 실질적으로 이들로 이루어지거나, 이들로 이루어질 수 있다. 몇몇 실시형태에서, 재료(80)는 개구(64 및 70)를 오버필(overfill)하도록 증착될 수 있고, 이후 초과의 재료는 화학-기계 연마(CMP) 또는 다른 적합한 평탄화에 의해 제거되어 도 14 및 도 14a에 도시된 구조를 형성할 수 있다. 몇몇 실시형태에서, 전기 전도성 접촉은 기부(52)의 상부 표면에 존재하는 전기 전도성 노드(비도시)의 어레이로 연장될 수 있다.
도 14 및 도 14a는 개구(64 및 70)의 형성에 후행할 수 있는 예시적인 공정처리 단계를 예시한다. 다른 실시형태에서, 개구는 집적 회로 제작과 관련된 다른 공정처리에 이용될 수 있다. 예를 들면, 기부로 에칭되어 기부로 연장되는 리세스(recess) 및/또는 기부와 관련된 패턴 재료를 형성함으로써 개구(64 및 70)의 패턴은 반도체 기부(52)로 전사될 수 있다. 다른 예로서, 개구를 통해 도펀트를 주입하여 개구에 의해 획정된 위치 내에 도펀트 주입 구역을 형성함으로써 개구(64 및 70)의 패턴은 반도체 기부(52)로 전사될 수 있다. 예를 들면, 도 15 및 도 15a는 도펀트가 개구를 통해 주입되어 반도체 기부(52) 내에 주입 구역(84)을 형성한 실시형태에서 도 13 및 도 13a의 공정처리 단계에 후속하는 공정처리 단계에서의 구조(50)를 도시한다. 몇몇 실시형태에서, 기부(52)의 상부 표면은 규소를 포함할 수 있고, 주입된 도펀트는 전도성으로 도핑된 구역(84)을 형성하도록 사용된 n형 또는 p형 도펀트일 수 있다.
도 11 및 도 11a의 실시형태가 재료(66 및 60) 상의 브러시 층을 형성하지만, 다른 실시형태에서 스페이서 재료(66)는 브러시 층의 형성 전에 제거될 수 있다. 이후, 브러시 층은 밑에 있는 탄소-함유 재료(58)에 대해 산화질화규소 재료(60) 상에 선택적으로 형성될 수 있다. 이러한 공정처리의 예가 도 16 및 도 17과 관련하여 기재되어 있다.
도 16 및 도 16a는 도 10 및 도 10a의 공정처리 단계에 후행할 수 있는 공정처리 단계에서의 구조(50)를 도시하고, 제거된 재료(66)(탄소-함유 재료(58) 상에 패턴화 재료(60)가 남음)를 구체적으로 도시한다.
다음에 도 17 및 도 17a를 참조하면, 브러시 층(20)은 탄소-함유 재료(58)의 노출된 표면에 대해 산화질화규소(60)의 노출된 표면에 걸쳐 선택적으로 형성되고, 이는 개구(64)와 개구(70) 사이의 차이를 감소시킨다. 도 17 및 도 17a의 공정처리 단계에 후속하여 도 12 내지 도 15와 관련하여 상기 기재된 다양한 공정과 유사한 공정처리를 수행할 수 있다.
도 11 및 도 11a와 관련하여 상기 기재된 바대로, 몇몇 실시형태에서 브러시 층은 다수의 재료 위에 비선택적으로 선택되고, 이후 비등방성으로 에칭되어 후속 공정 단계에 적합한 피처(예를 들면, 스페이서)를 형성할 수 있다. 도 18 내지 도 20은 브러시 층이 다수의 재료에 걸쳐 비선택적으로 형성된 예시적인 실시형태를 예시한다.
도 18을 참조하면, 구조(100)는 제1 재료(102) 상의 패턴화된 제2 재료(104)를 포함하는 것으로 도시되어 있다. 제1 재료 및 제2 재료는 서로 조성이 다를 수 있다.
도 19를 참조하면, 브러시 층(20)은 재료(104 및 102)의 표면에 따라 비선택적으로 형성된다. 몇몇 실시형태에서, 재료(102 및 104)의 표면은 산소를 포함할 수 있고, 브러시 층은 브러시 층 전구체와 이러한 산소-함유 표면과의 반응에 의해 형성될 수 있다.
도 20을 참조하면, 브러시 층은 비등방성으로 에칭되어 스페이서(106)를 형성한다. 이후, 이러한 스페이서는 본 개시내용의 이전의 도면을 참조하여 상기 기재된 공정처리에 유사한 후속 공정처리에 이용될 수 있다. (도시되지 않은 다른 실시형태에서, 브러시 층(20)은 도 19의 공정처리 단계에서 오직 재료(104) 상에 선택적으로 형성될 수 있고, 이런 경우 도 20의 비등방성 에칭이 생략될 수 있다.)
몇몇 실시형태에서, 브러시 층의 화학 특징을 변경하고 이로써 하드마스크로서의 브러시 층의 적합성을 개선하기 위해 브러시 층을 화학적으로 개질하는 것이 바람직할 수 있다. 예를 들면, 몇몇 실시형태에서 브러시 층은 (예를 들어 적어도 약 17%의 규소[원자 질량 기준]를 포함할 수 있는) 규소-함유 중합체를 포함할 수 있고, 산소를 브러시 층에 편입하는 것이 바람직할 수 있다. 몇몇 실시형태에서, 화학 개질은 도 20에 기재된 비등방성 에칭 전에 수행될 수 있고, 몇몇 실시형태에서 화학 개질은 도 11 및 도 11a와 관련하여 상기 기재된 것과 유사한 선택적 증착 후 수행될 수 있다. 도 11 및 도 11a의 것과 유사한 증착은 (재료(58)의 표면과 유사한) 재료(66)와 유사한 마스킹 재료를 따른 선택적 증착을 포함할 수 있고(노출된 표면이 남음), 노출된 표면은 탄소-함유 재료를 포함하거나 포함하지 않을 수 있다. 몇몇 실시형태에서, 화학 개질은 브러시 층을 옥사이드 필름으로 전환시키기 위한 O2 플라즈마로의 브러시 층의 노출을 포함할 수 있다. 이러한 노출은 몇몇 분야에서 브러시-층-라이닝된 개구를 수축시키거나 평활하게 할 수 있다.
몇몇 실시형태에서, 스페이서를 형성하도록 유기 브러시 층을 사용할 수 있다. 예를 들면, 유기 브러시 층(예를 들면, 폴리스타이렌)은 (몇몇 실시형태에서 도 9 및 도 9a의 피처(68)와 유사한) SiO2 피처에 적용될 수 있고, 이후 SiO2 피처는 제거되어 브러시 층의 유기 재료를 포함하는 스페이서가 남을 수 있다. 따라서, 브러시 층의 유기 재료는 몇몇 실시형태에서 스핀-온(spin-on) 스페이서를 형성할 수 있다.
달리 기재되지 않은 경우, 본 명세서에 기재된 다양한 재료, 물질, 조성물 등은 예를 들어 원자 층 증착(atomic layer deposition: ALD), 화학 증기 증착(chemical vapor deposition: CVD), 물리 증기 증착(physical vapor deposition: PVD) 등을 포함하는 (현재 공지되거나 아직 개발 중인) 임의의 적합한 방법론으로 형성될 수 있다.
용어 "유전" 및 "전기 절연"은 둘 다 절연성 전기 특성을 갖는 재료를 기술하기 위해 이용된다. 용어 둘 다 본 개시내용에서 동의어인 것으로 생각된다. 몇몇 경우에 용어 "유전", 및 다른 경우에 용어 "전기 절연"의 사용은 하기 특허청구범위 내에 선행명제(antecedent) 기준을 단순화하도록 본 개시내용 내의 언어 변형을 제공하는 것이고, 임의의 상당한 화학 또는 전기 차이를 나타내도록 이용되지 않는다.
도면에서 다양한 실시형태의 특정한 배향은 오직 예시 목적을 위한 것이고, 실시형태는 몇몇 분야에서 도시된 배향에 대해 회전될 수 있다. 본 명세서에 제공된 설명, 및 하기 특허청구범위는 구조가 도면의 특정한 배향에 있는지, 또는 이러한 배향에 대해 회전되는지와 무관하게 다양한 피처 사이의 기술된 관계를 갖는 임의의 구조에 관한 것이다.
첨부한 예시의 횡단면도는 횡단면 내의 피처만을 도시하고, 도면을 단순화하기 위해 횡단면 뒤의 물질을 나타내지 않는다.
특정 구조가 다른 구조 "상에" 또는 " 반대에" 있는 것으로 상기 언급될 때, 이것은 바로 다른 구조 상에 있을 수 있거나, 개재 구조가 또한 존재할 수 있다. 반대로, 특정 구조가 다른 구조 "바로 상에" 또는 "바로 반대에" 있는 것으로 언급될 때, 개재 구조가 존재하지 않는다. 특정 구조가 다른 구조에 "연결"되거나 "커플링"된 것으로 언급될 때, 이것은 다른 구조에 직접 연결되거나 커플링될 수 있거나, 개재 구조가 존재할 수 있다. 반대로, 특정 구조가 다른 구조에 "직접 연결"되거나 "직접 커플링"된 것으로 언급될 때, 개재 구조가 존재하지 않는다.
몇몇 실시형태는 패턴을 형성하는 방법을 포함한다. 제1 마스크는 재료 위에 형성된다. 제1 마스크는 내부에 연장되고 제1 패턴을 획정하는 피처를 갖는다. 제1 패턴은 피처의 분포에 걸쳐 제1 수준의 균일성을 갖는다. 브러시 층은 제1 마스크에 걸쳐 피처 내에 형성되어 피처를 협소화시켜 제1 마스크로부터 제2 마스크를 작성한다. 제2 마스크는 협소해진 피처에 걸쳐 제1 수준의 균일성보다 큰 제2 수준의 균일성을 갖는다. 패턴은 제2 마스크로부터 재료로 전사된다.
몇몇 실시형태는 패턴을 형성하는 방법을 포함한다. 스택은 반도체 기판 위에 형성된다. 스택은 전기 절연 재료 위의 탄소를 포함한다. 제1 마스크는 탄소 위에 형성된다. 제1 마스크는 내부에 연장되고 제1 패턴을 획정하는 개구를 구비한다. 제1 패턴은 개구의 분포에 걸쳐 제1 수준의 균일성을 갖는다. 브러시 층은 제1 마스크에 걸쳐 개구 내에 형성되어 개구를 협소화시켜 제1 마스크로부터 제2 마스크를 작성한다. 브러시 층은 탄소에 대해 제1 마스크의 재료에 걸쳐 선택적으로 형성된다. 제2 마스크는 협소화된 개구에 걸쳐 제1 수준의 균일성보다 큰 제2 수준의 균일성을 갖는다. 패턴은 제2 마스크로부터 탄소에 걸쳐 전기 절연 재료로 전사된다.
몇몇 실시형태는 패턴을 형성하는 방법을 포함한다. 패턴화 포토레지스트는 패턴화 포토레지스트에 걸쳐 연장되는 복수의 공간상 이격된 개구를 갖도록 형성된다. 개구는 확대된다. 스페이서 재료는 확대된 개구 내에 증착된다. 스페이서 재료는 비등방성으로 에칭되고 포토레지스트는 제거된다. 비등방성 에칭은 스페이서 재료로부터 스페이서를 형성한다. 스페이서는 환형 고리이고 개구의 2개의 형상을 갖는 제1 마스크를 통해 연장되는 패턴을 갖는 제1 마스크이다. 브러시 층은 스페이서 재료에 걸쳐 개구 내에 형성되어 2개의 형상 간의 차이를 경감시키고 제1 마스크로부터 제2 마스크를 형성한다. 패턴은 제2 마스크 하에 제2 마스크로부터 제2 재료로 전사된다.
독자가 본 발명의 몇몇 양상을 이해하는 것을 돕도록 몇몇 실시예가 하기 제공된다. 실시예의 특정한 매개변수는, 있다면, 이러한 매개변수가 하기 특허청구범위에 명확히 기재된 정도를 제외하고는, 어떠한 방식으로든 본 발명을 제한하지 않는다.
실시예
하기 재료를 하기 기재된 구체적인 실시예 1-5에 사용하기 전에 활성화 A-2 등급 알루미나가 충전된 칼럼을 통과시켰다; 즉 테트라하이드로퓨란(THF), (알드리치사(Aldrich)로부터 구입 가능한 99.9% 순수), 스타이렌(알드리치로부터 구입 가능), 및 사이클로헥산(피셔사(Fischer)로부터 구입 가능한 HPLC 등급). M n = 10㎏/㏖ 및 M w/M n = 1.10인 하이드록실-말단 폴리(다이메틸실록산)(PDMS-OH)을 젤레스트사(Gelest)로부터 구입하고 수취한 대로 사용하였다. 하기 기재된 구체적인 실시예 1-5에 사용된 모든 다른 재료는 수취한 대로 사용되는 상업용 재료이다.
실시예 1 내지 5에 보고된 수 평균 분자량(MN) 및 다분산도 값을 애질런트 1100 시리즈 굴절계 및 MiniDAWN 광 산란 검출기(와트 테크놀로지사(Wyatt Technology Co.))가 구비된 애질런트 1100 시리즈 액체 크로마토그래피(LC) 시스템에서 겔 투과 크로마토그래피(GPC)에 의해 측정하였다. 샘플을 대략 1㎎/㎖의 농도에서 HPLC 등급 THF 중에 용해시키고 0.20㎛ 주사기 필터를 통해 통과시킨 후 2개의 PLGel 300x7.5㎜ 혼합 C 칼럼(5㎜, 폴리머 라보라토리즈사(Polymer Laboratories, Inc.))을 통해 주입하였다. 1㎖/분의 유속 및 35℃의 온도를 유지시켰다. 칼럼을 좁은 분자량의 PS 표준품(EasiCal PS-2, 폴리머 라보라토리즈사)을 사용하여 보정하였다.
하기 실시예에서 언급된 양성자 핵 자기 공명(1H NMR) 분광법 결과를 10초의 지연 시간을 이용하여 배리언(Varian) INOVA 400MHz NMR 분광기에서 수행하여 정량 적분을 위한 양성자의 완전한 방출을 보장하였다. 화학 이동은 테트라메틸실란에 대해 보고되었다.
실시예 1: PDMS - OH 합성
트라이메틸실릴 리튬 실란올레이트(0.060g, 0.62m㏖)를 20㎖ 바이알에 칭량하고 2g의 건조 THF 중에 용해시켰다. 다음에, 새로 승화된 헥사메틸(사이클로트라이실록산) 단량체(D3, 9.7g, 44m㏖)를 200㎖ 용기에 칭량하고 이후 48g의 THF 중에 용해시켰다. 리튬 실란올레이트 용액을 교반 막대와 함께 D3 용액에 첨가하고, 내용물을 실온(RT)에서 1시간 동안 교반시킨 후 약 1/2㎖의 클로로다이메틸 실란으로 급랭시켰다. 반응 혼합물을 밤새 교반하고 이후 600㎖의 MeOH에 침전시켰다. MeOH를 따라 내어, 점성의 액체를 남기고, 이를 밤새 공기 건조시키고 나서 진공 오븐에서 60℃에서 밤새 추가로 건조시켜 NMR에 의해 결정한 바 Mn이 약 14,600g/㏖인 Si-H 말단 PDMS를 6.8g 수득하였다. Si-H 말단 PDMS를 PDMS-OH로 전환하기 위해, 20㎖ 바이알 내에서 Si-H 말단 PDMS(4.0g) 및 알릴 알콜(0.29g, 4.9m㏖, 실란에 의거하여 18당량)을 배합하였다. 바이알을 N2의 블랭킷 하에 위치시키고, 작은 한 숟갈의 5% Pt/C를 여기에 첨가하였다. 바이알을 캡핑하고, 가열 블록 내에서 15시간 동안 110℃로 가열하였다. 반응 후의 1H NMR에 의한 분석은 실란의 완전한 전환을 나타낸다. 미정제 반응 혼합물을 헥산을 사용하여 프릿 및 1㎜ 필터를 통해 여과시켜 잔류 Pt/C 촉매를 제거하였다. 중합체는 진공 하에 60℃에서 건조시킴으로써 단리시켰다.
실시예 2: 기판 제조 및 영상화
표준 리소그래피 및 에칭 기법을 이용하여 탄소 플로어(floor)에서의 SiO2 라인의 패턴을 제조하였다. 작은 쿠폰(coupon)을 웨이퍼로부터 절단하고 실시예 2에서 기판으로서 사용하였다. 처리 전에, 쿠폰을 양면 탄소 테이프를 사용하여 25㎜ x 6㎜ 알루미늄 샘플 토막(stub)에 탑재한 후 현미경검사에 의해 평가하였다. 0.2 내지 2kV 상승 전압 및 400,000배 확대로 조작되는 히타치(Hitachi) CG4000 SEM(일본국에 소재한 히타치사)에 의해 탑-다운 스캐닝 전자 현미경(SEM) 영상을 기록하였다. 15kV 상승 전압 및 400,000배 확대로 조작되는 히타치 S-4800 FE-SEM(일본국에 소재한 히타치사)에 의해 단면(SEM) 영상을 기록하였다. 히타치의 터미널 PC 데이터 프로세싱 소프트웨어(Hitachi's Terminal PC Data Processing Software)(V5.04~) 및 터미널 PC 오프라인 CD 측정 소프트웨어(Terminal PC Offline CD Measurement Software)(V5.03~)를 사용하여 임계 치수(Critical dimension: CD), 선폭 조도(line width roughness: LWR) 및 선 테두리 조도(line edge roughness: LER) 값을 측정하고, 5개의 영상으로부터의 평균 값으로서 보고되었다. 대표적인 영상이 도 21에 도시되어 있다. 유입 패턴화 기판은 수직 프로필 및 CD = 15㎚, LWR 3σ = 2.9㎚, 및 LER 3σ = 5.2㎚을 갖는 선을 가졌다.
실시예 3: PDMS - OH 브러시 그래프팅
헵탄 중의 PDMS-OH를 용해시켜 1.3중량의 용액을 형성함으로써 PDMS-OH의 용액을 제조하였다. 용액을 0.2㎛ 와트만(Whatman) 주사기 필터를 통해 손으로 여과시키고, 생성물 여과액 재료를 사용하여 패턴화 쿠폰을 코팅하였다. 나노스펙(NanoSpec)/AFT 2100 필름 두께 측정 도구를 사용하여 측정할 때 비패턴화 규소 기판에서 21㎚ 필름을 제공하는 조건을 이용하여 용액을 스핀 코팅하여 패턴화 기판 위에 PDMS-OH의 박막을 형성한 후, 150℃에서 60초 동안 소프트 베이킹하여 잔류 용매를 제거하였다. 이후, 코팅된 기판을 250℃에서 120초 동안 제2 베이킹 처리하여 그래프팅을 유도하였다. 이후, 잔류하는 비그래프팅된 PDMS-OH를 헵탄의 퍼들(puddle)로 세정하여 제거하고 스핀 코팅한 후, 150℃에서 60초 동안 다시 소프트 베이킹하여 잔류 용매를 제거하였다. 이후, 쿠폰을 양면 탄소 테이프를 사용하여 25㎜ x 6㎜ 알루미늄 샘플 토막에 탑재한 후 현미경검사에 의해 평가하였다. 0.2 내지 2kV 상승 전압 및 400,000배 확대로 조작되는 히타치 CG4000 SEM(일본국에 소재한 히타치사)에 의해 탑-다운 스캐닝 전자 현미경(SEM) 영상을 기록하였다. 15kV 상승 전압 및 400,000배 확대로 조작되는 히타치 S-4800 FE-SEM(일본국에 소재한 히타치사)에 의해 단면(SEM) 영상을 기록하였다. 히타치의 터미널 PC 데이터 프로세싱 소프트웨어(V5.04~) 및 터미널 PC 오프라인 CD 측정 소프트웨어(V5.03~)를 사용하여 임계 치수(CD), 선폭 조도(LWR) 및 선 테두리 조도(LER) 값을 측정하고, 5개의 영상으로부터의 평균값으로서 보고되었다. 대표적인 영상이 도 22에 도시되어 있다. PDMS-OH 처리 후, CD에서 증가된 기판 위의 선은 특히 더 평활하였고, 풋팅(footing) 없이 수직 프로필을 유지하였다. 선은 CD = 28㎚, LWR 3σ = 1.4㎚, 및 LER 3σ = 2.5㎚로 특징 규명되었다.
실시에 4: 기판 제조 및 영상화
처음에 표준 리소그래피 기법을 이용하여 복수의 공간상 이격된 홀을 사용하여 패턴화 포토레지스트를 형성함으로써 SiON 크라운(crown)의 패턴을 제조하였다. 이후, 홀을 확대하고, SiON 스페이서 재료를 확대된 개구 내에 증착시켰다. 이후, 기판을 비등방성으로 에칭하여 포토레지스트를 제거하여 개구의 2개의 형상을 갖는 환형 고리의 패턴을 형성하였다. 작은 쿠폰을 웨이퍼로부터 절단하고 실시예 2에서 기판으로서 사용하였다. 처리 전에, 쿠폰을 양면 탄소 테이프를 사용하여 25㎜ x 6㎜ 알루미늄 샘플 토막에 탑재한 후 현미경검사에 의해 평가하였다. 전자 빔 하에 샘플이 전도성이 되게 하기 위해 덴톤 진공(Denton Vacuum) DV-502A 플라즈마 코팅기를 사용하여 이리듐의 코팅(4㎚)을 스퍼터링하였다. 약 10㎜의 작업 거리 하에 15kV에서 조작되는 AMRAY 4200에 의해 탑-다운 스캐닝 전자 현미경(SEM) 영상을 기록하였다. 이미지제이(ImageJ) 소프트웨어를 사용하여 영상을 분석하였다. 대표적인 영상이 도 23에 도시되어 있다. 패턴은 개구의 2개의 형상을 갖는 환형 고리, 포토레지스트에서 원래 홀에 상응하는 둥근 홀 및 크라운 주위의 구역에서의 다이아몬드형 홀(여기서 인접 크라운은 집중되고 서로 터치함)로 이루어졌다. 둥근 홀은 34.7±1.5㎚로 측정된 반면, 다이아몬드형 홀의 평균 말단 대 말단 거리는 32.3±1.4㎚로 측정되었다.
실시예 5: PDMS - OH 브러시 그래프팅
PDMS-OH(0.8중량%)의 용액을 헵탄 중에 제조하고 0.2㎜ 기공 크기를 갖는 테플론(Teflon) 필터를 통해 여과시켰다. 여과된 용액을 1500rpm에서 스핀 코팅함으로써 실시예 4로부터의 크라운 주형의 쿠폰에 코팅하였다. 이후, 코팅된 웨이퍼를 N2 하에 300℃에서 120초 동안 어닐링하였다. 이후, 하기 공정을 이용하여 헵탄으로 2회 세척하여 비처리 PDMS-OH를 제거하도록 기판을 처리하였다: 웨이퍼 상에 헵탄을 퍼들링(puddling)하고, 이를 60초 동안 정치시키고, 3000rpm에서 60초 동안 웨이퍼(건조)를 스피닝하고, 이 헵탄 퍼들링 공정을 반복하고, 이후 기판을 베이킹하여 150℃에서 60초 동안 잔류 헵탄을 제거하였다. 처리된 쿠폰을 양면 탄소 테이프를 사용하여 25㎜ x 6㎜ 알루미늄 샘플 토막에 탑재한 후 현미경검사에 의해 평가하였다. 전자 빔 하에 샘플이 전도성이 되게 하기 위해 덴톤 진공 DV-502A 플라즈마 코팅기를 사용하여 이리듐의 코팅(4㎚)을 스퍼터링하였다. 약 10㎜의 작업 거리 하에 15kV에서 조작되는 AMRAY 4200에 의해 탑-다운 스캐닝 전자 현미경(SEM) 영상을 기록하였다. 이미지제이 소프트웨어를 사용하여 영상을 분석하였다. 대표적인 영상이 도 24에 도시되어 있다. 처리 후, 홀은 더 작고 크기가 더 균일하였고(28.0±1.3㎚), 브러시 공정이 볼록한 다이아몬드형 홀을 둥근 홀로 효과적으로 둥글게 하므로, 구별할 수 있는 형상 차이가 없었다.
법령과 부합하게, 본 명세서에 개시된 주제는 구조적 및 방법적 피처와 관련하여 다소 구체적인 언어로 기재되어 있다. 그러나, 본 명세서에 개시된 수단이 예시적인 실시형태를 포함하므로, 특허청구범위는 도시되고 기재된 구체적인 피처에 제한되지 않는 것으로 이해되어야 한다. 따라서, 특허청구범위는 글자로 기재된 바대로 완전 범위로 제공되어야 하고, 등가물의 교리에 따라 적절히 해석되어야 한다.

Claims (35)

  1. 삭제
  2. 패턴을 형성하는 방법으로서,
    재료 위에 제1 마스크를 형성하는 단계로서, 상기 제1 마스크는 내부에 연장되는 피처(feature)를 갖고 제1 패턴을 획정하며; 상기 제1 마스크의 상기 피처는 하나의 형상이 원형이고 또 다른 형상이 다이아몬드인 형상을 포함하는 둘 또는 그 이상의 다른 형상을 가지고 분포되며, 상기 제1 패턴은 상기 피처의 분포에 걸쳐 제1 수준의 균일성을 갖는 것인, 상기 제1 마스크를 형성하는 단계;
    상기 제1 마스크에 걸쳐 상기 피처 내에 브러시 층을 형성하여 상기 피처를 협소화시켜 상기 제1 마스크로부터 제2 마스크를 작성하는 단계로서; 상기 제2 마스크는 협소화된 피처에 걸쳐 상기 제1 수준의 균일성보다 큰 제2 수준의 균일성을 갖는 것인, 상기 제2 마스크를 작성하는 단계; 및
    상기 제2 마스크로부터 상기 재료로 패턴을 전사하는 단계를 포함하며;
    상기 제1 마스크는 주기율표의 제16족으로부터의 1종 이상의 원소를 함유하는 표면을 포함하고, 상기 브러시 층은 이러한 원소를 통한 상기 표면에 대한 1종 이상의 중합체 유기 실록산의 공유 결합을 통해 형성된 것인 방법.
  3. 삭제
  4. 패턴을 형성하는 방법으로서,
    재료 위에 제1 마스크를 형성하는 단계로서, 상기 제1 마스크는 내부에 연장되는 다수의 피처(feature)를 갖고 제1 패턴을 획정하며; 상기 제1 패턴은 상기 피처의 분포에 걸쳐 제1 수준의 균일성을 갖는 것인, 상기 제1 마스크를 형성하는 단계;
    상기 제1 마스크에 걸쳐 상기 피처 내에 브러시 층을 형성하여 상기 피처를 협소화시켜 상기 제1 마스크로부터 제2 마스크를 작성하는 단계로서; 상기 제2 마스크는 협소화된 피처에 걸쳐 상기 제1 수준의 균일성보다 큰 제2 수준의 균일성을 가지고, 상기 협소화된 피처는 상기 제1 마스크에 포함된 다수의 피처와 동일한 개수인, 상기 제2 마스크를 작성하는 단계; 및
    상기 제2 마스크로부터 상기 재료로 패턴을 전사하는 단계를 포함하며;
    상기 재료는 탄소로 이루어지고;
    상기 제1 마스크는 산소-함유 표면을 포함하며;
    상기 브러시 층은 폴리(다이메틸실록산)을 포함하는 전구체와 상기 산소-함유 표면과의 반응을 통해 형성된 것인 방법.
  5. 삭제
  6. 청구항 2에 있어서, 상기 제1 마스크의 피처는 불규칙 주연 표면을 갖고, 상기 브러시 층은 상기 주연 표면에 걸쳐 불규칙성을 감소시키는 것인 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 패턴을 형성하는 방법으로서,
    반도체 기판 위에 스택(stack)을 형성하는 단계로서, 상기 스택은 전기 절연 재료 위의 탄소를 포함하는 것인, 상기 스택을 형성하는 단계;
    상기 탄소 위에 제1 마스크를 형성하는 단계로서, 상기 제1 마스크는 내부에 연장되고 제1 패턴을 획정하는 개구를 구비하며; 상기 제1 패턴은 상기 개구의 분포에 걸쳐 제1 수준의 균일성을 갖는 것인, 상기 제1 마스크를 형성하는 단계;
    상기 제1 마스크에 걸쳐 상기 개구 내에 브러시 층을 형성하여 상기 개구를 협소화시켜 상기 제1 마스크로부터 제2 마스크를 작성하는 단계로서; 상기 제2 마스크는 상기 제1 마스크와 동일한 개수의 개구를 가지고; 상기 브러시 층은 상기 탄소에 대해 상기 제1 마스크의 재료를 따라 선택적으로 형성되고; 상기 제2 마스크는 협소화된 개구에 걸쳐 상기 제1 수준의 균일성보다 큰 제2 수준의 균일성을 갖는 것인, 상기 제2 마스크를 작성하는 단계; 및
    상기 제2 마스크로부터 상기 탄소 및 상기 전기 절연 재료를 거쳐 패턴을 전사하는 단계를 포함하며;
    상기 제1 마스크를 형성하는 단계는,
    포토레지스트를 포토리소그래피상으로 패턴화하여 상기 포토레지스트 내에 제1 배치의 개구를 형성하는 단계;
    상기 제1 배치의 개구를 확대하여 제2 배치의 개구를 형성하는 단계; 및
    상기 제2 배치의 개구를 브러시 층 전구체와 반응하는 반응성 표면을 갖는 스페이서 재료로 라이닝하는 단계로서; 상기 라이닝된 개구는 상기 제1 마스크의 제1 패턴의 개구인 것인, 상기 라이닝하는 단계를 포함하는 것인 방법.
  12. 패턴을 형성하는 방법으로서,
    반도체 기판 위에 스택(stack)을 형성하는 단계로서, 상기 스택은 전기 절연 재료 위의 탄소를 포함하는 것인, 상기 스택을 형성하는 단계;
    상기 탄소 위에 제1 마스크를 형성하는 단계로서, 상기 제1 마스크는 내부에 연장되고 제1 패턴을 획정하는 개구를 구비하며; 상기 제1 패턴은 상기 개구의 분포에 걸쳐 제1 수준의 균일성을 갖는 것인, 상기 제1 마스크를 형성하는 단계;
    상기 제1 마스크에 걸쳐 상기 개구 내에 브러시 층을 형성하여 상기 개구를 협소화시켜 상기 제1 마스크로부터 제2 마스크를 작성하는 단계로서; 상기 제2 마스크는 상기 제1 마스크와 동일한 개수의 개구를 가지고; 상기 브러시 층은 상기 탄소에 대해 상기 제1 마스크의 재료를 따라 선택적으로 형성되고; 상기 제2 마스크는 협소화된 개구에 걸쳐 상기 제1 수준의 균일성보다 큰 제2 수준의 균일성을 갖는 것인, 상기 제2 마스크를 작성하는 단계; 및
    상기 제2 마스크로부터 상기 탄소 및 상기 전기 절연 재료를 거쳐 패턴을 전사하는 단계를 포함하며;
    산화질화규소가 상기 탄소 위에 있고, 상기 제1 마스크를 형성하는 단계는,
    포토레지스트를 포토리소그래피상으로 패턴화하여 상기 포토레지스트 내에 제1 배치의 개구를 형성하는 단계;
    상기 제1 배치의 개구를 확대하여 제2 배치의 개구를 형성하는 단계;
    상기 제2 배치의 개구를 스페이서 재료로 라이닝하여 상기 제1 패턴의 개구를 형성하는 단계; 및
    상기 제1 패턴을 상기 산화질화규소를 거쳐 전사시켜 상기 제1 마스크에 걸쳐 연장되는 제1 패턴의 개구를 갖는 산화질화규소를 포함하도록 상기 제1 마스크를 형성하는 단계를 포함하는 것인 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 패턴을 형성하는 방법으로서,
    패턴화 포토레지스트에 걸쳐 연장되는 복수의 공간상 이격된 개구를 갖는 상기 패턴화 포토레지스트를 형성하는 단계;
    상기 개구를 확대하는 단계;
    확대된 개구 내에 스페이서 재료를 증착시키고, 이후 상기 스페이서 재료를 비등방성으로 에칭하여 상기 포토레지스트를 제거하는 단계로서; 상기 비등방성으로 에칭하는 것은 상기 스페이서 재료로부터 스페이서를 형성하며; 이러한 스페이서는 환형 고리이고, 개구의 제1 형상은 다이아몬드 형상이고, 제2 형상은 원형인 2개의 형상을 갖는 제1 마스크에 걸쳐 연장되는 패턴을 갖는 상기 제1 마스크인 것인, 상기 포토레지스트를 제거하는 단계;
    상기 스페이서 재료에 걸쳐 상기 개구 내에 브러시 층을 형성하여 상기 2개의 형상 간의 차이를 경감시키고 상기 제1 마스크로부터 제2 마스크를 형성하는 단계; 및
    상기 제2 마스크 하에 상기 제2 마스크로부터 제2 재료로 패턴을 전사하는 단계를 포함하며;
    상기 스페이서 재료는 이산화규소 또는 산화질화규소를 포함하며;
    상기 브러시 층은 중합체 유기 실록산을 포함하는 전구체로부터 형성된 것인 방법.
  20. 패턴을 형성하는 방법으로서,
    패턴화 포토레지스트에 걸쳐 연장되는 복수의 공간상 이격된 개구를 갖는 상기 패턴화 포토레지스트를 형성하는 단계;
    상기 개구를 확대하는 단계;
    확대된 개구 내에 스페이서 재료를 증착시키고, 이후 상기 스페이서 재료를 비등방성으로 에칭하여 상기 포토레지스트를 제거하는 단계로서; 상기 비등방성으로 에칭하는 것은 상기 스페이서 재료로부터 스페이서를 형성하며; 이러한 스페이서는 환형 고리이고, 개구의 제1 형상은 다이아몬드 형상이고, 제2 형상은 원형인 2개의 형상을 갖는 제1 마스크에 걸쳐 연장되는 패턴을 갖는 상기 제1 마스크인 것인, 상기 포토레지스트를 제거하는 단계;
    상기 스페이서 재료에 걸쳐 상기 개구 내에 브러시 층을 형성하여 상기 2개의 형상 간의 차이를 경감시키고 상기 제1 마스크로부터 제2 마스크를 형성하는 단계; 및
    상기 제2 마스크 하에 상기 제2 마스크로부터 제2 재료로 패턴을 전사하는 단계를 포함하며;
    상기 스페이서 재료는 이산화규소 또는 산화질화규소를 포함하며;
    상기 브러시 층은 폴리(다이메틸실록산)을 포함하는 전구체로부터 형성된 것인 방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020140186105A 2013-12-23 2014-12-22 패턴을 형성하는 방법 KR101956945B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/139,582 2013-12-23
US14/139,582 US9184058B2 (en) 2013-12-23 2013-12-23 Methods of forming patterns by using a brush layer and masks

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160132962A Division KR102061928B1 (ko) 2013-12-23 2016-10-13 패턴을 형성하는 방법

Publications (2)

Publication Number Publication Date
KR20150075374A KR20150075374A (ko) 2015-07-03
KR101956945B1 true KR101956945B1 (ko) 2019-03-12

Family

ID=53400824

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140186105A KR101956945B1 (ko) 2013-12-23 2014-12-22 패턴을 형성하는 방법
KR1020160132962A KR102061928B1 (ko) 2013-12-23 2016-10-13 패턴을 형성하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160132962A KR102061928B1 (ko) 2013-12-23 2016-10-13 패턴을 형성하는 방법

Country Status (4)

Country Link
US (2) US9184058B2 (ko)
JP (1) JP6085287B2 (ko)
KR (2) KR101956945B1 (ko)
TW (1) TWI582828B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184058B2 (en) * 2013-12-23 2015-11-10 Micron Technology, Inc. Methods of forming patterns by using a brush layer and masks
US9455177B1 (en) * 2015-08-31 2016-09-27 Dow Global Technologies Llc Contact hole formation methods
US10175575B2 (en) 2016-06-01 2019-01-08 Jsr Corporation Pattern-forming method and composition
US10453686B2 (en) * 2016-08-31 2019-10-22 Tokyo Electron Limited In-situ spacer reshaping for self-aligned multi-patterning methods and systems
US10256320B1 (en) 2017-10-06 2019-04-09 International Business Machines Corporation Vertical field-effect-transistors having a silicon oxide layer with controlled thickness
JP6977474B2 (ja) * 2017-10-23 2021-12-08 東京エレクトロン株式会社 半導体装置の製造方法
US10475905B2 (en) 2018-02-01 2019-11-12 International Business Machines Corporation Techniques for vertical FET gate length control
KR102630085B1 (ko) * 2018-05-30 2024-01-25 한양대학교 산학협력단 초미세 패턴 및 그 제조 방법
KR102674132B1 (ko) 2018-12-21 2024-06-10 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN112768352B (zh) * 2019-11-01 2023-12-19 华邦电子股份有限公司 图案化的方法
CN113912849A (zh) * 2020-07-07 2022-01-11 北京化工大学 一种制备端氢硅油的方法及其所得端氢硅油

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115924A1 (en) * 2002-12-14 2004-06-17 Min Yong Lee Method of manufacturing semiconductor device
KR100763514B1 (ko) * 2006-06-30 2007-10-04 삼성전자주식회사 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법
JP4065572B2 (ja) * 1997-03-28 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US20110312184A1 (en) * 2010-06-17 2011-12-22 Hynix Semiconductor Inc. Method for forming pattern of semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4045430B2 (ja) * 2002-12-24 2008-02-13 信越化学工業株式会社 パターン形成方法及びパターン形成材料
DE10312469A1 (de) * 2003-03-20 2004-10-07 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterstruktur
KR100640639B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세콘택을 포함하는 반도체소자 및 그 제조방법
US7662721B2 (en) * 2006-03-15 2010-02-16 Infineon Technologies Ag Hard mask layer stack and a method of patterning
US8394483B2 (en) * 2007-01-24 2013-03-12 Micron Technology, Inc. Two-dimensional arrays of holes with sub-lithographic diameters formed by block copolymer self-assembly
JP4551913B2 (ja) * 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
US20090032880A1 (en) * 2007-08-03 2009-02-05 Applied Materials, Inc. Method and apparatus for tunable isotropic recess etching of silicon materials
JPWO2009054413A1 (ja) * 2007-10-25 2011-03-03 日産化学工業株式会社 半導体装置の作製方法
US8101261B2 (en) * 2008-02-13 2012-01-24 Micron Technology, Inc. One-dimensional arrays of block copolymer cylinders and applications thereof
US7786015B2 (en) 2008-04-28 2010-08-31 Sandisk 3D Llc Method for fabricating self-aligned complementary pillar structures and wiring
US8114301B2 (en) * 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
JP5112380B2 (ja) * 2009-04-24 2013-01-09 信越化学工業株式会社 パターン形成方法
KR20110055912A (ko) * 2009-11-20 2011-05-26 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
CN102983065B (zh) * 2011-09-06 2015-12-16 中芯国际集成电路制造(北京)有限公司 图案、掩模图案形成方法和半导体器件制造方法
US8551690B2 (en) 2012-01-20 2013-10-08 Micron Technology, Inc. Methods of forming patterns
US8889558B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8889559B2 (en) 2012-12-12 2014-11-18 Micron Technology, Inc. Methods of forming a pattern on a substrate
US8999852B2 (en) 2012-12-12 2015-04-07 Micron Technology, Inc. Substrate mask patterns, methods of forming a structure on a substrate, methods of forming a square lattice pattern from an oblique lattice pattern, and methods of forming a pattern on a substrate
US8937018B2 (en) 2013-03-06 2015-01-20 Micron Technology, Inc. Methods of forming a pattern on a substrate
US9184058B2 (en) * 2013-12-23 2015-11-10 Micron Technology, Inc. Methods of forming patterns by using a brush layer and masks

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4065572B2 (ja) * 1997-03-28 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US20040115924A1 (en) * 2002-12-14 2004-06-17 Min Yong Lee Method of manufacturing semiconductor device
KR100763514B1 (ko) * 2006-06-30 2007-10-04 삼성전자주식회사 반도체 장치의 개구 형성 방법 및 이를 이용한 반도체 장치제조 방법
US20110312184A1 (en) * 2010-06-17 2011-12-22 Hynix Semiconductor Inc. Method for forming pattern of semiconductor device

Also Published As

Publication number Publication date
JP6085287B2 (ja) 2017-02-22
TW201535473A (zh) 2015-09-16
US9418848B2 (en) 2016-08-16
US9184058B2 (en) 2015-11-10
KR20150075374A (ko) 2015-07-03
KR102061928B1 (ko) 2020-01-03
US20160027638A1 (en) 2016-01-28
US20150179467A1 (en) 2015-06-25
KR20160121803A (ko) 2016-10-20
JP2015149473A (ja) 2015-08-20
TWI582828B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
KR101956945B1 (ko) 패턴을 형성하는 방법
KR102394042B1 (ko) 사전패터닝된 리소그래피 템플레이트, 상기 템플레이트를 이용한 방사선 패터닝에 기초한 방법 및 상기 템플레이트를 형성하기 위한 방법
US8771929B2 (en) Tone inversion of self-assembled self-aligned structures
KR102121081B1 (ko) 유도된 자기-조립을 위한 실리콘 하드마스크 층
KR20150135287A (ko) 중공 구조체의 제조 방법
CN103319931B (zh) 热退火工艺
TWI335047B (en) An article having multilayer dielectric stack
US9530663B1 (en) Method for forming a pattern
CN107210197A (zh) 用于嵌段共聚物的定向自组装的混杂形貌和化学预制图案
US7569469B2 (en) Dielectric nanostructure and method for its manufacture
JP5333978B2 (ja) パターンを形成する方法
JP2005507015A (ja) エッチストップ樹脂
US7323292B2 (en) Process for using photo-definable layers in the manufacture of semiconductor devices and resulting structures of same
US10784108B2 (en) Method for forming a functionalised assembly guide
US9385027B2 (en) Sublithographic Kelvin structure patterned with DSA
TW201003781A (en) Pattern formation method and semiconductor device manufacturing method
US20210088897A1 (en) Method for forming a chemical guiding structure on a substrate and chemoepitaxy method
Patil et al. Creating surface patterns of polymer brushes by degrafting via tetrabutyl ammonium fluoride
CN113496876B (zh) 半导体结构及半导体结构的形成方法
JP2023552763A (ja) パターニングされた基板に形成された開口内の充填材を凹ませる方法
JP2008290230A (ja) ポリマー層内にパターンを生成するための方法
KR20010045964A (ko) 반도체 소자의 워드라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101005905; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20161013

Effective date: 20181105

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant