KR101932329B1 - 유리 기판의 제조 방법, 유리 기판 및 디스플레이용 패널 - Google Patents

유리 기판의 제조 방법, 유리 기판 및 디스플레이용 패널 Download PDF

Info

Publication number
KR101932329B1
KR101932329B1 KR1020167004330A KR20167004330A KR101932329B1 KR 101932329 B1 KR101932329 B1 KR 101932329B1 KR 1020167004330 A KR1020167004330 A KR 1020167004330A KR 20167004330 A KR20167004330 A KR 20167004330A KR 101932329 B1 KR101932329 B1 KR 101932329B1
Authority
KR
South Korea
Prior art keywords
glass substrate
convex portion
glass
ratio
area
Prior art date
Application number
KR1020167004330A
Other languages
English (en)
Other versions
KR20160060033A (ko
Inventor
영태 박
Original Assignee
아반스트레이트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아반스트레이트 가부시키가이샤 filed Critical 아반스트레이트 가부시키가이샤
Publication of KR20160060033A publication Critical patent/KR20160060033A/ko
Application granted granted Critical
Publication of KR101932329B1 publication Critical patent/KR101932329B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C03C15/02—Surface treatment of glass, not in the form of fibres or filaments, by etching for making a smooth surface
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

유리 기판의 제조 방법은, 유리 표면에 요철을 형성하는 표면 처리를 행하는 표면 처리 공정을 갖는다. 표면 처리 공정에서는, 유리 표면에, 그의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 볼록부가 분산되어 형성된다. 표면 처리 공정에서는, 볼록부 면적 비율이 0.5％ 내지 10％가 되도록 표면 처리가 행해진다. 볼록부 면적 비율은 임의의 직사각형 영역의 면적에서 차지하는 볼록부의 면적의 비율이다. 직사각형 영역은 1변의 길이가 1㎛인 정방형의 형상을 갖는다. 표면 처리 공정에서는, 정방형의 형상을 갖는 적어도 100개의 분할 영역으로 직사각형 영역이 균등하게 분할되는 경우에 있어서, 볼록부 함유 비율이 80％ 이상이 되도록 표면 처리가 행해진다. 볼록부 함유 비율은, 직사각형 영역에 포함되는 분할 영역의 수에서 차지하는, 볼록부를 갖는 분할 영역의 수의 비율이다.

Description

유리 기판의 제조 방법, 유리 기판 및 디스플레이용 패널{METHOD FOR PRODUCING GLASS SUBSTRATE, GLASS SUBSTRATE, AND DISPLAY PANEL}
본 발명은 유리 기판의 제조 방법, 유리 기판 및 디스플레이용 패널에 관한 것이다.
액정 표시 장치 등의 플랫 패널 디스플레이의 제조에는 유리 기판이 사용된다. 플랫 패널 디스플레이의 제조 공정에 있어서, 유리 기판 표면에 TFT(Thin Film Transistor; 박막 트랜지스터) 등의 반도체 소자를 형성하기 위하여, 유리 기판은 반도체 제조 장치의 반응 용기 내의 서셉터에 적재되어 성막 처리된다. 유리 기판에 복수 종류의 박막을 형성하기 위하여, 성막 처리는 복수의 반도체 제조 장치에 의하여 복수회 행해진다. 성막 처리가 행해질 때마다 유리 기판은 서셉터로부터 제거된다. 이때, 유리 기판을 적재하는 서셉터의 금속 표면과 유리 기판 표면 사이에 있어서 마찰에 의한 정전기, 즉 박리 대전이 발생하여 유리 기판에 정전기가 축적된다. 이 때문에, 복수회의 성막 처리가 행해진 유리 기판은 대량의 정전기를 축적하고 있다.
특히 액정 표시 장치에 사용되는 무알칼리 유리를 포함하는 유리 기판은, 그의 표면이 대전되기 쉬워 정전기가 제거되기 어렵다. 그리고 박리 대전의 발생이 반복되면, 유리 기판은 서셉터의 금속 표면에 대하여 정전기에 의하여 부착되기 쉬워진다. 이것에 의하여, 유리 기판을 서셉터부터 제거할 때, 유리 기판에 과도한 힘을 부여함으로써 유리 기판을 파손시켜 버리는 경우가 있다. 또한 박리 대전에 의하여 축적된 정전기에 기인하는 전압은 유리 기판 표면에 형성되는 반도체 소자를 파괴해 버리는 경우가 있다. 또한 유리 기판의 정전기 대전에 의하여, 티끌 및 먼지 등의 미소한 이물이 유리 기판 표면에 부착되어 버리는 경우가 있다.
이러한 상황 하에서, 플랫 패널 디스플레이의 제조 공정에 있어서 표면의 대전이 발생하기 어려운 유리 기판의 제조가 제안되어 있다. 예를 들어 특허문헌 1(일본 특허 공개 제2005-255478호 공보)에 개시되는 유리 기판은, 전극선이나 각종 디바이스가 형성되는 표면인 디바이스면과, 디바이스면의 반대측의 표면인 조면화면을 갖는다. 조면화면은 물리적 연마 또는 화학 처리에 의하여 요철이 형성되어 조면화된 면이며, 0.3㎚ 내지 10㎚의 산술 평균 조도 Ra를 갖는다. 조면화면의 조면화 처리에 의하여 유리 기판의 대전이 억제된다.
일본 특허 공개 제2005-255478호 공보
유리 기판의 조면화된 표면은 미소한 요철 형상을 갖고 있다. 또한 유리 기판과, 유리 기판이 적재되는 테이블과의 접촉 면적이 작을수록 박리 대전이 발생하기 어렵다. 그 때문에, 유리 기판 표면의 조도 곡선의 볼록부의 수가 많을수록 유리 기판과 테이블의 접촉 면적이 보다 작아지므로, 유리 기판의 대전이 보다 효과적으로 억제된다. 그러나 유리 기판 표면의 조면화의 정도를 나타내는 파라미터의 일종인 Ra는, 유리 기판 표면의 조도 곡선의 볼록부의 수와 상관 관계를 갖지 않는다. 그 때문에, Ra가 소정의 범위가 되도록 유리 기판 표면을 조면화했을 경우에도, 유리 기판의 대전이 충분히 억제되지 않을 가능성이 있다.
또한 유리 기판 표면 전체에 볼록부가 균일하게 분산되어 있지 않은 경우, 유리 기판 표면은 다수의 볼록부가 집중적으로 형성되어 있는 영역과, 볼록부가 거의 형성되어 있지 않은 영역을 갖는다. 볼록부가 거의 형성되어 있지 않은 영역은 테이블과의 접촉 면적이 국소적으로 큰 영역이므로, 박리 대전이 발생하기 쉬운 영역이다. 그 때문에, 유리 기판 표면에 있어서의 볼록부의 분포가 편중되어 있는 경우, 유리 기판은 대전이 충분히 억제되지 않는 영역을 가질 우려가 있다. 따라서 유리 기판 표면 전체의 대전을 충분히 억제하여 유리 기판의 품질을 향상시키기 위해서는, 유리 기판 표면에 볼록부가 균일하게 분산되어 있을 필요가 있다.
본 발명의 목적은, 표면의 대전이 효과적으로 억제되는 유리 기판의 제조 방법을 제공하는 것이다.
본 발명에 따른 유리 기판의 제조 방법은, 유리 기판을 제조하는 제조 공정과, 유리 기판의 한쪽 주표면인 유리 표면에 요철을 형성하는 표면 처리를 행하는 표면 처리 공정을 갖는 디스플레이용의 유리 기판의 제조 방법이다. 표면 처리 공정에서는, 유리 표면에, 그의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 볼록부가 분산되어 형성된다. 표면 처리 공정에서는, 볼록부 면적 비율이 0.5％ 내지 10％가 되도록 표면 처리가 행해진다. 볼록부 면적 비율은, 임의의 직사각형 영역의 면적에서 차지하는 볼록부의 면적의 비율이다. 직사각형 영역은 1변의 길이가 1㎛인 정방형의 형상을 갖고, 유리 표면의 일부를 차지하는 영역이다. 표면 처리 공정에서는, 정방형의 형상을 갖는 적어도 100개의 분할 영역으로 직사각형 영역이 균등하게 분할되는 경우에 있어서, 볼록부 함유 비율이 80％ 이상이 되도록 표면 처리가 행해진다. 볼록부 함유 비율은 직사각형 영역에 포함되는 분할 영역의 수에서 차지하는, 볼록부를 갖는 분할 영역의 수의 비율이다.
이 유리 기판의 제조 방법에 있어서 볼록부 함유 비율은, 유리 기판 표면에 있어서의 볼록부 분포의 편중 정도를 나타내는 지표이다. 볼록부 함유 비율이 클수록, 볼록부의 분포 편중이 보다 작아 유리 기판 표면에 볼록부가 보다 균일하게 분산되어 있다. 볼록부 함유 비율이 작을수록 볼록부의 분포 편중이 보다 커, 유리 기판 표면에 볼록부가 보다 불균일하게 분산되어 있다. 유리 기판을 테이블에 적재하는 경우, 볼록부의 분포 편중이 작을수록 유리 기판 표면과 테이블 표면이 접촉하는 영역의 면적이 보다 작아지기 쉬우므로, 유리 기판의 대전이 보다 억제된다. 즉, 이 유리 기판의 제조 방법은, 볼록부 함유 비율이 80％ 이상이 되도록 유리 기판의 표면 처리를 행함으로써, 유리 기판의 대전을 효과적으로 억제할 수 있다.
또한 볼록부 면적 비율은 0.75％ 내지 7.0％인 것이 바람직하다.
또한 볼록부 함유 비율은 90％ 이상인 것이 바람직하다.
또한 표면 처리는 케미컬 에칭 처리인 것이 바람직하다.
또한 유리 표면과 반대측의 주표면은 반도체 소자가 형성되는 디바이스면인 것이 바람직하다.
또한 디바이스면은 저온 폴리실리콘 반도체 또는 산화물 반도체가 형성되는 면인 것이 바람직하다.
또한 유리 기판은 Si, Al 및 B를 조성으로서 포함하는 보로알루미노실리케이트 유리를 포함하는 것이 바람직하다.
본 발명에 따른 유리 기판은, 유리 기판의 한쪽 주표면인 유리 표면에, 그의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 볼록부가 분산되어 형성된다. 유리 기판의 볼록부 면적 비율은 0.5％ 내지 10％이다. 볼록부 면적 비율은, 임의의 직사각형 영역의 면적에서 차지하는 볼록부의 면적의 비율이다. 직사각형 영역은 1변의 길이가 1㎛인 정방형의 형상을 갖고, 유리 표면의 일부를 차지하는 영역이다. 정방형의 형상을 갖는 적어도 100개의 분할 영역으로 직사각형 영역이 균등하게 분할되는 경우에 있어서, 유리 기판의 볼록부 함유 비율은 80％ 이상이다. 볼록부 함유 비율은, 직사각형 영역에 포함되는 분할 영역의 수에서 차지하는, 볼록부를 갖는 분할 영역의 수의 비율이다. 유리 표면과 반대측의 주표면은 반도체 소자가 형성되는 디바이스면이다.
또한 디바이스면은, 저온 폴리실리콘 반도체 또는 산화물 반도체가 형성되는 면인 것이 바람직하다.
또한 유리 기판은 Si, Al 및 B를 조성으로서 포함하는 보로알루미노실리케이트 유리를 포함하는 것이 바람직하다.
본 발명에 따른 디스플레이용 패널은 반도체 소자가 형성된 유리 기판이다. 디스플레이용 패널은 제1 주표면과, 제2 주표면을 구비한다. 제1 주표면은 유리 기판의 한쪽 주표면이며, 그의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 볼록부가 분산되어 형성된다. 제2 주표면은 제1 주표면과 반대측의 주표면이며, 반도체 소자가 형성된다. 디스플레이용 패널의 볼록부 면적 비율은 0.5％ 내지 10％이다. 볼록부 면적 비율은, 임의의 직사각형 영역의 면적에서 차지하는 볼록부의 면적의 비율이다. 직사각형 영역은 1변의 길이가 1㎛인 정방형의 형상을 갖고, 유리 표면의 일부를 차지하는 영역이다. 정방형의 형상을 갖는 적어도 100개의 분할 영역으로 직사각형 영역이 균등하게 분할되는 경우에 있어서, 디스플레이용 패널의 볼록부 함유 비율은 80％ 이상이다. 볼록부 함유 비율은, 직사각형 영역에 포함되는 분할 영역의 수에서 차지하는, 볼록부를 갖는 분할 영역의 수의 비율이다.
또한 디스플레이용 패널은 배선의 최소 선폭이 4㎛ 미만이고, 게이트 절연막의 막 두께가 100㎚ 미만인 회로를 갖는 TFT 패널인 것이 바람직하다.
본 발명에 따른 유리 기판의 제조 방법에 의하여 제조되는 유리 기판은 표면의 대전이 효과적으로 억제된다.
도 1은 실시 형태에 따른 유리 기판의 단면도이다.
도 2는 실시 형태에 따른 유리 기판의 제조 방법을 도시하는 흐름도이다.
도 3은 침수식 에칭 장치의 개략도이다.
도 4는 유리 기판의 조면화면에 형성되는 볼록부를 도시하는 도면이다.
도 5는 조면화면에 형성되는 볼록부의 분포의 일례를 도시하는 도면이다.
도 6은 조면화면의 직사각형 영역에 포함되는 분할 영역을 도시하는 도면이다.
도 7은 변형예 B에 있어서의 건식 에칭 장치의 일례를 도시하는 도면이다.
도 8은 변형예 B에 있어서의 습식 에칭 장치의 일례를 도시하는 도면이다.
도 9는 실시예에 있어서의, 유리 기판의 대전성을 평가하기 위한 장치의 개략도이다.
도 10은 실시예에 있어서의, 불산 침수 에칭 처리가 행해진 유리 기판 표면의 볼록부의 분포의 일례를 도시하는 도면이다.
도 11은 실시예에 있어서의, 산화세륨계 연마 처리가 행해진 유리 기판 표면의 볼록부의 분포의 일례를 도시하는 도면이다.
(1) 유리 기판의 제조 방법 개략
본 발명의 실시 형태에 대하여, 도면을 참조하면서 설명한다. 본 실시 형태에서 사용되는 유리 기판의 제조 방법에 의하여 제조되는 유리 기판(10)은, 액정 디스플레이, 플라즈마 디스플레이 및 유기 EL 디스플레이 등의 플랫 패널 디스플레이(FPD)의 제조에 사용된다. 유리 기판(10)은 태양 전지 패널의 제조에도 사용된다. 유리 기판(10)은, 예를 들어 0.2㎜ 내지 0.8㎜의 두께를 갖고, 또한 세로 680㎜ 내지 2200㎜ 및 가로 880㎜ 내지 2500㎜의 크기를 갖는다.
도 1은 유리 기판(10)의 단면도이다. 유리 기판(10)은, 한쪽 주표면인 소자 형성면(12)과, 다른 쪽 주표면인 조면화면(14)을 갖는다. 소자 형성면(12)은 FPD의 제조 공정에 있어서, TFT 등의 반도체 소자가 형성되는 면이다. 소자 형성면(12)은, 예를 들어 저온 폴리실리콘 반도체 또는 산화물 반도체가 형성되는 면이며, 저온 폴리실리콘 박막, ITO(Indium Tin Oxide) 박막 및 컬러 필터 등을 포함하는 복수층의 박막이 형성되는 면이다. 고정밀·고해상도에 적합한 디스플레이용 TFT 패널에서는, TFT의 게이트 절연막의 두께는 100㎚ 미만이다. 예를 들어 게이트 절연막의 두께가 5㎚ 내지 20㎚인 TFT 패널의 개발·제조도 진행되고 있다. 이러한 TFT 패널에서는 게이트 절연막뿐만 아니라, 반도체 소자를 형성하는 각 층의 막 두께도 얇다. 그 때문에 소자 형성면(12)은 Ra(산술 평균 조도: JIS B 0601:2001)가 1.5㎚ 이하, 바람직하게는 1.0㎚ 이하인 매끄러운 면이다. 소자 형성면(12)에 TFT가 형성된 유리 기판(10)은, 바람직하게는 배선의 최소 선폭이 4㎛ 미만이고, 게이트 절연막의 막 두께가 100㎚ 미만인 회로를 갖는다.
조면화면(14)은 후술하는 바와 같이, 유리 기판(10)의 제조 공정에 있어서 에칭 처리에 의하여 미소한 요철이 형성되는 면이다. 에칭 처리는, 예를 들어 건식 에칭 처리 및 습식 에칭 처리이다. 본 실시 형태에서는, 조면화면(14)은 습식 에칭 처리의 일종인 침수식 에칭(딥 에칭) 처리에 의하여 요철이 형성된다. 침수식 에칭 처리에서는, 유리 기판(10) 전체를 에칭액이 저류되어 있는 에칭액조에 침지시킨다. 이것에 의하여, 유리 기판(10)의 소자 형성면(12) 및 조면화면(14)의 양쪽이 조면화된다. 침수식 에칭 처리에 있어서 유리 기판(10)의 조면화면(14)만을 조면화하는 경우, 소자 형성면(12)에 보호 필름을 부착한 유리 기판(10)을 에칭액조에 침지시킨다.
또한 조면화면(14)은 원하는 표면 상태를 형성할 수 있으면, 에칭 처리 이외의 표면 처리에 의하여 요철이 형성될 수도 있다. 예를 들어 조면화면(14)은 테이프 연마, 브러시 연마, 패드 연마, 지립 연마, CMP(Chemical Mechanical Polishing) 등의 물리 연마에 의하여 요철이 형성될 수도 있다.
유리 기판(10)의 일례로서, 이하의 조성을 갖는 유리를 들 수 있다.
(a) SiO2: 50질량％ 내지 70질량％,
(b) Al2O3: 10질량％ 내지 25질량％,
(c) B2O3: 5질량％ 내지 18질량％,
(d) MgO: 0질량％ 내지 10질량％,
(e) CaO: 0질량％ 내지 20질량％,
(f) SrO: 0질량％ 내지 20질량％,
(g) BaO: 0질량％ 내지 10질량％,
(h) RO: 5질량％ 내지 20질량％(R은 Mg, Ca, Sr 및 Ba로부터 선택되는 적어도 1종임),
(i) R'2O: 0질량％ 내지 2.0질량％(R'은 Li, Na 및 K로부터 선택되는 적어도 1종임),
(j) SnO2, Fe2O3 및 CeO2로부터 선택되는 적어도 1종의 금속 산화물.
또한 상기 조성을 갖는 유리는 0.1질량％ 미만의 범위에서 그 외의 미량 성분의 존재가 허용된다.
유리 기판(10)은 플로트법 및 다운드로법 등에 의하여 성형된다. 본 실시 형태에서는, 오버플로 다운드로법을 사용하는 FPD용의 유리 기판(10)의 제조 공정에 대하여 설명한다. 도 2는, 유리 기판(10)의 제조 공정을 도시하는 흐름도의 일례이다. 유리 기판(10)의 제조 공정은 주로, 용해 공정(스텝 S10)과, 청징 공정(스텝 S20)과, 교반 공정(스텝 S30)과, 성형 공정(스텝 S40)과, 서냉 공정(스텝 S50)과, 판 채취 공정(스텝 S60)과, 절단 공정(스텝 S70)과, 조면화 공정(스텝 S80)과, 단부면 가공 공정(스텝 S90)을 포함한다. 용해 공정 S10과 청징 공정 S20과 교반 공정 S30과 성형 공정 S40과 서냉 공정 S50과 판 채취 공정 S60과 절단 공정 S70은, 유리 원료로부터 유리 기판(10)이 제조되는 기판 제조 공정이다. 조면화 공정 S80은, 유리 기판(10)의 조면화면(14)이 에칭 처리에 의하여 조면화되는 표면 처리 공정이다. 다음으로, 각 공정의 개략적인 일례를 설명한다.
용해 공정 S10에서는, 용해조에 있어서, 버너 등의 가열 수단에 의하여 유리 원료가 용해되어 1500℃ 내지 1600℃의 고온의 용융 유리가 생성된다. 유리 원료는 원하는 조성의 유리를 실질적으로 얻을 수 있도록 조제된다. 여기서 「실질적으로」란, 0.1질량％ 미만의 범위에서 그 외의 미량 성분의 존재가 허용되는 것을 의미한다. 용융 유리는, 용해조의 바닥부에 형성된 유출구로부터 하류 공정으로 보내진다.
청징 공정 S20에서는, 청징조에 있어서 용해 공정 S10에서 생성된 용융 유리를 더 승온시킴으로써 용융 유리의 청징이 행해진다. 청징조에 있어서, 용융 유리의 온도는 1600℃ 내지 1750℃, 바람직하게는 1650℃ 내지 1700℃로 상승된다. 청징조에서는, 용융 유리에 포함되는 O2, CO2 및 SO2의 미소한 기포가, 유리 원료에 포함되는 SnO2 등의 청징제의 환원에 의하여 발생한 O2를 흡수하여 성장하여, 용융 유리의 액면으로 부상한다.
교반 공정 S30에서는, 교반조에 있어서 청징 공정 S20에서 청징된 용융 유리가 교반되어 화학적 및 열적으로 균질화된다. 교반조에서는, 용융 유리는 연직 방향으로 흐르면서 축 회전하는 교반기에 의하여 교반되어, 교반조의 바닥부에 형성된 유출구로부터 하류 공정으로 보내진다. 또한 교반 공정 S30에서는 지르코니아 풍부의 용융 유리 등, 용융 유리의 평균적인 비중과 상이한 비중을 갖는 유리 성분이 교반조로부터 제거된다.
성형 공정 S40에서는 오버플로 다운드로법에 의하여, 교반 공정 S30에서 교반된 용융 유리로부터 유리 리본이 성형된다. 구체적으로는, 성형 셀의 상부로부터 넘쳐 분류(分流)된 용융 유리가 성형 셀의 측벽을 따라 하방으로 흘러, 성형 셀의 하단부에서 합류함으로써 유리 리본이 연속적으로 성형된다. 용융 유리는 성형 공정 S40에 유입되기 전에, 오버플로 다운드로법에 의한 성형에 적합한 온도, 예를 들어 1200℃까지 냉각된다.
서냉 공정 S50에서는, 성형 공정 S40에서 연속적으로 생성된 유리 리본이 변형 및 휨이 발생하지 않도록 온도 제어되면서 서냉점 이하까지 서냉된다.
판 채취 공정 S60에서는, 서냉 공정 S50에서 서냉된 유리 리본이 소정의 길이씩 절단된다.
절단 공정 S70에서는, 판 채취 공정 S60에서 소정의 길이씩 절단된 유리 리본이 소정의 크기로 절단되어, 유리 기판(10)이 얻어진다.
조면화 공정 S80에서는, 후술하는 바와 같이 절단 공정 S70에서 얻어진 유리 기판(10)의 조면화면(14)의 표면 조도를 증가시키는 표면 처리가 행해진다.
단부면 가공 공정 S90에서는, 조면화 공정 S80에서 조면화면(14)이 표면 처리된 유리 기판(10)의 단부를 연마 및 연삭한다.
또한 단부면 가공 공정 S90 후에 유리 기판(10)의 세정 공정 및 검사 공정이 행해진다. 최종적으로 유리 기판(10)은 곤포되어 FPD의 제조업자에게 출하된다. FPD 제조업자는, 유리 기판(10)의 소자 형성면(12a)에 TFT 등의 반도체 소자를 형성하여 FPD를 제조한다.
(2) 조면화 공정의 상세
조면화 공정 S80에서 행해지는, 조면화면(14)의 표면 처리에 대하여 설명한다. 도 3은 유리 기판(10)의 침수식 에칭 처리를 행하는 침수식 에칭 장치(20)의 개략도이다. 침수식 에칭 장치(20)는, 복수의 유리 기판(10)을 수용 가능한 카세트(22)와, 카세트(22)를 반송하는 반송 기구(도시하지 않음)와, 에칭액조(24)를 구비하고 있다. 에칭액조(24)는 필요에 따라 초음파 기구 및 온도 조절 기구를 구비하고 있다. 초음파 기구는 유리 기판(10)이 에칭액(26)에 침지된 상태에서, 초음파에 의하여 유리 기판(10)을 세정하고, 또한 유리 기판(10) 표면의 에칭 처리를 촉진한다. 온도 조절 기구는 에칭액(26)의 온도를 조절한다. 침수식 에칭 장치(20)는, 에칭액조(24)에 에칭액(26)을 공급하는 탱크(도시하지 않음)를 더 구비하고 있다.
복수의 유리 기판(10)을 수용한 카세트(22)는 반송 기구에 의하여 반송되어, 에칭액조(24)에 저류된 에칭액(26)에 침지된다. 에칭액(26)에 침지된 유리 기판(10)은 그 후, 순수, 초순수 또는 기능수 등의 액체에 순차 침지되어 세정된다. 에칭액(26)은, 예를 들어 불화수소(HF)의 용액이다. 순수 및 초순수는, 예를 들어 이온 교환 처리, EDI(Electrodeionization) 처리, 역침투막에 의한 필터 처리, 및 탈탄산 가스 장치를 통과시킨 탈탄산 가스 처리를 실시한 순수 또는 초순수이다. 기능수는, 예를 들어 암모니아 수소수이다.
본 실시 형태에 있어서 에칭액(26)으로서 사용되는 불화수소(HF) 용액의 농도는, 예를 들어 200ppm 내지 1500ppm이며, 에칭액(26)의 온도는, 예를 들어 20℃ 내지 30℃의 범위로 유지된다. 유리 기판(10)이 에칭액(26)에 침지되는 시간은 60초 내지 180초이며, 바람직하게는 100초 내지 120초이다.
(3) 조면화면의 상세
조면화 공정 S80에 있어서 표면 처리된 조면화면(14)에 대하여 설명한다. 조면화면(14)은, 조면화 공정 S80의 에칭 공정에 의하여 미소한 요철이 형성되는 면이다.
조면화면(14)은 볼록부가 분산되어 형성되어 있는 면이다. 볼록부는 조면화면(14)의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 부분이다. 조면화 공정 S80에 있어서, 조면화면(14)은 볼록부 면적 비율이 0.5％ 내지 10％가 되도록 표면 처리된다. 볼록부 면적 비율은, 임의의 직사각형 영역의 면적에서 차지하는 볼록부의 면적의 비율이다. 직사각형 영역은 1변의 길이가 1㎛인 정방형의 형상을 갖고, 조면화면(14)의 일부를 차지하는 영역이다. 즉, 조면화면(14)에 포함되는 임의의 1㎛ 사방의 정방형 영역은 볼록부를 갖고 있다.
도 4는 조면화면(14)에 형성되는 볼록부를 도시하는 도면이다. 도 4는, 조면화면(14)의 표면 프로파일 형상을 1차원적으로 도시하는 도면이다. 도 4에서는, 조면화면(14)의 조도 곡선의 평균선이 평균 기준선 m으로서 표시되어 있다. 도 4에서는, 평균 기준선 m으로부터의 높이가 1㎚ 이상인 볼록부가, 해칭된 영역 z로서 표시되어 있다. 어느 포인트에 있어서의 평균 기준선 m으로부터의 높이는, 그 포인트가 평균 기준선 m보다 상방에 있는 경우에는 양의 값이며, 그 포인트가 평균 기준선 m보다 하방에 있는 경우에는 음의 값이다. 평균 기준선 m은, 평균 기준선 m을 기준으로 하는 표면 프로파일 형상의 각 포인트에서의 높이를 합계한 값이 0이 되는 높이에 위치하고 있다.
다음으로, 볼록부 면적 비율의 측정 방법에 대하여 설명한다. 유리 기판(10)의 조면화면(14)의 요철은, 예를 들어 원자간력 현미경을 사용하여 비접촉 모드에서 계측된다. 조면화면(14)의 계측에서는, 산술 평균 조도 Ra가 1㎚ 미만과 같은 면 조도가 작은 표면을 측정할 수 있도록 원자간력 현미경의 계측 조건이 조정된다. 계측 조건의 일례로서, 스캔 영역은 한 변이 1㎛인 정방형이고, 스캔 레이트는 0.8㎐이며, 서보 게인은 1.5이고, 샘플링은 256포인트×256포인트이며, 세트 포인트는 자동 설정이다.
도 5는 원자간력 현미경을 사용하여 계측된, 조면화면(14)에 포함되는 1㎛×1㎛(256포인트×256포인트)의 정방형의 영역에 형성되는 볼록부의 분포의 일례를 도시하는 도면이다. 도 5에서는, 평균 기준선 m으로부터의 높이가 1㎚ 이상인 볼록부가 백색 영역으로서 표시되어 있다. 볼록부의 면적은, 예를 들어 조면화면(14)의 표면 프로파일 형상을 2차원적으로 도시하는 화상으로부터, 평균 기준선 m으로부터의 높이가 1㎚ 이상인 화소의 수를 카운트함으로써 구해진다.
도 5에 있어서 백색 영역으로 표시되어 있는 볼록부가 1㎛×1㎛의 정방형의 영역에서 차지하는 면적 비율인 볼록부 면적 비율은, 0.5％ 내지 10％의 범위 내에 있다. 볼록부 면적 비율을 0.5％ 내지 10％로 하는 것은 이하의 이유에 따른다. 물체 간에 있어서의 전하의 이동은 물체와 물체 사이의 거리가 0.8㎚ 미만일 때 발생하기 쉽다고 한다. 그 때문에, 유리 기판(10)과, 유리 기판(10)이 적재되는 테이블 등의 지지체 사이의 거리가 1㎚ 이하인 경우, 지지체로부터 유리 기판(10)으로 전하가 이동하여 유리 기판(10)이 대전되는 경우가 있다.
본 실시 형태에서는, 볼록부 면적 비율이 0.5％ 이상이 되도록 조면화면(14)을 표면 처리하여, 유리 기판(10)과 테이블 사이의 거리를 충분히 유지함으로써, 유리 기판(10)의 대전이 억제된다. 볼록부 면적 비율이 0.5％ 미만인 경우에는, 조면화면(14)에 형성되는 볼록부 주위의 부분이 테이블 표면과 접촉하기 쉬워지기 때문에, 볼록부가 유리 기판(10)을 충분히 지지할 수 없다. 그 때문에, 유리 기판(10)과 테이블 표면 사이의 거리를 충분히 유지할 수 없어 유리 기판(10)이 대전된다. 한편, 볼록부 면적 비율이 10％를 초과하는 경우에는, 조면화면(14)에 형성되는 볼록부와 테이블 표면의 접촉점이 증가하여 조면화면(14)과 테이블 표면 사이에서 전하가 이동하기 쉬워지기 때문에, 유리 기판(10)의 대전량이 증가한다. 또한 볼록부 면적 비율이 10％를 초과하도록 에칭 처리를 행하는 경우, 조면화면(14)에 미소한 요철을 목표대로 형성하는 것이 어렵다. 그 때문에, 유리 기판(10)의 표면 품질을 충분히 확보하지 못해, 조면화면(14)에 흠집 등의 결함이 발생하기 쉽다. 예를 들어 조면화면(14)에 형성되어 있는 잠재적인 미소 흠집이 표면 처리에 의하여 증폭될 우려가 있다. 따라서 에칭 처리된 조면화면(14)의 볼록부 면적 비율은 0.5％ 내지 10％이고, 바람직하게는 0.75％ 내지 7.0％이며, 보다 바람직하게는 1.2％ 내지 4.0％이다.
또한 유리 기판(10)의 대전을 억제하기 위하여, 종래, 조면화면(14)의 Ra를0.3㎚ 내지 1.5㎚으로 하는 표면 처리가 행해지고 있다. 그러나 조면화면(14)의 Ra가 0.3㎚ 내지 1.5㎚라고 해서, 조면화면(14)의 볼록부 면적 비율이 0.5％ 내지 10％라고는 할 수 없다. 반대로, 조면화면(14)의 볼록부 면적 비율이 0.5％ 내지 10％라고 해서, 조면화면(14)의 Ra가 0.3㎚ 내지 1.5㎚라고는 할 수 없다. 즉, Ra와 볼록부 면적 비율은 서로 무관한 파라미터이다.
따라서 조면화면(14)의 Ra는 유리 기판(10)의 대전을 억제하는 효과를 나타내는 지표로서 충분치 않다. 본 실시 형태에서는, 이 점을 고려하여 조면화면(14)의 볼록부 면적 비율이 0.5％ 내지 10％가 되도록 조면화면(14)의 표면 처리가 행해진다.
또한 본 실시 형태에서는, 볼록부 함유 비율이 80％ 이상이 되도록 조면화면(14)의 표면 처리가 행해진다. 볼록부 함유 비율은, 정방형의 형상을 갖는 적어도 100개의 분할 영역으로 직사각형 영역이 균등하게 분할되는 경우에 있어서, 직사각형 영역에 포함되는 분할 영역의 수에서 차지하는, 볼록부를 갖는 분할 영역의 수의 비율이다.
도 6은, 조면화면(14)의 직사각형 영역에 포함되는 분할 영역을 도시하는 도면이다. 도 6에 도시되는 직사각형 영역은 1㎛×1㎛의 정방형의 영역이다. 분할 영역은, 정방형의 직사각형 영역을 가로 방향으로 균등하게 10분할하고, 세로 방향으로 균등하게 10분할했을 경우에 있어서의 분할된 각 영역이다. 도 6에서는, 직사각형 영역을 분할하는 선, 즉 인접하는 분할 영역 사이의 경계선이 실선으로 표시되어 있다. 분할 영역은 0.1㎛×0.1㎛의 정방형의 영역이다. 1㎛ 사방의 직사각형 영역은 100개의 0.1㎛ 사방의 분할 영역을 갖고 있다.
볼록부 함유 비율은 직사각형 영역에 포함되는 분할 영역의 수에서 차지하는, 볼록부를 갖는 분할 영역의 수의 비율이다. 도 6에서는, 직사각형 영역에 포함되는 분할 영역의 수는 100이다. 볼록부를 갖는 분할 영역은 볼록부를 포함하는 분할 영역, 또는 볼록부의 일부를 포함하는 분할 영역이다. 도 6에는, 볼록부의 예가 해칭된 영역으로서 표시되어 있다. 도 6에 있어서, 볼록부 c1은 분할 영역 r1에 완전히 포함되고, 볼록부 c2는 3개의 분할 영역 r2, r3, r4에 걸쳐져 있다. 이 경우, 분할 영역 r1, r2, r3, r4는 모두 볼록부를 갖는 분할 영역이다. 볼록부 함유 비율의 값은, 직사각형 영역에 포함되는 분할 영역의 수가 100인 경우, 볼록부를 갖는 분할 영역의 수와 동등하다. 즉, 볼록부 함유 비율이 80％ 이상인 경우, 볼록부를 갖는 분할 영역의 수는 80 이상이다.
볼록부 함유 비율은, 조면화면(14)에 형성되는 볼록부의 분포 편중의 정도를 나타내는 지표이다. 볼록부 함유 비율이 클수록 볼록부의 분포 편중이 보다 작아, 조면화면(14) 전체에 볼록부가 보다 균일하게 분산되어 있다. 볼록부 함유 비율이 작을수록 볼록부의 분포 편중이 보다 커, 조면화면(14) 전체에 볼록부가 보다 불균일하게 분산되어 있다. 볼록부의 분포 편중이 작을수록, 유리 기판(10)이 적재되는 테이블의 표면과, 유리 기판(10)의 조면화면(14)이 접촉하는 영역의 면적이 보다 작아지기 쉬우므로, 유리 기판(10)의 대전이 보다 억제된다. 따라서 에칭 처리된 조면화면(14)의 볼록부 함유 비율은 80％ 이상이고, 바람직하게는 90％ 이상이며, 보다 바람직하게는 95％ 이상이다.
(4) 특징
FPD의 제조 공정에 있어서, 유리 기판(10)의 소자 형성면(12)에는 TFT 등의 반도체 소자, 구체적으로는 폴리실리콘 박막 및 ITO 박막 등을 포함하는 복수 층의 박막이 형성된다. 소자 형성면(12)에 성막 처리가 행해질 때마다 유리 기판(10)은 반도체 제조 장치의 반응 용기 내의 서셉터로부터 제거된다. 이때, 유리 기판(10)을 적재하는 서셉터의 금속 표면과, 유리 기판(10)의 조면화면(14) 사이에 있어서 박리 대전이 발생한다. 박리 대전에 의하여 유리 기판(10)에 정전기가 축적되면, 유리 기판(10)의 조면화면(14)은 서셉터의 금속 표면에 대하여, 정전기에 의하여 부착되기 쉬워진다. 이것에 의하여, 유리 기판(10)을 서셉터부터 제거할 때, 유리 기판(10)에 과도한 힘을 부여함으로써 유리 기판(10)을 파손시켜 버리는 경우가 있다. 또한 박리 대전에 의하여 축적된 정전기에 기인하는 전압은, 유리 기판(10)의 소자 형성면(12)에 형성된 반도체 소자 등을 파괴해 버리는 경우가 있다. 또한 액정 패널 제조 공정에 있어서, TFT 패널 또는 CF 패널에 정전기가 대전된 상태에서 TFT 패널과 CF 패널이 접합되어 액정이 주입되면, 제조된 액정 패널의 표시에 불균일이 발생하는 경우가 있다. 그 때문에, FPD의 제조 공정에서는, 유리 기판(10)의 대전을 억제하는 것이 중요하다.
본 실시 형태에 따른 유리 기판의 제조 방법에 의하여 제조되는 유리 기판(10)은 에칭 처리에 의하여 조면화된 조면화면(14)을 갖고 있다. 에칭 처리에서는 조면화면(14)은 볼록부 면적 비율이 0.5％ 내지 10％가 되고, 또한 볼록부 함유 비율이 80％ 이상, 바람직하게는 90％ 이상이 되도록 표면 처리된다.
조면화면(14)의 볼록부 면적 비율이 0.5％ 내지 10％이기 때문에, 유리 기판(10)을 테이블에 적재했을 경우, 조면화면(14)에 형성되어 있는 볼록부에 의하여 유리 기판(10)이 지지된다. 이것에 의하여, 조면화면(14)과 테이블 표면의 접촉 면적이 작아지고, 또한 유리 기판(10)과 테이블 사이의 거리가 충분히 유지되므로, 유리 기판(10)의 대전이 효과적으로 억제된다.
또한 조면화면(14)의 볼록부 함유 비율이 80％ 이상이기 때문에, 조면화면(14)에 형성되어 있는 볼록부는 조면화면(14) 전체에 균일하게 분산되어 있다. 이것에 의하여, 조면화면(14)에 있어서의 볼록부의 분포 편중이 작고, 유리 기판(10)이 적재되는 테이블의 표면과, 유리 기판(10)의 조면화면(14)이 접촉하는 영역의 면적이 작으므로, 유리 기판(10)의 대전이 효과적으로 억제된다.
따라서 본 실시 형태에 따른 유리 기판의 제조 방법에서는, 볼록부 면적 비율이 0.5％ 내지 10％가 되고, 또한 볼록부 함유 비율이 80％ 이상이 되도록 조면화면(14)을 표면 처리함으로써, 유리 기판(10)의 박리 대전이 효과적으로 억제된다. 그 때문에, FPD의 제조 공정에 있어서, 유리 기판(10)의 파손, 및 유리 기판(10)의 표면에 형성된 반도체 소자 등의 파괴를 효과적으로 억제할 수 있다. 또한 유리 기판(10)의 정전기 대전에 기인하여 유리 기판(10)의 표면에 파티클이 부착되는 것이 억제되어, 파티클의 부착에 의한 컬러 필터 박리 및 배선 전극 박리를 억제할 수 있다. 파티클은, 예를 들어 티끌이나 먼지 등의 미소한 이물이다.
또한 본 실시 형태에 따른 유리 기판의 제조 방법은 조면화면(14)의 표면 처리에 의하여 유리 기판(10)의 대전이 억제되므로, 반도체 제조 장치를 사용하여 성막 등의 처리가 행해지는 유리 기판(10)에 적절히 사용할 수 있으며, 특히 유리 기판(10)에 티끌 및 먼지 등의 이물이 부착되지 않는 것이 바람직한 컬러 필터 형성용 유리 기판에 적절히 사용할 수 있다.
또한 본 실시 형태에 따른 유리 기판의 제조 방법은 유리 기판(10)의 소자 형성면(12)에, 막 두께가 100㎚ 미만인 게이트 절연막을 구비하는 TFT가 형성되는 유리 기판에 적절히 사용할 수 있다. 최근 들어, 고정밀·고해상도 디스플레이용 패널은 게이트 절연막을 주로 하여, 반도체 소자에 포함되는 각 층의 막 두께가 얇아지고 있다. 화소 피치를 좁게 하여 표시 전환을 빠르게 하기 위하여, 게이트 절연막을 얇게 할 것이 요구되고 있다. 또한 디스플레이용 패널의 전력 절약화를 위하여 게이트 전압을 작게 할 수 있는 관점에서, 게이트 절연막의 막 두께는 얇아지고 있다. 고정밀·고해상도 디스플레이용 패널에 있어서의 이러한 박막화의 일례로서, 게이트 절연막의 막 두께를 100㎚ 미만으로 하는 것이 행해지고 있다. 게이트 절연막의 막 두께는 종래에는 100㎚를 초과하고 있었지만, 최근에는 50㎚ 미만, 나아가 20㎚ 미만의 막 두께의 게이트 절연막을 사용하는 패널도 제조되고 있다. 게이트 절연막을 이와 같이 얇게 하는 것이 가능해진 것은 게이트 절연막의 품질이 향상되어 왔기 때문이다. 또한 TFT 배선의 최소 선폭이 4㎛ 미만인 패널이 제조되고 있다. 예를 들어 1㎛ 내지 3㎛의 선폭 회로를 갖는 패널이 제조되고 있다. 그러나 유리 기판(10)의 대전에 의하여 게이트 절연막에서 방전이 일어나 게이트 절연막이 손상되는 등, 반도체 소자의 정전 파괴라는 문제가 발생하게 되었다. 그 때문에, 게이트 절연막이 100㎚ 미만이고, 또한 최소 선폭이 4㎛ 미만인 TFT가 형성된 디스플레이용 패널에 사용되는 유리 기판(10)으로서, 본 실시 형태에 따른 유리 기판의 제조 방법에 의하여 제조되는 유리 기판(10)이 유용하다.
또한 본 실시 형태에 따른 유리 기판의 제조 방법에 의하여 제조되는 유리 기판(10)은 정전기의 대전을 방지하는 효과뿐만 아니라, 패널 제조 공정에 사용되는 스테이지와 유리 기판(10) 사이의 부착을 방지하는 효과도 갖는다. 유리 기판(10)의 조면화면(14)이 균일하게 조면화되면, 조면화면(14)과 스테이지 표면 사이에 공기의 통로가 균일하게 형성된다. 이것에 의하여, 스테이지에 적재되어 있은 유리 기판(10)을 들어 올릴 때, 유리 기판(10)에 국소적인 힘이 가해지기 어려워져 유리 기판(10)의 깨짐을 억제할 수 있다.
또한 본 실시 형태에서는, 유리 기판(10)의 침수식 에칭 처리에 의하여 소자 형성면(12) 및 조면화면(14)의 양쪽이 조면화된다. 이것에 의하여, 조면화면(14)의 대전뿐만 아니라 소자 형성면(12)의 대전도 효과적으로 억제된다. 또한 유리 기판(10)의 소자 형성면(12)에는 TFT 등의 반도체 소자가 형성되므로, 소자 형성면(12)은, 반도체 소자의 형성이 저해되지 않을 정도로 조면화되는 것이 바람직하다. 구체적으로는, 조면화된 소자 형성면(12)은 1.5㎚ 미만, 바람직하게는 1.0㎚ 미만의 산술 평균 조도 Ra를 갖는 것이 바람직하다.
(5) 변형예
이상, 본 발명에 따른 유리 기판의 제조 방법에 대하여 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않으며, 본 발명의 주지를 일탈하지 않는 범위에서 다양한 개량 및 변경이 실시될 수도 있다. 또한 본 발명은 반도체 소자가 표면에 형성되는 유리 기판뿐만 아니라, 컬러 필터가 표면에 형성되는 유리 기판에도 효과를 발휘한다.
(5-1) 변형예 A
본 실시 형태에서는, 침수식 에칭 처리에 의하여 유리 기판(10)의 조면화면(14)이 조면화되지만, 침수식 에칭 처리 전에 조면화면(14)의 세정 처리가 행해질 수도 있다. 세정 처리는, 예를 들어 대기압 플라즈마 세정 처리이다. 대기압 플라즈마 세정 처리에서는, 예를 들어 질소 및 산소의 혼합 가스인 공기, 및 아르곤으로부터 생성되는, 플라즈마 상태로 활성화된 가스가 사용된다.
대기압 플라즈마 세정 처리에서는 플라즈마 상태로 활성화된 가스를 유리 기판(10)의 조면화면(14)에 분사함으로써, 조면화면(14)에 부착되어 있는 유기물의 박막이 제거된다. 유기물의 박막은 나중의 에칭 처리에 있어서 마스크로서 기능한다. 그 때문에, 에칭 처리 전에 조면화면(14)으로부터 유기물의 박막을 제거하여, 유기물의 박막이 마스크로서 기능하지 않도록 조면화면(14)의 세정 처리를 행할 수도 있다.
대기압 플라즈마 세정 처리에 의하여 세정된 조면화면(14)은, 유기물의 박막이 제거되어 친수성을 갖고 있다. 세정된 조면화면(14)에 있어서의 물의 접촉각은 10°이하로 되는 것이 바람직하고, 5°이하로 되는 것이 보다 바람직하다. 물의 접촉각은 조면화면(14)의 세정 시간, 또는 조면화면(14)에 분사되는 가스의 유량을 제어함으로써 조절할 수 있다.
또한 조면화면(14)의 세정 공정에 있어서 플라즈마 세정 처리를 행하는 대신, 오존 가스의 분사 처리 및 자외선의 조사 처리를 행함으로써 유기물의 박막을 제거할 수도 있다. 세정 공정에서는, 적어도 유기물을 산화 또는 개질시킴으로써 유기물의 박막이 제거되면 된다. 또한 에칭 공정에서의 표면 처리 전에 행하는 세정 공정은 필수적인 공정은 아니며, 표면 처리되는 조면화면(14)의 청정도가 높으면 행할 필요는 없다.
(5-2) 변형예 B
본 실시 형태에서는 습식 에칭 처리는 침수식 에칭 처리이지만, 롤 에칭 처치 및 샤워 에칭 처치 등일 수도 있다. 롤 에칭 처리 및 샤워 에칭 처리에서는, 침수식 에칭 처리와 비교하여 조면화면(14)이 에천트와 접하는 시간인 접액 시간이 짧고, 또한 접액 시간을 제어하기 어렵다. 그 때문에, 롤 에칭 처리 및 샤워 에칭 처리에서는, 침수식 에칭 처리의 경우보다도 에천트에 포함되는 불화수소의 농도를 높게 하는 것이 바람직하고, 또한 불화수소의 농도를 조절함으로써 조면화면(14)에 형성되는 볼록부의 분산을 제어하는 것이 바람직하다. 롤 에칭 처리 및 샤워 에칭 처리의 경우, 에천트에 포함되는 불화수소의 농도는 2000ppm 내지 8000ppm인 것이 바람직하다.
또한 습식 에칭 처리를 행하기 전에 유리 기판(10)의 세정 처리를 행할 수도 있다. 세정 처리에 의하여, 유리 기판(10)의 표면에 부착되어 있는 유기물이 제거된다. 습식 에칭 처리는 건식 에칭 처리와 비교하여 유기물의 영향을 받기 어렵다. 그러나 습식 에칭 처리 전에 세정 처리를 행함으로써, 유리 기판(10)의 조면화면(14)에 형성되는 볼록부의 분산을 제어할 수 있어, 조면화면(14) 전체에 볼록부를 균일하게 형성할 수 있다.
(5-3) 변형예 C
본 실시 형태에서는, 유리 기판(10) 전체를 에칭액에 침지시키는 침수식 에칭 처리에 의하여 유리 기판(10)의 소자 형성면(12) 및 조면화면(14)의 양쪽이 조면화되지만, 조면화면(14)만이 조면화될 수도 있다. 조면화면(14)만을 조면화하는 에칭 처리로서는, 건식 에칭 처리 및 습식 에칭 처리 등의 케미컬 에칭 처리가 있다. 케미컬 에칭 처리에서는 불소계의 에천트가 사용되며, 특히 불화수소를 포함하는 에천트가 사용되는 것이 바람직하다.
도 7은 건식 에칭 장치의 일례를 도시하는 도면이다. 건식 에칭 장치(30)는 주로 에칭 노즐(31)과 반송 롤러(32)를 구비한다. 유리 기판(10)은 반송 롤러(32)에 의하여 반송된다. 유리 기판(10)의 조면화면(14)은 반송 롤러(32)와 접촉하는 표면이다. 에칭 노즐(31)은 유리 기판(10)의 폭 방향으로 연장되는 슬릿상의 노즐이다. 에칭 노즐(31)은, 반송되는 유리 기판(10)의 조면화면(14)에 에천트를 분사한다. 에천트는, 예를 들어 플라즈마 상태의 캐리어 가스 중에, 4불화탄소 및 물의 혼합 가스를 통과시킴으로써 생성되는 기체의 불화수소이다. 캐리어 가스로서는 질소 및 아르곤 등이 사용된다.
도 8은, 습식 에칭 장치의 일례를 도시하는 도면이다. 습식 에칭 장치(40)는 주로 반송 롤러(42)와 조면화 롤러(44)와 접촉 롤러(46)와 에천트조(48)를 구비한다. 유리 기판(10)은 반송 롤러(42) 및 조면화 롤러(44)에 의하여 반송된다. 유리 기판(10)의 조면화면(14)은 반송 롤러(42) 및 조면화 롤러(44)와 접촉하는 표면이다. 조면화 롤러(44)의 외주면은 스펀지로 구성된다. 조면화 롤러(44)의 외주면의 일부는 에천트조(48)에 저류되어 있는 에칭액(49)에 침지되어 있다. 에칭액(49)은, 예를 들어 불화수소산이다. 조면화 롤러(44)의 표면은 에칭액(49)을 흡수한다. 그 때문에, 조면화 롤러(44)에 흡수된 에칭액(49)은 유리 기판(10)의 조면화면(14)과 접촉하므로, 에칭액(49)이 조면화면(14)에 도포된다. 조면화면(14)에 도포되는 에칭액(49)의 양을 조절하기 위하여, 조면화 롤러(44)에 흡수된 에칭액(49)의 일부는, 조면화 롤러(44)의 표면을 가압하는 접촉 롤러(46)에 의하여 짜낸다. 또한 유리 기판(10)의 소자 형성면(12)에 에어 등을 분사함으로써, 유리 기판(10)의 조면화면(14)과 조면화 롤러(44)가 접촉하는 압력을 높게 유지할 수 있다.
에칭 공정에서는, 유리 기판(10)의 반송 속도를 조정함으로써 에칭 처리에 필요한 시간을 조정하고, 또한 조면화면(14)에 부착되는 에천트의 양을 조정할 수 있다. 에칭 공정이 행해지기 전에 유리 기판(10)의 조면화면(14)은 세정 공정에 있어서 유기물의 박막이 제거되어 있으므로, 조면화면(14)은 균일하게 에칭된다. 조면화면(14)만을 에칭함으로써, 소자 형성면(12)을 다운드로법에 의하여 형성된 면으로서 0.2㎚ 이하의 Ra를 갖는 극히 매끄러운 면으로 할 수 있다.
(5-4) 변형예 D
도 8에서는, 유리 기판(10)의 조면화면(14)의 습식 에칭 처리의 예로서, 조면화 롤러(44)를 사용하여 조면화면(14)에 에칭액을 도포하는 롤러 에칭 처리에 대하여 설명하였다. 그러나 조면화면(14)의 습식 에칭 처리는, 예를 들어 샤워 에칭 처리일 수도 있다.
샤워 에칭 처리에서는, 유리 기판(10)의 조면화면(14)에 에칭액의 미소한 액적이 분사된다. 이것에 의하여, 에칭액이 조면화면(14)에 균일하게 부착되어 조면화면(14)이 조면화된다.
<실시예>
본 발명에 따른 유리 기판의 제조 방법 실시예로서, 복수의 유리 기판에 대하여 서로 다른 조건 하에서 습식 에칭 처리에 의한 표면 처리를 행하고, 표면 처리된 유리 기판 표면인 조면화면의 볼록부 면적 비율, 볼록부 함유 비율 및 대전성을 측정하였다. 측정에 사용된 유리 기판은 730㎜×920㎜의 크기를 갖고, 0.5㎜의 두께를 갖는다. 측정에 사용된 유리 기판은 Si, Al 및 B를 조성으로서 포함하는 보로알루미노실리케이트 유리를 포함한다. 측정에 사용된 유리 기판은 알칼리 성분으로서 R'2O(R'은 Li, Na 및 K로부터 선택되는 적어도 1종임)를 0질량％ 내지 2.0질량％ 포함한다.
가장 처음에, 유리 기판의 조면화면을 대기압 플라즈마 세정 장치를 사용하여 세정하였다. 세정 공정에서는, 플라즈마 상태의 아르곤 가스를 매분 소정의 양으로 조면화면에 분사하여 유리 기판의 표면을 세정하였다. 이것에 의하여, 유리 기판의 표면에 부착되어 있는 유기물이 제거된다. 습식 에칭 처리는 건식 에칭 처리와 비교하여 유기물의 영향을 받기 어렵다. 그러나 습식 에칭 처리 전에 세정 처리를 행함으로써, 유리 기판의 조면화면에 형성되는 볼록부의 분산을 제어할 수 있어, 조면화면 전체에 볼록부를 균일하게 형성할 수 있다.
다음으로, 세정한 조면화면을 습식 에칭 처리에 의하여 표면 처리하였다. 습식 에칭 처리에서는, 도 3에 도시된 바와 같이 불산 침수 에칭 처리가 행해졌다.
다음으로, 표면 처리된 조면화면을 갖는 유리 기판으로부터 1변이 50㎜인 정방형의 시료를 잘라내어, 에칭 처리된 유리 기판의 평가를 행하였다. 구체적으로는, 잘라낸 각 시료의 조면화면을 원자간력 현미경(파크 시스템스(Park Systems)사 제조, 모델 XE-100)을 사용하여 비접촉 모드에서 계측하였다. 계측 전에, 산술 평균 조도 Ra가 1㎚ 미만과 같은 면 조도가 작은 표면 요철을 계측하기 위하여, 원자간력 현미경의 측정 조건의 조정을 행하였다. 스캔 영역을 1㎛×1㎛(샘플링 수는 256포인트×256포인트)로 설정하고, 스캔 레이트를 0.8㎐로 설정하며, 비접촉 모드에서의 서보 게인을 1.5로 설정하였다. 세트 포인트는 자동 설정으로 하였다. 이 계측에 의하여, 유리 기판의 조면화면에 형성된 요철에 관한 2차원의 표면 프로파일 형상이 얻어졌다. 표면 프로파일 형상으로부터, 조면화면의 요철에 관한 히스토그램을 얻어, 조면화면의 평균 기준선으로부터의 높이가 1㎚ 이상인 위치에서 슬라이스하고, 평균 기준선으로부터의 높이가 1㎚ 이상인 화소수를 카운트함으로써 볼록부 면적 비율을 구하였다. 또한 1㎛×1㎛의 정방형의 스캔 영역을 10×10으로 균등하게 분할하여, 100개의 분할 영역을 설정하였다. 그리고 표면 프로파일 형상으로부터 볼록부를 갖는 분할 영역의 수를 카운트함으로써, 볼록부 함유 비율을 구하였다.
다음으로, 유리 기판의 대전성을 평가하였다. 대전성의 평가는 온도 25℃ 및 습도 60％로 제어된 클린 부스 내에서 행하였다.
도 9는, 유리 기판의 대전성을 평가하는 장치의 개략도이다. 가장 처음에, 유리 기판(10)을 기판 테이블(50)에 얹고 승강 핀(52)으로 지지하였다. 다음으로, 기판 테이블(50)의 적재면에 대하여 승강 핀(52)을 하강시킴으로써, 유리 기판(10)을 하강시켜 기판 테이블(50)에 적재하였다. 기판 테이블(50)은 알루미늄제 테이블을 알루마이트 처리한 표면을 갖고 있다. 다음으로, 도시되지 않은 흡인 장치로 기판 테이블(50)의 적재면에 형성된 흡인구로부터 유리 기판(10)을 흡인하였다. 다음으로, 유리 기판(10)의 흡인을 종료하고 승강 핀(52)을 상승시켰다.
상술한 유리 기판의 하강, 흡인, 흡인 종료 및 상승의 공정을 1사이클로 했을 경우, 유리 기판의 대전성을 평가하기 위하여 50사이클을 반복하였다. 그 후, 유리 기판의 대전량을 계측하였다. 대전량의 계측은, 유리 중앙부의 유리 표면의 전위를 계측함으로써 대용하였다. 대전량의 계측은 표면 전위계(오므론 사 제조의 ZJ-SD)를 사용하였다. 표면 전위계는 유리 기판의 조면화면의 반대측의 면으로부터 높이 10㎜의 위치에 설치하였다. 또한 기판 테이블의 적재면에 형성된 흡인구의 흡인력을 0.6㎫로 설정하였다.
하기 표 1에는, 실시예 1 내지 3, 비교예 1 내지 3을 포함하는 6매의 유리 기판에 관하여, 표면 처리 방법, 표면 처리 조건, 볼록부 면적 비율, 볼록부 함유 비율 및 대전성의 평가가 나타나 있다.
표 1에 있어서 「표면 처리 방법」은, 유리 기판(10)의 조면화면(14)의 에칭 처리의 방법을 나타낸다. 실시예 1 내지 3에서는 불산을 사용하는 습식 에칭 처리를 행하였고, 비교예 1 내지 3에서는 산화세륨 연마제를 사용하는 연마 처리를 행하였다. 표 1에 있어서 「표면 처리 조건」은 실시예 1 내지 3의 경우에는 불산의 농도를 나타내고, 비교예 1 내지 3의 경우에는 연마 시간을 나타낸다. 표 1에 있어서 「대전성」은 유리 기판 표면의 대전량의 평가에 있어서, 유리 기판 표면의 최대 대전량의 절댓값이 작은 순서대로 「◎」, 「○」, 「△」 및 「×」로 표시된다.
Figure 112016016551717-pct00001
표 1에 따르면, 실시예 1 내지 3의 불산 침수 에칭 처리에서는, 모든 실시예에 있어서 90％ 이상의 볼록부 함유 비율이 얻어졌다. 한편, 비교예 1 내지 3의 산화세륨 연마 처리에서는, 불산 침수 에칭 처리와 동일한 정도의 볼록부 면적 비율이 얻어졌는데, 최대 62％의 볼록부 함유 비율이 얻어졌다. 즉, 불산 침수 에칭 처리가 행해진 유리 기판 표면의 볼록부 함유 비율은, 산화세륨 연마 처리가 행해진 유리 기판 표면의 볼록부 함유 비율보다 높았다.
또한 표 1에 따르면, 볼록부 함유 비율이 클수록 유리 기판의 대전성이 개선되는 경향이 나타났다. 즉, 유리 기판 표면에 있어서의 볼록부의 분포 편중이 적을수록 유리 기판의 박리 대전이 억제되는 것이 확인되었다.
도 10은, 불산 침수 에칭 처리가 행해진 유리 기판 표면의 볼록부의 분포의 일례를 도시한다. 도 11은, 산화세륨 연마 처리가 행해진 유리 기판 표면의 볼록부 분포의 일례를 도시한다. 도 10 및 도 11에서는, 볼록부가 백색 영역으로서 표시되어 있다. 도 10 및 도 11에는, 인접하는 분할 영역 사이의 경계선이 실선으로 표시되어 있다.
도 10 및 도 11에 도시된 바와 같이 불산 침수 에칭 처리에서는, 유리 기판 표면 전체에 볼록부가 균일하게 분포하도록 유리 기판의 표면 처리가 행해졌다. 한편 산화세륨 연마 처리에서는, 유리 기판 표면 전체에 있어서의 볼록부의 분포가 편중되도록 유리 기판의 표면 처리가 행해졌다. 도 10에 있어서, 유리 기판 표면의 볼록부 면적 비율은 3.12％였고, 유리 기판 표면의 볼록부 함유 비율은 96％였다. 도 11에 있어서, 유리 기판 표면의 볼록부 면적 비율은 3.23％였고, 유리 기판 표면의 볼록부 함유 비율은 58％였다.
10: 유리 기판
12: 소자 형성면(제2 주표면)
14: 조면화면(제1 주표면)

Claims (12)

  1. 디스플레이용의 유리 기판의 제조 방법으로서,
    유리 기판을 제조하는 제조 공정과,
    상기 유리 기판의 한쪽 주표면인 유리 표면에 요철을 형성하는 표면 처리를 행하는 표면 처리 공정
    을 갖고,
    상기 표면 처리 공정에서는,
    상기 유리 표면에, 그의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 볼록부가 분산되어 형성되고,
    1변의 길이가 1㎛인 정방형의 형상을 갖고 상기 유리 표면의 일부를 차지하는 직사각형 영역에 관하여, 임의의 상기 직사각형 영역의 면적에서 차지하는 상기 볼록부의 면적의 비율인 볼록부 면적 비율이 0.5％ 내지 10％가 되도록 상기 표면 처리가 행해지고,
    정방형의 형상을 갖는 적어도 100개의 분할 영역으로 상기 직사각형 영역이 균등하게 분할되는 경우에 있어서, 상기 직사각형 영역에 포함되는 상기 분할 영역의 수에서 차지하는, 상기 볼록부를 갖는 상기 분할 영역의 수의 비율인 볼록부 함유 비율이 80％ 이상이 되도록 상기 표면 처리가 행해지고,
    상기 유리 기판은, 알칼리 성분으로서 R'2O(R'은 Li, Na 및 K로부터 선택되는 적어도 1종임)를 0질량％ 내지 2.0질량％ 포함하고,
    상기 유리 표면과 반대측의 상기 주표면은, 반도체 소자가 형성되는 디바이스면이고,
    상기 반도체 소자는, 배선의 최소 선폭이 4㎛ 미만이고, 게이트 절연막의 막 두께가 100㎚ 미만인 TFT인,
    유리 기판의 제조 방법.
  2. 제1항에 있어서, 상기 볼록부 면적 비율은 0.75％ 내지 7.0％인 유리 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 볼록부 함유 비율은 90％ 이상인 유리 기판의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 표면 처리는 케미컬 에칭 처리인 유리 기판의 제조 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 디바이스면은 저온 폴리실리콘 반도체 또는 산화물 반도체가 형성되는 면인 유리 기판의 제조 방법.
  7. 제1항 또는 제2항에 있어서, 상기 유리 기판은 Si, Al 및 B를 조성으로서 포함하는 보로알루미노실리케이트 유리를 포함하는, 유리 기판의 제조 방법.
  8. 디스플레이용의 유리 기판으로서,
    상기 유리 기판의 한쪽 주표면인 유리 표면에, 그의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 볼록부가 분산되어 형성되고,
    1변의 길이가 1㎛인 정방형의 형상을 갖고 상기 유리 표면의 일부를 차지하는 직사각형 영역에 관하여, 임의의 상기 직사각형 영역의 면적에서 차지하는 상기 볼록부의 면적의 비율인 볼록부 면적 비율이 0.5％ 내지 10％이며,
    정방형의 형상을 갖는 적어도 100개의 분할 영역으로 상기 직사각형 영역이 균등하게 분할되는 경우에 있어서, 상기 직사각형 영역에 포함되는 상기 분할 영역의 수에서 차지하는, 상기 볼록부를 갖는 상기 분할 영역의 수의 비율인 볼록부 함유 비율이 80％ 이상이고,
    상기 유리 기판은, 알칼리 성분으로서 R'2O(R'은 Li, Na 및 K로부터 선택되는 적어도 1종임)를 0질량％ 내지 2.0질량％ 포함하고,
    상기 유리 표면과 반대측의 상기 주표면은 반도체 소자가 형성되는 디바이스면이고,
    상기 반도체 소자는, 배선의 최소 선폭이 4㎛ 미만이고, 게이트 절연막의 막 두께가 100㎚ 미만인 TFT인,
    유리 기판.
  9. 제8항에 있어서, 상기 디바이스면은 저온 폴리실리콘 반도체 또는 산화물 반도체가 형성되는 면인 유리 기판.
  10. 제8항 또는 제9항에 있어서, Si, Al 및 B를 조성으로서 포함하는 보로알루미노실리케이트 유리를 포함하는 유리 기판.
  11. 반도체 소자가 형성된 유리 기판인 디스플레이용 패널로서,
    상기 유리 기판의 한쪽 주표면이며, 그의 조도 곡선의 평균선으로부터의 높이가 1㎚ 이상인 볼록부가 분산되어 형성되는 제1 주표면과,
    상기 제1 주표면과 반대측의 상기 주표면이며, 반도체 소자가 형성되는 제2 주표면
    을 구비하고,
    1변의 길이가 1㎛인 정방형의 형상을 갖고 상기 제1 주표면의 일부를 차지하는 직사각형 영역에 관하여, 임의의 상기 직사각형 영역의 면적에서 차지하는 상기 볼록부의 면적의 비율인 볼록부 면적 비율이 0.5％ 내지 10％이며,
    정방형의 형상을 갖는 적어도 100개의 분할 영역으로 상기 직사각형 영역이 균등하게 분할되는 경우에 있어서, 상기 직사각형 영역에 포함되는 상기 분할 영역의 수에서 차지하는, 상기 볼록부를 갖는 상기 분할 영역의 수의 비율인 볼록부 함유 비율이 80％ 이상이고,
    상기 유리 기판은, 알칼리 성분으로서 R'2O(R'은 Li, Na 및 K로부터 선택되는 적어도 1종임)를 0질량％ 내지 2.0질량％ 포함하고,
    상기 반도체 소자는, 배선의 최소 선폭이 4㎛ 미만이고, 게이트 절연막의 막 두께가 100㎚ 미만인 TFT인,
    디스플레이용 패널.
  12. 삭제
KR1020167004330A 2013-07-24 2014-07-23 유리 기판의 제조 방법, 유리 기판 및 디스플레이용 패널 KR101932329B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-153851 2013-07-24
JP2013153851 2013-07-24
PCT/JP2014/069436 WO2015012307A1 (ja) 2013-07-24 2014-07-23 ガラス基板の製造方法、ガラス基板、および、ディスプレイ用パネル

Publications (2)

Publication Number Publication Date
KR20160060033A KR20160060033A (ko) 2016-05-27
KR101932329B1 true KR101932329B1 (ko) 2018-12-24

Family

ID=52393340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004330A KR101932329B1 (ko) 2013-07-24 2014-07-23 유리 기판의 제조 방법, 유리 기판 및 디스플레이용 패널

Country Status (6)

Country Link
US (1) US10261371B2 (ko)
JP (1) JP6263534B2 (ko)
KR (1) KR101932329B1 (ko)
CN (1) CN105492404B (ko)
TW (1) TWI599547B (ko)
WO (1) WO2015012307A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6801499B2 (ja) * 2017-02-21 2020-12-16 Ａｇｃ株式会社 ディスプレイ用ガラス基板、及びディスプレイ用ガラス基板の製造方法
JP7275471B2 (ja) * 2017-10-02 2023-05-18 Ａｇｃ株式会社 透明基体および表示装置
JP2022544054A (ja) * 2019-07-30 2022-10-17 コーニング インコーポレイテッド 処理中の静電帯電を減少させるためのガラス表面の大気圧プラズマエッチング
CN116661202A (zh) * 2022-02-18 2023-08-29 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010275167A (ja) * 2009-06-01 2010-12-09 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP2012140292A (ja) 2010-12-28 2012-07-26 Avanstrate Inc ガラス基板製造方法
JP2012171831A (ja) * 2011-02-21 2012-09-10 Avanstrate Inc ガラス基板の製造方法およびガラス基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007790A (ko) 1992-09-02 1994-04-28 미야베 요시카즈 자기 디스크용 기판, 그의 제조방법 및 상기 기판을 포함하는 자기 디스크의 제조방법
JP3749060B2 (ja) 2000-01-20 2006-02-22 三洋電機株式会社 ガラス基板の処理方法及びそのガラス基板を用いた表示装置
JP2002308643A (ja) * 2001-02-01 2002-10-23 Nippon Electric Glass Co Ltd 無アルカリガラス及びディスプレイ用ガラス基板
JP4219718B2 (ja) * 2003-03-28 2009-02-04 Ｈｏｙａ株式会社 Ｅｕｖマスクブランクス用ガラス基板の製造方法及びｅｕｖマスクブランクスの製造方法
JP2005097018A (ja) * 2003-09-22 2005-04-14 Air Water Inc 難帯電ガラス基板の製法およびそれによって得られた難帯電ガラス基板
JP4582498B2 (ja) 2004-03-12 2010-11-17 日本電気硝子株式会社 ガラス基板
JP4977965B2 (ja) * 2005-05-02 2012-07-18 旭硝子株式会社 無アルカリガラスおよびその製造方法
DE102006042329B4 (de) * 2006-09-01 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum selektiven plasmachemischen Trockenätzen von auf Oberflächen von Silicium-Wafern ausgebildetem Phosphorsilikatglas
JP5066895B2 (ja) * 2006-11-14 2012-11-07 旭硝子株式会社 ディスプレイ用ガラス基板およびその製造方法
WO2010128673A1 (ja) * 2009-05-07 2010-11-11 日本電気硝子株式会社 ガラス基板及びその製造方法
WO2011092764A1 (ja) 2010-01-26 2011-08-04 シャープ株式会社 平板の粗面化処理装置及びその方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010275167A (ja) * 2009-06-01 2010-12-09 Nippon Electric Glass Co Ltd ガラス基板の製造方法
JP2012140292A (ja) 2010-12-28 2012-07-26 Avanstrate Inc ガラス基板製造方法
JP2012171831A (ja) * 2011-02-21 2012-09-10 Avanstrate Inc ガラス基板の製造方法およびガラス基板

Also Published As

Publication number Publication date
JPWO2015012307A1 (ja) 2017-03-02
US10261371B2 (en) 2019-04-16
KR20160060033A (ko) 2016-05-27
TW201504176A (zh) 2015-02-01
TWI599547B (zh) 2017-09-21
CN105492404B (zh) 2018-09-11
US20170023834A1 (en) 2017-01-26
CN105492404A (zh) 2016-04-13
JP6263534B2 (ja) 2018-01-17
WO2015012307A1 (ja) 2015-01-29

Similar Documents

Publication Publication Date Title
KR101838339B1 (ko) 디스플레이용 글래스 기판의 제조 방법, 글래스 기판 및 디스플레이용 패널
JP5687088B2 (ja) ガラス基板の製造方法
US9120698B2 (en) Method for making glass substrate for display, glass substrate and display panel
KR101543832B1 (ko) 글래스 기판 및 글래스 기판의 제조 방법
KR101932329B1 (ko) 유리 기판의 제조 방법, 유리 기판 및 디스플레이용 패널
JP2014201445A (ja) ディスプレイ用ガラス基板、その製造方法及びそれを用いたディスプレイ用パネルの製造方法
JP2014201446A (ja) ディスプレイ用ガラス基板及びその製造方法、並びにディスプレイ用パネルの製造方法
JP2014009124A (ja) ディスプレイ用ガラス基板の製造方法、および、ディスプレイ用ガラス基板の製造装置
JP2017066002A (ja) ディスプレイ用ガラス基板の製造方法、ディスプレイ用ガラス基板製造装置
KR101543831B1 (ko) 글래스 기판 및 글래스 기판의 제조 방법
JP5774562B2 (ja) ガラス基板の製造方法
JP2017066003A (ja) ディスプレイ用ガラス基板の製造方法、ディスプレイ用ガラス基板製造装置
JP2017066004A (ja) ディスプレイ用ガラス基板の製造方法、ディスプレイ用ガラス基板製造装置
CN103373818B (zh) 显示器用玻璃基板的制造方法、玻璃基板以及显示器用面板
JP6368364B2 (ja) ガラス基板の製造方法
JP2017066001A (ja) ディスプレイ用ガラス基板の製造方法、ディスプレイ用ガラス基板製造装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant