TWI599547B - Method of manufacturing glass substrate, glass substrate, and display panel - Google Patents

Method of manufacturing glass substrate, glass substrate, and display panel Download PDF

Info

Publication number
TWI599547B
TWI599547B TW103125383A TW103125383A TWI599547B TW I599547 B TWI599547 B TW I599547B TW 103125383 A TW103125383 A TW 103125383A TW 103125383 A TW103125383 A TW 103125383A TW I599547 B TWI599547 B TW I599547B
Authority
TW
Taiwan
Prior art keywords
glass substrate
convex portion
ratio
glass
area
Prior art date
Application number
TW103125383A
Other languages
English (en)
Other versions
TW201504176A (zh
Inventor
Young Tae Park
Original Assignee
Avanstrate Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avanstrate Inc filed Critical Avanstrate Inc
Publication of TW201504176A publication Critical patent/TW201504176A/zh
Application granted granted Critical
Publication of TWI599547B publication Critical patent/TWI599547B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133302—Rigid substrates, e.g. inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Surface Treatment Of Glass (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

玻璃基板之製造方法、玻璃基板、及顯示器用面板
本發明係關於一種玻璃基板之製造方法、玻璃基板、及顯示器用面板。
液晶顯示裝置等平板顯示器之製造係使用玻璃基板。於平板顯示器之製造步驟中，為了於玻璃基板表面形成TFT(Thin Film Transistor，薄膜電晶體)等半導體元件，將玻璃基板載置於半導體製造裝置之反應容器內之基座進行成膜處理。為了於玻璃基板形成複數種薄膜，藉由複數個半導體製造裝置進行複數次成膜處理。每次進行成膜處理時，自基座卸除玻璃基板。此時，於載置玻璃基板之基座之金屬表面與玻璃基板表面之間，產生由摩擦引起之靜電、即剝離帶電，而於玻璃基板儲存靜電。因此，進行複數次成膜處理後之玻璃基板儲存有大量靜電。
尤其，關於液晶顯示裝置中使用之由無鹼玻璃構成之玻璃基板，其表面容易帶電，不易去除靜電。而且，若重複產生剝離帶電，則玻璃基板容易因靜電而貼附於基座之金屬表面。藉此，存在如下情況：於將玻璃基板自基座卸除時，因對玻璃基板施加過度之力而使玻璃基板破損。又，存在如下情況：起因於由剝離帶電儲存之靜電之電壓會破壞形成於玻璃基板表面之半導體元件。進而，存在如下情況：因玻璃基板之靜電之帶電，而導致塵及埃等微小之異物附著於玻璃基 板表面。
於此種狀況下，提出有平板顯示器之製造步驟中之不易產生表面帶電之玻璃基板之製造。例如，專利文獻1(日本專利特開2005-255478號公報)中揭示之玻璃基板具有作為形成電極線或各種器件之表面之器件面、及作為器件面之相反側之表面之粗面化面。粗面化面係藉由物理研磨或化學處理形成凹凸而粗面化之面，具有0.3nm~10nm之算術平均粗糙度Ra。藉由粗面化面之粗面化處理抑制玻璃基板之帶電。
玻璃基板之經粗面化之表面具有微小之凹凸形狀。又，玻璃基板與載置玻璃基板之平台之接觸面積越小，越難以產生剝離帶電。因此，玻璃基板表面之粗糙度曲線之凸部之數量越多，玻璃基板與平台之接觸面積變得越小，因此更有效地抑制玻璃基板之帶電。然而，作為表示玻璃基板表面之粗面化之程度之參數之一種的Ra與玻璃基板表面之粗糙度曲線之凸部之數量不具有相關關係。因此，有如下可能性：即便以Ra成為特定範圍之方式將玻璃基板表面粗面化之情形時，亦無法充分抑制玻璃基板之帶電。
又，於在玻璃基板表面整體未均勻地分散凸部之情形時，玻璃基板表面具有集中形成有多個凸部之區域及幾乎未形成凸部之區域。幾乎未形成凸部之區域係與平台之接觸面積局部較大之區域，因此係容易產生剝離帶電之區域。因此，於玻璃基板表面之凸部之分佈不均之情形時，有玻璃基板具有無法充分抑制帶電之區域之虞。因此，為了充分抑制玻璃基板表面整體之帶電而使玻璃基板之品質提昇，必須於玻璃基板表面均勻地分散有凸部。
本發明之目的在於提供一種有效地抑制表面帶電之玻璃基板之製造方法。
本發明之玻璃基板之製造方法係具有如下步驟之顯示器用玻璃基板之製造方法：製造步驟，其係製造玻璃基板；及表面處理步驟，其係進行於作為玻璃基板之一主表面之玻璃表面形成凹凸之表面處理。表面處理步驟中，於玻璃表面分散地形成距其粗糙度曲線之平均線之高度為1nm以上之凸部。表面處理步驟中，以凸部面積比率成為0.5%~10%之方式進行表面處理。凸部面積比率係凸部之面積佔據任意矩形區域之面積之比率。矩形區域係具有一邊之長度為1μm之正方形形狀且佔據玻璃表面之一部分之區域。表面處理步驟中，於矩形區域被均等地分割成具有正方形形狀之至少100個分割區域之情形時，以含有凸部之比率成為80%以上之方式進行表面處理。含有凸部之比率係具有凸部之分割區域之數量佔據矩形區域中所含之分割區域之數量之比率。
於該玻璃基板之製造方法中，含有凸部之比率係表示玻璃基板表面之凸部之分佈不均之程度之指標。含有凸部之比率越大，則凸部之分佈不均越小，於玻璃基板表面越均勻地分散有凸部。含有凸部之比率越小，則凸部之分佈不均越大，於玻璃基板表面越不均勻地分散有凸部。於將玻璃基板載置於平台之情形時，凸部之分佈不均越小，則玻璃基板表面與平台表面接觸之區域之面積易變得越小，因此越可抑制玻璃基板之帶電。即，該玻璃基板之製造方法係藉由以含有凸部之比率成為80%以上之方式進行玻璃基板之表面處理，而可有效地抑制玻璃基板之帶電。
又，凸部面積比率較佳為0.75%~7.0%。
又，含有凸部之比率較佳為90%以上。
又，表面處理較佳為化學蝕刻處理。
又，與玻璃表面為相反側之主表面較佳為形成半導體元件之器件面。
又，器件面較佳為形成低溫多晶矽半導體或氧化物半導體之面。
又，玻璃基板較佳為由包含Si、Al及B作為組成之硼鋁矽酸鹽玻璃構成。
本發明之玻璃基板係於作為玻璃基板之一主表面之玻璃表面，分散地形成距其粗糙度曲線之平均線之高度為1nm以上之凸部。玻璃基板之凸部面積比率為0.5%~10%。凸部面積比率係凸部之面積佔據任意矩形區域之面積之比率。矩形區域係具有一邊之長度為1μm之正方形形狀且佔據玻璃表面之一部分之區域。於矩形區域被均等地分割成具有正方形形狀之至少100個分割區域之情形時，玻璃基板之含有凸部之比率為80%以上。含有凸部之比率係具有凸部之分割區域之數量佔據矩形區域中所含之分割區域之數量之比率。與玻璃表面為相反側之主表面係形成半導體元件之器件面。
又，器件面較佳為形成低溫多晶矽半導體或氧化物半導體之面。
又，玻璃基板較佳為由包含Si、Al及B作為組成之硼鋁矽酸鹽玻璃構成。
本發明之顯示器用面板係形成有半導體元件之玻璃基板。顯示器用面板包括第1主表面及第2主表面。第1主表面係玻璃基板之一主表面，且分散地形成有距其粗糙度曲線之平均線之高度為1nm以上之凸部。第2主表面係與第1主表面為相反側之主表面，且形成有半導體元件。顯示器用面板之凸部面積比率為0.5%~10%。凸部面積比率係 凸部之面積佔據任意矩形區域之面積之比率。矩形區域係具有一邊之長度為1μm之正方形形狀且佔據玻璃表面之一部分之區域。於矩形區域被均等地分割成具有正方形形狀之至少100個分割區域之情形時，顯示器用面板之含有凸部之比率為80%以上。含有凸部之比率係具有凸部之分割區域之數量佔據矩形區域中所含之分割區域之數量之比率。
又，顯示器用面板較佳為具有配線之最小線寬未達4μm且閘極絕緣膜之膜厚未達100nm之電路的TFT面板。
藉由本發明之玻璃基板之製造方法製造之玻璃基板可有效地抑制表面帶電。
10‧‧‧玻璃基板
12‧‧‧元件形成面(第2主表面)
14‧‧‧粗面化面(第1主表面)
20‧‧‧浸水式蝕刻裝置
22‧‧‧匣
24‧‧‧蝕刻液槽
26‧‧‧蝕刻液
30‧‧‧乾式蝕刻裝置
31‧‧‧蝕刻噴嘴
32‧‧‧搬送輥
40‧‧‧濕式蝕刻裝置
42‧‧‧搬送輥
44‧‧‧粗面化輥
46‧‧‧接觸輥
48‧‧‧蝕刻劑槽
49‧‧‧蝕刻液
50‧‧‧基板平台
52‧‧‧升降銷
c1‧‧‧凸部
c2‧‧‧凸部
m‧‧‧平均基準線
r1‧‧‧分割區域
r2‧‧‧分割區域
r3‧‧‧分割區域
r4‧‧‧分割區域
z‧‧‧區域
圖1係實施形態之玻璃基板之剖面圖。
圖2係表示實施形態之玻璃基板之製造方法之流程圖。
圖3係浸水式蝕刻裝置之概略圖。
圖4係表示形成於玻璃基板之粗面化面之凸部之圖。
圖5係表示形成於粗面化面之凸部之分佈之一例之圖。
圖6係表示粗面化面之矩形區域中所含之分割區域之圖。
圖7係表示變化例B中之乾式蝕刻裝置之一例之圖。
圖8係表示變化例B中之濕式蝕刻裝置之一例之圖。
圖9係用以評估實施例中之玻璃基板之帶電性之裝置之概略圖。
圖10係表示實施例中之進行氫氟酸浸水蝕刻處理後之玻璃基板表面之凸部之分佈之一例的圖。
圖11係表示實施例中之進行氧化鈰系研磨處理後之玻璃基板表面之凸部之分佈之一例的圖。
(1)玻璃基板之製造方法之概略
一面參照圖式一面對本發明之實施形態進行說明。藉由本實施形態中使用之玻璃基板之製造方法製造之玻璃基板10係用於液晶顯示器、電漿顯示器及有機EL(Electroluminescence，電致發光)顯示器等平板顯示器(FPD，Flat Panel Display)之製造。玻璃基板10亦用於太陽電池面板之製造。玻璃基板10例如具有0.2mm~0.8mm之厚度，且具有縱680mm~2200mm及橫880mm~2500mm之尺寸。
圖1係玻璃基板10之剖面圖。玻璃基板10具有作為一主表面之元件形成面12及作為另一主表面之粗面化面14。元件形成面12係於FPD之製造步驟中形成TFT等半導體元件之面。元件形成面12係例如形成低溫多晶矽半導體或氧化物半導體之面，係形成包含低溫多晶矽薄膜、ITO(Indium Thin Oxide，氧化銦錫)薄膜及彩色濾光片等之複數層薄膜之面。於面向高精細、高解析度之顯示器用TFT面板中，TFT之閘極絕緣膜之厚度未達100nm。例如，亦推進閘極絕緣膜之厚度為5nm~20nm之TFT面板之開發、製造。於此種TFT面板中，不僅閘極絕緣膜較薄，且形成半導體元件之各層之膜厚亦較薄。因此，元件形成面12係Ra(算術平均粗糙度：JIS B 0601：2001)為1.5nm以下、較佳為1.0nm以下之平滑面。於元件形成面12形成有TFT之玻璃基板10較佳為具有配線之最小線寬未達4μm且閘極絕緣膜之膜厚未達100nm之電路。
如下所述，粗面化面14係於玻璃基板10之製造步驟中藉由蝕刻處理形成微小凹凸之面。蝕刻處理例如為乾式蝕刻處理及濕式蝕刻處理。於本實施形態中，粗面化面14係藉由作為濕式蝕刻處理之一種之浸水式蝕刻(浸漬蝕刻)處理而形成凹凸。於浸水式蝕刻處理中，將玻璃基板10整體浸漬於貯存有蝕刻液之蝕刻液槽中。藉此，玻璃基板10之元件形成面12及粗面化面14之兩者被粗面化。於在浸水式蝕刻處理 中僅將玻璃基板10之粗面化面14粗面化之情形時，將於元件形成面12貼附有保護膜之玻璃基板10浸漬於蝕刻液槽中。
再者，粗面化面14只要可形成所期望之表面狀態，則亦可藉由除蝕刻處理以外之表面處理形成凹凸。例如，粗面化面14亦可藉由帶式研磨、毛刷研磨、研磨墊研磨、研磨粒研磨、CMP(Chemical Mechanical Polishing，化學機械研磨)等物理研磨形成凹凸。
作為玻璃基板10之一例，可列舉具有以下組成之玻璃。
(a)SiO2：50質量%~70質量%、(b)Al2O3：10質量%~25質量%、(c)B2O3：5質量%~18質量%、(d)MgO：0質量%~10質量%、(e)CaO：0質量%~20質量%、(f)SrO：0質量%~20質量%、(g)BaO：0質量%~10質量%、(h)RO：5質量%~20質量%(R係選自Mg、Ca、Sr及Ba中之至少1種)、(i)R'2O：0質量%~2.0質量%(R'係選自Li、Na及K中之至少1種)、(j)選自SnO2、Fe2O3及CeO2中之至少1種金屬氧化物。
再者，具有上述組成之玻璃容許其他微量成分以未達0.1質量%之範圍存在。
玻璃基板10係藉由浮式法及下拉法等而成形。於本實施形態中，對使用溢流下拉法之FPD用玻璃基板10之製造步驟進行說明。圖2係表示玻璃基板10之製造步驟之流程圖之一例。玻璃基板10之製造步驟主要包括：熔解步驟(步驟S10)、澄清步驟(步驟S20)、攪拌步驟(步驟S30)、成形步驟(步驟S40)、緩冷步驟(步驟S50)、板狀裁切步驟 (步驟S60)、切斷步驟(步驟S70)、粗面化步驟(步驟S80)、及端面加工步驟(步驟S90)。熔解步驟S10、澄清步驟S20、攪拌步驟S30、成形步驟S40、緩冷步驟S50、板狀裁切步驟S60、及切斷步驟S70係自玻璃原料製造玻璃基板10之基板製造步驟。粗面化步驟S80係藉由蝕刻處理將玻璃基板10之粗面化面14粗面化之表面處理步驟。接下來，說明各步驟之概略之一例。
熔解步驟S10中，於熔解槽中，藉由燃燒器等加熱設備將玻璃原料熔解，生成1500℃~1600℃之高溫熔融玻璃。玻璃原料係以可實質上獲得所期望之組成之玻璃之方式調製成。此處，所謂「實質上」意指於未達0.1質量%之範圍容許其他微量成分之存在。熔融玻璃係自設置於熔解槽之底部之流出口輸送至下游步驟。
澄清步驟S20中，於澄清槽中，藉由使熔解步驟S10中生成之熔融玻璃進一步升溫，進行熔融玻璃之澄清。於澄清槽中，使熔融玻璃之溫度上升至1600℃~1750℃、較佳為1650℃~1700℃。於澄清槽中，熔融玻璃中所含之O2、CO2及SO2之微小氣泡吸收因玻璃原料中所含之SnO2等澄清劑之還原而產生之O2而成長，並上浮至熔融玻璃之液面。
攪拌步驟S30中，於攪拌槽中，攪拌澄清步驟S20中澄清之熔融玻璃，使其化學性及熱性地均質化。於攪拌槽中，熔融玻璃一面沿鉛垂方向流動，一面被以軸旋轉之攪拌器攪拌，自設置於攪拌槽底部之流出口輸送至下游步驟。又，攪拌步驟S30中，將富氧化鋯之熔融玻璃等具有與熔融玻璃之平均比重不同之比重之玻璃成分自攪拌槽去除。
成形步驟S40中，藉由溢流下拉法，自攪拌步驟S30中經攪拌之熔融玻璃使玻璃帶成形。具體而言，自成形單元之上部溢出而分流之熔融玻璃沿成形單元之側壁向下方流動，於成形單元之下端合流，藉 此使玻璃帶連續地成形。熔融玻璃係於流入至成形步驟S40之前，已冷卻至適於利用溢流下拉法之成形之溫度、例如1200℃。
緩冷步驟S50中，將成形步驟S40中連續地生成之玻璃帶一面以不產生應變及翹曲之方式進行溫度控制，一面緩冷至緩冷點以下。
板狀裁切步驟S60中，將緩冷步驟S50中緩冷之玻璃帶切斷成各個特定長度。
切斷步驟S70中，將板狀裁切步驟S60中切斷成各個特定長度之玻璃帶以特定大小切斷，獲得玻璃基板10。
粗面化步驟S80中，如下所述，進行使切斷步驟S70中獲得之玻璃基板10之粗面化面14之表面粗糙度增加之表面處理。
端面加工步驟S90中，對粗面化步驟S80中粗面化面14經表面處理之玻璃基板10之端部進行研磨及研削。
再者，於端面加工步驟S90之後，進行玻璃基板10之清洗步驟及檢查步驟。最終，玻璃基板10被捆包出貨至FPD之製造商。FPD製造商係於玻璃基板10之元件形成面12a形成TFT等半導體元件而製造FPD。
(2)粗面化步驟之詳情
對粗面化步驟S80中進行之粗面化面14之表面處理進行說明。圖3係進行玻璃基板10之浸水式蝕刻處理之浸水式蝕刻裝置20之概略圖。浸水式蝕刻裝置20包括可收容複數個玻璃基板10之匣22、搬送匣22之搬送機構(未圖示)、及蝕刻液槽24。蝕刻液槽24視需要包括超音波機構及溫度調節機構。超音波機構係於玻璃基板10浸漬於蝕刻液26中之狀態下藉由超音波清洗玻璃基板10，且促進玻璃基板10表面之蝕刻處理。溫度調節機構係調節蝕刻液26之溫度。浸水式蝕刻裝置20進而包括對蝕刻液槽24供給蝕刻液26之槽(未圖示)。
收容有複數個玻璃基板10之匣22係藉由搬送機構搬送，並浸漬 於貯存在蝕刻液槽24之蝕刻液26中。浸漬於蝕刻液26中之玻璃基板10其後依序浸漬於純水、超純水或機能水等液體中進行清洗。蝕刻液26例如為氟化氫(HF)溶液。純水及超純水係實施過例如離子交換處理、EDI(Electrodeionization，電去電離)處理、利用逆浸透膜之過濾器處理、及通過脫二氧化碳裝置之脫二氧化碳處理之純水或超純水。機能水例如為氨氫水。
於本實施形態中，用作蝕刻液26之氟化氫(HF)溶液之濃度例如為200ppm~1500ppm，蝕刻液26之溫度例如維持於20℃~30℃之範圍。玻璃基板10浸漬於蝕刻液26中之時間為60秒~180秒，較佳為100秒~120秒。
(3)粗面化面之詳情
對粗面化步驟S80中經表面處理之粗面化面14進行說明。粗面化面14係藉由粗面化步驟S80之蝕刻步驟形成微小凹凸之面。
粗面化面14係分散地形成有凸部之面。凸部係距粗面化面14之粗糙度曲線之平均線之高度為1nm以上之部分。於粗面化步驟S80中，粗面化面14係以凸部面積比率成為0.5%~10%之方式進行表面處理。凸部面積比率係凸部之面積佔據任意矩形區域之面積之比率。矩形區域係具有一邊之長度為1μm之正方形形狀且佔據粗面化面14之一部分之區域。即，粗面化面14中所含之任意1μm見方之正方形區域具有凸部。
圖4係表示形成於粗面化面14之凸部之圖。圖4係一維地表示粗面化面14之表面分佈形狀之圖。圖4中，粗面化面14之粗糙度曲線之平均線係以平均基準線m之形式表示。圖4中，距平均基準線m之高度為1nm以上之凸部係以經描繪影線之區域z之形式表示。某點之距平均基準線m之高度係於該點較平均基準線m位於更上方之情形時為正值，於該點較平均基準線m位於更下方之情形時為負值。平均基準線 m位於將以平均基準線m為基準之表面分佈形狀之各點之高度合計所得值成為0之高度。
接下來，對凸部面積比率之測定方法進行說明。玻璃基板10之粗面化面14之凹凸例如使用原子力顯微鏡於非接觸模式下計測。於粗面化面14之計測中，以可測定如算術平均粗糙度Ra未達1nm之面粗糙度較小之表面之方式，調整原子力顯微鏡之計測條件。作為計測條件之一例，掃描區域為1μm見方，掃描速率為0.8Hz，伺服增益(servo gain)為1.5，取樣為256點×256點，設定點為自動設定。
圖5係表示使用原子力顯微鏡計測之形成於粗面化面14中所含之1μm×1μm(256點×256點)之正方形區域的凸部之分佈之一例之圖。圖5中，距平均基準線m之高度為1nm以上之凸部係以白色區域之形式表示。凸部之面積例如藉由如下方式求出，即，自二維地表示粗面化面14之表面分佈形狀之圖像，對距平均基準線m之高度為1nm以上之像素之數量進行計數。
圖5中以白色區域表示之凸部佔據1μm×1μm之正方形區域之面積比率即凸部面積比率處於0.5%~10%之範圍內。將凸部面積比率設為0.5%~10%係依據如下理由。已知物體間之電荷移動易於物體與物體之間之距離未達0.8nm時產生。因此，於玻璃基板10與載置玻璃基板10之平台等支持體之間之距離為1nm以下之情形時，存在電荷自支持體移動至玻璃基板10，而使玻璃基板10帶電之情況。
於本實施形態中，以凸部面積比率成為0.5%以上之方式對粗面化面14進行表面處理，且充分保持玻璃基板10與平台之間之距離，藉此可抑制玻璃基板10之帶電。於凸部面積比率未達0.5%之情形時，形成於粗面化面14之凸部之周圍之部分容易與平台表面接觸，因此凸部無法充分支持玻璃基板10。因此，無法充分保持玻璃基板10與平台表面之間之距離，玻璃基板10帶電。另一方面，於凸部面積比率超過 10%之情形時，形成於粗面化面14之凸部與平台表面之接觸點增加，電荷容易於粗面化面14與平台表面之間移動，因此玻璃基板10之帶電量增加。又，於以凸部面積比率超過10%之方式進行蝕刻處理之情形時，難以如目標般於粗面化面14形成微小凹凸。因此，無法充分確保玻璃基板10之表面品質，容易於粗面化面14產生損傷等缺陷。例如，有形成於粗面化面14之潛在微小損傷因表面處理而放大之虞。因此，經蝕刻處理之粗面化面14之凸部面積比率為0.5%~10%，較佳為0.75%~7.0%，更佳為1.2%~4.0%。
再者，為了抑制玻璃基板10之帶電，先前進行將粗面化面14之Ra設為0.3nm~1.5nm之表面處理。然而，即便粗面化面14之Ra為0.3nm~1.5nm，粗面化面14之凸部面積比率亦未必為0.5%~10%。反之，即便粗面化面14之凸部面積比率為0.5%~10%，粗面化面14之Ra亦未必為0.3nm~1.5nm。即，Ra與凸部面積比率係相互無關之參數。
因此，粗面化面14之Ra作為表示抑制玻璃基板10之帶電之效果之指標並不充分。於本實施形態中，考慮到該方面，以粗面化面14之凸部面積比率成為0.5%~10%之方式進行粗面化面14之表面處理。
進而，於本實施形態中，以含有凸部之比率成為80%以上之方式，進行粗面化面14之表面處理。含有凸部之比率係於矩形區域被均等地分割成具有正方形形狀之至少100個分割區域之情形時，具有凸部之分割區域之數量佔據矩形區域中所含之分割區域之數量之比率。
圖6係表示粗面化面14之矩形區域中所含之分割區域之圖。圖6所示之矩形區域係1μm×1μm之正方形區域。分割區域係將正方形之矩形區域沿橫方向均等地分割成10個部分、沿縱方向均等地分割成10個部分之情形時分割成之各區域。圖6中，分割矩形區域之線、即相鄰分割區域之間之邊界線係以實線表示。分割區域係0.1μm×0.1μm 之正方形區域。1μm見方之矩形區域具有100個0.1μm見方之分割區域。
含有凸部之比率係具有凸部之分割區域之數量佔據矩形區域中所含之分割區域之數量之比率。圖6中，矩形區域中所含之分割區域之數量為100。具有凸部之分割區域係包含凸部之分割區域、或包含凸部之一部分之分割區域。圖6中，凸部之例係以描繪影線之區域之形式表示。圖6中，凸部c1完全包含於分割區域r1，凸部c2跨及3個分割區域r2、r3、r4。於此情形時，分割區域r1、r2、r3、r4全部為具有凸部之分割區域。含有凸部之比率之值於矩形區域中所含之分割區域之數量為100之情形時，與具有凸部之分割區域之數量相等。即，於含有凸部之比率為80%以上之情形時，具有凸部之分割區域之數量為80以上。
含有凸部之比率係表示形成於粗面化面14之凸部之分佈不均程度之指標。含有凸部之比率越大，則凸部之分佈不均越小，於粗面化面14整體越均勻地分散有凸部。含有凸部之比率越小，則凸部之分佈不均越大，於粗面化面14整體越不均勻地分散有凸部。凸部之分佈不均越小，則載置玻璃基板10之平台之表面與玻璃基板10之粗面化面14接觸之區域之面積易變得越小，因此越可抑制玻璃基板10之帶電。因此，經蝕刻處理之粗面化面14之含有凸部之比率為80%以上，較佳為90%以上，更佳為95%以上。
(4)特徵
FPD之製造步驟中，於玻璃基板10之元件形成面12形成TFT等半導體元件、具體而言為包含多晶矽薄膜及ITO薄膜等之複數層薄膜。每次對元件形成面12進行成膜處理時，將玻璃基板10自半導體製造裝置之反應容器內之基座卸除。此時，於載置玻璃基板10之基座之金屬表面與玻璃基板10之粗面化面14之間產生剝離帶電。若因剝離帶電而 於玻璃基板10儲存靜電，則玻璃基板10之粗面化面14容易因靜電而貼附於基座之金屬表面。藉此，存在如下情況：於將玻璃基板10自基座卸除時，因對玻璃基板10施加過度之力而使玻璃基板10破損。又，存在如下情況：起因於由剝離帶電儲存之靜電之電壓會破壞形成於玻璃基板10之元件形成面12之半導體元件等。又，於液晶面板製造步驟中，存在如下情況：若於TFT面板或CF(color filter，彩色濾光片)面板帶有靜電之狀態下，將TFT面板與CF面板貼合而注入液晶，則所製造之液晶面板之顯示產生不均。因此，於FPD之製造步驟中，重要的是抑制玻璃基板10之帶電。
藉由本實施形態之玻璃基板之製造方法製造之玻璃基板10具有利用蝕刻處理而粗面化之粗面化面14。於蝕刻處理中，粗面化面14係以凸部面積比率成為0.5%~10%且含有凸部之比率成為80%以上、較佳為90%以上之方式進行表面處理。
由於粗面化面14之凸部面積比率為0.5%~10%，故而於將玻璃基板10載置於平台之情形時，玻璃基板10由形成於粗面化面14之凸部支持。藉此，粗面化面14與平台表面之接觸面積變小，且充分保持玻璃基板10與平台之間之距離，因此有效地抑制玻璃基板10之帶電。
又，由於粗面化面14之含有凸部之比率為80%以上，故而形成於粗面化面14之凸部均勻地分散於粗面化面14整體。藉此，粗面化面14之凸部之分佈不均較小，載置玻璃基板10之平台之表面與玻璃基板10之粗面化面14接觸之區域之面積較小，因此可有效地抑制玻璃基板10之帶電。
因此，於本實施形態之玻璃基板之製造方法中，以凸部面積比率成為0.5%~10%且含有凸部之比率成為80%以上之方式對粗面化面14進行表面處理，藉此有效地抑制玻璃基板10之剝離帶電。因此，於FPD之製造步驟中，可有效地抑制玻璃基板10之破損、及形成於玻璃 基板10之表面之半導體元件等之破壞。又，可抑制因玻璃基板10之靜電帶電而於玻璃基板10之表面附著粒子，且抑制因粒子之附著所致之彩色濾光片剝離及配線電極剝離。粒子例如為塵或埃等微小異物。
又，本實施形態之玻璃基板之製造方法係藉由粗面化面14之表面處理而抑制玻璃基板10之帶電，因此可較佳地用於使用半導體製造裝置進行成膜等處理之玻璃基板10，尤其可較佳地用於期望不於玻璃基板10附著塵及埃等異物之彩色濾光片形成用玻璃基板。
又，本實施形態之玻璃基板之製造方法可較佳地用於在玻璃基板10之元件形成面12形成具有膜厚未達100nm之閘極絕緣膜之TFT之玻璃基板。近年來，高精細、高解析度顯示器用面板以閘極絕緣膜為主，半導體元件中所含之各層之膜厚正持續變薄。為了使像素間距變窄而加快顯示切換，閘極絕緣膜被要求能變薄。又，為了顯示器用面板之節電化，就可使閘極電壓變小之觀點而言，閘極絕緣膜之膜厚正持續變薄。作為高精細、高解析度顯示器用面板中之此種薄膜化之一例，使閘極絕緣膜之膜厚未達100nm。先前，閘極絕緣膜之膜厚超過100nm，但近年來，亦製造使用未達50nm、進而未達20nm之膜厚之閘極絕緣膜之面板。能夠使閘極絕緣膜如此變薄之原因在於，閘極絕緣膜之品質提昇。又，TFT配線之最小線寬未達4μm之面板已被製造。例如，具有1μm~3μm之線寬電路之面板已然被製造。然而，卻產生因玻璃基板10之帶電而於閘極絕緣膜產生放電從而導致閘極絕緣膜損傷等半導體元件之靜電破壞之問題。因此，作為形成有閘極絕緣膜未達100nm且最小線寬未達4μm之TFT之顯示器用面板中使用之玻璃基板10，藉由本實施形態之玻璃基板之製造方法製造之玻璃基板10當屬有用。
又，藉由本實施形態之玻璃基板之製造方法製造之玻璃基板10不僅具有防止靜電帶電之效果，且亦具有防止用於面板製造步驟之載 台與玻璃基板10之間之貼附之效果。若玻璃基板10之粗面化面14均勻地粗面化，則於粗面化面14與載台表面之間均勻地形成空氣之通道。藉此，於上拉載置於載台之玻璃基板10時，不易對玻璃基板10施加局部之力，可抑制玻璃基板10之破裂。
又，於本實施形態中，藉由玻璃基板10之浸水式蝕刻處理，元件形成面12及粗面化面14之兩者被粗面化。藉此，不僅有效地抑制粗面化面14之帶電，亦有效地抑制元件形成面12之帶電。再者，於玻璃基板10之元件形成面12形成TFT等半導體元件，因此元件形成面12較佳為粗面化至不阻礙半導體元件之形成之程度。具體而言，經粗面化之元件形成面12較佳為具有未達1.5nm、較佳為未達1.0nm之算術平均粗糙度Ra。
(5)變化例
以上，對本發明之玻璃基板之製造方法進行了說明，但本發明並不限定於上述實施形態，亦可於不脫離本發明之主旨之範圍內實施各種改良及變更。再者，本發明不僅對表面形成有半導體元件之玻璃基板發揮效果，且亦對表面形成有彩色濾光片之玻璃基板發揮效果。
(5-1)變化例A
於本實施形態中，藉由浸水式蝕刻處理將玻璃基板10之粗面化面14粗面化，但亦可於浸水式蝕刻處理之前進行粗面化面14之清洗處理。清洗處理例如為大氣壓電漿清洗處理。於大氣壓電漿清洗處理中，例如使用作為氮氣及氧氣之混合氣體之空氣、及自氬氣生成之電漿狀態下經活化之氣體。
於大氣壓電漿清洗處理中，藉由將電漿狀態下經活化之氣體噴附於玻璃基板10之粗面化面14，而去除附著於粗面化面14之有機物之薄膜。有機物之薄膜於其後之蝕刻處理中作為掩膜發揮功能。因此，亦可於蝕刻處理之前，自粗面化面14去除有機物之薄膜，以有機物之 薄膜不作為掩膜發揮功能之方式進行粗面化面14之清洗處理。
藉由大氣壓電漿清洗處理清洗之粗面化面14經去除有機物之薄膜而具有親水性。清洗後之粗面化面14之水之接觸角較佳為10度以下，更佳為5度以下。水之接觸角可藉由控制粗面化面14之清洗時間、或噴附於粗面化面14之氣體之流量而調節。
再者，於粗面化面14之清洗步驟中，亦可代替進行電漿清洗處理，而進行臭氧氣體之噴附處理、及紫外線之照射處理，藉此去除有機物之薄膜。於清洗步驟中，只要至少藉由使有機物氧化或改質而去除有機物之薄膜即可。再者，於蝕刻步驟中之表面處理之前進行之清洗步驟並非必需步驟，若經表面處理之粗面化面14之潔淨度較高，則無需進行。
(5-2)變化例B
於本實施形態中，濕式蝕刻處理為浸水式蝕刻處理，但亦可為滾壓蝕刻處理及噴淋蝕刻處理等。滾壓蝕刻處理及噴淋蝕刻處理與浸水式蝕刻處理相比，粗面化面14與蝕刻劑接觸之時間即接液時間較短，且不易控制接液時間。因此，於滾壓蝕刻處理及噴淋蝕刻處理中，較佳為使蝕刻劑中所含之氟化氫之濃度較浸水式蝕刻處理之情形時變高，且較佳為藉由調節氟化氫之濃度而控制形成於粗面化面14之凸部之分散。於滾壓蝕刻處理及噴淋蝕刻處理之情形時，蝕刻劑中所含之氟化氫之濃度較佳為2000ppm~8000ppm。
又，亦可於進行濕式蝕刻處理之前進行玻璃基板10之清洗處理。藉由清洗處理去除附著於玻璃基板10之表面之有機物。濕式蝕刻處理較乾式蝕刻處理不易受到有機物之影響。然而，藉由於濕式蝕刻處理之前進行清洗處理，可控制形成於玻璃基板10之粗面化面14之凸部之分散，可於粗面化面14整體均勻地形成凸部。
(5-3)變化例C
於本實施形態中，藉由將玻璃基板10整體浸漬於蝕刻液之浸水式蝕刻處理，而將玻璃基板10之元件形成面12及粗面化面14之兩者粗面化，但亦可僅將粗面化面14粗面化。作為僅將粗面化面14粗面化之蝕刻處理，有乾式蝕刻處理及濕式蝕刻處理等化學蝕刻處理。於化學蝕刻處理中，使用氟系蝕刻劑，尤佳為使用包含氟化氫之蝕刻劑。
圖7係表示乾式蝕刻裝置之一例之圖。乾式蝕刻裝置30主要包括蝕刻噴嘴31及搬送輥32。玻璃基板10係藉由搬送輥32搬送。玻璃基板10之粗面化面14係與搬送輥32接觸之表面。蝕刻噴嘴31係沿玻璃基板10之寬度方向延伸之狹縫狀噴嘴。蝕刻噴嘴31係對搬送之玻璃基板10之粗面化面14噴附蝕刻劑。蝕刻劑係例如藉由使四氟化碳及水之混合氣體於電漿狀態之載氣中通過而生成之氣體之氟化氫。作為載氣，使用氮氣及氬氣等。
圖8係表示濕式蝕刻裝置之一例之圖。濕式蝕刻裝置40主要包括搬送輥42、粗面化輥44、接觸輥46、及蝕刻劑槽48。玻璃基板10係藉由搬送輥42及粗面化輥44搬送。玻璃基板10之粗面化面14係與搬送輥42及粗面化輥44接觸之表面。粗面化輥44之外周面包含海綿。粗面化輥44之外周面之一部分浸漬於貯存在蝕刻劑槽48之蝕刻液49中。蝕刻液49例如為氫氟酸。粗面化輥44之表面吸收蝕刻液49。因此，被粗面化輥44吸收之蝕刻液49與玻璃基板10之粗面化面14接觸，因此蝕刻液49被塗佈於粗面化面14。為了調節塗佈於粗面化面14之蝕刻液49之量，被粗面化輥44吸收之蝕刻液49之一部分由按壓粗面化輥44之表面之接觸輥46擠取。又，藉由對玻璃基板10之元件形成面12噴附空氣等，可較高地保持玻璃基板10之粗面化面14與粗面化輥44之接觸之壓力。
於蝕刻步驟中，藉由調整玻璃基板10之搬送速度，可調整蝕刻處理所需之時間，且調整附著於粗面化面14之蝕刻劑之量。於進行蝕 刻步驟之前，玻璃基板10之粗面化面14於清洗步驟中去除有機物之薄膜，因此粗面化面14被均勻地蝕刻。藉由僅對粗面化面14進行蝕刻，可將元件形成面12作為利用下拉法形成之面，成為具有0.2nm以下之Ra之極平滑之面。
(5-4)變化例D
於圖8中，作為玻璃基板10之粗面化面14之濕式蝕刻處理之例，對使用粗面化輥44於粗面化面14塗佈蝕刻液之滾壓蝕刻處理進行了說明。然而，作為粗面化面14之濕式蝕刻處理，例如亦可為噴淋蝕刻處理。
於噴淋蝕刻處理中，對玻璃基板10之粗面化面14噴附蝕刻液之微小液滴。藉此，蝕刻液均勻地附著於粗面化面14，粗面化面14被粗面化。
[實施例]
作為本發明之玻璃基板之製造方法之實施例，對複數個玻璃基板於相互不同之條件下進行利用濕式蝕刻處理之表面處理，測定經表面處理之玻璃基板表面即粗面化面之凸部面積比率、含有凸部之比率及帶電性。用於測定之玻璃基板具有730mm×920mm之尺寸，且具有0.5mm之厚度。用於測定之玻璃基板係由包含Si、Al及B作為組成之硼鋁矽酸鹽玻璃構成。用於測定之玻璃基板包含0質量%~2.0質量%之作為鹼性成分之R'2O(R'係選擇Li、Na及K中之至少1種)。
最初，使用大氣壓電漿清洗裝置清洗玻璃基板之粗面化面。於清洗步驟中，將電漿狀態之氬氣以每分鐘特定之量噴附於粗面化面，從而清洗玻璃基板之表面。藉此，去除附著於玻璃基板表面之有機物。濕式蝕刻處理較乾式蝕刻處理不易受到有機物之影響。然而，藉由於濕式蝕刻處理之前進行清洗處理，可控制形成於玻璃基板之粗面化面之凸部之分散，可於粗面化面整體均勻地形成凸部。
其次，藉由濕式蝕刻處理對已清洗之粗面化面進行表面處理。於濕式蝕刻處理中，如圖3所示，進行氫氟酸浸水蝕刻處理。
其次，自具有經表面處理之粗面化面之玻璃基板切出一邊為50mm之正方形試樣，進行經蝕刻處理之玻璃基板之評估。具體而言，使用原子力顯微鏡(ParkSystems公司製造之型號XE-100)，於非接觸模式下對切出之各試樣之粗面化面進行計測。於計測之前，為了計測如算術平均粗糙度Ra未達1nm之面粗糙度較小之表面凹凸，進行原子力顯微鏡之測定條件之調整。將掃描區域設定為1μm×1μm(取樣數為256點×256點)，將掃描速率設定為0.8Hz，將非接觸模式下之伺服增益設定為1.5。設定點設為自動設定。藉由該計測，獲得關於形成於玻璃基板之粗面化面之凹凸之二維表面分佈形狀。自表面分佈形狀獲得關於粗面化面之凹凸之直方圖，於距粗面化面之平均基準線之高度為1nm以上之位置進行切片，對距平均基準線之高度為1nm以上之像素數進行計數，藉此求出凸部面積比率。又，將1μm×1μm之正方形掃描區域以10×10均等地分割，設定100個分割區域。而且，自表面分佈形狀，對具有凸部之分割區域之數量進行計數，藉此求出含有凸部之比率。
其次，評估玻璃基板之帶電性。帶電性之評估係於控制為溫度25℃及濕度60%之無塵室內進行。
圖9係評估玻璃基板之帶電性之裝置之概略圖。最初，將玻璃基板10載於基板平台50由升降銷52支持。其次，藉由使升降銷52相對於基板平台50之載置面下降，而使玻璃基板10下降並載置於基板平台50。基板平台50具有將鋁製平台進行耐酸鋁處理之表面。其次，藉由未圖示之抽吸裝置，自設置於基板平台50之載置面之抽吸口抽吸玻璃基板10。其次，結束玻璃基板10之抽吸，使升降銷52上升。
於將上述玻璃基板之下降、抽吸、抽吸結束及上升之步驟設為1 週期之情形時，為了評估玻璃基板之帶電性，重複50週期。其後，計測玻璃基板之帶電量。帶電量之計測係藉由計測玻璃中央部之玻璃表面之電位而代替。帶電量之計測係使用表面電位計(OMRON公司製造之ZJ-SD)。表面電位計係設置於距玻璃基板之粗面化面之相反側之面高度10mm之位置。又，將設置於基板平台之載置面之抽吸口之抽吸力設定為0.6MPa。
下述表1中，關於包含實施例1~3、比較例1~3之6片玻璃基板，表示表面處理方法、表面處理條件、凸部面積比率、含有凸部之比率及帶電性之評估。
於表1中，「表面處理方法」表示玻璃基板10之粗面化面14之蝕刻處理之方法。實施例1~3中進行使用氫氟酸之濕式蝕刻處理，比較例1~3中進行使用氧化鈰研磨劑之研磨處理。於表1中，「表面處理條件」於實施例1~3之情形時表示氫氟酸之濃度，於比較例1~3之情形時表示研磨時間。於表1中，「帶電性」係於玻璃基板表面之帶電量之評估中，按玻璃基板表面之最大帶電量之絕對值較小之順序，以「◎」、「○」、「△」及「×」表示。
根據表1，於實施例1~3之氫氟酸浸水蝕刻處理中，所有實施例中均獲得90%以上之含有凸部之比率。另一方面，於比較例1~3之氧化鈰研磨處理中，獲得與氫氟酸浸水蝕刻處理相同程度之凸部面積比 率，但獲得最大62%之含有凸部之比率。即，進行氫氟酸浸水蝕刻處理後之玻璃基板表面之含有凸部之比率高於進行氧化鈰研磨處理後之玻璃基板表面之含有凸部之比率。
又，根據表1，表示含有凸部之比率越大，則玻璃基板之帶電性越得到改善之傾向。即，確認到玻璃基板表面之凸部之分佈不均越少，則玻璃基板之剝離帶電越得到抑制。
圖10表示進行氫氟酸浸水蝕刻處理後之玻璃基板表面之凸部之分佈之一例。圖11表示進行氧化鈰研磨處理後之玻璃基板表面之凸部之分佈之一例。於圖10及圖11中，凸部以白色區域之形式表示。圖10及圖11中，以實線表示相鄰分割區域之間之邊界線。
如圖10及圖11所示，於氫氟酸浸水蝕刻處理中，以於玻璃基板表面整體均勻地分佈凸部之方式進行玻璃基板之表面處理。另一方面，於氧化鈰研磨處理中，以玻璃基板表面整體之凸部之分佈不均之方式進行玻璃基板之表面處理。於圖10中，玻璃基板表面之凸部面積比率為3.12%，玻璃基板表面之含有凸部之比率為96%。於圖11中，玻璃基板表面之凸部面積比率為3.23%，玻璃基板表面之含有凸部之比率為58%。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2005-255478號公報
10‧‧‧玻璃基板
12‧‧‧元件形成面(第2主表面)
14‧‧‧粗面化面(第1主表面)

Claims (11)

  1. 一種玻璃基板之製造方法，其係顯示器用玻璃基板之製造方法，包括：製造步驟，其係製造玻璃基板；及表面處理步驟，其係進行於作為上述玻璃基板之一主表面之玻璃表面形成凹凸之表面處理；上述表面處理步驟中，於上述玻璃表面分散地形成距其粗糙度曲線之平均線之高度為1nm以上之凸部，關於具有一邊之長度為1μm之正方形形狀且佔據上述玻璃表面之一部分之矩形區域，以上述凸部之面積佔據任意上述矩形區域之面積之比率即凸部面積比率成為0.75%~7.0%之方式，進行上述表面處理，且於上述矩形區域被均等地分割成具有正方形形狀之至少100個分割區域之情形時，以具有上述凸部之上述分割區域之數量佔據上述矩形區域中所含之上述分割區域之數量之比率即含有凸部之比率成為80%以上之方式，進行上述表面處理。
  2. 如請求項1之玻璃基板之製造方法，其中上述含有凸部之比率為90%以上。
  3. 如請求項1之玻璃基板之製造方法，其中上述表面處理為化學蝕刻處理。
  4. 如請求項1之玻璃基板之製造方法，其中與上述玻璃表面為相反側之上述主表面係形成半導體元件之器件面。
  5. 如請求項4之玻璃基板之製造方法，其中 上述器件面係形成低溫多晶矽半導體或氧化物半導體之面。
  6. 如請求項1之玻璃基板之製造方法，其中上述玻璃基板係由包含Si、Al及B作為組成之硼鋁矽酸鹽玻璃構成。
  7. 一種玻璃基板，其於作為上述玻璃基板之一主表面之玻璃表面，分散地形成距其粗糙度曲線之平均線之高度為1nm以上之凸部，關於具有一邊之長度為1μm之正方形形狀且佔據上述玻璃表面之一部分之矩形區域，上述凸部之面積佔據任意上述矩形區域之面積之比率即凸部面積比率為0.75%~7.0%，於上述矩形區域被均等地分割成具有正方形形狀之至少100個分割區域之情形時，具有上述凸部之上述分割區域之數量佔據上述矩形區域中所含之上述分割區域之數量之比率即含有凸部之比率為80%以上，且與上述玻璃表面為相反側之上述主表面係形成半導體元件之器件面。
  8. 如請求項7之玻璃基板，其中上述器件面係形成低溫多晶矽半導體或氧化物半導體之面。
  9. 如請求項7或8之玻璃基板，其係由包含Si、Al及B作為組成之硼鋁矽酸鹽玻璃構成。
  10. 一種顯示器用面板，其係作為形成有半導體元件之玻璃基板之顯示器用面板，包括：第1主表面，其係上述玻璃基板之一主表面，且分散地形成有距其粗糙度曲線之平均線之高度為1nm以上之凸部；及第2主表面，其係與上述第1主表面為相反側之上述主表面，且形成有半導體元件； 關於具有一邊之長度為1μm之正方形形狀且佔據上述第1主表面之一部分之矩形區域，上述凸部之面積佔據任意上述矩形區域之面積之比率即凸部面積比率為0.75%~7.0%，且於上述矩形區域被均等地分割成具有正方形形狀之至少100個分割區域之情形時，具有上述凸部之上述分割區域之數量佔據上述矩形區域中所含之上述分割區域之數量之比率即含有凸部之比率為80%以上。
  11. 如請求項10之顯示器用面板，其係具有配線之最小線寬未達4μm且閘極絕緣膜之膜厚未達100nm之電路的TFT面板。
TW103125383A 2013-07-24 2014-07-24 Method of manufacturing glass substrate, glass substrate, and display panel TWI599547B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013153851 2013-07-24

Publications (2)

Publication Number Publication Date
TW201504176A TW201504176A (zh) 2015-02-01
TWI599547B true TWI599547B (zh) 2017-09-21

Family

ID=52393340

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125383A TWI599547B (zh) 2013-07-24 2014-07-24 Method of manufacturing glass substrate, glass substrate, and display panel

Country Status (6)

Country Link
US (1) US10261371B2 (zh)
JP (1) JP6263534B2 (zh)
KR (1) KR101932329B1 (zh)
CN (1) CN105492404B (zh)
TW (1) TWI599547B (zh)
WO (1) WO2015012307A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6801499B2 (ja) * 2017-02-21 2020-12-16 Ａｇｃ株式会社 ディスプレイ用ガラス基板、及びディスプレイ用ガラス基板の製造方法
JP7275471B2 (ja) * 2017-10-02 2023-05-18 Ａｇｃ株式会社 透明基体および表示装置
JP2022544054A (ja) * 2019-07-30 2022-10-17 コーニング インコーポレイテッド 処理中の静電帯電を減少させるためのガラス表面の大気圧プラズマエッチング
CN114236930B (zh) * 2022-02-18 2022-07-15 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940007790A (ko) 1992-09-02 1994-04-28 미야베 요시카즈 자기 디스크용 기판, 그의 제조방법 및 상기 기판을 포함하는 자기 디스크의 제조방법
JP3749060B2 (ja) 2000-01-20 2006-02-22 三洋電機株式会社 ガラス基板の処理方法及びそのガラス基板を用いた表示装置
JP2002308643A (ja) * 2001-02-01 2002-10-23 Nippon Electric Glass Co Ltd 無アルカリガラス及びディスプレイ用ガラス基板
JP4219718B2 (ja) * 2003-03-28 2009-02-04 Ｈｏｙａ株式会社 Ｅｕｖマスクブランクス用ガラス基板の製造方法及びｅｕｖマスクブランクスの製造方法
JP2005097018A (ja) * 2003-09-22 2005-04-14 Air Water Inc 難帯電ガラス基板の製法およびそれによって得られた難帯電ガラス基板
JP4582498B2 (ja) * 2004-03-12 2010-11-17 日本電気硝子株式会社 ガラス基板
JP4977965B2 (ja) * 2005-05-02 2012-07-18 旭硝子株式会社 無アルカリガラスおよびその製造方法
DE102006042329B4 (de) * 2006-09-01 2008-08-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum selektiven plasmachemischen Trockenätzen von auf Oberflächen von Silicium-Wafern ausgebildetem Phosphorsilikatglas
JP5066895B2 (ja) * 2006-11-14 2012-11-07 旭硝子株式会社 ディスプレイ用ガラス基板およびその製造方法
TWI680110B (zh) * 2009-05-07 2019-12-21 日本電氣硝子股份有限公司 玻璃基板及其製造方法
JP5780487B2 (ja) 2009-06-01 2015-09-16 日本電気硝子株式会社 ガラス基板の製造方法
WO2011092764A1 (ja) 2010-01-26 2011-08-04 シャープ株式会社 平板の粗面化処理装置及びその方法
JP2012140292A (ja) 2010-12-28 2012-07-26 Avanstrate Inc ガラス基板製造方法
JP5687088B2 (ja) * 2011-02-21 2015-03-18 ＡｖａｎＳｔｒａｔｅ株式会社 ガラス基板の製造方法

Also Published As

Publication number Publication date
CN105492404B (zh) 2018-09-11
TW201504176A (zh) 2015-02-01
KR20160060033A (ko) 2016-05-27
KR101932329B1 (ko) 2018-12-24
WO2015012307A1 (ja) 2015-01-29
JP6263534B2 (ja) 2018-01-17
US10261371B2 (en) 2019-04-16
CN105492404A (zh) 2016-04-13
JPWO2015012307A1 (ja) 2017-03-02
US20170023834A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
JP5961719B2 (ja) ディスプレイ用ガラス基板の製造方法およびガラス基板
US9120698B2 (en) Method for making glass substrate for display, glass substrate and display panel
JP5687088B2 (ja) ガラス基板の製造方法
TWI599547B (zh) Method of manufacturing glass substrate, glass substrate, and display panel
JP5572196B2 (ja) ガラス基板、および、ガラス基板の製造方法
JP2014201445A (ja) ディスプレイ用ガラス基板、その製造方法及びそれを用いたディスプレイ用パネルの製造方法
JP2014201446A (ja) ディスプレイ用ガラス基板及びその製造方法、並びにディスプレイ用パネルの製造方法
JP5774562B2 (ja) ガラス基板の製造方法
JP5572195B2 (ja) ガラス基板、および、ガラス基板の製造方法
CN103373818B (zh) 显示器用玻璃基板的制造方法、玻璃基板以及显示器用面板
JP6368364B2 (ja) ガラス基板の製造方法
CN113443830A (zh) 玻璃板及其制造方法
JP2015067512A (ja) ディスプレイ用ガラス基板、ディスプレイ用ガラス基板の製造方法