KR101881178B1 - Ｅｐｉ 스트레스가 감소된 발광 디바이스 - Google Patents

Ｅｐｉ 스트레스가 감소된 발광 디바이스 Download PDF

Info

Publication number
KR101881178B1
KR101881178B1 KR1020137012214A KR20137012214A KR101881178B1 KR 101881178 B1 KR101881178 B1 KR 101881178B1 KR 1020137012214 A KR1020137012214 A KR 1020137012214A KR 20137012214 A KR20137012214 A KR 20137012214A KR 101881178 B1 KR101881178 B1 KR 101881178B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
channel
metal layer
microbumps
Prior art date
Application number
KR1020137012214A
Other languages
English (en)
Other versions
KR20130118883A (ko
Inventor
프레데릭 스테파니 다이애나
야준 웨이
스테파노 시아피노
브렌단 주드 모란
Original Assignee
루미리즈 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루미리즈 홀딩 비.브이. filed Critical 루미리즈 홀딩 비.브이.
Publication of KR20130118883A publication Critical patent/KR20130118883A/ko
Application granted granted Critical
Publication of KR101881178B1 publication Critical patent/KR101881178B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

열 사이클링에 의해서 발생된 발광 디바이스 내의 스트레스를 감소시키기 위해서 구성요소들이 발광 디바이스에 추가된다. 대체하거나 또는 부가하여, 재료들은 발광 디바이스 내에 컨택을 형성하기 위해서 그들의 열 팽창 계수 및 상대적 비용에 기초하여 선택되는데, 구리 합금은 금보다 저렴하고, 구리보다 더 낮은 열 팽창 계수를 제공한다. 또한 발광 디바이스의 구성요소들은 열 사이클링 동안의 스트레스를 분산시키기 위해서 구조화될 수 있다.

Description

ＥＰＩ 스트레스가 감소된 발광 디바이스{LIGHT EMITTING DEVICE WITH REDUCED EPI STRESS}
본 발명은 발광 디바이스의 분야에 관한 것이며, 특히 epi 스트레스가 감소된 발광 디바이스(LED)들의 제조에 관한 것이다.
발광 다이오드(LED)들의 발광 능력이 계속 성장함에 따라, 기존의 조명 응용에 있어서 그들의 사용이 계속 증가하며, 비용 효율적인 방법으로 신뢰성 있고 오래 지속되는 제품들을 제공하기 위한 경쟁적 압박도 마찬가지이다. LED 제품의 비용이 상대적으로 낮지만, 이 디바이스들에 대하여 점점 성장하는 시장으로 인하여 디바이스 당 심지어 몇 센트의 절감도 수익 마진에 큰 효과를 줄 수 있다.
LED 디바이스들의 비용을 감소시키기 위해서, LED 다이들을 위한 전기 접속부들에 대한 벌크 금속으로서 구리가 금을 대체할 수 있다. 그러나, LED 다이의 상부층이 서브마운트에 부착되고 LED로부터의 광은 서브마운트 반대 표면으로부터 발하는 플립-칩 구성에 있어서, LED와 그것의 서브마운트 간의 효율적이고 신뢰성 있는 전기적 및 기계적 상호접속부들을 제공하기 위해 금이 아직도 선호되는 금속으로 남아있다.
도 1a는 발광 디바이스(100)의 기존의 플립-칩 서브마운트 구성을 도시하고 있다. 서브마운트는 그 위에 컨택(120)이 형성되어 있는 베이스(110)를 포함할 수 있고, 컨택은 플립 칩 컨택(150)으로의 접속(145)을 용이하게 하기 위해서 도금(125)될 수 있다. 플립 칩은 성장 기판(170), 발광 요소(160), 상호접속부 층(165), 및 컨택(150)들을 포함할 수 있다. 일반적으로 사파이어 또는 다른 단단한 재료인 성장 기판(170)은, 플립 칩이 서브마운트에 부착된 후에 제거될 수 있다.
두 개의 컨택(120)이 도 1a에 도시되어 있으며, 이들은 두 컨택(120)들 사이에 전기 절연을 제공하는 채널(130)에 의해서 분리되어 있다. 동일한 방식으로, 컨택(150)들은 채널(135)에 의해서 분리되어 있는 것으로 도시되어 있다. 컨택(150)들에 의해서 상호접속부 층(165) 및 발광 요소(160)에 제공되는 지지량을 증가시키기 위해서, 채널(135)은 채널(130)보다 작을 수 있다. 이 증가된 지지는 특히 성장 기판(170)의 제거 동안에 이익이 될 수 있다. 또한, 플립-칩이 서브마운트 상에 배치될 때 잠재적인 정렬 부정확성을 수용하기 위해서 채널(130)은 채널(135)보다 클 수 있다.
도 1b는 성장 기판(170)이 제거된 후 발광 디바이스(100)가 고열을 받았을 때 발생될 수 있는 열 변형(190) 예를 도시하고 있다. 이 변형(190)은 제조 중에, 그리고 발광 디바이스(100)가 오프(off)에서 온(on)으로 순환될 때마다 일어날 수 있다. 변형(190)은 상호접속부 층(165) 및 발광 요소(160)에 반복되는 스트레스를 야기 할 수 있으며, 디바이스(100)를 일찍 고장나게 할 수 있다. 또한, 발광 디바이스의 상부 층(175)은 발광 요소(160)의 광 추출 효율을 증가시키기 위해서 에칭될 수 있으며, 이는 상부 층(175)을 스트레스 기인 실패에 더 민감하게 할 수 있다.
열 사이클에 의해서 발생되는 발광 디바이스 내의 스트레스의 양을 완화시키는 것이 유리할 것이다. 발광 디바이스에 대한 큰 비용 증가 없이 이 스트레스를 완화시키는 것이 유리할 것이다.
본 발명의 일 실시예에서, 열 사이클링에 의해서 발생되는 스트레스를 감소시키기 위해서 구성요소들이 발광 디바이스에 추가된다. 대체하거나 또는 부가하여, 재료들은, 발광 디바이스 내에 컨택들을 형성하기 위해서 그들의 열 팽창 계수 및 그들의 상대적 비용에 기초하여 선택될 수 있는데, 구리 합금은 구리보다 더 낮은 열 팽창 계수를 제공한다. 또한 발광 디바이스의 구성요소들은 열 사이클링 동안 스트레스를 분배하기 위해서 구조화될 수 있다.
발광 디바이스는 서브마운트, 채널에 의해 분리된 컨택들을 갖는 금속 층을 갖는 발광 구조체, 및 채널 부근의 발광 구조체 내의 열 기인 스트레스를 감소시키기 위해서 추가된 하나 이상의 구성요소를 포함할 수 있다. 예를 들면, 추가된 구성요소들은 발광 구조체 내의 금속 층과 발광 요소 사이의 버퍼 층, 금속 층 내의 하나 이상의 갭(gap), 채널 내의 필러 재료, 서브마운트 상의 컨택들 사이의 필러 재료, 및 채널과 인접한 영역 내의 추가 마이크로 범프를 포함할 수 있다.
발광 디바이스는 또한, 또는 대체하여, 금속 층에 대하여 상대적으로 낮은 CTE를 갖는 합금을 이용할 수 있다. 예를 들면, CuNi, CuNiTi, CuW, CuFe, 및 CuMo를 포함하는 구리 합금이 이용될 수 있다. 합금의 CTE는 바람직하게는 구리의 CTE(약 16ppm/K)보다 낮으며, 더 바람직하게는 10ppm/K 미만, 그리고 더 바람직하게는 8ppm/K 미만이다.
본 발명은 첨부 도면들을 참조하여 예시의 방법으로 더욱 상세히 설명되었다.
도 1a 및 도 1b는 서브마운트 발광 디바이스 상의 플립-칩의 일 예를 도시한다.
도 2는 금속 층 위에 버퍼 층을 갖는 발광 디바이스의 일 예를 도시한다.
도 3은 채널에 인접한 상호접속부 재료의 밀도가 증가된 발광 디바이스의 일 예를 도시한다.
도 4는 금속 층에 갭들이 추가된 발광 디바이스의 일 예를 도시한다.
도면 전체에서, 동일한 참조 번호는 유사하거나 대응하는 특징 또는 기능들을 가리킨다. 도면들은 예시의 목적으로 포함되었으며 본 발명의 범위를 한정하고자 한 것이 아니다.
이하 설명에서, 한정보다는 설명의 목적으로, 특정 구조, 인터페이스, 기술 등과 같은 특정 상세들은 본 발명의 개념에 대한 철저한 이해를 제공하기 위해서 설명되었다. 그러나, 본 발명이 이러한 특정 상세들로부터 벗어난 다른 실시예들에서 실시될 수 있음은 당 업계에서 통상의 지식을 가진 자들에게 명백할 것이다. 동일한 방식으로, 본 명세서의 본문은 도면에 도시된 바와 같은 실시예를 가리키는 것이며, 청구항 내에 포함된 명시적인 제한을 넘어서 청구 발명을 제한하고자 하는 것이 아니다. 단순성과 명확성을 위하여, 잘 알려진 디바이스, 회로, 및 방법들에 대한 자세한 설명은, 불필요한 상세로 본 발명의 설명이 모호해지지 않게 하기 위해서 생략된다.
참조의 편의를 위해서, 당 업계에서 통상의 지식을 가진 자는 스트레스 기인 실패가 발광 요소(160) 또는 상호접속부(165)들 내 어디서든 발생할 수 있음을 인식할 것이지만, 발광 요소(160)의 가장 위/표면 층(175)(이하에서는 epi-층)에서 스트레스가 가장 중요한 것으로 보여질 수 있기 때문에, 본 명세서에서는 epi-층(175)에서의 스트레스를 다룰 것이다. 따라서, 'epi-층을 균열시키는'과 같은 용어는 'epi-층 또는 epi-층 하부의 임의의 층을 균열시키는'으로서 해석될 수 있다. 동일한 방식으로, 컨택(150)들을 포함하는 층은 컨택 이외의 다른 구성요소들을 포함할 수 있고, 참조의 편의를 위해서, '금속 층(150)'이라는 용어는 이하에서 발광 요소(160)에 지지를 제공하는 금속의 층을 구별하기 위해서 이용된다.
금은 도 1a 및 도 1b의 발광 디바이스의 금속 층(150)을 형성하기 위한 적합한 재료로 보여진다. 비용을 줄이기 위해, 이 금속 층(150)에 대하여 금을 대신해서 구리의 이용이 제시되고 있다. 그러나, 구리-대-구리 상호접속부는 발광 디바이스(100)에 대하여 원하는 신뢰성을 제공하지 않을 것이고, 따라서, 마이크로 범프 층의 형태로 있을 수 있는 접속 재료(145)로서 금이 이용될 수 있다. 동일한 방식으로, 금속 층(120)의 도금(125) 또한 금인 경우, 금-대-금 상호접속부가 형성될 수 있으며, 이는 플립-칩과 서브마운트 간에 더욱 신뢰성 있는 전기 및/또는 열 상호접속부를 제공한다.
구리는 110GPa의 인장탄성율(Young's modulus)을 가지며, 이는 77GPa인 금의 것(또는 열처리된(annealed) 금 와이어의 26GPa)보다 강하다. 또한, 구리가 금보다 정형 결함(plastic effect)이 더 적다. 따라서, 금속 층(150)에 대한 구리의 이용은, 성장 기판(170)이 제거된 때/경우 epi-층(175)을 균열시킬 확률을 감소시킨다. 그러나, 열 사이클링 동안, 구리 금속 층은 금 금속 층보다 훨씬 더 많은 변형(190)을 창출할 것이고, 이는 열 사이클링 동안 epi-층(175)을 균열시킬 가능성을 증가시킬 수 있다.
또한, 금 마이크로 범프(145)가 구리 금속 층(150)과 서브마운트 사이에 이용되는 경우, 금은 채널(135)에 있는 구리 금속 층(150)의 에지가 훨씬 더 들어올려지게 하는 상대적으로 컴플라이언트(compliant)한 재료이기 때문에, 구리 금속 층(150)에 의해서 발생되는 변형(190)의 정도가 더 크게 될 수 있다.
일 실시예에서, 금속 층(150)에 대하여 선택된 재료는 그것의 열 팽창 계수(CTE)에 기초하여 선택된다. 특히, 구리보다 더 낮은 열 팽창 계수를 갖는 합금이 금속 층(150)을 형성하기 위해서 이용될 수 있다. 예를 들면, 이 합금은 CuNi, CuNiTi, CuW, CuFe, CuMo 등을 포함할 수 있다. NiTi 합금은 음수 CTE를 갖기 때문에 매우 효과적일 수 있다.
구리는 20℃ 내지 250℃의 온도 범위 내에서 16ppm/K 내지 18.5ppm/K의 CTE를 갖는다. 이 CTE는 발광 디바이스를 형성하기 위해서 이용되는 대부분의 다른 재료들 보다 매우 높고, 서브마운트로서 이용될 수 있으며 10ppm/K 미만의 CTE를 갖는 알루미나의 것보다 매우 높다. 구리와 낮은 CTE 재료 또는 심지어 음수 CTE 재료를 합금하는 것은 구리보다 낮은 CTE를 갖는 합금을 제공할 수 있다.
유한 요소 분석법(Finite Element Analysis; FEA)은 금속 층의 CTE가 18ppm/K에서 8ppm/K로 감소될 때 열 사이클링에 의해서 발생되는 최대 스트레스가 1481MPa에서 384.5MPa로 감소될 수 있음을 보여 주었다. 8ppm/K의 CTE를 달성하기 위해서, Ni, TiNi, W, Fe, Mo 등의 구리 합금을 형성하도록 도금 공정이 이용될 수 있다. 특히, Ti0 .507Ni0 .493 합금은 -21ppm/K의 음수 CTE를 가지며, 가장 효과적일 수 있다.
도 2에 도시된 바와 같이, 대체하거나 또는 부가하여, 금 또는 알루미늄과 같은 컴플라이언트 금속화 층(210)은, 열 사이클링에 의해서 발생되는 스트레스의 일부를 흡수하도록 금속 층(150)과 상호접속부(165)들 사이의 버퍼로서 역할하기 위해서, 금속 층(150)과 상호접속부(160)들 사이에 도입될 수 있다.
금 또는 알루미늄과 같은 연성 재료의 층(210)은 금속 층(150)을 생성하기 위해서 이용되는 패턴에 대응하여 적용될 수 있다. 이 층(210)은 금속 층(150)과 상부 층들(160, 165) 사이의 CTE 불일치를 완화하기 위한 버퍼로서 역할한다. 1㎛ 두께의 금 층은 epi-층(150) 내의 최대 주응력(maximum principle stress)을 42%까지 줄일 수 있고, 3㎛ 두께의 금 층은 epi-층(150) 내의 최대 주응력을 49%까지 줄일 수 있는 것으로 추정된다. 이 컴플라이언트 재료의 연속 층 대신에, 이 버퍼 층의 컴플라이언시를 더욱 강화하기 위하여 마이크로 범프 층도 이용될 수 있다.
또한 대체하거나 또는 부가하여, 마이크로 범프 층(145)의 컴플라이언시가 감소될 수 있다. 열 사이클링에 의해서 발생되는 변형의 일부를 흡수하기 위해서 버퍼를 도입하는 것과 마찬가지로, 마이크로 범프 층의 컴플라이언시를 감소시키는 것은 이 왜곡을 제한하는 역할을 할 것이다. 예를 들면, 도 3의 310에 도시된 바와 같이, 특히 채널(135)의 부근에서 마이크로 범프의 밀도 또는 크기를 증가시키거나, 마이크로 범프 층(145)의 높이를 감소시킴으로써, 컴플라이언시가 감소될 수 있다.
대체하거나 또는 부가하여, 채널 영역(130 또는 135)은 금속 층(150)의 재료에 대해서 비슷한 CTE를 갖는 재료로 채워질 수 있으며, 이에 의해서 왜곡(190)을 감소시키는, 열에 일관된(thermally consistent) 층을 제공한다.
LED(100)는, 렌즈를 형성하기 위해서 몰딩되거나 성형된 실리콘 수지로 오버몰딩될 수 있다. 렌즈 오버몰딩 재료가 채널(130, 135)로 유입될 가능성이 높을 것이고, 약 200ppm/K의 CTE를 가질 수 있기 때문에, 그것의 열 팽창은 금속 층(150)의 왜곡 및 epi-층(175) 내의 대응하는 스트레스를 더 증가시킬 것이다. 서브마운트 면 상의 채널(130)을 낮은 CTE를 갖는 재료로 채움으로써, 채널 내의 열팽창 및 이 팽창으로부터의 효과들이 감소될 것이다. 또한, 채널(135)을 금속 층(150)의 CTE와 비슷한 CTE를 갖는 재료로 채움으로써, 금속 층(150)의 팽창 또는 뒤틀림이 감소될 것이다.
도 4에 도시된 바와 같이, 대체하거나 또는 부가하여, 금속 층(150)은 열 사이클링에 의해서 발생되는 스트레스를 감소시키기 위해서 구조화되거나 패턴화될 수 있다.
예를 들면, 금속 층(150)을 생성하기 위해서 이용되는 마스크는, 금속 층(150)과 상부 층들(160, 165) 사이의 CTE 불일치에 대한 효과들을 재분배하는 역할을 하는 작은 갭들 또는 트렌치(410)들, 즉 비금속화 영역들을 포함할 수 있다. 이 갭(410)들은, 층(150)의 열 팽창으로 인하여 상부 층들(160, 165)에 발생하는 횡방향 스트레스 및 압력을 분산시키며(split), 이에 의해서 채널(135) 위의 지역의 스트레스도 완화된다.
발명이 도면 및 전술한 설명에서 상세히 도시되고 설명되었지만, 이러한 도시 및 설명은 설명 또는 예시로 고려되어야 하고 제한하는 것으로 고려되어서는 안 되며, 발명은 개시된 실시예들로 한정되지 않는다.
청구된 발명을 실시하는 당업계의 통상의 지식을 가진 자들은 도면, 개시, 및 첨부된 청구항들을 숙지함으로써, 개시된 실시예들에 대한 다른 변형들을 이해하고 달성할 수 있다. 청구항에서, "포함"이라는 단어는 다른 구성요소 또는 다른 단계들을 제외하는 것이 아니며, 복수의 표현이 없는 것(부정관사를 사용한 것)이 복수를 제외하는 것은 아니다. 단일 프로세서 또는 다른 유닛은 청구항에 기재된 여러 항목의 기능들을 수행할 수 있다. 특정 수단들이 서로 다른 종속 항들에 인용되었다는 단순한 사실은, 이러한 수단들의 조합이 이익이 되게 이용될 수 없음을 나타내지 않는다. 컴퓨터 프로그램은, 함께 또는 다른 하드웨어의 부분으로서 제공되는 광학 저장 매체 또는 솔리드 스테이트(solid-state) 매체와 같은 적합한 매체 상에 저장/분산될 수 있지만, 인터넷이나 다른 유선 또는 무선 통신 시스템을 통하는 것과 같은 다른 형태로도 분배될 수 있다. 청구항 내의 모든 참조 기호들은 범위를 한정하는 것으로 해석되어서는 안 된다.

Claims (19)

  1. 발광 디바이스로서,
    적어도 하나의 제1 채널(130)에 의해서 분리된 제1 컨택(120)들을 갖는 서브마운트;
    적어도 하나의 제2 채널(135)에 의해서 분리된 제2 컨택(150)들을 갖는 금속 층을 갖는 발광 구조체; 및
    상기 제2 채널의 부근의 상기 발광 구조체 내의 열 기인 스트레스(thermally induced stress)를 감소시키기 위해서 상기 발광 구조체에 추가된 하나 이상의 구성요소
    를 포함하고,
    상기 하나 이상의 구성요소는 상기 제2 채널(135)에 의해 분리된 제2 컨택(150)들의 각각 내의 하나 이상의 갭(410)들을 포함하고, 상기 갭들은 상기 스트레스를 상기 제2 채널의 부근을 넘어서 분산시키도록 위치되는 발광 디바이스.
  2. 제1항에 있어서, 상기 하나 이상의 구성요소는 상기 발광 구조체 내의 상기 금속 층과 발광 요소 사이의 버퍼 층(210)을 포함하고, 상기 버퍼 층은 상기 금속 층보다 높은 컴플라이언시(compliancy)를 갖는 발광 디바이스.
  3. 제2항에 있어서, 상기 버퍼 층(210)은 금을 포함하는 발광 디바이스.
  4. 삭제
  5. 제1항에 있어서, 상기 하나 이상의 구성요소는 상기 제2 채널(135) 내의 필러 재료를 포함하고, 상기 필러 재료는 그것의 CTE에 기초하여 선택되는 발광 디바이스.
  6. 제1항에 있어서, 상기 하나 이상의 구성요소는 상기 제1 채널(130) 내의 필러 재료를 포함하고, 상기 필러 재료는 그것의 CTE에 기초하여 선택되는 발광 디바이스.
  7. 발광 디바이스로서,
    적어도 하나의 제1 채널(130)에 의해서 분리된 제1 컨택(120)들을 갖는 서브마운트;
    적어도 하나의 제2 채널(135)에 의해서 분리된 제2 컨택(150)들을 갖는 금속 층을 갖는 발광 구조체; 및
    상기 제2 채널의 부근의 상기 발광 구조체 내의 열 기인 스트레스(thermally induced stress)를 감소시키기 위해서 상기 발광 구조체에 추가된 하나 이상의 구성요소
    를 포함하고,
    상기 제2 컨택들의 각각은, 상기 제2 채널에 인접한 상기 제2 컨택 상의 영역에 배열된 제1 복수의 마이크로 범프 및 상기 제2 채널로부터 떨어진 영역에서 상기 제2 컨택 상에 배열된 제2 복수의 마이크로 범프를 포함하는 접속 재료에 의해 대응하는 제1 컨택에 결합되고, 상기 제1 복수의 마이크로 범프의 밀도는 상기 제2 복수의 마이크로 범프의 밀도보다 큰 발광 디바이스.
  8. 삭제
  9. 제1항에 있어서, 상기 발광 구조체는 플립 칩 구조체를 포함하는 발광 디바이스.
  10. 제7항에 있어서, 상기 금속 층은 합금을 포함하는 발광 디바이스.
  11. 제10항에 있어서, 상기 합금은 구리 합금을 포함하는 발광 디바이스.
  12. 제11항에 있어서, 상기 구리 합금은 CuNi, CuNiTi, CuW, CuFe, 및 CuMo 중 적어도 하나를 포함하는 발광 디바이스.
  13. 제11항에 있어서, 상기 구리 합금은 CuNiTi를 포함하는 발광 디바이스.
  14. 발광 디바이스로서,
    적어도 하나의 제1 채널(130)에 의해서 분리된 제1 컨택(120)들을 갖는 서브마운트; 및
    적어도 하나의 제2 채널(135)에 의해서 분리된 제2 컨택(150)들을 갖는 금속 층을 갖는 발광 구조체
    를 포함하며,
    상기 금속 층은 20℃ 내지 250℃의 온도 범위 내에서 구리의 CTE보다 작은 CTE를 갖는 합금을 포함하고,
    상기 제2 컨택들의 각각은, 상기 제2 채널에 인접한 상기 제2 컨택 상의 영역에 배열된 제1 복수의 마이크로 범프 및 상기 제2 채널로부터 떨어진 영역에서 상기 제2 컨택 상에 배열된 제2 복수의 마이크로 범프를 포함하는 접속 재료에 의해 대응하는 제1 컨택에 결합되고, 상기 제1 복수의 마이크로 범프의 밀도는 상기 제2 복수의 마이크로 범프의 밀도보다 큰 발광 디바이스.
  15. 제14항에 있어서, 상기 합금은 구리 합금을 포함하는 발광 디바이스.
  16. 제15항에 있어서, 상기 구리 합금은 CuNi, CuNiTi, CuW, CuFe, 및 CuMo 중 적어도 하나를 포함하는 발광 디바이스.
  17. 제15항에 있어서, 상기 구리 합금은 CuNiTi를 포함하는 발광 디바이스.
  18. 제14항에 있어서, 상기 합금의 상기 CTE는 20℃ 내지 250℃의 온도 범위 내에서 10ppm/K 미만인 발광 디바이스.
  19. 제14항에 있어서, 상기 합금의 상기 CTE는 20℃ 내지 250℃의 온도 범위 내에서 8ppm/K 미만인 발광 디바이스.
KR1020137012214A 2010-10-12 2011-10-07 Ｅｐｉ 스트레스가 감소된 발광 디바이스 KR101881178B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US39234910P 2010-10-12 2010-10-12
US61/392,349 2010-10-12
PCT/IB2011/054430 WO2012049602A1 (en) 2010-10-12 2011-10-07 Light emitting device with reduced epi stress

Publications (2)

Publication Number Publication Date
KR20130118883A KR20130118883A (ko) 2013-10-30
KR101881178B1 true KR101881178B1 (ko) 2018-07-23

Family

ID=44906268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137012214A KR101881178B1 (ko) 2010-10-12 2011-10-07 Ｅｐｉ 스트레스가 감소된 발광 디바이스

Country Status (7)

Country Link
US (2) US9093630B2 (ko)
EP (1) EP2628192B1 (ko)
JP (2) JP5919284B2 (ko)
KR (1) KR101881178B1 (ko)
CN (2) CN106159055B (ko)
TW (1) TWI569476B (ko)
WO (1) WO2012049602A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101098338B1 (ko) * 2005-04-22 2011-12-26 삼성전자주식회사 광학 패키지, 광학 렌즈 및 이를 갖는 백라이트 어셈블리및 표시장치
CN106159055B (zh) 2010-10-12 2019-04-23 皇家飞利浦电子股份有限公司 具有减小的外延应力的发光器件
TW201320253A (zh) * 2011-11-01 2013-05-16 Walsin Lihwa Corp 封裝結構及其製造方法
JP2014013818A (ja) * 2012-07-04 2014-01-23 Sony Corp デバイスおよび電子装置
CN104576907B (zh) * 2014-12-18 2017-10-24 上海大学 倒装led芯片封装结构
WO2016197077A1 (en) * 2015-06-05 2016-12-08 Sensor Electronic Technology, Inc. Heterostructure with stress controlling layer
JP7224020B2 (ja) * 2015-10-15 2023-02-17 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子、半導体素子パッケージ、およびこれを含む照明システム
CN106653977B (zh) * 2017-02-24 2018-11-13 厦门多彩光电子科技有限公司 一种倒装芯片封装结构及成型方法
CN108630645A (zh) * 2017-03-17 2018-10-09 永道无线射频标签(扬州)有限公司 一种芯片和天线基材的接合结构及其制备方法
JP7189441B2 (ja) * 2019-04-17 2022-12-14 日亜化学工業株式会社 実装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006144047A (ja) 2004-11-17 2006-06-08 Dowa Mining Co Ltd Ｃｕ−Ｎｉ−Ｔｉ系銅合金および放熱板
WO2006131843A2 (en) 2005-06-09 2006-12-14 Koninklijke Philips Electronics N.V. Method of removing the growth substrate of a semiconductor light-emitting device

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
JP3912044B2 (ja) * 2001-06-06 2007-05-09 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
JP4029843B2 (ja) * 2004-01-19 2008-01-09 豊田合成株式会社 発光装置
JP4755901B2 (ja) * 2003-08-08 2011-08-24 サンキュウ カン 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2006066868A (ja) * 2004-03-23 2006-03-09 Toyoda Gosei Co Ltd 固体素子および固体素子デバイス
US7125734B2 (en) * 2005-03-09 2006-10-24 Gelcore, Llc Increased light extraction from a nitride LED
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
TWI394300B (zh) * 2007-10-24 2013-04-21 Advanced Optoelectronic Tech 光電元件之封裝結構及其製造方法
US7566913B2 (en) * 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
WO2007076014A2 (en) * 2005-12-23 2007-07-05 World Properties, Inc. Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
JP2007267650A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 神経毒性を検出するための方法およびキット
US8062925B2 (en) * 2006-05-16 2011-11-22 Koninklijke Philips Electronics N.V. Process for preparing a semiconductor light-emitting device for mounting
TWI301331B (en) * 2006-05-17 2008-09-21 Epistar Corp Light emitting device
CN101485000B (zh) * 2006-06-23 2012-01-11 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
US7682959B2 (en) 2007-03-21 2010-03-23 Stats Chippac, Ltd. Method of forming solder bump on high topography plated Cu
JP5143140B2 (ja) * 2007-11-15 2013-02-13 パナソニック株式会社 半導体発光装置
JP2009302159A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 発光ダイオード装置および電子機器
JP5361569B2 (ja) * 2008-06-26 2013-12-04 京セラ株式会社 半導体発光素子及びその製造方法
TW201010122A (en) * 2008-08-21 2010-03-01 Univ Nat Central Flip-chip light-emitting diode having the epitaxy strengthening layer, and fabrication method thereof
CN106159055B (zh) 2010-10-12 2019-04-23 皇家飞利浦电子股份有限公司 具有减小的外延应力的发光器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006144047A (ja) 2004-11-17 2006-06-08 Dowa Mining Co Ltd Ｃｕ−Ｎｉ−Ｔｉ系銅合金および放熱板
WO2006131843A2 (en) 2005-06-09 2006-12-14 Koninklijke Philips Electronics N.V. Method of removing the growth substrate of a semiconductor light-emitting device

Also Published As

Publication number Publication date
CN106159055B (zh) 2019-04-23
CN106159055A (zh) 2016-11-23
US9660164B2 (en) 2017-05-23
JP2013539922A (ja) 2013-10-28
WO2012049602A1 (en) 2012-04-19
EP2628192A1 (en) 2013-08-21
TW201222881A (en) 2012-06-01
JP6171043B2 (ja) 2017-07-26
CN103155183A (zh) 2013-06-12
JP5919284B2 (ja) 2016-05-18
US20150318459A1 (en) 2015-11-05
EP2628192B1 (en) 2018-08-08
TWI569476B (zh) 2017-02-01
JP2016165002A (ja) 2016-09-08
US9093630B2 (en) 2015-07-28
KR20130118883A (ko) 2013-10-30
US20130193476A1 (en) 2013-08-01
CN103155183B (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
KR101881178B1 (ko) Ｅｐｉ 스트레스가 감소된 발광 디바이스
JP6374062B2 (ja) マイクロｌｅｄモジュール及びその製造方法
KR101765966B1 (ko) 윈도우 삽입된 다이 패키징
US10249604B2 (en) Semiconductor device and method of manufacturing the same
US20140103386A1 (en) Light emitting diode package and method of manufacturing the same
WO2006131843A3 (en) Method of removing the growth substrate of a semiconductor light-emitting device
US20150083996A1 (en) Vertical led chip package on tsv carrier
WO2017095094A3 (ko) 메탈 코어 솔더 볼 인터커넥터 팬-아웃 웨이퍼 레벨 패키지 및 그 제조 방법
TWI305960B (en) Light emitting diode and method manufacturing the same
US9793248B2 (en) Light emitting device
JP2013539922A5 (ko)
US9761542B1 (en) Liquid metal flip chip devices
US8890217B2 (en) Electronic device
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
KR20180075856A (ko) 마이크로 엘이디 모듈 및 그 제조방법
JP5861356B2 (ja) 光半導体装置用反射部材付リードフレーム、光半導体装置用リードフレーム、光半導体装置用リードフレーム基板、光半導体装置、および、光半導体装置用反射部材付リードフレームの製造方法、並びに、光半導体装置の製造方法
JP2013219270A (ja) 発光素子搭載用基板、及びｌｅｄパッケージ
JP2013089905A (ja) 光半導体装置用反射部材付リードフレーム、光半導体装置用リードフレーム、光半導体装置用リードフレーム基板、光半導体装置、および、光半導体装置用反射部材付リードフレームの製造方法、並びに、光半導体装置の製造方法
JP2014116475A (ja) 半導体発光装置及び半導体発光装置の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant