KR101693209B1 - 플립 칩 실장용 칩 유지 툴 및 플립 칩 실장 방법 - Google Patents

플립 칩 실장용 칩 유지 툴 및 플립 칩 실장 방법 Download PDF

Info

Publication number
KR101693209B1
KR101693209B1 KR1020157009324A KR20157009324A KR101693209B1 KR 101693209 B1 KR101693209 B1 KR 101693209B1 KR 1020157009324 A KR1020157009324 A KR 1020157009324A KR 20157009324 A KR20157009324 A KR 20157009324A KR 101693209 B1 KR101693209 B1 KR 101693209B1
Authority
KR
South Korea
Prior art keywords
chip
mounting
base
semiconductor chip
flip
Prior art date
Application number
KR1020157009324A
Other languages
English (en)
Other versions
KR20150053992A (ko
Inventor
타카토시 카와무라
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20150053992A publication Critical patent/KR20150053992A/ko
Application granted granted Critical
Publication of KR101693209B1 publication Critical patent/KR101693209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75318—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

베이스(11)와, 베이스(11)의 표면(12)으로부터 돌출되고, 그 선단면(16)에 반도체 칩을 유지하는 칩 유지대(15)를 가지는 플립 칩 실장용의 칩 유지 툴(10)로서, 칩 유지대(15)는 베이스(11)에 대하여 오프셋되어 있는 것을 특징으로 한다. 이것에 의해, 간편한 방법으로 반도체 칩을 좁은 실장 피치로 플립 칩 실장한다.

Description

플립 칩 실장용 칩 유지 툴 및 플립 칩 실장 방법{CHIP HOLDING TOOL FOR FLIP-CHIP MOUNTING, AND FLIP-CHIP MOUNTING METHOD}
본 발명은 플립 칩 실장용 칩 유지 툴의 구조 및 그 칩 유지 툴을 사용한 플립 칩 실장 방법에 관한 것이다.
전자 부품인 반도체 칩을 기판에 실장하는 방법으로서, 반도체 칩의 회로면에 땜납 등의 재료로 범프(돌기 전극)를 복수 형성하고, 이 범프를 회로 기판 상에 형성된 복수의 전극에 가열 용융에 의해 접합함으로써, 반도체 칩을 회로 기판에 직접 접합하는 플립 칩 실장이 널리 채용되어 있다.
플립 칩 실장에 있어서는, 디스펜서에 의해 회로 기판에 미리 열경화성의 비도전성 페이스트(NCP)를 도포해두고, 가열한 반도체 칩을 기판의 전극에 압압하여 범프를 가열 용융시켜 반도체 칩을 기판에 실장함과 동시에, 반도체 칩에 의해 비도전성 페이스트(NCP)를 가열 경화시켜 반도체 칩과 회로 기판 사이를 수지 봉지하는 방법이 사용되고 있다(예를 들면, 특허문헌 1 참조).
플립 칩 실장에 사용되는 실장 툴은 예를 들면 특허문헌 2의 도 1 또는 도 2에 나타내는 바와 같이, 사각진 평판 형상의 베이스와 베이스의 중심부에 배치된 반도체 칩을 흡착하는 얇은 직육면체의 칩 유지대로 구성되어 있다. 칩 유지대의 크기는 실장하는 반도체 칩의 크기와 대략 동일한 크기로 되어 있다. 실장 툴은 히터의 열을 효율적으로 칩 유지대에 유지된 반도체 칩에 전달할 수 있도록 전체적으로 얇게 구성되어 있고, 칩 유지대의 베이스로부터의 돌출 높이는 실장시에 인접하는 반도체 칩에 접촉하지 않을 정도의 높이로 되어 있다(예를 들면, 특허문헌 2 참조).
일본 공개특허공보 2005-150446호 일본 공개특허공보 2002-16091호
그런데, 최근, 좁은 실장 피치로 다수의 반도체 칩(45)을 기판(40) 상에 실장하는 것이 요구되어 오고 있다. 이 경우, 칩 유지 툴(100)은 실장하는 반도체 칩(45)의 크기에 맞추어 칩 유지대(105)의 사이즈가 작은 것으로 교환할 수 있지만, 히터(20)는 동일한 크기의 것을 사용하는 경우가 많으므로, 칩 유지 툴(100)의 히터(20)에 고정되는 베이스(101)의 크기는 반도체 칩(45)의 크기에 상관없이, 대략 일정한 크기가 된다. 이 때문에, 도 4에 나타내는 바와 같이, 히터(20) 또는 베이스(101)의 길이(C0)보다 좁은 실장 피치(XP)로 반도체 칩(45)을 실장할 때에는, 히터(20) 또는 칩 유지 툴(100)의 길이(C0)의 절반의 길이(C1)가 반도체 칩(45)의 실장 피치(XP)의 1/2보다 길어져버려, 실장시에 표면(102)이 인접하는 실장 위치에 도포되어 있는 미실장의 비도전성 페이스트(NCP)(42)의 상면까지 연장되고, 그 위에 덮이게 된다. 히터(20)는 반도체 칩(45)을 300℃~350℃의 온도로 가열하는 점에서, 칩 유지대(105)의 표면(102)도 상당한 고온이 되고, 도 4의 하향 화살표로 나타내는 바와 같이, 미실장의 비도전성 페이스트(NCP)(42)의 표면을 가열해버린다. 비도전성 페이스트(NCP)(42)는 70℃정도까지 가열되면 변질되기 시작하는 것이 많아, 도 4와 같이, 칩 유지대(105)의 주위에 튀어나온 표면(102)에 의해 고온으로 가열되면, 실장하기 전에 변질되거나, 또는 경화를 개시하거나 해버리는 경우가 있다. 이 때문에, 반도체 칩(45)의 실장 피치(XP)가 히터(20) 또는 칩 유지 툴(100)의 길이(C0)보다 좁고, 히터(20)의 열이 칩 유지 툴(100)의 표면(102)으로부터 미실장의 비도전성 페이스트(NCP)(42)에 방사되는 경우에는, 예를 들면, 일단 하나걸러의 실장 위치에 비도전성 페이스트(NCP)(42)를 도포하고, 그 위치에 반도체 칩(45)을 실장한 후, 다시 반도체 칩(45)을 실장하고 있지 않은 위치에 비도전성 페이스트(NCP)(42)를 도포하고, 그 위치에 반도체 칩(45)을 실장하도록, 실장 피치를 XP의 2배로 실장을 2회에 나누어 행하는 방법을 사용하는 경우가 많아, 실장에 시간이 걸림과 아울러, 실장의 공정이 복잡해져버린다는 문제가 있었다.
본 발명은 간편한 방법으로, 반도체 칩을 좁은 실장 피치로 플립 칩 실장하는 것을 목적으로 한다.
본 발명의 칩 유지 툴은 기체부와, 기체부의 표면으로부터 돌출되고, 그 선단면에 반도체 칩을 유지하는 칩 유지대를 가지는 플립 칩 실장용의 칩 유지 툴로서, 칩 유지대는 기체부에 대하여 오프셋되어 있고, 칩 유지대의 오프셋량은 기체부 길이의 1/2로부터 반도체 칩의 실장 피치의 1/2을 뺀 길이보다 긴 것을 특징으로 한다.
본 발명의 칩 유지 툴에 있어서, 칩 유지대의 오프셋량은 칩 유지대의 폭의 1/2보다 짧은 것으로 해도 적합하다.
본 발명의 플립 칩 실장 방법은 기체부와, 기체부에 대하여 오프셋되고, 선단면에 반도체 칩을 유지하도록 기체부의 표면으로부터 돌출된 칩 유지대를 가지고, 칩 유지대의 오프셋량은 기체부 길이의 1/2로부터 반도체 칩의 실장 피치의 1/2을 뺀 길이보다 긴 칩 유지 툴을 플립 칩 실장 장치에 세트하는 공정과, 칩 유지대의 오프셋측을 향하여 반도체 칩의 실장과 기판에 대한 칩 유지 툴의 상대 위치를 반도체 칩의 실장 피치분만큼 이동시키는 것을 교대로 반복하여, 기판에 복수의 반도체 칩을 실장하는 실장 공정을 가지고, 기판에 복수의 반도체 칩을 실장하는 플립 칩 실장 방법이다.
본 발명은 간편한 방법으로, 반도체 칩을 좁은 실장 피치로 플립 칩 실장할 수 있다는 효과를 나타낸다.
도 1a는 본 발명의 실시형태에 있어서의 칩 유지 툴의 입면도이다.
도 1b는 본 발명의 실시형태에 있어서의 칩 유지 툴의 평면도이다.
도 2는 본 발명의 실시형태에 있어서의 칩 유지 툴을 사용한 실장 공정을 나타내는 입면도이다.
도 3은 본 발명의 실시형태에 있어서의 칩 유지 툴을 사용한 실장 공정을 나타내는 평면도이다.
도 4는 종래기술의 칩 유지 툴을 사용한 실장 공정을 나타내는 입면도이다.
이하, 본 발명의 실시형태에 대해서 도면을 참조하면서 설명한다. 도 1a 및 도 1b에 나타내는 바와 같이, 본 실시형태의 칩 유지 툴(10)은 히터(20)에 고정되는 기체부(基體部)인 평판 형상의 베이스(11)와, 베이스(11)의 표면(12)으로부터 돌출되고, 그 선단면(16)에 반도체 칩을 유지하는 칩 유지대(15)를 구비하고 있다. 또, 선단면(16)의 중앙에는 반도체 칩을 흡착 고정하는 흡착 구멍(17)이 설치되어 있다. 도 1a 및 도 1b는 칩 유지 툴(10)이 실장 헤드(30)의 선단에 고정된 히터(20)의 하면(22)에 흡착 고정된 상태를 나타내고, 플립 칩 실장 장치의 기판 이송 방향을 X방향, 수평면 내에서 X방향과 직각 방향을 Y방향, 상하 방향을 Z방향으로 하여 설명한다. 이하의 각 도면도 XYZ의 방향은 동일하다.
베이스(11)는 도 1a 및 도 1b에 나타내는 바와 같이, 두께(Z방향)(H1), 폭(X방향)(D0), 안길이(Y방향)(E0)의 직사각형의 평판이며, 히터(20)와 대략 동일한 크기이다. 히터(20)측의 히터 접속면(13)은 히터(20)의 하면(22)(Z방향 마이너스측의 면)에 진공 흡착으로 고정된다. 칩 유지대(15)는 베이스(11)의 히터 접속면(13)과 반대측에 배치되고, 반도체 칩을 흡착하는, 그 선단면(16)(Z방향 마이너스측의 선단면)은 베이스(11)의 표면(12)으로부터 높이(H2)만큼 Z방향 마이너스측으로 돌출된 두께(Z방향)(H2), 폭(X방향)(D2), 안길이(Y방향)(E2)의 직육면체의 시트이며, 사각진 칩 유지대(15)의 XY방향의 각 변은 베이스(11)의 XY방향의 각 변과 평행이 되도록 배치되어 있다. 칩 유지대(15)의 두께(H2)는 반도체 칩을 실장했을 때에, 인접하는 반도체 칩이나 기판에 도포된 비도전성 페이스트(NCP)(42)에 접촉하지 않는 것 같은 두께로 되어 있다. 또, 칩 유지 툴(10)의 전체 두께는 H0이다.
도 1a 및 도 1b에 나타내는 바와 같이, 베이스(11)의 X방향의 중심선(51), Y방향의 중심선(52)의 교차점인 베이스(11)의 XY면 내의 중심점(55)은 히터(20), 실장 헤드(30)의 XY면 내에서의 중심점과 동일점이며, 도 1a에 나타내는 바와 같이, 중심점(55)을 통과하는 Z방향 중심선(53)은 히터(20), 실장 헤드(30), 베이스(11)에서 공통이 되고 있다. 한편, 칩 유지대(15)의 X방향의 중심선(61), Y방향의 중심선(62)은 각각 베이스(11)의 X방향의 중심선(51), Y방향의 중심선(52)으로부터 거리(ΔX, ΔY)만큼 X방향 마이너스측, Y방향 플러스측으로 어긋난 위치가 되고 있다. 또, 칩 유지대(15)의 X방향의 중심선(61), Y방향의 중심선(62)의 교차점인 칩 유지대(15)의 XY면 내에서의 중심점(65)의 위치 및 중심점(65)을 통과하는 Z방향 중심축(63)도 베이스(11)의 X방향의 중심선(51), Y방향의 중심선(52)의 교차점인 베이스(11)의 XY면 내의 중심점(55) 및 중심선(53)으로부터 각각 거리(ΔX, ΔY)만큼 X방향 마이너스측, Y방향 플러스측으로 어긋난 위치가 되고 있다. 즉, 칩 유지대(15)는 베이스(11)에 대하여 XY방향에 대하여 각각 ΔX, ΔY만큼 오프셋하여 배치되어 있다.
이 때문에 칩 유지대(15)의 X방향의 오프셋측 길이(D1)(Y방향 중심선(62) 또는 Z방향 중심선(63)으로부터의 X방향 마이너스측 길이)는 베이스(11)의 X방향 길이(D0)의 1/2보다 X방향 오프셋량(ΔX)만큼 짧게 되어 있다(D1=D0/2-ΔX). 마찬가지로, 칩 유지대(15)의 Y방향의 오프셋측 길이(E1)(X방향 중심선(61) 또는 Z방향 중심선(63)으로부터의 Y방향 플러스측 길이)도 베이스(11)의 Y방향 길이 E0의 1/2보다 Y방향 오프셋량(ΔY)만큼 짧게 되어 있다(E1=E0/2-ΔY). 그리고, 도 2, 도 3에 나타내는 바와 같이, 칩 유지대(15)의 X, Y방향의 각 오프셋량(ΔX, ΔY)은 베이스(11)의 X, Y방향의 길이(D0, E0)의 1/2로부터 반도체 칩(45)의 X, Y방향의 실장 피치(XP, YP)의 1/2을 뺀 길이보다 길게 되어 있다(ΔX>D0/2-XP/2), (ΔY>E0/2-YP/2). 따라서, 칩 유지대(15)의 X, Y방향의 각 오프셋측 길이(D1, E1)는 반도체 칩(45)의 X, Y방향의 각 실장 피치(XP, YP)의 1/2보다 짧게 되어 있다(D1<XP/2, E1<YP/2).
이 때문에, 도 2 및 3에 나타내는 바와 같이, 실장시에 칩 유지 툴(10)의 X, Y방향의 각 오프셋측의 표면(12)이 인접하는 미실장의 비도전성 페이스트(NCP)(42) 위까지 연장되지 않아, 실장시에 인접하는 미실장의 비도전성 페이스트(NCP)(42)를 가열하는 것을 억제할 수 있다.
또, 중심선(53)은 히터(20)를 통하여 실장 헤드(30)로부터의 Z방향으로 가해지는 수직 하중의 중심선이며, 칩 유지대(15)는 베이스(11)의 중심점을 통과하는 Z방향 중심선(53)이 칩 유지대(15)의 선단면(16)을 관통하는 위치에 배치되어 있다. 즉, 칩 유지대(15)는 Z방향 하중이 선단면(16)의 면 내에 가해지도록 배치되고, 실장시에 칩 유지대(15)에 가해지는 편심 하중에 의해 반도체 칩이 칩 유지대(15)의 선단면(16)의 각부를 중심으로 회전해버리지 않도록 구성되어 있다. 따라서, XY 각 방향의 오프셋량, ΔX, ΔY는 각각 칩 유지대(15)의 X방향 길이(D2), Y방향 길이(E2)의 1/2보다 작게 되어 있다.
다음에, 도 2 및 도 3을 참조하면서, 도 1a 및 도 1b를 참조하여 설명한 칩 유지 툴(10)을 사용하여 반도체 칩(45)을 기판(40)에 실장하는 방법에 대해서 설명한다.
우선, 도 1a 및 도 1b를 참조하여 설명한 본 실시형태의 칩 유지 툴(10)을 실장 헤드(30)에 고정된 히터(20)의 하면(22)에 흡착 고정한다. 이 때, 칩 유지 툴(10)의 둘레의 각 변은 각각 히터(20)의 둘레의 각 변의 방향에 맞추어, 칩 유지대(15)의 XY방향의 각 오프셋측이 각각 X방향 마이너스측, Y방향 플러스측이 되도록 히터(20)의 하면(22)에 흡착 고정시킨다.
다음에, 도 2 및 도 3에 나타내는 바와 같이, 도시하지 않는 디스펜서에 의해, 반도체 칩(45)을 실장하는 기판(40)의 표면(41)의 각 위치 상에 비도전성 페이스트(NCP)(42)를 도포한다. 비도전성 페이스트(NCP)(42)는 도 3에 나타내는 바와 같이, 반도체 칩(45)을 실장하는 위치가 중심에서 교차하고, 그 길이가 실장하는 반도체 칩(45)의 대각 길이가 되는 것 같은 X형으로 도포해도 된다. 도포된 비도전성 페이스트(NCP)(42)는 도 2에 나타내는 바와 같이, 기판(40)의 표면(41)으로부터 부풀어오른다.
기판(40)에 비도전성 페이스트(NCP)(42)를 도포한 후, 기판(40)을 도시하지 않는 프리히팅 스테이지에서 70℃정도로 가열한 후, 도시하지 않는 실장 스테이지에 흡착 고정한다. 실장 스테이지는 기판(40)의 온도를 70℃정도로 유지한다. 다음에 칩 유지대(15)의 선단면(16)의 흡착 구멍(17)을 진공으로 하여 선단면(16)에 반도체 칩(45)을 흡착 고정하고, 히터(20)를 온으로 하여, 반도체 칩(45)을 300~350℃로 가열한다. 반도체 칩(45)을 가열하면, 도 2에 나타내는 바와 같이, 실장 헤드(30)를 하강시켜, 칩 유지대(15)의 선단면(16)에 흡착되어 있는 반도체 칩(45)을 비도전성 페이스트(NCP)(42) 상에 누른다. 그러면, 히터(20)의 가열로 용융한 반도체 칩(45)의 도시하지 않는 범프의 땜납이 용융하고, 기판(40)의 전극과 접합된다. 또, 반도체 칩(45)을 비도전성 페이스트(42)에 누르면, 비도전성 페이스트(NCP)(42)는 반도체 칩(45)의 기판(40)측의 면 전체를 덮고, 그 일부가 반도체 칩(45)의 둘레에 조금 튀어나오도록 눌려 퍼진다. 그 후, 반도체 칩(45)으로부터의 열에 의해 경화하여, 도 2에 나타내는 바와 같이 기판(40)과 반도체 칩(45)의 간극을 메우는 경화 수지(43)가 된다.
반도체 칩(45)의 실장은 도 3에 나타내는 하얀 화살표(91, 92)와 같이, 칩 유지대(15)의 XY의 각 오프셋측을 향하여 순차로 행해간다. 이하, 실장의 공정에 대해서 도 3을 참조하면서 설명한다. 도 3에 나타내는 바와 같이, 우선, 기판(40)의 가장 우상측의 각의 위치(X방향 플러스측, Y방향 플러스측의 각)에 반도체 칩(451)을 실장한다. 반도체 칩(451)과 기판(40) 사이 및 반도체 칩(451)의 주위에서는 비도전성 페이스트(NCP)(42)가 경화하여, 경화 수지(431)가 된다. 반도체 칩(451)의 실장이 종료하면, 도시하지 않는 실장 스테이지에 의해 기판(40)을 Y방향 플러스측으로 Y방향 실장 피치(YP)분만큼 이동시킨다. 그러면, 실장 헤드(30)의 위치는 기판(40)에 대하여 도 3의 하얀 화살표(92)와 같이, Y방향 마이너스측을 향하여 Y방향 실장 피치(YP)만큼 이동한다. 그리고, 실장 헤드(30)를 하강시켜 다음 실장 위치에 반도체 칩(452)을 실장한다. 그 후, 반도체 칩의 실장과 도시하지 않는 실장 스테이지의 이동을 교대로 반복하여, 반도체 칩(453, 454)을 순차 실장한다. 반도체 칩(454)의 실장이 종료하면, 도시하지 않는 실장 스테이지를 X방향 플러스측으로 X방향 실장 피치(XP)만큼 이동시킴과 아울러, Y방향 마이너스측으로 4실장 피치분(4×YP)만큼 실장 스테이지를 이동시킨다. 즉, 실장 헤드(30)를 기판(40)에 대하여 도 3의 하얀 화살표(91)와 같이 X방향 마이너스측으로 XP만큼 이동시키고, Y방향 플러스측으로 4실장 피치분(4×YP) 이동시킨다. 그리고, 실장 헤드(30)를 하강시켜 도 3에 나타내는 반도체 칩(455)을 실장한다. 이와 같이, 도 3에 나타내는 하얀 화살표(91, 92)에 나타내는 바와 같이, 실장 헤드(30)를 기판(40)에 대하여, 오프셋측(X방향 마이너스측, Y방향 플러스측)으로 이동시키면서 반도체 칩(45)을 순차 실장해간다.
도 2, 3에 나타내는 바와 같이, 칩 유지대(15)의 X, Y방향의 각 오프셋측 길이(D1, E1)는 반도체 칩(45)의 X, Y방향의 각 실장 피치(XP, YP)의 1/2보다 짧게 되어 있다. 이 때문에, 실장시에 칩 유지 툴(10)의 X, Y방향의 각 오프셋측의 표면(12)이 인접하는 미실장의 비도전성 페이스트(NCP)(42) 상까지 연장되지 않고, 실장시에 인접하는 미실장의 비도전성 페이스트(NCP)(42)를 가열하는 것을 억제할 수 있다. 그리고, 앞서 설명한 바와 같이, 실장 헤드(30)를 기판(40)에 대하여, 오프셋측(X방향 마이너스측, Y방향 플러스측)으로 이동시키면서 반도체 칩(451~456)을 실장해감으로써, 미실장의 위치에 도포되어 있는 비도전성 페이스트(NCP)(42) 상에, 칩 유지 툴(10)의 표면(12)의 오프셋측의 영역이 덮이지 않는 상태에서 인접하는 반도체 칩(451~456)을 순차 실장할 수 있다. 따라서, 본 실시형태의 칩 유지 툴(10)을 사용함으로써, 반도체 칩(45)의 실장의 X, Y방향의 실장 피치(XP, YP)가 히터(20)의 크기 또는 칩 유지 툴(10)의 베이스(11)의 크기(D0, E0)보다 좁은 경우에도, 미실장의 위치에 도포되어 있는 비도전성 페이스트(NCP)(42)의 온도의 상승을 억제할 수 있고, 인접하는 위치에 순차 반도체 칩(45)을 실장할 수 있어 단시간에 많은 반도체 칩(45)을 기판(40)에 실장할 수 있다. 또한, 도 2, 3에 나타내는 바와 같이, 칩 유지대(15)의 X, Y방향의 반오프셋측 길이(D3, E3)는 반도체 칩(45)의 실장의 X, Y방향의 실장 피치(XP, YP)의 1/2보다 길고, 인접하는 실장이 완료된 반도체 칩(451~455) 상에 베이스(11)의 표면(12)이 덮여 있지만, 이 부분의 비도전성 페이스트(42)는 이미 열경화하여 경화 수지(431~435)로 되어 있으므로, 베이스(11)의 표면(12)에 의해 가열되어도 문제 없다.
이상 설명한 실시형태는 칩 유지대(15)를 베이스(11)에 대하여 오프셋한다는 간편한 방법으로, 좁은 실장 피치로 반도체 칩(45)을 순차 플립 칩 실장할 수 있다는 효과를 나타낸다.
이상 설명한 실시형태에서는, 칩 유지 툴(10)은 사각형이며, 칩 유지대(15)도 사각 형상으로서 설명했지만, 형상은 사각에 한정되지 않고, 둥근형이어도 되고, 타원형 등 다른 형상이어도 된다.
본 발명은 이상 설명한 실시형태에 한정되는 것은 아니며, 청구의 범위에 의해 규정되어 있는 본 발명의 기술적 범위 내지 본질로부터 일탈하지 않는 모든 변경 및 수정을 포함하는 것이다.
10,100…칩 유지 툴 11, 101…베이스
12, 41, 102…표면 13, 103…히터 접속면
15, 105…칩 유지대 16, 106…선단면
17…흡착 구멍 20…히터
22…하면 30…실장 헤드
40…기판 42…비도전성 페이스트
43, 431~436…경화 수지 45, 451~456…반도체 칩
51~53, 61~63…중심선 55, 65…중심점
91, 92…화살표 XP, YP…실장 피치
ΔX, ΔY…오프셋량

Claims (5)

  1. 진공 흡착에 의해 히터의 하면에 고정되고, 상기 히터의 상기 하면과 동일한 크기인 접속면을 가지는 기체부(基體部); 및
    상기 기체부의 표면으로부터 돌출되고, 그 선단면에 반도체 칩을 유지하는 칩 유지대;를 가지는 플립 칩 실장용의 칩 유지 툴로서,
    상기 칩 유지대는 상기 기체부에 가해지는 수직 하중의 중심선이 상기 칩 유지대의 상기 선단면을 관통하는 위치에 배치되어 있고,
    상기 칩 유지대는 상기 기체부에 대하여 X방향 및 Y방향으로 오프셋되어 있고,
    상기 칩 유지대의 오프셋량은 각각 상기 기체부의 X방향 및 Y방향의 길이의 1/2로부터 반도체 칩의 실장 칩의 1/2을 뺀 길이보다 길고, 또한 상기 칩 유지대의 오프셋량은 상기 칩 유지대의 폭의 1/2보다 짧은 것을 특징으로 하는 칩 유지 툴.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 플립 칩 실장 방법으로서,
    진공 흡착에 의해 히터의 하면에 고정되고, 상기 히터의 상기 하면과 동일한 크기인 접속면을 가지는 기체부와, 기체부에 대하여 오프셋되고, 선단면에 반도체 칩을 유지하도록 상기 기체부의 표면으로부터 돌출된 칩 유지대를 가지는 칩 유지 툴을 플립 칩 실장 장치에 세트하는 공정; 및
    상기 칩 유지대의 오프셋측을 향하여 반도체 칩의 실장과 기판에 대한 상기 칩 유지 툴의 상대 위치를 상기 반도체 칩의 실장 피치분만큼 이동시키는 것을 교대로 반복하여, 상기 기판에 복수의 반도체 칩을 실장하는 실장 공정;
    을 가지고,
    상기 칩 유지대의 오프셋량은 각각 상기 기체부의 X방향 및 Y방향의 길이의 1/2로부터 반도체 칩의 실장 칩의 1/2을 뺀 길이보다 길고, 또한 상기 칩 유지대의 오프셋량은 상기 칩 유지대의 폭의 1/2보다 짧은 것을 특징으로 하는
    기판에 복수의 반도체 칩을 실장하는 플립 칩 실장 방법.
KR1020157009324A 2013-06-26 2014-03-20 플립 칩 실장용 칩 유지 툴 및 플립 칩 실장 방법 KR101693209B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013133321 2013-06-26
JPJP-P-2013-133321 2013-06-26
PCT/JP2014/057664 WO2014208150A1 (ja) 2013-06-26 2014-03-20 フリップチップ実装用チップ保持ツール及びフリップチップ実装方法

Publications (2)

Publication Number Publication Date
KR20150053992A KR20150053992A (ko) 2015-05-19
KR101693209B1 true KR101693209B1 (ko) 2017-01-17

Family

ID=52141505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157009324A KR101693209B1 (ko) 2013-06-26 2014-03-20 플립 칩 실장용 칩 유지 툴 및 플립 칩 실장 방법

Country Status (6)

Country Link
JP (1) JP6209799B2 (ko)
KR (1) KR101693209B1 (ko)
CN (1) CN104704622B (ko)
SG (1) SG11201510605QA (ko)
TW (1) TWI531013B (ko)
WO (1) WO2014208150A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217242A (ja) 2001-01-23 2002-08-02 Matsushita Electric Ind Co Ltd 超音波接合方法とその装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256465A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly with true metallurgical bonds
US4875614A (en) * 1988-10-31 1989-10-24 International Business Machines Corporation Alignment device
JP2002016091A (ja) 2000-06-29 2002-01-18 Kyocera Corp 接触加熱装置
JP2005150446A (ja) 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP4539454B2 (ja) * 2005-06-20 2010-09-08 パナソニック株式会社 電子部品の熱圧着ツールおよび電子部品の実装装置ならびに実装方法
KR100899942B1 (ko) * 2007-05-31 2009-05-28 미래산업 주식회사 테스트 핸들러, 그를 이용한 반도체 소자 제조방법, 및테스트트레이 이송방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217242A (ja) 2001-01-23 2002-08-02 Matsushita Electric Ind Co Ltd 超音波接合方法とその装置

Also Published As

Publication number Publication date
TW201501221A (zh) 2015-01-01
WO2014208150A1 (ja) 2014-12-31
JPWO2014208150A1 (ja) 2017-02-23
SG11201510605QA (en) 2016-01-28
CN104704622A (zh) 2015-06-10
KR20150053992A (ko) 2015-05-19
TWI531013B (zh) 2016-04-21
CN104704622B (zh) 2017-10-27
JP6209799B2 (ja) 2017-10-18

Similar Documents

Publication Publication Date Title
CN103340029B (zh) 电子零件安装线及电子零件安装方法
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
CN103329644B (zh) 电子零件安装线及电子零件安装方法
TWI710294B (zh) 安裝方法
CN105938790B (zh) 制造半导体器件的方法
KR102403569B1 (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
KR101994667B1 (ko) 전자 부품 실장 장치 및 전자 부품의 제조 방법
KR101693209B1 (ko) 플립 칩 실장용 칩 유지 툴 및 플립 칩 실장 방법
JP6737866B2 (ja) 熱的改善のために表面実装パッケージをアライメントする方法
US20190320536A1 (en) Printing device and printing method for applying a viscous or pasty material
KR101579094B1 (ko) 본딩 스테이지 및 그 제조 방법
JP6512182B2 (ja) 半導体装置の製造方法
US11626295B2 (en) Method of applying conductive adhesive and manufacturing device using the same
CN113808988B (zh) 发光芯片承载结构及其制作方法
JP4618186B2 (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2005203413A (ja) 電子部品、電子部品保持方法および実装済基板
KR101457338B1 (ko) 회로배선판 제조방법
JP2014154603A (ja) 電子部品の実装方法、電子部品実装体の製造方法、スタッドバンプの製造方法並びに成形ツール
JP2018142574A (ja) 半導体装置の製造方法
WO2015105149A1 (ja) 半導体装置の実装方法および実装装置
JP2005317605A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)