JP6209799B2 - フリップチップ実装用チップ保持ツール及びフリップチップ実装方法 - Google Patents

フリップチップ実装用チップ保持ツール及びフリップチップ実装方法 Download PDF

Info

Publication number
JP6209799B2
JP6209799B2 JP2015523888A JP2015523888A JP6209799B2 JP 6209799 B2 JP6209799 B2 JP 6209799B2 JP 2015523888 A JP2015523888 A JP 2015523888A JP 2015523888 A JP2015523888 A JP 2015523888A JP 6209799 B2 JP6209799 B2 JP 6209799B2
Authority
JP
Japan
Prior art keywords
chip
mounting
base
base portion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015523888A
Other languages
English (en)
Other versions
JPWO2014208150A1 (ja
Inventor
敬人志 河村
敬人志 河村
耕平 瀬山
耕平 瀬山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of JPWO2014208150A1 publication Critical patent/JPWO2014208150A1/ja
Application granted granted Critical
Publication of JP6209799B2 publication Critical patent/JP6209799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75318—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Description

本発明は、フリップチップ実装用チップ保持ツールの構造及びそのチップ保持ツールを用いたフリップチップ実装方法に関する。
電子部品である半導体チップを基板に実装する方法として、半導体チップの回路面にはんだなどの材料でバンプ（突起電極）を複数形成し、このバンプを回路基板上に形成された複数の電極に加熱溶融により接合することによって、半導体チップを回路基板に直接接合するフリップチップ実装が広く採用されている。
フリップチップ実装においては、ディスペンサによって回路基板に予め熱硬化性の非導電性ペースト（ＮＣＰ）を塗布しておき、加熱した半導体チップを基板の電極に押圧してバンプを加熱溶融させて半導体チップを基板に実装すると同時に、半導体チップにより非導電性ペースト（ＮＣＰ）を加熱硬化させて半導体チップと回路基板との間を樹脂封止する方法が用いられている（例えば、特許文献１参照）。
フリップチップ実装に用いられる実装ツールは、例えば、特許文献２の図１または図２に示されているように、四角い平板状のベースとベースの中心部に配置された半導体チップを吸着する薄い直方体のチップ保持台とから構成されている。チップ保持台の大きさは、実装する半導体チップの大きさと略同一の大きさとなっている。実装ツールは、ヒータの熱を効率よくチップ保持台に保持された半導体チップに伝達できるように全体に薄く構成されており、チップ保持台のベースからの突出高さは、実装の際に隣接する半導体チップに接触しない程度の高さとなっている（例えば、特許文献２参照）。
特開２００５−１５０４４６号公報 特開２００２−１６０９１号公報
ところで、近年、狭い実装ピッチで多数の半導体チップ４５を基板４０の上に実装することが要求されるようになってきている。この場合、チップ保持ツール１００は、実装する半導体チップ４５の大きさに合わせてチップ保持台１０５のサイズの小さいものに交換することができるが、ヒータ２０は同一の大きさのものを用いる場合が多いので、チップ保持ツール１００のヒータ２０に固定されるベース１０１の大きさは、半導体チップ４５の大きさに拘わらず、略一定の大きさとなる。このため、図４に示すように、ヒータ２０、あるいは、ベース１０１の長さＣ０よりも狭い実装ピッチＸＰで半導体チップ４５を実装する際には、ヒータ２０、あるいは、チップ保持ツール１００の長さＣ０の半分の長さＣ１が半導体チップ４５の実装ピッチＸＰの１／２よりも長くなってしまい、実装の際に表面１０２が隣接する実装位置に塗布されている未実装の非導電性ペースト（ＮＣＰ）４２の上面にまで延び、その上に覆いかぶさることになる。ヒータ２０は半導体チップ４５を３００℃〜３５０℃の温度に加熱することから、チップ保持台１０５の表面１０２もかなりの高温になり、図４の下向き矢印に示す様に、未実装の非導電性ペースト（ＮＣＰ）４２の表面を加熱してしまう。非導電性ペースト（ＮＣＰ）４２は、７０℃程度まで加熱されると、変質し始めるものが多く、図４のように、チップ保持台１０５の周囲にはみ出した表面１０２により、高温に加熱されると、実装する前に変質したり、あるいは、硬化を開始したりしてしまう場合がある。このため、半導体チップ４５の実装ピッチＸＰがヒータ２０、あるいはチップ保持ツール１００の長さＣ０よりも狭く、ヒータ２０の熱がチップ保持ツール１００の表面１０２から未実装の非導電性ペースト（ＮＣＰ）４２に放射される場合には、例えば、一旦、一つおきの実装位置に非導電性ペースト（ＮＣＰ）４２を塗布し、その位置に半導体チップ４５を実装した後、再度、半導体チップ４５を実装していない位置に非導電性ペースト（ＮＣＰ）４２を塗布し、その位置に半導体チップ４５を実装するように、実装ピッチをＸＰの２倍で実装を２回に分けて行う方法を用いることが多く、実装に時間がかかってしまう上、実装の工程が複雑になってしまうという問題があった。
本発明は、簡便な方法で、半導体チップを狭い実装ピッチでフリップチップ実装することを目的とする。
本発明のチップ保持ツールは、ヒータの下面に固定され、前記ヒータの前記下面と略同一の大きさである接続面を有する基体部と、前記基体部の表面から突出し、その先端面に半導体チップを保持するチップ保持台と、を有するフリップチップ実装用のチップ保持ツールであって、前記チップ保持台は、前記基体部に加わる垂直荷重の中心線が前記チップ保持台の前記先端面を貫通する位置に配置され、かつ、その前記位置が前記基体部に対してＸ方向及びＹ方向にオフセットされており、前記チップ保持台のオフセット量は、それぞれ前記基体部のＸ方向及びＹ方向の長さの１／２から半導体チップの実装チップの１／２を差し引いた長さよりも長い、かつ、前記チップ保持台のオフセット量は、前記チップ保持台の幅の１／２よりも短いこと、を特徴とする。
本発明のフリップチップ実装方法は、ヒータの下面に固定され、前記ヒータの前記下面と略同一の大きさである接続面を有する基体部と、前記基体部に加わる垂直荷重の中心線が前記チップ保持台の前記先端面を貫通する位置に配置され、かつ、その前記位置が前記基体部に対してオフセットされ、先端面に半導体チップを保持するように前記基体部の表面から突出したチップ保持台と、を有し、前記チップ保持台のオフセット量は、それぞれ前記基体部のＸ方向及びＹ方向の長さの１／２から半導体チップの実装チップの１／２を差し引いた長さよりも長い、かつ、前記チップ保持台のオフセット量は、前記チップ保持台の幅の１／２よりも短いチップ保持ツールをフリップチップ実装装置にセットする工程と、を有し、基板に複数の半導体チップを実装するフリップチップ実装方法である。
本発明は、簡便な方法で、半導体チップを狭い実装ピッチでフリップチップ実装することができるという効果を奏する。
本発明の実施形態におけるチップ保持ツールの立面図である。 本発明の実施形態におけるチップ保持ツールの平面図である。 本発明の実施形態におけるチップ保持ツールを用いた実装工程を示す立面図である。 本発明の実施形態におけるチップ保持ツールを用いた実装工程を示す平面図である。 従来技術のチップ保持ツールを用いた実装工程を示す立面図である。
以下、本発明の実施形態について図面を参照しながら説明する。図１Ａ，図１Ｂに示すように、本実施形態のチップ保持ツール１０は、ヒータ２０に固定される基体部である平板状のベース１１と、ベース１１の表面１２から突出し、その先端面１６に半導体チップを保持するチップ保持台１５を備えている。また、先端面１６の中央には、半導体チップを吸着固定する吸着孔１７が設けられている。図１Ａ，図１Ｂは、チップ保持ツール１０が、実装ヘッド３０の先端に固定されたヒータ２０の下面２２に吸着固定された状態を示し、フリップチップ実装装置の基板送り方向をＸ方向、水平面内でＸ方向と直角方向をＹ方向、上下方向をＺ方向として説明する。以下の各図もＸＹＺの方向は同様である。
ベース１１は、図１Ａ、図１Ｂに示すように、厚さ（Ｚ方向）Ｈ１，幅（Ｘ方向）Ｄ０、奥行き（Ｙ方向）Ｅ０の矩形の平板で、ヒータ２０と略同一の大きさとである。ヒータ２０側のヒータ接続面１３は、ヒータ２０の下面２２（Ｚ方向マイナス側の面）に真空吸着で固定される。チップ保持台１５は、ベース１１のヒータ接続面１３と反対側に配置され、半導体チップを吸着する、その先端面１６（Ｚ方向マイナス側の先端面）は、ベース１１の表面１２から高さＨ２だけＺ方向マイナス側に突出した厚さ（Ｚ方向）Ｈ２、幅（Ｘ方向）Ｄ２、奥行き（Ｙ方向）Ｅ２の直方体の台座で、四角いチップ保持台１５のＸＹ方向の各辺は、ベース１１のＸＹ方向の各辺と平行となるように配置されている。チップ保持台１５の厚さＨ２は、半導体チップを実装した際に、隣接する半導体チップや基板に塗布された非導電性ペースト（ＮＣＰ）４２に接触しないような厚さとなっている。また、チップ保持ツール１０の全体厚さはＨ０である。
図１Ａ、図１Ｂに示す様に、ベース１１のＸ方向の中心線５１、Ｙ方向の中心線５２の交差点であるベース１１のＸＹ面内の中心点５５は、ヒータ２０、実装ヘッド３０のＸＹ面内での中心点と同一点であり、図１Ａに示す様に、中心点５５を通るＺ方向中心線５３は、ヒータ２０、実装ヘッド３０、ベース１１で共通となっている。一方、チップ保持台１５のＸ方向の中心線６１、Ｙ方向の中心線６２は、それぞれベース１１のＸ方向の中心線５１、Ｙ方向の中心線５２から距離ΔＸ、ΔＹだけＸ方向マイナス側、Ｙ方向プラス側にずれた位置となっている。また、チップ保持台１５のＸ方向の中心線６１、Ｙ方向の中心線６２の交差点であるチップ保持台１５のＸＹ面内での中心点６５の位置および、中心点６５を通るＺ方向中心軸６３も、ベース１１のＸ方向の中心線５１、Ｙ方向の中心線５２の交差点であるベース１１のＸＹ面内の中心点５５及び中心線５３からそれぞれ距離ΔＸ、ΔＹだけＸ方向マイナス側、Ｙ方向プラス側にずれた位置となっている。つまり、チップ保持台１５は、ベース１１に対してＸＹ方向に対してそれぞれΔＸ、ΔＹだけオフセットして配置されている。
このため、チップ保持台１５のＸ方向のオフセット側長さＤ１（Ｙ方向中心線６２あるいは、Ｚ方向中心線６３からのＸ方向マイナス側長さ）は、ベース１１のＸ方向長さＤ０の１／２よりもＸ方向オフセット量ΔＸだけ短くなっている（Ｄ１＝Ｄ０／２−ΔＸ）。同様に、チップ保持台１５のＹ方向のオフセット側長さＥ１（Ｘ方向中心線６１あるいは、Ｚ方向中心線６３からのＹ方向プラス側長さ）も、ベース１１のＹ方向長さＥ０の１／２よりもＹ方向オフセット量ΔＹだけ短くなっている（Ｅ１＝Ｅ０／２−ΔＹ）。そして、図２、図３に示す様に、チップ保持台１５のＸ，Ｙ方向の各オフセット量ΔＸ，ΔＹは、ベース１１のＸ，Ｙ方向の長さＤ０，Ｅ０の１／２から半導体チップ４５のＸ，Ｙ方向の実装ピッチＸＰ，ＹＰの１／２を差し引いた長さよりも長くなっている（ΔＸ＞Ｄ０／２−ＸＰ／２）、（ΔＹ＞Ｅ０／２−ＹＰ／２）。従って、チップ保持台１５のＸ，Ｙ方向の各オフセット側長さＤ１，Ｅ１は、半導体チップ４５のＸ，Ｙ方向の各実装ピッチＸＰ，ＹＰの１／２よりも短くなっている（Ｄ１＜ＸＰ／２，Ｅ１＜ＹＰ／２）。
このため、図２，３に示すように、実装の際に、チップ保持ツール１０のＸ，Ｙ方向の各オフセット側の表面１２が隣接する未実装の非導電性ペースト（ＮＣＰ）４２の上まで伸びることがなく、実装の際に隣接する未実装の非導電性ペースト（ＮＣＰ）４２を加熱することを抑制することができる。
また、中心線５３は、ヒータ２０を介して実装ヘッド３０からのＺ方向に加わる垂直荷重の中心線であり、チップ保持台１５は、ベース１１の中心点を通るＺ方向中心線５３がチップ保持台１５の先端面１６を貫通する位置に配置されている。つまり、チップ保持台１５は、Ｚ方向荷重が先端面１６の面内に加わるように配置され、実装の際にチップ保持台１５に加わる偏心荷重により半導体チップがチップ保持台１５の先端面１６の角部を中心に回転してしまわないように構成されている。従って、ＸＹ各方向のオフセット量、ΔＸ，ΔＹは、それぞれチップ保持台１５のＸ方向長さＤ２、Ｙ方向長さＥ２の１／２よりも小さくなっている。
次に、図２、図３を参照しながら、図１Ａ，図１Ｂを参照して説明したチップ保持ツール１０を用いて半導体チップ４５を基板４０に実装する方法について説明する。
まず、図１Ａ，図１Ｂを参照して説明した本実施形態のチップ保持ツール１０を実装ヘッド３０に固定されたヒータ２０の下面２２に吸着固定する。この際、チップ保持ツール１０の四周の各辺は、それぞれヒータ２０の四周の各辺の方向に合わせ、チップ保持台１５のＸＹ方向の各オフセット側が、それぞれＸ方向マイナス側、Ｙ方向プラス側となるようにヒータ２０の下面２２に吸着固定させる。
次に、図２、図３に示す様に、図示しないディスペンサによって、半導体チップ４５を実装する基板４０の表面４１の各位置の上に、非導電性ペースト（ＮＣＰ）４２を塗布する。非導電性ペースト（ＮＣＰ）４２は、図３に示す様に、半導体チップ４５を実装する位置の中心で交差し、その長さが実装する半導体チップ４５の対角長さとなるようなＸ型に塗布してもよい。塗布された非導電性ペースト（ＮＣＰ）４２は、図２に示す様に、基板４０の表面４１から盛り上がる。
基板４０に非導電性ペースト（ＮＣＰ）４２を塗布した後、基板４０を図示しないプレヒーティングステージで７０℃程度に加熱した後、図示しない実装ステージに吸着固定する。実装ステージは、基板４０の温度を７０℃程度に保持する。次に、チップ保持台１５の先端面１６の吸着孔１７を真空にして先端面１６に半導体チップ４５を吸着固定し、ヒータ２０をオンにして、半導体チップ４５を３００〜３５０℃に加熱する。半導体チップ４５を加熱したら、図２に示す様に、実装ヘッド３０を下降させて、チップ保持台１５の先端面１６に吸着している半導体チップ４５を非導電性ペースト（ＮＣＰ）４２の上に押し付ける。すると、ヒータ２０の加熱で溶融した半導体チップ４５の図示しないバンプのはんだが溶融し、基板４０の電極と接合される。また、半導体チップ４５を非導電性ペースト４２に押し付けると、非導電性ペースト（ＮＣＰ）４２は、半導体チップ４５の基板４０側の面全体を覆い、その一部が半導体チップ４５の四周に少しはみ出すように押し広げられる。その後、半導体チップ４５からの熱によって硬化し、図２に示すように基板４０と半導体チップ４５との隙間を埋める硬化樹脂４３となる。
半導体チップ４５の実装は、図３に示す白抜き矢印９１，９２の様に、チップ保持台１５のＸＹの各オフセット側に向かって順次行っていく。以下、実装の工程について図３を参照しながら説明する。図３に示す様に、まず、基板４０の一番右上の角位置（Ｘ方向プラス側、Ｙ方向プラス側の角）に半導体チップ４５１を実装する。半導体チップ４５１と基板４０との間及び半導体チップ４５１の周囲では非導電性ペースト（ＮＣＰ）４２が硬化し、硬化樹脂４３１となる。半導体チップ４５１の実装が終了したら、図示しない実装ステージによって基板４０をＹ方向プラス側にＹ方向実装ピッチＹＰ分だけ移動させる。すると、実装ヘッド３０の位置は、基板４０に対して図３の白抜き矢印９２のように、Ｙ方向マイナス側に向かってＹ方向実装ピッチＹＰだけ移動する。そして、実装ヘッド３０を下降させて次の実装位置に半導体チップ４５２を実装する。その後、半導体チップの実装と図示しない実装ステージの移動とを交互に繰り返し、半導体チップ４５３、４５４を順次実装する。半導体チップ４５４の実装が終了したら、図示しない実装ステージをＸ方向プラス側にＸ方向実装ピッチＸＰだけ移動させると共に、Ｙ方向マイナス側に４実装ピッチ分（４×ＹＰ）だけ実装ステージを移動させる。つまり、実装ヘッド３０を基板４０に対して図３の白抜き矢印９１のようにＸ方向マイナス側にＸＰだけ移動させ、Ｙ方向プラス側に４実装ピッチ分（４×ＹＰ）移動させる。そして、実装ヘッド３０を下降させて図３に示す半導体チップ４５５を実装する。この様に、図３に示す白抜き矢印９１，９２に示す様に、実装ヘッド３０を基板４０に対して、オフセット側（Ｘ方向マイナス側、Ｙ方向プラス側）に移動させながら半導体チップ４５を順次実装していく。
図２，３に示す様に、チップ保持台１５のＸ，Ｙ方向の各オフセット側長さＤ１，Ｅ１は、半導体チップ４５のＸ，Ｙ方向の各実装ピッチＸＰ，ＹＰの１／２よりも短くなっている。このため、実装の際に、チップ保持ツール１０のＸ，Ｙ方向の各オフセット側の表面１２が隣接する未実装の非導電性ペースト（ＮＣＰ）４２の上まで伸びることがなく、実装の際に隣接する未実装の非導電性ペースト（ＮＣＰ）４２を加熱することを抑制することができる。そして、先に説明したように、実装ヘッド３０を基板４０に対して、オフセット側（Ｘ方向マイナス側、Ｙ方向プラス側）に移動させながら半導体チップ４５１〜４５６を実装していくことにより、未実装の位置に塗布されている非導電性ペースト（ＮＣＰ）４２の上に、チップ保持ツール１０の表面１２のオフセット側の領域が覆いかぶさらない状態で隣接する半導体チップ４５１〜４５６を順次実装することができる。従って、本実施形態のチップ保持ツール１０を用いることにより、半導体チップ４５の実装のＸ，Ｙ方向の実装ピッチＸＰ，ＹＰがヒータ２０の大きさあるいは、チップ保持ツール１０のベース１１の大きさＤ０，Ｅ０よりも狭い場合でも、未実装の位置に塗布されている非導電性ペースト（ＮＣＰ）４２の温度の上昇を抑制することができ、隣接する位置に順次半導体チップ４５を実装することができ短時間で多くの半導体チップ４５を基板４０に実装することができる。なお、図２，３に示す様に、チップ保持台１５のＸ，Ｙ方向の反オフセット側長さＤ３，Ｅ３は、半導体チップ４５の実装のＸ，Ｙ方向の実装ピッチＸＰ，ＹＰの１／２よりも長く、隣接する実装済みの半導体チップ４５１〜４５５の上にベース１１の表面１２が覆いかぶさっているが、この部分の非導電性ペースト４２はすでに熱硬化して硬化樹脂４３１〜４３５となっているので、ベース１１の表面１２によって加熱されても問題ない。
以上説明した実施形態は、チップ保持台１５をベース１１に対してオフセットするという簡便な方法で、狭い実装ピッチで半導体チップ４５を順次フリップチップ実装することができるという効果を奏する。
以上説明した実施形態では、チップ保持ツール１０は四角形で、チップ保持台１５も四角形状として説明したが、形状は四角に限らず、丸形であってもよいし、長円形などほかの形状でもよい。
本発明は以上説明した実施形態に限定されるものではなく、請求の範囲により規定されている本発明の技術的範囲ないし本質から逸脱することない全ての変更及び修正を包含するものである。
１０，１００ チップ保持ツール、１１，１０１ ベース、１２，４１，１０２ 表面、１３，１０３ ヒータ接続面、１５，１０５ チップ保持台、１６，１０６ 先端面、１７ 吸着孔、２０ ヒータ、２２ 下面、３０ 実装ヘッド、４０ 基板、４２ 非導電性ペースト、４３，４３１−４３６ 硬化樹脂、４５，４５１-４５６ 半導体チップ、５１−５３，６１−６３ 中心線、５５，６５ 中心点、９１，９２ 矢印、ＸＰ，ＹＰ 実装ピッチ、ΔＸ，ΔＹ オフセット量。

Claims (2)

  1. ヒータの下面に固定され、前記ヒータの前記下面と略同一の大きさである接続面を有する基体部と、
    前記基体部の表面から突出し、その先端面に半導体チップを保持するチップ保持台と、を有するフリップチップ実装用のチップ保持ツールであって、
    前記チップ保持台は、前記基体部に加わる垂直荷重の中心線が前記チップ保持台の前記先端面を貫通する位置に配置され、かつ、その前記位置が前記基体部に対してＸ方向及びＹ方向にオフセットされており、
    前記チップ保持台のオフセット量は、それぞれ前記基体部のＸ方向及びＹ方向の長さの１／２から半導体チップの実装チップの１／２を差し引いた長さよりも長い、かつ、前記チップ保持台のオフセット量は、前記チップ保持台の幅の１／２よりも短いチップ保持ツール。
  2. フリップチップ実装方法であって、
    ヒータの下面に固定され、前記ヒータの前記下面と略同一の大きさである接続面を有する基体部と、前記基体部に加わる垂直荷重の中心線がチップ保持台の先端面を貫通する位置に配置され、かつ、その前記位置が前記基体部に対してオフセットされ、先端面に半導体チップを保持するように前記基体部の表面から突出したチップ保持台と、を有し、前記チップ保持台のオフセット量は、それぞれ前記基体部のＸ方向及びＹ方向の長さの１／２から半導体チップの実装チップの１／２を差し引いた長さよりも長い、かつ、前記チップ保持台のオフセット量は、前記チップ保持台の幅の１／２よりも短いチップ保持ツールをフリップチップ実装装置にセットする工程と、
    前記チップ保持台のオフセット側に向かって半導体チップの実装と基板に対する前記チップ保持ツールの相対位置を前記半導体チップの実装ピッチ分だけ移動させることを交互に繰り返し、前記基板に複数の半導体チップを実装する実装工程と、
    を有し、基板に複数の半導体チップを実装するフリップチップ実装方法。
JP2015523888A 2013-06-26 2014-03-20 フリップチップ実装用チップ保持ツール及びフリップチップ実装方法 Active JP6209799B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013133321 2013-06-26
JP2013133321 2013-06-26
PCT/JP2014/057664 WO2014208150A1 (ja) 2013-06-26 2014-03-20 フリップチップ実装用チップ保持ツール及びフリップチップ実装方法

Publications (2)

Publication Number Publication Date
JPWO2014208150A1 JPWO2014208150A1 (ja) 2017-02-23
JP6209799B2 true JP6209799B2 (ja) 2017-10-18

Family

ID=52141505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015523888A Active JP6209799B2 (ja) 2013-06-26 2014-03-20 フリップチップ実装用チップ保持ツール及びフリップチップ実装方法

Country Status (6)

Country Link
JP (1) JP6209799B2 (ja)
KR (1) KR101693209B1 (ja)
CN (1) CN104704622B (ja)
SG (1) SG11201510605QA (ja)
TW (1) TWI531013B (ja)
WO (1) WO2014208150A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256465A (en) * 1962-06-08 1966-06-14 Signetics Corp Semiconductor device assembly with true metallurgical bonds
US4875614A (en) * 1988-10-31 1989-10-24 International Business Machines Corporation Alignment device
JP2002016091A (ja) 2000-06-29 2002-01-18 Kyocera Corp 接触加熱装置
JP4299469B2 (ja) * 2001-01-23 2009-07-22 パナソニック株式会社 超音波接合装置
JP2005150446A (ja) 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP4539454B2 (ja) * 2005-06-20 2010-09-08 パナソニック株式会社 電子部品の熱圧着ツールおよび電子部品の実装装置ならびに実装方法
KR100899942B1 (ko) * 2007-05-31 2009-05-28 미래산업 주식회사 테스트 핸들러, 그를 이용한 반도체 소자 제조방법, 및테스트트레이 이송방법

Also Published As

Publication number Publication date
JPWO2014208150A1 (ja) 2017-02-23
WO2014208150A1 (ja) 2014-12-31
CN104704622A (zh) 2015-06-10
KR20150053992A (ko) 2015-05-19
TWI531013B (zh) 2016-04-21
SG11201510605QA (en) 2016-01-28
CN104704622B (zh) 2017-10-27
TW201501221A (zh) 2015-01-01
KR101693209B1 (ko) 2017-01-17

Similar Documents

Publication Publication Date Title
JP5198265B2 (ja) 薄型可撓性基板の平坦な表面を形成する装置及び方法
TWI710294B (zh) 安裝方法
KR102060831B1 (ko) 플립 칩 패키징 방법, 그리고 상기 플립 칩 패키징 방법에 적용되는 플럭스 헤드 및 그 제조 방법
JP7236269B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
CN102800600B (zh) 用于半导体封装的封装夹具及工艺
JP6209799B2 (ja) フリップチップ実装用チップ保持ツール及びフリップチップ実装方法
US9899339B2 (en) Discrete device mounted on substrate
US20190320536A1 (en) Printing device and printing method for applying a viscous or pasty material
US20150373845A1 (en) Electronic component mounting structure and method of manufacturing electronic component mounting structure
CN1922942A (zh) 电子零部件安装方法及其使用的电路板和电路板单元
JP2014199851A (ja) 回路基板の接合方法及び半導体モジュールの製造方法
US9554488B2 (en) Method to align surface mount packages for thermal enhancement
JP5889160B2 (ja) 電子機器の製造方法
US11018028B2 (en) Method of applying conductive adhesive and manufacturing device using the same
JP2010192489A (ja) 電子部品実装構造体の製造方法及び電子部品実装構造体
JP2007214332A (ja) 半導体実装モジュールと、この半導体実装モジュールの製造方法
JP2009123726A (ja) 電子部品集合体の製造方法及び電子部品集合体
US9583366B2 (en) Thermally-enhanced provision of underfill to electronic devices using a stencil
KR101457338B1 (ko) 회로배선판 제조방법
JP2004281646A (ja) 電子部品の固着方法および固着装置
WO2019167273A1 (ja) 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
TWI249824B (en) Semiconductor package with passive component
JP5422831B2 (ja) リードピン付配線基板の製造方法
JP2007287778A (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170825

R150 Certificate of patent or registration of utility model

Ref document number: 6209799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250