JP2018142574A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018142574A
JP2018142574A JP2017034700A JP2017034700A JP2018142574A JP 2018142574 A JP2018142574 A JP 2018142574A JP 2017034700 A JP2017034700 A JP 2017034700A JP 2017034700 A JP2017034700 A JP 2017034700A JP 2018142574 A JP2018142574 A JP 2018142574A
Authority
JP
Japan
Prior art keywords
substrate
pressing
pressing pin
pin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017034700A
Other languages
English (en)
Other versions
JP6819354B2 (ja
Inventor
洋一 坂本
Yoichi Sakamoto
洋一 坂本
誠実 板東
Masanori Bando
誠実 板東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2017034700A priority Critical patent/JP6819354B2/ja
Publication of JP2018142574A publication Critical patent/JP2018142574A/ja
Application granted granted Critical
Publication of JP6819354B2 publication Critical patent/JP6819354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体装置の製造工程における所定部材による固定、押さえ、挟み、摘み、持ち上げ等を精度よくかつ確実に進めることができる半導体装置の製造方法を提供することを目的とする。【解決手段】支持体上に載置した基板に第1押さえピンと第2押さえピンを含む複数の押さえピンを上方から当接させて前記基板を固定し、前記第1押さえピンを前記基板から離間させ、その後前記第2押さえピンを前記基板から離間させて、前記複数の押さえピンを前記基板から離間させることを含む半導体装置の製造方法。【選択図】図1A

Description

本発明は、半導体装置の製造方法に関する。
従来から、電子機器等の工業製品の製造過程において、基板又はウェハ等を各種装置に挿入又は載置し、加熱、成膜、塗布、洗浄などの種々の処理が行われる。これらの処理では、場合によっては、基板又はウェハ等の被処理対象物は、所定の部材により支持され、所定の部材で固定し、押さえ、挟み、摘み、持ち上げるという種々の操作を受ける。このような処理において、基板又はウェハ等の状態、例えば、加熱、液剤等の塗布が行われた直後の状態によっては、支持、固定、押さえ等した部材が、基板又はウェハ等に固着、粘着又は密着等して、それらの部材から基板又はウェハ等を離間させることができないという状況が発生する。
これに対して、これらの作業を精度よくかつ確実に行うために、被処理対象物を適所に支持し、効率的に離間又は着脱等させて次工程に進める必要がある。
その一例として、基板等の被処理対象物に対して部品の実装等の作業を行う際に、被処理対象物を安定的かつ安全に支持するための部材支持装置等が提案されている(例えば、特許文献1)。
特開2010−114242号公報
上述したように、支持のみならず、固定、押さえ、挟み、摘み、持ち上げ等を行う部材に対しても、作業を精度よくかつ確実に行う方法が求められている。
本発明は、特に、半導体装置の製造工程における所定部材による固定、押さえ、挟み、摘み、持ち上げ等を精度よくかつ確実に進めることができる半導体装置の製造方法を提供することを目的とする。
本願は以下の発明を含む。
支持体上に載置した基板に第1押さえピンと第2押さえピンを含む複数の押さえピンを上方から当接させて前記基板を固定し、
前記第1押さえピンを前記基板から離間させ、その後前記第2押さえピンを前記基板から離間させて、前記複数の押さえピンを前記基板から離間させることを含む半導体装置の製造方法。
本発明の半導体装置の製造方法によれば、半導体装置の製造工程における所定部材による固定、押さえ、挟み、摘み、持ち上げ等を精度よく進めることができる。
実施形態に係る半導体装置の製造方法と製造装置を示す概略側面図である。 実施形態に係る半導体装置の製造方法と製造装置を示す概略側面図である。 実施形態に係る半導体装置の製造方法と製造装置を示す概略側面図である。 実施形態に係る半導体装置の製造装置を示す概略下面図である。 実施形態の変形例に係る半導体装置の製造装置の一部を示す概略断面図である。
以下に示す形態は、本発明の技術思想を具体化するための例示であって、本発明を以下に限定するものではない。また、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。さらに、同一の名称、符号については、原則として同一もしくは同質の部材を示しており、重複した説明は適宜省略する。
本願における半導体装置の製造方法は、例えば、図1A〜1Cに示すように、支持体14上に載置した基板15に第1押さえピン11と第2押さえピン12を含む複数の押さえピンを上方から当接させて基板15を固定する(図1A)。そして、第1押さえピン11を基板15から離間させ(図1B)、その後第2押さえピン12を基板15から離間させて(図1C)、複数の押さえピンを基板15から離間させることを含む。
ここでの半導体装置とは、発光ダイオード、半導体レーザ等の発光素子にかかわらず、記憶装置、集積回路、各種センサ等の種々の半導体装置を包含する。
このような半導体装置の製造方法は、半導体装置における各種製造工程に適用することができる。例えば、リフロー工程において、装置内に導入した基板を加熱する場合、基板又は基板上に適用された各種膜又は部品等に起因する揮発成分によって基板表面が粘着性を帯びる場合、基板等の上に流動性又は粘着性等を有する材料を塗工する場合等が挙げられる。
このような半導体装置の製造方法では、特に、一旦上方から基板を押さえピンで押さえた後、その押さえピンを基板から離間させる際に、押さえピンの全てを同時に離間させるのではなく、第1押さえピン11と第2押さえピン12との離間のタイミングを変えることによって、第1押さえピン11の先端が基板から離れる瞬間には、第2押さえピン12の先端が引き続き基板を押さえ続けるために、第1押さえピン11の離間の動作に伴って基板が移動したり、基板が第1押さえピン11にくっついて持ち上げられたりすることを効果的に抑制することができる。また、第2押さえピン12の離間時には、基板を押さえる複数の押さえピンのうちの一部のみの第2押さえピン12では、基板を移動させたり、基板が第2押さえピン12によって持ち上げられたりするほどの拘束力を発揮できないために、押さえ等を完全に解除した後においても、有効に基板の持ち上がり等の基板の意図しない移動を阻止することが可能となる。
(基板15の固定)
まず、図1Aに示すように、支持体14上に基板15を固定する。
ここで用いられる支持体14は、半導体装置の製造工程に利用される装置等の支持体であれば、どのようなものでも利用することができる。なかでも、基板15を加熱し得るヒーター16等が内部に搭載されたもの、溶剤、液剤等の塗布又は部材の実装、配置等の際に基板を所定位置に載置し得るものが挙げられる。具体的には、リフロー装置、成膜装置、エッチング装置、スプレー装置、ポッティング装置、素子又は各種部材の実装装置、半田等の導電性ペースト等の印刷装置、接着剤等の塗布装置等、種々の装置の支持体が挙げられる。
支持体14上に載置し、固定される基板15としては、どのようなものでもよい。例えば、半導体素子の半導体層の成長基板又はウェハ、半導体素子に張り合わせるための張り合わせ基板、半導体素子が形成され、個々に分割される前の基板又はウェハ、個々に分割された半導体素子、半導体素子が実装されるためのパッケージ基板、回路基板、各種部材を構成するための基材となる基板等、種々のものが挙げられる。基板15の材料としては、例えば、金属、樹脂、セラミックス、ガラス、これらの複合材料等があげられる。特に、樹脂を基材として用いる場合には、該基材から加熱する際に揮発性の粘着成分が発生する場合がある。このため、本実施形態の効果を有効に得ることができる。
基板15を押さえるための押さえピンとしては、半導体装置の製造に使用される装置に搭載し得るものであればよい。
押さえピンの構成材料は、押さえる基板の種類、大きさ、搭載する装置等によって適宜調整することができる。例えば、金属製、樹脂製、セラミックス製、ガラス製、鉱物性及びこれらの複合材料製等、いずれの材料によって形成されたものでもよい。例えば、SUSが好ましい。
押さえピンの形状は、例えば、円柱状、多角形柱状、紡錘形状これらの変形等の形状が挙げられる。押さえピンの先端は、平面であってもよいし、曲面であってもよいし、基板表面を損傷しない程度に尖っていてもよいが、なかでも平面が好ましい。これにより、基板15を安定して押さえることができる。しかし、その場合には基板15の持ち上がりが発生しやすいため、本実施形態の効果を有効に得ることができる。
1つの押さえピンの大きさ及び数は、押さえる基板の種類、大きさ、基板の表面状態(接着力の強弱等)等によって適宜調整することができる。例えば、押さえピンの大きさとしては、基板との接触面積、つまり、基板と接触する先端の平面積が数mm〜数十mm程度であることが好ましい。押さえピンの長さ、つまり基板を押さえる方向の長さは、数センチ〜十数センチ程度のもの挙げられる。総数は、例えば、2本以上又は5本以上が挙げられ、50本以下、30本以下又は15本以下が好ましい。例えば、10本程度が好ましい。
押さえピン13は、第1押さえピン11と第2押さえピン12との2種類の押さえピンを含む複数の押さえピンである。
本願においては、複数のピンのうち、最後に基板15から離間する押さえピンを第2押さえピン12と称し、第2押さえピン12以外の全ての押さえピンを第1押さえピン11と称する。
第1押さえピン11及び第2押さえピン12は、全部又は一部が同じ材料、同じ形状、同じ大きさ、同じ数を有していてもよいし、異なる材料、異なる形状、異なる大きさ、異なる数を有していてもよい。なかでも、全部が同じ材料、同じ形状、同じ平面積であることが好ましい。
押さえピン13は、基板15の周縁部にあたる位置に配置することが好ましい。また、基板15の同じ辺を押さえる隣接する押さえピン13の間隔がほぼ均等になるよう配置することが好ましい。
一実施形態では、第2押さえピン12は1本以上であればよい。第1押さえピン11の数は、第2押さえピン12よりも少なくても、同じでもよいが、多いことが好ましい。第1押さえピン11の数と第2押さえピン12の数との比は、例えば、10:1〜5が挙げられ、10:2〜3が好ましい。特に、第2押さえピン12の数は、押さえる基板の大きさ、重量、表面状態(接着力の強弱等)、第2押さえピン12の基板との接触面積等によって適宜調整することができるが、例えば、基板を移動させる又は持ち上げることができる総力よりも小さい拘束力しか発揮させない程度の本数とすることが好ましい。具体的には、1〜5本程度が挙げられ、2〜3本程度が好ましい。図2の支持体17と押さえピン13の下面図に示すように、基板15が略四角形である場合、第2押さえピン12を基板15の対向する2辺、または対向する2つの角部の近傍に配置することにより、基板15を安定して保持しかつ基板15の持ち上がりを低減させることができる。
別の実施形態では、第2押さえピン12は、第1押さえピン11よりも、平面積が大きくても、小さくてもよい。1本あたりの平面積が数十から数千μm程度大きくても、小さくてもよい。なかでも、第2押さえピン12は、第1押さえピン11と同程度の平面積であることが好ましい。また、第2押さえピン12は、第1押さえピン11よりも、1〜5mm長いことが好ましく、1〜3mm長いことがより好ましい。
さらに別の実施形態では、押さえピンの平面積を考慮して、第1押さえピン11と基板との総接触面積が、第2押さえピン12と基板との総接触面積よりも大きくする平面積及び/又は本数以上とすることが好ましい。先に離間させる第1押さえピン11の数を多くする又は接触面積を大きくすることにより、第2押さえピン12で押さえが維持されている状況下で、確実に全ての第1押さえピン11を基板15から離間させることができるからである。また、第1押さえピン11の数を多くすることにより、第2押さえピン12を基板から離間させる際に、第2押さえピン12は、基板を移動させたり、持ち上げたりする力よりも小さな力しか発揮することができず、第2押さえピン12の離間に起因する基板の持ち上がり等、基板の意図しない移動を阻止することが可能となる。
第1押さえピン11及び第2押さえピン12の基板15への当接位置は、任意の位置に設定することができる。押さえピンの配列は、基板15を適切に固定することができれば、規則的であってもよく、不規則的であってもよい。なかでも、図2に示すように、第2押さえピン12の少なくとも1つが、基板15の端部、例えば、縁又は角等の近傍に当接されることが好ましい。具体的には、基板15の形状が上面視において矩形である場合、その角の1つを第2押さえピン12によって当接されることが好ましい。第1押さえピン11の当接位置は、基板15の縁又は角の近傍であることが好ましい。
第1押さえピン11と第2押さえピン12とは、基板15に対して上方から当接させられる限り、どのような仕組みで押さえを実行してもよい。ここでの上方とは、基板15に対して上であれば、どのような角度で基板15に当接してもよい。なかでも、基板表面に対して90度±20度であり、90度±10度が好ましい。第1押さえピン11と第2押さえピン12との押さえの順序は、同時でもよいし、任意のタイミングであってもよい。第1押さえピン11の全て、第2の押さえピンの全てが、それぞれ同じタイミングで押さえを実行しなくてもよい。
第1押さえピン11及び第2押さえピン12を基板15に当接させた後の基板の固定のための押圧は、基板15にダメージを与えず、かつ、基板の移動、ずれ等を適切に抑制可能な力を負荷する程度であればよい。なかでも、第1押さえピン11及び第2押さえピン12は、いずれも、略等しい押圧力で基板を押圧することが好ましい。
(基板15からの押さえピンの離間)
基板15を押さえピンによって支持体14上に固定した後、基板15に対して任意の処理を行う。
ここでの処理は、どのような処理であってもよい。例えば、発光素子を基板15に実装する処理、基板15を加熱する処理、半田等の導電性ペーストを印刷する処理、各種部材を基板15上に搭載(接着させる)する処理、基板15上に流動剤又は半流動剤をポッティング又は塗布等する処理等が挙げられる。この場合、基板15の持ち上がりが起こりやすい、揮発性成分、粘着性又は接着性成分、加熱により揮発するか、粘着又は接着性を発揮する成分等を用いる処理に対して、好適に適用することができる。
処理後、基板15から、まず、図1Bに示すように、第1押さえピン11を離間させる。この場合、第1押さえピン11は、その数にかかわらず、全部を同時に離間させてもよいし、任意のタイミングで離間させてもよい。どのような離間状態であっても、第2押さえピン12による基板15の固定が確保されているためである。
その後、図1Cに示すように、第2押さえピン12を基板15から離間させる。この場合、第2押さえピン12は、その数にかかわらず、全部を同時に離間させることが好ましい。
(押さえピン13の離間の機構)
押さえピン13は、押さえピン13を保持する保持体17の下方向の移動によって、基板15に対して、第1押さえピン11及び第2押さえピン12の双方が、時間差があっても、基板に対して上述した適度の固定を実現し得る圧力によって基板を固定することができる機構を備えることが好ましい。さらに、押さえピン13を基板15から離間させる場合、保持体17の上方向の移動によって、基板15に対して、まず、第1押さえピン11が基板15から離間し、次いで、第2押さえピン12が基板15から離間させることができる機構を備えることが好ましい。また、上述したように、基板15を固定した後、基板15に処理を施す間、第1押さえピン及び第2押さえピンの双方が、基板15に対して均等な圧力の負荷により、基板のずれ、移動等が起こらないような機構とすることがより好ましい。
このような機能を実現するために、公知の押さえピンの機構、例えば、特開2010−114242号公報等に記載の機構を利用してもよい。
第1押さえピン11と第2押さえピン12の長さを異ならせ、少なくとも第2押さえピン12にばねを取り付ける方法が挙げられる。具体的には、複数の押さえピン13を、押さえピンを挿し込む貫通孔を有する押さえピンの保持体17に組み付ける際、保持体17とそれぞれの押さえピン13とが保持体17の中に設けられたばねを介して固定されるように構成する。このようにすると、図1Aに示すように、基板15に押さえピン13の全てを当接させた際、第2押さえピン12の第1押さえピン11よりも長さが長い部分は、ばねが縮むことによって保持体17の上方向に突き出る。次に、図1Bに示すように、基板15から押さえピン13を離間させる際には、保持体17と第2押さえピン12とを固定しているばねが伸びることで、第2押さえピン12の保持体17の上側に突き出していた部分の長さだけ、第1押さえピン11が離間した後も、保持体17の下方に残る。これにより、基板15を、第1押さえピン11が離間した後も、第2押さえピン12によって押さえることができる。
図3に示すように、第1押さえピン11と第2押さえピン12として略同じ長さの押さえピンを用い、第1押さえピン11を支持体17に組み付ける際、例えば、支持体17の上方に設けられた押さえピンを固定するナット18と支持体17との間にワッシャー19等のスペーサを挟むことで、第1押さえピンの先端の位置を第2押さえピンの先端の位置よりも上側になるように調整することができる。
なお、第2押さえピン12だけでなく、第1押さえピン11を含む押さえピン13に同様のばね機構を備えつけることで、押さえピン13の長さや基板15の凹凸等による距離のばらつきを吸収することができ、より基板15を安定して保持することができる。
(実施例1)
まず、ガラスエポキシの基材の上面に一対の電極が設けられた基板15を準備する。この基板の電極の上面に、Au−Snの粒子の半田材料と揮発性成分の溶融助剤であるフラックスを混合した接合材料を配置する。次に、発光素子の一対の電極と基板15の一対の電極とが対向するように、発光素子を、接合材料を介して基板15上に配置する。次に、基板15を支持体上に配置し、保持体17に配置された8本の第1押さえピン11と2本の第2押さえピン12で基板15を押さえ、固定する。次に、基板15を押さえピン13で固定した状態で、230度に設定したリフロー炉に通し、半田を溶融させ、発光素子と基板15とを接合する。次に、保持体17を上昇させる。この時、まず第1押さえピン11を基板15から離間させ、次に、第2押さえピン12を離間させる。
このように、基板の基材が樹脂を含む場合、基板15はリフローの加熱の際、反る、つまり基板15の端部と中央部で高さの差が出る場合がある。この反りが起こると、リフロー時又は続く後工程において工程流動性等の観点で問題となる場合がある。このような反りの抑制のために、押さえピン13を用いて基板15を押さえる。しかし、加熱による影響で基板15から揮発性の粘着成分(例えば樹脂成分)が発生する、フラックスが揮発するなどして、押さえピン13と基板15との間の密着性が不要に高まってしまう。しかし、本実施例のように第1押さえピン11と第2押さえピン12とが離間するタイミングを異ならせることで、基板15の持ち上がりの発生を低減させることができる。
本発明の半導体装置の製造方法は、光半導体装置をはじめとする種々の半導体装置(記憶装置、集積回路、各種センサ等)の製造に利用することができる。
11 第1押さえピン
12 第2押さえピン
13 押さえピン
14 支持体
15 基板
16 ヒーター
17 保持体
18 ナット
19 ワッシャー(スペーサ)

Claims (8)

  1. 支持体上に載置した基板に第1押さえピンと第2押さえピンを含む複数の押さえピンを上方から当接させて前記基板を固定し、
    前記第1押さえピンを前記基板から離間させ、その後前記第2押さえピンを前記基板から離間させて、前記複数の押さえピンを前記基板から離間させることを含む半導体装置の製造方法。
  2. 前記基板を支持体上に固定した後、前記第1押さえピンを前記基板から離間させる前に、発光素子を前記基板に実装する請求項1に記載の半導体装置の製造方法。
  3. 前記基板を支持体上に固定した後、前記基板を加熱し、その後、前記第1押さえピンを前記基板から離間させる請求項1〜2のいずれか1項に記載の半導体装置の製造方法。
  4. 前記発光素子を前記基板に実装する際、揮発性成分を含む材料を用いる請求項2又は3に記載の半導体装置の製造方法。
  5. 前記第1押さえピンと前記第2押さえピンとの長さを異ならせる請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
  6. 前記第1押さえピンと前記第2押さえピンとの長さの差を約1〜5mmとする請求項5に記載の半導体装置の製造方法。
  7. 前記基板が上面視において矩形であって、前記基板の矩形の角の一つにおいて前記第2押さえピンを当接する請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
  8. 前記第1押さえピンと前記基板との総接触面積を、前記第2押さえピンと前記基板との総接触面積よりも大きくする請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
JP2017034700A 2017-02-27 2017-02-27 半導体装置の製造方法 Active JP6819354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017034700A JP6819354B2 (ja) 2017-02-27 2017-02-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017034700A JP6819354B2 (ja) 2017-02-27 2017-02-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018142574A true JP2018142574A (ja) 2018-09-13
JP6819354B2 JP6819354B2 (ja) 2021-01-27

Family

ID=63528293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017034700A Active JP6819354B2 (ja) 2017-02-27 2017-02-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6819354B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142895A (ja) * 2001-10-31 2003-05-16 Toyo Commun Equip Co Ltd プリント基板のバックアップ装置
JP2006025471A (ja) * 2004-07-06 2006-01-26 Moric Co Ltd 電動車両用バッテリの劣化判定システム
JP2007260821A (ja) * 2006-03-28 2007-10-11 Mitsuba Corp 基板切断装置
JP2015228488A (ja) * 2014-05-03 2015-12-17 株式会社半導体エネルギー研究所 フィルム状部材の支持装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142895A (ja) * 2001-10-31 2003-05-16 Toyo Commun Equip Co Ltd プリント基板のバックアップ装置
JP2006025471A (ja) * 2004-07-06 2006-01-26 Moric Co Ltd 電動車両用バッテリの劣化判定システム
JP2007260821A (ja) * 2006-03-28 2007-10-11 Mitsuba Corp 基板切断装置
JP2015228488A (ja) * 2014-05-03 2015-12-17 株式会社半導体エネルギー研究所 フィルム状部材の支持装置

Also Published As

Publication number Publication date
JP6819354B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
JP6716391B2 (ja) 実装方法および実装装置
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
KR102403569B1 (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
US9917070B2 (en) Method for arranging electronic switching elements, electronic switching arrangement and use of a carrier having a bonding layer
CN105938790B (zh) 制造半导体器件的方法
JP6234277B2 (ja) 圧着ヘッド、それを用いた実装装置および実装方法
WO2018008066A1 (ja) 転写方法および実装方法
KR20190040493A (ko) 실장 방법 및 실장 장치
JP4445163B2 (ja) 電子部品の実装装置
CN107251212B (zh) 用于从晶片中取出微芯片并且将微芯片施装到基底上的方法和设备
WO2019054284A1 (ja) 圧着ヘッドおよび実装装置
JP6819354B2 (ja) 半導体装置の製造方法
JP7152330B2 (ja) 保持装置、転写装置および転写方法
KR20190116235A (ko) 반도체 칩 본딩 장치 및 반도체 칩 본딩 방법
US20160254427A1 (en) Optoelectronic Component and Method for Securing Same
JP4949114B2 (ja) 接続材料塗布装置および半導体装置の製造方法
JP2010199190A (ja) 接合方法およびデバイス製造方法
JP6512182B2 (ja) 半導体装置の製造方法
JP4881455B2 (ja) 電子部品実装装置及び実装方法
JP6461822B2 (ja) 半導体装置の実装方法および実装装置
JP2012174722A (ja) 半導体装置の製造方法
TWI531013B (zh) 覆晶黏晶用晶片保持工具以及覆晶黏晶方法
JP4184993B2 (ja) 部品実装方法及びその装置
JPH11214569A (ja) バンプ形成方法および装置
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R150 Certificate of patent or registration of utility model

Ref document number: 6819354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250