KR101572297B1 - 트랜스임피던스 증폭기 - Google Patents

트랜스임피던스 증폭기 Download PDF

Info

Publication number
KR101572297B1
KR101572297B1 KR1020117008467A KR20117008467A KR101572297B1 KR 101572297 B1 KR101572297 B1 KR 101572297B1 KR 1020117008467 A KR1020117008467 A KR 1020117008467A KR 20117008467 A KR20117008467 A KR 20117008467A KR 101572297 B1 KR101572297 B1 KR 101572297B1
Authority
KR
South Korea
Prior art keywords
amplifier
transimpedance amplifier
impedance
switch
coupled
Prior art date
Application number
KR1020117008467A
Other languages
English (en)
Other versions
KR20110110763A (ko
Inventor
팍호 영
다이스케 우메다
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20110110763A publication Critical patent/KR20110110763A/ko
Application granted granted Critical
Publication of KR101572297B1 publication Critical patent/KR101572297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7203—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias current in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

입력 전류 신호를 집적 회로상에서 2 이상의 출력 전압 신호로 변환하는 시스템 및 장치를 제공한다. 일측면에서는, 집적 회로는, 제1 캐스코드 증폭기를 포함하는 제1 트랜스임피던스 증폭기와, 제2 캐스코드 증폭기를 포함하는 제2 트랜스임피던스 증폭기를 구비한다. 제2 캐스코드 증폭기 및 제1 캐스코드 증폭기는, 입력 트랜지스터 소자를 공유하고 있다. 제1 캐스코드 증폭기는, 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치에 결합되어 있고, 제2 캐스코드 증폭기는 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치에 결합되어 있다. 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치에 결합된 제어 로직이, 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 한다.

Description

트랜스임피던스 증폭기{TRANSIMPEDANCE AMPLIFIER}
본 발명은 넓게는 트랜스임피던스 증폭기에 관한 것이다.
트랜스임피던스 증폭기는, 입력 전류 신호를 출력 전압 신호로 변환하기 위해 사용할 수 있는 것이다. 트랜스임피던스 증폭기는 변환 이득, 즉 k=Vout/Iin(볼트/암페어)의 트랜스임피던스를 갖는 능동 회로이다. 여기서 Iin은 입력 전류 신호의 강도이고, Vout은 출력 전압 신호의 강도이다. 이상적으로는, 트랜스임피던스 증폭기는 낮은 입력 임피던스(예컨대 0과 같은 입력 임피던스)를 갖는다.
실제로, 트랜스임피던스 증폭기의 몇가지 용도에서는, 상기 트랜스임피던스 증폭기는, 복수의 레이트(예컨대 1 Gb/sec 또는 10 Gb/sec)로 동작할 수 있는 것이 요구된다. 복수의 레이트로 동작하는(멀티레이트) 종래의 트랜스임피던스 증폭기는, 상기 트랜스임피던스 증폭기 내의 하나 이상의 임피던스를 변화시키는 것에 의해, 복수의 레이트로의 변환을 전환할 수 있다. 통상은, 트랜스임피던스 증폭기의 신호 경로 내의 스위치(트랜스임피던스 증폭기 내의 저항 소자와 직렬인 스위치)를 사용하여, 임피던스를 변경하여, 복수의 레이트간의 전환이 행해진다.
일례로서, 종래의 멀티레이트 트랜스임피던스 증폭기는, 제1 저항과 직렬인 트랜지스터를 포함하는 피드백 부회로를 가질 수 있다. 트랜지스터와 제1 저항과의 직렬 회로는, 제2 저항에 병렬로 결합될 수 있다. 종래의 멀티레이트 트랜스임피던스 증폭기에서는, 제1 레이트에서의 변환으로부터 제2 레이트로의 전환은, 트랜지스터를 동작 상태 또는 비동작 상태로 하여, 피드백 부회로의 등가 임피던스를 변경하는 것을 포함할 수 있다.
대체로, 본 명세서에서 설명하는 본 발명의 일측면은, 집적 회로로 실시할 수 있는 것이다. 본 집적 회로는, 제1 캐스코드 증폭기를 포함하는 제1 트랜스임피던스 증폭기, 및 제2 캐스코드 증폭기를 포함하는 제2 트랜스임피던스 증폭기를 포함한다. 제2 캐스코드 증폭기 및 제1 캐스코드 증폭기는, 입력 트랜지스터 소자를 공유한다. 제1 캐스코드 증폭기는 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치에 결합되어 있다. 제2 캐스코드 증폭기는 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치에 결합되어 있다. 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치에 결합된 제어 로직이, 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 한다. 본 측면의 다른 실시형태는, 대응 시스템을 포함한다.
이들의 실시형태 및 다른 실시형태는, 이하의 특징 중 하나 이상을 임의로 포함할 수 있다. 제1 캐스코드 증폭기는, 제1 임피던스를 갖는 제1 저항 소자를 포함하고, 제2 캐스코드 증폭기는, 제2 임피던스를 갖는 제2 저항 소자를 포함한다. 제2 임피던스는, 제1 임피던스와는 상이하다. 본 회로는, 출력 부회로를 더 포함하고 있고, 상기 출력 부회로는, 제1 트랜스임피던스 증폭기의 출력에 결합되어 있으며, 제2 트랜스임피던스 증폭기의 출력에 결합되어 있다. 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기는 공통의 출력을 공유하고 있다.
또한, 대체로, 본 명세서에서 설명하는 본 발명의 다른 측면은, 집적 회로로 실시할 수 있는 것이다. 본 집적 회로는, 입력 트랜지스터 소자, 및 상기 입력 트랜지스터 소자에 캐스코드 결합된 제1 트랜지스터 소자를 포함하는 제1 트랜스임피던스 증폭기, 및 상기 입력 트랜지스터 소자, 및 상기 입력 트랜지스터 소자에 캐스코드 결합된 제2 트랜지스터 소자를 포함하는 제2 트랜스임피던스 증폭기를 포함한다. 본 측면의 다른 실시형태는, 대응 시스템을 포함한다.
이들의 실시형태 및 다른 실시형태는, 이하의 특징 중 하나 이상을 임의로 포함할 수 있다. 제1 트랜스임피던스 증폭기는, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치를 더 포함한다. 제2 트랜스임피던스 증폭기는, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치를 더 포함한다. 제어 로직이 제1 트랜지스터 소자 및 하나 이상의 제1 스위치, 및 제2 트랜지스터 소자 및 하나 이상의 제2 스위치에 결합되어 있고, 상기 제어 로직은, 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기 중 하나 이상을 비동작 상태로 한다.
제1 트랜스임피던스 증폭기의 복수의 제1 회로 소자는 어떤 레이아웃을 이용하여 결합되고, 제2 트랜스임피던스 증폭기의 복수의 제2 회로 소자는 동일한 레이아웃을 이용하여 결합된다. 제1 트랜스임피던스 증폭기는, 제1 임피던스를 갖는 제1 저항 소자를 포함하고 있고, 제2 트랜스임피던스 증폭기는, 제2 임피던스를 갖는 제2 저항 소자를 포함하고 있다. 제2 임피던스는, 제1 임피던스와 상이하다. 본 회로는 출력 부회로를 더 포함하고 있고, 상기 부회로는, 제1 트랜스임피던스 증폭기의 출력에 결합되어 있으며, 제2 트랜스임피던스 증폭기의 출력에 결합되어 있다. 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기는, 공통의 출력을 공유하고 있다.
또한, 대체로, 본 명세서에 설명하는 본 발명의 다른 측면은, 집적 회로로 실시될 수 있는 것이고, 상기 집적 회로는, 출력에 생성되는 제1 전압 신호로 전류 신호를 변환하는 제1 트랜스임피던스 증폭기, 및 동일한 출력에 생성되는 제2 전압 신호로 전류 신호를 변환하는 제2 트랜스임피던스 증폭기를 포함한다. 제1 트랜스임피던스 증폭기는, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치를 포함하고 있고, 제2 트랜스임피던스 증폭기는, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치를 포함하고 있으며, 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치에 결합된 제어 로직이, 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 한다. 본 측면의 다른 실시형태는, 대응 시스템을 포함한다.
이들의 실시형태 및 다른 실시형태는, 이하의 특징 중 하나 이상을 임의로 포함할 수 있다. 제1 트랜스임피던스 증폭기의 복수의 제1 회로 소자는 어떤 레이아웃을 이용하여 결합되고, 제2 트랜스임피던스 증폭기의 복수의 제2 회로 소자는 동일한 레이아웃을 이용하여 결합된다. 제1 트랜스임피던스 증폭기는 제1 임피던스를 갖는 제1 저항 소자를 포함하고, 제2 트랜스임피던스 증폭기는 제2 임피던스를 갖는 제2 저항 소자를 포함한다. 제2 임피던스는 제1 임피던스와 상이하다.
또한, 대체로, 본 명세서에서 설명하는 본 발명의 다른 특징은, 전류 신호를 공급하는 전류 소스, 및 상기 전류 신호를 전압 신호로 변환하는 집적 회로를 포함하는 시스템으로 실시될 수 있는 것이다. 본 집적 회로는, 제1 캐스코드 증폭기를 포함하는 제1 트랜스임피던스 증폭기, 및 제2 캐스코드 증폭기를 포함하는 제2 트랜스임피던스 증폭기를 포함한다. 제2 캐스코드 증폭기 및 제1 캐스코드 증폭기는 입력 트랜지스터 소자를 공유하고 있다. 제1 캐스코드 증폭기는, 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치에 결합되어 있고, 제2 캐스코드 증폭기는, 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치에 결합되어 있으며, 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치에 결합된 제어 로직이, 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 한다. 본 측면의 다른 실시형태는, 대응의 집적 회로를 포함한다.
또한, 대체로, 본 명세서에서 설명하는 본 발명의 다른 측면은, 집적 회로로 실시될 수 있는 것이다. 본 집적 회로는, 전류 신호를 제1 전압 신호로 변환하는 제1 트랜스임피던스 증폭기를 포함한다. 제1 트랜스임피던스 증폭기는, 입력 트랜지스터 소자, 제1 트랜지스터 소자, 제1 저항 소자, 제2 트랜지스터 소자, 및 제3 트랜지스터 소자를 포함한다. 입력 트랜지스터 소자는 전류 신호를 받는다. 제1 트랜지스터 소자는, 입력 트랜지스터 소자에 캐스코드 결합되어 있다. 제1 저항 소자는, 제1 단부 및 제2 단부를 갖는다. 제1 저항 소자의 제1 단부는, 제1 트랜지스터 소자의 콜렉터에 결합되어 있다. 제2 트랜지스터 소자의 드레인은, 제1 트랜지스터 소자의 콜렉터에 결합되어 있다. 제2 트랜지스터 소자의 소스는 그라운드에 결합되어 있다. 제3 트랜지스터 소자의 드레인은, 제1 저항 소자의 제2 단부에 결합되어 있다. 제1 트랜스임피던스 증폭기는, 제1 트랜지스터 소자 및 제3 트랜지스터 소자가 동작 상태가 되고, 제2 트랜지스터 소자가 비동작 상태가 될 때에, 동작 상태가 된다.
본 집적 회로는, 전류 신호를 제2 전압 신호로 변환하는 제2 트랜스임피던스 증폭기를 더 포함한다. 제2 트랜스임피던스 증폭기는, 상기 입력 트랜지스터 소자, 제4 트랜지스터 소자, 제2 저항 소자, 제5 트랜지스터 소자, 및 제6 트랜지스터 소자를 포함한다. 제4 트랜지스터 소자는, 입력 트랜지스터 소자에 캐스코드 결합되어 있다. 제2 저항 소자는, 제1 단부 및 제2 단부를 갖는다. 제2 저항 소자의 제1 단부는, 제4 트랜지스터 소자의 콜렉터에 결합되어 있다. 제5 트랜지스터 소자의 드레인은, 제4 트랜지스터 소자의 콜렉터에 결합되어 있다. 제5 트랜지스터 소자의 소스는 그라운드에 결합되어 있다. 제6 트랜지스터 소자의 드레인은, 제2 저항 소자의 제2 단부에 결합되어 있다. 제2 트랜스임피던스 증폭기는, 제4 트랜지스터 소자 및 제6 트랜지스터 소자가 동작 상태가 되고, 제5 트랜지스터 소자가 비동작 상태가 될 때, 동작 상태가 된다.
본체용의 다른 실시형태는, 대응 시스템을 포함한다.
이들의 실시형태 및 다른 실시형태는, 이하의 특징 중 하나 이상을 임의로 포함할 수 있다. 제1 저항 소자는 제1 임피던스를 가지며, 제2 저항 소자는 제2 임피던스를 가지며, 제2 임피던스는 제1 임피던스와 상이하다. 본 회로는, 출력 부회로를 더 포함하고, 상기 부회로는, 제1 트랜스임피던스 증폭기의 출력에 결합되어 있으며, 제2 트랜스임피던스 증폭기의 출력에 결합되어 있다. 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기는 공통의 출력을 공유하고 있다.
또한, 대체로, 본 명세서에 설명하는 본 발명의 다른 측면은, 트랜스임피던스 증폭기로 실시될 수 있는 것이다. 트랜스임피던스 증폭기는 제1 캐스코드 증폭기, 제2 캐스코드 증폭기, 하나 이상의 제1 스위치, 하나 이상의 제2 스위치, 및 제어 로직을 포함한다. 하나 이상의 제1 스위치는 제2 캐스코드 증폭기의 신호 경로의 외부에 설치되어 있다. 하나 이상의 제1 스위치는 제1 캐스코드 증폭기에 결합되어 있고, 상기 제1 캐스코드 증폭기를 비동작 상태로 한다. 하나 이상의 제2 스위치는 제1 캐스코드 증폭기의 신호 경로의 외부에 설치되어 있다. 하나 이상의 제2 스위치는 제2 캐스코드 증폭기에 결합되어 있고, 상기 제2 캐스코드 증폭기를 비동작 상태로 한다. 제어 로직은, 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치에 결합되어 있고, 제1 캐스코드 증폭기 및 제2 캐스코드 증폭기 중 한쪽 이상을 비동작 상태로 한다. 본 측면의 다른 실시형태는 대응의 집적 회로 및 시스템을 포함한다.
이들의 실시형태 및 다른 실시형태는 이하의 특징 중 하나 이상을 임의로 포함할 수 있다. 제1 캐스코드 증폭기는 입력 트랜지스터 소자, 및 상기 입력 트랜지스터 소자에 캐스코드 결합된 제1 트랜지스터 소자를 포함한다. 제2 캐스코드 증폭기는, 상기 입력 트랜지스터 소자, 및 상기 입력 트랜지스터 소자에 캐스코드 결합된 제2 트랜지스터 소자를 포함한다.
또한, 대체로, 본 명세서에 설명하는 본 발명의 다른 양태는, 집적 회로로 실시될 수 있는 것이다. 본 집적 회로는, 입력 트랜지스터 소자를 포함하는 제1 트랜스임피던스 증폭기, 상기 입력 트랜지스터 소자를 공유하는 제2 트랜스임피던스 증폭기, 하나 이상의 제1 스위치, 하나 이상의 제2 스위치, 및 제어 로직을 포함한다. 하나 이상의 제1 스위치는, 제2 트랜스임피던스 증폭기의 신호 경로의 외부에 설치되어 있고, 제1 트랜스임피던스 증폭기를 비동작 상태로 한다. 제1 트랜스임피던스 증폭기는, 상기 하나 이상의 제1 스위치를 포함하고 있다. 하나 이상의 제2 스위치는, 제1 트랜스임피던스 증폭기의 신호 경로의 외부에 설치되어 있고, 제2 트랜스임피던스 증폭기를 비동작 상태로 한다. 제2 트랜스임피던스 증폭기가, 상기 하나 이상의 제2 스위치를 포함하고 있다. 제어 로직은, 하나 이상의 제1 스위치 및 하나 이상의 제2 스위치에 결합되어 있고, 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 한다. 본 측면의 다른 실시형태는, 대응의 시스템을 포함한다.
이들의 실시형태 및 다른 실시형태는, 이하의 특징 중 하나 이상을 임의로 포함할 수 있다. 본 회로는 제3 트랜스임피던스 증폭기, 및 하나 이상의 제3 스위치를 더 포함한다. 제3 트랜스임피던스 증폭기는, 상기 입력 트랜지스터 소자를 공유하고 있다. 하나 이상의 제3 스위치는, 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기의 신호 경로의 외부에 설치되어 있고, 제3 트랜스임피던스 증폭기를 비동작 상태로 한다. 제3 트랜스임피던스 증폭기는 하나 이상의 제3 스위치를 포함한다. 제어 로직은, 하나 이상의 제3 스위치에 더 결합되어 있고, 제1 트랜스임피던스 증폭기, 제2 트랜스임피던스 증폭기, 및 제3 트랜스임피던스 증폭기 중 하나 이상을 비동작 상태로 한다.
본 발명의 실시형태의 이점에는, 이하의 것이 있다. 둘 이상의 트랜스임피던스 증폭기를 포함하는 집적 회로는, 상기 집적 회로의 변경(예컨대 디자인 사양, 및 최적화)에 대해서 유연성을 향상시킬 수 있다. 예컨대 트랜스임피던스 증폭기의 임피던스를, 집적 회로중 다른 트랜스임피던스 증폭기에 대한 변화의 영향을 저감 및/또는 배제하면서, 개별적으로 변경할 수 있다. 다른 예로서는, 트랜스임피던스 증폭기의 트랜지스터 사이즈를, 집적 회로중 다른 트랜스임피던스 증폭기에 대한 변화의 영향을 저감 및/또는 배제하면서, 개별적으로 변경할 수 있다.
또한 집적 회로의 트랜스임피던스 증폭기(예컨대 멀티레이트 트랜스임피던스 증폭기)의 신호 경로의 외부에 스위치를 설치하는 것에 의해, 동작 상태로 되어 있는 트랜스임피던스 증폭기 내의 기생 임피던스나 기생 용량을 저감할 수 있고, 이것에 의해, 집적 회로의 성능을 향상시킬 수 있다. 기생 임피던스를 저감함으로써, 동작 상태로 되어 있는 트랜스임피던스 증폭기의 임피던스의 정밀도(예컨대 프로세스 변동, 전압 변동, 및 온도 변동)를 향상시킬 수 있고, 이것에 의해, 동작 상태로 되어 있는 트랜스임피던스 증폭기의 정밀도를 향상시킬 수 있다. 이들의 이점은, 트랜스임피던스 증폭기에 캐스코드 결합, 즉 캐스코드 증폭기를 사용하는 경우에, 더 향상시킬 수 있다. 또한 동작 상태로 되어 있는 트랜스임피던스 증폭기의 입력 및/또는 출력에서의 기생 용량을 저감함으로써, 동작 상태의 트랜스임피던스 증폭기의 동작, 특히 고속에서의 동작을 개선(예컨대 기생 진동을 저감하고, 대역폭을 증가시키는 것)할 수 있다.
본 발명의 하나 이상의 실시형태의 세부 사항을, 첨부 도면 및 이하의 설명에서 기재한다. 본 발명의 다른 특징, 측면, 및 이점은, 상기 설명, 도면, 및 특허청구범위에서 명백해진다.
도 1a는 제1 레이트로 동작하는 트랜스임피던스 증폭기의 예의 블록도이다.
도 1b는 제2 레이트로 동작하는 트랜스임피던스 증폭기의 예의 블록도이다.
도 2a는 트랜스임피던스 증폭기의 예의 개략적인 회로도이다.
도 2b는 출력 부회로에 더 결합된 도 2a의 트랜스임피던스 증폭기의 개략적인 회로도이다.
도 3은 광 검출 시스템의 예의 블록도이다.
이하, 도면에서는, 같은 참조 번호 및 참조 기호에 의해, 같은 요소를 가리키는 것으로 한다.
전류 전압 변환기는, 입력 전류 신호를 출력 전압 신호로 변환할 수 있다. 감도 및 대역폭을 향상시켜야 하는 용도에서는, 트랜스임피던스 증폭기를 이용하여, 입력 전류 신호를 출력 전압 신호로 변환할 수 있다. 예컨대 광학 검출 시스템(예컨대 광 검출 시스템)에 트랜스임피던스 증폭기를 사용하여, 낮은 레벨의 광을 검출할 수 있다.
도 1a 및 도 1b는 각각, 제1 레이트 및 제2 레이트로 동작하는 트랜스임피던스 증폭기의 예의 블록도이다.
도 1a에 도시하는 바와 같이, 집적 회로(100)(예컨대, 멀티레이트 트랜스임피던스 증폭기)는, 제1 트랜스임피던스 증폭기(110) 및 제2 트랜스임피던스 증폭기(120)를 구비할 수 있는 것이다. (실선으로 나타내는 바와 같이)동작 상태가 되면, 제1 트랜스임피던스 증폭기(110)는, 집적 회로(100)의 입력 단자에 받은 전류 신호를 변환하여, 집적 회로(100)의 제1 출력 단자에 제1 전압 신호를 생성한다. 제1 트랜스임피던스 증폭기(110)가 동작 상태일 때에는, 제2 트랜스임피던스 증폭기(120)를 (점선으로 나타내는 바와 같이)비동작 상태로 할 수 있다. 비동작 상태의 트랜스임피던스 증폭기는, 출력 단자에 전압 신호를 발생하지 않는다.
도 1b에 도시하는 바와 같이, (실선으로 나타내는 바와 같이)동작 상태가 되면, 제2 트랜스임피던스 증폭기(120)는 전류 신호를 제2 전압 신호로 변환할 수 있다. 제2 전압 신호는 집적 회로(100)의 제2 출력 단자에 생성할 수 있다. 어떤 실시형태에서는, 집적 회로(100)는 단일의(공통의) 출력 단자를 가질 수 있다. 예컨대 제1 트랜스임피던스 증폭기(110)의 출력 단자를, 출력 부회로에 결합하고, 제2 트랜스임피던스 증폭기(120)의 출력 단자를 상기 출력 부회로에 결합할 수 있다. 출력 부회로의 단일의 출력 단자를, 집적 회로의 공통의 출력 단자로 할 수 있다.
제1 트랜스임피던스 증폭기(110) 및 제2 트랜스임피던스 증폭기(120)는, 여러 가지의 용도에 대하여 구성할 수 있다. 이들의 실시형태 및 다른 실시형태에서는, 집적 회로(100)를 멀티레이트 트랜스임피던스 증폭기로 할 수 있고, 제1 트랜스임피던스 증폭기(110)는 제1 레이트(예컨대 10 Gb/sec)로 제1 전압 신호를 생성하며, 제2 트랜스임피던스 증폭기는 제2 레이트(예컨대 1 Gb/sec)로 제2 출력신호를 생성할 수 있다. 다른 실시형태도 가능하다. 예컨대 제1 트랜스임피던스 증폭기(110) 및 제2 트랜스임피던스 증폭기(120)를, 상이한 이득(예컨대 전류-전압 증폭), 상이한 대역폭, 상이한 정밀도(예컨대 미세한/저속 동작용으로 향상된 선형성 또는 안정성, 대략적(coarse)/고속 동작용으로 저감된 선형성 또는 안정성), 및 상이한 노이즈 감도라는 다른 사양용으로 구성할 수 있다.
트랜스임피던스 증폭기의 이들 구성 및 다른 구성의 여러 가지의 조합을 집적 회로(100)에 포함하여, 여러 가지의 사양을 필요로 하는 여러 가지의 용도사이에서 전환할 수 있다. 어떤 실시형태에서는, 집적 회로(100)는 2개보다 많은 트랜스임피던스 증폭기를 포함할 수 있다. 각 트랜스임피던스 증폭기는 전류 신호를 대응의 전압 신호로 변환할 수 있다.
도 2a는 집적 회로(200)의 예의 개략적인 회로도이다. 이 예시의 실시형태에서는, 집적 회로(200)는 멀티레이트 트랜스임피던스 증폭기이고, 제1 트랜스임피던스 증폭기(210) 및 제2 트랜스임피던스 증폭기(250)를 포함하고 있다. 제1 트랜스임피던스 증폭기(210)는, 상기 제1 트랜스임피던스 증폭기(210)의 회로 소자에 부수되는 말미의 「10G」로 나타내는 바와 같이, 10 Gb/sec로 동작하도록 구성할 수 있다. 제2 트랜스임피던스 증폭기(250)는, 상기 제2 트랜스임피던스 증폭기(250)의 회로 소자에 부수되는 말미의 「1G」로 나타내는 바와 같이, 1 Gb/sec로 동작하도록 구성할 수 있다. 집적 회로(200)는 입력 단자(202), 제1 출력 단자(204), 및 제2 출력 단자(206)를 구비하고 있다. 어떤 실시형태에서는, 제1 출력 단자(204) 및 제2 출력 단자(206)를, 출력 부회로에 결합할 수 있다.
제1 트랜스임피던스 증폭기(210)는, 제1 캐스코드 증폭기를 포함하고 있다. 제1 캐스코드 증폭기는, 입력 트랜지스터 소자(Q0)(예컨대 npn 바이폴라 접합 트랜지스터), 제1 트랜지스터 소자(Q1_10G)(예컨대 npn 바이폴라 접합 트랜지스터), 및 제1 저항 소자(RL_10G)를 포함하고 있다. Q0의 베이스는 입력 단자(202)에 결합되어 있고, Q0의 이미터는 그라운드에 결합되어 있다. Q1_10G는 노드 B에서 Q0에 캐스코드 결합되어 있다. 도 2a에 도시하는 바와 같이, Q1_10G의 이미터는 Q0의 콜렉터에 결합되어 있다.
Q1_10G의 콜렉터는, 제2 트랜지스터 소자(SW2_10G)(예컨대 CMOS 스위치)의 드레인에도 결합되어 있다. SW2_10G의 소스는 그라운드에 결합되어 있다. SW2_10G의 드레인, 따라서 Q1_10G의 콜렉터는 제3 트랜지스터 소자(Q2_10G)(npn 바이폴라 접합 트랜지스터)에 결합되어 있고, 구체적으로는 Q2_10G의 베이스에 결합되어 있다. Q2_10G의 이미터는, 노드 D1에서 제4 트랜지스터 소자(Q3_10G)(예컨대 npn 바이폴라 접합 트랜지스터)의 콜렉터에 더 결합되어 있다. 노드 D1은 제1 출력 단자(204)에 결합되어 있다. Q3_10G의 이미터는 그라운드에 결합될 수 있다. 어떤 실시형태에서는, Q3_10G의 이미터는 그라운드에 결합된 저항 소자에 결합될 수 있다.
또한 Q1_10G의 콜렉터는, RL_10G의 제1 단부에 결합되어 있다. RL_10G의 제2 단부는 제5 트랜지스터 소자(SW1_10G)(다른 CMOS 스위치)에 결합되어 있다. 구체적으로는, RL_10G의 제2 단부는 SW1_10G의 드레인에 결합되어 있다. SW1_10G의 소스는 전원(예컨대 Vdd≤3.3 V), 및 Q2_10G의 콜렉터에 결합되어 있다.
제1 트랜스임피던스 증폭기(210)는 또한 제1 피드백 부회로를 포함하고 있다. 제1 피드백 부회로는, 피드백 저항 소자(RF_10G)를 포함하고 있다. RF_10G의 제1 단부는, 예컨대 노드 D1에서, 제1 출력 단자(204)에 결합되어 있다. RF_10G의 제2 단부는, 예컨대 노드 A에서, 집적 회로(200)의 입력 단자(202)에 결합되어 있다. 어떤 실시형태에서는, RF_10G는, 용량 소자(CF_10G)에 병렬로 결합할 수 있다. CF_10G는 입력 전류 소스[예컨대 입력 단자(202)에 결합된 포토다이오드]의 용량을 보상하고, 예컨대 높은 이득으로, 집적 회로(200)의 불안정성을 저감할 수 있다.
예컨대, 약 10-12의 비트 에러율(BER)이며 약 20 uA의 입력 감도의 용도인 경우, RF_10G의 값을 0.2 ㏀∼1 ㏀의 범위로 할 수 있고, CF_10G의 값을 0F∼10fF의 범위로 할 수 있으며, RL_10G의 값을 150 Ω∼300 Ω로 할 수 있다.
트랜지스터 소자, 예컨대 Q1_10G, Q3_10G, SW1_10G, 및 SW2_10G를 사용하여, 제1 트랜스임피던스 증폭기(210)를 동작 상태 및 비동작 상태로 할 수 있다. 제어 로직(260)은, 이들 트랜지스터 소자의 게이트 및/또는 베이스에 결합할 수 있고, 상기 제어 로직(260)을 사용하여, Q1_10G, Q3_10G, SW1_10G, 및 SW2_10G를 동작 상태 및 비동작 상태로 할 수 있다. 제1 캐스코드 증폭기를 동작 상태 및 비동작 상태로 하는 것에 의해, 제1 트랜스임피던스 증폭기(210)를 동작 상태 및 비동작 상태로 할 수 있다.
제1 트랜스임피던스 증폭기(210)를 동작 상태로 하는 것은, Q1_10G을 동작 상태로 하고, Q3_10G를 동작 상태로 하며, SW1_10G을 동작 상태로 하고, SW2_10G를 비동작 상태로 하는 것을 포함할 수 있다.
SW1_10G를 동작 상태로 하는 것(예컨대 「ON」으로 하거나, PMOS 스위치를 폐쇄하는 것)은, SW1_10G의 게이트에 저전압(예컨대 0 V)을 부여하는 것을 포함할 수 있다. SW1_10G를 비동작 상태로 하는 것은, SW1_10G의 게이트에 고전압(예컨대 Vdd)을 부여하는 것을 포함할 수 있다. SW1_10G가 동작 상태가 되면, SW1_10G는 제1 트랜스임피던스 증폭기(210)에 효율적으로 전력을 공급한다. 이상적으로는, SW1_10G는 가능한 한 낮은 임피던스(예컨대 저기생 임피던스)를 가지며, 가능한 한 높은 용량(예컨대 평활화용)을 가져야 한다. 따라서 어떤 실시형태에서는, SW1_10G를, 다이 상의 공간적 제약에 준거하여, 가능한 한 큰 트랜지스터 소자가 되도록, 선택할 수 있다.
SW2_10G를 비동작 상태로 하는 것은, SW2_10G의 게이트에 저전압(예컨대 0 V)을 부여하는 것을 포함할 수 있다. SW2_10G를 동작 상태로 하는 것은, SW2_10G의 게이트에 고전압(예컨대 Vdd V)을 부여하는 것을 포함한다. SW2_10G가 비동작 상태가 되면(예컨대 NMOS 스위치가 오프, 또는 개방 상태가 되면), 그라운드는 노드 C1에 전기적으로 결합되지 않게 된다. 이상적으로는 SW2_10G는, 가능한 한 낮은 용량(예컨대 저기생 용량)을 가져야 한다. SW1_10G가 비동작 상태가 되면, SW2_10G를 통해 전류는 흐르지 않는다. 따라서, SW2_10G의 기생 임피던스의 영향이 저감되거나 또는 배제된다. 어떤 실시형태에서는, SW2_10G는 가능한 한 작은 트랜지스터 소자이도록, 선택할 수 있다.
SW1_10G가 동작 상태가 되고 SW2_10G가 비동작 상태가 되면, 전원에 의해 생기는 전류는, RL_10G를 통해 흘러, 전압을 노드 C1에 부여한다. Q1_10G를 동작 상태로 하는 것은, Q1_10G의 베이스에 고전압(예컨대 1.2 V)을 부여하는 것을 포함할 수 있다. 또한 Q1_10G를 비동작 상태로 하는 것은, Q1_10G의 베이스에 저전압(예컨대 0 V)을 부여하는 것을 포함할 수 있다.
또한 Q3_10G는, 상기 Q3_10G의 베이스에 고전압을 부여하는 것에 의해 동작 상태가 되고, 상기 Q3_10G의 베이스에 저전압을 부여하는 것에 의해 비동작 상태가 된다. 어떤 실시형태에서는, 고전압은 Q3_10G의 베이스에 결합된 바이어스 회로(예컨대 전류 미러)에 의해 제공될 수 있다. 고전압 및 저전압은 Q3_10G가 Q2_10G에 대하여 적절한 전류 바이어스를 제공하도록 선택될 수 있다.
Q1_10G를 동작 상태로 하고, SW1_10G를 동작 상태로 하며, SW2_10G를 비동작 상태로 하고, Q3_10G를 동작 상태로 하는 것에 의해, 제1 트랜스임피던스 증폭기(210)가 동작 상태가 된다. 동작 상태의 제1 트랜스임피던스 증폭기(210)는, 노드 A에 받은 입력 전류 신호를 제1 레이트로 제1 출력 단자(204)에서의 출력 전압 신호로 변환한다. 노드 C1과 노드 D1에는 전압이 형성된다. 노드 D1의 전압은, 입력 전류 신호로부터 제1 레이트로 변환된 출력 전압 신호를 나타낸다. 제1 트랜스임피던스 증폭기(210)를 비동작 상태로 하는 것은, Q1_10G를 비동작 상태로 하고, SW1_10G를 비동작 상태로 하며, SW2_10G를 동작 상태로 하고, Q3_10G를 비동작 상태로 하는 것을 포함할 수 있다. Q1_10G를 비동작 상태로 하고, SW1_10G를 비동작 상태로 하며, SW2_10G를 동작 상태로 하고, Q3_10G를 비동작 상태로 하는 것에 의해, 노드 C1은 그라운드에 결합되고, 노드 D1에서는 고임피던스(100 Ω보다 큼)가 얻어진다.
어떤 용도에서는, 제2 트랜스임피던스 증폭기(250)의 회로 소자를, 제1 트랜스임피던스 증폭기(210)의 회로 소자와 동일한 레이아웃을 이용하여 구성할 수 있다.
제2 트랜스임피던스 증폭기(250)는, 제2 캐스코드 증폭기를 포함하고 있다. 제2 캐스코드 증폭기는, 입력 트랜지스터 소자(Q0)(예컨대 제1 캐스코드 증폭기와 Q0를 공유함), 제6 트랜지스터 소자(Q1_1G)(예컨대 npn 바이폴라 접합 트랜지스터), 및 제2 저항 소자(RL_1G)를 포함하고 있다. RL_1G는, RL_10G의 임피던스와는 상이한 임피던스를 가지며, 제2 트랜스임피던스 증폭기(250)를 제2 레이트로 동작시키는 것을 가능하게 하는 것에, 유의되고자 한다. 같은 이유로, RF_1G 및 CF_1G도 각각, RG_10G 및 CF_10G와는 상이한 임피던스 및 캐패시턴스값을 갖고 있다. Q1_1G는 Q0에 노드 B에서 캐스코드 결합되어 있다. 도 2a에 도시하는 바와 같이, Q1_1G의 이미터는 Q0의 콜렉터에 결합되어 있다.
Q1_1G의 콜렉터는, 제7 트랜지스터 소자(SW2_1G)(예컨대 CMOS 스위치)의 드레인에 결합되어 있다. SW2_1G의 소스는 그라운드에 결합되어 있다. SW2_1G의 드레인, 따라서 Q1_1G의 콜렉터는 제8 트랜지스터 소자(Q2_1G)(예컨대 npn 바이폴라 접합 트랜지스터)에도 결합되어 있고, 구체적으로는 Q2_1G의 베이스에 결합되어 있다. Q2_1G의 이미터는, 제2 출력 단자(206)에 있어서, 제9 트랜지스터 소자(Q3_1G)(예컨대 npn 바이폴라 접합 트랜지스터)의 콜렉터에 더 결합되어 있다. Q3_1G의 이미터는, 그라운드에 결합할 수 있다. 어떤 실시형태에서는, Q3_1G의 이미터는 그라운드에 결합된 저항 소자에 결합할 수 있다.
또한 Q1_1G의 콜렉터는, RL_1G의 제1 단부에 결합되어 있다. RL_1G의 제2 단부는 제10 트랜지스터 소자(SW1_1G)(예컨대 다른 CMOS 스위치)에 결합되어 있다. 구체적으로는, RL_1G의 제2 단부는, SW1_1G의 드레인에 결합되어 있다. SW1_1G의 소스는 전원(예컨대 Vdd) 및 Q2_1G의 콜렉터에도 결합되어 있다.
제2 트랜스임피던스 증폭기(250)는, 제2 피드백 부회로도 포함하고 있다. 제2 피드백 부회로는, 피드백 저항 소자(RF_1G)를 포함하고 있다. RF_1G의 제1 단부는 제2 출력 단자(206)에 결합되어 있다. RF_1G의 제2 단부는 집적 회로(200)의 입력 단자(202)에, 예컨대 노드 A에서 결합되어 있다. 어떤 실시형태에서는, RF_1G는 용량 소자(CF_1G)에 병렬로 결합할 수 있다. CF_1G를 사용하여, 입력 전류 소스의 용량을 보상하고, 집적 회로(200)의 불안정성을, 예컨대 고이득으로 저감할 수 있다.
예컨대 약 10-12의 비트 에러율(BER)이며 약 4 uA의 입력 감도의 용도인 경우, RF_1G를 2 KΩ∼3 KΩ의 범위로 할 수 있고, CF_1G의 값을 0F∼10fF의 범위로 할 수 있으며, RL_1G의 값을 0.5 KΩ∼2 KΩ의 범위로 할 수 있다.
트랜지스터 소자, 예컨대 Q1_1G, Q3_1G, SW1_1G, SW2_1G를 사용하여, 제2 트랜스임피던스 증폭기(250)를 동작 상태 및 비동작 상태로 할 수 있다. 제어 로직(260)은, 이들 트랜지스터 소자의 게이트 및/또는 베이스에 결합할 수 있고, 상기 제어 로직(260)을 이용하여, Q1_1G, Q3_1G, SW1_1G, 및 SW2_1G를 동작 상태 및 비동작 상태로 할 수 있으며, 이것에 의해, 제2 캐스코드 증폭기를 동작 상태 및 비동작 상태로 할 수 있다. 제2 캐스코드 증폭기를 동작 상태 및 비동작 상태로 하는 것에 의해, 제2 트랜스임피던스 증폭기(250)를 동작 상태 및 비동작 상태로 할 수 있다.
제2 트랜스임피던스 증폭기(250)를 동작 상태로 하는 것은, Q1_1G를 동작 상태로 하고, Q3_1G를 동작 상태로 하며, SW1_1G를 동작 상태로 하고, SW2_1G를 비동작 상태로 하는 것을 포함할 수 있다.
SW1_1G를 동작 상태로 하는 것(예컨대 「ON」으로 하거나, 또는 PMOS 스위치를 폐쇄하는 것)은, SW1_1G의 게이트에 저전압(예컨대 0 V)을 부여하는 것을 포함할 수 있다. SW1_1G를 비동작 상태로 하는 것은, SW1_1G의 게이트에 고전압(예컨대 Vdd)을 부여하는 것을 포함할 수 있다. SW1_1G가 동작 상태가 되면, SW1_1G는 제2 트랜스임피던스 증폭기(250)에 효율적으로 전력을 공급한다. 이상적으로는, SW1_1G는 가능한 한 낮은 임피던스(예컨대 저기생 임피던스)를 가지며, 가능한 한 높은 용량을 가져야 한다. 따라서, 어떤 실시형태에서는, SW1_1G는 다이 상의 공간적 제약에 준거하여, 가능한 한 큰 트랜지스터 소자이도록, 선택할 수 있다.
SW2_1G를 비동작 상태로 하는 것은, SW2_1G의 게이트에 저전압(예컨대 0 V)을 부여하는 것을 포함할 수 있다. SW2_1G를 동작 상태로 하는 것은 SW2_1G의 게이트에 고전압(예컨대 Vdd)을 부여하는 것을 포함할 수 있다. SW2_1G가 비동작 상태가 되면(예컨대 NMOS 스위치를 「Off」로 하거나, 개방 상태로 함), 그라운드는 노드 C2에 전기적으로 결합하지 않게 된다. 이상적으로는, SW2_1G는 가능한 한 낮은 용량(예컨대 저기생 용량)을 가져야 한다. SW1_1G가 비동작 상태가 되면, SW2_1G를 통해 전류는 흐르지 않게 된다. 따라서 SW2_1G의 기생 임피던스의 영향이 저감 또는 배제된다. SW2_1G는 가능한 한 작은 트랜지스터 소자이도록, 선택할 수 있다.
SW1_1G가 동작 상태가 되고, SW2_1G가 비동작 상태가 되면, 전원에 의해 생기는 전류는, RL_1G를 통해 흘러, 노드 C2에 전압을 부여한다. Q1_1G를 동작 상태로 하는 것은, Q1_1G의 베이스에 고전압(예컨대 1.2 V)을 부여하는 것을 포함할 수 있다. 또한 Q1_1G를 비동작 상태로 하는 것은, Q1_1G의 베이스에 저전압(예컨대 0 V)을 부여하는 것을 포함할 수 있다.
또한, Q3_1G는, 상기 Q3_1G의 베이스에 고전압을 부여함으로써 동작 상태로 할 수 있고, 상기 Q3_1G의 베이스에 저전압을 부여하는 것에 의해 비동작 상태로 할 수 있다. 어떤 실시형태에서는, 고전압은 Q3_1G의 베이스에 결합된 바이어스 회로(예컨대 전류 미러)에 의해 공급할 수 있다. 고전압 및 저전압은 Q3_1G가 Q2_1G에 대하여 적절한 전류 바이어스를 부여하도록, 선택할 수 있다.
Q1_1G를 동작 상태로 하고, SW1_1G를 동작 상태로 하며, SW2_1G를 비동작 상태로 하고, Q3_1G를 동작 상태로 하는 것에 의해, 제2 트랜스임피던스 증폭기(250)가 동작 상태가 된다. 동작 상태의 제2 트랜스임피던스 증폭기(250)는, 노드 A에서 받은 입력 전류 신호를, 제2 레이트로 제2 출력 단자(206)에서의 출력 전압 신호로 변환한다. 노드 C2 및 노드 D2에는 전압이 형성된다. 노드 D2의 전압은, 입력 전류 신호로부터 제2 레이트로 변환된 출력 전압 신호를 나타낸다. 제2 트랜스임피던스 증폭기(250)를 비동작 상태로 하는 것은, Q1_1G를 비동작 상태로 하고, SW1_1G를 비동작 상태로 하며, SW2_1G를 동작 상태로 하고, Q3_1G를 비동작 상태로 하는 것을 포함할 수 있다. Q1_1G를 비동작 상태로 하고, SW1_1G를 비동작 상태로 하며, SW2_1G를 동작 상태로 하고, Q3_1G를 비동작 상태로 하는 것에 의해, 노드 C2가 그라운드에 결합되어, 노드 D2에서 고임피던스(예컨대 100Ω보다 큼)가 얻어진다.
전술한 규칙의 예를 이용하여, 제어 로직(260)은, 제1 트랜스임피던스 증폭기(210)를 동작 상태로 하고, 제2 트랜스임피던스 증폭기(250)를 비동작 상태로 하도록 사용할 수 있다. 그 결과, 집적 회로(200)는 입력 전류 신호를 제1 레이트로 출력 전압 신호로 변환한다. 또한, 제어 로직(260)을 사용하여, 제1 트랜스임피던스 증폭기(210)를 비동작 상태로 하고, 제2 트랜스임피던스 증폭기(250)를 동작 상태로 할 수 있다. 그 결과, 집적 회로(200)는 입력 전류 신호를 제2 레이트로 출력 전압 신호로 변환한다.
도 2a에 도시하는 바와 같이, 제1 트랜스임피던스 증폭기(210) 및 제2 트랜스임피던스 증폭기(250)를 동작 상태 및 비동작 상태로 하기 위해 사용되는 트랜지스터 소자는, 집적 회로(200)를, 제1 트랜스임피던스 증폭기(210)와 제2 트랜스임피던스 증폭기(250) 사이에서 전환하는 것(예컨대 제1 레이트와 제2 레이트 간의 전환)을 가능하게 하는 것이고, 이들 트랜지스터 소자가 제어하는 대응의 트랜스임피던스 증폭기의 내부에 설치되어 있다. 즉, 제1 트랜스임피던스 증폭기(210)를 제어(예컨대 동작 상태 및 비동작 상태로)하기 위해 사용되는 트랜지스터 소자는, 제2 트랜스임피던스 증폭기(250)의 신호 경로의 외부에 설치되어 있다. 또한 제2 트랜스임피던스 증폭기(250)를 제어하기 위해 사용되는 트랜지스터 소자는, 제1 트랜스임피던스 증폭기(210)의 신호 경로의 외부에 설치되어 있다.
제1 트랜스임피던스 증폭기(210)와 제2 트랜스임피던스 증폭기(250) 간의 전환은, 집적 회로(200)의 노드 B에서 효율적으로 발생한다. 제1 트랜스임피던스 증폭기(210)가 비동작 상태가 되면(Q1_10G가 비동작 상태가 되면), 노드 A에서의 입력 전류 신호에 의해 생기는 신호는, 노드 B를 통해 제2 트랜스임피던스 증폭기(250)에 흐른다. 제2 트랜스임피던스 증폭기(250)가 비동작 상태가 되면(Q1_1G가 비동작 상태가 되면), 노드 A에서의 입력 전류 신호에 의해 생기는 신호는, 노드 B를 통해 제1 트랜스임피던스 증폭기(210)에 흐른다.
전술한 바와 같이, 트랜지스터 소자는 고유의 (예컨대 기생)임피던스 및 용량을 가질 수 있다. 제1 트랜스임피던스 증폭기(210) 및 제2 트랜스임피던스 증폭기(250) 중 한쪽 이상을 비동작 상태로 하기 위해 사용되는 트랜지스터 소자는, 집적 회로(200)의 동작 상태의 부회로[예컨대 제1 트랜스임피던스 증폭기(210)]의 신호 경로의 외부에 설치되어 있기 때문에, 비동작 상태의 부회로[예컨대 제2 트랜스임피던스 증폭기(250)]의 기생 임피던스 및 기생 용량에 의한 동작 상태의 부회로에 대한 영향은, 저감되거나 또는 배제될 수 있다.
도 2b는, 출력 부회로(270)에 더 결합된 도 2a의 트랜스임피던스 증폭기의 개략적인 회로도이다. 출력 부회로(270)는 트랜지스터 소자 Q4_10G, 트랜지스터 소자 Q5_10G, 트랜지스터 소자 Q4_1G, 및 트랜지스터 소자 Q5_1G를 포함하고 있다.
Q4_10G 및 Q5_10G는, 도 2b에 도시하는 바와 같이 구성할 수 있고, Q2_10G 및 Q3_10G와 마찬가지로, 전술한 바와 같이 동작할 수 있다. 마찬가지로, Q4_1G 및 Q5_1G는, 도 2b에 도시하는 바와 같이 구성할 수 있고, Q2_1G 및 Q3_1G와 마찬가지로, 전술한 바와 같이 동작할 수 있다. 그 결과, 제1 트랜스임피던스 증폭기(210)를 동작 상태로 하면, 전류 신호를 제1 전압 신호로 변환하여 노드 D1'에 생성할 수 있다. 또한 제2 트랜스임피던스 증폭기(250)를 동작 상태로 하면, 전류 신호를 제2 전압 신호로 변환하여 노드 D2'에 생성할 수 있다. 노드 D1' 및 노드 D2'는 공통 출력 단자(275)에 결합될 수 있다. 이 공통 출력 단자(275)를, 집적 회로(200)의 출력 단자로 할 수 있다.
도 3은 광 검출 시스템(300)의 예의 블록도이다. 시스템(300)은, 예컨대 광 통신 시스템에서의 여러 가지의 용도에 사용할 수 있다. 시스템(300)은 광검출기(310), 트랜스임피던스 증폭기(320)[예컨대 집적 회로(200)], 및 리미팅 증폭기(330)를 구비하고 있다.
광검출기(310)는, 예컨대 포토다이오드여도 좋다. 포토다이오드는, 광자를 받아, 이것에 따라 전류 신호(예컨대 광전류)를 생성할 수 있다. 트랜스임피던스 증폭기(320)는 전류 신호를 받아, 상기 전류 신호를, 예컨대 복수의 레이트 중 하나로 전압 신호로 변환할 수 있다. 어떤 실시형태에서는, 트랜스임피던스 증폭기(320)는, 출력을 더 처리하는 다른 스테이지에 결합될 수 있다. 리미팅 증폭기(330)는, 전압 신호를 받아, 예컨대 상기 전압 신호를 감쇠시키고, 시스템(300)의 후속 스테이지를 입력 오버드라이브로부터 보호할 수 있다.
전술한 아키텍처 및 기술은, 여러 가지의 전자 회로 애플리케이션에서 사용할 수 있다. 예컨대 집적 회로(200)를 사용하여, 메모리에 저장되어 있는 비트의 값을 검지할 수 있다. 또한 신호 경로 외에 스위치를 배치하는 것은, 복수의 제너레이터, 변환기, 및 부하간의 전환에서의 사용에 적합하다. 또한 별도의 용도도 가능하다.
본 발명의 실시형태의 이점은, 이하의 것[예컨대 (1)∼(7)의 이점]을 포함할 수 있다.
전술한 바와 같이, 집적 회로는, 입력 트랜지스터 소자를 공유하는 둘 이상의 트랜스임피던스 증폭기(예컨대 제1 트랜스임피던스 증폭기, 제2 트랜스임피던스 증폭기), 및/또는 하나 이상의 트랜스임피던스 증폭기에 결합되어 있고, 2개의 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 하는 제어 로직을 포함할 수 있는 것이다. 따라서, (1) 둘 이상의 트랜스임피던스 증폭기를 포함하는 집적 회로는, 상기 집적 회로의 변경(예컨대 디자인 사양, 및 최적화)에 관해서 유연성을 향상시킬 수 있다. 예컨대 트랜스임피던스 증폭기의 임피던스를 개별로 변경하면서, 집적 회로의 다른 트랜스임피던스 증폭기에 대한 상기 변경의 영향을 저감 및/또는 배제할 수 있다. 다른 예로서는, 트랜스임피던스 증폭기의 트랜지스터 사이즈를 개별로 변경하여, 집적 회로에서의 다른 트랜스임피던스 증폭기에 대한 해당 변경의 영향을 저감 및/또는 배제할 수 있다.
또한 캐스코드 결합, 즉 캐스코드 증폭기를, 트랜스임피던스 증폭기에 사용할 수 있다. 따라서 (2) 동작 상태의 트랜스임피던스 증폭기에서의 기생 임피던스 및 기생 용량을 저감할 수 있고, 이것에 의해, 집적 회로의 성능을 향상시킬 수 있다. 또한 (3) 기생 임피던스를 저감하는 것에 의해, 동작 상태의 트랜스임피던스 증폭기 내의 임피던스의 정밀도를(예컨대 프로세스 변동, 전압 변동, 및 온도 변동에 대하여) 향상시킬 수 있고, 이것에 의해, 동작 상태의 트랜스임피던스 증폭기의 정밀도를 향상시킬 수 있다. 또한 (4) 동작 상태의 트랜스임피던스 증폭기의 입력과 출력 사이에서 기생 용량을 저감하는 것에 의해, 동작 상태의 트랜스임피던스 증폭기의 동작, 특히 고속에서의 동작을 개선할 수 있다(예컨대 기생 진동을 저감하고, 대역폭을 증가시킬 수 있다).
또한, 제1 트랜스임피던스 증폭기의 제1 캐스코드 증폭기가, 제1 임피던스를 갖는 제1 저항 소자를 포함하고, 제2 트랜스임피던스 증폭기의 제2 캐스코드 증폭기가 제2 임피던스를 갖는 제2 저항 소자를 포함할 수 있다. (5) 이 실시형태는, 집적 회로의 변경에 관한 더 나은 유연성을 더 나타낸다.
또한, 집적 회로는, 제1 트랜스임피던스 증폭기의 출력 및 제2 트랜스임피던스 증폭기의 출력에 결합된 출력 부회로를 더 포함할 수 있다. 또한 제1 트랜스임피던스 증폭기 및 제2 트랜스임피던스 증폭기는 공통의 출력을 공유할 수 있다. 이들의 실시형태 및 다른 실시형태에서는, (6) 트랜스임피던스 증폭기(210)의 출력 각각을, 집적 회로의 원하는 용도에 기초하여 결합할 수 있다.
또한, 제1 트랜스임피던스 증폭기의 복수의 제1 회로 소자가, 어떤 레이아웃을 이용하여 결합되고, 제2 트랜스임피던스 증폭기의 복수의 제2 회로 소자가, 동일한 레이아웃을 이용하여 결합될 수 있다. 이들의 실시형태 및 다른 실시형태에서는, (7) 동일한 레이아웃을 사용하는 복수의 트랜스임피던스 증폭기(210)를 구비하는 집적 회로가, 기생 용량을 더 저감할 수 있고, 이것에 의해, 집적 회로의 성능을 향상시킬 수 있다.
이상, 본 발명의 복수의 실시형태에 대해서 설명하였다. 그러나, 본 발명의 정신 및 범위에서 일탈하지 않고, 여러 가지의 변경을 이룰 수 있는 것이 이해될 것이다. 예컨대 집적 회로(200)는, 둘 이상의 트랜스임피던스 증폭기를 포함할 수 있다(예컨대 제1, 제2, 및 제3 트랜스임피던스 증폭기). 예컨대 하나 이상의 스위치를, 제1 트랜스임피던스 증폭기(210) 및 제2 트랜스임피던스 증폭기(250)의 신호 경로의 외부에 설치하여, 제3 트랜스임피던스 증폭기를 비동작 상태로 하여도 좋고, 상기 제3 트랜스임피던스 증폭기가 이들 하나 이상의 스위치를 포함하고 있어도 좋다. 또한 제어 로직(260)을, 제3 트랜스임피던스 증폭기의 하나 이상의 스위치에 더 결합하여, 제1 트랜스임피던스 증폭기(210), 제2 트랜스임피던스 증폭기(250), 및 제3 트랜스임피던스 증폭기(도시 생략) 중 하나 이상을 비동작 상태로 하여도 좋다. 그 외의 실시형태도 특허청구범위 내의 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 입력 전류 신호를 집적 회로상에서 둘 이상의 출력 전압 신호로 변환하는 시스템 및 장치가 제공된다.

Claims (20)

  1. 제1 캐스코드(cascode) 증폭기를 포함하는 제1 트랜스임피던스 증폭기와,
    제2 캐스코드 증폭기를 포함하는 제2 트랜스임피던스 증폭기
    를 포함하고,
    상기 제2 캐스코드 증폭기 및 상기 제1 캐스코드 증폭기는, 입력 트랜지스터 소자를 공유하고 있고,
    상기 입력 트랜지스터 소자에 접속된 입력 단자와 상기 제1 트랜스임피던스 증폭기의 출력에 결합된 제1 노드 사이에는, 제1 피드백 부회로가 접속되어 있고,
    상기 입력 단자와 상기 제2 트랜스임피던스 증폭기의 출력에 결합된 제2 노드 사이에는, 제2 피드백 부회로가 접속되어 있고,
    상기 제1 캐스코드 증폭기는, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치에 결합되어 있고,
    상기 제2 캐스코드 증폭기는, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치에 결합되어 있고,
    상기 하나 이상의 제1 스위치 및 상기 하나 이상의 제2 스위치에 결합된 제어 로직이, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 하고,
    상기 하나 이상의 제1 스위치는, 상기 제1 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제1 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제1 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되고,
    상기 하나 이상의 제2 스위치는, 상기 제2 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제2 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제2 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되는 것인 집적 회로.
  2. 제1항에 있어서, 상기 제1 캐스코드 증폭기는, 제1 임피던스를 갖는 제1 저항 소자를 포함하고,
    상기 제2 캐스코드 증폭기는, 제2 임피던스를 갖는 제2 저항 소자를 포함하고,
    상기 제2 임피던스는 상기 제1 임피던스와 상이한 것인 집적 회로.
  3. 제1항에 있어서, 상기 제1 트랜스임피던스 증폭기의 상기 출력 및 상기 제2 트랜스임피던스 증폭기의 상기 출력에 결합된 출력 부회로를 더 포함하는 집적 회로.
  4. 제1항에 있어서, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기는, 공통의 출력을 공유하고 있는 것인 집적 회로.
  5. 입력 단자에 접속된 입력 트랜지스터 소자, 및
    상기 입력 트랜지스터 소자에 캐스코드 결합된 제1 트랜지스터 소자
    를 포함하는 제1 트랜스임피던스 증폭기와,
    상기 입력 트랜지스터 소자, 및
    상기 입력 트랜지스터 소자에 캐스코드 결합된 제2 트랜지스터 소자
    를 포함하는 제2 트랜스임피던스 증폭기
    를 포함하고,
    상기 제1 트랜스임피던스 증폭기는, 상기 입력 단자와 상기 제1 트랜스임피던스 증폭기의 출력에 결합된 제1 노드 사이에 접속된 제1 피드백 부회로를 가지고,
    상기 제2 트랜스임피던스 증폭기는, 상기 입력 단자와 상기 제2 트랜스임피던스 증폭기의 출력에 결합된 제2 노드 사이에 접속된 제2 피드백 부회로를 가지고,
    상기 제1 트랜스임피던스 증폭기는, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치를 가지고,
    상기 제2 트랜스임피던스 증폭기는, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치를 가지고,
    상기 하나 이상의 제1 스위치 및 상기 하나 이상의 제2 스위치에 결합된 제어 로직이, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 하고,
    상기 하나 이상의 제1 스위치는, 상기 제1 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제1 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제1 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되고,
    상기 하나 이상의 제2 스위치는, 상기 제2 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제2 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제2 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되는 것인 집적 회로.
  6. 제5항에 있어서, 상기 제1 트랜스임피던스 증폭기의 복수의 제1 회로 소자는, 레이아웃을 이용하여 결합되어 있고,
    상기 제2 트랜스임피던스 증폭기의 복수의 제2 회로 소자는, 동일한 상기 레이아웃을 이용하여 결합되어 있고,
    상기 제1 트랜스임피던스 증폭기는, 제1 임피던스를 갖는 제1 저항 소자를 포함하고 있고,
    상기 제2 트랜스임피던스 증폭기는, 제2 임피던스를 갖는 제2 저항 소자를 포함하고 있고,
    상기 제2 임피던스는 상기 제1 임피던스와 상이한 것인 집적 회로.
  7. 제5항에 있어서, 상기 제1 트랜스임피던스 증폭기의 상기 출력 및 상기 제2 트랜스임피던스 증폭기의 상기 출력에 결합된 출력 부회로를 더 포함하는 집적 회로.
  8. 제5항에 있어서, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기는, 공통의 출력을 공유하고 있는 것인 집적 회로.
  9. 전류 신호를, 출력에 생성되는 제1 전압 신호로 변환하는 제1 트랜스임피던스 증폭기와,
    상기 전류 신호를, 동일한 상기 출력에 생성되는 제2 전압 신호로 변환하는 제2 트랜스임피던스 증폭기
    를 포함하고,
    상기 제1 트랜스임피던스 증폭기는, 입력 단자에 접속된 입력 트랜지스터 소자, 및, 상기 입력 단자와 상기 제1 트랜스임피던스 증폭기의 출력에 결합된 제1 노드 사이에 접속된 제1의 피드백 부회로를 가지고,
    상기 제2 트랜스임피던스 증폭기는, 상기 입력 트랜지스터 소자, 및, 상기 입력 단자와 상기 제2 트랜스임피던스 증폭기의 출력에 결합된 제2 노드 사이에 접속된 제2 피드백 부회로를 가지고,
    상기 입력 트랜지스터 소자는, 상기 제1 트랜스임피던스 증폭기와 상기 제2 트랜스임피던스 증폭기에 공유되어 있고,
    상기 제1 트랜스임피던스 증폭기는, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치를 포함하고 있고,
    상기 제2 트랜스임피던스 증폭기는, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치를 포함하고 있고,
    상기 하나 이상의 제1 스위치 및 상기 하나 이상의 제2 스위치에 결합된 제어 로직이, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 하고,
    상기 하나 이상의 제1 스위치는, 상기 제1 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제1 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제1 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되고,
    상기 하나 이상의 제2 스위치는, 상기 제2 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제2 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제2 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되는 것인 것인 집적 회로.
  10. 제9항에 있어서, 상기 제1 트랜스임피던스 증폭기의 복수의 제1 회로 소자는, 레이아웃을 이용하여 결합되어 있고,
    상기 2 트랜스임피던스 증폭기의 복수의 제2 회로 소자는, 동일한 상기 레이아웃을 이용하여 결합되어 있고,
    상기 제1 트랜스임피던스 증폭기는, 제1 임피던스를 갖는 제1 저항 소자를 포함하고 있고,
    상기 제2 트랜스임피던스 증폭기는, 제2 임피던스를 갖는 제2 저항 소자를 포함하고 있고,
    상기 제2 임피던스는 상기 제1 임피던스와 상이한 것인 집적 회로.
  11. 전류 신호를 공급하는 전류 소스와,
    상기 전류 신호를 전압 신호로 변환하는 집적 회로로서,
    제1 캐스코드 증폭기를 포함하는 제1 트랜스임피던스 증폭기, 및
    제2 캐스코드 증폭기를 포함하는 제2 트랜스임피던스 증폭기
    를 가지며, 상기 제2 캐스코드 증폭기 및 상기 제1 캐스코드 증폭기가 입력 트랜지스터 소자를 공유하고 있는 상기 집적 회로
    를 포함하고,
    상기 제1 트랜스임피던스 증폭기는, 상기 입력 트랜지스터 소자에 접속된 입력 단자와 상기 제1 트랜스임피던스 증폭기의 출력에 결합된 제1 노드 사이에 접속된 제1 피드백 부회로를 가지고,
    상기 제2 트랜스임피던스 증폭기는, 상기 입력 단자와 상기 제2 트랜스임피던스 증폭기의 출력에 결합된 제2 노드 사이에 접속된 제2 피드백 부회로를 가지고,
    상기 제1 캐스코드 증폭기는, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치에 결합되어 있고,
    상기 제2 캐스코드 증폭기는, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치에 결합되어 있고,
    상기 하나 이상의 제1 스위치 및 상기 하나 이상의 제2 스위치에 결합된 제어 로직이, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 하고,
    상기 하나 이상의 제1 스위치는, 상기 제1 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제1 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제1 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되고,
    상기 하나 이상의 제2 스위치는, 상기 제2 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제2 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제2 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되는 것인 시스템.
  12. 전류 신호를 제1 전압 신호로 변환하는 제1 트랜스임피던스 증폭기로서,
    상기 전류 신호를 받는 입력 트랜지스터 소자,
    상기 입력 트랜지스터 소자에 캐스코드 결합된 제1 트랜지스터 소자,
    제1 단부 및 제2 단부를 가지며, 상기 제1 단부가 상기 제1 트랜지스터 소자의 콜렉터에 결합된 제1 저항 소자,
    그 드레인이 상기 제1 트랜지스터 소자의 상기 콜렉터에 결합되어 있고, 그 소스가 그라운드에 결합된 제2 트랜지스터 소자, 및
    그 드레인이 상기 제1 저항 소자의 상기 제2 단부에 결합된 제3 트랜지스터 소자
    를 포함하며, 상기 제1 트랜지스터 소자 및 상기 제3 트랜지스터 소자가 동작 상태가 되고, 상기 제2 트랜지스터 소자가 비동작 상태가 될 때에, 동작 상태가 되는 상기 제1 트랜스임피던스 증폭기와,
    상기 전류 신호를 제2 전압 신호로 변환하는 제2 트랜스임피던스 증폭기로서,
    상기 전류 신호를 받는 상기 입력 트랜지스터 소자,
    상기 입력 트랜지스터 소자에 캐스코드 결합된 제4 트랜지스터 소자,
    제1 단부 및 제2 단부를 가지며, 상기 제1 단부가 상기 제4 트랜지스터 소자의 콜렉터에 결합된 제2 저항 소자,
    그 드레인이 상기 제4 트랜지스터 소자의 상기 콜렉터에 결합되어 있고, 그 소스가 그라운드에 결합된 제5 트랜지스터 소자, 및
    그 드레인이 상기 제2 저항 소자의 상기 제2 단부에 결합된 제6 트랜지스터 소자
    를 포함하며, 상기 제4 트랜지스터 소자 및 상기 제6 트랜지스터 소자가 동작 상태가 되고, 상기 제5 트랜지스터 소자가 비동작 상태가 될 때에, 동작 상태가 되는 상기 제2 트랜스임피던스 증폭기
    를 포함하는 집적 회로.
  13. 제12항에 있어서, 상기 제1 저항 소자는 제1 임피던스를 가지고,
    상기 제2 저항 소자는 제2 임피던스를 가지고,
    상기 제2 임피던스는 상기 제1 임피던스와 상이한 것인 집적 회로.
  14. 제12항에 있어서, 상기 제1 트랜스임피던스 증폭기의 출력 및 상기 제2 트랜스임피던스 증폭기의 출력에 결합된 출력 부회로를 더 포함하는 집적 회로.
  15. 제12항에 있어서, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기는, 공통의 출력을 공유하고 있는 것인 집적 회로.
  16. 입력 단자에 접속된 입력 트랜지스터 소자를 갖는 제1 캐스코드 증폭기를 포함하는 제1 트랜스임피던스 증폭기로서, 상기 입력 단자와 상기 제1 트랜스임피던스 증폭기의 출력에 결합된 제1 노드 사이에 접속된 제1 피드백 부회로를 포함하는, 상기 제1 트랜스임피던스 증폭기와,
    상기 입력 트랜지스터 소자를 갖는 제2 캐스코드 증폭기를 포함하는 제2 트랜스임피던스 증폭기로서, 상기 입력 단자와 상기 제2 트랜스임피던스 증폭기의 출력에 결합된 제2 노드 사이에 접속된 제2 피드백 부회로를 포함하는, 상기 제2 트랜스임피던스 증폭기와,
    상기 제2 캐스코드 증폭기의 신호 경로의 외부에 설치되어 있고, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하도록 상기 제1 트랜스임피던스 증폭기에 결합된 하나 이상의 제1 스위치와,
    상기 제1 캐스코드 증폭기의 신호 경로의 외부에 설치되어 있고, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하도록 상기 제2 트랜스임피던스 증폭기에 결합된 하나 이상의 제2 스위치와,
    상기 하나 이상의 제1 스위치 및 상기 하나 이상의 제2 스위치에 결합되어 있고, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 하는 제어 로직을 포함하고,
    상기 하나 이상의 제1 스위치는, 상기 제1 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제1 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제1 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되고,
    상기 하나 이상의 제2 스위치는, 상기 제2 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제2 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제2 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되는 것인 트랜스임피던스 증폭기.
  17. 제16항에 있어서, 상기 제1 캐스코드 증폭기는,
    상기 입력 트랜지스터 소자에 캐스코드 결합된 제1 트랜지스터 소자
    를 포함하고 있고,
    상기 제2 캐스코드 증폭기는,
    상기 입력 트랜지스터 소자에 캐스코드 결합된 제2 트랜지스터 소자
    를 포함하고 있는 것인 트랜스임피던스 증폭기.
  18. 입력 트랜지스터 소자를 갖는 제1 캐스코드 증폭기를 포함하는 제1 트랜스임피던스 증폭기로서, 상기 입력 트랜지스터 소자에 접속된 입력 단자와 상기 제1 트랜스임피던스 증폭기의 출력에 결합된 제1 노드 사이에 접속된 제1 피드백 부회로를 포함하는, 상기 제1 트랜스임피던스 증폭기와,
    상기 입력 트랜지스터 소자를 공유하는 제2 캐스코드 증폭기를 포함하는 제2 트랜스임피던스 증폭기로서, 상기 입력 단자와 상기 제2 트랜스임피던스 증폭기의 출력에 결합된 제2 노드 사이에 접속된 제2 피드백 부회로를 포함하는, 상기 제2 트랜스임피던스 증폭기와,
    상기 제2 트랜스임피던스 증폭기의 신호 경로의 외부에 설치되어 있고, 상기 제1 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제1 스위치로서, 상기 제1 트랜스임피던스 증폭기가 포함하는 상기 하나 이상의 제1 스위치와,
    상기 제1 트랜스임피던스 증폭기의 신호 경로의 외부에 설치되어 있고, 상기 제2 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제2 스위치로서, 상기 제2 트랜스임피던스 증폭기가 포함하는 상기 하나 이상의 제2 스위치와,
    상기 하나 이상의 제1 스위치 및 상기 하나 이상의 제2 스위치에 결합되어 있고, 상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기 중 한쪽 이상을 비동작 상태로 하는 제어 로직
    을 포함하고,
    상기 하나 이상의 제1 스위치는, 상기 제1 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제1 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제1 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되고,
    상기 하나 이상의 제2 스위치는, 상기 제2 노드와 그라운드 사이에 접속된 스위치를 포함하며, 상기 제2 노드와 상기 그라운드 사이에 접속된 상기 스위치는, 상기 제2 트랜스임피던스 증폭기가 비동작 상태로 될 때에 비동작 상태가 되는 것인 집적 회로.
  19. 제18항에 있어서, 상기 입력 트랜지스터 소자를 공유하는 제3 트랜스임피던스 증폭기와,
    상기 제1 트랜스임피던스 증폭기 및 상기 제2 트랜스임피던스 증폭기의 신호 경로의 외부에 설치되어 있고, 상기 제3 트랜스임피던스 증폭기를 비동작 상태로 하는 하나 이상의 제3 스위치로서, 상기 제3 트랜스임피던스 증폭기가 포함하는 상기 하나 이상의 제3 스위치
    를 더 포함하고,
    상기 제어 로직은, 상기 하나 이상의 제3 스위치에 더 결합되어 있고, 상기 제1 트랜스임피던스 증폭기, 상기 제2 트랜스임피던스 증폭기, 및 상기 제3 트랜스임피던스 증폭기 중 하나 이상을 비동작 상태로 하는 것인 집적 회로.
  20. 삭제
KR1020117008467A 2009-01-26 2009-05-08 트랜스임피던스 증폭기 KR101572297B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/360,094 2009-01-26
US12/360,094 US7944290B2 (en) 2009-01-26 2009-01-26 Trans-impedance amplifier

Publications (2)

Publication Number Publication Date
KR20110110763A KR20110110763A (ko) 2011-10-07
KR101572297B1 true KR101572297B1 (ko) 2015-11-26

Family

ID=42353699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117008467A KR101572297B1 (ko) 2009-01-26 2009-05-08 트랜스임피던스 증폭기

Country Status (8)

Country Link
US (1) US7944290B2 (ko)
EP (1) EP2383885A4 (ko)
JP (1) JP5293610B2 (ko)
KR (1) KR101572297B1 (ko)
CN (1) CN101904090B (ko)
CA (1) CA2750278C (ko)
TW (1) TWI451690B (ko)
WO (1) WO2010084633A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5071522B2 (ja) * 2010-06-03 2012-11-14 住友電気工業株式会社 トランスインピーダンス増幅器、集積回路、及び、システム
EP2883313A4 (en) * 2012-08-13 2016-04-27 Hewlett Packard Development Co THERMALLY INSULATED TRANSMITTED AMPLIFIERS (TIA) OF OPTICAL MODULES
US8975968B2 (en) 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
US8903343B2 (en) * 2013-01-25 2014-12-02 Qualcomm Incorporated Single-input multiple-output amplifiers with independent gain control per output
US9059665B2 (en) 2013-02-22 2015-06-16 Qualcomm Incorporated Amplifiers with multiple outputs and configurable degeneration inductor
US9716499B2 (en) 2013-06-05 2017-07-25 Mediatek Inc. Current amplifier and transmitter using the same
US9374046B2 (en) * 2013-06-05 2016-06-21 Mediatek Inc. Current amplifier and transmitter using the same
US9490757B2 (en) * 2015-02-02 2016-11-08 International Business Machines Corporation Implementing enhanced bias configuration for CMOS inverter based optical transimpedance amplifier
US9899961B2 (en) * 2015-02-15 2018-02-20 Skyworks Solutions, Inc. Enhanced amplifier efficiency through cascode current steering
US10211861B2 (en) * 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
EP3272008A4 (en) 2015-10-26 2018-11-21 Hewlett-Packard Enterprise Development LP Negative feedback gain transimpedance amplifier (tia) systems
US10277180B2 (en) 2016-01-15 2019-04-30 Honeywell International Inc. Dual port transimpedance amplifier with separate feedback
KR102099209B1 (ko) 2016-11-11 2020-04-10 한국콜마주식회사 스틱형 화장료 조성물의 제조방법
US11309846B2 (en) 2017-08-25 2022-04-19 University Of South Florida Cascode common source transimpedance amplifiers for analyte monitoring systems
JP2019153944A (ja) * 2018-03-05 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 増幅回路、撮像装置、および、増幅回路の制御方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282515A (en) 1979-07-20 1981-08-04 Harris Corporation Analog to digital encoding system with an encoder structure incorporating instrumentation amplifier, sample and hold, offset correction and gain correction functions
US4978872A (en) 1984-12-17 1990-12-18 Hughes Aircraft Company Integrating capactively coupled transimpedance amplifier
JPH03129909A (ja) * 1989-10-16 1991-06-03 Hitachi Ltd 出力バッファアンプ
US5202553A (en) * 1992-03-24 1993-04-13 Raynet Corporation Enhanced performance optical receiver having means for switching between high and low amplifier configurations
JP3335455B2 (ja) 1994-01-19 2002-10-15 富士通株式会社 電流電圧変換回路
US5606277A (en) 1995-06-23 1997-02-25 Linear Technology Corporation AC coupling loops for current-to-voltage transimpedance amplifiers and methods of using same
GB2305038B (en) * 1995-09-07 2000-03-15 Pilkington Micro Electronics Amplifier circuit
JP3410901B2 (ja) * 1996-05-20 2003-05-26 株式会社東芝 増幅回路
JPH1188067A (ja) 1997-09-02 1999-03-30 Oki Electric Ind Co Ltd 電流／電圧変換増幅装置
US6046640A (en) * 1997-11-07 2000-04-04 Analog Devices, Inc. Switched-gain cascode amplifier using loading network for gain control
JPH11234148A (ja) * 1998-02-12 1999-08-27 Mitsubishi Electric Corp デュアルバンドマイクロ波増幅器
US6172566B1 (en) * 1999-02-17 2001-01-09 Kabushiki Kaisha Toshiba Low noise amplifier
US6114913A (en) * 1999-03-03 2000-09-05 Maxim Integrated Products, Inc Transimpedance amplifiers with improved gain-bandwidth product
US6121843A (en) 1999-06-04 2000-09-19 Raytheon Company Charge mode capacitor transimpedance amplifier
US6292052B1 (en) * 2000-03-06 2001-09-18 Tektronix, Inc. Output amplifier for a discrete filter-less optical reference receiver
US6404281B1 (en) 2000-11-14 2002-06-11 Sirenza Microdevices, Inc. Wide dynamic range transimpedance amplifier
US6339363B1 (en) 2000-12-04 2002-01-15 Pixel Devices International Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
US6459078B1 (en) 2000-12-04 2002-10-01 Pixel Devices International, Inc. Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
FR2823031B1 (fr) * 2001-03-27 2003-07-04 St Microelectronics Sa Dispositif amplificateur a commutation de gain, en particulier pour un telephone mobile cellulaire
US6472936B1 (en) * 2001-05-14 2002-10-29 National Semiconductor Corporation Low-noise gain switching circuit using tapped inductor
US6690506B2 (en) 2001-05-17 2004-02-10 Corning Incorporated Control architecture and method for optical amplifiers
JP2002344266A (ja) 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
US7068099B2 (en) * 2001-11-07 2006-06-27 Koninklijke Philips Electronics, N.V. Power amplifier module with distortion compensation
US20030090326A1 (en) 2001-11-14 2003-05-15 Victor Pogrebinsky Transimpedance amplifier with dual gain outputs
JP2004022051A (ja) * 2002-06-14 2004-01-22 Sharp Corp 受光アンプ素子
US6737924B1 (en) 2002-12-11 2004-05-18 Intel Corporation Differential, double feedback CMOS transimpedance amplifier with noise tolerance
JP4152784B2 (ja) * 2003-03-19 2008-09-17 シャープ株式会社 受光アンプ回路およびそれを備えた光ピックアップ装置
US7358818B2 (en) * 2003-10-20 2008-04-15 Sumitomo Electric Industries, Ltd. Optical receiver for an optical communication
JP4230391B2 (ja) * 2004-03-16 2009-02-25 シャープ株式会社 受光アンプ素子、光ピックアップ装置、および光ディスク装置
US7358816B2 (en) * 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
JPWO2006095416A1 (ja) * 2005-03-09 2008-08-14 富士通株式会社 減衰器を備えた高周波増幅器
US20070003291A1 (en) 2005-06-09 2007-01-04 Kasper Bryon L Distortion cancellation in a transimpedance amplifier circuit
US7912383B2 (en) * 2006-12-29 2011-03-22 Intel Corporation Configurable post-amplifiers that are capable of being configured to perform either substantially linear or limiting amplification for use in optical receivers
WO2008102788A1 (ja) * 2007-02-20 2008-08-28 Nagoya Industrial Science Research Institute プログラマブル低雑音増幅装置
JP4708384B2 (ja) * 2007-04-20 2011-06-22 ルネサスエレクトロニクス株式会社 利得切替付低雑音増幅回路
JP2008277882A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 増幅回路および無線通信装置
US8228112B2 (en) * 2007-07-13 2012-07-24 International Business Machines Corporation Switch with reduced insertion loss

Also Published As

Publication number Publication date
JPWO2010084633A1 (ja) 2012-07-12
CA2750278C (en) 2016-06-28
CN101904090B (zh) 2013-10-30
CN101904090A (zh) 2010-12-01
JP5293610B2 (ja) 2013-09-18
KR20110110763A (ko) 2011-10-07
US20100188154A1 (en) 2010-07-29
TWI451690B (zh) 2014-09-01
TW201029318A (en) 2010-08-01
WO2010084633A1 (ja) 2010-07-29
EP2383885A1 (en) 2011-11-02
EP2383885A4 (en) 2017-06-07
US7944290B2 (en) 2011-05-17
CA2750278A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
KR101572297B1 (ko) 트랜스임피던스 증폭기
US7265631B2 (en) Transimpedance amplifier with signal amplification circuit that performs power signal regulation
US6624405B1 (en) BIST for testing a current-voltage conversion amplifier
WO2006098278A1 (ja) 光検出回路
JP5071522B2 (ja) トランスインピーダンス増幅器、集積回路、及び、システム
US6879217B2 (en) Triode region MOSFET current source to bias a transimpedance amplifier
Swoboda et al. 2.5 Gbit/s silicon receiver OEIC with large diameter photodiode
KR102481079B1 (ko) 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기
US10879856B2 (en) Sensor array with distributed low noise amplifier
JP2003198279A (ja) モニタ回路および光受信器
JP5045370B2 (ja) 半導体回路装置
JP2002290168A (ja) 光受信器
JP3106437B2 (ja) 光電子集積回路素子
EP4243281A1 (en) Transimpedance amplifiers
JP3654737B2 (ja) 光電気変換ｉｃ
JPH0779122A (ja) 増幅回路
Fortsch et al. Optical sensor with integrated four-quarter photodiode for speed-enhancement
JP2009032376A (ja) フロントモニタ回路
CN110568890A (zh) 跨阻放大电路及通讯装置
Kawada et al. A 500-MHz and 60-dBΩ CMOS Transimpedance Amplifier Using the New Feedforward Stabilization Technique
JP2008227856A (ja) 光受信器
Foertsch et al. Speed-and sensitivity-enhanced integrated optical sensor with divided photodiode
Tadic et al. BiCMOS optical receiver with 54.7 dB voltage-controlled sensitivity range
JP2008109049A (ja) 光検出回路、半導体集積装置および光検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 5