JPWO2010084633A1 - トランスインピーダンス増幅器 - Google Patents

トランスインピーダンス増幅器 Download PDF

Info

Publication number
JPWO2010084633A1
JPWO2010084633A1 JP2009542285A JP2009542285A JPWO2010084633A1 JP WO2010084633 A1 JPWO2010084633 A1 JP WO2010084633A1 JP 2009542285 A JP2009542285 A JP 2009542285A JP 2009542285 A JP2009542285 A JP 2009542285A JP WO2010084633 A1 JPWO2010084633 A1 JP WO2010084633A1
Authority
JP
Japan
Prior art keywords
transimpedance amplifier
amplifier
coupled
transistor element
cascode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009542285A
Other languages
English (en)
Other versions
JP5293610B2 (ja
Inventor
大助 梅田
大助 梅田
パクホ ヨン
パクホ ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2010084633A1 publication Critical patent/JPWO2010084633A1/ja
Application granted granted Critical
Publication of JP5293610B2 publication Critical patent/JP5293610B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21106—An input signal being distributed in parallel over the inputs of a plurality of power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21142—Output signals of a plurality of power amplifiers are parallel combined to a common output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7203—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the bias circuit of the amplifier controlling a bias current in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7227—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by a switch in the supply circuit of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7236—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into parallel or not, by choosing between amplifiers by (a ) switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

入力電流信号を集積回路上で二以上の出力電圧信号に変換するシステム及び装置を提供する。一側面では、集積回路が、第１のカスコード増幅器を含む第１のトランスインピーダンス増幅器と、第２のカスコード増幅器を含む第２のトランスインピーダンス増幅器を備える。第２のカスコード増幅器及び第１のカスコード増幅器は、入力トランジスタ素子を共有している。第１のカスコード増幅器は、第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチに結合されており、第２のカスコード増幅器は、第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチに結合されている。一以上の第１のスイッチ及び一以上の第２のスイッチに結合された制御ロジックが、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする。

Description

本発明は、広くトランスインピーダンス増幅器に関するものである。
トランスインピーダンス増幅器は、入力電流信号を出力電圧信号に変換するために使用することができるものである。トランスインピーダンス増幅器は、変換利得、即ち、ｋ＝Ｖｏｕｔ／Ｉｉｎ（ボルト／アンペア）のトランスインピーダンスを有する能動回路である。ここで、Ｉｉｎは、入力電流信号の強度であり、Ｖｏｕｔは、出力電圧信号の強度である。理想的には、トランスインピーダンス増幅器は、低い入力インピーダンス（たとえば、０に等しい入力インピーダンス）を有する。
実際には、トランスインピーダンス増幅器の幾つかの用途では、当該トランスインピーダンス増幅器は、複数のレート（たとえば、１Ｇｂ／ｓｅｃ又は１０Ｇｂ／ｓｅｃ）で動作し得ることを要求される。複数のレートで動作する（マルチレート）従来のトランスインピーダンス増幅器は、当該トランスインピーダンス増幅器内の一以上のインピーダンスを変化させることによって、複数のレートでの変換を切り替えることが可能である。通常は、トランスインピーダンス増幅器の信号経路内のスイッチ（トランスインピーダンス増幅機内の抵抗素子と直列のスイッチ）を使用して、インピーダンスを変更し、複数のレート間の切り替えが行われる。
一例として、従来のマルチレートトランスインピーダンス増幅器は、第１の抵抗と直列のトランジスタを含むフィードバック副回路を有し得る。トランジスタと第１の抵抗との直列回路は、第２の抵抗に並列に結合され得る。従来のマルチレートトランスインピーダンス増幅器では、第１のレートでの変換から第２のレートへの切り替えは、トランジスタを動作状態又は非動作状態として、フィードバック副回路の等価インピーダンスを変更することを含み得る。
概して、本明細書で説明する本発明の一側面は、集積回路で実施し得るものである。本集積回路は、第１のカスコード増幅器を含む第１のトランスインピーダンス増幅器、及び、第２のカスコード増幅器を含む第２のトランスインピーダンス増幅器を備える。第２のカスコード増幅器及び第１のカスコード増幅器は、入力トランジスタ素子を共有する。第１のカスコード増幅器は、第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチに結合されている。第２のカスコード増幅器は、第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチに結合されている。一以上の第１のスイッチ及び一以上の第２のスイッチに結合された制御ロジックが、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする。本側面の別の実施形態は、対応のシステムを含む。
これらの実施形態及び別の実施形態は、以下の特徴のうちの一つ以上を任意に含み得る。第１のカスコード増幅器は、第１のインピーダンスを有する第１の抵抗素子を含み、第２のカスコード増幅器は、第２のインピーダンスを有する第２の抵抗素子を含む。第２のインピーダンスは、第１のインピーダンスとは異なっている。本回路は、出力副回路を更に含んでおり、当該出力副回路は、第１のトランスインピーダンス増幅器の出力に結合されており、第２のトランスインピーダンス増幅器の出力に結合されている。第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器は共通の出力を共有している。
また、概して、本明細書で説明する本発明の別の側面は、集積回路で実施し得るものである。本集積回路は、入力トランジスタ素子、及び、当該入力トランジスタ素子にカスコード結合された第１のトランジスタ素子を含む第１のトランスインピーダンス増幅器、並びに、上記入力トランジスタ素子、及び、当該入力トランジスタ素子にカスコード結合された第２のトランジスタ素子を含む第２のトランスインピーダンス増幅器を備える。本側面の別の実施形態は、対応のシステムを含む。
これらの実施形態及び別の実施形態は、以下の特徴のうち一つ以上を任意に含み得る。第１のトランスインピーダンス増幅器は、当該第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチを更に含む。第２のトランスインピーダンス増幅器は、当該第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチを更に含む。制御ロジックが、第１のトランジスタ素子及び一以上の第１のスイッチ、並びに、第２のトランジスタ素子及び一以上の第２のスイッチに結合されており、当該制御ロジックは、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする。
第１のトランスインピーダンス増幅器の複数の第１の回路素子が、あるレイアウトを用いて結合され、第２のトランスインピーダンス増幅器の複数の第２の回路素子が、同一のレイアウトを用いて結合される。第１のトランスインピーダンス増幅器は、第１のインピーダンスを有する第１の抵抗素子を含んでおり、第２のトランスインピーダンス増幅器は、第２のインピーダンスを有する第２の抵抗素子を含んでいる。第２のインピーダンスは、第１のインピーダンスと異なっている。本回路は、出力副回路を更に含んでおり、当該副回路は、第１のトランスインピーダンス増幅器の出力に結合されており、第２のトランスインピーダンス増幅器の出力に結合されている。第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器は、共通の出力を共有している。
また、概して、本明細書に説明する本発明の別の側面は、集積回路で実施され得るものであり、当該集積回路は、出力に生成される第１の電圧信号に電流信号を変換する第１のトランスインピーダンス増幅器、及び、同じ出力に生成される第２の電圧信号に電流信号を変換する第２のトランスインピーダンス増幅器を備える。第１のトランスインピーダンス増幅器は、当該第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチを含んでおり、第２のトランスインピーダンス増幅器は、当該第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチを含んでおり、一以上の第１のスイッチ及び一以上の第２のスイッチに結合された制御ロジックが、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする。本側面の別の実施形態は、対応のシステムを含む。
これらの実施形態及び別の実施形態は、以下の特徴のうち一つ以上を任意に含み得る。第１のトランスインピーダンス増幅器の複数の第１の回路素子が、あるレイアウトを用いて結合され、第２のトランスインピーダンス増幅器の複数の第２の回路素子が、同一のレイアウトを用いて結合される。第１のトランスインピーダンス増幅器は、第１のインピーダンスを有する第１の抵抗素子を含み、第２のトランスインピーダンス増幅器は、第２のインピーダンスを有する第２の抵抗素子を含む。第２のインピーダンスは、第１のインピーダンスと異なっている。
また、概して、本明細書で説明する本発明の別の特徴は、電流信号を供給する電流ソース、及び、当該電流信号を電圧信号に変換する集積回路を含むシステムで実施され得るものである。本集積回路は、第１のカスコード増幅器を含む第１のトランスインピーダンス増幅器、及び、第２のカスコード増幅器を含む第２のトランスインピーダンス増幅器を備える。第２のカスコード増幅器及び第１のカスコード増幅器は、入力トランジスタ素子を共有している。第１のカスコード増幅器は、第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチに結合されており、第２のカスコード増幅器は、第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチに結合されており、一以上の第１のスイッチ及び一以上の第２のスイッチに結合された制御ロジックが、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする。本側面の別の実施形態は、対応の集積回路を含む。
また、概して、本明細書で説明する本発明の別の側面は、集積回路で実施され得るものである。本集積回路は、電流信号を第１の電圧信号に変換する第１のトランスインピーダンス増幅器を備える。第１のトランスインピーダンス増幅器は、入力トランジスタ素子、第１のトランジスタ素子、第１の抵抗素子、第２のトランジスタ素子、及び、第３のトランジスタ素子を含む。入力トランジスタ素子は、電流信号を受ける。第１のトランジスタ素子は、入力トランジスタ素子にカスコード結合されている。第１の抵抗素子は、第１の端部及び第２の端部を有する。第１の抵抗素子の第１の端部は、第１のトランジスタ素子のコレクタに結合されている。第２のトランジスタ素子のドレインは、第１のトランジスタ素子のコレクタに結合されている。第２のトランジスタ素子のソースはグランドに結合されている。第３のトランジスタ素子のドレインは、第１の抵抗素子の第２の端部に結合されている。第１のトランスインピーダンス増幅器は、第１のトランジスタ素子及び第３のトランジスタ素子が動作状態とされ、第２のトランジスタ素子が非動作状態とされるときに、動作状態となる。
本集積回路は、電流信号を第２の電圧信号に変換する第２のトランスインピーダンス増幅器を更に備える。第２のトランスインピーダンス増幅器は、上記入力トランジスタ素子、第４のトランジスタ素子、第２の抵抗素子、第５のトランジスタ素子、及び、第６のトランジスタ素子を含む。第４のトランジスタ素子は、入力トランジスタ素子にカスコード結合されている。第２の抵抗素子は、第１の端部及び第２の端部を有する。第２の抵抗素子の第１の端部は、第４のトランジスタ素子のコレクタに結合されている。第５のトランジスタ素子のドレインは、第４のトランジスタ素子のコレクタに結合されている。第５のトランジスタ素子のソースはグランドに結合されている。第６のトランジスタ素子のドレインは、第２の抵抗素子の第２の端部に結合されている。第２のトランスインピーダンス増幅器は、第４のトランジスタ素子及び第６のトランジスタ素子が動作状態とされ、第５のトランジスタ素子が非動作状態とされるときに、動作状態となる。
本体用の別の実施形態は、対応のシステムを含む。
これらの実施形態及び別の実施形態は、以下の特徴のうち一つ以上を任意に含み得る。第１の抵抗素子は第１のインピーダンスを有し、第２の抵抗素子は第２のインピーダンスを有し、第２のインピーダンスは第１のインピーダンスと異なっている。本回路は、出力副回路を更に含み、当該副回路は、第１のトランスインピーダンス増幅器の出力に結合されており、第２のトランスインピーダンス増幅器の出力に結合されている。第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器は共通の出力を共有している。
また、概して、本明細書に説明する本発明の別の側面は、トランスインピーダンス増幅器で実施され得るものである。トランスインピーダンス増幅器は、第１のカスコード増幅器、第２のカスコード増幅器、一以上の第１のスイッチ、及び、一以上の第２のスイッチ、制御ロジックを含む。一以上の第１のスイッチは、第２のカスコード増幅器の信号経路の外部に設けられている。一以上の第１のスイッチは、第１のカスコード増幅器に結合されており、当該第１のカスコード増幅器を非動作状態とする。一以上の第２のスイッチは、第１のカスコード増幅器の信号経路の外部に設けられている。一以上の第２のスイッチは、第２のカスコード増幅器に結合されており、当該第２のカスコード増幅器を非動作状態とする。制御ロジックは、一以上の第１のスイッチ及び一以上の第２のスイッチに結合されており、第１のカスコード増幅器及び第２のカスコード増幅器のうち少なくとも一方を非動作状態とする。本側面の別の実施形態は、対応の集積回路及びシステムを含む。
これらの実施形態及び別の実施形態は、以下の特徴のうち一以上を任意に含み得る。第１のカスコード増幅器は、入力トランジスタ素子、及び、当該入力トランジスタ素子にカスコード結合された第１のトランジスタ素子を含む。第２のカスコード増幅器は、上記入力トランジスタ素子、及び、当該入力トランジスタ素子にカスコード結合された第２のトランジスタ素子を含む。
また、概して、本明細書に説明する本発明の別の態様は、集積回路で実施され得るものである。本集積回路は、入力トランジスタ素子を含む第１のトランスインピーダンス増幅器、当該入力トランジスタ素子を共有する第２のトランスインピーダンス増幅器、一以上の第１のスイッチ、一以上の第２のスイッチ、及び制御ロジックを含む。一以上の第１のスイッチは、第２のトランスインピーダンス増幅器の信号経路の外部に設けられており、第１のトランスインピーダンス増幅器を非動作状態とする。第１のトランスインピーダンス増幅器が、上記一以上の第１のスイッチを含んでいる。一以上の第２のスイッチは、第１のトランスインピーダンス増幅器の信号経路の外部に設けられており、第２のトランスインピーダンス増幅器を非動作状態とする。第２のトランスインピーダンス増幅器が、上記一以上の第２のスイッチを含んでいる。制御ロジックは、一以上の第１のスイッチ及び一以上の第２のスイッチに結合されており、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする。本側面の別の実施形態は、対応のシステムを含む。
これらの実施形態及び別の実施形態は、以下の特徴のうち一つ以上を任意に含み得る。本回路は、第３のトランスインピーダンス増幅器、及び、一以上の第３のスイッチを更に含む。第３のトランスインピーダンス増幅器は、上記入力トランジスタ素子を共有している。一以上の第３のスイッチは、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器の信号経路の外部に設けられており、第３のトランスインピーダンス増幅器を非動作状態とする。第３のトランスインピーダンス増幅器は、一以上の第３のスイッチを含む。制御ロジックは、一以上の第３のスイッチに更に結合されており、第１のトランスインピーダンス増幅器、第２のトランスインピーダンス増幅器、及び、第３のトランスインピーダンス増幅器のうち少なくとも一つを非動作状態とする。
本発明の実施形態の利点には、以下のものがある。二以上のトランスインピーダンス増幅器を含む集積回路は、当該集積回路の変更（例えば、デザイン仕様、及び最適化）に関して柔軟性を向上させることが可能である。例えば、トランスインピーダンス増幅器のインピーダンスを、集積回路中の別のトランスインピーダンス増幅器に対する変化の影響を低減及び／又は排除しつつ、個別に変更することができる。別の例としては、トランスインピーダンス増幅器のトランジスタサイズを、集積回路中の別のトランスインピーダンス増幅器に対する変化の影響を低減及び／又は排除しつつ、個別に変更することができる。
さらに、集積回路のトランスインピーダンス増幅器（例えば、マルチレートトランスインピーダンス増幅器）の信号経路の外部にスイッチを設けることによって、動作状態となっているトランスインピーダンス増幅器内の寄生インピーダンスや寄生容量を低減することができ、これによって、集積回路の性能を向上することが可能である。寄生インピーダンスを低減することによって、動作状態となっているトランスインピーダンス増幅器のインピーダンスの精度（例えば、プロセス変動、電圧変動、及び温度変動）を向上することができ、これによって、動作状態となっているトランスインピーダンス増幅器の精度を向上することが可能である。これらの利点は、トランスインピーダンス増幅器にカスコード結合、即ちカスコード増幅器を使用する場合に、更に向上することができる。また、動作状態となっているトランスインピーダンス増幅器の入力及び／又は出力での寄生容量を低減することによって、動作状態のトランスインピーダンス増幅器の動作、特に高速での動作を改善すること（例えば、寄生振動を低減し、帯域幅を増加させること）が可能である。
本発明の一以上の実施形態の詳細を、添付の図面及び以下の説明において記載する。本発明の別の特徴、側面、及び利点は、当該説明、図面、及び、特許請求の範囲から明らかとなる。
第１のレートで動作するトランスインピーダンス増幅器の例のブロック図である。 第２のレートで動作するトランスインピーダンス増幅器の例のブロック図である。 トランスインピーダンス増幅器の例の概略的な回路図である。 出力副回路に更に結合された図２のトランスインピーダンス増幅器の概略的な回路図である。 光検出システムの例のブロック図である。
以下、図面においては、同様の参照番号及び参照記号により、同様の要素を指すものとする。
電流電圧変換器は、入力電流信号を出力電圧信号に変換することができる。感度及び帯域幅を向上する必要がある用途では、トランスインピーダンス増幅器を利用して、入力電流信号を出力電圧信号に変換することができる。例えば、光学検出システム（例えば、光検出システム）にトランスインピーダンス増幅器を使用して、低いレベルの光を検出することができる。
図１Ａ及び図１Ｂはそれぞれ、第１のレート及び第２のレートで動作するトランスインピーダンス増幅器の例のブロック図である。
図１Ａに示すように、集積回路１００（例えば、マルチレートトランスインピーダンス増幅器）は、第１のトランスインピーダンス増幅器１１０及び第２のトランスインピーダンス増幅器１２０を備え得るものである。（実線で表すように）動作状態とされると、第１のトランスインピーダンス増幅器１１０は、集積回路１００の入力端子に受けた電流信号を変換して、集積回路１００の第１の出力端子に第１の電圧信号を生成する。第１のトランスインピーダンス増幅器１１０が動作状態であるときには、第２のトランスインピーダンス増幅器１２０を（点線で表すように）非動作状態とすることができる。非動作状態のトランスインピーダンス増幅器は、出力端子に電圧信号を発生しない。
図１Ｂに示すように、（実線で表すように）動作状態とされると、第２のトランスインピーダンス増幅器１２０は、電流信号を第２の電圧信号へと変換することができる。第２の電圧信号は、集積回路１００の第２の出力端子に生成することができる。ある実施形態では、集積回路１００は、単一の（共通の）出力端子を有し得る。例えば、第１のトランスインピーダンス増幅器１１０の出力端子を、出力副回路に結合して、第２のトランスインピーダンス増幅器１２０の出力端子を当該出力副回路に結合することが可能である。出力副回路の単一の出力端子を、集積回路の共通の出力端子とすることが可能である。
第１のトランスインピーダンス増幅器１１０及び第２のトランスインピーダンス増幅器１２０は、種々の用途に対して構成することができる。これらの実施形態及び別の実施形態では、集積回路１００をマルチレートトランスインピーダンス増幅器とすることができ、第１のトランスインピーダンス増幅器１１０は第１のレート（例えば、１０Ｇｂ／ｓｅｃ）で第１の電圧信号を生成し、第２のトランスインピーダンス増幅器は第２のレート（例えば、１Ｇｂ／ｓｅｃ）で第２の出力信号を生成することができる。別の実施形態も可能である。例えば、第１のトランスインピーダンス増幅器１１０及び第２のトランスインピーダンス増幅器１２０を、異なる利得（例えば、電流−電圧増幅）、異なる帯域幅、異なる精度（例えば、微細／低速動作用に向上された線形性又は安定性、粗い／高速度作用に低減された線形性又は安定性）、及び、異なるノイズ感度といった別の仕様用に構成することができる。
トランスインピーダンス増幅器のこれらの構成及び別の構成の種々の組み合わせを集積回路１００に含めて、種々の仕様を必要とする種々の用途間での切り替えを行うことができる。ある実施形態では、集積回路１００は、二つより多いトランスインピーダンス増幅器を含み得る。各トランスインピーダンス増幅器は、電流信号を対応の電圧信号に変換することができる。
図２Ａは、集積回路２００の例の概略的な回路図である。この例示の実施形態では、集積回路２００は、マルチレートトランスインピーダンス増幅器であり、第１のトランスインピーダンス増幅器２１０及び第２のトランスインピーダンス増幅器２５０を含んでいる。第１のトランスインピーダンス増幅器２１０は、当該第１のトランスインピーダンス増幅器２１０の回路素子に付随する末尾の「１０Ｇ」で表すように、１０Ｇｂ／ｓｅｃで動作するように構成することができる。第２のトランスインピーダンス増幅器２５０は、当該第２のトランスインピーダンス増幅器２５０の回路素子に付随する末尾の「１Ｇ」で表すように、１Ｇｂ／ｓｅｃで動作するよう構成することができる。集積回路２００は、入力端子２０２、第１の出力端子２０４、及び、第２の出力端子２０６を備えている。ある実施形態では、第１の出力端子２０４及び第２の出力端子２０６を、出力副回路に結合することができる。
第１のトランスインピーダンス増幅器２１０は、第１のカスコード増幅器を含んでいる。第１のカスコード増幅器は、入力トランジスタ素子Ｑ０（例えば、ｎｐｎバイポーラ接合トランジスタ）、第１のトランジスタ素子Ｑ１＿１０Ｇ（例えば、ｎｐｎバイポーラ接合トランジスタ）、及び、第１の抵抗素子ＲＬ＿１０Ｇを含んでいる。Ｑ０のベースは、入力端子２０２に結合されており、Ｑ０のエミッタはグランドに結合されている。Ｑ１＿１０Ｇは、ノードＢでＱ０にカスコード結合されている。図２Ａに示すように、Ｑ１＿１０Ｇのエミッタは、Ｑ０のコレクタに結合されている。
Ｑ１＿１０Ｇのコレクタは、第２のトランジスタ素子ＳＷ２＿１０Ｇ（例えば、ＣＭＯＳスイッチ）のドレインにも結合されている。ＳＷ２＿１０Ｇのソースは、グランドに結合されている。ＳＷ２＿１０Ｇのドレイン、従ってＱ１＿１０Ｇのコレクタは、第３のトランジスタ素子Ｑ２＿１０Ｇ（ｎｐｎバイポーラ接合トランジスタ）に結合されており、具体的には、Ｑ２＿１０Ｇのベースに結合されている。Ｑ２＿１０Ｇのエミッタは、ノードＤ１で第４のトランジスタ素子Ｑ３＿１０Ｇ（例えば、ｎｐｎバイポーラ接合トランジスタ）のコレクタに更に結合されている。ノードＤ１は、第１の出力端子２０４に結合されている。Ｑ３＿１０Ｇのエミッタは、グランドに結合され得る。ある実施形態では、Ｑ３＿１０Ｇのエミッタは、グランドに結合された抵抗素子に結合し得る。
さらに、Ｑ１＿１０Ｇのコレクタは、ＲＬ＿１０Ｇの第１の端部に結合されている。ＲＬ＿１０Ｇの第２の端部は、第５のトランジスタ素子ＳＷ１＿１０Ｇ（別のＣＭＯＳスイッチ）に結合されている。具体的には、ＲＬ＿１０Ｇの第２の端部は、ＳＷ１＿１０Ｇのドレインに結合されている。ＳＷ１＿１０Ｇのソースは、電源（例えば、Ｖｄｄ≦３．３Ｖ）、及び、Ｑ２＿１０Ｇのコレクタに結合されている。
第１のトランスインピーダンス増幅器２１０はまた、第１のフィードバック副回路を含んでいる。第１のフィードバック副回路は、フィードバック抵抗素子ＲＦ＿１０Ｇを含んでいる。ＲＦ＿１０Ｇの第１の端部は、例えばノードＤ１で、第１の出力端子２０４に結合されている。ＲＦ＿１０Ｇの第２の端部は、例えばノードＡで、集積回路２００の入力端子２０２に結合されている。ある実施形態では、ＲＦ＿１０Ｇは、容量素子ＣＦ＿１０Ｇに並列に結合することができる。ＣＦ＿１０Ｇは、入力電流ソース（例えば、入力端子２０２に結合されたフォトダイオード）の容量を補償し、例えば高い利得で、集積回路２００の不安定性を低減することができる。
例えば、約１０−１２のビット誤り率（ＢＥＲ）且つ約２０ｕＡの入力感度の用途の場合、ＲＦ＿１０Ｇの値を、０．２ＫΩ〜１ＫΩの範囲とすることができ、ＣＦ＿１０Ｇの値を、０Ｆ〜１０ｆＦの範囲とすることができ、ＲＬ＿１０Ｇの値を、１５０Ω〜３００Ωとすることができる。
トランジスタ素子、例えば、Ｑ１＿１０Ｇ、Ｑ３＿１０Ｇ、ＳＷ１＿１０Ｇ、及びＳＷ２＿１０Ｇを使用して、第１のトランスインピーダンス増幅器２１０を動作状態及び非動作状態とすることができる。制御ロジック２６０は、これらトランジスタ素子のゲート及び／又はベースに結合することができ、当該制御ロジック２６０を使用して、Ｑ１＿１０Ｇ、Ｑ３＿１０Ｇ、ＳＷ１＿１０Ｇ、及びＳＷ２＿１０Ｇを動作状態及び非動作状態とすることができる。第１のカスコード増幅器を動作状態及び非動作状態とすることにより、第１のトランスインピーダンス増幅器２１０を動作状態及び非動作状態とすることが可能である。
第１のトランスインピーダンス増幅器２１０を動作状態とすることは、Ｑ１＿１０Ｇを動作状態とし、Ｑ３＿１０Ｇを動作状態とし、ＳＷ１＿１０Ｇを動作状態とし、ＳＷ２＿１０Ｇを非動作状態とすることを含み得る。
ＳＷ１＿１０Ｇを動作状態とすること（例えば、「ＯＮ」とするか、ＰＭＯＳスイッチを閉じること）は、ＳＷ１＿１０Ｇのゲートに低電圧（例えば、０Ｖ）を与えることを含み得る。ＳＷ１＿１０Ｇを非動作状態とすることは、ＳＷ１＿１０Ｇのゲートに高電圧（例えば、Ｖｄｄ）を与えることを含み得る。ＳＷ１＿１０Ｇが動作状態とされると、ＳＷ１＿１０Ｇは第１のトランスインピーダンス増幅器２１０に効率的に電力を供給する。理想的には、ＳＷ１＿１０Ｇは、可能な限り低いインピーダンス（例えば、低寄生インピーダンス）を有し、可能な限り高い容量（例えば、平滑化用）を有するべきである。したがって、ある実施形態では、ＳＷ１＿１０Ｇを、ダイ上の空間的制約に準拠して、可能な限り大きなトランジスタ素子となるように、選択することができる。
ＳＷ２＿１０Ｇを非動作状態とすることは、ＳＷ２＿１０Ｇのゲートに低電圧（例えば、０Ｖ）を与えることを含み得る。ＳＷ２＿１０Ｇを動作状態とすることは、ＳＷ２＿１０Ｇのゲートに高電圧（例えば、Ｖｄｄ Ｖ）を与えることを含む。ＳＷ２＿１０Ｇが非動作状態となると（例えば、ＮＭＯＳスイッチがオフ、又は開状態とされると）、グランドは、ノードＣ１に電気的に結合されなくなる。理想的には、ＳＷ２＿１０Ｇは、可能な限り低い容量（例えば、低寄生容量）を有するべきである。ＳＷ１＿１０Ｇが非動作状態となると、ＳＷ２＿１０Ｇを通して電流は流れない。したがって、ＳＷ２＿１０Ｇの寄生インピーダンスの影響が低減されるか又は排除される。ある実施形態では、ＳＷ２＿１０Ｇは、可能な限り小さいトランジスタ素子であるように、選択することができる。
ＳＷ１＿１０Ｇが動作状態とされＳＷ２＿１０Ｇが非動作状態とされると、電源によって生じる電流は、ＲＬ＿１０Ｇを介して流れ、電圧をノードＣ１に与える。Ｑ１＿１０Ｇを動作状態とすることは、Ｑ１＿１０Ｇのベースに高電圧（例えば、１．２Ｖ）を与えることを含み得る。また、Ｑ１＿１０Ｇを非動作状態とすることは、Ｑ１＿１０Ｇのベースに低電圧（例えば、０Ｖ）を与えることを含み得る。
さらに、Ｑ３＿１０Ｇは、当該Ｑ３＿１０Ｇのベースに高電圧を与えることによって動作状態とされ、当該Ｑ３＿１０Ｇのベースに低電圧を与えることによって非動作状態とされる。ある実施形態では、高電圧は、Ｑ３＿１０Ｇのベースに結合されたバイアス回路（例えば、カレントミラー）によって提供され得る。高電圧及び低電圧は、Ｑ３＿１０ＧがＱ２＿１０Ｇに対して適切な電流バイアスを提供するように選択され得る。
Ｑ１＿１０Ｇを動作状態とし、ＳＷ１＿１０Ｇを動作状態とし、ＳＷ２＿１０Ｇを非動作状態とし、Ｑ３＿１０Ｇを動作状態とすることにより、第１トランスインピーダンス増幅器２１０が動作状態となる。動作状態の第１のトランスインピーダンス増幅器２１０は、ノードＡに受けた入力電流信号を第１のレートで第１の出力端子２０４における出力電圧信号へと変換する。ノードＣ１とノードＤ１には電圧が形成される。ノードＤ１の電圧は、入力電流信号から第１のレートで変換された出力電圧信号を表す。第１のトランスインピーダンス増幅器２１０を非動作状態とすることは、Ｑ１＿１０Ｇを非動作状態とし、ＳＷ１＿１０Ｇを非動作状態とし、ＳＷ２＿１０Ｇを動作状態とし、Ｑ３＿１０Ｇを非動作状態とすることを含み得る。Ｑ１＿１０Ｇを非動作状態とし、ＳＷ１＿１０Ｇを非動作状態とし、ＳＷ２＿１０Ｇを動作状態とし、Ｑ３＿１０Ｇを非動作状態とすることにより、ノードＣ１はグランドに結合され、ノードＤ１では高インピーダンス（１００Ωより大きい）が得られる。
ある用途では、第２のトランスインピーダンス増幅器２５０の回路素子を、第１のトランスインピーダンス増幅器２１０の回路素子と同じレイアウトを用いて構成することができる。
第２のトランスインピーダンス増幅器２５０は、第２のカスコード増幅器を含んでいる。第２のカスコード増幅器は、入力トランジスタ素子Ｑ０（例えば、第１のカスコード増幅器とＱ０を共有する）、第６のトランジスタ素子Ｑ１＿１Ｇ（例えば、ｎｐｎバイポーラ接合トランジスタ）、及び、第２の抵抗素子ＲＬ＿１Ｇを含んでいる。ＲＬ＿１Ｇは、ＲＬ＿１０Ｇのインピーダンスとは異なるインピーダンスを有し、第２のトランスインピーダンス増幅器２５０を第２のレートで動作させることを可能とすることに、留意されたい。同様の理由で、ＲＦ＿１Ｇ及びＣＦ＿１Ｇもそれぞれ、ＲＧ＿１０Ｇ及びＣＦ＿１０Ｇとは異なるインピーダンス及びキャパシタンス値を有している。Ｑ１＿１ＧはＱ０にノードＢでカスコード結合されている。図２Ａに示すように、Ｑ１＿１Ｇのエミッタは、Ｑ０のコレクタに結合されている。
Ｑ１＿１Ｇのコレクタは、第７のトランジスタ素子ＳＷ２＿１Ｇ（例えば、ＣＭＯＳスイッチ）のドレインに結合されている。ＳＷ２＿１Ｇのソースはグランドに結合されている。ＳＷ２＿１Ｇのドレイン、従ってＱ１＿１Ｇのコレクタは、第８のトランジスタ素子Ｑ２＿１Ｇ（例えば、ｎｐｎバイポーラ接合トランジスタ）にも結合されており、具体的には、Ｑ２＿１Ｇのベースに結合されている。Ｑ２＿１Ｇのエミッタは、第２の出力端子２０６において、第９のトランジスタ素子Ｑ３＿１Ｇ（例えば、ｎｐｎバイポーラ接合トランジスタ）のコレクタに更に結合されている。Ｑ３＿１Ｇのエミッタは、グランドに結合し得る。ある実施形態では、Ｑ３＿１Ｇのエミッタは、グランドに結合された抵抗素子に結合し得る。
さらに、Ｑ１＿１Ｇのコレクタは、ＲＬ＿１Ｇの第１の端部に結合されている。ＲＬ＿１Ｇの第２の端部は第１０のトランジスタ素子ＳＷ１＿１Ｇ（例えば、別のＣＭＯＳスイッチ）に結合されている。具体的には、ＲＬ＿１Ｇの第２の端部は、ＳＷ１＿１Ｇのドレインに結合されている。ＳＷ１＿１Ｇのソースは、電源（例えば、Ｖｄｄ）及びＱ２＿１Ｇのコレクタにも結合されている。
第２のトランスインピーダンス増幅器２５０は、第２のフィードバック副回路も含んでいる。第２のフィードバック副回路は、フィードバック抵抗素子ＲＦ＿１Ｇを含んでいる。ＲＦ＿１Ｇの第１の端部は、第２の出力端子２０６に結合されている。ＲＦ＿１Ｇの第２の端部は、集積回路２００の入力端子２０２に、例えばノードＡで、結合されている。ある実施形態では、ＲＦ＿１Ｇは、容量素子ＣＦ＿１Ｇに並列に結合し得る。ＣＦ＿１Ｇを使用して、入力電流ソースの容量を補償し、集積回路２００の不安定性を、例えば高利得で、低減することができる。
例えば、約１０−１２のビット誤り率（ＢＥＲ）且つ約４ｕＡの入力感度の用途の場合、ＲＦ＿１Ｇを２ＫΩ〜３ＫΩの範囲とすることができ、ＣＦ＿１Ｇの値を０Ｆ〜１０ｆＦの範囲とすることができ、ＲＬ＿１Ｇの値を０．５ＫΩ〜２ＫΩの範囲とすることができる。
トランジスタ素子、例えば、Ｑ１＿１Ｇ、Ｑ３＿１Ｇ、ＳＷ１＿１Ｇ、ＳＷ２＿１Ｇを使用して、第２のトランスインピーダンス増幅器２５０を動作状態及び非動作状態とすることができる。制御ロジック２６０は、これらトランジスタ素子のゲート及び／又はベースに結合することができ、当該制御ロジック２６０を用いて、Ｑ１＿１Ｇ、Ｑ３＿１Ｇ、ＳＷ１＿１Ｇ、及びＳＷ２＿１Ｇを動作状態及び非動作状態とすることができ、これによって、第２のカスコード増幅器を動作状態及び非動作状態とすることができる。第２のカスコード増幅器を動作状態及び非動作状態とすることにより、第２のトランスインピーダンス増幅器２５０を動作状態及び非動作状態とすることができる。
第２のトランスインピーダンス増幅器２５０を動作状態とすることは、Ｑ１＿１Ｇを動作状態とし、Ｑ３＿１Ｇを動作状態とし、ＳＷ１＿１Ｇを動作状態とし、ＳＷ２＿１Ｇを非動作状態とすることを含み得る。
ＳＷ１＿１Ｇを動作状態とすること（例えば、「ＯＮ」にするか、又は、ＰＭＯＳスイッチを閉じること）は、ＳＷ１＿１Ｇのゲートに低電圧（例えば、０Ｖ）を与えることを含み得る。ＳＷ１＿１Ｇを非動作状態とすることは、ＳＷ１＿１Ｇのゲートに高電圧（例えば、Ｖｄｄ）を与えることを含み得る。ＳＷ１＿１Ｇが動作状態とされると、ＳＷ１＿１Ｇは第２のトランスインピーダンス増幅器２５０に効率的に電力を供給する。理想的には、ＳＷ１＿１Ｇは、可能な限り低いインピーダンス（例えば、低寄生インピーダンス）を有し、可能な限り高い容量を有するべきである。したがって、ある実施形態では、ＳＷ１＿１Ｇは、ダイ上の空間的制約に準拠して、可能な限り大きなトランジスタ素子であるように、選択することができる。
ＳＷ２＿１Ｇを非動作状態とすることは、ＳＷ２＿１Ｇのゲートに低電圧（例えば、０Ｖ）を与えることを含み得る。ＳＷ２＿１Ｇを動作状態とすることは、ＳＷ２＿１Ｇのゲートに高電圧（例えば、Ｖｄｄ）を与えることを含み得る。ＳＷ２＿１Ｇが非動作状態とされる（例えば、ＮＭＯＳスイッチを「Ｏｆｆ」にするか、開状態とする）と、グランドは、ノードＣ２に電気的に結合しなくなる。理想的には、ＳＷ２＿１Ｇは、可能な限り低い容量（例えば、低寄生容量）を有するべきである。ＳＷ１＿１Ｇが非動作状態とされると、ＳＷ２＿１Ｇを通して電流は流れなくなる。したがって、ＳＷ２＿１Ｇの寄生インピーダンスの影響が低減又は排除される。ＳＷ２＿１Ｇは、可能な限り小さいトランジスタ素子であるように、選択することができる。
ＳＷ１＿１Ｇが動作状態とされ、ＳＷ２＿１Ｇが非動作状態とされると、電源によって生じる電流は、ＲＬ＿１Ｇを介して流れ、ノードＣ２に電圧を与える。Ｑ１＿１Ｇを動作状態とすることは、Ｑ１＿１Ｇのベースに高電圧（例えば、１．２Ｖ）を与えることを含み得る。また、Ｑ１＿１Ｇを非動作状態とすることは、Ｑ１＿１Ｇのベースに低電圧（例えば、０Ｖ）を与えることを含み得る。
さらに、Ｑ３＿１Ｇは、当該Ｑ３＿１Ｇのベースに高電圧を与えることで動作状態とすることができ、当該Ｑ３＿１Ｇのベースに低電圧を与えることによって非動作状態とすることができる。ある実施形態では、高電圧は、Ｑ３＿１Ｇのベースに結合されたバイアス回路（例えば、カレントミラー）によって供給することができる。高電圧及び低電圧は、Ｑ３＿１ＧがＱ２＿１Ｇに対して適切な電流バイアスを与えるように、選択することができる。
Ｑ１＿１Ｇを動作状態とし、ＳＷ１＿１Ｇを動作状態とし、ＳＷ２＿１Ｇを非動作状態とし、Ｑ３＿１Ｇを動作状態とすることにより、第２のトランスインピーダンス増幅器２５０が動作状態となる。動作状態の第２のトランスインピーダンス増幅器２５０は、ノードＡで受けた入力電流信号を、第２のレートで第２の出力端子２０６における出力電圧信号に変換する。ノードＣ２及びノードＤ２には電圧が形成される。ノードＤ２の電圧は、入力電流信号から第２のレートで変換された出力電圧信号を表す。第２のトランスインピーダンス増幅器２５０を非動作状態とすることは、Ｑ１＿１Ｇを非動作状態とし、ＳＷ１＿１Ｇを非動作状態とし、ＳＷ２＿１Ｇを動作状態とし、Ｑ３＿１Ｇを非動作状態とすることを含み得る。Ｑ１＿１Ｇを非動作状態とし、ＳＷ１＿１Ｇを非動作状態とし、ＳＷ２＿１Ｇを動作状態とし、Ｑ３＿１Ｇを非動作状態とすることにより、ノードＣ２がグランドに結合され、ノードＤ２において高インピーダンス（例えば、１００Ωより大）が得られる。
上述した規則の例を用いて、制御ロジック２６０は、第１のトランスインピーダンス増幅器２１０を動作状態とし、第２のトランスインピーダンス増幅器２５０を非動作状態とするように使用することができる。その結果、集積回路２００は、入力電流信号を第１のレートで出力電圧信号に変換する。また、制御ロジック２６０を使用して、第１のトランスインピーダンス増幅器２１０を非動作状態とし、第２のトランスインピーダンス増幅器２５０を動作状態とすることができる。その結果、集積回路２００は、入力電流信号を第２のレートで出力電圧信号に変換する。
図２Ａに示すように、第１のトランスインピーダンス増幅器２１０及び第２のトランスインピーダンス増幅器２５０を動作状態及び非動作状態とするために使用されるトランジスタ素子は、集積回路２００を、第１のトランスインピーダンス増幅器２１０と第２のトランスインピーダンス増幅器２５０との間で切り替えること（例えば、第１のレートと第２のレートとの間の切り替え）を可能とするものであり、それらトランジスタ素子が制御する対応のトランスインピーダンス増幅器の内部に設けられている。即ち、第１のトランスインピーダンス増幅器２１０を制御（例えば、動作状態及び非動作状態と）するために使用されるトランジスタ素子は、第２のトランスインピーダンス増幅器２５０の信号経路の外部に設けられている。さらに、第２のトランスインピーダンス増幅器２５０を制御するために使用されるトランジスタ素子は、第１のトランスインピーダンス増幅器２１０の信号経路の外部に設けられている。
第１のトランスインピーダンス増幅器２１０と第２のトランスインピーダンス増幅器２５０との間の切り替えは、集積回路２００のノードＢにおいて効率的に発生する。第１のトランスインピーダンス増幅器２１０が非動作状態とされ（Ｑ１＿１０Ｇが非動作状態とされる）と、ノードＡにおける入力電流信号によって生じる信号は、ノードＢを介して第２のトランスインピーダンス増幅器２５０に流れる。第２のトランスインピーダンス増幅器２５０が非動作状態とされ（Ｑ１＿１Ｇが非動作状態とされ）ると、ノードＡにおける入力電流信号によって生じる信号は、ノードＢを介して第１のトランスインピーダンス増幅器２１０に流れる。
上述したように、トランジスタ素子は、固有の（例えば、寄生）インピーダンス及び容量を有し得る。第１のトランスインピーダンス増幅器２１０及び第２のトランスインピーダンス増幅器２５０の少なくとも一方を非動作状態とするために使用されるトランジスタ素子は、集積回路２００の動作状態の副回路（例えば、第１のトランスインピーダンス増幅器２１０）の信号経路の外部に設けられているので、非動作状態の副回路（例えば、第２のトランスインピーダンス増幅器２５０）の寄生インピーダンス及び寄生容量による動作状態の副回路に対する影響は、低減されるか若しくは排除され得る。
図２Ｂは、出力副回路２７０に更に結合された図２Ａのトランスインピーダンス増幅器の概略的な回路図である。出力副回路２７０は、トランジスタ素子Ｑ４＿１０Ｇ、トランジスタ素子Ｑ５＿１０Ｇ、トランジスタ素子Ｑ４＿１Ｇ、及びトランジスタ素子Ｑ５＿１Ｇを含んでいる。
Ｑ４＿１０Ｇ及びＱ５＿１０Ｇは、図２Ｂに示すように構成することができ、Ｑ２＿１０Ｇ及びＱ３＿１０Ｇと同様に、上述したように動作することができる。同様に、Ｑ４＿１Ｇ及びＱ５＿１Ｇは、図２Ｂに示すように構成することができ、Ｑ２＿１Ｇ及びＱ３＿１Ｇと同様に、上述したように動作することができる。その結果、第１のトランスインピーダンス増幅器２１０を動作状態とすると、電流信号を第１の電圧信号に変換してノードＤ１’に生成することができる。さらに、第２のトランスインピーダンス増幅器２５０を動作状態とすると、電流信号を第２の電圧信号に変換してノードＤ２’に生成することができる。ノードＤ１’及びノードＤ２’は、共通出力端子２７５に結合され得る。この共通出力端子２７５を、集積回路２００の出力端子とすることができる。
図３は、光検出システム３００の例のブロック図である。システム３００は、例えば、光通信システムでの種々の用途に使用することができる。システム３００は、光検出器３１０、トランスインピーダンス増幅器３２０（例えば、集積回路２００）、及び、リミティング増幅器３３０を備えている。
光検出器３１０は、例えば、フォトダイオードであってもよい。フォトダイオードは、光子を受けて、これに応じて電流信号（例えば、光電流）を生成することができる。トランスインピーダンス増幅器３２０は、電流信号を受けて、当該電流信号を、例えば、複数のレートのうちの一つで電圧信号に変換することができる。ある実施形態では、トランスインピーダンス増幅器３２０は、出力を更に処理する別のステージに結合され得る。リミティング増幅器３３０は、電圧信号を受けて、例えば、当該電圧信号を減衰させて、システム３００の後続のステージを入力オーバードライブから保護することができる。
上述したアーキテクチャ及び技術は、種々の電子回路アプリケーションで使用することができる。例えば、集積回路２００を使用して、メモリに格納されているビットの値を検知することができる。さらに、信号経路の外にスイッチを配置することは、複数のジェネレータ、変換器、及び負荷間の切り替えにおける使用に好適である。また、別の用途も可能である。
本発明の実施形態の利点は、以下のもの（例えば、（１）〜（７）の利点）を含み得る。
上述したように、集積回路は、入力トランジスタ素子を共有する二以上のトランスインピーダンス増幅器（例えば、第１のトランスインピーダンス増幅器、第２のトランスインピーダンス増幅器）、及び／又は、一以上のトランスインピーダンス増幅器に結合されており且つ二つのトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする制御ロジックを含み得るものである。したがって、（１）二以上のトランスインピーダンス増幅器を含む集積回路は、当該集積回路の変更（例えば、デザイン仕様、及び、最適化）に関して柔軟性を向上することができる。例えば、トランスインピーダンス増幅器のインピーダンスを個別に変更しつつ、集積回路の別のトランスインピーダンス増幅器に対する当該変更の影響を低減及び／又は排除することができる。別の例としては、トランスインピーダンス増幅器のトランジスタサイズを個別に変更して、集積回路における別のトランスインピーダンス増幅器に対する当該変更の影響を低減及び／又は排除することができる。
また、カスコード結合、即ちカスコード増幅器を、トランスインピーダンス増幅器に使用することができる。したがって、（２）動作状態のトランスインピーダンス増幅器における寄生インピーダンス及び寄生容量を低減することができ、これによって、集積回路の性能を向上することができる。また、（３）寄生インピーダンスを低減することによって、動作状態のトランスインピーダンス増幅器内のインピーダンスの精度を（例えば、プロセス変動、電圧変動、及び温度変動に対して）向上することができ、これによって、動作状態のトランスインピーダンス増幅器の精度を向上することができる。また、（４）動作状態のトランスインピーダンス増幅器の入力と出力との間で寄生容量を低減することによって、動作状態のトランスインピーダンス増幅器の動作、特に高速での動作を改善することができる（例えば、寄生振動を低減し、帯域幅を増加することができる）。
さらに、第１のトランスインピーダンス増幅器の第１のカスコード増幅器が、第１のインピーダンスを有する第１の抵抗素子を含み、第２のトランスインピーダンス増幅器の第２のカスコード増幅器が第２のインピーダンスを有する第２の抵抗素子を含み得る。（５）この実施形態は、集積回路の変更に関する更なる柔軟性を更に示す。
さらに、集積回路は、第１のトランスインピーダンス増幅器の出力及び第２のトランスインピーダンス増幅器の出力に結合された出力副回路を更に含み得る。また、第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器は共通の出力を共有することができる。これらの実施形態及び別の実施形態では、（６）トランスインピーダンス増幅器２１０の出力の各々を、集積回路の所望の用途に基づいて結合することができる。
また、第１のトランスインピーダンス増幅器の複数の第１の回路素子が、あるレイアウトを用いて結合され、第２のトランスインピーダンス増幅器の複数の第２の回路素子が、同一のレイアウトを用いて結合され得る。これらの実施形態及び別の実施形態では、（７）同一のレイアウトを使用する複数のトランスインピーダンス増幅器２１０を備える集積回路が、寄生容量を更に低減することができ、これによって、集積回路の性能を向上することができる。
以上、本発明の複数の実施形態について説明してきた。しかしながら、本発明の精神及び範囲から逸脱することなく、種々の変更を成し得ることが理解されよう。例えば、集積回路２００は、二以上のトランスインピーダンス増幅器を含み得る（例えば、第１、第２、及び、第３のトランスインピーダンス増幅器）。例えば、一以上のスイッチを、第１のトランスインピーダンス増幅器２１０及び第２のトランスインピーダンス増幅器２５０の信号経路の外部に設けて、第３のトランスインピーダンス増幅器を非動作状態としてもよく、当該第３のトランスインピーダンス増幅器がこれら一以上のスイッチを含んでいてもよい。さらに、制御ロジック２６０を、第３のトランスインピーダンス増幅器の一以上のスイッチに更に結合して、第１のトランスインピーダンス増幅器２１０、第２のトランスインピーダンス増幅器２５０、及び、第３のトランスインピーダンス増幅器（図示せず）のうち少なくとも一つを非動作状態としてもよい。その他の実施形態も特許請求の範囲内のものである。
以上説明したように、本発明によれば、入力電流信号を集積回路上で二以上の出力電圧信号に変換するシステム及び装置が提供される。

Claims (20)

  1. 第１のカスコード増幅器を含む第１のトランスインピーダンス増幅器と、
    第２のカスコード増幅器を含む第２のトランスインピーダンス増幅器と、
    を備え、
    前記第２のカスコード増幅器及び前記第１のカスコード増幅器は、入力トランジスタ素子を共有しており、
    前記第１のカスコード増幅器は、前記第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチに結合されており、
    前記第２のカスコード増幅器は、前記第２のトランスインピーダンス増幅器２を非動作状態とする一以上の第２のスイッチに結合されており、
    前記一以上の第１のスイッチ及び前記一以上の第２のスイッチに結合された制御ロジックが、前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする、
    集積回路。
  2. 前記第１のカスコード増幅器は、第１のインピーダンスを有する第１の抵抗素子を含み、
    前記第２のカスコード増幅器は、第２のインピーダンスを有する第２の抵抗素子を含み、
    前記第２のインピーダンスが前記第１のインピーダンスと異なる、
    請求項１に記載の集積回路。
  3. 前記第１のトランスインピーダンス増幅器の出力及び前記第２のトランスインピーダンス増幅器の出力に結合された出力副回路を更に備える、請求項１に記載の集積回路。
  4. 前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器は、共通の出力を共有している、請求項１に記載の集積回路。
  5. 入力トランジスタ素子、及び、
    前記入力トランジスタ素子にカスコード結合された第１のトランジスタ素子、
    を含む第１のトランスインピーダンス増幅器と、
    前記入力トランジスタ素子、及び、
    前記入力トランジスタ素子にカスコード結合された第２のトランジスタ素子、
    を含む第２のトランスインピーダンス増幅器と、
    を備える集積回路。
  6. 前記第１のトランスインピーダンス増幅器は、該第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチを更に含んでおり、
    前記第２のトランスインピーダンス増幅器は、該第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチを更に含んでおり、
    前記第１のトランジスタ素子及び前記一以上の第１のスイッチ、並びに、前記第２のトランジスタ素子及び前記一以上の第２のスイッチに結合された制御ロジックが、前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする、
    請求項５記載の集積回路。
  7. 前記第１のトランスインピーダンス増幅器の複数の第１の回路素子が、レイアウトを用いて結合されており、
    前記第２のトランスインピーダンス増幅器の複数の第２の回路素子が、同一の前記レイアウトを用いて結合されており、
    前記第１のトランスインピーダンス増幅器は、第１のインピーダンスを有する第１の抵抗素子を含んでおり、
    前記第２のトランスインピーダンス増幅器は、第２のインピーダンスを有する第２の抵抗素子を含んでおり、
    前記第２のインピーダンスが前記第１のインピーダンスと異なる、
    請求項５記載の集積回路。
  8. 前記第１のトランスインピーダンス増幅器の出力及び前記第２のトランスインピーダンス増幅器の出力に結合された出力副回路を更に備える、請求項５記載の集積回路。
  9. 前記第１のトランスインピーダンス増幅器及び第２のトランスインピーダンス増幅器は、共通の出力を共有している、請求項５記載の集積回路。
  10. 電流信号を、出力に生成される第１の電圧信号へと変換する第１のトランスインピーダンス増幅器と、
    前記電流信号を、同一の前記出力に生成される第２の電圧信号へと変換する第２のトランスインピーダンス増幅器と、
    を備え、
    前記第１のトランスインピーダンス増幅器は、該第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチを含んでおり、
    前記第２のトランスインピーダンス増幅器は、該第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチを含んでおり、
    前記一以上の第１のスイッチ及び前記一以上の第２のスイッチに結合された制御ロジックが、前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする、
    集積回路。
  11. 前記第１のトランスインピーダンス増幅器の複数の第１の回路素子が、レイアウトを用いて結合されており、
    前記２のトランスインピーダンス増幅器の複数の第２の回路素子が、同一の前記レイアウトを用いて結合されており、
    前記第１のトランスインピーダンス増幅器は、第１のインピーダンスを有する第１の抵抗素子を含んでおり、
    前記第２のトランスインピーダンス増幅器は、第２のインピーダンスを有する第２の抵抗素子を含んでおり、
    前記第２のインピーダンスが前記第１のインピーダンスと異なる、
    請求項１０に記載の集積回路。
  12. 電流信号を供給する電流ソースと、
    前記電流信号を電圧信号に変換する集積回路であって、
    第１のカスコード増幅器を含む第１のトランスインピーダンス増幅器、及び、
    第２のカスコード増幅器を含む第２のトランスインピーダンス増幅器
    を有し、該第２のカスコード増幅器及び該第１のカスコード増幅器が入力トランジスタ素子を共有している、該集積回路と、
    を備え、
    前記第１のカスコード増幅器は、前記第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチに結合しており、
    前記第２のカスコード増幅器は、前記第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチに結合しており、
    前記一以上の第１のスイッチ及び前記一以上の第２のスイッチに結合された制御ロジックが、前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする、
    システム。
  13. 電流信号を第１の電圧信号に変換する第１のトランスインピーダンス増幅器であって、
    前記電流信号を受ける入力トランジスタ素子、
    前記入力トランジスタ素子にカスコード結合された第１のトランジスタ素子、
    第１の端部及び第２の端部を有し、該第１の端部が前記第１のトランジスタ素子のコレクタに結合された第１の抵抗素子、
    そのドレインが前記第１のトランジスタ素子の前記コレクタに結合されており、そのソースがグランドに結合された第２のトランジスタ素子、及び
    そのドレインが前記第１の抵抗素子の前記第２の端部に結合された第３のトランジスタ素子、
    を含み、前記第１のトランジスタ素子及び前記第３のトランジスタ素子が動作状態とされ、前記第２のトランジスタ素子が非動作状態とされるときに、動作状態となる、該第１のトランスインピーダンス増幅器と、
    前記電流信号を第２の電圧信号に変換する第２のトランスインピーダンス増幅器であって、
    前記電流信号を受ける前記入力トランジスタ素子、
    前記入力トランジスタ素子にカスコード結合された第４のトランジスタ素子、
    第１の端部及び第２の端部を有し、該第１の端部が前記第４のトランジスタ素子のコレクタに結合された第２の抵抗素子、
    そのドレインが前記第４のトランジスタ素子の前記コレクタに結合されており、そのソースがグランドに結合された第５のトランジスタ素子、及び
    そのドレインが前記第２の抵抗素子の前記第２の端部に結合された第６のトランジスタ素子、
    を含み、前記第４のトランジスタ素子及び前記第６のトランジスタ素子が動作状態とされ、前記第５のトランジスタ素子が非動作状態とされるときに、動作状態となる、該第２のトランスインピーダンス増幅器と、
    を備える集積回路。
  14. 前記第１の抵抗素子は第１のインピーダンスを有し、
    前記第２の抵抗素子は第２のインピーダンスを有し、
    前記第２のインピーダンスが前記第１のインピーダンスと異なる、
    請求項１３に記載の集積回路。
  15. 前記第１のトランスインピーダンス増幅器の出力及び前記第２のトランスインピーダンス増幅器の出力に結合された出力副回路を更に備える、請求項１３に記載の集積回路
  16. 前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器は、共通の出力を共有している、請求項１３に記載の集積回路
  17. 第１のカスコード増幅器と、
    第２のカスコード増幅器と、
    前記第２のカスコード増幅器の信号経路の外部に設けられており、前記第１のカスコード増幅器を非動作状態とするよう該第１のカスコード増幅器に結合された一以上の第１のスイッチと、
    前記第１のカスコード増幅器の信号経路の外部に設けられており、前記第２のカスコード増幅器を非動作状態とするよう該第２のカスコード増幅器に結合された一以上の第２のスイッチと、
    前記一以上の第１のスイッチ及び前記一以上の第２のスイッチに結合されており、前記第１のカスコード増幅器及び前記第２のカスコード増幅器の少なくとも一方を非動作状態とする制御ロジックと、
    を備えるトランスインピーダンス増幅器。
  18. 前記第１のカスコード増幅器は、
    入力トランジスタ素子、及び、
    前記入力トランジスタ素子にカスコード結合された第１のトランジスタ素子、
    を含んでおり、
    前記第２のカスコード増幅器は、
    前記入力トランジスタ素子、及び、
    前記入力トランジスタ素子にカスコード結合された第２のトランジスタ素子、
    を含んでいる、
    請求項１７に記載のトランスインピーダンス増幅器。
  19. 入力トランジスタ素子を含む第１のトランスインピーダンス増幅器と、
    前記入力トランジスタ素子を共有する第２のトランスインピーダンス増幅器と、
    前記第２のトランスインピーダンス増幅器の信号経路の外部に設けられており、前記第１のトランスインピーダンス増幅器を非動作状態とする一以上の第１のスイッチであって、前記第１のトランスインピーダンス増幅器が含む該一以上の第１のスイッチと、
    前記第１のトランスインピーダンス増幅器の信号経路の外部に設けられており、前記第２のトランスインピーダンス増幅器を非動作状態とする一以上の第２のスイッチであって、前記第２のトランスインピーダンス増幅器が含む該一以上の第２のスイッチと、
    前記一以上の第１のスイッチ及び前記一以上の第２のスイッチに結合されており、前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器のうち少なくとも一方を非動作状態とする制御ロジックと、
    を備える集積回路。
  20. 前記入力トランジスタ素子を共有する第３のトランスインピーダンス増幅器と、
    前記第１のトランスインピーダンス増幅器及び前記第２のトランスインピーダンス増幅器の信号経路の外部に設けられており、前記第３のトランスインピーダンス増幅器を非動作状態とする一以上の第３のスイッチであって、前記第３のトンラスインピーダンス増幅器が含む該一以上の第３のスイッチと、
    を更に備え、
    前記制御ロジックは、前記一以上の第３のスイッチに更に結合されており、前記第１のトランスインピーダンス増幅器、前記第２のトランスインピーダンス増幅器、及び、前記第３のトランスインピーダンス増幅器のうち少なくとも一つを非動作状態とする、請求項１９に記載の集積回路。
JP2009542285A 2009-01-26 2009-05-08 トランスインピーダンス増幅器 Active JP5293610B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/360094 2009-01-26
US12/360,094 US7944290B2 (en) 2009-01-26 2009-01-26 Trans-impedance amplifier
PCT/JP2009/058691 WO2010084633A1 (ja) 2009-01-26 2009-05-08 トランスインピーダンス増幅器

Publications (2)

Publication Number Publication Date
JPWO2010084633A1 true JPWO2010084633A1 (ja) 2012-07-12
JP5293610B2 JP5293610B2 (ja) 2013-09-18

Family

ID=42353699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009542285A Active JP5293610B2 (ja) 2009-01-26 2009-05-08 トランスインピーダンス増幅器

Country Status (8)

Country Link
US (1) US7944290B2 (ja)
EP (1) EP2383885A4 (ja)
JP (1) JP5293610B2 (ja)
KR (1) KR101572297B1 (ja)
CN (1) CN101904090B (ja)
CA (1) CA2750278C (ja)
TW (1) TWI451690B (ja)
WO (1) WO2010084633A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504893A (ja) * 2013-01-25 2016-02-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 出力ごとに独立した利得制御を備える単一入力多出力増幅器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5071522B2 (ja) * 2010-06-03 2012-11-14 住友電気工業株式会社 トランスインピーダンス増幅器、集積回路、及び、システム
EP2883313A4 (en) * 2012-08-13 2016-04-27 Hewlett Packard Development Co THERMALLY INSULATED TRANSMITTED AMPLIFIERS (TIA) OF OPTICAL MODULES
US8975968B2 (en) 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
US9059665B2 (en) 2013-02-22 2015-06-16 Qualcomm Incorporated Amplifiers with multiple outputs and configurable degeneration inductor
US9716499B2 (en) 2013-06-05 2017-07-25 Mediatek Inc. Current amplifier and transmitter using the same
US9374046B2 (en) * 2013-06-05 2016-06-21 Mediatek Inc. Current amplifier and transmitter using the same
US9490757B2 (en) * 2015-02-02 2016-11-08 International Business Machines Corporation Implementing enhanced bias configuration for CMOS inverter based optical transimpedance amplifier
US9899961B2 (en) * 2015-02-15 2018-02-20 Skyworks Solutions, Inc. Enhanced amplifier efficiency through cascode current steering
US10211861B2 (en) * 2015-03-17 2019-02-19 Skyworks Solutions, Inc. Multi-mode integrated front end module
EP3272008A4 (en) 2015-10-26 2018-11-21 Hewlett-Packard Enterprise Development LP Negative feedback gain transimpedance amplifier (tia) systems
US10277180B2 (en) 2016-01-15 2019-04-30 Honeywell International Inc. Dual port transimpedance amplifier with separate feedback
KR102099209B1 (ko) 2016-11-11 2020-04-10 한국콜마주식회사 스틱형 화장료 조성물의 제조방법
US11309846B2 (en) 2017-08-25 2022-04-19 University Of South Florida Cascode common source transimpedance amplifiers for analyte monitoring systems
JP2019153944A (ja) * 2018-03-05 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 増幅回路、撮像装置、および、増幅回路の制御方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282515A (en) 1979-07-20 1981-08-04 Harris Corporation Analog to digital encoding system with an encoder structure incorporating instrumentation amplifier, sample and hold, offset correction and gain correction functions
US4978872A (en) 1984-12-17 1990-12-18 Hughes Aircraft Company Integrating capactively coupled transimpedance amplifier
JPH03129909A (ja) * 1989-10-16 1991-06-03 Hitachi Ltd 出力バッファアンプ
US5202553A (en) * 1992-03-24 1993-04-13 Raynet Corporation Enhanced performance optical receiver having means for switching between high and low amplifier configurations
JP3335455B2 (ja) 1994-01-19 2002-10-15 富士通株式会社 電流電圧変換回路
US5606277A (en) 1995-06-23 1997-02-25 Linear Technology Corporation AC coupling loops for current-to-voltage transimpedance amplifiers and methods of using same
GB2305038B (en) * 1995-09-07 2000-03-15 Pilkington Micro Electronics Amplifier circuit
JP3410901B2 (ja) * 1996-05-20 2003-05-26 株式会社東芝 増幅回路
JPH1188067A (ja) 1997-09-02 1999-03-30 Oki Electric Ind Co Ltd 電流／電圧変換増幅装置
US6046640A (en) * 1997-11-07 2000-04-04 Analog Devices, Inc. Switched-gain cascode amplifier using loading network for gain control
JPH11234148A (ja) * 1998-02-12 1999-08-27 Mitsubishi Electric Corp デュアルバンドマイクロ波増幅器
US6172566B1 (en) * 1999-02-17 2001-01-09 Kabushiki Kaisha Toshiba Low noise amplifier
US6114913A (en) * 1999-03-03 2000-09-05 Maxim Integrated Products, Inc Transimpedance amplifiers with improved gain-bandwidth product
US6121843A (en) 1999-06-04 2000-09-19 Raytheon Company Charge mode capacitor transimpedance amplifier
US6292052B1 (en) * 2000-03-06 2001-09-18 Tektronix, Inc. Output amplifier for a discrete filter-less optical reference receiver
US6404281B1 (en) 2000-11-14 2002-06-11 Sirenza Microdevices, Inc. Wide dynamic range transimpedance amplifier
US6339363B1 (en) 2000-12-04 2002-01-15 Pixel Devices International Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors
US6459078B1 (en) 2000-12-04 2002-10-01 Pixel Devices International, Inc. Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
FR2823031B1 (fr) * 2001-03-27 2003-07-04 St Microelectronics Sa Dispositif amplificateur a commutation de gain, en particulier pour un telephone mobile cellulaire
US6472936B1 (en) * 2001-05-14 2002-10-29 National Semiconductor Corporation Low-noise gain switching circuit using tapped inductor
US6690506B2 (en) 2001-05-17 2004-02-10 Corning Incorporated Control architecture and method for optical amplifiers
JP2002344266A (ja) 2001-05-18 2002-11-29 Matsushita Electric Ind Co Ltd 可変利得増幅器
US7068099B2 (en) * 2001-11-07 2006-06-27 Koninklijke Philips Electronics, N.V. Power amplifier module with distortion compensation
US20030090326A1 (en) 2001-11-14 2003-05-15 Victor Pogrebinsky Transimpedance amplifier with dual gain outputs
JP2004022051A (ja) * 2002-06-14 2004-01-22 Sharp Corp 受光アンプ素子
US6737924B1 (en) 2002-12-11 2004-05-18 Intel Corporation Differential, double feedback CMOS transimpedance amplifier with noise tolerance
JP4152784B2 (ja) * 2003-03-19 2008-09-17 シャープ株式会社 受光アンプ回路およびそれを備えた光ピックアップ装置
US7358818B2 (en) * 2003-10-20 2008-04-15 Sumitomo Electric Industries, Ltd. Optical receiver for an optical communication
JP4230391B2 (ja) * 2004-03-16 2009-02-25 シャープ株式会社 受光アンプ素子、光ピックアップ装置、および光ディスク装置
US7358816B2 (en) * 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
JPWO2006095416A1 (ja) * 2005-03-09 2008-08-14 富士通株式会社 減衰器を備えた高周波増幅器
US20070003291A1 (en) 2005-06-09 2007-01-04 Kasper Bryon L Distortion cancellation in a transimpedance amplifier circuit
US7912383B2 (en) * 2006-12-29 2011-03-22 Intel Corporation Configurable post-amplifiers that are capable of being configured to perform either substantially linear or limiting amplification for use in optical receivers
WO2008102788A1 (ja) * 2007-02-20 2008-08-28 Nagoya Industrial Science Research Institute プログラマブル低雑音増幅装置
JP4708384B2 (ja) * 2007-04-20 2011-06-22 ルネサスエレクトロニクス株式会社 利得切替付低雑音増幅回路
JP2008277882A (ja) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd 増幅回路および無線通信装置
US8228112B2 (en) * 2007-07-13 2012-07-24 International Business Machines Corporation Switch with reduced insertion loss

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016504893A (ja) * 2013-01-25 2016-02-12 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 出力ごとに独立した利得制御を備える単一入力多出力増幅器

Also Published As

Publication number Publication date
CA2750278C (en) 2016-06-28
CN101904090B (zh) 2013-10-30
CN101904090A (zh) 2010-12-01
JP5293610B2 (ja) 2013-09-18
KR20110110763A (ko) 2011-10-07
US20100188154A1 (en) 2010-07-29
TWI451690B (zh) 2014-09-01
TW201029318A (en) 2010-08-01
WO2010084633A1 (ja) 2010-07-29
EP2383885A1 (en) 2011-11-02
KR101572297B1 (ko) 2015-11-26
EP2383885A4 (en) 2017-06-07
US7944290B2 (en) 2011-05-17
CA2750278A1 (en) 2010-07-29

Similar Documents

Publication Publication Date Title
JP5293610B2 (ja) トランスインピーダンス増幅器
US9160323B2 (en) Differential amplifier and dual mode comparator using the same
US6624405B1 (en) BIST for testing a current-voltage conversion amplifier
CN110601663B (zh) 具有电流反馈放大器特性的高速电压反馈放大器
AU679791B2 (en) Transimpedance amplifier circuit with feedback and load resistor variable circuits
JP5071522B2 (ja) トランスインピーダンス増幅器、集積回路、及び、システム
JP5487328B2 (ja) 高パワー広帯域増幅器及び方法
US7245188B2 (en) Light receiving amplification circuit
JP4076858B2 (ja) 全差動可変利得増幅器および多次元増幅器構成
US7466204B2 (en) Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
JP5007937B2 (ja) 減衰器
JP5045370B2 (ja) 半導体回路装置
US7518454B2 (en) Operational amplifier selecting one of inputs, and an amplifying apparatus using the OP amplifier the verification method
US7859342B2 (en) Differential amplifier circuit, operational amplifier circuit, light-receiving amplifier circuit using the same, function selection circuit, and light-receiving circuit using the same
US11469727B2 (en) Pre-driver stage with adjustable biasing
TW202343984A (zh) 具有過電壓保護的有線收發器
JP2009032376A (ja) フロントモニタ回路
JP2004007085A (ja) 帰還増幅器
JP2004357299A (ja) バイポーラ・トランジスタを使用した高出力インピーダンスを持つ電流ソース／シンク
JP2006033527A (ja) アイソレータ
JP2005229383A (ja) 半導体集積回路
JP2001307010A (ja) アナログ乗算回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130308

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250