KR101561372B1

KR101561372B1 - Ｐｗｍ 신호 생성 회로, 프린터, 및 ｐｗｍ 신호 생성 방법

Info

Publication number: KR101561372B1
Application number: KR1020140001761A
Authority: KR
Inventors: 다카시 미치요시; 데츠로 다테베
Original assignee: 가부시키가이샤 리코
Priority date: 2013-01-07
Filing date: 2014-01-07
Publication date: 2015-10-16
Also published as: CN103916104B; US20140191817A1; KR20140090108A; CN103916104A; US9035710B2; JP6186726B2; JP2014132713A

Abstract

본 발명은 복잡한 회로가 필요 없이 원하는 듀티비를 갖는 PWM 신호를 용이하게 생성하고, 상이한 듀티비를 갖는 복수개의 PWM 신호를 용이하게 생성하는 PWM 신호 생성 회로를 제공한다.
본 발명의 PWM 신호 생성 회로는 카운터(10) 및 연산 수단(20-1∼20-M)을 구비한다. 카운터(10)는 복수개 N비트로 나타내어지는 카운트 값을 생성한다. 연산 수단(20-1∼20-M)의 각각은 생성하는 PWM 신호의 펄스폭을 나타내는 N비트의 펄스폭 데이터를 기억하는 펄스폭 데이터 레지스터(21-1)와, 카운트 값 및 펄스폭 데이터를 가산하였을 때에 얻어지는 최상위 비트로부터의 자리 올림값을 계산하는 가산 회로(22-1)를 구비하고, 카운트 값이 변화할 때마다 자리 올림값에 대응하는 레벨을 갖는 신호를 출력함으로써, 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성한다.
[색인어]
PWM 신호 생성 회로, 드라이버 회로, 광원, 감광체, 카운터

Description

ＰＷＭ 신호 생성 회로, 프린터, 및 ＰＷＭ 신호 생성 방법{PWM SIGNAL GENERATING CIRCUIT, PRINTER AND PWM SIGNAL GENERATING METHOD}

본 발명은 펄스폭　변조에 따른 구형파 신호(PWM 신호)를 생성하는 PWM 신호 생성 회로, 특히, 상이한 듀티비를 갖는 복수개의 PWM 신호를 생성하는 PWM 신호 생성 회로에 관한 것이고, 또한, 이와 같은 PWM 신호 생성 회로를 구비한 프린터, 및 이와 같은 PWM 신호 생성 회로를 이용한 PWM 신호 생성 방법에 관한 것이다.

현재, 시퀀스 제어를 실행하거나 모터 회전을 제어하기 위하여, PWM 신호를 생성하여 사용하는 디지털 시스템이 존재한다. 이와 같은 시스템의 예로서 아래와 같은 특허문헌 1∼3이 알려져 있다.

상기 특허문헌 1의 발명은 PWM 신호를 생성하는 PWM 신호 생성 회로로서, 정해진 주파수의 발진 신호에 근거하여 카운트 값을 갱신하는 카운터와, 카운터의 카운트 값이 정해진 제1값에 따른 카운트 값이 되면 PWM 신호를 어느 한 쪽 논리 레벨로 변화시키고, 카운터의 카운트 값이 미리 정해진 제2값에 따른 카운트 값이 되면 PWM 신호를 다른 한 쪽 논리 레벨로 변화시키는 출력 회로를 구비한다. 특히, 이 출력 회로는 정해진 제1값(PWM 신호의 상승 위치를 나타내는 카운트 값)이 설정되는 레지스터와, 정해진 제1값과 카운트 값을 비교하는 제1 비교기와, 미리 정해진 제2값(PWM 신호의 하강 위치를 나타내는 카운트 값)이 설정되는 레지스터와, 미리 정해진 제2값과 카운트 값을 비교하는 제2 비교기와, PWM 신호를 출력하는 T 플립플롭을 구비한다. 제1 비교기의 출력 신호가 L→H(로우 레벨→하이 레벨)로 전이하면, 잇따라 T 플립플롭의 출력 신호는 L→H로 전이하고, 제2 비교기의 출력 신호가 L→H로 전이하면, 잇따라 T 플립플롭의 출력 신호는 H→L로 전이한다. 이에 따라, 레지스터의 설정값에 따른 듀티비를 갖는 PWM 신호가 출력된다. 특허문헌 1의 발명은 복수개의 PWM 신호를 생성하기 위하여 복수개의 출력 회로를 추가로 구비할 수도 있다. 카운터의 카운트 값은 이들 출력 회로에 의해 공용되며, 각 PWM 신호의 주기는 카운터의 카운트 값이 리세트되는 주기와 동일하다.　

또, 상기 특허문헌 2의 발명은 클록에 따라 동작하는 업 다운 카운터와, 비교값을 유지하는 재기록이 가능한 비교 레지스터와, 비교 레지스터의 비교값과 업 다운 카운터의 카운트 값을 비교하여, 카운트 업 동작에서의 제1 일치 신호와 카운트 다운 동작에서의 제2 일치 신호를 출력하는 비교기와, PWM 신호의 펄스폭을 변화시키기 위하여 설정된 부가 비트를 유지하는 부가 비트 레지스터와, 부가 비트에 따라, 제1 일치 신호 또는 제2 일치 신호 중 어느 한 쪽을 지연시키는 지연 회로를 구비하고, 지연 회로로 지연된 쪽의 일치 신호와 지연되지 않은 쪽의 일치 신호에 근거하여 PWM 신호의 펄스폭을 설정하는 PWM 신호 생성부를 구비한 PWM 신호 생성 장치로서, 지연 회로가 업 다운 카운터의 클록보다 높은 주파수의 클록을 이용하지 않고 제1 일치 신호 또는 제2 일치 신호 중 어느 한 쪽을 지연시키고, PWM 신호 생성부가 부가 비트에 따라 PWM 신호의 펄스폭을 변화시킨다. 특허문헌 2의 발명은 업 다운 카운터의 카운트 업 동작 시에 카운트 값이 비교값과 일치하면 출력 신호를 L→H로 전이시키고, 또, 카운트 다운 동작 시에 카운트 값이 비교값과 일치하면 출력 신호를 H→L로 전이시켜 PWM 신호를 생성한다. 다만, 이것만으로는 PWM 신호의 펄스폭 변화가 항상 비교 레지스터의 비교값 변화의 2배로 되기 때문에, 부가 비트에 따라 출력 신호의 하강(또는 상승)을 지연시킴으로써 PWM 신호의 펄스폭을 미세하게 설정할 수 있다.　

또, 상기 특허문헌 3의 발명은 복수개 상(相)의 코일을 갖는 모터의 코일에 주기적인 전류를 흘려 모터의 회전자를 회전 구동하는 모터 구동 제어 장치로서, 회전자의 회전 위치를 나타내는 위치 신호를 출력하는 위치 검출 수단과, 회전자의 회전 위치 변화를 나타내는 위치 변화 신호를 출력하는 위치 변화 검출 수단과, 위치 신호 및 위치 변화 신호에 근거하여 위치 신호에 위상 동기하여 위치 신호에 따른 절대 위상 정보를 출력하는 위상 동기 회로와, 절대 위상 정보에 근거하여 복수개 상의 코일에 주기적인 전류를 흘리기 위한 구동 전압 신호를 출력하는 구동 제어 수단을 구비한다. 상기 특허문헌 3의 발명은 회전자의 회전수에 대응하는 주파수를 검출하는 속도 검출 수단을 구비하고, 또한, 회전자의 목표 속도에 대응하는 목표 주파수에 대한 속도 검출 수단이 검출한 주파수의 주파수 오차를 검출하는 주파수 오차 검출 수단과, 주파수 오차에 근거하여 모터를 구동하는 제어 전압 신호를 생성하는 제어 전압 신호 생성 수단과, 절대 위상 정보에 근거하여 복수개 상의 코일에 정현파 형의 전류를 흘리기 위한 정현파 구동 신호를 출력하는 정현파 발생 수단과, 제어 전압 신호에 따라 정현파 구동 신호를 진폭 변조하여 구동 전압 신호를 생성하는 정현파 진폭 변조 수단으로 이루어지는 구동 제어 수단을 구비한다.

일본 특허 공개 공보 2008-244841호 일본 특허 공개 공보 2007-104769호 일본 특허 공개 공보 2011-087440호

근래, 1개의 반도체 칩에 보다 많은 기능이 탑재됨으로써, 그 각 기능 셀에 공급하기 위한 타이밍 신호(예컨대, 기동 신호)로서 상이한 듀티비를 갖는 복수개의 PWM 신호를 생성할 필요가 있다. 예컨대, DC/DC 컨버터 및 LDO 레귤레이터 등 복수개의 전원 기능 셀을 집적화한 칩에서는 많을 때에는 수십 종류의 타이밍 신호를 각 기능 셀에 공급하여야 한다. 또한, 이러한 타이밍 신호는 듀티비를 프로그램 가능하게 변경할 수 있어야 한다.　

예컨대, 특허문헌 1의 발명에 의해 복수개의 PWM 신호를 생성하고자 하는 경우, PWM 신호마다 출력 회로(즉, 2개의 레지스터, 2개의 비교기, 및 T 플립플롭)를 마련하여야 한다.　

또, 특허문헌 2의 발명에 의해 복수개의 PWM 신호를 생성하고자 하는 경우, PWM 신호마다 비교 레지스터, 비교기, 부가 비트 레지스터, 및 PWM 신호 생성부를 마련하여야 한다.　

또, 복수개의 PWM 신호를 생성하기 위한 다른 방법으로서, 생성하는 PWM 신호마다 별개의 타이머를 마련하거나 CPU에 의해 타이머를 순차로 제어하는 방법을 고려할 수 있다.　

이와 같이, 종래 기술에 의하면, 복수개의 PWM 신호를 생성하고자 하는 경우, PWM 신호 생성 회로의 회로 규모가 증대하게 된다. 그러나, 반도체 칩의 종류(전원 칩 등)에 따라서는, 배선을 미세화하거나 다층화하는 것이 곤란한 경우가 많기 때문에, 회로 규모를 증대시키지 않고 복수개의 PWM 신호를 생성할 수 있는 PWM 신호 생성 회로가 요망되고 있다.　

본 발명의 목적은 이상의 과제를 해결하여 복잡한 회로가 필요없이, 원하는 듀티비를 갖는 PWM 신호를 용이하게 생성할 수 있고 또한 상이한 듀티비를 갖는 복수개의 PWM 신호를 용이하게 생성할 수 있는 PWM 신호 생성 회로를 제공하는 것에 있다. 본 발명의 목적은 또한 이와 같은 PWM 신호 생성 회로를 구비한 프린터 및 이와 같은 PWM 신호 생성 회로를 이용한 PWM 신호 생성 방법을 제공하는 것에 있다.

본 발명의 양태에 따른 PWM 신호 생성 회로에 의하면,　1개의 카운터 및 적어도 1개의 연산 수단을 구비하고, 상기 적어도 1개의 연산 수단의 각각으로부터 PWM 신호를 생성하는 PWM 신호 생성 회로에 있어서, 상기 카운터는 복수개의 N비트로 나타내어지는 카운트 값을 생성하고, 상기 적어도 1개의 연산 수단의 각각은 생성하는 PWM 신호의 펄스폭을 나타내는 N비트의 펄스폭 데이터를 기억하는 펄스폭 데이터 기억 수단과, 상기 카운트 값 및 상기 펄스폭 데이터를 가산하였을 때에 얻어지는 최상위 비트로부터의 자리 올림값을 계산하는 가산 수단을 구비하고, 상기 카운트 값이 변화할 때마다 상기 자리 올림값에 대응하는 레벨을 갖는 신호를 출력함으로써, 상기 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성하는 것을 특징으로 한다.

본 발명에 의하면, 복잡한 회로가 필요없이 원하는 듀티비를 갖는 PWM 신호를 용이하게 생성할 수 있고 또한 상이한 듀티비를 갖는 복수개의 PWM 신호를 용이하게 생성할 수 있는 PWM 신호 생성 회로를 제공할 수 있다.

도 1은 본 발명의 실시 형태에 따른 PWM 신호 생성 회로(1)를 포함한 프린터의 구성 일부를 나타내는 블록도.
도 2는 도 1의 연산 회로(20-1)의 상세한 구성을 나타내는 블록도.
도 3은 도 2의 가산기(60)의 예시적인 구성을 나타내는 회로도.
도 4는 도 2의 연산 회로(20-1)의 동작을 나타내는 타이밍도.
도 5는 본 발명의 실시 형태의 제1 변형예에 따른 PWM 신호 생성 회로 중의 연산 회로의 동작을 나타내는 타이밍도.　　
도 6은 본 발명의 실시 형태의 제2 변형예에 따른 PWM 신호 생성 회로 중의 연산 회로의 동작을 나타내는 타이밍도.　　
도 7은 본 발명의 실시 형태의 제3 변형예에 따른 PWM 신호 생성 회로 중의 연산 회로의 동작을 나타내는 타이밍도.

아래에 도면을 참조하여 본 발명의 실시 형태에 따른 PWM 신호 생성 회로에 대하여 설명한다.　

도 1은 본 발명의 실시 형태에 따른 PWM 신호 생성 회로(1)를 포함한 프린터의 구성 일부를 나타내는 블록도이다. PWM 신호 생성 회로(1)는 1개의 카운터(10) 및 적어도 1개의 연산 회로(20-1∼20-M)를 구비하고, 연산 회로(20-1∼20-M)의 각 회로로부터 PWM 신호를 생성한다. 아래에 설명하는 실시 형태에서는 PWM 신호 생성 회로(1)가 복수개의 연산 회로(20-1∼20-M)를 구비하며, 복수개의 연산 회로(20-1∼20-M)는 상이한 펄스폭을 갖는 복수개의 PWM 신호를 각각 생성한다.　

카운터(10)는 복수개 N 비트로 나타내어지는 카운트 값을 생성하고, 또한 카운트를 실시하고 있음을 나타내는 이네이블(enable) 비트를 생성하며, 생성한 카운트 값 및 이네이블 비트를 각 연산 회로(20-1∼20-M)에 보낸다. 카운터(10)는 업 카운터, 다운 카운터, 또는 업 다운 카운터이다. 연산 회로(20-1)는 생성하는 PWM 신호의 펄스폭을 나타내는 N비트의 펄스폭 데이터를 기억하는 펄스폭 데이터 레지스터(21-1)와, 카운트 값 및 펄스폭 데이터를 가산하였을 때에 얻어지는 최상위 비트로부터의 자리 올림값을 계산하는 가산 회로(22-1)를 구비한다. 가산 회로(22-1)는 카운트 값이 변화할 때마다 자리 올림값에 대응하는 레벨을 갖는 신호를 출력함으로써, 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성한다. 다른 연산 회로(20-2∼20-M)도 연산 회로(20-1)와 동일 양태로 구성된다.　

복수개의 PWM 신호는 예컨대, 프린터의 감광체(4)에 정해진 광량으로 조사하는 복수개의 광원(3-1∼3-M)을 구동하는 복수개의 드라이버 회로(2-1∼2-M)에 각각 입력되어 복수개의 광원(3-1∼3-M)의 광량을 각각 제어한다.　

도 2는 도 1의 연산 회로(20-1)의 상세한 구성을 나타내는 블록도이다.　

본 명세서에서는 펄스폭을 16 단계로 조정하는 경우, 즉, 카운트 값 및 펄스폭 데이터가 4 비트로 나타내어지는 경우를 나타낸다. 근래에는 보다 미세한 단계로 펄스폭을 조정하는 경우가 있지만, 아래의 설명으로부터 분명한 바와 같이, 설명한 실시 형태의 원리를 64 단계(6 비트)나 256 단계(8 비트)로 확장하려면, 단순하게 카운터(10), 펄스폭 데이터 레지스터(21-1), 및 가산 회로(22-1)의 비트수를 규칙적으로 늘리면 된다.　

도 2를 참조하면, 카운터(10)는 카운트 값을 나타내는 4 비트(T0∼T3)와, 카운트를 실시하고 있음을 나타내는 이네이블 비트(TE)를 생성한다. 펄스폭 데이터 레지스터(21-1)는 4 비트(H0∼H3)의 펄스폭 데이터를 기억하는 D 래치(50∼53)를 구비한다. 가산 회로(22-1)는 카운트 값 및 펄스폭 데이터의 각 비트를 가산하는 가산기(60∼63)를 구비한다. 각 가산기(60∼63)는 합을 출력하지 않고, 자리 올림값(C1∼C4)만을 출력하는 전가산기(全加算器)이다. 각 가산기(60∼63)는 카운트 값 및 펄스폭 데이터의 각 비트를 위한 입력 단자(A 및 B)에 더하여 하위 비트의 가산기로부터의 자리 올림값을 위한 자리 올림 입력 단자(CI)를 구비하며, 다만, 최하위 비트의 가산기(60)의 자리 올림 입력 단자(CI)에는 이네이블 비트(TE)가 입력된다.　

도 3은 도 2의 가산기(60)의 예시적인 구성을 나타내는 회로도이다. 가산기(60)는 카운트 값 및 펄스폭 데이터의 합을 계산할 필요가 없기 때문에, 예컨대 도 3에 나타낸 바와 같이, AND 회로(71∼73) 및 OR 회로(74)로 이루어지는 다수결 논리(majority logic) 회로로 구성되어도 된다. 가산기(60)는 카운트 값 및 펄스폭 데이터의 자리 올림값을 계산할 수 있다면, 도 3과 다른 구성을 구비하고 있어도 된다. 다른 가산기(61∼63)도 가산기(60)와 동일 양태로 구성된다.　

도 2의 가산 회로(22-1)에 있어서, 최상위 비트의 가산기(63)로부터의 자리 올림값(C4)은 펄스폭 데이터의 펄스폭을 갖는 PWM 신호이다.　

다른 연산 회로(20-2∼20-M)도 도 2의 연산 회로(20-1)와 동일 양태로 구성된다.　

도 4는 도 2의 연산 회로(20-1)의 동작을 나타내는 타이밍도이다. 도 4는 카운터(10)가 업 카운터인 경우를 나타낸다. 카운터(10)에 스타트 신호가 입력되면, 카운터(10)는 이네이블 비트(TE)를 L→H로 전이시키고, 카운트를 개시한다. 가산 회로(22-1)는 카운트 값 및 펄스폭 데이터에 근거하여 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성한다.　

도 4에 의하면, 이네이블 비트(TE)를 이용함으로써, 1 카운트에 동등한 최소의 펄스폭(펄스폭 데이터=[0]일 때)으로부터 16 카운트에 동등한 최대의 펄스폭(펄스폭 데이터=[15]일 때)까지, 16 단계의 펄스폭을 갖는 PWM 신호를 생성할 수 있다. 또한 이네이블 비트(TE)를 사용하지 않는 경우(즉, TE=0), 펄스폭 데이터=[0]이면 PWM 신호는 L레벨을 유지하고, 1 카운트에 동등한 최소의 펄스폭(펄스폭 데이터=[1]일 때)으로부터 15 카운트에 동등한 최대의 펄스폭(펄스폭 데이터=[15]일 때)까지, 15 단계의 펄스폭을 갖는 PWM 신호를 생성할 수 있다. 다만, 이네이블 비트(TE)를 사용하지 않는 경우에는, PWM 신호 생성 회로(1)의 구성을 간단화할 수 있다.

도 1의 PWM 신호 생성 회로(1)에 의하면, 복잡한 회로가 필요 없이, 원하는 펄스폭(듀티비)을 갖는 PWM 신호를 용이하게 생성할 수 있다.　

또한, 도 1의 PWM 신호 생성 회로(1)에 의하면, 복잡한 회로가 필요 없이, 상이한 듀티비를 갖는 복수개의 PWM 신호를 용이하게 생성할 수도 있다. 이 경우, 복수개의 연산 회로(20-1∼20-M)의 펄스폭 데이터 레지스터는 상이한 펄스폭을 나타내는 펄스폭 데이터를 각각 기억하고, 연산 회로(20-1∼20-M)는 상이한 펄스폭을 갖는 복수개의 PWM 신호를 각각 생성한다.　

복수개의 PWM 신호는 예컨대 전술한 바와 같이, 프린터의 광원(3-1∼3-M)을 구동하는 드라이버 회로(2-1∼2-M)에 각각 입력되며, 광원(3-1∼3-M)의 광량을 각각 제어하기 위하여 사용되어도 된다. 이에 따라, 종래보다 간단한 구성으로 PWM 제어를 이용하여 광원(3-1∼3-M)의 광량을 제어할 수 있다. 복수개의 PWM 신호는 프린터의 광원(3-1∼3-M)에 한정되지 않고, PWM 제어를 적용할 수 있는 임의의 소자를 제어하기 위하여 사용되어도 된다.　

도 1의 PWM 신호 생성 회로(1)에 의하면, 종래 기술과 같이 비교기 및 플립플롭을 이용하여 PWM 신호를 생성하는 것이 아니라, 가산기만을 이용하여 원하는 듀티비를 갖는 PWM 신호를 생성할 수 있다. 또, 실행 시에도 출력하는 PWM 신호의 H레벨 및 L레벨 상태를 유지하는 래치를 이용하거나 PWM 신호의 펄스폭을 세세하게 설정하기 위하여 지연 회로를 이용하거나 할 필요가 없기 때문에, 면적 절약화, 저소비 전력화가 가능하게 된다.　

도 5는 본 발명의 실시 형태의 제1 변형예에 따른 PWM 신호 생성 회로 중의 연산 회로의 동작을 나타내는 타이밍도이다. 도 5는 카운터(10)가 다운 카운터인 경우를 나타낸다. PWM 신호 생성 회로의 다른 구성 요소는 도 1∼도 3에 나타낸 것과 동일 양태이다. 도 5의 타이밍도에 따른 연산 회로는 도 4의 경우와 동일 양태로 동작한다.　

도 6은 본 발명의 실시 형태의 제2 변형예에 따른 PWM 신호 생성 회로 중의 연산 회로의 동작을 나타내는 타이밍도이다. 도 6은 카운터가 업 다운 카운터인 경우를 나타낸다. PWM 신호 생성 회로의 다른 구성 요소는 도 1∼도 3에 나타낸 것과 동일 양태이다. 카운터의 카운트 값을 이와 같이 증감시킴으로써 펄스폭의 스텝 폭을 업 카운터 또는 다운 카운터를 이용하였을 때와 동일하게 할 수 있고, 또, PWM 신호의 상승과 하강 사이의 중심 위치를 모든 펄스폭에 걸쳐서 동일하게 할 수 있다.　

도 7은 본 발명의 실시 형태의 제3 변형예에 따른 PWM 신호 생성 회로 중의 연산 회로의 동작을 나타내는 타이밍도이다. 도 7도 카운터가 업 다운 카운터인 경우를 나타낸다. PWM 신호 생성 회로의 다른 구성 요소는 도 1∼도 3에 나타낸 것과 동일 양태이다.　

연산 회로가 도 6의 타이밍도에 따라 동작하는 경우에는, 도 4 또는 도 5의 경우에 비하여 카운터의 동작 클록 주파수를 배로 하거나 펄스폭의 분해능을 1/2로 할 필요가 있어, 전자의 경우에는 소비 전력이 증대하고, 후자의 경우에는 펄스폭의 정밀도가 저하된다.　

이를 회피하기 위하여, 카운터는 업 카운트 동작 시에는 복수개 N비트로 나타내어지는 카운트 값 중의 짝수값 및 홀수값 중 어느 하나만을 카운트하고, 다운 카운트 동작 시에는 짝수값 및 홀수값 중 다른 하나만을 카운트한다. 도 7의 경우, 업 카운트 동작 시에는 4 비트로 나타내어지는 카운트 값 1∼16 중의 짝수값만을 카운트(0→2→4→6→8→10→12→14)하고, 다운 카운트 동작 시에는 홀수값만을 카운트(15→13→11→9→7→5→3→1)한다. 카운트 값 [1]의 다음의 사이클에서 카운트 값이 [0]으로 되어 카운트 동작을 종료한다.　

도 7에 나타낸 바와 같은 카운트 동작을 실시함으로써, 업 카운터 또는 다운 카운터를 이용하여 구성하는 경우와 동일한 동작 클록 주파수 그대로, 또한 펄스폭의 정밀도를 저하시키지 않고 PWM 신호를 생성할 수 있다. 또한, PWM 신호의 상승과 하강 사이의 중심 위치를 모든 펄스폭에 걸쳐서 거의 동일하게 할 수 있다.

본 발명의 실시 형태는 도 1 등의 PWM 신호 생성 회로에 한정되지 않고, 도 1 등의 PWM 신호 생성 회로에 관련하여 설명한 단계를 포함한 PWM 신호 생성 방법을 실행함으로써, 원하는 듀티비를 갖는 PWM 신호를 생성할 수 있다. 또한, 도 1 등의 PWM 신호 생성 회로에 관련하여 설명한 단계를 포함한 기계 판독 가능한 프로그램을 구성하여도 된다.　

본 발명의 양태에 관한 PWM 신호 생성 회로, 프린터, 및 PWM 신호 생성 방법은 이하의 구성을 구비한 것을 특징으로 한다.　

본 발명의 제1 양태에 의하면,　1개의 카운터 및 적어도 1개의 연산 수단을 구비하고, 상기 적어도 1개의 연산 수단의 각각으로부터 PWM 신호를 생성하는 PWM 신호 생성 회로에 있어서, 상기 카운터는 복수개 N비트로 나타내어지는 카운트 값을 생성하고, 상기 적어도 1개의 연산 수단의 각각은 생성하는 PWM 신호의 펄스폭을 나타내는 N비트의 펄스폭 데이터를 기억하는 펄스폭 데이터 기억 수단과, 상기 카운트 값 및 상기 펄스폭 데이터를 가산하였을 때에 얻어지는 최상위 비트로부터의 자리 올림값을 계산하는 가산 수단을 구비하고, 상기 카운트 값이 변화할 때마다 상기 자리 올림값에 대응하는 레벨을 갖는 신호를 출력함으로써, 상기 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성하는 것을 특징으로 한다.　

본 발명의 제2 양태에 의하면, 본 발명의 제1 양태에 관한 PWM 신호 생성 회로에 있어서, 상기 가산 수단은 상기 카운트 값 및 상기 펄스폭 데이터의 합을 계산하지 않는 것을 특징으로 한다.　

본 발명의 제3 양태에 의하면, 본 발명의 제1 또는 제2 양태에 관한 PWM 신호 생성 회로에 있어서, 상기 카운터는 카운트를 실시하고 있음을 나타내는 이네이블 비트를 생성하고, 상기 가산 수단은 상기 이네이블 비트를 최하위 비트로의 자리 올림값으로서 사용하는 것을 특징으로 한다.　

본 발명의 제4 양태에 의하면, 본 발명의 제1∼제3 양태에 관한 PWM 신호 생성 회로에 있어서 상기 카운터는 업 카운터인 것을 특징으로 한다.　

본 발명의 제5 양태에 의하면, 본 발명의 제1∼제3 양태에 관한 PWM 신호 생성 회로에 있어서, 상기 카운터는 다운 카운터인 것을 특징으로 한다.　

본 발명의 제6 양태에 의하면, 본 발명의 제1∼제3 양태에 관한 PWM 신호 생성 회로에 있어서, 상기 카운터는 업 다운 카운터인 것을 특징으로 한다.　

본 발명의 제7 양태에 의하면, 본 발명의 제6 양태에 관한 PWM 신호 생성 회로에 있어서, 상기 카운터는 업 카운트 동작 시에는 상기 복수개 N비트로 나타내어지는 카운트 값 중의 짝수값 및 홀수값 중 어느 하나만을 카운트하고, 다운 카운트 동작 시에는 상기 짝수값 및 홀수값 중 다른 하나만을 카운트하는 것을 특징으로 한다.　

본 발명의 제8 양태에 의하면, 본 발명의 제7 양태에 관한 PWM 신호 생성 회로에 있어서, 상기 PWM 신호 생성 회로는 복수개의 연산 수단을 구비하고, 상기 복수개의 연산 수단의 펄스폭 데이터 기억 수단은 상이한 펄스폭을 나타내는 펄스폭 데이터를 각각 기억하고, 상기 복수개의 연산 수단은 상기 상이한 펄스폭을 갖는 복수개의 PWM 신호를 각각 생성하는 것을 특징으로 한다.　

본 발명의 제9 양태에 관한 프린터에 의하면, 감광체와, 본 발명의 제8 양태에 관한 PWM 신호 생성 회로와, 상기 감광체에 정해진 광량으로 조사하는 복수개의 광원과, 상기 복수개의 광원을 구동하는 복수개의 드라이버 회로를 구비한 프린터로서, 상기 복수개의 PWM 신호는 상기 복수개의 드라이버 회로에 각각 입력되어 상기 복수개의 광원의 광량을 각각 제어하는 것을 특징으로 한다.　

본 발명의 제10 양태에 관한 PWM 신호 생성 방법에 의하면,　1개의 카운터 및 적어도 1개의 연산 수단을 이용하고, 상기 적어도 1개의 연산 수단의 각각으로부터 PWM 신호를 생성하는 PWM 신호 생성 방법에 있어서, 상기 방법은 상기 적어도 1개의 연산 수단의 각각에, 생성하는 PWM 신호의 펄스폭을 나타내는 N비트의 펄스폭 데이터를 기억하는 단계와, 상기 카운터를 이용하여 복수개 N비트로 나타내어지는 카운트 값을 생성하는 단계와, 상기 적어도 1개의 연산 수단의 각각을 이용하여 상기 카운트 값 및 상기 펄스폭 데이터를 가산하였을 때에 얻어지는 최상위 비트로부터의 자리 올림값을 계산하는 단계를 포함하고, 상기 카운트 값이 변화할 때마다 상기 자리 올림값에 대응하는 레벨을 갖는 신호를 출력함으로써, 상기 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성하는 것을 특징으로 한다.　

본 발명의 실시 형태에 따른 PWM 신호 생성 회로, 프린터, 및 PWM 신호 생성 방법에 의하면, 복잡한 회로가 필요 없이, 원하는 듀티비를 갖는 PWM 신호를 용이하게 생성할 수 있고, 또한 상이한 듀티비를 갖는 복수개의 PWM 신호를 용이하게 생성할 수 있다.　

본 발명의 실시 형태에 따른 PWM 신호 생성 회로, 프린터, 및 PWM 신호 생성 방법에 의하면, 업 카운터 또는 다운 카운터를 이용하여 PWM 신호를 생성하는 경우, 가산 회로를 이용함으로써 종래 기술의 비교기 및 T 플립플롭이 불필요하게 되어 보다 작은 회로 규모로 PWM 신호를 생성할 수 있다.　

또, 본 발명의 실시 형태에 따른 PWM 신호 생성 회로, 프린터, 및 PWM 신호 생성 방법에 의하면, 업 다운 카운터를 이용하여 PWM 신호를 생성하는 경우에도 마찬가지로 가산 회로를 이용함으로써, 종래 기술의 비교기, 플립플롭, 및 지연 회로 등이 불필요하게 된다. 또한 업 카운트 동작 시에는 짝수값만을 카운트하고, 다운 카운트 동작 시에는 홀수값만을 카운트함으로써, 업 카운터 또는 다운 카운터를 이용하여 구성하는 경우와 동일한 동작 클록 주파수 그대로, 또한, 펄스폭의 정밀도를 저하시키지 않고 PWM 신호를 생성할 수 있다.

1 PWM 신호 생성 회로
2-1∼2-M 드라이버 회로
3-1∼3-M 광원
4 감광체
10 카운터
20-1∼20-M 연산 회로
21-1 펄스폭 데이터 레지스터
22-1 가산 회로
50∼53 D 래치
60∼63 가산기
71∼73 AND 회로
74 OR 회로

Claims

1개의 카운터 및 적어도 1개의 연산 수단을 구비하고, 상기 적어도 1개의 연산 수단의 각각으로부터 PWM 신호를 생성하는 PWM 신호 생성 회로에 있어서,
상기 카운터는 복수개 N비트로 나타내어지는 카운트 값을 생성하고,
상기 적어도 1개의 연산 수단의 각각은,
생성하는 PWM 신호의 펄스폭을 나타내는 N비트의 펄스폭 데이터를 기억하는 펄스폭 데이터 기억 수단과,
상기 카운트 값 및 상기 펄스폭 데이터를 가산하였을 때에 얻어지는 최상위 비트로부터의 자리 올림값을 계산하는 가산 수단을 구비하고,
상기 카운트 값이 변화할 때마다 상기 자리 올림값에 대응하는 레벨을 갖는 신호를 출력함으로써, 상기 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성하는 것을 특징으로 하는 PWM 신호 생성 회로.

제1항에 있어서,
상기 가산 수단은 상기 카운트 값 및 상기 펄스폭 데이터의 합을 계산하지 않는 것을 특징으로 하는 PWM 신호 생성 회로.

제1항에 있어서,
상기 카운터는 카운트를 실시하고 있음을 나타내는 이네이블 비트를 생성하고,
상기 가산 수단은 상기 이네이블 비트를 최하위 비트로의 자리 올림값으로서 사용하는 것을 특징으로 하는 PWM 신호 생성 회로.

제1항에 있어서,
상기 카운터는 업 카운터인 것을 특징으로 하는 PWM 신호 생성 회로.

제1항에 있어서,
상기 카운터는 다운 카운터인 것을 특징으로 하는 PWM 신호 생성 회로.

제1항에 있어서,
상기 카운터는 업 다운 카운터인 것을 특징으로 하는 PWM 신호 생성 회로.

제6항에 있어서,
상기 카운터는 업 카운트 동작 시에는 상기 복수개 N비트로 나타내어지는 카운트 값 중의 짝수값 및 홀수값 중 어느 하나만을 카운트하고, 다운 카운트 동작 시에는 상기 짝수값 및 홀수값 중 다른 하나만을 카운트하는 것을 특징으로 하는 PWM 신호 생성 회로.

제1항에 있어서,
상기 PWM 신호 생성 회로는 복수개의 연산 수단을 구비하고,
상기 복수개의 연산 수단의 펄스폭 데이터 기억 수단은 상이한 펄스폭을 나타내는 펄스폭 데이터를 각각 기억하고,
상기 복수개의 연산 수단은 상기 상이한 펄스폭을 갖는 복수개의 PWM 신호를 각각 생성하는 것을 특징으로 하는 PWM 신호 생성 회로.

감광체와,
제8항에 기재된 PWM 신호 생성 회로와,
상기 감광체에 정해진 광량으로 조사하는 복수개의 광원과,
상기 복수개의 광원을 구동하는 복수개의 드라이버 회로를 구비한 프린터로서,
상기 복수개의 PWM 신호는 상기 복수개의 드라이버 회로에 각각 입력되어 상기 복수개의 광원의 광량을 각각 제어하는 것을 특징으로 하는 프린터.

1개의 카운터 및 적어도 1개의 연산 수단을 이용하여 상기 적어도 1개의 연산 수단의 각각으로부터 PWM 신호를 생성하는 PWM 신호 생성 방법에 있어서,
상기 적어도 1개의 연산 수단의 각각에, 생성하는 PWM 신호의 펄스폭을 나타내는 N비트의 펄스폭 데이터를 기억하는 단계와,
상기 카운터를 이용하여 복수개 N비트로 나타내어지는 카운트 값을 생성하는 단계와,
상기 적어도 1개의 연산 수단의 각각을 이용하여 상기 카운트 값 및 상기 펄스폭 데이터를 가산하였을 때에 얻어지는 최상위 비트로부터의 자리 올림값을 계산하는 단계를 포함하고,
상기 카운트 값이 변화할 때마다 상기 자리 올림값에 대응하는 레벨을 갖는 신호를 출력함으로써, 상기 펄스폭 데이터의 펄스폭을 갖는 PWM 신호를 생성하는 것을 특징으로 하는 PWM 신호 생성 방법.