JP5036056B2 - タイマユニット回路及びその使用方法 - Google Patents

タイマユニット回路及びその使用方法 Download PDF

Info

Publication number
JP5036056B2
JP5036056B2 JP2007302302A JP2007302302A JP5036056B2 JP 5036056 B2 JP5036056 B2 JP 5036056B2 JP 2007302302 A JP2007302302 A JP 2007302302A JP 2007302302 A JP2007302302 A JP 2007302302A JP 5036056 B2 JP5036056 B2 JP 5036056B2
Authority
JP
Japan
Prior art keywords
counter
signal
output
circuit
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007302302A
Other languages
English (en)
Other versions
JP2009130551A (ja
Inventor
泰寛 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007302302A priority Critical patent/JP5036056B2/ja
Priority to US12/292,255 priority patent/US8117482B2/en
Publication of JP2009130551A publication Critical patent/JP2009130551A/ja
Priority to US13/343,437 priority patent/US8909973B2/en
Application granted granted Critical
Publication of JP5036056B2 publication Critical patent/JP5036056B2/ja
Priority to US14/560,960 priority patent/US9448581B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Microcomputers (AREA)
  • Control Of Ac Motors In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、マイクロコントローラに関し、特に、マイクロコントローラが備えるタイマユニット回路に関する。
マイクロコントローラは、多様な製品に採用されている。これらマイクロコントローラについては、ハードウエア構成を可能な限り共通化することでコストを抑制しながら、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に記憶された制御プログラムに基づいて制御を実行することで多様な制御に対応してきた。
しかし、マイクロコントローラが備えるタイマユニット回路については、要求される制御、例えばモータのインバータ制御、に対応して専用品が設計されていた。そのため、マイクロコントローラの開発コストを抑制することが困難であった。
図１は、特許文献１に開示されたモータ制御用マイクロコントローラを示す。マイクロコントローラは、タイマＢと、ワンショットパルスタイマＡ０〜Ａ２と、タイマＣ０〜Ｃ２と、トグルフリップフロップＴＦＦ０〜ＴＦＦ２と、Ｄ−フリップフロップＤＦＦ０１〜ＤＦＦ２２と、ナンド回路ＮＡＮＤ０１〜ＮＡＮＤ２２と、出力停止レジスタＳＴＲ０〜ＳＴＲ２と、オア回路ＯＲ、ＯＲ０１〜ＯＲ２２と、出力極性設定バッファＢＦ０〜ＢＦ２と、アンド回路ＡＮＤ０１〜ＡＮＤ２２と、フリップフロップＦＦとを具備する。オア回路ＯＲには、インタラプト信号ＩＮＴＯと、リセッット信号ＲＥとが入力される。
マイクロコントローラは、３相モータを制御するために、Ｕ相信号、Ｕバー相信号、Ｖ相信号、Ｖバー相信号、Ｗ相信号、Ｗバー相信号を出力する。タイマＢは、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）のキャリア周波数に対応する信号を発生する。ワンショットパルスタイマＡ０〜Ａ２は、３相のパルス幅を決定する。タイマＣ０〜Ｃ２は、３相における上下アーム短絡防止時間（デッドタイム）を決定する。このマイクロコントローラにおいては、各タイマの役割が固定されている。
出力停止レジスタＳＴＲ０〜ＳＴＲ２を設定することで、マイクロコントローラは２相運転モードの制御を実行可能である。
特許文献２は、３相インバータモータの制御に使用されるモータ制御装置を開示している。
特開平５−１１５１９３号公報 特開平１０−３２３０８４号公報
本発明者の検討によると、汎用性の高いタイマユニット回路が望まれている。
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
タイマユニット回路（３）は、第１選択回路（１０１、１２３、１４５、１６７）と、第１チャネル（４０１、４２３、４４５、４６７）とを具備する。第１チャネルは、第１カウンタ回路（２０、２２、２４、２６）と、第２カウンタ回路（２１、２３、２５、２７）と、第１出力回路（３０１、３２３、３４５、３６７）とを備える。第１カウンタ回路は、第１トリガ信号（ＳＴＡＲＴ０、ＳＴＡＲＴ２、ＳＴＡＲＴ４、ＳＴＡＲＴ６）に基づいて第１クロック信号（ＣＬＯＣＫ０、ＣＬＯＣＫ２、ＣＬＯＣＫ４、ＣＬＯＣＫ６）に同期したカウント動作を実行する第１カウンタ（２０１、２２１、２４１、２６１）と、第１カウンタがカウント動作を実行する際のカウント開始値を保持する第１データレジスタ（２０２、２２２、２４２、２６２）とを備える。第２カウンタ回路は、第２トリガ信号（ＳＴＡＲＴ１、ＳＴＡＲＴ３、ＳＴＡＲＴ５、ＳＴＡＲＴ７）に基づいて第２クロック信号（ＣＬＯＣＫ１、ＣＬＯＣＫ３、ＣＬＯＣＫ５、ＣＬＯＣＫ７）に同期したカウント動作を実行する第２カウンタ（２１１、２３１、２５１、２７１）と、第２カウンタがカウント動作を実行する際のカウント開始値を保持する第２データレジスタ（２１２、２３２、２５２、２７２）とを備える。第１選択回路は、第１信号を第１トリガ信号として選択し、第２信号を第１クロック信号として選択し、第３信号を第２トリガ信号として選択し、第４信号を第２クロック信号として選択する。第１出力回路は、第１出力モードと第２出力モードをとる。第１出力モードにおいて、第１出力回路は、第１カウンタ回路が第１カウンタのカウンタ値に基づいて出力する第１カウンタ回路出力信号（ＴＣＯＵＴ０、ＴＣＯＵＴ２、ＴＣＯＵＴ４、ＴＣＯＵＴ６）と第２カウンタ回路が第２カウンタのカウンタ値に基づいて出力する第２カウンタ回路出力信号（ＴＣＯＵＴ１、ＴＣＯＵＴ３、ＴＣＯＵＴ５、ＴＣＯＵＴ７）との両方に基づいて、正相のＰＷＭ波形を示す第１出力モード第１出力信号（ＴＯＵＴ０、ＴＯＵＴ２、ＴＯＵＴ４、ＴＯＵＴ６）と逆相のＰＷＭ波形を示す第１出力モード第２出力信号（ＴＯＵＴ１、ＴＯＵＴ３、ＴＯＵＴ５、ＴＯＵＴ７）を出力する。第２出力モードにおいて、第１出力回路は、第１カウンタ回路出力信号及び第２カウンタ回路出力信号のいずれか一方に基づき他方に基づかない第２出力モード第１出力信号（ＴＯＵＴ０〜ＴＯＵＴ７）を出力する。
タイマユニット回路の使用方法は、第１信号を第１トリガ信号（ＳＴＡＲＴ０、ＳＴＡＲＴ２、ＳＴＡＲＴ４、ＳＴＡＲＴ６）として選択するステップと、第２信号を第１クロック信号（ＣＬＯＣＫ０、ＣＬＯＣＫ２、ＣＬＯＣＫ４、ＣＬＯＣＫ６）として選択するステップと、第３信号を第２トリガ信号（ＳＴＡＲＴ１、ＳＴＡＲＴ３、ＳＴＡＲＴ５、ＳＴＡＲＴ７）として選択するステップと、第４信号を第２クロック信号（ＣＬＯＣＫ１、ＣＬＯＣＫ３、ＣＬＯＣＫ５、ＣＬＯＣＫ７）として選択するステップと、第１出力回路（３０１、３２３、３４５、３６７）の出力モードとして、第１出力モード及び第２出力モードの一方を選択するステップとを具備する。第１カウンタ（２０１、２２１、２４１、２６１）が第１トリガ信号に基づいて第１クロック信号に同期したカウント動作を実行する。第１データレジスタ（２０２、２２２、２４２、２６２）は第１カウンタがカウント動作を実行する際のカウント初期値を保持する。第２カウンタ（２１１、２３１、２５１、２７１）が第２トリガ信号に基づいて第２クロック信号に同期したカウント動作を実行する。第２データレジスタ（２１２、２３２、２５２、２７２）は第２カウンタがカウント動作を実行する際のカウント初期値を保持する。第１出力モードにおいて、第１出力回路は、第１カウンタのカウンタ値に基づいて出力される第１カウンタ回路出力信号（ＴＣＯＵＴ０、ＴＣＯＵＴ２、ＴＣＯＵＴ４、ＴＣＯＵＴ６）と第２カウンタのカウンタ値に基づいて出力される第２カウンタ回路出力信号（ＴＣＯＵＴ１、ＴＣＯＵＴ３、ＴＣＯＵＴ５、ＴＣＯＵＴ７）との両方に基づいて、正相のＰＷＭ波形を示す第１出力モード第１出力信号（ＴＯＵＴ０、ＴＯＵＴ２、ＴＯＵＴ４、ＴＯＵＴ６）と逆相のＰＷＭ波形を示す第１出力モード第２出力信号（ＴＯＵＴ１、ＴＯＵＴ３、ＴＯＵＴ５、ＴＯＵＴ７）を出力する。第２出力モードにおいて、第１出力回路は、第１カウンタ回路出力信号及び第２カウンタ回路出力信号のいずれか一方に基づき他方に基づかない第２出力モード第１出力信号（ＴＯＵＴ０〜ＴＯＵＴ７）を出力する。
本発明によれば、汎用性の高いタイマユニット回路及びその使用方法が提供される。
添付図面を参照して、本発明によるタイマユニット回路及びその使用方法を実施するための最良の形態を以下に説明する。
（第１の実施形態）
図２は、本発明の第１の実施形態に係るマイクロコントローラ１を示す。マイクロコントローラ１は、タイマユニット回路３と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４と、ＲＯＭ５を備える。ＲＯＭ５は、制御プログラムを記憶している。制御プログラムは図示されないＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）にロードされ、ＣＰＵ４は制御プログラムを実行する。マイクロコントローラ１は、電力供給回路２を制御し、又は、外部装置９のために信号を出力する。電力供給回路２は、モータや誘導加熱のための加熱用コイルに電力を供給する。
図３Ａに示すように、タイマユニット回路３は、カウント開始レジスタ６と、出力モードレジスタ７と、選択回路１０１及び１２３と、チャネル４０１及び４２３とを備える。チャネル４０１は、カウンタ回路２０及び２１と、出力回路３０１を備える。カウンタ回路２０は、カウンタ２０１と、カウンタ２０１のカウント開始値Ｄ０を保持するデータレジスタ２０２を備える。カウンタ回路２１は、カウンタ２１１と、カウンタ２１１のカウント開始値Ｄ１を保持するデータレジスタ２１２を備える。出力回路３０１は、出力信号生成回路３０及び３１と出力制御回路３０１Ａを備える。チャネル４２３は、カウンタ回路２２及び２３と、出力回路３２３を備える。カウンタ回路２２は、カウンタ２２１と、カウンタ２２１のカウント開始値Ｄ２を保持するデータレジスタ２２２を備える。カウンタ回路２３は、カウンタ２３１と、カウンタ２３１のカウント開始値Ｄ３を保持するデータレジスタ２３２を備える。出力回路３２３は、出力信号生成回路３２及び３３と出力制御回路３２３Ａを備える。
図３Ｂに示すように、タイマユニット回路３は、選択回路１４５及び１６７と、チャネル４４５及び４６７とを備える。チャネル４４５は、カウンタ回路２４及び２５と、出力回路３４５を備える。カウンタ回路２４は、カウンタ２４１と、カウンタ２４１のカウント開始値Ｄ４を保持するデータレジスタ２４２を備える。カウンタ回路２５は、カウンタ２５１と、カウンタ２５１のカウント開始値Ｄ５を保持するデータレジスタ２５２を備える。出力回路３４５は、出力信号生成回路３４及び３５と、出力制御回路３４５Ａを備える。チャネル４６７は、カウンタ回路２６及び２７と、出力回路３６７を備える。カウンタ回路２６は、カウンタ２６１と、カウンタ２６１のカウント開始値Ｄ６を保持するデータレジスタ２６２を備える。カウンタ回路２７は、カウンタ２７１と、カウンタ２７１のカウント開始値Ｄ７を保持するデータレジスタ２７２を備える。出力回路３６７は、出力信号生成回路３６及び３７と、出力制御回路３６７Ａを備える。
カウント開始レジスタ６は、カウントイネーブル信号ＥＮ０及びＥＮ１を選択回路１０１に出力し、カウントイネーブル信号ＥＮ２及びＥＮ３を選択回路１２３に出力し、カウントイネーブル信号ＥＮ４及びＥＮ５を選択回路１４５に出力し、カウントイネーブル信号ＥＮ６及びＥＮ７を選択回路１６７に出力する。
出力モードレジスタ７は、出力モード選択信号ＭＯＤ０１を出力回路３０１に出力し、出力モード選択信号ＭＯＤ２３を出力回路３２３に出力し、出力モード選択信号ＭＯＤ４５を出力回路３４５に出力し、出力モード選択信号ＭＯＤ６７を出力回路３６７に出力する。
図３Ａを参照して、選択回路１０１は、固定値を示すカウント周期伝達信号ＳＳＴＩ０１及びカウントイネーブル信号ＥＮ０から一つをトリガ信号ＳＴＡＲＴ０として選択し、カウンタ回路２０に出力する。選択回路１０１は、固定値を示すカウントクロック伝達信号ＳＣＫＩ０１及び信号ＣＫ０から一つをクロック信号ＣＬＯＣＫ０として選択し、カウンタ回路２０に出力する。
カウンタ回路２０は、トリガ信号ＳＴＡＲＴ０及びクロック信号ＣＬＯＣＫ０により制御される。カウンタ２０１は、トリガ信号ＳＴＡＲＴ０のパルスに基づいてクロック信号ＣＬＯＣＫ０のパルスのカウントを開始する。カウンタ回路２０は、カウンタ２０１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ０を出力回路３０１に出力する。カウンタ回路２０は、カウント周期信号ＳＴＯＵＴ０及びカウントクロック信号ＣＫＯＵＴ０を選択回路１０１に出力する。カウント周期信号ＳＴＯＵＴ０及びカウンタ回路出力信号ＴＣＯＵＴ０は、カウンタ２０１のカウンタ値と所定の値との一致に対応するパルスを含む。カウントクロック信号ＣＫＯＵＴ０は、クロック信号ＣＬＯＣＫ０と同じ波形を示す。カウンタ回路２０は、クロック信号ＣＬＯＣＫ０をカウントクロック信号ＣＫＯＵＴ０として出力してもよい。
選択回路１０１は、カウント周期伝達信号ＳＳＴＩ０１及びカウント周期信号ＳＴＯＵＴ０から一つをカウント周期伝達信号ＳＳＴＩ２３として選択し、選択回路１２３に出力する。選択回路１０１は、カウントクロック伝達信号ＳＣＫＩ０１及びカウントクロック信号ＣＫＯＵＴ０から一つをカウントクロック伝達信号ＳＣＫＩ２３として選択し、選択回路１２３に出力する。
選択回路１０１は、カウント周期伝達信号ＳＳＴＩ２３、カウント周期信号ＳＴＯＵＴ０及びカウントイネーブル信号ＥＮ１から一つをトリガ信号ＳＴＡＲＴ１として選択し、カウンタ回路２１に出力する。選択回路１０１は、カウントクロック伝達信号ＳＣＫＩ２３及び信号ＣＫ１から一つをクロック信号ＣＬＯＣＫ１として選択し、カウンタ回路２１に出力する。
カウンタ回路２１は、トリガ信号ＳＴＡＲＴ１及びクロック信号ＣＬＯＣＫ１により制御される。カウンタ２１１は、トリガ信号ＳＴＡＲＴ１のパルスに基づいてクロック信号ＣＬＯＣＫ１のパルスのカウントを開始する。カウンタ回路２１は、カウンタ２１１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ１を出力回路３０１に出力する。カウンタ回路出力信号ＴＣＯＵＴ１は、カウンタ２１１のカウンタ値と所定の値との一致に対応するパルスを含む。
出力制御回路３０１Ａは、カウンタ回路出力信号ＴＣＯＵＴ０及びＴＣＯＵＴ１を受け、セット信号ＰＷＳ０及びリセット信号ＰＷＲ０を出力信号生成回路３０に出力し、セット信号ＰＷＳ１及びリセット信号ＰＷＲ１を出力信号生成回路３１に出力する。出力信号生成回路３０は、カウンタ回路出力信号ＴＣＯＵＴ０、出力モード選択信号ＭＯＤ０１、セット信号ＰＷＳ０及びリセット信号ＰＷＲ０を受け、出力信号ＴＯＵＴ０を出力する。出力信号生成回路３１は、カウンタ回路出力信号ＴＣＯＵＴ１、出力モード選択信号ＭＯＤ０１、セット信号ＰＷＳ１及びリセット信号ＰＷＲ１を受け、出力信号ＴＯＵＴ１を出力する。
選択回路１２３は、カウント周期伝達信号ＳＳＴＩ２３及びカウントイネーブル信号ＥＮ２から一つをトリガ信号ＳＴＡＲＴ２として選択し、カウンタ回路２２に出力する。選択回路１２３は、カウントクロック伝達信号ＳＣＫＩ２３及び信号ＣＫ２から一つをクロック信号ＣＬＯＣＫ２として選択し、カウンタ回路２２に出力する。
カウンタ回路２２は、トリガ信号ＳＴＡＲＴ２及びクロック信号ＣＬＯＣＫ２により制御される。カウンタ２２１は、トリガ信号ＳＴＡＲＴ２のパルスに基づいてクロック信号ＣＬＯＣＫ２のパルスのカウントを開始する。カウンタ回路２２は、カウンタ２２１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ２を出力回路３２３に出力する。カウンタ回路２２は、カウント周期信号ＳＴＯＵＴ２及びカウントクロック信号ＣＫＯＵＴ２を選択回路１２３に出力する。カウント周期信号ＳＴＯＵＴ２及びカウンタ回路出力信号ＴＣＯＵＴ２は、カウンタ２２１のカウンタ値と所定の値との一致に対応するパルスを含む。カウントクロック信号ＣＫＯＵＴ２は、クロック信号ＣＬＯＣＫ２と同じ波形を示す。カウンタ回路２２は、クロック信号ＣＬＯＣＫ２をカウントクロック信号ＣＫＯＵＴ２として出力してもよい。
選択回路１２３は、カウント周期伝達信号ＳＳＴＩ２３及びカウント周期信号ＳＴＯＵＴ２から一つをカウント周期伝達信号ＳＳＴＩ４５として選択し、選択回路１４５に出力する。選択回路１２３は、カウントクロック伝達信号ＳＣＫＩ２３及びカウントクロック信号ＣＫＯＵＴ２から一つをカウントクロック伝達信号ＳＣＫＩ４５として選択し、選択回路１４５に出力する。
選択回路１２３は、カウント周期伝達信号ＳＳＴＩ４５、カウント周期信号ＳＴＯＵＴ２及びカウントイネーブル信号ＥＮ３から一つをトリガ信号ＳＴＡＲＴ３として選択し、カウンタ回路２３に出力する。選択回路１２３は、カウントクロック伝達信号ＳＣＫＩ４５及び信号ＣＫ３から一つをクロック信号ＣＬＯＣＫ３として選択し、カウンタ回路２３に出力する。
カウンタ回路２３は、トリガ信号ＳＴＡＲＴ３及びクロック信号ＣＬＯＣＫ３により制御される。カウンタ２３１は、トリガ信号ＳＴＡＲＴ３のパルスに基づいてクロック信号ＣＬＯＣＫ３のパルスのカウントを開始する。カウンタ回路２３は、カウンタ２３１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ３を出力回路３２３に出力する。カウンタ回路出力信号ＴＣＯＵＴ３は、カウンタ２３１のカウント値と所定の値との一致に対応するパルスを含む。
出力制御回路３２３Ａは、カウンタ回路出力信号ＴＣＯＵＴ２及びＴＣＯＵＴ３を受け、セット信号ＰＷＳ２及びリセット信号ＰＷＲ２を出力信号生成回路３２に出力し、セット信号ＰＷＳ３及びリセット信号ＰＷＲ３を出力信号生成回路３３に出力する。出力信号生成回路３２は、カウンタ回路出力信号ＴＣＯＵＴ２、出力モード選択信号ＭＯＤ２３、セット信号ＰＷＳ２及びリセット信号ＰＷＲ２を受け、出力信号ＴＯＵＴ２を出力する。出力信号生成回路３３は、カウンタ回路出力信号ＴＣＯＵＴ３、出力モード選択信号ＭＯＤ２３、セット信号ＰＷＳ３及びリセット信号ＰＷＲ３を受け、出力信号ＴＯＵＴ３を出力する。
図３Ｂを参照して、選択回路１４５は、カウント周期伝達信号ＳＳＴＩ４５及びカウントイネーブル信号ＥＮ４から一つをトリガ信号ＳＴＡＲＴ４として選択し、カウンタ回路２４に出力する。選択回路１４５は、カウントクロック伝達信号ＳＣＫＩ４５及び信号ＣＫ４から一つをクロック信号ＣＬＯＣＫ４として選択し、カウンタ回路２４に出力する。
カウンタ回路２４は、トリガ信号ＳＴＡＲＴ４及びクロック信号ＣＬＯＣＫ４により制御される。カウンタ２４１は、トリガ信号ＳＴＡＲＴ４のパルスに基づいてクロック信号ＣＬＯＣＫ４のパルスのカウントを開始する。カウンタ回路２４は、カウンタ２４１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ４を出力回路３４５に出力する。カウンタ回路２４は、カウント周期信号ＳＴＯＵＴ４及びカウントクロック信号ＣＫＯＵＴ４を選択回路１４５に出力する。カウント周期信号ＳＴＯＵＴ４及びカウンタ回路出力信号ＴＣＯＵＴ４は、カウンタ２４１のカウンタ値と所定の値との一致に対応するパルスを含む。カウントクロック信号ＣＫＯＵＴ４は、クロック信号ＣＬＯＣＫ４と同じ波形を示す。カウンタ回路２４は、クロック信号ＣＬＯＣＫ４をカウントクロック信号ＣＫＯＵＴ４として出力してもよい。
選択回路１４５は、カウント周期伝達信号ＳＳＴＩ４５及びカウント周期信号ＳＴＯＵＴ４から一つをカウント周期伝達信号ＳＳＴＩ６７として選択し、選択回路１６７に出力する。選択回路１４５は、カウントクロック伝達信号ＳＣＫＩ４５及びカウントクロック信号ＣＫＯＵＴ４から一つをカウントクロック伝達信号ＳＣＫＩ６７として選択し、選択回路１６７に出力する。
選択回路１４５は、カウント周期伝達信号ＳＳＴＩ６７、カウント周期信号ＳＴＯＵＴ４及びカウントイネーブル信号ＥＮ５から一つをトリガ信号ＳＴＡＲＴ５として選択し、カウンタ回路２５に出力する。選択回路１４５は、カウントクロック伝達信号ＳＣＫＩ６７及び信号ＣＫ５から一つをクロック信号ＣＬＯＣＫ５として選択し、カウンタ回路２５に出力する。
カウンタ回路２５は、トリガ信号ＳＴＡＲＴ５及びクロック信号ＣＬＯＣＫ５により制御される。カウンタ２５１は、トリガ信号ＳＴＡＲＴ５のパルスに基づいてクロック信号ＣＬＯＣＫ５のパルスのカウントを開始する。カウンタ回路２５は、カウンタ２５１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ５を出力回路３４５に出力する。カウンタ回路出力信号ＴＣＯＵＴ５は、カウンタ２５１のカウンタ値と所定の値との一致に対応するパルスを含む。
出力制御回路３４５Ａは、カウンタ回路出力信号ＴＣＯＵＴ４及びＴＣＯＵＴ５を受け、セット信号ＰＷＳ４及びリセット信号ＰＷＲ４を出力信号生成回路３４に出力し、セット信号ＰＷＳ５及びリセット信号ＰＷＲ５を出力信号生成回路３５に出力する。出力信号生成回路３４は、カウンタ回路出力信号ＴＣＯＵＴ４、出力モード選択信号ＭＯＤ４５、セット信号ＰＷＳ４及びリセット信号ＰＷＲ４を受け、出力信号ＴＯＵＴ４を出力する。出力信号生成回路３５は、カウンタ回路出力信号ＴＣＯＵＴ５、出力モード選択信号ＭＯＤ４５、セット信号ＰＷＳ５及びリセット信号ＰＷＲ５を受け、出力信号ＴＯＵＴ５を出力する。
選択回路１６７は、カウント周期伝達信号ＳＳＴＩ６７及びカウントイネーブル信号ＥＮ６から一つをトリガ信号ＳＴＡＲＴ６として選択し、カウンタ回路２６に出力する。選択回路１６７は、カウントクロック伝達信号ＳＣＫＩ６７及び信号ＣＫ６から一つをクロック信号ＣＬＯＣＫ６として選択し、カウンタ回路２６に出力する。
カウンタ回路２６は、トリガ信号ＳＴＡＲＴ６及びクロック信号ＣＬＯＣＫ６により制御される。カウンタ２６１は、トリガ信号ＳＴＡＲＴ６のパルスに基づいてクロック信号ＣＬＯＣＫ６のパルスのカウントを開始する。カウンタ回路２６は、カウンタ２６１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ６を出力回路３６７に出力する。カウンタ回路２６は、カウント周期信号ＳＴＯＵＴ６及びカウントクロック信号ＣＫＯＵＴ６を選択回路１６７に出力する。カウント周期信号ＳＴＯＵＴ６及びカウンタ回路出力信号ＴＣＯＵＴ６は、カウンタ２６１のカウンタ値と所定の値との一致に対応するパルスを含む。カウントクロック信号ＣＫＯＵＴ６は、クロック信号ＣＬＯＣＫ６と同じ波形を示す。カウンタ回路２６は、クロック信号ＣＬＯＣＫ６をカウントクロック信号ＣＫＯＵＴ６として出力してもよい。
選択回路１６７は、カウント周期伝達信号ＳＳＴＩ６７、カウント周期信号ＳＴＯＵＴ６及びカウントイネーブル信号ＥＮ７から一つをトリガ信号ＳＴＡＲＴ７として選択し、カウンタ回路２７に出力する。選択回路１６７は、カウントクロック伝達信号ＳＣＫＩ６７、カウントクロック信号ＣＫＯＵＴ６及び信号ＣＫ７から一つをクロック信号ＣＬＯＣＫ７として選択し、カウンタ回路２７に出力する。
カウンタ回路２７は、トリガ信号ＳＴＡＲＴ７及びクロック信号ＣＬＯＣＫ７により制御される。カウンタ２７１は、トリガ信号ＳＴＡＲＴ７のパルスに基づいてクロック信号ＣＬＯＣＫ７のパルスのカウントを開始する。カウンタ回路２７は、カウンタ２７１のカウンタ値に基づいてカウンタ回路出力信号ＴＣＯＵＴ７を出力回路３６７に出力する。カウンタ回路出力信号ＴＣＯＵＴ７は、カウンタ２７１のカウンタ値と所定の値との一致に対応するパルスを含む。
出力制御回路３６７Ａは、カウンタ回路出力信号ＴＣＯＵＴ６及びＴＣＯＵＴ７を受け、セット信号ＰＷＳ６及びリセット信号ＰＷＲ６を出力信号生成回路３６に出力し、セット信号ＰＷＳ７及びリセット信号ＰＷＲ７を出力信号生成回路３７に出力する。出力信号生成回路３６は、カウンタ回路出力信号ＴＣＯＵＴ６、出力モード選択信号ＭＯＤ６７、セット信号ＰＷＳ６及びリセット信号ＰＷＲ６を受け、出力信号ＴＯＵＴ６を出力する。出力信号生成回路３７は、カウンタ回路出力信号ＴＣＯＵＴ７、出力モード選択信号ＭＯＤ６７、セット信号ＰＷＳ７及びリセット信号ＰＷＲ７を受け、出力信号ＴＯＵＴ７を出力する。
以下、図３Ａ、３Ｂ、４及び５を用いてタイマユニット回路３の動作を説明する。
カウント開始レジスタ６は、タイマユニット回路３の外部から設定されることでカウントイネーブル信号ＥＮ０〜７の各々としてのワンショットパルスを出力する。選択回路１０１、１２３、１４５及び１６７の各々は、カウンタ回路に出力するトリガ信号として、カウント開始レジスタ６からのカウントイネーブル信号又は他のカウンタ回路のカウント周期信号を選択する。例えば、選択回路１２３は、カウンタ回路２３に出力するトリガ信号ＳＴＡＲＴ３として、カウントイネーブル信号ＥＮ３、カウント周期信号ＳＴＯＵＴ０及びカウント周期信号ＳＴＯＵＴ２から一つを選択する。信号ＣＫ０〜７の各々は、タイマユニット回路３の外部から供給され、互いに独立である。選択回路１０１、１２３、１４５及び１６７の各々は、カウンタ回路に出力するクロック信号として、信号ＣＫ０〜７の一つ又は他のカウンタ回路のカウントクロック信号を選択する。例えば、選択回路１２３は、カウンタ回路２３に出力するクロック信号ＣＬＯＣＫ３として、信号ＣＫ３、カウントクロック信号ＣＫＯＵＴ０及びカウントクロック信号ＣＫＯＵＴ２から一つを選択する。
図４を参照して、カウンタ２０１は、トリガ信号ＳＴＡＲＴ０の入力検出後、クロック信号ＣＬＯＣＫ０に同期してカウント開始値Ｄ０からダウンカウントを開始する。カウンタ回路２０は、カウンタ２０１のカウンタ値のアンダーフロー発生に応答して、カウンタ回路出力信号ＴＣＯＵＴ０としてワンショットパルスを出力し、カウント周期信号ＳＴＯＵＴ０としてワンショットパルスを出力する。
カウンタ回路２２、２４、２６の各々は、カウンタ回路２０と同様に動作する。
カウンタ２１１は、トリガ信号ＳＴＡＲＴ１の入力検出後、クロック信号ＣＬＯＣＫ１に同期してカウント開始値Ｄ１からダウンカウントを開始する。カウンタ回路２１は、カウンタ２１１のカウンタ値のアンダーフロー発生に応答して、カウンタ回路出力信号ＴＣＯＵＴ１としてワンショットパルスを出力する。
カウンタ回路２３、２５、２７の各々は、カウンタ回路２１と同様に動作する。
タイマユニット回路３の外部から出力モードレジスタ７に設定された値に基づいて、出力回路３０１、３２３、３４５及び３６７の各々は出力モードを選択する。出力回路３０１、３２３、３４５及び３６７の出力モードは、独立に設定することが可能である。出力回路３０１が２相ＰＷＭ波形出力モードに設定された場合、出力回路３０１は、カウンタ回路出力信号ＴＣＯＵＴ０及びＴＣＯＵＴ１の両方に基づいて出力信号ＴＯＵＴ０及びＴＯＵＴ１の各々を生成する。この場合、出力信号ＴＯＵＴ０及びＴＯＵＴ１の一方は正相のＰＷＭ波形を示し、その他方は逆相のＰＷＭ波形を示す。出力回路３０１が単相波形出力モードに設定された場合、出力回路３０１は、カウンタ回路出力信号ＴＣＯＵＴ０及びＴＣＯＵＴ１の一方のみに基づいて出力信号ＴＯＵＴ０を生成し、その他方のみに基づいて出力信号ＴＯＵＴ１を生成する。この場合、出力信号ＴＯＵＴ０は他方の影響を受けず、出力信号ＴＯＵＴ１は一方の影響を受けない。２相ＰＷＭ波形出力モードに設定された場合における出力回路３２３、３４５及び３６７の動作は、２相ＰＷＭ波形出力モードに設定された出力回路３０１の動作と同様である。単相波形出力モードに設定された場合における出力回路３２３、３４５及び３６７の動作は、単相波形出力モードに設定された出力回路３０１の動作と同様である。
出力モードレジスタ７を２相ＰＷＭ波形出力モードに設定した場合の出力回路３０１、３２３、３４５及び３６７の動作を、出力回路３０１を例として用いて具体的に説明する。
出力モードレジスタ７は２相ＰＷＭ波形出力モードを示す出力モード選択信号ＭＯＤ０１を出力する。この場合、出力信号生成回路３０及び３１は、出力制御回路３０１Ａにより制御される。出力制御回路３０１Ａは、カウンタ回路出力信号ＴＣＯＵＴ０及びＴＣＯＵＴ１に基づいて、出力信号生成回路３０の制御信号としてのセット信号ＰＷＳ０及びリセット信号ＰＷＲ０を出力し、出力信号生成回路３１の制御信号としてのセット信号ＰＷＳ１及びリセット信号ＰＷＲ１を出力する。
図４を参照して、出力制御回路３０１Ａは、カウンタ回路出力信号ＴＣＯＵＴ１のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ０として出力し、カウンタ回路出力信号ＴＣＯＵＴ０のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ０として出力し、カウンタ回路出力信号ＴＣＯＵＴ０のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ１として出力し、カウンタ回路出力信号ＴＣＯＵＴ１のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ１として出力する。
出力信号生成回路３０は、セット信号ＰＷＳ０のパルスによってＯＮレベルにセットされ、リセット信号ＰＷＲ０のパルスによってＯＦＦレベルにリセットされる出力信号ＴＯＵＴ０を出力する。同様に、出力信号生成回路３１は、セット信号ＰＷＳ１のパルスによってＯＦＦレベルにセットされ、リセット信号ＰＷＲ１のパルスによってＯＮレベルにリセットされる出力信号ＴＯＵＴ１を出力する。出力信号ＴＯＵＴ０及びＴＯＵＴ１は、一定のデッドタイムが設けられた２相のＰＷＭ波形を示す。デッドタイムにおいて、出力信号ＴＯＵＴ０及びＴＯＵＴ１の両方がＯＮレベルにない。出力信号ＴＯＵＴ０及びＴＯＵＴ１のパルス幅は、カウンタ回路出力信号ＴＣＯＵＴ０に基づいて決定される。出力信号ＴＯＵＴ０及びＴＯＵＴ１のデッドタイム幅は、カウンタ回路出力信号ＴＣＯＵＴ１に基づいて決定される。
次に、出力モードレジスタ７を単相波形出力モードに設定した場合の出力回路３０１、３２３、３４５及び３６７の動作を、出力回路３０１を例として用いて具体的に説明する。
出力モードレジスタ７は単相波形出力モードを示す出力モード選択信号ＭＯＤ０１を出力する。この場合、出力信号生成回路３０及び３１は、独立に動作する。出力信号生成回路３０は、カウンタ回路出力信号ＴＣＯＵＴ０により直接制御され、セット信号ＰＷＳ０及びリセット信号ＰＷＲ０の影響を受けない。出力信号生成回路３１は、カウンタ回路出力信号ＴＣＯＵＴ１により直接制御され、セット信号ＰＷＳ１及びリセット信号ＰＷＲ１の影響を受けない。
図５を参照して、出力信号生成回路３０は、カウンタ回路出力信号ＴＣＯＵＴ０のパルスの奇数発目によってＯＮレベルにセットされ、偶数発目でＯＦＦレベルにリセットされるパルスを出力信号ＴＯＵＴ０として出力する。出力信号生成回路３１は、カウンタ回路出力信号ＴＣＯＵＴ１のパルスの奇数発目によってＯＮレベルにセットされ、偶数発目でＯＦＦレベルにリセットされるパルスを出力信号ＴＯＵＴ１として出力する。出力信号ＴＯＵＴ０はカウンタ回路出力信号ＴＣＯＵＴ１の影響を受けず、出力信号ＴＯＵＴ１はカウンタ回路出力信号ＴＣＯＵＴ０の影響を受けない。出力信号ＴＯＵＴ０及びＴＯＵＴ１は、互いに独立した単相波形を示す。
出力回路３２３、３４５及び３６７の動作は、出力回路３０１の動作と同様である。
（動作例１）
６相ＰＷＭ制御を実現するためのタイマユニット回路３の動作例１を以下に説明する。
６相ＰＷＭ制御のために、キャリア周期設定、デューティ設定、デッドタイム設定が必要とされる。キャリア周期設定がカウンタ回路２０に割り当てられ、デューティ設定がカウンタ回路２２、２４及び２６の各々に割り当てられ、デッドタイム設定がカウンタ回路２３、２５及び２７の各々に割り当てられる。タイマユニット回路３は、図７に示された６相ＰＷＭ波形を示す出力信号ＴＯＵＴ２〜ＴＯＵＴ７を出力する。６相ＰＷＭ波形は、Ｕ相ＰＷＭ波形、Ｕバー相ＰＷＭ波形、Ｖ相ＰＷＭ波形、Ｖバー相ＰＷＭ波形、Ｗ相ＰＷＭ波形、Ｗバー相ＰＷＭ波形を含む。Ｕ相ＰＷＭ波形及びＵバー相ＰＷＭ波形には、デッドタイムが設けられている。Ｖ相ＰＷＭ波形及びＶバー相ＰＷＭ波形には、デッドタイムが設けられている。Ｗ相ＰＷＭ波形及びＷバー相ＰＷＭ波形には、デッドタイムが設けられている。
以下、図６Ａ、６Ｂ及び８を用いて動作例１を具体的に説明する。
図６Ａを参照して、カウンタ回路２０は、キャリア周期設定に用いられる。選択回路１０１は、カウントイネーブル信号ＥＮ０をトリガ信号ＳＴＡＲＴ０として選択し、信号ＣＫ０をクロック信号ＣＬＯＣＫ０として選択する。
図８を参照して、カウンタ２０１は、トリガ信号ＳＴＡＲＴ０の入力検出後、クロック信号ＣＬＯＣＫ０に同期してカウント開始値Ｄ０からダウンカウント動作を実行する。カウント開始値Ｄ０は、キャリア周期に対応する。カウンタ回路２０は、カウント開始値Ｄ０に対応する時間の経過後にカウント周期信号ＳＴＯＵＴ０としてワンショットパルスを出力する。
図６Ａ及び６Ｂを参照して、カウント周期信号ＳＴＯＵＴ０は、選択回路１０１及び１２３を経由してトリガ信号ＳＴＡＲＴ２としてカウンタ回路２２に伝播し、選択回路１０１、１２３及び１４５を経由してトリガ信号ＳＴＡＲＴ４としてカウンタ回路２４に伝播し、選択回路１０１、１２３、１４５及び１６７を経由してトリガ信号ＳＴＡＲＴ６としてカウンタ回路２６に伝播する。したがって、カウンタ回路２０、２２、２４及び２６は、同時にカウントを開始する。カウンタ回路２０は、クロック信号ＣＬＯＣＫ０をカウントクロック信号ＣＫＯＵＴ０として出力する。カウントクロック信号ＣＫＯＵＴ０は、選択回路１０１及び１２３を経由し、クロック信号ＣＬＯＣＫ２としてカウンタ回路２２に伝播し、クロック信号ＣＬＯＣＫ３としてカウンタ回路２３に伝播する。カウントクロック信号ＣＫＯＵＴ０は、選択回路１０１、１２３及び１４５を経由し、クロック信号ＣＬＯＣＫ４としてカウンタ回路２４に伝播し、クロック信号ＣＬＯＣＫ５としてカウンタ回路２５に伝播する。カウントクロック信号ＣＫＯＵＴ０は、選択回路１０１、１２３、１４５及び１６７を経由し、クロック信号ＣＬＯＣＫ６としてカウンタ回路２６に伝播し、クロック信号ＣＬＯＣＫ７としてカウンタ回路２７に伝播する。したがって、カウンタ回路２０、２２〜２７の間でクロック信号が統一される。
選択回路１０１は、カウント周期信号ＳＴＯＵＴ０をカウント周期伝達信号ＳＳＴＩ２３として選択して出力する。選択回路１２３は、カウント周期伝達信号ＳＳＴＩ２３をトリガ信号ＳＴＡＲＴ２として選択する。したがって、カウンタ回路２２はカウント周期信号ＳＴＯＵＴ０によって制御される。選択回路１２３は、カウント周期伝達信号ＳＳＴＩ２３をカウント周期伝達信号ＳＳＴＩ４５として選択して出力する。選択回路１４５は、カウント周期伝達信号ＳＳＴＩ４５をトリガ信号ＳＴＡＲＴ４として選択する。したがって、カウンタ回路２４はカウント周期信号ＳＴＯＵＴ０によって制御される。選択回路１４５は、カウント周期伝達信号ＳＳＴＩ４５をカウント周期伝達信号ＳＳＴＩ６７として選択して出力する。選択回路１６７は、カウント周期伝達信号ＳＳＴＩ６７をトリガ信号ＳＴＡＲＴ６として選択する。したがって、カウンタ回路２６はカウント周期信号ＳＴＯＵＴ０によって制御される。
選択回路１０１は、カウントクロック信号ＣＫＯＵＴ０をカウントクロック伝達信号ＳＣＫＩ２３として選択して出力する。選択回路１２３は、カウントクロック伝達信号ＳＣＫＩ２３をクロック信号ＣＬＯＣＫ２及びＣＬＯＣＫ３として選択する。したがって、カウンタ回路２２及び２３はカウントクロック信号ＣＫＯＵＴ０により制御される。選択回路１２３は、カウントクロック伝達信号ＳＣＫＩ２３をカウントクロック伝達信号ＳＣＫＩ４５として選択して出力する。選択回路１４５は、カウントクロック伝達信号ＳＣＫＩ４５をクロック信号ＣＬＯＣＫ４及びＣＬＯＣＫ５として選択する。したがって、カウンタ回路２４及び２５はカウントクロック信号ＣＫＯＵＴ０により制御される。選択回路１４５は、カウントクロック伝達信号ＳＣＫＩ４５をカウントクロック伝達信号ＳＣＫＩ６７として選択して出力する。選択回路１６７は、カウントクロック伝達信号ＳＣＫＩ６７をクロック信号ＣＬＯＣＫ６及びＣＬＯＣＫ７として選択する。したがって、カウンタ回路２６及び２７はカウントクロック信号ＣＫＯＵＴ０により制御される。
図６Ａを参照して、チャネル４２３は、Ｕ相ＰＷＭ波形を示す出力信号ＴＯＵＴ２と、Ｕバー相ＰＷＭ波形を示す出力信号ＴＯＵＴ３を生成する。図６Ｂを参照して、チャネル４４５は、Ｖ相ＰＷＭ波形を示す出力信号ＴＯＵＴ４と、Ｖバー相ＰＷＭ波形を示す出力信号ＴＯＵＴ５を生成する。チャネル４６７は、Ｗ相ＰＷＭ波形を示す出力信号ＴＯＵＴ６と、Ｗバー相ＰＷＭ波形を示す出力信号ＴＯＵＴ７を生成する。
図８を用いてチャネル４２３の動作を説明する。カウンタ回路２２は、デューティ設定に用いられる。言い換えると、カウンタ回路２２は、出力信号ＴＯＵＴ２及びＴＯＵＴ３が示すＰＷＭ波形のパルス幅の設定に用いられる。カウンタ２２１は、トリガ信号ＳＴＡＲＴ２によりカウンタ２０１と同時にカウント動作を開始する。カウンタ２２１は、クロック信号ＣＬＯＣＫ２に同期してカウント開始値Ｄ２からダウンカウント動作を実行する。ここでカウント開始値Ｄ２は、デューティ幅期間に対応する。カウンタ回路２２は、デューティ幅期間の経過後に、カウンタ回路出力信号ＴＣＯＵＴ２及びカウント周期信号ＳＴＯＵＴ２の各々としてワンショットパルスを出力する。その後、カウンタ２２１は、次のトリガ信号ＳＴＡＲＴ２の入力に応答してアップカウント動作に切り替わり、ワンショットパルスが出力されてからアップカウント動作に切り替わるまでにかかった時間の経過後、カウンタ回路出力信号ＴＣＯＵＴ２及びカウント周期信号ＳＴＯＵＴ２の各々としてワンショットパルスを出力する。カウンタ２２１は、トリガ信号ＳＴＡＲＴ２の入力毎に、ダウンカウント動作とアップカウント動作とを切り換える。カウント周期信号ＳＴＯＵＴ２は、選択回路１２３を経由して、カウンタ２３１のカウント開始を制御するトリガ信号ＳＴＡＲＴ３としてカウンタ回路２３に伝播する。
カウンタ回路２３は、デッドタイム設定に用いられる。言い換えると、カウンタ回路２３は、出力信号ＴＯＵＴ２及びＴＯＵＴ３が示すＰＷＭ波形が共にＯＮレベルにないデッドタイム幅期間の設定に用いられる。カウンタ２３１は、トリガ信号ＳＴＡＲＴ３の入力検出後、クロック信号ＣＬＯＣＫ３に同期してカウント開始値Ｄ３からダウンカウント動作を実行する。カウント開始値Ｄ３は、デッドタイム幅期間に対応する。カウンタ回路２３は、デッドタイム幅期間の経過後にカウンタ回路出力信号ＴＣＯＵＴ３としてワンショットパルスを出力する。
出力回路３２３は、カウンタ回路出力信号ＴＣＯＵＴ２及びＴＣＯＵＴ３を受ける。出力モードレジスタ７は、２相ＰＷＭ波形出力モードを示す出力モード選択信号ＭＯＤ２３を出力する。出力モード選択信号ＭＯＤ２３は、出力回路３２３の制御信号である。２相ＰＷＭ波形出力モードでは、出力制御回路３２３Ａが有効となる。出力制御回路３２３Ａは、カウンタ回路出力信号ＴＣＯＵＴ２及びＴＣＯＵＴ３に基づいて、セット信号ＰＷＳ２及びＰＷＳ３と、リセット信号ＰＷＲ２及びＰＷＲ３とを出力する。出力制御回路３２３Ａは、カウンタ回路出力信号ＴＣＯＵＴ３のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ２として出力し、カウンタ回路出力信号ＴＣＯＵＴ２のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ２として出力し、カウンタ回路出力信号ＴＣＯＵＴ２のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ３として出力し、カウンタ回路出力信号ＴＣＯＵＴ３のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ３として出力する。出力信号生成回路３２が出力する出力信号ＴＯＵＴ２は、セット信号ＰＷＳ２のパルスによってＯＮレベルにセットされ、リセット信号ＰＷＲ２のパルスによってＯＦＦレベルにリセットされる。出力信号生成回路３３出力する出力信号ＴＯＵＴ３は、セット信号ＰＷＳ３のパルスによってＯＦＦレベルにセットされ、リセット信号ＰＷＲ３のパルスによってＯＮレベルにリセットされる。
上述の動作により、出力信号ＴＯＵＴ２及びＴＯＵＴ３は、図７に示されるＵ相ＰＷＭ波形及びＵバー相ＰＷＭ波形を示す。
チャネル４４５及び４６７もチャネル４２３と同様に動作する。その結果、チャネル４４５は、図７に示されるＶ相ＰＷＭ波形及びＶバー相ＰＷＭ波形を示す出力信号ＴＯＵＴ４及びＴＯＵＴ５を出力する。チャネル４６７は、図７に示されるＷ相ＰＷＭ波形及びＷバー相ＰＷＭ波形を示す出力信号ＴＯＵＴ６及びＴＯＵＴ６を出力する。
電力供給回路２は、出力信号ＴＯＵＴ２〜７に基づいてモータに電力を供給する。
以上説明したとおり、６相ＰＷＭ制御が実現され、インバータ制御が可能となる。６相ＰＷＭ制御に用いられないカウンタ回路２１は、後述する汎用機能として使用可能である。
（動作例２）
異なるキャリア周期でのハーフブリッジ制御を実現するためのタイマユニット回路３の動作例２を以下に説明する。
ハーフブリッジ制御のために、キャリア周期設定、デューティ設定、デッドタイム設定が必要とされる。キャリア周期設定がカウンタ回路２０及び２４の各々に割り当てられ、デューティ設定がカウンタ回路２２及び２６の各々に割り当てられ、デッドタイム設定がカウンタ回路２３及び２７の各々に割り当てられる。タイマユニット回路３は、図１０に示されたハーフブリッジ制御波形を示す出力信号ＴＯＵＴ２、ＴＯＵＴ３、ＴＯＵＴ６、ＴＯＵＴ７を出力する。ハーフブリッジ制御波形は、Ａ相ＰＷＭ波形と、Ａバー相ＰＷＭ波形と、Ｂ相ＰＷＭ波形と、Ｂバー相ＰＷＭ波形を含む。Ａ相ＰＷＭ波形及びＡバー相ＰＷＭ波形のキャリア周期Ａは、Ｂ相ＰＷＭ波形及びＢバー相ＰＷＭ波形のキャリア周期Ｂと異なる。
動作例２では、チャネル４０１及びチャネル４２３を用いて出力信号ＴＯＵＴ２及びＴＯＵＴ３を生成し、チャネル４４５及びチャネル４６７を用いて出力信号ＴＯＵＴ６及びＴＯＵＴ７を生成する。出力信号ＴＯＵＴ２及びＴＯＵＴ３は、Ａ相ＰＷＭ波形及びＡバー相ＰＷＭ波形を示す。Ａ相ＰＷＭ波形及びＡバー相ＰＷＭ波形にはデッドタイムが設けられている。出力信号ＴＯＵＴ６及びＴＯＵＴ７は、Ｂ相ＰＷＭ波形及びＢバー相ＰＷＭ波形を示す。Ｂ相ＰＷＭ波形及びＢバー相ＰＷＭ波形にはデッドタイムが設けられている。
以下、図９Ａ、９Ｂ及び８を用いて動作例２を具体的に説明する。
図９Ａを参照して、カウンタ回路２０は、キャリア周期Ａを設定するために用いられる。選択回路１０１は、カウントイネーブル信号ＥＮ０をトリガ信号ＳＴＡＲＴ０として選択し、信号ＣＫ０をクロック信号ＣＬＯＣＫ０として選択する。
図８を参照して、カウンタ２０１は、トリガ信号ＳＴＡＲＴ０の入力検出後、クロック信号ＣＬＯＣＫ０に同期してカウント開始値Ｄ０からダウンカウント動作を実行する。カウント開始値Ｄ０は、キャリア周期Ａに対応する。カウンタ回路２０は、カウント開始値Ｄ０に対応する時間の経過後にカウント周期信号ＳＴＯＵＴ０としてワンショットパルスを出力する。図９Ａを参照して、カウント周期信号ＳＴＯＵＴ０は、選択回路１０１及び１２３を経由してトリガ信号ＳＴＡＲＴ２としてカウンタ回路２２に伝播する。したがって、カウンタ回路２０及び２２は、同時にカウントを開始する。カウンタ回路２０は、クロック信号ＣＬＯＣＫ０をカウントクロック信号ＣＫＯＵＴ０として出力する。カウントクロック信号ＣＫＯＵＴ０は、選択回路１０１及び１２３を経由し、クロック信号ＣＬＯＣＫ２としてカウンタ回路２２に伝播し、クロック信号ＣＬＯＣＫ３としてカウンタ回路２３に伝播する。したがって、カウンタ回路２０、２２及び２３の間でクロック信号が統一される。
選択回路１０１は、カウント周期信号ＳＴＯＵＴ０をカウント周期伝達信号ＳＳＴＩ２３として選択して出力する。選択回路１２３は、カウント周期伝達信号ＳＳＴＩ２３をトリガ信号ＳＴＡＲＴ２として選択する。したがって、カウンタ回路２２はカウント周期信号ＳＴＯＵＴ０によって制御される。
選択回路１０１は、カウントクロック信号ＣＫＯＵＴ０をカウントクロック伝達信号ＳＣＫＩ２３として選択して出力する。選択回路１２３は、カウントクロック伝達信号ＳＣＫＩ２３をクロック信号ＣＬＯＣＫ２及びＣＬＯＣＫ３として選択する。したがって、カウンタ回路２２及び２３はカウントクロック信号ＣＫＯＵＴ０により制御される。
カウンタ回路２２は、デューティ設定に用いられる。言い換えると、カウンタ回路２２は、出力信号ＴＯＵＴ２及びＴＯＵＴ３が示すＰＷＭ波形のパルス幅の設定に用いられる。カウンタ２２１は、トリガ信号ＳＴＡＲＴ２によりカウンタ２０１と同時にカウント動作を開始する。カウンタ２２１は、クロック信号ＣＬＯＣＫ２に同期してカウント開始値Ｄ２からダウンカウント動作を実行する。ここでカウント開始値Ｄ２は、デューティ幅期間に対応する。カウンタ回路２２は、デューティ幅期間の経過後に、カウンタ回路出力信号ＴＣＯＵＴ２及びカウント周期信号ＳＴＯＵＴ２の各々としてワンショットパルスを出力する。その後、カウンタ２２１は、次のトリガ信号ＳＴＡＲＴ２の入力に応答してアップカウント動作に切り替わり、ワンショットパルスが出力されてからアップカウント動作に切り替わるまでにかかった時間の経過後、カウンタ回路出力信号ＴＣＯＵＴ２及びカウント周期信号ＳＴＯＵＴ２の各々としてワンショットパルスを出力する。カウンタ２２１は、トリガ信号ＳＴＡＲＴ２の入力毎に、ダウンカウント動作とアップカウント動作とを切り換える。カウント周期信号ＳＴＯＵＴ２は、選択回路１２３を経由して、カウンタ２３１のカウント開始を制御するトリガ信号ＳＴＡＲＴ３としてカウンタ回路２３に伝播する。
カウンタ回路２３は、デッドタイム設定に用いられる。言い換えると、カウンタ回路２３は、出力信号ＴＯＵＴ２及びＴＯＵＴ３が示すＰＷＭ波形が共にＯＮレベルにないデッドタイム幅期間の設定に用いられる。カウンタ２３１は、トリガ信号ＳＴＡＲＴ３の入力検出後、クロック信号ＣＬＯＣＫ３に同期してカウント開始値Ｄ３からダウンカウント動作を実行する。カウント開始値Ｄ３は、デッドタイム幅期間に対応する。カウンタ回路２３は、デッドタイム幅期間の経過後にカウンタ回路出力信号ＴＣＯＵＴ３としてワンショットパルスを出力する。
出力回路３２３は、カウンタ回路出力信号ＴＣＯＵＴ２及びＴＣＯＵＴ３を受ける。出力モードレジスタ７は、２相ＰＷＭ波形出力モードを示す出力モード選択信号ＭＯＤ２３を出力する。出力モード選択信号ＭＯＤ２３は、出力回路３２３の制御信号である。２相ＰＷＭ波形出力モードでは、出力制御回路３２３Ａが有効となる。出力制御回路３２３Ａは、カウンタ回路出力信号ＴＣＯＵＴ２及びＴＣＯＵＴ３に基づいて、セット信号ＰＷＳ２及びＰＷＳ３と、リセット信号ＰＷＲ２及びＰＷＲ３とを出力する。出力制御回路３２３Ａは、カウンタ回路出力信号ＴＣＯＵＴ３のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ２として出力し、カウンタ回路出力信号ＴＣＯＵＴ２のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ２として出力し、カウンタ回路出力信号ＴＣＯＵＴ２のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ３として出力し、カウンタ回路出力信号ＴＣＯＵＴ３のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ３として出力する。出力信号生成回路３２が出力する出力信号ＴＯＵＴ２は、セット信号ＰＷＳ２のパルスによってＯＮレベルにセットされ、リセット信号ＰＷＲ２のパルスによってＯＦＦレベルにリセットされる。出力信号生成回路３３出力する出力信号ＴＯＵＴ３は、セット信号ＰＷＳ３のパルスによってＯＦＦレベルにセットされ、リセット信号ＰＷＲ３のパルスによってＯＮレベルにリセットされる。
上述の動作により、出力信号ＴＯＵＴ２及びＴＯＵＴ３は、図８に示されるＵ相ＰＷＭ波形及びＵバー相ＰＷＭ波形を示す。出力信号ＴＯＵＴ２及びＴＯＵＴ３が示す波形は、図１０のＡ相ＰＷＭ波形及びＡバー相ＰＷＭ波形に相当する。
図９Ｂを参照して、カウンタ回路２４は、キャリア周期Ｂを設定するために用いられる。選択回路１４５は、カウントイネーブル信号ＥＮ４をトリガ信号ＳＴＡＲＴ４として選択し、信号ＣＫ４をクロック信号ＣＬＯＣＫ４として選択する。
カウンタ２４１は、トリガ信号ＳＴＡＲＴ４の入力検出後、クロック信号ＣＬＯＣＫ４に同期してカウント開始値Ｄ４からダウンカウント動作を実行する。カウント開始値Ｄ４は、キャリア周期Ｂに対応する。カウンタ２４１の動作は、図８に示されたカウンタ２０１の動作に対応する。ここで、カウント開始値Ｄ４はカウント開始値Ｄ０に対応する。カウンタ回路２４は、カウント開始値Ｄ４に対応する時間の経過後にカウント周期信号ＳＴＯＵＴ４としてワンショットパルスを出力する。カウント周期信号ＳＴＯＵＴ４の波形は、図８に示されたカウント周期信号ＳＴＯＵＴ０の波形に対応する。カウント周期信号ＳＴＯＵＴ４は、選択回路１４５及び１６７を経由してトリガ信号ＳＴＡＲＴ６としてカウンタ回路２６に伝播する。したがって、カウンタ回路２４及び２６は、同時にカウントを開始する。カウンタ回路２４は、クロック信号ＣＬＯＣＫ４をカウントクロック信号ＣＫＯＵＴ４として出力する。カウントクロック信号ＣＫＯＵＴ４は、選択回路１４５及び１６７を経由し、クロック信号ＣＬＯＣＫ６としてカウンタ回路２６に伝播し、クロック信号ＣＬＯＣＫ７としてカウンタ回路２７に伝播する。したがって、カウンタ回路２４、２６及び２７の間でクロック信号が統一される。
選択回路１４５は、カウント周期信号ＳＴＯＵＴ４をカウント周期伝達信号ＳＳＴＩ６７として選択して出力する。選択回路１６７は、カウント周期伝達信号ＳＳＴＩ６７をトリガ信号ＳＴＡＲＴ６として選択する。したがって、カウンタ回路２６はカウント周期信号ＳＴＯＵＴ４によって制御される。
選択回路１４５は、カウントクロック信号ＣＫＯＵＴ４をカウントクロック伝達信号ＳＣＫＩ６７として選択して出力する。選択回路１６７は、カウントクロック伝達信号ＳＣＫＩ６７をクロック信号ＣＬＯＣＫ６及びＣＬＯＣＫ７として選択する。したがって、カウンタ回路２６及びカウンタ回路２７はカウントクロック信号ＣＫＯＵＴ４により制御される。
カウンタ回路２６は、デューティ設定に用いられる。言い換えると、カウンタ回路２６は、出力信号ＴＯＵＴ６及びＴＯＵＴ７が示すＰＷＭ波形のパルス幅の設定に用いられる。カウンタ２６１は、トリガ信号ＳＴＡＲＴ６によりカウンタ２４１と同時にカウント動作を開始する。カウンタ２６１は、クロック信号ＣＬＯＣＫ６に同期してカウント開始値Ｄ６からダウンカウント動作を実行する。ここでカウント開始値Ｄ６は、デューティ幅期間に対応する。カウンタ回路２６は、デューティ幅期間の経過後に、カウンタ回路出力信号ＴＣＯＵＴ６及びカウント周期信号ＳＴＯＵＴ６の各々としてワンショットパルスを出力する。その後、カウンタ２６１は、次のトリガ信号ＳＴＡＲＴ６の入力に応答してアップカウント動作に切り替わり、ワンショットパルスが出力されてからアップカウント動作に切り替わるまでにかかった時間の経過後、カウンタ回路出力信号ＴＣＯＵＴ６及びカウント周期信号ＳＴＯＵＴ６の各々としてワンショットパルスを出力する。カウンタ２６１は、トリガ信号ＳＴＡＲＴ６の入力毎に、ダウンカウント動作とアップカウント動作とを切り換える。カウンタ２６１の動作は、図８に示されたカウンタ２２１の動作に対応する。ここで、カウント開始値Ｄ６はカウント開始値Ｄ２に対応する。カウンタ回路出力信号ＴＣＯＵＴ６及びカウント周期信号ＳＴＯＵＴ６の波形は、図８に示されたカウンタ回路出力信号ＴＣＯＵＴ２及びカウント周期信号ＳＴＯＵＴ２の波形にそれぞれ対応する。カウント周期信号ＳＴＯＵＴ６は、選択回路１６７を経由して、カウンタ２７１のカウント開始を制御するトリガ信号ＳＴＡＲＴ７としてカウンタ回路２７に伝播する。
カウンタ回路２７は、デッドタイム設定に用いられる。言い換えると、カウンタ回路２７は、出力信号ＴＯＵＴ６及びＴＯＵＴ７が示すＰＷＭ波形が共にＯＮレベルにないデッドタイム幅期間の設定に用いられる。カウンタ２７１は、トリガ信号ＳＴＡＲＴ７の入力検出後、クロック信号ＣＬＯＣＫ７に同期してカウント開始値Ｄ７からダウンカウント動作を実行する。カウント開始値Ｄ７は、デッドタイム幅期間に対応する。カウンタ回路２７は、デッドタイム幅期間の経過後にカウンタ回路出力信号ＴＣＯＵＴ７としてワンショットパルスを出力する。カウンタ２７１の動作は、図８に示されたカウンタ２３１の動作に対応する。ここで、カウント開始値Ｄ７はカウント開始値Ｄ３に相当する。カウンタ回路出力信号ＴＣＯＵＴ７の波形は、図８に示されたカウンタ回路出力信号ＴＣＯＵＴ３の波形に対応する。
出力回路３６７は、カウンタ回路出力信号ＴＣＯＵＴ６及びＴＣＯＵＴ７を受ける。出力モードレジスタ７は、２相ＰＷＭ波形出力モードを示す出力モード選択信号ＭＯＤ６７を出力する。出力モード選択信号ＭＯＤ６７は、出力回路３６７の制御信号である。２相ＰＷＭ波形出力モードでは、出力制御回路３６７Ａが有効となる。出力制御回路３６７Ａは、カウンタ回路出力信号ＴＣＯＵＴ６及びＴＣＯＵＴ７に基づいて、セット信号ＰＷＳ６及びＰＷＳ７と、リセット信号ＰＷＲ６及びＰＷＲ７とを出力する。出力制御回路３６７Ａは、カウンタ回路出力信号ＴＣＯＵＴ７のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ６として出力し、カウンタ回路出力信号ＴＣＯＵＴ６のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ６として出力し、カウンタ回路出力信号ＴＣＯＵＴ６のパルスの奇数発目に対応するパルスをセット信号ＰＷＳ７として出力し、カウンタ回路出力信号ＴＣＯＵＴ７のパルスの偶数発目に対応するパルスをリセット信号ＰＷＲ７として出力する。出力信号生成回路３６が出力する出力信号ＴＯＵＴ６は、セット信号ＰＷＳ６のパルスによってＯＮレベルにセットされ、リセット信号ＰＷＲ６のパルスによってＯＦＦレベルにリセットされる。出力信号生成回路３７出力する出力信号ＴＯＵＴ７は、セット信号ＰＷＳ７のパルスによってＯＦＦレベルにセットされ、リセット信号ＰＷＲ７のパルスによってＯＮレベルにリセットされる。セット信号ＰＷＳ６の波形は、図８に示されたセット信号ＰＷＳ２の波形に対応する。リセット信号ＰＷＲ６の波形は、図８に示されたリセット信号ＰＷＲ２の波形に対応する。セット信号ＰＷＳ７の波形は、図８に示されたセット信号ＰＷＳ３の波形に対応する。リセット信号ＰＷＲ７の波形は、図８に示されたリセット信号ＰＷＲ３の波形に対応する。出力信号ＴＯＵＴ６の波形は、図８に示された出力信号ＴＯＵＴ２の波形に対応する。出力信号ＴＯＵＴ７の波形は、図８に示された出力信号ＴＯＵＴ３の波形に対応する。出力信号ＴＯＵＴ６及びＴＯＵＴ７が示す波形は、図１０のＢ相ＰＷＭ波形及びＢバー相ＰＷＭ波形に相当する。
以上説明したとおり、異なるキャリア周期でのハーフブリッジ制御が実現される。異なるキャリア周期でのハーフブリッジ制御に用いられないカウンタ回路２１及び２５は、後述する汎用機能として使用可能である。
異なるキャリア周期でのハーフブリッジ制御においては、互いに異なるクロック信号としての信号ＣＫ０及びＣＫ４が用いられ、カウント開始レジスタ６はカウントイネーブル信号ＥＮ０及びＥＮ４を任意のタイミングで出力する。図１０に示す例では、カウント開始レジスタ６がカウントイネーブル信号ＥＮ０及びＥＮ４を同時に出力し、カウンタ２０１及びカウンタ２４１が同時にカウント動作を開始する。
（動作例３）
フルブリッジ制御を実現するためのタイマユニット回路３の動作例３を以下に説明する。
動作例３は、以下の点が動作例２から変更されている。信号ＣＫ０及び信号ＣＫ４として共通のクロック信号が用いられる。更に、カウント開始レジスタ６は、カウントイネーブル信号ＥＮ０を出力してから一定の遅延時間の経過後、カウントイネーブル信号ＥＮ４を出力する。
その結果、出力信号ＴＯＵＴ２、ＴＯＵＴ３、ＴＯＵＴ６及びＴＯＵＴ７は、図１１に示されるフルブリッジ制御波形を示す。フルブリッジ制御波形は、Ａ相ＰＷＭ波形と、Ａバー相ＰＷＭ波形と、Ｂ相ＰＷＭ波形と、Ｂバー相ＰＷＭ波形を含む。Ｂ相ＰＷＭ波形及びＢバー相ＰＷＭ波形は、Ａ相ＰＷＭ波形及びＡバー相ＰＷＭ波形に対して遅延時間だけ位相が遅れている。
電力供給回路２は、出力信号ＴＯＵＴ２、ＴＯＵＴ３、ＴＯＵＴ６及びＴＯＵＴ７に基づいて誘導加熱のための加熱用コイルに電力を供給する。この場合、Ａ相ＰＷＭ波形及びＡバー相ＰＷＭ波形のキャリア周期ＡはＢ相ＰＷＭ波形及びＢバー相ＰＷＭ波形のキャリア周期Ｂと異なる。
（動作例４）
汎用機能を実現するためのタイマユニット回路３の動作例４を以下に説明する。汎用機能として、インターバル機能、イベントカウント機能、ワンカウント機能、基本ＰＷＭパルス出力機能が挙げられる。
動作例４において、カウンタ回路２０がインターバル機能に設定され、カウンタ回路２１がイベントカウント機能に設定され、カウンタ回路２２がワンカウント機能に設定され、カウンタ回路２３がインターバル機能に設定され、カウンタ回路２４〜２６が基本ＰＷＭ出力機能に設定され、カウンタ回路２７がワンカウント機能に設定される。基本ＰＷＭ出力機能のために、キャリア周期設定、デューティ設定が必要とされる。キャリア周期設定がカウンタ回路２４に割り当てられ、デューティ設定がカウンタ回路２５及びカウンタ回路２６に割り当てられる。
以下、図１２Ａ及び図１３を用いてインターバル機能を実現するためのタイマユニット回路３の動作を説明する。
インターバル機能において、外部から入力される信号ＣＫ０を用いて特定のインターバルが周期的に生成され、インターバル間隔が一定に保たれ、割り込み信号又はトグル波形を示す出力信号ＴＯＵＴ０が出力される。
選択回路１０１は、カウントイネーブル信号ＥＮ０をトリガ信号ＳＴＡＲＴ０として選択し、信号ＣＫ０をクロック信号ＣＬＯＣＫ０として選択する。
図１３を参照して、カウンタ２０１は、トリガ信号ＳＴＡＲＴ０の入力検出後、１発目のクロック信号ＣＬＯＣＫ０に同期してカウント開始値Ｄ０をロードする。その後、カウンタ２０１は、クロック信号ＣＬＯＣＫ０に同期してカウント開始値Ｄ０からダウンカウント動作を実行する。カウント開始値Ｄ０は、インターバル周期に対応する。カウンタ回路２０は、インターバル周期の経過後にカウンタ回路出力信号ＴＣＯＵＴ０としてワンショットパルスを出力する。カウンタ回路出力信号ＴＣＯＵＴ０は、ＣＰＵ４又は外部装置９の割り込み信号として用いられる。また、出力モードレジスタ７は、単相波形出力モードを示す出力モード選択信号ＭＯＤ０１を出力する。したがって、出力信号生成回路３０は、カウンタ回路出力信号ＴＣＯＵＴ０のパルスの奇数発目でＯＮレベルにセットされ、偶数発目でＯＦＦレベルにリセットされるパルスを出力信号ＴＯＵＴ０として出力する。
カウンタ回路２３及び出力信号生成回路３３もカウンタ回路２０及び出力信号生成回路３０と同様に動作する。
以下、図１２Ａ及び図１４を用いてイベントカウント機能を実現するためのタイマユニット回路３の動作を説明する。
イベントカウント機能において、外部から入力される信号ＣＫ１を所定の回数カウントし、カウント終了により割り込み信号又はトグル波形を示す出力信号ＴＯＵＴ１が出力される。
選択回路１０１は、カウントイネーブル信号ＥＮ１をトリガ信号ＳＴＡＲＴ１として選択し、信号ＣＫ１をクロック信号ＣＬＯＣＫ１として選択する。
図１４を参照して、カウンタ２１１は、トリガ信号ＳＴＡＲＴ１の入力に応答して、カウント開始値Ｄ１をロードする。その後、カウンタ２１１は、クロック信号ＣＬＯＣＫ１に同期してカウント開始値Ｄ１からダウンカウント動作を実行する。カウント開始値Ｄ１は、上述の所定の回数に対応する。カウンタ回路２１は、カウンタ２１１が所定の回数カウントした後にカウンタ回路出力信号ＴＣＯＵＴ１としてワンショットパルスを出力する。カウンタ回路出力信号ＴＣＯＵＴ１は、ＣＰＵ４又は外部装置９の割り込み信号として用いられる。また、出力モードレジスタ７は、単相波形出力モードを示す出力モード選択信号ＭＯＤ０１を出力する。したがって、出力信号生成回路３１は、カウンタ回路出力信号ＴＣＯＵＴ１のパルスの奇数発目でＯＮレベルにセットされ、偶数発目でＯＦＦレベルにリセットされるパルスを出力信号ＴＯＵＴ１として出力する。
以下、図１２Ａ及び図１５を用いてワンカウント機能を実現するためのタイマユニット回路３の動作を説明する。
ワンカウント機能において、外部から入力されるトリガに基づいて１回だけ所定の回数のカウントが実行され、割り込み信号又はトグル波形を示す出力信号ＴＯＵＴ２が出力される。
選択回路１２３は、カウントイネーブル信号ＥＮ２をトリガ信号ＳＴＡＲＴ２として選択し、信号ＣＫ２をクロック信号ＣＬＯＣＫ２として選択する。
図１５を参照して、カウンタ２２１は、トリガ信号ＳＴＡＲＴ２の入力検出後、クロック信号ＣＬＯＣＫ２に同期してカウント開始値Ｄ２からダウンカウント動作を実行する。カウント開始値Ｄ２は、上述の所定の回数に対応する。カウンタ２２１が所定の回数カウントした後、カウンタ２２１はダウンカウント動作を停止し、カウンタ回路２２はカウンタ回路出力信号ＴＣＯＵＴ２としてワンショットパルスを出力する。カウンタ回路出力信号ＴＣＯＵＴ２は、ＣＰＵ４又は外部装置９の割り込み信号として用いられる。また、出力モードレジスタ７は、単相波形出力モードを示す出力モード選択信号ＭＯＤ２３を出力する。したがって、出力信号生成回路３２は、カウンタ回路出力信号ＴＣＯＵＴ２のパルスの奇数発目でＯＮレベルにセットされ、偶数発目でＯＦＦレベルにリセットされるパルスを出力信号ＴＯＵＴ２として出力する。
カウンタ回路２７及び出力信号生成回路３７もカウンタ回路２２及び出力信号生成回路３２と同様に動作する。
以下、図１２Ｂ及び図１６を用いて基本ＰＷＭパルス出力機能を実現するためのタイマユニット回路３の動作を説明する。
選択回路１４５は、カウントイネーブル信号ＥＮ４をトリガ信号ＳＴＡＲＴ４として選択し、信号ＣＫ４をクロック信号ＣＬＯＣＫ４として選択する。
図１６を参照して、カウンタ回路２４はキャリア周期設定に用いられる。カウンタ２４１は、トリガ信号ＳＴＡＲＴ４の入力検出後、クロック信号ＣＬＯＣＫ４に同期してカウント開始値Ｄ４からダウンカウント動作を実行する。カウント開始値Ｄ４は、キャリア周期に対応する。カウンタ回路２４は、カウント開始値Ｄ４に対応する時間の経過後にカウント周期信号ＳＴＯＵＴ４としてワンショットパルスを出力する。カウント周期信号ＳＴＯＵＴ４は、選択回路１４５を経由してトリガ信号ＳＴＡＲＴ５としてカウンタ回路２５に伝播し、選択回路１４５及び選択回路１６７を経由してトリガ信号ＳＴＡＲＴ６としてカウンタ回路２６に伝播する。したがって、カウンタ回路２４、２５及び２６は、同時にカウントを開始する。カウンタ回路２４は、クロック信号ＣＬＯＣＫ４をカウントクロック信号ＣＫＯＵＴ４として出力する。カウントクロック信号ＣＫＯＵＴ４は、選択回路１４５を経由してクロック信号ＣＬＯＣＫ５としてカウンタ回路２５に伝播し、選択回路１４５及び１６７を経由してクロック信号ＣＬＯＣＫ６としてカウンタ回路２６に伝播する。したがって、カウンタ回路２４、２５及び２６の間でクロック信号が統一される。
カウンタ回路２５は、デューティ設定に用いられる。カウンタ２５１は、トリガ信号ＳＴＡＲＴ５の入力検出時にカウンタ回路出力信号ＴＣＯＵＴ５としてワンショットパルスを出力する。また、カウンタ２５１は、クロック信号ＣＬＯＣＫ５に同期してカウント開始値Ｄ５からダウンカウント動作を実行する。ここでカウント開始値Ｄ５は、デューティ幅期間に対応する。カウンタ回路２５は、デューティ幅期間の経過後にもＴＣＯＵＴ５としてワンショットパルスを出力する。出力モードレジスタ７は、単相波形出力モードを示す出力モード選択信号ＭＯＤ４５を出力する。したがって、出力信号生成回路３５は、カウンタ回路出力信号ＴＣＯＵＴ５のパルスの奇数発目でＯＮレベルにセットされ、偶数発目でＯＦＦレベルにリセットされるパルスを出力信号ＴＯＵＴ５として出力する。
カウンタ回路２６及び出力信号生成回路３６もカウンタ回路２５及び出力信号生成回路３５と同様に動作する。
以上説明したように、カウンタ回路２０〜２７及び出力モードレジスタ７を設定することにより、タイマユニット回路３は様々な汎用機能を実現可能である。
上述の動作例１〜４の各々において、カウント開始レジスタ６は、カウントイネーブル信号ＥＮ０〜ＥＮ７から選択される複数のカウントイネーブル信号を同時に出力してもよい。この場合、複数のカウントイネーブル信号に対応する複数のカウンタ回路は、同時にカウントを開始する。カウントイネーブル信号ＥＮ０〜ＥＮ７の全てが選択されてもよい。
第１の実施形態によれば、トリガ信号及びクロック信号の選択により、カウンタ回路の役割が変更される。また、出力回路の出力モードも選択可能である。したがって、タイマユニット回路３は、動作例１〜４のような様々な動作を実行可能である。したがって、タイマユニット回路３及びタイマユニット回路３を備えたマイクロコントローラ１の汎用性が高い。
（第２の実施形態）
第２の実施形態に係るタイマユニット回路３は、信号間引き機能を実現可能なように、第１の実施形態に係るタイマユニット回路３から選択回路１０１、１２３、１４５及び１６７の構成が変更されている。
図１７を参照して、第２の実施形態に係る選択回路１０１は、カウントクロック伝達信号ＳＣＫＩ２３、信号ＣＫ１及びカウント周期伝達信号ＳＳＴＩ２３から一つをクロック信号ＣＬＯＣＫ１として選択してカウンタ回路２１に出力する。他の点については、第２の実施形態に係る選択回路１０１の構成は第１の実施形態に係る選択回路１０１の構成と同じである。第２の実施形態に係る選択回路１２３は、カウントクロック伝達信号ＳＣＫＩ４５、信号ＣＫ３及びカウント周期伝達信号ＳＳＴＩ４５から一つをクロック信号ＣＬＯＣＫ３として選択してカウンタ回路２３に出力する。他の点については、第２の実施形態に係る選択回路１２３の構成は第１の実施形態に係る選択回路１２３の構成と同じである。
同様に、第２の実施形態に係る選択回路１４５は、カウントクロック伝達信号ＳＣＫＩ６７、信号ＣＫ５及びカウント周期伝達信号ＳＳＴＩ６７から一つをクロック信号ＣＬＯＣＫ５として選択してカウンタ回路２５に出力する。他の点については、第２の実施形態に係る選択回路１４５の構成は第１の実施形態に係る選択回路１４５の構成と同じである。第２の実施形態に係る選択回路１６７は、カウントクロック伝達信号ＳＣＫＩ６７、信号ＣＫ７、カウント周期伝達信号ＳＳＴＩ６７及びカウント周期伝達信号ＳＳＴＩ６から一つをクロック信号ＣＬＯＣＫ７として選択してカウンタ回路２７に出力する。他の点については、第２の実施形態に係る選択回路１６７の構成は第１の実施形態に係る選択回路１６７の構成と同じである。
（動作例５）
信号間引き機能を実現するためのタイマユニット回路３の動作例５を以下に説明する。動作例５は、動作例２が部分的に変更されたものである。
以下、図１７及び図１８を用いて、動作例５に係る選択回路１０１及びチャネル４０１の動作を説明する。
カウンタ回路２０は、キャリア周期Ａを設定するために用いられる。選択回路１０１は、カウントイネーブル信号ＥＮ０をトリガ信号ＳＴＡＲＴ０として選択し、信号ＣＫ０をクロック信号ＣＬＯＣＫ０として選択する。
カウンタ２０１は、トリガ信号ＳＴＡＲＴ０の入力検出後、クロック信号ＣＬＯＣＫ０に同期してカウント開始値Ｄ０からダウンカウント動作を実行する。カウント開始値Ｄ０は、キャリア周期Ａに対応する。カウンタ回路２０は、カウント開始値Ｄ０に対応する時間の経過後にカウント周期信号ＳＴＯＵＴ０としてワンショットパルスを出力する。
カウント周期信号ＳＴＯＵＴ０は、選択回路１０１を経由し、クロック信号ＣＬＯＣＫ１としてカウンタ回路２１に伝播する。
カウンタ回路２１は、カウント周期信号ＳＴＯＵＴ０に基づいて信号間引き機能を実行する。
選択回路１０１は、カウント周期信号ＳＴＯＵＴ０をクロック信号ＣＬＯＣＫ１として選択し、カウントイネーブル信号ＥＮ１をトリガ信号ＳＴＡＲＴ１として選択する。
カウンタ２１１は、トリガ信号ＳＴＡＲＴ１の入力検出後、カウント開始値Ｄ１をロードし、その後、クロック信号ＣＬＯＣＫ１に同期してカウント開始値Ｄ１からダウンカウント動作を実行する。カウント開始値Ｄ１は、所定の信号間引き回数に対応する。図１８において、カウント開始値Ｄ１は７である。カウンタ回路２１は、カウンタ２１１が信号間引き回数カウントした後にカウンタ回路出力信号ＴＣＯＵＴ１としてワンショットパルスを出力する。カウンタ回路出力信号ＴＣＯＵＴ１は、ＣＰＵ４又は外部装置９の割り込み信号として用いられる。
カウンタ回路出力信号ＴＣＯＵＴ２及びＴＣＯＵＴ３は、図１８に示されたＡ相ＰＷＭ波形及びＡバー相ＰＷＭ波形を示す。
ＣＰＵ４又は外部装置９は、割り込み信号としてのカウンタ回路出力信号ＴＣＯＵＴ１に応答し、カウント開始値Ｄ２、Ｄ３、Ｄ６及びＤ７の各々に対応する値を演算し、カウント開始値Ｄ２、Ｄ３、Ｄ６及びＤ７の各々を演算した値に更新する。したがって、Ａ相ＰＷＭ波形及びＡバー相ＰＷＭ波形は、カウンタ回路出力信号ＴＣＯＵＴ１のパルスの前の部分と後の部分で波形が異なる。
動作例５は、上述の点以外は動作例２と同様である。
動作例５においては、パルスの間隔がキャリア周期に対応するカウント周期信号ＳＴＯＵＴ０をＣＰＵ４又は外部装置９の割り込み信号として用いる場合に比べて、値を演算するための時間が長時間確保される。したがって、動作例５は、キャリア周期が短い場合、ＣＰＵ４又は外部装置９の処理速度が遅い場合、値の演算が複雑な場合に好適である。なお、信号間引き機能を動作例１、３又は４に適用することも可能である。
図１は、従来のモータ制御用マイクロコントローラのブロック図である。 図２は、本発明の第１の実施形態に係るマイクロコントローラのブロック図である。 図３Ａは、第１の実施形態に係るタイマユニット回路のブロック図である。 図３Ｂは、第１の実施形態に係るタイマユニット回路のブロック図である。 図４は、２相ＰＷＭ波形出力モードを説明する波形図である。 図５は、単相ＰＷＭ波形出力モードを説明する波形図である。 図６Ａは、タイマユニット回路の動作例１を説明するブロック図である。 図６Ｂは、タイマユニット回路の動作例１を説明するブロック図である。 図７は、動作例１の概要を説明する波形図である。 図８は、動作例１の詳細を説明する波形図である。 図９Ａは、タイマユニット回路の動作例２を説明するブロック図である。 図９Ｂは、タイマユニット回路の動作例２を説明するブロック図である。 図１０は、動作例２に係る波形図である。 図１１は、タイマユニット回路の動作例３に係る波形図である。 図１２Ａは、タイマユニット回路の動作例４を説明するブロック図である。 図１２Ｂは、タイマユニット回路の動作例４を説明するブロック図である。 図１３は、インターバル機能に係る波形図である。 図１４は、イベントカウント機能に係る波形図である。 図１５は、ワンカウント機能に係る波形図である。 図１６は、基本ＰＷＭパルス出力機能に係る波形図である。 図１７は、本発明の第２の実施形態に係るタイマユニット回路のブロック図である。 図１８は、信号間引き機能に係る波形図である。
符号の説明
１…マイクロコントローラ
２…電力供給回路
９…外部装置
３…タイマユニット回路
４…ＣＰＵ
５…ＲＯＭ
６…カウント開始レジスタ
７…出力モードレジスタ
１０１、１２３、１４５、１６７…選択回路
２０〜２７…カウンタ回路
２０１、２１１、２２１、２３１、２４１、２５１、２６１、２７１…カウンタ
２０２、２１２、２２２、２３２、２４２、２５２、２６２、２７２…データレジスタ
３０１、３２３、３４５、３６７…出力回路
３０〜３７…出力信号生成回路
３０１Ａ、３２３Ａ、３４５Ａ、３６７Ａ…出力制御回路
４０１、４２３、４４５、４６７…チャネル
ＣＫ０〜ＣＫ７…信号
ＣＬＯＣＫ０〜ＣＬＯＣＫ７…クロック信号
ＳＣＫＩ０１、ＳＣＫＩ２３、ＳＣＫＩ４５、ＳＣＫＩ６７…カウントクロック伝達信号
ＣＫＯＵＴ０、ＣＫＯＵＴ２、ＣＫＯＵＴ４、ＣＫＯＵＴ６…カウントクロック信号
ＥＮ０〜ＥＮ７…カウントイネーブル信号
ＳＴＡＲＴ０〜ＳＴＡＲＴ７…トリガ信号
ＳＳＴＩ０１〜ＳＳＴＩ６７…カウント周期伝達信号
ＳＴＯＵＴ０、ＳＴＯＵＴ２、ＳＴＯＵＴ４、ＳＴＯＵＴ６…カウント周期信号
ＭＯＤ０１、ＭＯＤ２３、ＭＯＤ４５、ＭＯＤ６７…出力モード選択信号
ＴＣＯＵＴ０〜ＴＣＯＵＴ７…カウンタ回路出力信号
ＰＷＳ０〜ＰＷＳ７…セット信号
ＰＷＲ０〜ＰＷＲ７…リセット信号
ＴＯＵＴ０〜ＴＯＵＴ７…出力信号

Claims (7)

  1. 第１選択回路と、
    第１チャネルと
    を具備し、
    前記第１チャネルは、
    第１カウンタ回路と、
    第２カウンタ回路と、
    第１出力回路と
    を備え、
    前記第１カウンタ回路は、第１トリガ信号に基づいて第１クロック信号に同期したカウント動作を実行する第１カウンタと、前記第１カウンタがカウント動作を実行する際のカウント開始値を保持する第１データレジスタとを備え、
    前記第２カウンタ回路は、第２トリガ信号に基づいて第２クロック信号に同期したカウント動作を実行する第２カウンタと、前記第２カウンタがカウント動作を実行する際のカウント開始値を保持する第２データレジスタとを備え、
    前記第１選択回路は、第１信号を前記第１トリガ信号として選択し、第２信号を前記第１クロック信号として選択し、第３信号を前記第２トリガ信号として選択し、第４信号を前記第２クロック信号として選択し、
    前記第１出力回路は、第１出力モードと第２出力モードをとり、
    前記第１出力モードにおいて、前記第１出力回路は、前記第１カウンタ回路が前記第１カウンタのカウンタ値に基づいて出力する第１カウンタ回路出力信号と前記第２カウンタ回路が前記第２カウンタのカウンタ値に基づいて出力する第２カウンタ回路出力信号との両方に基づいて、正相のＰＷＭ波形を示す第１出力モード第１出力信号と逆相のＰＷＭ波形を示す第１出力モード第２出力信号とを出力し、
    前記第２出力モードにおいて、前記第１出力回路は、前記第１カウンタ回路出力信号及び前記第２カウンタ回路出力信号のいずれか一方に基づき他方に基づかない第２出力モード第１出力信号を出力する
    タイマユニット回路。
  2. 第２乃至第４選択回路と、第２乃至第４チャネルを更に具備し、
    前記第２チャネルは、第３カウンタ回路と、第４カウンタ回路と、第２出力回路とを備え、
    前記第３カウンタ回路は、第３トリガ信号に基づいて第３クロック信号に同期したカウント動作を実行する第３カウンタと、前記第３カウンタがカウント動作を実行する際のカウント開始値を保持する第３データレジスタとを備え、
    前記第４カウンタ回路は、第４トリガ信号に基づいて第４クロック信号に同期したカウント動作を実行する第４カウンタと、前記第４カウンタがカウント動作を実行する際のカウント開始値を保持する第４データレジスタとを備え、
    前記第３チャネルは、第５カウンタ回路と、第６カウンタ回路と、第３出力回路とを備え、
    前記第５カウンタ回路は、第５トリガ信号に基づいて第５クロック信号に同期したカウント動作を実行する第５カウンタと、前記第５カウンタがカウント動作を実行する際のカウント開始値を保持する第５データレジスタとを備え、
    前記第６カウンタ回路は、第６トリガ信号に基づいて第６クロック信号に同期したカウント動作を実行する第６カウンタと、前記第６カウンタがカウント動作を実行する際のカウント開始値を保持する第６データレジスタとを備え、
    前記第４チャネルは、第７カウンタ回路と、第８カウンタ回路と、第４出力回路とを備え、
    前記第７カウンタ回路は、第７トリガ信号に基づいて第７クロック信号に同期したカウント動作を実行する第７カウンタと、前記第７カウンタがカウント動作を実行する際のカウント開始値を保持する第７データレジスタとを備え、
    前記第８カウンタ回路は、第８トリガ信号に基づいて第８クロック信号に同期したカウント動作を実行する第８カウンタと、前記第８カウンタがカウント動作を実行する際のカウント開始値を保持する第８データレジスタとを備え、
    第１の場合において、
    前記第２出力回路は、前記第３カウンタ回路が前記第３カウンタのカウンタ値に基づいて出力する第３カウンタ回路出力信号と前記第４カウンタ回路が前記第４カウンタのカウンタ値に基づいて出力する第４カウンタ回路出力信号との両方に基づいて、正相のＰＷＭ波形を示す第２出力回路第１出力信号と逆相のＰＷＭ波形を示す第２出力回路第２出力信号とを出力し、
    前記第３出力回路は、前記第５カウンタ回路が前記第５カウンタのカウンタ値に基づいて出力する第５カウンタ回路出力信号と前記第６カウンタ回路が前記第６カウンタのカウンタ値に基づいて出力する第６カウンタ回路出力信号との両方に基づいて、正相のＰＷＭ波形を示す第３出力回路第１出力信号と逆相のＰＷＭ波形を示す第３出力回路第２出力信号とを出力し、
    前記第４出力回路は、前記第７カウンタ回路が前記第７カウンタのカウンタ値に基づいて出力する第７カウンタ回路出力信号と前記第８カウンタ回路が前記第８カウンタのカウンタ値に基づいて出力する第８カウンタ回路出力信号との両方に基づいて、正相のＰＷＭ波形を示す第４出力回路第１出力信号と逆相のＰＷＭ波形を示す第２出力回路第４出力信号とを出力し、
    前記第２選択回路は、前記第３及び第４クロック信号の各々として前記第１クロック信号を選択し、前記第１カウンタ回路が前記第１カウンタのカウンタ値に基づいて出力する第１カウント周期信号を前記第３トリガ信号として選択し、前記第３カウンタ回路が前記第３カウンタのカウンタ値に基づいて出力する第３カウント周期信号を前記第４トリガ信号として選択し、
    前記第３選択回路は、前記第５及び第６クロック信号の各々として前記第１クロック信号を選択し、前記第５トリガ信号として前記第１カウント周期信号を選択し、前記第５カウンタ回路が前記第５カウンタのカウンタ値に基づいて出力する第５カウント周期信号を前記第６トリガ信号として選択し、
    前記第４選択回路は、前記第７及び第８クロック信号の各々として前記第１クロック信号を選択し、前記第７トリガ信号として前記第１カウント周期信号を選択し、前記第７カウンタ回路が前記第７カウンタのカウンタ値に基づいて出力する第７カウント周期信号を前記第８トリガ信号として選択する
    請求項１のタイマユニット回路。
  3. 前記第１の場合と異なる第２の場合において、
    前記第２出力回路は、前記第３カウンタ回路が前記第３カウンタのカウンタ値に基づいて出力する第３カウンタ回路出力信号と前記第４カウンタ回路が前記第４カウンタのカウンタ値に基づいて出力する第４カウンタ回路出力信号との両方に基づいて、正相のＰＷＭ波形を示す第２出力回路第１出力信号と逆相のＰＷＭ波形を示す第２出力回路第２出力信号とを出力し、
    前記第４出力回路は、前記第７カウンタ回路が前記第７カウンタのカウンタ値に基づいて出力する第７カウンタ回路出力信号と前記第８カウンタ回路が前記第８カウンタのカウンタ値に基づいて出力する第８カウンタ回路出力信号との両方に基づいて、正相のＰＷＭ波形を示す第４出力回路第１出力信号と逆相のＰＷＭ波形を示す第２出力回路第４出力信号とを出力し、
    前記第２選択回路は、前記第３及び第４クロック信号の各々として前記第１クロック信号を選択し、前記第１カウンタ回路が前記第１カウンタのカウンタ値に基づいて出力する第１カウント周期信号を前記第３トリガ信号として選択し、前記第３カウンタ回路が前記第３カウンタのカウンタ値に基づいて出力する第３カウント周期信号を前記第４トリガ信号として選択し、
    前記第３選択回路は、第５信号を前記第５トリガ信号として選択し、第６信号を前記第５クロック信号として選択し、
    前記第４選択回路は、前記第７及び第８クロック信号の各々として前記第５クロック信号を選択し、前記第５カウンタ回路が前記第５カウンタのカウンタ値に基づいて出力する第５カウント周期信号を前記第７トリガ信号として選択し、前記第７カウンタ回路が前記第７カウンタのカウンタ値に基づいて出力する第７カウント周期信号を前記第８トリガ信号として選択する
    請求項２のタイマユニット回路。
  4. 前記第４信号は前記第１カウント周期信号である
    請求項２又は３のタイマユニット回路。
  5. 前記第１乃至第８カウンタは、同時にカウントを開始する
    請求項２乃至４のいずれかに記載のタイマユニット回路。
  6. 出力モードレジスタを更に具備し、
    前記第１出力回路は、前記出力モードレジスタに設定された値に基づいて前記第１出力モード又は前記第２出力モードを選択する
    請求項１乃至５のいずれかに記載のタイマユニット回路。
  7. 第１信号を第１トリガ信号として選択するステップと、
    第２信号を第１クロック信号として選択するステップと、
    第３信号を第２トリガ信号として選択するステップと、
    第４信号を第２クロック信号として選択するステップと、
    第１出力回路の出力モードとして、第１出力モード及び第２出力モードの一方を選択するステップと
    を具備し、
    第１カウンタが前記第１トリガ信号に基づいて前記第１クロック信号に同期したカウント動作を実行し、
    第１データレジスタは前記第１カウンタがカウント動作を実行する際のカウント初期値を保持し、
    第２カウンタが前記第２トリガ信号に基づいて前記第２クロック信号に同期したカウント動作を実行し、
    第２データレジスタは前記第２カウンタがカウント動作を実行する際のカウント初期値を保持し、
    前記第１出力モードにおいて、前記第１出力回路は、前記第１カウンタのカウンタ値に基づいて出力される第１カウンタ回路出力信号と前記第２カウンタのカウンタ値に基づいて出力される第２カウンタ回路出力信号との両方に基づいて、正相のＰＷＭ波形を示す第１出力モード第１出力信号と逆相のＰＷＭ波形を示す第１出力モード第２出力信号とを出力し、
    前記第２出力モードにおいて、前記第１出力回路は、前記第１カウンタ回路出力信号及び前記第２カウンタ回路出力信号のいずれか一方に基づき他方に基づかない第２出力モード第１出力信号を出力する
    タイマユニット回路の使用方法。
JP2007302302A 2007-11-21 2007-11-21 タイマユニット回路及びその使用方法 Active JP5036056B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007302302A JP5036056B2 (ja) 2007-11-21 2007-11-21 タイマユニット回路及びその使用方法
US12/292,255 US8117482B2 (en) 2007-11-21 2008-11-14 Timer unit circuit having plurality of output modes and method of using the same
US13/343,437 US8909973B2 (en) 2007-11-21 2012-01-04 Timer unit circuit having plurality of selectors and counter circuits that start counting in response to output of selectors
US14/560,960 US9448581B2 (en) 2007-11-21 2014-12-04 Timer unit circuit having plurality of output modes and method of using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302302A JP5036056B2 (ja) 2007-11-21 2007-11-21 タイマユニット回路及びその使用方法

Publications (2)

Publication Number Publication Date
JP2009130551A JP2009130551A (ja) 2009-06-11
JP5036056B2 true JP5036056B2 (ja) 2012-09-26

Family

ID=40641269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302302A Active JP5036056B2 (ja) 2007-11-21 2007-11-21 タイマユニット回路及びその使用方法

Country Status (2)

Country Link
US (3) US8117482B2 (ja)
JP (1) JP5036056B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5036056B2 (ja) * 2007-11-21 2012-09-26 ルネサスエレクトロニクス株式会社 タイマユニット回路及びその使用方法
US8140870B2 (en) * 2009-07-22 2012-03-20 Stmicroelectronics, Inc. PWM timer for power supply
JP5901926B2 (ja) * 2011-10-05 2016-04-13 ルネサスエレクトロニクス株式会社 Ｐｗｍ出力装置及びモータ駆動装置
JP6097950B2 (ja) * 2013-04-03 2017-03-22 理想科学工業株式会社 駆動制御装置
GB2539459A (en) * 2015-06-16 2016-12-21 Nordic Semiconductor Asa Waveform generation
CN112422147A (zh) * 2020-10-27 2021-02-26 上海擎昆信息科技有限公司 一种用于5g多模通信的定时控制方法、装置和存储介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418932A (en) * 1990-02-01 1995-05-23 Hitachi, Ltd. Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values
JPH05115193A (ja) 1991-10-21 1993-05-07 Mitsubishi Electric Corp モータ制御用マイクロコントローラ
JP2885256B2 (ja) * 1991-12-25 1999-04-19 日本電気株式会社 マイクロコンピュータ
JP3221510B2 (ja) * 1992-04-22 2001-10-22 富士電機株式会社 Ｐｗｍ信号発生回路
US5987244A (en) * 1994-12-22 1999-11-16 Texas Instruments Incorporated Power management masked clock circuitry, systems and methods
US5754837A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5832255A (en) * 1996-03-22 1998-11-03 Sharp Microelectronics Technology, Inc. System and method for selecting a signal source to trigger a microprocessor counter/timer macro cell
JP3777242B2 (ja) 1997-05-22 2006-05-24 株式会社ルネサステクノロジ モータ制御装置
JP3022499B2 (ja) * 1998-08-18 2000-03-21 日本電気株式会社 インバータ制御用マイクロコンピュータ及びインバータ制御装置
JP3817958B2 (ja) * 1999-03-16 2006-09-06 セイコーエプソン株式会社 Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器
JP4509535B2 (ja) * 2002-11-19 2010-07-21 パナソニック株式会社 半導体装置および制御方法
JP5036056B2 (ja) * 2007-11-21 2012-09-26 ルネサスエレクトロニクス株式会社 タイマユニット回路及びその使用方法

Also Published As

Publication number Publication date
US20120102354A1 (en) 2012-04-26
US20150089269A1 (en) 2015-03-26
JP2009130551A (ja) 2009-06-11
US9448581B2 (en) 2016-09-20
US20090128202A1 (en) 2009-05-21
US8909973B2 (en) 2014-12-09
US8117482B2 (en) 2012-02-14

Similar Documents

Publication Publication Date Title
JP5036056B2 (ja) タイマユニット回路及びその使用方法
US7315158B1 (en) Pulse width modulation circuit
US7449854B2 (en) PWM signal generation apparatus and method thereof and motor control apparatus and method thereof
JP2008193825A (ja) Ａｄ変換制御回路およびその関連技術
JP5885977B2 (ja) Ｐｗｍ信号出力回路とｐｗｍ信号出力制御方法およびプログラム
JPH10232818A (ja) メモリ・コントローラ
KR101561372B1 (ko) Ｐｗｍ 신호 생성 회로, 프린터, 및 ｐｗｍ 신호 생성 방법
KR0133471B1 (ko) 반도체 집적 회로(Semiconductor integrated circuit)
JP5764517B2 (ja) スイッチング電源装置及びそれを用いた電源システム
CN116015253A (zh) 自校正延迟电路、微处理芯片和电机控制系统
JP5154901B2 (ja) 信号生成回路
JP3777242B2 (ja) モータ制御装置
JP4509535B2 (ja) 半導体装置および制御方法
JP2005218213A (ja) 電力用半導体装置
CN115276621B (zh) 一种高精度脉宽调制方法和装置
JP2014108021A (ja) Ｐｗｍ出力装置
JP2006525750A (ja) 波形グリッチ防止方法
JP2010011713A (ja) パルス出力回路
JP5037285B2 (ja) パルス信号時間計測装置
JP2960744B2 (ja) パルス幅変調信号生成回路
JP6528671B2 (ja) クロック生成方法
JP2010088186A (ja) モータ制御回路
JP2012052913A (ja) 試験装置および信号発生装置
JP2007121063A (ja) 周波数測定回路
JP2010096579A (ja) エンコーダ信号処理回路およびエンコーダ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5036056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350