JPH05115193A - モータ制御用マイクロコントローラ - Google Patents
モータ制御用マイクロコントローラInfo
- Publication number
- JPH05115193A JPH05115193A JP3272475A JP27247591A JPH05115193A JP H05115193 A JPH05115193 A JP H05115193A JP 3272475 A JP3272475 A JP 3272475A JP 27247591 A JP27247591 A JP 27247591A JP H05115193 A JPH05115193 A JP H05115193A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- flops
- phase
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】
【目的】 ３相ＰＷＭモードのほかに２相運転モードを
可能としたモータ制御用マイクロコントローラを得る。 【構成】 従来の３相モータドライブ波形発生回路の後
に、タイマＢのオーバフローでラッチされる出力停止レ
ジスタＳＴＲ０〜ＳＴＲ２と、これらの出力とトグルフ
リップフロップＴＦＦ０〜ＴＦＦ２との論理和をとるオ
ア回路ＯＲ０１〜ＯＲ２２とを設け、停止したい相から
なる出力停止レジスタＳＴＲ０〜ＳＴＲ２のいずれかに
データを書き込むことにより、その相の出力が停止され
る構成を特徴としている。
可能としたモータ制御用マイクロコントローラを得る。 【構成】 従来の３相モータドライブ波形発生回路の後
に、タイマＢのオーバフローでラッチされる出力停止レ
ジスタＳＴＲ０〜ＳＴＲ２と、これらの出力とトグルフ
リップフロップＴＦＦ０〜ＴＦＦ２との論理和をとるオ
ア回路ＯＲ０１〜ＯＲ２２とを設け、停止したい相から
なる出力停止レジスタＳＴＲ０〜ＳＴＲ２のいずれかに
データを書き込むことにより、その相の出力が停止され
る構成を特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、３相モータドライブ波
形発生回路を内蔵したモータ制御用マイクロコントロー
ラに関するものである。
形発生回路を内蔵したモータ制御用マイクロコントロー
ラに関するものである。
【０００２】
【従来の技術】従来のマイクロコントローラに内蔵され
る３相モータドライブ波形発生回路を図４に示す。基本
的にこの回路は、７個のタイマＡ０〜Ａ２，Ｂ，Ｃ０〜
Ｃ２と、３個の極性設定トグルフリップフロップＴＦＦ
０〜ＴＦＦ２、６個のラッチ回路を構成するＤ−フリッ
プフロップＤＦＦ０１〜ＤＦＦ２２で構成されている。
なお、ＡＮＤ０１〜ＡＮＤ２２はアンド回路、ＮＡＮＤ
０１〜ＮＡＮＤ２１はナンド回路であり、ＢＦ０〜ＢＦ
２は各相Ｕ，Ｖ，Ｗの極性設定バッファで、この素子
は、Ｕ，バーＵ（またはＶ，バーＶまたはＷ，バーＷ）
の出力信号のスタート時の“Ｈ”または“Ｌ”を設定す
る回路であり、レジスタへの設定が“Ｈ”（“１”）で
あれば、Ｑは“Ｈ”，バーＱは“Ｌ”となり、また、レ
ジスタへの設定が“Ｌ”であれば逆になる。この出力に
より、極性設定トグルフリップフロップＴＦＦ０〜ＴＦ
Ｆ２の出力Ｑ，バーＱをそれぞれ“Ｈ”または“Ｌ”に
し、動作開始時の出力極性を設定する。
る３相モータドライブ波形発生回路を図４に示す。基本
的にこの回路は、７個のタイマＡ０〜Ａ２，Ｂ，Ｃ０〜
Ｃ２と、３個の極性設定トグルフリップフロップＴＦＦ
０〜ＴＦＦ２、６個のラッチ回路を構成するＤ−フリッ
プフロップＤＦＦ０１〜ＤＦＦ２２で構成されている。
なお、ＡＮＤ０１〜ＡＮＤ２２はアンド回路、ＮＡＮＤ
０１〜ＮＡＮＤ２１はナンド回路であり、ＢＦ０〜ＢＦ
２は各相Ｕ，Ｖ，Ｗの極性設定バッファで、この素子
は、Ｕ，バーＵ（またはＶ，バーＶまたはＷ，バーＷ）
の出力信号のスタート時の“Ｈ”または“Ｌ”を設定す
る回路であり、レジスタへの設定が“Ｈ”（“１”）で
あれば、Ｑは“Ｈ”，バーＱは“Ｌ”となり、また、レ
ジスタへの設定が“Ｌ”であれば逆になる。この出力に
より、極性設定トグルフリップフロップＴＦＦ０〜ＴＦ
Ｆ２の出力Ｑ，バーＱをそれぞれ“Ｈ”または“Ｌ”に
し、動作開始時の出力極性を設定する。
【０００３】また、ＦＦはフリップフロップで、Ｓ端子
への入力は、出力モード設定のレジスタの値（“Ｈ”ま
たは“Ｌ”）であり、本発明の動作では“Ｈ”が入力さ
れている。これに対し、インタラプト信号バーＩＮＴＯ
またはリセット信号ＲＥが入力されると、端子Ｑは
“Ｌ”になり、すべての出力をＯＦＦにする。タイマＢ
でＰＷＭ変調のキャリア周波数を設定し、タイマＡ０〜
Ａ２でパルス幅を設定する。タイマＡ０〜Ａ２は各々Ｕ
相，Ｖ相，Ｗ相の出力に対応している。
への入力は、出力モード設定のレジスタの値（“Ｈ”ま
たは“Ｌ”）であり、本発明の動作では“Ｈ”が入力さ
れている。これに対し、インタラプト信号バーＩＮＴＯ
またはリセット信号ＲＥが入力されると、端子Ｑは
“Ｌ”になり、すべての出力をＯＦＦにする。タイマＢ
でＰＷＭ変調のキャリア周波数を設定し、タイマＡ０〜
Ａ２でパルス幅を設定する。タイマＡ０〜Ａ２は各々Ｕ
相，Ｖ相，Ｗ相の出力に対応している。
【０００４】次に、図４の動作を図５を参照して説明す
る。ローアクティブとして三角波ＰＷＭ変調をＵ相のみ
について考えると、タイマＢのオーバーフローで、タイ
マＡ０がトリガし、同時に出力の極性設定バッファＢＦ
Ｏの値（“０”および“１”）をトグルフリップフロッ
プＴＦＦ０へ書込む。さらに、タイマＡ０の立ち下がり
でトグルフリップフロップＴＦＦ０の出力が変化すると
同時に、短絡防止時間（Ｔｄ）設定用タイマＣ０がトリ
ガされる。トグルフリップフロップＴＦＦ０の出力が変
化しても、後段のナンド回路ＮＡＮＤ０１，ＮＡＮＤ０
２の一方の入力であるＤ−フリップフロップＤＦＦ０
１，ＤＦＦ０２の出力は変化しないのでナンド回路ＮＡ
ＮＤ０１およびＮＡＮＤ０２の出力は各々“１”“１”
となる。短絡防止時間（Ｔｄ）設定用タイマＣ０のオー
バフローでラッチ回路ＤＦＦ０１，ＤＦＦ０２がトリガ
され、この時、Ｄ−フリップフロップＤＦＦ０１および
ＤＦＦ０２は“０”“１”となり、ナンド回路ＮＡＮＤ
０１およびＮＡＮＤ０２の出力は各々“１”“０”とな
る。次のタイマＢのオーバフローまでの間に出力の極性
設定バッファＢＦ０の反転信号を与えておくと、タイマ
Ｂのオーバーフローで先程とは反対の値が出力極性設定
トグルフリップフロップＴＦＦ０へ書込まれる。さら
に、タイマＡ０の立ち下がりで出力極性設定トグルフリ
ップフロップＴＦＦ０の出力が変化すると同時に、短絡
防止時間（Ｔｄ）設定用タイマＣＯがトリガされる。短
絡防止時間（Ｔｄ）の間ナンド回路ＮＡＮＤ０１および
ＮＡＮＤ０２の出力は各々“１”“１”となり、その
後、Ｔｄ設定用タイマＣＯのオーバフローでナンド回路
ＮＡＮＤ０１およびＮＡＮＤ０２の出力は各々“１”
“０”となる。Ｕ相，Ｗ相についても同様である。すな
わち、タイマＢのオーバフローの間にタイマＡ０の値お
よび極性設定バッファＢＦ０の極性を設定すればタイマ
Ｂの値によるキャリア周波数の三角波ＰＷＭ変調信号を
出力することができる。さらに、最終段として、ハード
的に全出力を遮断可能なゲート回路を介して外部へ出力
される。
る。ローアクティブとして三角波ＰＷＭ変調をＵ相のみ
について考えると、タイマＢのオーバーフローで、タイ
マＡ０がトリガし、同時に出力の極性設定バッファＢＦ
Ｏの値（“０”および“１”）をトグルフリップフロッ
プＴＦＦ０へ書込む。さらに、タイマＡ０の立ち下がり
でトグルフリップフロップＴＦＦ０の出力が変化すると
同時に、短絡防止時間（Ｔｄ）設定用タイマＣ０がトリ
ガされる。トグルフリップフロップＴＦＦ０の出力が変
化しても、後段のナンド回路ＮＡＮＤ０１，ＮＡＮＤ０
２の一方の入力であるＤ−フリップフロップＤＦＦ０
１，ＤＦＦ０２の出力は変化しないのでナンド回路ＮＡ
ＮＤ０１およびＮＡＮＤ０２の出力は各々“１”“１”
となる。短絡防止時間（Ｔｄ）設定用タイマＣ０のオー
バフローでラッチ回路ＤＦＦ０１，ＤＦＦ０２がトリガ
され、この時、Ｄ−フリップフロップＤＦＦ０１および
ＤＦＦ０２は“０”“１”となり、ナンド回路ＮＡＮＤ
０１およびＮＡＮＤ０２の出力は各々“１”“０”とな
る。次のタイマＢのオーバフローまでの間に出力の極性
設定バッファＢＦ０の反転信号を与えておくと、タイマ
Ｂのオーバーフローで先程とは反対の値が出力極性設定
トグルフリップフロップＴＦＦ０へ書込まれる。さら
に、タイマＡ０の立ち下がりで出力極性設定トグルフリ
ップフロップＴＦＦ０の出力が変化すると同時に、短絡
防止時間（Ｔｄ）設定用タイマＣＯがトリガされる。短
絡防止時間（Ｔｄ）の間ナンド回路ＮＡＮＤ０１および
ＮＡＮＤ０２の出力は各々“１”“１”となり、その
後、Ｔｄ設定用タイマＣＯのオーバフローでナンド回路
ＮＡＮＤ０１およびＮＡＮＤ０２の出力は各々“１”
“０”となる。Ｕ相，Ｗ相についても同様である。すな
わち、タイマＢのオーバフローの間にタイマＡ０の値お
よび極性設定バッファＢＦ０の極性を設定すればタイマ
Ｂの値によるキャリア周波数の三角波ＰＷＭ変調信号を
出力することができる。さらに、最終段として、ハード
的に全出力を遮断可能なゲート回路を介して外部へ出力
される。
【０００５】
【発明が解決しようとする課題】前述の図４に示す従来
の回路は、誘導電動機を駆動する３相インバータの出力
方式であるが、ＡＣサーボで用いられるＤＣーブラッシ
ュレスモータ（ＢＬＭ）の駆動においては３相ＰＷＭモ
ードのほかに２相運転モードが必要となる。しかしなが
ら、上記出力回路では、ソフトウエアによって任意の２
相のみを駆動し、他の１相を停止することができない。
さらに、各相のブリッジを構成するスイッチング素子の
上または下アームのみのＰＷＭ信号を出力することがで
きないという問題点があった。
の回路は、誘導電動機を駆動する３相インバータの出力
方式であるが、ＡＣサーボで用いられるＤＣーブラッシ
ュレスモータ（ＢＬＭ）の駆動においては３相ＰＷＭモ
ードのほかに２相運転モードが必要となる。しかしなが
ら、上記出力回路では、ソフトウエアによって任意の２
相のみを駆動し、他の１相を停止することができない。
さらに、各相のブリッジを構成するスイッチング素子の
上または下アームのみのＰＷＭ信号を出力することがで
きないという問題点があった。
【０００６】本発明は、上記の問題点を解決するために
なされたもので、３相ＰＷＭモードのほかに、２相運転
モードを可能にし、また、各相の上または下アームのみ
のＰＷＭ信号を出力できるようにしたモータ制御用マイ
クロコントローラを提供することを目的とする。
なされたもので、３相ＰＷＭモードのほかに、２相運転
モードを可能にし、また、各相の上または下アームのみ
のＰＷＭ信号を出力できるようにしたモータ制御用マイ
クロコントローラを提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明にかかるモータ制
御用マイクロコントローラの請求項１に記載の発明は、
少なくともＰＷＭ変調のキャリア周波数を発生するタイ
マ（Ｂ）、このタイマ（Ｂ）のオーバフローによりトリ
ガされ、３相のＰＷＭパルス幅を決定するワンショット
パルスタイマ（Ａ０〜Ａ２）、このワンショットパルス
タイマ（Ａ０〜Ａ２）の立ち下がりでトリガされ各相に
おける上下アーム短絡防止時間を決定するタイマ（Ｃ０
〜Ｃ２）、ワンショットパルスタイマ（Ａ０〜Ａ２）の
立ち下がりで極性を反転するトグルフリップフロップ
（ＴＦＦ０〜ＴＦＦ２）、タイマ（Ｃ０〜Ｃ２）のオー
バフローでトグルフリップフロップの出力をラッチする
Ｄーフリップフロップ、トグルフリップフロップおよび
フリップフロップの出力のＮＡＮＤ回路および所定のレ
ジスタの極性をタイマ（Ｂ）のオーバフローでラッチす
るＤーフリップフロップからなる出力停止レジスタと、
この出力停止レジスタとナンド回路の論理和をとるオア
回路からなる３相モータドライブ波形発生回路を具備し
たものである。
御用マイクロコントローラの請求項１に記載の発明は、
少なくともＰＷＭ変調のキャリア周波数を発生するタイ
マ（Ｂ）、このタイマ（Ｂ）のオーバフローによりトリ
ガされ、３相のＰＷＭパルス幅を決定するワンショット
パルスタイマ（Ａ０〜Ａ２）、このワンショットパルス
タイマ（Ａ０〜Ａ２）の立ち下がりでトリガされ各相に
おける上下アーム短絡防止時間を決定するタイマ（Ｃ０
〜Ｃ２）、ワンショットパルスタイマ（Ａ０〜Ａ２）の
立ち下がりで極性を反転するトグルフリップフロップ
（ＴＦＦ０〜ＴＦＦ２）、タイマ（Ｃ０〜Ｃ２）のオー
バフローでトグルフリップフロップの出力をラッチする
Ｄーフリップフロップ、トグルフリップフロップおよび
フリップフロップの出力のＮＡＮＤ回路および所定のレ
ジスタの極性をタイマ（Ｂ）のオーバフローでラッチす
るＤーフリップフロップからなる出力停止レジスタと、
この出力停止レジスタとナンド回路の論理和をとるオア
回路からなる３相モータドライブ波形発生回路を具備し
たものである。
【０００８】また、請求項２に記載の発明は、出力停止
レジスタを上アームと下アームのそれぞれに対応させて
設けたものである。
レジスタを上アームと下アームのそれぞれに対応させて
設けたものである。
【０００９】
【作用】本発明にかかる請求項１に記載の発明において
は、従来のナンド回路の後にタイマＢのオーバフローで
ラッチされる出力停止レジスタと、ナンド回路との論理
和をとるオア回路とを設けたので、２相運転が必要なと
きはタイマＡと出力極性設定バッファへのデータ書き込
みと同時に、出力停止レジスタにもデータを書き込むこ
とで、対応する相がＯＦＦとなる。
は、従来のナンド回路の後にタイマＢのオーバフローで
ラッチされる出力停止レジスタと、ナンド回路との論理
和をとるオア回路とを設けたので、２相運転が必要なと
きはタイマＡと出力極性設定バッファへのデータ書き込
みと同時に、出力停止レジスタにもデータを書き込むこ
とで、対応する相がＯＦＦとなる。
【００１０】また、請求項２に記載の発明は、出力停止
レジスタを上アームと下アームのそれぞれに対応させて
６個設けてあるため、上または下アームのみのＰＷＭ信
号を出力することができる。
レジスタを上アームと下アームのそれぞれに対応させて
６個設けてあるため、上または下アームのみのＰＷＭ信
号を出力することができる。
【００１１】
【実施例】図１は本発明の一実施例を示すもので、図
中、ＳＴＲ０，ＳＴＲ１，ＳＴＲ２はＤーフリップフロ
ップからなる出力停止レジスタ、ＯＲ０１，ＯＲ０２，
ＯＲ１１，ＯＲ１２，ＯＲ２１，ＯＲ２２はオア回路で
あり、その他は図４と同じである。
中、ＳＴＲ０，ＳＴＲ１，ＳＴＲ２はＤーフリップフロ
ップからなる出力停止レジスタ、ＯＲ０１，ＯＲ０２，
ＯＲ１１，ＯＲ１２，ＯＲ２１，ＯＲ２２はオア回路で
あり、その他は図４と同じである。
【００１２】次に、動作について説明する。通常の３相
ＰＷＭ出力は、前述の通りタイマＢおよびＡ０〜Ａ２に
より発生する。２相運転モードが必要な場合は、タイマ
Ａ０〜Ａ２および出力極性設定バッファＢＦ０へのデー
タ書込みと同時に、例えば出力停止レジスタＳＴＲ０へ
停止のデータ（図１の場合は“１”）を書込む。出力停
止レジスタＳＴＲ０が“１”の場合、タイマＢのオーバ
フローによりＤーＦＦ出力が“１”となり、最終出力は
“１”、すなわち、ローアクティブではＵ相とバーＵ相
ともＯＦＦになる。このように、本発明による回路は、
極めて少ないハードの追加により、負担の少ないソフト
ウエアによる２相運転モードを可能にするものである。
図３にブラシレスモータの２相ＰＷＭ駆動波形を示す。
ＰＷＭ出力は、前述の通りタイマＢおよびＡ０〜Ａ２に
より発生する。２相運転モードが必要な場合は、タイマ
Ａ０〜Ａ２および出力極性設定バッファＢＦ０へのデー
タ書込みと同時に、例えば出力停止レジスタＳＴＲ０へ
停止のデータ（図１の場合は“１”）を書込む。出力停
止レジスタＳＴＲ０が“１”の場合、タイマＢのオーバ
フローによりＤーＦＦ出力が“１”となり、最終出力は
“１”、すなわち、ローアクティブではＵ相とバーＵ相
ともＯＦＦになる。このように、本発明による回路は、
極めて少ないハードの追加により、負担の少ないソフト
ウエアによる２相運転モードを可能にするものである。
図３にブラシレスモータの２相ＰＷＭ駆動波形を示す。
【００１３】図２は本発明の他の実施例を示すもので、
上アームと下アーム（図示せず）のそれぞれに対応させ
て６個の出力停止レジスタＳＴＲ０１，ＳＴＲ０２，Ｓ
ＴＲ１１，ＳＴＲ１２，ＳＴＲ２１，ＳＴＲ２２を設
け、その出力とナンド回路ＮＡＮＤ０１〜ＮＡＮＤ２２
との論理積をオア回路ＯＲ０１〜ＯＲ２２でとる構成に
なっている。その他は図１の実施例と同じである。
上アームと下アーム（図示せず）のそれぞれに対応させ
て６個の出力停止レジスタＳＴＲ０１，ＳＴＲ０２，Ｓ
ＴＲ１１，ＳＴＲ１２，ＳＴＲ２１，ＳＴＲ２２を設
け、その出力とナンド回路ＮＡＮＤ０１〜ＮＡＮＤ２２
との論理積をオア回路ＯＲ０１〜ＯＲ２２でとる構成に
なっている。その他は図１の実施例と同じである。
【００１４】次に、動作について説明する。通常の３相
ＰＷＭ出力は、前述の通りタイマＢおよびＡ０〜２によ
り発生する。２相運転モードが必要な場合は、タイマＡ
０〜Ａ２および出力極性設定バッファＢＦ０〜ＢＦ２へ
のデータ書き込みと同時に、出力停止レジスタＳＴＲ０
１〜ＳＴＲ２２へデータ（図２の場合は“１”）を書き
込む。出力停止レジスタＳＴＲ０１〜ＳＴＲ２２が
“１”の場合、タイマＢのオーバーフローによりＤ−フ
リップフロップＤＦＦ０の出力が“１”となり、最終出
力は“１”、すなわちローアクティブではＯＦＦにな
る。したがって、出力を停止したい任意の相の上下アー
ムに相当する（割り付けられた）専用レジスタの２ビッ
トに出力停止の極性データ（“０”または“１”）を書
き込むことによって、図１の実施例と同様に、任意の１
相をフローティング（ＯＦＦ状態）にすることが可能と
なる。
ＰＷＭ出力は、前述の通りタイマＢおよびＡ０〜２によ
り発生する。２相運転モードが必要な場合は、タイマＡ
０〜Ａ２および出力極性設定バッファＢＦ０〜ＢＦ２へ
のデータ書き込みと同時に、出力停止レジスタＳＴＲ０
１〜ＳＴＲ２２へデータ（図２の場合は“１”）を書き
込む。出力停止レジスタＳＴＲ０１〜ＳＴＲ２２が
“１”の場合、タイマＢのオーバーフローによりＤ−フ
リップフロップＤＦＦ０の出力が“１”となり、最終出
力は“１”、すなわちローアクティブではＯＦＦにな
る。したがって、出力を停止したい任意の相の上下アー
ムに相当する（割り付けられた）専用レジスタの２ビッ
トに出力停止の極性データ（“０”または“１”）を書
き込むことによって、図１の実施例と同様に、任意の１
相をフローティング（ＯＦＦ状態）にすることが可能と
なる。
【００１５】さらに、３相正弦波ＰＷＭ制御において
も、キャリア周波数が高くなるにつれて、上下アームの
短絡防止時間（ＴＤ）の存在が出力波形の高精度化を阻
害する要因となってくるが、所定のタイミングで上下ア
ームの一方の出力を停止することにより、これを補正す
ることが可能となる。すなわち、パルス幅が短絡防止時
間（ＴＤ）以下になった時、このＴＤだけが発生、つま
り、上下アームの一方はスイッチングなしで、他の一方
だけがＴＤ幅のスイッチングを行うことになるので、こ
の時出力を停止し、上下アームの一方が全期間“Ｈ”な
らば、他方は“Ｌ”になるようにすることができる。
も、キャリア周波数が高くなるにつれて、上下アームの
短絡防止時間（ＴＤ）の存在が出力波形の高精度化を阻
害する要因となってくるが、所定のタイミングで上下ア
ームの一方の出力を停止することにより、これを補正す
ることが可能となる。すなわち、パルス幅が短絡防止時
間（ＴＤ）以下になった時、このＴＤだけが発生、つま
り、上下アームの一方はスイッチングなしで、他の一方
だけがＴＤ幅のスイッチングを行うことになるので、こ
の時出力を停止し、上下アームの一方が全期間“Ｈ”な
らば、他方は“Ｌ”になるようにすることができる。
【００１６】このように、本発明による回路は、極めて
少ないハードの追加により、負担の少ないソフトウエア
よる２相運転モードを可能にするものである。
少ないハードの追加により、負担の少ないソフトウエア
よる２相運転モードを可能にするものである。
【００１７】
【発明の効果】以上説明したように、本発明は、従来の
回路のナンド回路の後に、タイマＢのオーバフローでラ
ッチされる出力停止レジスタと、そのオア回路とを設け
たもので、少ない追加回路で２相運転モードが実現で
き、しかもソフトウエアの負担も非常に少なくすること
が可能となる。さらに、出力停止レジスタを上アームと
下アームのそれぞれに対応させて６個設けたものは上ア
ームまたは下アームのみのＰＷＭ信号を出力することが
できるので、周波数が高くなって短絡防止時間が問題に
なっても、上，下アームの一方の出力を停止することで
補正することが可能となる。
回路のナンド回路の後に、タイマＢのオーバフローでラ
ッチされる出力停止レジスタと、そのオア回路とを設け
たもので、少ない追加回路で２相運転モードが実現で
き、しかもソフトウエアの負担も非常に少なくすること
が可能となる。さらに、出力停止レジスタを上アームと
下アームのそれぞれに対応させて６個設けたものは上ア
ームまたは下アームのみのＰＷＭ信号を出力することが
できるので、周波数が高くなって短絡防止時間が問題に
なっても、上，下アームの一方の出力を停止することで
補正することが可能となる。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】ブラシレスモータの２相ＰＷＭ駆動波形を示す
図である。
図である。
【図４】従来のモータ制御用マイクロコントローラを示
す回路図である。
す回路図である。
【図５】図４の従来の回路の動作を説明するための要部
の波形である。
の波形である。
Ａ タイマ Ｂ タイマ Ｃ タイマ ＴＦＦ トグルフリップフロップ ＤＦＦ Ｄーフリップフロップ ＮＡＮＤ ナンド回路 ＯＲ オア回路 ＳＴＲ 出力停止レジスタ
Claims (2)
- 【請求項１】 少なくともＰＷＭ変調のキャリア周波数
を発生するタイマ（Ｂ）、このタイマ（Ｂ）のオーバフ
ローによりトリガされ、３相のＰＷＭパルス幅を決定す
るワンショットパルスタイマ（Ａ０〜Ａ２）、このワン
ショットパルスタイマ（Ａ０〜Ａ２）の立ち下がりでト
リガされ各相における上下アーム短絡防止時間を決定す
るタイマ（Ｃ０〜Ｃ２）、前記ワンショットパルスタイ
マ（Ａ０〜Ａ２）の立ち下がりで極性を反転するトグル
フリップフロップ（ＴＦＦ０〜ＴＦＦ２）、前記タイマ
（Ｃ０〜Ｃ２）のオーバフローで前記トグルフリップフ
ロップ（ＴＦＦ０〜ＴＦＦ２）の出力をラッチするＤー
フリップフロップ（ＤＦＦ０１〜ＤＦＦ２１）、前記ト
グルフリップフロップ（ＴＦＦ０〜ＴＦＦ２）およびＤ
ーフリップフロップ（ＤＦＦ０１〜ＤＦＦ２１）の出力
のナンド回路（ＮＡＮＤ０１〜ＮＡＮＤ２２）および所
定のレジスタの極性を前記タイマ（Ｂ）のオーバフロー
でラッチする各相に対応して設けられた出力停止レジス
タ（ＳＴＲ０〜ＳＴＲ２）、この出力停止レジスタ（Ｓ
ＴＲ０〜ＳＴＲ２）の出力と前記ナンド回路（ＮＡＮＤ
０１〜ＮＡＮＤ２２）の出力の論理和をとるオア回路
（ＯＲ０１〜ＯＲ２２）からなる３相モータドライブ波
形発生回路を具備したことを特徴とするモータ制御用マ
イクロコントローラ。 - 【請求項２】 少なくともＰＷＭ変調のキャリア周波数
を発生するタイマ（Ｂ）、このタイマ（Ｂ）のオーバフ
ローによりトリガされ、３相のＰＷＭパルス幅を決定す
るワンショットパルスタイマ（Ａ０〜Ａ２）、このワン
ショットパルスタイマ（Ａ０〜Ａ２）の立ち下がりでト
リガされ各相における上下アーム短絡防止時間を決定す
るタイマ（Ｃ０〜Ｃ２）、前記ワンショットパルスタイ
マ（Ａ０〜Ａ２）の立ち下がりで極性を反転するトグル
フリップフロップ（ＴＦＦ０〜ＴＦＦ２）、前記タイマ
（Ｃ０〜Ｃ２）のオーバフローで前記トグルフリップフ
ロップ（ＴＦＦ０〜ＴＦＦ２）の出力をラッチするＤー
フリップフロップ（ＤＦＦ０１〜ＤＦＦ２１）、前記ト
グルフリップフロップ（ＴＦＦ０〜ＴＦＦ２）およびＤ
ーフリップフロップ（ＤＦＦ０１〜ＤＦＦ２１）の出力
のナンド回路（ＮＡＮＤ０１〜ＮＡＮＤ２２）および所
定のレジスタの極性を前記タイマ（Ｂ）のオーバフロー
でラッチする出力停止レジスタ（ＳＴＲ０１〜ＳＴＲ２
２）、この出力停止レジスタ（ＳＴＲ０１〜ＳＴＲ２
２）の出力と前記ナンド回路（ＮＡＮＤ０１〜ＮＡＮＤ
２２）のそれぞれの論理和をとるオア回路（ＯＲ０１〜
ＯＲ２２）からなる３相モータドライブ波形発生回路を
具備したことを特徴とするモータ制御用マイクロコント
ローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272475A JPH05115193A (ja) | 1991-10-21 | 1991-10-21 | モータ制御用マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3272475A JPH05115193A (ja) | 1991-10-21 | 1991-10-21 | モータ制御用マイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05115193A true JPH05115193A (ja) | 1993-05-07 |
Family
ID=17514444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3272475A Pending JPH05115193A (ja) | 1991-10-21 | 1991-10-21 | モータ制御用マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05115193A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8117482B2 (en) | 2007-11-21 | 2012-02-14 | Renesas Electronics Corporation | Timer unit circuit having plurality of output modes and method of using the same |
-
1991
- 1991-10-21 JP JP3272475A patent/JPH05115193A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8117482B2 (en) | 2007-11-21 | 2012-02-14 | Renesas Electronics Corporation | Timer unit circuit having plurality of output modes and method of using the same |
| US8909973B2 (en) | 2007-11-21 | 2014-12-09 | Renesas Electronics Corporation | Timer unit circuit having plurality of selectors and counter circuits that start counting in response to output of selectors |
| US9448581B2 (en) | 2007-11-21 | 2016-09-20 | Renesas Electronics Corporation | Timer unit circuit having plurality of output modes and method of using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05115193A (ja) | モータ制御用マイクロコントローラ | |
| JPH02137886A (ja) | シフトレジスタ | |
| US5175482A (en) | Stepping motor control circuit | |
| JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
| JP4204655B2 (ja) | パルス出力機能付マイクロコンピュータ | |
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JP3101091B2 (ja) | イネーブル回路 | |
| JPH0389868A (ja) | インバータのデッドタイム補償回路 | |
| JPH10323084A (ja) | モータ制御装置 | |
| JP2891711B2 (ja) | マイクロコンピュータ | |
| JP3266557B2 (ja) | ステッピングモータの微小角駆動装置 | |
| JPH0429248B2 (ja) | ||
| Atkinson et al. | Microprocessor control of two-phase ac induction motors | |
| JPH0346816A (ja) | パルス発生装置 | |
| JPH022398B2 (ja) | ||
| JPH0759398A (ja) | ステッピングモータの駆動方式 | |
| JPH08106447A (ja) | マイクロコンピュータ | |
| JPH03217121A (ja) | 非同期式カウンタ装置 | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| JPH0364119A (ja) | クロック断検出回路 | |
| JPH0191528A (ja) | 高速プリスケーラ回路 | |
| JPH0341823A (ja) | 分周器 | |
| JPH05130789A (ja) | デイジタル速度検出回路 | |
| JPH0580200U (ja) | 三相モータ制御回路 | |
| JPS61164323A (ja) | タイミングパルス形成回路 |