JPH05115193A - モータ制御用マイクロコントローラ - Google Patents
モータ制御用マイクロコントローラInfo
- Publication number
- JPH05115193A JPH05115193A JP3272475A JP27247591A JPH05115193A JP H05115193 A JPH05115193 A JP H05115193A JP 3272475 A JP3272475 A JP 3272475A JP 27247591 A JP27247591 A JP 27247591A JP H05115193 A JPH05115193 A JP H05115193A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- flops
- phase
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】
【目的】 3相PWMモードのほかに2相運転モードを
可能としたモータ制御用マイクロコントローラを得る。 【構成】 従来の3相モータドライブ波形発生回路の後
に、タイマBのオーバフローでラッチされる出力停止レ
ジスタSTR0〜STR2と、これらの出力とトグルフ
リップフロップTFF0〜TFF2との論理和をとるオ
ア回路OR01〜OR22とを設け、停止したい相から
なる出力停止レジスタSTR0〜STR2のいずれかに
データを書き込むことにより、その相の出力が停止され
る構成を特徴としている。
可能としたモータ制御用マイクロコントローラを得る。 【構成】 従来の3相モータドライブ波形発生回路の後
に、タイマBのオーバフローでラッチされる出力停止レ
ジスタSTR0〜STR2と、これらの出力とトグルフ
リップフロップTFF0〜TFF2との論理和をとるオ
ア回路OR01〜OR22とを設け、停止したい相から
なる出力停止レジスタSTR0〜STR2のいずれかに
データを書き込むことにより、その相の出力が停止され
る構成を特徴としている。
Description
【0001】
【産業上の利用分野】本発明は、3相モータドライブ波
形発生回路を内蔵したモータ制御用マイクロコントロー
ラに関するものである。
形発生回路を内蔵したモータ制御用マイクロコントロー
ラに関するものである。
【0002】
【従来の技術】従来のマイクロコントローラに内蔵され
る3相モータドライブ波形発生回路を図4に示す。基本
的にこの回路は、7個のタイマA0〜A2,B,C0〜
C2と、3個の極性設定トグルフリップフロップTFF
0〜TFF2、6個のラッチ回路を構成するD−フリッ
プフロップDFF01〜DFF22で構成されている。
なお、AND01〜AND22はアンド回路、NAND
01〜NAND21はナンド回路であり、BF0〜BF
2は各相U,V,Wの極性設定バッファで、この素子
は、U,バーU(またはV,バーVまたはW,バーW)
の出力信号のスタート時の“H”または“L”を設定す
る回路であり、レジスタへの設定が“H”(“1”)で
あれば、Qは“H”,バーQは“L”となり、また、レ
ジスタへの設定が“L”であれば逆になる。この出力に
より、極性設定トグルフリップフロップTFF0〜TF
F2の出力Q,バーQをそれぞれ“H”または“L”に
し、動作開始時の出力極性を設定する。
る3相モータドライブ波形発生回路を図4に示す。基本
的にこの回路は、7個のタイマA0〜A2,B,C0〜
C2と、3個の極性設定トグルフリップフロップTFF
0〜TFF2、6個のラッチ回路を構成するD−フリッ
プフロップDFF01〜DFF22で構成されている。
なお、AND01〜AND22はアンド回路、NAND
01〜NAND21はナンド回路であり、BF0〜BF
2は各相U,V,Wの極性設定バッファで、この素子
は、U,バーU(またはV,バーVまたはW,バーW)
の出力信号のスタート時の“H”または“L”を設定す
る回路であり、レジスタへの設定が“H”(“1”)で
あれば、Qは“H”,バーQは“L”となり、また、レ
ジスタへの設定が“L”であれば逆になる。この出力に
より、極性設定トグルフリップフロップTFF0〜TF
F2の出力Q,バーQをそれぞれ“H”または“L”に
し、動作開始時の出力極性を設定する。
【0003】また、FFはフリップフロップで、S端子
への入力は、出力モード設定のレジスタの値(“H”ま
たは“L”)であり、本発明の動作では“H”が入力さ
れている。これに対し、インタラプト信号バーINTO
またはリセット信号REが入力されると、端子Qは
“L”になり、すべての出力をOFFにする。タイマB
でPWM変調のキャリア周波数を設定し、タイマA0〜
A2でパルス幅を設定する。タイマA0〜A2は各々U
相,V相,W相の出力に対応している。
への入力は、出力モード設定のレジスタの値(“H”ま
たは“L”)であり、本発明の動作では“H”が入力さ
れている。これに対し、インタラプト信号バーINTO
またはリセット信号REが入力されると、端子Qは
“L”になり、すべての出力をOFFにする。タイマB
でPWM変調のキャリア周波数を設定し、タイマA0〜
A2でパルス幅を設定する。タイマA0〜A2は各々U
相,V相,W相の出力に対応している。
【0004】次に、図4の動作を図5を参照して説明す
る。ローアクティブとして三角波PWM変調をU相のみ
について考えると、タイマBのオーバーフローで、タイ
マA0がトリガし、同時に出力の極性設定バッファBF
Oの値(“0”および“1”)をトグルフリップフロッ
プTFF0へ書込む。さらに、タイマA0の立ち下がり
でトグルフリップフロップTFF0の出力が変化すると
同時に、短絡防止時間(Td)設定用タイマC0がトリ
ガされる。トグルフリップフロップTFF0の出力が変
化しても、後段のナンド回路NAND01,NAND0
2の一方の入力であるD−フリップフロップDFF0
1,DFF02の出力は変化しないのでナンド回路NA
ND01およびNAND02の出力は各々“1”“1”
となる。短絡防止時間(Td)設定用タイマC0のオー
バフローでラッチ回路DFF01,DFF02がトリガ
され、この時、D−フリップフロップDFF01および
DFF02は“0”“1”となり、ナンド回路NAND
01およびNAND02の出力は各々“1”“0”とな
る。次のタイマBのオーバフローまでの間に出力の極性
設定バッファBF0の反転信号を与えておくと、タイマ
Bのオーバーフローで先程とは反対の値が出力極性設定
トグルフリップフロップTFF0へ書込まれる。さら
に、タイマA0の立ち下がりで出力極性設定トグルフリ
ップフロップTFF0の出力が変化すると同時に、短絡
防止時間(Td)設定用タイマCOがトリガされる。短
絡防止時間(Td)の間ナンド回路NAND01および
NAND02の出力は各々“1”“1”となり、その
後、Td設定用タイマCOのオーバフローでナンド回路
NAND01およびNAND02の出力は各々“1”
“0”となる。U相,W相についても同様である。すな
わち、タイマBのオーバフローの間にタイマA0の値お
よび極性設定バッファBF0の極性を設定すればタイマ
Bの値によるキャリア周波数の三角波PWM変調信号を
出力することができる。さらに、最終段として、ハード
的に全出力を遮断可能なゲート回路を介して外部へ出力
される。
る。ローアクティブとして三角波PWM変調をU相のみ
について考えると、タイマBのオーバーフローで、タイ
マA0がトリガし、同時に出力の極性設定バッファBF
Oの値(“0”および“1”)をトグルフリップフロッ
プTFF0へ書込む。さらに、タイマA0の立ち下がり
でトグルフリップフロップTFF0の出力が変化すると
同時に、短絡防止時間(Td)設定用タイマC0がトリ
ガされる。トグルフリップフロップTFF0の出力が変
化しても、後段のナンド回路NAND01,NAND0
2の一方の入力であるD−フリップフロップDFF0
1,DFF02の出力は変化しないのでナンド回路NA
ND01およびNAND02の出力は各々“1”“1”
となる。短絡防止時間(Td)設定用タイマC0のオー
バフローでラッチ回路DFF01,DFF02がトリガ
され、この時、D−フリップフロップDFF01および
DFF02は“0”“1”となり、ナンド回路NAND
01およびNAND02の出力は各々“1”“0”とな
る。次のタイマBのオーバフローまでの間に出力の極性
設定バッファBF0の反転信号を与えておくと、タイマ
Bのオーバーフローで先程とは反対の値が出力極性設定
トグルフリップフロップTFF0へ書込まれる。さら
に、タイマA0の立ち下がりで出力極性設定トグルフリ
ップフロップTFF0の出力が変化すると同時に、短絡
防止時間(Td)設定用タイマCOがトリガされる。短
絡防止時間(Td)の間ナンド回路NAND01および
NAND02の出力は各々“1”“1”となり、その
後、Td設定用タイマCOのオーバフローでナンド回路
NAND01およびNAND02の出力は各々“1”
“0”となる。U相,W相についても同様である。すな
わち、タイマBのオーバフローの間にタイマA0の値お
よび極性設定バッファBF0の極性を設定すればタイマ
Bの値によるキャリア周波数の三角波PWM変調信号を
出力することができる。さらに、最終段として、ハード
的に全出力を遮断可能なゲート回路を介して外部へ出力
される。
【0005】
【発明が解決しようとする課題】前述の図4に示す従来
の回路は、誘導電動機を駆動する3相インバータの出力
方式であるが、ACサーボで用いられるDCーブラッシ
ュレスモータ(BLM)の駆動においては3相PWMモ
ードのほかに2相運転モードが必要となる。しかしなが
ら、上記出力回路では、ソフトウエアによって任意の2
相のみを駆動し、他の1相を停止することができない。
さらに、各相のブリッジを構成するスイッチング素子の
上または下アームのみのPWM信号を出力することがで
きないという問題点があった。
の回路は、誘導電動機を駆動する3相インバータの出力
方式であるが、ACサーボで用いられるDCーブラッシ
ュレスモータ(BLM)の駆動においては3相PWMモ
ードのほかに2相運転モードが必要となる。しかしなが
ら、上記出力回路では、ソフトウエアによって任意の2
相のみを駆動し、他の1相を停止することができない。
さらに、各相のブリッジを構成するスイッチング素子の
上または下アームのみのPWM信号を出力することがで
きないという問題点があった。
【0006】本発明は、上記の問題点を解決するために
なされたもので、3相PWMモードのほかに、2相運転
モードを可能にし、また、各相の上または下アームのみ
のPWM信号を出力できるようにしたモータ制御用マイ
クロコントローラを提供することを目的とする。
なされたもので、3相PWMモードのほかに、2相運転
モードを可能にし、また、各相の上または下アームのみ
のPWM信号を出力できるようにしたモータ制御用マイ
クロコントローラを提供することを目的とする。
【0007】
【課題を解決するための手段】本発明にかかるモータ制
御用マイクロコントローラの請求項1に記載の発明は、
少なくともPWM変調のキャリア周波数を発生するタイ
マ(B)、このタイマ(B)のオーバフローによりトリ
ガされ、3相のPWMパルス幅を決定するワンショット
パルスタイマ(A0〜A2)、このワンショットパルス
タイマ(A0〜A2)の立ち下がりでトリガされ各相に
おける上下アーム短絡防止時間を決定するタイマ(C0
〜C2)、ワンショットパルスタイマ(A0〜A2)の
立ち下がりで極性を反転するトグルフリップフロップ
(TFF0〜TFF2)、タイマ(C0〜C2)のオー
バフローでトグルフリップフロップの出力をラッチする
Dーフリップフロップ、トグルフリップフロップおよび
フリップフロップの出力のNAND回路および所定のレ
ジスタの極性をタイマ(B)のオーバフローでラッチす
るDーフリップフロップからなる出力停止レジスタと、
この出力停止レジスタとナンド回路の論理和をとるオア
回路からなる3相モータドライブ波形発生回路を具備し
たものである。
御用マイクロコントローラの請求項1に記載の発明は、
少なくともPWM変調のキャリア周波数を発生するタイ
マ(B)、このタイマ(B)のオーバフローによりトリ
ガされ、3相のPWMパルス幅を決定するワンショット
パルスタイマ(A0〜A2)、このワンショットパルス
タイマ(A0〜A2)の立ち下がりでトリガされ各相に
おける上下アーム短絡防止時間を決定するタイマ(C0
〜C2)、ワンショットパルスタイマ(A0〜A2)の
立ち下がりで極性を反転するトグルフリップフロップ
(TFF0〜TFF2)、タイマ(C0〜C2)のオー
バフローでトグルフリップフロップの出力をラッチする
Dーフリップフロップ、トグルフリップフロップおよび
フリップフロップの出力のNAND回路および所定のレ
ジスタの極性をタイマ(B)のオーバフローでラッチす
るDーフリップフロップからなる出力停止レジスタと、
この出力停止レジスタとナンド回路の論理和をとるオア
回路からなる3相モータドライブ波形発生回路を具備し
たものである。
【0008】また、請求項2に記載の発明は、出力停止
レジスタを上アームと下アームのそれぞれに対応させて
設けたものである。
レジスタを上アームと下アームのそれぞれに対応させて
設けたものである。
【0009】
【作用】本発明にかかる請求項1に記載の発明において
は、従来のナンド回路の後にタイマBのオーバフローで
ラッチされる出力停止レジスタと、ナンド回路との論理
和をとるオア回路とを設けたので、2相運転が必要なと
きはタイマAと出力極性設定バッファへのデータ書き込
みと同時に、出力停止レジスタにもデータを書き込むこ
とで、対応する相がOFFとなる。
は、従来のナンド回路の後にタイマBのオーバフローで
ラッチされる出力停止レジスタと、ナンド回路との論理
和をとるオア回路とを設けたので、2相運転が必要なと
きはタイマAと出力極性設定バッファへのデータ書き込
みと同時に、出力停止レジスタにもデータを書き込むこ
とで、対応する相がOFFとなる。
【0010】また、請求項2に記載の発明は、出力停止
レジスタを上アームと下アームのそれぞれに対応させて
6個設けてあるため、上または下アームのみのPWM信
号を出力することができる。
レジスタを上アームと下アームのそれぞれに対応させて
6個設けてあるため、上または下アームのみのPWM信
号を出力することができる。
【0011】
【実施例】図1は本発明の一実施例を示すもので、図
中、STR0,STR1,STR2はDーフリップフロ
ップからなる出力停止レジスタ、OR01,OR02,
OR11,OR12,OR21,OR22はオア回路で
あり、その他は図4と同じである。
中、STR0,STR1,STR2はDーフリップフロ
ップからなる出力停止レジスタ、OR01,OR02,
OR11,OR12,OR21,OR22はオア回路で
あり、その他は図4と同じである。
【0012】次に、動作について説明する。通常の3相
PWM出力は、前述の通りタイマBおよびA0〜A2に
より発生する。2相運転モードが必要な場合は、タイマ
A0〜A2および出力極性設定バッファBF0へのデー
タ書込みと同時に、例えば出力停止レジスタSTR0へ
停止のデータ(図1の場合は“1”)を書込む。出力停
止レジスタSTR0が“1”の場合、タイマBのオーバ
フローによりDーFF出力が“1”となり、最終出力は
“1”、すなわち、ローアクティブではU相とバーU相
ともOFFになる。このように、本発明による回路は、
極めて少ないハードの追加により、負担の少ないソフト
ウエアによる2相運転モードを可能にするものである。
図3にブラシレスモータの2相PWM駆動波形を示す。
PWM出力は、前述の通りタイマBおよびA0〜A2に
より発生する。2相運転モードが必要な場合は、タイマ
A0〜A2および出力極性設定バッファBF0へのデー
タ書込みと同時に、例えば出力停止レジスタSTR0へ
停止のデータ(図1の場合は“1”)を書込む。出力停
止レジスタSTR0が“1”の場合、タイマBのオーバ
フローによりDーFF出力が“1”となり、最終出力は
“1”、すなわち、ローアクティブではU相とバーU相
ともOFFになる。このように、本発明による回路は、
極めて少ないハードの追加により、負担の少ないソフト
ウエアによる2相運転モードを可能にするものである。
図3にブラシレスモータの2相PWM駆動波形を示す。
【0013】図2は本発明の他の実施例を示すもので、
上アームと下アーム(図示せず)のそれぞれに対応させ
て6個の出力停止レジスタSTR01,STR02,S
TR11,STR12,STR21,STR22を設
け、その出力とナンド回路NAND01〜NAND22
との論理積をオア回路OR01〜OR22でとる構成に
なっている。その他は図1の実施例と同じである。
上アームと下アーム(図示せず)のそれぞれに対応させ
て6個の出力停止レジスタSTR01,STR02,S
TR11,STR12,STR21,STR22を設
け、その出力とナンド回路NAND01〜NAND22
との論理積をオア回路OR01〜OR22でとる構成に
なっている。その他は図1の実施例と同じである。
【0014】次に、動作について説明する。通常の3相
PWM出力は、前述の通りタイマBおよびA0〜2によ
り発生する。2相運転モードが必要な場合は、タイマA
0〜A2および出力極性設定バッファBF0〜BF2へ
のデータ書き込みと同時に、出力停止レジスタSTR0
1〜STR22へデータ(図2の場合は“1”)を書き
込む。出力停止レジスタSTR01〜STR22が
“1”の場合、タイマBのオーバーフローによりD−フ
リップフロップDFF0の出力が“1”となり、最終出
力は“1”、すなわちローアクティブではOFFにな
る。したがって、出力を停止したい任意の相の上下アー
ムに相当する(割り付けられた)専用レジスタの2ビッ
トに出力停止の極性データ(“0”または“1”)を書
き込むことによって、図1の実施例と同様に、任意の1
相をフローティング(OFF状態)にすることが可能と
なる。
PWM出力は、前述の通りタイマBおよびA0〜2によ
り発生する。2相運転モードが必要な場合は、タイマA
0〜A2および出力極性設定バッファBF0〜BF2へ
のデータ書き込みと同時に、出力停止レジスタSTR0
1〜STR22へデータ(図2の場合は“1”)を書き
込む。出力停止レジスタSTR01〜STR22が
“1”の場合、タイマBのオーバーフローによりD−フ
リップフロップDFF0の出力が“1”となり、最終出
力は“1”、すなわちローアクティブではOFFにな
る。したがって、出力を停止したい任意の相の上下アー
ムに相当する(割り付けられた)専用レジスタの2ビッ
トに出力停止の極性データ(“0”または“1”)を書
き込むことによって、図1の実施例と同様に、任意の1
相をフローティング(OFF状態)にすることが可能と
なる。
【0015】さらに、3相正弦波PWM制御において
も、キャリア周波数が高くなるにつれて、上下アームの
短絡防止時間(TD)の存在が出力波形の高精度化を阻
害する要因となってくるが、所定のタイミングで上下ア
ームの一方の出力を停止することにより、これを補正す
ることが可能となる。すなわち、パルス幅が短絡防止時
間(TD)以下になった時、このTDだけが発生、つま
り、上下アームの一方はスイッチングなしで、他の一方
だけがTD幅のスイッチングを行うことになるので、こ
の時出力を停止し、上下アームの一方が全期間“H”な
らば、他方は“L”になるようにすることができる。
も、キャリア周波数が高くなるにつれて、上下アームの
短絡防止時間(TD)の存在が出力波形の高精度化を阻
害する要因となってくるが、所定のタイミングで上下ア
ームの一方の出力を停止することにより、これを補正す
ることが可能となる。すなわち、パルス幅が短絡防止時
間(TD)以下になった時、このTDだけが発生、つま
り、上下アームの一方はスイッチングなしで、他の一方
だけがTD幅のスイッチングを行うことになるので、こ
の時出力を停止し、上下アームの一方が全期間“H”な
らば、他方は“L”になるようにすることができる。
【0016】このように、本発明による回路は、極めて
少ないハードの追加により、負担の少ないソフトウエア
よる2相運転モードを可能にするものである。
少ないハードの追加により、負担の少ないソフトウエア
よる2相運転モードを可能にするものである。
【0017】
【発明の効果】以上説明したように、本発明は、従来の
回路のナンド回路の後に、タイマBのオーバフローでラ
ッチされる出力停止レジスタと、そのオア回路とを設け
たもので、少ない追加回路で2相運転モードが実現で
き、しかもソフトウエアの負担も非常に少なくすること
が可能となる。さらに、出力停止レジスタを上アームと
下アームのそれぞれに対応させて6個設けたものは上ア
ームまたは下アームのみのPWM信号を出力することが
できるので、周波数が高くなって短絡防止時間が問題に
なっても、上,下アームの一方の出力を停止することで
補正することが可能となる。
回路のナンド回路の後に、タイマBのオーバフローでラ
ッチされる出力停止レジスタと、そのオア回路とを設け
たもので、少ない追加回路で2相運転モードが実現で
き、しかもソフトウエアの負担も非常に少なくすること
が可能となる。さらに、出力停止レジスタを上アームと
下アームのそれぞれに対応させて6個設けたものは上ア
ームまたは下アームのみのPWM信号を出力することが
できるので、周波数が高くなって短絡防止時間が問題に
なっても、上,下アームの一方の出力を停止することで
補正することが可能となる。
【図1】本発明の一実施例を示す回路図である。
【図2】本発明の他の実施例を示す回路図である。
【図3】ブラシレスモータの2相PWM駆動波形を示す
図である。
図である。
【図4】従来のモータ制御用マイクロコントローラを示
す回路図である。
す回路図である。
【図5】図4の従来の回路の動作を説明するための要部
の波形である。
の波形である。
A タイマ B タイマ C タイマ TFF トグルフリップフロップ DFF Dーフリップフロップ NAND ナンド回路 OR オア回路 STR 出力停止レジスタ
Claims (2)
- 【請求項1】 少なくともPWM変調のキャリア周波数
を発生するタイマ(B)、このタイマ(B)のオーバフ
ローによりトリガされ、3相のPWMパルス幅を決定す
るワンショットパルスタイマ(A0〜A2)、このワン
ショットパルスタイマ(A0〜A2)の立ち下がりでト
リガされ各相における上下アーム短絡防止時間を決定す
るタイマ(C0〜C2)、前記ワンショットパルスタイ
マ(A0〜A2)の立ち下がりで極性を反転するトグル
フリップフロップ(TFF0〜TFF2)、前記タイマ
(C0〜C2)のオーバフローで前記トグルフリップフ
ロップ(TFF0〜TFF2)の出力をラッチするDー
フリップフロップ(DFF01〜DFF21)、前記ト
グルフリップフロップ(TFF0〜TFF2)およびD
ーフリップフロップ(DFF01〜DFF21)の出力
のナンド回路(NAND01〜NAND22)および所
定のレジスタの極性を前記タイマ(B)のオーバフロー
でラッチする各相に対応して設けられた出力停止レジス
タ(STR0〜STR2)、この出力停止レジスタ(S
TR0〜STR2)の出力と前記ナンド回路(NAND
01〜NAND22)の出力の論理和をとるオア回路
(OR01〜OR22)からなる3相モータドライブ波
形発生回路を具備したことを特徴とするモータ制御用マ
イクロコントローラ。 - 【請求項2】 少なくともPWM変調のキャリア周波数
を発生するタイマ(B)、このタイマ(B)のオーバフ
ローによりトリガされ、3相のPWMパルス幅を決定す
るワンショットパルスタイマ(A0〜A2)、このワン
ショットパルスタイマ(A0〜A2)の立ち下がりでト
リガされ各相における上下アーム短絡防止時間を決定す
るタイマ(C0〜C2)、前記ワンショットパルスタイ
マ(A0〜A2)の立ち下がりで極性を反転するトグル
フリップフロップ(TFF0〜TFF2)、前記タイマ
(C0〜C2)のオーバフローで前記トグルフリップフ
ロップ(TFF0〜TFF2)の出力をラッチするDー
フリップフロップ(DFF01〜DFF21)、前記ト
グルフリップフロップ(TFF0〜TFF2)およびD
ーフリップフロップ(DFF01〜DFF21)の出力
のナンド回路(NAND01〜NAND22)および所
定のレジスタの極性を前記タイマ(B)のオーバフロー
でラッチする出力停止レジスタ(STR01〜STR2
2)、この出力停止レジスタ(STR01〜STR2
2)の出力と前記ナンド回路(NAND01〜NAND
22)のそれぞれの論理和をとるオア回路(OR01〜
OR22)からなる3相モータドライブ波形発生回路を
具備したことを特徴とするモータ制御用マイクロコント
ローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3272475A JPH05115193A (ja) | 1991-10-21 | 1991-10-21 | モータ制御用マイクロコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3272475A JPH05115193A (ja) | 1991-10-21 | 1991-10-21 | モータ制御用マイクロコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05115193A true JPH05115193A (ja) | 1993-05-07 |
Family
ID=17514444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3272475A Pending JPH05115193A (ja) | 1991-10-21 | 1991-10-21 | モータ制御用マイクロコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05115193A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8117482B2 (en) | 2007-11-21 | 2012-02-14 | Renesas Electronics Corporation | Timer unit circuit having plurality of output modes and method of using the same |
-
1991
- 1991-10-21 JP JP3272475A patent/JPH05115193A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8117482B2 (en) | 2007-11-21 | 2012-02-14 | Renesas Electronics Corporation | Timer unit circuit having plurality of output modes and method of using the same |
US8909973B2 (en) | 2007-11-21 | 2014-12-09 | Renesas Electronics Corporation | Timer unit circuit having plurality of selectors and counter circuits that start counting in response to output of selectors |
US9448581B2 (en) | 2007-11-21 | 2016-09-20 | Renesas Electronics Corporation | Timer unit circuit having plurality of output modes and method of using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05115193A (ja) | モータ制御用マイクロコントローラ | |
JPH02137886A (ja) | シフトレジスタ | |
US5175482A (en) | Stepping motor control circuit | |
JPH0758892B2 (ja) | ディジタルパルス幅変調回路 | |
JP4204655B2 (ja) | パルス出力機能付マイクロコンピュータ | |
JP2527880Y2 (ja) | 点弧制御回路 | |
JP3101091B2 (ja) | イネーブル回路 | |
JPH0389868A (ja) | インバータのデッドタイム補償回路 | |
JPH10323084A (ja) | モータ制御装置 | |
JP2891711B2 (ja) | マイクロコンピュータ | |
JP3266557B2 (ja) | ステッピングモータの微小角駆動装置 | |
JPH0429248B2 (ja) | ||
Atkinson et al. | Microprocessor control of two-phase ac induction motors | |
JPH0346816A (ja) | パルス発生装置 | |
JPH022398B2 (ja) | ||
JPH0759398A (ja) | ステッピングモータの駆動方式 | |
JPH08106447A (ja) | マイクロコンピュータ | |
JPH03217121A (ja) | 非同期式カウンタ装置 | |
JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
JPH0364119A (ja) | クロック断検出回路 | |
JPH0191528A (ja) | 高速プリスケーラ回路 | |
JPH0341823A (ja) | 分周器 | |
JPH05130789A (ja) | デイジタル速度検出回路 | |
JPH0580200U (ja) | 三相モータ制御回路 | |
JPS61164323A (ja) | タイミングパルス形成回路 |