JP3266557B2

JP3266557B2 - ステッピングモータの微小角駆動装置

Info

Publication number: JP3266557B2
Application number: JP29167597A
Authority: JP
Inventors: 章武藤
Original assignee: マイコム株式会社
Priority date: 1997-10-07
Filing date: 1997-10-07
Publication date: 2002-03-18
Anticipated expiration: 2017-10-07
Also published as: JPH11122991A

Description

【発明の詳細な説明】【発明が属する技術分野】

【０００１】本発明はバイポーラ型定電流制御回路によ
るステッピングモータの微小角駆動装置に関する。

【０００２】

【従来の技術】ステッピングモータは一般に基本ステッ
プ角θ_s又はθ_s／２で駆動されるものの、巻線電流を
コントロールすることにより、更に、細かく分割するこ
とも可能である。このような電流コントールによる多分
割化を一般にマイクロステップ駆動又は微小角駆動と呼
ばれている。

【０００３】従来のステッピングモータの微小角駆動装
置は、５相ステッピングモータを例に掲げると、特開平
3-103095号公報に記載された内容の通りである。即ち、
各相巻線を環状又は星状に接続したステッピングモータ
と、一対のスイッチング素子で１アームが構成されてお
り上記スイッチング素子をオンオフして上記各相巻線の
相電流を生成する多相インバータと、上記各相巻線の相
電流を三角波又は台形波にするように上記多相インバー
タを制御する電流制御部とを備えた基本構成となってい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来例による場合、回路の単純化を図ることができるもの
の、静止角誤差が大きいという欠点がある。だからと言
って、相電流を三角波又は台形波以外の波形にすると、
総電流値が常に一定とはならず、リップル状となり、定
電流制御方式を採用することができず、各相毎の電流制
御を行うことが必要になり、回路が複雑化することにな
る。

【０００５】本発明は上記した背景の下で創作されたも
のであって、その目的とするところは、定電流制御方式
でありながら静止角誤差を小さくすることが可能なステ
ッピングモータの微小角駆動装置を提供することにあ
る。

【０００６】

【課題を解決するための手段】本発明に係るステッピン
グモータの微小角駆動装置は、各相毎の一対のスイッチ
ング素子で１アームが構成されており当該スイッチング
素子により各相電流を生成してステッピングモータに供
給するバイポーラ駆動方式の駆動回路と、駆動回路に供
給される電源電流を定電流制御する定電流制御回路と、
各相電流をｓｉｎ波状にするための正側、負側のパルス
幅変調信号を各相毎に生成し当該信号により前記スイッ
チング素子をオンオフさせる信号回路部とを具備してお
り、前記信号回路部は、ｓｉｎ波状の各相電流のプラス
側、マイナス側の電流総和値と、当該各相電流の中でプ
ラス、マイナスを示す期間における各相電流の電流値と
の比率の各データが各相毎にメモリに予め記録されてお
り、パルス入力信号に基づいて当該各データを各相毎に
順次読み出すとともに読み出した各データに応じたパル
ス幅を有する正側、負側のパルス幅変調信号を各相毎に
生成する構成となっていることを特徴としている。

【０００７】

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１はステッピングモータの微小
角駆動装置のブロック図、図２はモータ総電流を一定に
するために必要な各相電流の比率を示すグラフ、図３は
信号回路部内に記録されているテーブルデータの内容を
示す説明図、図４は信号回路部の回路図、図５は各パル
ス幅変調信号を生成する過程で用いられる傾斜データを
示す説明図、図６はＰＷＭ回路にてＰＷＭ波形が生成さ
れる原理を説明する図、図７は信号回路部のミラー回路
の動作を説明するための図、図８は各相電流の実測波形
図、図９はステッピングモータの静止角を測定した結果
を示す図、図１０はＰＷＭ回路にてデッドタイム付きの
ＰＷＭ波形が生成される原理を説明するための図であ
る。

【０００９】ここでは５相ステッピングモータの微小角
駆動装置を例に掲げて説明する。同装置は、直流電圧Ｅ
を生成する図外の電源から入力された電流を一定にする
ための定電流制御回路１０と、各相毎の一対のスイッチ
ング素子としてのＦＥＴ２１Ａ、２１ＡＡ〜２１Ｅ、２
１ＥＥで１アームが構成されておりＦＥＴ２１Ａ等のオ
ンオフにより図外の５相ステッピングモータの各相電流
を生成するバイポーラ駆動方式の駆動回路２０と、スイ
ッチング素子２１のオンオフを制御するためのパルス幅
変調信号を生成する信号回路部３０から構成されてい
る。

【００１０】駆動回路２０におけるＦＥＴ２１Ａのカソ
ードとＦＥＴ２１ＡＡのアノードとの間には端子ａが設
けられており、ここにステッピングモータのＡ相コイル
が接続されるようになっている。同様に、ＦＥＴ２１Ｂ
等には端子ｂ、ｃ、ｄ、ｅが各々設けられており、ここ
にステッピングモータのＢ、Ｃ、Ｄ、Ｅ相コイルが各々
接続されるようになっている。

【００１１】ＦＥＴ２１Ａ、２１ＡＡがオンオフするこ
とにより、５相ステッピングモータのＡ相電流が生成さ
れる。同様にＦＥＴ２Ｂ、２２Ｂ・・・・Ｅ、ＥＥがオ
ンオフすることにより、５相ステッピングモータのＢ相
・・・Ｅ相電流が各々生成される。

【００１２】信号回路部３０はマイクロステップ相分配
用として新たに作ったＩＣであって、図外のコントロー
ル回路から導入されたパルス入力信号に基づいてＦＥＴ
２１Ａ、２１ＡＡ・・・２１Ｅ、２１ＥＥのオンオフを
制御するためのパルス幅変調信号Ａ，ＡＡ・・・Ｅ、Ｅ
Ｅを生成するような基本構成となっている。パルス幅変
調信号Ａ、ＡＡはＡ相の正側、負側の信号であり、ＦＥ
Ｔ２１Ａ、２１ＡＡの各ゲートに出力されており、同様
にパルス幅変調信号Ｂ、ＢＢ・・・Ｅ、ＥＥはＦＥＴ２
１Ｂ、２１ＢＢ・・・・２１Ｅ、ＥＥの各ゲートに出力
されている。

【００１３】信号回路部３０の詳しい内容については、
パルス幅変調信号２１の具体的な生成方法を含めて後述
するが、ｓｉｎ波状の各相電流のプラス側、マイナス側
の電流総和値と、当該各相電流の中でプラス、マイナス
を示す期間における各相電流の電流値との比率の各デー
タが各相毎にメモリに予め記録されており（ここでは図
２に示すデータが後述するメモリ３３ａ、３３ｂに実質
的に記録されている）、当該データを参照してパルス幅
変調信号Ａ、ＡＡ・・・Ｅ、ＥＥを生成するようになっ
ている。

【００１４】定電流制御回路１０は、直流電圧Ｅを安定
化するためのコンデンサ１１と、直流電圧Ｅをスイッチ
ングするＦＥＴ１２と、主としてＦＥＴ１２の出力電流
を一定化するためのダイオード１３、インダクタ１７、
コンデンサ１４からなるフィルタ回路と、駆動回路２０
に出力される電流を電圧として検出するシャント抵抗１
５と、シャント抵抗１５の両端電圧と所定周波数の三角
波又は鋸波の電圧とを比較してパルス幅変調信号を生成
しＦＥＴ１２のゲートに出力するＰＷＭ回路１６から構
成されており、ＦＥＴ１２のオンオフ期間を調節するこ
とにより駆動回路２０に供給される電流を一定にするよ
うになっている。

【００１５】なお、ＰＷＭ回路１６は駆動回路２０に対
する過電圧保護機能を備えており、入力された電圧ｅが
所定の電圧以上となったときにはＦＥＴ１２をオフにす
るようになっている。

【００１６】本案においては、ステッピングモータのと
各相電流を、時間軸上に細かく分解してｓｉｎ波状に変
化するように制御し、マイクロステップ駆動を行う。こ
のときのモータの総電流Ｉ_sumは次式で表される。な
お、絶対値表現を採っているのは、各相はプラス、マイ
ナスの値をとるからである。

【００１７】Ｉsum ＝｜IAsin θ｜＋｜IBsin(θ＋2/5 π) ｜＋｜ICsin(θ＋4/5 π) ｜＋｜IDsin(θ＋6/5 π) ｜＋｜IEsin(θ＋8/5 π) ｜・・・・

【００１８】

【００１９】

【００２０】位相が２／５πづつずれたｓｉｎ波状に変
化するＡ相、Ｂ相・・・Ｅ相電流を時間軸上に細かく分
割した、ある時間ｔでの電流の値をIAt 、IBt ・・・IE
t とすると、IAt 、IBt ・・・IEt の値は時間とともに
ｓｉｎ波状に変化し、ある時間ｔでは、「ある３つの相
がプラスのとき、残る２つの相はマイナス」、「ある３
つの相がマイナスのとき、残る２つの相はプラス」のど
ちらかをとり、それが交互に繰り返されることになる。

【００２１】IAt 、IBt ・・・IEt はそのまま和をとる
と、各相電流がプラスの場合はマイナスの場合があり、
総和は０となってしまうので、プラス側、マイナス側の
それぞれ個別に和をとって各相電流の比率を計算する。

【００２２】例えば、Ａ相、Ｃ相、Ｅ相がプラスの場
合、比をとった後の電流値をIA₂t、IC₂t、IE₂tとする
と、次式で表される。

【００２３】 IA₂t ＝IAt ／（IAt ＋ICt ＋IEt) IC₂t ＝ICt ／（IAt ＋ICt ＋IEt) IE₂t ＝IEt ／（IAt ＋ICt ＋IEt) ・・・・

【００２４】同じように、Ｂ相、Ｄ相がマイナス側の場
合、比をとった後の電流値をIB₂t、ID₂tとすると、次式
で表される。

【００２５】 IB₂t＝−｜IBt/(IBt＋IDt)｜ ID₂t＝−｜IDt/(IBt＋IDt)｜・・・・

【００２６】ここで、絶対値をとってマイナスを掛けて
いるのは、マイナスの値をマイナスの値の総和で割る
と、プラスになってしまうからである。

【００２７】このように計算された各相電流のIA₂t,IB₂
t ・・・IE ₂tをグラフで表すと図２に示す通りとなる。
これらの計算値を各相電流の指令値として使用すると、
モータの総電流Ｉ_sumはリップル状に変化せず常に一定
となり、定電流制御方式を用いて電流制御を行うことが
可能となる。

【００２８】このように計算されたIA₂t,IB₂t ・・・IE
₂tの各データを近似化したデータテーブルが信号回路部
３０において予め用意されている。ただ、データテーブ
ルは全相励磁パターンのすべてについて用意するのでは
なく、パターンが対象になっていることを利用し、必要
最小限のデータのみを用意している。

【００２９】図３はデータテーブルの内容を示してお
り、縦軸が電流を与える比率、横軸は分割数である。こ
こではフルステップの相励磁順の最初の２パターン（０
番目と１番目）を示しており、分割数は２００までの目
盛りとなっている。但し、図中に示す水平の線は一定値
であるので、データ化していない。

【００３０】ここで０からプラス方向に徐々に増加して
いる線の傾斜データをＵＰ１、それに続く少し穏やかな
傾斜の線の傾斜データをＵＰ２とする。信号回路部３０
に内蔵されたメモリ３３ａ、３３ｂ（図４参照）に実際
に記録されているのはＵＰ１、ＵＰ２のデータだけであ
り、これをデータテーブル１、２とする。データテーブ
ル１、２を各々正順に読み出すと、ＵＰ１、ＵＰ２のデ
ータが得られる。

【００３１】このＵＰ１、ＵＰ２のデータを元にして、
図３中に便宜上示されているＤＷ１、ＤＷ２、／ＵＰ
１、／ＵＰ２、／ＤＷ１、／ＤＷ２という傾斜データを
作り出している。即ち、ＤＷ１、ＤＷ２はＵＰ１、ＵＰ
２を反転させた傾斜データ、／ＵＰ１、／ＵＰ２は負領
域のＵＰ１、ＵＰ２の傾斜データ（これを図５中ではＵ
Ｐ１Ｒ、ＵＰ２Ｒとしている）、／ＤＷ１、／ＤＷ２は
負領域のＤＷ１、ＤＷ２の傾斜データ（これを図５中で
はＤＷ１Ｒ、ＤＷ２Ｒとしている）である。

【００３２】データテーブル１、２を各々逆順に読み出
すと、ＤＷ１、ＤＷ２の傾斜データが得られる。このよ
うに得られたＵＰ１、ＵＰ２、ＤＷ１、ＤＷ２の傾斜デ
ータをレベルシフトさせると、／ＵＰ１、／ＵＰ２、／
ＤＷ１、／ＤＷ２の傾斜データが得られる。

【００３３】このような傾斜データを組み合わせると、
モータの総電流Ｉ_sumが常に０であり且つｓｉｎ波状の
各相電流を生成するのに必要な指令値を作り出すことが
でき、これに基づいて各相のパルス幅変調信号Ａ、ＡＡ
・・・Ｅ、ＥＥを生成している。

【００３４】図５はＵＰ１等の傾斜データとパルス幅変
調信号Ａ、ＡＡ・・・ＥＥとの関係を示す図表である。
ここでは各相電流の一周期を１０に分割した期間を０〜
９の数字で表している。

【００３５】第１段はパルス幅変調信号ＡとＵＰ１等の
データとの関係を示している。即ち、パルス幅変調信号
Ａを作り出すに当たり、期間０、１、２でＤＷ１、ＵＰ
１Ｒ、ＵＰ２Ｒの傾斜データが用いられ、期間３でＯＦ
Ｆ（ＦＥＴ２１ＡをオフにするためのＬｏｗレベルの信
号を意味する）となり、期間４、５、６、７でＤＷ２
Ｒ、ＤＷ１Ｒ、ＵＰ１、ＵＰ２Ｒの傾斜データが用いら
れ、期間８でＯＮ（ＦＥＴ２１ＡをオフにするためのＨ
ｉｇｈレベルの信号を意味する）、期間９でＤＷ２Ｒ、
ＤＷ１Ｒ、ＵＰ１、ＵＰ２Ｒの傾斜データが用いられ
る。

【００３６】第２段で示すパルス幅変調信号ＡＡについ
ても全く同様である。ただ、ＤＷ１ＢというようにＢと
いうアルファベットが付けられているのは、ＦＥＴ２１
ＡＡのゲートに印加される電圧がマイナスであるという
ことを便宜上示すためである。なお、パルス幅変調信号
Ｂ、ＢＢ・・・Ｅ、ＥＥとＵＰ１等のデータとの関係も
上記と同一の表現方法で図５に示している。

【００３７】次に、このようなパルス幅変調信号Ａ、Ａ
Ａ・・・Ｅ、ＥＥを生成する信号回路部３０の回路構成
について図４を参照して説明する。

【００３８】アドレス生成回路３１は、パルス入力信号
が入力される毎にメモリ３３ａ、３３ｂに記録されたＵ
Ｐ１、ＵＰ２の各傾斜データを順次読み出すための読み
出しアドレスを生成するようになっている。ここではメ
モリ３３ａ、３３ｂにテーブルデータａ、ｂとして各々
１００個のデータが記録されており、パルス入力信号が
一度アクティブになると、テーブルデータａ、ｂを最初
から順番に読み出すための読み出しアドレスを生成する
ようになっている。

【００３９】なお、アドレス生成回路３１には外部から
の設定に応じてマイクロステップの分解能を切り換える
機能を有している。即ち、分解能が１００パーセントで
あれば、読み出しアドレスのデータは、０番地から１０
０番地へと順次カウントアップされるものの、分解能が
例えば２０パーセントであれば、０番地、２０番地、４
０番地、６０番地、８０番地、０番地へと順次変化する
ことになる。

【００４０】データセレクタ３２は、アドレス生成回路
３１から出力された読み出しアドレスを反転させてメモ
リ３３ａ、３３ｂからＤＷ１、ＤＷ２の各傾斜データを
順次読み出すための読み出しアドレスを生成するように
なっている。即ち、アドレス生成回路３１から出力され
た読み出しアドレスデータが、０番地から１００番地へ
と順次カウントアップされる場合には、データセレクタ
３２にて生成される読み出しアドレスのデータは、１０
０番地から０番地へと順次カウントダウンされることに
なる。

【００４１】データレジスタ３４ａ、３４ｂ、３４ｃ、
３４ｄは、メモリ３３ａ、３３ｂから読み出されたＵＰ
１、ＵＰ２、ＤＷ１、ＤＷ２の各傾斜データを保持する
ようになっている。なお、データレジスタ３４ａ〜３４
ｄの保持データはパルス入力信号がアクティブとなる毎
に書き換えられる。

【００４２】データレジスタ３４が設けられているの
は、ＵＰ１、ＵＰ２の各傾斜データとＤＷ１、ＤＷ２の
各傾斜データとを同時にメモリ３３ａ、３３ｂから読み
出すことができないためである。即ち、まず最初に、メ
モリ３３ａ、３３ｂからＵＰ１、ＵＰ２の傾斜データを
読み出してデータレジスタ３４ａ、３４ｂに保持させ、
その後、データセレクタ３２を機能させ、メモリ３３
ａ、３３ｂからＤＷ１、ＤＷ２の各傾斜データをデータ
レジスタ３４ｃ、３４ｄに保持させる。そしてデータレ
ジスタ３４ａ、３４ｂ、３４ｃ、３４ｄにＵＰ１、ＵＰ
２、ＤＷ１、ＤＷ２が保持されたタイミングで一斉に後
述するミラー回路３５を介してＰＷＭ回路３６ａ、３６
ｂ、３６ｃ、３６ｄに出力させるようになっている。

【００４３】ＰＷＭカウンタ３７は、ＰＷＭ波形の１周
期を１０ビットのデジタルデータで表すために基準クロ
ックをカウントするようになっている。

【００４４】ＰＷＭ回路３６ａ、３６ｂ、３６ｃ、３６
ｄは、ＵＰ１、ＵＰ２、ＤＷ１、ＤＷ２の各傾斜データ
を保持し、各傾斜データを構成する比率とＰＷＭカウン
タ３７のカウント値とを順次比較し、プラス側、マイナ
ス側のＰＷＭ波形であるＵｐ１＋、Ｕｐ１−、Ｕｐ２
＋、Ｕｐ２−、Ｄｗ１＋、Ｄｗ１−、Ｄｗ２＋、Ｄｗ２
−の各信号を生成するようになっている。

【００４５】Ｕｐ１＋の信号はＵＰ１の傾斜データに基
づいて作成されたプラス側のＰＷＭ信号である。一方、
Ｕｐ１−の信号はＵｐ１＋の信号を反転させたマイナス
側のＰＷＭ信号である。この信号は、ＵＰ１Ｒの傾斜デ
ータに基づいて作成されたプラス側のＰＷＭ信号に同じ
となる。他の信号についても全く同様である。

【００４６】ＰＷＭ回路３６ａ〜３６ｄは何れも同じ回
路であるので、ＰＷＭ回路３６ａの動作について図６を
参照して説明する。同図はｕｐ１＋、ｕｐ１−の１周期
の波形を示している。但し、説明の都合上、デッドタイ
ムを０として説明する。

【００４７】ｕｐ１＋、ｕｐ１−の１周期は基準クロッ
クを計数するＰＷＭカウンタ３７により管理されてい
る。ＰＷＭカウンタ３７は１０ビットカウンタであるの
で、その取り得る値は０から１０２３ということにな
る。ＰＷＭ発生回路３６ａは、ＰＷＭカウンタ３７がリ
セットされると、これ以後、ＵＰ１の傾斜データを順次
読み出し、ＰＷＭカウンタ３７のカウンタ値と一致した
タイミングで、出力信号の論理をＨｉからＬｏ又はＬｏ
からＨｉに変化させ、このようにしてｕｐ１＋、ｕｐ１
−を生成する。

【００４８】例えば、ＵＰ１の傾斜データの１番目が５
１１であったとすると、ＰＷＭカウンタ３７のカウンタ
値が０になったタイミングでこのデータが読み出され、
その後、ＰＷＭカウンタ３７のカウンタ値が５１１にな
ったタイミングで、ｕｐ１＋についてはＨｉからＬｏに
変化し、ｕｐ１−についてはＬｏからＨｉに変化する。
このときのｕｐ１＋、ｕｐ１−を図６は実線で示してお
り、デューティ比が５０パーセントのＰＷＭ波形とな
る。

【００４９】その後、ＰＷＭカウンタ３７が引き続きカ
ウントアップし、再びカウント値が０になると、ＵＰ１
の傾斜データの２番目が読み出される。このときのデー
タが５１４であったとすると、ＰＷＭカウンタ３７のカ
ウンタ値が５１４になったタイミングで、ｕｐ１＋につ
いてはＨｉからＬｏに変化し、ｕｐ１−についてはＬｏ
からＨｉに変化する。図６はこのときのｕｐ１＋、ｕｐ
１−を破線で示している。

【００５０】ＵＰ１の傾斜データが５１１から５１４に
増加することで、ｕｐ１＋のプラス領域が増え、ｕｐ１
−のマイナス領域が減る。即ち、５０パーセントであっ
たデューティ比がプラス側について約５０．３パーセン
ト（＝515/1024) 、−マイナス側について４９．７パー
セント〔＝(1024-515)/1024 〕に変化することになる。
以後はこの繰り返しである。

【００５１】相励磁カウンタ３８は、各相電流の一周期
を０〜９の数字で表すために前記基準クロックを分周し
たクロックをカウントするようになっている。

【００５２】相励磁パターン生成回路３９は、Ｕｐ１＋
及びＵｐ１−、Ｕｐ２＋及びＵｐ２−、Ｄｗ１＋及びＤ
ｗ１−、Ｄｗ２＋及びＤｗ２−の各信号を図５に示す励
磁シーケンスに従って切り換え、パルス幅変調信号Ａ、
ＡＡ・・・Ｅ、ＥＥを生成するようになっている。

【００５３】即ち、相励磁カウンタ３８のカウンタ値が
０、１・・・９と順次増加すると、ＤＷ１、ＵＰ１Ｒ・
・・ＤＷ２の傾斜データに基づくＤｗ１＋、Ｕｐ１＋を
反転させた信号（Ｕｐ１ＲによるＰＷＭ信号）・・・Ｄ
ｗ２＋の各信号が順次出力され、これがパルス幅変調信
号Ａとなる。同様に、ＤＷ１Ｂ、ＵＰ１ＢＲ・・・ＤＷ
２Ｂの傾斜データに基づくＤｗ１−、Ｕｐ１−を反転さ
せた信号（ＵＰ１ＲによるＰＷＭ信号）・・・Ｄｗ２−
の各信号が順次出力され、これがパルス幅変調信号ＡＡ
となる。他の信号についても全く同様である。

【００５４】このようなパルス幅変調信号Ａ、ＡＡ・・
・Ｅ、ＥＥが駆動回路２０のＦＥＴ２１Ａ、２１ＡＡ・
・・２１Ｅ、２１ＥＥの各ゲートに出力される結果、５
相ステッピングモータの励磁が切り換えられる。その励
磁を切り換えるパターンは図５に示す通りであることは
上記した。ただ、各相電流がプラス側からマイナス側又
はマイナス側からプラス側に転じる部分では、ＵＰ１等
の傾斜データをそのまま用いると、結果として、ＰＷＭ
波形の正常なデューティ比を保てない。そこで、ミラー
回路３５において次のような機能を持たせている。

【００５５】図５に示すようにパルス幅変調信号Ａを作
り出すに当たり、期間０、１でＤＷ１、ＵＰ１Ｒの傾斜
データが用いられることは上記した。図７はこの期間の
パルス幅変調信号Ａ、ＡＡの信号波形を示しており、
（ａ）はミラー回路３５がないと想定した場合、（ｂ）
はミラー回路３５がある場合を想定している。

【００５６】即ち、期間０と期間１との間でＡ相電流が
プラスからマイナスに変化することから、期間０ではＤ
Ｗ１のデータが用いられるものの、期間１ではＵＰ１を
反転させたＵＰ１Ｒの傾斜データが用いられる。例え
ば、ＵＰ１の傾斜データが同図に示すように６、８、
９、１０であると仮定すると、ＵＰ１Ｒの傾斜データは
６、４、３、２となる。

【００５７】ＤＷ１からＵＰ１Ｒへ移行した時点で、Ｕ
Ｐ１Ｒの傾斜データが大きくなるに従って、マイナス側
（パルス幅変調信号ＡＡ）のＨｉ領域が大きくなるよう
にする必要がある。しかしながら、ＤＷ１に相当するＰ
ＷＭ波形の最後の部分とＵＰ１Ｒに相当するＰＷＭ波形
の最初の部分とが何れもＨｉとなり、このままでは正常
なデューティ比が保てない。

【００５８】そこで、図７（ｂ）に示すようにＰＷＭ波
形のＨｉ部分とＬｏの部分とが入れ換わるような形でＵ
Ｐ１Ｒの傾斜データを書き換える。この処理を行ってい
るのがミラー回路３５である。このようなデータの書き
換えが必要となるのは、Ａ相電流がマイナスからプラス
に変化する場合は勿論、図５に示す期間２のＵＰ２Ｒか
ら期間３のＯＦＦに切り換わる場合も必要になる。パル
ス幅変調信号Ａ、ＡＡ以外の信号についても全く同様で
ある。図５中で網掛けで表示された傾斜データはミラー
回路３５により処理が行われたデータを示している。

【００５９】即ち、ミラー回路３５は図５に示される励
磁パターンに従ってＵＰ１Ｒ等の傾斜データに対して上
記のような処理を行っている。

【００６０】このようにして生成されたパルス幅変調信
号Ａ、ＡＡ・・・Ｅ、ＥＥにより駆動回路２０のＦＥＴ
２１Ａ、２１ＡＡ・・・２１Ｅ、２２ＥＥがオンオフさ
れ、モータ電流が制御される結果、５相ステッピングモ
ータには図８に示すような各相電流が流れる。各相電流
の波形がｓｉｎ波状となっているので、マイクロステッ
プ駆動させる上での静止角度誤差が非常に小さくなる。
よって、モータとしての性能を大幅にアップさせること
が可能となる。

【００６１】さて、図６を参照し、ＵＰ１の傾斜データ
からｕｐ１＋、ｕｐ１−の信号を作り出す方法について
デッドタイムを考慮せずに説明した。しかし、ＦＥＴ２
１ＡとＦＥＴ２１ＡＡ等が同時にオンになると、大電流
が流れて素子が破壊されるので、実際にはデッドタイム
を考慮した設計にしている。

【００６２】ＰＷＭカウンタ３７には何れも１０ビット
カウンタであるカウンタＳＴ、ＤＴが備えられてい
る。、ＰＷＭ波形の１周期を０〜１０２３（＝ｎ）のデ
ジタルデータで表すカウンタＳＴが備えられていること
は上記したが、これとは別に、カウンタスタートの初期
設定値がカウンタＳＴとは異なるカウンタＤＴも備えら
れている。

【００６３】図９（ａ）（ｂ）の上半分はカウンタＳ
Ｔ、ＤＴのカウンタ値の時間的推移、下半分はｕｐ１
＋、ｕｐ１−の信号波形を示している。カウンタＳＴ、
ＤＴは何れもＰＷＭ波形の１周期を１０ビットで計数す
るカウンタであり、カウンタＳＴのカウンタ値を実線
で、カウンタＤＴのカウンタ値を破線で表している。

【００６４】ＰＷＭ波形の１周期の最初の時点でカウン
タＳＴがリセットされ、そのカウンタ値は常に０であ
る。しかし、このときのカウンタＤＴのカウンタ値はｋ
となっている。即ち、両カウンタはリセットされるタイ
ミングが異なっており、カウンタＤＴはカウンタＳＴよ
りも前にカウントが開始されるようになっている。

【００６５】このようなカウンタＳＴ、ＤＴのカウンタ
値がＰＷＭ発生回路３６ａに出力さされ、同回路により
ｕｐ１＋、ｕｐ１−が生成される。ＰＷＭ発生回路３６
ａに転送された傾斜データがｍであると仮定する。カウ
ンタＳＴがリセットされたタイミングで（図中I として
表している）ｕｐ１＋が立ち上がり、カウンタＤＴのカ
ウント値がｍに達したタイミングで（図中IIとして表し
ている）、ｕｐ１＋が立ち下がる。その後、カウンタＳ
Ｔのカウンタ値がｍに達したタイミングで（図中III と
して表している）ｕｐ１−を立ち上げ、カウンタＤＴの
カウント値が１０２３に達したタイミングで（図中IV）
でｕｐ１−を立ち下げる。

【００６６】その後、カウンタＤＴがリセットされて０
となり、引き続いてカウンタＳＴがリセットされて０と
なると、ｕｐ１＋が立ち上がる。以後はこの繰り返しと
なる。このようにしてデッドタイムが付けられたｕｐ１
＋、ｕｐ１−が生成される。このときのＰＷＭ波形を図
９（ａ）の下半分に示している。次の傾斜データがｍ′
（＜ｍ）であるとすると、このときのＰＷＭ波形は図９
（ａ）の下半分に示すようになる。

【００６７】カウンタＤＴのカウント開始のタイミング
は外部から設定可能にされており、この設定を変更する
ことによりデッドタイム期間を容易に調節することがで
きるようになっている。

【００６８】なお、本発明のステッピングモータの微小
角駆動装置は上記した実施の形態に限定されず、例え
ば、信号回路部と同一の機能をソフトウエアにより実現
するような形態を採ってもかまわない。

【００６９】

【発明の効果】以上、本発明に係るステッピングモータ
の微小角駆動装置による場合、定電流制御方式でありな
がら、各相電流の波形をｓｉｎ波状にすることができる
構成となっているので、従来例による場合に比べて、静
止角誤差を小さくすることができ、低コスト化、コンパ
クト化及び高性能化を図る上で大きな意義がある。

【図面の簡単な説明】

【図１】本発明の実施の形態を説明するための図であっ
て、ステッピングモータの微小角駆動装置のブロック図
である。

【図２】本発明の実施の形態を説明するための図であっ
て、モータ総電流を一定にするために必要な各相電流の
比率を示すグラフである。

【図３】本発明の実施の形態を説明するための図であっ
て、信号回路部内に記録されているテーブルデータの内
容を示す説明図である。

【図４】本発明の実施の形態を説明するための図であっ
て、信号回路部の回路図である。

【図５】本発明の実施の形態を説明するための図であっ
て、各パルス幅変調信号を生成する過程で用いられる傾
斜データを示す説明図である。

【図６】本発明の実施の形態を説明するための図であっ
て、ＰＷＭ回路にてＰＷＭ波形が生成される原理を説明
する図である。

【図７】本発明の実施の形態を説明するための図であっ
て、信号回路部のミラー回路の動作を説明するための図
である。

【図８】本発明の実施の形態を説明するための図であっ
て、各相電流を実測波形図である。

【図９】本発明の実施の形態を説明するための図であっ
て、ＰＷＭ回路にてデッドタイム付きのＰＷＭ波形が生
成される原理を説明するための図である。

【符号の説明】

１０定電流制御回路２０駆動回路３０信号回路部

フロントページの続き (56)参考文献特開平７−227099（ＪＰ，Ａ) 特開平３−93495（ＪＰ，Ａ) 特開平５−64494（ＪＰ，Ａ) 特開平１−243887（ＪＰ，Ａ) 特開昭63−194598（ＪＰ，Ａ) 特公平７−108118（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 8/00

Claims

(57)【特許請求の範囲】

【請求項１】各相毎の一対のスイッチング素子で１ア
ームが構成されており当該スイッチング素子により各相
電流を生成してステッピングモータに供給するバイポー
ラ駆動方式の駆動回路と、駆動回路に供給される電源電
流を定電流制御する定電流制御回路と、各相電流をｓｉ
ｎ波状にするための正側、負側のパルス幅変調信号を各
相毎に生成し当該信号により前記スイッチング素子をオ
ンオフさせる信号回路部とを具備しており、前記信号回
路部は、ｓｉｎ波状の各相電流のプラス側、マイナス側
の電流総和値と、当該各相電流の中でプラス、マイナス
を示す期間における各相電流の電流値との比率の各デー
タが各相毎にメモリに予め記録されており、パルス入力
信号に基づいて当該各データを各相毎に順次読み出すと
ともに読み出した各データに応じたパルス幅を有する正
側、負側のパルス幅変調信号を各相毎に生成する構成と
なっていることを特徴とするステッピングモータの微小
角駆動装置。