KR101527631B1

KR101527631B1 - 인쇄 회로 기판, 전원 장치, 화상 형성 장치 및 인쇄 회로 기판의 제조 방법

Info

Publication number: KR101527631B1
Application number: KR1020120066595A
Authority: KR
Inventors: 오사무 나가사끼; 마사미찌 이이다; 히로시 마노
Original assignee: 캐논 가부시끼가이샤
Priority date: 2011-06-29
Filing date: 2012-06-21
Publication date: 2015-06-09
Also published as: US20180160544A1; EP2542040A2; JP2013033929A; US20130004196A1; CN105555022B; CN105555022A; CN102858089B; EP2542040A3; US9918393B2; KR20130007445A; EP2900042B1; EP2542040B1; EP2900042A1; JP5806640B2; US10412839B2; CN102858089A

Abstract

압전 트랜스포머는 압전 소자를 포함한다. 압전 소자의 일차측에는 2개의 일차측 전극이 존재한다. 일차측 전극은 도전성 코팅에 의해 형성된 저항체(515)에 의해 접속된다. 방전 전류가 저항체를 통해 방전되어, 반도체 부품을 방전 전류로부터 보호할 수 있다. 단락 단자나 도전성 지그가 불필요해지기 때문에, 저렴한 구성으로 반도체 부품의 정전기 방전 파괴를 방지할 수 있다.

Description

인쇄 회로 기판, 전원 장치, 화상 형성 장치 및 인쇄 회로 기판의 제조 방법{PRINTED CIRCUIT BOARD, POWER SUPPLY APPARATUS, IMAGE FORMING APPARATUS, AND PRINTED CIRCUIT BOARD MANUFACTURING METHOD}

본 발명은 압전 소자가 실장된 인쇄 회로 기판, 인쇄 회로 기판을 이용한 전원 장치 및 전원 장치를 포함하는 화상 형성 장치에 관한 것이다.

전자 장치에 전자 부품을 납땜하는 방법으로서 플로우(flow) 납땜이 알려져 있다. 플로우 납땜법은 전자 부품이 실장된 인쇄 회로 기판에 플럭스를 도포하고, 용융 솔더를 수용한 솔더 배스(solder bath)에 기판을 침지시킴으로써 납땜을 행하는 방법이다. 보다 구체적으로는, 플로우 솔더 배스에 용융 솔더의 제트 플로우(솔더 제트 플로우)를 형성하고, 솔더 제트 플로우의 상부와 기판을 접촉시키는 것으로 납땜이 행해진다.

이 플로우 납땜 공정에 있어서의 사전 가열과 플로우 솔더 배스를 통과시키는 도중에, 압전 트랜스포머는 수백도만큼 높은 온도로 가열되고, 초전 효과로 인해 단자에 고전압이 발생된다. 보다 구체적으로, 압전 트랜스포머의 구동측인 일차측 단자와 납땜 랜드와의 사이에 형성된 갭에 스파크 방전이 발생한다. 이 때의 방전 전압은 거의 수백 내지 수천V에 달한다. 반대로, LSI나 트랜지스터와 같은 반도체 부품의 단자의 항복 전압(breakdown voltage)은 대략 수십V로부터 많아봤자 수백V이다. 초전 효과로 인해 방전이 발생했을 때, 압전 트랜스포머의 일차측 단자에 있어서의 납땜 랜드의 연장에 연결되는 반도체 부품이 정전 유전 파괴로 인해 파손될 수 있다.

일본 특허 출원 공개 제2009-130311호는 압전 트랜스포머의 2개의 일차측 단자에 단락용 단자를 배치하고, 이를 도전성 지그(jig)에 의해 일시적으로 단락시키는 방법을 제안한다. 이는, 플로우 납땜 공정에 있어서의 초전 효과로 인한 고전압의 발생을 억제할 수 있다.

일본 특허 출원 공개 제2000-307166호는, 압전 트랜스포머의 일차측 단자들 사이에 저항 소자를 병렬로 납땜함으로써 초전 효과로 인한 고전압의 발생을 억제하는 방법을 제안한다. 이 방법에서, 초전 효과에 의해 발생된 초전 전류가 저항 소자를 통해 방전되어, 압전 트랜스포머의 일차측 단자들 사이의 전압 상승을 감소시킨다. 이는, 압전 트랜스포머의 일차측에 연결되는 반도체 부품에 인가되는 전압을 억제한다.

일본 특허 공개 제2009-130311호의 발명에서, 도전성 지그는 플로우 납땜 실장 중에 탈락하거나, 접촉 불량을 일으키지 않기 위해서 1차측 단자들 사이에 신뢰성있게 실장될 필요가 있다. 고온 환경에서 반복적인 단락은 내열성 및 내구성이 우수하고, 부착 및 탈착이 용이한 도전성 지그를 필요로 한다. 플로우 납땜 공정의 온도 및 반송 속도의 조건에 따라, 초전 효과에 의해 발생되는 초전 전압이 반도체 부품의 정전 에너지 항복 전압을 초과한다. 이를 방지하기 위해서, 초전 전압을 억제하는 조건이 정의될 필요가 있다.

일본 특허 공개 제2000-307166호에 기재된 저항 소자는 납땜 공정의 플로우 솔더 배스를 통과한 후에만 기판 상의 회로에 납땜된다. 따라서, 이 방법은, 납땜 공정의 사전 가열 도중이나 플로우 솔더 배스를 통과하는 도중의 압전 소자의 급격한 온도 상승시의 초전 전압의 발생을 만족스럽게 억제할 수 없다. 압전 트랜스포머의 1차측 단자의 전극이 사전 가열 및 플로우 솔더 배스에의 도달 전에 신뢰성있게 연결될 필요가 있다.

일본 특허 출원 공개 제2009-130311호 일본 특허 출원 공개 제2000-307166호

본 발명은 상술한 문제점을 해결한다. 예를 들어, 본 발명은, 저렴하고 신뢰성 있는 방법에 의해, 플로우 납땜 공정에 있어서 초전 효과로 인한 압전 소자의 1차측 단자들 사이에 발생되는 초전 전압을 감소시킴으로써 반도체 부품에 대한 정전 방전 손상을 방지한다.

본 발명에 따르면, 솔더 제트 플로우를 이용해서 납땜된 인쇄 회로 기판이 제공되며, 이는 인쇄 회로 기판에 배치되어 있으며 그의 일차측에 배치된 두 개의 전극과 접속하는 저항체를 포함하는 압전 소자와, 인쇄 회로 기판에 배치되고 압전 소자를 구동하는 반도체 부품을 포함한다.

본 발명의 추가적인 특징은 (첨부 도면을 참조하여) 실시예의 후술하는 설명으로부터 명확해질 것이다.

도 1a는 제1 실시예에 따른 인쇄 회로 기판에 맞추어져 삽입된 압전 트랜스포머를 나타내는 단면도.
도 1b는 제1 실시예에 따른 인쇄 회로 기판에 맞추어져 삽입된 압전 트랜스포머의 하부를 나타내는 도면.
도 2는 압전 소자의 표면 온도 및 온도 상승 속도를 나타내는 그래프.
도 3은 제2 실시예에 따른 인쇄 회로 기판에 맞추어져 삽입된 압전 트랜스포머를 나타내는 단면도.
도 4a는 제2 실시예에 따른 압전 트랜스포머 근방의 기판 슬릿의 치수와 위치를 인쇄 회로 기판의 솔더 표면으로부터 본 사시도.
도 4b는 압전 트랜스포머 근방의 기판 슬릿의 치수와 위치를 인쇄 회로 기판의 솔더 표면으로부터 본 사시도.
도 4c는 압전 트랜스포머 근방의 기판 슬릿의 치수와 위치를 인쇄 회로 기판의 솔더 표면으로부터 본 사시도.
도 5는 기판 슬릿의 치수 및 위치가 다른 인쇄 회로 기판을 이용하여, 압전 트랜스포머가 플로우 납땜에 의해 실장되는 경우의 각각의 압전 소자의 표면 온도를 나타내는 그래프.
도 6은 기판 슬릿의 치수 및 위치가 다른 인쇄 회로 기판을 이용하여, 압전 트랜스포머가 플로우 납땜에 의해 실장되는 경우의 각각의 압전 소자의 온도 상승 속도를 나타내는 그래프.
도 7은 기판 슬릿의 치수 및 위치가 다른 인쇄 회로 기판을 이용하여, 압전 트랜스포머가 플로우 납땜에 의해 실장되는 경우의 온도 상승 속도, 초전 전류 및 저항의 저항값 Rx의 조건을 나타내는 테이블.
도 8은 화상 형성 장치에 이용되는 압전 트랜스포머형 전원 장치를 나타내는 회로도.
도 9는 인쇄 회로 기판에 맞추어져 삽입된 압전 트랜스포머를 나타내는 단면도.
도 10은 압전 트랜스포머의 1차측 단자와 페이퍼 페놀 기판(paper phenol board)의 납땜 랜드 부근을 나타내는 확대도.
도 11은 화상 형성 장치를 예시하는 단면도.

이하, 본 발명의 바람직한 실시예를 설명한다. 이하에서 설명되는 개별 실시예는 본 발명의 개념을 이해하는 데 도움이 될 것이다. 본 발명의 기술적 범위는 첨부된 청구항들에 의해 결정되어야 하며, 이하의 개별의 실시예에 한정되지 않는다. 또한, 도면 및 명세서 전반에서 동일한 참조 부호는 동일한 공통부를 표기하여 설명을 간결하게 한다.

[기본 구성]

도 8을 참조해서 전자 장치의 일례로서 양의 전압을 출력하는 전원 장치(100)에 대해서 설명한다. 전원 장치(100)는 예를 들어, 전자 사진 방식의 화상 형성 장치에 사용된다. 도 11은 화상 형성 장치(1100)를 나타낸다. 전원 장치(100)는 전사 바이어스를 이용해서 토너 화상을 기록 매체 S에 전사하는 전사 유닛(1101)의 전사 롤러에 대하여 고전압(상용 전원 전압보다도 높은 수백 V 이상의 전압)의 전사 바이어스를 공급한다. 전원 장치(100)는 화상 담지체(1102)를 균등하게 대전시키는 대전기(1103)에 대하여 대전 바이어스를 공급할 수 있다. 화상 형성 장치(1100)는, 대전기(1103)에 의해 대전된 화상 담지체(1102)를 정전 잠상으로부터의 화상 정보에 따라 노광해서 정전 잠상을 형성하는 노광 장치(1104) 및 정전 잠상을 현상해서 토너 화상을 형성하는 현상 유닛(1105)을 포함한다.

압전 트랜스포머(101)는 종래의 권취식의 전자기 트랜스포머 대신에 채용된다. 정류 평활 회로는 압전 트랜스포머(101)의 2차측 단자로부터 출력을 양의 전압으로 정류 및 평활화한다. 정류 평활 회로는 정류 다이오드(102, 103) 및 고전압 커패시터(104)로 형성된다. 압전 트랜스포머(101)의 출력 전압은 압전 트랜스포머(101)로부터 연장되는 경로에 연결된 출력 단자(117)로부터 출력되어, 부하(예를 들어, 전사 유닛(1101)의 전사 롤러)등)에 공급된다. 또한, 출력 전압은 저항(105, 106, 107)에 의해 분압되어, 커패시터(115)와, 보호 저항(108)을 통해서 연산 증폭기(109)의 비반전 입력 단자(양의 단자)에 입력된다.

연산 증폭기(109)의 반전 입력 단자(음의 단자)는 입력 단자(118)로부터 입력된 아날로그 신호(전원 장치(100)의 제어 신호(Vcont))를 저항(114)을 통해 수신한다. 연산 증폭기(109), 저항(114) 및 커패시터(113)는 적분 회로로서 기능한다. 보다 구체적으로, 연산 증폭기(109)는 저항(114)과 커패시터(113)의 회로 부품의 상수에 의해 결정되는 적분 시상수에 따라 평활화되는 제어 신호 Vcont를 수신한다. 연산 증폭기(109)의 출력 단자는 전압 제어 발진기(VCO)(110)에 연결된다. 전압 제어 발진기(110)는 입력한 제어 신호에 따라 출력 신호의 주파수를 가변으로 설정하는 발진기의 일례이다.

전압 제어 발진기(110)의 출력 단자는 전계 효과 트랜지스터(111)의 게이트에 연결된다. 전계 효과 트랜지스터(111)는 발진기로부터의 출력 신호에 따라 구동되는 스위칭 소자이며, 압전 소자를 구동하는 반도체 부품의 일례이다. 전계 효과 트랜지스터(111)의 드레인은 인덕터(112)을 통해서 전원 Vcc(예를 들어, +24V)에 연결되고, 커패시터(116)를 통해서 접지된다. 인덕터(112)는 스위칭 소자와 전원 사이에 연결된 소자이며, 스위칭 소자를 구동함으로써 단속적으로 전압이 인가되는 인덕턴스 성분을 갖는 소자의 일례이다. 또한, 드레인은 압전 트랜스포머(101)의 하나의 1차측 전극에 연결된다. 압전 트랜스포머(101)의 다른 1차측 전극은 접지된다. 전계 효과 트랜지스터(111)의 소스도 접지된다.

전압 제어 발진기(110)는 연산 증폭기(109)의 출력 전압에 대응하는 주파수에서 전계 효과 트랜지스터(111)를 스위칭한다. 인덕터(112) 및 커패시터(116)는 공진 회로를 형성한다. 공진 회로에 의해 증폭된 전압이 압전 트랜스포머(101)의 1차측에 공급된다. 압전 트랜스포머(101)는 스위칭 소자와 인덕턴스 성분을 갖는 소자 사이의 노드에 연결된다. 미리 정해진 공진 주파수에서 진동하는 신호를 수신하면, 압전 트랜스포머(101)는 신호의 주파수 특성에 대응하는 전압을 출력한다.

전술한 바와 같이, 압전 트랜스포머(101)를 동작시키기 위해, 전계 효과 트랜지스터(111), 오피 앰프(operational amplifier)(109), 전압 제어 발진기(VCO)(110) 등의 복수의 반도체 부품이 사용된다. 화상 형성 장치 등에 사용되는 압전 트랜스포머식 전원 장치(100)에서는, 종종 1매의 인쇄 회로 기판에 복수의 고전압 생성 회로가 형성되고, 그 배선 레이아웃이 매우 복잡해지는 경우가 많다.

압전 트랜스포머(101)로서 이용하는 압전 소자는, 고온에서 소결한 다결정 강유전체에 수백도의 온도를 가하면서 직류 강전계를 인가하고, 강유전체 내부에 전기 쌍극자를 일정 방향으로 정렬함으로써 제조된다. 강유전성의 성질에 의해, 전계를 제거한 후에도 쌍극자 모멘트가 남아있다. 상온에서 압전 소자는 큰 압전성을 갖게 된다.

도 9의 단면도에서 도시한 압전 트랜스포머(101)의 구조는 단지 예일 뿐이며, 압전 소자는 다른 구조를 가질 수 있다. 압전 소자(506)에는 일차측 전극(507) 및 이차측 전극(508)이 은 페이스트에 의해 증착되어 있다. 일차측 전극(507) 및 이차측 전극(508)은 일차측 단자(504)와 이차측 단자(505)에 각각 금 필라멘트(509, 511)를 이용해서 접속된다. 이들 접속부는 땜납을 통해서 도통된다.

인쇄 회로 기판(210)은, 일반적인 단층 종이 페놀 기판을 예를 들어 설명한다. 종이 페놀 기판은, 종이 페놀 수지 판(601)의 표면에 배선으로서의 동박(602)과 레지스트(603)를 포함한다. 종이 페놀 기판은 부품 단자와 배선 단자가 접속되는 접속부에서 구멍이 형성된다. 각 구멍의 주위에는, 납땜을 가능하게 하기 위한 납땜 랜드(604)가 형성된다. 납땜 랜드(604)는 동박(602)을 노출시키기 위해 레지스트(603)를 에칭으로 제거함으로써 형성된다.

전술한 바와 같이, 플로우 솔더 배스에 압전 트랜스포머(101)을 탑재한 인쇄 회로 기판을 반송시킬 때에, 예열 공정에서 사용되는 히터 및 플로우 솔더 배스의 솔더 제트 플로우에 의해 압전 세라믹 소자인 압전 소자(506)가 가열된다. 가열된 압전 소자(506)의 일차측 전극(507) 및 이차측 전극(508)에는, 초전 효과에 의해 전하가 발생한다. 즉, 일차측 단자(504) 및 이차측 단자(505)에 전압이 발생한다. 초전 효과는 결정을 가열 혹은 냉각할 때 전기 분극이 발생하는 현상이다. 압전 소자 등의 초전체의 온도 변화시에 자발 분극이 발생된다. 온도 변화가 없으면 분극은 중화된다. 분극은 소자의 양 단부에 설치된 전극 내부에 축적된 전하를 발생시킨다.

일차측 단자(504)와 납땜 랜드(604) 사이에 갭(이하, 방전 갭으로도 지칭됨)이 존재하면, 초전 효과로부터 발생하는 고전압이 스파크 방전(614)으로서 작용하여 갭을 통해 전달된다. 즉, 납땜 랜드(604) 및 동박(602)으로 전하가 이동하고, 일차측 단자(504)와 납땜 랜드(604) 사이의 전위가 급격하게 변동한다.

도 10을 참조하면, 인쇄 회로 기판(210)의 소정 위치에는, 압전 트랜스포머(101A, 101B) 반도체 부품으로서의 전계 효과 트랜지스터(111A, 111B) 및 인덕터(112A, 112B)가 미리 자동 피팅 삽입기 또는 수동 피팅 삽입에 의해 인쇄 회로 기판(210)에 실장된다. 플로우 납땜 실장 공정에 있어서, 인쇄 회로 기판(210)은 화살표(211)로 지시하는 진행 방향으로 반송되어, 전술한 전자 부품이 솔더 제트 플로우를 이용해서 납땜된다. 우선, 프린트 회선 기판(210)은 히터(703)에 의해 예열되고, 그 후, 플로우 솔더 배스(402)에서 솔더 제트 플로우(401)를 통과함으로써 납땜이 실행된다.

압전 트랜스포머(101A, 101B)에 기준 전위를 부여하는 패턴과 전계 효과 트랜지스터(111A, 111B)의 소스 단자의 패턴은 인쇄 회로 기판(210) 상에서 와이어(202)를 통해 접속되고, 공통 전위를 갖는다.

회로 블록(201A)에 속한 압전 트랜스포머(101A), 전계 효과 트랜지스터(111A), 인덕터(112A)는 솔더 제트 플로우(401)를 이미 통과하고, 납땜(206)이 완료되었다고 가정한다. 또한, 회로 블록(201B)에 속한 전계 효과 트랜지스터(111B) 및 인덕터(112B)는 솔더 제트 플로우(401)를 통과하는 중이라고 가정한다. 또한, 회로 블록(201B)에 속하는 압전 트랜스포머(101B)는 솔더 제트 플로우 이전에 예열되는 것으로 가정한다.

예열 과정에 있는 압전 트랜스포머(101B)가 히터(703)로부터의 고온 공기 HA에 의해 급격하게 가열되면, 초전 효과에 의해 압전 트랜스포머(101B)의 아직 납땜되지 않은 단자에서는 랜드쪽으로 스파크 방전(203)이 발생한다. 스파크 방전(203)의 전하(방전 전류)는 솔더 제트 플로우(401)를 통과중인 인덕터(112B)의 단자와 랜드로 전달된다. 또한, 스파크 방전(203)의 전하는 솔더 제트 플로우(401)를 통과하는 전계 효과 트랜지스터(111B)의 게이트 단자에 솔더 제트 플로우(401)를 통해 전달된다.

스파크 방전(203)의 전하는 전계 효과 트랜지스터(111B)의 게이트 단자에 다양한 경로를 통해 전달된다. 다른 예로서, 전계 효과 트랜지스터(111B)가 이미 회로 상에 형성되어 있으면, 스파크 방전(203)의 전하는 회로 패턴을 통해 전계 효과 트랜지스터(111B)의 드레인 단자에 전달된다. 드레인 단자와 게이트 단자가 솔더 제트 플로우(401)에 의해 접속되면, 스파크 방전(203)의 전하는 게이트 단자로 전달된다.

이와 같이 하여, 전계 효과 트랜지스터(111B)를 통과한 전하는 배선(202)을 통해 전달되고, 스파크 방전(205)으로서 작용하고, 압전 트랜스포머(101B)의 기준 단자로 복귀된다. 이러한 루트(방전 경로)를 통해 방전에 의해 압전 트랜스포머(101B)로부터 방출된 전하가 이동한다. 전계 효과 트랜지스터(111B)에서, 인쇄 회로 기판(210)의 기준 전위에 접속된 소스 단자에 대하여 게이트 단자의 전위가 급격히 상승한다. 통상, 게이트와 소스 단자 사이의 정전 에너지 항복 전압(또한, 정전 내압이나 정전 내량이라고도 지칭함)은 수V 내지 수십V만큼 낮다. 따라서, 초전 전압에 기초한 게이트와 소스 단자 사이의 전위가 정전 에너지 항복 전압을 초과하면, 전계 효과 트랜지스터(111B)가 절연 파괴에 의해 파괴된다.

기타의 모델로서, 압전 트랜스포머(101)의 단자용의 납땜 랜드는 반도체 부품에 패턴에 의해 직접 접속되지 않고, 솔더 제트 플로우(401)를 통해 방전 경로가 형성될 수 있다. 일반적으로 플로우 솔더 배스(402)는 접지되고, 솔더 제트 플로우(401)도 거시적으로 보면 접지되어 있는 것으로 고려된다. 그러나, 플로우 솔더 배스(402)를 통과하는 인쇄 회로 기판(210)의 기준 전위는, 인쇄 회로 기판(210)이 직접 접지되거나 또는 플로우 솔더 배스(402)에 접촉되지 않는 한, 플로트(float) 상태이다. 따라서, 초전 효과에 의해 압전 트랜스포머(101)로부터 방전이 발생하면, 보다 낮은 임피던스의 패턴 또는 부품 단자를 통해서 방전 전류가 흐르고, 전계 효과 트랜지스터(111B) 이외의 반도체 부품도 파괴될 수 있다.

이를 방지하기 위해, 이하의 실시예에서는 전원 장치의 플로우 납땜 공정에 있어서, 저렴하고 간단한 방법으로 초전 효과로부터 발생하는 초전 전압을 억제하고, 반도체 부품의 파괴로부터 보호하기 위해서 필요한 조건을 정의하는 방법에 대해서 제안한다.

본 발명은, 압전 트랜스포머(101)과 반도체 부품을 실장한 인쇄 회로 기판(210)을 구비한 전자 장치이면, 전원 장치 이외의 전자 디바이스에도 적용 가능하다. 또한, 본 발명은 포지티브 전압 또는 네거티브 전압 어느 쪽을 출력하는 전원 장치에 대해서도 유효하다. 여기에서는 포지티브 전압을 출력하는 전원 장치가 예시된다. 본 발명에서는, 초전 효과에 의한 파괴 대상으로서 전계 효과 트랜지스터를 예시한다. 그러나, 이하의 설명은 다른 반도체 부품에서도 적용될 수 있다.

도 1a는 본 발명의 실시예에 이용되는 압전 트랜스포머(101)의 단면을 나타낸다. 도 1b는 압전 트랜스포머(101)의 저면을 도시한다. 전술한 개소에는 동일한 참조 부호를 부여함으로써 설명의 간결화를 도모한다. 특히, 압전 소자(506)의 일차측 단자(504A)에 접속된 일차측 전극(507A)과, 일차측 단자(504B)에 접속된 일차측 전극(507B)이 저항체(515)를 이용해서 접속된다. 압전 소자(506)는 일차측에 배치된 2개의 일차측 전극(507A, 507B)에 접속되고, 도전성 코팅에 의해 형성된 저항체(515)를 포함한다. 일차측 단자(504A) 및 일차측 단자(504B)는 일차측 전극쌍이다.

저항체(515)를 포함하는 구성에 대해서 상세하게 설명한다. 저항체(515)의 일례로서, 산화 아연을 기재로서 에폭시계 수지를 혼합한 도전성 코팅이 형성된다. 압전 트랜스포머(101)를 제조할 때, 저항체(515)는 일차측 단자 사이에 도포되어 건조되고, 저항체(515)는 주어진 범위 내의 초기 저항값을 갖는다. 저항체(515)를 포함한 압전 트랜스포머(101)는 플로우 납땜 공정에서 인쇄 회로 기판(210)에 삽입되고, 플로우 납땜에 의해 실장된다.

저항체(515)의 저항값을 Rx라고 한다. 소정의 초전 전류가 발생했을 때, 작은 저항값 Rx가 초전 전압을 감소시킬 수 있다. 즉, 저항값 Rx가 클수록, 초전 전압이 높아지고, 반도체 부품의 정전기 방전 파괴의 위험성이 높아진다. 이에 반해, 플로우 납땜 실장의 완료시에 전원 장치가 동작하면, 보다 큰 저항값 Rx가 압전 트랜스포머(101)의 일차측 회로에서의 손실을 저감할 수 있다. 과도하게 작은 저항값 Rx은 손실을 증가시키고, 충분한 회로 특성이 얻어지지 못하게 된다. 따라서, 이들의 요구를 모두 충족시키도록 저항값 Rx를 결정할 필요가 있다.

이 때, 저항값 Rx는 전술한 초기 저항값과 반드시 동일하지 않는다. 이는, 산화 아연을 기재로서 에폭시계 수지를 혼합한 도전성 코팅의 경우, 도전성 코팅 자체의 온도 변화에 의존해서 저항값이 변화하기 때문이다. 구체적으로는, 압전 소자(506)의 온도가 상승할 때, 압전 소자(506)에 도포된 저항체(515)의 온도도 상승하고, 저항값 Rx도 상승한다. 온도가 일정 혹은 저하되는 경우에는, 저항값 Rx는 변화되지 않는다. 산화 아연을 기재로서 에폭시계 수지를 혼합하여 준비한 도전성 코팅은 저항체의 일예이다. 사용하는 저항체에 따라 특성이나 성질이 변화한다. 저항체(515)의 특성, 특히 저항값의 온도 변화를 고려하여, 저항체(515)의 저항값 Rx를 결정한다.

(1) 초전 전압의 구하는 방법

압전 소자(506)의 초전 효과에 의해 발생하는 초전 전류 Ip는 이하의 식으로 주어진다.

Ip=P·(A·ΔT/Δt) (식 1.1)

여기서, P는 초전 계수[C/m²·℃)]이고, A는 압전 소자의 일차측 전극의 면적[m²]이고, ΔT/Δt는 압전 소자(506)의 단위 시간 당 온도 변화[℃/sec](이하, 승온 속도라고 지칭함)이다. 초전 계수 P는 단위 면적 당 단위 온도 변화에 의해 부여되는 분극 변화의 정도를 나타내는 수치이다. 초전 계수 P의 수치값이 클수록, 온도 변화에 수반하는 압전 소자(506)의 전하의 움직임이 보다 활발해진다.

압전 소자(506)의 일차측 전극(507A, 507B) 사이에 발생하는 초전 전압 Vp는, 저항체(515)의 저항값 Rx와 초전 전류 Ip를 이용하여 이하와 같이 주어진다.

Vp = Ip·Rx (식 1.2)

이러한 식으로부터 나타내어진 바와 같이, 초전 전압 Vp는 솔더 제트 플로우를 이용하는 납땜 공정의 초전 효과에 의해 압전 소자(506)에 발생하는 초전 전류 Ip와, 저항체(515)의 저항값 Rx의 곱이다. 식 1.2에 식 1.1을 대입하면, 이하의 식이 얻어진다.

Vp = P·(A·ΔT/Δt)·Rx (식 1.3)

식 1.3으로부터 알 수 있는 바와 같이, 초전 전압 Vp을 저감하는 방법으로서, 4개의 방법을 생각할 수 있다. 첫번째 방법은 초전 계수 P을 낮게 하는 것이다. 두번째 방법은 압전 소자(506)의 일차측 전극의 면적 A를 작게 하는 것이다. 세번째 방법은 승온 속도 ΔT/Δt를 작게 하는 것이다. 네번째 방법은 저항값 Rx를 작게 하는 것이다.

초전 계수 P을 낮게 하는 첫번째 방법은, 압전 소자(506)의 열용량을 크게 함으로써 실현될 수 있다. 그러나, 압전 소자(506)의 큰 용량은 부품을 대형화하고 비용을 상승시킨다. 또한, 성분 배합을 바꾸면 특성이 크게 변경될 수 있다. 압전 소자(506)의 일차측 전극의 면적 A를 작게 하는 두번째 방법은, 압전 소자(506)의 승압 능력을 손상시킨다. 따라서, 두번째 방법은 높은 승압 능력이 필요한 회로에 대하여는 부적합할 것이다. 이에 반해, 압전 소자(506)의 승온 속도 ΔT/Δt를 낮게 하는 세번째 방법과 저항체(515)의 저항값 Rx를 낮게 하는 네번째 방법은 비교적 용이하게 실현될 수 있다.

압전 소자(506)의 승온 속도 ΔT/Δt는 이하의 파라미터에 의해 변화된다. 파라미터의 예로서는, 플로우 납땜 공정의 조건 설정인, 히터(703) 및 플로우 솔더 배스(402)의 온도 설정 및 인쇄 회로 기판(210)의 반송 속도이다. 승온 속도 ΔT/Δt를 변경하기 위한 파라미터는 또한, 인쇄 회로 기판(210)의 압전 트랜스포머(101)의 배치 위치, 기판 슬릿의 유무, 위치 및 치수를 포함한다.

(2) 전계 효과 트랜지스터로의 인가 전압을 구하는 방법

플로우 솔더 배스(402)에서, 전계 효과 트랜지스터(111)의 게이트와 드레인이 솔더 제트 플로우(401)에 의해 접속되는 경우에, 전계 효과 트랜지스터(111)의 정전기 방전 파괴에 관한 여유도를 취득하는 방법에 대해서 설명한다. 이 때, 압전 소자(506)의 초전 효과로부터 발생한 초전 전압 Vp를 기초로, 초전 효과에 의한 방전 에너지 Ep를 취득한다. 그리고, 방전 에너지 Ep가 전계 효과 트랜지스터(111)에 공급되었을 때의 인가 전압을 취득한다. 또한, 전계 효과 트랜지스터(111)의 게이트와 소스 사이의 정전 에너지 항복 전압과 인가 전압을 서로 비교한다.

압전 소자(506)의 초전 효과에 의한 방전 에너지 Ep는 이하의 식으로 나타내어진다.

Ep = ((C1 + C2)·Vp2)/2 (식 1.4)

여기서, C1은 압전 소자(506)의 일차측 단자(504A, 504B)의 정전 용량[pF]이고, C2는 인쇄 회로 기판(210) 상의 압전 소자(506)의 일차측 용량과 병렬로 실장된 콘덴서(116)의 정전 용량[pF]이다. 일반적으로, C1 및 C2 모두 대략 수백 내지 수천pF이다.

전계 효과 트랜지스터(111)의 게이트와 소스 사이의 정전 에너지 Egs는 이하의 식으로 나타내어진다.

Egs = Ciss·Vgs2/2 (식 1.5)

여기서, Vgs는 전계 효과 트랜지스터(111)의 게이트와 소스 사이의 인가 전압[V]이고, Ciss는 전계 효과 트랜지스터(111)의 게이트와 소스 사이의 정전 용량[pF]이다. 일반적으로, Ciss는 약 100pF이다. 압전 소자(506)로부터 발생하는 방전 에너지 Ep와 전계 효과 트랜지스터(111)의 정전 에너지 Egs는, 본 실시예에 있어서의 초전 전압 Vp의 인가 모델에서 서로 동등하게 된다.

Egs = Ep (식 1.6)

식 1.6에 식 1.4 및 식 1.5를 대입하면 이하의 식이 얻어진다.

Ciss·Vgs2 = (C1 + C2)·Vp2 (식 1.7)

따라서, 전계 효과 트랜지스터(111)의 게이트와 소스 사이의 인가 전압 Vgs는 이하의 식으로 나타낼 수 있다.

(식 1.8)

(식 1.9)

이와 같이, 인가 전압 Vgs는 초전 전압 Vp와, 압전 소자(506)의 일차측에 설치된 2개의 전극의 사이의 정전 용량(C1+C2)과, 반도체 부품의 정전 용량 Ciss로부터 결정된다.

(3) 전계 효과 트랜지스터의 정전기 방전 파괴를 방지하는 조건식

전계 효과 트랜지스터(111)의 정전기 방전 파괴를 방지하기 위해서는, 초전 효과에 의한 게이트와 소스 간에의 인가 전압 Vgs가 전계 효과 트랜지스터(111)의 게이트와 소스 사이의 정전 에너지 항복 전압 이하로 되면 충분하다. 즉, 이는 아래의 식을 만족한다.

(식 1.10)

식 1.10은 아래와 같이 다시 쓰여질 수 있다.

(식 1.11)

식 1.11은 저항체(515)의 저항값 Rx의 식으로 아래와 같이 다시 쓰여질 수 있다.

(식 1.12)

저항체(515)의 저항값 Rx는 식 1.12를 만족하도록 얻어진다. 식 1.12의 우변은 저항값 Rx의 상한값을 나타낸다. 즉, 저항체(515)의 저항값 Rx의 상한값은 솔더 제트 플로우를 이용하는 남땜 공정에서 초전 효과에 의해 발생하는 초전 전압 Vp에 비례해서 반도체 부품에 인가되는 인가 전압 Vgs가, 반도체 부품의 정전 에너지 항복 전압 Ve 이하로 되도록 설계된다. 보다 큰 저항값 Rx가 조건을 완화시킨다. 과도하게 작은 저항값 Rx는 압전 소자(506)의 일차측에서의 손실을 증대시킨다. 이로부터, 저항값 Rx의 하한의 조건은 압전 소자(506)의 일차측에서 허용되는 손실에 따라 결정된다.

식 1.12에서 나타내는 바와 같이, 저항체(515)의 저항값 Rx는 플로우 납땜 공정에서의 히터(703)와 솔더 제트 플로우(401)의 온도 조건, 인쇄 회로 기판(210)의 반송 속도에 기초하여 결정된다. 저항체(515)의 저항값 Rx는 또한 압전 소자(506)의 일차측 단자(504A, 504B)에 접속되는 콘덴서(116)의 정전 용량 C2에 의해서도 결정된다. 보다 높은 정전 에너지 항복 전압 Ve를 갖는 전계 효과 트랜지스터(111)를 사용하는 것이 유리하다.

상기의 관계식을 만족시키기 위해서, 플로우 납땜 공정에 있어서 이하와 같은 확인을 행하는 것이 효과적이다. 압전 소자(506)의 표면 온도를 측정하고, 표면 온도의 측정 결과로부터 단위 시간 당 온도 변화를 승온 속도 ΔT/Δt로서 취득한다.

도 2는, 예열 후에 플로우 솔더 배스를 통과할 때까지의, 압전 소자(506)의 표면 온도 T와, 승온 속도 v의 변화를 나타낸다. 또한, 파선은 압전 소자(506)의 일차측 단자(504A, 504B)가 솔더 제트 플로우(401)에 진입하는 타이밍 t1을 나타낸다.

승온 속도 v는, 솔더 제트 플로우(401)에 진입한 타이밍 t1 이후에 최대가 된다. 타이밍 t1 이후에, 압전 트랜스포머(101)의 일차측 단자(504A, 504B)를 포함하는 주변의 전기 부품은 이미 기판 패턴에 납땜되어 실장되어 있다. 타이밍 t1 이후에는, 초전 전류를 충분히 방전할 수 있는 경로가 형성되어 있다. 이것은, 전계 효과 트랜지스터(111)를 정전 파괴할만큼 충분히 큰 방전은 발생하지 않는다는 것을 의미한다. 따라서, 압전 소자(506)가 솔더 제트 플로우(401)에 돌입하는 타이밍 t1 또는 그 이전의 승온 속도 v를 고려한다.

구체적으로, 각 정전 용량의 상수를, C1=500pF, C2=470pF, Ciss=140pF라고 한다. 타이밍 t1이전에 있어서의 승온 속도 v의 최대값으로부터 얻어진 초전 전류 Ip를 8nA로 설정한다. 또한, 전계 효과 트랜지스터(111)의 게이트와 소스 사이의 정전 에너지 항복 전압 Ve를 40V로 설정한다. 이들 값을 식 1.12에 대입하면 아하의 것이 얻어진다.

(1.13)

(1.14)

저항체(515)의 저항값 Rx가, 플로우 납땜 공정에 있어서의 온도 상승에 따라 증가하는 경우에도 식 1.14의 조건을 충족시킬 필요가 있다. 달리 말하면, 저항값 Rx는 저항 상승을 고려해서 결정된다. 예를 들면, 저항체(515) 자체의 승온에서 저항값이 200MΩ 상승하면, 저항체(515)의 초기 저항값은 1700MΩ 이하로 설정될 필요가 있다. 이와 같이, 저항체(515)의 초기 저항값은, 납땜 공정에 있어서 저항체(515)의 승온시에 증가하는 저항값을 마진(margin)으로서 상한값으로부터 빼서 설계된다. 이에 의해, 초전 효과에 의한 전계 효과 트랜지스터(111)의 정전기 방전 파괴를 방지할 수 있다.

전술한 바와 같이, 압전 소자(506)의 일차측 단자(504A, 504B)의 일차측 전극(507A, 507B)의 사이에, 도전성 코팅에 의해 저항체(515)를 형성한다. 따라서, 일본 특허 공개 제2009-130311호 공보와 달리, 단락 단자가 불필요하고, 또한, 도전성 지그를 단락 단자에 부착할 필요도 없다. 일본 특허 공개 제2000-307166호 공보에서는, 저항 소자를 압전 소자의 일차측 단자에 납땜하므로, 반도체 부품의 정전기 방전 파괴를 충분히 방지할 수 없다. 한편, 본 실시예에서는, 압전 소자(506)의 일차측 전극(507A, 507B)의 사이에 도전성 코팅에 의해 저항체(515)를 형성하기 때문에, 납땜을 생략할 수 있다. 즉, 솔더 제트 플로우(401)에 인쇄 회로 기판(210)이 돌입하기 전에 저항체(515)가 형성된다. 따라서, 본 실시예는, 일본 특허 공개 제2000-307166호 공보에 개시된 발명에 비해 반도체 부품의 정전기 방전 파괴를 방지하는 점이 유리하다. 이와 같이, 본 실시예는, 저비용으로 신뢰성있게 플로우 납땜 공정에서 초전 효과로 인한 압전 소자의 일차측 단자 사이에 발생하는 초전 전압을 저감하고, 반도체 부품의 정전기 방전 파괴를 방지할 수 있다.

본 실시예에서는, 방전 에너지에 의한 반도체 부품의 게이트와 소스 사이의 인가 전압 Vgs가 반도체 부품의 정전 에너지 항복 전압 Ve 이하로 되도록, 저항체(515)의 저항값 Rx가 결정된다. 인가 전압 Vgs는 압전 소자(506) 자체의 승온 속도 ΔT/Δt로부터 결정된다는 점에 유의한다.

저항체(515)의 저항값 Rx는 온도에 따라 증대하기 때문에, 초기 저항값을 관리하는 것이 중요하다. 저항체(515)의 재료로서 온도 의존성이 적은 재료를 선택하면, 온도에 의한 저항값의 상승분을 고려할 필요성이 저감될 수 있다. 즉, 저항체(515)의 초기 저항값을 크게 설정할 수 있어서, 저항체(515)에 의한 전력의 손실을 감소시킬 수 있다.

저항값 Rx의 조건을 보다 완화하는 하나의 방법으로서, 승온 속도를 저하시키는 것이 효과적이다. 예로서, 플로우 솔더 배스(402)의 온도 설정을 낮게 하거나, 인쇄 회로 기판(210)의 반송 속도를 낮게 한다.

본 실시예는 인쇄 회로 기판(210) 상의 1개의 회로를 구성하는 압전 트랜스포머(101)와 반도체 부품의 모델을 이용했다. 그러나, 적어도 1개의 압전 트랜스포머(101)와 적어도 1개의 반도체 부품이 존재하는 인쇄 회로 기판(210)이면, 본 실시예와 마찬가지의 효과를 얻을 수 있다. 이것은, 복수의 압전 트랜스포머(101)와 복수의 반도체 부품이 존재할 경우, 복수의 압전 트랜스포머(101)의 각각에 저항체(515)를 설치하는 것으로 충분하기 때문이다.

본 실시예에서는, 압전 트랜스포머(101)의 일차측 단자(504)를 포함하는 기판 패턴과, 2차측 단자(505)를 포함하는 기판 패턴 사이의 전위차가 큰 경우에 대해서 검토한다. 이러한 경우, 압전 소자(506)에 접하는 위치에서 인쇄 회로 기판(210)에 기판 슬릿이 형성된다. 기판 슬릿의 치수와 위치를 규정함으로써, 플로우 납땜 공정에서의 압전 소자(506) 및 저항체(515)의 온도 상승을 억제하고, 초전 전압을 저감한다.

우선, 기판 슬릿을 배치하는 목적을 도 3을 참조하여 설명한다. 도 3은 도 1에서 도시한 압전 트랜스포머(101)의 단면도에 대해, 일차측 단자(504) 및 2차측 단자(505)의 사이에 기판 슬릿(610)을 형성한 것을 도시하고 있다. 본 실시예는 일차측 단자(504)에 발생하는 초전 전류에 대해서 설명한다. 일차측 단자(504)에 접하는 위치에 기판 슬릿(610)이 형성되면, 초전 전류를 증대시킨다. 또한, 기판 슬릿(610)은, 일차측 단자(504)에 설치된 저항체(515)의 온도에도 영향을 주어버린다.

수백 내지 수천V의 고전압이 출력되는 압전 트랜스포머(101)의 이차측 단자(505) 및 이차측 단자(505)를 포함하는 랜드 또는 패턴(604B)과, 접지(GND) 및 수십 내지 수백V의 입력 전압 회로에 접속하는 일차측 단자(504)와 일차측 단자(504)를 포함하는 랜드 또는 패턴(604A) 사이의 거리 G는, 누출을 방지하기 위해 적절하게 보장할 필요가 있다. 압전 트랜스포머(101)의 일차측과 이차측의 전위차가 지나치게 크면, 일차측 단자(504)와 이차측 단자(505)의 사이의 거리 G는 누출을 방지하기 위한 거리로서 종종 불충분하게 된다. 이러한 경우, 일반적으로는 랜드 사이에 기판 슬릿(610)이 배치된다.

도 4a 내지 4c는 도 3을 참조하여 설명한 압전 트랜스포머(101)를 인쇄 회로 기판(210)의 땜납 표면으로부터 볼 때의 사시도이다. 도 4a 내지 4c에서, 기판 슬릿(610)의 치수 및 위치가 상이하다. 구체적으로, 도 4a에서는 1.5×8mm의 기판 슬릿(610A)이 인쇄 회로 기판(201A)의 이차측 단자(505) 부근에 형성된다. 도 4b에서는 3×8mm 회로 기판 슬릿(610B)이 인쇄 회로 기판(210B)의 압전 소자(506)의 이차측 단자(505) 부근에 형성된다. 도 4c에서, 15mm×4mm의 기판 슬릿(610)이 인쇄 회로 기판(210C)에서 압전 소자(506)의 전체 표면에 형성된다.

도 4a 내지 4c에 도시된 바와 같이, 압전 소자(506)의 일차측이 대향하는 2개의 면에는 각각 일차측 전극(507A, 507B)이 증착되어 있다. 또한, 일차측 전극(507A, 507B)을 접속하는 도전성 코팅에 의해 저항체(515)가 형성된다.

도 5는 3개의 상이한 형상의 기판 슬릿(610A, 610B, 610C)을 이용한 인쇄 회로 기판(210A, 201B, 210C) 및 기판 슬릿이 없는 인쇄 회로 기판(210)을 동일 조건의 플로우 납땜 공정으로 실장했을 때의, 각각의 압전 소자(506)의 표면 온도를 도시한 그래프이다. 도 5에서, 기판 슬릿이 없는 인쇄 회로 기판(210)에서의 압전 소자(506)의 표면 온도를 TN이라고 한다. 도 4a에서 도시하는 기판 슬릿(610A)을 이용했을 때의 압전 소자(506)의 표면 온도를 TA라고 한다. 도 4b에서 도시하는 기판 슬릿(610B)을 이용했을 때의 압전 소자(506)의 표면 온도를 TB라고 한다. 도 4c에서 도시하는 기판 슬릿(610C)을 이용했을 때의 압전 소자(506)의 표면 온도를 TC라고 한다. 파선은 압전 소자(506)의 일차측 단자(504)가 땜납 제트 플로우(401)에 진입하는 타이밍 t1을 나타낸다.

도 5로부터 알 수 있는 바와 같이, 기판 슬릿(610)의 치수가 클수록 압전 소자(506)의 표면 온도는 예열의 영향을 보다 크게 받아서 온도가 상승하는 경향이 있다. 압전 소자(506)가 땜납 제트 플로우(401)를 통과한 후, 기판 슬릿(610)이 없거나 작은 치수의 기판 슬릿(610A, 610B)을 갖는 압전 소자(506)는 큰 치수의 기판 슬릿(610C)을 가지는 압전 소자(506)에 비해 온도가 상승하는 경향이 있다. 이는 기판 슬릿(610)이 냉각 효과를 갖기 때문이다.

도 6은 도 5에서 도시된 다른 기판 슬릿 치수에서의 압전 소자(506)의 표면 온도 측정 결과를 기초로 단위 시간 당 온도 변화를 산출한 승온 속도를 도시한다. 도 6에서, 기판 슬릿이 없는 인쇄 회로 기판(210)에서의 압전 소자(506)의 승온 속도를 vN이라고 한다. 도 4a에 도시된 기판 슬릿(610A)를 이용했을 때의 압전 소자(506)의 승온 속도를 vA라고 한다. 도 4b에서 도시된 기판 슬릿(610B)을 이용했을 때의 압전 소자(506)의 승온 속도를 vB라고 한다. 도 4c에서 도시된 기판 슬릿(610C)을 이용했을 때의 압전 소자(506)의 승온 속도를 vC라고 한다. 파선은 압전 소자(506)의 일차측 단자가 땜납 제트 플로우(401)에 진입하는 타이밍 t1을 나타낸다.

도 6에서는, 치수가 가장 큰 기판 슬릿(610C)에 대응하는 승온 속도 vC가 현저하게 높다는 것이 나타난다. 기판 슬릿(610)의 치수가 감소함에 따라, 승온 속도는 낮아진다. 압전 소자(506)의 표면 온도가 상승하면, 압전 소자(506)에 도포한 저항체(515)의 온도도 높아진다. 저항체(515)의 온도가 상승하면 저항값 Rx도 상승하도록 도전성 코팅이 이용되면, 초전 전압 Vp도 이에 비례해서 높아진다.

도 7은, 기판 슬릿(610A 내지 610C)을 이용해서 플로우 납땜 실장했을 경우의 타이밍 t1 이전의 최대 승온 속도와, 초전 전류 Ip와 식1.12로부터 계산된 저항값 Rx를 도시한다. 예를 들어, 각 정전 용량의 상수를, C1=500pF, C2=470pF, Ciss=140pF이고, 전계 효과 트랜지스터(111)의 게이트와 소스 사이의 정전 에너지 항복 전압 Ve를 40V라고 가정한다.

도 7로부터 명백한 바와 같이, 기판 슬릿(610)의 치수에 따라, 저항체의 저항값 Rx의 조건은 크게 변화된다. 특히, 도 4c에 도시한 바와 같이, 압전 소자(506)를 모두 덮는 기판 슬릿(610C)에서는, 저항값 Rx의 조건이 극단적으로 엄격해진다. 저항체(515) 자체의 온도 상승에 의해 저항값 Rx가 증가하는 경우에는, 그 저항값 또한 크게 상승한다. 예를 들어, 도 4b에 도시한 기판 슬릿(610B)에 대해서 저항 상승분이 400MΩ이면, 필요한 초기 저항값의 조건은 1000MΩ 이하이다. 도 4c에 도시한 기판 슬릿(610C)의 저항이 600MΩ만큼 상승하면, 필요한 초기 저항값의 조건은 300MΩ 이하로 된다. 그러나, 전술한 바와 같이, 저항값 Rx가 지나치게 낮으면, 압전 소자(506)의 일차측에서의 손실이 증가한다. 저항값 Rx의 하한의 조건도 고려할 필요가 있다.

이와 같이, 기판 슬릿(610)의 치수가 크면, 저항체(515)의 제조상의 관리 조건이 보다 엄격하게 된다. 본 실시예와 같은 도전성 코팅에서 저항체(515)를 형성했을 경우, 압전 소자(506)로의 도전성 도료의 도포량 등의 관리 조건이 엄격해진다.

이상의 고찰로부터, 기판 슬릿(610)이 압전 소자(506)에 접하는 위치에 설치되는 경우, 그 치수를 최소화하는 것이 필요하다. 또한, 압전 소자(506)의 일차측 단자(504) 또는 저항체(515)와 접촉하지 않는 위치, 즉, 압전 소자(506)의 이차측 단자(505)에 가까운 위치에 기판 슬릿(610)을 배치한다. 압전 소자(506)의 일차측 단자(504)의 배치 위치로부터 어긋난 위치에 기판 슬릿(610)을 배치하는 것은, 압전 소자(506) 및 저항체(515)의 온도 상승에 기인한 초전 전압 Vp의 저감 효과가 개선된다.

본 실시예에서는, 설명의 편의상 직사각형 기판 슬릿을 이용해서 설명했다. 그러나, 전술한 설명은 또한 다른 형상의 기판 슬릿 또는 복수의 기판 슬릿에도 적용된다. 또한, 압전 소자(506)의 일차측 단자(504)의 일차측 전극(507A, 507B)을 접속하는 저항체(515)로서, 도전성 코팅을 이용해서 설명하였다. 그러나, 전술한 설명은 저항값을 갖는 도전성 코팅에도 적용된다.

본 발명은 예시적인 실시예를 참조하여 설명하였으나, 본 발명은 개시된 예시적인 실시예로 제한되지 않는다는 점이 이해될 것이다. 이하의 청구범위의 범주는 이러한 모든 변경, 등가 구조 및 기능을 모두 포함하도록 광의의 해석을 따라야 한다.

Claims

인쇄 회로 기판으로서,
플로우 솔더 배스(flow solder bath) 내에 침지되어 상기 인쇄 회로 기판 상에 납땜되고, 일차측 전극 쌍을 포함하는 압전 소자를 포함하는, 전자 부품;
상기 압전 소자의 일차측 전극 쌍에 접속된 도전성 저항체; 및
상기 압전 소자의 일차측과 이차측 사이에 설치되고 상기 압전 소자의 일부에 대향하는 슬릿을 포함하고,
상기 도전성 저항체에 대향하는 상기 인쇄 회로 기판 상의 위치는 상기 슬릿의 위치와는 다른, 인쇄 회로 기판.
제1항에 있어서,
상기 압전 소자는 전압을 출력하기 위한 이차측 전극을 포함하고,
상기 슬릿은, 상기 일차측 전극 쌍에 대향하는 위치와 상기 이차측 전극에 대향하는 위치 사이의 위치에 배치되는, 인쇄 회로 기판.
제1항 또는 제2항에 있어서,
상기 일차측 전극 쌍에 결합되고 상기 압전 소자를 구동하는 구동 소자를 더 포함하는, 인쇄 회로 기판.
제1항에 있어서,
상기 저항체의 저항값의 상한값은, 납땜 공정에서의 초전 효과로 인해 상기 압전 소자에 의해 발생하는 초전 전압에 비례해서, 상기 전자 부품에 인가되는 인가 전압이 상기 전자 부품의 정전 에너지 항복 전압 이하가 되는 값이며,
상기 초전 전압은, 상기 납땜 공정에서의 초전 효과로 인해 상기 압전 소자에 발생하는 초전 전류와 상기 저항체의 저항값의 곱인, 인쇄 회로 기판.
제4항에 있어서,
상기 저항체의 저항값은 상기 저항체의 온도 변화에 따라 변화되고,
상기 저항체의 초기 저항값은, 상기 납땜 공정에 있어서 상기 저항체의 승온에 따라 증가하는 저항값을 상기 상한값으로부터 빼서 얻어진 값인, 인쇄 회로 기판.
제4항 또는 제5항에 있어서,
상기 인가 전압은, 상기 초전 전압과, 상기 압전 소자의 상기 일차측 전극 쌍의 정전 용량과, 상기 전자 부품의 정전 용량에 의해 결정되는, 인쇄 회로 기판.
제1항 또는 제2항에 있어서,
상기 도전성 저항체는 도전성 코팅으로 형성된 저항체인, 인쇄 회로 기판.
전원 장치로서,
플로우 솔더 배스 내에 침지되어 납땜된 전자 부품을 갖는 인쇄 회로 기판;
일차측 전극 쌍을 포함하는 압전 소자;
상기 압전 소자의 일차측 전극 쌍에 접속된 도전성 저항체;
상기 압전 소자의 일차측과 이차측 사이에 설치되고 상기 압전 소자의 일부에 대향하는 슬릿; 및
상기 압전 소자의 이차측 단자로부터의 출력을 정류하는 정류 유닛을 포함하고,
상기 도전성 저항체에 대향하는 상기 인쇄 회로 기판 상의 위치는 상기 슬릿의 위치와는 다른, 전원 장치.
제8항에 있어서,
상기 도전성 저항체는 도전성 코팅에 의해 형성된 저항체인, 전원 장치.
화상 형성 장치로서,
상 담지체;
상기 상 담지체를 대전시키는 대전기;
상기 대전기에 의해 대전된 상기 상 담지체에 정전 잠상을 형성하는 정전 잠상 형성 유닛;
상기 정전 잠상을 현상해서 토너 상을 형성하는 현상 유닛;
상기 토너 상을 기록 매체에 전사하는 전사 유닛; 및
상기 대전기와 상기 전사 유닛 중 하나 이상에 전압을 인가하는 전원 장치를 포함하며,
상기 전원 장치는,
플로우 솔더 배스 내에 침지되어 납땜된 전자 부품을 갖는 인쇄 회로 기판;
일차측 전극 쌍을 포함하는 압전 소자;
상기 압전 소자의 일차측 전극 쌍에 접속된 도전성 저항체;
상기 압전 소자의 일차측과 이차측 사이에 설치되고 상기 압전 소자의 일부에 대향하는 슬릿; 및
상기 압전 소자의 이차측 단자로부터의 출력을 정류하는 정류 유닛을 포함하고,
상기 도전성 저항체에 대향하는 상기 인쇄 회로 기판 상의 위치는 상기 슬릿의 위치와는 다른, 화상 형성 장치.
슬릿을 포함하는 인쇄 회로 기판을 제조하는 방법으로서,
상기 슬릿에 대향하는 상기 인쇄 회로 기판 상의 위치에 압전 소자를 구현하는 단계로서, 상기 압전 소자는, 일차측 전극 쌍, 이차측 단자, 및 상기 압전 소자의 상기 일차측 전극 쌍에 접속된 도전성 저항체를 포함하고, 상기 슬릿이 상기 인쇄 회로 기판에 대향하는 위치는 상기 도전성 저항체의 위치와는 다른 것인, 상기 구현하는 단계; 및
상기 압전 소자가 실장된 상기 인쇄 회로 기판을 플로우 솔더 배스로 반송하는 단계를 포함하는, 인쇄 회로 기판 제조 방법.
제11항에 있어서, 상기 인쇄 회로 기판 상에는 상기 압전 소자를 구동하는 구동 소자가 실장되는, 인쇄 회로 기판 제조 방법.
삭제
삭제
삭제