KR101527139B1 - 박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정 - Google Patents

박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정 Download PDF

Info

Publication number
KR101527139B1
KR101527139B1 KR1020097026653A KR20097026653A KR101527139B1 KR 101527139 B1 KR101527139 B1 KR 101527139B1 KR 1020097026653 A KR1020097026653 A KR 1020097026653A KR 20097026653 A KR20097026653 A KR 20097026653A KR 101527139 B1 KR101527139 B1 KR 101527139B1
Authority
KR
South Korea
Prior art keywords
delete delete
wafer
capsule
recrystallization
semiconductor wafer
Prior art date
Application number
KR1020097026653A
Other languages
English (en)
Other versions
KR20100038306A (ko
Inventor
에마뉴엘 엠. 삭스
제임스 지. 세르디
에릭 티. 한티수
Original Assignee
메사추세츠 인스티튜트 오브 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메사추세츠 인스티튜트 오브 테크놀로지 filed Critical 메사추세츠 인스티튜트 오브 테크놀로지
Publication of KR20100038306A publication Critical patent/KR20100038306A/ko
Application granted granted Critical
Publication of KR101527139B1 publication Critical patent/KR101527139B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/02—Production of homogeneous polycrystalline material with defined structure directly from the solid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

전형적으로 실리콘으로 된 최초 웨이퍼는 요구되는 최종의 PV 웨이퍼의 형태를 갖는다. 이러한 최초 웨이퍼는 급속 응고 또는 CVD에 의해 만들어질 수 있다. 이러한 웨이퍼는 작은 그레인들을 갖는다. 이러한 웨이퍼는 깨끗한 박막 내에 캡슐화되며, 이러한 박막은 보다 큰 그레인 구조를 생성하기 위해 재결정화될 때에 실리콘을 포함하고 보호한다. 이러한 캡슐은 산소 또는 스팀의 존재하에서 웨이퍼를 가열하여, 외부 표면에 전형적으로 1-2 마이크론의 실리콘 이산화물이 생기게 함으로써 만들어질 수 있다. 또한, 가열은 공간 내에 용해 구역을 생성하는데, 이를 통해 웨이퍼가 이동함으로써, 보다 큰 그레인 크기를 갖는 재결정화가 이루어진다. 캡슐은 재결정화 동안 용해된 물질을 포함하며, 불순물들에 대해 보호한다. 재결정화는 공기 중에서 이루어질 수 있다. 백킹 플레이트들을 통한 열 이동은 응력들 및 결함들을 최소화한다. 재결정화 이후, 캡슐은 제거된다.
최초 웨이퍼, 재결정화, 그레인 크기, 결함, 백킹 플레이트, 박막 캡슐

Description

박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정{RECRYSTALLIZATION OF SEMICONDUCTOR WAFERS IN A THIN FILM CAPSULE AND RELATED PROCESSES}
본 출원은 미국 가 특허 출원 제60/937,129호 "캡슐 내의 광전지 실리콘 웨이퍼들의 주조, 방향성 응고, 및 관련 공정들(Casting and Directional Solidification of Photovoltaic Silicon Wafers in a Capsule and Related Processes)"(출원일: 2007년 6월 26일)의 우선권을 주장하며, 이는 그 전체가 본원의 참조로서 통합된다.
(단결정 및 다결정의) 결정 실리콘 웨이퍼들은 오늘날 제조되고 있는 거의 대부분의 광전지 모듈들에서의 기본적인 형성 블록(building block)이다. 리본 실리콘(ribbon silicon)에 의해 보유되는 작은 시장 점유율을 제외하고, 이러한 모든 웨이퍼들은 잉곳(ingot)들을 소잉(즉, 절단)(sawing)하여 제조된다. 소잉 자체는 상당한 비용이 들어가며, 또한 소잉된 분말에 대해 값비싼 실리콘 원료의 반 이상을 낭비하게 된다. 결과적으로, 웨이퍼의 비용이 광전지 모듈을 제조하는 비용의 거의 반을 차지하게 된다.
한편, 리본 방식들(ribbon approaches)은 잉곳을 소잉한 웨이퍼들보다 덜 평 평하고 더 큰 결함을 갖는 물질을 생성한다. 이는 리본을 응고하는 동안 요구되는 높은 온도 변화(gradient)에 의해 야기된다. 따라서, 리본 기술들이 단위 면적당 더 낮은 비용을 제공할 수 있기는 하지만, 이러한 장점은 더 낮은 셀 효율성에 의해 상쇄된다.
따라서, 본 명세서에서 설명되는 본 발명의 목적은 높은 전자 공학적인 품질과 낮은 비용을 결합시킴으로써 새로운 표준을 정하게 될 실리콘 웨이퍼 제조 기술을 생성하는 것이다. 산업-표준의 주조 및 소잉된 다결정 웨이퍼들에 필적하거나 또는 이들보다 우수한 평탄도 및 결함 밀도를 갖는 실리콘 웨이퍼들을 제공하는 것이 목적이다.
구체적인 목적은 어떠한 소잉도 요구되지 않는 실리콘 웨이퍼들을 제조하는 것이다. 이러한 목적의 일부는, 먼저 웨이퍼의 지오미트리(geometry) 형상을 생성한 다음, 개별적인 공정을 통해, 요구되는 결정학적인 구조(crystallographic structure)를 생성하는 방법을 제공하는 것이다.
이러한 본 발명의 일 양상은 웨이퍼의 지오미트리를 생성하는 기능과 적절한 그레인 구조(grain structure)를 생성하는 기능을 분리하는 것이다. 다른 목적은 제 1 높은 쓰루풋 단계에서 웨이퍼의 지오미트리를 생성하는 것이다. 제 2 단계에서, 웨이퍼의 그레인 구조가 방향성의 응고 공정에 의해 변형된다.
보다 완전한 요약은 하기에서 청구항 바로 앞에서 제공된다. 도 1에서 흐름도의 형태로 개략적으로 나타낸 바와 같이, 광전지 기판의 제조에 대한 제 1 단계에서, 프리폼 웨이퍼(preform wafer)가 생성되는데(108), 이는 실질적으로 요구되는 최종(end)의 재결정된 웨이퍼의 지오미트리 형상을 갖는다. 하지만, 이러한 최초 웨이퍼는, 예를 들어 급속 응고 공정(rapid solidification process)(106)에 의해 급속하게 만들어진다. 이러한 프리폼의 최초 웨이퍼는 매우 작은 그레인(grain)으로 되어 있을 수 있으며(전형적으로는, 매우 작은 그레인으로 된다), 이에 의해 광전지 웨이퍼로서 이용하기에는 부적절하다. 전형적으로, 실리콘이 적절한 물질이기는 하지만, 이러한 기술은 다른 물질들에도 적용될 수 있다.
이후, 프리폼 웨이퍼는 순수(clean) 박막층으로 된 컨포멀한 캡슐(conformal capsule)로 싸여진다(118). 이러한 소모성의 고순도의 캡슐은, 캡슐화된 웨이퍼가 광전지 응용에 적절한 재결정화된 그레인 구조를 생성하기 위해 재결정화되는 다음 단계(122) 동안 실리콘을 포함하며 이를 보호할 것이다. 이러한 박막 캡슐은, 예를 들어 스팀(steam)의 존재하에서 실리콘을 가열하여, 웨이퍼의 전체 외부 표면에 실리콘 이산화물을 성장시킴으로써 만들어질 수 있다. 전형적으로, 1-2 마이크론(micron) 두께의 층이 성장된다. 또한, 다른 물질들 또는 물질들의 층들도 캡슐에 대해 이용될 수 있다.
그런 다음, 웨이퍼의 결정 구조는 이러한 웨이퍼를 로(furnace)에 통과시킴으로써 개선되는바, 이러한 로는 용해된 구역이 발생하는 공간 내에 영역을 생성되는데, 웨이퍼가 이를 이동하게 됨으로써, 재결정화된 새롭고 개선된 결정 구조가 생기게 된다. 상기 로는 히터 라드(hearter rod) 및 절연물 브릭(insulation brick)으로 이루어질 수 있다. 이러한 로의 냉각 구역은 열적으로 유도되는 응력(stress)들 및 이러한 응력들에 의해 야기되는 결정학적인 결함들을 최소화하도록 적절히 제어되어야 한다.
박막 캡슐은 재결정화 동안 용해된 물질을 포함한다. 지지판(support plate) 또는 백킹 플레이트(backing plate)가 제품의 평탄도를 확립하기 위해 요구될 수도 있지만, 이러한 박막 캡슐 역시 최초 웨이퍼의 형상을 유지하는 것을 돕는다. 이러한 박막 캡슐은 웨이퍼에 들어오는 불순물들에 대한 확산 장벽(diffusion barrier)의 역할을 한다. 이러한 캡슐은, 그레인들의 핵 형성(nucleation)을 제어함으로써, 결과적인 최종 웨이퍼의 결정 구조를 결정함에 있어서 중요한 역할을 한다. 일부 캡슐 물질들에 대해, 로는 공기 환경에서 동작할 수 있다. 예를 들어, 실리카(silica)가 실리콘 웨이퍼에 대한 캡슐 물질이라면, 공기 중에서의 동작은 캡슐 내의 임의의 결함들을 힐링(healing)(즉, 치유)한다. 캡슐의 얇은 특성에 의해, 웨이퍼 물질과 캡슐 물질 간의 열 팽창 계수의 어떠한 미스매치(mismatch)로 인한 웨이퍼 상의 응력이 거의 없도록 보장한다. 재결정화 이후, 박막 캡슐은, 예를 들어 식각에 의해 제거된다(123). 어떠한 손상(damage)도 없기 때문에, 통상의 소잉 형성 이후에 수행되는 것과 같은 손상 식각(damage etch)을 수행할 필요가 없다.
본 명세서에 개시되어 청구되는 본 발명의 몇 개의 목적들은 첨부한 청구항들 및 도면들을 참조하여 보다 충분히 이해될 것이다.
도 1은 광전지 이용에 적절한 그레인 구조를 갖는 실리콘 웨이퍼를 형성하기 위한 본 발명의 공정을 흐름도의 형태로 개략적으로 나타낸다.
도 2는 최초 웨이퍼 프리폼의 모든 주위에 박막 캡슐을 형성하는 것을 보여주는 개략적인 표현이다.
도 3은 캡슐에 의해 둘러싸인 프리폼 웨이퍼의 개략적인 표현이다.
도 4A는 완전히 고체의 최초 결정 형태인, 로 내의 웨이퍼를 개략적으로 나타낸다.
도 4B는 로 내에서 더 멀리 나아간 도 4A의 웨이퍼를 개략적으로 나타내는바, 이 웨이퍼는 여전히 고체의 최초 결정 형태의 트레일링(trailing) 부분 및 액체의 리딩(leading) 부분을 갖는다.
도 4C는 로 내에서 더 멀리 나아간 도 4A의 웨이퍼를 개략적으로 나타내는바, 이 웨이퍼는 여전히 고체의 최초 결정 형태의 트레일링 부분, 액체의 중간 부분, 및 재결정화된 고체의 리딩 부분을 갖는다.
도 4D는 로 내에서 더 멀리 나아간 도 4A의 웨이퍼를 개략적으로 나타내는바, 이 웨이퍼는 액체의 트레일링 부분 및 재결정화된 고체의 리딩 부분을 갖는다.
도 4E는 로 내에서 더 멀리 나아간 도 4A의 웨이퍼를 개략적으로 나타내는바, 이 웨이퍼는 이제 완전히 재결정화된 고체이다.
도 5A는 로 내의 웨이퍼를 개략적으로 나타내는바, 이 웨이퍼는 완전히 액체이며, 웨이퍼의 전체 체적은 실질적으로 동시에 그 용해점(즉, 녹는점)에 이르게 된다.
도 5B는 로 내로부터 나오고 있는 도 5A의 웨이퍼를 개략적으로 나타내는바, 이 웨이퍼는 액체의 트레일링 부분 및 재결정화된 고체의 리딩 부분을 갖는다.
도 6A는 재결정화 이후의 웨이퍼를 개략적으로 나타낸다.
도 6B 및 6C는 재결정화 이후의, 그리고 캡슐을 제거하기 위한 식각 이후의, 도 6A에 개략적으로 나타낸 것과 유사한 웨이퍼의 디지털 이미지들로서, 도 6B는 상면을 나타내고, 도 6C는 하면을 나타낸다.
도 7은 웨이퍼를 3차원으로 개략적으로 나타낸 것으로서, 여기서 결정들은 오른쪽으로 응고되고, 왼쪽으로 액체로 성장되는데, 이는 웨이퍼가 화살표(P) 방향으로 오른쪽으로 끌어 당겨지기 때문이며, 액체 쪽으로 오목한 결정 성장 프리즈 프런트(freeze front)(FA)를 갖는다.
도 7AI는 도 7의 A-A 라인을 따라 절취한 단면도의 개략적인 표현으로서, 열 흐름 패턴들을 나타낸다.
도 7AⅡ는 도7AI에 나타낸 프리즈 프런트(FA)와 관련된 결정 성장 패턴을 나타내는 개략적인 표현이다.
도 7BI는 유익한 형상을 갖는 프리즈 프런트(FB)를 나타내는 단면도의 개략적인 표현으로서, 열 흐름 패턴들을 나타낸다.
도 7BⅡ는 도 7BI에 나타낸 웨이퍼의 개략적인 표현으로서, 도 7BI에 나타낸 프리즈 프런트(FB)와 관련된 결정 성장 패턴을 보여준다.
도 7C는 도 7BI에 나타낸 것보다는 덜 유리하지만, 여전히 어느 정도의 효용성을 갖는 프리즈 프런트(FA)를 나타내는 단면도의 개략적인 표현이다.
도 7D는 7BI에 나타낸 것보다는 덜 유리하지만, 도 7C에 나타낸 것보다는 더 유익한 프리즈 프런트(FD)를 나타내는 단면도의 개략적인 표현으로서, 여기서 더 작은 인터페이스 각도(interface angle)는 약 90도이다.
도 8A는 본 발명의 캡슐화된 웨이퍼를 제조하기 위한 장치를 개략적으로 나타내는바, 이 장치는 서로 다른 열 출력을 갖는 상부 및 하부 히터들(이들은 처리되고 있는 웨이퍼로부터 균일하게 이격되어 있다)을 구비한다.
도 8B는 본 발명의 캡슐화된 웨이퍼를 제조하기 위한 장치를 개략적으로 나타내는바, 이 장치는 동등한 열 출력을 상부 및 하부 히터들(이들은 처리되고 있는 웨이퍼로부터 균일하지 않게 이격되어 있다)을 구비한다.
도 8C는 본 발명의 캡슐화된 웨이퍼를 제조하기 위한 장치를 개략적으로 나타내는바, 이 장치는 같은 동등한 열 출력을 갖는 상부 및 하부 히터들을 구비하며, 다른 두께의 백킹 플레이트들이 처리되고 있는 웨이퍼를 지지한다.
도 8D는 본 발명의 캡슐화된 웨이퍼를 제조하기 위한 장치를 개략적으로 나타내는바, 열 차폐 부재(heat shielding element)가 처리되고 있는 웨이퍼와 히터들 사이에 삽입되어 있다.
도 9는 웨이퍼 표면을 가로질러 홈들(grooves) 및 리지들(ridges)이 있는 텍스쳐된 프리폼(textured preform)의 개략적인 표현이다.
도 10은 다층 캡슐 내에 캡슐화된 웨이퍼 프리폼을 나타내는 개략적인 표현이다.
도 11은 고체의 하위 백킹 플레이트 및 파우더의 상위 백킹 부재를 이용하는 본 발명의 일 실시예를 보여주는 개략적인 표현이다.
도 12는 2개의 웨이퍼들 및 3개의 백킹 플레이트들의 적층(stack)을 보여주는 개략적인 표현이다.
도 13은 3개의 웨이퍼들 및 4개의 백킹 플레이트들의 적층을 보여주는 개략적인 표현이다.
도 14A는 한 쌍의 라드들 위에 위치하는 동안, 백킹 플레이트들 없이 재결정화된 캡슐화된 웨이퍼의 상부로부터의 디지털 이미지로서, 라드들을 또한 보여준다.
도 14B는 도 14A에 나타낸 재결정화된 웨이퍼의 하부로부터의 디지털 이미지로서, 어떻게 웨이퍼가 지지 라드들 주위로 슬럼프(slump)되는 지를 보여준다.
도 15는 로 내의 웨이퍼를 개략적으로 나타내는바, 이 웨이퍼는 여전히 고체의 최초 결정 형태의 트레일링 부분과, 액체의 중간 부분과, 그리고 재결정화된 고체의 리딩 부분을 가지며, 도 4C에 나타낸 바와 같이 수평으로 이동하는 것이 아닌, 로를 통해 수직으로 이동하도록 배치된다.
본 명세서에서 개시되는 하나의 방식은, 먼저 웨이퍼의 지오미트리 형상을 생성한 다음, 개별적인 공정으로, 원하는 결정학적인 구조를 생성함으로써, 어떠한 소잉도 요구하지 않으면서 실리콘 웨이퍼들을 제조하는 것이다. (이러한 시퀀스는, 결정학적인 구조가 생성된 다음, 소잉을 통해 지오미트리 형상이 생성되는 잉곳 방 법들과 반대이다.)
공정의 개요는 흐름도 형태의 도 1을 참조하여, 그리고 다양한 제조 단계들에서 도 2 및 3을 참조하여 제시된다. 도 1에 나타낸 바와 같이, 단계(108)에서, 웨이퍼의 지오미트리 형상이 생성될 수 있다. 이를 테면, 하기 논의되는 바와 같이, 급속 응고 기술(106)이 이용될 수 있다. 대안적으로, 화학 기상 증착 기술(104)이 이용될 수 있다. 결과적으로, 최초 웨이퍼는 약 10mm2 미만, 전형적으로 약 1mm2 미만의 평균 그레인 크기(grain size)를 갖게 된다.
도 2 및 3에 개략적으로 나타낸 바와 같이, 중요한 단계로, 극도로 순수한(super-clean) 박막 캡슐(320)이 최초 웨이퍼(216) 주위에 생성된다(118). 이는 산소 함유 분위기를 갖는 로 내에서 이루어질 수 있다. 지지 부재들(미도시)에 의해 웨이퍼(216)를 지지하는 것이 편리한데, 이러한 지지 부재들은 최소의 표면 영역 만을 산소 함유 분위기와 완전히 접촉(contact)하는 것으로부터 막을 뿐이다. 이러한 캡슐(320)은, i) 이후의 재결정화 단계(122) 동안 실리콘 및 그 형상을 유지하고, ii) 그레인 핵 형성의 제어 및 지오미트리 제어를 위한 환경을 제공하며, 그리고 iii) 실리콘의 순도를 유지하기 위한 화학적인 장벽의 기능을 한다. 예를 들어, 캡슐(320)은 실리콘 이산화물의 성장 또는 증착에 의해 제조될 수 있다. 또한, 이러한 캡슐은 다수의 층들로 이루어질 수 있으며, 이에 의해 특수화된 내부층을 통한 그레인 핵 형성에 대한 제어 및 특수화된 외부층을 통한 강도를 제공한다. 캡슐은 또한 다른 방법들로 형성될 수 있다. 이러한 모든 것들은 하기에서 논의된 다. 웨이퍼 및 캡슐은 캡슐화된 웨이퍼 어셈블리(319)를 형성한다.
도 4A-4E와 관련하여 개략적으로 나타낸 바와 같이, 요구되는 결정 구조는 구역 재결정화(zone recrystallization)에 의해 생성될 수 있다. 일 실시예에 따르면, 최초 웨이퍼(416)는 상부(424) 및 하부(426)의 강성(rigid) 백킹 플레이트들(전형적으로, SiC) 사이에 끼워 넣어진다(즉, 샌드위치된다). 이러한 판들은 캡슐(420)(및 이에 따라 최종 웨이퍼)이 강제적으로 평평하게 되도록 하며, 또한 웨이퍼 자체 이외의 열 제거 경로를 제공한다. 얇은 파우더층(428)(전형적으로, 실리카 파우더(silica powder))은 백킹 플레이트들(424, 426)로부터 캡슐(420)의 방출(release)을 촉진시킨다. 본원에서는 종종, 웨이퍼, 캡슐 및 백킹 플레이트들이 함께 샌드위치로서 지칭된다. 방사 히터들(radiant heaters)(432, 434)이 용해된 액체 구역(molten liquid zone)(L)을 생성한다. 적어도 하나의 상위 히터(432)가 샌드위치 중심선으로부터 du 떨어진 거리에 위치되고, 적어도 하나의 하위 히터(434)가 반대측 상에 dl 떨어진 거리에 위치된다. (냉각 프로파일을 맞추기 위해, 도시되지 않은 부가적인 히터들 및 그 밖의 것들이 제공될 수 있다.) 스페이서들(410)이 선택적으로 제공될 수 있는데, 이러한 스페이서들은 완성된 웨이퍼에 대해 원하는 치수들을 유지하고, 상위의 백킹 플레이트들 상에 중력에 의해 가해지는 힘 및 클램핑 부재들(411)로부터의 임의의 조임력(clamping force)으로부터의 압착 효과(squeezing effects)를 견뎌내기 위해 제공되는 것이며, 그리고 하기 설명되는 바와 같이, 이러한 스페이서들은, 특히 웨이퍼가 용해될 때, 샌드위치(418) 및 또한 이송 메커니즘(transport mechanism)(412)을 손상되지 않게 유지하기 위해 제공 되는 것이다. 상기 클램핑 부재들은 커다란 C-형상의 클램프와 같이 완전체(integral)가 될 수 있다. 또는, 2개 이상의 독립적으로 작동가능한 부재들이 이들 사이에 웨이퍼를 클램프시키도록 강제적으로 함께 힘을 가할 수 있다.
도 4A-4E에서 화살표(P)로 나타낸 바와 같이, 처리되고 있는 웨이퍼(416)는 왼쪽으로부터 오른쪽으로 이동한다. 이송 메커니즘은 한 쌍의 롤러들(412)에 의해 개략적으로 나타나있다. 임의의 적절한 이송 메커니즘이 본 발명의 일부인 것으로 고려되는데, 본원에서 이러한 이송 메커니즘은 종래에 알려져 있는 퓨셔식 로(pusher furnace) 또는 워킹형 빔 이송(walking beam transport) 또는 벨트 이송(belt transport)을 포함하지만, 오직 이것들로만 한정되지는 않는다. 이러한 이송은 도 4A-4E에 나타낸 바와 같이 수평으로 이루어지거나, 또는 하기 논의되는 바와 같이 다른 방법으로 이루어질 수 있다.
도 4A에 나타낸 바와 같이, 처음에, 최초 웨이퍼(416)는 완전히 고체로서, 소결정체(small crystal)들이 주를 이루고 있는 바람직하지 않은 결정 구조를 갖는다. (도 4B에 개략적으로 나타낸 바와 같이) 웨이퍼(416)가 로 내로 이동할 때, 가열 부재들(432, 434) 가까이에서, 웨이퍼의 리딩 에지는 용해되고, 트레일링 에지는 용해되지 않는 상태로 남는다. 용해된 구역(L)은 웨이퍼 내에 형성된다. 다운스트림(즉, 하류)의 용해된 구역(L)과 업스트림(즉, 상류)의 여전히 고체인 구역(S) 간에 용해 인터페이스(melt interface)(M)가 형성된다. 도면들에서 이러한 용해 인터페이스(M)는 특정의 형상을 갖는 것으로 나타나있다. 하지만, 이러한 형상은 열 입력의 서로 다른 조건들 하에서 달라질 수 있으며, 본원에서 설명되는 공정들 중 임의의 공정에 대해 큰 영향을 주지 않는다.
도 4C에 개략적으로 나타낸 바와 같이, 가열된 다음 냉각된 웨이퍼(416)가 화살표(P) 방향으로 (오른쪽으로) 앞으로 이동함에 따라, 결국에는 가열원(heat source)(432, 434)으로부터 충분히 멀리 이동하게 됨으로써, 이전에 용해된 부분은 냉각되고, 새로운 결정 구조를 가지며 응고된다. 새롭게 응고된 부분(C)과 액체 부분(L) 사이에는, 프리즈 인터페이스(freeze interface)(F)가 있는데, 나타낸 바와 같이 트레일링 측(L)(오른쪽)에는 액체 물질이 있고, 리딩 측(C)에는 고체 물질이 있다.
일반적으로, 프리즈 인터페이스(F)와 용해 인터페이스(M) 및 이들 간의 용해 구역(L)의 공간 내의 위치는 히터들(432, 434)과 같은 로 부재들에 대해 실질적으로 움직이지 않는 상태로 유지된다. 웨이퍼(416)는 방금 언급한 공간 내의 움직이지 않는 위치들에 대하여 이동하고 있다. 따라서, 이동하는 웨이퍼(416)의 다른 부분들은 처음에 고체로부터 액체로 변한 다음, 고체의 재결정화된 형태로 변한다. 이에 따라, 웨이퍼는 공간 내의 위치들을 따라 이동하는데, 용해 구역(L)이 형성된 다음, 냉각, 재결정화 및 응고가 일어난다.
도 4D에 개략적으로 나타낸 바와 같이, 웨이퍼(416)가 계속해서 오른쪽으로 앞으로 이동함에 따라, 남아있는 모든 최초 결정 구조 부분은 액체가 되며, 이에 따라 어떠한 용해 인터페이스도 없게 되고, 프리즈 인터페이스(F) 만이 있게 된다. 마지막으로, 도 4E에 나타낸 바와 같이, 전체 웨이퍼는 프리즈 인터페이스(F)를 통과하여 지나게 되며, 어떠한 용해 인터페이스 또는 프리즈 인터페이스도 갖지 않는 상태로 모두 재결정화된 고체(C)가 된다.
웨이퍼들(단결정 및 다결정 모두)은 산화 및 재결정화되었다. 도 6A는 손상되지 않은(즉, 완전한) 산화물 캡슐을 갖는 재결정화된 웨이퍼를 개략적으로 나타낸다.
이러한 캡슐은 건식 산화물(dry oxide), 습식 산화물(wet oxide) 및 층을 이룬 산화물들의 결합들로 만들어진다.
산화된 웨이퍼들은 공기, 아르곤 및 아르곤/수소 형성 가스 내에서 재결정화되었다. 3개의 모든 경우들에서, 성공적인 결과들이 얻어졌다. 하지만, 불활성 및 환원(reducing) 분위기에서 재결정화를 수행할 때에는, 캡슐 내에 약간의 크랙(crack)들이 발생하였다. 이러한 크랙들은 캡슐로부터 용해된 실리콘이 누설될 수 있게 한다. 공기 중에서의 재결정화는 이러한 결함들을 야기하지 않았다. 공기 중에서 불이 붙여질 때(fired), 캡슐은 노출된 실리콘의 재산화에 의해 셀프 힐링(self-healing)된다. 따라서, 유익하게는, 재결정화를 위한 로는 전적으로 자연의 공기 분위기에서 동작할 수 있다. 이는 비활성 또는 다른 특별한 분위기에서 동작할 필요가 없다.
예로서, 최초 웨이퍼는 350㎛ 두께의 주조된 다결정 실리콘이었다. 상기 설명한 바와 같이, 이 웨이퍼는 20 시간 동안 공기 중에서 산화되었고, 재결정화되었다. 재결정화된 샘플들에서, 최종의 그레인 구조(도 6B, 6C)는 최초의 것(미도시)과 다른데, 이는 산화물 캡슐이 최초의 그레인 구조에 존재했던 동일한 그레인들을 재핵형성(renucleation)하지 않을 수 있음을 증명한다. 다시 말해, 산화물 캡슐은 재결정화된 그레인 구조에 어떠한 메모리 효과(memory effect)도 부과하지 않는다. 또한, 재결정화로부터 야기되는 그레인 방위(grain orientation)는 PV 디바이스들의 우수한 전자적 성능에 대해 유리하다. 각각 도 6B, 6C의 상부도 및 하부도로부터 알 수 있는 바와 같이, 그레인 구조들은 상부부터 하부까지 유사하다. (이를 테면, 각 이미지들 내의 별표(asterisk)를 갖는 그레인 및 이를 둘러싸는 것들을 주목한다.) 이러한 상부 하부 간의 유사성은, 웨이퍼의 평면에 평행한 것이 아닌, 웨이퍼의 평면에 수직한 그레인 바운더리(grain boundary)들이 주기적으로 발생함을 의미한다. 웨이퍼의 평면에 평행한 그레인 바운더리들은 태양 전지(solar cell)들의 전자적 성능을 저하시키는데, 그 이유는 이러한 그레인 바운더리들이 이동 전하 캐리어들에 대한 재결합 센터들로서 기능하기 때문이다. (이러한 바람직하지 않은 상태는 도면들 중 어느 것에도 나타나지 않는다.) 또한, 재결정화된 웨이퍼는 매우 평평하며, 그 범위(extent)를 넘어 약 10% 미만의 적절히 균일한 두께를 갖는데, 이것은 단지 약 25% 내에서의 평탄도 및 균일성을 갖는 것으로 여겨지는 주조 및 소잉된 결정들에 대한 표준보다 현저하게 우수한 것으로 여겨진다.
재결정화된 웨이퍼들은 재결정화 이전에 프리폼이 갖는 것보다 더 큰 평균 그레인 크기를 갖는다. 상기 설명한 바와 같이, 프리폼은 약 10mm2 미만, 전형적으로 약 1mm2 미만의 평균 그레인 크기를 갖는다. 재결정화된 웨이퍼는 약 1mm2 보다 큰, 전형적으로 약 10mm2 보다 큰 평균 그레인 크기를 갖는다. 절대 크기(absolute size)는 프리폼의 특성 및 공정에 달려있다. 중요한 특징은, 재결정화된 웨이퍼의 제 2의 평균 그레인 크기가 프리폼의 제 1의 평균 결정 그레인 크기보다 크다는 것이다.
다른 유용한 특징은, 전위(dislocation)와 같은 결함들의 밀도가 상당히 감소한다는 것이다. 어떠한 환경들에서는, 그레인 크기에 있어서 어떠한 개선도 없다 고할지라도, 전위 밀도의 개선이 유익하다.
산화물 캡슐없이 재결정화된 웨이퍼들은 심하게 볼링업(balling up)된다(즉, 둥글게 뭉치게 된다). 도 6B 및 6C에 나타난 평평한 형상을 주목하게 되면, 액체의 거친(gross) 볼링업을 막을 수 있는 산화물 캡슐의 능력이 매우 분명하게 나타난다
이러한 공정은 얇은 웨이퍼들에 대해서도 작용할 수 있다. 150 마이크론 두께 및 2 인치 [50 mm] 직경을 갖는 [100] 단결정 웨이퍼가 산화, 재결정화 및 (식각되어), 상기 설명된 것과 그레인 구조에 있어서 유사한 결과들을 나타낸다. 그레인 구조들이 웨이퍼의 상부 및 하부에서 유사하여, 그레인 바운더리들이 웨이퍼 표면들에 대해 평행하지 않음을 나타낸다. 일반적으로, 이러한 공정은 약 50 내지 400 마이크론 두께, 바람직하게는 약 100 내지 약 250 마이크론 두께의 프리폼 웨이퍼들에 대해 이용될 수 있다.
리딩 에지가 냉각되고, 이에 따라 첫 번째로 응고된다. 도 6B 및 6C에 나타낸 디지털 이미지들에 있어서, 웨이퍼의 첫 번째로 응고되는 부분은 오른쪽에 나타나있고, 마지막으로 응고되는 부분은 왼쪽에 나타나있다. 프리징시 실리콘의 체적 팽창에 의해, 실리콘의 분출(eruption)(644)들이 야기된다. 이러한 분출들은 최초 산화물 캡슐을 통해 용해된 물질이 편위(excursion)된 것들이다.
재결정화 공정의 중요한 양상은, 응고가 방향성을 가질 때, 재결정화된 웨이퍼는 시작 프리폼 보다 더 높은 화학적인 순도(더 적은 불순물)를 가질 수 있다는 것이다. 이는 불순물들이 프리즈 인터페이스에서 거부(reject)되어 액체 내에 집중될 때 구역 정화(zone purification)가 일어나기 때문이다. 이와 같이 불순물을 분리하는 이유는, 대부분의 불순물들, 특히 금속 불순물들은 액체에서보다 고체에서 덜 용해되기 때문이다. 이러한 방식으로, 불순불들은 재결정화된 웨이퍼의 단부쪽으로 집중될 것이다. 웨이퍼 단부의 작은 양을 잘라 없앰으로써, 집중된 불순물들을 제거하고, 더욱 순수한 최종 웨이퍼를 남긴다. 이러한 목적을 위해, 프리폼에는 얼마간의 여분의 길이가 제공될 수 있다. 상기 설명한 바와 같이 실리콘의 팽창으로부터 야기되는 분출들은 매우 고도로 집중된 불순물들을 포함할 것이다. 이러한 분출들을 잘라내는 것만으로도, 정화를 달성하는 데에 충분한 물질을 제거할 수 있다.
도 6A, 6B 및 6C는 평평한 백킹 플레이트들 사이에서 공정 처리된 웨이퍼를 도시한다. 어떠한 백킹 플레이트들이 없더라도, 산화물 캡슐은 자신의 형상을 매우 잘 유지한다. 도 14A 및 14B는 각각, 한 쌍의 원통형 지지 라드들(1452) 상에 직접 위치하면서, 로 내에서 재결정화되었던 캡슐화된 웨이퍼(1419)의 상부 및 하부를 나타낸다. 캡슐(1420) 내의 웨이퍼(1416)는 라드들(1452) 주위로 슬럼프되었지만, 전체 형상은, 특히 어떠한 캡슐도 없는 경우에 야기되는 볼링업된 덩어리(balled up mass)(미도시)와 비교하여, 대체로 평면을 유지한다. 어떠한 상위의 캡핑 백킹 플레이트도 없는 상태로 하위의 백킹 플레이트에 의해서만 지지되면서 재결정화된 웨이퍼는, 도 14A 및 14B에 나타낸 바와 같이 어떠한 백킹 플레이트들도 없이 처리된 것들보다 더 평평하지만, 상부 표면은, 특히 주변부 근처에서 약간의 만곡(curvature)을 나타내었다. (이러한 타입의 생성물에 대한 이미지는 나타내지 않았다.)
웨이퍼를 평평하게 유지하기 위한 지지는, 백킹 플레이트와 같은 하위의 지지 부재 및 캡슐의 고유의 힘(intrinsic strength)에 의해 개별적으로 또는 이들의 결합으로 제공될 수 있다. 이를 테면, 어느 정도의 비교적 강한 캡슐들을 이용하게 되면, 백킹 플레이트들을 불필요하게 하고, 라드들 등과 같은 개별적인 부재들 상에 캡슐화된 웨이퍼를 지지할 수 있다.
그레인 바운더리 방위 및 밀도는, 웨이퍼들이 이동하게 되는 가열 및 특히 냉각 환경을 제어함으로써 제어될 수 있다. 용해된 실리콘(L)과 고체의 재결정화된 실리콘(C) 사이의 프리즈 인터페이스(F)는, 열 흐름을 고려하는 것이 그레인 형성에 어떻게 영향을 주는 지를 이해하는 데에 있어서 열쇠(key)이다. 도 7, 7AI 및 7AII에 개략적으로 나타낸 바와 같이, 프리즈 인터페이스(F)는 액체 실리콘(L)이 얼게 되어 고체의 재결정화된 실리콘(C)이 되는 표면이다. 이러한 프리즈 인터페이스(F)의 전체 범위(extent)는 실리콘의 녹는점에 있게 되며, 이에 따라 인터페이스(F)는 등온선(isotherm)이다. 이러한 등온선의 형상은 냉각 웨이퍼(716)로부터 열이 어떻게 제거되느냐에 의해 결정된다. 이러한 형상은 또한 응고가 계속됨에 따라 그레인 구조가 웨이퍼의 재결정화 부분(C) 내로 어떻게 전파(propagate)되는 지에 영향을 준다. 용해된 실리콘 부분(L)을 얼게 한 다음 냉각시키기 위해서는, 열 이 제거되어야 한다. 실제로, 실리콘 용해의 높은 열로 인해, 실리콘의 응고를 간단히 달성하기 위해서는, 프리즈 인터페이스(F)로부터 많은 양의 열이 제거되어야 한다. 이러한 열은 먼저 고체 실리콘(C) 및 백킹 플레이트들(724, 726)을 통해 전도된 다음, 주위로 없어져야 한다. 열 흐름의 방향은, 성장 인터페이스(growth interface)인 등온선을 포함하는 등온선들에 수직이다. (이는 등온선이 균일한 온도를 가지며 열이 이러한 등온선을 따라 흐를 수 없기 때문이다.) 처음에, 대칭적인 열 흐름 패턴에 대해 설명한 다음, 보다 바람직한 몇 개의 열 흐름 패턴들에 대해 설명한다. 어떠한 상황들에서는, 대칭적인 경우도 유용하다. 이를 테면, 프리즈 인터페이스(F)와 캡슐의 교점에서 결정 성장의 핵 형성이 거의 없거나 또는 아예 없으면, 그렇지 않은 경우 하기 설명되는 바와 같이 대칭의 프리즈 인터페이스와 관련되는 결정 성장 방위의 문제들이 발생하지 않는다.
도 7은 재결정화 동안 액체 부분(L)과 고체 부분(C) 간의 프리즈 인터페이스(F)를 3차원으로 개략적으로 나타낸다. 이러한 인터페이스는 화합물 만곡(compound curvature)을 갖는다. 웨이퍼의 평면(W) 내의 만곡(Fu)은 설명을 위해 도면에서 과장되어 있다는 것을 유의해야 한다. 인터페이스(FA)의 주요 만곡은 도 7AI에 나타낸 단면도에서 볼 수 있다. 이러한 만곡은 하기 논의의 주제가 될 것이다. (이들 도면들에는 어떠한 용해 인터페이스도 나타나지 않는다. 만일 존재한다면, 이들 도면들에 나타낸 부분들의 왼쪽의 바깥쪽에 있을 것이다.)
도 7AI는 재결정화 동안, 캡슐(720) 내에 캡슐화된 웨이퍼(716)와 백킹 플레 이트들(724, 726)의 샌드위치(718)의 단면을 도시한다. 열은 웨이퍼(716)의 상면 및 하면으로부터 대칭적으로 없어지며, 웨이퍼를 통해 전도되어야 하기 때문에, 그 웨이퍼의 중간 평면(mid-plane, MP)은 웨이퍼의 평평한 비에지(non-edge) 주 표면들에 평행하며 그 중간에 있다. 여기가 웨이퍼가 냉각되고 있는 영역 내에서 온도가 가장 높은 곳이다. 인터페이스(FA)는 나타낸 대칭적인 형상을 갖는다. 화살표(H)는 열 흐름의 국부적인 방향을 나타낸다. 열이 인터페이스(FA)에 수직하게 흐르는 동안, 그레인들 역시 인터페이스(FA)에 수직하게 전파되는 경향이 있는 것이 사실이다. 그레인들이 생기게 하는 하나의 가능한 방법은, 도 7AⅡ에서 포인트들(717u 및 717l)로 나타낸 바와 같이, 웨이퍼(716)와 박막 캡슐(720) 간의 경계에서의 핵 형성에 의해서이다. 이러한 인터페이스에서 핵 형성되는 그레인들(715)은 웨이퍼의 중심 평면(mid-plane)을 향해 안쪽으로 전파되는 경향이 있다. 그레인들이 상부 경계(717u) 및 하부 경계(717l) 모두로부터 동시에 전파될 수 있기 때문에, 가령 721에서, 그레인 바운더리들이 충돌하게 될 가능성이 있으며, 결과적으로 그레인들은 비교적 작아지게 되고, 웨이퍼(716)의 완전한 두께(full thickness)에 미치지 못하게 된다. 또한, 2개 이상의 성장 결정들의 충돌로부터 야기되는 그레인 바운더리들은 웨이퍼의 중간선에 평행하는 상당한 성분(component)들을 갖는 경향이 있다. 이는 관련된 결정들이 웨이퍼의 전체 두께에 미치지 못하게 하기 때문에, 전기적인 특성들이 저하된다.
그레인 핵 형성의 발생이 매우 낮다면, 2개의 그레인들이 충돌하고, 가령 721에서 바람직하지 않은 그레인 바운더리를 형성하는 방식으로, 이러한 2개의 그레인들이 성장하기 시작할 가능성은 비교적 낮다는 것을 알 수 있다. 따라서, 그레인들을 핵 형성시키는 경향이 매우 낮거나 또는 아예 없는 캡슐을 이용한다면, 도 7AI에 나타낸 대칭적인 프리즈 인터페이스(FA)는 만족스러운 결과들을 제공할 수 있다.
하지만, 도 7BI에 나타낸 바와 같이, 냉각 및 프리징 동안, C에서 재결정화되는 웨이퍼(716)로부터 흐르는 열은 웨이퍼의 상부 또는 하부 중 어느 한 쪽으로 고의적으로 바이어스(bias)(즉, 편향)되어, 비대칭적인 냉각 프로파일 및 프리즈 인터페이스(FB)를 생성할 수 있다. 이는 대칭적인 인터페이스(FA)로부터 야기되는 것과 비교하여, 결과적으로 그레인 구조를 개선시킬 수 있다. 인터페이스(FB) 내에서의 비대칭성의 영향은, 인터페이스가 단지 약간 만곡되어 있는 도 7BI에 나타낸 이상적인 경우를 고려함으로써 가장 잘 이해될 수 있다. 각도들(α및 β)은, 액체 내에서 측정되는 캡슐의 각 표면들의 평면에 대한 인터페이스의 각도들이다. 본원에서, 이러한 각도들은 인터페이스 각도들이라 지칭된다. 도 7BI에서, 인터페이스 각도(β)는 90도 보다 작으며, 각도(α)는 90도 보다 크다. 대조적으로, 도 7AI에서의 2개의 대응하는 인터페이스 각도들은 모두 90도 보다 크다는 것을 유의해야 한다. 프리즈 인터페이스(FB)는 경사지게 될 것이며, 이에 따라 보다 큰 열 플럭스(heat flux)를 갖는 표면(도 7BI에 나타낸 하위 표면)이 먼저 응고될 것이다(즉, 도 7BI에 나타낸 바와 같이, 왼쪽으로 그리고 업스트림쪽으로 더 경사지게 된다).
도 7BⅡ에 나타낸 바와 같이, 인터페이스 각도가 90도 보다 크면, 해당하는 표면에서 핵 형성되는 임의의 그레인들은 응고되는 웨이퍼 내로 전파되는 경향이 있다. 하지만, 인터페이스 각도가 90도 보다 작으면, 해당하는 표면에서 핵 형성되는 임의의 그레인들은 성장하는 경향이 있으며, 이에 따라 성장하는 웨이퍼 내로 전파되지 않는다. 결과적으로, 그레인 구조는 한 표면으로부터의 전파에 의해서만 결정된다. 결과로서, 도 7BI에 나타낸 것과 같은 프리즈 인터페이스(FB)에 있어서, 웨이퍼의 중심 평면(MP)에 실질적으로 평행한 웨이퍼 내의 그레인 바운더리들은, 만일 있다고 하더라도, 거의 없을 것이며, 이에 따라 이러한 그레인 바운더리들의 해로운 영향을 피하게 된다.
도 7C 및 7D는 다양한 비대칭적인 인터페이스 형상들(FC 및 FD) 내의 캡슐화된 웨이퍼(719)의 일부를 나타내는바, 이는 도 7AI에 나타낸 대칭적인 프로파일로부터 야기되는 것에 비해 우수한 그레인 구조가 되게 한다. 이러한 형상들에 있어서의 비대칭성은 냉각 프로파일들에 있어서의 비대칭성에 의해 야기되며, 인터페이스들(FC 및 FD)은 FC로부터 FD로 냉각 프로파일에 있어서 비대칭성이 증가하는 순서로 나타나 있다. 도 7C의 두 개의 인터페이스 각도들은 90도 보다 크기는 하지만, α가 나머지 β 보다 상당히 더 크다. 결과로서, 라인(Ac)(여기에서는 인터페이스 각도 α가 더 크다)을 따라 면(751αc)으로부터 전파되는 그레인 구조는 종종 라인(BC)을 따라 다른 면(751βc)으로부터 전파되는 그레인 구조와 맞서게 될 것이다 (즉, 충돌하게 될 것이다). 다시 말해, 면(751αc)으로부터 비롯되는 결정은 면(751βc)으로부터 비롯되는 것보다 중심 평면을 지나 더 멀리, 심지어는 웨이퍼 두께를 통해 계속 확장될 것이다. 결과적으로, 도 7AⅡ에 나타낸 대칭적인 경우와 비교하여 웨이퍼 표면에 실질적으로 평행하게 뻗어있는 그레인 바운더리들이 더 적어질 것이다.
도 7D는 인터페이스 각도들 중 하나(β)가 약 90도인 경우를 나타낸다. 캡슐의 해당하는 표면(751βD)에서 핵 형성되는 임의의 그레인들은 이러한 표면을 따라 표면(FD)에 수직하게 전파될 것이며, 이에 따라 웨이퍼 내에는 전파되지 않을 것이다.
이러한 상부-하부 온도 프로파일의 서로 다른 부분들은, 하기 설명되는 방법들 중 임의의 방법을 이용하여, 열 흐름을 바이어스시킴으로써 캡춰(capture)될 수 있다.
백킹 플레이트들은 재결정화 동안 응력들을 줄이는 데에 상당한 도움을 주며, 이에 따라 이러한 응력들이 야기하게 되는 전위들 및 기타 결함들의 형성을 줄이는 데에 상당한 도움을 준다. 도 7AI 및 도 7BI 모두에서 알 수 있는 바와 같이, 프리즈 인터페이스(FA, FB)로부터 멀리 전도되는 (화살표(H)에 의해 나타낸) 열은 대부분 백킹 플레이트들(724, 726) 쪽으로 그리고 웨이퍼(716)의 중심 평면에 수직하게 흐른다. 중요하게는, 이러한 열 중에서 단지 작은 부분 만이 웨이퍼의 중심 평면에 평행하게 전도된다. 결과적으로, 재결정화된 웨이퍼를 따라 온도 변화 및 만곡이 작아질 수 있게 됨으로써, 공정 동안 작은 응력을 야기하게 되며, 이에 따라 낮은 전위 밀도들 및 그에 따른 높은 전자적 품질을 가져온다. 이것은, 대부분의 열이 성장하는 리본을 따라 전도되어야 하는 EFC 및 스트링 리본(String Ribbon)과 같은 수직 리본 성장 기술들에서의 상황과 대조적이다. 이러한 차이는, 열적으로 전도성인 백킹 플레이트들(72, 726)의 존재로 인한 것이다. 이러한 백킹 플레이트들은 웨이퍼에 매우 가까이 있으며, 열은 방사 및 전도/대류(convection)에 의해, 웨이퍼(716), 그 캡슐(72) 및 백킹 플레이트들(724, 726)의 사이에 존재하는 얇은 가스층(전형적으로, 공기)을 통해, 백킹 플레이트들로 흐를 수 있다. 공기는 다공성의 파우더 방출층들(porous, powder release layers)(728) 내의 입자(particle)들 사이의 개방된 공간들 내에 존재한다. 혹은, 어떠한 방출층도 존재하지 않으면, 백킹 플레이트들 및 박막 캡슐의 명목적으로는 평평하지만, 이상적으로 평평하지 않은 표면들 사이에 충분한 공기가 존재한다. 소정의 재결정화 속도에서 응력들을 줄이기 위해, 또는 소정의 응력 레벨에서 재결정화 속도를 증가시키기 위해, 또는 이 둘의 결합을 위해, 웨이퍼의 평면에 수직하는 열 흐름이 공정 설계자에 의해 이용될 수 있다. 각각 도 7AI 및 7BI에 나타낸 바와 같이, 대칭적인 경우와 비대칭적인 경우 모두에서 효과가 존재한다. 비대칭적인 경우, 프리즈 인터페이스(FB)의 크기를 연장시키는 열 흐름 패턴들을 부과함으로써 효과를 더욱 크게 할 수 있다. 또한, 재결정화 동안 존재하는 응력들이 보다 작아지게 되면, 최종 웨이 퍼 내에서의 잔여 응력들이 더 낮아지게 될 것이다.
재결정화되는 웨이퍼에 상부-하부 바이어스를 인가하는 가장 간단한 방법은, 서로 다른 열 흐름들 Q1, Q2(여기서, Q1>Q2)를 생성하도록 재결정화로 내의 상부 및 하부 히터 부재들을 동작시킴으로써 달성될 수 있다. 이는 이러한 히터 부재들을 서로 다른 온도들에서 동작시킴으로써 매우 간단히 수행될 수 있다. 이러한 방식으로, 도 8A에 나타낸 바와 같이, 더 뜨거운 상부 히터 부재(832a)는 Q1으로부터 비교적 더 큰 열을 발생시키고, 그에 따라 웨이퍼(816)의 상면에 국부적으로 더 넓은 용해 구역(L)을 발생시킨다. 비교적 더 작은 열 흐름 Q2 및 웨이퍼의 더 차가운 바닥면의 더 좁은 용해 구역과 결합되면, 이러한 바이어스의 최종의 결과는 각도를 갖는(angled) 프리즈 프런트(F)이다.
재결정화되는 웨이퍼로부터의 열 흐름들에 바이어스를 부과하는 관련된 방법은, 스택의 상부측 또는 하부측 중 어느 하나에 더 큰 표면적을 갖는 히터 부재들을 배치하는 것을 포함한다. 표면적이 더 크기 때문에, 히터 부재는 동일 온도에서, 표면적이 더 작은 히터 부재(이는 더 작은 양의 열 Q2를 방사한다) 보다 백킹 플레이트에 더 많은 열 Q1을 방사할 것이다. 이러한 방식으로, 도 8A에 나타낸 바와 같이, 요구되는 것과 동일한, 각도를 갖는 프리즈 프런트를 얻을 수 있게 된다. 유사하게, 웨이퍼의 단위 길이당 더 많은 히터들이 스택의 상면 또는 하면 중 어느 하나에 배치될 수 있다.
재결정화되는 웨이퍼로부터의 열 흐름들에 바이어스를 부과하는 관련된 다른 방법은, 히터 부재들을 상면 및 하면에 개별적으로 스택으로부터 멀리 이격시키는 것을 포함한다. 도 8A는 웨이퍼의 중심 평면(MP)으로부터 같은 거리들(du 및 dl)로 이격되어 있는 히터들(832a 및 834a)의 대칭적인 위치를 나타낸다. 도 8B에 나타낸 바와 같이, 워크피스로부터 상부 히터(832b)를 하부 히터(834b)와 다른 거리(du)로 이격시킬 수 있는데, 하부 히터(834b)는 워크피스로부터 더 큰 거리(dl)로 이격되어 있다. 또한, (비록 나타내지는 않았지만), 두 쌍의 히터들을 제공할 수 있는바, 하나는 업스트림에 하나는 다운스트림에 제공할 수 있다. 유사하게, 업스트림 및 다운스트림 히터들은, 상기 설명한 바와 같이, 각 히터에 대해 서로 다른 히터 출력들을 갖도록 제공되거나, 또는 웨이퍼로부터 서로 다른 거리로 제공될 수 있다.
재결정화되는 웨이퍼로부터의 열 흐름들에 바이어스를 부과하는 다른 방법은, 두께, 열 확산성, 방사율 또는 이들의 임의의 결합에 의해 결정되는 서로 다른 열 특성들의 백킹 플레이트들을 이용하는 것을 포함한다. 이를 테면, 도 8C에 나타낸 바와 같이, 하위 백킹 플레이트(826c)는 상위 백킹 플레이트(824c) 보다 상당히 더 두껍다. 히터들은 각각의 백킹 플레이트(824c 및 826c)의 가장 가까운 표면으로부터 동일한 거리 zu = zl 로 위치될 수 있다. 이용되는 백킹 플레이트들의 열 특성들에 의존하여(즉, 면내(in-plane)의 전도성 열 전송이 우위를 차지하느냐, 아니면 면외(out-of-plane)의 방사성 열 전송이 우위를 차지하느냐에 따라), 더 많은 열이 웨이퍼의 상면 또는 하면 중 어느 하나로부터 추출되어, 열적으로 비대칭이 되게 한다. 상기 설명한 바와 같이, 응고 인터페이스(F)는 웨이퍼에 대해 인터페이스 각도들(α 및 β)로 기울어질 것이며, 이것이 바람직한 결과이다. 인터페이스(F)는 각도(α) 보다 큰 각도(β)로 기울어져 있는 것으로 나타나있다. 하지만, 비대칭적인 열 특성들이 열 흐름들에 어떻게 영향을 주느냐에 따라, α > β 로 기울어질 수 있다.
도 8D와 관련하여 나타낸 바와 같이, 다른 가능한 방법은 절연물 또는 어떠한 다른 종류의 열 부재(가령 열 확산 또는 차폐물)와 같은 열 차폐물(thermal shielding)(840)을 변경하는 것인데, 이러한 열 차폐물은 비대칭적인 구성에서, 웨이퍼(816)와 히터들(832d, 834d) 중 하나 또는 다른 하나와의 사이에 삽입될 수 있다. 열 차폐물(840)은 자신의 절연 또는 열 확산, 또는 다른 열 전송 성능을, 웨이퍼(816) 및 히터들(832d, 834d) 모두에 대하여, 한 위치로부터 다른 위치로 변경할 수 있다. 또한, 차폐 부재들은 히터들 또는 웨이퍼에 대하여, 또는 둘 모두에 대하여 이동할 수 있도록 만들어질 수 있다. 따라서, 이들은 이동하는 웨이퍼와 함께 어느 정도 범위를 이동한 다음, 업스트림 웨이퍼와 함께 다시 이동하기 위해 최초 위치로 되돌아온다.
냉각 프로파일 바이어스를 확립하는 다른 방법은, 히터들의 위치를 웨이퍼의 위쪽 및 아래쪽으로 변경시킴으로써, 웨이퍼의 단위 길이에 대해, 한 표면을 향하는 가열 부재들이 다른 표면을 향하는 것보다 더 많도록 하는 것이다.
상기 설명은 히터들이 독립적인 라드들(832a, 834a)과 같은 비교적 개별적인 부재들인 것으로 가정하였다. 또한, 웨이퍼의 한 표면 또는 양 표면에 대해 분포 된(distributed) 가열원이 이용될 수 있으며, 열 출력의 분포는 상위 표면 및 하위 표면에 대해 비대칭이 될 수 있다.
이러한 기술들 중 임의의 기술은 단독으로 이용될 수 있으며, 그리고 대부분(이들 중 전부가 아닐지라도)은 나머지 기술들 중 어느 하나 또는 나머지 기술들 모두와 함께 이용될 수 있다. 또한, 설명되지는 않았지만 이후에 개발된 유사한 기술들 역시 단독으로 또는 임의의 결합으로 이용될 수 있다.
웨이퍼가 이동하는지, 아니면 히터들이 이동하는지와 관련하여, 웨이퍼가 용해된 다음 응고됨으로써 재결정화되는 다양한 구성들이 있다. 대부분의 상황들에 있어서, 웨이퍼가 가열원에 대해 이동하든지, 아니면 가열원이 움직이지 않는 웨이퍼에 대해 이동하든지 간에, 물리학/기계학 및 열역학은 동등하다. 혹은, 둘 모두는 물론 이들 간에 상대 속도를 가지고 움직일 수 있다. 하기의 설명에서는, 단순화를 위해, 가열원이 정지하여 있고, 웨이퍼가 이동한다고 가정한다. 하지만, 반드시 그럴 필요는 없다. 궁극적으로, 이들 간의 상대 속도가 중요하다. 일반적으로, 본 명세서에서 설명되는 모든 기술들은 구역 응고의 형태를 갖는다.
상기 도 4A-4E에서 나타낸 구성을 이용하게 되면, 고체 웨이퍼는 로 내로 점차적으로 이동한다. 이 웨이퍼의 리딩 에지는 용해되고, 트레일링 에지는 용해되지 않는 상태로 남으며, 웨이퍼 내에 용해 구역(L)이 생긴다.
일반적으로, 웨이퍼들은 이동 범위에 따라, 15 내지 300cm 길이가 될 수 있다. 이 중에서, 어느 한 시점에서, 0.5cm 내지 5cm가 용해될 수 있는바, 업스트림 부분들은 처음의 고체이고, 다운스트림 부분들은 재결정화된 고체이다.
또한, 도 5A 및 5B에 개략적으로 나타낸 바와 같이, 고체 웨이퍼를 제공한 다음, 일반적으로 균일한 열을 제공함으로써, 전체 웨이퍼가 액체가 되도록 하는 것이 가능하다. 이후, 가령 산화물로 된 캡슐(520) 내에 보유되어 있는 이러한 액체 웨이퍼 물질(516)은, 일반적으로 도 5B에 나타낸 것과 동일한 방식으로, 가열원(532, 534)으로부터 점차적으로 멀리 이동할 수 있게 됨으로써, 액체 대 고체 간의 프리즈 인터페이스(F)가 생긴다.
도 5A 및 5B에 나타낸 배치 방법(batch method)에 대한 하나의 가능한 장점은, 도 4A-4E에 나타낸 이동 용해 구역 방법(moving melt zone method) 보다 웨이퍼들의 제조를 더 빠르게 할 수 있다는 것이다. 배치 방법에 대한 가능한 단점은, 캡슐(520)이 웨이퍼(516)의 용해된 물질을 접촉하게 된다는 것인데, 이러한 용해된 물질은 비교적 더 긴 시간 기간 동안 다소 반응적이다.
또한, 도 4C에 나타낸 구역 냉각과 비교하여, 완전히 가열된 웨이퍼 프리폼 전체를, 구역 냉각에 의해서가 아닌, 한번에 비교적 신속하게 냉각시킬 수 있다. 비록 어떠한 장소들에서 결정 성장이 핵을 형성할 수도 있지만, 핵 형성 사이트의 수가 비교적 작다면, 결과적인 결정 구조는 만족스럽게 된다. 이러한 배치 냉각 방법의 한 장점은, 구역 냉각 방법보다 상당히 더 빠르다는 것이다.
본원에서 설명되는 예들의 결정화 단계에서 이용되는 캡슐 물질은 실리콘 이산화물(실리카)이었다. 하지만, 대안적인 물질들이 또한 이용될 수 있다. 실리카는 몇 가지의 이유로 박막 캡슐에 대해 특히 매력적인 선택이다. 이것은 웨이퍼 상에 성장되거나, 또는 이용가능한 많은 기술들 중 임의의 기술에 의해 매우 순수한 형 태로 증착될 수 있다. 우수한 웨이퍼들은 용해된 상태로 실리카와 접촉하는 실리콘으로 만들어지는 것으로 알려져 있다. (이를 테면, 실리카 도가니(silica crucible)가 CZ 성장에 이용된다.) 실리카는 비정질 구조를 가지며, 이에 따라 재결정화 동안 그레인들의 핵 형성을 최소화하는 것으로 기대될 수 있다. 실리카는, 공기 중에서의 고온 처리 동안, 임의의 노출된 실리콘의 인사이츄(in-situ) 산화로 인해 힐링된다. 이러한 셀프 힐링은 공정을 강건(robust)하게 한다. 공기 중에서 공정할 수 있는 능력은 저비용 공정을 촉진시킨다. 실리카는 도핑될 수 있으며, 이에 의해 점성 및 박막들이 그레인들을 핵 형성시킬 수 있는 경향을 제어하고, 또한 인사이츄 도핑 가능성을 제어하는 방법을 제공한다. 마지막으로, 실리카는 선택적인 식각에 의해 웨이퍼로부터 제거하기가 비교적 용이하다.
실리카를 위한 다양한 성장 및 증착 기술들이 있다. 가능한 기술들은 (공기 및 산소 환경 중에서를 포함하는) 건식 산화물 성장, (스팀 환경 중에서를 포함하는) 습식 산화물 성장, 스핀온 글래스(spin-on glass), 스퍼터링과 같은 물리 기상 증착 기술들, 및 산화물의 CVD 증착(도핑되지 않은 것과 보론 도핑된 것 모두)을 포함한다.
산화물 코팅들은 또한 웨이퍼 내로 들어가는 불순물들에 대한 확산 장벽들의 역할을 한다.
(재결정화 온도에서 더 연성(soft)이 되는) 도핑된 산화막은 그레인들의 핵 형성을 더 적게 할 것이다(이는 유익하다). 중요하게는, 도핑되고 더 연성인 막은, 주로 핵 형성 과정 동안 그리고 이러한 핵 형성 과정 직후에 얼마간의 점성 슬 립(viscous slip)을 가능하게 함으로써, 결정화하는 실리콘 상에서의 열 팽창 계수의 미스매치로 인한 트랙션(traction)을 도핑되지 않는 막 보다 더 적게 가할 수 있다. 또한, 도핑된 실리콘의 열 팽창 계수는 실리카의 열 팽창 계수보다 실리콘의 열 팽창 계수에 더 가까이 매치된다. (다른 가능한 장점은 p+ 표면 필드를 형성하기 위한 인사이츄 도핑이다.)
캡슐의 박막 특성은 이것이 서로 다른 물질들의 다중층들로 형성될 수 있게 한다. 예를 들어, 도 10에 개략적으로 나타낸 바와 같이, 도핑된 산화물의 내부층(1020a)은 웨이퍼(1016) 내에서의 결정들의 핵 형성을 감소/제거하기 위해 제공될 수 있다. 내구력(strength)을 위해, 이러한 보다 연성의 층의 뒤에는, 증착된 산화물 또는 실리콘 질화물과 같은 다른 물질이 형성될 수 있다. 이러한 많은 결합들이 존재한다. 도 10은 실리콘 웨이퍼(1016)를 구비한 어셈블리(1019)를 나타내는바, 이러한 실리콘 웨이퍼는 그 중심에서, 부가적인 캡슐층들(1020a, 1020b 및 1020c)에 의해 둘러싸여 있으며, 이러한 캡슐층들은 상기 목적들 중 어느 하나, 또는 부가적인 목적들을 위한 것이다.
반드시 모든 캡슐층들(1020a, 1020b 등)이 웨이퍼를 완전히 캡슐화해야 하거나, 또는 문제의 캡슐층 내에 반드시 있어야 하는 것은 아니다. 웨이퍼(1016)는 완전히 캡슐화되어야 하지만, 어느 하나의 층에 의해 완전히 캡슐화될 필요는 없다. 이를 테면, 외부층(1020c)은 상면(1020ct) 및 저면(1020cb) 중 어느 하나에만 또는 둘 모두에 존재할 것이며, 백킹 플레이트들로부터의 방출점(release)의 역할을 하 지만, 그렇다면 에지들(1020ce)에는 존재할 필요가 없다. 따라서, 이러한 불완전한 캡슐층들을 형성하기 위한 다른 방법들이 존재할 수 있다. 다중층 캡슐은 하나 또는 양쪽의 백킹 플레이트들에 대한 필요성을 없애기 위한 충분한 힘을 제공할 수 있다.
어떠한 환경들에서는, 프리폼 웨이퍼의 전부가 아닌 그 일부분의 주위만을 덮는 막을 제공하는 것이 가능하다. 이를 테면, 막이 웨이퍼의 하나의 주 표면만을 덮거나, 또는 하나의 주 표면 및 그 네 개의 에지들을 덮는다면, 이를 테면 지지 표면 위에 평평하게 놓여있는 웨이퍼 위에 막이 증착된다면, 그 주 표면들 중 하나는 노출되지 않는다. 이러한 부분적인 막 커버링(partial film covering)은, 부분적인 막 커버에 웨이퍼가 부착되는 결과로서 웨이퍼가 볼링업되는 것을 막기 위한 힘을 제공할 수 있을 뿐 아니라, 지지 백킹 플레이트들로부터의 재결정된 웨이퍼의 방출을 용이하게 한다.
막 캡슐은 전형적으로 약 0.25 마이크론 내지 5 마이크론, 바람직하게는 약 0.5 내지 약 2 마이크론 정도의 두께를 갖는다. 이러한 기술들에 의해 막들을 극도로 얇게 할 수 있게 됨으로써, 부가적인 장점들을 제공한다. 막 캡슐(320)은 그것이 싸고 있는 웨이퍼(216) 보다 훨씬 더 얇기 때문에, 막 캡슐과 웨이퍼가 웨이퍼의 재결정화를 통해 가열된 다음 냉각될 때에, 이러한 막 캡슐의 존재에 의해 웨이퍼 내에 응력을 발생시키지 않는다. 만일 이러한 막 캡슐이 웨이퍼와 비슷한 두께를 갖는다면, 받아들일 수 없는 큰 응력들이 발생하게 되어, 웨이퍼를 파괴할 수 있다. 일반적으로, 박막은 대단히 얇기 때문에, 구부러질 수 있다. 하지만, 이러한 박막은 그 박막의 평면 내에서의 신장 및 압착에 대해 저항력이 있다. 따라서, 포함되어 있는 용해된 실리콘이 볼링업되고자 할 때, 이러한 막은 늘어나고 부풀지 않으며, 상기 설명한 도 14A 및 14B에 나타낸 바와 같이, 비록 구부러지고 잔물결을 일으키기는 하지만, 대개 평면을 유지한다.
또한, 막 캡슐은 매우 얇아서, 웨이퍼의 표면 형상에 대해 완전히 컨포멀(conformal)하다. 또한, 텍스처된 프리폼들이 본 발명의 방법들에 따라 처리되어, 표면 텍스처(surface texture)를 유지하는 재결정화된 웨이퍼를 형성할 수 있다.
도 9와 관련하여 나타낸 바와 같이, 약 20 마이크론 깊이의 홈들(917)을 구비한 20 마이크론 피치의 선형 텍스처를 가지고 있는 웨이퍼(816)는 약 1 마이크론 두께의 막을 받도록 산화되었는바, 이러한 막은 전체 형상을 전혀 왜곡시키지 않으면서, 모든 표면들에 완전히 컨포멀하다. 그런 다음, 재결정화가 이루어진다. 약간의 완전성을 잃긴 하였지만, 캡슐은 이러한 미세한 규모의 구조의 대부분을 유지할 정도로 충분히 강했다. 따라서, 텍스처들은 요구되는 임의의 목적들을 위해 제공될 수 있다. 이를 테면, 반사 방지(anti-reflection) 및 컨택 홈 형성에 대해서는, 2008년 2월 15일, Emanuel M. Sachs 및 James F. Bredt의 명의로, 미국 가 특허 출원 제60/901,511호(2007년 2월 15일 출원) 및 미국 가 특허 출원 제61/011,933호(2008년 1월 23일 출원)의 우선권을 주장함과 아울러 미국을 지정하며 출원된 PCT 출원 번호 PCT/US2008/002058 호 ("SOLAR CELL WITH TEXTURED SURFACES") 에 개시되어 설명되어 있는바, 이는 본원의 참조로서 본원에 완전히 통합된다. 또한, 다른 방법들로, 다른 기능들 또는 동일한 기능들을 달성하기 위한 텍스처들이 제공될 수 있다.
또한, 대안적인 캡슐 물질들도 유용한데, 이들은 실리콘과, 다음의 것들, 즉 질소, 탄소 및 산소 중 어느 하나 또는 모두와의 화합물들이다. 이들은 실리콘 나이트라이드, 실리콘 옥시-나이트라이드, 실리콘 카바이드 및 실리콘 옥시-카바이드를 포함한다. 이러한 화합물들은 실리콘 웨이퍼의 기상 반응(gas phase reaction)에 의해, 또는 화학 또는 물리 증착 기술들에 의해 만들어질 수 있다.
이러한 대안적인 물질들은 적절한 물리적인 완전성(integrity) 및 최소의 그레인 핵 형성을 제공해야 한다. 이러한 막들은 또한 재결정화(122) 이후 웨이퍼(216)로부터 제거하기가 비교적 용이해야 한다.
설명된 바와 같이, 캡슐층(이를 테면, 산화물)은 공정에 있어서 몇 개의 서로 다른 시간들 중 하나의 시간에서 도포될 수 있다. 이는 어떠한 위치에서 사전에 비교적 길게, 이를 테면 몇 시간 또는 며칠 동안, 캡슐화 단계에 대해서만 특별히 설계된 장비를 이용하여 도포될 수 있다. 대안적으로, 캡슐화 단계는 재결정화 단계 직전에 이루어질 수 있으며, 동일한 로 및 동일한 단순한 공기 환경에서 수행될 수 있다. 통합 방식은 쓰루풋을 높임과 아울러, 물질 취급, 저장 및 준비 등을 줄일 수 있다. 하지만, 실리콘의 볼링업을 피하도록 주의해야 한다.
백킹 플레이트들(424, 426)은 재결정화(122) 동안 박막 캡슐(420)을 가두는 평평한 기판들이다. 본원에서 상위 백킹 플레이트(424)은 종종 캡핑판(capping plate)이라 지칭된다. 바람직한 상황은, 박막 캡슐(420)을 형성하는 물질로부터 백킹 플레이트의 물질이 방출되어 깨끗하게 분리되는 것이다. 하지만, 몰드 방출층(mold release layer)이 또한 유익하다. 실리카 또는 다른 파우더의 얇은 층(428)이 이러한 기능을 제공할 수 있다.
다음의 고려사항들은 임의의 소정의 상황에 대한 백킹 플레이트의 설계 및 백킹 플레이트 물질들의 선택에 대해 안내한다. 백킹 플레이트들은, 순수한 형태로 이용가능함과 아울러 웨이퍼에 대해 오염 징후를 제시하지 않는 내화성 물질(refractory material)로 만들어져야 한다. (비록 캡슐이 확산 장벽의 역할을 할 것이긴 하지만, 완전한 것으로서 기대되서는 안되며, 이에 따라 금속은 피해야 한다.) 백킹 플레이트는 플라스틱 변형을 겪어서도 안 되며, 광범위한 재이용을 가능하게 하기 위해서는 재결정화 동안 크랙들을 야기해서도 안 된다. 백킹 플레이트는 열적 응력들로 인해 이용시 휘어져서는 안 된다. 이러한 백킹 플레이트는 평평하게 유지되어야 한다. 재결정화 동안 가열 및 냉각 프로파일들에 의해 야기되는 열적 응력들을 최소화하기 위해, 백킹 플레이트 물질은 비교적 낮은 열 팽창 계수를 가져야 한다. 열 전도성이 더 높아지게 되면, 국부적인 과열점(hot spot)들을 없앨 것이며, 또한 국부화된 높은 열적 응력을 피할 수 있게 된다. 바람직하게는, 백킹 플레이트들은 공기 중에서 불을 쬐도록 하는 데에 적절하다.
상기 설명한 작업은 뉴욕 Niagra Falls의 Saint Gobain으로부터 상표명 "Hexoloy SE"로 판매되고 있는 무압력 소결된 알파 실리콘 카바이드(pressureless sintered alpha silicon carbide)로 형성된 백킹 플레이트를 이용하여 수행되었다. 이러한 물질은 많은 장점들을 갖는다. 이것은 얇은 시트들 내에서 쉽게 이용할 수 있으며, 합리적인 가격을 갖는다. 이것은 낮은 CTE(4×10-6 1/K), 높은 열 전도성(>50 W/mK) 및 높은 강도(380MPa)를 갖는다. 이것은 본 출원이 요구하는 것보다 200℃ 더 높은 온도인 1650℃까지의 온도에서 광범위한 서비스를 허용하는 것으로 알려져있다. 그 화학적인 순도는 만족스럽다. 즉, 총 금속 함유가 중량당 <200ppm이며, 그 중 대부분은 알루미늄이다(철 및 니켈은 합쳐서 중량당 <10ppm, 약 3ppma이다). Hexoloy SA의 성능은 다른 물질들과 비교하기 위한 적절한 기준이 된다.
상기 물질은 기대되는 것들을 나타내는 열 변화를 받는 동안 넓은 영역들에 걸쳐서 자신의 평탄도를 유지해야 한다.
백킹 플레이트들을 위한 대안적인 물질들은, 화학 기상 증착에 의해 만들어지는 것뿐 아니라, 알파 및 베타 형태의 SiC를 포함하여, 상업적으로 입수가능한 광범위한 실리콘 카바이드 물질들을 포함한다.
어떠한 경우들에서, 다공성의 백킹 플레이트들은, 스트레인(strain)을 내부적으로 수용(accomodate)하는 물질의 능력으로 인한 열 쇼크(thermal shock) 및 면외 변형(out of plane deformation)을 막는 것을 도울 수 있다.
실리콘 나이트라이드, 멀라이트(mullite) 및 알루미나(alumina) 역시 백킹 플레이트 물질들의 후보이다. 알루미나는 쉽게 입수할 수 있으며, 비용이 싸다. 하지만, 외방 확산(out-diffusion)이 만족스러워야 한다.
또한, 그래파이트(graphite), 이를 테면 마이크로 전자공학 제조에 있어서 CVD 압반에 대해 이용되는 타입의 SiC 코팅된 그래파이트 역시 백킹 플레이트로서 가능하다. 만일 SiC층이 산화에 대해 실링(sealing)된다면, 이것은 매력적인 물질이 될 수 있는데, 그 이유는 그래파이트의 보다 낮은 모듈러스(modulus)는 열 변화를 받을 때에 보다 낮은 면내 강성(in-plane stress)이 발생할 것임을 의미하기 때문이다.
중요한 요건은, 캡슐화되고 재결정화된 웨이퍼가 백킹 플레이트들로부터 깨끗하게 방출되어야 한다는 것이다. 이것이 특수화된 몰드 방출층없이 달성될 수 있다면 가장 유익하다. 이는, 백킹 플레이트 물질, 백킹 플레이트의 표면 텍스쳐 및 웨이퍼 캡슐 물질의 선택을 결합함으로써 처리된다. 문제의 온도(1420℃)에서, 대부분의 물질들은 적어도 작은 정도로 서로 반응한다. 예를 들어, 실리콘 카바이드는 산화되어 외부 실리카층을 형성하는데, 이는 이후 웨이퍼의 캡슐 물질과의 반응에 이용할 수 있다. 따라서, 몰드 방출층 없이 성공하는 것이 동력학적으로 더 문제가 된다. 즉, 재결정화의 계속 기간 동안, 용이한 방출을 가능하게 하는 데에 충분하도록 상호 작용(interaction)이 최소화될 수 있다. 만일 재결정화의 계속 기간이 너무 길면, 실질적으로 어떠한 결합도 용이한 방출을 야기하지 않을 것이다. 백킹 플레이트 상에 표면 텍스처를 생성하게 되면, 가령 거친 정도(roughness)를 설계하게 되면, 백킹 플레이트와 웨이퍼 간의 상호 작용 기회를 국부화하는 것을 도울 수 있다.
하지만, 대부분의 상황들에서는 아닐지라도, 많은 상황들에서, 도 4A에 나타낸 몰드 방출층(428)이 요구될 가능성이 있다. 하나의 방법은 미세한 파우더, 예를 들어 실리카 파우더의 얇은 층(이상적으로는 단일 입자 두께를 가짐)을 도포하는 것이다. 이러한 도포는 정전기적인 파우더 코팅(electrostatic powder coating)에 의해 이루어질 수 있다. 몰드 방출층은 거의 캡슐층 만큼 두껍거나, 또는 심지어 캡슐층 보다 훨씬 더 두껍다. 파우더가 윤활유(lubricant)의 역할을 함으로써, 백킹 플레이트와 웨이퍼 사이의 이동을 가능하게 한다. 따라서, 비록 이러한 온도들에서, 파우더가 서로 약간 소결되고, 또한 웨이퍼 상의 캡슐로 소결되기는 하지만, 파우더층 내에는 충분한 갭들이 있고, 소결 접합들(sintered joints)은 방출을 용이하게 할 수 있을 정도로 작다. 실리카는 용해된 실리콘에 의해 잘 적셔지지 않기 때문에, 파우더 층들은 캡슐 봉쇄를 방해하는 것에 대비하여 제 2 장벽의 역할을 한다. 마지막으로, 전형적으로 캡슐을 식각하여 제거하는 동안 아래 부분을 잘라냄으로써, 캡슐에 고착된 파우더를 제거한다. 하지만, 실리카의 경우에 있어서, (필요하다면), 파우더 자체가 식각되도록 식각시 더 긴 액침(immersion)을 행함으로써 제거가 보장될 수 있다.
다른 가능한 방출층들은 실리콘 나이트라이드, 실리콘 카바이드, 알루미나, 또는 심지어 그래파이트 또는 카본 블랙 파우더(carbon black powder)들로 만들어질 수 있다. 카본-기반의 파우더들의 경우, 몰드 방출층은 웨이퍼를 방출시키기 위해 타버리도록 설계될 수 있기는 하지만, 이것은 재결정화를 비산화 분위기로 한정할 수 있다.
방출층은 또한 (용해된 주석(tin)과 같이) 액체일 수 있다. 막 캡슐이, 웨이퍼 물질과 상호 작용을 하는 이러한 임의의 액체 방출층에 대한 확산 장벽의 역할을 한다는 것이 중요하다.
또한, 어떠한 환경들에서는, 상위 백킹 플레이트(424)을 제거하는 것이 가능하다. 도 11에 나타낸 바와 같이, 고체 백킹 플레이트를 이용하는 것 외에, 웨이퍼(1116)의 상면에 미립자 물질(particulate material) 또는 파우더의 층(1124)을 이용하는 것이 가능하다. 또한, 캡슐화된 웨이퍼(1119)의 한편 또는 양면의 미립자 백킹 부재에 대해 미립자 방출층(1128)이 이용될 수 있다. 백킹 플레이트들이 갖는 하나의 문제는, 이들이 휘거나, 그리고/또는 구부러지는 경향이 있다는 것이다. 만일 입자들의 비연속적인 바디(body), 또는 아마도 가볍게 약간 소결된 연속적인 또는 부분적으로 연속적인 바디가 이용된다면, 그 평탄도를 유지하는 경향이 있다. 특히, 중요한 것은, 웨이퍼 및 그 캡슐(1120)을 향하고 있는 입자들의 체적(volume)과 같은 백킹 부재의 표면은 평평하게 유지된다는 것이다. 파우더를 이용하게 되면, 만족스러운 결과가 얻어진다는 것이 밝혀졌다. 파우더는, 웨이퍼가 재결정화 로 내에 배치되기 전에, 그 웨이퍼의 상부에서 소결될 수 있다. 또한, 웨이퍼의 양측 상에서 분말로 된(powdered) 백킹 부재를 이용할 수 있다.
일반적으로, 실리카, 실리콘 카바이드, 실리콘 나이트라이드를 포함하여, 고체의 백킹 플레이트들에 대해 적절한 것과 동일한 물질들이 미립자 백킹 부재들에 대해서도 이용하능하다. 또한, 몰드 방출층(1128)이 유익할 수 있다.
백킹 플레이트들이 휘는 경향을 줄일 수 있는 다른 가능성은, 웨이퍼를 향하고 있지 않는 백킹 플레이트의 표면에 리브(rib)들을 부가함으로써 이러한 백킹 플레이트들의 강도를 증가시키는 것이다. 이러한 리브들은 웨이퍼가 이동하는 방향을 따라, 또는 그에 수직하게, 또는 (직선 그리드(rectilinear grid)에서와 같이) 양 쪽 모두에 따라, 또는 어떠한 다른 방위에 따라 정렬될 수 있다.
또한, 도 12에 나타낸 바와 같이, 웨이퍼들(1216u, 1216l) 및 이들의 백킹 플레이트들(1224, 1225, 1226)을 하나 이상의 가열 스테이지들을 위해 서로 위에 적층(stack)시키는 것도 가능하다. 이러한 방식으로, 각 웨이퍼에 대해 2개보다 적은 백킹 플레이트들이 이용될 수 있다. 이를 테면, 2개의 웨이퍼들을 서로 위에 적층시킨다면, 4개가 아닌, 단지 3개의 백킹 플레이트들만이 요구된다. 이러한 적층은 또한, 각 웨이퍼가 하나로 처리되어야 하는 경우보다 많은 웨이퍼들을 보다 적은 시간을 들여 처리할 수 있다는 장점을 갖는다. 또한, 웨이퍼들(1316u, 1316m, 1316l)의 적층(1318)은, 4개의 백킹 플레이트들(1323, 1324, 1325, 1326)을 갖는 도 13에 나타낸 바와 같이, 2개 보다 많은 웨이퍼들을 적층할 수 있다. 또한, 부재들(1323 및 1324)을 부재들(1325 및 1326) 보다 더 두껍게 나타낸 것과 같이, 서로 다른 두께 또는 열 특성들을 갖는 백킹 플레이트들을 제공함으로써, 비대칭적인 냉각 프로파일을 설정하는 것이 가능하다.
정확히 2개의 웨이퍼들의 적층들은 단일 웨이퍼 샌드위치들 및 2개 보다 많은 웨이퍼들의 적층들 보다 특별한 장점을 제공한다.
도 12에 나타낸 바와 같이, 2개의 웨이퍼들(1216m 및 1216l)의 적층(1218)(이러한 웨이퍼들 사이에는 백킹 플레이트(1225)가 있다)은, 이러한 웨이퍼 쌍을 둘러싸고 있는 열 환경이 균일하다고 하더라도, 각 웨이퍼 내에 유익한 비대칭 냉각 프로파일을 자동으로 설정한다. 이는, 2개의 웨이퍼들 사이에 있는 백킹 플레이트(1225)의 중심 평면(MP)에 대한 2개의 웨이퍼 상황의 대칭성에 의해, 그 백킹 플레이트(1225)의 중심을 가로질러 어떠한 열 흐름도 야기하지 않기 때문이다. 따라서, 열은 각 웨이퍼(1216u 및 1216l) 내로부터, 중심의 백킹 플레이트로부터 벗어나, 밖으로 향하게 된다. 이렇게 되면, 각 웨이퍼로부터 멀어지는 원하는 형상의 비대칭 냉각 프로파일을 설정하게 됨으로써, 그레인 바운더리들의 원하는 방위를 얻게 된다.
표면 텍스처를 갖는 웨이퍼들이 요구되는 일부 상황들에 대해 설명하였다. 이러한 표면 텍스처는 광 트랩핑(lihgt trapping) 또는 공정 목적, 또는 다른 목적을 위한 것일 수 있다. 어떠한 경우들에서는, 적절하게 텍스처된 표면을 갖는 백킹 플레이트들을 제공함으로써, 결과적인 웨이퍼에 이러한 텍스처를 줄 수 있다. 이러한 경우, 백킹 플레이트는 몰드 또는 폼(form)의 역할을 하며, 텍스처는 재결정화 가열 단계들 동안 일어난다.
여기에서 개시되는 발명들을 실행하는 데에는 기본적인 구역 재결정화 로가 적절하다. 실리콘 카바이드 히터 라드들의 클러스터(cluster)가 용해된 구역을 야기하기 위한 국부화된 가열을 제공한다. 이들은 고순도의 밀도높은 실리콘 카바이드로 만들어진다. 가열 부재들의 높은 화학적인 순도는 실리콘 웨이퍼들의 금속 오염 위험을 최소화하는 데에 필요하다. (통상의 실리콘 카바이드 부재들은 고도로 도핑되어 있으며, 금속 불순물들이 충분히 공급되어 있다.) 여기의 예들에서 이용되는 라드들은 상표명 HexoloyTM 으로 판매되고 있으며, 뉴욕 Niagra Falls의 Saint Gobain으로부터 입수할 수 있다.
순수한 실리콘 카바이는 반도체이며, 이러한 것으로서, 저항성의 음의 온도 계수를 갖는다. 로는 스스로 지탱하는 온도 램프로 전기적인 동력을 공급받을 수 있기 전에, 예열(preheating)을 요구하지만, 일단 온도가 되면, 음의 온도 계수는 히터의 길이를 따라 가열이 균일하도록 보장한다. 평균 보다 약간 더 차가운 히터 부재들의 임의의 영역은 보다 저항성이 됨으로써, 보다 많은 열을 발생시키게 하여, 온도를 다시 증가시킨다. 이러한 스스로 교정하는 열적인 균일성은 로의 열 프로파일의 측면간(side-to-side) 균일성의 보장을 돕는다.
히터 라드들은 순수한 다공성 실리콘 카바이드로 만들어지는 고온 절연물로 이루어진 구조에 의해 지지된다. 본 발명자들에 의해 개발된 절연물 제조 방법은 초고순도(ultra pure)의 실리콘 카바이드 파우더와 혼합된 예비 세라믹(pre-ceramic) 폴리실라잔 액상 폴리머(polysilazane liquid polymer)를 이용한다. 이러한 파우더는 Saint Gobain에 의해 공급되며, 이들의 CrystarTM 제품들의 라인에 이용된다. 절연 로 성분들은 광 평형 압력 압력(light isostatic pressure) 하에서 간단한 몰드들로 몰딩된 다음, 불에 탈 수 있다. 세라믹 바디들은 모세관 인력에 의해 파우더의 그레인들 사이에 분배되게 되는 예비 세라믹 폴리머의 열분해(pyrolysis)에 의해 형성된다. 생성물은, 예외적으로 높은 순도 및 매우 우수한 절연 품질을 갖는 다공성의 실리콘 카바이드 바디이다.
SiC 절연물의 절연 특성들을 개선하기 위해서는, 낮은 밀도 구조가 유익하다. 임시 파우더(fugitive powder)가 경화되지 않은 혼합물에 부가될 수 있는데, 이는 불에 탈 때에 타버린 다음, 보다 높은 다공성을 갖는 구조를 남길 수 있다. 그래파이트 파우더가 임시 물질(fugitive material)에 대한 적절한 선택이 될 수 있는데, 그 이유는 이러한 그래파이트 파우더는 상당히 높은 발화 온도(약 700℃)까지 자신의 완전성을 유지한 다음, 깨끗하게 타버리기 때문이다. 또한, 아크릴 및 폴리스티렌을 포함하는 폴리머 파우더들도 이용될 수 있다.
백킹 플레이트들(424, 426)은 완전히 밀도가 높은 SiC 플레이트들로서, 약 1 내지 약 10mm 두께, 바람직하게는 약 1 내지 약 4mm 두께가 될 수 있다. 하기의 예들에서는, (약 1 마이크론 두께의) 실리카 파우더의 얇은 층(428)이 정전기적인 파우더 코팅 방법들을 이용하여 백킹 플레이트들 상에 코팅되었다. 캡슐(420) 내의 웨이퍼(416)와 백킹 플레이트들(424, 426)의 샌드위치 어셈블리(416)는 세라믹 캐리어 라드들 상에 지지되는데, 이러한 세라믹 캐리어 라드들은 어셈블리를 로의 열 구역(hot zone)을 통해 리드 스크류 서보 드라이브(lead-screw serve drive)를 경유하여 이송한다. 재결정화 로의 동작 및 구조의 정밀함은 재결정화 공정의 대량의 평행화를 가능하게 한다. 전형적인 샌드위치 어셈블리(418)에 대해, 다양한 아이템들의 스케일을 넓게 보기 위해, 백킹 플레이트는 약 2mm 두께가 될 수 있다. 백킹 플레이트들 사이에 있는 웨이퍼는 200 마이크론(0.2mm 두께)이 될 것이다. 산화물 캡슐(420)은, 파우더 방출층(428)과 마찬가지로, 1 마이크론 두께가 될 수 있다. 따라서, 본 예에서의 백킹 플레이트들은 코팅된 웨이퍼의 10배 정도 두꺼울 수 있는데, 이는 한면 상의 산화물층 두께의 약 200배이다.
온도 제어에 대한 중요한 요인은 히터 라드들 자체, 로 환경 및 웨이퍼/백킹 플레이트의 우수한 온도 측정에 있다. 히터 라드들의 온도는 인사이츄로 측정되는 이러한 라드들의 저항으로부터 추정될 수 있다. 방사 분석(radiometry)에 의한 온도 측정이 로 환경에 대해, 그리고 웨이퍼/백킹 플레이트 어셈블리에 대해 이용될 것이다.
웨이퍼들의 형성
이러한 공정들에 이용되며 박막(320) 내에 캡슐화되는 최초의 프리폼 웨이퍼들(216)은 임의의 적절한 방법에 의해 제조될 수 있다. 여기에서는 대표적으로 2개의 방법들이 언급된다. 하지만, 임의의 적절한 방법이 여기에서 개시되는 발명 내에 있는 것으로 고려된다. 이러한 2개의 방법들은 급속 응고 방법 및 화학 기상 증착이다. 전형적으로, 이들은, 이를 테면 바람직한 3mm2 미만, 특히 약 1mm2 미만의 작은 평균 그레인 크기를 갖는 그레인 크기를 가질 수 있다.
급속 응고 방법들은, 실리콘을 용해시킨 다음, 냉각 기판에 갑작스럽게 제공하여, 실리콘을 급속하게 얼게 함으로써, 최초의 시작(strating) 프리폼 웨이퍼들(216)을 생성하는 데에 이용될 수 있다. 종래에 알려진 급속 응고의 2개의 기술들은 용해 스피닝(melting spinning) 및 스프레이 증착(spray deposition)이다. 용해 스피닝에서는, 용해된 물질의 스트림이 디스크 형상의 냉각된 회전 휠(rotating wheel)의 주변에 대해 분출된다. 분출의 충격으로 인해, 액체는 회전 디스크를 칠 때에 얇아지게 된다. 얇은 액체 막은 디스크 내에서의 열 전도에 의해 급속하게 냉각되며, 이에 의해 응고가 (전형적으로 1 밀리세컨드 미만 내에서) 급속하게 일어 나게 한다. 응고의 급속성은 액체가 디스크에 결합되거나 또는 달라붙는 것을 막는다.
스프레이 증착에서는, (예를 들어, 플라즈마 스프레이 건으로부터의) 용해된 물질의 작은 드롭렛(droplet)들이 냉각 기판 쪽으로 향하게 됨으로써, 급속 응고가 일어나게 한다. 이러한 방법들 및 이들의 적절한 변형들을 이용하여, 실리콘을 용해시켜 얇은 시트들로 급속하게 응고시킬 수 있다. 용해된 실리콘의 분출은, 예를 들어 컨테이너 내의 실리콘을 용해시킨 다음, 컨테이너 바닥의 구멍(hole)으로부터 강제적으로 분출되도록 액체의 상부에 가스 압력을 가함으로써 이루어질 수 있다. 스피닝 디스크는 분출 아래에서 움직이는 벨트 또는 밀접하게 이격된 일련의 평면 기판들로 대체될 수 있다.
일반적으로, 다른 형태의 급속 응고가 상기의 기술들에 대해 이용되었다. 이들은 여기에 개시된 발명들에 이용하기 위한 타입의 프리폼 웨이퍼를 생성하는 데에 적절하다.
최초의 시작 프리폼 웨이퍼(216)는 또한 실리콘 함유 가스(silicon bearing bas)로부터 화학 기상 증착(CVD)에 의해 만들어질 수 있다. CVD는, 폴리실리콘 공급 재료(feedstock)(이는 이후 잉곳들을 만들기 위해 용해된다)를 생성하기 위해 실란(silane) 또는 삼염화실란(trichlorosilane)으로부터 실리콘의 라드들 및 펠리트(pellet)들을 만드는 데에 이용된다. 전형적으로 실리콘 웨이퍼들의 상부에서, 실리콘 막들의 에피택셜 증착을 이용하여, 마이크로 전자 공학 산업에서 반도체 디바이스들을 위한 고품질의 실리콘층들을 제조한다. 독립적인(free standing) 실리 콘 바디들이 CVD에 의해 비실리콘(non-silicon) 상에 만들어진 다음, 비실리콘 기판으로부터 제거된다. 예를 들어, 실리콘은 그래파이트 기판들 위에 증착될 수 있다. 형성되는 결합은 약하며, 냉각 동안, 열 수축의 차이가 기판으로부터 실리콘의 제거를 도울 수 있다. 또한, 실리콘 상에서의 실리콘 에피택시는 단결정 성장을 전파시키기 위해 고온에서 행해져야 하는 한편, 독립적인 시트는 저온들에서 증착될 수 있는데, 이는 매우 작은 그레인 크기가 받아들여질 수 있기 때문이다.
캡슐의 전부 또는 일부는 화학 기상 증착에 의해 최초의 프리폼 웨이퍼 상에 증착될 수 있는데, 이는 가스를 단지 실리콘 함유 가스로부터, SiO2, SiNi, SiC, 또는 논의되는 임의의 다른 적절한 캡슐 물질을 증착하는 가스 또는 가스들로 변경함으로써 이루어진다.
(단지 Si 만이 아닌) 다양한 타입의 반도체의 웨이퍼들이, 소잉의 희생없이, 그리고 반도체 표면상의 소잉 손상(saw-damage) 영역의 식각에 의한 제거없이, 제조될 수 있다. 실리콘의 이용이 개선되며, 낭비적인 스트림들이 감소된다. 이를 테면, 이러한 기술들은, 게르마늄 및 다른 기초 반도체들을 포함(하지만, 오직 이것들로만 한정되지 않는다)하는 다른 반도체들, 및 갈륨 비소(GaAs)와 같은 화합물 반도체들에 대해 이용될 수 있다. 막 캡슐의 완전성은 화합물의 화학량론(stochiometry)을 유지하는 것을 돕는다. 또한, 금속들 및 세라믹들을 포함하는 다른 물질들의 결정 웨이퍼들이 이러한 방법에 의해 제조될 수 있다.
박막 캡슐(420)은 재결정화 동안 웨이퍼(416)의 물질 및 형상을 유지한다. 이는 또한, 공정 동안 웨이퍼(416)에 들어가는 불순물들에 대한 확산 장벽을 제공한다.
웨이퍼(416)는 백킹 플레이트들(424, 426)에 의해 지지되거나 또는 둘러싸여질 수 있는데, 이러한 백킹 플레이트들은 평탄성을 보증하며, 냉각 웨이퍼로부터의 열 제거를 위한 경로들을 또한 제공한다. 이러한 열 제거 경로들은 웨이퍼 자체에서의 전도에 의해 제거되어야 하는 열의 양을 감소시키며, 이에 따라 냉각 동안 응력들을 감소시킬 수 있다. 이는 또한 결함 형성(특히, 변위)을 감소시킨다. (연속적인 스트립들이 아닌) 별개의 웨이퍼들의 제조는 또한, 냉각 동안 보다 낮은 응력들을 가능하게 하는데, 이는 연속적인 스트립들은 대칭성의 고려에 의해, 성장 방향을 따라 그리고 성장 방향에 수직으로 주요 응력들을 가져야 하지만, 별개의 웨이퍼들은 다른 응력 상태들을 가질 수 있기 때문이다.
웨이퍼의 그레인 크기 및 구조는, 박막 캡슐(420)에 대한 물질 선택 및 로 내에서의 열 조건들의 결합에 의해 제어된다. 캡슐 물질은, 그 구조로 인해, 그레인들을 핵 형성시키지 않는 경향이 있는 것으로 선택될 수 있다. 그 예로는, 비정질 물질의 실리카가 있다. 대안적으로, 요구되는 경우, 캡슐 물질들은 그레인들을 고의적으로 핵 형성하도록 선택될 수 있다. 웨이퍼의 두 측면들에서의 열 환경을 고의적으로 다르게 할 수 있는데, 이렇게 되면 그레인들이 웨이퍼의 한면으로부터만 전파되는 경향이 있게 됨으로써, 웨이퍼의 두께에 있어서 어떠한 그레인 바운더리도 없도록(또는 거의 없도록) 보장한다.
그레인 크기 및 배치에 대한 제어와 함께, 감소된 응력들 및 변위들의 결합 은, 매우 높은 품질의 웨이퍼들의 제조를 가능하게 한다. 캡슐(420)과 백킹 플레이트들(424, 426)의 결합에 의한 지지는, 얇은 웨이퍼들이 제조될 수 있게 됨으로써, 실리콘 소모를 줄이고 셀 효율을 개선함을 의미한다.
캡슐에 의해 행해질 수 있는 지오미트리 정의는 텍스처된 웨이퍼들의 재결정화를 가능하게 하는데, 이러한 웨이퍼들은 이전 단계들로부터 원하는 토포그라피(topography)를 가지고 있다. 이는, 예를 들어 태양 전지에서 광 트랩핑 특성들을 생성하는 것을 도울 수 있다.
로 구성 그 자체는 대부분 간단한데, 그 이유는 이러한 로는 공기 환경에서 동작함으로써, 격납 용기 및 그 냉각의 필요성을 없애기 때문이다. 로는 절연물 브릭 및 공기 호환성(air-compatible) 히터 라드들로 만들어질 수 있다. 절연물과 히터들 모두는, 예를 들어 실리콘 카바이드로 이루어질 수 있다.
본 방법은 제조시 스케일업(scale up) 될 수 있다. 첫 번째로, 로의 단순성은 많은 로들이 제조될 수 있음을 의미한다. 두 번째로, 2개 이상의 웨이퍼들의 적층이, 일반적으로 이러한 웨이퍼들 사이에 백킹 플레이트를 갖는 상태로, 소정의 로 내에서 처리될 수 있다. 적층되는 2개의 웨이퍼들이 특히 유익한 상황인데, 그 이유는 이러한 2개의 웨이퍼들은 동일한 열 환경을 받기 때문이다.
공정이 실행될 수 있는데, 여기서 용해 구역(L)(도 4C)은, 웨이퍼(416)를 통해 (전형적으로, 웨이퍼가 공간 내의 위치(이 위치 내의 웨이퍼의 부분이 용해된다)를 통해 이동함에 따라) 이동한다. 또한, 도 5A 및 도 5B에 나타낸 바와 같이, 전체 웨이퍼를 용해시킨 다음, 방향성 있게 응고시킬 수 있다. 이 방법은, 동시에 처리되고 있는 일련의 많은 웨이퍼들이 있는 로 구성을 용이하게 한다.
본 발명은 광범위한 크기들 및 형상들의 최초 웨이퍼 프리폼들(216)에 대해 실행될 수 있다. 현재, 산업 표준의 셀 크기는 156×156mm 이다. 프리폼들은 이러한 크기를 가질 수 있다. 이들은 약간 더 클 수 있으며, 이에 따라 재결정 이후, 예를 들어 레이저 절단(laser cutting)에 의해, 요구되는 정확한 크기로 조정될 수 있다. 하지만, 프리폼들은 정사각형일 필요는 없다. 이들은, 예를 들어 스트립의 형태가 될 수 있다. 이러한 스트립은 재결정화된 다음, 요구되는 경우, 개별적인 웨이퍼들로 절단된다. 스트립을 결정화하는 것의 장점은, 보다 적은 조각들이 취급된다는 것이다. 단점은, 이동하는 응고에 의해 휩쓸어진 불순물들이 보다 긴 길이 위에서 모이게 되고, 결과적인 정화의 효과가 감소될 수 있다는 것이다. 또한, 요구되는 최종의 셀 크기 만큼 작은, 보다 작은 길이로 재결정화하게 되면, 재결정화 동안 열 응력들을 감소시키는 데에 있어서 장점을 갖는다. 긴 스트립들 또는 연속적인 길이들이 재결정화될 때, 냉각 동안의 응력들은, 대칭성의 고려에 의해, 특정의 형태들을 취해야 한다. 하지만, 짧은 조각들은 냉각 단계 동안 보다 넓은 범위의 응력 구성들을 취할 수 있다. 이러한 추가의 유연성은 냉각 동안 보다 낮은 응력들 및 보다 낮은 결함 밀도들을 가능하게 한다.
상기에서는 일반적으로, 직선의 에지가 처음으로 히터에 제시된다고 가정하면서, 정사각형 또는 직사각형 웨이퍼를 가열하고 재결정화하는 것에 대해 설명하였다. 정사각형 프리폼을 공정할 때에는, 히터 내에 코너를 먼저 제시하는 것이 또한 가능한데, 이것은 몇 개의 장점들을 갖는다. 직선의 에지가 먼저 제시되게 되 면, 그 에지의 전체 길이를 따라 각 위치가 그레인의 원치않는 핵 형성의 잠재적인 사이트가 된다. 코너가 먼저 제시되게 되면, 증가된 온도들에 대해 보다 적은 잠재적인 그레인 행 형성 사이트들이 제시된다. 즉, 종종, 직선 에지가 아닌, 코너가 용해 구역에 먼저 들어갈 때에, 단결정이 발생할 가능성이 더 크다.
상기에서는, 일반적으로 웨이퍼 프리폼(416)을 그 캡슐(420)에 대해 수평으로 방위시키는 장치 및 방법을 설명하였다. 다시 말해, 웨이퍼의 얇은 (두께) 치수는 수직으로 배열되고, 2개의 보다 긴 치수들(폭 및 길이)은 수직 평면을 확립한다. 이후, 프리폼은 로 및 다른 스테이지들을 통하여, 일반적으로 수평의 경로를 따라 이동한다. 하지만, 도 15에 나타낸 바와 같이, 프리폼(1516)을 수평으로 배열된 얇은 치수, 및 수직으로 배열된 긴, 전형적으로 가장 긴 치수를 갖도록 방위시킨 다음, 로를 통해 수직으로 위쪽 또는 아래쪽으로 이동시킬 수 있다. 수직으로 방위된 장치를 이용하게 되면, 백킹 부재들(1524, 1526)은 웨이퍼(1516)가 용해되고 재결정화될 때에 캡슐(1520)의 벽들에 대한 필요한 지지를 제공하도록 배열되어야 하며, 이에 따라 캡슐화된 웨이퍼는 평평한 표면들을 갖는 자신의 원하는 형상을 유지하게 된다.
또한, 전형적으로 이송 메커니즘(transport mechanism) 및 스페이서(spacer)들을 제공하는 것이 유익한데, 상기 이송 메커니즘은 클래프 부재들(1511, 1512)을 포함하여 이루어져, 웨이퍼를 단단히 고정시키고 이동시키며, 그리고 상기 스페이서들은 웨이퍼가 조임력의 영향하에서 으깨어지는 것을 막는다. 클램핑 부재들은 커다란 C-형상의 클램프와 같이 완전체가 될 수 있다. 또는, 2개 이상의 독립적으 로 작동가능한 부재들이 이들 사이에 웨이퍼를 클램프시키도록 강제적으로 함께 힘을 가할 수 있다.
유사하게, 실질적으로 수평으로 또는 수직으로 방위되는 것이 아니라, 웨이퍼는 여기에서 설명되는 공정들의 스테이지들을 통과할 때에, 수직과 수평 사이에서 임의의 방위로 배치될 수 있다.
여기에서 개시되는 방법들은 또한 통상적으로 제조되는 다결정 웨이퍼들의 결정 구조를 개선하는 데에도 이용될 수 있다. 이들은 도 2 및 나머지 모든 도면들에 나타낸 최초 웨이퍼 프리폼(216)의 위치에서 이용될 수 있으며, 이에 따라 이들의 결정 구조는 여기에서 설명되는 비교적 더 큰 평균 결정 크기 구조를 갖도록 개선된다.
부분적인 요약
본 발명의 바람직한 실시예는 반도체 웨이퍼 제조 방법이며, 이 방법은 제 1 평균 그레인 크기를 가지고 있는 제 1 그레인 구조를 갖는 최초 반도체 웨이퍼를 제공하는 단계와; 캡슐화된 웨이퍼를 형성하기 위해, 상기 웨이퍼의 실질적으로 전체 표면 위에 박막 캡슐을 제공하는 단계와; 그리고 상기 최초 웨이퍼가 상기 제 1 평균 그레인 크기 보다 큰 제 2 평균 그레인 크기의 제 2 그레인 구조를 갖도록 용해된 다음 재결정화되도록 하고, 상기 박막이 실질적으로 손상되지 않게 유지되도록 하는 조건들 하에서, 상기 캡슐화된 웨이퍼를 가열 및 냉각하는 단계를 포함한다.
상기 가열 및 냉각 단계는 공기 중에서 수행될 수 있다.
상기 제 2 평균 그레인 크기는 전형적으로 약 1mm2 보다 크지만, 유익하게는 심지어 약 10mm2 보다 클 수 있다. 상기 제 1 평균 그레인 크기는 약 10mm2 보다 작을 수 있으며, 전형적으로 약 1mm2 보다 작다. 상기 제 1 평균 그레인 크기는 전형적으로 약 1mm2 보다 작고, 상기 제 2 평균 그레인 크기는 유익하게는 약 10mm2 보다 클 수 있다.
상기 막은 하나 이상의 기능들을 수행한다. 본 발명의 하나의 중요한 양상에 따르면, 상기 막은 가열 및 재결정화 동안 상기 웨이퍼가 볼링업되는 것을 막는다. 다른 양상에 따르면, 상기 막은 재결정화 동안 그레인 핵 형성을 강하게 촉진시키지 않는 표면을 갖는다. 또 다른 양상에 따르면, 상기 막은 재결정화 동안 그레인 핵 형성을 알려진 정도(known degree)로 촉진시키는 표면을 갖는다. 본 발명의 다른 중요한 양상들에 의하면, 상기 막은 재결정화가 일어나는 환경 내의 부재들에 의해 상기 재결정화되는 웨이퍼가 오염되는 것을 막는다.
본 발명의 기본적인 실시예는 상기 막을 제거하는 단계를 더 포함한다.
상기 막은 산화막이 될 수 있다. 산화막을 제공하는 단계는, 얇은 산화막이 상기 최초 웨이퍼의 실질적으로 전체 표면 위에 형성되도록, 산소를 포함하는 환경에서 상기 최초 웨이퍼를 가열하는 단계를 포함한다. 상기 산화막을 제공하는 단계는 건식 산화막 성장을 포함한다.
다른 실시예에서, 상기 산화막을 제공하는 단계는 습식 산화막 성장을 포함 한다.
유익한 실시예에 있어서, 상기 산화막이 형성되도록 산소를 포함하는 환경에서 상기 최초 웨이퍼를 가열하는 단계는, 상기 최초 웨이퍼가 재결정화되도록 하는 조건들 하에서 상기 캡슐화된 웨이퍼를 가열하는 단계 바로 직전의 시간에, 그리고 동일한 가열 환경에서 수행된다. 상기 산화는 상기 최초 웨이퍼가 용해되도록 하는 조건들 하에서, 그리고 상기 최초 웨이퍼가 용해될 로 내에서 수행될 수 있다.
본 발명의 대안적인 실시예에서, 상기 산화막이 형성되도록 산소를 포함하는 환경에서 상기 최초 웨이퍼를 가열하는 단계는, 상기 캡슐화된 웨이퍼를 가열하는 단계 상당히 이전의 시간에, 그리고 상기 최초 웨이퍼가 재결정화되는 조건들과 다른 조건들 하에서 수행된다.
상기 웨이퍼가 가열되는 환경은 공기 또는 스팀(steam)을 포함할 수 있다.
본 발명의 또 다른 바람직한 실시예에 따르면, 상기 막을 제공하는 단계는, 가령 스핀온 글래스(spin on glass), 스퍼터링, 물리 기상 증착 또는 화학 기상 증착에 의해, 상기 최초 웨이퍼 위에 막을 직접 증착하는 단계를 포함한다.
본 발명의 또 다른 중요한 실시예에 의하면, 상기 재결정화 단계 이전에, 상기 막의 적어도 하나의 표면에 인접하는 적어도 하나의 백킹 부재를 제공하는 단계를 더 포함하며, 상기 백킹 부재는 상기 막을 실질적으로 평평하게 유지하도록 지지한다. 상기 막은 유익하게는, 가열 및 재결정화 동안 상기 최초 웨이퍼가 상기 적어도 하나의 백킹 부재에 들러붙는 것을 막는 물질을 포함한다.
관련된 실시예는 상기 막과 상기 적어도 하나의 백킹 부재 사이에 방출 물 질(release material)을 제공하는 단계를 더 포함한다. 상기 방출 물질은 미립자(particulate)를 포함한다.
상기 적어도 하나의 백킹 부재는 한 쌍의 백킹 부재들을 포함하며, 이러한 백킹 부재들 각각은 상기 막의 2개의 대향하는 표면들중 하나에 인접한다. 상기 한 쌍의 백킹 부재들은 같거나 또는 다른 두께를 가질 수 있다. 이들은 또한 서로 다른 열 특성들을 가질 수 있다.
전형적인 실시예에 의하면, 상기 적어도 하나의 백킹 부재를 제공하는 단계는, 한 표면이 중력적으로 위쪽을 향하는 상태로, 상기 캡슐화된 웨이퍼를 실질적으로 수평의 위치에 제공하는 단계를 포함하며, 상기 한 쌍의 백킹 부재들은 상기 캡슐화된 웨이퍼의 아래 및 위에 배치된다. 이는 또한 수직으로 배열될 수도 있다.
상기 백킹 부재들은 실리콘 카바이드(silicon carbide)를 포함할 수 있다. 이들은 실질적으로 평평한 플레이트(plate)들이 될 수 있다. 상기 웨이퍼의 위에 있는 상기 백킹 부재는 미립자 물질의 체적(volume)을 포함한다. 상기 막과 상기 미립자 물질 백킹 부재 사이에 방출 물질이 제공될 수 있다. 상기 미립자 물질의 체적은 소결된 미립자 물질을 포함하는 것이 유용하다.
본 발명의 다른 유용한 실시예에 따르면, 상기 웨이퍼는, 상기 웨이퍼의 중심 평면에 수직하는 라인이 국부적인 중력장(gravitational field)에 대해 수직이 아닌 성분을 갖도록 하는 위치에 제공될 수 있다. 또는, 상기 웨이퍼는, 상기 웨이퍼의 중심 평면에 수직하는 라인이 국부적인 중력장에 대해 수평이 되도록 하는 위치에 제공될 수 있다.
본 발명의 매우 중요한 실시예에 의하면, 상기 냉각 단계는, 상기 가열되고 캡슐화된 웨이퍼 내에, 액체 구역과 재결정화된 반도체 구역 사이에 프리즈 인터페이스를 설정하는 단계를 포함하며, 상기 프리즈 인터페이스는 상기 웨이퍼의 중심 평면에 대해 비대칭이다. 다른 조건들 하에서, 상기 프리즈 인터페이스는 상기 웨이퍼의 중심 평면에 대해 대칭이다.
본 발명의 하나의 매우 중요한 실시예에 따르면, 캡슐화된 전체 웨이퍼는 실질적으로 동일한 시간에 가열된다. 또는, 상기 가열 단계는 상기 캡슐화된 웨이퍼를 가열된 구역에 대해 이동시키고, 상기 웨이퍼의 전체 범위(extent) 보다 작은 상기 웨이퍼의 일부분을 용해시키는 단계를 포함한다.
본 발명의 다른 바람직한 실시예에 따르면, 상기 냉각 단계는, 상기 가열된 웨이퍼 내에, 액체 구역과 재결정화된 반도체 구역 사이에 프리즈 인터페이스를 설정하는 단계를 포함하며, 상기 프리즈 인터페이스는 상기 액체 구역 쪽으로 오목(concave)하고, 상기 가열된 웨이퍼의 중심 평면에 대해 비대칭이며, 그리고 제 1 위치에서는 상기 액체 구역 쪽으로 90도 보다 크고 제 2 위치에서는 상기 액체 구역 쪽으로 90 보다 작거나 또는 90도인 인터페이스 각도로 상기 막과 만난다.
비대칭적인 냉각 환경을 제공하기 위한 많은 다른 방법들이 있다.
이러한 하나의 방법에 따르면, 이는 상기 가열된 웨이퍼의 한 표면 쪽으로 반대 표면과 비교하여 더 큰 열 흐름을 설정하는 적어도 하나의 히터를 제공함으로써 달성된다. 또한, 가열원(heat source)들과 상기 가열된 웨이퍼의 반대쪽 표면들 사이에, 상기 가열된 웨이퍼의 중심 평면에 대해 비대칭적으로 배열되는 열 차폐 부재(heat shielding element)들을 제공하는 것이 가능하다. 비대칭성을 달성하기 위한 다른 방법은, 상기 가열된 웨이퍼의 중심 평면에 대해 비대칭적으로, 상기 가열된 웨이퍼의 단위 길이 마다 이격되어 있는 히터들을 이용하는 것이다. 비대칭적인 냉각 환경은, 상기 가열된 웨이퍼의 중심 평면으로부터 비대칭적으로 이격되어 있으며 동일한 열 출력을 갖는 한 쌍의 히터들을 제공함으로써 달성될 수 있다.
유사한 중요한 실시예에 의하면, 상기 냉각 단계는, 상기 웨이퍼 내에, 액체 구역과 재결정화된 반도체 구역 사이에 프리즈 인터페이스를 설정하는 단계를 포함하며, 상기 프리즈 인터페이스는 상기 가열된 웨이퍼의 중심 평면에 대해 비대칭이며, 그리고 상기 적어도 하나의 백킹 부재는 상기 재결정화된 웨이퍼로부터 상기 백킹 부재 내로 그리고 상기 재결정화된 웨이퍼로부터 멀리 상당한 열이 흐르도록 배열된다.
주요 실시예에 의하면, 상기 반도체는 실리콘을 포함한다.
상기 막은 도핑된 실리콘 이산화물, 또는 실리콘 나이트라이드, 또는 질소, 탄소 및 산소로 이루어진 그룹 중 적어도 하나와 실리콘과의 화합물을 포함한다.
본 발명의 어떠한 중요한 양상들은 최초 웨이퍼의 형성과 관련된다. 이는 급속 응고 기술(rapid solidification technique), 이를 테면 용해 스피닝(melt spinning) 또는 스프레이 증착(spray deposition)에 의해 형성될 수 있다.
또는, 본 발명의 유용한 일 실시예에 따르면, 상기 웨이퍼는 실리콘 함유 가스(silicon bearing gas)로부터 화학 기상 증착에 의해 형성될 수 있다. 이 경우, 화학 기상 증착에 의해 막을 도포함으로써 상기 막을 제공하는 것이 매우 편리하 다.
상기 최초 웨이퍼는 통상의 다결정 웨이퍼가 될 수 있다.
상기 재결정화된 웨이퍼는 그 범위를 넘어 약 10% 미만의 두께 균일성을 갖는 것이 매우 유용하며, 이는 본 발명의 실시예들에 의해 가능하다. 상기 최초 반도체 웨이퍼는 약 50 마이크론 내지 400 마이크론의 두께, 바람직하게는 약 100 마이크론 내지 250 마이크론의 두께를 가질 수 있다. 이와 관련하여, 유익한 실시예에 의하면, 상기 막층은 0.25 마이크론 내지 5 마이크론의 두께, 바람직하게는 약 0.5 마이크론 내지 2 마이크론의 두께를 갖는다.
상기 막은 매우 얇고, 상기 웨이퍼는 텍스처된 표면(textured surface)을 가지며, 그리고 상기 막은 이를 따르는(conform) 것이 매우 유용하다.
본 발명의 방법의 어떠한 중요한 실시예들에 의하면, 상기 막을 제공하는 단계는 다수의 네스트(nest)된 막들을 제공하는 단계를 포함하며, 상기 네스트된 막들 각각은 상기 최초 웨이퍼의 실질적으로 전체 표면을 둘러싼다.
또는, 상기 막을 제공하는 단계는 다수의 네스트된 막들을 제공하는 단계를 포함하며, 상기 네스트된 막들은 함께 상기 최초 웨이퍼의 실질적으로 전체 표면을 둘러싼다. 상기 다수의 네스트된 막들 중 적어도 하나는 상기 최초 웨이퍼의 전체 표면 보다 적은 표면을 둘러쌀 수 있다.
백킹 플레이트들이 이용되는 경우, 상기 적어도 하나의 백킹 부재 중 적어도 하나와 상기 막 사이에 방출 물질이 제공되는 것이 종종 유익하며, 이러한 방출 물질은 미립자가 될 수 있다.
본 발명의 방법의 실시예들 중 중요한 실시예는, 적어도 2개 보다 많은 백킹 부재들 사이에, 적어도 2개의 캡슐화된 웨이퍼들을 이들 사이에 하나의 백킹 부재를 갖는 상태로 적층(stack)하는 단계를 더 포함한다. 이러한 경우, 상기 웨이퍼를 가열 및 냉각하는 단계는 함께 적층된 상기 적어도 2개의 캡슐화된 웨이퍼들을 가열 및 냉각하는 단계를 포함한다. 상기 모든 백킹 부재들은 같은 두께를 가질 수 있지만, 반드시 그럴 필요는 없다. 이들은 또한 다른 열 특성들을 가질 수 있다.
유익하게는, 상기 웨이퍼를 가열 및 냉각하는 단계는, 상기 재결정화된 웨이퍼의 트레일링 에지 부분(trailing edge portion)이 상기 재결정화된 웨이퍼의 다른 부분들 보다 불순물들의 더 큰 중앙 농도(median concentration)를 갖도록, 상기 웨이퍼 내에 용해 구역을 설정하는 열 환경과 상기 웨이퍼 간에 상대적인 이동(relative motion)을 제공하는 단계를 포함할 수 있다. 이것은 구역 정제(zone refining)의 하나의 타입이다. 이러한 정제의 유용한 이용은, 재결정화된 웨이퍼의 다른 부분들로부터 트레일링 에지를 제거하는 것을 더 포함한다. 전형적으로, 재결정화된 웨이퍼의 분출(eruption)들이 생기는데, 이들은 웨이퍼의 다른 부분들 보다 더 높은 레벨의 불순물들을 갖는다. 상기 재결정화된 웨이퍼의 다른 부분들로부터 상기 분출들을 제거하는 것이 유용하다.
본 발명의 방법의 양상들에 의하면, 가열 환경의 양상들은 실리콘 카바이드 가열 부재들을 이용하는 단계를 포함한다. 유익하게는, 이러한 가열 단계는 예비 세라믹(pre-ceramic) 액상 폴리머와 혼합된 실리콘 카바이드 파우더를 포함하는 다공성 절연물을 갖는 로 내에서 수행된다.
본 발명의 또 다른 바람직한 실시예는 반도체 웨이퍼 제조 방법인데, 이 방법은 제 1 평균 결함 밀도를 가지고 있는 제 1 그레인 구조를 갖는 최초 반도체 웨이퍼를 제공하는 단계와; 캡슐화된 웨이퍼를 형성하기 위해, 상기 웨이퍼의 실질적으로 전체 표면 위에 박막 캡슐을 제공하는 단계와; 그리고 상기 최초 웨이퍼가 상기 제 1 평균 결함 밀도 보다 작은 제 2 평균 결함 밀도의 제 2 그레인 구조를 갖도록 용해된 다음 재결정화되도록 하고, 상기 박막이 실질적으로 손상되지 않게 유지되도록 하는 조건들 하에서, 상기 캡슐화된 웨이퍼를 가열 및 냉각하는 단계를 포함한다.
본 발명의 또 다른 바람직한 실시예는 반도체 웨이퍼 제조 방법인데, 이 방법은 제 1 평균 그레인 크기를 가지고 있는 제 1 그레인 구조를 갖는 최초 반도체 웨이퍼를 제공하는 단계와; 커버된 웨이퍼를 형성하기 위해, 상기 웨이퍼의 전체 표면 보다 적은 표면 위에 박막 캡슐을 제공하는 단계와; 그리고 상기 최초 웨이퍼가 그레인 크기 또는 결함 밀도 또는 둘 모두에 있어서, 상기 제 1 그레인 구조 보다 개선된 제 2 그레인 구조를 갖도록 용해된 다음 재결정화되도록 하고, 상기 박막이 실질적으로 손상되지 않게 유지되도록 하는 조건들 하에서, 상기 커버된 웨이퍼를 냉각 및 가열하는 단계를 포함한다.
본 발명의 또 다른 바람직한 실시예는 반도체 웨이퍼인데, 이는 2개의 실질적으로 평평한 반대 표면들 및 약 10mm2 미만의 평균 결정 그레인 크기를 갖는 결정 구조를 구비한 반도체 웨이퍼를 포함하는 바디 부분(body portion)을 포함한다. 박 막 캡슐이 이러한 바디 부분을 실질적으로 완전히 둘러싼다. 이러한 박막은 다수의 네스트된 박막들을 포함한다.
유익하게는, 상기 반도체는 실리콘을 포함하고, 상기 박막 캡슐의 적어도 하나의 막은 실리콘 이산화물을 포함한다. 상기 캡슐의 적어도 하나의 막은 도핑된 실리콘 이산화물을 포함한다. 상기 캡슐의 적어도 하나의 막은 실리콘 나이트라이드를 포함한다. 보다 일반적으로, 상기 캡슐의 적어도 하나의 막은, 질소, 탄소 및 산소로 이루어진 그룹 중 적어도 하나와 실리콘과의 화합물을 포함한다.
상기 평평한 바디 표면들 중 적어도 하나는 텍스처된 표면을 포함할 수 있다.
유용한 실시예에 의하면, 상기 웨이퍼는 약 50 마이크론 내지 약 400 마이크론의 두께, 바람직하게는 약 100 마이크론 내지 약 250 마이크론의 두께를 갖는다.
전형적으로, 본 발명의 다른 바람직한 실시예에 의하면, 상기 네스트된 막층은 약 0.25 마이크론 내지 약 5 마이크론의 두께, 바람직하게는 약 0.5 마이크론 내지 약 2 마이크론의 두께를 갖는다.
하나의 변형에 있어서, 상기 다수의 박막들 각각은 상기 웨이퍼의 실질적으로 전체 표면을 둘러싼다. 상기 다수의 네트스된 박막들이 함께 상기 웨이퍼의 실질적으로 전체 표면을 둘러싼다. 또는, 상기 다수의 네트스된 박막들 중 적어도 하나는 상기 웨이퍼의 전체 표면 보다 적은 표면을 둘러쌀 수 있다.
본 발명의 약간 다른 바람직한 실시예는 반도체 웨이퍼 어셈블리인데, 이는 2개의 실질적으로 평평한 반대 표면들 및 약 10mm2 미만의 평균 결정 그레인 크기를 갖는 결정 구조를 구비한 반도체 웨이퍼를 포함하는 바디 부분을 포함한다. 박막 캡슐이 상기 바디 부분을 실질적으로 완전히 둘러싼다. 이러한 웨이퍼 어셈블리는 또한 산화막의 적어도 한 표면에 인접하는 적어도 하나의 백킹 부재를 더 포함한다.
상기 적어도 하나의 백킹 부재는 한 쌍의 백킹 부재들을 포함하고, 이러한 백킹 부재들 각각은 상기 막층의 2개의 반대 표면들 중 하나와 인접한다. 상기 웨이퍼는 한 표면이 중력적으로 위쪽을 향하고 있는 상태로 실질적으로 수평의 위치에 있으며, 그리고 상기 한 쌍의 백킹 부재들은 상기 웨이퍼의 아래 및 위에 배열된다. 유익하게는, 상기 백킹 부재들은 실리콘 카바이드를 포함한다. 이들은 실질적으로 평평한 플레이트들이 될 수 있다. 상기 웨이퍼 위에 있는 상기 백킹 부재는 미립자 물질의 체적을 포함할 수 있는데, 이러한 미립자 물질의 체적은 소결될 수 있다.
본 발명의 많은 기술들 및 양상들이 설명되었다. 당업자라면 이러한 많은 기술들이 개시된 다른 기술들과 함께 이용될 수 있다는 것을 이해할 수 있을 것인데, 비록 이들이 함께 이용되는 것으로 구체적으로 설명되지 않았음에도 불구하고 이해할 수 있을 것이다. 이를 테면, 그레인 크기, 결함 밀도 또는 둘 모두에 있어서 개선된 임의의 적절한 최초 웨이퍼 물질이 이용될 수 있다. 캡슐은 완전히 둘러싸거나 또는 단지 부분적으로만 둘러쌀 수 있다. 이러한 캡슐은 산화물, 또는 임의의 다른 적절한 막이 될 수 있다. 이러한 캡슐은 성장되거나, 증착되거나, 또는 다르게 제공될 수 있다. 필요에 따라, 백킹 플레이트들이 이용되거나, 또는 이용되지 않을 수도 있다. 이러한 백킹 플레이트들은 고체, 또는 미립자, 또는 그 결합이 될 수 있다. 방출층(전형적으로, 미립자)이 이용될 수 있다. 막, 방출층, 백킹 플레이트 물질의 결합은, 캡슐화된 웨이퍼가 재결정화동안 제공되는 지지부(support)(이것이 무엇이든지 간에)로부터 제거가능하도록 해야 한다. 최초 웨이퍼 프리폼을 형성하기 위한 적절한 수단이 이용될 수 있으며, 그리고 캡슐을 제공하기 위한 임의의 적절한 방법이 이용될 수 있다. 웨이퍼를 형성하고 막을 제공하기 위해 CVD를 이용하는 것과 같은, 개시된 결합들이 이용되지 않아도 된다. 그레인들의 핵 형성이 만족스러울 정도로 낮으면, 프리즈 인터페이스는 대칭이 될 수 있으며, 그렇지 않으면, 비대칭이 될 수 있다. 만일 프리즈 인터페이스가 비대칭이라면, 비대칭적인 냉각 프로파일을 확립하기 위해 나타낸 많은 방법들 중 임의의 방법 및 그에 따른 프리즈 인터페이스가 이용될 수 있을 뿐만 아니라, 임의의 후속하여 개발되는 것도 이용될 수 있다. 2개의 백킹 플레이트들의 단일 웨이퍼 샌드위치들은, 로 구성들 중 임의의 것과, 그리고 개시된 웨이퍼 물질, 막 물질들 중 임의의 것과 함께 이용될 수 있다. 또는, 다수의 웨이퍼 적층들이 물질들 또는 형성 방법들에 있어서의 변형들 중 임의의 변형과 함께 이용될 수 있다. 쓰루풋 요건(throughout demand) 및 품질 교환(quality tradeoff)을 고려하여, 배치 또는 직렬 제조가 적절하게 이용될 수 있다.
본 개시는 하나 이상의 발명을 설명 및 개시한다. 이러한 발명들은 본 청구 항들, 및 출원된 것 뿐 아니라, 본 개시에 기초하는 임의의 특허 출원의 진행 동안 개발된 관련 문헌들에서 설명된다. 본 발명자들은 상기 다양한 발명들 모두를 종래 기술에 의해 허용되는 한도까지 청구하고자 한다. 본 명세서에 개시된 어떠한 특징들도 본 명세서에 개시된 각 발명에 대해 필수적인 것이 아니다. 따라서, 본 발명자들은, 본 명세서에 개시되었지만 이러한 개시에 기초하는 임의의 특허의 임의의 특정 청구항에서 청구되지 않은 어떠한 특징들도 이러한 임의의 청구항 내에 통합되지 않아야 함을 의도한다.
본 명세서에서는, 하드웨어의 어떠한 어셈블리들, 또는 단계들의 그룹들이 발명으로서 지칭된다. 하지만, 이것이, 특히 하나의 특허 출원 내에서 심사될 발명들의 수, 또는 발명의 단일성에 관한 법률 및 규칙에 의해 고려될 때, 이러한 임의의 어셈블리들 또는 그룹들이 반드시 특허가능하게 별개인 발명들이라는 승인은 아니다. 이것은 발명의 일 실시예를 표현하는 간단한 방법(short way)인 것으로 의도된다.
요약서가 함께 제출된다. 이러한 요약서는, 심사관들 및 다른 조사자들로 하여금 기술적인 개시의 주제를 신속하게 확인할 수 있게 해야 한다는 규정을 따르기 위해 제공되는 것임을 강조한다. 특허청의 규정에 의해 정해져 있는 바와 같이, 이러한 요약서는 청구항들의 범위 및 의미를 해석하거나 또는 한정하는 데에 이용되지 않으리라는 조건하에서 제출되는 것이다.
상기 설명은 예시적인 것으로서 이해되어야 하며, 어떤 의미에서도 한정적인 것으로서 고려돼서는 안 된다. 비록 본 발명이 본 발명의 바람직한 실시예들과 관 련하여 특정하게 제시되어 설명되었지만, 당업자라면 청구항에서 정의되는 본 발명의 정신 및 범위를 벗어나지 않으면서, 형태 및 세부사항들에 있어서 다양한 변경들이 이루어질 수 있음을 이해할 것이다.
하기 청구항들에서의 모든 수단(means) 또는 단계 플러스 기능 요소들(즉, 어떠한 기능을 행하기 위한 수단 또는 단계)의 대응하는 구조들, 물질들, 행동들 및 등가물들은 특정하게 청구되는 다른 청구 요소들과 함께 이러한 기능을 수행하기 위한 임의의 구조들, 물질 또는 행동들을 포함하는 것으로 의도된다.

Claims (109)

  1. 반도체 웨이퍼 제조 방법으로서,
    a. 50 마이크론 보다 큰 두께를 가지고, 제 1 평균 그레인 크기를 가지고 있는 제 1 그레인 구조를 갖는 최초의 자유롭게 서있는(free standing) 반도체 웨이퍼를 제공하는 단계와;
    b. 캡슐화된 웨이퍼를 형성하기 위해, 상기 웨이퍼의 전체 표면을 덮도록 박막 캡슐을 제공하는 단계와; 그리고
    c. 상기 최초 반도체 웨이퍼가 상기 제 1 평균 그레인 크기보다 큰 제 2 평균 그레인 크기의 제 2 그레인 구조를 갖도록 용해된 다음 재결정화되도록 하고, 상기 박막이 손상되지 않게 유지되도록 하는 조건들 하에서, 상기 캡슐화된 웨이퍼를 가열 및 냉각하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  2. 제 1 항에 있어서, 상기 가열 및 냉각 단계는 공기 중에서 수행되는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  3. 제 1 항에 있어서, 상기 제 1 평균 그레인 크기는 10mm2 보다 작고, 상기 제 2 평균 그레인 크기는 1mm2 보다 큰 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  4. 제 1 항에 있어서, 상기 막 캡슐은 가열 및 재결정화 동안 상기 웨이퍼가 볼링업(balling up)되는 것을 막는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  5. 제 1 항에 있어서, 상기 막 캡슐은 재결정화 동안 그레인 핵 형성을 촉진시키지 않는 표면을 갖는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  6. 제 1 항에 있어서, 상기 막 캡슐은 재결정화가 일어나는 환경 내의 부재들에 의해 상기 재결정화되는 웨이퍼가 오염되는 것을 막는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  7. 제 1 항에 있어서, 상기 막 캡슐을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  8. 제 1 항에 있어서, 상기 막을 제공하는 단계는 산화막 캡슐을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  9. 제 1 항에 있어서, 상기 막 캡슐을 제공하는 단계는 스핀온 글래스(spin on glass) 공정; 스퍼터링; 물리 기상 증착; 및 화학 기상 증착으로 이루어지는 그룹으로부터 선택된 방법을 사용하여 상기 최초 반도체 웨이퍼 위에 막을 직접 증착하는 단계 또는 건식 산화막 성장과 습식 산화막 성장의 그룹으로부터 선택된 방법을 사용하여 상기 반도체 웨이퍼 상에 막을 성장시키는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  10. 제 1 항에 있어서, 상기 재결정화 단계 이전에, 상기 막 캡슐의 적어도 하나의 표면에 인접하는 적어도 하나의 백킹 부재(backing element)를 제공하는 단계를 더 포함하며, 상기 백킹 부재는 상기 반도체 웨이퍼와 그것의 막 캡슐을 실질적으로 평평하게 유지하도록 지지하고, 상기 막과, 막 캡슐과 적어도 백킹 부재 사이에 제공될 수 있는 방출 물질(release material) 중 적어도 하나는 가열 및 재결정화 동안 상기 최초 웨이퍼가 상기 적어도 하나의 백킹 부재에 들러붙는 것을 막는 물질을 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  11. 제 10 항에 있어서, 상기 방출 물질은 미립자(particulate)를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  12. 제 10 항에 있어서, 상기 적어도 하나의 백킹 부재는 한 쌍의 백킹 부재들을 포함하며, 이러한 백킹 부재들 각각은 상기 막 캡슐의 2개의 대향하는 표면들 중 하나에 인접하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  13. 제 10 항에 있어서, 상기 적어도 하나의 백킹 부재는 적어도 같지 않은 두께와, 서로 다른 열 특성들을 갖는 한 쌍의 백킹 부재를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  14. 제 10 항에 있어서, 상기 적어도 하나의 백킹 부재는 실리콘 카바이드(silicon carbide)를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  15. 제 10 항에 있어서, 상기 적어도 하나의 백킹 부재를 제공하는 단계는, 상기 웨이퍼의 중심 평면(mid-plane)에 수직하는 라인이 국부적인 중력장(gravitational field)에 대해 수직이 아닌 위치에 상기 웨이퍼를 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  16. 제 1 항에 있어서, 상기 냉각 단계는, 상기 가열되고 캡슐화된 웨이퍼 내에, 액체 구역과 재결정화된 반도체 구역 사이에 프리즈 인터페이스(freeze interface)를 설정하는 단계를 포함하며, 상기 프리즈 인터페이스는 상기 웨이퍼의 중심 평면에 대해 비대칭인 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  17. 제 1 항에 있어서, 상기 가열 및 냉각 단계는 상기 가열된 웨이퍼의 중심 평면에 대해 비대칭적인 냉각 환경을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  18. 제 1 항에 있어서, 상기 막은 질소, 탄소 및 산소로 이루어진 그룹 중 적어도 하나와 실리콘과의 화합물을 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  19. 제 1 항에 있어서, 상기 최초 반도체 웨이퍼는 50 마이크론 내지 400 마이크론의 두께를 갖고, 상기 캡슐의 막은 0.25 마이크론 내지 5 마이크론의 두께를 가지는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  20. 제 1 항에 있어서, 상기 최초 반도체 웨이퍼를 제공하는 단계는 텍스처된 표면(textured surface)을 갖는 반도체 웨이퍼를 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  21. 제 1 항에 있어서, 상기 막 캡슐을 제공하는 단계는 다수의 네스트된(nested) 막 캡슐들을 제공하는 단계를 포함하며, 상기 네스트된 막 캡슐들은 함께 상기 최초 웨이퍼의 실질적으로 전체 표면을 둘러싸는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  22. 제 10 항에 있어서, 적어도 2개 보다 많은 백킹 부재들 사이에, 적어도 2개의 캡슐화된 웨이퍼들을 이들 사이에 하나의 백킹 부재를 갖는 상태로 적층(stack)하는 단계를 더 포함하고,
    상기 웨이퍼를 가열 및 냉각하는 단계는 함께 적층된 상기 적어도 2개의 캡슐화된 웨이퍼들을 가열 및 냉각하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  23. 제 1 항에 있어서, 상기 웨이퍼를 가열 및 냉각하는 단계는,
    상기 재결정화된 웨이퍼의 트레일링 에지 부분(trailing edge portion)이 상기 재결정화된 웨이퍼의 다른 부분들 보다 불순물들의 더 큰 중앙 농도(median concentration)를 갖도록, 상기 웨이퍼 내에 용해 구역을 설정하는 열 환경과 상기 웨이퍼 간에 상대적인 이동(relative motion)을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  24. 제 3 항에 있어서, 상기 제 1 평균 그레인 크기는 1mm2 보다 작으며, 상기 제 2 평균 그레인 크기는 10mm2 보다 큰 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  25. 제 8 항에 있어서, 상기 막을 제공하는 단계는 실리콘 산화물을 제공하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  26. 제 19 항에 있어서, 상기 최초 반도체 웨이퍼는 100 마이크론 내지 250 마이크론의 두께를 갖고, 상기 캡슐의 막은 0.5 마이크론 내지 2 마이크론의 두께를 가지는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  27. 제 21 항에 있어서, 적어도 하나의 네스트된 막 캡슐들은 실리콘 이산화물을 포함하고, 적어도 하나의 네스트된 막 캡슐은 실리콘 나이트라이드(nitride)를 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  28. 제 23 항에 있어서,
    상기 재결정화된 웨이퍼의 다른 부분들로부터 상기 트레일링 에지 부분을 제거하는 단계를 더 포함하거나, 상기 재결정화된 웨이퍼의 분출(eruption)들이 생기며, 상기 재결정화된 웨이퍼의 다른 부분들로부터 상기 분출들을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 제조 방법.
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
  90. 삭제
  91. 삭제
  92. 삭제
  93. 삭제
  94. 삭제
  95. 삭제
  96. 삭제
  97. 삭제
  98. 삭제
  99. 삭제
  100. 삭제
  101. 삭제
  102. 삭제
  103. 삭제
  104. 삭제
  105. 삭제
  106. 삭제
  107. 삭제
  108. 삭제
  109. 삭제
KR1020097026653A 2007-06-26 2008-06-26 박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정 KR101527139B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US93712907P 2007-06-26 2007-06-26
US60/937,129 2007-06-26
PCT/US2008/008030 WO2009002550A1 (en) 2007-06-26 2008-06-26 Recrystallization of semiconductor wafers in a thin film capsule and related processes

Publications (2)

Publication Number Publication Date
KR20100038306A KR20100038306A (ko) 2010-04-14
KR101527139B1 true KR101527139B1 (ko) 2015-06-08

Family

ID=40185969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097026653A KR101527139B1 (ko) 2007-06-26 2008-06-26 박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정

Country Status (7)

Country Link
US (2) US8633483B2 (ko)
EP (1) EP2168145A4 (ko)
JP (1) JP5591695B2 (ko)
KR (1) KR101527139B1 (ko)
CN (1) CN101790774B (ko)
HK (1) HK1146765A1 (ko)
WO (1) WO2009002550A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2248152A1 (en) 2008-02-29 2010-11-10 Corning Incorporated Methods of making an unsupported article of pure or doped semiconducting material
US7771643B1 (en) 2009-02-27 2010-08-10 Corning Incorporated Methods of making an unsupported article of semiconducting material by controlled undercooling
US20110247549A1 (en) 2009-03-09 2011-10-13 1366 Technologies Inc. Methods and apparati for making thin semiconductor bodies from molten material
US8540920B2 (en) 2009-05-14 2013-09-24 Corning Incorporated Methods of making an article of semiconducting material on a mold comprising particles of a semiconducting material
FR2948492B1 (fr) * 2009-07-24 2012-03-09 Tile S Recristallisation complete de plaquettes semiconductrices
US8480803B2 (en) 2009-10-30 2013-07-09 Corning Incorporated Method of making an article of semiconducting material
US8591795B2 (en) 2009-12-04 2013-11-26 Corning Incorporated Method of exocasting an article of semiconducting material
US8242033B2 (en) 2009-12-08 2012-08-14 Corning Incorporated High throughput recrystallization of semiconducting materials
EP2619355B1 (en) * 2010-09-23 2015-01-07 Corning Incorporated Technique to modify the microstructure of semiconducting materials
JP5970469B2 (ja) * 2010-12-01 2016-08-17 １３６６ テクノロジーズ インク． 自立式介在シートを使用して溶融物質から半導体を作成する方法
US9879357B2 (en) * 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
JP5975785B2 (ja) * 2012-08-14 2016-08-23 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
KR102144135B1 (ko) * 2013-03-11 2020-08-12 미쓰비시 마테리알 가부시키가이샤 반도체 장치용 실리콘 부재 및 반도체 장치용 실리콘 부재의 제조 방법
KR102641266B1 (ko) 2015-10-09 2024-02-26 밀워키 실리콘, 엘엘씨 실리콘 정제를 위한 장치 및 시스템
CN114195519A (zh) * 2020-09-17 2022-03-18 山东硅纳新材料科技有限公司 一种先驱体转化碳化硅陶瓷及其制备方法
CN112831185B (zh) * 2021-02-23 2022-09-20 中北大学 梯度导电-均匀导热双功能网络低反射高吸收电磁屏蔽聚合物复合材料

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175513A (ja) * 1985-07-01 1986-04-17 Hitachi Ltd シリコン結晶膜の製造方法
JPS6325209A (ja) * 1986-07-18 1988-02-02 Kawasaki Steel Corp 多結晶シリコンウエハの製造方法
JPH11260721A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 多結晶薄膜シリコン層の形成方法および太陽光発電素子
JP2001516324A (ja) * 1997-03-04 2001-09-25 アストロパワー，インコーポレイテッド 柱状結晶粒状多結晶太陽電池基材及び改良された製造方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1193308A (en) 1916-08-01 Pipe-wbeirch
DE2659436A1 (de) 1975-12-31 1977-07-07 Motorola Inc Verfahren zum modifizieren einer kristallstruktur einer halbleiterschicht
DE2659397A1 (de) * 1975-12-31 1977-07-14 Motorola Inc Verfahren zum modifizieren einer kristallstruktur eines halbleitermaterials
US4196041A (en) 1976-02-09 1980-04-01 Motorola, Inc. Self-seeding conversion of polycrystalline silicon sheets to macrocrystalline by zone melting
US4315479A (en) * 1980-06-27 1982-02-16 Atomel Corporation Silicon wafer steam oxidizing apparatus
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
US4590130A (en) * 1984-03-26 1986-05-20 General Electric Company Solid state zone recrystallization of semiconductor material on an insulator
JPS6177513A (ja) 1984-09-26 1986-04-21 Hitachi Ltd 車両用空調装置の給気ダクト
US4602980A (en) 1984-10-01 1986-07-29 Solavolt International Method for improving crystallinity of semiconductor ribbon
JPS6233418A (ja) 1985-08-07 1987-02-13 Mitsubishi Electric Corp 帯域溶融型単結晶半導体層形成装置
US5173271A (en) * 1985-12-04 1992-12-22 Massachusetts Institute Of Technology Enhanced radiative zone-melting recrystallization method and apparatus
JPS62285412A (ja) 1986-06-04 1987-12-11 Hitachi Ltd 半導体基板の製造方法
DE3813737A1 (de) 1988-04-23 1989-11-02 Fraunhofer Ges Forschung Verfahren zum herstellen von solarzellen sowie spiegelofen zur durchfuehrung des verfahrens
US4944835A (en) * 1989-03-30 1990-07-31 Kopin Corporation Seeding process in zone recrystallization
JPH06103732B2 (ja) 1990-05-30 1994-12-14 三菱電機株式会社 半導体装置およびその製造方法
JP2557137B2 (ja) * 1990-08-13 1996-11-27 三菱電機株式会社 半導体製造用加熱装置
JPH04253323A (ja) 1991-01-29 1992-09-09 Mitsubishi Electric Corp 半導体装置の製造方法
US5248349A (en) * 1992-05-12 1993-09-28 Solar Cells, Inc. Process for making photovoltaic devices and resultant product
JPH06325209A (ja) * 1993-05-14 1994-11-25 Kawasaki Steel Corp 文字読取装置
US6326248B1 (en) * 1994-06-02 2001-12-04 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
JP3453436B2 (ja) * 1994-09-08 2003-10-06 三菱電機株式会社 半導体層を溶融再結晶化するための装置
KR970013008A (ko) * 1995-08-30 1997-03-29 윤덕용 Soi소자 제조장치 및 그를 이용한 soi소자의 제조방법
JP2000100675A (ja) * 1998-09-25 2000-04-07 Toshiba Corp ダミーウェハー
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
US6699401B1 (en) * 2000-02-15 2004-03-02 Toshiba Ceramics Co., Ltd. Method for manufacturing Si-SiC member for semiconductor heat treatment
DE10039596C2 (de) 2000-08-12 2003-03-27 Omg Ag & Co Kg Geträgerte Metallmembran, Verfahren zu ihrer Herstellung und Verwendung
CA2335260A1 (en) * 2001-02-12 2002-08-12 Sabin Boily Method of forming single crystals of a ceramic, semiconductive or magnetic material
US7355114B2 (en) 2001-03-19 2008-04-08 Shin-Etsu Handotai Co., Ltd. Solar cell and its manufacturing method
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP2003086604A (ja) * 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
JP4034961B2 (ja) * 2001-11-26 2008-01-16 サンデン株式会社 冷却用コンテナ
US6660930B1 (en) 2002-06-12 2003-12-09 Rwe Schott Solar, Inc. Solar cell modules with improved backskin
WO2004012257A1 (en) * 2002-07-31 2004-02-05 Astropower, Inc. Method and apparatus for manufacturing net shape semiconductor wafers
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7586171B2 (en) 2004-04-14 2009-09-08 Yong Cao Organic electronic device comprising conductive members and processes for forming and using the organic electronic device
US20060003548A1 (en) * 2004-06-30 2006-01-05 Kobrinsky Mauro J Highly compliant plate for wafer bonding
FR2948492B1 (fr) * 2009-07-24 2012-03-09 Tile S Recristallisation complete de plaquettes semiconductrices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6175513A (ja) * 1985-07-01 1986-04-17 Hitachi Ltd シリコン結晶膜の製造方法
JPS6325209A (ja) * 1986-07-18 1988-02-02 Kawasaki Steel Corp 多結晶シリコンウエハの製造方法
JP2001516324A (ja) * 1997-03-04 2001-09-25 アストロパワー，インコーポレイテッド 柱状結晶粒状多結晶太陽電池基材及び改良された製造方法
JPH11260721A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 多結晶薄膜シリコン層の形成方法および太陽光発電素子

Also Published As

Publication number Publication date
US9932689B2 (en) 2018-04-03
US20140124963A1 (en) 2014-05-08
WO2009002550A1 (en) 2008-12-31
JP5591695B2 (ja) 2014-09-17
KR20100038306A (ko) 2010-04-14
EP2168145A4 (en) 2011-06-29
EP2168145A1 (en) 2010-03-31
HK1146765A1 (en) 2011-07-08
CN101790774A (zh) 2010-07-28
US20100295061A1 (en) 2010-11-25
CN101790774B (zh) 2012-05-02
JP2010532570A (ja) 2010-10-07
US8633483B2 (en) 2014-01-21

Similar Documents

Publication Publication Date Title
KR101527139B1 (ko) 박막 캡슐 내의 반도체 웨이퍼들의 재결정화 및 관련 공정
US20070158654A1 (en) Apparatus for fabricating large-surface area polycrystalline silicon sheets for solar cell application
US9133063B2 (en) Composite crucible, method of manufacturing the same, and method of manufacturing silicon crystal
KR101815620B1 (ko) 폴리결정질 실리콘 잉곳, 이에 의해 제조된 실리콘 웨이퍼 및 폴리결정질 실리콘 잉곳의 제조방법
JP2001516324A (ja) 柱状結晶粒状多結晶太陽電池基材及び改良された製造方法
JP2011528308A (ja) シード結晶からキャストシリコンを製造するための方法及び装置
EP2038454A1 (en) Method and crucible for direct solidification of semiconductor grade multi-crystalline silicon ingots
JP2010532570A5 (ko)
US20090191348A1 (en) Zone melt recrystallization for inorganic films
TWI580825B (zh) 藉由定向固化作用製備鑄態矽之方法
TWI595124B (zh) 多晶矽鑄錠的製造方法
JP2008239438A (ja) 球状結晶の製造方法及び製造装置
WO2014001888A1 (en) Film of polycrystalline semiconductor material, method of making same and undercooling molds therefor, and electronic device
JP2003095630A (ja) シリコンシートとそれを含む太陽電池
JP4025608B2 (ja) 粒状シリコン結晶の製造方法
JP4142931B2 (ja) 粒状シリコン結晶の製造装置および製造方法
TWI642819B (zh) 製造半導體薄片之方法及執行該方法之製造設備
JP2008110914A (ja) 粒状単結晶シリコンの製造方法
JP2003054932A (ja) 半導体基板の製造装置、半導体基板およびその製造方法ならびに太陽電池
WO2014001886A1 (en) Film of polycrystalline semiconductor material, method of making same and orienting/undercooling molds therefor, and electronic device
JP2007184496A (ja) 結晶半導体粒子の製造方法および光電変換装置
JP2007281168A (ja) 結晶シリコン粒子の製造方法
JP2005038991A (ja) 光電変換装置
WO2015017098A1 (en) Use of silicon nitride as a substrate and a coating material for the rapid solidification of silicon
WO2013128758A1 (ja) シリコン鋳造用鋳型、シリコン鋳造方法、シリコン材料および太陽電池の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180524

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190528

Year of fee payment: 5