TWI642819B - 製造半導體薄片之方法及執行該方法之製造設備 - Google Patents

Abstract

一種製造半導體薄片之方法及執行該方法之製造設備。本發明之方法首先提供成型基板。成行基板具有成型表面。成型表面係區分為多個成核助長區以及多個非成核助長區。本發明之方法將成型基板的成型表面接觸熔融的半導體材料一預定時間長，致使熔融的半導體材料從多個成核助長區處開始成核且成長成多個半導體晶粒。接著，本發明之方法移開成型基板遠離熔融的半導體材料，其中多個半導體晶粒上附著熔融的半導體材料之液體薄膜。最後，本發明之方法控制關於成型基板模之至少一熱場參數，致使多個半導體晶粒朝向液體薄膜繼續成長直至液體薄膜完全凝固為止。液體薄膜完全凝固後之多個半導體晶粒即構成半導體薄片。

Description

製造半導體薄片之方法及執行該方法之製造設備

本發明係關於一種製造半導體薄片(semiconductor sheet)之方法及執行該方法之製造設備，並且特別地，關於無切割(kerf-free)、直接製造供製造太陽能電池(solar cell)之用的矽晶圓之方法及執行該方法之製造設備。

關於本發明之相關技術背景，請參考以下所列之技術文獻：[1] EPIA, Global Market Outlook for Photovoltaics until 2014, May 2010; [2] EPIA, Global Market Outlook for Photovoltaics until 2016, May 2012; [3] RTS Newsletters,Japan, May, 2012; [4] T.F. Ciszek, J. Crystal Growth 66, 1984, p. 655; [5] J.C. Brice, Crystal Growth Processes, New York, Wiley, 1986; [6] B. Chalmers, High Speed Growth of Sheet Crystals, J. Crystal Growth 70, 1984, pp. 3-10; [7] G. Hahn, A. Schonecker, A. Gutjahrm New Crystalline Si Ribbon Materials for Photovoltaics, Ch.2 in Crystal Growth for Solar Cells, Edited by K. Nakajima and N. Usami, Springer, Berlin, 2009; [8] H. Mitsuyasu, S. Goma, R. Oishi, K. Yoshida, in Proceedings of the 23rd EU PVSEC, Valencia, 2008, p. 1497; [9]美國專利公告號第6521827號；[10]美國專利公告號第7071489號；[11]美國專利公告號第7659542號；[12]美國專利公開號第2012/0067273號；[13]美國專利公告號第5496416號；[14]美國專利公告號第7572334號；[15] A. Grenko, R. Jonczyk, J. Rand, Single Wafer Casting, 2006 IEEE Solar Specialist Conference Proceeding, p. 1415; [16] A. Briglio, K. Dumas, M. Leipold, A. Morrison, Flar-Plate Solar Array Project, Final Report, JPL/DOE, Oct. 1986; [17] M. Tajima, The 4th International Conference on Crystalline Silicon Solar Cells, Taipei, 2010; [18] T. Trupke, K.R. McIntosh, J.W. Weber, W. McMillan, L. Ryves, J. Haunschild, C. Shen, H. Kampwerth, Inline Photoluminescence Imaging for Industrial Wafer- and Cell Manufacturing, the 22nd NREL Workshop on Silicon Material, July 22, 2012；以及[19] Z. Yuan, W.L. Huang, K. Mukai, Wettability and reactivity of molten silicon with various substrates, Appl. Phys. A 78, 2004, pp. 617-622。

目前太陽能電池的材料大部份都是以矽材為主，主要是因矽材為目前地球上最容易取到的第二多元素，並且其具有材料成本低廉、沒有毒性、穩定性高等優點，並且其在半導體的應用上已有深厚的基礎。

以矽材為主的太陽能電池有單晶矽、多晶矽以及非晶矽三大類。以多晶矽做為太陽能電池的原材，主要是基於成本的考量，因為相較於以現有的拉晶法(Czochralski method,CZ method)以及浮動區域法(floating zone method,FZ method)所製造的單晶矽，多晶矽價格相對地便宜許多。使用在製造太陽能電池上的多晶矽，傳統上是利用一般鑄造製程來生產。鑄造完成的矽晶鑄錠，須經切割才能獲得能製成太陽能電池型態的矽晶圓。

目前儘管多晶矽的價格已快速跌落，然而晶片製造仍需長晶與切割，這使得多晶矽晶圓的成本很難進一步下降。特別是切割成本目前已經高於長晶成本非常多，約長晶成本的兩倍。而切割用的切割線、碳化矽以及切割液的成本高。再加上矽晶鑄錠經晶圓切割後的損失高達40%以上，不但沒有效率、成本高，且造成環境的負擔。因此，無切割晶圓製造技術一直都是長晶技術很重視的領域。但是現有無切割技術製造晶圓的品質多半不如預期。例如，線狀矽晶帶法(String Ribbon,RS)[4-6]已發展三十年，仍難在市場佔有一席之地。

無切割晶圓製造技術就長晶的凝固方向與晶圓或是晶帶移動方向來分成第一型態以及第二型態兩大類[7]。關於第一型態，其凝固方向與晶圓移動方向平行，而第二類型其凝固方向與晶圓移動方向則幾乎垂直。比較有名的線狀矽晶帶技術屬於第一型態技術。而第二型態無切割晶圓製造技術的代表是基板矽晶帶法(Ribbon Growth on Substrate,RGS)。第一型態技術還有商業化最早的邊緣成膜矽晶帶法(Edge-Defined Film-Fed growth,EFG)。但是利用RGS法及EFG法製造的矽晶圓其後續製成太陽能電池的光電轉化效率都不是很高，平均在15%左右。而第二類型技術多半在發展中。由於其晶體生長缺陷多半沿著生長方向產生，且會惡化與蔓延，所以缺陷多半與晶圓表面平行。由於電池的少數載子傳遞方向與晶圓表面垂直，因此，少數載子被捕捉的機會較高，易造成電池轉換效率低落。所以過去十年，新提出的方法，多半以第二類型技術為主，即缺陷生長方向與少數載 子傳遞方向相同。例如，Sharp公司從1997年發展的浸潤基板上結晶法(Crystallization on Dipped Substrate,CDS)[8-11]，以及1366公司提出的鑄造晶圓法(Cast Wafer)[12]，都相當接近。然而，以CDS法製造的矽晶圓其最大的問題在晶粒過小，且缺陷密度過高，矽晶圓厚度很難低於300微米。當然這與其生長機制息息相關。Sharp提出基板設計的專利[9-11]，其基板上具有突出體，讓晶體成核在突出體的突出點，由點連成面的生長方式生長而成，這種點接觸的方式讓晶片容易脫離，但也造成晶粒過小的問題。1366公司的鑄造晶圓法與Sharp的CDS法很類似，只是在基板上做些改良，利用多孔材質，透過差壓來控制矽晶圓與基板的黏著力[12]。

除此之外，GE Solar公司也使用早期AstroPower公司提出的模造晶圓法(Molded Wafer)(早期稱矽膜法(Silicon film))的技術[13-14]。此種技術的特點是利用顆粒狀的矽材料先塗佈在基板上，然後利用區融的方式連續成核長晶成柱狀晶粒。值得注意的是，這算是固體進料，而長晶界面與晶片拉出方向比較平行，而矽晶粒主要藉由下方未融的矽顆粒成核且往上成長為柱狀晶，比較接近第二型態技術的生長。

過去發展無切割晶圓製造技術多半強調產率，然而，過去三十多年的發展，最大的問題仍是在矽晶圓的品質[16]。以往在多晶矽價格下降，且在電池加工價格仍高的情況下，製成電池的光電轉換效率低的矽晶圓變得毫無競爭力。換言之，至今現有無切割晶圓製造技術所製成的矽晶圓，相較於多晶矽鑄碇，缺陷密度都過高，因此，電池的轉換效率難與多晶矽鑄碇切割的矽晶圓之電池的轉換效率相抗衡。然而，目前的電池加工價格已變得低廉，反而是切割的成本過高，因此，這類無切割、直接製成矽晶圓的技術逐漸受到重視。只是這仍進一步提高長晶技術，來得到低缺陷的矽晶圓。

此外，上述無切割半導體晶圓之先前技術也尚未 發展生產量大、降低製造成本的製造設備。

因此，本發明所欲解決的技術問題在於提供一種製造半導體薄片之方法及執行該方法之製造設備，特別是製造供製造太陽能電池之用的矽晶圓之方法。本發明之方法係無切割、直接製造半導體薄片之方法，並且半導體晶粒的長晶速度可以控制，協助製造的成型基板汙染少且容易讓半導體薄片容易脫離成型基板，製造出的半導體薄片的厚度與均勻性容易控制，半導體薄片內缺陷生成方向與電池少數載子傳輸平行(與第二型態技術的相同)且缺陷密度低。本發明之製造設備的生產量大，且能降低半導體薄片的製造成本。

根據本發明之一較佳具體實施例之製造半導體薄片之方法，首先，係提供熔融的半導體材料。接著，根據本發明之方法係提供成型基板。成型基板具有成型表面。成型表面係區分為多個成核助長區以及多個非成核助長區。接著，根據本發明之方法係將成型基板的成型表面接觸熔融的半導體材料一預定時間長，致使熔融的半導體材料從多個成核助長區處開始成核且成長成多個半導體晶粒。接著，根據本發明之方法係將成型基板移開遠離該熔融的半導體材料，其中多個半導體晶粒上附著熔融的半導體材料之液體薄膜。接著，根據本發明之方法係控制關於該成型基板模之至少一熱場參數，致使多個半導體晶粒朝向液體薄膜繼續成長直至液體薄膜完全凝固為止。最後，根據本發明之方法係將多個半導體晶粒自成型基板處脫離，即獲得半導體薄片。

於一具體實施例中，多個非成核助長區可以由氮化矽所形成。多個成核助長區可以由碳化矽、氧化矽或矽所形成。多個非成核助長區與多個成核助長區可以散亂地或規律地排列以構成成型表面。

於另一具體實施例中，成型基板可以由晶向為(100)的矽單晶單一晶圓所構成。多個非成核助長區可以由散亂地或規律地形成於(100)矽單晶晶圓上的多個凹陷所形成。

於另一具體實施例中，成型基板可以由晶向為(100)的矽單晶晶圓所構成。多個非成核助長區可以由散亂地或規律地形成於(100)矽單晶晶圓上的多個氮化矽區所形成。

於一具體實施例中，成型基板可以固定於散熱基座上。散熱基座可以由石墨、鉬、碳化矽、鎢、鉭或上述材料之混合物所形成。

於一具體實施例中，至少一熱場參數可以包含成型基板至散熱基座之溫度梯度以及成型基板至散熱基座之熱傳輸通量，等。

根據本發明之第一較佳具體實施例之製造設備包含主爐體、多個子爐體、多個傳動裝置以及多個成型基板。主爐體其內提供熔融的半導體材料。多個子爐體係環繞主爐體。每一個子爐體係可開啟/關閉地與主爐體連通。每一個傳動裝置對應一個子爐體。每一個成型基板對應一個傳動裝置，並且固定在其對應的傳動裝置上。每一個成型基板具有成型表面。每一個成型表面係區分為多個成核助長區以及多個非成核助長區。多個傳動裝置一個接一個地帶動其對應的成型基板移至主爐體內。當一個傳動裝置帶動其對應的成型基板移至主爐體內時，該個傳動裝置將其對應的成型基板之該個成型表面接觸熔融的半導體材料一預定時間長，致使熔融的半導體材料從其對應的成型基板之多個成核助長區處開始成核並且成長成多個半導體晶粒。該個傳動裝置再帶動其對應的成型基板移至其對應的子爐體內，此時，多個半導體晶粒上附著該熔融的半導體材料之一液體薄膜。該個子爐體控制關於該個成型基板模之至少一熱場參數，致使多個半導體晶 粒朝向液體薄膜繼續成長直至液體薄膜完全凝固為止，此時，多個半導體晶粒即構成半導體薄片。半導體藉由脫離程序自成型基板處脫離。

根據本發明之第二較佳具體實施例之製造設備包含主爐體、第一連續爐體、第二連續爐體、傳送帶以及多個成型基板。主爐體其內提供熔融的半導體材料。第一連續爐體係可開啟/關閉地與主爐體連通。第二連續爐體係可開啟/關閉地與主爐體連通。傳送帶係設置以貫穿第一連續爐體、主爐體以及第二連續爐體。多個成型基板係可移動地固定於傳送帶上。每一個成型基板具有成型表面。每一個成型表面係區分為多個成核助長區以及多個非成核助長區。傳送帶帶動多個成型基板依序通過第一連續爐體，再一個接一個地帶動至主爐體內。當每一個成型基板置於第一連續爐體內時，該個成型基板被執行預熱程序。當每一個成型基板置於主爐體內時，該個成型基板被移動將該個成型表面接觸熔融的半導體材料一預定時間長，致使熔融的半導體材料從該個成型基板之多個成核助長區處開始成核並且成長成多個半導體晶粒。傳送帶再帶動該個成型基板移至第二連續爐體內，此時，多個半導體晶粒上附著熔融的半導體材料之液體薄膜。第二連續爐體控制關於該個成型基板模之至少一熱場參數，致使多個半導體晶粒朝向液體薄膜繼續成長直至液體薄膜完全凝固為止，此時，多個半導體晶粒即構成半導體薄片。半導體薄片藉由脫離程序自成型基板處脫離。

與無切割晶圓製造的先前技術相較，根據本發明之方法所製造的半導體薄片，其雜質少、容易脫離成型基板、厚度與均勻性容易控制、其內缺陷生成方向與電池少數載子傳輸平行且缺陷密度低，為品質佳的半導體薄片。本發明之製造設備的生產量大，且能降低半導體薄片的製造成本。

關於本發明之優點與精神可以藉由以下的發明 詳述及所附圖式得到進一步的瞭解。

10‧‧‧成型基板

101‧‧‧成型表面

102‧‧‧成核助長區

103‧‧‧非成核助長區

104‧‧‧晶圓

105‧‧‧凹陷

106‧‧‧氮化矽區

12‧‧‧散熱基座

20‧‧‧熔融的半導體材料

22‧‧‧半導體晶粒

24‧‧‧液體薄膜

26‧‧‧半導體薄片

3‧‧‧坩堝

4‧‧‧製造設備

40‧‧‧主爐體

402‧‧‧絕熱基座

404‧‧‧第一加熱器

406‧‧‧送料管

42‧‧‧子爐體

422‧‧‧第二加熱器

44‧‧‧傳動裝置

5‧‧‧製造設備

50‧‧‧主爐體

502‧‧‧絕熱基座

504‧‧‧第三加熱器

52‧‧‧第一連續爐體

522‧‧‧第四加熱器

54‧‧‧第二連續爐體

542‧‧‧第五加熱器

56‧‧‧傳送帶

L1、L2、L3、L4‧‧‧導管

圖1至圖5分別係本發明之一較佳具體實施例之製造半導體薄片的方法的各個程序步驟示意圖。

圖6係本發明之另一具體實施例之成型基板的結構之示意圖。

圖7係本發明之另一具體實施例之成型基板的結構之示意圖。

圖8係本發明之第一較佳具體實施例之製造設備的頂視圖。

圖9係圖8中製造設備沿A-A線之截面視圖。

圖10係本發明之第二較佳具體實施例之製造設備的截面視圖。

請參閱圖1至圖5，係以截面視圖示意地繪示本發明之製造半導體薄片26的方法之一較佳具體實施例。根據本發明之方法可無切割、直接製造供製造太陽能電池之用的矽晶圓。在此，半導體薄片26即涵蓋矽晶圓。請一併參閱圖6及圖7，圖6及圖7係以截面視圖示意地繪示本發明之製造半導體薄片26的方法所採用成型基板10的結構。

如圖1所示，根據本發明之一較佳具體實施例之製造半導體薄片之方法，首先，係提供熔融的半導體材料20。如圖1所示，大量熔融的半導體材料20被維持在熔融狀態，並且盛裝於坩堝3內。熔融的半導體原料20具有液面。

同樣如圖1所示，接著，根據本發明之方法係提供成型基板10。成型基板10具有成型表面101。特別地，成型表面101係區分為多個成核助長區102以及多個非成核助長區103。

接著，如圖2所示，根據本發明之方法係將成型基板10的成型表面101接觸熔融的半導體材料20一預定時間長，致使熔融的半導體材料20僅從多個成核助長區102處開始成核且成長成多個半導體晶粒22。

接著，如圖3所示，根據本發明之方法係將成型基板10移開遠離該熔融的半導體材料20，其中多個半導體晶粒22上附著熔融的半導體材料20之液體薄膜24。

接著，如圖4所示，根據本發明之方法係控制關於成型基板10模之至少一熱場參數，致使多個半導體晶粒22朝向液體薄膜24繼續成長，直至液體薄膜24完全凝固為止。此時，多個半導體晶粒22即構成半導體薄片26。

最後，如圖5所示，根據本發明之方法係將多個半導體晶粒22自成型基板10處脫離，即獲得半導體薄片26。於一具體實施例中，半導體薄片26可以藉由震動力或是真空吸力自成型基板10處脫離。藉由成型基板10的設計、成型表面101接觸熔融的半導體材料20時間長度的控制以及關於成型基板10模之至少一熱場參數的控制，半導體薄片26的厚度與均勻性可以容易控制。藉由本發明之方法，半導體薄片26的厚度可以在300μm以下，甚至為150μm，仍保有極佳的均勻性。

於一具體實施例中，如圖1所示，多個非成核助長區103可以由氮化矽所形成。多個成核助長區102可以由碳化矽、氧化矽或矽所形成。多個非成核助長區103與多個成核助長區102可以散亂地或規律地排列以構成成型表面101。於一範例中，氮化矽顆粒與碳化矽顆粒、氧化矽顆粒或矽顆粒混合而後經燒結而成成型基板10。氮化矽顆粒提供的多個非成核助長區103與碳化矽顆粒、氧化矽顆粒或矽顆粒所提供的多個成核助長區102係散亂地排列，以構成成型表 面101。因為氮化矽對熔融的半導體材的濕潤性(wettability)較低，碳化矽粒、氧化矽或矽對熔融的半導體材的濕潤性較高，所以多個半導體晶粒22不會在氮化矽上成核或是容易從氮化矽脫離。

於另一具體實施例中，如圖6所示，成型基板10可以由晶向為(100)的矽單晶單一晶圓104所構成。多個非成核助長區103可以由散亂地或規律地形成於(100)矽單晶晶圓104上的多個凹陷105所形成。於此案例中，多個成核助長區102整合成單一(100)矽晶面。多個凹陷105可以藉由蝕刻製程或雷射鑽孔製程來形成。

於另一具體實施例中，如圖7所示，成型基板10可以由晶向為(100)的矽單晶晶圓104所構成。多個非成核助長區103可以由散亂地或規律地形成於(100)矽單晶晶圓104上的多個氮化矽區106所形成。多個氮化矽區106可以藉由在(100)矽單晶晶圓104的表面局部氮化或藉由沉積製程來形成。

於一具體實施例中，如圖1至圖5所示，成型基板10可以固定於散熱基座12上。散熱基座12可以由石墨、鉬、碳化矽、鎢、鉭或上述材料之混合物所形成。須強調的是，與無切割晶圓製造的先前技術不同，本發明之成型基板10並不具有多個通孔，散熱基座12為實心構件，並非先前技術揭示的具有孔穴的真空吸頭。

於一具體實施例中，至少一熱場參數可以包含成型基板10至散熱基座12之溫度梯度以及成型基板10至散熱基座12之熱傳輸通量等。

請參閱圖8及圖9，圖8係根據本發明之第一較佳具體實施例之製造設備4之頂視圖。圖9係圖8中製造設備4沿A-A線之截面視圖。

如圖8及圖9所示，根據本發明之第一較佳具體實施例之製造設備4包含主爐體40、多個子爐體42、多個傳動裝置44以及多個如圖1、圖6或圖7所示之成型基板10。

主爐體40其內提供熔融的半導體材料20。特別地，多個子爐體42係環繞主爐體40。每一個子爐體42係可開啟/關閉地與主爐體40連通。每一個傳動裝置44對應一個子爐體42。每一個成型基板10對應一個傳動裝置44，並且固定在其對應的傳動裝置44上。每一個成型基板10具有成型表面101。每一個成型表面101係區分為多個成核助長區102以及多個非成核助長區103。大量熔融的半導體材料20被維持在熔融狀態，並且盛裝於坩堝3內。坩堝3安置於主爐體40內的絕熱基座402上。主爐體40內裝設至少一第一加熱器404，以加熱維持熔融的半導體材料20在熔融狀態。惰性氣體從導管L1輸入，從導管L2輸出，以避免熔融的半導體材料20氧化。根據本發明之第一較佳具體實施例之製造設備4還包含送料管406。送料管406係可開啟/關閉地與主爐體40連通。半導體原料以及摻雜材料可以經由送料管406輸送至坩堝3內。

特別地，多個傳動裝置44一個接一個地帶動其對應的成型基板10移至主爐體40內。當一個傳動裝置44帶動其對應的成型基板10移至主爐體40內時，該個傳動裝置44將其對應的成型基板10之該個成型表面101接觸熔融的半導體材料20一預定時間長，致使熔融的半導體材料20從其對應的成型基板10之多個成核助長區102處開始成核並且成長成多個半導體晶粒22。該個傳動裝置44再帶動其對應的成型基板10移至其對應的子爐體42內，此時，多個半導體晶粒22上附著該熔融的半導體材料20之液體薄膜24。該個子爐體42控制關於該個成型基板10模之至少一熱場參數，致使多個半導體晶粒22朝向液體薄膜24繼續成長直至液體薄 膜24完全凝固為止，此時，多個半導體晶粒22即構成半導體薄片26。半導體藉由脫離程序自成型基板10處脫離。

請再見圖8及圖9，每一個成型基板10對應一個散熱基座12且固定於其對應的散熱基座12上，並藉由其對應的散熱基座12固定於其對應的傳動裝置44上。子爐體42內裝設至少一第二加熱器422，藉以控制成型基板10至散熱基座12之溫度梯度、成型基板10至散熱基座12之熱傳輸通量，等熱場參數。

請參閱圖10，圖10係根據本發明之第二較佳具體實施例之製造設備5之截面視圖。

如圖10所示，根據本發明之第二較佳具體實施例之製造設備5包含主爐體50、第一連續爐體52、第二連續爐體54、傳送帶56以及多個如圖1、圖6或圖7所示之成型基板10。主爐體50其內提供熔融的半導體材料20。第一連續爐體52係可開啟/關閉地與主爐體50連通。第二連續爐體54係可開啟/關閉地與主爐體50連通。傳送帶56係設置以貫穿第一連續爐體52、主爐體50以及第二連續爐體54。多個成型基板10係可移動地固定於傳送帶56上。每一個成型基板10具有成型表面101。每一個成型表面101係區分為多個成核助長區102以及多個非成核助長區103。大量熔融的半導體材料20被維持在熔融狀態，並且盛裝於坩堝3內。坩堝3安置於主爐體50內的絕熱基座502上。主爐體50內裝設至少一第三加熱器504，以加熱維持熔融的半導體材料20在熔融狀態。惰性氣體從導管L3輸入，從導管L4輸出，以避免熔融的半導體材料20氧化。

特別地，傳送帶56帶動多個成型基板10依序通過第一連續爐體52，再一個接一個地帶動至主爐體50內。當每一個成型基板10置於第一連續爐體52內時，該個成型基 板10被執行預熱程序。第一連續爐體52內裝設多個第四加熱器522，以預熱成型基板10。

當每一個成型基板10置於主爐體50內時，該個成型基板10被移動將該個成型表面101接觸熔融的半導體材料20一預定時間長，致使熔融的半導體材料20從該個成型基板10之多個成核助長區102處開始成核並且成長成多個半導體晶粒22。傳送帶56再帶動該個成型基板10移至第二連續爐體54內，此時，多個半導體晶粒22上附著熔融的半導體材料20之液體薄膜24。第二連續爐體54控制關於該個成型基板10模之至少一熱場參數，致使多個半導體晶粒22朝向液體薄膜24繼續成長直至液體薄膜24完全凝固為止，此時，多個半導體晶粒22即構成半導體薄片26。半導體薄片26藉由脫離程序自成型基板10處脫離。

請再見圖10，每一個成型基板10對應一個散熱基座12且固定於其對應的熱基座12上，並藉由其對應的散熱基座12可移動地固定於其對應的傳送帶56上。第二連續爐體54內裝設多個第五加熱器542，藉以控制成型基板10至散熱基座12之溫度梯度、成型基板10至散熱基座12之熱傳輸通量，等熱場參數。

綜上所述，咸信能清楚了解根據本發明之方法所製造的半導體薄片，其雜質少、容易脫離成型基板、厚度與均勻性容易控制、其內缺陷生成方向與電池少數載子傳輸平行且缺陷密度低，為品質佳的半導體薄片。並且，本發明之製造設備的生產量大，且能降低半導體薄片的製造成本。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之面向加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之 專利範圍的面向內。因此，本發明所申請之專利範圍的面向應該根據上述的說明作最寬廣的解釋，以致使其涵蓋所有可能的改變以及具相等性的安排。

Claims (16)

1. 一種製造一半導體薄片之方法，包含下列步驟：提供一熔融的半導體材料；提供一成型基板，該成型基板具有一成型表面，該成型表面係區分為多個成核助長區以及多個非成核助長區；將該成型基板之該成型表面接觸該熔融的半導體材料一預定時間長，致使該熔融的半導體材料從該多個成核助長區處開始成核且成長成多個半導體晶粒；將該成型基板移開遠離該熔融的半導體材料，其中該多個半導體晶粒上附著該熔融的半導體材料之一液體薄膜；控制關於該成型基板模之至少一熱場參數，致使該多個半導體晶粒朝向該液體薄膜繼續成長直至該液體薄膜完全凝固為止；以及將該多個半導體晶粒自該成型基板處脫離，即獲得該半導體薄片。
2. 如請求項1所述之方法，其中該多個非成核助長區係由氮化矽所形成，該多個成核助長區係由選自由碳化矽、氧化矽以及矽所組成之群組中之其一所形成，該多個非成核助長區與該多個成核助長區係散亂地或規律地排列以構成該成型表面。
3. 如請求項1所述之方法，其中該成型基板係由一(100)矽單晶晶圓所構成，該多個非成核助長區係由散亂地或規律地形成於該(100)矽單晶晶圓上之多個凹陷所形成。
4. 如請求項1所述之方法，其中該成型基板係由一(100)矽單 晶晶圓所構成，該多個非成核助長區係由散亂地或規律地形成於該(100)矽單晶晶圓上之多個氮化矽區所形成。
5. 如請求項1所述之方法，其中該成型基板係固定於一散熱基座上，該散熱基座係由選自由石墨、鉬、碳化矽、鎢、鉭以及上述材料之混合物所組成之群組中之其一所形成。
6. 如請求項5所述之方法，其中該至少一熱場參數包含選自由該成型基板至該散熱基座之一溫度梯度以及該成型基板至該散熱基座之一熱傳輸通量所組成群組中之其一。
7. 一種製造設備，包含：一主爐體，其內提供一熔融的半導體材料；多個子爐體，係環繞該主爐體，每一個子爐體係可開啟/關閉地與該主爐體連通；多個傳動裝置，每一個傳動裝置對應一個子爐體；以及多個成型基板，每一個成型基板對應一個傳動裝置且固定在其對應的傳動裝置上，每一個成型基板具有一成型表面，每一個成型表面係區分為多個成核助長區以及多個非成核助長區；其中該多個傳動裝置一個接一個地帶動其對應的成型基板移至該主爐體內，當一個傳動裝置帶動其對應的成型基板移至該主爐體內時，該個傳動裝置將其對應的成型基板之該個成型表面接觸該熔融的半導體材料一預定時間長，致使該熔融的半導體材料從其對應的成型基板之該多個成核助長區處開始成核且成長成多個半導體晶粒，該個傳 動裝置再帶動其對應的成型基板移至其對應的子爐體內，該多個半導體晶粒上附著該熔融的半導體材料之一液體薄膜，該個子爐體控制關於該個成型基板模之至少一熱場參數，致使該多個半導體晶粒朝向該液體薄膜繼續成長直至該液體薄膜完全凝固為止，該多個半導體晶粒即構成一半導體薄片，該半導體藉由一脫離程序自該成型基板處脫離。
8. 如請求項7所述之製造設備，進一步包含多個散熱基座，每一個成型基板對應一個散熱基座且固定於其對應的散熱基座上，並藉由其對應的散熱基座固定於其對應的傳動裝置上。
9. 如請求項7所述之製造設備，其中每一個成型基板之該多個非成核助長區係由氮化矽所形成，每一個成型基板之該多個成核助長區係由選自由碳化矽、氧化矽以及矽所組成之群組中之其一所形成，該多個非成核助長區與該多個成核助長區係散亂地或規律地排列以構成該個成型表面。
10. 如請求項7所述之製造設備，其中每一個成型基板係由一(100)矽單晶晶圓所構成，該個成型基板之該多個非成核助長區係由散亂地或規律地形成於該(100)矽單晶晶圓上之多個凹陷所形成。
11. 如請求項7所述之製造設備，其中每一個成型基板係由一(100)矽單晶晶圓所構成，該個成型基板之該多個非成核助長區係由散亂地或規律地形成於該(100)矽單晶晶圓上之多個氮化矽區所形成。
12. 一種製造設備，包含：一主爐體，其內提供一熔融的半導體材料；一第一連續爐體，係可開啟/關閉地與該主爐體連通；一第二連續爐體，係可開啟/關閉地與該主爐體連通；一傳送帶，係設置以貫穿該第一連續爐體、該主爐體以及該第二連續爐體；以及多個成型基板，係可移動地固定於該傳送帶上，每一個成型基板具有一成型表面，每一個成型表面係區分為多個成核助長區以及多個非成核助長區；其中該傳送帶帶動該多個成型基板依序通過該第一連續爐體再一個接一個地帶動至該主爐體內，當每一個成型基板置於該第一連續爐體內時，該個成型基板被執行一預熱程序，當每一個成型基板置於該主爐體內時，該個成型基板被移動將該個成型表面接觸該熔融的半導體材料一預定時間長，致使該熔融的半導體材料從該個成型基板之該多個成核助長區處開始成核且成長成多個半導體晶粒，該傳送帶再帶動該個成型基板移至該第二連續爐體內，該多個半導體晶粒上附著該熔融的半導體材料之一液體薄膜，該第二連續爐體控制關於該個成型基板模之至少一熱場參數，致使該多個半導體晶粒朝向該液體薄膜繼續成長直至該液體薄膜完全凝固為止，該多個半導體晶粒即構成一半導體薄片，該半導體薄片藉由一脫離程序自該成型基板處脫離。
13. 如請求項12所述之製造設備，進一步包含多個散熱基座， 每一個成型基板對應一個散熱基座且固定於其對應的散熱基座上，並藉由其對應的散熱基座可移動地固定於該傳送帶上。
14. 如請求項12所述之製造設備，其中每一個成型基板之該多個非成核助長區係由氮化矽所形成，每一個成型基板之該多個成核助長區係由選自由碳化矽、氧化矽以及矽所組成之群組中之其一所形成，該多個非成核助長區與該多個成核助長區係散亂地或規律地排列以構成該個成型表面。
15. 如請求項12所述之製造設備，其中每一個成型基板係由一(100)矽單晶晶圓所構成，該個成型基板之該多個非成核助長區係由散亂地或規律地形成於該(100)矽單晶晶圓上之多個凹陷所形成。
16. 如請求項12所述之製造設備，其中每一個成型基板係由一(100)矽單晶晶圓所構成，該個成型基板之該多個非成核助長區係由散亂地或規律地形成於該(100)矽單晶晶圓上之多個氮化矽區所形成。