JPS62285412A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPS62285412A
JPS62285412A JP12796186A JP12796186A JPS62285412A JP S62285412 A JPS62285412 A JP S62285412A JP 12796186 A JP12796186 A JP 12796186A JP 12796186 A JP12796186 A JP 12796186A JP S62285412 A JPS62285412 A JP S62285412A
Authority
JP
Japan
Prior art keywords
substrate
treatment
warp
semiconductor substrate
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12796186A
Other languages
English (en)
Inventor
Akira Fukami
深見 彰
Akihiro Tanba
昭浩 丹波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12796186A priority Critical patent/JPS62285412A/ja
Publication of JPS62285412A publication Critical patent/JPS62285412A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は絶縁物上に単結晶半導体層が形成された構造の
基板、いわゆるS OI (Silicon on I
n−5ulator)  基板の製造方法に係り、特に
その製造過程で生ずる基板の反りを低減する方策に関す
る8〔従来の技術〕 絶縁物上に単結晶半導体層を形成する手段として、絶縁
物上の多結晶または非晶質半導体層を再結晶化する方法
が知られている。
再結晶化は熱源により、多結晶または非晶質半導体層を
溶融することにより行われる。広い面積の単結晶層を短
時間で得ようとする時には、カーボンストリップヒータ
や線状電子ビームによる再結晶化が優れている。
なお、この種の方法として関連するものには、例えば特
公昭5g −500609号、特開昭59−22981
5号等が挙げられる。
〔発明が解決しようとする問題点〕
上記従来技術では、絶縁物上の多結晶シリコンを帯状に
溶融し、m融帯を移動させて再結晶化させるという方式
で、短時間に広い面積に渡って再結晶化できるという特
徴がある。
しかしながら、基板の全表面がシリコンの融点(141
2℃)以上の温度に加熱されるので、再結晶シリコンの
支持体となっている基板自体が熱変形し、基板の反りが
生ずるという問題があった。
本発明の目的は、再結晶化処理過程で生ずる基板の反り
を低減することにある。
C問題点を解決するための手段〕 再結晶化過程により反りが生ずる理由は、次のようであ
る。
まず、支持体である基板は主にシリコン基板であり、表
面を熱酸化して酸化膜を形成することにより絶縁基板と
している。この表面に多結晶或いは非晶質シリコンを堆
積した後再結晶化するときに、支持体のシリコン基板の
表面側、即ち酸化膜直下のシリコンも熱的影響を受け、
熱歪が生ずるが、熱歪は支持体の片面に大きく生じてい
るため、これが基板の反りとなって現われる。
本発明は、この熱歪みが基板の片側だけに大きく生じて
いる点に注目して、再結晶化処理後に反対側の面にも熱
歪みを生じさせて、更に炉中で加圧する方法により基板
の平坦性を取り戻すものである。
〔作用〕
第1図は本発明の主な工程を示したものである。
第1図(a)のように、シリコン基板1表面の酸化膜2
上の多結晶シリコン3をヒータなどの加熱源4によって
再結晶下する場合、熱を加えられた表面直下のシリコン
基板1が熱的影響を受け、熱歪層5が出来る。この熱歪
層5は基板の片側に生じ、熱によって膨張した塑性変形
であるので、基板は表面側が凸となるように反る。
次に第1図(b)のように、基板の裏側を加熱し走査す
るとシリコン基板1の裏面側に熱歪層5が出来る。この
ときも熱膨張し、がっ塑性変形するが、基板の表面側に
生じた変形量と裏面側の変形量とが必ずしも等しくない
ため、基板は平坦性を取り戻すわけではなく、どちらが
の側に反っている。
次に、こうして両面に熱歪層をもつ基板6を第1図(C
)のように平板の間に挟んで加圧してアニールする。加
圧しながらアニールされることにより、熱歪層では転位
等の発生、消滅が生じ、最終的に平坦な状態になるよう
に熱歪層の歪が安定状態になり、加圧状態を取り去って
も基板は平坦性を保ったままとなる。
〔実施例〕
以下、本発明の一実施例を図面を用いて説明する。
第1図(a)の基板構造断面図に示す如く、シリコン基
板1の表面を熱酸化し、厚さ1n11の酸化膜2を形成
する。その後、気相成長法により多結晶シリコン3を0
.51堆積する。更に多結晶シリコン3の表面をCV 
D (Chemical Vapor Depo−si
tion :気相成長)による5iOzで被覆する。
(第1図(a)では図示されていない)このような構造
とした基板7を第2図の装置にて再結晶化した。
第2図は再結晶化処理装置の一例である。石英管8中の
石英支持台9の上にセットされたカーボンサセプタ10
は、ワークコイル11からの高周波の印加により発熱す
る。カーボンサセプタは中央に細長い突起12を設けて
あり、他の部分には遮熱板13を埋めであるため1表面
の温度分布は突起12が高温になった分布となっている
。そこで基板7の表面側(多結晶シリコンを再結晶しよ
うとする側)を下向きにし、石英製の重し14を載せた
上で押し捧15により基板7をスライドさせる。基板7
の多結晶シリコンは突起12上で溶融し、突起12を通
過すると再結晶化する。なお。
基板7は、シリコンの溶融層がスライドに供う機械的な
ダメージを受けないように薄い石英板16上に載せて搬
送する。
このような再結晶化処理では、先に述べたように、再結
晶シリコン下層のシリコン基板は熱歪を生じて基板7は
反ってしまう。重し14は反りを少なくするためのもの
であるが、なお、1mm以上の反りを有していた。(直
径100+nmの基板にて)そこで次に、同じ第2図の
装置で基板7を裏返しにして同様の処理をする。この処
理により、基板7の裏面にも熱歪層5が形成される。こ
の時、基板7の反りは、処理前の方向と同じであった。
そこで更に、この基板7を加圧してアニールした。第3
図はアニールの装置の一例で、先の再結晶化処理と同じ
高周波誘導加熱を利用している。
石英支持台91上のカーボンサセプタ101上に薄い石
英板161を介して基板7をセットし、重し141(石
英製)を載せる。この場合、基板7は表面側を重し側と
した。高周波を印加し昇温した。アニール条件は130
0℃、2時間としアニール後は除冷した。
以上の方法によって作製された基板の反りは、直径10
0mmの基板において約200mmと少なくなっていた
上記の実施例では、再結晶化処理及び裏面の熱歪層形成
処理に高周波誘導加熱法を使用したが、カーボンストリ
ップヒータやハロゲンランプによる赤外線輻射による加
熱法でもよい。
また、最後のアニールは通常の電気炉アニールでも良い
更にまた、前記実施例では一度再結晶化処理をした後、
表裏を逆にして同一装置で熱歪層形成処理したが、第4
図に示す如く、表裏同時に加熱し、2つの処理を一度に
行っても良い。
・□ 〔発明の効果〕 本発明によれば、再結晶化処理過程で生じる反りを低減
し、平坦化することができる。
本発明による平坦化前は、直径1100nの基板で1+
am以上の反りを有しており、後の素子作製工程で障害
となっていた。即ち、ホトリソグラフィ一工程での解像
度の低下、或いははなはだしい場合には、各半導体製造
装置での真空チャックが不可能になること等である。
本発明の平坦化法により、反りは約200+n+まで低
減できた。完全に平坦性を取り戻すことはできないが、
これにより素子作製プロセスに適用できるようになると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の概略を示す工程断面図、第2図は本発
明の一実施例の再結晶化処理工程の一例を示す図、第3
図は本発明の一実施例のアニール工程を示す図、第4図
は本発明の他の実施例の原理を示す断面図である。 1・・・シリコン基板、2・・・酸化膜、3・・・多結
晶シリコン、5・・・熱歪肝、7・・・基板。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁物上に再結晶半導体層を形成する半導体基板製
    造方法において、該半導体基板の裏面側にも表面側と同
    じ加熱処理を与えた後、加圧して熱処理することを特徴
    とする半導体基板の製造方法。 2、特許請求の範囲第1項において、前記加熱処理が前
    記半導体基板の一部を加熱し、該加熱による加熱部分を
    前記半導体基板と相対的に移動する処理であることを特
    徴とする半導体基板の製造方法。
JP12796186A 1986-06-04 1986-06-04 半導体基板の製造方法 Pending JPS62285412A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12796186A JPS62285412A (ja) 1986-06-04 1986-06-04 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12796186A JPS62285412A (ja) 1986-06-04 1986-06-04 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62285412A true JPS62285412A (ja) 1987-12-11

Family

ID=14972946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12796186A Pending JPS62285412A (ja) 1986-06-04 1986-06-04 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62285412A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532570A (ja) * 2007-06-26 2010-10-07 マサチューセッツ インスティテュート オブ テクノロジー 薄膜カプセル内の半導体ウェハの再結晶化およびその関連工程

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532570A (ja) * 2007-06-26 2010-10-07 マサチューセッツ インスティテュート オブ テクノロジー 薄膜カプセル内の半導体ウェハの再結晶化およびその関連工程
US8633483B2 (en) 2007-06-26 2014-01-21 Massachusetts Institute Of Technology Recrystallization of semiconductor wafers in a thin film capsule and related processes
US9932689B2 (en) 2007-06-26 2018-04-03 Massachusetts Institute Of Technology Semiconductor wafers recrystallized in a partially surrounding thin film capsule

Similar Documents

Publication Publication Date Title
US5336641A (en) Rapid thermal annealing using thermally conductive overcoat
JPH0410216B2 (ja)
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JPS62285412A (ja) 半導体基板の製造方法
JPS59114829A (ja) 窒化シリコン膜の製造方法
JPS603148A (ja) 単結晶シリコン半導体装置用基板およびその製造方法
JPS60223112A (ja) 半導体熱処理装置
JPS58139423A (ja) ラテラルエピタキシヤル成長法
JPS6159820A (ja) 半導体装置の製造方法
CN114438454A (zh) 一种类锗锡三元合金及其制备方法
JPS6354715A (ja) 半導体薄膜のビ−ムアニ−ル方法
JPH0637032A (ja) 半導体装置の製造方法
JPH07107894B2 (ja) 多結晶薄膜基板のアニ−ル方法
JPH0454964B2 (ja)
JPH03280418A (ja) 半導体膜の製造方法
JPH06216044A (ja) 半導体薄膜の製造方法
JPS60240118A (ja) Si半導体の製造方法
JPH03101224A (ja) 半導体装置の低温エッチング装置
JPS6377124A (ja) 化合物半導体装置の熱処理方法
JPH04186723A (ja) 結晶性半導体薄膜の製造方法
JPS5999714A (ja) 半導体熱処理装置
JPS61201414A (ja) シリコン単結晶層の製造方法
JPH05251427A (ja) 薄膜の形成方法
JPS60106124A (ja) 絶縁基板上への半導体薄膜形成方法
JPH027414A (ja) Soi薄膜形成方法