CN101790774B - 半导体晶圆在薄膜包衣中的重结晶以及有关工艺 - Google Patents

半导体晶圆在薄膜包衣中的重结晶以及有关工艺 Download PDF

Info

Publication number
CN101790774B
CN101790774B CN2008801047629A CN200880104762A CN101790774B CN 101790774 B CN101790774 B CN 101790774B CN 2008801047629 A CN2008801047629 A CN 2008801047629A CN 200880104762 A CN200880104762 A CN 200880104762A CN 101790774 B CN101790774 B CN 101790774B
Authority
CN
China
Prior art keywords
wafer
recrystallization
film
heating
original
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801047629A
Other languages
English (en)
Other versions
CN101790774A (zh
Inventor
E·M·萨赫斯
J·G·塞尔迪
E·T·汉特苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of CN101790774A publication Critical patent/CN101790774A/zh
Application granted granted Critical
Publication of CN101790774B publication Critical patent/CN101790774B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/02—Production of homogeneous polycrystalline material with defined structure directly from the solid state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种原始晶圆，典型地为硅，具有所希望的末端PV晶圆的形式。该原始物可以通过快速固化或者CVD来制作。其具有小的晶粒。其被密封在纯净的薄膜中，当硅重结晶以产生更大的晶粒结构时，该薄膜包含并且保护硅。包衣可以通过在存在氧气或蒸汽的情况下加热晶圆来制作，在外表面上形成二氧化硅，典型地为1-2微米。进一步加热在空间中产生熔区，该晶圆穿过该熔区，产生带有更大晶粒尺寸的重结晶。该包衣在重结晶期间包含熔化的材料并且防止杂质。重结晶可以在空气中进行。通过背衬板的热传递使应力和缺陷最小化。在重结晶之后，该包衣被去除。

Description

半导体晶圆在薄膜包衣中的重结晶以及有关工艺
相关申请
特此要求题为“Casting and Directional Solidification ofPhotovoltaic Silicon Wafers in a Capsule and Related Processes(光电硅晶圆在包衣中的铸造和定向固化以及有关工艺)”、2007年6月26日提交的美国临时申请No.60/937,129的权益，其整个公开内容特此将通过引用而被全部并入本文。
背景技术
晶体硅晶圆(单晶和多晶两者)是如今制造的大部分光电模块中的基本构建块。除了带状硅持有的小的市场份额以外，所有这些晶圆通过切割晶锭来制作。切割本身相当昂贵并且另外，其将一半以上昂贵的硅原始材料浪费为锯屑。结果是晶圆的成本占了制造光伏模块的成本的几乎一半。
另一方面，带状方式产生不如切割晶锭得到的晶圆平整并且比其更加高地有缺陷。在带状固化期间所需要的高的温度梯度导致了这种情况。因而，虽然带状技术提供每单元面积较小的成本，但是该好处被较低的电池效率抵消。
因而，在本文中公开的本发明的一个目的是要产生一种硅晶圆制作技术，其将通过结合高电子质量和低成本来订立新标准。一个目的是要提供具有与以工业标准铸造(cast)和切割的多晶晶圆不相上下或者比其更好的平整性(flatness)和缺陷密度的硅晶圆。
一个特定的目的是要在不需要切割的情况下制造硅晶圆。这个目的的一部份是要提供一种方法来首先产生晶圆的几何形状以及接着，在分离工艺中，产生所希望的晶体结构。
本发明的一个方面是要分离产生晶圆的几何形状(wafer geometry)的功能与产生合适的晶粒结构的功能。另一个目的是要以第一高生产率步骤中产生晶圆的几何形状。在第二步骤中，通过定向固化工艺修改晶圆的晶粒结构。
发明内容
更完整的概括出现在下文中，紧接在权利要求书之前。如图1中以流程图的形式示意性地示出的，在为了生产光伏衬底的第一步骤中，产生预制晶圆(perform wafer)408，该预制晶圆基本上具有所希望的末端、重结晶的晶圆的几何形状。然而，该原始晶圆被快速地制作，例如通过快速固化工艺106。该预制原始晶圆可能并且典型地将由非常小的晶粒构成，从而使其不适合用作光伏晶圆。硅是典型合适的材料，尽管该技术可以被应用于其他材料。
预制晶圆接着被装入118由纯净的薄膜层构成的共形包衣(conformal capsule)中。该可消耗的、高纯度的包衣将在下一个步骤期间包含并且保护硅，在下一个步骤中密封的(encapsulated)晶圆被重结晶122以产生适合于光伏应用的重结晶的晶粒结构。这种薄膜包衣可以例如通过在存在蒸汽的情况下加热硅晶圆来制作，引起二氧化硅在晶圆的整个外表面上生长。典型地，将生长1-2微米厚的层。其他材料、或者材料层也可以被用于该包衣。
晶圆的晶体结构接着通过使其通过熔炉而得以改进122，该熔炉在空间中产生一地区(region)，熔化区域(zone)在那里出现，晶圆穿过该熔化区域，引起重结晶、新的和改进的晶体结构。熔炉可以包括加热棒和绝热砖。该熔炉的冷却区域必须被适当地控制以使热导应力和由其引起的结晶缺陷最小。
薄膜包衣在重结晶期间包含熔化的材料(molten materail)。其也有助于保持原始晶圆的形状，尽管可能要求支承或者背衬板以建立产品的平整性。薄膜包衣起扩散阻挡层(diffusion barrier)的作用防止杂质进入晶圆。通过受控的晶粒成核，包衣在确定最后得到的最终晶圆的晶体结构方面起重要作用。对于一些包衣材料，熔炉可以在空气环境中操作。举例来说，如果硅石是硅晶圆上的包衣材料，在空气中操作修复包衣中的任何缺陷。包衣的薄属性保证了在晶圆上几乎没有由晶圆和包衣材料之间热膨胀系数的任何不匹配而引起的应力。在重结晶之后，薄膜包衣被去除123，例如通过蚀刻。不需要进行破坏性蚀刻，诸如在常规的切割形成之后进行的那样，原因在于没有损坏。
参考随附的权利要求书和附图将更全面地理解本文中所公开和声明的本发明的若干目的，其中：
附图说明
图1是本发明的工艺以流程图形式的示意性表示，该工艺用于形成具有适合于光伏应用的晶粒结构的硅晶圆；
图2是示出完全围绕原始晶圆预制坯(wafer preform)的薄膜包衣的形成的示意性表示；
图3是被包衣包围的预制晶圆的示意性表示；
图4A示意性地示出熔炉内的晶圆，其为完全固态的、原始晶体形式；
图4B示意性地示出图4A的晶圆，其在熔炉内更长时间，具有仍然为固态的、原始晶体形式的后沿部分(trailing portion)以及为液态的前导部分(leading section)；
图4C示意性地示出图4A的晶圆，其在熔炉内更长时间，具有仍然为固态的、原始晶体形式的后沿部分、为液态的中间部分(middlesection)、以及为重结晶的固态的前导部分；
图4D示意性地示出图4A的晶圆，其在熔炉内更长时间，具有为液态的后沿部分，以及为重结晶的固态的前导部分；
图4E示意性地示出图4A的晶圆，其在熔炉内更长时间，现在完全为重结晶的固态；
图5A示意性地示出熔炉内的晶圆，其完全为液态，已经在基本上相同的时间使其整个体积到达其熔点；
图5B示意性地示出图5A的晶圆，其正在被从熔炉内移出，具有为液态的后沿部分，以及为重结晶的固态的前导部分；
图6A为重结晶之后的晶圆的示意性表示；
图6B和6C是与图6示意性所示的晶圆相类似的、重结晶之后并且在进行蚀刻以去除包衣之后的晶圆的数字图像，其中图6B示出顶面而图6C示出底面；
图7为晶圆以三维视图的示意性表示，其中随着在箭头P的方向上将晶圆朝右边拉，晶体在右手边被固化，并且在左手边长成液体，具有朝液体方向凹入的晶体生长冻结前部(crystal growth freezefront)FA。
图7AI为图7沿A-A线以截面图的示意性表示，其示出热流图案(heat pattern)；
图7AII为示出与图7AI所示的冻结前部FA相关联的晶体生长图案(crystal growth pattern)的示意性表示；
图7BI为以截面图的示意性表示，其示出有利地成形的冻结前部FB，示出热流图案；
图7BII为图7BI所示的晶圆的示意性表示，其示出与图7BI所示的冻结前部FB相关联的晶体生长图案；
图7C为以截面图的示意性表示，其示出不如图7BI所示的冻结前部有利、但仍然具有一些实用性的冻结前部FC；
图7D为以截面图的示意性表示，其示出不如图7BI所示的冻结前部有利、但仍然比图7C所示的冻结前部有利的冻结前部FD，其中较小的界面角(interface angle)等于大约90度；
图8A示意性地示出用于制造本发明的密封的晶圆的设备，其带有具有不同热输出、与被处理的晶圆相等地间隔的上部和下部加热器；
图8B示意性地示出用于制造本发明的密封的晶圆的设备，其带有具有相等的热输出、与被处理的晶圆不相等地间隔的上部和下部加热器；
图8C示意性地示出用于制造本发明的密封的晶圆的设备，其带有具有相等的热输出、并且带有支承被处理的晶圆具有不相等的厚度的背衬板的上部和下部加热器；
图8D示意性地示出用于制造本发明的密封的晶圆的设备，其带有被插入在加热器和被处理的晶圆之间的隔热元件；
图9为有纹理的预制坯(textured preform)的示意性表示，其具有穿过晶圆表面的凹槽和凸纹；
图10为示出被密封在多层包衣中的晶圆预制坯的示意性表示；
图11为示出本发明的实施例的示意性表示，使用固态的下部背衬板以及为粉末的上部背衬元件；
图12为示出两个晶圆和三个背衬板的堆叠的示意性表示；
图13为示出包括三个晶圆和四个背衬板的堆的示意性表示；
图14A为已在没有背衬板的情况下重结晶的密封的晶圆的从顶部看到的数字图像，该密封的晶圆依靠(rest on)在一对棒上，也示出了该棒；
图14B为图14A所示的重结晶的晶圆的从底部看到的数字图像，其示出晶圆怎样围绕支承棒坍塌(slump)；以及
图15示意性地示出熔炉内的晶圆，其具有仍然为固态的、原始晶体形式的后沿部分、为液态的中间部分、以及为重结晶的固态的前导部分，该晶圆被布置为垂直地而不是如图4C所示地水平地穿过熔炉。
具体实施方式
在本文中公开的一种方式是要在不需要切割的情况下制造硅晶圆，通过首先产生晶圆的几何形状并且接着，在分离工艺中产生所希望的晶体结构。(该顺序与晶锭方法的顺序相反，在晶锭方法中晶体结构被产生并且接着通过切割产生几何形状。)
参考以流程图形式的图1、以及参考处于生产的不同阶段的图2和3示出工艺的概观。如图1所示，晶圆的几何形状可以在步骤108中产生。举例来说，可以使用快速固化技术106，如下文所述。可替换地，可以使用化学汽相沉积技术104。这产生具有小于大约10平方毫米，并且典型地小于大约1平方毫米的平均晶粒尺寸(grain size)的原始晶圆。
如图2和3所示意性地示出的，在一重要的步骤中，在原始晶圆216周围产生118超级纯净的薄膜包衣320。这可以在具有含氧气氛(oxygen containing atmosphere)的熔炉内进行。用支承元件(未示出)支承晶圆216很方便，该支承元件只阻挡了最小的表面面积使其不能完全接触含氧气氛。该包衣320起以下作用：i)在随后的重结晶步骤122期间保持硅及其形状；ii)提供用于对晶粒成核的控制以及几何构造控制的环境；以及iii)作为化学性阻挡层来维护硅的纯度。举例来说，包衣320可以通过二氧化硅的生长或者沉积来制作。另外，其可以有多个层，从而通过专门的内部层提供对于晶粒成核的控制，以及通过专门的外部层对强度的控制。也可以以不同的方式形成包衣。关于此的所有内容在下文中论述。晶圆和包衣形成密封的晶圆组件319。
如参考图4A-4E所示意性地示出的，所希望的晶体结构可以通过区域重结晶来产生。根据一个实施例，原始晶圆416夹在上部424和下部426刚性背衬板(典型地为SiC)之间。该板约束包衣420(以及从而约束最终的晶圆)使其平整并且还提供除了晶圆本身以外的用于散热的路径。粉末(典型地为硅石粉末)薄层428促进包衣420从背衬板424、426的脱离(release)。晶圆和包衣以及背衬板一起418有时在本文中被称为夹层结构(sandwich)。辐射加热器432、434产生熔化液态区域L。至少一个上部加热器432被置于离夹层结构中间线距离du处，并且至少一个下部加热器434被置于另一侧离开距离dl处。(未示出的额外的加热器以及其他可以被提供用于调整(tailor)冷却曲线。)衬垫(spacer)410可选地可以被提供以便维持所希望的最终的晶圆的尺寸，抵抗来自由上部背衬板上的重力施加的力和来自被提供用于维持夹层结构418完整的夹持元件411以及同样也来自传输机构412的任何夹持力的挤压作用，尤其在晶圆被熔化的时候，如下文所述。夹持元件可以是集成的，诸如大型的C形(C-shaped)夹具。或者，两个或者更多独立操作的元件可以被强制到一起，以夹持它们之间的晶圆。
被处理的晶圆416从左边移动到右边，如图4A-4E所示，由箭头P指示。用一对滚轴412示意性地示出传输机构。任何合适的传输机构都被设想为本文中的发明的一部分，包括而不限于推送式熔炉或者步进梁传输(walking beam transport)或者皮带传输，如现有技术中已知的那样。传输可以是水平的，如图4A-4E所示或者相反，如下文所述。
如图4A所示，初始地，原始晶圆416完全为固态，具有所不希望的以小晶体占主导的晶体结构。随着晶圆416移动进入熔炉(如图4B所示意性地示出的)，靠近加热元件432、434，晶圆的前沿(leadingedge)熔化而后沿(the trailing edge)保持未熔化。在晶圆内形成熔化区域L。在下游的熔化区域L和上游的仍然为固态的区域S之间形成熔化界面(melt interface)M。熔化界面M在图中被显示为具有特定的形状。然而，在不同的热输入条件下该形状可以不同，并且对于在本文中所论述的任何工艺没有显著地影响。
随着被加热并且接着被冷却的晶圆416朝着箭头P的方向向前(朝右边)移动，如图4C所示意性地示出的，其最终移动到离热源432、434足够远处使得先前熔化的部分冷却并且固化为具有新的晶体结构。在新近固化的部分C和液态部分L之间，有冻结界面(freezeinterface)F，其中如所示出的那样，液态材料在后沿侧L(左边)，并且固态材料在前沿侧C。
一般而言，冻结界面F和熔化界面M，以及它们之间的熔化区域L在空间中的位置相对于诸如加热器432、434的熔炉元件基本上保持固定。晶圆416相对于刚刚提到的空间中的固定位置移动。因而，移动的晶圆416的不同部分从初始地固态接着变为液态、然后变为固态的重结晶形式。因而，晶圆向前移动通过形成熔化区域L的空间位置以及接着通过发生冷却、重结晶和固化的空间位置。
随着晶圆416继续朝前向右边移动，如图4D所示意性地示出的，所有剩余的、原始晶体结构部分变为液体，使得没有熔化界面，只有冻结界面F。最终，整个晶圆通过并且超过冻结界面F，如图4E所示，并且全部为重结晶的固体C而没有界面，无论是熔化界面还是冻结界面。
晶圆(单晶和多晶两者)已经被氧化和重结晶。图6A示意性地示出重结晶的晶圆，其中氧化物包衣完整无损。
包衣可以由干氧化物、湿氧化物以及由氧化物层化组合制成。
被氧化的晶圆已经在空气、氩气以及氩/氢形成的气体中重结晶。在所有三种情况中均得到成功的结果。然而，在惰性的以及还原气氛下执行的重结晶中，包衣中出现一些裂缝。这些裂缝允许熔化的硅从包衣中泄漏。在空气中重结晶不会导致这种缺陷。当在空气中燃烧时，包衣通过暴露的硅的重新氧化而自愈合(self-heal)。因而，用于重结晶的熔炉有利地可以完全在自然空气气氛中被操作。其不需要在惰性的或者其他特定的气氛中被操作。
作为例子，原始晶圆为350微米厚的铸造(cast)多晶硅。该晶圆在空气中氧化二十小时并且如上文所述的那样重结晶。在重结晶的例子中，最终的晶粒结构(图6B、6C)不同于原始的(未示出)，其说明了氧化物包衣能够不使存在于原始晶粒结构中的相同的晶粒重新成核。换句话说，氧化物包衣不在重结晶晶粒结构上强加记忆效应。此外，从重结晶产生的晶粒取向对于PV器件的良好的电子性能有利。如分别从图6B、6C的俯视图和仰视图可见，晶粒结构从顶部到底部是相似的。(注意例如在每个图像中带有星号的晶粒以及围绕它的晶粒。)这种自顶向下的相似性意味着晶界主要垂直于晶圆平面出现，而不是平行于它。由于晶界起着移动电荷载体的重新组合中心的作用，平行于晶圆平面的晶界降低太阳能电池的电子性能。(没有在任何图中示出这种所不希望的情况。)此外，重结晶的晶圆非常平整并且具有相当均匀的厚度，在超过其范围的大约10％以内，这明显优于用于铸造和切割的晶体的标准，该标准被认为具有仅在大约25％以内的平整度均匀性。使面内的晶界(in-plane grain boundaries)最小化的方法在下文中论述。
重结晶的晶圆具有比在重结晶之前的预制坯具有的平均晶粒尺寸更大的平均晶粒尺寸。如上所述，预制坯会具有小于大约10平方毫米并且典型地小于大约1平方毫米的平均晶粒尺寸。重结晶的晶圆具有大于大约1平方毫米并且典型地大于大约10平方毫米的平均晶粒尺寸。绝对尺寸将取决于预制坯的属性以及工艺。重要的特征是重结晶的晶圆的第二平均晶粒尺寸比预制坯的第一平均晶体晶粒尺寸。
另一个有用的特征是缺陷密度，诸如位错(dislocation)，被显著地减小。在一些场合中，即使在晶粒尺寸方面没有改进，在位错密度方面的改进也是有利的。
在没有氧化物包衣的情况下重结晶的晶圆严重地形成球团(ballup)。通过注意图6B和6C所示的平整的形状，氧化物包衣防止液体大的球团(gross balling-up)的能力显而易见。
该工艺也可以对薄的晶圆起作用。150微米厚、2英寸[50毫米]直径[100]的单晶晶圆被氧化和重结晶(以及蚀刻)，在晶粒结构方面具有与上文所论述的相似的结果。在晶圆的顶部和底部上，晶粒结构相似，这指示晶界不平行于晶圆表面。一般而言，可以利用具有在大约50和400微米厚之间，优选地为在大约100和大约250微米厚之间的预制晶圆使用该工艺。
首先，前沿冷却并且因而固化。在图6B和6C所示的数字图像中，在右边示出了要固化的晶圆的第一部分，而在左边示出了要固化的最后部分。硅在冻结时的体积膨胀已经导致硅的突出(eruption)644。该突出为熔化的材料通过原始的氧化物包衣的偏出(excursion)。
重结晶工艺的重要方面是当固化有方向性时，重结晶的晶圆可以具有比开始的预制坯高的化学纯度(较少的杂质)。这是由于当杂质在冻结界面处被抑制并且被集中在液体中时区域提纯(zone purification)发生。这种杂质隔离是因为大部分杂质，尤其是金属杂质在固体中不如在液体中可溶解。以这种方式，杂质将被朝重结晶的晶圆的末端集中。少量的晶圆末端可以被切除掉(trim off)，从而去除集中的杂质并且留下更纯的最终晶圆。为了这个目的，预制坯可以被配备一些额外的长度。如上所述的由硅的膨胀产生的突出将含有非常高地集中的杂质。仅切掉该突出就可以去除足够的材料以实现提纯。
图6A、6B、6C描述了在平整的背衬板之间被处理的晶圆。即使没有任何背衬板，氧化物包衣也将其形状保持得相当好。图14A和14B分别示出在熔炉中重结晶的密封的晶圆1419的顶部和底部，其中该密封的晶圆1419直接依靠在一对圆柱形支承棒1452上。晶圆1416在包衣1420内确实围绕棒1452坍塌，但是整体形状保持基本上为平面，尤其对比于在没有任何包衣的情况下产生的形成球团的团(未示出)。在由下部的背衬板支承而没有上部的封盖背衬板(capping backingplate)的情况下重结晶的晶圆比图14A、14B所示的、在没有任何背衬板的情况下被处理的那些晶圆平整，但是上表面显示有些曲率(curvature)，尤其在边界周围。(没有关于这类产品的图像被示出。)
用来保持晶圆平整的支承可以通过诸如背衬板的下部支承元件和包衣固有的强度单个地或者组合地来提供。举例来说，使用一些相对坚固的包衣，可以有可能省去背衬板，并且在诸如棒之类的等等离散的元件(discrete element)上支承密封的晶圆，。
可以通过控制晶圆所穿过的加热以及尤其是冷却环境来支配晶界取向和密度。熔化的硅L和固态重结晶硅C之间的冻结界面F是理解热流因素(consideration)怎样影响晶粒形成的关键。如图7、7AI以及7AII所示意性地示出的，冻结界面F是液态硅L在其处冻结并且变为固态的重结晶硅C的表面。冻结界面F的整个范围处于硅的熔点并且因而界面F为等温线。该等温线的形状由热量怎样从冷却的晶圆716被去除来确定。该形状反过来又影响当固化继续时晶粒结构怎样传播到晶圆的重结晶部分C中。为了冻结熔化的硅的部分L并且接着冷却它，热量必须被去除。事实上，由于硅熔化的高热量，必须将大量的热量从冻结界面F去除，仅仅为了实现硅的固化。该热量必须首先被引导通过固态硅C以及背衬板724、726并且接着散失到(lose to)环境中。热流的方向垂直于等温线，包括作为生长界面(growth interface)的等温线。(这是由于等温线处于同一温度，并且热量不能沿其流动。)首先，对称的热流图案将被论述，随后是对于更优选的若干热流图案的论述。在一些场合中，对称的情况也是有用的。举例来说，如果在包衣和冻结界面F的相交处有非常少的或者没有晶体生长成核，则在下文中所论述的晶体生长取向问题，以别的方式与对称的冻结界面相关联，则不出现。
图7示意性地示出在重结晶期间，液体部分L和固体部分C之间的冻结界面F的三维视图。该界面具有空间曲率(compound curvature)。注意到晶圆的平面W内的曲率FU在这张图中为了说明的目的被放大。界面FA的主曲率是在图7AI的截面中可见的那个。该曲率将是下面讨论的主题。(在这些图中没有熔化界面被示出。如果有，则其应在右边，在图中所示的部分以外。)
图7AI示出重结晶期间，包括背衬板724、726和密封在包衣720内的晶圆716的夹层结构718的这种截面。由于热量从晶圆716的上面和下面对称地散失并且必须被引导通过晶圆，晶圆的中间面MP为平行于并且处于晶圆的主要的(primary)、平整的、非边沿(non-edge)的表面之间的中间位置的面。它是晶圆正在冷却的地方中温度最高处。界面FA具有所示的对称形状。箭头H示出热流的局部方向。虽然热垂直于界面FA流动，晶粒趋向于垂直于界面FA传播也是事实。使晶粒发源的类似方式是通过在晶圆716和薄膜包衣720之间的界限处成核，即在点717u和717l处成核，如图7AII所示。在该界面处成核的晶粒715将趋向于向内传播，朝晶圆的中间面。由于晶粒可能同时从上部界限717u和下部界限717l传播，晶界将有可能碰撞(collide)，诸如在72l处，产生相对小并且没有跨越(span)晶圆716的全部厚度的晶粒。此外，由两个或者更多生长的晶体的碰撞所产生的晶界趋向于具有明显的平行于晶圆的中间面的组分(component)。这降低电子特性，由于其妨碍所涉及的晶体跨越晶圆的整个厚度。
可以看到的是如果晶粒成核的发生率非常低，则两个晶粒将以它们将碰撞并且形成所不希望的晶界(诸如在72l处)的方式开始生长的可能性相对小。因而，如果使用具有非常低的或者没有使晶粒成核的倾向的包衣，则图7AI所示的对称的冻结界面FA可以提供可接受的结果。
然而，在冷却和冻结期间，在C处从正在重结晶的晶圆716流出的热量可以被有意地偏向晶圆的顶部或者底部，以产生不对称的冷却曲线和冻结界面FB，如图7BI所示。与从对称界面FA产生的晶粒结构相比较而言，这反过来可以产生改进的晶粒结构。界面FB中的不对称的影响可以通过考虑图7BI所示的理想化的情况而被最好地理解，在该情况中界面仅是稍微弯曲。角度α和β为在液体内部测量的、界面相对于包衣的各个表面的平面的角度。这些角度在本文中被称为界面角。在图7BI中，界面角β小于90度而角度α大于90度。相反地，注意到图7AI中的两个相应的界面角都大于90度。冻结界面FB将被倾斜使得具有较大热通量的面(下面，如图7BI所示)将首先固化(即进一步向上游，朝左边，如图7BI所示)。
当界面角大于90度时，在相应的面处成核的任何晶粒将趋向于传播到正在固化的晶圆中，如图7BII所示。然而，当界面角小于90度时，在相应的面处成核的任何晶粒将趋向于向外生长并且从而不传播到正在生长的晶圆中。结果将是晶粒结构仅由来自一个面的传播确定。因此，对于冻结界面FB，诸如图7BI所示的，晶圆内将有几乎没有的(如果有的话)晶界，该晶界基本上平行与晶圆的中间面MP，从而避免这种晶界的有害影响。
图7C和7D示出多种不对称的界面形状FC、FD内的密封晶圆719的部分，该不对称的界面形状将产生比从图7AI所示的对称曲线所产生的晶粒结构好的晶粒结构。这些形状中的不对称由冷却曲线中的不对称引起并且以冷却曲线中从FC到FD渐增的不对称性的顺序显示界面形状FC、FD。虽然图7C中的两个界面角都大于90度，但是α远大于另一个，即β。因此，从面751αC沿线AC(在该处界面角α较大)传播的晶粒结构将常常胜过从另一个面751βC沿线BC传播的晶粒结构。换句话说，从面751αC发源的晶体将比从751βC发源的晶体延伸更远越过中间面，甚至可能一路穿过晶圆厚度。结果是与在图7AII所示的对称情况下相比，将有较少的晶界基本上平行于晶圆面延伸。
图7D示出其中界面角之一β为大约90度的情况。在包衣的相应的面751βD处成核的任何晶粒将垂直于表面FD传播，沿着这个面并且因此将不传播到晶圆中。
可以使用下文所述的任何方法通过使热流偏移来捕捉(capture)这种顶部-底部温度曲线的不同部分。
背衬板明显有助于减小重结晶期间的应力并且从而有助于减少位错和应力引起的其他缺陷的形成。如既可以在图7AI也可以在图7BI中所看到的，被引导远离冻结界面FA、FB的热量(由箭头H指示)大量流向背衬板724、726，并且垂直于晶圆716的中间面。重要地是，只有该热量中的小部分被引导为平行于晶圆的中间面。结果是沿重结晶的晶圆的温度梯度和曲率可以是小的，从而在处理期间产生低应力并且因而产生低的位错密度以及因此产生高的电子质量。这与诸如EFG和串带(String Ribbon)的垂直带状生长技术(其中大量的热量必须沿生长的带状物被引导)的情况形成对比。区别是由于热传导的背衬板724、726的存在。它们与晶圆非常接近并且热量可以通过辐射以及传导/对流两者、穿过存在于晶圆716和其包衣720以及背衬板724、726之间由气体(典型地为空气)构成的薄层流向它们。空气存在于多孔的、粉末释放层(powder release)728中的颗粒之间的开放空间(open space)中。或者，如果没有释放层存在，足够的空气存在于背衬板的名义上平整、但不是理想地平整的表面和膜包衣之间。垂直于晶圆平面的热流可以被工艺设计者使用，或者用于在给定重结晶速率时减小应力或者用于在给定应力水平时增加重结晶速率或者两者的组合。该效果分别存在于图7AI和7BI所示出的、对称和不对称两种情况中。在不对称的情况中，有可能通过强加热流图案来进一步增大效果，该热流图案使冻结界面FB的范围伸长。在重结晶期间存在的较低应力还将在最终的晶圆中产生较低的残余应力。
将顶部-底部偏移应用于正在重结晶的晶圆的最简单的方法可以通过操作在重结晶熔炉中地上部和下部加热器元件以产生不同的热流Q1、Q2来实现，其中Q1＞Q2。最简单地这可以通过在不同温度处操作它们来完成。以这种方式，如图8A所示，较热的上部加热器元件832a引起来自Q1的相对较大的热量并且因而在晶圆816的顶面上引起局部较宽的熔化区域L。当与相对较小的热流Q2以及晶圆的冷却器底面上的较窄的熔化区域相耦合(couple)时，这种偏移的最终结果是成角度的冻结前端F。
将偏移强加在来自正在重结晶的晶体的热流上的有关方法包括在堆的顶部或者底部上放置具有较大表面面积的加热器元件。在具有较大的表面面积的情况下，与小面积的加热器元件相比，加热器元件将在相同温度处向背衬板辐射更多热量Q1，该小面积的加热器元件辐射较少的热量Q2。以这种方式，相同的所希望的成角度的冻结前端可以被实现，如图8A所示。类似地，晶圆的每单位长度上更多的加热器可以被放置在堆的顶部或者底部。
将偏移强加在来自正在重结晶的晶体的热流上的另外的有关方法包括在顶部和底部上使加热器元件在远离堆的方向上不同地间隔。图8A示出加热器832a、834a的对称位置，与晶圆的中间面MP以等距离du和dl间隔。如图8B所示，与下部加热器834b相比较，有可能使上部加热器832b与工件以不同的距离du间隔，下部加热器834b以较大的距离dl间隔。也有可能(尽管未示出)提供两个加热器对，一个在上游而一个在下游。类似地，上游和下游加热器可以被配备有不同的热输出，如上文中相对于独立的加热器所论述的，或者在到晶圆的不同距离处。
将顶部-底部偏移强加在来自正在重结晶的晶圆的热流上的不同方法包括使用具有不同热特性的背衬板，如由厚度、热扩散率、发射率或者其任何组合所确定的。举例来说，如图8C所示，下部背衬板826C明显比上部背衬板824C厚。加热器可以被置于到各自的背衬板824C和826C的最接近的表面相等的距离zu＝zl处。取决于所使用的背衬板的热特性(即是面内(in-plane)引导的热传输还是向平面外辐射的热传输占主导)，更多热量将从晶圆的顶部或底部表面被提取，从而强加热不对称性。固化界面F将相对于晶圆以界面角α和β倾斜，如上所述，这是所希望的效果。界面F被显示为以具有比角度α大的角度β倾斜。然而，其可以α＞β倾斜，取决于不对称的热特性怎样影响热流。
如参考图8D所示出的，另一个可能的方法是在不对称布置中改变热防护840，诸如绝热或者一些其他类型的热元件，诸如放热(heatspreading)或者隔热，其可以被置于加热器832d、834d的一个或另一个与晶圆816之间。防护840可以在其绝热或者放热、或者其他热传递容量(thermal transmission capacity)方面相对于两个加热器832d、834d以及晶圆816从一个位置到另一个位置不同。此外，防护元件可以被制作成相对于加热器或者晶圆或者这两者移动。因而，它们随同正在活动的晶圆一起移动通过某范围，并且接着返回初始位置以再一次随上流的晶圆移动。
建立冷却曲线偏移的另一种方式是改变晶圆上面和下面的加热器的位置，使得对于晶圆的单位长度，与另一个表面相比，有更多面向一个表面的加热元件。
前面的论述已经假设了加热器是相对离散元件，诸如独立的棒832a、834a。分布式的热源也可以被用于晶圆的一个或两个表面，并且热输出的分布可以相对于上部和下部的表面不对称。
这些技术中任何一个可以被单独使用，并且大部分(如果不是它们中的所有)可以结合其他中的任何一个或者全部来使用。此外，没有提及但是以后被开发的类似技术也可以被使用，并且同样地，单独地或者以任何组合的方式被使用。
就晶圆或者加热器是否移动而言，有各种布置，晶圆可以通过这些布置被熔化并且接着被固化来重结晶。在大多数情况中，晶圆相对于热源移动还是热源相对于固定的晶圆移动，物理/力学和热力学是等效的。或者，当然两者可以都移动，在它们之间有相对的速度。在下面的论述中，为了简化，假设热源是固定的而晶圆移动。但是，不一定是这种情况。这两者之间的相对速度才是最终关心的。总的来说，在本文中论述的所有技术都是区域固化的形式。
使用上述在图4A-4E中示出的配置，固态晶圆逐步移动到熔炉中。晶圆的前沿熔化而后沿保持未熔化，并且在晶圆内出现熔化区域L。
一般而言，在运动维度的方向上，晶圆长度可以在15和300厘米之间。在任何一个时间，这其中的0.5厘米到5厘米可能被熔化，上游部分为原始固体，而下游部分为重结晶的固体。
如图5A和5B所示意性地示出的，也可能提供固态晶圆，并且接着提供基本上均匀的加热，使得整个晶圆变为液态。该液态晶圆材料516被保持在诸如氧化物的包衣520内，其接着可以被逐步地从热源532、534移开，通常以相同的方式，如图5B所示，使得液态到固态的冻结界面F出现。
图5A和5B所示的批处理方法的一个可能的优点是其可以准许与图4A-4E所示的移动的熔化区域方法相比更快的晶圆生产。批处理方法的一个可能的缺点为包衣520接触晶圆516的熔化的材料，对于相对较长的时间期间，该熔化的材料在某种程度上起反应。
也有可能与图4C所示的区域冷却相比较而言相对快速地同时一起冷却全部被加热的晶圆预制坯，而不是通过区域冷却。尽管，晶体生长可以在一些地方成核，如果成核地点的数量相对小，最终得到的晶体结构可以是可接受的。这种批处理冷却方法的优点是其将比区域冷却方法更加有价值地快。
二氧化硅(硅石)是已经在本文所论述的例子的重结晶步骤中被使用的包衣材料。然而，可替换的材料也可以被使用。由于若干原因，硅石对于薄膜包衣是尤其有吸引力的选择。它可以生长在晶圆上或者通过许多可用的技术中的任意一种以非常纯的形式沉积。已知的是好的晶圆是由已经与熔化状态硅石接触的硅制成的。(举例来说，二氧化碳坩埚(silica crucible)被用在CZ生长中。)硅石在结构上是无定形的并且因而被预计为在重结晶期间使晶粒的成核最小化。由于任何暴露的硅在原位的(in-situ)氧化，硅石在空气中的高温处理期间自愈。这种自愈合使该工艺具有健壮性(robustness)。在空气中处理的能力在低成本处理方面有帮助。硅石可以被掺杂，提供控制对于膜使晶粒成核以及对于在原位掺杂的可能性的可能趋向和粘性的方法。最后，硅石相对易于通过选择性蚀刻从晶圆去除。
有各种用于硅石的生长和沉积技术。可能的技术包括干氧化物生长(包括在空气或者氧气环境中)、湿氧化物生长(包括在蒸汽环境中)、旋压玻璃、诸如溅射的物理汽相沉积技术，以及氧化物的CVD沉积(不掺杂的以及掺杂硼两者)。
氧化物涂层也可以起防止杂质进入晶圆的扩散阻挡层的作用。
掺杂的氧化物膜(其在重结晶温度处更软)可能使较少的晶粒成核(这将是有利的)。严格地说，由于正在结晶的硅上的热膨胀不匹配，掺杂的且更软的膜与未掺杂的膜相比可能施加较少的牵引力，主要通过在成核工艺期间以及紧接在成核工艺之后允许粘性滑动(viscousslip)。此外，掺杂的硅的热膨胀系数比硅石的热膨胀系数相比更接近地与硅匹配。(另一个潜在的优点是形成p+背表面场(back surface field)的在原位的掺杂。)
包衣的薄膜属性允许其由不同材料构成的多个层来形成。举例来说，如图10所示意性地示出的，由掺杂的氧化物构成的内部层1020a可以被提供用来减少/消除晶圆1016内的晶体成核。这种更软的层可以用沉积的氧化物或者其他材料-诸如氮化硅来背衬(back)1020b以具有强度。存在许多这样的组合。见图10，其示出组件1019，具有硅晶圆1016，该硅晶圆1016在其中心处，被另外的密封层1020a、1020b和1020c包围，这些密封层可能是用于任何上述目的，或者其他合适的目的。
不是所有包衣层1020a、1020b等必须完全密封晶圆，或者其在正在讨论的包衣层内部。晶圆1016必须被完全密封，但是其不需要被任何一个层完全密封。举例来说，外部层1020c可能仅仅存在于顶部和底部表面1020Ct、1020Cb中的一个或者两者上，并且起免除背衬板的作用，但是不需要又存在于边沿1020Ce上。应用这种不完整的包衣层的不同方法因而是可行的。多层包衣可以提供足够的强度来消除使用一个或者两个背衬板的需要。
在一些场合中有可能提供围绕预制晶圆的仅仅一部分，而不是围绕其全部的膜涂层(film covering)。举例来说，如果膜仅覆盖晶圆的一个主要表面，或者一个主要表面及其四个边沿，举例来说，如果膜被沉积在平放在支承表面上的晶圆上，则晶圆的主要表面中的一个不被暴露。作为晶圆仅与部分膜涂层粘连的结果，这种部分膜涂层可以提供防止晶圆形成球团的强度，以及利于使重结晶的晶圆免除支承的背衬板。
膜包衣典型地约为在约0.25微米和5微米厚之间，优选地在约.5微米和约2微米厚之间。通过这些技术而使之成为可能的、膜的极端薄度提供其他的优点。因为膜包衣320比其所包围的晶圆216薄得多，当这两者在晶圆的重结晶的整个工艺中被加热并且接着冷却时，它的存在不会在晶圆中引起应力。如果膜具有与晶圆相似的厚度，不可接受的高应力可能出现，这可能损坏晶圆。一般而言，薄膜能够弯曲，因为其如此之薄。然而，其对膜的平面内的伸展和压缩有抵抗性。因而，当所包含的熔化的硅试图要形成球团时，膜不伸展以及突起，而相反地，其保持基本上为平面，虽然带有弯曲和波纹，如图14A和14B所示、上文所论述的那样。
此外，膜包衣非常薄以至于其与晶圆的表面形状完全共形。有纹理的预制坯也可以根据本发明的方法被处理以形成保持表面有纹理的重结晶的晶圆。
如参考图9所示，具有20微米纹槽(pitch)线性纹理、具有大约为20微米深的凹槽917的晶圆916被氧化以容纳(receive)大约1微米厚的膜，该膜在所有表面都完全一致，完全没有使整体形状变形。该晶圆接着重结晶。包衣足够坚固以保持该精密比例的结构(fine scalestructure)的大部分，尽管失去一些保真度。因而，纹理可以被提供用于任何所需要的目的。举例来说，用于抗反射和接触凹槽的形成，如在题为″SOLAR CELL WITH TEXTURED SURFACES(具有纹理表面的太阳能电池)″、Emanuel M.Sachs和James F.Bredt名下的、2008年2月15日提交的PCT申请No.PCT/US2008/002058中论述和公开的那样，该PCT申请No.PCT/US2008/002058要求2007年2月15日提交的美国临时申请60/901,511和2008年1月23日提交的美国临时申请61/011,933的优先权并且指定美国，其通过引用被完全并入本文中。用来实现其他功能或者实现相同功能的纹理也可以以不同方式被提供。
可替换的包衣材料也有可能是有用的，其为硅和下列各项：氮、碳和氧中任何和全部的化合物。这些包括氮化硅、氮氧化硅、碳化硅以及碳氧化硅。这些化合物可以通过硅晶圆的气相反应或者通过化学或物理沉积技术来制作。
这些可替换的材料必须提供合适的物理完整性和最小的晶粒成核。这些膜也必须在重结晶122之后相对易于从晶圆216去除。
密封层，例如氧化物，如所论述的那样，可以在工艺中的若干不同时间中的一个处被应用。它可以提前相对长的时间，例如数小时或者数天，被应用在一位置以及用专门被设计仅用于密封步骤的设备被应用。可替换地，密封步骤可以紧接在重结晶步骤之前发生，并且可以在相同的熔炉和相同的简单的空气环境中进行。集成的方式可以有助于更高的生产率、较少的材料处理、存储、准备等等。然而，一定要注意避免硅形成球团。
背衬板424和426是在重结晶122期间限制薄膜包衣420的平整的衬底。上部背衬板424在本文中有时被称为盖板(capping plate)。优选的情况为从形成薄膜包衣420的材料中完全地(cleanly)释放并且分离的背衬板材料。然而，也有可能的是脱模层将是有利的。由硅石或者其他粉末构成的薄层428(图4A)可以提供这种功能。
对于任何给定情况，下述因素可以指导背衬板材料的选择和背衬板的设计。背衬板应当由耐火材料制成，其以纯的形式可用并且对于晶圆不呈现污染威胁。(尽管包衣将起扩散阻挡层的作用，不应当指望其是完美的并且因而应当避免，金属物质。)背衬板不应当在重结晶期间经历塑性变形，或者遭受破裂以允许大量的重新使用。背衬板在使用中不应当由于热应力而皱折(buekle)。它应当保持平整。背衬板材料应当具有相对低的热膨胀系数以使重结晶期间由加热和冷却曲线导致的热应力最小。较高的热导率将使局部的过热点平滑并且还避免高的局部的热应力。背衬板优选地为适合于在空气中烧制。
已经使用由从Niagra Falls，NY(纽约尼亚加拉大瀑布)的SaintGobain公司以“Hexoloy SE”为商标出售的无压烧结α(alpha)碳化硅成型的背衬板执行上述工作。这种材料具有许多优点。它在薄片中容易地可用并且价格合理。它具有低CTE(4x10-6l/K)、高热导率(＞50W/mK)以及高强度(300MPa)。已知它可以在高达1650℃-即比现有应用要求高200℃的温度处经受长期运行。它的化学纯度是可接受的：按重量计算总的金属＜200ppm，其中大部分为铝(铁和镍一起按重量计算＜10ppm-大约3ppma)。Hexoloy SA的性能是用于对其他材料进行比较的基准。
当处于代表那些可能被预期的热梯度下时，材料应当在大面积上保持其平整性。
用于背衬板的备选材料包括各种商业上可买到的碳化硅材料的全部范围，包括α和β型的SiC两者以及由化学汽相沉积制成的碳化硅材料。
在一些情况中，多孔背衬板由于材料内部地适应应变的能力，可以有助于预防热冲击并且没有平面形变。
氮化硅、莫来石和氧化铝也是候选的背衬板材料。氧化铝容易地获得并且成本低。然而，外扩散(out-diffusion)必须是可接受的。
石墨也有可能作为背衬板，例如，涂有SiC的石墨-具有在微电子制造中用于CVD压盘(CVD platen)的类型。如果SiC层密封抗氧化，这可以是有吸引力的材料，因为石墨的较低系数(modulus)意味着当受制于热梯度时较低的将形成面内应力。
重要的要求是密封的、重结晶的晶圆从背衬板完全地释放。最有利的是如果这可以在不用专门的脱模层的情况下实现。这将通过对背衬板材料、背衬板表面纹理和晶圆包衣材料的选择的组合得以解决。在正被讨论的温度(1420℃)处，大部分材料与彼此起反应，至少在小的程度上。举例来说，碳化硅氧化以形成由硅石外部层，其接着可用于与晶圆的包衣材料反应。因而，没有脱模层而成功将更多的是动力学(kinetics)的问题-即在重结晶的持续时间期间的相互作用是否能够足够小以允许容易的释放。如果重结晶的持续时间太长，实质上没有组合可以产生容易的释放。在背衬板上产生表面纹理，诸如设计的不平整可以有助于局部化(localize)背衬板和晶圆之间的相互作用的机会。
然而，在许多(如果不是大部分)场合中，很可能需要脱模层428，如图4A所示。一种途径是应用由细粉末，例如硅石粉末构成的薄层(理想地为单个颗粒厚)。应用可以是通过粉末静电涂覆。脱模大致与包衣层一样厚，或者甚至比包衣层厚得多。粉末起润滑剂的作用，允许背衬板和晶圆之间的运动。因而，尽管在这些温度处，粉末少量烧结在一起并且也烧结至晶圆上的包衣，在粉末层中有足够的空隙并且烧结的接合处范围小从而允许容易的脱离。由于硅石没有被熔化的硅充分弄湿，由粉末构成的层起到防止包衣的容积的破裂的第二级阻挡层的作用。最后，粘住包衣的粉末的去除典型地通过在对包衣的蚀刻去除期间进行钻蚀(undercutting)而发生。然而，在硅石的情况中，去除(如果有必要)可以通过在腐蚀剂中较长时间浸渍使得粉末本身被蚀刻来保证。
其他可能的释放层可以由氮化硅、碳化硅、氧化铝或者甚至石墨或碳黑粉末制成。在基于碳的粉末的情况中，脱模层可以被设计成通过燃烧来释放晶圆-尽管这可能将重结晶限制在无氧化环境中。
释放层也可能是液态的(诸如熔化的锡)。重要的是膜包衣起防止任何这种液态释放层对晶圆材料有影响的扩散阻挡层的作用。
在一些场合中也有可能排除上部背衬板424。如图11所示，除了使用固态背衬板之外，有可能在晶圆1116上部表面上使用由颗粒材料或者粉末构成的层1124。颗粒释放层1128也可以与在密封的晶圆1119的一个或者两个面上的颗粒背衬元件一起被使用。关于背衬板的一个问题是他们倾向于扭曲(warp)和/或弯曲。如果使用由颗粒构成的不连续主体，或者也许稍微烧结的连续的或部分连续的主体，它倾向于保持它的平整性。特别地，重要的是面向晶圆及其包衣1120的、背衬元件(诸如大量的颗粒)的表面保持平整。已经发现用粉末可以获得可接受的结果。粉末可以在晶圆被放在重结晶熔炉中之前在晶圆的顶部烧结。也有可能在晶圆的两侧都使用粉末状背衬元件。
一般而言，适合用于固态背衬板的相同材料对于颗粒背衬元件是有用的，包括硅石、碳化硅、氮化硅。脱模层1128可能也是有利的。
减小背衬板扭曲的趋势的另一个可能性是通过将骨架(rib)添加到面向远离晶圆方向的背衬板的面来增加它们的强度。该骨架可以沿晶圆移动的方向，或者垂直于该方向，或者同时在这两个方向上(诸如以直线网格)或者以任何其他方位对准。
如图12所示，也有可能将晶圆1216u、1216l以及它们的背衬板1224、1225、1226堆叠在彼此上方用于一个或多个加热阶段(stage ofheating)。以这种方式，对于每个晶圆可以使用少于两个的背衬板。举例来说，如果两个晶圆被堆叠在彼此上方，则只有三个背衬板而不是四个被需要。与如果每个晶圆必须单个地被处理的情况相比，堆叠还具有可以在较少的时间中处理多个晶圆的优点。如图13所示，多于两个的晶圆也可以被堆叠，其中包括晶圆1316u、1316m、1316l的堆1318有四个背衬板1323、1324、1325、1326。也有可能通过提供具有不同厚度或者热特性的背衬元件来建立不对称的冷却曲线，诸如用元件1323和1324比元件1325和1326厚所示的。
恰好两个晶圆的堆提供胜过单个晶圆夹层结构以及包括多于两个晶圆的堆的特定优点。
如图12所示，包括两个晶圆1216m和1216l的堆1218，在中间带有背衬板1225，该堆1218自动地在每个晶圆内建立有利的不对称冷却曲线，即使围绕晶圆对的加热环境是均匀的。这是因为两个晶圆位置相对于在该两个晶圆中间的背衬板1225的中间面MP的对称导致没有热流穿过中心背衬板1225。因而，热量从每个晶圆1216u和1216l内、向外、远离中心背衬板流动。因此这建立具有远离每个晶圆的、所希望的形状的不对称冷却曲线，这将产生晶界的所希望的取向。
已经提到有一些场合，在其中所希望的是具有表面纹理的晶圆。表面纹理可以用于光陷阱(light trapping)、或者处理的目的、或者其他目的。在一些情况中，纹理可以通过提供具有合适纹理的表面的背衬板而被赋予到最终得到的晶圆。在这种情况中，背衬板起充当模型或者造型并且纹理在重结晶加热步骤期间出现。
基本的区域重结晶熔炉适合用于实践在本文中公开的发明。碳化硅加热器棒束提供用于产生熔化区域的局部加热。它们由高纯度的、密集的碳化硅制成。加热元件中的高化学纯度对于使硅晶圆受金属污染的风险最小化是必要的。(常规的碳化硅元件是高度掺杂的并且充满金属杂质。)在本文的例子中使用的棒以HexoloyTM为商标出售并且可以从纽约尼亚加拉大瀑布的Saint Gobain公司买到。
纯的碳化硅是半导体并且正因如此，其具有负的电阻率温度系数。熔炉要求在其可以被电启动进入其自保持的温度斜坡之前预热，但是一旦其达到温度，负温度系数确保加热在沿加热器长度上是均匀的。达到比平均温度稍冷的、加热器元件的任何地方变得更有阻抗性，这使其生成更多热量，将温度又提升回去。这种自校正热均匀性有助于确保熔炉的温度曲线中从左到右均匀性(side-to-side uniformity)。
加热棒由用高温绝热材料构建的结构来支承，该绝热材料由纯的多孔碳化硅制成。由本发明者开发的绝热材料的制造方法使用与超纯碳化硅粉末混合的聚硅氮烷陶瓷前驱体液态聚合物(pre-ceramicpolysilazane liquid polymer)。该粉末由Saint Gobain公司提供并且在他们的CrystarTM产品线上使用。绝热熔炉部件在轻等静压力(lightisostatic pressure)下被铸造成简单的模型并且接着被烧制。通过对由陶瓷前驱体聚合物的高温分解形成陶瓷主体，该陶瓷前驱体聚合物通过毛细吸引变为分布在粉末的晶粒之间。该产品是具有格外高纯度以及非常好的绝热质量的多孔碳化硅主体。
为了改进SiC绝热材料的绝热特性，低密度结构是有利的。不稳定的(fugitive)粉末可以被添加入未处理的混合物，其可以在烧制时燃尽并且留下具有较高多孔性的结构。石墨粉是用作该不稳定的材料的合理选择，由于其将保持其完整性直到相当高的烧制温度(大约700℃)并且然后完全烧尽。聚合物粉末，包括丙烯酸和聚苯乙烯，也可以被使用。
背衬板424、426是致密的SiC板，并且可以在大约1毫米和大约10毫米厚之间，优选地在大约1毫米和大约4毫米厚之间。在下面的例子中，硅石粉末薄层428(大约1微米厚)通过使用粉末静电涂覆方法被涂覆到背衬板上。背衬板424、426和包衣420中的晶圆416的夹层结构组件418在陶瓷载体棒上被支承，该陶瓷载体棒经导杆伺服驱动器将其传送通过熔炉的热区域。重结晶熔炉的构建和操作的精确性允许重结晶工艺的大量并行化。为了合乎比例地设置各项的大小，对于典型的夹层结构组件418，背衬板可以是大约2毫米厚。背衬板之间的晶圆会为大约200微米(0.2毫米厚)。氧化物包衣420可以是大约1微米厚，粉末释放层428可以也如此。因而，这个例子中的背衬板为经涂覆的晶圆的厚度的大约10倍，经涂覆的晶圆为一个面上的氧化物层的厚度的大约200倍。
温度控制的重要因素在于良好的温度测量-对于加热棒本身、熔炉周围环境、以及晶圆/背衬板。加热棒的温度可以从棒的阻抗中推导出-在原位被测量。放射性温度测量将被用于熔炉周围环境以及用于晶圆/背衬板组件。晶圆的形成
用在这些工艺中并且密封在薄膜320内的原始预制晶圆216可以通过任何合适的方式来生产。两种方式在此被提出作为代表。然而，任何合适的方式都被认为是在本文中公开的发明内的。这两种方法是：快速固化方法、以及化学汽相沉积。典型地，它们可以有具有小的平均晶粒尺寸的晶粒尺寸，例如小于所希望的3平方毫米，并且特别地，小于大约1平方毫米。
快速固化方法可以被用于通过以下方式产生开始的原始预制晶圆216：熔化硅并且接着使其突然被给予冷的衬底，靠着衬底其迅速冻结。现有技术中已知的两种快速固化技术为：熔体纺丝、以及喷射沉积。在熔体纺丝中，将熔化的材料流对着盘状的冷却的、转动轮的周边喷射。由于喷射的冲击，当液体撞击转动盘时液体变薄。薄的液体膜通过盘中的热传导快速冷却，从而使固化快速发生(典型地在1毫秒之内)。固化的快速性防止液体结合或者粘附到盘。
在喷射沉积中，(例如来自等离子喷射枪的)熔化的材料的小滴被引向冷却衬底使快速固化发生。这些方法以及它们的合适变化可以被用来熔化硅并且使其快速地固化成薄片。可以制造熔化的硅的喷射，例如通过熔化容器中的硅并且接着将气压施加到液体的顶部以强行出在容器的底部的孔的喷射。转盘可以被在喷射下方移动的皮带或者一连串密集的平面衬底取代。
一般而言，快速固化的其他形式已经与前述技术一起被使用。这些适合于生产供在本文中所公开的发明使用的预制晶圆类型。
开始的原始预制晶圆216也可以通过通过化学汽相沉积(CVD)从带有硅的气体被制作(the starting original perform wafer 216 can alsobe made by chemical vapor deposition(CVD)from a silicon bearing gas)。CVD被用于由硅烷或者三氯硅烷制作硅棒和硅片(pellet)以产生多晶硅原料，其接着被熔化以制作晶锭。典型地在硅晶圆的顶端的硅膜的外延沉积在微电子工业中被用来制作用于半导体器件的高质量硅层。独立式的硅主体可以通过CVD被制作在非硅衬底上，随后从该非硅衬底上去除。举例来说，硅可以被沉积在石墨衬底上。所形成的结合很弱并且在冷却期间，热收缩方面的不同可以有助于从衬底去除硅。此外，虽然在硅上的硅外延必须以高温处进行以传播单晶体生长，但是独立式的片可以在低温处沉积，因为非常小的晶粒尺寸是可接受的。
包衣的全部或者部分可以通过以下方式被沉积在原始预制晶圆上，通过化学汽相沉积通过将来自仅带有硅的气体的那种气体变为沉积SiO2、SiNi、SiC或者如所论述的任何其他合适的包衣材料的气体或者多种气体。
各种类型的半导体的晶圆(不仅是Si)可以被制作而不需要切割以及通过蚀刻去除晶圆表面上的切割损坏地区的代价。改进硅的应用并且减少废液。举例来说，这些技术可以与其它半导体一起使用，包括但不限于锗和其他元素半导体，以及化合物半导体，诸如砷化镓。膜包衣的完整性将有助于维护化合物的化学计算(stochiometry)。此外，由其他材料(包括金属和陶瓷)构成的晶体晶圆可以通过这种方法生产。
薄膜包衣420在重结晶期间保持晶圆416的材料和形状。它也提供防止杂质在处理期间进入晶圆416中的扩散阻挡层。
晶圆416可以被支承在背衬板424、426上或者被背衬板424、426包围，该背衬板424、426不仅保证平整性，而且提供用于从冷却的晶圆去除热量的路径。这些热量去除路径减少晶圆本身中必须通过传导而去除的热量数量并且从而允许冷却期间减少的应力。这反过来减少缺陷形成(尤其是位错)。离散的晶圆(而不是连续的条)的生产也允许冷却期间较低的应力，因为连续的条由于对称原因必须具有沿着生长方向和垂直于生长方向的主应力，而离散的晶圆可以具有其他应力状态。
晶圆的晶粒尺寸和结构由下列各项的组合控制：用于薄膜包衣420的材料的选择、以及熔炉中的热条件。由于其结构而倾向于不使晶粒成核的包衣材料可以被选择。硅石、无定形材料是例子。可替换地，包衣材料可以被选择来有意使晶粒成核，如果这种情况是所希望的(should such be desired)。热环境可以有意地做成在晶圆的两侧上不同，使得晶粒将趋向于仅从晶圆的一面传播，从而确保在晶圆的厚度中没有(或者有少数)晶界。
减少的应力和位错以及对晶粒尺寸和布局(placement)的控制一起的组合允许非常高质量晶圆的生产。通过包衣420和背衬板424、426相结合的支承意味着可以制作薄的晶圆，从而减少硅消耗并且改进电池效率。
由包衣提供的几何定义允许有纹理的晶圆的重结晶，其带有来自之前的步骤地所希望的拓扑结构(topography)。这可以有助于，例如在太阳能电池中产生光陷阱特点。
熔炉构建本身是简单的，大部分因为其可以在空气环境中操作，消除了对于安全壳及其冷却的需要。熔炉可以用绝热砖和与空气兼容的(air-compatible)加热棒来建造。举例来说，绝热材料和加热器两者都可以由碳化硅构成。
在生产中，该方法可以扩展。首先，熔炉的简易性意味着许多熔炉可以被构建。第二，包括两个或更多晶圆的堆可以在给定的熔炉中被处理，通常在它们之间有背衬板。堆叠的两个晶圆是尤其有利的情况，因为这两个晶圆可以受到相同的热环境。
可以在熔化区域L(图4C)被移动通过晶圆416的地方实施该工艺(典型地为当晶圆移动通过空间中一位置时，其中在该位置中部分晶圆被熔化)。如图5A和5B所示，也有可能熔化整个晶圆并且接着定向地固化。这种方法可以易于熔炉构建，其中有许多同时被处理的晶圆排成直线(in-line)。
可以用大范围的尺寸和形状的原始晶圆预制坯216来实施本发明。当前，工业标准的电池尺寸为156x156毫米。预制坯可以是这个尺寸。它们可以稍稍更大一些，使得它们可以在重结晶之后被修整成所需要的准确尺寸，例如通过镭射剪切。然而，预制坯不需要是方形的。举例来说，它们可以是条状的形式。该条可以被重结晶并且接着，如果需要地话，被剪切成单独的晶圆。重结晶条的优点是处理较少的片。缺点是通过移动的固化被推动向前(be swept along)的杂质在较长的长度上聚集并且所产生的纯化效果可能被减小。以如所希望的末端电池尺寸一样小的较短长度重结晶，也可以具有在重结晶期间减小热应力的优势。当长的条或者连续的长度被重结晶时，冷却期间的应力由于对称原因必须表现为特定的形状。然而，短的片在冷却阶段期间可以表现为更宽的应力配置范围。这种额外的灵活性将允许冷却期间较低的应力和较低的缺陷密度。
加热和重结晶方形或者矩形晶圆已经在上文中一般地被论述，假定直边首先被呈现给加热器。当处理方形预制坯时，也有可能先将角引入加热器，并且这有一些优点。当直边首先被呈现时，沿边沿整个长度的每个位置是所不想要的晶粒成核的潜在地点。当角首先被呈现时，较少的潜在的晶粒成核地点被呈现到升高的温度。因而，有时更有可能的是单晶体将在角而不是在直边首先被引入熔化区域时出现。
前述内容已经描述了基本上将晶圆预制坯416和其包衣420水平地定向的设备和方法。换句话说，晶圆的薄的(厚度)维度垂直地对准，而两个较大的维度(宽度和长度)构成水平平面。预制坯接着沿基本上水平的路径移动通过熔炉，以及其他阶段。然而，也有可能，如图15所示，将预制坯1516定向为与薄的维度水平地对准，而与长的(典型地为最长的)维度垂直地布置，并且使其垂直地移动通过熔炉，朝上或者朝下。使用垂直定向的设备，背衬元件1524、1526必须被布置以在晶圆1516熔化和重结晶时提供对包衣1520壁的必要的支承，使得密封的晶圆保持其所希望的形状，具有平整的表面。
提供传输机构典型地也是有帮助的，该传输机构可以包括夹持元件1511、1512，其夹紧(secure)和向前移动晶圆，以及也可以包括衬垫(spacer)，其防止晶圆在夹持力的影响下被挤压。夹持元件可以是集成的，诸如大的C形夹具。或者，两个或者更多独立操作的元件可以被强行合到一起，以夹持它们之间的晶圆。
类似地，除了被基本上水平地或者垂直地定向，当晶圆通过在本文中所公开的工艺的各个阶段时，可以垂直和水平之间的任何取向放置晶圆。
在本文中公开的方法也可以被用来改进常规地制造的多晶晶圆的晶体结构。它们可以被用在原始晶圆预制坯216的地方，如图2以及任何其他图所示，使得它们的晶体结构被改进以具有在本文中所论述的相对较大的平均晶体尺寸结构。部分总结
本发明优选的实施例是用于制造半导体晶圆的方法，该方法包含以下步骤：提供具有第一晶粒结构的原始半导体晶圆，该第一晶粒结构具有第一平均晶粒尺寸；在晶圆的基本整个表面上提供薄膜包衣以形成密封的晶圆；以及在使得原始晶圆变为熔化并且接着重结晶为带有第二平均晶粒尺寸的第二晶粒结构并且使得膜保持基本上完整的条件下加热以及冷却密封的晶圆，其中第二平均晶粒尺寸比第一平均晶粒尺寸大。
加热和冷却的步骤可以在空气中进行。
第二平均晶粒尺寸典型地大于大约1平方毫米，但是有利地可以甚至大于大约10平方毫米。第一平均晶粒尺寸可以小于大约10平方毫米，并且典型地小于大约1平方毫米。第一平均晶粒尺寸典型地可以小于大约1平方毫米并且第二平均晶粒尺寸有利地可以大于大约10平方毫米。
该膜执行一个或者更多功能。根据本发明的一个重要方面，膜防止晶圆在加热和重结晶期间形成球团。根据另一个方面，膜具有不会在重结晶期间强烈地促进晶粒成核的表面。根据又一方面，膜具有在重结晶期间促进晶粒成核到已知程度的表面。根据本发明其他的重要实施例，膜防止重结晶的晶圆被在发生重结晶的环境中的元素污染。
本发明的基本实施例还包含去除膜的步骤。
膜可以是氧化物膜。提供氧化物膜的步骤可以包含在含氧环境中加热原始晶圆使得薄的氧化物层在原始晶圆的基本整个表面上形成。提供氧化物的步骤可以包含干氧化物生长。
在不同的实施例中，提供氧化物的步骤包含湿氧化物生长。
对于有利的实施例，在含氧环境中加热原始晶圆使得氧化物层形成的步骤在紧邻在使得原始晶圆重结晶的条件下加热密封的晶圆的步骤之前的时间处进行，并且在相同的加热环境内进行。氧化可以在使得原始晶圆变为熔化的条件下进行，并且在熔炉内进行，在该熔炉中原始晶圆将变为熔化。
在本发明可替换的实施例中，在含氧环境中加热原始晶圆使得氧化物层形成的步骤在明显在加热密封的晶圆的步骤之前的时间处进行，并且在与原始晶圆重结晶的条件不同的条件下进行。
在其中加热晶圆的环境可以包含空气或者蒸汽。
本发明的又一优选的实施例具有提供膜的步骤，包含将膜直接沉积在原始晶圆上，诸如通过旋涂玻璃、溅射、物理汽相沉积或者化学汽相沉积。
根据本发明的还一重要实施例，在重结晶步骤之前，至少一个背衬元件被提供与膜的至少一个表面相邻，该背衬元件支承膜以保持基本上平整。有利地，膜包含防止原始晶圆在加热和重结晶期间粘附到该至少一个背衬元件的材料。
有关的实施例还包含在膜和该至少一个背衬元件之间提供释放材料。该释放材料可以包含颗粒。
该至少一个背衬元件可以包含背衬元件对，每个与膜的两个相对的面中的一个相邻。背衬元件对可以具有相等的厚度，或者具有不相等的厚度。它们也可以具有与彼此不相似的热特性。
根据典型的实施例，提供至少一个背衬元件的步骤包含以基本上水平的位置提供密封的晶圆，其中一个面受重力作用地朝上(withone face facing grayitationally upward)，背衬元件对被布置在密封的晶圆的上面和下面。该密封的晶圆也可以被垂直地布置。
背衬元件可以包含碳化硅。它们可以是基本上平整的板。在晶圆上面的背衬元件可以包含大量颗粒。可以在膜和颗粒材料背衬元件之间提供释放材料。有用地，大量颗粒可以包含烧结的颗粒材料。
根据本发明的另一有用的实施例，可以在使得与晶圆中间面正交的(normal to)线具有相对于局部重力场非垂直的部分的位置上提供晶圆。或者，可以在使得与晶圆中间面正交的线为相对于局部重力场为水平的位置上提供晶圆。
根据本发明的非常重要的实施例，冷却的步骤包含，在被加热的、密封的晶圆内建立液体区域和重结晶半导体区域之间的冻结界面，该冻结界面相对于晶圆的中间面不对称。在不同的条件下，该冻结界面相对于晶圆的中间面对称。
根据本发明的一个非常有用的实施例，整个密封的晶体以基本上相同的时间被加热。或者，加热的步骤可以包含提供密封的晶体相对于加热区域的移动，并且熔化比晶圆的整个范围小的晶圆的部分。
本发明的另一优选的实施例用下述特征来限定冷却的步骤，即在被加热的晶圆内建立液体区域和重结晶半导体区域之间的冻结界面，该冻结界面朝液体区域成凹形，相对于被加热的晶圆的中间面不对称，并且其朝液体区域在第一位置处以大于90度的界面角以及在液体区域在第二位置处以小于或等于90度的界面角与膜相交。
有许多不同的方法来提供不对称的冷却环境。
根据一个这样的方法，通过提供至少一个加热器来实现，该至少一个加热器朝着被加热的晶圆的一个表面建立与相对的表面相比更大的热流。也有可能在热源和被加热的晶圆的相对的表面之间提供隔热元件，该隔热元件被相对于被加热的晶圆的中间面不对称地布置。实现不对称性的另一种方法是相对于被加热的晶圆的中间面不对称地具有按被加热的晶圆的单位长度间隔的加热器。不对称的冷却环境可以通过提供远离被加热的晶圆的中间面不对称地间隔的具有相等热输出的加热器对来建立。
类似的、重要的实施例具有冷却的步骤，其包含在晶圆内建立液体区域和重结晶半导体区域之间的冻结界面，该冻结界面相对于被加热的晶圆的中间面不对称，并且另外，其中至少一个背衬元件被布置使得可观的热量从重结晶的晶圆流入背衬元件并且远离重结晶的晶圆。
根据主要的实施例，半导体包含硅。
膜可以是掺杂的二氧化硅，或者氮化硅，或者硅与包括氮、碳和氧的群组中的至少一项的化合物。
本发明的一些重要方面涉及原始晶圆的形成。原始晶圆可以通过快速固化技术来形成，例如熔体纺丝或者喷射沉积。
或者，根据本发明的有用的实施例，可以通过化学汽相沉积从带有硅的气体来形成晶圆。在该情况中，通过用化学汽相沉积镀膜来提供膜是非常便利的。
原始晶圆可以是常规的多晶晶圆。
具有超过其范围大约百分之十以内的厚度均匀性对于重结晶的晶体是非常有用的，根据本发明的实施例这是有可能的。原始晶圆可以具有在大约50微米和400微米之间的厚度，优选地在大约100微米和250微米之间。就此而论，当膜层具有在大约0.25微米和5微米之间的厚度并且优选地在大约0.5微米和2微米之间时，其为有利的实施例。
非常有用的是，在膜如此薄的情况下，晶圆可以具有有纹理的表面并且膜将与此符合。
根据本发明的一些重要实施例，提供膜的步骤包含提供多个嵌套的(nested)膜，其中每个都包围原始晶圆的基本上整个表面。
或者，其可以是提供膜的步骤包含提供多个嵌套的膜，这些膜共同基本上包围原始晶圆的整个表面。该多个嵌套的薄膜中的至少一个可以包围小于原始晶圆的整个表面。
如果使用背衬板，其常常是有用的，可以在膜和至少一个背衬元件中的至少一个之间提供释放材料，该释放材料可以是颗粒。
本发明重要的方法实施例族还包含在至少两个更多(two more)背衬元件之间堆叠至少两个密封的晶圆，在它们之间有背衬元件。在这种情况中，加热和冷却晶圆的步骤包含加热和冷却堆叠在一起的该至少两个密封的晶圆。所有的背衬元件可以具有相等的厚度，但是它们不需要这样。它们也可以具有不相似的热特性。
有利地，加热和冷却晶圆的步骤可以包含在晶圆和在晶圆内建立熔化区域的加热环境之间提供相对运动，使得重结晶的晶圆的后沿部分具有比重结晶的晶圆的其他部分高的杂质中值浓度。这是一种类型的区域提纯。这种提纯的有用的充分利用还包含从重结晶的晶圆的其他部分去除后沿部分。重结晶的晶圆的突出典型地发生，该突出具有比晶圆的其他部分高的杂质水平。将该突出从重结晶的晶圆的其他部分去除是有用的。
加热环境的特征(aspect)是本发明的特征，包括使用碳化硅加热元件加热。有利地，加热步骤在具有多孔绝热材料的熔炉中进行，该多孔绝热材料包含与陶瓷前驱体液态聚合物混合的碳化硅粉末。
本发明的又一优选的实施例为用于制作半导体晶圆的方法，该方法包含下列步骤：提供具有第一晶粒结构的原始半导体晶圆，该第一晶粒结构具有第一平均缺陷密度；在晶圆的基本上整个表面上提供薄膜包衣以形成密封的晶圆；以及在使得原始晶圆变为熔化并且接着重结晶为具有第二平均缺陷密度的第二晶粒结构并且使得膜保持基本上完整的条件下加热和冷却该密封的晶圆，其中该第二平均缺陷密度比第一平均缺陷密度小。
本发明的还一优选的实施例为用于制作半导体晶圆的方法，该方法包含下列步骤：提供具有第一晶粒结构的原始半导体晶圆，该第一晶粒结构具有第一平均晶粒尺寸；在小于晶圆的整个表面的部分上提供薄膜包衣以形成被覆盖的晶圆；以及在使得原始晶圆变为熔化并且接着重结晶为带有第二晶粒结构并且使得膜保持基本上完整的条件下加热和冷却该被覆盖的晶圆，其中该第二晶粒结构根据第一晶粒结构、在缺陷密度的晶粒尺寸方面或者这两个方面同时改进。
本发明的又一优选的实施例是包含主体部分的半导体晶圆，该主体部分包含半导体晶圆、有两个基本上平整的相对的表面和具有小于大约10平方毫米的平均晶体晶粒尺寸的晶体结构。基本上完全包围该主体部分的是薄膜包衣。该薄膜包含多个嵌套的薄膜。
有利地，半导体可以包含硅，而膜包衣中的至少一个膜包含二氧化硅。该包衣的至少一个膜可以包含掺杂的二氧化硅。该包衣中的至少一个膜可以包含氮化硅。更一般而言，该包衣中的至少一个膜可以包含硅与包括氮、碳和氧的群组中的至少一个的化合物。
平整的主体表面中的至少一个可以包含有纹理的表面。
根据有用的实施例，晶圆可以具有在大约50微米和大约400微米之间的厚度，优选地在大约100微米和大约250微米之间。
典型地，根据本发明的另一优选的实施例，嵌套的膜层具有在大约0.25微米和大约5微米之间的厚度，优选地在大约0.5微米和大约2微米之间。
在一种变化形式中，多个膜中的每一个都基本上包围晶圆的整个表面。该多个嵌套的膜可以共同地基本上包围晶圆的整个表面。或者，该多个嵌套的薄膜中的至少一个可以包围小于晶圆的整个表面。
本发明的有点不同的优选实施例是半导体晶圆组件，其包含：包含半导体晶圆的主体部分，该主体部分有两个基本上平整的相对的表面和具有小于大约10平方毫米的平均晶体晶粒尺寸的晶体结构。基本上完全包围主体部分的是薄膜包衣。该晶圆组件还包含与氧化物膜的至少一个表面相邻的至少一个背衬元件。
该至少一个背衬元件可以包含背衬元件对，每个与膜层的两个相对的面中的一个相邻。晶圆可以处于基本上水平的位置，其中一个面受重力作用地朝上并且该背衬元件对被布置在晶圆的上面和下面。有利地，背衬元件可以包含碳化硅。背衬元件可以是基本上平整的板。在晶圆上面的背衬元件可以包含大量颗粒材料，该颗粒材料可以是烧结的。
本发明的许多技术和特征已经在本文中被描述。本领域的技术人员将理解这些技术中的许多可以与其他被公开的技术一起使用，即使没有专门描述它们被一起使用。举例来说，可以使用任何合适的原始晶圆材料，其将在晶粒尺寸、或者缺陷密度或者这两方面得以改进。包衣可以是全部包围的或者仅是部分地包围的。该包衣可以是氧化物，或者任何其他合适的膜。它可以被生长、或者被沉积、或者以其他方式被提供。如果有必要可以使用背衬板，或者不使用。背衬板可以是固态的、或者颗粒的、或者是它们的组合。释放层，典型地为颗粒，可以被使用。膜、释放层、背衬板材料的组合应当使密封的晶圆可在重结晶期间从所提供的无论什么支承上移除。可以使用形成原始晶圆预制坯的任何合适的方式，并且可以使用提供包衣的任何合适的方法。不一定要使用已经被公开的组合，诸如使用CVD既形成晶圆又提供膜。冻结界面可以是对称的，如果晶粒成核是可接受地低，或者其可以是不对称的。如果不对称，可以使用则所示出的用来建立不对称的冷却曲线并且从而建立冻结界面的许多方式中的任意方式以及任何后来被开发的方式。有两个背衬板的单个晶圆夹层结构可以与所公开的任何熔炉结构以及任何晶圆材料、膜材料一起使用。或者，多个晶圆的堆可以与材料或者形成方法方面的任何变化一起使用。可以使用批处理或者成批生产，作为恰当的、给定的生产率要求和质量的折衷。
本公开内容描述和公开了不止一个发明。这些发明在本权利要求以及有关的文件中被阐明，不仅如所提交的，也如在基于本公开内容的任何专利申请的审查期间所开发的。发明人旨在于要求保护达到现有技术所准许的最大限度的所有各种发明，如其后来被确定成为的那样。没有一个在本文中所描述的特征对于在本文中公开的每个发明是必不可少的。因而，发明人旨在于没有在本文中被描述而没有在基于本公开内容的任何专利的任何特定权利要求中声明的特征应当包含到任何这种权利要求。
一些硬件组件或者步骤的群组在本文中被称为发明。然而，这不是承认任何这种组件或者群组一定是独特而可授予专利权的发明，尤其如法律和法规就将在一个专利申请中被审查的发明的数量或者发明的单一性而言所预期的。旨在于要以简洁的方式说明本发明的实施例。
同此提交了摘要。所强调的是提供摘要是为了遵守要求摘要的规定，该摘要将允许审查员和其他搜索者迅速地确定技术公开的主题。基于如专利局的规定所承诺的、其将不被用来解释或者限制权利要求的范围或者意义的共识而提交摘要。
前述说明应当被理解为示意性的并且在任何意义上都不应当被认为是限制性的。虽然已经参考其优选的实施例具体地示出和描述了本发明，但是本领域的技术人员应当理解的是形式和细节上的各种改变可以在其中进行而不背离权利要求所定义的本发明的实质和范围。
下面的权利要求中的所有方式或者步骤加上功能元件的相应的结构、材料、动作以及等效物旨在于包括用于结合其他要求保护的元件来执行功能的任何结构、材料或者动作，如专门要求保护的那样。

Claims (109)

1.用于制作半导体晶圆的方法，包含以下步骤：
a.提供具有第一晶粒结构的原始的独立式的半导体晶圆，所述第一晶粒结构具有第一平均晶粒尺寸；
b.在所述晶圆的整个表面上提供薄膜包衣以形成密封的晶圆；以及
c.在使得所述原始晶圆变为熔化并且接着重结晶为具有第二平均晶粒尺寸的第二晶粒结构并且使得所述膜保持完整的条件下加热和冷却所述密封的晶圆，其中所述第二平均晶粒尺寸比所述第一平均晶粒尺寸大。
2.如权利要求1所述的方法，进一步地其中所述加热和冷却的步骤在空气中进行。
3.如权利要求1所述的方法，所述第二平均晶粒尺寸大于1平方毫米。
4.如权利要求1所述的方法，所述第一平均晶粒尺寸小于10平方毫米。
5.如权利要求1所述的方法，所述第一平均晶粒尺寸小于1平方毫米并且所述第二平均晶粒尺寸大于1平方毫米。
6.如权利要求1所述的方法，所述第一平均晶粒尺寸小于1平方毫米并且所述第二平均晶粒尺寸大于10平方毫米。
7.如权利要求1所述的方法，所述膜包衣防止所述晶圆在加热和重结晶期间形成球团。
8.如权利要求1所述的方法，所述膜包衣具有不会在重结晶期间强烈地促进晶粒成核的表面。
9.如权利要求1所述的方法，所述膜包衣具有在重结晶期间促进晶粒成核到已知程度的表面。
10.如权利要求1所述的方法，所述膜包衣防止重结晶的晶圆被在其中发生重结晶的环境中的元素污染。
11.如权利要求1所述的方法，进一步包含去除所述膜包衣的步骤。
12.如权利要求1所述的方法，所述提供膜的步骤包含提供氧化物膜包衣。
13.如权利要求12所述的方法，所述提供氧化物膜包衣的步骤包含在含氧环境中加热所述原始晶圆使得薄氧化物层在所述原始晶圆的整个表面上形成。
14.如权利要求12所述的方法，所述提供氧化物的步骤包含干氧化物生长。
15.如权利要求12所述的方法，所述提供氧化物的步骤包含湿氧化物生长。
16.如权利要求13所述的方法，进一步包含，在含氧环境中进行所述加热所述原始晶圆的步骤使得氧化物层在紧接所述在使得所述原始晶圆重结晶的条件下加热所述密封的晶圆的步骤之前的时间处形成，并且在相同的加热环境中形成。
17.如权利要求13所述的方法，进一步包含，在含氧环境中进行所述加热所述原始晶圆的步骤使得氧化物层在紧接所述在使得所述原始晶圆变为熔化的条件下加热所述密封的晶圆的步骤之前的时间处形成，并且在熔炉内形成，其中所述原始晶圆将在所述熔炉中变为熔化。
18.如权利要求13所述的方法，进一步包含，在含氧环境中进行所述加热所述原始晶圆的步骤使得薄氧化物层在明显在所述加热所述密封的晶圆的步骤之前的时间处并且在与所述原始晶圆重结晶的条件不同的条件下形成。
19.如权利要求13所述的方法，所述环境包含空气。
20.如权利要求12所述的方法，所述提供氧化物膜包衣的步骤包含在含有蒸汽的环境中加热所述原始晶圆使得薄氧化物层形成。
21.如权利要求1所述的方法，所述提供膜包衣的步骤包含将膜直接沉积在所述原始晶圆上。
22.如权利要求21所述的方法，所述直接沉积的步骤包含旋涂玻璃工艺。
23.如权利要求21所述的方法，所述直接沉积的步骤包含溅射。
24.如权利要求21所述的方法，所述直接沉积的步骤包含物理气相沉积。
25.如权利要求21所述的方法，所述直接沉积的步骤包含化学气相沉积。
26.如权利要求1所述的方法，进一步包含，在所述重结晶步骤之前，提供与所述膜包衣的至少一个表面相邻的至少一个背衬元件，所述背衬元件支承所述晶圆和它的膜包衣以保持平整。
27.如权利要求26所述的方法，所述膜包衣包含防止所述原始晶圆在加热和重结晶期间粘附到所述至少一个背衬元件的材料。
28.如权利要求26所述的方法，进一步包含在所述膜包衣和所述至少一个背衬元件之间提供释放材料的步骤。
29.如权利要求28所述的方法，所述释放材料包含微粒。
30.如权利要求26所述的方法，所述至少一个背衬元件包含背衬元件对，每个与所述膜包衣的两个相对面中的一个相邻。
31.如权利要求30所述的方法，其中所述背衬元件对具有相等的厚度。
32.如权利要求30所述的方法，其中所述背衬元件对具有不相等的厚度。
33.如权利要求30所述的方法，其中所述背衬元件对具有与彼此不相似的热特性。
34.如权利要求30所述的方法，所述提供至少一个背衬元件的步骤包含在水平的位置上提供所述密封的晶圆，其中一个面受重力作用地朝上，所述背衬元件对被布置在所述密封的晶圆的上面和下面。
35.如权利要求26所述的方法，所述至少一个背衬元件包含碳化硅。
36.如权利要求34所述的方法，所述背衬元件包含平整的板。
37.如权利要求34所述的方法，进一步其中在所述晶圆上面的所述背衬元件包含大量颗粒材料。
38.如权利要求37所述的方法，进一步包含在所述膜包衣和所述微粒材料背衬元件之间提供释放材料的步骤。
39.如权利要求37所述的方法，所述大量颗粒材料包含烧结的微粒材料。
40.如权利要求30所述的方法，所述提供至少一个背衬元件的步骤包含在使得与所述晶圆的中间面正交的线具有相对于局部重力场非垂直的部分的位置上提供所述晶圆。
41.如权利要求30所述的方法，所述提供至少一个背衬元件的步骤包含在使得与所述晶圆的中间面正交的线相对于局部重力场水平的位置上提供所述晶圆。
42.如权利要求1所述的方法，所述冷却的步骤包含，在被加热的、密封的晶圆内建立液体区域和重结晶半导体区域之间的冻结界面，所述冻结界面相对于所述晶圆的中间面不对称。
43.如权利要求1所述的方法，所述冷却的步骤包含，在被加热的、密封的晶圆内建立液体区域和重结晶半导体区域之间的冻结界面，所述冻结界面相对于所述晶圆的中间面对称。
44.如权利要求42所述的方法，所述加热的步骤包含在相同的时间加热整个密封的晶圆。
45.如权利要求1所述的方法，所述加热的步骤包含在相同的时间加热整个密封的晶圆。
46.如权利要求42所述的方法，所述加热的步骤包含提供所述密封的晶圆相对于加热区域的运动，以及熔化比所述晶圆的整个范围小的所述晶圆的部分。
47.如权利要求1所述的方法，所述冷却的步骤包含在被加热的晶圆内建立液体区域和重结晶半导体区域之间的冻结界面，所述冻结界面朝所述液体区域成凹形，相对于所述被加热的晶圆的中间面不对称并且所述冻结界面在第一位置处朝所述液体区域以大于90度的界面角度以及在第二位置处朝所述液体区域以小于或等于90度的界面角度与所述膜相交。
48.如权利要求1所述的方法，所述加热和冷却的步骤包含提供相对于所述被加热的晶圆的中间面不对称的冷却环境。
49.如权利要求48所述的方法，所述提供不对称的冷却环境的步骤包含提供至少一个加热器，所述加热器朝着所述被加热的晶圆的一个表面建立与相对的表面相比更大的热流。
50.如权利要求48所述的方法，所述提供不对称的冷却环境的步骤包含在热源和所述被加热的晶圆的相对的表面之间提供隔热元件，所述隔热元件被相对于所述被加热的晶圆的中间面不对称地布置。
51.如权利要求48所述的方法，所述提供不对称的冷却环境的步骤包含相对于被加热的晶圆的中间面不对称地提供按被加热的晶圆的单元长度间隔的加热器。
52.如权利要求48所述的方法，所述提供不对称的冷却环境的步骤包含提供具有相等的热输出、远离所述被加热的晶圆的中间面不对称地间隔的加热器对。
53.如权利要求26所述的方法，所述冷却的步骤包含，在所述晶圆内建立液体区域和重结晶半导体区域之间的冻结界面，所述冻结界面相对于所述被加热的晶圆的中间面不对称，进一步地，其中布置所述至少一个背衬元件使得可观的热量从所述重结晶的晶圆流入所述背衬元件并且远离所述重结晶的晶圆。
54.如权利要求1所述的方法，所述半导体包含硅。
55.如权利要求1所述的方法，所述膜包衣包含掺杂的二氧化硅。
56.如权利要求1所述的方法，所述膜包衣包含氮化硅。
57.如权利要求1所述的方法，其中所述膜包衣包含硅与包括氮、碳和氧组成的群组的至少一个的化合物。
58.如权利要求1所述的方法，所述提供原始晶圆的步骤包含通过快速固化技术形成所述晶圆。
59.如权利要求58所述的方法，所述快速固化技术包含熔体纺丝。
60.如权利要求58所述的方法，所述快速固化技术包含喷射沉积。
61.如权利要求1所述的方法，所述提供原始晶圆的步骤包含通过化学气相沉积从带有硅的气体形成所述晶圆。
62.如权利要求61所述的方法，进一步其中所述提供膜包衣的步骤包含通过化学气相沉积镀膜。
63.如权利要求1所述的方法，所述提供所述原始晶圆的步骤包含提供多晶晶圆。
64.如权利要求1所述的方法，所述重结晶的晶圆具有超过其范围百分之十以内的厚度均匀性。
65.如权利要求1所述的方法，所述原始晶圆具有在50微米和400微米之间的厚度。
66.如权利要求1所述的方法，所述原始晶圆具有在100微米和250微米之间的厚度。
67.如权利要求65所述的方法，所述膜包衣具有在0.25微米和5微米之间的厚度。
68.如权利要求65所述的方法，所述膜包衣具有在0.5微米和2微米之间的厚度。
69.如权利要求1所述的方法，所述提供原始晶圆的步骤包含提供具有有纹理的表面的晶圆。
70.如权利要求1所述的方法，所述提供膜包衣的步骤包含提供多个嵌套的膜，其中每个包围所述原始晶圆的整个表面。
71.如权利要求1所述的方法，所述提供膜包衣的步骤包含提供多个嵌套的膜包衣，其共同地包围所述原始晶圆的整个表面。
72.如权利要求1所述的方法，所述提供膜包衣的步骤包含提供多个嵌套的薄膜包衣，所述多个嵌套的薄膜包衣中的至少一个包围小于所述原始晶体的整个表面。
73.如权利要求26所述的方法，进一步包含在所述膜包衣和所述至少一个背衬元件中的至少一个之间提供释放材料。
74.如权利要求73所述的方法，所述释放材料包含颗粒。
75.如权利要求26所述的方法，其还包含在至少两个额外的背衬元件之间堆叠至少两个密封的晶圆的步骤，其中在所述至少两个密封的晶圆之间有背衬元件，进一步其中所述加热和冷却所述晶圆的步骤包含加热和冷却堆叠在一起的所述至少两个密封的晶圆。
76.如权利要求75所述的方法，所有所述背衬元件具有相等的厚度。
77.如权利要求75所述的方法，所述背衬元件中的至少两个具有不相等的厚度。
78.如权利要求75所述的方法，所述背衬元件中的至少两个具有不相似的热特性。
79.如权利要求1所述的方法，所述加热和冷却所述晶圆的步骤包含提供在所述晶圆和在所述晶圆内建立熔化区域的加热环境之间的相对运动，使得所述重结晶的晶圆的后沿部分具有比所述重结晶的晶圆的其他部分更大的杂质中值浓度。
80.如权利要求1所述的方法，所述加热和冷却所述晶圆的步骤包含提供在所述晶圆和在所述晶圆内建立熔化区域的加热环境之间的相对运动，以使区域提纯发生，使得所述重结晶的晶圆的后沿部分具有比所述重结晶的晶圆的其他部分更大的杂质中值浓度。
81.如权利要求79所述的方法，进一步包含从所述重结晶的晶圆的其他部分去除所述后沿部分的步骤。
82.如权利要求79所述的方法，进一步其中重结晶的晶圆的突出出现，从所述重结晶的晶圆的其他部分去除所述突出的步骤。
83.如权利要求1所述的方法，所述加热的步骤包含使用碳化硅加热元件。
84.如权利要求1所述的方法，所述加热的步骤包含在具有多孔绝热材料的熔炉中加热，所述多孔绝热材料包含与陶瓷前驱体液态聚合物混合的碳化硅粉末。
85.用于制作半导体晶圆的方法，包含以下步骤：
a.提供具有第一晶粒结构的原始的独立式的半导体晶圆，所述第一晶粒结构具有第一平均缺陷密度。
b.在所述晶圆的整个表面上提供薄膜包衣以形成密封的晶圆；以及
c.在使得所述原始晶圆变为熔化并且接着重结晶为具有第二平均缺陷密度的第二晶粒结构并且使得所述膜保持完整的条件下加热和冷却所述密封的晶圆，其中所述第二平均缺陷密度小于所述第一平均缺陷密度。
86.用于制作半导体晶圆的方法，包含以下步骤：
a.提供具有第一晶粒结构的原始的独立式的半导体晶圆，所述第一晶粒结构具有第一平均晶粒尺寸。
b.在小于所述晶圆的整个表面的部分上提供薄膜覆盖以形成部分被覆盖的晶圆；以及
c.在使得所述原始晶圆变为熔化并且接着重结晶为具有第二平均晶粒尺寸的第二晶粒结构并且使得所述膜保持完整的条件下加热和冷却所述部分被覆盖的晶圆，其中所述第二平均晶粒尺寸大于所述第一平均晶粒尺寸。
87.如权利要求86所述的方法，所述提供原始晶圆的步骤包含通过化学气相沉积从带有硅的气体形成所述晶圆。
88.如权利要求87所述的方法，进一步其中所述提供膜的步骤包含通过化学气相沉积镀膜。
89.半导体晶圆，包含：
a.包含半导体晶圆的主体部分，所述主体部分具有两个平整的相对的表面和带有小于10平方毫米的平均晶体晶粒尺寸的晶体结构；
b.完全包围所述主体部分的薄膜包衣，所述薄膜包衣包含多个嵌套的薄膜。
90.如权利要求89所述的半导体晶圆，所述半导体包含硅，所述膜包衣的至少一个膜包含二氧化硅。
91.如权利要求89所述的半导体晶圆，所述平整的主体表面中的至少一个包含有纹理的表面。
92.如权利要求89所述的晶圆，所述半导体包含硅。
93.如权利要求92所述的晶圆，所述包衣的至少一个膜包含掺杂的二氧化硅。
94.如权利要求92所述的晶圆，所述包衣的至少一个膜包含氮化硅。
95.如权利要求92所述的晶圆，所述包衣的至少一个膜包含硅与包括氮、碳和氧的群组中的至少一个的化合物。
96.如权利要求89所述的晶圆，所述晶圆具有在50微米和400微米之间的厚度。
97.如权利要求89所述的晶圆，所述晶圆具有在100微米和250微米之间的厚度。
98.如权利要求96所述的晶圆，所述嵌套的膜具有在0.25微米和5微米之间的厚度。
99.如权利要求96所述的晶圆，所述膜包衣具有在0.5微米和2微米之间的厚度。
100.如权利要求89所述的晶圆，其中所述多个膜中的每一个包围所述晶圆的整个表面。
101.如权利要求89所述的晶圆，其中所述多个嵌套的膜共同地包围所述晶圆的整个表面。
102.如权利要求101所述的晶圆，所述多个嵌套的薄膜中的至少一个包围小于所述晶圆的整个表面。
103.半导体晶圆组件，其包含：
a.包含半导体晶圆的主体部分，所述主体部分具有两个平整的相对的表面和带有小于10平方毫米的平均晶体晶粒尺寸的晶体结构；
b.完全包围所述主体部分的薄膜包衣；以及进一步包含
c.与所述薄膜包衣的至少一个表面相邻的至少一个背衬元件。
104.如权利要求103所述的晶圆组件，所述至少一个背衬元件包含背衬元件对，每个与所述薄膜包衣的两个相对的面中的一个相邻。
105.如权利要求104所述的晶圆组件，所述晶圆处于水平的位置，其中一个面受重力作用地朝上，所述背衬元件对被布置在所述晶圆的上面和下面。
106.如权利要求103所述的晶圆组件，所述背衬元件包含碳化硅。
107.如权利要求105所述的晶圆组件，所述背衬元件包含平整的板。
108.如权利要求105所述的晶圆组件，在所述晶圆上面的所述背衬元件包含大量微粒材料。
109.如权利要求108所述的晶圆组件，所述大量颗粒材料包含烧结的微粒材料。
CN2008801047629A 2007-06-26 2008-06-26 半导体晶圆在薄膜包衣中的重结晶以及有关工艺 Expired - Fee Related CN101790774B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US93712907P 2007-06-26 2007-06-26
US60/937129 2007-06-26
PCT/US2008/008030 WO2009002550A1 (en) 2007-06-26 2008-06-26 Recrystallization of semiconductor wafers in a thin film capsule and related processes

Publications (2)

Publication Number Publication Date
CN101790774A CN101790774A (zh) 2010-07-28
CN101790774B true CN101790774B (zh) 2012-05-02

Family

ID=40185969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801047629A Expired - Fee Related CN101790774B (zh) 2007-06-26 2008-06-26 半导体晶圆在薄膜包衣中的重结晶以及有关工艺

Country Status (7)

Country Link
US (2) US8633483B2 (zh)
EP (1) EP2168145A4 (zh)
JP (1) JP5591695B2 (zh)
KR (1) KR101527139B1 (zh)
CN (1) CN101790774B (zh)
HK (1) HK1146765A1 (zh)
WO (1) WO2009002550A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009108358A1 (en) 2008-02-29 2009-09-03 Corning Incorporated Methods of making an unsupported article of pure or doped semiconducting material
US7771643B1 (en) 2009-02-27 2010-08-10 Corning Incorporated Methods of making an unsupported article of semiconducting material by controlled undercooling
TWI531691B (zh) * 2009-03-09 2016-05-01 1366科技公司 從熔融材料製作半導體薄體的方法和裝置
US8540920B2 (en) * 2009-05-14 2013-09-24 Corning Incorporated Methods of making an article of semiconducting material on a mold comprising particles of a semiconducting material
FR2948492B1 (fr) * 2009-07-24 2012-03-09 Tile S Recristallisation complete de plaquettes semiconductrices
US8480803B2 (en) 2009-10-30 2013-07-09 Corning Incorporated Method of making an article of semiconducting material
US8591795B2 (en) 2009-12-04 2013-11-26 Corning Incorporated Method of exocasting an article of semiconducting material
US8242033B2 (en) 2009-12-08 2012-08-14 Corning Incorporated High throughput recrystallization of semiconducting materials
KR20130099971A (ko) * 2010-09-23 2013-09-06 코닝 인코포레이티드 반도체 재료의 미세구조를 변경하기 위한 기술
EP2647032B1 (en) * 2010-12-01 2016-03-09 1366 Technologies Inc. Making semiconductor bodies from molten material using a free-standing interposer sheet
US9879357B2 (en) * 2013-03-11 2018-01-30 Tivra Corporation Methods and systems for thin film deposition processes
JP5975785B2 (ja) * 2012-08-14 2016-08-23 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
CN104047052B (zh) * 2013-03-11 2018-10-19 三菱综合材料株式会社 半导体装置用硅部件及半导体装置用硅部件的制造方法
US9783426B2 (en) 2015-10-09 2017-10-10 Milwaukee Silicon Llc Purified silicon, devices and systems for producing same
CN114195519A (zh) * 2020-09-17 2022-03-18 山东硅纳新材料科技有限公司 一种先驱体转化碳化硅陶瓷及其制备方法
CN112831185B (zh) * 2021-02-23 2022-09-20 中北大学 梯度导电-均匀导热双功能网络低反射高吸收电磁屏蔽聚合物复合材料

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4315479A (en) * 1980-06-27 1982-02-16 Atomel Corporation Silicon wafer steam oxidizing apparatus
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
US5470397A (en) * 1992-05-12 1995-11-28 Solar Cells, Inc. Process for making photovoltaic devices and resultant product
US5741359A (en) * 1994-09-08 1998-04-21 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for zone-melting recrystallization of semiconductor layer
US6482704B1 (en) * 1999-11-18 2002-11-19 Denso Corporation Method of manufacturing silicon carbide semiconductor device having oxide film formed thereon with low on-resistances
US6589824B2 (en) * 1994-06-02 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
US20050121111A1 (en) * 2001-09-10 2005-06-09 Yasuhisa Oana Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization
JP4034961B2 (ja) * 2001-11-26 2008-01-16 サンデン株式会社 冷却用コンテナ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1193308A (en) 1916-08-01 Pipe-wbeirch
DE2659397A1 (de) * 1975-12-31 1977-07-14 Motorola Inc Verfahren zum modifizieren einer kristallstruktur eines halbleitermaterials
DE2659436A1 (de) 1975-12-31 1977-07-07 Motorola Inc Verfahren zum modifizieren einer kristallstruktur einer halbleiterschicht
US4196041A (en) 1976-02-09 1980-04-01 Motorola, Inc. Self-seeding conversion of polycrystalline silicon sheets to macrocrystalline by zone melting
US4590130A (en) * 1984-03-26 1986-05-20 General Electric Company Solid state zone recrystallization of semiconductor material on an insulator
JPS6177513A (ja) 1984-09-26 1986-04-21 Hitachi Ltd 車両用空調装置の給気ダクト
US4602980A (en) 1984-10-01 1986-07-29 Solavolt International Method for improving crystallinity of semiconductor ribbon
JPS6175513A (ja) * 1985-07-01 1986-04-17 Hitachi Ltd シリコン結晶膜の製造方法
JPS6233418A (ja) * 1985-08-07 1987-02-13 Mitsubishi Electric Corp 帯域溶融型単結晶半導体層形成装置
US5173271A (en) * 1985-12-04 1992-12-22 Massachusetts Institute Of Technology Enhanced radiative zone-melting recrystallization method and apparatus
JPS62285412A (ja) * 1986-06-04 1987-12-11 Hitachi Ltd 半導体基板の製造方法
JPS6325209A (ja) * 1986-07-18 1988-02-02 Kawasaki Steel Corp 多結晶シリコンウエハの製造方法
DE3813737A1 (de) 1988-04-23 1989-11-02 Fraunhofer Ges Forschung Verfahren zum herstellen von solarzellen sowie spiegelofen zur durchfuehrung des verfahrens
US4944835A (en) 1989-03-30 1990-07-31 Kopin Corporation Seeding process in zone recrystallization
JPH06103732B2 (ja) 1990-05-30 1994-12-14 三菱電機株式会社 半導体装置およびその製造方法
JP2557137B2 (ja) * 1990-08-13 1996-11-27 三菱電機株式会社 半導体製造用加熱装置
JPH04253323A (ja) * 1991-01-29 1992-09-09 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06325209A (ja) * 1993-05-14 1994-11-25 Kawasaki Steel Corp 文字読取装置
KR970013008A (ko) 1995-08-30 1997-03-29 윤덕용 Soi소자 제조장치 및 그를 이용한 soi소자의 제조방법
US6111191A (en) * 1997-03-04 2000-08-29 Astropower, Inc. Columnar-grained polycrystalline solar cell substrate and improved method of manufacture
JPH11260721A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 多結晶薄膜シリコン層の形成方法および太陽光発電素子
JP2000100675A (ja) * 1998-09-25 2000-04-07 Toshiba Corp ダミーウェハー
US6699401B1 (en) * 2000-02-15 2004-03-02 Toshiba Ceramics Co., Ltd. Method for manufacturing Si-SiC member for semiconductor heat treatment
DE10039596C2 (de) 2000-08-12 2003-03-27 Omg Ag & Co Kg Geträgerte Metallmembran, Verfahren zu ihrer Herstellung und Verwendung
CA2335260A1 (en) * 2001-02-12 2002-08-12 Sabin Boily Method of forming single crystals of a ceramic, semiconductive or magnetic material
CN1291502C (zh) 2001-03-19 2006-12-20 信越半导体株式会社 太阳能电池及其制造方法
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
US6660930B1 (en) 2002-06-12 2003-12-09 Rwe Schott Solar, Inc. Solar cell modules with improved backskin
WO2004012257A1 (en) * 2002-07-31 2004-02-05 Astropower, Inc. Method and apparatus for manufacturing net shape semiconductor wafers
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7586171B2 (en) 2004-04-14 2009-09-08 Yong Cao Organic electronic device comprising conductive members and processes for forming and using the organic electronic device
US20060003548A1 (en) 2004-06-30 2006-01-05 Kobrinsky Mauro J Highly compliant plate for wafer bonding
FR2948492B1 (fr) * 2009-07-24 2012-03-09 Tile S Recristallisation complete de plaquettes semiconductrices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4315479A (en) * 1980-06-27 1982-02-16 Atomel Corporation Silicon wafer steam oxidizing apparatus
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
US5470397A (en) * 1992-05-12 1995-11-28 Solar Cells, Inc. Process for making photovoltaic devices and resultant product
US6589824B2 (en) * 1994-06-02 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor device
US5741359A (en) * 1994-09-08 1998-04-21 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for zone-melting recrystallization of semiconductor layer
US6482704B1 (en) * 1999-11-18 2002-11-19 Denso Corporation Method of manufacturing silicon carbide semiconductor device having oxide film formed thereon with low on-resistances
US20050121111A1 (en) * 2001-09-10 2005-06-09 Yasuhisa Oana Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization
JP4034961B2 (ja) * 2001-11-26 2008-01-16 サンデン株式会社 冷却用コンテナ

Also Published As

Publication number Publication date
US20140124963A1 (en) 2014-05-08
US20100295061A1 (en) 2010-11-25
US8633483B2 (en) 2014-01-21
CN101790774A (zh) 2010-07-28
JP5591695B2 (ja) 2014-09-17
HK1146765A1 (en) 2011-07-08
JP2010532570A (ja) 2010-10-07
EP2168145A4 (en) 2011-06-29
KR20100038306A (ko) 2010-04-14
EP2168145A1 (en) 2010-03-31
KR101527139B1 (ko) 2015-06-08
US9932689B2 (en) 2018-04-03
WO2009002550A1 (en) 2008-12-31

Similar Documents

Publication Publication Date Title
CN101790774B (zh) 半导体晶圆在薄膜包衣中的重结晶以及有关工艺
CN102268724B (zh) 多晶硅锭及其制造方法、太阳能电池
JP5896627B2 (ja) 結晶シリコンインゴットの製造方法
US7572334B2 (en) Apparatus for fabricating large-surface area polycrystalline silicon sheets for solar cell application
US20090208400A1 (en) Method and crucible for direct solidification of semiconductor grade multi-crystalline silicon ingots
CN201620208U (zh) 连续浇铸单晶硅带的设备
CN102277618B (zh) 多晶硅锭的制造方法
CN103046116B (zh) 形成板的装置
AU6675498A (en) Columnar-grained polycrystalline solar cell substrate and improved method of manufacture
US20130192516A1 (en) Method of preparing cast silicon by directional solidification
KR20140044809A (ko) 큰 입경을 갖는 다결정 재료의 제조장치 및 방법
Sachs et al. Edge stabilized ribbon (ESR) growth of silicon for low cost photovoltaics
JPS646130B2 (zh)
CN101477949A (zh) 硅片和其制造方法及装置
TWI580825B (zh) 藉由定向固化作用製備鑄態矽之方法
TW201317408A (zh) 製造半導體或金屬氧化物鑄塊之裝置
JP2008239438A (ja) 球状結晶の製造方法及び製造装置
US10087080B2 (en) Methods of fabricating a poly-crystalline silcon ingot from a nucleation promotion layer comprised of chips and chunks of silicon-containing particles
CN103562442A (zh) 制造半导体材料制品的复合活性模具和方法
TWI642819B (zh) 製造半導體薄片之方法及執行該方法之製造設備
TWI597391B (zh) 製造半導體薄片之方法
US10065863B2 (en) Poly-crystalline silicon ingot having a nucleation promotion layer comprising a plurality of chips and chunks of poly-crystalline silicon on the bottom
CN112126972A (zh) 籽晶铺设方法、铸锭单晶硅的生产方法和铸锭单晶硅
Luo et al. Research and Preparation of High Quality Polysilicon Ingots and Multicrystalline Silicon (mc-Si) Cells
AU1006202A (en) Columnar-grained polycrystalline sheet

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1146765

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1146765

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120502

Termination date: 20200626