KR101493503B1 - 진폭 변조 신호를 복조하는 방법 및 이를 위한 장치 - Google Patents

진폭 변조 신호를 복조하는 방법 및 이를 위한 장치 Download PDF

Info

Publication number
KR101493503B1
KR101493503B1 KR20130055434A KR20130055434A KR101493503B1 KR 101493503 B1 KR101493503 B1 KR 101493503B1 KR 20130055434 A KR20130055434 A KR 20130055434A KR 20130055434 A KR20130055434 A KR 20130055434A KR 101493503 B1 KR101493503 B1 KR 101493503B1
Authority
KR
South Korea
Prior art keywords
signal
digital
phase
received
local oscillator
Prior art date
Application number
KR20130055434A
Other languages
English (en)
Other versions
KR20140127128A (ko
Inventor
아난드 벤키타수브라마니
Original Assignee
아날로그 디바이시즈 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아날로그 디바이시즈 테크놀로지 filed Critical 아날로그 디바이시즈 테크놀로지
Publication of KR20140127128A publication Critical patent/KR20140127128A/ko
Application granted granted Critical
Publication of KR101493503B1 publication Critical patent/KR101493503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/22—Homodyne or synchrodyne circuits
    • H03D1/2245—Homodyne or synchrodyne circuits using two quadrature channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

진폭 변조(AM) 신호를 복조하는 방법은: 아날로그 도메인에서 상기 AM 신호를 수신하는 단계; 상기 AM 신호의 디지털 표현을 생성하는 단계; 및 상기 디지털 도메인에서: 제 1 신호(I) 및 상기 제 1 신호와 실질적으로 90도 역위상인 제 2 신호(Q)를 생성하기 위해, 디지털 생성된 하나 이상의 국부 발진기 신호들과 상기 디지털 표현을 곱하는 단계; 및 상기 수신된 AM 신호를 복조하기 위해 상기 제 1 신호 및 상기 제 2 신호를 프로세싱하는 단계를 포함한다.

Description

진폭 변조 신호를 복조하는 방법 및 이를 위한 장치{Method of and apparatus for demodulating an amplitude modulated signal}
본 개시는 진폭 변조 신호를 복조하는 방법 및 이를 위한 장치에 관한 것이다.
AM 복조를 위한 동기식 방법들은 수신된 AM 신호의 캐리어의 위상과 동기화되는 국부 발진기(local oscillator)의 위상을 필요로 한다. 이들 위상들에서의 미스매칭(mismatch)의 결과는 복조된 신호가 도입된 위상 오프셋(phase offset)의 코사인으로 곱하여진 기저대역 메시지 신호를 포함한다는 것이다. 따라서, 알려진 복조 회로들은 복조될 신호에서의 주파수 및 위상에서 국부 발진기를 고정시키기 위해 위상 고정 루프(phase locked loop; PLL)와 같은 복잡한 하드웨어를 포함하는 것이 보통이다. 이러한 하드웨어는 비효율적이며 칩 상에 소중한 공간을 차지한다.
본 발명은 상기와 같은 문제의 적어도 일부를 해결할 수 있는 진폭 변조 신호를 복조하는 방법 및 이를 위한 장치를 제공하려고 한다.
일 측면에 따르면, 진폭 변조(AM) 신호를 복조하는 방법이 제공되며, 상기 방법은: 아날로그 도메인에서 상기 AM 신호를 수신하는 단계; 상기 AM 신호의 디지털 표현을 생성하는 단계; 및 디지털 도메인에서, 제 1 신호(I) 및 상기 제 1 신호와 실질적으로 90도 역위상인 제 2 신호(Q)를 생성하기 위해, 디지털로 합성된 하나 이상의 국부 발진기 신호들과 상기 디지털 표현을 곱하는 단계; 및 상기 수신된 AM 신호를 복조하기 위해 상기 제 1 신호 및 상기 제 2 신호를 프로세싱하는 단계를 포함한다.
상기 수신된 AM 신호를 디지털 도메인에서 프로세싱함으로써, 아날로그 믹서들에 내재하는 이득 및 위상 불균형과 연관된 영향들은 완전히 근절된다. 따라서, 본 발명의 실시예들에서, AM 캐리어 및 디지털 합성된 국부 발진기 신호(들) 사이에서의 위상 오프셋으로 인해 제 1 및 제 2 신호들에 도입된 임의의 에러는 후속 프로세싱 동안 완전히 또는 실질적으로 소거될 수 있다. 그 결과, 신호-대-잡음비(signal-to-noise ratio; SNR)는 디지털 직교 믹싱에 의해 실질적으로 저하되지 않는다.
상기 프로세싱 단계는 복조된 디지털 신호를 생성하기 위해 상기 제 1 신호의 제곱 및 상기 제 2 신호의 제곱의 합을 제곱근하는 단계를 포함할 수 있다. 따라서, 예를 들면, 상기 곱셈 단계 동안 도입된 위상 오프셋으로 인해 도입된 에러는, 디지털 필터에 의해 나중 단계에서 제거될 수 있는 고 주파수 성분을 더한 DC 오프셋을 가진 스케일링된 메시지 신호를 남기고 소거될 수 있다.
대안적으로, 상기 프로세싱 단계는 상기 제 1 신호 및 상기 제 2 신호를 제 1 기저대역 신호 및 제 2 기저대역 신호로 변환하는 단계, 및 복조된 디지털 신호를 생성하기 위해 상기 제 1 기저대역 신호의 제곱 및 상기 제 2 기저대역 신호의 제곱의 합을 제곱근하는 단계를 포함할 수 있다. 따라서, 결과적인 출력은 복조된 디지털 기저대역 신호이며, 수신된 AM 신호의 무선 주파수(RF) 성분은 제거된다. 부가적으로, 국부 발진기 신호(들) 및 AM 캐리어 사이에 존재하는 임의의 주파수 오프셋은 소거된다. 그러나, 임의의 주파수 오프셋은 주파수 오프셋의 값만큼 기저대역 신호를 시프트할 수 있다. 따라서, 디지털 구현된 저역 통과 필터들 각각은 바람직하게는 상기 주파수 오프셋의 값만큼 시프트된 제 1 및 제 2 각각의 기저대역 신호들을 통과시키기 위해 충분히 높은 컷-오프를 가진다.
제 1 및 제 2 신호들의 제 1 및 제 2 기저대역 신호들로의 변환은 유한 임펄스 응답 필터들과 같이, 하나 이상의 디지털 구현된 저역-통과 필터들을 사용하여 수행될 수 있다.
선택적으로, 복조된 디지털 신호의 DC 성분은 바람직하게는 디지털 추정 및 감산 또는 알려진 디지털 구현된 고역-통과 필터링 기술들의 사용에 의해 제거될 수 있다.
복조된 디지털 신호의 아날로그 표현이 그 후 생성될 수 있다. 임의의 알려진 디지털-아날로그 변환기(DAC)가 아날로그 표현을 생성하기 위해 사용될 수 있다.
국부 신호들 중 하나 이상 및 AM 신호의 캐리어 사이에서의 위상 오프셋이 또한 산출될 수 있다. 상기 위상 오프셋(Φ)은
Figure 112013043205316-pat00001
을 산출함으로써 결정될 수 있다.
국부 발진기 신호들 및 AM 캐리어 사이에 존재하는 임의의 주파수 오프셋은 상기 산출된 위상 오프셋(Φ)으로부터 산출될 수 있다. 상기 주파수 오프셋은 시간에 대한 위상 차의 도함수를 산출함으로써 결정될 수 있다.
상기 산출된 주파수 오프셋은 주파수 오프셋이 실질적으로 제로(0)일 때까지 국부 발진기 신호들의 주파수를 조정하기 위해 사용될 수 있다.
본 발명의 몇몇 실시예들에서, 주파수 오프셋이 제로(0)이면, 상기 산출된 위상 오프셋은 또한 그 후 국부 신호들 중 하나 및 AM 캐리어 신호 사이에서의 제로(0) 위상 오프셋을 달성하고 바람직하게는 유지하기 위해 상기 곱셈을 조정하도록 사용될 수 있다.
상기 산출된 위상 오프셋은 상기 곱셈 단계에서 제 1 및 제 2 신호들에 도입된 에러를 소거하기 위해 사용될 수 있다. 이 단계에서 임의의 도입된 위상 오프셋은 위상 오프셋의 코사인만큼 가중되는 복조된 신호에 의해 반영될 것이다. 그러므로, 상기 복조된 디지털 신호는 산출된 위상 오프셋의 역 코사인(cos-1(Φ))으로 곱해지며, 그래서 곱셈 단계에 도입된 위상 오프셋과 연관된 임의의 에러를 제거할 수 있다.
제 2 측면에 따르면, 진폭 변조(AM) 신호를 복조하기 위한 장치가 제공되고 있으며, 상기 장치는: 수신된 AM 신호의 디지털 표현을 생성하기 위한 아날로그-디지털 변환기(ADC); 및 제 1 신호(I) 및 상기 제 1 신호와 실질적으로 90도 역위상인 제 2 신호(Q)를 생성하기 위해 국부 발진기 신호들의 하나 이상의 디지털 표현들과 상기 디지털 표현을 곱하고, 상기 수신된 AM 신호를 복조하기 위해 상기 제 1 신호 및 상기 제 2 신호를 프로세싱하기 위한 디지털 프로세싱 회로를 포함한다.
본 발명의 효과는 본 명세서의 해당되는 부분들에 개별적으로 명시되어 있다.
실시예들이 이제 첨부한 도면들을 참조하여 단지 비-제한적인 예로서 설명될 것이다.
도 1은 AM 신호를 복조하기 위한 장치의 블록도이다.
도 2는 도 1에 도시된 장치 내에 구현된 기능들을 도시한 개략도이다.
도 3은 도 1 및 도 2에 도시된 AM 신호를 복조하기 위한 장치의 변형의 개략도이다.
도 4는 도 1 및 도 2에 도시된 AM 신호를 복조하기 위한 장치의 변형의 개략도이다.
진폭 변조(AM)는 무선 주파수(RF) 캐리어 파(carrier wave) 상에서 정보, 통상적으로 오디오 신호들의 송신에 사용되는 기술이다. 진폭 변조(AM) 신호의 복조는 전통적으로, 수신된 AM 캐리어에서의 위상 및 주파수에서 국부 발진기를 고정시키기 위해 위상 고정 루프(PLL)와 같은 복잡한 하드웨어를 사용하여 RF 캐리어와 국부 발진기를 동기화시키는 것을 수반한다. 이러한 회로는 비효율적이고 부피가 크며, 칩 상에 소중한 공간을 차지한다. 대안적인 아날로그 체제들이 또한 제안되어 왔다. 그러나, 아날로그 회로에서의 결함들은 종종 위상 및 주파수 에러들을 이끌며, 결과로서 AM 캐리어 및 국부 발진기 사이에서의 위상 및 주파수 오프셋들은 복조된 신호의 신호-대-잡음비(SNR)의 저하를 야기한다. 여기에 설명된 실시예들은 복잡한 아날로그 회로를 필요로 하지 않으면서 복조가 수행되도록 허용한다.
도 1은 진폭 변조(AM) 신호를 복조하기 위한 장치의 개략적인 예시이다. 상기 장치는 아날로그-디지털 변환기(ADC)(12), 디지털 신호 프로세싱 회로(16) 및 상기 신호 프로세싱 회로(16)의 디지털 출력을 아날로그 신호로 변환하기 위해 선택적으로 제공되는 디지털-아날로그 변환기(DAC)(18)를 포함한다. 파선(20)은 신호 프로세싱 회로(16)가 동작하는 디지털 도메인을 나타낸다. 일반적으로, 상기 장치는 디지털 도메인에서 AM 신호를 수신하고 그 신호를 복조하도록 동작가능하다. 동작시, AM 신호는 ADC(12)에 수신된다. 상기 AM 신호는 알려진 방법들을 사용하여 원래의 캐리어 주파수로부터 시프트된 중간 주파수(IF)에 있을 수 있다. 대안적으로, 호모다인 동작(직접 변환)에서, ADC(12)에서의 AM 입력 신호는 무선 주파수(RF) 수신기로부터 직접 수신될 수 있다. 상기 ADC(12)는 그 후 디지털 신호 프로세싱 회로(16)로 전달될 수 있는 AM 입력 신호의 디지털 표현을 생성하도록 동작가능하다. 이하에 보다 상세히 설명될 바와 같이, 신호 프로세싱 회로(16)는 수신된 AM 신호의 엔벨로프를 검출하기 위해 디지털 표현된 AM 신호를 프로세싱하고 그래서 복조된 디지털 신호를 추출할 수 있다. 상기 복조된 디지털 신호는 복조된 디지털 신호의 아날로그 표현으로 변환될 수 있는 선택적 DAC(18)로 그 후에 출력될 수 있다.
신호 프로세싱 회로(16)는 애플리케이션 특정 집적 회로(ASIC)와 같은, 전용 하드웨어로, 또는 디지털 신호 프로세서(DSP) 또는 필드 프로그램가능한 게이트 어레이(FPGA)와 같은 적절한 프로그램가능한 프로세싱 하드웨어, 또는 애플리케이션 특정 및 비-특정 하드웨어 둘 모두의 혼합을 사용하여 구현될 수 있다.
이제 도 2를 참조하면, 도 1의 복조 장치(10)의 개략도가 보다 상세히 예시된 신호 프로세싱 회로(16)의 일 실시예의 기능 블록들과 함께 도시된다. 상기 AM 신호의 디지털 표현은 먼저 제 1 및 제 2의 동일한 디지털 표현들 또는 워드들로 분할되며, 이것들은 그 후 제 1 및 제 2 곱셈기들(20, 22)에서, ADC(12)의 입력에서 AM 신호의 캐리어의 주파수와 개념상 동일한 주파수를 가진, 코사인(26) 및 사인(28) 파들의 디지털 표현들로 각각 곱해진다. 이들 코사인(24) 및 사인(26) 표현들은 코사인 및 사인 신호들을 표현하는 디지털 워드들의 2개의 스트링들을 출력하도록 적응된 수치적으로 제어되는 발진기(numerically controlled oscillator; NCO)(29) 또는 다른 국부 발진기에 의해 생성된다. 따라서, 곱셈기들(20, 22) 및 NCO(29)는 직교 믹서의 디지털 등가물을 구성한다. 실시예들이 사인 곡선 신호들(26, 28)을 사용하여 여기에 설명되지만, 삼각파, 구형파 및 톱니파 근사치들과 같은 다른 디지털 파형 근사치들이 동일하게 사용될 수 있다는 것이 이해될 것이다. 그런 경우에 코사인 및 사인 신호들(26, 28)에 관하여 여기에 설명된 산출들은 다른 파형 근사치들의 동등한 산출들로 대체될 수 있다. 이전에 주지된 바와 같이, 상기 NCO(29)는 수신된 AM 신호의 캐리어 주파수(ωc)의 주파수와 실질적으로 동일한 주파수 및 서로 간에 π/2 라디안들(90도)의 위상 차를 각각 가진 두 개의 디지털 신호들(26, 28)을 생성한다. 따라서, 제 1 및 제 2 곱셈기들(20, 22)에서의 곱셈은 2개의 디지털 성분 신호들, 즉 동위상 성분 신호(I) 및 상기 제 1 성분 신호(26)와 π/2 라디안의 역위상인 직교 성분 신호를 생성한다. 동위상 및 직교 성분 디지털 워드들은 다음과 같이 표현될 수 있다.
수신된 AM 신호는 다음과 같이 정의될 수 있다:
수신된 AM 신호 = b cos (ωct)
여기에서 b = 1 + k.m(t); k-변조 인덱스, m(t) -변조된 메시지.
따라서, 믹싱된 동위상 성분 신호는 다음과 같이 표현될 수 있다:
I = b cos(ωct)cos(ωct + Φ)
이는 삼각함수 정의들을 사용하면,
Figure 112013043205316-pat00002
와 같고:
여기에서 Φ는 국부 발진기(29) 및 AM 캐리어 주파수(ωc) 사이에서의 위상 오프셋을 나타낸다.
유사하게는, 직교 성분 신호는 다음과 같이 표현될 수 있다:
Figure 112013043205316-pat00003
다시, 삼각함수 정의들을 사용하면:
Figure 112013043205316-pat00004
Figure 112013043205316-pat00005
믹싱된 동위상 및 직교 성분 신호들은 그 후 동위상 및 직교 신호들(I, Q)의 고 주파수 성분(2ωc)이 제거될 수 있는 제 1 및 제 2 디지털 구현된 저역 통과 필터들(30, 32)로 전달될 수 있다. 저역 통과 필터들(30, 32)은 유한 임펄드 응답(FIR) 필터로서 또는 임의의 다른 알려진 디지털 필터 구현예를 사용하여 구현될 수 있다. 결과적인 출력은 아래에 정의된다:
I = b cos Φ
Q = b sin Φ
삼각함수 정의 cos2θ+sin2θ=1 를 사용할 때, b의 값은 신호 프로세싱 회로(16)에 의해 결정될 수 있으며, 여기에서 b는 복조 인덱스 k에 의존하는 몇몇 스케일링 및 DC 바이어스를 포함하여 복조된 메시지를 나타낸다. 따라서 디지털 저역 통과 필터들(30, 32)로부터 출력된 두 개의 기저대역 성분 워드들은 곱셈기들(34, 36)에서 제곱될 수 있으며 상기 제곱된 출력은 합산기(38)에서 합산될 수 있다. 제곱근(40) 함수는 그 후 상기 합산된 출력에 적용될 수 있다. 디지털 신호 프로세싱 회로(16)에 의해, 상기 필터링된 동위상 및 직교 워드들(I, Q)을 제곱, 합산, 및 제곱근함으로써 수행된 등가 함수가 아래에 도시된다:
Figure 112013043205316-pat00006
출력 b 는 그 후 복조된 디지털 워드의 DC 성분을 제거하기 위해 FIR 필터와 같은, 디지털 구현된 고역 통과 필터(42)에 전달될 수 있다. 제거된 DC 오프셋을 가진 결과 신호는 변조 인덱스 k 에 의해 스케일링된, 원래 메시지(m(t))의 스케일링된 버전이다.
선택적으로 이러한 복조된 신호는 그 뒤에 오디오 신호와 같은, 복조된 아날로그 신호로 변환되도록 DAC(18)에 제공될 수 있다.
AM 캐리어에 관한 국부 발진기(29)의 위상 오프셋(Φ)은 Q의 값으로부터 결정될 수 있다. sin(0) = 0 이기 때문에, 위상 오프셋(Φ)이 제로(0)일 때, Q는 또한 제로(0)이다. 따라서, Q를 모니터링함으로써, AM 캐리어에 관한 국부 발진기(29)의 위상은 Q가 제로(0)에서 유지되도록 제어될 수 있다. 추가 실시예가 이러한 방법이 구현되는 도 3에 도시된다. 에러 정정 모듈(44)은 직교 신호 성분을 수신하며, 그로부터 NCO(29) 및 AM 캐리어 사이에서의 위상 차의 측정치가 결정될 수 있다. 이러한 측정치는 그 후 수신된 AM 캐리어에 대하여 위상 오프셋(Φ)을 제로(0)에 맞추도록 NCO(29)의 위상을 조정하기 위해 사용될 수 있다. 그러므로 이러한 위상 오프셋 피드백 루프(44)는 위상 오프셋(Φ)을 실질적으로 제로(0)에서 유지할 수 있다. 이것의 효과는 동위상 신호(I)로부터 제거된 캐리어 성분과 함께, 동위상 캐리어의 AM 변조가 이하에 도시된 바와 같이, 디지털 코사인(26) 표현과의 곱셈에 의해 소거된다는 것이다.
Figure 112013043205316-pat00007
따라서, 직교 표현(Q)은 더 이상 AM 신호를 복조하기 위해 요구되지 않는다. Q는 단지 NCO(29) 및 AM 캐리어 사이에서의 위상 오프셋의 산출을 위해 요구된다. 선택적으로, 상기 동위상 성분은 다음의 표현을 사용하여 실제 위상 오프셋(Φ)의 직접 값을 결정하기 위해 또한 사용될 수 있다:
Figure 112013043205316-pat00008
여기에서 I는 동위상 성분 신호이고 Q는 직교 위상 성분 신호이며, 위에서 정의되었다. 상기 산출된 오프셋은 그 후 NCO(29)를 AM 캐리어를 가진 위상으로 이동시키고 그리고/또는 위상 오프셋(Φ)을 제로(0)에서 유지하도록 NCO(29)의 제어 워드를 제어하기 위해 사용될 수 있다.
동위상 성분(I)은 고 주파수 캐리어 성분 및 DC 오프셋을 제거하기 위해 디지털 구현된 대역 통과 필터(46)에 의해 필터링될 수 있으며, 이러한 필터링의 곱은 복조된 신호의 디지털 표현(m(t))이다.
위상 오프셋(Φ)에서의 시변 변화들은 ADC(12)에서의 수신된 AM 신호의 캐리어 및 국부 발진기 사이에서의 주파수 미스매치를 나타낼 수 있다. 시간에 걸쳐 위상 오프셋을 모니터링함으로써, AM 신호의 캐리어 및 디지털 국부 발진기 신호들 사이에 존재하는 임의의 주파수 오프셋(fos)이 결정되고 바람직하게는 소거될 수 있다. 주파수 오프셋(fos)은 이하에 제시된 바와 같이, 위상 오프셋의 제 1 도함수를 산출함으로써 결정될 수 있다.
Figure 112013043205316-pat00009
주파수 오프셋이 식별될 때, 산출된 오프셋은 인입하는 AM 신호의 캐리어의 주파수에 국부 발진기 주파수를 매칭시키기 위해, 즉 fos= 0이도록 NCO(29)의 제어 워드를 제어하기 위해 그 후에 사용될 수 있다. 일단 주파수 오프셋(fos)이 제거되고, 위상 오프셋(Φ)이 존재한다면, 그 위상 오프셋은 일정할 것이다. 따라서, 주파수 오프셋이 식별될 때, NCO(29)는 바람직하게는 NCO(29) 및 AM 캐리어 사이에 존재하는 임의의 위상 오프셋(Φ)의 제거를 처리하기 전에 주파수 오프셋을 제거하도록 조정된다.
위상 및 주파수 오프셋의 모니터링 및 국부 발진기(29)의 대응 조정은 동시에 수행될 수 있다. 위상 및 주파수 오프셋의 값들은 장치의 동작 전체에 걸쳐 규칙적인 간격들로 또는 대안적으로 단지 특정 상황들에서 샘플링될 수 있다. 예를 들면, 위상 및 주파수 오프셋은 초기화 단계 동안 제로(0)로 감소될 수 있다. 위상 및 주파수 값들은 NCO(29)의 위상 및 주파수가 AM 캐리어와 동기화되어 유지됨을 보장하기 위해 규칙적으로 샘플링될 수 있다. 동기화되지 않은 NCO(29)의 검출된 슬리핑(slipping)은 국부 발진기를 그에 따라 조정하기 위해 사용될 수 있다. 각각의 샘플 사이에서의 기간은 특정 하드웨어 구현예의 프로세싱 전력 및/또는 전력 제약들 및/또는 요구된 복조의 정확도 및 품질에 의존적일 수 있다.
도 4에 도시된 추가 실시예에서, 동위상 및 직교 성분 워드들로부터 결정된 위상 오프셋(Φ)의 값은 위상 오프셋(Φ) 자체에 의해 도입된 에러를 소거하기 위해 사용될 수 있다. 고 주파수 성분은 디지털 구현된 저역 통과 필터(30)에 의해 동위상 성분 신호(I)로부터 제거된다. 결과적인 디지털 신호(I = b cos Φ)는 그 후 곱셈기(48)에서 위상 오프셋(Φ)의 역 코사인으로 곱해진다. 이것은, 그 후 임의의 DC 오프셋을 제거하기 위해 디지털 구현된 고역 통과 필터(42)를 사용하여 필터링될 수 있는 복조된 디지털 신호 b 를 훨씬 앞선 위상 오프셋으로 인해, 에러 가중치(cosΦ)를 소거한다.
여기에 설명된 기능들은 디지털 하드웨어, 소프트웨어 또는 그것들의 조합으로 구현될 수 있다는 것이 이해될 것이다.
여기에서는 개시가 개개의 실시예들에 관하여 이루어졌다. 그러나, 이 기술분야의 숙련자들은 다양한 실시예들, 또는 하나 이상의 실시예들로부터의 특징들이 필요에 따라 조합될 수 있다는 것을 이해할 것이다. 또한 다양한 변경들이 이들 실시예들에 대해 이루어질 수 있다는 것이 이해될 것이다.

Claims (17)

  1. 진폭 변조(AM) 신호를 복조하는 방법에 있어서:
    아날로그 도메인(analogue domain)에서 상기 AM 신호를 수신하는 단계;
    상기 AM 신호의 디지털 표현(digital representation)을 생성하는 단계; 및
    디지털 도메인(digital domain)에서:
    제 1 신호(I) 및 상기 제 1 신호와 90도 역위상(out of phase)인 제 2 신호(Q)를 생성하기 위해, 디지털로 생성된 하나 이상의 국부 발진기 신호들과 상기 디지털 표현을 곱하는 단계; 및
    상기 수신된 AM 신호를 복조하기 위해서 상기 제 1 신호 및 상기 제 2 신호를 프로세싱하여 복조된 디지털 신호를 생성하는, 프로세싱 단계를 포함하며,
    상기 프로세싱 단계는:
    상기 국부 발진기 신호들 중 하나 이상 및 상기 수신된 AM 신호의 캐리어 파 사이에서의 위상 오프셋(Φ)을 산출(calculating)하는 단계; 및
    상기 제1 신호 (I)를 상기 산출된 위상 오프셋의 역 코사인(inverse cosine)(cos-1(Φ))과 곱하는 단계를 포함하는,
    진폭 변조(AM) 신호를 복조하는 방법.
  2. 삭제
  3. 청구항 1 에 있어서,
    상기 프로세싱 단계는:
    상기 제 1 신호 및 상기 제 2 신호를 제 1 기저대역 신호 및 제 2 기저대역 신호로 변환하는 단계를 포함하는, 진폭 변조(AM) 신호를 복조하는 방법.
  4. 청구항 1 에 있어서,
    상기 복조된 디지털 신호로부터 DC 성분을 제거하는 단계를 더 포함하는, 진폭 변조(AM) 신호를 복조하는 방법.
  5. 삭제
  6. 청구항 1 에 있어서,
    a) 상기 위상 오프셋(Φ)은
    Figure 112014066769250-pat00016
    을 산출함으로써 산출되고;
    b) 상기 산출된 위상 오프셋은 상기 국부 발진기 신호들 중 하나 및 상기 수신된 AM 신호의 상기 캐리어 사이에서의 상기 위상 차를 제로(0)도에서 유지하도록 상기 국부 발진기 신호들 중 하나 이상을 조정하기 위해 사용되는 것: 중
    하나 이상이 적용되는, 진폭 변조(AM) 신호를 복조하는 방법.
  7. 청구항 1 에 있어서,
    상기 국부 발진기 신호들 중 하나 이상 및 상기 수신된 AM 신호의 상기 캐리어 사이에서의 주파수 오프셋을 결정하는 단계를 더 포함하는, 진폭 변조(AM) 신호를 복조하는 방법.
  8. 청구항 7 에 있어서,
    상기 결정된 주파수 오프셋은 상기 수신된 AM 신호의 상기 캐리어의 상기 주파수와 상기 국부 발진기 신호들 중 하나 이상의 상기 주파수를 매칭시키기 위해 사용되는, 진폭 변조(AM) 신호를 복조하는 방법.
  9. 삭제
  10. 진폭 변조(AM) 신호를 복조하기 위한 장치에 있어서,
    수신된 AM 신호의 디지털 표현(digital representation)을 생성하기 위한 아날로그-디지털 변환기(12); 및
    디지털 프로세싱 회로(16)를 포함하되, 상기 디지털 프로세싱 회로는
    제 1 신호(I) 및 상기 제 1 신호와 90도 역위상(out of phase)인 제 2 신호(Q)를 생성하기 위해 하나 이상의 디지털 생성된 국부 발진기 신호들과 상기 디지털 표현을 곱하고; 그리고
    상기 수신된 AM 신호를 복조하기 위해 상기 제 1 신호(I) 및 상기 제 2 신호(Q)를 프로세싱하여 복조된 디지털 신호를 생성하기 위한 것이며,
    상기 프로세싱하는 것은:
    상기 국부 발진기 신호들 중 하나 이상 및 상기 수신된 AM 신호의 캐리어 파 사이에서의 위상 오프셋(Φ)을 산출(calculating)하고; 그리고
    상기 제1 신호 (I)를 상기 산출된 위상 오프셋의 역 코사인(inverse cosine)(cos-1(Φ))과 곱하는 것을 포함하는,
    진폭 변조(AM) 신호를 복조하기 위한 장치.
  11. 삭제
  12. 청구항 10 에 있어서,
    상기 디지털 프로세싱 회로는 또한:
    상기 제 1 신호 및 상기 제 2 신호를 제 1 기저대역 신호 및 제 2 기저대역 신호로 변환하도록 동작가능한, 진폭 변조(AM) 신호를 복조하기 위한 장치.
  13. 청구항 12 항에 있어서,
    상기 디지털 프로세싱 회로는 상기 제 1 및 제 2 신호들을 상기 제 1 및 제 2 기저대역 신호들로 변환하기 위해 적어도 하나의 저역 통과 필터(low pass filter)(30, 32)를 포함하는, 진폭 변조(AM) 신호를 복조하기 위한 장치.
  14. 청구항 10 에 있어서,
    상기 디지털 프로세싱 회로는 상기 복조된 디지털 신호로부터 DC 성분을 제거하기 위해 고역 통과 필터(high pass filter) (42)를 포함하는, 진폭 변조(AM) 신호를 복조하기 위한 장치.
  15. 삭제
  16. 청구항 10 에 있어서,
    상기 위상 오프셋(Φ)은
    Figure 112014066769250-pat00017
    을 산출함으로써 산출되는, 진폭 변조(AM) 신호를 복조하기 위한 장치.
  17. 청구항 14 에 있어서,
    상기 디지털 프로세싱 회로(16)는 수치적으로 제어되는 발진기(29)를 포함하며 그리고 상기 위상 오프셋의 실시간 값은 상기 수치적으로 제어되는 발진기(29)의 주파수를 상기 수신된 AM 신호의 상기 캐리어 주파수에서 유지하기 위해 상기 수치적으로 제어되는 발진기(29)에 제공되는 것이 적용되는, 진폭 변조(AM) 신호를 복조하기 위한 장치.
KR20130055434A 2013-04-24 2013-05-16 진폭 변조 신호를 복조하는 방법 및 이를 위한 장치 KR101493503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP13165246.3A EP2797225B1 (en) 2013-04-24 2013-04-24 Method of and apparatus for demodulating an amplitude modulated signal
EP13165246.3 2013-04-24

Publications (2)

Publication Number Publication Date
KR20140127128A KR20140127128A (ko) 2014-11-03
KR101493503B1 true KR101493503B1 (ko) 2015-02-13

Family

ID=48190736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130055434A KR101493503B1 (ko) 2013-04-24 2013-05-16 진폭 변조 신호를 복조하는 방법 및 이를 위한 장치

Country Status (3)

Country Link
EP (1) EP2797225B1 (ko)
JP (1) JP5847762B2 (ko)
KR (1) KR101493503B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001069182A (ja) * 1999-08-30 2001-03-16 Hitachi Kokusai Electric Inc Ａｍ復調方式

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU573966B2 (en) * 1985-04-04 1988-06-23 Motorola, Inc. Zero-if digital receiver
IL92288A (en) * 1988-12-16 1996-09-12 Motorola Inc Method and device for automatic frequency control
JP3455934B2 (ja) * 1995-04-11 2003-10-14 日本電信電話株式会社 変調器
JP4067707B2 (ja) * 1999-08-16 2008-03-26 株式会社ケンウッド ディジタル復調装置
JP2004343166A (ja) * 2003-05-13 2004-12-02 Hitachi Kokusai Electric Inc Ａｓｋ復調回路
JP4165413B2 (ja) * 2003-06-05 2008-10-15 セイコーエプソン株式会社 無線データ通信復調装置及び復調方法
DE102004048572A1 (de) * 2004-10-04 2006-04-13 Micronas Gmbh Verfahren sowie Schaltungsanordnung zur Unterdrückung einer orthogonalen Störung
US7436252B2 (en) * 2006-09-28 2008-10-14 Silicon Laboratories Inc. Performing a coordinate rotation digital computer (CORDIC) operation for amplitude modulation (AM) demodulation
JP5464418B2 (ja) * 2009-10-19 2014-04-09 ソニー株式会社 復調装置および方法、並びに電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001069182A (ja) * 1999-08-30 2001-03-16 Hitachi Kokusai Electric Inc Ａｍ復調方式

Also Published As

Publication number Publication date
JP5847762B2 (ja) 2016-01-27
EP2797225A1 (en) 2014-10-29
EP2797225B1 (en) 2018-01-10
JP2014217041A (ja) 2014-11-17
KR20140127128A (ko) 2014-11-03

Similar Documents

Publication Publication Date Title
JP6509190B2 (ja) 転置変調システム、方法、及び装置
US8976914B2 (en) Multi-tap IQ imbalance estimation and correction circuit and method
JPH0690261A (ja) 直接変換受信機における信号チャネル間の利得及び位相エラー制御方法及び装置
US20080090531A1 (en) Vector modulator calibration system
JP4316965B2 (ja) 振幅及び位相誤差補償を有する搬送波を変調する処理方法及び装置
EP2894823A1 (en) Coefficient estimation for digital IQ calibration
FI87960B (fi) Frekvensskillnadsdetektor (fdd) och en baervaogsmodulerad mottagare innehaollande en dylik fdd
JP4169393B2 (ja) 角度復調器
US9806745B2 (en) Systems and methods for low pass filter mismatch calibration
JP2020010195A (ja) 周波数推定装置および追尾受信機
KR101493503B1 (ko) 진폭 변조 신호를 복조하는 방법 및 이를 위한 장치
KR970072643A (ko) 디지탈 fm 복조기
US8432958B2 (en) Apparatus for measuring jitter transfer characteristic
JP2004112384A (ja) 直交復調誤差補償方法および回路
JP2000270037A (ja) 直交変調器
EP2339755A1 (en) Clock jitter compensation
RU2431917C1 (ru) Цифровая система фазовой автоподстройки частоты
JP6381494B2 (ja) 受信機および誤差補正方法
JPH0964930A (ja) 復調方法および復調装置
JP2000068749A (ja) Ｆｍ復調回路
JP2929366B2 (ja) デジタルａｍ復調器とその方法
JPH04103221A (ja) 自動周波数制御回路
JP2504755B2 (ja) 周波数オフセツトおよびジツタ印加回路
JP3874295B2 (ja) 高周波信号のデジタルｉｑ検波方法
JP4573276B2 (ja) 搬送波再生装置及び復調装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant