KR101345984B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101345984B1
KR101345984B1 KR1020120012683A KR20120012683A KR101345984B1 KR 101345984 B1 KR101345984 B1 KR 101345984B1 KR 1020120012683 A KR1020120012683 A KR 1020120012683A KR 20120012683 A KR20120012683 A KR 20120012683A KR 101345984 B1 KR101345984 B1 KR 101345984B1
Authority
KR
South Korea
Prior art keywords
layer
thermosetting resin
film
resin layer
wafer
Prior art date
Application number
KR1020120012683A
Other languages
English (en)
Other versions
KR20120093770A (ko
Inventor
다카시 오다
나오히데 다카모토
다케시 마츠무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=46621943&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101345984(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120093770A publication Critical patent/KR20120093770A/ko
Application granted granted Critical
Publication of KR101345984B1 publication Critical patent/KR101345984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

본 발명은 공정수의 증가를 억제하면서, 반도체 웨이퍼가 갖는 저유전 재료층의 크랙을 방지하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 반도체 장치의 제조 방법은, 저유전 재료층이 형성되어 있는 범프 구비 웨이퍼에, 지지 기재와 점착제층과 열경화성 수지층이 이 순서로 적층된 보호층 형성용 필름을, 열경화성 수지층을 접합면으로 하여 접합시키는 공정과, 지지 기재와 점착제층을, 열경화성 수지층으로부터 박리하는 공정과, 열경화성 수지층을 가열하여 경화시켜, 보호층을 형성하는 공정과, 범프 구비 웨이퍼를 보호층과 함께 다이싱하는 공정을 포함하는 것이다.

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 지지 기재와 점착제층과 열경화성 수지층이 이 순서로 적층된 보호층 형성용 필름을 이용한 반도체 장치의 제조 방법에 관한 것이다.
종래, 반도체 칩에 형성되는 회로 패턴의 미세화에 따라, 회로끼리의 거리가 가까워지기 때문에, 근접하는 회로 사이의 전기 용량이 증대되고 있다. 그리고, 이에 비례하여 회로를 통해 전달되는 신호가 늦어진다고 하는 현상(신호 지연)이 발생하고 있다. 그래서, 유전율이 낮은, 소위 low-k 재료(저유전 재료)를 이용하여 회로 상에 저유전 재료층을 형성하고, 회로간 용량을 낮추는 것이 제안되어 있다.
상기 저유전 재료층으로서는, 예컨대 SiO2막(비유전율 k=4.2), SiOF막(k=3.5∼3.7), SiOC막(k=2.5∼2.8) 등을 들 수 있다. 이러한, 저유전 재료층은, 예컨대 반도체 웨이퍼 상에 플라즈마 CVD법에 의해 형성된다.
그러나, 상기와 같은 저유전 재료층은 매우 취약하며, 반도체 프로세스의 다이싱 공정에서 크랙이 발생하여, 반도체 소자의 동작 이상을 야기할 우려가 있다. 그래서, 최근에는, 레이저를 이용하여, 먼저 저유전 재료층을 제거한 후(레이저 스크라이빙), 블레이드 등으로 다이싱하는 방법이 채용되고 있다(예컨대, 특허문헌 1 참조).
일본 특허 공개 제2010-093273호 공보
그러나, 이러한 방법에서는, 다이싱을 행할 때에, 우선 레이저 스크라이빙을 행하고, 그 후에 블레이드 등으로 다이싱을 행하기 때문에, 공정수가 증가한다고 하는 문제가 있었다. 또한, 레이저 스크라이빙를 이용하였다고 해도, 저유전 재료층이 취약하기 때문에, 크랙의 발생을 충분히 저감할 수 없는 점에서 개선의 여지가 있었다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 그 목적은 공정수의 증가를 억제하면서, 저유전 재료층의 크랙을 방지하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 데 있다.
본원 발명자 등은, 상기 종래의 문제점을 해결하기 위해 검토한 결과, 범프 구비 웨이퍼의 저유전 재료층 상에 보호층을 형성하고, 범프 구비 웨이퍼를 보호층과 함께 다이싱함으로써, 공정수의 증가를 억제하면서, 저유전 재료층의 크랙을 방지하는 것이 가능한 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 반도체 장치의 제조 방법은, 저유전 재료층이 형성되어 있는 범프 구비 웨이퍼에, 지지 기재와 점착제층과 열경화성 수지층이 이 순서로 적층된 보호층 형성용 필름을, 상기 열경화성 수지층을 접합면으로 하여 접합시키는 공정과, 상기 지지 기재와 상기 점착제층을, 상기 열경화성 수지층으로부터 박리하는 공정과, 상기 열경화성 수지층을 가열하여 경화시키고, 보호층을 형성하는 공정과, 상기 범프 구비 웨이퍼를 보호층과 함께 다이싱하는 공정을 포함하는 것을 특징으로 한다.
상기 구성에 따르면, 범프 구비 웨이퍼의 저유전 재료층 상에 보호층이 형성되기 때문에, 저유전 재료층은, 보호층에 의해 보강된다. 그리고, 그 후, 범프 구비 웨이퍼는, 보호층과 함께 다이싱된다. 그 결과, 저유전 재료층이 보호층에 의해 보강된 상태로 다이싱되기 때문에, 저유전 재료층에 크랙이 발생하는 것을 억제할 수 있다. 또한, 저유전 재료층이 보호층에 의해 보강된 상태로 다이싱되기 때문에, 미리 레이저 스크라이빙 등에 의해 저유전 재료층을 제거하지 않아도 좋다. 그 결과, 공정수의 증가를 억제할 수 있다.
상기 구성에 있어서, 상기 열경화성 수지층의 용융 점도는, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 1×102 ㎩·S 이상 2×104 ㎩·S 미만이며, 상기 점착제층의 전단 탄성률은, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 3×104 ㎩ 이상 2×106 ㎩ 이하인 것이 바람직하다. 상기 열경화성 수지층의 용융 점도가, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 1×102 ㎩·S 이상 2×104 ㎩·S 미만이고, 상기 점착제층의 전단 탄성률이, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 3×104 ㎩ 이상 2×106 ㎩ 이하이면, 범프 구비 웨이퍼에 보호층 형성용 필름을 접합시킬 때, 범프를 열경화성 수지층으로부터 돌출시킬 수 있다. 그 결과, 접속 신뢰성의 저하를 억제할 수 있다.
또한, 상기 열경화성 수지층의 용융 점도가, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 1×102 ㎩·S 이상이기 때문에, 범프 구비 웨이퍼에 보호층 형성용 필름을 접합시킬 때, 열경화성 수지층이 떠내려가는 것을 방지할 수 있어, 확실하게 보호층을 형성할 수 있다. 또한, 상기 열경화성 수지층의 용융 점도가, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 2×104 ㎩·S 미만이기 때문에, 범프를 열경화성 수지층으로부터 보다 확실하게 돌출시킬 수 있다.
상기 구성에서, 상기 열경화성 수지층은, 범프 높이의 0.05∼0.9배의 두께를 갖는 것이 바람직하다. 열경화성 수지층이 범프 높이의 0.05∼0.9배의 두께를 가지면, 범프 구비 웨이퍼에 보호층 형성용 필름을 접합시킬 때, 범프를 열경화성 수지층으로부터 더욱 확실하게 돌출시킬 수 있다.
본 발명에 따르면, 공정수의 증가를 억제하면서, 저유전 재료층의 크랙을 방지하는 것이 가능한 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 본 실시형태에 따른 보호층 형성용 필름의 일례를 모식적으로 나타내는 단면도이다.
도 2는 범프 구비 웨이퍼의 일례를 모식적으로 나타내는 단면도이다.
도 3은 본 실시형태에 따른 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 4는 본 실시형태에 따른 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 5는 본 실시형태에 따른 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
도 6은 본 실시형태에 따른 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
본 발명의 실시형태에 대해서, 도면을 참조하면서 설명하지만, 본 발명은 이들 예에 한정되지 않는다. 또한, 도면에서는, 설명에 불필요한 부분은 생략하고, 또한 설명을 용이하게 하기 위해 확대 또는 축소 등을 하여 나타낸 부분이 있다. 이하에서는 우선, 본 실시형태에 따른 보호층 형성용 필름에 대해서 설명한다. 도 1은 본 실시형태에 따른 보호층 형성용 필름의 일례를 모식적으로 나타내는 단면도이다.
(보호층 형성용 필름)
도 1에 나타내는 바와 같이, 보호층 형성용 필름(10)은, 지지 기재(12)와 점착제층(14)과 열경화성 수지층(16)이 이 순서로 적층된 구성을 갖고 있다. 또한, 열경화성 수지층(16)의 표면은, 웨이퍼에 점착되기까지의 동안, 세퍼레이터 등에 의해 보호되어 있어도 좋다.
여기서, 보호층 형성용 필름(10)이 접착되는 범프 구비 웨이퍼에 대해서 설명한다. 도 2는 범프 구비 웨이퍼의 일례를 모식적으로 나타내는 단면도이다. 도 2에 나타내는 바와 같이, 범프 구비 웨이퍼(3)는, 반도체 웨이퍼(2)와 반도체 웨이퍼(2)의 회로면측에 형성된 범프(51)를 갖고 있다. 또한, 범프 구비 웨이퍼(3)는, 반도체 웨이퍼(2)의 회로면측에 저유전 재료층(41)을 갖고 있다.
반도체 웨이퍼(2)로서는, 공지 내지 관용의 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼에서 적절하게 선택하여 이용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서, 실리콘 웨이퍼를 적합하게 이용할 수 있다. 반도체 웨이퍼(2)의 두께로는, 예컨대 10∼800 ㎛, 그 중에서도 20∼200 ㎛를 이용할 수 있다. 범프(51)의 높이로는, 예컨대 5∼200 ㎛, 그 중에서도 10∼100 ㎛가 통상 이용된다.
저유전 재료층(41)으로서는, 유전율이 낮은, 소위 low-k 재료를 이용하여 형성할 수 있고, 예컨대 SiO2막(비유전율 k=4.2), SiOF막(k=3.5∼3.7), SiOC막(k=2.5∼2.8) 등을 들 수 있다. 저유전 재료층(41)은, 반도체 웨이퍼(2) 상에 플라즈마 CVD법 등에 의해 형성된다.
보호층 형성용 필름(10)(도 1 참조)을 구성하는 열경화성 수지층(16)의 용융 점도는, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킬 때의 온도에서, 1×102 ㎩·S 이상 2×104 ㎩·S 미만인 것이 바람직하고, 1×103 ㎩·S 이상 1×104 ㎩·S 미만인 것이 보다 바람직하다. 열경화성 수지층(16)의 용융 점도가, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킬 때의 온도에서, 1×102 ㎩·S 이상이기 때문에, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킬 때, 열경화성 수지층(6)이 떠내려가는 것을 방지할 수 있어, 확실하게 보호층(17)(도 4 참조)을 형성할 수 있다. 또한, 열경화성 수지층(16)의 용융 점도가, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킬 때의 온도에서, 2×104 ㎩·S 미만이기 때문에, 범프를 열경화성 수지층(16)으로부터보다 확실하게 돌출시킬 수 있다. 열경화성 수지층(16)의 용융 점도는, 열경화성 수지의 배합비 등에 따라 컨트롤할 수 있다.
열경화성 수지층의 용융 점도는, 레오미터(HAAKE사 제조, RS-1)를 이용하여, 병렬 플레이트법에 따라 측정한 값이다. 보다 구체적으로는, 갭 100 ㎛, 회전콘 직경 20 ㎜, 회전 속도 10 s-1의 조건에서, 실온으로부터 250℃의 범위에서 측정을 행하였을 때의 값이다.
보호층 형성용 필름(10)(도 1 참조)을 구성하는 점착제층(14)의 전단 탄성률은, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킬 때의 온도에서, 1×103 ㎩ 이상 2×106 ㎩ 이하인 것이 바람직하고, 1×104 ㎩ 이상 2×106 ㎩ 이하인 것이 보다 바람직하다. 열경화성 수지층(16)의 용융 점도가, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킬 때의 온도에서, 1×102 ㎩·S 이상 2×104 ㎩·S 미만이고, 점착제층(14)의 전단 탄성률이, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킬 때의 온도에서, 3×104 ㎩ 이상 2×106 ㎩ 이하이면, 범프 구비 웨이퍼에 보호층 형성용 필름을 접합시킬 때, 범프를 열경화성 수지층으로부터 돌출시킬 수 있다. 그 결과, 접속 신뢰성의 저하를 억제할 수 있다. 점착제층의 전단 탄성률은, 실시예에 기재된 방법에 따라 측정할 수 있다.
(열경화성 수지층)
열경화성 수지층(16)은, 범프 구비 웨이퍼(3)의 범프(51)가 형성되어 있는 면에 접착되고, 범프 구비 웨이퍼(3)의 이면 연삭 시에는 범프 구비 웨이퍼(3)를 유지·고정하기 위해 이용된다. 또한, 열경화성 수지층(16)은, 범프 구비 웨이퍼(3)에 접합된 후에 열경화되어, 보호층(17)을 형성한다. 보호층(17)은, 범프 구비 웨이퍼(3)를 다이싱할 때에 저유전 재료층(41)을 보호하는 기능을 갖는다.
열경화성 수지층(16)은 필름형의 형태를 갖고 있다. 열경화성 수지층(16)은, 통상 제품으로서의 보호층 형성용 필름(10)의 형태에서는, 미경화 상태(반경화 상태를 포함함)이며, 범프 구비 웨이퍼(3)(도 2 참조)에 점착시킨 후에 열경화된다(상세한 사항에 대해서 후술함).
열경화성 수지층(16)은, 적어도 열경화성 수지를 포함하는 수지 조성물에 의해 구성할 수 있다. 상기 수지 조성물은, 열가소성 수지를 포함하고 있어도 좋다.
상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지로서는, 특히 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지는, 특별히 한정되지 않고, 예컨대 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오르토크레졸노볼락형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형 에폭시 수지, 트리스글리시딜이소시아누레이트형 에폭시 수지 혹은 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
에폭시 수지로서는, 상기 예시 중 나프탈렌형 에폭시 수지, 트리스히드록시페닐메탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 리플로우 시의 내열성의 관점에서 적합하게 이용된다.
상기 에폭시 수지는, 에폭시 당량 150∼1000 g/eq의 것이 바람직하고, 150∼400 g/eq의 것이 보다 바람직하다. 상기 에폭시 수지의 에폭시 당량을 150∼400 g/eq로 함으로써, 보다 내열성을 향상시킬 수 있다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예컨대 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중, 내열성의 관점에서, 페놀노볼락 수지, 크레졸노볼락 수지, 페놀아랄킬 수지가 적합하게 이용된다.
상기 페놀 수지는, 내열성, 고온 시의 응력 완화성의 관점에서 페놀 당량 90∼300 g/eq의 것이 바람직하고, 100∼270 g/eq의 것이 보다 바람직하며, 150∼250 g/eq의 것이 보다 바람직하다.
에폭시 수지와 페놀 수지의 배합 비율은, 예컨대 상기 에폭시 수지 성분 중의 에폭시기 1 당량당 페놀 수지 중의 수산기가 0.5 당량∼2.0 당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8 당량∼1.2 당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화하기 쉬워지기 때문이다.
본 발명에서는, 에폭시 수지와 페놀 수지의 열경화 촉진 촉매가 이용되고 있어도 좋다. 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지의 열경화 촉진 촉매 중에서 적절하게 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
상기 아민계 경화 촉진제는 특별히 한정되지 않고, 예컨대 모노에탄올아민트리플루오로보레이트(스텔라케미파(주) 제조), 디시안디아미드(나카라이테스크(주) 제조) 등을 들 수 있다.
상기 인계 경화 촉진제는 특별히 한정되지 않고, 예컨대 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐톨릴포스핀 등의 트리오르가노포스핀, 테트라페닐포스포늄브로마이드(상품명; TPP-PB), 메틸트리페닐포스포늄(상품명; TPP-MB), 메틸트리페닐포스포늄클로라이드(상품명; TPP-MC), 메톡시메틸트리페닐포스포늄(상품명; TPP-MOC), 벤질트리페닐포스포늄클로라이드(상품명; TPP-ZC) 등을 들 수 있다(모두 홋코카가쿠(주) 제조). 또한, 상기 트리페닐포스핀계 화합물로서는, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 것이 바람직하다. 에폭시 수지에 대하여 비용해성이면, 열경화가 과도하게 진행되는 것을 억제할 수 있다. 트리페닐포스핀 구조를 갖고, 또한 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예컨대 메틸트리페닐포스포늄(상품명; TPP-MB) 등을 예시할 수 있다. 또한, 상기 「비용해성」이란, 트리페닐포스핀계 화합물로 이루어지는 열경화 촉매가 에폭시 수지로 이루어지는 용매에 대하여 불용성인 것을 의미하고, 보다 구체적으로는, 온도 10∼40℃의 범위에서 10 중량％ 이상 용해되지 않는 것을 의미한다.
상기 이미다졸계 경화 촉진제로서는, 2-메틸이미다졸(상품명; 2MZ), 2-운데실이미다졸(상품명; C11-Z), 2-헵타데실이미다졸(상품명; C17Z), 1,2-디메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ), 2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ), 1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-시아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-시아노에틸-2-운데실이미다졸(상품명; C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트(상품명; 2PZCNS-PW), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2MZ-A), 2,4-디아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트리아진(상품명; C11Z-A), 2,4-디아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트리아진(상품명; 2E4MZ-A), 2,4-디아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트리아진이소시아눌산 부가물(상품명; 2MA-OK), 2-페닐-4,5-디히드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-히드록시메틸이미다졸(상품명; 2P4MHZ-PW) 등을 들 수 있다(모두 시코쿠카세이코교(주) 제조)
상기 붕소계 경화 촉진제는 특별히 한정되지 않고, 예컨대 트리클로로보란 등을 들 수 있다.
상기 인-붕소계 경화 촉진제는 특별히 한정되지 않고, 예컨대 테트라페닐포스포늄테트라페닐보레이트(상품명; TPP-K), 테트라페닐포스포늄테트라-p-트리보레이트(상품명; TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트(상품명; TPP-ZK), 트리페닐포스핀트리페닐보란(상품명; TPP-S) 등을 들 수 있다(모두 홋코카가쿠(주) 제조).
상기 열경화 촉진 촉매의 비율은, 열경화성 수지 전체량에 대하여 0.01 중량％ 이상 10 중량％ 이하인 것이 바람직하다. 열경화 촉진 촉매의 비율을 0.01 중량％ 이상으로 함으로써, 충분히 경화할 수 있다. 또한, 열경화 촉진 촉매의 비율을 10 중량％ 이하로 함으로써, 제조 비용을 저감할 수 있다. 열경화 촉진 촉매의 상기 비율은, 열경화성 수지 전체량에 대하여 0.1 중량％ 이상 5 중량％ 이하인 것이 보다 바람직하고, 0.3 중량％ 이상 3 중량％ 이하인 것이 보다 바람직하다.
열경화성 수지층(16)은, 범프 구비 웨이퍼(3)에 대하여, 고온 하에서의 접착 특성을 향상시키고, 내열성의 개선을 도모하기 위해, 열경화성 수지층(16)을 미리 어느 정도 가교시켜 두어도 좋다. 제작 시, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가함으로써 가교시킬 수 있다.
상기 가교제는, 특별히 제한되지 않고, 공지의 가교제를 이용할 수 있다. 구체적으로는, 예컨대 이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕시드계 가교제, 금속 킬레이트계 가교제, 금속 염계 가교제, 카르보디이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 이소시아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 이소시아네이트계 가교제로서는, 예컨대 1,2-에틸렌디이소시아네이트, 1,4-부틸렌디이소시아네이트, 1,6-헥사메틸렌디이소시아네이트 등의 저급 지방족 폴리이소시아네이트류; 시클로펜틸렌디이소시아네이트, 시클로헥실렌디이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 톨릴렌디이소시아네이트, 수소 첨가 크실렌디이소시아네이트 등의 지환족 폴리이소시아네이트류; 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 4,4'-디페닐메탄디이소시아네이트, 크실릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트류 등을 들 수 있고, 그 외에, 트리메틸올프로판/톨릴렌디이소시아네이트 3량체 부가물[닛폰폴리우레탄코교(주) 제조, 상품명 「콜로네이트 L」], 트리메틸올프로판/헥사메틸렌디이소시아네이트 3량체 부가물[닛폰폴리우레탄코교(주) 제조, 상품명「콜로네이트 HL」] 등도 이용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대 N,N,N',N'-테트라글리시딜-m-크실렌디아민, 디글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)시클로헥산, 1,6-헥산디올디글리시딜에테르, 네오펜틸글리콜디글리시딜에테르, 에틸렌글리콜디글리시딜에테르, 프로필렌글리콜디글리시딜에테르, 폴리에틸렌글리콜디글리시딜에테르, 폴리프로필렌글리콜디글리시딜에테르, 소르비톨폴리글리시딜에테르, 글리세롤폴리글리시딜에테르, 펜타에리스리톨폴리글리시딜에테르, 폴리글리세롤폴리글리시딜에테르, 소르비탄폴리글리시딜에테르, 트리메틸올프로판폴리글리시딜에테르, 아디프산디글리시딜에스테르, o-프탈산디글리시딜에스테르, 트리글리시딜-트리스(2-히드록시에틸)이소시아누레이트, 레조르신디글리시딜에테르, 비스페놀-S-디글리시딜에테르 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
또한, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절하게 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예컨대 폴리머 성분(특히, 분자쇄 말단의 관능기를 갖는 중합체) 100 중량부에 대하여, 통상 7 중량부 이하(예컨대, 0.05 중량부∼7 중량부)로 하는 것이 바람직하다. 가교제의 사용량을 폴리머 성분 100 중량부에 대하여 7 중량부 이하로 함으로써, 접착력의 저하를 억제할 수 있다. 또한, 응집력 향상의 관점에서는, 가교제의 사용량은 폴리머 성분 100 중량부에 대하여 0.05 중량부 이상인 것이 바람직하다.
또한, 본 발명에서는, 가교제를 이용하는 대신에, 혹은 가교제를 이용하면서, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
상기 열가소성 수지로서는, 예컨대 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-초산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌테레프탈레이트)나 PBT(폴리부틸렌테레프탈레이트) 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적으며 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지는, 특별히 한정되는 것이 아니라, 탄소수 30 이하(바람직하게는 탄소수 4∼18, 더욱 바람직하게는 탄소수 6∼10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 혹은 분기쇄의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 펜틸기, 이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 도데실기(라우릴기), 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬에스테르 이외의 모노머)는, 특별히 한정되는 것이 아니라, 예컨대 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 모노머, 무수 말레산 혹은 무수 이타콘산 등과 같은 산무수물 모노머, (메타)아크릴산2-히드록시에틸, (메타)아크릴산2-히드록시프로필, (메타)아크릴산4-히드록시부틸, (메타)아크릴산6-히드록시헥실, (메타)아크릴산8-히드록시옥틸, (메타)아크릴산10-히드록시데실, (메타)아크릴산12-히드록시라우릴 혹은 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메타)아크릴아미드-2-메틸프로판술폰산, (메타)아크릴아미드프로판술폰산, 술포프로필(메타)아크릴레이트 혹은 (메타)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머 등을 들 수 있다. 또한, (메타)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하며, 본 발명의 (메타)란 전부 동일한 의미이다.
열경화성 수지층(16)에는, 필요에 따라 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예컨대 충전제(필러), 난연제, 실란 커플링제, 이온 트랩제 외에, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제 중 어느 것이어도 좋지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 따라, 열응력의 내성 향상을 도모할 수 있다. 상기 무기 충전제로서는, 예컨대 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 외 카본 등으로 이루어지는 여러 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도, 실리카, 특히 용융 실리카가 적합하다. 또한, 무기 충전제의 평균 입경은 0.1 ㎛∼80 ㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예컨대 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100 중량부에 대하여 80 중량부 이하(0 중량부∼80 중량부)인 것이 바람직하고, 특히 0 중량부∼70 중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예컨대 3산화 안티몬, 5산화 안티몬, 브롬화에폭시 수지 등을 들 수 있다. 난연제는, 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란 커플링제로서는, 예컨대 β-(3,4-에폭시시클로헥실)에틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 실란 커플링제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 히드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
열경화성 수지층(16)은, 예컨대 에폭시 수지 등의 열경화성 수지와, 필요에 따라 아크릴 수지 등의 열가소성 수지와, 필요에 따라 용매나 그 외의 첨가제 등을 혼합하여 수지 조성물을 조제하고, 필름형의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대 상기 수지 조성물을, 점착제층(14) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 수지 조성물을 도포하여 수지층을 형성하고, 이것을 점착제층(14) 상에 전사(트랜스퍼)하는 방법 등에 의해, 필름형의 열경화성 수지층(16)을 형성할 수 있다. 또한, 상기 수지 조성물은, 용액이어도 분산액이어도 좋다.
본 발명에서, 열경화성 수지층은, 열경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름형물이기 때문에, 범프 구비 웨이퍼(3)에 대한 밀착성을 유효하게 발휘할 수 있다.
열경화성 수지층(16)의 두께(적층 필름의 경우는 총두께)는, 범프 구비 웨이퍼(3)에 접합시켰을 때에, 범프(51)를 돌출시킬 수 있으면 좋고, 2 ㎛∼200 ㎛가 바람직하며, 2 ㎛∼100 ㎛가 보다 바람직하고, 5 ㎛∼50 ㎛가 보다 바람직하다.
또한, 열경화성 수지층(16)은, 범프(51)의 높이의 0.05∼0.9배의 두께를 갖는 것이 바람직하고, 0.05∼0.7배의 두께를 갖는 것이 보다 바람직하다. 열경화성 수지층(16)이 범프(51)의 높이의 0.05∼0.9배의 두께를 가지면, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합할 때, 범프(51)를 열경화성 수지층(16)으로부터 더욱 확실하게 돌출시킬 수 있다.
열경화성 수지층(16)의 표면은, 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 제공하기까지 열경화성 수지층(16)을 보호하는 보호재로서의 기능을 갖는다. 또한, 세퍼레이터는, 점착제층(14) 상에 열경화성 수지층(16)을 전사할 때의 지지 기재로서 이용할 수 있다. 세퍼레이터는, 보호층 형성용 필름(10) 상에 범프 구비 웨이퍼(3)를 점착할 때에 박리된다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌테레프탈레이트 등)이나 종이 등도 사용 가능하다. 또한, 세퍼레이터는 종래 공지의 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
(점착제층)
점착제층(14)의 형성에 이용하는 점착제는 특별히 제한되지 않고, 예컨대 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제를 이용할 수 있다. 상기 감압성 점착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 폴리머로서는, 예컨대 (메타)아크릴산알킬에스테르(예컨대, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1∼30, 특히 탄소수 4∼18의 직쇄형 또는 분기쇄형의 알킬에스테르 등) 및 (메타)아크릴산시클로알킬에스테르(예컨대, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 폴리머 등을 들 수 있다. 또한, (메타)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메타)란 전부 동일한 의미이다.
상기 아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메타)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 좋다. 이와 같은 모노머 성분으로서, 예컨대 아크릴산, 메타크릴산, 카르복시에틸(메타)아크릴레이트, 카르복시펜틸(메타)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산무수물 모노머; (메타)아크릴산2-히드록시에틸, (메타)아크릴산2-히드록시프로필, (메타)아크릴산4-히드록시부틸, (메타)아크릴산6-히드록시헥실, (메타)아크릴산8-히드록시옥틸, (메타)아크릴산10-히드록시데실, (메타)아크릴산12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메타)아크릴레이트 등의 히드록실기 함유 모노머; 스티렌술폰산, 알릴술폰산, 2-(메타)아크릴아미드-2-메틸프로판술폰산, (메타)아크릴아미드프로판술폰산, 술포프로필(메타)아크릴레이트, (메타)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량％ 이하가 바람직하다.
또한, 상기 아크릴계 폴리머는, 가교시키기 위해, 다관능성 모노머 등도, 필요에 따라 공중합용 모노머 성분으로서 포함할 수 있다. 이와 같은 다관능성 모노머로서, 예컨대 헥산디올디(메타)아크릴레이트, (폴리)에틸렌글리콜디(메타)아크릴레이트, (폴리)프로필렌글리콜디(메타)아크릴레이트, 네오펜틸글리콜디(메타)아크릴레이트, 펜타에리스리톨디(메타)아크릴레이트, 트리메틸올프로판트리(메타)아크릴레이트, 펜타에리스리톨트리(메타)아크릴레이트, 디펜타에리스리톨헥사(메타)아크릴레이트, 에폭시(메타)아크릴레이트, 폴리에스테르(메타)아크릴레이트, 우레탄(메타)아크릴레이트 등을 들 수 있다. 이들 다관능성 모노머도 1종 또는 2종 이상 이용할 수 있다. 다관능성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량％ 이하가 바람직하다.
상기 아크릴계 폴리머는, 단일 모노머 또는 2종 이상의 모노머 혼합물을 중합에 부침으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등 중 어느 방식으로도 행할 수 있다. 청정한 피착체에의 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만∼150만 정도이다.
또한, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해, 외부 가교제를 적절하게 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 소위 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교하여야 하는 베이스 폴리머와의 밸런스에 따라, 또한 점착제로서의 사용 용도에 따라 적절하게 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대하여, 5 중량부 정도 이하로, 더욱 바람직하게는 0.1∼5 중량부로 배합한다. 또한, 점착제에는, 필요에 따라, 상기 성분 이외에, 종래 공지의 각종 점착 부여제, 노화 방지제 등의 첨가제를 이용하여도 좋다.
또한, 점착제층(14)은 자외선 경화형 점착제에 의해 형성할 수 있다. 자외선 경화형 점착제는, 자외선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있다. 따라서, 점착제층(14)을 자외선 경화형 점착제에 의해 형성한 경우에는, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을 접합시킨 후, 자외선의 조사에 의해 점착력을 저하시킴으로써, 지지 기재(12)와 점착제층(15)을, 열경화성 수지층(16)으로부터 박리할 수 있다.
상기 자외선의 조사는, 예컨대 10∼1000 mJ/㎠의 자외선 조사 적산 광량으로 행해지는 것이 바람직하고, 100∼500 mJ/㎠로 하는 것이 보다 바람직하다. 자외선 조사 적산 광량을 10 mJ/㎠ 이상으로 함으로써, 점착제층(14)을 부족함 없이 경화시킬 수 있어, 열경화성 수지층(16)과의 과도한 밀착을 방지할 수 있다. 그 결과, 점착제층(14)과 열경화성 수지층(16)의 계면에서, 양호하게 박리할 수 있다. 또한, 열경화성 수지층(16)에 점착제층(14)의 점착제가 부착(소위 점착제 잔류)하는 것을 방지할 수 있다. 한편, 자외선 조사 적산 광량을 1000 mJ/㎠ 이하로 함으로써, 발열에 의한 필름 열화를 억제할 수 있다.
상기 자외선 경화형 점착제는, 탄소-탄소 이중 결합 등의 자외선 경화성의 관능기를 가지며, 또한 점착성을 나타내는 것을 특별히 제한 없이 사용할 수 있다. 자외선 경화형 점착제로서는, 예컨대 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 자외선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 자외선 경화형 점착제를 예시할 수 있다.
배합하는 상기 자외선 경화성의 모노머 성분으로서는, 예컨대 우레탄올리고머, 우레탄(메타)아크릴레이트, 트리메틸올프로판트리(메타)아크릴레이트, 테트라메틸올메탄테트라(메타)아크릴레이트, 펜타에리스리톨트리(메타)아크릴레이트, 펜타에리스톨테트라(메타)아크릴레이트, 디펜타에리스톨모노히드록시펜타(메타)아크릴레이트, 디펜타에리스리톨헥사(메타)아크릴레이트, 1,4-부탄디올디(메타)아크릴레이트 등을 들 수 있다. 또한 자외선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러 올리고머를 들 수 있고, 그 분자량이 100∼30000 정도의 범위인 것이 적당하다. 그 중에서도, 범프의 선단 돌출성을 높이기 위해, 우레탄(메타)아크릴레이트를 함유시키는 것이 바람직하다. 자외선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을, 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 5∼500 중량부, 바람직하게는 40∼150 중량부 정도이다.
또한, 자외선 경화형 점착제로서는, 상기 설명한 첨가형의 자외선 경화형 점착제 이외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중 혹은 주쇄 말단에 갖는 것을 이용한 내재형의 자외선 경화형 점착제를 들 수 있다. 내재형의 자외선 경화형 점착제는, 저분자량 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 많이는 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 속을 이동하는 일없이, 안정된 층구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지며, 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이러한 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에의 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측쇄에 도입하는 것이 분자 설계가 용이하다. 예컨대, 미리 아크릴계 폴리머에 관능기를 갖는 모노머를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 자외선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이의 관점에서, 히드록실기와 이소시아네이트기의 조합이 적합하다. 또한, 이들 관능기의 조합에 따라, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 것과 같은 조합이면, 관능기는 아크릴계 폴리머와 상기 화합물 중 어느 측에 있어도 좋지만, 상기 바람직한 조합에서는, 아크릴계 폴리머가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 적합하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예컨대 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 폴리머로서는, 상기 예시한 히드록시기 함유 모노머나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 자외선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머(특히 아크릴계 폴리머)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 자외선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 자외선 경화성의 올리고머 성분 등은, 통상 베이스 폴리머 100 중량부에 대하여 30 중량부의 범위 내이며, 바람직하게는 0∼10 중량부의 범위이다.
상기 자외선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광중합 개시제를 함유시킨다. 광중합 개시제로서는, 예컨대 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸-2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일 안식향산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티옥산톤, 2-클로로티옥산톤, 2-메틸티옥산톤, 2,4-디메틸티옥산톤, 이소프로필티옥산톤, 2,4-디클로로티옥산톤, 2,4-디에틸티옥산톤, 2,4-디이소프로필티옥산톤 등의 티옥산톤계 화합물; 캠포퀴논; 할로겐화케톤; 아실포스핀옥시드; 아실포스포네이트 등을 들 수 있다. 광중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대하여, 예컨대 0.05∼20 중량부 정도이다.
점착제층(14)은, 전단 탄성률이나 용융 점도를 조정하는 목적으로, 미리 자외선 조사하여도 좋다. 이 경우의 자외선 조사량으로서는, 예컨대 10∼1000 mJ/㎠를 들 수 있다.
또한, 자외선 조사 시에, 산소에 의한 경화 저해가 발생하는 경우는, 점착제층(14)의 표면으로부터 어떠한 방법으로든 산소(공기)를 차단하는 것이 바람직하다. 예컨대, 질소 가스 분위기 속에서 자외선의 조사를 행하는 방법 등을 들 수 있다.
점착제층(14)의 두께는, 특별히 한정되지 않지만, 보다 확실하게 범프를 노출시키기 위해 범프 높이의 0.1배 이상, 1.2배 미만인 것이 바람직하고, 보다 바람직하게는 범프 높이의 0.5배 이상, 1.2배 미만이다.
또한, 지지 기재(12)의 두께와 점착제층(14)의 두께의 합계는, 박리성의 관점에서 20∼500 ㎛인 것이 바람직하고, 보다 바람직하게는 40∼200 ㎛ 이다.
(지지 기재(12))
지지 기재(12)로서는, 특별히 제한되지 않지만, 예컨대 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적합하게 이용할 수 있다. 이러한 플라스틱재에 있어서의 소재로서는, 예컨대 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-초산비닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메타)아크릴산 공중합체, 에틸렌-(메타)아크릴산에스테르(랜덤, 교대) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체; 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리부틸렌테레프탈레이트(PBT) 등의 폴리에스테르; 아크릴계 수지; 폴리염화비닐(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌술피드(PPS); 폴리아미드(나일론), 전방향족 폴리아미드(아라미드) 등의 아미드계 수지; 폴리에테르에테르케톤(PEEK); 폴리이미드; 폴리에테르이미드; 폴리염화비닐리덴; ABS(아크릴로니트릴부타디엔-스티렌 공중합체); 셀룰로오스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 지지 기재(12)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용하여도 좋고, 필요에 따라 일축 또는 이축의 연신 처리를 실시한 것을 이용하여도 좋다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 보호층 형성용 필름(10)을 범프 구비 웨이퍼(3)에 접합시킨 후에, 지지 기재(12)를 열수축시킴으로써, 점착제층(14)과 열경화성 수지층(16)의 접착 면적을 저하시켜, 지지 기재(12)와 점착제층(14)을, 열경화성 수지층(16)으로부터 용이하게 박리할 수 있다.
지지 기재(12)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예컨대 크롬산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 밑칠제(예컨대, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
지지 기재(12)는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라 여러 종류를 블렌딩한 것을 이용할 수 있다. 또한, 지지 기재(12)에는, 대전 방지능을 부여하기 위해, 지지 기재(12) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30∼500 Å 정도인 도전성 물질의 증착층을 마련할 수 있다. 지지 기재(12)는 단층 혹은 2종 이상의 복층이어도 좋다.
지지 기재(12)의 두께(적층체의 경우는 총두께)는, 특별히 제한되지 않고 강도나 유연성, 사용 목적 등에 따라 적절하게 선택할 수 있으며, 10∼500 ㎛인 것이 바람직하고, 보다 바람직하게는 20∼200 ㎛이다.
또한, 지지 기재(12)에는, 본 발명의 효과 등을 손상시키지 않는 범위에서, 각종 첨가제(착색제, 충전재, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 좋다.
(보호층 형성용 필름(10)의 제조 방법)
본 실시형태에 따른 보호층 형성용 필름(10)의 제조 방법에 대해서 설명한다. 우선, 지지 기재(12)는, 종래 공지의 제막 방법에 따라 제막할 수 있다. 해당 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공(共)압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음에, 지지 기재(12) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라 가열 가교시켜) 점착제층(14)을 형성한다. 도포 방식으로서는, 롤 코팅, 스크린 코팅, 그라비어 코팅 등을 들 수 있다. 또한, 점착제층 조성물을 직접 지지 기재(12)에 도포하여, 지지 기재(12) 상에 점착제층(14)을 형성하여도 좋고, 또한 점착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 점착제층(14)을 형성시킨 후, 그 점착제층(14)을 지지 기재(12)에 전사시켜도 좋다. 여기서, 점착제층(14)이 자외선 경화성 수지인 경우, 필요에 따라, 점착제층(14)의 파단 탄성률이나 용융 점도를 조정하는 목적으로, 점착제층(14)에 자외선의 조사를 행한다.
한편, 열경화성 수지층(16)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께가 되도록 도포하고, 또한 소정 조건 하에서 건조하여(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조하여), 도포층을 형성한다. 이 도포층을 점착제층(14) 상에 전사함으로써, 열경화성 수지층(16)을 점착제층(14) 상에 형성한다. 또한, 점착제층(14) 상에, 열경화성 수지층(16)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건 하에서 건조함(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조함)으로써도, 열경화성 수지층(16)을 점착제층(14) 상에 형성할 수 있다. 이상에 따라, 보호층 형성용 필름(10)을 얻을 수 있다.
(반도체 장치의 제조 방법)
본 실시형태에 따른 반도체 장치의 제조 방법에 대해서, 도 3∼도 6을 참조하면서 이하에 설명한다. 도 3∼도 6은 본 실시형태에 따른 반도체 장치의 제조 방법의 일례를 모식적으로 나타내는 단면도이다.
본 실시형태에 따른 반도체 장치의 제조 방법은, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을, 열경화성 수지층(16)을 접합면으로 하여 접합시키는 공정과, 지지 기재(12)와 점착제층(14)을, 열경화성 수지층(16)으로부터 박리하는 공정과, 열경화성 수지층(16)을 가열하여 경화시키고, 보호층(17)을 형성하는 공정과, 범프 구비 웨이퍼(3)를 보호층(17)과 함께 다이싱하는 공정을 적어도 포함한다.
우선, 도 3에 나타내는 바와 같이, 범프 구비 웨이퍼(3)에 보호층 형성용 필름(10)을, 열경화성 수지층(16)을 접합면으로 하여 접합시킨다. 점착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상, 압착 롤 등의 압박 수단에 의해 압박하면서 행해진다. 압착의 조건으로서, 압착 온도는, 25∼150℃가 바람직하고, 30∼100℃가 보다 바람직하다. 선압(線壓)은, 0.05∼1.0 ㎫가 바람직하고, 0.2∼1.0 ㎫가 보다 바람직하다. 압착 속도는, 1∼100 ㎜/sec가 바람직하고, 10∼80 ㎜/sec가 보다 바람직하다. 이에 따라, 범프 구비 웨이퍼(3)가 갖는 범프(51)는, 열경화성 수지층(16)으로부터 돌출된다.
다음에, 필요에 따라, 범프 구비 웨이퍼(3)의 이면 연삭을 행한다. 범프 구비 웨이퍼(3)의 범프(51)가 형성되어 있는 면에, 보호층 형성용 필름(10)이 접착되어 있기 때문에, 보호층 형성용 필름(10)에 의해, 범프 구비 웨이퍼(3)를 유지·고정할 수 있다. 한편, 범프 구비 웨이퍼(3)의 이면이란, 범프 구비 웨이퍼(3)에 있어서 범프(51)가 형성되어 있지 않은 측의 면을 말한다.
다음에, 범프 구비 웨이퍼(3)의 이면에 다이싱 테이프(도시하지 않음)를 첩부한다. 다이싱 테이프로서는 종래 공지의 것을 이용할 수 있고, 첩부 장치에 대해서도 종래 공지의 것을 이용할 수 있다.
다음에, 지지 기재(12)와 점착제층(14)을, 열경화성 수지층(16)으로부터 박리한다. 점착제층(14)이 자외선 경화성 수지인 경우에는, 필요에 따라, 지지 기재(12)측으로부터 자외선을 조사한다. 이에 의해, 점착제층(14)이 경화되고, 점착제층(14)과 열경화성 수지층(16)의 계면의 박리력이 저하한다.
박리에는, 예컨대 백그라인드 테이프 박리 장치 MA-3000II(닛토세이키(주) 제조)를 이용할 수 있다. 이때, 열경화성 수지층(16)(열경화 전)과 점착제층(14)의 박리력은, 5 N/20 ㎜폭 이하(예컨대, 0.01 N/20 ㎜폭∼5 N/20 ㎜폭)인 것이 바람직하고, 보다 바람직하게는 0.01 N/20 ㎜폭∼1 N/20 ㎜폭이다. 열경화성 수지층(16)(열경화 전)과 점착제층(14)의 박리력을 상기 수치 범위 내로 함으로써, 열경화성 수지층(16)(열경화 전)과 점착제층(14)을 적합하게 박리할 수 있다. 상기 박리력의 값은, 온도 23±2℃, 박리 각도 180°, 박리 속도 300 ㎜/min, 척간 거리 100 ㎜의 조건 하에서 행한 T형 박리 시험(JIS K6854-3)에서의 측정값이다. 또한, 인장 시험기로서는, 상품명 「오토그래프 AGS-H」((주)시마즈세이사쿠쇼 제조)를 이용하였다.
다음에, 열경화성 수지층(16)을 가열하여 경화시키고, 보호층(17)을 형성한다(도 4 참조). 가열 조건으로서는, 가열 온도 120∼200℃가 바람직하고, 140∼180℃가 보다 바람직하다. 또한, 가열 시간은, 30분∼3시간이 바람직하고, 1시간∼2시간이 보다 바람직하다.
다음에, 다이싱 블레이드(22)에 의해 범프 구비 웨이퍼(3)를 보호층(17)과 함께 다이싱한다(도 5 참조). 다이싱에는, 예컨대 다이싱 블레이드를 구비한 종래 공지의 다이싱 장치를 이용할 수 있다. 범프 구비 웨이퍼(3)가 구비하는 저유전 재료층(41)은, 보호층(17)에 의해 보강된 상태로 다이싱되기 때문에, 저유전 재료층(41)에 크랙이 발생하는 것을 억제할 수 있다. 또한, 저유전 재료층(41)이 보호층(17)에 의해 보강된 상태로 다이싱되기 때문에, 미리 레이저 스크라이빙 등에 의해 저유전 재료층(41)을 제거하지 않아도 된다. 그 결과, 공정수의 증가를 억제할 수 있다. 단, 본 발명에서는, 다이싱 전(예컨대, 범프 구비 웨이퍼와 보호층 형성용 필름을 접합시키기 전)에 레이저 스크라이빙 등에 의해 다이싱 스트리트 상의 저유전 재료층을 미리 제거해 두어도 좋다. 이 경우, 저유전 재료층의 크랙을 보다 확실하게 억제할 수 있는 점에서 바람직하다.
그 후, 도 6에 나타내는 바와 같이, 다이싱에 의해 개개의 조각으로 나뉜 반도체 칩(5)을 픽업하고, 피착체(6)에 접착 고정한다. 반도체 칩(5) 상의 범프(51)는, 보호층(17)으로부터 돌출되어 있기 때문에, 피착체(6) 상의 범프(51)에 전기적으로 접속할 수 있다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 범프 형성면이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상법에 따라 고정시킨다. 예컨대, 반도체 칩(5)의 범프 형성면을, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 압박하면서 도전재를 용융시킴으로써, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하고, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다. 이때, 반도체 칩(5)과 피착체(6)의 사이에는 공극이 형성되어 있고, 이 공극간 거리는, 일반적으로 30 ㎛∼300 ㎛ 정도이다. 반도체 칩(5)을 피착체(6) 상에 접착한 후는, 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하고, 그 간극에 밀봉재(밀봉 수지 등)를 충전시켜 밀봉한다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질은, 특별히 한정되는 것이 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
범프나 도전재의 재질은, 특별히 한정되지 않고, 예컨대 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 이 세정에 이용되는 세정액은, 특별히 제한되지 않고, 예컨대 유기계의 세정액이나, 수계의 세정액을 들 수 있다.
다음에, 반도체 칩(5)과 피착체(6) 사이의 간극을 밀봉하기 위한 밀봉 공정을 행한다. 밀봉 공정은, 밀봉 수지를 이용하여 행해진다. 이때의 밀봉 조건은 특별히 한정되지 않는데, 통상 175℃에서 60초간∼90초간의 가열을 행함으로써, 밀봉 수지의 열경화가 행해지지만, 본 발명은 이에 한정되지 않고, 예컨대 165℃∼185℃에서, 수분간 경화할 수 있다.
상기 밀봉 수지는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지의 밀봉 수지 등의 밀봉재에서 적절하게 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 밀봉 수지로서는, 예컨대 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시된 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 밀봉 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있어도 좋다. 또한, 페놀 수지는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시된 페놀 수지 등을 들 수 있다.
[실시예]
이하, 본 발명에 관하여 실시예를 이용하여 상세하게 설명하지만, 본 발명은 그 요지를 벗어나지 않는 한, 이하의 실시예에 한정되는 것이 아니다. 또한, 각 예 중, 부는 특별한 언급이 없는 한 모두 중량 기준이다.
<지지 기재의 준비>
두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름(PET 필름)과, 두께 50 ㎛의 폴리에틸렌 필름(PE 필름)과, 두께가 120 ㎛인 에틸렌초산비닐 공중합체 필름(EVA 필름)을 준비하였다.
<점착제층의 제작>
준비한 상기 지지 기재 상에, 하기 점착제 조성물 용액 A를 도포, 건조하여 점착제층을 얻었다. 제작한 점착제층의 두께는 표 1에 나타내는 바와 같다.
(점착제 조성물 용액 A)
냉각관, 질소 도입관, 온도계 및 교반 장치를 구비한 반응 용기에, 아크릴산-2-에틸헥실(이하, 「2EHA」라고도 함) 86.4부, 아크릴산-2-히드록시에틸(이하, 「HEA」라고도 함) 13.6부, 과산화벤조일 0.2부 및 톨루엔 65부를 넣고, 질소 기류 속에서 61℃로 6시간 중합 처리를 하여, 아크릴계 폴리머 A를 얻었다.
아크릴계 폴리머 A에 2-메타크릴로일옥시에틸이소시아네이트(이하, 「MOI」라고도 함) 14.6부를 가하고, 공기 기류 속에서 50℃로 48시간, 부가 반응 처리를 하여, 아크릴계 폴리머 A'를 얻었다.
다음에, 아크릴계 폴리머 A' 100부에 대하여, 폴리이소시아네이트 화합물(상품명 「콜로네이트 L」, 일본폴리우레탄(주) 제조) 8부 및 광중합 개시제(상품명 「일가큐어 651」,치바·스페셜티·케미컬사 제조) 5부를 부가하여, 점착제 조성물 용액 A를 얻었다.
<열경화성 수지층의 제작>
(열경화성 수지층 a)
에폭시 당량 142 g/eq의 나프탈렌형 에폭시 수지(DIC사 제조, 제품명: HP4032D) 31.6부, 에폭시 당량 169 g/eq의 트리스페놀메타형 에폭시 수지(니혼카야쿠(주) 제조, 제품명: EPPN501HY) 7.9부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지(메이와카세이(주)사 제조, 제품명: MEHC7800S) 47.3부, 아크릴산부틸-아크릴로니트릴메타크릴산글리시딜 공중합체(나가세켐텍스(주)사 제조, 제품명: SG-28GM) 12부 및 경화 촉매로서의 트리페닐포스핀 1.2부를 메틸에틸케톤에 용해하여, 고형분 농도가 38.6 중량％가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로 하여 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재된 두께를 갖는 열경화성 수지층 a를 제작하였다.
(열경화성 수지층 b)
에폭시 당량 169 g/eq의 트리스페놀메타형 에폭시 수지(니혼카야쿠(주) 제조, 제품명: EPPN501HY) 38.1부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지(메이와카세이(주)사 제조, 제품명: MEHC7800S) 40.8부, 아크릴산부틸-아크릴로니트릴메타크릴산에틸 공중합체(나가세켐텍스(주)사 제조, 제품명: SG-P3) 20부 및 경화 촉매로서의 트리페닐포스핀 1.2부를 메틸에틸케톤에 용해하여, 고형분 농도가 48.0 중량％가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로 하여 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재된 두께를 갖는 열경화성 수지층 b를 제작하였다.
(열경화성 수지층 c)
에폭시 당량 185 g/eq의 비스페놀 A형 에폭시 수지(쟈파네폭시레진(주)사 제조, 제품명: YL-980) 34.4부, 에폭시 당량 169 g/eq의 트리스페놀메타형 에폭시 수지(니혼카야쿠(주) 제조, 제품명: EPPN501HY) 14.8부, 페놀 당량 175 g/eq의 아랄킬형 페놀 수지(메이와카세이(주)사 제조, 제품명: MEHC7800S) 22.6부, 페놀 당량 105 g/eq의 페놀노볼락 수지(군에이카가쿠(주)사 제조, 제품명: GS-180) 15.1부, 아크릴산부틸-아크릴로니트릴메타크릴산에틸 공중합체(나가세켐텍스(주)사 제조, 제품명: SG-P3) 12부 및 경화 촉매로서의 트리페닐포스핀 1.2부를 메틸에틸케톤에 용해하여, 고형분 농도가 54.4 중량％가 되는 접착제 조성물의 용액을 조제하였다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로 하여 실리콘 이형 처리한 두께가 50 ㎛인 폴리에틸렌테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시킴으로써, 표 1에 기재된 두께를 갖는 열경화성 수지층 c를 제작하였다.
<보호층 형성용 필름의 제작>
상기한 바에 의해 제작한 점착제층 상에, 상기한 바에 의해 제작한 열경화성 수지층을 각각 접합시켜, 실시예 및 비교예에 따른 보호층 형성용 필름을 제작하였다. 표 1에는, 실시예 및 비교예에 따른 보호층 형성용 필름의 지지 기재, 점착제층 및 열경화성 수지층의 조합을 나타내고 있다.
또한, 라미네이터의 조건은 하기와 같다.
<라미네이터 조건>
라미네이터 장치: 롤 라미네이터
라미네이트 속도: 1 ㎜/min
라미네이트 압력: 0.5 ㎫
라미네이터 온도: 실온(23℃)
(점착제층의 전단 탄성률의 측정)
점착제층(실시예 3∼9, 비교예 1, 2에 대해서는, 표 1에 나타내는 자외선을 조사한 후의 점착제층)의 전단 탄성률을 측정하였다. 전단 탄성률의 측정은, 조제한 점착제 조성물 용액 A를 이용하여 점착제층(두께 0.2 ㎜)을 형성하고, 전단 탄성률 측정 장치(레오매트릭사 제조, ARES)를 이용하여 측정하였다. 구체적으로는, 온도를 표 1에 나타낸 「접합 온도」로 하고, 주파수 1 ㎐, 플레이트 직경 7.9 ㎜Φ 및 변형률 1％의 조건에서 해당 샘플의 전단 탄성률을 측정하였다. 결과를 표 1에 나타낸다.
(용융 점도의 측정)
열경화성 수지층(열경화 전)의 용융 점도를 측정하였다. 용융 점도의 측정은, 레오미터(HAAKE사 제조, RS-1)를 이용하여, 병렬 플레이트법에 따라 측정한 값이다. 보다 상세하게는, 갭 100 ㎛, 회전콘 직경 20 ㎜, 회전 속도 10 s-1의 조건에서, 실온으로부터 250℃의 범위로 측정을 하였을 때의 값이며, 표 1에 나타낸 「접합 온도」에서의 값을 측정값으로 하였다. 결과를 표 1에 나타낸다.
(점착제층과 열경화성 수지층의 박리력 및 점착제층과 열경화성 수지층의 계면에서의 박리성)
범프를 갖는 실리콘 웨이퍼에 있어서 범프가 형성되어 있는 측의 면에, 실시예 및 비교예의 보호층 형성용 필름을, 열경화성 수지층을 접합면으로 하여 접합시켰다. 범프를 갖는 실리콘 웨이퍼로서는, 이하의 것을 이용하였다. 또한, 접합 조건은 이하와 같다.
<범프를 갖는 실리콘 웨이퍼>
실리콘 웨이퍼의 두께: 200 ㎛
저유전 재료층의 재질: SiN막
저유전 재료층의 두께: 0.3 ㎛
범프의 높이: 65 ㎛
범프의 피치: 150 ㎛
범프의 재질: 땜납
<접합 조건>
접합 장치: DR-3000II(닛토세이키(주)사 제조)
라미네이트 속도: 0.1 ㎜/min
라미네이트 압력: 0.5 ㎫
라미네이터 온도: 표 1의 「접합 온도」와 같이 설정
다음에, 점착제층과 열경화성 수지층의 박리력을 측정하였다. 구체적으로는, 인장 시험으로서, 상품명 「오토그래프 AGS-H」((주)시마즈세이사쿠쇼 제조)를 이용하고, 온도 23±2℃, 박리 각도 180°, 박리 속도 300 ㎜/min, 척간 거리 100 ㎜의 조건 하에서, 형박리 시험(JIS K6854-3)을 행하였다. 결과를 표 1에 나타낸다. 또한, 실시예 1∼2에서는, 지지 기재측으로부터 자외선을 조사하여, 점착제층을 경화시켰다. 자외선 조사에는, 자외선 조사 장치(제품명: UM810, 제조원: 닛토세이키(주) 제조)를 이용하고, 자외선 방사량은 400 mJ/㎠로 하였다. 그 후, 점착제층과 열경화성 수지층의 박리력을 측정하였다. 결과를, 「박리 전 자외선 조사 후의 점착제층과 열경화성 수지층의 박리력」으로서, 표 1에 나타낸다.
또한, 지지 기재를 갖는 점착제층을, 보호층(열경화성 수지층)으로부터 박리할 수 있는지를 시험하였다. 점착제층과 열경화성 수지층의 계면에서 박리할 수 있었던 것을 ○, 박리할 수 없었던 것을 ×로 하여 평가하였다. 결과를 표 1에 나타낸다.
(범프 선단의 노출 유무)
상기 박리성 시험에서 이용한 샘플에 대해서, 반도체 웨이퍼측의 면을 관찰하여, 범프의 선단이 노출되어 있는 것을 ○, 노출되어 있지 않은 것을 ×로 하여 평가하였다. 결과를 표 1에 나타낸다.
(다이싱성)
범프 선단의 노출 관찰 후, 175℃로 2시간 가열하고, 열경화성 수지층을 경화시켜 보호층을 형성하였다. 그 후, 범프를 갖는 실리콘 웨이퍼의 다이싱을 행하였다. 다이싱에는, 다이싱 테이프로서 DU-300(닛토덴코(주) 제조)을 이용하고, 다이싱 장치로서 제품명: DFD6361, 제조원: DISCO(주) 제조를 이용하여, 범프를 갖는 실리콘 웨이퍼를 보호층과 함께 다이싱하였다. 또한, 다이싱의 조건은 이하와 같이 하였다. 저유전 재료층의 박리나, 치핑이 발생하는 일없이, 다이싱할 수 있었던 경우를 ○, 조금이라도 저유전 재료층의 박리나, 치핑이 발생한 경우를 ×로 하여 평가하였다. 결과를 표 1에 나타낸다.
<다이싱 조건>
다이싱 사이즈: 10 ㎜×10 ㎜
다이싱 속도: 30 ㎜/sec
스핀들 회전수: 40000 rpm
Figure 112012010157719-pat00001
(결과)
실시예 1∼9의 보호층 형성용 필름에서는, 범프를 갖는 실리콘 웨이퍼가 갖는 유전 재료층이 보호층에 의해 보강된 상태로 다이싱되기 때문에, 저유전 재료층에 크랙이 발생하지 않았다.
2 : 반도체 웨이퍼 3 : 범프 구비 웨이퍼
5 : 반도체 칩 6 : 피착체
10 : 보호층 형성용 필름 12 : 지지 기재
14 : 점착제층 16 : 열경화성 수지층
17 : 보호층 22 : 다이싱 블레이드
41 : 저유전 재료층 51 : 범프

Claims (3)

  1. 저유전 재료층이 형성되어 있는 범프 구비 웨이퍼에, 지지 기재와 점착제층과 열경화성 수지층이 이 순서로 적층된 보호층 형성용 필름을, 상기 열경화성 수지층을 접합면으로 하여 접합시키는 공정과,
    상기 지지 기재와 상기 점착제층을, 상기 열경화성 수지층으로부터 박리하는 공정과,
    상기 열경화성 수지층을 가열하여 경화시키고, 보호층을 형성하는 공정과,
    상기 범프 구비 웨이퍼를 보호층과 함께 다이싱하는 공정
    을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 열경화성 수지층의 용융 점도는, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 1×102 ㎩·S 이상 2×104 ㎩·S 미만이고, 상기 점착제층의 전단 탄성률은, 상기 범프 구비 웨이퍼에 상기 보호층 형성용 필름을 접합시킬 때의 온도에서, 1×103 ㎩ 이상 2×106 ㎩ 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 열경화성 수지층은, 범프 높이의 0.05∼0.9배의 두께를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020120012683A 2011-02-15 2012-02-08 반도체 장치의 제조 방법 KR101345984B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011029884A JP5830250B2 (ja) 2011-02-15 2011-02-15 半導体装置の製造方法
JPJP-P-2011-029884 2011-02-15

Publications (2)

Publication Number Publication Date
KR20120093770A KR20120093770A (ko) 2012-08-23
KR101345984B1 true KR101345984B1 (ko) 2014-01-02

Family

ID=46621943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012683A KR101345984B1 (ko) 2011-02-15 2012-02-08 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US8518745B2 (ko)
JP (1) JP5830250B2 (ko)
KR (1) KR101345984B1 (ko)
CN (1) CN102637589B (ko)
TW (1) TWI530996B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012244115A (ja) * 2011-05-24 2012-12-10 Sekisui Chem Co Ltd バックグラインド−アンダーフィル一体型テープ、及び、半導体チップの実装方法
TWI671141B (zh) * 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
JP2015056480A (ja) * 2013-09-11 2015-03-23 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
JP6328987B2 (ja) * 2014-04-22 2018-05-23 デクセリアルズ株式会社 半導体装置の製造方法
JP6347657B2 (ja) * 2014-04-22 2018-06-27 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
JP6599134B2 (ja) * 2015-06-04 2019-10-30 デクセリアルズ株式会社 保護テープ、及びこれを用いた半導体装置の製造方法
US9799625B2 (en) * 2015-06-12 2017-10-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102545393B1 (ko) * 2015-11-04 2023-06-19 린텍 가부시키가이샤 제1 보호막 형성용 시트
TWI641494B (zh) * 2015-11-04 2018-11-21 日商琳得科股份有限公司 第一保護膜形成用片、第一保護膜形成方法以及半導體晶片的製造方法
JP6816918B2 (ja) * 2015-11-04 2021-01-20 リンテック株式会社 半導体装置の製造方法
WO2018066302A1 (ja) * 2016-10-05 2018-04-12 リンテック株式会社 第１保護膜形成用シート
MY192914A (en) * 2017-02-09 2022-09-15 Lintec Corp Curable resin film and sheet for forming a first protective film
KR101877897B1 (ko) * 2017-03-06 2018-07-12 엘비세미콘 주식회사 범프 구조체의 제조방법
CN106928868B (zh) * 2017-03-30 2020-02-18 苏州凡赛特材料科技有限公司 一种压敏胶黏剂及其制备方法
CN110622302B (zh) 2017-05-17 2022-11-22 琳得科株式会社 半导体装置及其制造方法
JP7031141B2 (ja) * 2017-06-01 2022-03-08 昭和電工マテリアルズ株式会社 半導体加工用テープ
DE102018200656A1 (de) 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
CN109825200B (zh) * 2019-01-25 2022-02-22 南京工业大学 侧乙烯基型共聚丙烯酸酯uv减粘胶及其制备方法
WO2020175423A1 (ja) * 2019-02-26 2020-09-03 リンテック株式会社 熱硬化性樹脂フィルム及び第１保護膜形成用シート
CN112805824A (zh) * 2019-02-26 2021-05-14 琳得科株式会社 热固性树脂膜及第一保护膜形成用片
CN110379771A (zh) * 2019-07-19 2019-10-25 苏州长瑞光电有限公司 晶圆分离方法
WO2021132679A1 (ja) 2019-12-27 2021-07-01 リンテック株式会社 硬化性樹脂フィルム、複合シート、及び半導体チップの製造方法
KR20220122641A (ko) 2019-12-27 2022-09-02 린텍 가부시키가이샤 반도체 칩의 제조 방법
TW202342600A (zh) 2022-01-28 2023-11-01 日商琳得科股份有限公司 硬化性樹脂薄膜、複合薄片、半導體晶片及半導體晶片之製造方法
TW202342601A (zh) 2022-01-28 2023-11-01 日商琳得科股份有限公司 硬化性樹脂薄膜、複合薄片、半導體晶片及半導體晶片之製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189799B2 (ja) * 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
US20020197771A1 (en) 2001-05-28 2002-12-26 Yoshihisa Dotta Semiconductor package and a method for producing the same
KR20050009160A (ko) * 2003-07-11 2005-01-24 닛토덴코 가부시키가이샤 적층 시트

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4776188B2 (ja) * 2004-08-03 2011-09-21 古河電気工業株式会社 半導体装置製造方法およびウエハ加工用テープ
US20090075429A1 (en) * 2005-04-27 2009-03-19 Lintec Corporation Sheet-Like Underfill Material and Semiconductor Device Manufacturing Method
JP4668001B2 (ja) * 2005-08-18 2011-04-13 リンテック株式会社 ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
KR100884192B1 (ko) * 2007-07-20 2009-02-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법
JP5032231B2 (ja) * 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
JP5428423B2 (ja) * 2008-04-21 2014-02-26 日立化成株式会社 半導体装置及びフィルム状接着剤
JP2010056406A (ja) * 2008-08-29 2010-03-11 Hitachi Chem Co Ltd 加工用テープ及び加工用テープの製造方法
JP2010093273A (ja) 2009-11-13 2010-04-22 Casio Computer Co Ltd 半導体装置の製造方法
JP5802400B2 (ja) * 2011-02-14 2015-10-28 日東電工株式会社 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3189799B2 (ja) * 1991-08-23 2001-07-16 ソニー株式会社 半導体装置の製造方法
US20020197771A1 (en) 2001-05-28 2002-12-26 Yoshihisa Dotta Semiconductor package and a method for producing the same
KR20050009160A (ko) * 2003-07-11 2005-01-24 닛토덴코 가부시키가이샤 적층 시트

Also Published As

Publication number Publication date
TW201248708A (en) 2012-12-01
CN102637589A (zh) 2012-08-15
JP5830250B2 (ja) 2015-12-09
US8518745B2 (en) 2013-08-27
JP2012169484A (ja) 2012-09-06
KR20120093770A (ko) 2012-08-23
CN102637589B (zh) 2015-03-04
TWI530996B (zh) 2016-04-21
US20120208350A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101345984B1 (ko) 반도체 장치의 제조 방법
KR101376699B1 (ko) 보호층 형성용 필름
TWI664263B (zh) 熱硬化型黏晶膜、切晶黏晶膜及半導體裝置之製造方法
KR102190194B1 (ko) 접착 필름, 다이싱·다이본딩 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP2015092594A (ja) 保護層形成用フィルム
JP2011102383A (ja) 熱硬化型ダイボンドフィルム
US10014235B2 (en) Underfill material, laminated sheet and method for producing semiconductor device
TWI664684B (zh) 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置
KR20130000343A (ko) 적층 필름 및 그 사용 방법
KR20130000344A (ko) 반도체 장치의 제조 방법
JP2014216488A (ja) 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
KR102402235B1 (ko) 접착 필름, 다이싱·다이 본드 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP2011103440A (ja) 熱硬化型ダイボンドフィルム
TWI648369B (zh) 切晶黏晶膜、半導體裝置之製造方法及半導體裝置
JP5888805B2 (ja) 接着フィルム及びダイシング・ダイボンドフィルム
JP2015122425A (ja) 半導体装置の製造方法、半導体装置、包埋用接着フィルム、及びダイシング・ダイボンドフィルム
JP6574688B2 (ja) シート状樹脂組成物、積層シート及び半導体装置の製造方法
JP6574685B2 (ja) ダイシング・ダイボンドフィルム及び半導体装置の製造方法
JP6193926B2 (ja) 接着フィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
WO2015046082A1 (ja) 半導体装置の製造方法
JP6147103B2 (ja) アンダーフィル材、積層シート及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7