KR101300811B1 - 연결 구조물의 구현 방법 - Google Patents

연결 구조물의 구현 방법 Download PDF

Info

Publication number
KR101300811B1
KR101300811B1 KR1020110104312A KR20110104312A KR101300811B1 KR 101300811 B1 KR101300811 B1 KR 101300811B1 KR 1020110104312 A KR1020110104312 A KR 1020110104312A KR 20110104312 A KR20110104312 A KR 20110104312A KR 101300811 B1 KR101300811 B1 KR 101300811B1
Authority
KR
South Korea
Prior art keywords
diffusion barrier
substrate
layer
semiconductor substrate
length
Prior art date
Application number
KR1020110104312A
Other languages
English (en)
Other versions
KR20120038897A (ko
Inventor
디디에 랑드뤼
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20120038897A publication Critical patent/KR20120038897A/ko
Application granted granted Critical
Publication of KR101300811B1 publication Critical patent/KR101300811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/033—Manufacturing methods by local deposition of the material of the bonding area
    • H01L2224/0331—Manufacturing methods by local deposition of the material of the bonding area in liquid form
    • H01L2224/0332—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 반도체 기판(1000) 내 연결 구조물(2220) 및 그에 따라 구현된 반도체 기판에 관한 것이다. 반도체 기판(1000)은 제1 표면을 가지고, 제1 표면을 따라 제2 기판(1700)과의 3D 집적화가 예견되며, 3D 집적화는 적어도 하나의 차원에서 오정렬 값(M)을 가지는 측방 오정렬이 발생하고, 방법은, 도전층으로부터 나온 요소들의 반도체 기판의 나머지 부분으로의 확산을 방지하기 위해, 확산 방지 구조물(2211)을 성장시키는 단계를 포함하고, 확산 방지 구조물(2211)의 제1 단부 표면은 제1 표면과 수직인 방향에 대하여 제1 표면과 실질적으로 평행한 확산 방지 구조물(2211)의 최외부 표면이고, 기판으로부터 제1 표면을 향하여 연장되며, 측방 오정렬의 방향을 따라 길이를 가질 수 있고, 길이는 오정렬 값에 의해 결정되며, 확산 방지 구조물(2211)의 길이가 선택됨으로써 3D 집적화된 구조물의 집적화된 상태에서 제2 기판(1700)의 도전층으로부터 나온 요소들의 확산이 방지된다.

Description

연결 구조물의 구현 방법{Process for realising a connecting structure}
본 발명은 반도체 기판 및 반도체 기판을 포함하는 반도체 시스템 내 연결 구조물의 구현 방법에 관한 것이며, 더욱 구체적으로 그러한 연결 구조물이 내부에 구현된 반도체 기판 및 반도체 기판을 포함하는 반도체 시스템 내 연결 구조물의 구현 방법에 관한 것이다.
표준 반도체 제조 기술들이 더욱 작은 게이트 길이(gate length)를 요구함에 따라, 고전적인 반도체 기술에 기초한 제조는 그 한계에 다다랐다. 성능을 더욱 개선시키고, 전력 소모 및 패키징 비용들을 더욱 감소시키기 위해, 3D(dimensional) 집적화가 더더욱 일반화 되어가고 있다.
3D 집적화는, 반도체 다이, 광학 모듈, 방열 모듈, 생체 모듈, 메모리와 같은 적어도 2개의 모듈들을, 이들 중 하나를 다른 하나 상에 서로 적층시킴으로써, 연결하는 것을 포함한다. 그러한 방식은 다양한 장점들을 갖는다. 수직 방향으로 집적화가 수행되므로 PCB(printed circuit board)-요건들이 더욱 완화된다. 긴 연결 케이블 또는 라인들을 사용하지 않고서도 모듈들을 서로 연결함으로써, 입력/출력 인터페이스들의 전력 소모 및 신호 품질이 개선된다. 다수의 패키지들 대신 단일 패키지가 요구되므로 가격이 절감된다. 이러한 집적화 기술은 단일 패키지 내에 고복잡도의 시스템의 최소화를 가능케 한다.
서로 적층된 다수의 모듈들을 연결하기 위한 다양한 기술들이 개발되어 왔다. 적어도 2개의 모듈들을 서로 연결하기 위한 가능한 일 기술로서 직접 본딩(direct bonding)을 들 수 있다. 그러한 기술에서, 2개의 모듈들, 예를 들어, 2개의 반도체 다이들이 서로 상에 위치되고, 상대적으로 저온에서 서로가 압착되며(pressed), 그에 따라 2개의 다이들 사이의 경계면(interface)에서 전기적 연결들이 생성될 수 있다.
예를 들어, 도 8a에 나타난 바와 같이, 제1 표면(8100)을 가지는 제1 반도체 다이(8000)는, 확산 방지층(8211)에 의해 둘러싸인 도전층(8220)으로 구성된 연결 구조물(8200)을 포함할 수 있다. 동시에, 제2 반도체 다이(8700)는 제1 표면(8710)을 가질 수 있고 확산 방지층(8211) 및 도전층(8220)을 포함하는 연결 구조물(8200)을 포함할 수 있다. 제1 반도체 다이(8000)의 연결 구조물(8200) 및 제2 반도체 다이(8700)의 연결 구조물(8200)은 실질적으로 유사할 수 있다.
제1 반도체 다이(8000)의 상부 상에 제2 반도체 다이(8700)를 압착시킴으로써 3D 집적화가 수행될 수 있고, 그에 따라 제2 반도체 다이(8700)의 제1 표면(8710)이 제1 반도체 다이(8000)의 제1 표면(8100)을 압착한다. 그러한 과정 동안, 제1 반도체 다이(8000) 및 제2 반도체 다이(8700)가 적어도 방향(1900)을 따라 정렬되어야 하며, 그에 따라 제1 반도체 다이(8000)의 연결 구조물(8200)이 제2 반도체 다이(8700)의 실질적으로 유사한 연결 구조물(8200)과 정렬된다. 이는 도 8b 및 미국특허공보 제US6,962,835호에 도시된다.
그러나, 기술적인 한계로 인해, 완전한 정렬은 달성되기 어렵다. 실제로, 적어도 일 방향에서 작은 오정렬(misalignment)이 존재할 수 있다. 예를 들어, 방향(1900)에서, 도 8a의 오정렬 값(M)에 의해 도시된 바와 같이, 오정렬이 존재할 수 있다. 오정렬 값(M)이 발생함을 전제로 3D집적화가 수행되는 경우, 도 8c에 도시된 결과가 얻어질 수 있다.
도 8c에 나타난 바와 같이, 제1 반도체 다이(8000)의 연결 구조물(8200)은 제2 반도체 다이(8700)의 연결 구조물(8200)과 정렬되지 않을 수 있다. 따라서 오차 영역(8500)이 존재할 수 있으며, 제2 반도체 다이(8700)의 연결 구조물(8200)의 도전층(8220)은, 제1 반도체 다이(8000)의 연결 구조물(8200)의 확산 방지층(8211) 상에 위치되고, 또한 제1 반도체 다이(8000)의 연결 구조물(8200)을 포함하지 않는 반도체 다이(8000)의 영역 상에 위치된다.
이 경우, 예를 들어, 제2 반도체 다이(8700)의 연결 구조물(8200)의 도전층(8220)이 구리로 구현되고, 제1 반도체 다이가 예를 들어 실리콘 반도체 다이인 경우, 영역(8500)을 통해, 1 반도체 다이(8000)의 연결 구조물(8200)과 대응되지 않는 1 반도체 다이(8000)의 부분 내로 구리가 확산될 가능성이 존재할 수 있다.
현재의 3D 집적화 기술들에서 이러한 문제가 존재하고, 상기 문제는 결과적으로 집적화 시스템들의 제조 산업에서 그러한 기술들의 적용을 금지 또는 제한시킨다.
따라서, 본 발명이 해결하고자 하는 과제는, 3D 집적화 하에서 반도체 기판에 사용되는 연결 구조물을 제공하여, 3D 집적화 공정 동안 오정렬이 발생하더라도 연결 구조물을 구성하는 금속의 확산을 방지할 수 있도록 하는 것이다.
본 발명의 가르침에 의해 전술한 목적이 달성될 수 있다.
본 발명의 실시예에 따른 반도체 기판 내 연결 구조물의 구현 방법은, 제1 표면을 가지는 반도체 기판(1000) 내 연결 구조물의 구현 방법으로서, 상기 반도체 기판은 상기 제1 표면을 따라 제2 기판과의 3D 집적화가 예견되며, 상기 3D 집적화는 적어도 하나의 차원에서 오정렬 값(M)을 가지는 측방 오정렬이 발생하고, 상기 구현 방법은, 도전층으로부터 나온 요소들의 상기 반도체 기판의 나머지 부분으로의 확산을 방지하기 위해, 확산 방지 구조물을 성장시키는 단계를 포함하고, 상기 확산 방지 구조물의 제1 단부 표면은 상기 제1 표면과 수직인 방향에 대하여 상기 제1 표면과 실질적으로 평행한 상기 확산 방지 구조물의 최외부 표면이고, 상기 기판으로부터 상기 제1 표면을 향하여 연장되며, 상기 제1 단부 표면은 상기 측방 오정렬의 방향을 따라 길이를 가질 수 있고, 상기 길이는 상기 오정렬 값에 의해 결정되고, 3D 집적화된 구조물의 집적화된 상태에서 상기 제2 기판의 도전층으로부터 나온 요소들의 확산이 방지되도록 상기 확산 방지 구조물의 상기 길이가 선택될 수 있다.
그러한 공정을 수행함으로써, 3D 집적화 동안 오정렬이 존재하더라도, 3D 집적화 공정 동안 상기 집적화된 제1 기판 상의 연결 구조물과 대응되도록 정렬될 수 있는 연결 구조물을 구현하는 것이 가능하다. 오정렬 값을 고려함으로써, 오정렬을 보상하고 도전성 요소의 확산을 방지하도록, 확산 방지 구조물의 크기가 조절될 수 있다.
일부 실시예들에서, 상기 길이는 적어도 측방 오정렬 값만큼 클 수 있다.
확산 방지 구조물의 길이를 적어도 오정렬 값이 되도록 선택함으로써, 최대의 오정렬의 경우에도, 도전성 요소의 확산의 방지가 보증될 수 있다.
일부 실시예들에서, 상기 길이는 적어도 오정렬의 방향을 따른 제2 기판의 도전층의 길이만큼 길 수 있다.
확산 방지 구조물의 길이를 적어도 오정렬의 방향을 따른 제2 기판의 도전층의 길이만큼 길게 선택함으로써, 제1 및 제2 기판의 도전층들 사이의 접촉이 달성될 때마다, 도전성 요소의 확산의 방지가 보증될 수 있다.
일부 실시예들에서, 연결 구조물의 구현 방법은, 확산 방지 구조물을 성장시킨 후 적어도 도전층을 성장시키는 단계를 더 포함할 수 있고, 그에 따라 적어도 확산 방지 구조물에 의해 상기 도전층이 반도체 기판으로부터 분리된다.
확산 방지 구조물을 성장시킨 후 도전성 요소를 성장시킴으로써, 확산 방지 구조물의 두께와 대응되는 제1 단부 표면의 길이를 가지는 확산 방지 구조물을 구현할 수 있고, 이후 상기 확산 방지 구조물의 상부 상에 직접 도전성 요소를 증착시킬 수 있다. 그러한 방법에서, 2개의 증착들, 확산 방지 구조물 및 도전성 요소의 증착들만이 필요하다.
일부 실시예들에서, 연결 구조물의 구현 방법은 확산 방지 구조물의 성장 전에, 적어도 도전층을 성장하는 단계를 더 포함할 수 있다.
확산 방지 구조물을 성장시키기 전에 도전성 요소를 성장시킴으로써, 이미 성장된 도전성 요소의 위치에 대한 구체적인 영역들에서만 요구되는 길이를 가지는 확산 방지 구조물을 구현할 수 있다.
일부 실시예들에서, 확산 방지 구조물을 성장시키는 단계는 확산 방지층을 성장시키는 단계를 포함할 수 있다.
확산 방지층을 확산 방지 구조물로 사용함으로써, 확산 방지 구조물을 성장시키는 공정이 정확하게 제어될 수 있다. 나아가, 상기 확산 방지층을 확산 방지 구조물로 사용함으로써, 확산 방지 구조물을 성장시키기 위해 단일 제조 단계만이 필요할 수 있다.
일부 실시예들에서, 확산 방지 구조물을 성장시키는 단계는, 확산 방지층보다 큰 성장 속도를 가지도록 확산 방지층 상에 제2 층을 성장시키는 단계를 더 포함할 수 있다.
확산 방지 구조물을 성장시키기 위해 2개의 층들을 사용함으로써, 작은 성장 속도를 가지는 얇은 확산 방지층을 사용하고, 더욱 빠른 성장 속도를 가지는 제2 층을 사용하는 것이 가능하다. 그러한 경우, 동일한 종류(set)의 마스크를 사용하여 양 층들 모두가 증착될 수 있다. 그러나, 제2 층의 더욱 빠른 성장 속도 덕분에, 신속한 생산이 달성될 수 있다.
일부 실시예들에서, 확산 방지층의 성장 단계는 탄탈륨(Ta), 탄탈륨 질화물(TaN), 실리콘 질화물(Si3N4)의 층을 성장시키는 단계를 포함할 수 있다.
이러한 요소들 중에서 확산 방지층을 선택함으로써, 도전성 물질의 확산 방지 효과가 최적으로 달성될 수 있다.
일부 실시예들에서, 확산 방지 구조물의 길이는 20 nm 내지 1 μm 사이일 수 있다.
표준 확산 방지층의 길이보다 실질적으로 더 긴 길이를 가지는 확산 방지 구조물을 성장시킴으로써, 오정렬의 경우에도 불구하고, 도전성 요소 확산을 방지할 수 있다는 이점이 달성될 수 있다.
본 발명의 추가적인 실시예에 따른, 적어도 2개의 반도체 기판의 3D 집적화 구현 방법은 다음 단계들을 포함할 수 있다: 전술한 본 발명의 실시예에 따라 상기 2개의 반도체 기판들 중 적어도 하나에, 바람직하게는 상기 2개의 반도체 기판들 각각에, 연결 구조물을 구현하는 단계; 및 상기 2개의 반도체 기판들 각각의 상기 제1 표면을 따라 상기 2개의 반도체 기판을 접착시키는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 반도체 기판 내 연결 구조물의 구현 방법에 의해 얻어진, 2개의 기판들을 사용한 3D 집적화를 구현함으로써, 3D 집적화 공정 동안 발생할 수 있는 오정렬에도 불구하고, 원치 않는 도전성 물질의 확산을 방지할 수 있도록, 상기 2개의 기판들 사이의 연결을 구현하는 것이 가능하다.
일부 실시예들에서, 2개의 반도체 기판들을 접착시키는 단계는, 특히 상기 2개의 반도체 기판들을 서로 본딩시킴으로써 접착시키는 단계를 포함할 수 있다.
2개의 기판들을 본딩시킴으로써, 안정적인 연결이 보증될 수 있고, 연결 영역들의 추가적인 오정렬이 방지될 수 있다.
본 발명의 추가적인 실시예에 따른 반도체 시스템은, 연결 구조물을 포함하는 제1 기판 및 제2 기판을 적어도 포함하고, 상기 제1 기판은 적어도 제1 표면을 가지고 상기 제1 표면을 따라 상기 제2 기판 또는 층과 3D 집적화되고, 상기 3D 집적화는 적어도 하나의 차원에서 오정렬 값(M)을 갖는 측방 오정렬을 가지며, 상기 연결 구조물은, 도전층으로부터 나온 요소들의 상기 기판의 물질 내로의 확산을 방지하기 위한 확산 방지 구조물을 포함하고, 상기 확산 방지 구조물은, 제1 단부 표면이 상기 제1 표면과 수직인 방향에 대하여 상기 제1 표면과 실질적으로 평행한 상기 확산 방지 구조물의 최외부 표면이 되고 상기 기판으로부터 상기 제1 표면을 향하여 연장되도록 구성되며, 상기 확산 방지 구조물의 상기 제1 단부 표면은 상기 측방 오정렬의 방향에서 길이(L)를 가지고, 상기 길이는 상기 오정렬 값에 의해 결정되며, 상기 제2 기판의 도전층으로부터 나오는 요소들의 확산이 방지되도록 상기 확산 방지 구조물의 상기 길이(L)가 선택된다.
그러한 방법으로 반도체 시스템을 구현함으로써, 3D 집적화 동안 오정렬이 발생하더라도, 3D 집적화 공정 동안 제1 및 제2 기판들 상의 대응되는 연결 구조물들 사이의 안정적인 전기적 연결을 구현하는 것이 가능하다. 오정렬 값을 고려함으로써, 오정렬을 보상하고 도전성 요소의 확산을 방지하도록, 확산 방지 구조물의 크기가 조절될 수 있다.
일부 실시예들에서, 상기 길이는 적어도 측방 오정렬 값만큼 클 수 있다.
확산 방지 구조물의 길이를 적어도 오정렬 값이 되도록 선택함으로써, 최대의 오정렬의 경우에도, 도전성 요소의 확산의 방지가 보증될 수 있다.
일부 실시예들에서, 상기 길이는 적어도 오정렬의 방향을 따른 제2 기판의 도전층의 길이만큼 길 수 있다.
확산 방지 구조물의 길이를 적어도 오정렬의 방향을 따른 제2 기판의 도전층의 길이만큼 길게 선택함으로써, 제1 및 제2 기판의 도전층들 사이의 접촉이 달성될 때마다, 도전성 요소의 확산의 방지가 보증될 수 있다.
일부 실시예들에서, 도전성 구조물은 적어도 도전층을 더 포함할 수 있고, 상기 도전층은 적어도 확산 방지 구조물에 의해 제1 기판으로부터 분리된다.
확산 방지 구조를 이용하여 상기 도전성 요소를 상기 기판과 분리시킴으로써, 상기 제1 기판의 연결 구조물의 도전성 요소의 제1 기판 내로의 확산을 방지할 뿐만 아니라 제2 기판의 연결 구조물의 도전성 요소의 제1 기판 내로의 확산을 방지하기 위해, 확산 방지 구조물을 사용하는 것이 가능해진다.
일부 실시예들에서, 확산 방지 구조물은 확산 방지층을 포함할 수 있다.
확산 방지층을 확산 방지 구조물로 사용함으로써, 확산 방지 구조물을 성장시키기 위한 공정이 정확하게 제어될 수 있다. 나아가, 확산 방지층을 확산 방지 구조물로 사용함으로써, 확산 방지 구조물을 성장시키기 위해 단일 제조 단계만이 필요할 수 있다.
일부 실시예들에서, 확산 방지 구조물은 확산 방지층 및 상기 확산 방지층 상의 제2 층을 포함할 수 있고, 상기 제2 층은 상기 확산 방지층보다 더욱 빠른 성장 속도를 가질 수 있다.
확산 방지 구조물을 성장시키기 위해 2개의 층들을 사용함으로써, 낮은 성장 속도를 가지는 1개의 얇은 확산 방지층과 더욱 빠른 성장 속도를 가지는 제2 층을 사용하는 것이 가능하다. 그러한 경우, 동일한 종류의 마스크를 사용하여 양 층들 모두를 증착하는 것이 가능하다. 그러나, 제2 층의 더욱 빠른 성장 속도 덕분에 빠른 생산이 달성될 수 있다.
일부 실시예들에서, 확산 방지층은 탄탈륨(Ta), 탄탈륨 질화물(TaN), 실리콘 질화물(Si3N4) 중 임의의 요소일 수 있다.
이러한 요소들 중에서 확산 방지층을 선택함으로써, 도전성 물질의 확산 방지 효과가 최적으로 달성될 수 있다.
본 발명의 실시예들에 따른 연결 구조물의 구현 방법에 따르면, 3D 집적화 동안 오정렬이 존재하더라도, 집적화된 제1 기판 상의 연결 구조물과 대응되도록 정렬될 수 있는 연결 구조물을 구현하는 것이 가능하다. 오정렬 값을 고려함으로써, 오정렬을 보상하고 도전성 요소의 확산을 방지하도록, 확산 방지 구조물의 크기가 조절될 수 있다.
본 발명의 여러 실시예들을 도시하기 위해 첨부의 도면들이 명세서에 포함되고 명세서의 일부를 형성한다. 이러한 도면들은 상세한 설명과 함께 본 발명의 특징들, 이점들, 및 원리들을 설명한다. 상기 도면들은, 본 발명이 어떻게 이루어지고 사용되는지에 대한 바람직한 실시예들 또는 선택적인 실시예들을 도시하기 위한 목적으로 도시된 것일 뿐이고, 도시되고 설명된 실시예들에만 본 발명을 한정하기 위한 것으로 이해되어서는 안된다. 첨부된 도면에 도시된 바와 같이, 이하의 본 발명의 다양한 실시예들의 설명으로부터 추가적인 특징들 및 이점들이 더욱 특히 명백해질 것이고, 유사한 부재번호는 유사한 요소를 지칭한다.
도 1은 본 발명의 실시예들에서 사용된 3D 집적화를 위한 2개의 기판들을 도시하는 개략도이다.
도 2는 본 발명의 제1 실시예에 따른 연결 구조물의 구현 방법을 도시하는 개략도이다.
도 3a는 본 발명의 실시예에 따른 3D 집적화의 공정이 진행중인 2개의 기판들을 도시하는 개략도이다.
도 3b는 본 발명의 실시예에 따른 2개의 기판들의 3D 집적화의 결과를 도시하는 개략도이다.
도 4는 본 발명의 제2 실시예에 따른 연결 구조물의 구현 방법을 도시하는 개략도이다.
도 5는 본 발명의 제3 실시예에 따른 연결 구조물의 구현 방법을 도시하는 개략도이다.
도 6a 및 도 6b는 본 발명의 제4 실시예에 따른 연결 구조물의 구현 방법을 도시하는 개략도들이다.
도 7a 및 도 7b는 본 발명의 제5 실시예에 따른 2개의 기판들을 포함하는 3D 시스템을 도시하는 개략도들이다.
도 8a는 최신 제품에 대한 3D 집적화의 공정이 진행되는 2개의 기판들을 도시하는 개략도이다.
도 8b는 최신 제품에서, 집적화 오정렬이 없는 경우, 2개의 기판들의 3D 집적화의 결과를 도시하는 개략도이다.
도 8c는 최신 제품에서, 집적화 오정렬이 있는 경우, 2개의 기판들의 3D 집적화의 결과를 도시하는 개략도이다.
이하의 상세한 설명에서는, 본 발명의 완전한 이해를 제공하기 위해 구체적인 설명이 예시적인 목적으로 기재된다. 그러나, 그러한 구체적인 설명들 이외의 방식으로도 본 발명이 실시될 수 있음은 자명하다.
도 8에 나타난 바와 같이, 제1 표면(8100)과 대응되는 표면을 따른 제1 반도체 다이(8000)의 연결 구조물(8200)의 도전층(8220) 및 확산 방지층(8211)의 형상은, 제1 표면(8710)과 대응되는 표면을 따른 제2 반도체 다이(8700)의 연결 구조물(8200)의 도전층(8220) 및 확산 방지층(8211)의 형상과 실질적으로 동일할 수 있다.
도전층(8220)은 전기 신호를 전달하기 위해 사용될 수 있고, 그러한 신호의 전파를 위해 전기적 특성들을 가지는 물질로 구현될 수 있다. 도전층(8220)의 물질이 제1 반도체 다이(8000) 및 제2 반도체 다이(8700) 내로 확산되는 것을 방지하기 위해, 확산 방지층이 사용될 수 있다.
정렬에 의해, 제1 반도체 다이(8000)가 방향(1900)을 따라 위치될 수 있고, 그에 따라 방향(1800)과 수직하게 그리고 방향(1900)을 포함하는 평면을 따라서, 제1 반도체 다이(8000)의 연결 구조물(8200)의 도전층(8220)의 표면 및 제2 반도체 다이(8700)의 연결 구조물(8200)의 도전층(8220)의 표면이 실질적으로 동일한 면적을 차지한다. 동시에, 정렬에 의해, 제1 반도체 다이(8000)가 방향(1900)을 따라 위치될 수 있고, 그에 따라 방향(1800)과 수직하게 그리고 방향(1900)을 포함하는 평면을 따라서, 제1 반도체 다이(8000)의 연결 구조물(8200)의 확산 방지층(8211)의 표면 및 제2 반도체 다이(8700)의 연결 구조물(8200)의 확산 방지층(8211)의 표면이 실질적으로 동일한 면적을 차지한다. 그러한 모습이 도 8b에 도시된다.
그러나, 도 8b에 도시된 모습이 기술적 한계로 인해 달성될 수 없기 때문에, 오정렬이 존재하는 경우에도 반도체 기판들 내 도전 물질의 확산을 방지할 수 있는 구조물이 구현되어야 한다.
도 1은 3D 집적화 과정 중의 제1 반도체 기판(1000) 및 제2 반도체 기판(1700)을 도시한다. 3D 집적화는 본딩 공정을 포함할 수 있다.
제1 반도체 기판(1000)은 적어도 제1 표면(1100)을 가지고, 제2 반도체 기판(1700)은 적어도 제1 표면(1710)을 가진다. 반도체 기판들(1000, 1700) 모두는 트랜지스터, 다이오드들, 커패시터들, 금속 라인들 및 비아들과 같은 복수의 회로를 포함할 수 있고, 이들 복수의 회로들은 부재 번호 1600으로 도시된다. 비록 도 1에 도시되지는 않았지만, 제1 반도체 기판(1000) 및 제2 반도체 기판(1700) 모두는 추가적으로 모듈들, 예를 들어, 광학 모듈들, 생체 모듈을, 메모리들, 및/또는 전력 모듈들을 더 포함할 수 있다. 또한, 제1 반도체 기판(1000) 및 제2 반도체 기판(1700) 중 하나 또는 이들 모두는 실리콘 웨이퍼, 실리콘 온 인슐레이터(silicon on insulator) 웨이퍼, 글라스(glass) 기판, 또는 더 일반적으로는 기판 중 적어도 하나를 포함할 수 있다.
제1 반도체 기판(1000) 및 제2 반도체 기판(1700)은, 제1 표면(1100) 및 제1 표면(1710)과 대응되는 표면을 따라 이들 기판들을 본딩함으로써 집적화될 수 있고, 상기 본딩은, 방향(1800)을 따라 이들 기판들을 서로 근접시키고, 화살표들(1150)에 의해 지칭된 바와 같이, 소정의 환경 하에서, 소정의 온도에서 소정량의 압력을 인가함으로써 수행된다.
상기 본딩은 특히 미국특허공보 제US6,962,835호에 개시된 기술과 상응할 수 있고, 더욱 바람직하게는, Di Cioccio 및 Al의 "Enabling 3D Interconnects with Metal Direct Bonding"이라는 제목의 논문(IITC 2009)에 개시된 기술과 상응할 수 있다. 상기 본딩을 위해, 외부 열 압축 본딩(external thermo compression bonding)과 같은 다른 기술이 사용될 수도 있다.
나아가, 제1 반도체 기판(1000) 및 제2 반도체 기판(1700) 모두는, 방향(1800)에 수직하고 방향(1900)을 포함하는 평면을 따라 실질적으로 동일한 위치들에 배치되는(placed) 연결 구조물들(1200)을 포함하고, 그에 따라 2개의 반도체 기판들이 방향(1800)을 따라 서로 근접되면, 제1 반도체 기판(1000)의 연결 구조물들(1200)이 대응되는 제2 반도체 기판(1700)의 연결 구조물들(1200)과 접촉하게 된다. 예를 들어, 제1 반도체 기판(1000)의 연결 구조물(1201)은 제2 반도체 기판(1700)의 연결 구조물(1202)과 접촉하여야 한다. 비록 도 1에서는 2개의 연결 구조물들만이 도시되었지만, 더 많은 연결 구조물이 있을 수 있다.
도 2는 본 발명의 제1 실시예에 따른 연결 구조물의 구현 방법을 도시하는 개략도이다. 더욱 구체적으로, 도 2는 제1 반도체 기판(1000)의 연결 구조(1201), 및/또는 제2 반도체 기판(1700)의 연결 구조물(1202), 및/또는 도 1의 임의의 연결 구조물들(1200)과 같은 연결 구조물(2200)의 구현 방법을 도시한다.
도 2에 나타난 바와 같이, 반도체 기판(2000A)은 홀(2300)을 포함한다. 홀(2300)은, 기판으로부터 시작해 단계(S20)를 통해, 예를 들어, 포토리소그래피 및 식각 공정을 수행함으로써 구현될 수 있다. 홀(2300)의 크기, 형상, 깊이 및 위치는 반도체 제조 기술 분야에서 알려진 방법으로 제어될 수 있다.
증착 및/또는 성장 단계(S21)를 수행함으로써, 반도체 기판(2000A)의 상부 상에 확산 방지층(2211)이 구현되고, 그에 따라 반도체 기판(2000B)이 얻어진다. 확산 방지층(2211)의 구현은, 예를 들어 화학 기상 증착(Chemical Vapour Deposition, CVD), 물리 기상 증착(Physical Vapour Deposition, PVD), 애피택시(epitaxy) 또는 다른 기술들을 포함하는 증착 및/또는 성장과 같은 알려진 반도체 기판 제조 공정으로 수행될 수 있다. 상기 확산 방지층은, 예를 들어 탄탈륨(Ta), 탄탈륨 질화물(TaN), 또는 실리콘 질화물(Si3N4)과 같은, 금속 원자들의 확산을 방지하는 특성을 가지는 물질층일 수 있다.
순차적으로, 도전층(2221)의 시드 증착(seed deposition)을 포함할 수 있는 단계(S22A)를 통해, 반도체 기판(2000C)이 얻어진다. 상기 시드 증착 공정은, PVD 시드 또는 CVD 시드와 같은 당해 기술분야에 알려진 기술들을 이용하여 수행될 수 있다. 예를 들어, 도전층(2221)은 구리, 은, 금 또는 전기적 도전성을 갖는 다른 임의의 물질일 수 있다.
순차적으로, 도전층(2222)의 증착을 포함하는 단계(S22B)를 통해, 반도체 기판(2000D)이 얻어진다. 상기 단계(S22B)는 전기 화학 증착(electrochemical deposition, ECD)을 포함할 수 있다. 도전층(2222)은 도전층(2221)과 동일한 물질일 수 있고, 따라서 도전층(2221) 상으로의 도전층(2222)의 접착이 촉진될 수 있다. 선택적으로, 도전층(2222)은 도전층(2221)과 다른 물질일 수 있고, 이 경우 성장 공정을 신속히 수행할 수 있거나, 더욱 양호한 전기적 도전성을 제공할 수 있거나, 또는 제조 단가를 감소시킬 수 있다.
순차적으로, 반도체 기판(2000D)은 화학 기계 연마(chemical mechanical polishing, CMP)를 포함하는 단계(S23)를 거칠 수 있고, 이에 따라 반도체 기판(2000E)이 얻어진다.
이 공정에 의해, 반도체 기판(2000E)에 도시된 것과 같은 연결 구조물(2200)이 얻어진다.
연결 구조물(2200)은 확산 방지층(2211) 및 도전층(2220)을 포함한다. 또한, 확산 방지층(2211)은 반도체 기판(2000E)의 제1 표면(2100)과 실질적으로 평행한 표면(2230)을 포함한다. 본 실시예에서의 단부 표면(2230)의 크기는, 실질적으로, 단계(S21) 동안 증착된 확산 방지층(2211)을 형성하는 물질의 두께에 의해 결정된다. 따라서, 단계(S21)동안 증착된 물질의 양을 제어함으로써, 적어도 방향(1900)을 따라 단부 표면(2230)의 길이를 제어하는 것이 가능하다.
반도체 기판(2000E)에서, 확산 방지층(2211)의 표면(2230)은 확산 방지 구조물로서 동작할 수 있고, 따라서 오정렬이 존재하는 경우에도 제2 반도체 기판의 도전층 밖으로 나온 요소들의 반도체 기판(2000E) 내로의 확산이 방지된다.
도 3a는 본 발명의 제1 실시예에 따른 3D 집적화 공정 중의 2개의 기판들을 도시하는 개략도이다: 더욱 구체적으로, 도 3a는 방향(1800)을 따른 3D 집적화 과정 중의 제1 반도체 기판(1000) 및 제2 반도체 기판(1700)을 도시한다.
도 3a에서 나타난 바와 같이, 제1 반도체 기판(1000)은 제2 반도체 기판(1700)에 대해 방향(1900)을 따라 측방 오정렬을 가질 수 있다. 방향(1900)을 따른 측방 오정렬은, 예를 들어, 약 20nm 내지 약 1 μm의 차수, 또는, 예를 들어, 1 μm를 초과하는 차수의 값(M)을 가질 수 있다. 제1 반도체 기판(1000) 및 제2 반도체 기판(1700) 모두는 도 2에서 설명된 공정에 의해 얻어져 연결 구조물(2200)을 포함한다. 따라서, 연결 구조물(2200)은 방향(1900)에서 전형적으로 20 nm 내지 1μm의 차수의 값(L)과 대응되는 길이를 가지는 표면(2230)을 가지고, 확산 방지 구조물로서 동작한다.
도 3b는 본 발명의 실시예에 따른 2개의 기판들의 3D 집적화의 결과를 도시하는 개략도이다. 더욱 구체적으로, 도 3b는 제1 반도체 기판(1000) 및 제2 반도체 기판(1700)의 3D 집적화에 의해 얻어진 반도체 시스템을 도시한다.
다른 일 실시예에서, 제1 반도체 기판(1000)의 표면(2230)의 길이(L)는 방향(1900)을 따른 제2 반도체 기판(1700)의 도전층(2220)의 길이보다 길 수 있다. 그러한 방법으로 길이(L)를 선택함으로써, 제1 반도체 기판(1000)의 도전층(2220)과 제2 반도체 기판(1700)의 도전층(2220) 사이의 접촉이 구현될 때마다 확산 방지가 보장될 수 있다.
도 3b에 나타난 바와 같이, 제1 반도체 기판(1000)의 연결 구조물(2200)이 제2 반도체 기판(1700)의 연결 구조물(2200)에 대하여 오정렬 될 수 있다. 그러나, 제1 반도체 기판(1000)의 연결 구조물(2200)의 확산 방지층(2211) 덕분에, 제2 반도체 기판(1700)의 연결 구조물(2200)의 도전층(2220)이 제1 반도체 기판(1000) 내로 확산되는 것이 방지될 수 있다. 따라서, 도전성 물질이 영역(8500)을 통해 확산될 수 있는 도 8c에 도시된 바와 같은 종래 기술과 대조적으로, 제2 반도체 기판(1700)의 도전층(2200)은 언제나 제1 반도체 기판(1000)의 도전층(2200)을 포함하는 영역 상으로 또는 상기 제1 반도체 기판의 도전층(2200) 및 표면(2230)을 포함하는 영역 상으로 위치된다. 그러한 방식으로, 도전층(2200)을 구성하는 물질의 반도체 기판(1000) 내로의 확산이 방지될 수 있다.
더욱 구체적으로, 도 3a에 나타난 바와 같이, 제1 반도체 기판(1000)의 연결 구조물(2200)의 확산 방지층(2211)은, 오정렬의 방향(1900)에서 길이(L)를 가지는 단부 표면(2230)을 가질 수 있다. 적어도 오정렬 값(M)만큼 크도록 길이 값(L)을 선택함으로써, 도 3b에 도시된 결과가 얻어질 수 있다. 더욱 구체적으로, 방향(1900)에서의 오정렬 값(M)과 적어도 대응되도록 표면(2230)의 방향(1900)에서의 길이(L)를 선택함으로써, 제2 반도체 기판(1700)의 연결 구조물(2200)의 도전층(2220)이, 제1 반도체 기판(1000)의 연결 구조물(2200)의 도전층(2220) 또는 제1 반도체 기판(1000)의 연결 구조물(2200)의 확산 방지층(2211)의 표면(2230) 상에만 위치됨이 보장된다. 다시 말해, 적어도 오정렬 값(M)만큼 크도록 표면(2230)의 길이(L)를 선택함으로써, 제2 반도체 기판(1700)의 연결 구조물(2200)의 전기적 도전성 물질(2220)의 제1 반도체 기판(1000) 내로의 확산이 방지될 수 있다.
선택적으로, 또는 추가로, 표면(2230)의 길이(L)는, 예를 들어, 연속적인 3D 집적화들에서 최대 오정렬 값(M), 또는 연속적인 3D 집적화들에서 평균 오정렬 값(M)으로 조절될 수 있다. 이 방법에서, 오정렬이 절대적으로(in absolute terms) 또는 평균적으로 반도체 기판(1000) 및/또는 반도체 기판(1700)내 도전성 물질(2200)의 확산을 야기하지 않을 것임이 보증될 수 있다.
선택적으로, 또는 추가로, 제1 반도체 기판(1000) 내 표면(2230)의 길이(L)가 적어도 제2 반도체 기판(1700)의 연결 구조물의 도전성 물질(2220)의 길이만큼 크도록 설정될 수 있다. 이 방법을 통해, 제1 반도체 기판(1000) 및 제2 반도체 기판(1700)의 도전성 물질들(2220) 사이의 접촉이 달성될 때마다, 확산이 방지될 수 있음이 보증된다. 이는 오정렬 값이 알려지지 않고, 반면에 제2 반도체 기판(1700)의 연결 구조물의 도전성 물질(2220)의 길이가 알려진 경우에 유리하다.
나아가, 오정렬 값(M)은 반도체 기판(1000)의 다른 영역들에서 서로 다를 수 있다. 예를 들어, 제조 또는 핸들링 머신의 공차로 인한 오정렬뿐만 아니라, 반도체 기판 상에 가해진 압력 때문에, 또는 상기 기판에 대한 온도 변화(gradient) 때문에 오정렬이 발생할 수 있다. 웨이퍼 전반적으로 오정렬 값(M)이 일정하지 않은 경우, 웨이퍼의 다른 부분에 위치된 다른 연결 구조물들(2200)에 대한 표면(2230)의 값(L)을 선택할 때, 이러한 사항들이 고려될 수 있다.
도 4는 본 발명의 제2 실시예에 따른 연결 구조물(4200)을 구현하기 위한 공정을 도시한 개략도이다. 더욱 구체적으로, 도 4는, 예를 들어 도 1의 제1 반도체 기판(1000)의 연결 구조물(1201), 및/또는 제2 반도체 기판(1700)의 연결 구조물(1202) 및/또는 임의의 연결 구조물들(1200)과 같은 연결 구조물(4200)을 구현하는 공정을 도시한다.
도 4에서 나타난 바와 같이, 제1 홀(4320) 및 표면(4100)을 향하여 상기 홀을 둘러싸는 제2 홀(4310)을 가지는 반도체 기판(4000A)이 단계(S40)에 의해 얻어질 수 있다. 제1 홀(4320)은 반도체 기판으로부터 시작해 단계(S40)를 통해, 예를 들어, 포토리소그래피 및 식각 공정을 수행함으로써 구현될 수 있다. 제1 홀(4320)의 크기, 형상, 깊이 및 위치는 반도체 제조 기술 분야에서 알려진 방법으로 제어될 수 있다. 마찬가지로, 제2 홀(4310)은 벌크 반도체 기판으로부터 시작해 단계(S40)를 통해, 예를 들어, 잘-알려진 포토리소그래피 및 식각 공정들을 수행함으로써 구현될 수 있다. 제2 홀들(4310)의 크기, 형상, 깊이 및 위치는 반도체 제조 기술 분야에서 알려진 방법으로 제어될 수 있다. 선택적으로 또는 추가로, 제1 홀(4320) 및 제2 홀들(4310) 모두가 단일 포토리소그래피 단계로 구현될 수 있다.
제2 홀들(4310)의 길이는, 적어도 방향(1900)에서, 원하는 길이(L)와 대응되도록 선택될 수 있다.
순차적으로, 단계(S41)를 통해 확산 방지층(4211)이 반도체 기판(4000A) 상에 증착되고, 반도체 기판(4000B)이 얻어진다. 단계(S41)를 수행하기 위한 기술들은 도 2에서의 단계(S21)를 수행하기 위한 기술들과 실질적으로 유사할 수 있다. 나아가, 확산 방지층(4211)은 도 2에서의 확산 방지층(2211)과 실질적으로 유사할 수 있다.
순차적으로, 단계(S42A) 및 단계(S42B)를 통해 도전층(4221) 및 도전층(4222)이 반도체 기판(4000B) 상에 증착되고, 그에 따라, 반도체 기판들(4000C, 4000D)이 각각 얻어진다. 단계들(S42A, S42B)은 도 2의 단계들(S22A, S22B)과 실질적으로 유사할 수 있다. 또한, 도전층(4221) 및 도전층(4222)은 도 2의 도전층(2221) 및 도전층(2222)과 각각 실질적으로 유사할 수 있다.
마지막으로, 단계(S43)를 통해, 반도체 기판(4000E)이 얻어진다. 단계(S43)은 도 2의 단계(S34)과 실질적으로 유사할 수 있다. 단계(S43) 후, 제2 홀들(4310) 내에 잔존하는 확산 방지층(4211)의 물질은, 적어도 방향(1900)에서, 표면(4100)의 표면 영역(4230)에서의 원하는 값(L)과 대응되는 길이를 가질 수 있고, 따라서 오정렬이 존재하는 경우에도 3D 구조물 내 확산 방지 구조물로서의 동작이 수행될 수 있다.
도 4에서 약술된 공정 덕분에, 도전성 요소(4220) 및 확산 방지층(4211)을 포함하는 연결 구조물(4200)이 얻어질 수 있다. 도전성 요소(4220)는 도 2의 도전성 요소(2220)와 실질적으로 동일할 수 있다. 반면에, 제2 홀들(4310) 덕분에, 확산 방지층(4211)은 벌크 내에서 실질적으로 도 2의 확산 방지층(2211)보다 더 얇을 수 있다. 비록 더욱 얇아졌지만, 제2 홀들(4310) 내에 증착된 확산 방지층(4211)은 도 2의 표면(2230)과 실질적으로 유사한 표면(4230)을 여전히 제공한다. 따라서, 도 4의 연결 구조물(4200)에 의해, 도 2의 연결 구조물(2200)에 의해 얻어진 동일한 이점들이 얻어질 수 있다. 또한, 단계(S41) 내 확산 방지층(4211)의 성장이 상대적으로 긴 동작일 수 있기 때문에, 본 실시예는 원하는 길이를 가지는 넓은 표면(4230)을 구현하면서도 더욱 얇은 층(4211)을 성장시키는 가능성을 가지므로, 절감된 비용의 측면 및 절감된 공정 시간의 측면 모두에서 유리할 수 있다.
반도체 기판(4000E)에서, 확산 방지층(4211)의 표면(4230)은 확산 방지 구조물로서 동작할 수 있고, 따라서 오정렬의 존재에도 불구하고 제2 반도체 기판의 도전층으로부터 나온 요소들의 반도체 기판(4000E) 내로의 확산이 방지될 수 있다.
도 5는 본 발명의 제3 실시예에 따른 연결 구조물(5200)을 구현하기 위한 공정을 도시하는 개략도이다. 더욱 구체적으로, 도 5는, 예를 들어 도 1의 제1 반도체 기판(1000)의 연결 구조물(1201) 및/또는 제2 반도체 기판(1700)의 연결 구조물(1202) 및/또는 임의의 연결 구조물들(1200)과 같은 연결 구조물(5200)을 구현하기 위한 공정을 도시한다.
도 5는 단계(S52)에 의해 달성된 도전층(5220) 및 확산 방지층(5212)을 포함하는 반도체 기판(5000A)을 도시한다. 단계(S52)를 수행하기 위한 기술들은 도 2의 단계들(S22A, S22B)을 수행하기 위한 기술들과 실질적으로 유사할 수 있다.
순차적으로, 단계(S50)에 의해 확산 방지층(5212) 상의 홀(5310)을 가지는 반도체 기판(5000B)이 얻어질 수 있고, 상기 홀(5310)은 도전층(5220)을 둘러싸거나 또는 표면(5100)과 근접한다. 홀(5310)의 크기, 형상, 깊이 및 위치는 반도체 제조 기술 분야에서 알려진 방법으로 제어될 수 있다. 단계(S50)를 수행하기 위한 기술들은 도 2의 단계(S20)을 수행하기 위한 기술들과 실질적으로 유사할 수 있다.
순차적으로, 단계(S51)를 통해 확산 방지층(5211)이 반도체 기판(5000B) 상에 증착되어 반도체 기판(5000C)이 얻어진다. 단계(S51)를 수행하기 위한 기술들은 도 2의 단계(S21)를 수행하기 위한 기술들과 실질적으로 유사할 수 있다. 또한, 확산 방지층(5211)은 도 2의 확산 방지층(2211)과 실질적으로 유사할 수 있다. 이 단계 동안 적어도 홀(5310)이 방지층 물질로 충전된다.
마지막으로, 단계(S53)에서, 반도체 기판(5000D)이 얻어진다. 단계(S53)는 초과 물질을 제거하기 위해 도 2의 단계(S23)과 실질적으로 유사한 CMP 공정을 이용할 수 있다. 단계(S43) 후, 홀들(5310) 내에 잔존하는 확산 방지층(5211)의 물질은, 적어도 방향(1900)에서, 적어도 표면(5230)에서의 원하는 값(L)과 대응되는 길이를 가질 수 있고, 확산 방지 구조물로서 동작할 수 있다.
도 5에서 설명된 공정을 수행함으로써, 도전성 물질이 이미 증착된 후에 확산 방지층(5211)을 구현하는 것이 가능하다. 나아가, 상대적으로 얇은 확산 방지층(5211)으로 원하는 길이(L)를 가지는 표현(5230)을 구현하는 것이 가능하다. 이는 제조 속도를 증가시키는 장점을 가지고, 따라서 비용이 절감된다.
반도체 기판(5000D)에서, 확산 방지층(5211)의 표면(5230)은 확산 방지 구조물로서 동작할 수 있고, 따라서 오정렬의 존재에도 불구하고 제2 반도체 기판의 도전층으로부터 나온 요소들의 반도체 기판(5000D)으로의 확산이 방지될 수 있다.
도 6a 및 도 6b는 본 발명의 제4 실시예에 따른 연결 구조물(6200)을 구현하기 위한 공정을 도시하는 개략도들이다. 더욱 구체적으로, 도 6a 및 도 6b는, 예를 들어 도 1의 제1 반도체 기판(1000)의 연결 구조물(1201), 및/또는 제2 반도체 기판(1700)의 연결 구조물(1202) 및/또는 임의의 연결 구조물들(1200)과 같은 연결 구조물(6200)을 구현하는 공정을 도시한다.
도 6a에 나타난 바와 같이, 단계(S60)를 통해 제1 홀(6320)을 가지는 반도체 기판(6000A)이 얻어진다. 제1 홀(6320)은 벌크 반도체 기판으로부터 시작해 단계(S60)를 통해 구현될 수 있다. 단계(S60)를 수행하기 위한 기술들은 도 2의 단계(S20)를 수행하기 위한 기술들과 실질적으로 유사할 수 있다.
순차적으로, 단계(S61A)를 통해, 반도체 기판(6000A) 상에 확산 방지층(6211)이 증착되어 반도체 기판(6000B)이 얻어진다. 단계(S61A)를 수행하기 위한 기술들은 도 2의 단계(S21)를 수행하기 위한 기술들과 실질적으로 유사할 수 있다. 또한, 확산 방지층(6211)은 도 2의 확산 방지층(2211)과 실질적으로 유사할 수 있다.
순차적으로, 단계(S61B)를 통해, 반도체 기판(6000B) 상에 제2 층(6213)이 증착되어 반도체 기판(6000C)이 얻어진다. 제2 층(6213)은 확산 방지층(6211) 상으로 증착된다. 제2 층(6213)도 또한 확산 방지층으로서 동작하고, 예를 들어 티타늄 질화물(TiN)일 수 있으며, 확산 방지층(6211)보다 더 큰 성장 속도를 가진다.
제2 층(6213)은 그것이 증착되는 조건 덕분에 확산 방지층(6211)보다 큰 성장 속도를 가질 수 있다. 즉, 확산 방지층(6211)의 성장 속도는, 확산 방지층(6211)이 반도체 기판(6000A) 상에 증착된다는 사실에 의해 영향을 받을 수 있지만, 제2 층(6213)의 경우, 제2 층(6213)이 확산 방지층(6211) 상에 증착된다는 사실 때문에, 제2 층(6213)의 성장 속도는 더욱 빠를 수 있다. 다시 말해, 양호한 특성을 가지고 정공들(holes)이 없는 반도체 기판(6000A) 상에 확산 방지층(6211)의 증착을 구현한다는 제약조건 때문에, 확산 방지층(6211)은 느리게 증착될 수 있다. 반면에, 제2 층(6213)은, 반도체 기판(6000A) 대신 확산 방지층(6211) 상에 증착됨으로써, 더욱 빠른 성장 속도로 증착될 수 있다.
선택적으로, 제2 층(6213) 및 확산 방지층(6211)은, 제2 층(6213) 및 확산 방지층(6211)에 대해 설명된 물질들 중에서, 서로 동일한 물질로 구현될 수 있고, 증착의 제1 부분에서는 느린 성장 속도를 이용하여 고품질의 층을 구현하고, 증착의 제2 부분에서는 빠른 성장 속도를 이용하여 더욱 빠른 성장 층을 구현함으로써, 증착 동안 물질의 성장 속도만이 증가될 수 있다.
순차적으로, 단계들(62A, 62B)을 통해, 도전층(6221) 및 도전층(6222)이 반도체 기판(6000C)의 제2 층(6213) 상에 증착되어, 반도체 기판들(6000D, 6000E)이 각각 얻어진다. 단계들(62A, 62B)은 도 2의 단계들(22A, 22B)과 실질적으로 유사할 수 있다. 나아가, 도전층들(6221) 및 도전층(6222)은 각각 도 2의 도전층(6221) 및 도전층(6222)과 실질적으로 유시할 수 있다.
이 실시예에서는, 이전의 실시예들과 마찬가지로, 시드 도전층(6221)이 필요하지 않을 수 있고, 도전 층(6221) 및 도전층(6222)의 증착 대신 도전층(6222)의 단일 증착이 수행될 수 있다.
마지막으로, 단계(S63)를 통해, 반도체 기판(6000F)이 얻어진다. 물질을 제거하기 위한 단계(S63)는 도 2의 단계(S23)와 실질적으로 유사한 CMP 공정일 수 있다. 단계(S63) 이후, 조합된 확산 방지층들(6211, 6123)은 표면(6230)을 나타내고, 확산 방지 구조물로서 동작한다.
도 6a 및 도 6b에 약술된 공정을 수행함으로써, 적어도 방향(1900)에서 길이(L)을 가지는 표면(6230)과 함께 확산 방지 구조물이 구현되고, 이러한 구현은 방향(1900)에서 비교될 수 있는 길이를 가지는 확산 방지 층을 구현하는데 필요한 시간에 비하여 상대적으로 짧은 시간에 이루어질 수 있다. 그러한 방법에서, 표면(6230)을 가지는 확산 방지 구조(6211, 6213)를 수행하는 경우, 예를 들어 더욱 두꺼운 확산 방지층(2211)이 증착될 수 있는 도 2의 단계(S21)보다 더 짧은 시간이 소요될 수 있다. 따라서, 제조 비용이 절감될 수 있다.
반도체 기판(6000F)에서, 확산 방지층들(6211, 6213)의 표면(6230)은 확산 방지 구조물로서 동작할 수 있고, 따라서 오정렬의 존재에도 불구하고 제2 반도체 기판의 도전층으로부터 나온 요소들의 반도체 기판(6000F)으로의 확산이 방지될 수 있다.
도 7a 및 도 7b는 본 발명의 제5 실시예에 따른 반도체 시스템(7000)을 도시한다. 도 7a는 상기 시스템의 단면도로서, 2개의 반도체 기판들과 수직한 평면을 따라 절단된 면을 보여준다. 도 7b는 상기 시스템의 평면도로서, 도 7 a의 평면과 수직한 면을 따라 투시된 모습을 보여준다. 반도체 시스템(7000)은 집적화를 통해 얻어지고, 더욱 구체적으로 제1 반도체 기판(1000) 및 제2 반도체 기판(1700)의 3D 집적화를 통해 얻어진다. 제1 반도체 기판(1000) 및 제2 반도체 기판(1700) 모두는 적어도 하나의 연결 구조물(2200)을 포함한다. 연결 구조물(2200)은 이전 실시예들에서 정의된 공정들 중 임의의 공정을 통해 구현될 수 있다. 부재번호 2211A는 제1 반도체 기판(1000)의 확산 방지층을 지칭하고, 부재번호 2211B는 제2 반도체 기판(1700)의 확산 방지층을 지칭한다.
또한, 도 7b의 평면도에서 나타난 바와 같이, 방향(1800) 및 방향(1900) 모두를 따라, 제1 반도체 기판(1000)이 제2 반도체 기판(1700)에 대하여 오정렬될 수 있다. 2개의 방향들을 따른 오정렬 값들은 각각 M1800 및 M1900이다. 이 경우, 확산 방지층(2211A)의 차수들(7810, 7820, 7910, 7920)은 다음과 같이 선택될 수 있다.
- 방향(1800)을 따른 차수(7810)는 임의의 값일 수 있고, 바람직하게는 적어도 제조될 수 있는 값일 수 있다.
- 방향(1900)을 따른 차수(7910)는 임의의 값일 수 있고, 바람직하게는 적어도 제조될 수 있는 값일 수 있다.
- 방향(1800)을 따른 차수(7820)는 오정렬(M1800)을 수정하기 위해 이전 실시예들에서 설명된 방법으로 선택될 수 있다. 예를 들어, 차수(7820)는 적어도 오정렬 값(M1800)과 대응되도록 선택될 수 있다.
- 방향(1900)을 따른 차수(7920)는 오정렬(M1900)을 수정하기 위해 이전 실시예들에서 설명된 방법으로 선택될 수 있다. 예를 들어, 차수(7920)는 적어도 오정렬 값(M1900)과 대응되도록 선택될 수 있다.
선택적으로 또는 추가로, 설계 및 제조를 단순화시키기 위해, 차수(7810)는 차수(7820)와 대응되도록 선택될 수 있고, 선택적으로 또는 추가로, 차수(7910)는 차수(7920)와 대응되도록 선택될 수 있다.
선택적으로 또는 추가로, 오정렬 값(M1800)이 오정렬 값(M1900)보다 더 큼을 가정할 때, 설계 단계를 더욱 단순화하기 위해, 차수들(7810, 7910, 7920)이 차수(7820)와 대응되도록 선택될 수 있다.
전술한 바와 같이 반도체 시스템(7000)을 구현함으로써, 제1 반도체 기판(1000)의 도전성 영역(2220A) 및 제2 반도체 기판(1700)의 도전성 영역(2220B)이 적어도 부분적으로 중첩될 것이고 도전성 영역(2220B)은 단지 제1 반도체 기판(1000)의 도전성 영역(2220A) 및 확산 방지(2211A)를 포함하는 영역과 중첩될 것이다. 그러한 방법을 통해, 도전성 영역(2220B)의 도전성 요소가 제1 반도체 기판(1000) 내로 확산되는 것이 방지될 수 있다.
비록 이전 실시예들 중 일부에서, 제1 반도체 기판(1000)의 연결 구조를 구현하기 위한 공정 및 제1 반도체 기판(1000)의 연결 구조의 차수들에 대한 설명만이 행하여 졌지만, 동일한 가르침이 당연히 제2 반도체 기판(1700)에 대해서도 마찬가지로 적용될 수 있다.
본 발명의 일부 실시예들에서, 예를 들어, 연결 구조물들(100, 1201, 1202, 4200, 5200, 6200)을 포함하는, 예를 들어 반도체 기판들(1000, 1700, 2000E, 4000E, 5000D, 6000F)과 같은 연결 구조물들을 집적화한 반도체 기판에 대해, 방향(1800)에 수직하고 방향(1900)을 포함하는 표면과 실질적으로 평행한 평면을 따라 층 구조물을 전달하는 층 전달 공정이 진행될 수 있다. 상기 전달 공정은, 내부에 소정의 취약 층을 형성하기 위해 기판에 이온들을 주입하는 단계에 의해 수행될 수 있고, 이온이 주입된 취약 층을 따라 절달된 층을 분리시키기 위해 상기 기판을 가열하는 단계를 포함할 수 있다. 분리(detachment)는 기계적 동작을 통해서도 구현될 수 있다. 선택적으로, 전달 공정은, 전달된 층의 초과 물질을 연마하거나 및/또는 식각함으로써 수행될 수 있다. 상기 전달 공정은, 연결 구조물의 구현 이전에 또는 이후에 수행될 수 있다. 나아가, 상기 전달 공정은 3D 집적화 공정 이전에 또는 이후에 수행될 수 있다.
본 발명의 일부 실시예들에서, 예를 들어, 반도체 기판들(1000, 1700, 2000E, 4000E, 5000D, 6000F)과 같은 연결 구조물을 집적화한 반도체 기판은, 예를 들어, 실리콘(Si) 웨이퍼, 갈륨비소(GaAs) 웨이퍼, 실리콘 온 인슐레이터(SOI) 웨이퍼, 게르마늄(Ge) 웨이퍼와 같은, 임의의 종류의 반도체 웨이퍼일 수 있다.
본 발명은 3D 집적화 공정이 진행되는 2개의 기판의 측면(맥락)에서 설명되었다. 용어 기판은, 예를 들어 200 mm 또는 300 mm 실리콘 또는 SOI 웨이퍼와 같은 반도체 웨이퍼와 대응될 수 있다. 또한, 용어 기판은 다이, 즉 웨이퍼가 개별 구성요소들로 다이싱된(diced) 후의 웨이퍼의 조각에 대응될 수도 있다. 다른 조건들에서, 본 발명의 기술 사상은, 웨이퍼 또는 다이 레벨에서 수행된 3D 집적화에 적용될 수 있다.
전술한 설명에서, 성장(growing), 증착(depositing), 구현(realizing)과 같은 용어들은, 예를 들어 화학 기상 증착(CVD), 에피탁시(epitaxy), 물리 기상 증착(PVD), 스퍼터링 증착(sputter deposition), 프린팅(printing) 기술들과 같은 반도체 제조 분야의 알려진 기술들을 지칭하도록 교체되어 사용된다.

Claims (18)

  1. 적어도 제1 표면(1100)을 가지는 반도체 기판(1000) 내 연결 구조물(1200, 2200, 4200, 5200, 6200)의 구현 방법으로서, 상기 반도체 기판은 상기 제1 표면을 따라 제2 기판(1700)과의 3D 집적화가 예견되며, 상기 3D 집적화는 적어도 하나의 차원에서 오정렬 값(M)을 가지는 측방 오정렬이 발생하고,
    상기 구현 방법은, 도전층으로부터 나온 요소들의 상기 반도체 기판의 나머지 부분으로의 확산을 방지하기 위해, 확산 방지 구조물(2211, 4211, 5211, 6211, 6213)을 성장시키는 단계(S21, S41, S51, S61A, S61B)를 포함하고,
    상기 확산 방지 구조물의 제1 단부 표면(2230, 4230, 5230, 6230)은 상기 제1 표면과 수직인 방향(1800)에 대하여 상기 제1 표면과 평행한 상기 확산 방지 구조물의 최외부 표면이고, 상기 기판으로부터 상기 제1 표면을 향하여 연장되며,
    상기 제1 단부 표면은 상기 측방 오정렬의 방향을 따라 길이(L)를 가지고, 상기 길이는 상기 오정렬 값에 의해 결정되고,
    3D 집적화된 구조물의 집적화된 상태에서 상기 제2 기판의 도전층으로부터 나온 요소들의 확산이 방지되도록 상기 확산 방지 구조물의 상기 길이(L)가 선택되는 것을 특징으로 하는 연결 구조물의 구현 방법.
  2. 제1항에 있어서,
    상기 길이는 적어도 상기 측방 오정렬 값(M)만큼 큰 것을 특징으로 하는 연결 구조물의 구현 방법.
  3. 제1항에 있어서,
    상기 길이는 적어도 상기 오정렬의 방향을 따라 상기 제2 기판의 상기 도전층의 길이만큼 큰 것을 특징으로 하는 연결 구조물의 구현 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 확산 방지 구조물을 성장시킨 후, 적어도 도전층(2220, 4220, 6220)을 성장시키는 단계(S22A, S22B, S42A, S42B, S62A, S62B)를 더 포함하고,
    상기 도전층은 적어도 상기 확산 방지 구조물에 의해 상기 반도체 기판으로부터 분리되는 것을 특징으로 하는 연결 구조물의 구현 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 확산 방지 구조물을 성장시키기 전에, 적어도 도전층(5220)을 성장시키는 단계(S52)를 더 포함하는 연결 구조물의 구현 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 확산 방지 구조물을 성장시키는 단계는 확산 방지층(2211, 4211, 5211)을 성장시키는 단계(S21, S41, S51)를 포함하는 것을 특징으로 하는 연결 구조물의 구현 방법.
  7. 제6항에 있어서,
    상기 확산 방지 구조물을 성장시키는 단계는
    상기 확산 방지층보다 더 빠른 성장 속도로 상기 확산 방지 구조물 상에 제2 층(6213)을 성장시키는 단계(S61B)를 더 포함하는 것을 특징으로 하는 연결 구조물의 구현 방법.
  8. 제6항에 있어서,
    상기 확산 방지층을 성장시키는 단계는 탄탈륨(Ta), 탄탈륨 질화물(TaN), 실리콘 질화물(Si3N4) 중 적어도 하나의 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 연결 구조물의 구현 방법.
  9. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 확산 방지 구조물의 길이(L)는 20 nm 내지 1 μm 사이인 것을 특징으로 하는 연결 구조물의 구현 방법.
  10. 적어도 2개의 반도체 기판의 3D 집적화 구현 방법으로서,
    제1항 내지 제3항 중 어느 하나의 방법에 따라 상기 2개의 반도체 기판들 중 적어도 하나에, 또는 상기 2개의 반도체 기판들 각각에, 연결 구조물을 구현하는 단계; 및
    상기 2개의 반도체 기판들 각각의 상기 제1 표면을 따라 상기 2개의 반도체 기판을 접착시키는 단계를 수행하는 것을 특징으로 하는 3D 집적화 구현 방법.
  11. 제10항에 있어서,
    상기 2개의 반도체 기판들을 접착시키는 단계는, 상기 2개의 반도체 기판들을 서로 본딩시킴으로써 접착시키는 단계를 포함하는 것을 특징으로 하는 3D 집적화 구현 방법.
  12. 연결 구조물(1200, 2200, 4200, 5200, 6200)을 포함하는 제1 기판(1000) 및 제2 기판(1700) 또는 층을 적어도 포함하는 반도체 시스템으로서,
    상기 제1 기판은 적어도 제1 표면(1100)을 가지고, 상기 제1 표면을 따라 상기 제2 기판 또는 층과 3D 집적화되고, 상기 3D 집적화는 적어도 하나의 차원에서 오정렬 값(M)을 갖는 측방 오정렬을 가지며,
    상기 연결 구조물은, 도전층으로부터 나온 요소들의 상기 제1 기판의 물질 내로의 확산을 방지하기 위한 확산 방지 구조물(2211, 4211, 5211, 6211, 6213)을 포함하고,
    상기 확산 방지 구조물은, 제1 단부 표면(2230, 4230, 5230, 6230)이 상기 제1 표면과 수직인 방향(1800)에 대하여 상기 제1 표면과 평행한 상기 확산 방지 구조물의 최외부 표면이 되고 상기 제1 기판으로부터 상기 제1 표면을 향하여 연장되도록 구성되며,
    상기 확산 방지 구조물의 상기 제1 단부 표면은 상기 측방 오정렬의 방향에서 길이(L)를 가지고, 상기 길이는 상기 오정렬 값에 의해 결정되고,
    상기 제2 기판의 도전층으로부터 나오는 요소들의 확산이 방지되도록 상기 확산 방지 구조물의 상기 길이(L)가 선택된 것을 특징으로 하는 반도체 시스템.
  13. 제12항에 있어서,
    상기 길이는 적어도 상기 측방 오정렬 값(M)만큼 큰 것을 특징으로 하는 반도체 시스템.
  14. 제12항에 있어서,
    상기 길이는 적어도 상기 오정렬의 방향을 따라 상기 제2 기판의 상기 도전층의 길이만큼 큰 것을 특징으로 하는 반도체 시스템.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 연결 구조물은 적어도 도전층(2220, 4220, 5220, 6220)을 포함하고,
    상기 도전층은 상기 확산 방지 구조물에 의해 상기 제1 기판으로부터 분리되는 것을 특징으로 하는 반도체 시스템.
  16. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 확산 방지 구조물은 확산 방지층(2211, 4211, 5211)을 포함하는 것을 특징으로 하는 반도체 시스템.
  17. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 확산 방지 구조물은 확산 방지층(6211) 및 상기 확산 방지층 상의 제2 층(6213)을 포함하고
    상기 제2 층은 상기 확산 방지층보다 더 빠른 성장 속도를 갖는 것을 특징으로 하는 반도체 시스템.
  18. 제16항에 있어서,
    상기 확산 방지층은 탄탈륨(Ta), 탄탈륨 질화물(TaN), 실리콘 질화물(Si3N4) 중 임의의 요소인 것을 특징으로 하는 반도체 시스템.
KR1020110104312A 2010-10-14 2011-10-12 연결 구조물의 구현 방법 KR101300811B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR10/04050 2010-10-14
FR1004050A FR2966283B1 (fr) 2010-10-14 2010-10-14 Procede pour realiser une structure de collage

Publications (2)

Publication Number Publication Date
KR20120038897A KR20120038897A (ko) 2012-04-24
KR101300811B1 true KR101300811B1 (ko) 2013-08-26

Family

ID=43609969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110104312A KR101300811B1 (ko) 2010-10-14 2011-10-12 연결 구조물의 구현 방법

Country Status (8)

Country Link
US (1) US9224704B2 (ko)
EP (1) EP2445000A3 (ko)
JP (1) JP5536731B2 (ko)
KR (1) KR101300811B1 (ko)
CN (1) CN102456587B (ko)
FR (1) FR2966283B1 (ko)
SG (1) SG180074A1 (ko)
TW (1) TWI426581B (ko)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP5407660B2 (ja) * 2009-08-26 2014-02-05 ソニー株式会社 半導体装置の製造方法
FR2966283B1 (fr) * 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
KR101931491B1 (ko) * 2011-12-02 2018-12-24 삼성전자주식회사 구리를 포함하는 전극 연결 구조체
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
FR2995445B1 (fr) 2012-09-07 2016-01-08 Soitec Silicon On Insulator Procede de fabrication d'une structure en vue d'une separation ulterieure
US9443796B2 (en) * 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding
US9640510B2 (en) * 2013-07-05 2017-05-02 Ev Group E. Thallner Gmbh Method for bonding metallic contact areas with solution of a sacrificial layer applied on one of the contact areas
TWI676279B (zh) * 2013-10-04 2019-11-01 新力股份有限公司 半導體裝置及固體攝像元件
FR3017993B1 (fr) * 2014-02-27 2017-08-11 Commissariat Energie Atomique Procede de realisation d'une structure par assemblage d'au moins deux elements par collage direct
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
KR102161793B1 (ko) 2014-07-18 2020-10-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
FR3025051A1 (fr) * 2014-08-22 2016-02-26 Commissariat Energie Atomique Procede de realisation d'un circuit integre par collage direct de substrats comprenant en surface des portions de cuivre et de materiau dielectrique
KR102211143B1 (ko) 2014-11-13 2021-02-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102267168B1 (ko) 2014-12-02 2021-06-21 삼성전자주식회사 반도체 장치의 제조 방법
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
CN105486333B (zh) * 2015-11-19 2018-08-24 业成光电（深圳）有限公司 改善窄线距接合垫压合错位之感测器结构
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
KR102524962B1 (ko) 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
CN110178212B (zh) 2016-12-28 2024-01-09 艾德亚半导体接合科技有限公司 堆栈基板的处理
JP2020503692A (ja) 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 集積された受動部品を有する接合構造物
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10658313B2 (en) 2017-12-11 2020-05-19 Invensas Bonding Technologies, Inc. Selective recess
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
JP2019140178A (ja) * 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
US11171117B2 (en) 2018-06-12 2021-11-09 Invensas Bonding Technologies, Inc. Interlayer connection of stacked microelectronic components
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US10867943B2 (en) * 2018-06-15 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die structure, die stack structure and method of fabricating the same
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) * 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) * 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US12113054B2 (en) 2019-10-21 2024-10-08 Adeia Semiconductor Technologies Llc Non-volatile dynamic random access memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
US11088076B2 (en) * 2019-12-27 2021-08-10 Sandisk Technologies Llc Bonding pads embedded in a dielectric diffusion barrier and having recessed metallic liners
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
KR20210151569A (ko) 2020-06-05 2021-12-14 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701424A (en) * 1986-10-30 1987-10-20 Ford Motor Company Hermetic sealing of silicon
KR20100118787A (ko) * 2009-04-29 2010-11-08 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03106012A (ja) 1989-09-20 1991-05-02 Fujitsu Ltd 半導体装置の製造方法およびその方法を実施する製造装置
DE59406156D1 (de) 1993-02-11 1998-07-16 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US20060003548A1 (en) * 2004-06-30 2006-01-05 Kobrinsky Mauro J Highly compliant plate for wafer bonding
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
US20060292823A1 (en) * 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7977798B2 (en) * 2007-07-26 2011-07-12 Infineon Technologies Ag Integrated circuit having a semiconductor substrate with a barrier layer
US7998864B2 (en) 2008-01-29 2011-08-16 International Business Machines Corporation Noble metal cap for interconnect structures
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
FR2966283B1 (fr) * 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701424A (en) * 1986-10-30 1987-10-20 Ford Motor Company Hermetic sealing of silicon
KR20100118787A (ko) * 2009-04-29 2010-11-08 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
TW201234522A (en) 2012-08-16
FR2966283A1 (fr) 2012-04-20
CN102456587A (zh) 2012-05-16
TWI426581B (zh) 2014-02-11
EP2445000A3 (en) 2013-06-05
KR20120038897A (ko) 2012-04-24
SG180074A1 (en) 2012-05-30
US20120094469A1 (en) 2012-04-19
JP5536731B2 (ja) 2014-07-02
CN102456587B (zh) 2015-04-22
US9224704B2 (en) 2015-12-29
FR2966283B1 (fr) 2012-11-30
JP2012084881A (ja) 2012-04-26
EP2445000A2 (en) 2012-04-25

Similar Documents

Publication Publication Date Title
KR101300811B1 (ko) 연결 구조물의 구현 방법
CN112582426B (zh) 多堆叠三维存储器件以及其形成方法
US10157866B2 (en) Interconnect structure and method of forming same
KR100801077B1 (ko) 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼
US8202801B1 (en) Method of fabricating a semiconductor device with through substrate via
US20090121323A1 (en) Semiconductor device and method of fabricating the same
US20100109164A1 (en) Stacked integrated circuit package fabrication methods that use vias formed and filled after stacking, and related stacked integrated circuit package structures
TWI694596B (zh) 鍵合記憶體元件及其製造方法
TW201209982A (en) A semiconductor device comprising through hole vias having a stress relaxation mechanism
KR20100100629A (ko) 3차원 ＳＩＰ(Ｓｙｓｔｅｍ―ｉｎ―Ｐａｃｋａｇｅ) 구조물
US10600689B2 (en) Vias and conductive routing layers in semiconductor substrates
CN110858562B (zh) 半导体元件制造方法及其制得的半导体元件
US20080119046A1 (en) Method of making a contact on a backside of a die
US10720491B2 (en) Method of fabricating semiconductor devices
CN109712961B (zh) 三维集成电路及其制造方法
US20120049349A1 (en) Semiconductor chips and methods of forming the same
US20070049008A1 (en) Method for forming a capping layer on a semiconductor device
US9978607B2 (en) Through via structure and method
US9847365B2 (en) Electronic component and method of manufacturing the same
CN220934070U (zh) 半导体封装
US20060128147A1 (en) Method of fabricating electrically conducting vias in a silicon wafer
TW201324726A (zh) 穿矽電極及其製作方法
DE102009030958A1 (de) Halbleiteranordnung mit einem Verbindungselement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 7