JPH03106012A - 半導体装置の製造方法およびその方法を実施する製造装置 - Google Patents
半導体装置の製造方法およびその方法を実施する製造装置Info
- Publication number
- JPH03106012A JPH03106012A JP24390489A JP24390489A JPH03106012A JP H03106012 A JPH03106012 A JP H03106012A JP 24390489 A JP24390489 A JP 24390489A JP 24390489 A JP24390489 A JP 24390489A JP H03106012 A JPH03106012 A JP H03106012A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor substrate
- substrate
- surface layer
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 239000002344 surface layer Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 15
- 238000002834 transmittance Methods 0.000 claims description 6
- 230000001747 exhibiting effect Effects 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 238000009826 distribution Methods 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- -1 boron ions Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 108010067216 glycyl-glycyl-glycine Proteins 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- GZXOHHPYODFEGO-UHFFFAOYSA-N triglycine sulfate Chemical compound NCC(O)=O.NCC(O)=O.NCC(O)=O.OS(O)(=O)=O GZXOHHPYODFEGO-UHFFFAOYSA-N 0.000 description 2
- 241000143060 Americamysis bahia Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[概要]
複数の半導体基板の重ね合わせを含む半導体装置の製造
方法に関し、 高い位置合わせ精度を備え、自動化することの容易な基
板重ね合わせ工程を含む半導体装置の製造方法を提供す
ることを目的とし、 所定の位置に開口窓を有する第1表面層を備えた第1半
導体基板と、対応する位置に開口窓を有する第2表面層
を備えた第2半導体基板とを準備する工程と、第1半導
体基板と第2半導体基板とを重ね合わせる工程と、各半
導体基板の半導体には高い透過率を有し、該表面層には
より低い透過率を有する波長の光を、第1半導体基板と
第2半導体基板とを通して透過させ、第1および第2の
半導体基板の位置合わせを行う工程とを含むように構戒
する. [産業上の利用分野] 本発明は半導体装置の製造方法および製造装置に関し、
特に複数の半導体基板の重ね合わせを含む半導体装置の
製造方法に関する. シリコン基板ないしは表面に酸化膜を形成したシリコン
基板を複数枚重ね合わせ、高温熱処理を行うことによっ
て貼り合わせる技術が開発されている.絶縁体上の半導
体層(SOI)を形成し、寄生容量の小さな半導体装置
を実現する.このような複数の半導体基板の重合わせを
含む半導体装置において、各半導体基板に何等かのパタ
ーン構造を形成し、精度良く重ね合わせて立体的半導体
装置を作成することができれば利用価値は高い.[従来
の技術1 従来は、複数の半導体基板を重ね合わせて利用すること
はほとんどなかっな. 複数のシリコン基板を張り合わせてSOT基板を作戊す
る場合も、各基板は未だパターン構造のないものであり
、位置合わせの必要性はほとんどなかった. 何等かの理由により位置合わせをする場合も、目視で行
えば足りる程度であった, E発明が解決しようとする課題コ 本出願人は、パターン構造を有する複数の基板を重ね合
わせ、より立体的配線の可能な半導体装置を実現するこ
とを提案する. それぞれにパターンを形成した複数の半導体基板を重ね
合わせる際には、位置合わせ精度が要求される. 本発明の目的は、高い位置合わせ精度を備え、自動化す
ることの容易な基板重ね合わせ工程を含む半導体装置の
製造方法を提供することである.[課題を解決するため
の手段] 第1図(A)、(B)は本発明の原理説明図である. 第1図(A)に示すように、第1表面層2を有する第1
半導体基板1と第2表面層5を有する第2半導体基板4
とを重ね合わせる.ここで、第1表面層2は所定の開口
窓3を有し、第2表面715は対応する位置に開口窓6
を有する. たとえば、半導体基板はシリコン基板であり、表面層は
シリコン酸化膜である. 重ね合わせた第1半導体基板1、第2半導体基板4を通
して、光源7から光8を照射し、光検出器9で受光する
.この光8の波長は、第1半導体基板1と第2半導体基
板4とは透明であり、第1表面層2と第2表面層5とは
吸収性である波長に選ぶ.たとえば、両材料のギャップ
波長の中間の波長に選ぶ。
方法に関し、 高い位置合わせ精度を備え、自動化することの容易な基
板重ね合わせ工程を含む半導体装置の製造方法を提供す
ることを目的とし、 所定の位置に開口窓を有する第1表面層を備えた第1半
導体基板と、対応する位置に開口窓を有する第2表面層
を備えた第2半導体基板とを準備する工程と、第1半導
体基板と第2半導体基板とを重ね合わせる工程と、各半
導体基板の半導体には高い透過率を有し、該表面層には
より低い透過率を有する波長の光を、第1半導体基板と
第2半導体基板とを通して透過させ、第1および第2の
半導体基板の位置合わせを行う工程とを含むように構戒
する. [産業上の利用分野] 本発明は半導体装置の製造方法および製造装置に関し、
特に複数の半導体基板の重ね合わせを含む半導体装置の
製造方法に関する. シリコン基板ないしは表面に酸化膜を形成したシリコン
基板を複数枚重ね合わせ、高温熱処理を行うことによっ
て貼り合わせる技術が開発されている.絶縁体上の半導
体層(SOI)を形成し、寄生容量の小さな半導体装置
を実現する.このような複数の半導体基板の重合わせを
含む半導体装置において、各半導体基板に何等かのパタ
ーン構造を形成し、精度良く重ね合わせて立体的半導体
装置を作成することができれば利用価値は高い.[従来
の技術1 従来は、複数の半導体基板を重ね合わせて利用すること
はほとんどなかっな. 複数のシリコン基板を張り合わせてSOT基板を作戊す
る場合も、各基板は未だパターン構造のないものであり
、位置合わせの必要性はほとんどなかった. 何等かの理由により位置合わせをする場合も、目視で行
えば足りる程度であった, E発明が解決しようとする課題コ 本出願人は、パターン構造を有する複数の基板を重ね合
わせ、より立体的配線の可能な半導体装置を実現するこ
とを提案する. それぞれにパターンを形成した複数の半導体基板を重ね
合わせる際には、位置合わせ精度が要求される. 本発明の目的は、高い位置合わせ精度を備え、自動化す
ることの容易な基板重ね合わせ工程を含む半導体装置の
製造方法を提供することである.[課題を解決するため
の手段] 第1図(A)、(B)は本発明の原理説明図である. 第1図(A)に示すように、第1表面層2を有する第1
半導体基板1と第2表面層5を有する第2半導体基板4
とを重ね合わせる.ここで、第1表面層2は所定の開口
窓3を有し、第2表面715は対応する位置に開口窓6
を有する. たとえば、半導体基板はシリコン基板であり、表面層は
シリコン酸化膜である. 重ね合わせた第1半導体基板1、第2半導体基板4を通
して、光源7から光8を照射し、光検出器9で受光する
.この光8の波長は、第1半導体基板1と第2半導体基
板4とは透明であり、第1表面層2と第2表面層5とは
吸収性である波長に選ぶ.たとえば、両材料のギャップ
波長の中間の波長に選ぶ。
従って、第1表面層2の開口窓3と第2表面層5の開口
窓6との位置合わせの状態に応じて第工図(B)に示す
ような透過光の強度分布が得られる。
窓6との位置合わせの状態に応じて第工図(B)に示す
ような透過光の強度分布が得られる。
透過光の強度分布に基いて、駆動手段10により基板1
を水平方向に移動させ、両基板の位置合せを行う. 第1図(B)において、両開の高いレベルの強度は基板
がない状態を示し、中間の高いレベルは、第1表面層2
と第2表面層5のいずれもが存在しない開口窓3、6の
重なった領域を表わす.また、低いレベルの領域は、第
■表面層2または第2表面層5が存在するため光が吸収
される領域を表わす. なお、2枚の基板を重ね合わせる場合を説明したが、基
板は3枚以上でもよい.また表面層は基板の上測に在っ
ても、下測に在ってもよい.また開口窓は位置合わせの
可能なエッジを有すればよく、閉じた形状である必要は
ない. [作用コ 第1半導体基板1上の第1表面層2と第2半導体基板4
上の第2表面層5とがそれぞれ対応する位置に開口窓3
、6を有するので、両者が重なって位置合わせがなされ
た時には、開口窓も重なり、透過光は高いレベルになる
.従って、複数の半導体基板を透過した透過光の強度分
布を調べることによって、これらの基板の位置合わせの
状態を知ることができる [実施例] 第2図(A)、(B)、(C)に本発明の1実施例を示
す. 第2図(A)がi成を示す.たとえば、n一型シリコン
基板11の表面に開口13を有するシリコン酸化膜l2
を形成し、p一型シリコン基板14の表面に開口16を
有するシリコン酸化WA15を形成して、それぞれを別
個に制御可能なXYステージに載置する。たとえばグロ
ーバランプから構或される赤外光源17から赤外線18
を発し、必要に応じてフィルタを通して所定波長の光を
取出し、n一型シリコン基板11およびp一型シリコン
基板14に照射し、たとえばトリーグリシンーサルフェ
ート(TGS)からなる赤外線検出器l9で検出する.
この赤外光源17と赤外線検出器19とはそれぞれ移動
可能なように保持されている。たとえば、波長9μmの
光を取出して照射する。たとえば波長9μmの光は、シ
リコンはほとんど吸収なく透過するが酸化シリコンにお
いては吸収される.従って、ある程度以上の厚さを有す
るシリコン酸化膜を有する領域においては、波長9μm
の光は透過できず、透過光強度はほとんどOになる. 開口13と開口16とが重なり合うように位置を調節し
つつ、赤外光源17と赤外検出器19とを走査して、開
口13、l6を含む領域を測定した光強度分布例を第2
図(B)、第2図(C)に示す. 第2図(B)はウェーハ間の位置合わせずれがない場合
の透過光の強度分布を示す.基板のない状態では、反射
体も吸収体もないので(空気による吸収、およびシリコ
ン中の格子間酸素による吸収等は無視する)、光はほぼ
100%受光される.シリコン基板上にシリコン酸化膜
が存在する領域では、その高い吸収係数のなめ、透過率
はほぼ0%になる.シリコン酸化膜15とシリコン酸化
膜12との開口窓が合っている場合には、光路上には半
導体(シリコン)のみが存在する.上述のようにシリコ
ンは波長9μmの光に透明なので、反射成分を除き、光
は透過する.このため図に示すように、透過光強度が上
昇する.この透過光パターンを検出することによって、
2枚の半導体基板の位置合わせの状態を知ることができ
る.第2図(C)は位置合わせがずれている場合の透過
光強度分布を示す.半導体基板11、14の表面のシリ
コン酸化WA12とシリコン酸化膜15との位置合わせ
がずれて、いずれの領域においても、少なくとも1方の
シリコン酸化膜が存在する場合である.入射光はシリコ
ン酸化M12、15によって吸収されてしまい、半導体
基板表面内において透過光強度が顕著に上昇する領域は
ない.開口13、16が1部でも重なり合うと、透過光
強度が上昇する領域が発生する.位置合わせか最良の状
態になった時に透過光強度の積分値も最大になる.位置
合わせ精度としては、波長の短い光を用いる方が有利で
ある. このような位置合わせが製造工程中に必要な、複数の半
導体基板の重ね合わせによって形成される半導体装置の
製造工程の例を第3図(A)〜(G)を参照して説明す
る. まず、第3図<A)を参照して説明すると、一方の半導
体基板21は、たとえば直径10011、(100)面
、抵抗率10ΩClのp一型シリコン基板である.この
p一型シリコン基板21の表面を約900℃でウエット
酸化し、厚さ約0、1μmのシリコン酸化膜22を形或
する.このシリコン酸化膜22の上にホトレジスト層(
図示せず)を塗布し、パターンを現像して開口を形成し
、たとえば加速電圧160KeV、ドーズ量I X 1
0 ”CIl−2の燐のイオン注入を行い、n一型領
域25を形或する.その後、n一型領域25作成用のレ
ジストマスクを除去し、新たなレジスト層を塗布して別
の位置に開口を形威し、加速電圧約160KeV、ドー
ズ量5 X 1 0 16c1−2のボロンのイオン注
入を行ってp十型領域2つを形成する.その後、レジス
トマスクは除去する.次に1200℃で約5時間ドライ
N2雰囲気でアニールする.その後、第3図(B)に示
すように、ρ一型シリコン基板21を約1100℃でウ
エット酸化し、厚さ約1μmの厚いシリコン酸化膜32
を形戊する.この厚いシリコン酸化膜32をバターニン
グし、いくつかの貫通口33を形成する.次に、この貫
通口33によって露出されたシリコン基板上にエビタキ
シャル成長を行う.たとえば約1100℃でジクロルシ
ラン(SiH2 Cl 2 )ガスを用いてノンドープ
のエビタキシャル層を約1μm戊長ずる.エビタキシャ
ル成長後、全面をホトレジスト層によって覆う.このレ
ジスト層に開口を設けて、たとえば図中左端に示すエビ
タキシャル層36のみを露出する.ここで、たとえば加
速エネルギ120KeV、ドーズ量5 x 1 0 1
5cra−2の燐のイオン注入を行って、露出したエビ
タキシャル層36をn十型領域にする.その後レジス1
・マスクは除去する, その後、同様に別のレジスト層を塗布し、開口を形成し
、中央部の2つのエビタキシャル成長層39を露出して
、加速エネルギ約120KeV、ドーズ量I X 1
0 16Cl’のボロンのイオン注入を行い、p十型領
域3つを形或する.その後、レジストマスクを除去する
.なお、右側に示すエビタキシャル層34はノンドープ
のままにしておく.その後、1100″C乾燥酸素中で
約60秒アニ−ル処理を行う.その後、貫通口33上に
薄く形成されたシリコン酸化膜を弗酸処理によって除去
する.その後、表面を研@j,て平坦化する.第3図(
C)に示すように、別にn一型シリコン基板41を準備
する.たとえば、直径100■、面方位(100)、抵
抗率10ΩCllのn一型シリコン基板を用意する.こ
のn一型シリコン基板の表面を、たとえば1000℃で
ウェット酸化し、厚さ約1μmの厚いシリコン酸化膜4
2を形戒する.その後、表面にレジストマスクを形成し
、シリコン酸化膜42をバターニングし、引き続きシリ
コン基板内部に約1μm入る穴(ヴイアホール)43を
エッチングする.この穴43の中にスビンオングラス(
SOG>を塗布する.従って、形成した溝内にシリコン
酸化物領域25が形成される.その後、約1 000℃
で約30分間ドライN2雰囲気でアニールする. アニール後、第3図(D)に示すように、表面のシリコ
ン酸化膜42を除去してシリコン基板41の表面を露出
する.酸化膜を除去した基板41上にレジストマスクを
形成し、加速エネルギ約60KeV、ト−ス量5×lO
15CI1−2ノアンチモンノイオン注入を行って、n
十型領域48を形成する.イオン注入後1200℃で約
10分間ドライ02雰囲気でアニールを行う.この際形
成される酸化膜を次に除去する. 次に、レジストマスクを形戊し、加速エネルギ約6 0
KeVドーズ量5 X 1 0 15Cl−”の燐の
イオン注入を行い、n十型領域5lを形成する.さらに
レジストマスクを形成し、加速エネルギ約60KeV、
ドーズ量5 X 1 0 15C『2でボロンのイオン
注入を行ってp十型領域52を形戊する。その後、11
00℃乾燥酸素中で約60秒アニール処理を行う.この
際形或される薄い酸化膜を除去する.その後、シリコン
基板41の表面を研磨して平坦化する.このようにして
表面にスピンオングラスによる酸化物領域45とn十型
領域48、51およびP十型領域52を備えたn一型シ
リコン基板41が作成される. 以上の工程によって準備した第3図(B)に示すp一型
基板21と第3図(D)に示すn一型基板4lとを第3
図(E)に示すように、それぞれの表面を対向させて重
ね合わせる. p一型基板21とn一型基板41との相互の位置を合わ
せた後、乾燥窒素中で約1000℃から1300゜C、
1時間のアニール処理を行い、両基板を貼り合わせる.
この位置合わせの際、第2図(A)に示したような赤外
線による位置合わせを行う.位置合わせ後の高温熱処理
によって2枚のシリコン基板21.41は貼り合わせら
れる.その後、第3図(F)に示すようにn一型基板4
1測の表面を研磨して、スビンオングラス領域45が現
れるまで削る.すなわち、スビンオングラスによる酸化
物領域45は、研磨の際のストツバとして働く.このよ
うにして、第3図(F)に示すような構造を得る. その後、研磨した面の上にn一型のエビタキシャル成長
を行い、そのエビタキシャル層50の内に第3図(G)
に示すような構造を作成する.図中、右開に示されるの
がバイボーラ構造であり、図中左方に示されるのが接合
容量である.また、図中中央部に示されているのは、p
十型領域を用いた半導体基板内の配線層である. 以上、2枚のシリコン基板の貼り合わせ基板による集積
回路装置の例を説明したが、半導体はシリコンに限らず
、基板は2枚に限らない.また、貼り合わせなくても、
重ね合わせるものであればよい. 以上、実施例にそって説明したが、本発明はこれらに限
定されるものではない.たとえば種々の変更、改良、組
み合わせ等が可能なことは当業者に自明であろう. [発明の効果1 以上説明したように、本発明によれば、複数の半導体基
板を精度良く位置合わせすることができるので、高精度
の半導体装置を提供することができる. また、位置合わせを機械的に行うことができるので、プ
ロセスを自動化するのに有利である.
を水平方向に移動させ、両基板の位置合せを行う. 第1図(B)において、両開の高いレベルの強度は基板
がない状態を示し、中間の高いレベルは、第1表面層2
と第2表面層5のいずれもが存在しない開口窓3、6の
重なった領域を表わす.また、低いレベルの領域は、第
■表面層2または第2表面層5が存在するため光が吸収
される領域を表わす. なお、2枚の基板を重ね合わせる場合を説明したが、基
板は3枚以上でもよい.また表面層は基板の上測に在っ
ても、下測に在ってもよい.また開口窓は位置合わせの
可能なエッジを有すればよく、閉じた形状である必要は
ない. [作用コ 第1半導体基板1上の第1表面層2と第2半導体基板4
上の第2表面層5とがそれぞれ対応する位置に開口窓3
、6を有するので、両者が重なって位置合わせがなされ
た時には、開口窓も重なり、透過光は高いレベルになる
.従って、複数の半導体基板を透過した透過光の強度分
布を調べることによって、これらの基板の位置合わせの
状態を知ることができる [実施例] 第2図(A)、(B)、(C)に本発明の1実施例を示
す. 第2図(A)がi成を示す.たとえば、n一型シリコン
基板11の表面に開口13を有するシリコン酸化膜l2
を形成し、p一型シリコン基板14の表面に開口16を
有するシリコン酸化WA15を形成して、それぞれを別
個に制御可能なXYステージに載置する。たとえばグロ
ーバランプから構或される赤外光源17から赤外線18
を発し、必要に応じてフィルタを通して所定波長の光を
取出し、n一型シリコン基板11およびp一型シリコン
基板14に照射し、たとえばトリーグリシンーサルフェ
ート(TGS)からなる赤外線検出器l9で検出する.
この赤外光源17と赤外線検出器19とはそれぞれ移動
可能なように保持されている。たとえば、波長9μmの
光を取出して照射する。たとえば波長9μmの光は、シ
リコンはほとんど吸収なく透過するが酸化シリコンにお
いては吸収される.従って、ある程度以上の厚さを有す
るシリコン酸化膜を有する領域においては、波長9μm
の光は透過できず、透過光強度はほとんどOになる. 開口13と開口16とが重なり合うように位置を調節し
つつ、赤外光源17と赤外検出器19とを走査して、開
口13、l6を含む領域を測定した光強度分布例を第2
図(B)、第2図(C)に示す. 第2図(B)はウェーハ間の位置合わせずれがない場合
の透過光の強度分布を示す.基板のない状態では、反射
体も吸収体もないので(空気による吸収、およびシリコ
ン中の格子間酸素による吸収等は無視する)、光はほぼ
100%受光される.シリコン基板上にシリコン酸化膜
が存在する領域では、その高い吸収係数のなめ、透過率
はほぼ0%になる.シリコン酸化膜15とシリコン酸化
膜12との開口窓が合っている場合には、光路上には半
導体(シリコン)のみが存在する.上述のようにシリコ
ンは波長9μmの光に透明なので、反射成分を除き、光
は透過する.このため図に示すように、透過光強度が上
昇する.この透過光パターンを検出することによって、
2枚の半導体基板の位置合わせの状態を知ることができ
る.第2図(C)は位置合わせがずれている場合の透過
光強度分布を示す.半導体基板11、14の表面のシリ
コン酸化WA12とシリコン酸化膜15との位置合わせ
がずれて、いずれの領域においても、少なくとも1方の
シリコン酸化膜が存在する場合である.入射光はシリコ
ン酸化M12、15によって吸収されてしまい、半導体
基板表面内において透過光強度が顕著に上昇する領域は
ない.開口13、16が1部でも重なり合うと、透過光
強度が上昇する領域が発生する.位置合わせか最良の状
態になった時に透過光強度の積分値も最大になる.位置
合わせ精度としては、波長の短い光を用いる方が有利で
ある. このような位置合わせが製造工程中に必要な、複数の半
導体基板の重ね合わせによって形成される半導体装置の
製造工程の例を第3図(A)〜(G)を参照して説明す
る. まず、第3図<A)を参照して説明すると、一方の半導
体基板21は、たとえば直径10011、(100)面
、抵抗率10ΩClのp一型シリコン基板である.この
p一型シリコン基板21の表面を約900℃でウエット
酸化し、厚さ約0、1μmのシリコン酸化膜22を形或
する.このシリコン酸化膜22の上にホトレジスト層(
図示せず)を塗布し、パターンを現像して開口を形成し
、たとえば加速電圧160KeV、ドーズ量I X 1
0 ”CIl−2の燐のイオン注入を行い、n一型領
域25を形或する.その後、n一型領域25作成用のレ
ジストマスクを除去し、新たなレジスト層を塗布して別
の位置に開口を形威し、加速電圧約160KeV、ドー
ズ量5 X 1 0 16c1−2のボロンのイオン注
入を行ってp十型領域2つを形成する.その後、レジス
トマスクは除去する.次に1200℃で約5時間ドライ
N2雰囲気でアニールする.その後、第3図(B)に示
すように、ρ一型シリコン基板21を約1100℃でウ
エット酸化し、厚さ約1μmの厚いシリコン酸化膜32
を形戊する.この厚いシリコン酸化膜32をバターニン
グし、いくつかの貫通口33を形成する.次に、この貫
通口33によって露出されたシリコン基板上にエビタキ
シャル成長を行う.たとえば約1100℃でジクロルシ
ラン(SiH2 Cl 2 )ガスを用いてノンドープ
のエビタキシャル層を約1μm戊長ずる.エビタキシャ
ル成長後、全面をホトレジスト層によって覆う.このレ
ジスト層に開口を設けて、たとえば図中左端に示すエビ
タキシャル層36のみを露出する.ここで、たとえば加
速エネルギ120KeV、ドーズ量5 x 1 0 1
5cra−2の燐のイオン注入を行って、露出したエビ
タキシャル層36をn十型領域にする.その後レジス1
・マスクは除去する, その後、同様に別のレジスト層を塗布し、開口を形成し
、中央部の2つのエビタキシャル成長層39を露出して
、加速エネルギ約120KeV、ドーズ量I X 1
0 16Cl’のボロンのイオン注入を行い、p十型領
域3つを形或する.その後、レジストマスクを除去する
.なお、右側に示すエビタキシャル層34はノンドープ
のままにしておく.その後、1100″C乾燥酸素中で
約60秒アニ−ル処理を行う.その後、貫通口33上に
薄く形成されたシリコン酸化膜を弗酸処理によって除去
する.その後、表面を研@j,て平坦化する.第3図(
C)に示すように、別にn一型シリコン基板41を準備
する.たとえば、直径100■、面方位(100)、抵
抗率10ΩCllのn一型シリコン基板を用意する.こ
のn一型シリコン基板の表面を、たとえば1000℃で
ウェット酸化し、厚さ約1μmの厚いシリコン酸化膜4
2を形戒する.その後、表面にレジストマスクを形成し
、シリコン酸化膜42をバターニングし、引き続きシリ
コン基板内部に約1μm入る穴(ヴイアホール)43を
エッチングする.この穴43の中にスビンオングラス(
SOG>を塗布する.従って、形成した溝内にシリコン
酸化物領域25が形成される.その後、約1 000℃
で約30分間ドライN2雰囲気でアニールする. アニール後、第3図(D)に示すように、表面のシリコ
ン酸化膜42を除去してシリコン基板41の表面を露出
する.酸化膜を除去した基板41上にレジストマスクを
形成し、加速エネルギ約60KeV、ト−ス量5×lO
15CI1−2ノアンチモンノイオン注入を行って、n
十型領域48を形成する.イオン注入後1200℃で約
10分間ドライ02雰囲気でアニールを行う.この際形
成される酸化膜を次に除去する. 次に、レジストマスクを形戊し、加速エネルギ約6 0
KeVドーズ量5 X 1 0 15Cl−”の燐の
イオン注入を行い、n十型領域5lを形成する.さらに
レジストマスクを形成し、加速エネルギ約60KeV、
ドーズ量5 X 1 0 15C『2でボロンのイオン
注入を行ってp十型領域52を形戊する。その後、11
00℃乾燥酸素中で約60秒アニール処理を行う.この
際形或される薄い酸化膜を除去する.その後、シリコン
基板41の表面を研磨して平坦化する.このようにして
表面にスピンオングラスによる酸化物領域45とn十型
領域48、51およびP十型領域52を備えたn一型シ
リコン基板41が作成される. 以上の工程によって準備した第3図(B)に示すp一型
基板21と第3図(D)に示すn一型基板4lとを第3
図(E)に示すように、それぞれの表面を対向させて重
ね合わせる. p一型基板21とn一型基板41との相互の位置を合わ
せた後、乾燥窒素中で約1000℃から1300゜C、
1時間のアニール処理を行い、両基板を貼り合わせる.
この位置合わせの際、第2図(A)に示したような赤外
線による位置合わせを行う.位置合わせ後の高温熱処理
によって2枚のシリコン基板21.41は貼り合わせら
れる.その後、第3図(F)に示すようにn一型基板4
1測の表面を研磨して、スビンオングラス領域45が現
れるまで削る.すなわち、スビンオングラスによる酸化
物領域45は、研磨の際のストツバとして働く.このよ
うにして、第3図(F)に示すような構造を得る. その後、研磨した面の上にn一型のエビタキシャル成長
を行い、そのエビタキシャル層50の内に第3図(G)
に示すような構造を作成する.図中、右開に示されるの
がバイボーラ構造であり、図中左方に示されるのが接合
容量である.また、図中中央部に示されているのは、p
十型領域を用いた半導体基板内の配線層である. 以上、2枚のシリコン基板の貼り合わせ基板による集積
回路装置の例を説明したが、半導体はシリコンに限らず
、基板は2枚に限らない.また、貼り合わせなくても、
重ね合わせるものであればよい. 以上、実施例にそって説明したが、本発明はこれらに限
定されるものではない.たとえば種々の変更、改良、組
み合わせ等が可能なことは当業者に自明であろう. [発明の効果1 以上説明したように、本発明によれば、複数の半導体基
板を精度良く位置合わせすることができるので、高精度
の半導体装置を提供することができる. また、位置合わせを機械的に行うことができるので、プ
ロセスを自動化するのに有利である.
第1図(A)、(B)は本発明の原理説明図であり、第
1図(A)を配置を示す概略断面図、第1図(B)は透
過光の強度分布を示すグラフ、第2図(A)、(B)、
(C)は本発明の1実施例を説明するための図であり、
第2図(A>は位置合わせ工程の構成を説明するための
概略断面図、第2図(B)、(C)は重ね合わせた基板
を通しての透過光強度分布を示すグラフ、第3図<A)
〜(G)は本発明の実施例による半専体装置の製造工程
を示す断面図である.12 ■3 1 4 15 l6 17 1 8 19 シリコン酸化膜 開口 p一型シリコン基板 シリコン酸化膜 開口 赤外光源 赤外線 赤外線検出器 図において、 1 2 3、6 4 5 7 8 9 11 第1半導体基板 第1表面層 開口窓 第2半導体基板 第2表面層 光源 光 光検出器 n一型シリコン基板 (A)配置 (B)透過光強度分布 本発明の原理説明図 (A)イオン注入 (B)エビ成長 (C)酸化物領域形戚 実施例による半導体装置の製造工程 第3図(その1) (A)構成 (B)位1合bせずれのない場合 (C)位1合わせずれのある場合 実施例による基板の重ね会わせ (D)イオン注入 Z (E)貼り合わせ (F)研磨 実施例による半導体装置の製造工程 第3図(その2)
1図(A)を配置を示す概略断面図、第1図(B)は透
過光の強度分布を示すグラフ、第2図(A)、(B)、
(C)は本発明の1実施例を説明するための図であり、
第2図(A>は位置合わせ工程の構成を説明するための
概略断面図、第2図(B)、(C)は重ね合わせた基板
を通しての透過光強度分布を示すグラフ、第3図<A)
〜(G)は本発明の実施例による半専体装置の製造工程
を示す断面図である.12 ■3 1 4 15 l6 17 1 8 19 シリコン酸化膜 開口 p一型シリコン基板 シリコン酸化膜 開口 赤外光源 赤外線 赤外線検出器 図において、 1 2 3、6 4 5 7 8 9 11 第1半導体基板 第1表面層 開口窓 第2半導体基板 第2表面層 光源 光 光検出器 n一型シリコン基板 (A)配置 (B)透過光強度分布 本発明の原理説明図 (A)イオン注入 (B)エビ成長 (C)酸化物領域形戚 実施例による半導体装置の製造工程 第3図(その1) (A)構成 (B)位1合bせずれのない場合 (C)位1合わせずれのある場合 実施例による基板の重ね会わせ (D)イオン注入 Z (E)貼り合わせ (F)研磨 実施例による半導体装置の製造工程 第3図(その2)
Claims (2)
- (1)、所定の位置に開口窓(3)を有する第1表面層
(2)を備えた第1半導体基板(1)と、対応する位置
に開口窓(6)を有する第2表面層(5)を備えた第2
半導体基板(4)とを準備する工程と、 第1半導体基板(1)と第2半導体基板(4)とを重ね
合わせる工程と、 各半導体基板(1、4)の半導体には高い透過率を有し
、該表面層(2、5)にはより低い透過率を有する波長
の光(8)を、第1半導体基板(1)と第2半導体基板
(4)とを通して透過させ、第1および第2の半導体基
板(1、4)の位置合わせを行う工程と を含む半導体装置の製造方法。 - (2)、所定の位置に開口窓を有する第1表面層(2)
を備えた第1半導体基板(1)と、対応する位置に開口
窓を有する第2表面層(5)を備えた第2半導体層(4
)とを対向させて水平方向に移動自在に保持し、 各半導体基板の半導体には高い透過率を有し、該表面層
にはより低い透過率を有する波長の光(8)を前記対向
した第1、第2の半導体基板に照射する光源(7)と、 該第1、第2の半導体基板を透過した光の強度を検出す
る光検出器(9)とを具備し、 前記透過光を利用して前記第1、第2の半導体基板の重
ね合せの位置決めを行うことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24390489A JPH03106012A (ja) | 1989-09-20 | 1989-09-20 | 半導体装置の製造方法およびその方法を実施する製造装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24390489A JPH03106012A (ja) | 1989-09-20 | 1989-09-20 | 半導体装置の製造方法およびその方法を実施する製造装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03106012A true JPH03106012A (ja) | 1991-05-02 |
Family
ID=17110732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24390489A Pending JPH03106012A (ja) | 1989-09-20 | 1989-09-20 | 半導体装置の製造方法およびその方法を実施する製造装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03106012A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT406100B (de) * | 1996-08-08 | 2000-02-25 | Thallner Erich | Kontaktbelichtungsverfahren zur herstellung von halbleiterbausteinen |
JP2008172093A (ja) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | 半導体装置の製造方法および半導体装置の製造装置 |
JP2012084881A (ja) * | 2010-10-14 | 2012-04-26 | Soytec | 接続構造体を実現するためのプロセス |
JP5343847B2 (ja) * | 2007-06-12 | 2013-11-13 | 株式会社ニコン | ウェハ貼り合せ装置、ウェハ貼り合せ方法 |
-
1989
- 1989-09-20 JP JP24390489A patent/JPH03106012A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT406100B (de) * | 1996-08-08 | 2000-02-25 | Thallner Erich | Kontaktbelichtungsverfahren zur herstellung von halbleiterbausteinen |
JP2008172093A (ja) * | 2007-01-12 | 2008-07-24 | Toshiba Corp | 半導体装置の製造方法および半導体装置の製造装置 |
JP5343847B2 (ja) * | 2007-06-12 | 2013-11-13 | 株式会社ニコン | ウェハ貼り合せ装置、ウェハ貼り合せ方法 |
JP2012084881A (ja) * | 2010-10-14 | 2012-04-26 | Soytec | 接続構造体を実現するためのプロセス |
US9224704B2 (en) | 2010-10-14 | 2015-12-29 | Soitec | Process for realizing a connecting structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4825093A (en) | Methods for identifying semiconductor wafer with bar code pattern thereon and methods for manufacturing semiconductor device | |
CN102420214B (zh) | 形成强化对准标记的方法以及半导体器件 | |
US5985681A (en) | Method of producing bonded substrate with silicon-on-insulator structure | |
US11747562B2 (en) | Waveguide absorbers | |
JPH03106012A (ja) | 半導体装置の製造方法およびその方法を実施する製造装置 | |
JP2870492B2 (ja) | Soi基板およびその製造方法 | |
JPH06283663A (ja) | 半導体チップどうしを整合するための方法 | |
KR101642967B1 (ko) | Soi 웨이퍼의 설계 방법 및 제조 방법 | |
JP3570530B2 (ja) | Soiウェーハの製造方法 | |
US20130037907A1 (en) | Optoelectronic integrated circuit substrate and method of fabricating the same | |
JPH0532913B2 (ja) | ||
US7759707B2 (en) | Semiconductor substrate, semiconductor device, method of producing semiconductor substrate, and method of producing semiconductor device | |
CN113764258B (zh) | 半导体装置及其制造方法 | |
JPH03177013A (ja) | 半導体装置の製造方法 | |
JPS60254769A (ja) | 半導体チツプの位置合せ方法 | |
JPS59195861A (ja) | 固体撮像装置の製造方法 | |
JPH02154463A (ja) | 光学開口の製造方法 | |
JP2024114993A (ja) | 実装基板および実装方法 | |
JP2900380B2 (ja) | 半導体装置の製造方法 | |
JPS62122143A (ja) | 半導体素子形成用基板の製造方法 | |
CN117727640A (zh) | 晶圆键合方法及半导体结构 | |
JPS6097639A (ja) | 半導体装置の製造方法 | |
JPH08321532A (ja) | 合わせマークの位置ずれ検査方法 | |
JPH02241017A (ja) | 半導体装置の製造方法 | |
JPH0344066A (ja) | 半導体基板の積層方法 |