JPS62122143A - 半導体素子形成用基板の製造方法 - Google Patents
半導体素子形成用基板の製造方法Info
- Publication number
- JPS62122143A JPS62122143A JP26194785A JP26194785A JPS62122143A JP S62122143 A JPS62122143 A JP S62122143A JP 26194785 A JP26194785 A JP 26194785A JP 26194785 A JP26194785 A JP 26194785A JP S62122143 A JPS62122143 A JP S62122143A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- semiconductor element
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体素子形成用基板の形成方法で有って、Ｓｉ基板上
にＮ型不純物原子を高濃度に添加したＳｉ結晶層、半導
体素子形成領域となるＳｉ結晶層を順次形成後、このＳ
ｉ結晶層を異方性エツチング後、塩素ガスを用いた光励
起エツチング法によりＮ型不純物を高濃度に添加したＳ
ｉ結晶層を等方性エツチングし、更にこのエツチングさ
れた箇所に酸化物膜を形成し、基板表面に形成された５
ｉ０２膜を除去して５ｉ０２膜で囲まれた領域にＳｉ単
結晶層を島状に形成して、Ｓｉ基板上に底部が５ｉ０２
膜で絶縁された島状の半導体素子形成用基板を得るよう
にしたもの。
にＮ型不純物原子を高濃度に添加したＳｉ結晶層、半導
体素子形成領域となるＳｉ結晶層を順次形成後、このＳ
ｉ結晶層を異方性エツチング後、塩素ガスを用いた光励
起エツチング法によりＮ型不純物を高濃度に添加したＳ
ｉ結晶層を等方性エツチングし、更にこのエツチングさ
れた箇所に酸化物膜を形成し、基板表面に形成された５
ｉ０２膜を除去して５ｉ０２膜で囲まれた領域にＳｉ単
結晶層を島状に形成して、Ｓｉ基板上に底部が５ｉ０２
膜で絶縁された島状の半導体素子形成用基板を得るよう
にしたもの。
本発明は半導体素子形成用基板の製造方法に係り、特に
Ｓｉ基板上に５ｉ０２膜等の絶縁膜を介して半導体素子
形成領域を島状に形成するｓｏｒ型構造の半導体素子形
成用基板の製造に関する。
Ｓｉ基板上に５ｉ０２膜等の絶縁膜を介して半導体素子
形成領域を島状に形成するｓｏｒ型構造の半導体素子形
成用基板の製造に関する。
Ｓｉ等の半導体基板上にトラジスタ等の半導体素子を高
密度に形成してＩＣ，ＬＳＩ等の半導体装置を形成する
際、これら素子をＳｉ基板の上に形成されたＳｉＯ２膜
よりなる絶縁物の上に形成する、所謂ｓｏｒ型構造の半
導体素子形成用基板を用いることで形成される素子の接
合容量等が減少し、素子の特性が向上することが知られ
ている。
密度に形成してＩＣ，ＬＳＩ等の半導体装置を形成する
際、これら素子をＳｉ基板の上に形成されたＳｉＯ２膜
よりなる絶縁物の上に形成する、所謂ｓｏｒ型構造の半
導体素子形成用基板を用いることで形成される素子の接
合容量等が減少し、素子の特性が向上することが知られ
ている。
このようなｓｏｒ型構造の半導体素子形成用基板を形成
する際、できるだけ容易な工程で、かつ素子分離が確実
に行い得るような半導体素子形成用基板の形成方法が要
望されている。
する際、できるだけ容易な工程で、かつ素子分離が確実
に行い得るような半導体素子形成用基板の形成方法が要
望されている。
従来のこのようなｓｏｒ型構造の半導体素子形成用基板
を形成するには、第１１図に示すように２枚のＳｉ基板
１＾、ＩＢの表面に化学的蒸着法＜ＣＶ Ｄ）により、
燐がドープされたＳｉＯ２膜２Ａ、２Ｂをそれぞれ形成
した後、この基板ＩＡ、 １Ｂを、それぞれの５ｉ０２
ＩＱ２Ａ、２Ｂが対向するようにして加熱下で加圧し
て貼り合わせた後、片方のＳｉ基板ＬＡを所定の寸法に
なるまで研磨する方法がある。
を形成するには、第１１図に示すように２枚のＳｉ基板
１＾、ＩＢの表面に化学的蒸着法＜ＣＶ Ｄ）により、
燐がドープされたＳｉＯ２膜２Ａ、２Ｂをそれぞれ形成
した後、この基板ＩＡ、 １Ｂを、それぞれの５ｉ０２
ＩＱ２Ａ、２Ｂが対向するようにして加熱下で加圧し
て貼り合わせた後、片方のＳｉ基板ＬＡを所定の寸法に
なるまで研磨する方法がある。
或いは第１２図に示すようにＳｉ基板１１にイオン注入
に於ける注入エネルギーを調節することで、Ｓｉ基板１
１の表面より深い位置に酸素イオンを注入して、その部
分に５４０２層１２を形成し、Ｓｉ基板１１．５ｉ０２
層１２、並びにＳｉ結晶層１３よりなる三層構造を形成
し、このＳｉ結晶層１３を所定のパターンに酸化物膜で
島状に分離して半導体素子形成領域とし、この三層構造
の基板を半導体素子形成用基板とする方法がある。
に於ける注入エネルギーを調節することで、Ｓｉ基板１
１の表面より深い位置に酸素イオンを注入して、その部
分に５４０２層１２を形成し、Ｓｉ基板１１．５ｉ０２
層１２、並びにＳｉ結晶層１３よりなる三層構造を形成
し、このＳｉ結晶層１３を所定のパターンに酸化物膜で
島状に分離して半導体素子形成領域とし、この三層構造
の基板を半導体素子形成用基板とする方法がある。
然し前記した従来の第１の方法では、Ｓｉ基板間を貼り
合わせるのが技術的に困難で、また研磨の途中に貼り合
わせた箇所が剥がれてくる問題があり、信頼性に乏しい
。
合わせるのが技術的に困難で、また研磨の途中に貼り合
わせた箇所が剥がれてくる問題があり、信頼性に乏しい
。
また前記した従来の第２の方法では、酸素のイオン注入
で半導体素子を形成すべきＳｉ基板の表面の活性領域に
も酸素原子が多少イオン注入され、熱処理工程を経て結
晶欠陥となるため好ましくない。
で半導体素子を形成すべきＳｉ基板の表面の活性領域に
も酸素原子が多少イオン注入され、熱処理工程を経て結
晶欠陥となるため好ましくない。
本発明は上記した問題点を解決し゛、前記したｓｏｒ型
構造が確実に、且つ容易に形成できるようにした半導体
素子形成用基板の形成方法の提供を目的とするものであ
る。
構造が確実に、且つ容易に形成できるようにした半導体
素子形成用基板の形成方法の提供を目的とするものであ
る。
本発明の半導体素子形成用基板の形成方法は、シリコン
（Ｓｉ）基板上にＮ型不純物原子を高濃度に添加したＳ
ｉ結晶層を形成後、該基板上にＳｉ結晶層を形成し、該
基板上に所定パターンのホトレジスト膜を形成後、該ホ
トレジスト膜をマスクとしてＳｉ結晶層を異方性エツチ
ングによりエツチングする工程、 前記Ｎ型置濃度Ｓｉ層を塩素ガスを用いた光励起エンチ
ングにより等方的にエツチングする工程、エツチングさ
れた箇所にＳｉ酸化物を形成後、表面のＳｉ酸化物膜を
除去して半導体素子形成用基板を形成する。
（Ｓｉ）基板上にＮ型不純物原子を高濃度に添加したＳ
ｉ結晶層を形成後、該基板上にＳｉ結晶層を形成し、該
基板上に所定パターンのホトレジスト膜を形成後、該ホ
トレジスト膜をマスクとしてＳｉ結晶層を異方性エツチ
ングによりエツチングする工程、 前記Ｎ型置濃度Ｓｉ層を塩素ガスを用いた光励起エンチ
ングにより等方的にエツチングする工程、エツチングさ
れた箇所にＳｉ酸化物を形成後、表面のＳｉ酸化物膜を
除去して半導体素子形成用基板を形成する。
本発明の半導体素子形成用基板の形成方法は、半導体素
子形成用基板をＳｉ結晶層／ Ｎ ＋Ｓｉ層／Ｓｉ基板
の三層構造とし、Ｓｉ結晶層をリアクティブ−イオンエ
ツチングのような異方性エツチング法によりエツチング
した後、この下に設けたＮ”Ｓｉ結晶層が塩素の光励起
反応によって等方的に高速にエツチングされるのを利用
して、このＮ”Ｓｉ結晶層を等方的にエツチングした後
、熱酸化法によりエツチング除去された空間部をＳｉＯ
２膜にて埋め込むことで、Ｓｉ基板上にＳｉＯ２膜を介
して半導体素子が形成される活性領域を島状に絶縁分離
したＳｏｌ構造の半導体素子形成用基板を得るようにす
る。
子形成用基板をＳｉ結晶層／ Ｎ ＋Ｓｉ層／Ｓｉ基板
の三層構造とし、Ｓｉ結晶層をリアクティブ−イオンエ
ツチングのような異方性エツチング法によりエツチング
した後、この下に設けたＮ”Ｓｉ結晶層が塩素の光励起
反応によって等方的に高速にエツチングされるのを利用
して、このＮ”Ｓｉ結晶層を等方的にエツチングした後
、熱酸化法によりエツチング除去された空間部をＳｉＯ
２膜にて埋め込むことで、Ｓｉ基板上にＳｉＯ２膜を介
して半導体素子が形成される活性領域を島状に絶縁分離
したＳｏｌ構造の半導体素子形成用基板を得るようにす
る。
第１図に示すように比抵抗が数Ω−ｃｍのＮ型、或いは
Ｐ型のＳｉ基板２１上に厚さが３０００人で、燐（Ｐ）
または砒素（Ａｓ）原子が〜１０ 個／■３以上導入
されたＮ”Ｓｉエピタキシャル層２２を形成後、その上
に形成すべき半導体素子に必要な比抵抗を有するＳｉエ
ピタキシャル層２３を所定の厚さに形成する。
Ｐ型のＳｉ基板２１上に厚さが３０００人で、燐（Ｐ）
または砒素（Ａｓ）原子が〜１０ 個／■３以上導入
されたＮ”Ｓｉエピタキシャル層２２を形成後、その上
に形成すべき半導体素子に必要な比抵抗を有するＳｉエ
ピタキシャル層２３を所定の厚さに形成する。
その後、第２図に示すようにホトレジストＩＩＩ！２４
を形成後、ホトリソグラフィ法に依ってホトレジスト膜
２４を所定のパターンに形成する。
を形成後、ホトリソグラフィ法に依ってホトレジスト膜
２４を所定のパターンに形成する。
次いでこのホトレジスト膜２４をマスクとして六弗化エ
タン（Ｃ２Ｆ ６ ） と−塩化四弗化メタン（ＣＦ
ａα）との混合ガスよりなる反応ガスを用いてリアクテ
ィブ−イオンエツチング（ＲＩ Ｅ）法により下のＳｉ
エピタキシャル層２３を異方性エツチングによりエツチ
ングする。
タン（Ｃ２Ｆ ６ ） と−塩化四弗化メタン（ＣＦ
ａα）との混合ガスよりなる反応ガスを用いてリアクテ
ィブ−イオンエツチング（ＲＩ Ｅ）法により下のＳｉ
エピタキシャル層２３を異方性エツチングによりエツチ
ングする。
次いで基板２１を収容している容器内に塩素（Ｃ１０）
ガスを、圧力が２０ ｔｏｒｒの圧力となるまで導入し
、基板２１を２５０℃の温度になるまで加熱する。更に
基板が収容されている容器に、２９０〜３７０ナノメー
タ（ｎｍ）の波長の紫外線をＩＷ／ＣｌＯ２の強度で照
射して光励起反応に依って塩素ガスを分解し、この分解
した塩素ガスを用いてＳｉエピタキシャル層２３の下の
Ｎ”Ｓｉエピタキシャル層２２を第３図に示すように等
方的にエツチングする。
ガスを、圧力が２０ ｔｏｒｒの圧力となるまで導入し
、基板２１を２５０℃の温度になるまで加熱する。更に
基板が収容されている容器に、２９０〜３７０ナノメー
タ（ｎｍ）の波長の紫外線をＩＷ／ＣｌＯ２の強度で照
射して光励起反応に依って塩素ガスを分解し、この分解
した塩素ガスを用いてＳｉエピタキシャル層２３の下の
Ｎ”Ｓｉエピタキシャル層２２を第３図に示すように等
方的にエツチングする。
この時、Ｎ”Ｓｉエピタキシャル層２２のみ、選択的に
エツチングされ、上部のＳｉエピタキシャル層２３は多
少侵されるにすぎない。
エツチングされ、上部のＳｉエピタキシャル層２３は多
少侵されるにすぎない。
次いで第４図に示すように、このＳｉ基板２１を熱酸化
により酸化して、異方性エツチングされたＳｉエピタキ
シャル層２３、および上記光励起反応で等方的にエツチ
ングされた領域に熱５ｉｏ２膜２５を形成する。この時
、同時にＳｉ基板２１の表面にもＳｉＯ２膜２５全２５
される。
により酸化して、異方性エツチングされたＳｉエピタキ
シャル層２３、および上記光励起反応で等方的にエツチ
ングされた領域に熱５ｉｏ２膜２５を形成する。この時
、同時にＳｉ基板２１の表面にもＳｉＯ２膜２５全２５
される。
次いで第５図に示すように、このＳｉ基板２１の表面に
形成されたＳｉＯ２膜２５全２５して除去することで、
Ｓｉ基板２１上に５ｉ０２膜２５よりなる絶縁膜で分離
されたＳｉエピタキシャル層２３よりなり、半導体素子
形成領域が形成された半導体素子形成用基板が得られる
。
形成されたＳｉＯ２膜２５全２５して除去することで、
Ｓｉ基板２１上に５ｉ０２膜２５よりなる絶縁膜で分離
されたＳｉエピタキシャル層２３よりなり、半導体素子
形成領域が形成された半導体素子形成用基板が得られる
。
以上の方法によって、ＷＩＲな方法で、而も確実に素子
分離領域を有するＳＯＩ型構造の半導体素子形成用基板
が得られる。
分離領域を有するＳＯＩ型構造の半導体素子形成用基板
が得られる。
更に本発明の第２の実施例について説明する。
第６図に示すようにＳｉ基板２１に２ ＭｅＶの高エネ
ルギーを用いたイオン注入法によって、燐原子を基板２
１の表面から１．５μｍの位置に〜１０ ／Ｃ３の濃
度になるようにしてイオン注入して、Ｓｉ基板２ＪにＮ
＋イオン注入ＳＳ石層６を形成する。
ルギーを用いたイオン注入法によって、燐原子を基板２
１の表面から１．５μｍの位置に〜１０ ／Ｃ３の濃
度になるようにしてイオン注入して、Ｓｉ基板２ＪにＮ
＋イオン注入ＳＳ石層６を形成する。
次いで第７図に示すようにＳｉ基板２１上にホトレジス
ト膜２４をホトリソグラフィによって所定のパターンに
形成する。
ト膜２４をホトリソグラフィによって所定のパターンに
形成する。
次いでこのホトレジスト膜２４をマスクとして前記した
六弗化エタン（Ｃ２Ｆ ６ ）と−塩化四弗化メタン（
ＣＦ３α）との混合ガスよりなる反応ガスを用いてリア
クティブ−イオンエツチング（ＲＩ Ｅ）法により下の
Ｓｉ層２１Ａを異方性エツチングによりエツチングする
。
六弗化エタン（Ｃ２Ｆ ６ ）と−塩化四弗化メタン（
ＣＦ３α）との混合ガスよりなる反応ガスを用いてリア
クティブ−イオンエツチング（ＲＩ Ｅ）法により下の
Ｓｉ層２１Ａを異方性エツチングによりエツチングする
。
更に前記した如く、基板２１を収容している容器内に塩
素（α２）ガスを圧力が２０ｔｏｒｒの圧力となるまで
導入し、基板２１を２５０℃に加熱すると共に、この基
板２１を収容する容器に基板に２９０〜３７０ ｎｍの
波長の紫外線をＩＷ／■２の強度で照射して塩素ガスを
光励起反応で分解し、この分解した塩素ガスによってＳ
ｉ層２１＾の下のＮ”Ｓｉイオン注入層２６を、第８図
に示すように等方的にエツチングする。
素（α２）ガスを圧力が２０ｔｏｒｒの圧力となるまで
導入し、基板２１を２５０℃に加熱すると共に、この基
板２１を収容する容器に基板に２９０〜３７０ ｎｍの
波長の紫外線をＩＷ／■２の強度で照射して塩素ガスを
光励起反応で分解し、この分解した塩素ガスによってＳ
ｉ層２１＾の下のＮ”Ｓｉイオン注入層２６を、第８図
に示すように等方的にエツチングする。
更に第９図に示すように、このＳｉ基板２１を熱酸化に
より酸化して、上記光励起反応で等方的にエツチングさ
れた領域、およびＲｒＥ法で異方性エツチングされたＳ
ｉ層２１ΔにＳｉＯ２膜２５全２５する。
より酸化して、上記光励起反応で等方的にエツチングさ
れた領域、およびＲｒＥ法で異方性エツチングされたＳ
ｉ層２１ΔにＳｉＯ２膜２５全２５する。
この時、同時に基板２１の表面に５ｉ０２膜２５が形成
される。
される。
更に第１０図に示すように、このＳｉ基板２１の表面に
形成されたＳｉＯ２膜を研磨して除去することで、Ｓｉ
基板２１上に５ｉ０２膜２５よりなる絶縁膜で分離され
たＳｉ層２１＾よりなる半導体素子形成領域を有する半
導体素子形成用基板が得られる。
形成されたＳｉＯ２膜を研磨して除去することで、Ｓｉ
基板２１上に５ｉ０２膜２５よりなる絶縁膜で分離され
たＳｉ層２１＾よりなる半導体素子形成領域を有する半
導体素子形成用基板が得られる。
以上の方法によって、簡単な方法で、しかも確実に素子
分離領域を有するｓｏｒ型構造の半導体素子形成用基板
が得られる。
分離領域を有するｓｏｒ型構造の半導体素子形成用基板
が得られる。
以上述べたように、本発明の半導体素子形成用基板の形
成方法によれば、簡単な方法でしかも確実に半導体素子
形成領域の活性領域がＳｉＯ２膜で分離されたＳｏｌ型
構造の半導体素子形成用基板が得られる効果があり、Ｉ
Ｃ，ＬＳＩ等の半導体装置の製造に本発明の方法を適用
すれば、高信卸度、かつ高性能な半導体装置が得られる
効果がある。
成方法によれば、簡単な方法でしかも確実に半導体素子
形成領域の活性領域がＳｉＯ２膜で分離されたＳｏｌ型
構造の半導体素子形成用基板が得られる効果があり、Ｉ
Ｃ，ＬＳＩ等の半導体装置の製造に本発明の方法を適用
すれば、高信卸度、かつ高性能な半導体装置が得られる
効果がある。
第１図より第５図までは、本発明の第１の実施例を工程
順に示す断面図、 第６図より第１Ｏ図迄は、本発明の第２の実施例を工程
順に示す断面図、 第１１および第１２図は従来の方法を説明するための断
面図である。 図に於いて、 ２１はＳｉ基板、２２はＮ”Ｓｉエピタキシャル層、２
３はＳｉエピタキシャル層、２４はホトレジスト膜、２
５は５ｉ０２膜、２６はＮ＋イオン注入Ｓｉ層を示す。 才１突油伊７４ＮすＳ＋“エビ層、Ｓ：１ど層形域゛Ｌ
五図第１図 才１跡列めＳ１工σ層署方４・主Ｔ、７ナン７′・１羽
１ｚ第２図 牙１実、琵σ゛ｊのＮ↑３ｉ１ビ層博方１１すΣツ千ン
７−工オ引凶第 ３ 図 う辷丁ブざ′オ含グフ・す／１３１ｒ鰐芽イξＩ！臭フ
ｒンＦｋ′Ｙ芋Ｉ、乙ン■＠ ４ 図 第１突オ衾例のＳ：置著化肢χ葦粛工芋Ｙ必第５因 突２だ方舎イ判のＮｔイオ〉′＞並人層斤＞Ｘ−ｒ才ｉ
図第６ｒｙＪ オ２実オ告フ亡づ１３０品層ｒ７すｙ７°゛Ｉオ歪図＠
７ 図 ｔｚ’！＊４８ｎＮｌｘ＞ｓ’ｉ７Ｊ’ｆｉ’４ ’
ｙ；４−ｔｘ−ｔ’ｔ−＞ｙ−Ｔ＊ｒＥ第８圀 ＝１−２突−ｍ４ｊ’ｌ のＳ’＋ ｆｔ１４１！Ｕｌ
ｆｈ Ｑ−】二＃Ｉ’ｌｌ第９図 第゛１０図 ｍめλ珪を言ン明１ｓｒ＝めの耐曲１刀第 １１ 図 従濠の１遥６凝明追す杓肉杵曲図 ＠１２図
順に示す断面図、 第６図より第１Ｏ図迄は、本発明の第２の実施例を工程
順に示す断面図、 第１１および第１２図は従来の方法を説明するための断
面図である。 図に於いて、 ２１はＳｉ基板、２２はＮ”Ｓｉエピタキシャル層、２
３はＳｉエピタキシャル層、２４はホトレジスト膜、２
５は５ｉ０２膜、２６はＮ＋イオン注入Ｓｉ層を示す。 才１突油伊７４ＮすＳ＋“エビ層、Ｓ：１ど層形域゛Ｌ
五図第１図 才１跡列めＳ１工σ層署方４・主Ｔ、７ナン７′・１羽
１ｚ第２図 牙１実、琵σ゛ｊのＮ↑３ｉ１ビ層博方１１すΣツ千ン
７−工オ引凶第 ３ 図 う辷丁ブざ′オ含グフ・す／１３１ｒ鰐芽イξＩ！臭フ
ｒンＦｋ′Ｙ芋Ｉ、乙ン■＠ ４ 図 第１突オ衾例のＳ：置著化肢χ葦粛工芋Ｙ必第５因 突２だ方舎イ判のＮｔイオ〉′＞並人層斤＞Ｘ−ｒ才ｉ
図第６ｒｙＪ オ２実オ告フ亡づ１３０品層ｒ７すｙ７°゛Ｉオ歪図＠
７ 図 ｔｚ’！＊４８ｎＮｌｘ＞ｓ’ｉ７Ｊ’ｆｉ’４ ’
ｙ；４−ｔｘ−ｔ’ｔ−＞ｙ−Ｔ＊ｒＥ第８圀 ＝１−２突−ｍ４ｊ’ｌ のＳ’＋ ｆｔ１４１！Ｕｌ
ｆｈ Ｑ−】二＃Ｉ’ｌｌ第９図 第゛１０図 ｍめλ珪を言ン明１ｓｒ＝めの耐曲１刀第 １１ 図 従濠の１遥６凝明追す杓肉杵曲図 ＠１２図
Claims (1)
- 【特許請求の範囲】 シリコン（Ｓｉ）基板（２１）上にＮ型不純物原子を高
濃度に添加したＳｉ結晶層（２２、２６）、並びに半導
体素子形成領域となるＳｉ結晶層（２３、２１Ａ）を形
成し、該基板（２１）上に所定パターンのホトレジスト
膜（２４）を形成後、該ホトレジスト護（２４）をマス
クとして半導体素子形成領域のＳｉ結晶層（２３、２１
Ａ）を異方性エッチングによりエッチングする工程、 更に前記Ｎ型高濃度Ｓｉ層（２２、２６）を塩素ガスを
用いた光励起エッチングにより等方的にエッチングする
工程、 更にエッチングされた箇所にＳｉ酸化物（２５）を形成
後、基板表面に形成されたＳｉ酸化物膜（２５）を除去
する工程を含み、Ｓｉ基板（２１）上にＳｉ酸化物膜（
２５）を介して半導体素子形成領域が島状に形成された
基板を形成することを特徴とする半導体素子形成用基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194785A JPS62122143A (ja) | 1985-11-20 | 1985-11-20 | 半導体素子形成用基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26194785A JPS62122143A (ja) | 1985-11-20 | 1985-11-20 | 半導体素子形成用基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62122143A true JPS62122143A (ja) | 1987-06-03 |
Family
ID=17368877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26194785A Pending JPS62122143A (ja) | 1985-11-20 | 1985-11-20 | 半導体素子形成用基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210850A (ja) * | 1988-04-05 | 1990-01-16 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
| US5466630A (en) * | 1994-03-21 | 1995-11-14 | United Microelectronics Corp. | Silicon-on-insulator technique with buried gap |
-
1985
- 1985-11-20 JP JP26194785A patent/JPS62122143A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0210850A (ja) * | 1988-04-05 | 1990-01-16 | Philips Gloeilampenfab:Nv | 半導体装置の製造方法 |
| US5466630A (en) * | 1994-03-21 | 1995-11-14 | United Microelectronics Corp. | Silicon-on-insulator technique with buried gap |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4222792A (en) | Planar deep oxide isolation process utilizing resin glass and E-beam exposure | |
| JPS6052037A (ja) | 半導体装置の製法 | |
| US4968628A (en) | Method of fabricating back diffused bonded oxide substrates | |
| JPH04225285A (ja) | モノリシック集積回路用シリコン フォトダイオードとその作製法 | |
| JP2007149789A (ja) | 半導体基板、半導体装置および半導体基板の製造方法 | |
| JPS62122143A (ja) | 半導体素子形成用基板の製造方法 | |
| JP2825322B2 (ja) | 誘電体分離構造を有する半導体基板の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JPH09153603A (ja) | Ｓｏｉ基板およびその製造方法 | |
| EP0076147B1 (en) | Method of producing a semiconductor device comprising an isolation region | |
| JPS60262438A (ja) | 半導体装置の製造方法 | |
| JPS63246841A (ja) | シリコン結晶体の誘電体分離法 | |
| JPS6074635A (ja) | 半導体装置の製造方法 | |
| US6346456B2 (en) | Method of improving alignment for semiconductor fabrication | |
| JPH04150030A (ja) | 半導体装置の製造方法 | |
| JP2597750B2 (ja) | 半導体装置の製造方法 | |
| JPH07235591A (ja) | 半導体装置の製造方法 | |
| JPH05190658A (ja) | 誘電体分離ウエハの製造方法 | |
| JPH03153031A (ja) | 半導体装置の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPH07169830A (ja) | 誘電体分離基板の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6047437A (ja) | 半導体装置およびその製造方法 | |
| JPS6246063B2 (ja) | ||
| JPH08186166A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 |