CN113764258B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN113764258B
CN113764258B CN202010506377.XA CN202010506377A CN113764258B CN 113764258 B CN113764258 B CN 113764258B CN 202010506377 A CN202010506377 A CN 202010506377A CN 113764258 B CN113764258 B CN 113764258B
Authority
CN
China
Prior art keywords
substrate
region
dielectric layer
alignment mark
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010506377.XA
Other languages
English (en)
Other versions
CN113764258A (zh
Inventor
罗诺纬
吴华标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202010506377.XA priority Critical patent/CN113764258B/zh
Priority to US16/931,277 priority patent/US11527428B2/en
Publication of CN113764258A publication Critical patent/CN113764258A/zh
Priority to US17/987,867 priority patent/US20230073022A1/en
Application granted granted Critical
Publication of CN113764258B publication Critical patent/CN113764258B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Element Separation (AREA)

Abstract

本发明公开一种半导体装置及其制造方法，其中该半导体装置的制造方法包括：提供衬底，所述衬底包括第一区与第二区；在所述衬底的所述第一区与所述第二区的第一表面上形成材料层，并在所述衬底的所述第二区的所述第一表面上形成对准标记；自所述衬底的第二表面将杂原子引入所述第二区的所述衬底中；以及使所述杂原子与所述衬底反应，以在所述第二区的所述衬底中形成与所述对准标记重叠的介电层。通过本发明实施例的方法可以提升对准的精确度。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种集成电路及其制造方法，且特别是涉及一种半导体装置及其制造方法。
背景技术
在半导体工艺中，特别是装置不断地小型化之后，对准的精确度愈来愈重要。在晶背上制作构件时，必须具有穿硅对准(Through Silicon Alignment，TSA)的能力，方可使光掩模与对准标记对准。然而，若有较厚的薄化衬底的需求时，将因为较厚的硅衬底的透明度过低难以对准，而无法具有足够的穿硅对准的能力。
发明内容
本发明是针对一种半导体装置及其制造方法，可以提升晶背的对准能力。
根据本发明的实施例，提出一种半导体装置的制造方法，包括：提供衬底，所述衬底包括第一区与第二区；在所述衬底的所述第一区与所述第二区的第一表面上形成材料层，并在所述衬底的所述第二区的所述第一表面上形成对准标记；自所述衬底的第二表面将杂原子引入所述第二区的所述衬底中；以及使所述杂原子与所述衬底反应，以在所述第二区的所述衬底中形成与所述对准标记重叠的介电层。
根据本发明实施例所述，所述的半导体装置的制造方法还包括在所述自所述第二区的所述衬底的第二表面将杂原子引入所述衬底中之前，对所述衬底进行薄化工艺。
根据本发明实施例所述，所述杂原子包括氧、氮或其组合。
根据本发明实施例所述，所述介电层的折射率的n值小于1.5。
根据本发明实施例所述，所述使所述杂原子与所述衬底反应的方法包括进行热工艺或退火工艺。
根据本发明实施例所述，所述介电层与所述对准标记接触。
根据本发明实施例所述，所述介电层与所述对准标记被部分的所述衬底分隔。
本发明的实施例提出一种半导体装置的制造方法，包括：提供衬底，所述衬底包括第一区与第二区；自所述衬底的第一表面将杂原子引入所述第二区的所述衬底中；在所述第一区与所述第二区的所述衬底的所述第一表面上形成材料层，并在所述第二区的所述衬底中形成对准标记；以及使所述杂原子与所述衬底反应，以在所述第二区的所述衬底中形成与所述对准标记重叠的介电层。
根据本发明实施例所述，自所述衬底的第一表面将杂原子引入所述第二区的所述衬底中的方法包括：在所述衬底的所述第一表面上形成掩模层；进行所述衬底的缺角对准；将所述掩模层图案化，以在所述第二区的所述掩模层中形成开口，所述开口与所述对准标记对应；进行离子注入工艺；以及移除所述掩模层。
根据本发明实施例所述，所述杂原子包括氧、氮或其组合。
根据本发明实施例所述，所述使所述杂原子与所述衬底反应的方法包括进行热工艺或是退火工艺。
根据本发明实施例所述，所述介电层与所述对准标记接触。
根据本发明实施例所述，所述介电层与所述对准标记被部分的所述衬底分隔。
本发明的实施例提出一种半导体装置，其特征在于包括：衬底，包括第一区与第二区；隔离结构，在所述第二区的所述衬底的中，自所述衬底的第一表面向所述衬底的第二表面延伸；对准标记，在所述第二区的所述衬底的中，自所述衬底的第一表面向所述衬底的第二表面延伸且与所述隔离结构在相同的水平高度；以及介电层，在所述第二区的所述衬底中且与所述对准标记重叠，其中在所述第二区的所述衬底的所述第一表面至所述第二表面之间的所述衬底的厚度小于在所述第一区的所述衬底的所述第一表面至所述第二表面之间的所述衬底的厚度。
根据本发明实施例所述，所述第一区与所述第二区均在芯片区中。
根据本发明实施例所述，所述介电层的折射率的n值小于1.5。
根据本发明实施例所述，所述介电层包括氧化硅、氮氧化硅或其组合。
根据本发明实施例所述，所述介电层与对准标记接触，或被所述衬底分隔。
根据本发明实施例所述，所述介电层的面积大于所述对准标记的面积根据本发明实施例所述，所述介电层与对准标记被所述衬底分隔。
基于上述，本发明的半导体装置及其制造方法，可以使得衬底保有足够的厚度，并且可提升晶背对准的精确度。
附图说明
包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。
图1A至图1H为本发明第一实施例的一种半导体装置的制造方法的流程剖面示意图；
图2为图1E中第二区的俯视图；
图3A至图3D为本发明第二实施例的一种半导体装置的制造方法的流程剖面示意图；
图4A至图4H为本发明第三实施例的一种半导体装置的制造方法的流程剖面示意图；
图5A至图5B为本发明第四实施例的一种半导体装置的制造方法的流程剖面示意图；
图6为一种半导体装置的制造方法的流程图；
图7为另一种半导体装置的制造方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1H绘示本发明第一实施例的一种半导体装置的制造方法的流程剖面示意图。图6绘示一种半导体装置的制造方法的流程图。
请参照图1A，提供衬底10。衬底10包括第一区R1与第二区R2。在一些实施例中，第一区R1为芯片区；第二区R2为切割道。在另一实施例中，第一区R1与第二区R2均为芯片区中相邻的两个区。衬底10可以是掺杂硅衬底、未掺杂硅衬底、绝缘体上覆硅(SOI)衬底或外延衬底。掺杂硅的掺质可以为P型掺质、N型掺质或其组合。
请参照图1A与图6的动作S10，在第一区R1的衬底10内形成隔离结构12，以在衬底10中界定出有源区，并在第二区R2的衬底10内形成对准标记14。隔离结构12与对准标记14的材料可以相同或是相异。隔离结构12与对准标记14包括绝缘材料，例如是氧化硅、氮化硅或其组合。隔离结构12与对准标记14可以通过浅沟槽隔离法形成。在一些实施例中，隔离结构12与对准标记14自衬底10的表面10-1向衬底10的表面10-2’延伸，在相同的水平高度且具有相同的深度，但不以此为限。衬底10的表面10-1又可称为正面，表面10-2’又可称为背面。
请参照图1A与图2，第二区R2的对准标记14可以具有各种形状。举例来说，对准标记14可以包括多组结构，每一组结构包括多个彼此分隔且平行的条状物，且这一些条状物与衬底10相互交替设置，但不以此为限。
接着，请参照图1A与图6的动作S12，在衬底10的表面10-1上形成材料层16。表面10-1又可称为第一表面10-1。材料层16可以包括装置层与金属内连结构。装置层例如是有源装置或是无源装置。有源装置例如是晶体管、二极管或其组合。无源装置例如是电阻、电容、电感或其组合。金属内连结构用来连接装置层中的装置。金属内连结构可以包括多个介电层与多个导电特征。导电特征可连接装置层中两个或更多个装置。导电特征包括接触窗、多个介层窗与多个导线等。多个导线在与衬底10的表面10-1平行的平面上延伸，多个介层窗与衬底10的表面10-1垂直的方向上延伸，以连接纵向上相邻的两条导线。
在一些实施例中，在形成隔离结构12与对准标记14之前，或是在形成隔离结构12与对准标记14之后且在形成材料层16之前，还可以包括各种步骤。举例来说，可以在衬底10中形成各种P型或是N型导电型的阱区、深阱区、掺杂区等工艺。
请参照图1B与图6的动作S14，将处理晶片(handling wafer)20置于衬底10的材料层16上。处理晶片20可以通过粘着层(未示出)粘着于材料层16上。粘着层可以是有机材料或是聚合物材料。
请参照图1C与图1D以及图6的动作S16与S18，将衬底10翻转，使衬底10a的表面10-2’朝上。接着，自衬底10的表面10-2’对衬底10a进行薄化工艺，以形成厚度薄化的衬底10a。衬底10a的表面10-2又可称为第二表面或背面。衬底10a的表面10-2与隔离结构12的表面之间的距离d1或是衬底10a的表面10-2与对准标记14的表面之间的距离d1大于4μm，例如是介于4μm至20μm之间，或更大。
请照图1E、图2与图6的动作S20，在衬底10a的表面10-2上形成具有开口23的图案化的掩模层22。开口23裸露出第二区R2的衬底10a的表面10-2。开口23的位置与对准标记14的位置重叠，且开口23的面积大于对准标记14的面积，而将对准标记14涵盖其中，如图2所示。图案化的掩模层22的形成方法例如是可以采用以下所述的步骤来进行。
请参照图1E与图6动作S201至S203。将掩模层(例如是光刻胶层)涂布于衬底10a的表面10-2上，再对掩模层(例如是光刻胶层)进行烘烤。之后，通过衬底10a本身的缺口(notch)来进行缺口对准工艺。由于欲形成的开口23只要能涵盖第二区R2中的对准标记14，其所需的精确度较低，因此，通过缺口对准工艺即可以达到所需的精确度。之后，经由曝光与显影工艺进行图案化工艺，以在掩模层22(例如是光刻胶层)中形成开口23。
接着，请参照图1E与图6动作S22，以掩模层22为掩模，进行离子注入工艺24，将杂原子自衬底10a的表面10-2引入第二区R2的衬底10a中，以形成具有杂原子的掺杂区26。掺杂区26中的杂原子分布在衬底10a的表面10-2与对准标记14之间。杂原子例如是氧、氮或其组合。杂原子的剂量例如是1013至1020/cm2。
请参照图1F与图6的动作S24与S28。移除图案化的掩模层22。其后，进行退火工艺28，以使掺杂区26中的杂原子与衬底10a中的硅反应，以在第二区R2的衬底10a中形成介电层26a。退火工艺28可以在氮气的环境(N2ambient)中进行30分钟至120分钟。在一些实施例中，退火工艺28的温度例如是介于摄氏450度至摄氏1400度之间。在另一些实施例中，退火工艺28的温度例如是介于摄氏450度至摄氏900度之间。在又一些实施例中，退火工艺28的温度例如是介于摄氏450度至摄氏750度之间。介电层26a与对准标记14在纵向上重叠，其面积大于对准标记14的面积。介电层26a的材料例如是氧化硅、氮氧化硅或其组合。介电层26a的折射率低于硅的折射率。在可见光下，介电层26a的折射率的n值介于0至2之间。在一些实施例中，在可见光下，介电层26a的折射率的n值小于1.5。在另一些实施例中，在可见光下，介电层26a的折射率的n值小于1.46，或更小。举例来说，在摄氏450度退火形成的介电层26a在可见光下的折射率(n值)约为1.41。在摄氏600度退火形成的介电层26a在可见光下的折射率(n值)约为1.43。在摄氏750度退火形成的介电层26a在可见光下的折射率(n值)约为1.46。介电层26a的深度范围例如是4μm至20μm。在本实施例中，介电层26a的顶面与衬底10a的表面10-2共平面，但不以此为限。介电层26a的底面可与对准标记14接触，或相隔非零的距离d1’。距离d1’的范围小于4μm。
请参照图1G与图6的动作S30，在衬底10a的表面10-2上形成另一图案化的掩模层30。图案化的掩模层30具有多个开口32。图案化的掩模层30的形成方法如以下步骤所述。请参照图1G与图6的动作S301至S303。于衬底10a的表面10-2上形成另一掩模层(未示出)。掩模层可以由下而上依序包括垫氧化层、氮化硅层以及光刻胶层。在本发明中，由于对准标记14上方的衬底10a已被介电层26a取代，因此，第二区R2的衬底10a的表面10-1至表面10-2之间的衬底10a的厚度小于在第一区R1的衬底10a的表面10-1至表面10-2之间的衬底10a的厚度。由于介电层26a的折射率(n值)可大幅降低至1.5以下，介电层26a在光的照射下呈透明，因此可通过第二区R2的对准标记14来进行对准工艺。之后，经由曝光与显影工艺进行光刻胶层的图案化工艺，之后，再对氮化硅层以及垫氧化层进行蚀刻工艺，以形成开口32。
在介电层26a的底面与对准标记14的表面接触的实施例中，由于在对准标记14上方仅有透明的介电层26a，因此在形成图案化的掩模层30时，可以进行无穿硅对准工艺，光仅需穿介电质(through dielectric)而无需穿硅(through silicon)，因此具有相当高的对准精确度。在介电层26a的底面与对准标记14的表面之间具有距离d1’的实施例中，由于距离d1’的范围小于4μm，因此，仍可以通过穿薄硅工艺而达到对准的目的。因此，所形成的开口32可以精确地形成在所期望的位置。举例来说，开口32的位置与隔离结构12相对应。
之后，请参照图1H与图6的动作S32与S34。以图案化的掩模层30为掩模，在衬底10a中形成深沟槽(未示出)，之后，在深沟槽中回填绝缘材料，以形成隔离结构34。在深沟槽中回填绝缘材料的方法例如是在衬底10的表面10-2上以及深沟槽之中形成绝缘材料，例如是氧化硅、氮化硅或其组合。其后，进行平坦化工艺将多余的绝缘材料移除。平坦化工艺例如是化学机械抛光工艺。其后，将图案化的掩模层30移除。隔离结构34可以与隔离结构12相对应，甚至对准。隔离结构34可以对准隔离结构12中一部分的隔离结构12。隔离结构34可以与隔离结构12相接触或是相隔非零距离。隔离结构34的深度范围例如是4μm至20μm。由于隔离结构34的深度相当深，因此又可称为深沟槽隔离结构。
其后，可以再进行后续工艺。举例来说，可以在相邻的两个隔离结构34之间的衬底10a之中形成光电二极管区(photodiode，PD)等工艺。在本实施例中，由于衬底10的表面10-2与隔离结构12之间的距离d1相当大，且隔离结构34具有相当大的深度，因此，形成在隔离结构34之间的衬底10a之中的光电二极管区可以具有相当大的面积。之后，还可包括将处理晶片20与衬底10a分离以及其他的工艺。
图3A至图3D绘示本发明第二实施例的一种半导体装置的制造方法的流程剖面示意图。
请参照图3A与图6的动作S20与S22。依照上述第一实施例的方法进行对应图1A至图1D以及图6的动作S10至S18的步骤之后，在薄化的衬底10a的表面10-2上形成具有开口23的图案化掩模层22。之后，进行离子注入工艺24’，将杂原子自衬底10a的表面10-2引入第二区R2的衬底10a中，以形成具有杂原子的掺杂区26’。掺杂区26’的位置与掺杂区26略有不同，掺杂区26’的顶面与衬底10a的表面10-2相隔非零距离d2。掺杂区26’中的杂原子的种类可以与掺杂区26中的杂原子种类相同。掺杂区26’中杂原子的剂量可以与掺杂区26中的杂原子的剂量相同。然而，在本实施例中，进行离子注入工艺24’的能量与离子注入工艺24的能量不同，以使得掺杂区26’的顶面与衬底10a的表面10-2相隔非零距离。
请参照图3B与图6的动作S24与S28，之后，依照上述第一实施例的方法，移除掩模层22。其后，进行退火工艺28，以使掺杂区26’中的杂原子与衬底10a中的硅反应，以在第二区R2的衬底10a中形成介电层26a’。退火工艺28的温度例如是摄氏450度至摄氏1400度。介电层26a’的材料、面积与介电层26a的材料、面积相似，但介电层26a’的顶面低于衬底10a的表面10-2。换言之，介电层26a’的顶面上仍由衬底10a覆盖。介电层26a’的顶面与衬底10a的表面10-2之间的距离d2的范围例如是大于0且小于4μm。介电层26a的底面可与对准标记14接触，或相隔非零的距离d2’。距离d2与d2’的总和的范围小于4μm。然而，若距离d2或距离d2与d2’的总和超过4μm，表示对准标记14上的衬底10a的厚度过厚，在光的照射下无法呈透明，在后续的对准工艺中将导致无法精确地进行穿硅对准。
请参照图3C与图6的动作S30，在衬底10a的表面10-2上形成另一图案化的掩模层30。图案化的掩模层30具有多个开口32。开口32的位置例如是与隔离结构12相对应。图案化的掩模层30的形成方法可依照第一实施例的方法。虽然，介电层26a’上方仍留有衬底10a，但由于该处的衬底10a的厚度(即距离d2)相当薄，且介电层26a’呈透明，因此仅需通过穿薄硅(through thin silicon)对准工艺，即可达到对准的目的。同样地，若是介电层26a’与对准标记14之间仍留有衬底10a，但由于该处的衬底10a的厚度(即距离d2’)与介电层26a’上方的衬底10a的厚度(即距离d2)的总和小于4μm，因此，仍可以通过穿薄硅工艺而达到对准的目的。
请参照图3D与图6的动作S32与S34，依照上述第一实施例的方法，在衬底10a中形成隔离结构34。之后，将图案化的掩模层30移除，再进行后续的工艺。
根据以上的实施例，在衬底中与对准标记对应的介电层是在衬底薄化之后才形成，然而，本发明不以此为限。与对准标记重叠的介电层也可以在衬底薄化之前形成，以下举例来说明之。
图4A至图4H绘示本发明第三实施例的一种半导体装置的制造方法的流程剖面示意图。图7绘示另一种半导体装置的制造方法的流程图。
请参照图4A与图7的动作S102与S104。在衬底10的表面10-1上形成图案化的掩模层22。图案化的掩模层22具有开口23，裸露出第二区R2的衬底10a的表面10-2。图案化的掩模层22可以采用上述第一实施例的方法来形成。接着，进行离子注入工艺24’，将杂原子自衬底10a的表面10-1引入第二区R2的衬底10a中，以形成具有杂原子的掺杂区26’。离子注入工艺24’可以采用上述第二实施例所述的离子注入工艺24’来进行，以使得掺杂区26’的顶面与衬底10a的表面10-2相隔非零距离d3。距离d3至少等于或大于后续欲形成的对准标记14的深度。
请参照图4B与图7的动作S106与S108，移除图案化的掩模层22。其后，可以选择性进行退火工艺28，以使掺杂区26’中的杂原子与衬底10a中的硅反应，以在第二区R2的衬底10a中形成介电层26a’。退火工艺28可以采用上述第一实施例的方法来进行。然而，本发明实施例不以此为限。在一些实施例中，可以省略退火工艺28，直接通过后续的其他工艺的热工艺来取代退火工艺28。举例来说，可以通过后续形成隔离结构12、材料层16之掺杂区的掺质活化工艺或是金属内连结构的介电层沉积等工艺来取代退火工艺28。
请参照图4C与图7的动作S110与S112。在衬底10中形成隔离结构12与对准标记14。隔离结构12位于第一区R1中；对准标记14位于第二区R2中，且与介电层26a在纵向上重叠。之后，再于隔离结构12与对准标记14上形成材料层16。隔离结构12、对准标记14与材料层16可以依照上述第一实施例所述的方法来形成。对准标记14可以与介电层26a’的表面接触或是相隔非零的距离d3’。距离d3’的范围例如是大于0且小于4μm。
在一些替代实施例中，用来形成掺杂区26’的离子注入工艺24’也可以在形成隔离结构12与对准标记14之后且在形成材料层16之前进行。同样地，在一些其它实施例中，在形成掺杂区26’之前，或是形成隔离结构12与对准标记14之前，抑或是在形成隔离结构12与对准标记14之后且在形成材料层16之前，可以包括各种步骤。举例来说，可以在衬底10中形成各种P型或是N型导电型的阱区、深阱区、掺杂区等工艺。
请参照图4D至图4F与图7的动作S114、S116与S118。将处理晶片20置于衬底10的材料层16上，然后再进行翻转，以使衬底10a位于处理晶片10上。其后，进行衬底10的薄化工艺，以形成厚度薄化的衬底10a。衬底10a的表面10-2与隔离结构12的表面之间的距离d4大于4μm，例如是介于4μm至20μm之间，或更大。在一些实施例中，在进行衬底10的薄化工艺中，部分的介电层26a’也被薄化。在另一些实施例中，在进行衬底10的薄化工艺中，介电层26a’未被薄化。在进行衬底10的薄化工艺后，介电层26a’被裸露出来。介电层26a’的顶面与衬底10a的表面10-2共平面。介电层26a’的底面与对准标记14的表面接触或是相隔非零的距离d3’。距离d3’的范围小于4μm。
请参照图4G与图7的动作S120，依照上述第一实施例的方法在衬底10a的表面10-2上形成具有开口32的图案化的掩模层30。同样地，介电层26a’的底面与对准标记14的表面接触或是介电层26a’的底面与对准标记14的表面之间具有距离d3’，在形成图案化的掩模层30时可以进行无穿硅对准工艺或是进行穿薄硅对准工艺，光可以直接穿透透明的介电层26a’或穿过薄硅而行进至对准标记14，而通过对准标记14达到对准的目的。
请参照图4H与图7的动作S122以及S124。依照上述第一实施例的方法，在衬底10a中形成隔离结构34。之后，将图案化的掩模层30移除，再进行后续的工艺。
图5A至图5B绘示本发明第四实施例的一种半导体装置的制造方法的流程剖面示意图。
请参照图5A与图7的动作S118，依照上述第一实施例的方法进行对应图4A至图4D的步骤以及与图7的动作S102至S116之后，自翻转后的衬底10的表面10-2’对衬底10进行薄化工艺，以形成衬底10b。衬底10b的表面10-2与隔离结构12的表面之间的距离d5例如是4μm至20μm。在本实施例中，衬底10在薄化的过程中并未裸露出介电层26a的顶面，因此，衬底10b的表面10-2高于介电层26a’的顶面，且介电层26a’的顶面被衬底10b覆盖。换言之，介电层26a’的顶面与衬底10b的表面10-2之间的距离d6例如是大于0且小于4μm。然而，若距离d6超过4μm，表示介电层26a’上的衬底10a的厚度过厚，在光的照射下无法呈透明，将导致无法精确地进行穿硅对准。
同样地，介电层26a’的底面可与对准标记14接触，或相隔非零的距离d6’。距离d6与d6’的总和的范围小于4μm。
请参照图5B与图7的动作S120至S124，依照上述第三实施例对应图4G以及4H的步骤，在衬底10b中形成隔离结构34。之后，再进行后续工艺。同样地，由于距离d6本身或是距离d6与d6’的总和小于4μm，因此，在形成隔离结构34的过程中，可以通过穿薄硅对准工艺而达到对准的目的。
综上所述，在以上所述的本发明实施例中，通过在衬底中形成与对准标记重叠的介电层可减少对准标记上方的衬底的厚度。由于对准标记上方的衬底的厚度相当薄，因此，在晶背上制作构件或从晶背制作构件时，可以通过穿薄硅对准工艺或无穿硅对准工艺来进行光刻工艺。故，本发明实施例的方法可以使得衬底保有足够的厚度，并且可提升晶背对准的精确度。

Claims (14)

1.一种半导体装置的制造方法，其特征在于，包括：
提供衬底，所述衬底包括第一区与第二区；
在第一区的衬底内形成隔离结构，在所述第二区的所述衬底中形成对准标记，隔离结构和对准标记自衬底的第一表面向衬底的第二表面延伸；
在所述衬底的所述第一区与所述第二区的第一表面上形成材料层；
对所述第二区的所述衬底进行离子注入工艺，自所述衬底的第二表面将杂原子引入所述第二区的所述衬底中，所述杂原子包括氧、氮或其组合；以及
进行热工艺，使所述杂原子与所述衬底中的硅反应，以在所述第二区的所述衬底中形成与所述对准标记在纵向上重叠的介电层，其中所述介电层的折射率的n值小于1.5，且介电层的一表面和与之靠近的衬底的第二表面之间的距离与介电层的另一表面和与之靠近的对准标记的表面之间的距离之和小于4μm。
2.如权利要求1所述的半导体装置的制造方法，其中所述对所述第二区的所述衬底进行离子注入工艺，自所述衬底的第二表面将杂原子引入所述第二区的所述衬底中的方法包括：
在所述衬底的所述第二表面上形成掩模层；
进行所述衬底的缺角对准；
将所述掩模层图案化，以在所述第二区的掩模层中形成开口，所述开口与所述对准标记对应；
进行所述离子注入工艺；以及
移除所述掩模层。
3.如权利要求1所述的半导体装置的制造方法，还包括在自所述第二区的所述衬底的第二表面将杂原子引入所述衬底中之前，对所述衬底进行薄化工艺。
4.如权利要求1所述的半导体装置的制造方法，其中所述介电层与所述对准标记接触。
5.如权利要求1所述的半导体装置的制造方法，其中所述介电层与所述对准标记被部分的所述衬底分隔。
6.一种半导体装置的制造方法，其特征在于，包括：
提供衬底，所述衬底包括第一区与第二区；
对所述第二区的所述衬底进行离子注入工艺，自所述衬底的第一表面将杂原子引入所述第二区的所述衬底中，所述杂原子包括氧、氮或其组合；
进行热工艺，使所述杂原子与所述衬底中的硅反应，以在所述第二区的所述衬底中形成介电层，其中所述介电层的折射率的n值小于1.5；
沿第一表面在衬底中形成隔离结构与对准标记，隔离结构位于第一区中，对准标记位于第二区中且与介电层在纵向上重叠，介电层的一表面和与之靠近的衬底的第二表面之间的距离与介电层的另一表面和与之靠近的对准标记的表面之间的距离之和小于4μm；以及
在隔离结构与对准标记上形成材料层。
7.如权利要求6所述的半导体装置的制造方法，其中对所述第二区的所述衬底进行离子注入工艺，自所述衬底的第一表面将杂原子引入所述第二区的所述衬底中的方法包括：
在所述衬底的所述第一表面上形成掩模层；
进行所述衬底的缺角对准；
将所述掩模层图案化，以在所述第二区的所述掩模层中形成开口，所述开口与所述对准标记对应；
进行所述离子注入工艺；以及
移除所述掩模层。
8.如权利要求6所述的半导体装置的制造方法，其中所述介电层与所述对准标记接触。
9.如权利要求6所述的半导体装置的制造方法，其中所述介电层与所述对准标记被部分的所述衬底分隔。
10.一种半导体装置，其特征在于，包括：
衬底，包括第一区与第二区；
隔离结构，在所述第一区的所述衬底的中，自所述衬底的第一表面向所述衬底的第二表面延伸；
对准标记，在所述第二区的所述衬底的中，自所述衬底的第一表面向所述衬底的第二表面延伸且与所述隔离结构在相同的水平高度；以及
介电层，在所述第二区的所述衬底中且与所述对准标记重叠，所述介电层为对所述第二区的所述衬底进行离子注入工艺，自所述衬底的一表面将杂原子引入所述第二区的所述衬底中，进行热工艺，使所述杂原子与所述衬底中的硅反应，以在所述第二区的所述衬底中形成，其中所述杂原子包括氧、氮或其组合；
其中在所述第二区的所述衬底的所述第一表面至所述第二表面之间的所述衬底的厚度小于在所述第一区的所述衬底的所述第一表面至所述第二表面之间的所述衬底的厚度，其中所述介电层的折射率的n值小于1.5，且介电层的一表面和与之靠近的衬底的第二表面之间的距离与介电层的另一表面和与之靠近的对准标记的表面之间的距离之和小于4μm。
11.如权利要求10所述的半导体装置，其中所述第一区与所述第二区均在芯片区中。
12.如权利要求10所述的半导体装置，其中所述介电层包括氧化硅、氮氧化硅或其组合。
13.如权利要求10所述的半导体装置，其中所述介电层与所述对准标记接触，或被所述衬底分隔。
14.如权利要求10所述的半导体装置，其中所述介电层的面积大于所述对准标记的面积。
CN202010506377.XA 2020-06-05 2020-06-05 半导体装置及其制造方法 Active CN113764258B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010506377.XA CN113764258B (zh) 2020-06-05 2020-06-05 半导体装置及其制造方法
US16/931,277 US11527428B2 (en) 2020-06-05 2020-07-16 Semiconductor device and method of fabrication the same
US17/987,867 US20230073022A1 (en) 2020-06-05 2022-11-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010506377.XA CN113764258B (zh) 2020-06-05 2020-06-05 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN113764258A CN113764258A (zh) 2021-12-07
CN113764258B true CN113764258B (zh) 2024-05-31

Family

ID=78785011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010506377.XA Active CN113764258B (zh) 2020-06-05 2020-06-05 半导体装置及其制造方法

Country Status (2)

Country Link
US (2) US11527428B2 (zh)
CN (1) CN113764258B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307999A (ja) * 2000-04-27 2001-11-02 Oki Electric Ind Co Ltd アライメントマークの構造およびその製造方法
CN101030048A (zh) * 2006-03-01 2007-09-05 联华电子股份有限公司 提高半导体工艺的对准精确度的方法及开口的形成方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法
CN105304566A (zh) * 2014-07-30 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US20050250289A1 (en) * 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
US20030082882A1 (en) * 2001-10-31 2003-05-01 Babcock Jeffrey A. Control of dopant diffusion from buried layers in bipolar integrated circuits
US7741190B2 (en) * 2007-08-09 2010-06-22 National Semiconductor Corporation Method of selective oxygen implantation to dielectrically isolate semiconductor devices using no extra masks
US7588993B2 (en) * 2007-12-06 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment for backside illumination sensor
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
US8928159B2 (en) * 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
TWI521685B (zh) * 2011-09-21 2016-02-11 聯華電子股份有限公司 影像感測器及其製作方法
JP6055598B2 (ja) * 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9178066B2 (en) * 2013-08-30 2015-11-03 Taiwan Semiconductor Manufacturing Company Limited Methods for forming a semiconductor arrangement with structures having different heights
JP6300301B2 (ja) * 2013-11-20 2018-03-28 ローム株式会社 半導体装置および半導体装置の製造方法
US9305822B2 (en) * 2014-01-17 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment marks in non-STI isolation formation and methods of forming the same
US9443871B2 (en) * 2015-01-08 2016-09-13 Globalfoundries Inc. Cointegration of bulk and SOI semiconductor devices
JP6955852B2 (ja) * 2016-07-27 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2019054150A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 半導体装置の製造方法および半導体ウェハ
TWI645554B (zh) * 2017-10-06 2018-12-21 Powerchip Technology Corporation Cmos影像感測器的深溝渠隔離結構及其製造方法
WO2019111373A1 (ja) * 2017-12-07 2019-06-13 オリンパス株式会社 固体撮像装置および固体撮像装置の製造方法
US11430909B2 (en) * 2019-07-31 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. BSI chip with backside alignment mark

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307999A (ja) * 2000-04-27 2001-11-02 Oki Electric Ind Co Ltd アライメントマークの構造およびその製造方法
CN101030048A (zh) * 2006-03-01 2007-09-05 联华电子股份有限公司 提高半导体工艺的对准精确度的方法及开口的形成方法
CN103065929A (zh) * 2011-10-19 2013-04-24 中芯国际集成电路制造(上海)有限公司 对准标记保护层的制作方法
CN105304566A (zh) * 2014-07-30 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Also Published As

Publication number Publication date
US11527428B2 (en) 2022-12-13
US20230073022A1 (en) 2023-03-09
CN113764258A (zh) 2021-12-07
US20210384059A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US7560784B2 (en) Fin PIN diode
US10868072B2 (en) Semiconductor structure and image sensor
US20050006704A1 (en) Silicon-on-insulator (SOI) integrated circuit (IC) chip with the silicon layers consisting of regions of different thickness
US7008834B2 (en) Method for manufacturing a semiconductor device
US20060057815A1 (en) Method of manufacturing a semiconductor device
US5937286A (en) Method for manufacturing semiconductor device
KR100328710B1 (ko) 인덕터 및 그의 제조방법
CN113804291B (zh) 耦合至一个或多个光电检测器的多个波导
US8071415B2 (en) Method of fabricating semiconductor device
CN113764258B (zh) 半导体装置及其制造方法
US11664470B2 (en) Photodiode with integrated, self-aligned light focusing element
US5946577A (en) Method of manufacturing semiconductor device
CN114188393A (zh) 具有多厚度缓冲介电层的扩展漏极金属氧化物半导体设备
US9589831B2 (en) Mechanisms for forming radio frequency (RF) area of integrated circuit structure
KR19980027682A (ko) 반도체 기판 및 그 제조 방법
CN113451426A (zh) 具有相邻阳极-阴极对的光电探测器
KR100549014B1 (ko) 스페이서 패턴을 갖는 반도체 장치들 및 그 형성방법들
TWI780979B (zh) 指紋感測模組的製造方法
KR100672683B1 (ko) 바이폴라트랜지스터의 제조방법
CN116759298A (zh) 一种形成光刻对准标记的方法和半导体器件
US20050090084A1 (en) Method of forming a gate structure
KR20000045365A (ko) 반도체소자의 트랜지스터 형성방법
CN117334629A (zh) 半导体器件及其制备方法
KR20040002120A (ko) 인덕터 및 그 제조방법
CN116137300A (zh) 具有多厚度电荷薄层的雪崩光检测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant