KR101282472B1 - 반도체 장치의 제조 방법 및 반도체 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR101282472B1
KR101282472B1 KR1020110086854A KR20110086854A KR101282472B1 KR 101282472 B1 KR101282472 B1 KR 101282472B1 KR 1020110086854 A KR1020110086854 A KR 1020110086854A KR 20110086854 A KR20110086854 A KR 20110086854A KR 101282472 B1 KR101282472 B1 KR 101282472B1
Authority
KR
South Korea
Prior art keywords
liquid
chemical liquid
workpiece
chemical
patterns
Prior art date
Application number
KR1020110086854A
Other languages
English (en)
Other versions
KR20120038888A (ko
Inventor
다께시 히자와
노부히데 야마다
요시히로 오가와
마사히로 기요또시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20120038888A publication Critical patent/KR20120038888A/ko
Application granted granted Critical
Publication of KR101282472B1 publication Critical patent/KR101282472B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Coating Apparatus (AREA)

Abstract

본 실시 형태의 반도체 장치의 제조 방법은, 원하는 패턴에 에칭 가공한 피가공물에 대하여 패턴 사이에 절연막을 매립해 형성하는 반도체 장치의 제조 방법이며, 상기 피가공물의 에칭 가공된 상기 패턴 사이의 에칭 잔사를 제1 약액에 의해 세정하는 공정과, 상기 제1 약액에 의한 세정 후 상기 피가공물을 린스액으로 린스하는 공정과, 상기 린스 후 상기 피가공물에 절연막 형성용 도포액을 도포하는 공정을 구비하여 이루어지고, 상기 제1 약액에 의한 세정부터 상기 도포액의 도포까지를, 상기 피가공물이 상기 패턴 사이에서 액체를 유지한 상태를 유지하도록 동일한 처리실 내에서 실시하는 것을 특징으로 한다.

Description

반도체 장치의 제조 방법 및 반도체 제조 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 출원은 2010년 10월 14일에 출원된, 일본 특허 출원 제2010-231502호에 기초한 것으로 그 우선권을 주장하며, 그 전체 내용은 본원에서 참조로서 원용된다.
본 실시 형태는 반도체 장치의 제조 방법 및 반도체 제조 장치에 관한 것이다.
반도체 장치의 제조 공정에는, 반도체 기판 혹은 적층막을 라인 앤 스페이스의 패턴에 에칭 가공한 후에, 패턴 사이를 매립하도록 절연막을 형성하는 공정이 있다. 이 경우, 에칭 공정에서 피가공물을 소정의 피치로 패터닝 가공한 후에, 다음 공정으로 이행하기 전에, 웨이퍼 표면에 잔존한 불순물이나 잔사를 제거해서 웨이퍼 표면을 청정하게 하기 위한 클리닝(세정) 공정 및 건조 공정이 실시된다.
예를 들어, 에칭 공정 후 웨이퍼의 세정 처리에서는, 웨이퍼의 표면에 세정 처리를 위한 약액이 공급되고, 그 후에 순수가 공급되어 린스 처리가 행해진다. 린스 처리 후에는 웨이퍼 표면에 남아있는 순수를 제거해서 웨이퍼를 건조시키는 건조 처리가 행해진다. 건조 처리를 행하는 방법으로는, 예를 들어 IPA(이소프로필알코올)를 사용해서 웨이퍼 상의 순수를 IPA로 치환해서 웨이퍼를 건조시키는 것이 알려져 있다.
그러나 최근 소자의 미세화에 따라, 에칭으로 형성된 고종횡비의 패턴에서는, 건조 처리시에, IPA 등을 사용한 경우에도 액체의 표면 장력에 의해 웨이퍼 상에 형성된 디바이스 실제 패턴이 도괴될 우려가 있다.
본 실시 형태의 반도체 장치의 제조 방법은, 소정의 패턴에 에칭 가공한 피가공물에 대하여 패턴 사이에 절연막을 매립해 형성하는 반도체 장치의 제조 방법이며, 상기 피가공물의 에칭 가공된 상기 패턴 사이의 에칭 잔사를 제1 약액에 의해 세정하는 공정과, 상기 제1 약액에 의한 세정 후 상기 피가공물을 린스액으로 린스하는 공정과, 상기 린스 후 상기 피가공물에 절연막 형성용 도포액을 도포하는 공정을 포함하며, 상기 제1 약액에 의한 세정부터 상기 도포액의 도포까지를, 상기 피가공물이 상기 패턴 사이에서 액체를 유지한 상태를 유지하도록 동일한 처리실 내에서 실시하는 것을 특징으로 한다.
본 실시 형태의 반도체 제조 장치는, 세정 대상인 반도체 기판을 적재하는 적재부와, 세정용 약액을 포함하는 복수의 약액을 상기 적재부 위의 상기 반도체 기판에 공급하기 위한 복수의 노즐과, 상기 노즐로부터 공급되어 상기 반도체 기판 상에 잔류한 약액이, 상기 노즐에 의해 다른 약액을 공급함으로써 치환하도록, 상기 노즐에 의한 상기 복수의 약액의 상기 반도체 기판에의 공급을 제어하는 제어 수단과, 상기 반도체 기판 상에 공급한 약액의 용매를 휘발시키기 위한 핫 플레이트를 구비하는 것을 특징으로 한다.
본 실시 형태의 방법은 패턴 도괴를 방지할 수 있는 반도체 장치의 제조 방법을 제공한다.
도 1은 일 실시 형태에 따른 세정 공정의 흐름을 도시하는 도면이다.
도 2는 세정 장치의 개략적인 구성도이다.
도 3은 세정 장치의 노즐과 액체 배출의 회수 구조를 개략적으로 도시하는 도면이다.
도 4a는 제1 세정 대상의 반도체 장치의 가공 전의 상태를 나타내는 종단면도이고, 도 4b는 제1 세정 대상의 반도체 장치의 가공 후의 상태를 나타내는 종단면도이다.
도 5a는 제2 세정 대상의 반도체 장치의 가공 전의 상태를 나타내는 종단면도이고, 도 5b는 제2 세정 대상의 반도체 장치의 가공 후의 상태를 나타내는 종단면도이다.
이하, 일 실시 형태에 대해서 도 1 내지 도 5를 참조하여 설명한다.
또한, 이하의 도면의 기재에서, 동일하거나 유사한 부분은 동일하거나 유사한 부호로 나타내고 있다. 단, 도면은 모식적인 것이며, 각 층의 두께의 비율 등은 현실의 것과는 상이하다.
우선, 도 4a, 도 4b 및 도 5a, 도 5b를 참조하여 가공 대상이 되는 반도체 장치의 구성과 가공의 내용에 대해서 설명한다. 가공 대상이 되는 반도체 장치는, 패턴 폭이 좁거나 소정 이상의 고종횡비로 형성되는 부분을 갖는 구성의 것이다. 여기에서는, 패턴 폭이 50nm 이하이고, 예를 들어 30nm이며, 종횡비가 5 이상이고, 예를 들어 8의 패턴을 형성하고 있다.
도 4a, 도 4b는 제1 가공 대상으로서, 예를 들어 NAND형 플래시 메모리 장치 등의 메모리 셀 영역에 형성하는 소자 분리 구조의 트렌치 가공 부분의 가공 전(도 4a)과 가공 후(도 4b)의 모식적인 단면 구성을 나타내고 있다. 가공 전의 상태를 나타내는 도 4a에서, 반도체 기판으로 해서 실리콘 기판(1)의 상면에 실리콘 산화막으로 이루어지는 게이트 절연막(2), 그의 상면에 부유 게이트 전극이 되는 다결정 실리콘막(3)이 적층 형성되어 있다. 다결정 실리콘막(3)의 상면에 가공용 실리콘 질화막(4)이 적층 형성되어 있다.
상기 막 구성의 실리콘 기판(1)에 트렌치(1a)를 형성한 가공 후의 상태를 나타내는 도 4b에서, 실리콘 질화막(4)의 상면에 가공용 라인 앤 스페이스의 레지스트 패턴을 형성하고, 이에 따라 RIE(reactive ion etching)법에 의한 에칭 가공에서 트렌치(1a)를 형성하고 있다. 이 에칭에서는, 실리콘 질화막(4), 다결정 실리콘막(3), 게이트 절연막(2)을 라인 앤 스페이스의 패턴에 에칭 가공하고, 추가로 실리콘 기판(1)을 소정 깊이까지 에칭 가공해서 트렌치(1a)를 형성하고 있다. 이에 따라, 실리콘 기판(1)의 표층부가 활성 영역(5)으로서 분리 형성된다. 또한, 이 에칭 가공에서는 트렌치(1a)의 측벽부에 에칭에 의한 잔사(6)가 부착된 상태가 되어 있다.
또한, 도 5a, 도 5b는 제2 가공 대상으로서, 3차원형의 메모리 장치 중 하나인 ReRAM(resistance RAM)의 메모리 셀 영역에 형성하는 메모리 소자와 소자 선택용 다이오드를 일괄해서 에칭 가공하는 경우의 가공 전(도 5a)과 가공 후(도 5b)의 모식적인 단면 구조를 나타내고 있다.
가공 전의 상태를 나타내는 도 5a에서, 반도체 기판 상에 형성된 절연막(11)의 상면에 워드선이 되는 텅스텐(W)막(12), 질화티타늄(TiN)막(13), 다이오드 구조를 갖는 다결정 실리콘층(14)이 적층 형성되어 있다. 이 다결정 실리콘층(14)의 상면에 하부 전극막(15), ReRAM 소자막(16), 상부 전극막(17)이 적층 형성되고, 추가로 그의 상면에 CMP 스토퍼가 되는 텅스텐(W)막(18), 가공용 하드 마스크막(19)이 적층 형성되어 있다.
상기 막 구성의 가공 후의 상태를 나타내는 도 5b에서, 하드 마스크막(19)을 마스크로서 이용해서 RIE법에 의해 텅스텐막(12)까지 일괄해서 에칭 가공하고, 소자부를 분리 형성하고 있다. 이 가공 공정에서도 분리된 소자부의 분리 영역(20)에 면하는 측면에 에칭에 의한 잔사(21)가 부착된 상태가 되어 있다.
본 실시 형태에서는, 도 4b에 나타낸 트렌치(1a)의 측벽부에 부착된 에칭 잔사(6)나, 도 5b에 나타낸 소자부의 분리 영역(20)의 측면에 부착된 에칭 잔사(21)를 제거할 때의 세정 공정으로부터, 그 후의 가공 공정인 트렌치(1a) 내 혹은 분리 영역(20)에 도포형 실리콘 산화막을 매립하는 공정에 이르기까지의 공정에서, 도중의 건조 공정을 없애서 패턴의 도괴를 방지할 수 있는 제조 공정을 설명한다.
도 2 및 도 3을 참조하여 세정 공정에 사용하는 장치의 구성에 대해서 설명한다. 세정 장치(31)는 웨이퍼를 1매씩 처리하는 낱장식의 것으로, 처리실인 챔버(31a) 내에 회전 가능한 웨이퍼 적재부(32)를 구비하고, 이 웨이퍼 적재부(32) 위에 반도체 기판인 웨이퍼(33)를 적재해서 약액에 의한 세정을 행하는 구성이다. 이 세정 장치(31)는, 세정 공정의 제어를 제어 장치(31b)에 의해 행하는 구성이다. 웨이퍼 적재부(32)는, 도 3에 도시한 바와 같이, 구동 모터에 연결되는 회전축(32a)에 고정되어 있고, 원하는 회전수로 수평 방향으로 회전 가능하게 설치되어 있다.
웨이퍼 적재부(32)의 상부에는, 웨이퍼(33) 위에 약액을 토출하기 위한 복수의 노즐(34a) 내지 (34e)를 구비한 노즐부(34)가 배치되어 있다. 또한, 웨이퍼 적재부(32)의 외주부에 위치해서 액체 배출 회수부(35a), (35b)를 구비한 액체 배출 컵(35)이 상하 이동 가능하게 설치되어 있다. 노즐(34)로부터 웨이퍼(33) 위에 토출된 약액을, 웨이퍼 적재부(32)를 회전시켜서 외주부로부터 진동시켜 액체 배출로 하여 종류별로 회수하는 구성이다. 액체 배출 컵(35)은, 2단으로 형성한 액체 배출 회수부(35a), (35b)에 의해, 액체 배출을 주로 무기계 및 유기계의 2 계통으로 분리해서 회수할 수 있다. 액체 배출 컵(35)은, 회수하는 액체 배출에 대응해서 상하 이동되고, 액체 배출 회수부(35a), (35b) 중 어느 하나가 웨이퍼 적재부(32)의 높이에 맞게 제어된다.
노즐부(34)의 노즐(34a) 내지 (34d)는, 배관(36)을 통해서 약액 캐비넷(37)에 연결되어 있다. 노즐(34e)은 배관(36)을 통해서 린스액으로서의 초순수 W의 공급원에 연결되어 있다. 약액 캐비넷(37)에는, 배관(36)을 통해서 각종 약액을 노즐(34a) 내지 (34d)에 각각 공급하는 약액 저류부(37a) 내지 (37d)가 설치되어 있다. 각 약액 저류부(37a) 내지 (37d)에는 제1 내지 제3 약액 및 도포액이 각각에 저류되어 있다.
각 약액, 도포액은 예를 들어 다음의 것을 사용한다. 제1 약액은 에칭 후의 잔사를 제거하기 위한 세정액으로서의 불산(묽은 불산) A, 제2 약액은 알코올계의 유기계 세정액으로서 이소프로필알코올(IPA) B, 제3 약액은 에테르계의 유기계 세정액으로서 디부틸에테르 C, 도포액은 도포형 실리콘 산화막을 형성하기 위한 폴리실라잔(PSZ) 도포액 D이다.
세정 장치(31)에 인접해서 베이크실(38)이 설치되어 있다. 베이크실(38)은, 도포한 폴리실라잔 도포액 D의 용매를 휘발시키기 위한 것으로, 내부에는 웨이퍼(33)를 적재해서 가열하기 위한 가열 수단으로서 핫 플레이트(39)가 배치되어 있다. 세정 장치(31) 내에서 웨이퍼(33)에 도포액인 폴리실라잔 도포액 D를 도포한 후에, 베이크실(38)로 이동시켜서 핫 플레이트(39) 상에 적재하는 구성이다.
이어서, 상기한 세정 장치(31)를 사용한 세정 공정 내지 도포 공정에의 처리 수순에 대해서 도 1의 (a) 내지 (l)을 참조하여 설명한다. 또한, 이하의 설명에서는, 상기한 제2, 제3 약액, 도포액 및 물의 특성을 나타내는 하나의 지표로서, 다음 비 RC(RC2, RC3, RCX, RCw)의 값을 사용한다. 이들의 비 RC는, 1 분자당 OH의 수를 NOH, CHx(x는 1 내지 3)의 정수)의 개수를 NCH로 했을 때, 이들의 개수의 비의 값 NOH/NCH를 RC로서 정의하고 있다.
(물) 초순수 W RCw
(제2 약액) 이소프로필알코올 B RC2
(제3 약액) 디부틸에테르 C RC3
(도포액) 폴리실라잔 도포액 D RCX
　(용매로서 디부틸에테르를 사용하고 있음)
또한, 상기의 비 RCw, RC2, RC3, RCX는 다음 식 1의 관계를 만족하고 있다.
[식 1]
RCw>RC2>RC3≥RCX
여기서 물의 분자는, OH를 갖지만 CHx를 갖고 있지 않으므로, RCw는 무한대인 것으로 한다. 이에 따라, 물의 RCw는 OH 및 CH를 갖는 이소프로필알코올 B의 RC2보다도 크다. 디부틸에테르 C의 분자는 OH를 갖지 않으므로, RC3은 제로이며, 마찬가지로 폴리실라잔 도포액의 용매도 디부틸에테르이기 때문에 RCX는 제로다. 따라서, RCw>RC2>RC3=RCX가 되므로, 식 1을 만족하고 있다.
이어서, 세정 공정 내지 도포 공정에 대해서 설명한다.
반도체 장치가 다수 형성되는 웨이퍼(33)는, RIE법에 의한 건식 에칭 공정에서 에칭 처리되고, 이에 따라 고종횡비의 라인 앤 스페이스 패턴이 형성되어 있다. 그리고, 이 에칭 공정이 종료된 시점에서, 도 4b의 트렌치(1a) 혹은 도 5b의 분리 영역(20)의 측벽부에는, 에칭 잔사 (6) 혹은 (21)이 부착된 상태가 되고 있다.
이렇게 에칭 처리된 웨이퍼(33)는, 세정 장치(31)의 웨이퍼 적재부(32)에 적재된 상태에서 이하 일련의 세정 공정이 연속적으로 행해진다. 이때, 액체 배출 컵(35)은, 무기계의 약액을 회수하기 위해, 웨이퍼 적재부(32)가 액체 배출 회수부(35a)에 대응한 높이가 되도록 이동되고 있다.
우선, 도 1의 (a)의 공정 1에 도시한 바와 같이, 웨이퍼 적재부(32)를 소정의 회전수로 회전시키면서 노즐(34a)로부터 불산 A를 웨이퍼(33) 위에 공급하고, 웨이퍼(33)의 전체면에 걸치도록 한다. 웨이퍼(33)의 회전은, 웨이퍼(33) 위에 공급한 불산 A가 모두 진동되지 않고, 일정량이 웨이퍼(33) 위를 덮도록 남은 상태가 되는 정도의 늦은 회전 속도로 행해진다. 이 세정에 의해 웨이퍼(33)에 부착되어 있는 잔사 (6) 혹은 (21)을 제거한다. 또한, 이 세정에서 공급된 불산 A는, 웨이퍼(33)의 외주부로부터 외측에 진동시킨 만큼의 액체 배출이 액체 배출 컵(35)의 액체 배출 회수부(35a)에 회수된다.
계속해서, 도 1의 (b)에 나타내는 공정 2에서는, 웨이퍼(33) 위를 덮거나 혹은 적어도 트렌치(1a) 내 혹은 분리 영역(20) 내를 불산 A가 채워진 상태에서, 노즐(34e)로부터 초순수 W(린스액)를 웨이퍼(33)에 공급함으로써, 웨이퍼(33) 상의 불산 A를 초순수 W로 치환하면서 세정하고, 이 물 린스를 거침으로써 도 1의 (c)에 도시한 바와 같은 상태로 한다. 웨이퍼(33) 위에 공급된 초순수 W의 액체 배출은 상술한 바와 마찬가지로, 웨이퍼(33)의 외주부로부터 외측에 진동시킨 만큼의 액체 배출이 액체 배출 컵(35)의 액체 배출 회수부(35a)에 회수된다. 또한, 이 경우도, 웨이퍼(33) 위에 초순수 W를 남긴 상태, 즉 트렌치(1a) 내 혹은 분리 영역(20) 내에 초순수 W가 채워진 상태에서 공정 2를 종료한다.
이어서, 웨이퍼(33) 위에 초순수 W를 남긴 상태 그대로, 도 1의 (d)에 나타내는 공정 3에서 노즐(34b)로부터 제2 약액의 이소프로필알코올 B를 공급해서 초순수 W를 이소프로필알코올 B로 치환한다. 일반적으로 이소프로필알코올 B는, 물과 친화성이 높으므로 도 1의 (e)에 도시한 바와 같이 양자가 서로 섞인 상태가 되고, 게다가 이소프로필알코올 B가 공급됨에 따라 농도가 변화함으로써 남아있던 초순수 W가 신속히 치환되고 도 1의 (f)에 도시하게 된다. 이 공정 3에서 공급된 이소프로필알코올 B는, 웨이퍼(33)의 외주부로부터 외측에 진동시킨 만큼의 액체 배출이 액체 배출 컵(35)의 액체 배출 회수부(35a)에 회수된다. 또한, 이 경우도, 웨이퍼(33) 위에 이소프로필알코올 B를 남긴 상태, 즉 트렌치(1a) 내 혹은 분리 영역(20) 내에 이소프로필알코올 B가 채워진 상태에서 공정 3을 종료한다. 또한, 상술한 공정 3에서는, 액체 배출 회수부(35a)에는 이소프로필알코올 B가 회수되게 되지만, 여기에서는 앞선 공정 2에서 웨이퍼(33)의 트렌치(1a) 혹은 분리 영역(20) 내에 잔존하고 있던 초순수 W를 무기계의 액체 배출 회수부(35a)에서 회수하는 것을 우선하고 있다. 따라서, 액체 배출 회수부(35b)는, 초순수 W의 액체 배출이 회수되지 않으므로, 그 후 유기계의 액체 배출이 초순수 W와 혼합하는 것을 피할 수 있다.
이어서, 도 1의 (g)에 나타내는 공정 4의 실시에 있어서, 유기계의 약액을 회수하기 위해, 액체 배출 컵(35)을 이동시켜, 액체 배출 회수부(35b)가 웨이퍼 적재부(32)에 대응한 높이가 되도록 한다. 이 후, 웨이퍼(33) 위에 이소프로필알코올 B를 남긴 그대로의 상태에서, 공정 4로서 노즐(34c)로부터 제3 약액인 디부틸에테르 C를 웨이퍼(33) 위에 공급한다. 이에 따라, 이소프로필알코올 B를 디부틸에테르 C로 치환시켜서 도 1의 (h)에 나타내는 혼합 상태로부터 도 1의 (i)에 나타내는 치환 상태로 이행시킨다. 이 공정 4의 세정에서 치환된 이소프로필알코올 B 및 공급된 디부틸에테르 C 중, 웨이퍼(33)의 외주부로부터 외측에 진동시킨 만큼은, 액체 배출로서 액체 배출 컵(35)의 액체 배출 회수부(35b)에 회수된다. 또한, 이 경우에도, 이소프로필알코올 B와 디부틸에테르 C는 친화성이 높고, 잘 혼합되며 게다가 신속하게 치환을 할 수 있다. 디부틸에테르 C의 비 RC3는, 이소프로필알코올 B의 비 RC2보다도 작다.
마지막으로, 웨이퍼(33) 위에 디부틸에테르 C가 남겨진 상태에서, 도 1의 (j)에 나타내는 공정 5에서 도포액으로서의 폴리실라잔 도포액 D가 노즐(34d)로부터 토출된다. 이 폴리실라잔 도포액 D는, 과수소화 폴리실라잔(PSZ)을 용질로 하고, 용매로서 디부틸에테르를 사용하고 있으므로, 도 1의 (k)에 나타내고 있도록 웨이퍼(33) 상의 디부틸에테르 C와 융화감이 좋다. 게다가 신속하게 치환을 할 수 있어 도 1의 (l)과 같이 웨이퍼(33)의 상면에 폴리실라잔 도포액 D가 도포된 상태로 할 수 있다. 이 공정 5에서 치환된 디부틸에테르 C 및 도포된 폴리실라잔 도포액 D 중, 웨이퍼(33)의 외주부로부터 외측에 진동시킨 만큼은, 액체 배출로서 액체 배출 컵(35)의 액체 배출 회수부(35b)에 회수된다. 또한, 디부틸에테르 C의 비 RC3와 폴리실라잔 도포액 D의 용매의 비 RCX는, 모두 NOH가 제로이기 때문에 동등하다(RC3=RCX).
상기한 바와 같이 웨이퍼(33) 위에 폴리실라잔 도포액 D를 도포하기까지의 공정이 종료하면, 그 후, 웨이퍼(33)를 베이크실(38)에 이동시켜서 핫 플레이트(39) 상에 적재한다. 핫 플레이트(39)에 의해 소정 온도로 열전도에 의해 웨이퍼(33)를 베이크함으로써, 폴리실라잔 도포액 D의 용매인 디부틸에테르를 휘발시킨다. 이 후, 수증기 산화 공정을 거쳐, N- 결합을 O- 결합으로 치환함으로써, 도 4b의 트렌치(1a) 내에 소자 분리용 절연막이 되는 실리콘 산화막을 형성하거나, 혹은 도 5b의 소자부의 분리 영역(20)에 층간 절연막이 되는 실리콘 산화막을 형성한다.
이상과 같이 해서 웨이퍼(33)를 에칭한 후, 불산 A(제1 약액)에 의한 세정 공정 1 이후, 폴리실라잔 도포액 D(도포액)를 도포하는 공정 5에 이르기까지의 사이, 챔버(31a) 내에서, 웨이퍼(33) 상면이 약액으로 젖은 상태로 건조시키지 않고, 즉 패턴 형성 부분의 트렌치(1a) 혹은 분리 영역(20) 내에 항상 약액을 침지한 상태에서 약액을 치환시키면서 공정을 진행시키므로, 웨이퍼(33)에 형성한 패턴이 표면 장력에 기인한 응력으로 도괴되는 것을 방지할 수 있다. 이 경우, 패턴 폭이 50nm 이하 특히 30nm 이하이며, 종횡비가 5 이상 또한 8 이상이면, 패턴의 도괴가 일어나기 쉬워지는 바, 이 실시 형태의 방법을 채용함으로써 패턴 도괴의 발생을 회피하는 효과가 높아진다.
에칭 공정에 계속해서 도포 공정까지의 일련의 공정을, 동일한 챔버(31a) 내에서 웨이퍼(33)를 젖은 상태 그대로 연속적으로 실시할 수 있고, 게다가 도중에 건조 공정을 실시하지 않아도 되므로, 공정의 단축도 도모할 수 있다.
무기계의 약액인 불산 A(제1 약액)와 유기계의 약액인 이소프로필알코올 B, 디부틸에테르 C 및 폴리실라잔 D를 동일한 세정 장치(31) 내에서 취급할 수 있고, 이 경우에도 액체 배출 회수부(35a), (35b)를 구비한 액체 배출 컵(35)에 의해 분리해서 회수할 수 있으므로, 바람직하지 않은 반응의 발생을 억제할 수 있다. 예를 들어, 상기 실시 형태에서 나타내고 있는 바와 같이, 도포액으로서, 용질이 과수소화 폴리실라잔이고 용매가 디부틸에테르인 폴리실라잔 용액 D를 사용하는 경우, 물을 포함하는 액체 배출과 혼합하지 않도록 회수함으로써, 수소나 실란 가스의 발생을 방지할 수 있다.
또한, 상기의 실시 형태에서 사용하는 이소프로필알코올 B는, 종래 기술에서 사용하는 것과 같은 건조를 목적으로서 사용하는 것이 아닌, 초순수 W와의 치환을 한 후에 웨이퍼(33) 위에 남긴 상태로 해서 다음 공정으로 이행시켜, 계속되는 디부틸에테르 C의 살포시에 초순수 W보다도 융화감이 양호한 상태로 하기 위한 것이다. 즉, 각 액체의 비 RC가 상기한 식 1의 관계를 만족하고 있으므로, 초순수 W를 직접 디부틸에테르 C로 치환할 경우와 비교해서 일련의 공정에서의 치환 전후의 액체의 비 RC의 차가 작고, 서로 특성이 가까운 액체를 웨이퍼(33) 상에서 융화시켜 용이하게 치환을 행할 수 있다.
상기한 공정에서, 도 4나 도 5에 나타낸 가공 대상에서는, 실리콘 기판(1)이나 다결정 실리콘막(14)이 노출되는 상태로 패턴이 형성되어 있으므로, 그의 노출 부분을 다음과 같이 처리하면 좋다.
즉, 공정 1에서 에칭 잔사 (6), (21)을 제거하는 불산 A에 의한 세정 처리 후에, 공정 2에 진행하기 전에, 오존(O3) 혹은 과산화수소(H2O2)를 포함하는 산성 또는 알칼리성 수용액에 의한 세정 처리를 행한다. 이 세정 처리에서는, 실리콘이 노출되어 있는 상태에서 산성 혹은 알칼리성 수용액에 의한 세정을 함으로써, 실리콘의 표면을 산화시키는 것을 목적으로 한 것이다. 이 경우에도, 웨이퍼(33)가 오존수 혹은 과산화수소수를 포함하는 세정액에서 젖은 상태 그대로 말리지 않고, 다음 초순수 W에 의한 린스를 행하는 공정 2로 진행시킨다.
이에 따라, 소자 분리 절연막 혹은 층간 절연막 형성에 의한 고정 전하·계면 준위의 영향을 완화시키 것이 가능하다. 또한, 웨이퍼(33)가 젖은 상태에서 산화 처리를 행할 수 있으므로, 건조 공정을 거치지 않으면 실시할 수 없는 실리콘 표면의 산화 처리인 HTO(high temperature oxide) 처리를 대신하는 처리로서 유효해서, 이에 따라 HTO 처리를 사용하는 경우와 동등한 품질을 확보할 수 있다.
또한, 제2 약액과 제3 약액은, 이소프로필알코올 B와 디부틸에테르 C를 사용했지만, 이들 대신에 양자가 혼합되기 쉽도록 비중이 가까운 다른 약액을 사용해도 좋다. 또한, 제3 약액으로서, 제2 약액보다도 비중이 무거운 것을 사용하면, 웨이퍼(33)에 남아있는 제2 약액과 치환이 용이해진다. 또한, 초순수 W는, 예를 들어 탄산 가스(CO2) 등을 녹임으로써 도전율을 높게 한 것을 사용하면, 웨이퍼가 대전하는 것을 억제할 수 있다.
나아가, 제2 약액 혹은 제3 약액으로서, 복수의 약액을 포함하는 용매로 할 수도 있다. 약액으로는, 예를 들어 HFE(히드로·플루오로에테르) 등도 사용할 수 있다. 또한, 이 경우에는, OH 농도나 CHx 농도의 산출은, 혼합한 약액의 비율에 따라 계산하는 방법 혹은, 가장 혼합비가 큰 약액의 농도를 지표로 하는 방법 등이 있다. 또한, 혼합 비율로는 중량％가 일반적인데, 체적％를 사용할 수도 있다.
제3 약액으로서 디부틸에테르 C를 웨이퍼(33)에 공급해서 이소프로필알코올 B를 치환시키도록 했지만, 공정 3에서 이소프로필알코올 B에 의한 초순수 W와의 치환을 충분히 행할 수 있을 경우에는, 제3 약액인 디부틸에테르 C에 의한 치환을 행하는 공정 4를 생략하는 것도 가능하다. 또한, 이소프로필알코올 B가 갖는 OH의 폴리실라잔에의 영향이 실질적인 문제가 되지 않을 경우에도 공정 4를 생략할 수 있다.
폴리실라잔 도포액 D 대신에, 히드로겐·실세스퀴옥산(HSQ), 메틸·실세스퀴옥산(MSQ), 메틸·실록산(MSX) 등의 실리콘 화합물 중 어느 하나 혹은 복수를 용질로 하여, 프로필렌·글리콜·모노메틸에테르·아세테이트(PGMEA), 프로필렌·글리콜·프로필·에테르(PGPE) 등 중 어느 하나 혹은 복수 혼합한 것을 용매로 한 약액을 도포액으로서 사용할 수 있다. 이는, 소위 SOG(spin on glass)라 불리는 것으로 마찬가지의 방법에 의해 실리콘 기판(1)의 트렌치(1a) 내 혹은 소자부의 분리 영역(20)에 절연막을 형성하는 경우에 사용할 수 있다. 또한, 이들의 도포액을 사용하는 경우에도, 용매의 비 RCX가 상기한 식 1의 관계를 만족하고 있으면 좋다.
또한, 상기한 SOG의 종류에 따라서는, 웨이퍼(33) 위에 남는 액체가 공정 2에서 치환한 초순수 W여도 그대로 도포 가능한 경우가 있으므로, 그 경우에는, 공정 2에 계속해서 웨이퍼(33) 위에 초순수 W가 남은 상태에서 공정 5로 진행시킬 수 있다.
액체 배출 컵(35)은, 주로 무기계의 액체 배출을 회수하는 액체 배출 회수부(35a; 제1 회수부) 및 주로 유기계의 액체 배출을 회수하는 액체 배출 회수부(35b; 제2 회수부)를 설치하는 구성으로 하고 있지만, 3개의 액체 배출 회수부를 설치하는 구성으로 하여도 좋다. 예를 들어, 공정 1, 2에서의 무기계의 액체 배출을 회수하는 액체 배출 회수부와, 공정 3에서의 초순수 W와 이소프로필알코올 B를 회수하는 액체 배출 회수부와, 공정 4, 5에서의 유기계의 액체 배출을 회수하는 액체 배출 회수부로 구성할 수 있다. 또한, 액체 배출 컵(35)은 4개 이상 설치하여, 공정별로 액체 배출을 회수하도록 구성할 수도 있다.
액체 배출 컵(35)을 상하 이동 가능하게 구성하는 것 대신에, 웨이퍼 적재부(32)를 상하 이동 가능하게 구성하고, 액체 배출 회수부(35a) 혹은 (35b)에 웨이퍼 적재부(32)의 높이가 맞도록 이동시킬 수도 있다. 나아가, 양자가 상대적으로 위치를 상하로 이동시킬 수 있어, 웨이퍼 적재부(32)와 액체 배출 회수부(35a), (35b)의 위치 관계를, 웨이퍼 적재부(32)와 액체 배출 회수부(35a)의 높이가 맞는 제1 상태 및 웨이퍼 적재부(32)와 액체 배출 회수부(35b)의 높이가 맞는 제2 상태로 조정할 수 있도록 하면 좋다.

Claims (20)

  1. 소정의 패턴에 에칭 가공한 피가공물에 대하여 패턴 사이에 절연막을 매립해 형성하는 반도체 장치의 제조 방법으로서,
    상기 피가공물의 에칭 가공된 상기 패턴 사이의 에칭 잔사를 제1 약액에 의해 세정하는 공정과,
    상기 제1 약액에 의한 세정 후 상기 피가공물을 린스액으로 린스하는 공정과,
    상기 린스 후 상기 피가공물에 절연막 형성용 도포액을 도포하는 공정을 포함하며,
    상기 제1 약액에 의한 세정부터 상기 도포액의 도포까지를, 상기 피가공물이 상기 패턴 사이에서 액체를 유지한 상태를 유지하도록 동일한 처리실 내에서 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 린스 후 상기 도포액의 도포 전에 상기 피가공물에 제2 약액을 공급해서 상기 패턴 사이에 잔존하는 상기 린스액을 상기 제2 약액으로 치환하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 약액은 묽은 불산을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 린스액은 순수인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제2항에 있어서,
    상기 제2 약액은 이소프로필알코올인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 도포액은 폴리실라잔 용액인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 폴리실라잔 용액은 제3 약액을 용매로 하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 제2 약액에 의한 치환 후 상기 도포액의 도포 전에 상기 피가공물에 상기 제3 약액을 공급해서 상기 패턴 사이에 잔존하는 상기 제2 약액을 상기 제3 약액으로 치환하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 제3 약액은 디부틸에테르인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 약액에 의한 세정 후 상기 린스 전에 오존(O3) 혹은 과산화수소(H2O2)를 포함하는 용액을 공급해서 상기 피가공물의 표면을 산화하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 소정의 패턴에 에칭 가공한 피가공물에 대하여 패턴 사이에 절연막을 매립해 형성하는 반도체 장치의 제조 방법으로서,
    상기 피가공물의 에칭 가공된 상기 패턴 사이의 에칭 잔사를 제1 약액에 의해 세정하는 공정과,
    상기 제1 약액에 의한 세정 후 상기 피가공물을 린스액으로 린스하는 공정과,
    상기 린스 후 상기 피가공물에 제2 약액을 공급해서 상기 패턴 사이에 잔존하는 상기 린스액을 상기 제2 약액으로 치환하는 공정과,
    상기 치환된 후 상기 피가공물에 절연막 형성용 도포액을 도포하는 공정을 구비하고,
    상기 제1 약액에 의한 세정부터 상기 도포액의 도포까지를, 상기 피가공물이 상기 패턴 사이에서 액체를 유지한 상태를 유지하도록 실시하고,
    상기 제2 약액은, 1 분자당 CH의 수를 NCH, OH의 수를 NOH로 했을 때에, 상기 제2 약액의 NOH/NCH의 값(비)RC2이, 상기 린스액의 NOH/NCH의 값(비)RCw보다 작거나 상기 도포액의 NOH/NCH의 값(비)RCX보다 큰 것이 사용되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 도포액은 폴리실라잔 용액인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 린스액을 상기 제2 약액으로 치환하는 공정 후 도포액을 도포하는 공정 전에,
    상기 피가공물에 제3 약액을 공급해서 상기 패턴 사이에 잔존하는 상기 제2 약액을 상기 제3 약액으로 치환하는 공정을 더 포함하고
    상기 제3 약액은, 상기 제3 약액의 NOH/NCH의 값(비)RC3이 상기 제2 약액의 NOH/NCH의 값(비)RC2보다 작거나 상기 도포액의 NOH/NCH의 값(비)RCX 이상의 것이 사용되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 제2 약액은 이소프로필알코올인 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 제3 약액은 디부틸에테르인 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 폴리실라잔 용액은 디부틸에테르를 용매로 하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제11항에 있어서,
    상기 제1 약액에 의한 세정 후 상기 린스 전에 오존(O3) 혹은 과산화수소(H2O2)를 포함하는 용액을 공급해서 상기 피가공물의 표면을 산화하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 세정 대상인 반도체 기판을 적재하는 적재부와,
    적어도 세정용의 약액, 린스용의　린스액 및　절연막 형성용의　도포액을 포함하는 복수의 액체를 상기 적재부 위의 상기 반도체 기판에 공급하기 위한 복수의 노즐과,
    상기 노즐에 의해 공급되어 상기 반도체 기판 상에 잔류한 액체가, 상기 노즐에 의해 다른 액체를 공급함으로써 치환하도록, 상기 노즐에 의한 상기 복수의 액체의 상기 반도체 기판으로의 공급을 제어하는 제어 수단과,
    상기 반도체 기판 상에 공급한 액체의 용매를 휘발시키기 위한 핫 플레이트를 구비하고,
    상기 반도체 기판에 대한 상기 약액에 의한 세정 공정, 상기 린스액에 의한 린스 공정 및 상기 도포액에 의한 도포 공정이, 상기 반도체　기판 상에 형성된 패턴 사이에서 상기 액체가　유지된 상태에서, 동일한　처리실 내에서　실시 가능한 것을 특징으로 하는 반도체 제조 장치.
  19. 제18항에 있어서,
    상기 노즐에 의해 상기 반도체 기판 상에 공급되는 액체를 액체 배출로서 회수하는 액체 배출 회수부를 구비하고,
    상기 액체 배출 회수부는, 무기계의 액체 배출을 회수하는 제1 회수부와 유기계의 액체 배출을 회수하는 제2 회수부를 갖는 것을 특징으로 하는 반도체 제조 장치.
  20. 제19항에 있어서,
    상기 적재부와 상기 액체 배출 회수부는 상대적으로 상하 이동 가능하게 구성되고,
    상기 적재부와 상기 액체 배출 회수부와의 위치 관계가, 상기 노즐에 의해 상기 반도체 기판 상에 공급되는 액체를 상기 제1 회수부에 회수하는 제1 상태와, 상기 노즐에 의해 상기 반도체 기판 상에 공급되는 액체를 상기 제2 회수부에 회수하는 제2 상태로 조정 가능하게 되어 있는 것을 특징으로 하는 반도체 제조 장치.
KR1020110086854A 2010-10-14 2011-08-30 반도체 장치의 제조 방법 및 반도체 제조 장치 KR101282472B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-231502 2010-10-14
JP2010231502A JP2012084789A (ja) 2010-10-14 2010-10-14 半導体装置の製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
KR20120038888A KR20120038888A (ko) 2012-04-24
KR101282472B1 true KR101282472B1 (ko) 2013-07-04

Family

ID=45934518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110086854A KR101282472B1 (ko) 2010-10-14 2011-08-30 반도체 장치의 제조 방법 및 반도체 제조 장치

Country Status (3)

Country Link
US (2) US8557705B2 (ko)
JP (1) JP2012084789A (ko)
KR (1) KR101282472B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5622675B2 (ja) 2011-07-05 2014-11-12 株式会社東芝 基板処理方法及び基板処理装置
US20140060575A1 (en) * 2012-08-31 2014-03-06 Semes Co. Ltd Substrate treating method
US9437599B2 (en) 2014-08-12 2016-09-06 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method of manufacturing the same
US10008396B2 (en) 2014-10-06 2018-06-26 Lam Research Corporation Method for collapse-free drying of high aspect ratio structures
WO2017187173A1 (en) * 2016-04-26 2017-11-02 Pilkington Group Limited Corrosion resistant coated glass substrate
KR102628534B1 (ko) * 2016-09-13 2024-01-26 에스케이하이닉스 주식회사 반도체 기판의 처리 방법
US10957530B2 (en) * 2017-12-19 2021-03-23 Micron Technology, Inc. Freezing a sacrificial material in forming a semiconductor
TW202147481A (zh) * 2020-01-23 2021-12-16 日商東京威力科創股份有限公司 基板處理裝置、基板處理方法及藥液
CN113394074A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 半导体结构的处理方法
CN113948366A (zh) * 2020-07-16 2022-01-18 长鑫存储技术有限公司 改善沟槽表面结构缺陷的方法及半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203563A (ja) * 2004-01-15 2005-07-28 Toshiba Corp パターン形成方法
KR20070091396A (ko) * 2006-03-06 2007-09-11 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20080000516A (ko) * 2006-06-27 2008-01-02 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치
KR20090130828A (ko) * 2008-06-16 2009-12-24 가부시끼가이샤 도시바 반도체 기판의 표면 처리 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3173725B2 (ja) * 1998-01-09 2001-06-04 東京エレクトロン株式会社 塗布膜形成方法、液処理方法及び液処理装置
US6248168B1 (en) * 1997-12-15 2001-06-19 Tokyo Electron Limited Spin coating apparatus including aging unit and solvent replacement unit
JP3866130B2 (ja) 2001-05-25 2007-01-10 大日本スクリーン製造株式会社 基板処理装置および基板処理方法
JP3958539B2 (ja) * 2001-08-02 2007-08-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2003211070A (ja) 2002-01-21 2003-07-29 Toshiba Corp 塗膜の形成方法、半導体装置の製造方法および塗布液
US20050106774A1 (en) * 2003-11-13 2005-05-19 Dmitri Simonian Surface processes in fabrications of microstructures
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
JP2007180379A (ja) * 2005-12-28 2007-07-12 Ses Co Ltd 基板処理方法及び基板処理装置
JP5404361B2 (ja) 2009-12-11 2014-01-29 株式会社東芝 半導体基板の表面処理装置及び方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203563A (ja) * 2004-01-15 2005-07-28 Toshiba Corp パターン形成方法
KR20070091396A (ko) * 2006-03-06 2007-09-11 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR20080000516A (ko) * 2006-06-27 2008-01-02 다이닛뽕스크린 세이조오 가부시키가이샤 기판처리방법 및 기판처리장치
KR20090130828A (ko) * 2008-06-16 2009-12-24 가부시끼가이샤 도시바 반도체 기판의 표면 처리 방법

Also Published As

Publication number Publication date
US20140014142A1 (en) 2014-01-16
US9190262B2 (en) 2015-11-17
US20120094493A1 (en) 2012-04-19
JP2012084789A (ja) 2012-04-26
KR20120038888A (ko) 2012-04-24
US8557705B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
KR101282472B1 (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
TWI512806B (zh) 半導體基板用表面處理裝置及方法
US11862484B2 (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
KR20120117678A (ko) 액 처리 방법, 액 처리 장치 및 기억 매체
JP5361790B2 (ja) 半導体基板の表面処理方法
TWI399803B (zh) Semiconductor device manufacturing method
JP2010114440A (ja) 半導体基板の表面処理装置
CN104658886B (zh) 晶圆清洗的机制
CN102956443A (zh) 半导体器件的制造方法
JP6013289B2 (ja) 半導体基板の洗浄方法および半導体基板の洗浄装置
JP2018182288A (ja) メモリ構造及びメモリ構造の製造方法
CN103515299B (zh) 一种低介电常数金属间介质层刻蚀方法
KR101276948B1 (ko) 반도체 장치의 제조 방법
TWI609237B (zh) 形成用於半導體元件之目標圖案的方法
US20150380298A1 (en) Air-Gap Assisted Etch Self-Aligned Dual Damascene
CN105336676B (zh) 接触插塞的形成方法
CN105742183A (zh) 半导体结构的形成方法
JP2006510205A (ja) 半導体セルの接触不良（ｃｏｎｔａｃｔｄｅｆｅｃｔ）を減らす方法とシステム
KR100561524B1 (ko) 소자 분리막 형성 방법
CN105742229A (zh) 半导体结构的形成方法
KR20120121175A (ko) 반도체 소자의 형성방법
CN105742182A (zh) 半导体结构的形成方法
TW201304054A (zh) 隔離結構的製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7