KR101264830B1 - 동 스트라이크 도금법 - Google Patents

동 스트라이크 도금법 Download PDF

Info

Publication number
KR101264830B1
KR101264830B1 KR1020060049863A KR20060049863A KR101264830B1 KR 101264830 B1 KR101264830 B1 KR 101264830B1 KR 1020060049863 A KR1020060049863 A KR 1020060049863A KR 20060049863 A KR20060049863 A KR 20060049863A KR 101264830 B1 KR101264830 B1 KR 101264830B1
Authority
KR
South Korea
Prior art keywords
copper
lead frame
plating layer
strike plating
substrate
Prior art date
Application number
KR1020060049863A
Other languages
English (en)
Other versions
KR20060125613A (ko
Inventor
요코 오기하라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20060125613A publication Critical patent/KR20060125613A/ko
Application granted granted Critical
Publication of KR101264830B1 publication Critical patent/KR101264830B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

표면에 탈지 처리 및 전해 활성 처리를 실시한 이후에 열처리한 동 합금으로 이루어진 기판의 표면에 동 스트라이크 도금을 실시할 때, 동 스트라이크 도금에서는 결정면(crystal plane)으로서 기판의 표면 상에 형성된 동 스트라이크 도금층의 X선 회절 강도가 최대값을 나타내는 결정면이 동으로 이루어진 금속 결정이 가장 치밀하게 충전된 동층(copper layer)의 X선 회절 강도가 최대값을 나타내는 (111) 면에 대응하도록 기판의 표면 상에 동 금속(copper metal)이 석출되는 극측(polarity side) 상에만 일련의 펄스 형상의 펄스 전류(pulse current)가 기판에 인가된다.
탈지, 활성, X선 회절 강도, 펄스 전류

Description

동 스트라이크 도금법{COPPER STRIKE PLATING METHOD}
도 1은 본 발명에서 사용된 전기 도금 장비의 개략도.
도 2는 본 발명에서 사용된 펄스 전류를 설명하는 설명도.
도 3은 본 발명에 의해 얻어진 동 스트라이크 도금층의 X선 회절 패턴을 나타내는 그래프.
도 4는 본 발명에 의해 각각 획득된 동 스트라이크 도금층의 단면 구조를 나타내는 전자 현미경 사진.
도 5는 직류(DC)를 사용하여 형성된 동 스트라이크 도금층의 X선 회절 패턴을 나타내는 그래프.
도 6은 직류를 사용하여 형성된 동 스트라이크 도금층의 단면 구조를 나타내는 전자 현미경 사진.
도 7은 동 합금의 내부 구조를 설명하는 설명도.
도 8은 니켈 도금욕으로써 트루닉 씨(THRUNIC C)(우에무라 고교 가부시키 가이샤제)를 사용하여 얻은 Ni도금층의 X선 회절 패턴을 나타내는 그래프.
도 9는 니켈 도금욕으로써 니켈 설파메이트(sulfamate)를 사용하여 얻은 Ni도금층의 X선 회절 패턴을 나타내는 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 도금조
32 : 도금욕
34 : 전압원
36 : 전원 제어용 컴퓨터
37 : 프로그래머블 전원
38 : 디지털 멀티미터
본 발명은 동 스트라이크 도금법에 관한 것이다. 더욱 상세하게는, 본 발명은 표면에 탈지 처리와 활성 처리를 실시한 이후에, 열 처리한 동 합금으로 이루어진 기판의 표면에 동 스트라이크 도금을 실시하는 동 스트라이크 도금 방법에 관한 것이다.
와이어(wire) 등을 통한 반도체 소자에 대한 리드 프레임의 본딩성(bonding ability)을 향상시키기 위해서는 반도체 장치에 사용된 리드 프레임에 도금을 실시한다.
리드 프레임 상에 반도체 소자를 실장하는 단계 및 와이어를 본딩하는 단계 등에서는 도금에 의해 리드 프레임 상에 형성되는 도금된 박막에 열 부하(heat load)를 가한다. 이 열 부하에 의해 상기 도금된 박막이 리드 프레임으로부터 박리(peel off)되는 경우, 일부의 경우에서는, 반도체 소자와 리드 프레임 사이의 전 기 접속(electrical connection)이 손상된다. 이 때문에, 도금된 박막에 열 부하가 가해지더라도 반도체 소자와 리드 프레임 사이의 전기적 접속의 손상으로부터 보호하기 위해서는, 도금된 박막의 밀착성과 내열성이 향상되어져야 한다.
따라서, 통상적으로는 리드 프레임 상에 얇은 동 스트라이크 도금층(하지 도금층)을 형성하고, 이후 전기 도금에 의해 소망하는 두께의 도금층을 형성하였다(일본국 특개소 58-113386호 참조).
종래 기술에서, 리드 프레임으로서는 전기적 특성이 우수한 Fe-Ni 합금으로 이루어진 리드 프레임이 사용되었다.
하지만, 반도체 장치의 소형화 및 고밀도화에 대한 요구를 충족시키기 위해서, 리드 프레임의 패키징 형태가 다중 핀(multiple pin)과 미세 피치화(finer pitch)가 진행되고 있다. 그 결과, 현재 프레스 가공성 등과 같은 리드 프레임의 기계적 특성이 문제점으로서 다루어지고 있다.
Cu-Ni-Si계 합금 등과 같은 동 합금(copper alloy)으로 이루어진 리드 프레임의 기계적 특성은 종래 기술의 Fe-Ni계 합금으로 이루어진 리드 프레임보다 우수하다.
또한, 동 합금으로 이루어진 리드 프레임의 전기적 특성은 종래 기술의 Fe-Ni계 합금의 전기적 특성보다도 우수하기 때문에, 최근 리드 프레임으로서는 동 합금으로 이루어진 리드 프레임으로 진행 중이다.
프레스 가공성 등과 같은 기계적 특성이 우수한 동 합금으로 이루어진 리드 프레임은 다중 핀 및 미세 피치에 대한 요구를 충족시킬 수 있다.
한편, 통상적으로 프레스 가공 등과 같은 가공에 의해 얻어지는 리드 프레임에 열처리를 실시하여 가공 변형(machining distortion)을 제거하고 있다.
그러나, 열처리되고 구리 합금으로 이루어진 리드 프레임에 DC 전류를 인가하는 동 스트라이크 도금을 실시하여, 리드 프레임의 표면 상에 얇은 동 스트라이크 도금층(하지 동 도금층)을 형성하고, 이후에 전해 도금에 의해서 소망하는 두께의 전기 도금층을 형성하는 경우에, 동 스트라이크 도금층 및 전해 도금층으로 이루어지는 도금층은 리드 프레임에 대한 접착성 및 내열성이 부족하다. 이와 같은 현상의 이유는 리드 프레임을 구성하는 동 합금 내에 포함된 금속이 도금 특성에 악영향을 미치고, 따라서 리드 프레임에 대한 도금층의 접착성이 열화되기 때문이다.
리드 프레임에 대한 도금층의 접착성과 도금층에 대한 내열성을 향상시키기 위해서는, 리드 프레임에 대한 동 스트라이크 도금층의 접착성을 향상시키는 것이 중요하다. 따라서, 도금하기 이전에, 열처리가 실시되고 동 합금으로 이루어진 리드 프레임의 표면에 탈지 처리, 연마 처리, 산(酸) 처리, 및 활성 처리를 실시한다.
하지만, 열처리되고 동 합금으로 이루어진 리드 프레임에 동 스트라이크 도금을 실시하기 전에 실행되는 전처리 단계는 많은 시간을 소비한다. 따라서, 리드 프레임을 제조하는 단계가 복잡하게 되고, 또한 리드 프레임의 생산 단가가 증가하게 된다.
또한, 리드 프레임에 대한 동 스트라이크 도금층의 접착성과 동 스트라이크 도금층의 내열성은 더욱 향상되어야 한다.
이하, 열처리되고 동 합금으로 이루어진 기판에 동 스트라이크 도금을 실시하는 경우, 전처리 단계를 가능한 한 짧게하고, 또한 기판에 대한 접착성과 내열성을 적절히 충족시킬 수 있는 동 스트라이크 도금층을 형성할 수 있는 동 스트라이크 도금 방법에 대해서 설명한다.
상기 과제를 해결하기 위한 본원 발명자의 끊임없는 연구 결과, 본원 발명자는 열처리되고 동 합금으로 이루어진 리드 프레임에 탈지 처리와 활성 처리 만을 실시한 이후에 펄스 전류를 사용하는 동 스트라이크 도금을 실시함으로써 리드 프레임에 대한 접착성과 내열성이 향상된 동 스트라이크 도금을 형성할 수 있다는 사실을 발견하였고, 이후 본 발명에 도달하였다.
더욱 상세하게는, 동 스트라이크 도금 방법은 열처리한 동 합금으로 이루어진 기판의 표면에 탈지 처리 및 활성 처리를 실시하는 단계와, 탈지 처리 및 활성 처리 이후에 기판의 표면에 동 스트라이크 도금을 실시하는 단계를 포함한다. 동 스트라이크 도금에서는, 결정면으로서는 기판의 표면 상에 형성된 동 스트라이크 도금층의 X선 회절 강도가 최대값을 나타내는 결정면이 동으로 이루어진 금속 결정이 가장 치밀하게 충전된 동층의 X선 회절 강도가 최대값을 나타내는 (111) 면에 대응하도록 기판의 표면 상에 동 금속이 석출되는 극측(polarity side) 상에만 일련의 펄스 형상의 펄스 전류(pulse current)가 기판에 인가된다.
이와 같은 본 발명에서는, 동 스트라이크 도금을 실시한 기판으로서 열처리되고 동 합금으로 이루어진 기판에 탈지 처리 및 활성 처리만 실시하여 얻어진 기판을 사용한다. 따라서, 연마 처리 등과 같은 전처리 단계를 생략할 수 있고, 전처리 단계를 단축시킬 수 있다.
바람직하게는, 펄스 전류로서는 표면 상에 형성된 동 스트라이크 도금층의 X선 회절 강도가 최대값을 나타내는 결정면이 (111) 면에 대응하도록 펄스 주기(pulse period) 및 듀티비(duty ratio)(tON/(tON+tOFF))(여기서, tON은 전류가 기판에 인가되는 ON 시간, tOFF는 전류가 차단되는 OFF 시간)가 조정된 펄스 전류(pulse current)를 사용한다.
또한, 기판으로서는 동으로 형성된 매트릭스(matrix)에 Ni, Fe, Sn, Cr, Si, 및 Mg으로 이루어진 군(群)으로부터 선택된 적어도 하나의 요소를 첨가하여 형성되는 동 합금으로 이루어지는 기판을 사용한다. 따라서, 기판의 프레스 가공성 등과 같은 기계 가공성을 향상시킬 수 있다.
이 경우, 동 스트라이크 도금층의 두께는 0.01 내지 5 ㎛로 설정되는 것이 바람직하다.
다양한 구현예에서는 하나 이상의 후술하는 장점들이 포함될 수도 있다. 예를 들어, 본 발명의 동 스트라이크 도금 방법에 따르면, 열처리되고 동 합금으로 이루어진 기판에 탈지 처리와 활성 처리를 실시하고, 이후 전류로서는 기판의 표면 상에 동 금속이 증착하는 극측 상에만 일련의 펄스처럼 출현하는 펄스 전류를 인가함으로써 동 스트라이크 도금을 실시한다. 따라서, 기판의 표면 상에 동으로 이루어진 금속 결정이 조밀하게 충전된 동 스트라이크 도금층을 형성할 수 있다. 그 이유는 다음과 같다고 판단할 수 있다.
동 합금에 첨가한 첨가제가 표면 상으로 확산/편석되기 때문에, 열처리된 동 합금의 표면은 불균일한 분포 상태를 나타낸다. 따라서, 기판에 직류(DC current)를 인가함으로써 실행되는 종래 기술의 동 스트라이크 도금에 따르면, 기판 표면 상의 소정 위치에 금속 결정이 성장하고, 따라서 대형의 금속 결정이 형성된 동 스트라이크 도금층이 형성된다. 이와 같은 방법에서, 대형의 금속 결정이 형성된 동 스트라이크 도금층은 기판에 대한 접착성과 열 저항성에 있어서 열등하다.
따라서, 종래 기술에서 기판에 직류를 인가함으로써 수행된 동 스트라이크 도금에 있어서, 도금에 적합한 연마 처리 등을 실시함으로써 기판의 표면을 조정해야만 한다.
하지만, 기판의 표면 조정에는 한계가 있다. 따라서, 연마 공정 등을 실시한 기판에 동 스트라이크 도금을 실시하더라도, 형성된 동 스트라이크 도금층의 금속 결정은 대형이다. 따라서, 치밀한 구조를 갖는 동 스트라이크 도금층을 형성하는 것은 매우 어렵다.
반대로, 본 발명과 같이, 기판의 표면 상에 동 금속이 석출되는 극측 상에만, 일련의 펄스 형상의 펄스 전류를 인가하는 동 스트라이크 도금에서는, 기판에 전류를 인가할 때, 기판에 직류를 인가하는 동 스트라이크 도금에 비해서 순간적으로 큰 전압을 기판에 인가할 수 있다. 따라서, 결정핵은 기판 내에 우선적이고 균 일하게 생성되고, 그 결과 금속 결정이 치밀하게 충전된 동 스트라이크 도금층을 형성할 수 있다.
이러한 방법에서, 기판의 표면 상에 동 금속이 석출하는 극측 상에만 일련의 펄스 형상의 펄스 전류를 인가하는 동 스트라이크 도금에 따르면, 결정핵은 기판 내에 우선적이고 균일하게 생성된다. 따라서, 기판의 표면이 평탄하지 않더라도, 금속 결정이 치밀하게 충전되고, 기판에 대한 접착성과 내열성이 향상된 동 스트라이크 도금층을 형성할 수 있다. 그 결과, 스트라이크 도금 이전에 전처리 단계로서 실시되는 연마 처리 등을 생략할 수 있다.
이하, 본 발명의 다른 특징 및 장점은 후술하는 발명의 상세한 설명, 첨부된 도면 및 특허 청구 범위로부터 명백해질 것이다.
본 발명에서 사용된 기판으로서는, 프레스 가공성과 같은 가공성이 우수한 동 합금으로 이루어진 기판을 사용한다. 그와 같은 기판으로서는, Cu-Fe 합금, Cu-Ni-Si 합금, Cu-Cr 함금, 및 Cu-Sn 합금으로 이루어진 기판을 들 수 있다. 특히, 동으로 형성된 매트릭스(matrix)에 Ni, Fe, Sn, Cr, Si, 및 Mg로 이루어진 군(群)으로부터 선택된 적어도 하나의 요소를 첨가하여 형성되는 동 합금으로 이루어진 기판을 사용하는 것이 바람직하다.
특히, 첨가제 또는 그에 동반하는 물질로서 Mg 및 Si 중 적어도 하나를 함유하는 동 합금으로 이루어진 기판을 사용하는 것이 바람직하다.
그와 같은 동 합금으로 이루어진 기판에서는, 첨가제 등과 동으로부터 합금이 형성되고, 이들은 금속 결정 사이의 입계(grain boundary)에 분산된다.
프레스 가공 등과 같은 가공에 의해서 야기된 가공 변형이 축적되는 경우, 통상적으로는 그와 같은 동 합금으로 이루어진 기판을 열처리하여 가공 변형을 제거한다.
도 7에 나타낸 바와 같이, 동 합금으로 이루어진 기판에서, 기판 내측의 입계(100)에 분산된 합금(102)은 상기 열처리에 의해 기판의 표면 상으로 확산/편석된다. 이후, 연마 처리한 후에 그러한 합금(102)은 스머트(smut)(104)를 형성하고, 기판의 표면이 불균일해진다.
또한, 기판의 표면 상에는 열처리에 의해 변질층(106)이 형성된다. 또한, 표면 근처에는 변질층(108)이 형성된다. 구체적으로, 기판을 구성하는 동 합금에 Mg 및 Si 중 적어도 하나가 함유되는 경우, 표면 상으로 편석된 Mg 및 Si는 전도성이 불충분한 변질층(106)을 형성하는 것으로 밝혀졌다.
기판의 표면 상에 형성된 이와 같은 변질층(106) 뿐만 아니라 스머트(104) 및 유기 얼룩(organic stain)(110)은 직류를 사용하여 기판의 표면에 동 스트라이크 도금을 실시할 때 장애가 된다.
따라서, 종래 기술에서는, 스트라이크 도금 전에 스머트(104), 변질층(106), 및 유기 얼룩(110)을 제거해야 하였다. 그와 같은 제거 수단으로서, 기판의 표면에 연마 처리를 실시한 이후에 탈지 처리 및 전해 활성 처리를 실시하였다. 일련의 처리 이후에도 기판의 표면 상에 스머트(104)가 여전히 남아있기 때문에, 산 처리에 의해 그와 같은 스머트(104)를 제거하였다.
반면, 본 발명에서는, 열처리된 동 합금으로 이루어진 기판의 표면에 단지 탈지 처리 및 활성 처리만을 실시하고, 이후 기판의 표면 상에 펄스 전류를 사용하는 동 스트라이크 도금에 의해 금속 결정이 치밀하게 충전된 동 스트라이크 도금층을 형성할 수 있다. 이 동 스트라이크 도금층은 기판에 대한 접착성과 내열성이 우수하다.
여기서, 기판에 실시되는 열처리로서는, 가공 변형을 제거하기 위해서 공지된 열처리 조건을 사용할 수 있다. 또한, 기판에 실시되는 탈지 처리 및 활성 처리는 공지된 처리제를 사용하고, 공지된 처리 조건하에 실시할 수도 있다.
도 1에 나타낸 전기 도금 장치에 의해 펄스 전류를 사용하는 동 스트라이크 도금을 실시할 수 있다. 도 1에 나타낸 전기 도금 장치에서, 도금조(30) 내의 도금욕(plating bath)(32)에 양극(CE), 기판(WE)에 접속된 음극(WE1, WE2), 및 기준 전극(reference electrode)(RE)을 삽입한다. 음극(WE2)은 음극(WE1)과 마찬가지로 기판(WE)에 접속된다. 양극(CE), 음극(WE1, WE2), 및 기준 전극(RE)은 전압원(voltage source)(34)에 접속된다. 전압원(34)으로부터 전압이 공급된다.
전원 제어용 컴퓨터(36)에 의해 제어되는 프로그래머블 전원(programmable power supply)(37)으로부터 제어 신호가 공급된다. 이 제어 신호에 기초하여 전압원(34)으로부터 양극(CE)과 음극(WE1)으로 소정의 전압이 공급된다. 이 전압은 기준 전극(RE)과 음극(WE2) 사이의 전위차에 기초하여 제어된다.
또한, 양극(CE)으로부터 음극(WE1)으로의 전류 흐름은 디지털 멀티미터(38)에 의해 감시된다. 이후, 감시된 전류값은 전원 제어용 컴퓨터(36)로 피드백(feed back)된다. 이 전류값은 음극(WE1)에 접속된 기판(WE)의 표면 상에 형성된 동 스트라이크 도금 박막의 두께와 거의 비례하기 때문에, 전원 제어용 컴퓨터(36)는 디지털 멀티미터(38)에 의해 감시되는 전류값에 기초하여 프로그래머블 전원(37)을 제어한다.
이 경우에, 도금욕(32)으로서는 시판중인 동 스트라이크 도금용 도금액을 사용할 수 있다.
기판(WE)에 인가되는 펄스 전류는 기판(WE)의 표면 상에 동 금속이 석출되는 극측 상에만 인가되는 일련의 펄스 형상의 전류이며, 도 2(a),(b)에 도시되어 있다. 도 2(a)의 펄스 전류는 기판(WE)에 일정한 전류를 인가하고, 펄스 형태로 소정의 전류가 중첩된 펄스 전류를 나타낸다. 또한, 도 2(b)의 펄스 전류는 펄스 형태로 기판(WE)에 소정의 전류를 인가한 이후에 인가된 전류가 0으로 감소되는 펄스 전류를 나타낸다.
펄스 전류는 기판(WE)의 표면 상에 형성된 동 스트라이크 도금층의 X선 회절 강도의 최대값을 나타내는 결정면이 동으로 이루어진 금속 결정이 가장 치밀하게 충전된 동층(copper layer)의 X선 회절 강도의 최대값을 나타내는 결정면으로서의 (111) 면에 대응하도록 조정된다.
더욱 구체적으로, 펄스 주기 및 듀티비(tON/(tON+tOFF))에 기초하여 펄스 전류가 조정되는 것이 바람직하다. ON 시간(tON)에는 기판(WE)에 전류가 공급되고, 반면에 OFF 시간(tOFF)에는 전류가 차단된다. 특히, 펄스 주기는 10 내지 1000 ㎐ 범 위 내로 설정되고, 듀티비는 0.2 내지 0.5의 범위 내로 설정되는 조건 하에서 펄스 전류를 조정하는 것이 바람직하다.
상기 펄스 전류에 의해서 얻어지는 동 스트라이크 도금층의 두께는 거의 0.01 내지 5 ㎛인 것이 바람직하다.
또한, 동 석출의 전류 효율이 약 30 %가 되도록 펄스 전류의 전류 밀도가 조정되는 것이 바람직하다.
이러한 방법으로 기판(WE)의 표면 상에 형성된 동 스트라이크 도금층 내에 동으로 이루어진 금속 결정이 치밀하게 충전된다. 또한, 상기 동 스트라이크 도금층은 기판(WE)에 대한 접착 특성에 대해 내열성이 우수하다.
종래 기술에서, 동 합금 특히 Mg 및 Si 중 적어도 하나를 함유하는 동 합금으로 이루어진 기판(WE)에서는, 가공 변형 등을 제거하기 위해서 열처리하는 경우에, 기판의 표면 상으로 Mg 또는 Si가 확산/편석되기 때문에, 도전성이 불충분한 변질층이 쉽게 형성된다. 따라서, 종래 기술에서는, 기판(WE)의 표면 상에 형성되고 도전성이 불충분한 변질층을 제거하기 위해 연마 공정 등과 같은 전처리 단계를 실시하지 않을 경우, 열처리되고 동 합금으로 이루어지는 기판(WE)에 동 스트라이크 도금을 실시할 수 없었다.
반대로, 본 발명의 동 스트라이크 도금법에 따르면, 동 스트라이크 도금 이전에 실시되는 전처리 단계로서는, 열처리되고 동 합금으로 이루어지는 기판(WE)에 탈지 처리 및 활성 처리를 실시하는 것으로 충분하다. 따라서, 본 발명에서는, 종래 기술에 비해서 전처리 단계가 충분히 단축될 수 있다.
전기도금에 의해 기판(WE)의 표면 상에 형성된 동 스트라이크 도금층 상에는 동(銅) 도금층, 은(銀) 도금층 등과 같은 임의의 금속 도금층이 형성될 수 있다. 금속 도금층은 균일하게 형성될 수 있고, 도금 금속의 비정상적인 석출로 발생하지 않으며, 금속 도금층의 내열성이 우수하다.
이러한 기판(WE)으로서는, 리드 프레임 등과 같은 전자 부품용 기판을 사용하는 것이 바람직하다. 따라서, 전자 부품의 조립 효율이 향상될 수 있다.
한편, 펄스 전류로서는, 예를 들어 기판(WE)의 표면 상에 동 금속이 석출되는 극측에 인가되는 전류, 및 기판(WE)의 표면 상에 석출된 동 금속이 용출되는 극측에 공급된 전류를 기판(WE)에 교대로 인가하는, 소위 역전류 펄스 전류(reverse current pulse current)를 고려해볼 수도 있다(금속 기판 상에 조면화된 Ni도금층을 형성하도록 역전류 펄스를 사용하는 일본국 공개 특허 공보 2004-339584호 참조). 하지만, 기판(WE)에 역 전류 펄스 전류를 인가하는 경우, 기판(WE) 등을 구성하는 성분이 도금욕(32) 내에서 용해되어 동 스트라이크 도금에 해로운 영향을 줄 가능성이 있다. 상술한 일본국 특허 공개 공보 2004-339584호는 Ni도금층이 조면화되기 이전에 Ni도금층을 형성하도록 반전되지 않는 극성의 펄스 전류를 사용하는 것을 또한 나타낸다. 하지만, 그와 같은 Ni도금층이 tON＜tOFF인 펄스 조건 아래의 펄스 전류에 의해 금속 기판 상에 형성될 경우, 결정면으로서 기판 상에 형성된 Ni도금층의 X선 회절 강도의 최대값을 나타내는 결정면이 동으로 이루어진 금속 결정이 가장 조밀하게 충전된(도 8, 도 9 참조) 동층의 X선 회절 강도의 최대값을 나타내는 (111) 면에 대응하지 않는다. 따라서, 본 발명의 동 스트라이크 도금층과 비교하면, 금속 결정이 조밀하게 충전된 Ni도금층이 형성되지 않는다. 도 8과 도 9는 니켈 도금욕으로써 트루닉 씨(우에무라 고교 가부시키 가이샤제)(도 8) 또는 니켈 설파메이트(도 9)를 사용하는 tON＜tOFF인 펄스 조건 아래의 펄스 전류(PC) 또는 직류(DC)를 인가하여, 하술된 제 1 실시예에 사용된 기판 상에 형성되는 Ni도금층의 X선 회절 패턴을 나타내는 그래프를 나타낸다.
상기 설명에서는, 열처리되고 동 합금으로 이루어진 기판(WE)에 단지 탈지 처리 및 활성 처리만 실시한 이후에, 기판(WE)에 펄스 전류를 인가함으로써 동 스트라이크 도금을 실시한다. 이 경우에는, 기판(WE)에 연마 처리, 탈지 처리, 산 처리, 및 활성 처리를 실시한 이후에, 기판(WE)에 펄스 전류를 인가함으로써 동 스트라이크 도금을 실시할 수도 있다.
[제 1 실시예]
0.15 wt％의 Mg를 포함하는 Cu-Ni-Si 합금(콜손(corson) 합금)으로 이루어진 스트라이프 부재에 프레스 가공을 실시하여 기판으로서의 리드 프레임을 얻었다. 이후, 리드 프레임의 가공 변형을 제거하도록 열처리를 실시하였다. 이후, 이 리드 프레임에 알칼리성의 탈지 처리 및 전해 활성 처리만을 실시하였다.
이후, 도 1에 나타낸 전해 동 도금 장치를 사용하면서, 전해 동 도금 용액이 저장된 도금조(30) 내로 기판으로서의 리드 프레임을 삽입하였고, 이후에 펄스 전류를 인가함으로써 리드 프레임의 표면에 동 스트라이크 도금을 실시하였다.
이때의 동 스트라이크 도금에서 펄스 전류의 펄스 주기는 100 ㎐로 설정하였고, 또한 평균 전류 밀도(C.D.)는 7 A/dm2으로 설정하였다. 이후, 0.2 내지 1.0으로 듀티비를 변경하면서 두께 0.5 ㎛의 동 스트라이크 도금층을 형성하였다. 형성된 동 스트라이크 도금층의 외관을 표 1에 각각 표시하였다.
이후, 시판되고 있는 전해 은 도금 용액을 사용하는 전해 은 도금에 의해, 리드 프레임 상에 형성되고 두께 0.5 ㎛의 동 스트라이크 도금층 상에 두께 5 ㎛의 은 도금층을 형성하였다. 또한, 동 스트라이크 도금층의 외관과 상기 은 도금층의 외관, 노듈(nodule)(표면 거칠기)의 발생 범위, 단차, 및 Ag의 이상 석출을 나타내는 광택 얼룩도 표 1에 표시하였다. 표 1에서, ○는 양호함을 표시하고, △는 이상 석출이 약간 인식됨을 표시하며, ×는 이상 석출이 인식되는 것을 병기한다.
[표 1]
번호 듀티비
 Cu층의 외관 Ag층의 외관 Ag의 이상 석출
노듈 L.D. 얼룩
1 0.1 반광택 반광택 ○ ○ ○
2 0.4 반광택 반광택 ○ ○ ○
3 0.5 반광택 반광택 ○ ○ ○
4 0.6 적색 무광택 반광택 ○ △~○ ○
5 0.8 적색 무광택 반광택 △~○ △~○ ○
6 1.0 적색 무광택 반광택 △~○ △~○ ○
L.D. : 단차
표 1로부터 명백한 바와 같이, 열처리된 리드 프레임을 연마하지 않았더라도, 듀티비가 0.5 이하인 경우에는, 양호한 동 스트라이크 도금층을 형성할 수 있 었다. 따라서, 동 스트라이크 도금층 상에 양호한 은 도금층을 형성할 수 있었다.
이 경우에는, 듀티비가 0.5를 초과했을 경우, 동 스트라이크 도금은 탄 도금(burn plating)이 되는 경향이 있었다. 하지만 실제 사용에서 이와 같은 동 스트라이크 도금층도 실제 사용할 수 있다.
[제 2 실시예]
제 2 실시예에서는, 듀티비를 0.4로 유지하는 동안, 표 2에 나타낸 바와 같이, 펄스 주기를 변경하는 것을 제외하고 제 1 실시예와 유사한 방법으로 동 스트라이크 도금 및 전해 은 도금을 실시하였다. 또한 동 스트라이크 도금층의 외관과 은 도금층의 외관에 대한 시각적 관찰의 결과, 노듈(표면 거칠기)의 발생 범위, 단차, 및 Ag의 이상적 석출을 지시하는 광택얼룩도 표 2에 표시하였다. 표 2에서, ○는 양호함을 표시하고, △는 이상 석출이 약간 인식되는 것을 표시하며, ×는 이상 석출이 인식되는 것을 병기한다.
[표 2]
번호 주기(㎐) Cu 층의 외관 Ag 층의 외관 Ag의 이상 석출
노듈 L.D. 얼룩
1 1 ○ ○ ○ ○ ○
2 10 ○ ○ ○ ○ ○
3 100 ○ ○ ○ ○ ○
4 1000 ○ ○ ○ ○ ○
L.D. : 단차
표 2로부터 명백한 바와 같이, 열처리된 리드 프레임을 연마하지 않았더라도, 펄스 주기를 1 내지 1000 ㎐까지 변경했을 경우, 양호한 동 스트라이크 도금층을 형성할 수 있었다. 따라서, 동 스트라이크 도금층 상에 양호한 은 도금층을 형 성할 수 있었다.
[제 1 비교예]
제 1 비교예에서는, 리드 프레임에 공급된 펄스 전류 대신에 직류를 사용한 것을 제외하고 제 1 실시예와 유사하게 리드 프레임에 동 스트라이크 도금과 전해 은 도금을 실시하였다.
형성된 동 스트라이크 도금층은 적색 무광택 외관을 나타내었다. 이 동 스트라이크 도금은 탄 도금(burn plating)의 범주에 속한다. 또한, 형성된 은 도금층은 반광택의 외관을 나타내었고, 광택 얼룩은 발견되지 않았지만, Ag의 이상 석출을 나타내는 노듈(표면 거칠기)과 단차는 발견되었다.
[제 3 실시예]
제 3 실시예에서는, 리드 프레임에 공급된 펄스 전류의 펄스 주기를 100 ㎐로 설정하고, 평균 전류 밀도(C.D.)를 7 A/dm2로 설정하였으며, 듀티비를 0.4로 설정한 조건 하에서 동 스트라이크 도금을 실시함으로써 두께 0.1 ㎛의 동 스트라이크 도금층을 형성한 것을 제외하고, 제 1 실시예와 마찬가지로 다른 조건을 설정함으로써 리드 프레임에 도금을 실시하였고, 전해 은 도금에 의해 상기 동 스트라이크 도금층 상에 두께 3 내지 5 ㎛의 은 도금층을 형성하였다.
이후, 표 3에서 주어진 가열 조건 하에 도금을 실시한 리드 프레임 상에 동(銅) 산화막을 형성하였고, 이후 리드 프레임 상에 고정된 접착성 테입을 박리함으로써 도금층의 박리 여부를 점검(check)하는 테입 박리 테스트를 실행하였다. 이 러한 방법에서는, 산화막에 대한 동 스트라이크 도금층의 접착성을 평가하였다. 표 3에 평가 결과를 병기하였다.
[표 3]
가열 조건 280 ℃×10 min 300 ℃×10 min 320 ℃×10 min 340 ℃×10 min
테입 박리 결과 ○ ○ ○ ×
○ : 동 산화막의 박리는 발견되지 않음.
× : 동 산화막의 박리가 발견됨.
표 3으로부터 명백한 바와 같이, 320 ℃×10 min의 가열 조건까지는 동 산화막의 박리가 발견되지 않았다. 그러나 가열 조건이 340 ℃×10 min인 경우에는, 동 산화막의 박리가 발견되었다.
하지만, 전해 은 도금에 의해 두께 0.3 ㎛의 동 스트라이크 도금층 상에 두께 3 내지 5 ㎛의 은 도금층을 형성하였기 때문에, 340 ℃×10 min의 가열 조건 하에서 동 산화막을 형성한 이후에 행한 테입 박리 테스트에 의한 동 산화막의 박리는 발견되지 않았다.
제 3 실시예의 수준에서는 리드 프레임 상에 형성된 동 스트라이크 도금층의 표면 상에 산화막이 형성되더라도, 리드 프레임에 대한 동 스트라이크 도금층의 접착성은 결코 저하되지 않았다는 사실을 나타낸다.
여기서, 이상과 같은 테입 박리 테스트에서 동 스트라이크 도금층의 표면 상에 형성된 동 산화막에 대한 접착성이 양호한 리드 프레임은 몰드 수지(mold resin)와 반도체 장치에 대한 접착성 또한 양호하다는 것이 경험적으로 분명해졌다.
[제 2 비교예]
0.15 wt％의 Mg를 포함하는 Cu-Ni-Si 합금(콜손 합금)으로 이루어진 스트라이프 부재에 프레스 가공을 실시하여 기판으로서의 리드 프레임을 얻었다. 이후, 리드 프레임의 가공 변형을 제거하도록 열처리를 실시하였다. 이후, 가공 변형을 제거하도록 가열 처리한 이러한 리드 프레임에 알칼리성의 탈지 처리, 연마 처리, 산 처리, 화학적 연마 처리, 및 전해 활성 처리를 실시하였다.
이후, 도 1에 나타낸 전해 동 도금 장치를 사용하면서, 전해 동 도금 용액이 저장된 도금조(30) 내로 알칼리성의 탈지 처리, 연마 처리, 산 처리, 화학적 연마 처리, 및 전해 활성 처리를 실시한 기판(WE)으로서 리드 프레임을 삽입하였다. 이후, 리드 프레임에 평균 전류 밀도(C.D.)가 7 A/dm2인 직류를 인가함으로써 리드 프레임의 표면에 두께 0.1 ㎛의 동 스트라이크 도금을 실시하였다.
이후, 시판중인 전해 은 도금 용액을 사용하는 전해 은 도금에 의해, 리드 프레임 상에 형성되고 두께 0.1 ㎛의 동 스트라이크 도금층 상에 두께 3 내지 5 ㎛의 은 도금층을 형성하였다.
이후, 제 3 실시예와 마찬가지로, 도금된 리드 프레임에 대해서 테입 박리 테스트를 실시함으로써 동 산화막에 대한 동 스트라이크 도금층의 접착성을 평가하였다. 평가의 결과를 표 4에 병기하였다.
[표 4]
가열 조건 280 ℃×10 min 300 ℃×10 min 320 ℃×10 min 340 ℃×10 min
테입 박리 결과 × × × -
○ : 동 산화막의 박리를 발견하지 못함.
× : 동 산화막의 박리를 발견함.
표 4로부터 명백한 바와 같이, 320 ℃×10 min의 가열 조건에서도 동 산화막의 박리가 발견되었으므로, 340 ℃×10 min의 가열 조건에서의 테입 박리 테스트는 중지하였다.
이 경우에는, 전해 은 도금에 의해 두께 0.3 ㎛ 두께의 동 스트라이크 도금층 상에 두께 3 내지 5 ㎛의 은 도금층을 형성하여도, 280 ℃×10 min의 가열 조건에서 동 산화막이 형성된 이후에, 테입 박리 테스트에 의해 동 산화막의 박리는 발견되었다.
제 2 비교예의 수준은 리드 프레임 상에 형성된 동 스트라이크 도금층의 표면 상에 형성된 동 산화막이 리드 프레임에 대한 동 스트라이크 도금층의 접착성을 저하시킨다는 사실을 보여준다.
여기서, 이상과 같은 테입 박리 테스트에서 동 스트라이크 도금층의 표면 상에 형성된 동 산화막에 대한 접착성이 열등한 리드 프레임은 몰드 수지와 반도체 장치에 대한 접착성 또한 열등하다는 것이 분명해졌다.
[제 4 실시예]
(1) 0.15 wt％의 Mg를 포함하는 Cu-Ni-Si 합금(콜손 합금)으로 이루어진 스트라이프 부재에 대해 프레스 가공을 실시하여 기판으로서의 리드 프레임을 얻었다. 이후, 리드 프레임의 가공 변형을 제거하도록 열처리를 실시하였다. 이러한 리드 프레임에 알칼리성의 탈지 처리와 전해 활성 처리만을 실시하였다.
이후, 도 1에 나타낸 전해 동 도금 장치에서, 도금조(30) 내의 탈지 처리와 전해 활성 처리만을 실시한 기판(WE)으로서의 리드 프레임을 삽입하였다. 이후, 리드 프레임에 펄스 주기는 100 ㎐로 설정하고, 평균 전류 밀도(C.D.)는 7 A/dm2으로 설정한 펄스 전류를 인가함으로써 두께 5 ㎛의 리드 프레임의 표면에 동 스트라이크 도금을 실시하였다. 이때, 듀티비를 0.4로 설정하였다.
도 3은 상기 동 스트라이크 도금층의 X선 회절 패턴을 패턴(A)에 의해 나타낸다. 도 4(c)는 상기 동 스트라이크 도금층의 단면 구조의 전자 현미경 사진을 나타낸다.
(2) 상기 (1)에서 사용된 리드 프레임에 연마 처리, 탈지 처리, 및 전해 활성 처리를 실시하였다. 이후, 상기 (1)과 유사한 방법으로 동 스트라이크 도금을 실시하였다.
도 3은 상기 동 스트라이크 도금층의 X선 회절 패턴을 패턴(B)에 의해 나타낸다. 도 4(b)에서 이러한 동 스트라이크 도금층의 단면 구조의 전자 현미경 사진을 나타낸다.
(3) 상기 (1)에서 사용된 리드 프레임에 연마 처리, 탈지 처리, 전해 활성 처리, 및 산 처리를 실시하였다. 이후, 상기 (1)과 유사한 방법으로 동 스트라이크 도금을 실시하였다.
도 3은 상기 동 스트라이크 도금층의 X선 회절 패턴을 패턴(C)에 의해 나타 낸다. 도 4(a)는 상기 동 스트라이크 도금층의 단면 구조의 전자 현미경 사진을 나타낸다.
이 경우에는, 도 4(a) 내지 4(c)에서 나타낸 전자 현미경 사진에서, 세로로 스트라이프된 부분은 동 스트라이크 도금층(10)을 지시하고, 동 스트라이크 도금층(10)의 아래에 위치한 횡으로 스트라이프된 부분은 리드 프레임의 표면층 부분(12)을 지시한다.
본 제 4 실시예에서, 모든 동 스트라이크 도금층은 반광택 외관을 갖는다. 도 3에 나타낸 X선 회절 패턴으로부터 명백한 바와 같이, 본 제 4 실시예에서의 동 스트라이크 도금층 중의 X선 회절 강도(X-ray diffraction intensity)가 최대값을 나타내는 결정면은 모두 (111) 면에 각각 대응한다. 이 결정면은 동으로 이루어진 금속 결정이 가장 치밀하게 충전된 동 층(copper layer)의 X선 회절 강도가 최대값을 나타내는 결정면이다. 따라서, 본 제 4 실시예의 동 스트라이크 도금층 내에는 동 금속 결정이 치밀하게 충전된다.
또한, 본 제 4 실시예의 동 스트라이크 도금층의 단면 구조를 나타내는 도 4의 전자 현미경 사진으로부터 명백한 바와 같이, 동으로 이루어진 소형의 금속 결정을 치밀하게 충전하고 매끄러운 표면을 동 스트라이크 도금층의 상면에 구성된다.
[제 3 비교예]
(1) 제 3 비교예에서, 평균 전류 밀도(C.D.)를 7 A/dm2으로 설정하는 직류를 인가함으로써 두께 5 ㎛의 리드 프레임 표면에 동 스트라이크 도금을 실시한 것을 제외하고 제 4 실시예의 (1)에서와 같이 유사한 방법으로 동 스트라이크 도금층을 형성한다.
도 5에서 이러한 동 스트라이크 도금층의 X선 회절 패턴을 패턴(X)에 의해 나타낸다. 도 6(c)에서 이러한 동 스트라이크 도금층의 단면 구조의 전자 현미경 사진을 나타낸다.
(2) 상기 (1)에서 사용된 리드 프레임에 연마 처리, 탈지 처리, 및 전해 활성 처리를 실시하였다. 이후, 상기 (1)과 유사한 방법으로 동 스트라이크 도금을 실시하였다.
도 5에서 이러한 동 스트라이크 도금층의 X선 회절 패턴을 패턴(Y)에 의해 나타낸다. 도 6(b)에서 이러한 동 스트라이크 도금층의 단면 구조의 전자 현미경 사진을 나타낸다.
(3) 상기 (1)에서 사용된 리드 프레임에 연마 처리, 탈지 처리, 전해 활성 처리, 및 산 처리를 실시하였다. 이후, 상기 (1)과 유사한 방법으로 동 스트라이크 도금을 실시하였다.
도 5에서 이러한 동 스트라이크 도금층의 X선 회절 패턴을 패턴(Z)에 의해 나타낸다. 도 6(a)에서 이러한 동 스트라이크 도금층의 단면 구조의 전자 현미경 사진을 나타낸다.
이러한 경우에는, 도 6(a) 내지 6(c)에서 나타낸 전자 현미경 사진에서, 동 스트라이크 도금층(100)을 세로의 스트라이프된 부분이 지시하고, 리드 프레임의 표면층 부분(102)을 동 스트라이크 도금층(100) 아래에 위치된 측면의 스트라이프된 부분이 지시한다.
이와 같은 제 3 비교예에서, 적색 무광택 외관을 모든 동 스트라이크 도금층이 갖는다. 도 5에서 나타낸 X선 회절 패턴으로부터 명백한 바와 같이, 이러한 제 3 비교예에서 (220) 면 상에 회절 강도보다 오히려 동 스트라이크 도금층의 (111) 면 상에 X선 회절 강도가 약하다.
또한, 제 3 비교예의 동 스트라이크 도금층의 단면 구조를 나타내는 도 6에서의 전자 현미경 사진으로부터 명백한 바와 같이, 완전히 동으로 이루어진 대형의 금속 결정을 형성하고, 동 스트라이크 도금층의 상면은 비평탄한 면이다.
[제 5 실시예]
0.15 wt％의 Mg을 포함하는 Cu-Ni-Si 합금(콜손 합금)으로 이루어진 스트라이프 부재에 프레스 가공을 실시함으로써 기판으로서의 리드 프레임을 얻게 되었다. 이후, 리드 프레임의 가공 변형을 제거하도록 가열 처리를 실시하였다. 이러한 리드 프레임에 알칼리성 탈지 처리와 전해 활성 처리만을 실시하였다.
이후, 도 1에 나타낸 전해 동 도금 장비에서, 도금조(30) 속으로 탈지 처리와 전해 활성 처리만을 실시한 기판으로서의 리드 프레임을 삽입하였다. 이후, 리드 프레임에 100 ㎐로 펄스 주기를 설정하고, 7 A/dm2으로 평균 전류 밀도(C.D.)를 설정하였던 펄스 전류를 인가함으로써 두께 0.1 ㎛의 리드 프레임 표면에 동 스트라이크 도금을 실시하였다. 이때, 듀티비를 0.4로 설정하였다.
이후, 이러한 동 스트라이크 도금층의 상면에 은 스트라이크 도금을 실시하였다. 또한, 120 A/dm2의 전류 밀도(C.D.)에서 전해 은 도금에 의해 두께 5 ㎛의 은 도금층을 형성하였다.
(2) 상기 (1)에서 사용된 리드 프레임에 연마 공정, 탈지화 공정, 전해 활성화 공정, 및 산 처리를 실시하였다. 이후, 상기 (1)과 유사한 방법으로 동 스트라이크 도금, 은 스트라이크 도금, 및 전해 은 도금을 실시하였다.
2분 동안 400 ℃에서 가열된 핫 플레이트(hot plate) 상에서 가열하도록 리드 프레임을 배치함으로써, 상기 (1)과 (2)에서 동 스트라이크 도금, 은 스트라이크 도금, 및 전해 은 도금을 했던 각각의 리드 프레임에 열 저항 테스트를 실시하였다. 이러한 열 저항 테스트에서, 100 ㎛ 이상의 직경을 갖고, 하지층으로부터 발생된 "얼룩(stain)/변색(discoloring)의 발생"의 횟수와 도금층의 "가열 수포(heating blister)"의 존재 여부를 조사하였다. 실례로써 차후의 표 5에 결과를 표시하였다.
비교예에서와 같이, 우선, 차후의 수준에서 도금을 실시한 제 1 리드 프레임을 얻었다.
(Ⅰ) 비교예에서, 7 A/dm2으로 전류 밀도(C.D.)를 설정한 직류를 인가함으로써 두께 0.1 ㎛의 리드 프레임 표면에 동 스트라이크 도금을 실시했던 것을 제외하고 제 5 실시예 (1)과 유사한 방법으로 동 스트라이크 도금층, 은 스트라이크 도금 층, 및 은 도금층을 형성하였다.
(Ⅱ) 상기 (Ⅰ)에서 사용된 리드 프레임에 연마 공정, 탈지화 공정, 전해 활성화 공정, 및 산 처리를 실시하였다. 이후, 상기 (Ⅰ)과 유사하게 동 스트라이크 도금, 은 스트라이크 도금, 및 전해 은 도금을 실시하였다.
2분 동안 400 ℃에서 가열된 핫 플레이트 상에서 가열하도록 리드 프레임을 배치함으로써, 상기 (Ⅰ)과 (Ⅱ)에서 동 스트라이크 도금, 은 스트라이크 도금, 및 전해 은 도금을 했던 각각의 리드 프레임에 열 저항 테스트를 실시하였다. 이러한 열 저항 테스트에서, 100 ㎛ 이상의 직경을 갖고, 하지층으로부터 발생된 "얼룩/변색의 발생"의 횟수와 도금층의 "가열 수포"의 존재 여부를 조사하였다. 비교예로써 차후의 표 5에 결과를 표시하였다.
[표 5]

 전처리 단계 가열 저항 테스트
얼룩/변색의 발생 가열 수포
실시예
 (Ⅰ) 무 연마 11 발생 됨
(Ⅱ) 연마 + 산 처리 8 발생 안됨
비교예
 (Ⅰ) 무 연마 19 발생 됨
(Ⅱ) 연마 + 산 처리 26 발생 됨
표 5의 실시예에서, "가열 수포"를 발생했던 수준에서 0.3 ㎛로 동 스트라이크 도금층의 두께를 설정함으로써 "가열 수포"을 발생하지 않았다.
반대로, 표 5의 비교예에서, "가열 수포"를 발생했던 수준에서 0.3 ㎛로 동 스트라이크 도금층의 두께를 설정했음에도 불구하고, "가열 수포"를 여전히 발생하였다.
결과적으로, 비교예의 레벨보다 오히려 실시예의 레벨에서 도금된 박막의 열 저항을 향상할 수 있었음을 알게 된다.
본 발명에 따르면, 도금 이전에, 열처리를 실시하는 동 합금으로 이루어진 리드 프레임의 표면에 탈지 처리, 연마 처리, 산 처리, 및 활성 처리를 실시하여 도금층의 리드 프레임과 열 저항에 대한 도금층의 접착성을 향상하는 동 스트라이크 도금 방법이 선택되었다.
또한 본 발명에 따르면, 열처리한 동 합금으로 이루어진 리드 프레임에 실시된 동 스트라이크 도금 이전에 실행된 전처리 단계의 시간을 단축하여 리드 프레임의 생산 단가를 감소시키는 동 스트라이크 도금 방법이 선택되었다.

Claims (5)

  1. 열 처리를 실시한 동(copper) 합금으로 이루어지는 리드 프레임(lead frame)에 탈지(脫脂) 처리 및 전해 활성 처리를 실시한 후, 상기 리드 프레임에 대하여, 전해 동 도금액을 이용한 전해 동 도금에 의해 하지(下地) 동 도금층을 형성한 후, 상기 하지 동 도금층 상에, 전해 도금에 의해 금속 도금층을 형성하는 리드 프레임의 도금 방법으로서,
    상기 하지 동 도금층을 형성하는 상기 전해 동 도금에서는, 상기 리드 프레임의 표면에 동 금속이 석출되는 극(極)측에만 전류가 펄스 형상으로 출현하는 펄스 전류를, 상기 하지 동 도금층의 X선의 회절 강도가 최대값을 나타내는 결정면이 (111) 면으로 되도록, 듀티비(Duty ratio)를 조정하여 상기 리드 프레임에 인가하는 것을 특징으로 하는 리드 프레임의 도금 방법.
  2. 제 1 항에 있어서,
    상기 펄스 전류를, 펄스 주기가 10 ~ 1000 Hz이고, 또한 듀티비가 0.2 ~ 0.5의 범위에서 조정하는 것을 특징으로 하는 리드 프레임의 도금 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 리드 프레임은, 동 합금으로 이루어지는 기재에 프레스 가공이 실시된 것을 특징으로 하는 리드 프레임의 도금 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    동으로 이루어지는 매트릭스(matrix) 중에, Ni, Fe, Sn, Cr, Si 및 Mg으로 이루어지는 군(群)으로부터 선택된 1종(種) 또는 2종 이상이 배합되어 이루어지는 동 합금으로 이루어지는 상기 리드 프레임에 대하여, 상기 전해 동 도금 및 상기 전해 도금을 실시하는 것을 특징으로 하는 리드 프레임의 도금 방법.
  5. 동 합금으로 이루어지고, 표면이 탈지 처리 및 전해 활성 처리가 전처리로서 실시된 기재와,
    상기 기재의 표면에, 전해 동 도금액을 이용한 전해 동 도금에 의해 형성된 하지 동 도금층과,
    상기 하지 동 도금층 상에, 전해 도금에 의해 형성된 금속 도금층을 갖고 있고,
    상기 하지 동 도금층의 X선의 회절 강도가 최대값을 나타내는 결정면이, (111) 면인 것을 특징으로 하는 리드 프레임.
KR1020060049863A 2005-06-02 2006-06-02 동 스트라이크 도금법 KR101264830B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00163068 2005-06-02
JP2005163068A JP4856896B2 (ja) 2005-06-02 2005-06-02 リードフレームのめっき方法およびリードフレーム

Publications (2)

Publication Number Publication Date
KR20060125613A KR20060125613A (ko) 2006-12-06
KR101264830B1 true KR101264830B1 (ko) 2013-05-20

Family

ID=37494663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060049863A KR101264830B1 (ko) 2005-06-02 2006-06-02 동 스트라이크 도금법

Country Status (4)

Country Link
US (1) US20060275953A1 (ko)
JP (1) JP4856896B2 (ko)
KR (1) KR101264830B1 (ko)
CN (1) CN1880514A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009081807A1 (ja) * 2007-12-21 2009-07-02 Kansai Paint Co., Ltd. 表面処理された金属基材の製造方法及び該製造方法により得られた表面処理された金属基材、並びに金属基材処理方法及び該方法によって処理された金属基材
CN102230201B (zh) * 2011-06-30 2013-05-22 上海华友金镀微电子有限公司 一种太阳能焊带电镀的前处理方法
CN109468670B (zh) * 2018-11-16 2021-03-26 中山品高电子材料有限公司 引线框架电镀铜层的方法
CN113802155A (zh) * 2021-10-09 2021-12-17 南开大学 一种高晶面择优取向铜箔的室温电沉积制备方法
EP4340020A1 (en) * 2022-09-16 2024-03-20 Nexperia B.V. A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459103A (en) 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58164797A (ja) * 1982-03-05 1983-09-29 オリン・コ−ポレ−シヨン 結合強さを改良する銅の電気化学的処理
IN163446B (ko) * 1984-04-23 1988-09-24 Steven Julius Karwan
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
US6303490B1 (en) * 2000-02-09 2001-10-16 Macronix International Co., Ltd. Method for barrier layer in copper manufacture
JP2002121699A (ja) * 2000-05-25 2002-04-26 Nippon Techno Kk めっき浴の振動流動とパルス状めっき電流との組み合わせを用いた電気めっき方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459103A (en) 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Characterization of Oxidized Copper Leadframes and Copper/Epoxy Molding Compound Interface Adhesion in Plastic Package", ⓒ 1998, IEEE*

Also Published As

Publication number Publication date
CN1880514A (zh) 2006-12-20
JP2006336079A (ja) 2006-12-14
KR20060125613A (ko) 2006-12-06
JP4856896B2 (ja) 2012-01-18
US20060275953A1 (en) 2006-12-07

Similar Documents

Publication Publication Date Title
EP0405369B1 (en) Process for producing copperclad laminate
JP5170895B2 (ja) 電子機器用析出型銅合金材料及びその製造方法
EP2133448A1 (en) Production method and device of surface roughened copper plate, and surface roughened copper plate
EP2719799A1 (en) Liquid crystal polymer-copper clad laminate and copper foil used for liquid crystal polymer-copper clad laminate
KR101264830B1 (ko) 동 스트라이크 도금법
JP2003293187A (ja) めっきを施した銅または銅合金およびその製造方法
WO2006134665A1 (ja) 錫を主成分とする皮膜が形成された部材、皮膜形成方法、及びはんだ処理方法
JP2007294923A (ja) 強度、導電率、曲げ加工性に優れた銅条又は銅箔の製造方法、銅条又は銅箔、並びにそれを用いた電子部品
EP1185153B1 (en) Surface treated copper foil and method for preparing the same and copper-clad laminate using the same
JP2007039804A (ja) 電子機器用銅合金及びその製造方法
EP1344849B1 (en) Electrolytic copper plating method, phosphorus copper anode for electrolytic copper plating method, and semiconductor wafer having low particle adhesion plated with said method and anode
JP2004263300A (ja) ファインパターンプリント配線用銅箔とその製造方法
JPH0441696A (ja) 印刷回路用銅箔の表面処理方法
CN108352376B (zh) 引线框架、引线框架封装、以及它们的制造方法
EP1185150B1 (en) Surface treated copper foil and method for preparing the same and copper-clad laminate using the same
JPH09148508A (ja) 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置
JP4429539B2 (ja) ファインパターン用電解銅箔
EP1185152B1 (en) Surface treated copper foil and method for preparing the same and copper-clad laminate using the same
CN111278232A (zh) Pcb板多种表面处理工艺
JP2004263296A (ja) ファインパターンプリント配線用銅箔とその製造方法
CN1144670C (zh) Tab带载体的铜箔以及使用铜箔的tab载体带和tab带载体
JP2010236072A (ja) 積層銅箔及びその製造方法
TW201802259A (zh) 銅合金輥軋材料及其製造方法以及電氣電子零件
JP4294363B2 (ja) ２層フレキシブル銅張積層板及びその２層フレキシブル銅張積層板の製造方法
KR100604964B1 (ko) 전자파 차폐용 흑화표면처리 동박의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7