JP4856896B2 - リードフレームのめっき方法およびリードフレーム - Google Patents
リードフレームのめっき方法およびリードフレーム Download PDFInfo
- Publication number
- JP4856896B2 JP4856896B2 JP2005163068A JP2005163068A JP4856896B2 JP 4856896 B2 JP4856896 B2 JP 4856896B2 JP 2005163068 A JP2005163068 A JP 2005163068A JP 2005163068 A JP2005163068 A JP 2005163068A JP 4856896 B2 JP4856896 B2 JP 4856896B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- lead frame
- plating layer
- electrolytic
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/18—Electroplating using modulated, pulsed or reversing current
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/34—Pretreatment of metallic surfaces to be electroplated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
- C25D5/611—Smooth layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/60—Electroplating characterised by the structure or texture of the layers
- C25D5/615—Microstructure of the layers, e.g. mixed structure
- C25D5/617—Crystalline layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、リードフレームのめっき方法およびリードフレームに関する。
半導体装置に用いられるリードフレームでは、搭載される半導体素子とのワイヤによるボンディング性等の向上のため、めっきが施される。
かかるめっきによってリードフレームに形成されためっき皮膜には、リードフレームに半導体素子を搭載する工程やボンディング等を行なう工程で熱負荷が加えられる。この熱負荷によって、めっき皮膜がリードフレームと剥離等すると、半導体素子とリードフレームとの電気的接続が損なわれることがある。従って、めっき皮膜に熱負荷が加えられても、半導体素子とリードフレームとの電気的接続が損なわれないように、めっき皮膜の密着性と耐熱性とを向上することが必要である。
このため、通常、リードフレームには薄いストライクめっき層（下地めっき層）を形成した後、所望厚さのめっき層を電解めっきによって形成することが行なわれている（下記特許文献参照）。
特開昭５８−１１３３８６号公報
かかるめっきによってリードフレームに形成されためっき皮膜には、リードフレームに半導体素子を搭載する工程やボンディング等を行なう工程で熱負荷が加えられる。この熱負荷によって、めっき皮膜がリードフレームと剥離等すると、半導体素子とリードフレームとの電気的接続が損なわれることがある。従って、めっき皮膜に熱負荷が加えられても、半導体素子とリードフレームとの電気的接続が損なわれないように、めっき皮膜の密着性と耐熱性とを向上することが必要である。
このため、通常、リードフレームには薄いストライクめっき層（下地めっき層）を形成した後、所望厚さのめっき層を電解めっきによって形成することが行なわれている（下記特許文献参照）。
リードフレームとしては、従来、電気特性が良好なＦｅ―Ｎｉ合金から成るリードフレームが用いられてきた。
しかし、半導体装置の小型化、高密度化の要求に応えるべく、リードフレームのパッケージ形態が多ピン化、ファインピッチ化して、リードフレームのプレス加工性等の機械的特性が問題となってきた。
かかる機械的特性は、従来のＦｅ―Ｎｉ合金から成るリードフレームに比較して、Ｃｕ―Ｎｉ―Ｓｉ合金等の銅合金から成るリードフレームは良好である。
また、銅合金から成るリードフレームの電気特性は、従来のＦｅ―Ｎｉ合金から成るリードフレームよりも優れているため、近年、銅合金から成るリードフレームに移行しつつある。
しかし、半導体装置の小型化、高密度化の要求に応えるべく、リードフレームのパッケージ形態が多ピン化、ファインピッチ化して、リードフレームのプレス加工性等の機械的特性が問題となってきた。
かかる機械的特性は、従来のＦｅ―Ｎｉ合金から成るリードフレームに比較して、Ｃｕ―Ｎｉ―Ｓｉ合金等の銅合金から成るリードフレームは良好である。
また、銅合金から成るリードフレームの電気特性は、従来のＦｅ―Ｎｉ合金から成るリードフレームよりも優れているため、近年、銅合金から成るリードフレームに移行しつつある。
プレス加工性等の機械的特性が良好な銅合金から成るリードフレームは、その多ピン化、ファインピッチ化の要請に応えることができる。
ところで、プレス加工等の加工によって得られたリードフレームには、通常、その加工歪を除去すべく熱処理が施される。
しかし、かかる熱処理が施された銅合金から成るリードフレームに、直流電流を印加する銅ストライクめっきを施して、リードフレームの表面に薄い銅ストライクめっき層（下地銅めっき層）を形成した後、電解めっきによって所望厚さの電解めっき層を形成すると、銅ストライクめっき層と電解めっき層とから成るめっき層とリードフレームとの密着性及びその耐熱性は乏しい。この現象は、リードフレームを形成する銅合金中にめっき特性に悪影響を与える金属が含有されており、めっき層とリードフレームとの密着性が低下するからである。
かかるめっき層とリードフレームとの密着性及びその耐熱性を向上すべく、銅ストライクめっき層とリードフレームとの密着性が重要であり、めっき前に熱処理を施した銅合金から成るリードフレームの表面に脱脂処理、研磨処理、酸処理及び活性処理を施している。
しかしながら、熱処理を施した銅合金から成るリードフレームに対する銅ストライクめっき前の前処理工程は長く、リードフレームの製造工程が複雑化してリードフレームの製造コストも高くなる。
しかも、この銅ストライクめっき層とリードフレームとの密着性及びその耐熱性を更に向上することが求められている。
そこで、本発明の課題は、熱処理を施した銅合金から成る基材に銅ストライクめっきを施す際に、その前処理工程を可及的に短縮でき、基材との密着性及びその耐熱性についても、充分に満足し得る銅ストライクめっき層を形成できるリードフレームのめっき方法、およびその銅ストライクめっき層を有するリードフレームを提供することにある。
ところで、プレス加工等の加工によって得られたリードフレームには、通常、その加工歪を除去すべく熱処理が施される。
しかし、かかる熱処理が施された銅合金から成るリードフレームに、直流電流を印加する銅ストライクめっきを施して、リードフレームの表面に薄い銅ストライクめっき層（下地銅めっき層）を形成した後、電解めっきによって所望厚さの電解めっき層を形成すると、銅ストライクめっき層と電解めっき層とから成るめっき層とリードフレームとの密着性及びその耐熱性は乏しい。この現象は、リードフレームを形成する銅合金中にめっき特性に悪影響を与える金属が含有されており、めっき層とリードフレームとの密着性が低下するからである。
かかるめっき層とリードフレームとの密着性及びその耐熱性を向上すべく、銅ストライクめっき層とリードフレームとの密着性が重要であり、めっき前に熱処理を施した銅合金から成るリードフレームの表面に脱脂処理、研磨処理、酸処理及び活性処理を施している。
しかしながら、熱処理を施した銅合金から成るリードフレームに対する銅ストライクめっき前の前処理工程は長く、リードフレームの製造工程が複雑化してリードフレームの製造コストも高くなる。
しかも、この銅ストライクめっき層とリードフレームとの密着性及びその耐熱性を更に向上することが求められている。
そこで、本発明の課題は、熱処理を施した銅合金から成る基材に銅ストライクめっきを施す際に、その前処理工程を可及的に短縮でき、基材との密着性及びその耐熱性についても、充分に満足し得る銅ストライクめっき層を形成できるリードフレームのめっき方法、およびその銅ストライクめっき層を有するリードフレームを提供することにある。
本発明者は、前記課題を解決すべく検討を重ねた結果、熱処理を施した銅合金から成るリードフレームに脱脂処理及び活性処理のみを施した後、パルス電流を印加する銅ストライクめっきを施すことによって、リードフレームとの密着性及びその耐熱性が向上された銅ストライクめっき層を形成できることを知り、本発明に到達した。
すなわち、本願の一発明は、銅合金から成るリードフレームに対して、電解銅めっき液を用いた電解銅めっきによって下地銅めっき層（銅ストライクめっき層）を形成した後、前記下地銅めっき層上に、電解めっきによって金属めっき層を形成するリードフレームのめっき方法であって、前記下地銅めっき層を形成する前記電解銅めっきでは、前記リードフレームの表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を、前記下地銅めっき層のＸ線の回折強度が最大値を示す結晶面が（１１１）面となるように、Ｄｕｔｙ比を調整して前記リードフレームに印加することを特徴とする。
また、本願の他の発明は、銅合金から成る基材と、前記基材の表面に、電解銅めっき液を用いた電解銅めっきによって形成された下地銅めっき層（銅ストライクめっき層）と、前記下地銅めっき層上に、電解めっきによって形成された金属めっき層とを有しており、前記下地銅めっき層のＸ線の回折強度が最大値を示す結晶面が、（１１１）面であることを特徴とするリードフレームである。
すなわち、本願の一発明は、銅合金から成るリードフレームに対して、電解銅めっき液を用いた電解銅めっきによって下地銅めっき層（銅ストライクめっき層）を形成した後、前記下地銅めっき層上に、電解めっきによって金属めっき層を形成するリードフレームのめっき方法であって、前記下地銅めっき層を形成する前記電解銅めっきでは、前記リードフレームの表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を、前記下地銅めっき層のＸ線の回折強度が最大値を示す結晶面が（１１１）面となるように、Ｄｕｔｙ比を調整して前記リードフレームに印加することを特徴とする。
また、本願の他の発明は、銅合金から成る基材と、前記基材の表面に、電解銅めっき液を用いた電解銅めっきによって形成された下地銅めっき層（銅ストライクめっき層）と、前記下地銅めっき層上に、電解めっきによって形成された金属めっき層とを有しており、前記下地銅めっき層のＸ線の回折強度が最大値を示す結晶面が、（１１１）面であることを特徴とするリードフレームである。
かかる本発明において、銅ストライクめっきを施す基材として、熱処理を施した銅合金から成る基材に脱脂処理及び活性処理のみを施した基材を用いることによって、研磨処理等の前処理を省略でき、前処理工程の短縮化を可能にできる。
このパルス電流としては、電流のパルス周期及び基材に電流を印加するＯＮ時間（ｔON）と前記電流をＯＦＦとするＯＦＦ時間（ｔOFF）とのＤｕｔｙ比［ｔON／（ｔON＋ｔOFF）］を、前記表面に形成した銅ストライクめっき層のＸ線の回折強度が最大値となる結晶面が（１１１）面となるように調整したパルス電流を好適に用いることができる。
更に、基材としては、銅から成るマトリックス中に、Ｎｉ、Ｆｅ、Ｓｎ、Ｃｒ、Ｓｉ及びＭｇから成る群から選ばれた一種又は二種以上が配合されて成る銅合金から成る基材を用いることによって、基材のプレス加工性等の機械加工性を向上できる。
尚、銅ストライクめっき層の厚さは、０．０１〜５μｍとすることが好適である。
このパルス電流としては、電流のパルス周期及び基材に電流を印加するＯＮ時間（ｔON）と前記電流をＯＦＦとするＯＦＦ時間（ｔOFF）とのＤｕｔｙ比［ｔON／（ｔON＋ｔOFF）］を、前記表面に形成した銅ストライクめっき層のＸ線の回折強度が最大値となる結晶面が（１１１）面となるように調整したパルス電流を好適に用いることができる。
更に、基材としては、銅から成るマトリックス中に、Ｎｉ、Ｆｅ、Ｓｎ、Ｃｒ、Ｓｉ及びＭｇから成る群から選ばれた一種又は二種以上が配合されて成る銅合金から成る基材を用いることによって、基材のプレス加工性等の機械加工性を向上できる。
尚、銅ストライクめっき層の厚さは、０．０１〜５μｍとすることが好適である。
本願の一発明によれば、熱処理を施した銅合金から成る基材（リードフレーム）に脱脂処理及び活性処理を施した後、基材の表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を、基材に印加して銅ストライクめっきを施すことによって、銅から成る金属結晶が緻密に充填された銅ストライクめっき層を基材表面に形成できる。このことは、以下の様に考えられる。
熱処理が施された銅合金の表面は、銅合金中に添加された添加物が表面に拡散し偏析して不均一な分布状態となっている。このため、従来の様に、直流を基材に印加する銅ストライクめっきでは、基材表面の所定箇所で金属結晶が成長し、大きなサイズの金属結晶から成る銅ストライクめっき層が形成される。この様に、大きなサイズの金属結晶から成る銅ストライクめっき層では、基材との密着性及びその耐熱性が劣るものとなる。
従って、従来の直流を基材に印加する銅ストライクめっきでは、研磨処理等を施し基材表面をめっきに適した表面となるように調整することが必要である。
しかし、基材表面の調整には限界があり、研磨処理等を施した基材に銅ストライクめっきを施しても、形成された銅ストライクめっき層の金属結晶は大きく、緻密構造の銅ストライクめっき層を形成することは至難のことである。
これに対し、本発明の様に、基材の表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を印加する銅ストライクめっきでは、基材に電流が印加された際には、直流を基材に印加する銅ストライクめっきと比較して、瞬時に大きな電圧が基材に加えることができる。このため、基材内に結晶核の発生が優先的に且つ均一に惹起される結果、金属結晶が緻密に充填された銅ストライクめっき層が形成される。
この様に、基材の表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を印加する銅ストライクめっきでは、基材内に結晶核の発生が優先的に且つ均一に惹起されるため、基材表面が不均一状態であっても、金属結晶が緻密に充填され且つ基材との密着性及びその耐熱性が向上された銅ストライクめっき層を形成できる。このため、ストライクめっき前の前処理として研磨処理等を省略可能である。
熱処理が施された銅合金の表面は、銅合金中に添加された添加物が表面に拡散し偏析して不均一な分布状態となっている。このため、従来の様に、直流を基材に印加する銅ストライクめっきでは、基材表面の所定箇所で金属結晶が成長し、大きなサイズの金属結晶から成る銅ストライクめっき層が形成される。この様に、大きなサイズの金属結晶から成る銅ストライクめっき層では、基材との密着性及びその耐熱性が劣るものとなる。
従って、従来の直流を基材に印加する銅ストライクめっきでは、研磨処理等を施し基材表面をめっきに適した表面となるように調整することが必要である。
しかし、基材表面の調整には限界があり、研磨処理等を施した基材に銅ストライクめっきを施しても、形成された銅ストライクめっき層の金属結晶は大きく、緻密構造の銅ストライクめっき層を形成することは至難のことである。
これに対し、本発明の様に、基材の表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を印加する銅ストライクめっきでは、基材に電流が印加された際には、直流を基材に印加する銅ストライクめっきと比較して、瞬時に大きな電圧が基材に加えることができる。このため、基材内に結晶核の発生が優先的に且つ均一に惹起される結果、金属結晶が緻密に充填された銅ストライクめっき層が形成される。
この様に、基材の表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を印加する銅ストライクめっきでは、基材内に結晶核の発生が優先的に且つ均一に惹起されるため、基材表面が不均一状態であっても、金属結晶が緻密に充填され且つ基材との密着性及びその耐熱性が向上された銅ストライクめっき層を形成できる。このため、ストライクめっき前の前処理として研磨処理等を省略可能である。
本発明に用いる基材としては、プレス加工性等の加工性が良好な銅合金から成る基材を用いる。かかる基材としては、Ｃｕ−Ｆｅ系、Ｃｕ−Ｎｉ−Ｓｉ系、Ｃｕ−Ｃｒ系、Ｃｕ−Ｓｎ系の銅合金から成る基材を挙げることができ、特に、銅から成るマトリックス中に、Ｎｉ、Ｆｅ、Ｓｎ、Ｃｒ、Ｓｉ及びＭｇから成る群から選ばれた一種又は二種以上が添加されて成る銅合金から成る基材を好適に用いることができる。
就中、添加剤又はその同伴物としてＭｇ及びＳｉの少なくとも一方を含有する銅合金から成る基材を好適に用いることができる。
就中、添加剤又はその同伴物としてＭｇ及びＳｉの少なくとも一方を含有する銅合金から成る基材を好適に用いることができる。
この様な銅合金から成る基材では、添加剤等と銅とが合金を形成して金属結晶間の結晶粒界に分散して存在している。
かかる銅合金から成る基材には、プレス加工等の加工に因る加工歪が蓄積されている場合には、通常、加工歪を除去すべく熱処理が施される。
この熱処理によって銅合金から成る基材では、図７に示す様に、内部の結晶粒界１００に分散していた合金１０２が表面に拡散・偏析し、研磨処理後にはスマット１０４を形成して表面を不均一面とする。
また、熱処理によって、基材の表面には、変質層１０６が形成され、表面近傍には加工変質層１０８も形成される。特に、基材を形成する銅合金内にＭｇ及びＳｉの少なくとも一方が含有されている場合には、表面に拡散・偏析したＭｇやＳｉは、導電性に乏しい変質層を形成し易い。
かかる変質層１０６は、直流電流による銅ストライクめっきを基材の表面に施す際に、基材の表面に形成されたスマット１０４及び有機汚れ１１０と共に障害となる。
このため、従来では、スマット１０４、変質層１０６及びの有機汚れ１１０をストライクめっき前に除去することが必要である。かかる除去手段としては、基材表面に研磨処理を施した後、脱脂処理及び電解活性処理を施す。かかる一連の処理を施しても、基材の表面にはスマット１０４が残存しているため、酸処理によってスマット１０４を除去する。
この点、本発明では、熱処理を施した銅合金から成る基材の表面に脱脂処理及び活性処理のみを施した後、パルス電流による銅ストライクめっきによって、基材の表面に金属結晶が緻密に充填された銅ストライクめっき層を形成できる。この銅ストライクめっき層は、基材との密着性及びその耐熱性が良好である。
ここで、基材に施す熱処理としては、加工歪を除去するための公知の熱処理条件を採用でき、基材に施す脱脂処理及び活性処理は、公知の処理剤及び処理条件で施すことができる。
かかる銅合金から成る基材には、プレス加工等の加工に因る加工歪が蓄積されている場合には、通常、加工歪を除去すべく熱処理が施される。
この熱処理によって銅合金から成る基材では、図７に示す様に、内部の結晶粒界１００に分散していた合金１０２が表面に拡散・偏析し、研磨処理後にはスマット１０４を形成して表面を不均一面とする。
また、熱処理によって、基材の表面には、変質層１０６が形成され、表面近傍には加工変質層１０８も形成される。特に、基材を形成する銅合金内にＭｇ及びＳｉの少なくとも一方が含有されている場合には、表面に拡散・偏析したＭｇやＳｉは、導電性に乏しい変質層を形成し易い。
かかる変質層１０６は、直流電流による銅ストライクめっきを基材の表面に施す際に、基材の表面に形成されたスマット１０４及び有機汚れ１１０と共に障害となる。
このため、従来では、スマット１０４、変質層１０６及びの有機汚れ１１０をストライクめっき前に除去することが必要である。かかる除去手段としては、基材表面に研磨処理を施した後、脱脂処理及び電解活性処理を施す。かかる一連の処理を施しても、基材の表面にはスマット１０４が残存しているため、酸処理によってスマット１０４を除去する。
この点、本発明では、熱処理を施した銅合金から成る基材の表面に脱脂処理及び活性処理のみを施した後、パルス電流による銅ストライクめっきによって、基材の表面に金属結晶が緻密に充填された銅ストライクめっき層を形成できる。この銅ストライクめっき層は、基材との密着性及びその耐熱性が良好である。
ここで、基材に施す熱処理としては、加工歪を除去するための公知の熱処理条件を採用でき、基材に施す脱脂処理及び活性処理は、公知の処理剤及び処理条件で施すことができる。
かかるパルス電流による銅ストライクめっきは、図１に示す電解めっき装置によって施すことができる。図１に示す電解めっき装置では、めっき槽３０内の銅めっき浴３２には、陽極ＣＥ及び基材ＷＥに接続された陰極ＷＥ1,ＷＥ2及び参照電極ＲＥが挿入されている。陰極ＷＥ2は、陰極ＷＥ1と同様に、基材ＷＥに接続されている。かかる陽極ＣＥ、陰極ＷＥ1,ＷＥ2及び参照電極ＲＥは、電圧源３４に接続されており、電圧源３４から電圧が供給される。
この電圧源３４からは、電源制御用コンピュータ３６によって制御されるプログラマブル電源３７から発せられる制御信号に基づいて所定の電圧を陽極ＣＥ及び陰極ＷＥ1に供給する。かかる電圧は、参照電極ＲＥと陰極ＷＥ2との間の電位差に基づいて制御される。
また、陽極ＣＥと陰極ＷＥ1との間に流れた電流は、デジタルマルチメータ３８にモニタされ、モニタされた電流値は電源制御用コンピュータ３６にフィードバックされる。かかる電流値は、陰極ＷＥ1に接続された基材ＷＥの表面に形成された銅ストライクめっき皮膜の厚さに略比例するため、電源制御用コンピュータ３６は、デジタルマルチメータ３８にモニタされた電流値に基づいてプログラマブル電源３７を制御する。
尚、銅めっき浴３２としては、市販されている銅ストライクめっき用のめっき液を用いることができる。
この電圧源３４からは、電源制御用コンピュータ３６によって制御されるプログラマブル電源３７から発せられる制御信号に基づいて所定の電圧を陽極ＣＥ及び陰極ＷＥ1に供給する。かかる電圧は、参照電極ＲＥと陰極ＷＥ2との間の電位差に基づいて制御される。
また、陽極ＣＥと陰極ＷＥ1との間に流れた電流は、デジタルマルチメータ３８にモニタされ、モニタされた電流値は電源制御用コンピュータ３６にフィードバックされる。かかる電流値は、陰極ＷＥ1に接続された基材ＷＥの表面に形成された銅ストライクめっき皮膜の厚さに略比例するため、電源制御用コンピュータ３６は、デジタルマルチメータ３８にモニタされた電流値に基づいてプログラマブル電源３７を制御する。
尚、銅めっき浴３２としては、市販されている銅ストライクめっき用のめっき液を用いることができる。
基材ＷＥに加えられるパルス電流は、基材ＷＥの表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流であり、図２（ａ）（ｂ）に示すものである。図２（ａ）に示すパルス電流は、基材ＷＥに一定電流を印加しつつ、パルス的に所定電流を重畳するパルス電流である。また、図２（ｂ）に示すパルス電流は、基材ＷＥにパルス的に所定電流を印加した後、印加する電流をゼロとするパルス電流である。
かかるパルス電流は、基材ＷＥの表面に形成した銅ストライクめっき層のＸ線の回折強度が最大値を示す結晶面が、銅から成る金属結晶を最密充填した銅層のＸ線の回折強度が最大値となる結晶面である（１１１）面となるように調整する。
具体的には、電流のパルス周期及び基材ＷＥに電流を印加するＯＮ時間（ｔON）と電流をＯＦＦとするＯＦＦ時間（ｔOFF）とのＤｕｔｙ比［ｔON／（ｔON＋ｔOFF）］によって調整することが好ましい。特に、パルス電流を、パルス周期が１０〜１０００Ｈｚで且つＤｕｔｙ比が０．２〜０．５の範囲で調整することが好ましい。
かかるパルス電流による銅ストライクめっき層の厚さは、０．０１〜５μｍ程度とすることが好ましい。
また、パルス電流の電流密度は、銅析出の電流効率が３０％程度となるように調整することが好ましい。
かかるパルス電流は、基材ＷＥの表面に形成した銅ストライクめっき層のＸ線の回折強度が最大値を示す結晶面が、銅から成る金属結晶を最密充填した銅層のＸ線の回折強度が最大値となる結晶面である（１１１）面となるように調整する。
具体的には、電流のパルス周期及び基材ＷＥに電流を印加するＯＮ時間（ｔON）と電流をＯＦＦとするＯＦＦ時間（ｔOFF）とのＤｕｔｙ比［ｔON／（ｔON＋ｔOFF）］によって調整することが好ましい。特に、パルス電流を、パルス周期が１０〜１０００Ｈｚで且つＤｕｔｙ比が０．２〜０．５の範囲で調整することが好ましい。
かかるパルス電流による銅ストライクめっき層の厚さは、０．０１〜５μｍ程度とすることが好ましい。
また、パルス電流の電流密度は、銅析出の電流効率が３０％程度となるように調整することが好ましい。
この様にして基材ＷＥの表面に形成した銅ストライクめっき層は、銅から成る金属結晶が緻密に充填されている共に、基材ＷＥとの密着特性の耐熱性も良好である。
従来、銅合金、特にＭｇ及びＳｉの少なくとも一方を含有する銅合金から成る基材ＷＥでは、加工歪等の除去のために熱処理を施したとき、ＭｇやＳｉが基材ＷＥの表面に拡散・偏析して導電性の乏しい変質層を形成し易い。このため、従来、熱処理を施した銅合金から成る基材ＷＥには、その表面に形成される導電性の乏しい変質層を除去する研磨処理等の前処理を施した後でなければ、銅ストライクめっきを施すことができなかった。
この点、本願の一発明によれば、熱処理を施した銅合金から成る基材ＷＥには、銅ストライクめっき前の前処理として脱脂処理及び活性処理のみを施すことで足り、従来の前処理工程に比較して、その工程を充分に短縮できる。
基材ＷＥの表面上に形成した銅ストライクめっき層上には、電解めっきによって銅めっき層や銀めっき層等の任意の金属めっき層を形成できる。形成した金属めっき層は、めっき金属の異常析出もなく均斉であり且つ耐熱性も良好である。
この基材ＷＥとしては、リードフレーム等の電子部品用基材を好適に用いることができ、電子部品のアセンブリ性を向上できる。
ところで、パルス電流としては、基材ＷＥの表面に銅金属が析出する極側の電流と、基材ＷＥの表面に析出した銅金属が溶出する極側の電流とを基材ＷＥに交互に印加する、いわゆる逆電流パルス電流も考えられるが、逆電流パルス電流を基材ＷＥに印加すると、基材ＷＥを形成する成分等が銅めっき浴３２中に溶出して銅ストライクめっきに悪影響を与えるおそれがある。
従来、銅合金、特にＭｇ及びＳｉの少なくとも一方を含有する銅合金から成る基材ＷＥでは、加工歪等の除去のために熱処理を施したとき、ＭｇやＳｉが基材ＷＥの表面に拡散・偏析して導電性の乏しい変質層を形成し易い。このため、従来、熱処理を施した銅合金から成る基材ＷＥには、その表面に形成される導電性の乏しい変質層を除去する研磨処理等の前処理を施した後でなければ、銅ストライクめっきを施すことができなかった。
この点、本願の一発明によれば、熱処理を施した銅合金から成る基材ＷＥには、銅ストライクめっき前の前処理として脱脂処理及び活性処理のみを施すことで足り、従来の前処理工程に比較して、その工程を充分に短縮できる。
基材ＷＥの表面上に形成した銅ストライクめっき層上には、電解めっきによって銅めっき層や銀めっき層等の任意の金属めっき層を形成できる。形成した金属めっき層は、めっき金属の異常析出もなく均斉であり且つ耐熱性も良好である。
この基材ＷＥとしては、リードフレーム等の電子部品用基材を好適に用いることができ、電子部品のアセンブリ性を向上できる。
ところで、パルス電流としては、基材ＷＥの表面に銅金属が析出する極側の電流と、基材ＷＥの表面に析出した銅金属が溶出する極側の電流とを基材ＷＥに交互に印加する、いわゆる逆電流パルス電流も考えられるが、逆電流パルス電流を基材ＷＥに印加すると、基材ＷＥを形成する成分等が銅めっき浴３２中に溶出して銅ストライクめっきに悪影響を与えるおそれがある。
以上の説明では、熱処理を施した銅合金から成る基材ＷＥに脱脂処理及び活性処理のみを施した後に、パルス電流を基材ＷＥに印加して銅ストライクめっきを施しているが、基材ＷＥに研磨処理、脱脂処理、酸処理及び活性処理を施した後に、パルス電流を基材ＷＥに印加して銅ストライクめっきを施してもよい。
基材として、Ｍｇを０．１５wt％含有するＣｕ−Ｎｉ−Ｓｉ系（コルソン系）の銅合金から成る帯状体にプレス加工を施してリードフレームを得た後、リードフレームの加工歪を除去すべく熱処理を施した。このリードフレームには、アルカリ脱脂処理及び電解活性処理のみを施した。
次いで、図１に示す電解銅めっき装置を用い、電解銅めっき液が貯留されているめっき槽３０内に、基材ＷＥとして上記リードフレームを挿入し、パルス電流を印加してリードフレームの表面に銅ストライクめっきを施した。
この際の銅ストライクめっきでは、パルス電流のパルス周期を１００Ｈｚとすると共に、平均電流密度(Ｃ.Ｄ.)を７Ａ／ｄｍ2とし、Ｄｕｔｙ比を０．２〜１．０に変更して厚さ０．５μｍの銅ストライクめっき層を形成した。形成された銅ストライクめっき層の外観を下記表１に示す。
更に、リードフレーム上に形成した厚さ０．５μｍの銅ストライクめっき層上に、市販されている電解銀めっき液を用いた電解銀めっきによって厚さ５μｍの銀めっき層を形成した。この銀めっき層の外観及びＡｇ異常析出を示すノジュール（表面のザラツキ）、段差及び光沢ムラの発生程度を肉眼観察した結果を表１に併せて示す。表１において、「○；良好、△；若干の異常析出が認められる、×；異常析出が認められる」を各々表す。
表１から明らかな様に、Ｄｕｔｙ比が０．５以下の水準では、熱処理が施されたリードフレームに研磨を施さなくても良好な銅ストライクめっき層を形成でき、その上に良好な銀めっき層を形成できる。
尚、Ｄｕｔｙ比が０．５を越える水準では、焼けめっきとなる傾向あるが、実用に供し得るものである。
次いで、図１に示す電解銅めっき装置を用い、電解銅めっき液が貯留されているめっき槽３０内に、基材ＷＥとして上記リードフレームを挿入し、パルス電流を印加してリードフレームの表面に銅ストライクめっきを施した。
この際の銅ストライクめっきでは、パルス電流のパルス周期を１００Ｈｚとすると共に、平均電流密度(Ｃ.Ｄ.)を７Ａ／ｄｍ2とし、Ｄｕｔｙ比を０．２〜１．０に変更して厚さ０．５μｍの銅ストライクめっき層を形成した。形成された銅ストライクめっき層の外観を下記表１に示す。
更に、リードフレーム上に形成した厚さ０．５μｍの銅ストライクめっき層上に、市販されている電解銀めっき液を用いた電解銀めっきによって厚さ５μｍの銀めっき層を形成した。この銀めっき層の外観及びＡｇ異常析出を示すノジュール（表面のザラツキ）、段差及び光沢ムラの発生程度を肉眼観察した結果を表１に併せて示す。表１において、「○；良好、△；若干の異常析出が認められる、×；異常析出が認められる」を各々表す。
尚、Ｄｕｔｙ比が０．５を越える水準では、焼けめっきとなる傾向あるが、実用に供し得るものである。
実施例１において、Ｄｕｔｙ比を０．４に保持しつつパルス周期を、下記表２に示すように変更した他は実施例１と同様に銅ストライクめっきと電解銀めっきとを施した。この銅ストライクめっき層の外観と、銀めっき層の外観及びＡｇ異常析出を示すノジュール（表面のザラツキ）、段差及び光沢ムラの発生程度とについて肉眼観察した結果を表２に併せて示す。表２において、「○；良好、△；若干の異常析出が認められる、×；異常析出が認められる」を各々表す。
表２から明らかな様に、パルス周期を１〜１０００Ｈｚに変更しても、熱処理が施されたリードフレームに研磨を施さなくても良好な銅ストライクめっき層を形成でき、銅ストライクめっき層上に良好な銀めっき層を形成できる。
実施例１において、リードフレームに印加するパルス電流に代えて直流電流を採用した他は実施例１と同様にして、リードフレームに銅ストライクめっきと電解銀めっきとを施した。
形成された銅ストライクめっき層は、その外観が赤色無光沢を呈するものであり、焼けめっきの範疇に入るものである。また、形成された銀めっき層は、半光沢を呈し且つ光沢ムラは見受けられないものの、Ａｇ異常析出を示すノジュール（表面のザラツキ）及び段差が認められるものであった。
形成された銅ストライクめっき層は、その外観が赤色無光沢を呈するものであり、焼けめっきの範疇に入るものである。また、形成された銀めっき層は、半光沢を呈し且つ光沢ムラは見受けられないものの、Ａｇ異常析出を示すノジュール（表面のザラツキ）及び段差が認められるものであった。
実施例１において、リードフレームに印加するパルス電流のパルス周期を１００Ｈｚとすると共に、平均電流密度(Ｃ.Ｄ.)を７Ａ／ｄｍ2とし、且つＤｕｔｙ比を０．４とする銅ストライクめっきを施して厚さ０．１μｍの銅ストライクめっき層を形成し、この銅ストライクめっき層上に電解銀めっきによって厚さ３〜５μｍの銀めっき層を形成した他は実施例１と同様にしてリードフレームにめっきを施した。
次いで、めっきを施したリードフレームを下記表３に示す加熱条件で銅の酸化膜を形成した後、リードフレームに張りつけた粘着テープを引き剥がしてめっき層が剥離するか否かのテープ剥離試験を施して、銅ストライクめっきの酸化膜密着性を評価した。評価結果を表３に併記する。
表３から明らかな様に、加熱条件が３２０℃×１０分までは銅酸化膜の剥離は認められなかったが、加熱条件が３４０℃×１０分では銅酸化膜の剥離が認められた。
しかし、厚さを０．３μｍとした銅ストライクめっき層上に電解銀めっきによって厚さ３〜５μｍの銀めっき層を形成することによって、加熱条件が３４０℃×10分で銅酸化膜を形成した後のテープ剥離試験では銅酸化膜の剥離は認められなかった。
実施例３の水準では、リードフレームに形成した銅ストライクめっき層の表面に酸化膜が形成されても、リードフレームとの密着性を低下させるものでないことを示している。
尚、かかるテープ剥離試験において、銅ストライクめっき層の表面に形成した銅酸化膜との密着性が良好なリードフレームでは、モールド樹脂及び半導体素子との密着性も良好であることは経験的に判明している。
次いで、めっきを施したリードフレームを下記表３に示す加熱条件で銅の酸化膜を形成した後、リードフレームに張りつけた粘着テープを引き剥がしてめっき層が剥離するか否かのテープ剥離試験を施して、銅ストライクめっきの酸化膜密着性を評価した。評価結果を表３に併記する。
しかし、厚さを０．３μｍとした銅ストライクめっき層上に電解銀めっきによって厚さ３〜５μｍの銀めっき層を形成することによって、加熱条件が３４０℃×10分で銅酸化膜を形成した後のテープ剥離試験では銅酸化膜の剥離は認められなかった。
実施例３の水準では、リードフレームに形成した銅ストライクめっき層の表面に酸化膜が形成されても、リードフレームとの密着性を低下させるものでないことを示している。
尚、かかるテープ剥離試験において、銅ストライクめっき層の表面に形成した銅酸化膜との密着性が良好なリードフレームでは、モールド樹脂及び半導体素子との密着性も良好であることは経験的に判明している。
基材として、Ｍｇを０．１５wt％含有するＣｕ−Ｎｉ−Ｓｉ系（コルソン系）の銅合金から成る帯状体にプレス加工を施してリードフレームを得た後、リードフレームの加工歪を除去すべく熱処理を施した。この加工歪を除去すべく熱処理を施したリードフレームには、アルカリ脱脂処理、研磨処理、酸洗処理、化学研磨処理及び電解活性処理を施した。
次いで、図１に示す電解銅めっき装置を用い、電解銅めっき液が貯留されているめっき槽３０内に、基材ＷＥとしてのアルカリ脱脂処理、研磨処理、酸洗処理、化学研磨処理及び電解活性処理を施したリードフレームを挿入し、このリードフレームに電流密度(Ｃ.Ｄ.)を７Ａ／ｄｍ2とする直流電流を印加してリードフレームの表面に０．１μｍの銅ストライクめっきを施した。
更に、リードフレーム上に形成した厚さ０．１μｍの銅ストライクめっき層上に、市販されている電解銀めっき液を用いた電解銀めっきによって厚さ３〜５μｍの銀めっき層を形成した。
次いで、めっきを施したリードフレームについて、実施例３と同様に、テープ剥離試験を施して、銅ストライクめっき層の銅酸化膜の密着性を評価した。評価結果を表４に併記する。
表４から明らかな様に、加熱条件が３２０℃×１０分でも銅酸化膜の剥離が認められたため、加熱条件が３４０℃×１０分でのテープ剥離試験は中止した。
この場合、厚さを０．３μｍとした銅ストライクめっき層上に電解銀めっきによって厚さ３〜５μｍの銀めっき層を形成しても、依然として、加熱条件が２８０℃×10分で銅酸化膜を形成した後のテープ剥離試験では銅酸化膜の剥離が認められた。
比較例２の水準では、リードフレームに形成した銅ストライクめっき層の表面に形成された銅酸化膜は、リードフレームとの密着性を低下させるものあることを示している。
尚、かかるテープ剥離試験において、銅ストライクめっき層の表面に形成した銅酸化膜との密着性が劣るリードフレームでは、モールド樹脂及び半導体素子との密着性も劣ることは経験的に判明している。
次いで、図１に示す電解銅めっき装置を用い、電解銅めっき液が貯留されているめっき槽３０内に、基材ＷＥとしてのアルカリ脱脂処理、研磨処理、酸洗処理、化学研磨処理及び電解活性処理を施したリードフレームを挿入し、このリードフレームに電流密度(Ｃ.Ｄ.)を７Ａ／ｄｍ2とする直流電流を印加してリードフレームの表面に０．１μｍの銅ストライクめっきを施した。
更に、リードフレーム上に形成した厚さ０．１μｍの銅ストライクめっき層上に、市販されている電解銀めっき液を用いた電解銀めっきによって厚さ３〜５μｍの銀めっき層を形成した。
次いで、めっきを施したリードフレームについて、実施例３と同様に、テープ剥離試験を施して、銅ストライクめっき層の銅酸化膜の密着性を評価した。評価結果を表４に併記する。
この場合、厚さを０．３μｍとした銅ストライクめっき層上に電解銀めっきによって厚さ３〜５μｍの銀めっき層を形成しても、依然として、加熱条件が２８０℃×10分で銅酸化膜を形成した後のテープ剥離試験では銅酸化膜の剥離が認められた。
比較例２の水準では、リードフレームに形成した銅ストライクめっき層の表面に形成された銅酸化膜は、リードフレームとの密着性を低下させるものあることを示している。
尚、かかるテープ剥離試験において、銅ストライクめっき層の表面に形成した銅酸化膜との密着性が劣るリードフレームでは、モールド樹脂及び半導体素子との密着性も劣ることは経験的に判明している。
（１）基材として、Ｍｇを０．１５wt％含有するＣｕ−Ｎｉ−Ｓｉ系（コルソン系）の銅合金から成る帯状体にプレス加工を施してリードフレームを得た後、リードフレームの加工歪を除去すべく熱処理を施した。このリードフレームには、アルカリ脱脂処理及び電解活性処理のみを施した。
次いで、図１に示す電解銅めっき装置を用い、脱脂処理及び電解活性処理のみを施したリードフレームを基材ＷＥとして挿入し、このリードフレームにパルス周期が１００Ｈｚで且つ平均電流密度(Ｃ.Ｄ.)が７Ａ／ｄｍ2のパルス電流を印加してリードフレームの表面に５μｍの銅ストライクめっきを施した。この際のＤｕｔｙ比は０．４であった。
この銅ストライクめっき層のＸ線の回折パターンを図３のパターンＡとして示し、この銅ストライクめっき層の断面の電子顕微鏡写真を図４（ｃ）に示す。
（２）上記（１）で用いたリードフレームに研磨処理、脱脂処理及び電解活性処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図３のパターンＢとして示し、この銅ストライクめっき層の断面の電子顕微鏡写真を図４（ｂ）に示す。
（３）上記（１）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図３のパターンＣとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図４（ａ）に示す。
尚、図４（ａ）〜（ｃ）に示す電子顕微鏡写真において、縦筋状部分が銅ストライクめっき層１０であり、銅ストライクめっき層１０の下方の横筋状部分がリードフレームの表層部１２である。
次いで、図１に示す電解銅めっき装置を用い、脱脂処理及び電解活性処理のみを施したリードフレームを基材ＷＥとして挿入し、このリードフレームにパルス周期が１００Ｈｚで且つ平均電流密度(Ｃ.Ｄ.)が７Ａ／ｄｍ2のパルス電流を印加してリードフレームの表面に５μｍの銅ストライクめっきを施した。この際のＤｕｔｙ比は０．４であった。
この銅ストライクめっき層のＸ線の回折パターンを図３のパターンＡとして示し、この銅ストライクめっき層の断面の電子顕微鏡写真を図４（ｃ）に示す。
（２）上記（１）で用いたリードフレームに研磨処理、脱脂処理及び電解活性処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図３のパターンＢとして示し、この銅ストライクめっき層の断面の電子顕微鏡写真を図４（ｂ）に示す。
（３）上記（１）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図３のパターンＣとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図４（ａ）に示す。
尚、図４（ａ）〜（ｃ）に示す電子顕微鏡写真において、縦筋状部分が銅ストライクめっき層１０であり、銅ストライクめっき層１０の下方の横筋状部分がリードフレームの表層部１２である。
本実施例の銅ストライクめっき層は、いずれも半光沢を呈する外観であり、図３に示すＸ線の回折パターンから明らかな様に、本実施例の銅ストライクめっき層は、その回折強度が最大値を示す結晶面がいずれも（１１１）面である。この結晶面は、銅から成る金属結晶を最密充填した銅層のＸ線の回折強度が最大値となる結晶面である。従って、本実施例の銅ストライクめっき層は、銅の金属結晶が緻密に充填されたものである。
更に、本実施例の銅ストライクめっき層は、その断面についての図４に示す電子顕微鏡写真から明らかな様に、いずれも銅から成る小さな金属結晶が緻密に充填されており、且つ銅ストライクめっき層の上面が平滑面である。
更に、本実施例の銅ストライクめっき層は、その断面についての図４に示す電子顕微鏡写真から明らかな様に、いずれも銅から成る小さな金属結晶が緻密に充填されており、且つ銅ストライクめっき層の上面が平滑面である。
（１）実施例４（１）において、平均電流密度(Ｃ.Ｄ.)が７Ａ／ｄｍ2の直流電流を印加してリードフレームの表面に５μｍの銅ストライクめっきを施した他は実施例４（１）と同様にして銅ストライクめっき層を形成した。
この銅ストライクめっき層のＸ線の回折パターンを図５のパターンＸとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図６（ｃ）に示す。
（２）上記（１）で用いたリードフレームに研磨処理、脱脂処理及び電解活性処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図５のパターンＹとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図６（ｂ）に示す。
（３）上記（１）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図５のパターンＺとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図６（ａ）に示す。
尚、図６（ａ）〜（ｃ）示す電子顕微鏡写真において、縦筋状部分が銅ストライクめっき層１００であり、銅ストライクめっき層１０の下方の横筋状部分がリードフレームの表層部１０２である。
この銅ストライクめっき層のＸ線の回折パターンを図５のパターンＸとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図６（ｃ）に示す。
（２）上記（１）で用いたリードフレームに研磨処理、脱脂処理及び電解活性処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図５のパターンＹとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図６（ｂ）に示す。
（３）上記（１）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処理を施した後、上記（１）と同様にして銅ストライクめっきを施した。
この銅ストライクめっき層のＸ線の回折パターンを図５のパターンＺとして示し、この銅ストライクめっき層の断面についての電子顕微鏡写真を図６（ａ）に示す。
尚、図６（ａ）〜（ｃ）示す電子顕微鏡写真において、縦筋状部分が銅ストライクめっき層１００であり、銅ストライクめっき層１０の下方の横筋状部分がリードフレームの表層部１０２である。
本比較例の銅ストライクめっき層は、いずれも赤色無光沢を呈する外観であり、図５に示すＸ線の回折パターンから明らかな様に、本比較例の銅ストライクめっき層は、その（１１１）面の回折強度が、いずれも（２２０）面の回折強度に比較して弱いものである。
更に、本比較例の銅ストライクめっき層は、その断面についての図６に示す電子顕微鏡写真から明らかな様に、いずれも銅から成る大きな金属結晶が形成されており、且つ銅ストライクめっき層の上面も凹凸面である。
更に、本比較例の銅ストライクめっき層は、その断面についての図６に示す電子顕微鏡写真から明らかな様に、いずれも銅から成る大きな金属結晶が形成されており、且つ銅ストライクめっき層の上面も凹凸面である。
（１）基材として、Ｍｇを０．１５wt％含有するＣｕ−Ｎｉ−Ｓｉ系（コルソン系）の銅合金から成る帯状体にプレス加工を施してリードフレームを得た後、リードフレームの加工歪を除去すべく熱処理を施した。このリードフレームには、アルカリ脱脂処理及び電解活性処理のみを施した。
次いで、図１に示す電解銅めっき装置を用い、脱脂処理及び電解活性処理のみを施したリードフレームを基材ＷＥとして挿入し、このリードフレームにパルス周期が１００Ｈｚで且つ平均電流密度(Ｃ.Ｄ.)が７Ａ／ｄｍ2のパルス電流を印加してリードフレームの表面に０．１μｍの銅ストライクめっきを施した。この際のＤｕｔｙ比は０．４であった。
更に、この銅ストライクめっき層上に、銀ストライクめっきを施した後、電流密度(Ｃ.Ｄ.)を１２０Ａ／ｄｍ2の電解銀めっきによって、厚さ５μｍの銀めっき層を形成した。
（２）上記（１）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処理を施した後、上記（１）と同様にして銅ストライクめっき、銀ストライクめっき及び電解銀めっきを施した。
銅ストライクめっき、銀ストライクめっき及び電解銀めっきを施した上記（１）及び（２）のリードフレームの各々を、４００℃に加熱されているホットプレートに２分間載置して加熱する耐熱試験を施した。この耐熱試験では、直径が１００μｍ以上で且つ下地から発生している「シミ・変色発生数」及びめっき層の「加熱フクレ」の有無を調査し、結果を下記表５の実施例として示す。
次いで、図１に示す電解銅めっき装置を用い、脱脂処理及び電解活性処理のみを施したリードフレームを基材ＷＥとして挿入し、このリードフレームにパルス周期が１００Ｈｚで且つ平均電流密度(Ｃ.Ｄ.)が７Ａ／ｄｍ2のパルス電流を印加してリードフレームの表面に０．１μｍの銅ストライクめっきを施した。この際のＤｕｔｙ比は０．４であった。
更に、この銅ストライクめっき層上に、銀ストライクめっきを施した後、電流密度(Ｃ.Ｄ.)を１２０Ａ／ｄｍ2の電解銀めっきによって、厚さ５μｍの銀めっき層を形成した。
（２）上記（１）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処理を施した後、上記（１）と同様にして銅ストライクめっき、銀ストライクめっき及び電解銀めっきを施した。
銅ストライクめっき、銀ストライクめっき及び電解銀めっきを施した上記（１）及び（２）のリードフレームの各々を、４００℃に加熱されているホットプレートに２分間載置して加熱する耐熱試験を施した。この耐熱試験では、直径が１００μｍ以上で且つ下地から発生している「シミ・変色発生数」及びめっき層の「加熱フクレ」の有無を調査し、結果を下記表５の実施例として示す。
比較例として、先ず、下記の水準のめっきを施したリードフレームを得た。
（Ｉ）実施例５（１）において、電流密度(Ｃ.Ｄ.)が７Ａ／ｄｍ2の直流電流を印加し
てリードフレームの表面に０．１μｍの銅ストライクめっきを施した他は実施例５（１）と同様にして銅ストライクめっき層、銀ストライクめっき層及び銀めっき層を形成した。
（II）上記（Ｉ）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処
理を施した後、上記（Ｉ）と同様にして銅ストライクめっき、銀ストライクめっき及び電
解銀めっきを施した。
銅ストライクめっき、銀ストライクめっき及び電解銀めっきを施した上記(Ｉ)及び（
II）のリードフレームの各々を、４００℃に加熱されているホットプレートに２分間載置
して加熱する耐熱試験を施した。この耐熱試験では、直径が１００μｍ以上で且つ下地から発生している「シミ・変色発生数」及びめっき層の「加熱フクレ」の有無を調査し、結果を下記表５の比較例として併記して示す。
表５の実施例において、「加熱フクレ」が発生した水準では、銅ストライクめっき層の厚さを０．３μｍとすることによって、「加熱フクレ」は発生しなくなった。
一方、表５の比較例において、「加熱フクレ」が発生した水準でも、銅ストライクめっき層の厚さを０．３μｍとしたが、依然として「加熱フクレ」は発生した。
従って、実施例の水準では、比較例の水準よりもめっき皮膜の耐熱性が向上していることが判る。
（Ｉ）実施例５（１）において、電流密度(Ｃ.Ｄ.)が７Ａ／ｄｍ2の直流電流を印加し
てリードフレームの表面に０．１μｍの銅ストライクめっきを施した他は実施例５（１）と同様にして銅ストライクめっき層、銀ストライクめっき層及び銀めっき層を形成した。
（II）上記（Ｉ）で用いたリードフレームに研磨処理、脱脂処理、電解活性処理及び酸処
理を施した後、上記（Ｉ）と同様にして銅ストライクめっき、銀ストライクめっき及び電
解銀めっきを施した。
銅ストライクめっき、銀ストライクめっき及び電解銀めっきを施した上記(Ｉ)及び（
II）のリードフレームの各々を、４００℃に加熱されているホットプレートに２分間載置
して加熱する耐熱試験を施した。この耐熱試験では、直径が１００μｍ以上で且つ下地から発生している「シミ・変色発生数」及びめっき層の「加熱フクレ」の有無を調査し、結果を下記表５の比較例として併記して示す。
一方、表５の比較例において、「加熱フクレ」が発生した水準でも、銅ストライクめっき層の厚さを０．３μｍとしたが、依然として「加熱フクレ」は発生した。
従って、実施例の水準では、比較例の水準よりもめっき皮膜の耐熱性が向上していることが判る。
３０ めっき槽
３２ めっき浴
３４ 電圧源
３６ 電源制御用コンピュータ
３７ プログラマブル電源
３８ デジタルマルチメータ
３２ めっき浴
３４ 電圧源
３６ 電源制御用コンピュータ
３７ プログラマブル電源
３８ デジタルマルチメータ
Claims (5)
- 熱処理を施した銅合金から成るリードフレームに脱脂処理及び電解活性処理を施した後、該リードフレームに対して、電解銅めっき液を用いた電解銅めっきによって下地銅めっき層を形成した後、前記下地銅めっき層上に、電解めっきによって金属めっき層を形成するリードフレームのめっき方法であって、
前記下地銅めっき層を形成する前記電解銅めっきでは、前記リードフレームの表面に銅金属が析出する極側のみに電流がパルス状に出現するパルス電流を、前記下地銅めっき層のＸ線の回折強度が最大値を示す結晶面が（１１１）面となるように、Ｄｕｔｙ比を調整して前記リードフレームに印加することを特徴とするリードフレームのめっき方法。 - 前記パルス電流を、パルス周期が１０〜１０００Ｈｚで且つＤｕｔｙ比が０．２〜０．５の範囲で調整する請求項１記載のリードフレームのめっき方法。
- 前記リードフレームは、銅合金から成る基材にプレス加工が施されたものである請求項１又は請求項２記載のリードフレームのめっき方法。
- 銅から成るマトリックス中に、Ｎｉ、Ｆｅ、Ｓｎ、Ｃｒ、Ｓｉ及びＭｇから成る群から選ばれた一種又は二種以上が配合されて成る銅合金から成る前記リードフレームに対して、前記電解銅めっき及び前記電解めっきを施す請求項１〜３のいずれか一項記載のリードフレームのめっき方法。
- 銅合金から成り、表面が脱脂処理及び電解活性処理が前処理として施された基材と、
前記基材の表面に、電解銅めっき液を用いた電解銅めっきによって形成された下地銅めっき層と、
前記下地銅めっき層上に、電解めっきによって形成された金属めっき層とを有しており、
前記下地銅めっき層のＸ線の回折強度が最大値を示す結晶面が、（１１１）面であることを特徴とするリードフレーム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005163068A JP4856896B2 (ja) | 2005-06-02 | 2005-06-02 | リードフレームのめっき方法およびリードフレーム |
| US11/421,602 US20060275953A1 (en) | 2005-06-02 | 2006-06-01 | Copper strike plating method |
| CNA2006100833468A CN1880514A (zh) | 2005-06-02 | 2006-06-02 | 触击电镀铜方法 |
| KR1020060049863A KR101264830B1 (ko) | 2005-06-02 | 2006-06-02 | 동 스트라이크 도금법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005163068A JP4856896B2 (ja) | 2005-06-02 | 2005-06-02 | リードフレームのめっき方法およびリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006336079A JP2006336079A (ja) | 2006-12-14 |
| JP4856896B2 true JP4856896B2 (ja) | 2012-01-18 |
Family
ID=37494663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005163068A Active JP4856896B2 (ja) | 2005-06-02 | 2005-06-02 | リードフレームのめっき方法およびリードフレーム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060275953A1 (ja) |
| JP (1) | JP4856896B2 (ja) |
| KR (1) | KR101264830B1 (ja) |
| CN (1) | CN1880514A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8702954B2 (en) | 2007-12-21 | 2014-04-22 | Kansai Paint Co., Ltd. | Manufacturing method for surface-treated metallic substrate and surface-treated metallic substrate obtained by said manufacturing method, and metallic substrate treatment method and metallic substrate treated by said method |
| CN102230201B (zh) * | 2011-06-30 | 2013-05-22 | 上海华友金镀微电子有限公司 | 一种太阳能焊带电镀的前处理方法 |
| CN109468670B (zh) * | 2018-11-16 | 2021-03-26 | 中山品高电子材料有限公司 | 引线框架电镀铜层的方法 |
| CN113802155A (zh) * | 2021-10-09 | 2021-12-17 | 南开大学 | 一种高晶面择优取向铜箔的室温电沉积制备方法 |
| EP4340020A1 (en) * | 2022-09-16 | 2024-03-20 | Nexperia B.V. | A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58164797A (ja) * | 1982-03-05 | 1983-09-29 | オリン・コ−ポレ−シヨン | 結合強さを改良する銅の電気化学的処理 |
| IN163446B (ja) * | 1984-04-23 | 1988-09-24 | Steven Julius Karwan | |
| US5459103A (en) * | 1994-04-18 | 1995-10-17 | Texas Instruments Incorporated | Method of forming lead frame with strengthened encapsulation adhesion |
| KR100266726B1 (ko) * | 1995-09-29 | 2000-09-15 | 기타지마 요시토시 | 리드프레임과 이 리드프레임을 갖춘 반도체장치 |
| US6303490B1 (en) * | 2000-02-09 | 2001-10-16 | Macronix International Co., Ltd. | Method for barrier layer in copper manufacture |
| JP2002121699A (ja) * | 2000-05-25 | 2002-04-26 | Nippon Techno Kk | めっき浴の振動流動とパルス状めっき電流との組み合わせを用いた電気めっき方法 |
-
2005
- 2005-06-02 JP JP2005163068A patent/JP4856896B2/ja active Active
-
2006
- 2006-06-01 US US11/421,602 patent/US20060275953A1/en not_active Abandoned
- 2006-06-02 CN CNA2006100833468A patent/CN1880514A/zh active Pending
- 2006-06-02 KR KR1020060049863A patent/KR101264830B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR101264830B1 (ko) | 2013-05-20 |
| CN1880514A (zh) | 2006-12-20 |
| KR20060125613A (ko) | 2006-12-06 |
| JP2006336079A (ja) | 2006-12-14 |
| US20060275953A1 (en) | 2006-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7946022B2 (en) | Copper alloy for electronic machinery and tools and method of producing the same | |
| JP3880877B2 (ja) | めっきを施した銅または銅合金およびその製造方法 | |
| EP2133448A1 (en) | Production method and device of surface roughened copper plate, and surface roughened copper plate | |
| TWI449809B (zh) | Electrical and electronic components for the use of composite materials and electrical and electronic components | |
| WO2007145164A1 (ja) | 粗化処理面を備えた圧延銅又は銅合金箔及び圧延銅又は銅合金箔の粗化方法 | |
| JP4856896B2 (ja) | リードフレームのめっき方法およびリードフレーム | |
| JP2007039804A (ja) | 電子機器用銅合金及びその製造方法 | |
| WO2008066571A2 (en) | Reducing formation of tin whiskers on a tin plating layer | |
| TW201726983A (zh) | 引線框架材及其製造方法 | |
| US11164831B2 (en) | Carrier-foil-attached ultra-thin copper foil | |
| JP2008127618A (ja) | 交流給電による銅箔の表面処理方法 | |
| JPH052940A (ja) | 電気接点材料とその製造方法 | |
| JP4805409B2 (ja) | 電気電子部品用複合材料およびそれを用いた電気電子部品 | |
| CN106414811A (zh) | 电触点材料、电触点材料的制造方法和端子 | |
| JP2013213249A (ja) | Ｓｎめっき材 | |
| JP4611419B2 (ja) | はんだ濡れ性、挿抜性に優れた銅合金すずめっき条 | |
| JP4654895B2 (ja) | 鉛フリーめっき皮膜の形成方法 | |
| JP6134557B2 (ja) | 銅条または銅合金条および、それを備える放熱部品 | |
| JP2004232049A (ja) | Ｃｕめっきチタン銅 | |
| US11917755B2 (en) | Carrier-foil-attached ultra-thin copper foil | |
| JP2010248593A (ja) | 電気・電子部品用銅合金材およびその製造方法 | |
| JP4251319B2 (ja) | 厚銅シート、それを用いたプリント配線板 | |
| JP4552550B2 (ja) | 錫めっき皮膜の製造方法 | |
| JPH02270986A (ja) | 光沢および耐ウィスカー性に優れた錫めっき金属板 | |
| JP7353928B2 (ja) | 電気接点用材料およびその製造方法、コネクタ端子、コネクタならびに電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4856896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |