KR101213333B1 - 단상 계통연계형 인버터의 출력제어장치 및 방법 - Google Patents

단상 계통연계형 인버터의 출력제어장치 및 방법 Download PDF

Info

Publication number
KR101213333B1
KR101213333B1 KR1020110078055A KR20110078055A KR101213333B1 KR 101213333 B1 KR101213333 B1 KR 101213333B1 KR 1020110078055 A KR1020110078055 A KR 1020110078055A KR 20110078055 A KR20110078055 A KR 20110078055A KR 101213333 B1 KR101213333 B1 KR 101213333B1
Authority
KR
South Korea
Prior art keywords
voltage
fundamental wave
component
axis component
output
Prior art date
Application number
KR1020110078055A
Other languages
English (en)
Inventor
이교범
고영종
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020110078055A priority Critical patent/KR101213333B1/ko
Application granted granted Critical
Publication of KR101213333B1 publication Critical patent/KR101213333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

단상 계통연계형 인버터의 출력제어장치 및 방법이 개시된다. 본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어장치는, 직류링크의 양의 버스에 연결된 복수의 제1스위칭 소자 및 음의 버스에 연결된 복수의 스위칭 소자를 포함하며, 제1펄스 폭 변조신호와 제2펄스 폭 변조신호에 따라 복수의 제1스위칭 소자 및 복수의 제2스위칭 소자가 상보적으로 스위칭 동작을 하여, 소정의 직류전압을 교류전압으로 변환하여 계통에 제공하는 인버터; 와 계통전압의 기본파 성분 및 고조파 성분을 분리하여 분리된 기본파 성분을 이용하여 계통전압의 위상을 구하고, 상기 구해진 위상, 상기 계통전압의 고조파 성분 및 계통 지령 전압의 기본파 성분을 이용하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 발생해서 인버터에 인가하는 제어부를 포함한다.

Description

단상 계통연계형 인버터의 출력제어장치 및 방법{APPARATUS AND METHOD OF CONTROLLING OUTPUT OF A SINGLE PHASE GRID CONNECTED INVERTER}
본 발명은 단상 계통연계형 인버터의 출력제어장치 및 방법에 관한 것이다.
단상 계통연계형 전력변환장치를 이용한 PLL(Phase Locked Loop) 알고리즘은 크게 두 가지로 분류된다.
첫째 아날로그 회로를 이용해 영점 교차점(zero crossing point)을 감지하여 위상을 검출하는 방식이다.
그러나, 이 방식은 노이즈에 취약하고 느린 응답 특성을 가지고 있다.
둘째 1차 또는 2차 저역통과필터, 전역통과필터, 메모리 테이블 등을 이용하여 가상 2상 전압을 생성하고 이를 SRF(Synchronous Reference Frame)-PLL이나 Arctangent-PLL의 입력으로 하여 위상을 검출하는 방식이다. 이 가상 2상 전압을 이용한 검출방식은 영점 교차점을 이용한 검출방식에 비하여 노이즈에 강인하고 빠른 동특성을 가진다.
그러나 저차 고조파를 갖는 계통전원에서 검출된 위상에 리플 성분의 오차를 포함하여 시스템 효율과 성능을 감소시키고 출력 전류의 품질개선을 위한 별도의 전류 고조파 제거 기법을 필요로 한다.
전차원 상태관측기를 이용하여 계통전압의 기본파와 고조파를 분리하고 분리된 기본파를 이용하여 계통전압의 위상을 정확히 검출하고 분리된 고조파를 이용하여 인버터에서 출력되는 전류의 전고조파왜율(Total Harmonic Distortion: THD)를 줄이기 위한 단상 계통연계형 인버터의 출력제어장치 및 방법이 제안된다.
본 발명의 일 양상에 따른 단상 계통 연계형 인버터의 출력제어장치는, 직류링크의 양의 버스에 연결된 복수의 제1스위칭 소자 및 음의 버스에 연결된 복수의 스위칭 소자를 포함하며, 제1펄스 폭 변조신호와 제2펄스 폭 변조신호에 따라 복수의 제1스위칭 소자 및 복수의 제2스위칭 소자가 상보적으로 스위칭 동작을 하여, 소정의 직류전압을 교류전압으로 변환하여 계통에 제공하는 인버터; 와 계통전압의 기본파 성분 및 고조파 성분을 분리하여 분리된 기본파 성분을 이용하여 계통전압의 위상을 구하고, 상기 구해진 위상, 상기 계통전압의 고조파 성분 및 계통 지령 전압의 기본파 성분을 이용하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 발생해서 인버터에 인가하는 제어부를 포함한다.
상기 제어부는, 계통 전압 내에 포함된 기본파 성분과 고조파 성분을 이용하여 기본파 성분의 d축성분 값 및 고조파성분의 d축성분 값과 기본파 성분의 q축성분축 값 및 고조파 성분의 q축성분 값을 추정하는 전압 전차원 상태 관측기; 전압 전차원 상태 관측기에서 추정된 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 이용하여 계통전압의 위상을 계산하여 출력하는 동기좌표계 위상동기루프; 계통 전류 내 기본파 성분을 이용하여 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 추정하여 출력하는 전류 전차원 상태 관측기; 전류 전차원 상태 관측기에서 출력된 계통전류의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 동기 좌표계에서의 계통전류의 기본파 성분의 d축성분 값 및 기본파 성분의 q축성분 값으로 변환하는 전류 동기좌표계 변환부; 계통 지령 전류의 기본파 성분의 q축성분 값과 전류 동기좌표계 변환부에서 출력된 계통전류의 기본파 성분의 q축성분 값과의 차를 출력하는 제1감산기; 제1감산기에서 출력된 계통전류의 기본파 성분의 q축성분 값을 비례적분 제어하여 계통 지령 전압의 기본파 성분의 q축성분 값을 출력하는 제1PI 제어기; 계통 지령 전류의 기본파 성분의 d축성분 값과 전류 동기좌표계 변환부에서 출력된 계통전류의 기본파 성분의 d축성분 값의 차를 출력하는 제2감산기; 제2감산기에서 출력된 계통전류의 기본파 성분의 d축성분 값을 비례적분 제어하여 계통 지령 전압의 기본파 성분의 d축성분 값을 출력하는 제2PI 제어기; 제1PI 제어기에서 출력된 계통 지령 전압의 기본파 성분의 q축성분 값과 제2PI제어기에서 출력된 계통 지령 전압의 기본파 성분의 d축성분 값을 각각 정지 좌표계에서 계통 지령 전압의 기본파 성분의 q축성분 값과 기본파 성분의 d축성분 값으로 변환하는 전압 정지좌표계 변환부; 전압 정지좌표계 변환부에서 출력된 계통 지령 전압의 기본파 성분의 d축성분 값과 전압 전차원 상태 관측기에서 추정된 계통 전압의 고조파 성분의 d축성분 값의 합을 출력하는 가산기; 가산기에서 출력된 전압의 위상을 180도 변이 시키는 위상 변이기; 및 가산기에서 출력된 전압과 위상 변이기에서 출력된 전압을 입력받아 각각에 대해서 삼각파 캐리어 신호와 비교하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 출력하는 SPWM를 포함할 수 있다.
상기 동기좌표계 위상동기루프는, 전압 전차원 상태 관측기로부터 입력되는 계통 전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 동기좌표계에서 계통전압의 기본파 성분의 d축성분 값 및 기본파 성분의 q축성분 값으로 변환하는 동기좌표계 변환부; 상기 계통전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 이용하여 계통전압 크기를 계산하는 계통전압 크기 계산부; 계통 지령전압의 기본파 성분의 q축성분 값과 동기좌표계 변환부에서 출력된 계통전압의 동기좌표계에서 기본파 성분의 q축성분 값 간의 차를 출력하는 감산기; 상기 계통전압 크기를 통해 설정된 게인을 이용하여 감산기의 출력 값을 비례 적분 제어하여 계통전압의 각주파수를 출력하는 PI 제어기; PI 제어기에서 출력된 계통전압의 각주파수와 설정된 계통전압의 각주파수를 합산하는 가산기; 및 가산기에서 출력되는 각주파수를 적분하여 계통전압의 위상을 출력하는 적분기를 포함할 수 있다.
상기 동기좌표계 위상동기루프는, 전압 전차원 상태 관측기로부터 입력되는 계통 전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 동기좌표계에서 계통전압의 기본파 성분의 d축성분 값 및 기본파 성분의 q축성분 값으로 변환하는 동기좌표계 변환부; 상기 계통전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 이용하여 계통전압 크기를 계산하는 계통전압 크기 계산부; 동기좌표계 변환부에서 변환된 계통전압의 동기좌표계에서 기본파 성분의 q축성분 값을 저역 통과시키는 저역통과필터; 계통 지령전압의 기본파 성분의 q축성분 값과 상기 저역통과필터의 출력 값 간의 차를 출력하는 감산기; 상기 계통전압 크기를 통해 설정된 게인을 이용하여 감산기의 출력 값을 비례 적분 제어하여 계통전압의 각주파수를 출력하는 PI 제어기; PI 제어기에서 출력된 계통전압의 각주파수와 설정된 계통전압의 각주파수를 합산하는 가산기; 및 가산기에서 출력되는 각주파수를 적분하여 계통전압의 위상을 출력하는 적분기를 포함할 수 있다.
상기 전압 전차원 상태 관측기는, 상기 계통 전압 내에 포함된 기본파 성분을 상기 기본파 성분의 d축성분 값으로 하고 상기 계통 전압 내에 포함된 기본파 성분의 위상을 90도 지연하여 기본파 성분의 q축성분 값으로 추정하고, 상기 계통 전압 내에 포함된 고조파 성분을 고조파 성분의 d축성분 값으로 하고 상기 계통 전압 내에 포함된 고조파 성분의 위상을 90도 지연하여 고조파 성분의 q축성분 값을 추정할 수 있다.
본 발명의 다른 실시예에 따른, 직류링크의 양의 버스에 연결된 복수의 제1스위칭 소자 및 음의 버스에 연결된 복수의 스위칭 소자를 포함하며, 제1펄스 폭 변조신호와 제2펄스 폭 변조신호에 따라 복수의 제1스위칭 소자 및 복수의 제2스위칭 소자가 상보적으로 스위칭 동작을 하여, 소정의 직류전압을 교류전압으로 변환하여 계통에 제공하는 인버터의 출력제어방법은, 계통전압의 기본파 성분 및 고조파 성분을 분리하여 분리된 기본파 성분을 이용하여 계통전압의 위상을 구하는 단계; 와 상기 구해진 계통전압의 위상, 상기 계통전압의 고조파 성분 및 계통 지령 전압의 기본파 성분을 이용하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 발생해서 인버터에 인가하는 단계를 포함한다.
본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어장치 및 방법에 따르면, 전차원 상태관측기를 이용하여 계통전압의 기본파와 고조파를 분리하고 분리된 기본파를 이용하여 계통전압 위상의 정확한 검출하고 분리된 고조파를 이용하여 고조파 성분을 보상하여 인버터에서 전류를 출력함으로써, 단상 계통 연계된 인버터의 출력전류에서 고조파를 제거하여 전력품질이 향상된다.
도 1은 본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어장치의 구성을 나타낸 도면이다.
도 2는 도 1에 도시된 SRF PLL의 상세 구성을 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어장치의 신뢰성을 시뮬레이션하기 위해 구현된 시뮬레이션 시스템이다.
도 4a 및 도 4b는 도 1에 도시된 SRF PLL의 Voltage sag 및 위상 점프 조건들(phase jump conditions)에서 동적 특성을 나타낸 도면이다.
도 5a, 도 5b, 도 5c는 전차원 상태 관측기를 통해 추정된 고조파 성분에 의해 인버터의 출력전류가 보상됨을 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어방법에 대한 흐름도를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 본 발명의 실시예를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어장치의 구성을 나타낸 도면이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 단상 계통 연계형 인버터의 출력제어장치는, 인버터(9)와 제어부를 포함한다.
인버터(9)는 직류링크의 양의 버스에 연결된 복수의 제1스위칭 소자 및 음의 버스에 연결된 복수의 스위칭 소자를 포함하며, 제1펄스 폭 변조신호와 제2펄스 폭 변조신호에 따라 복수의 제1스위칭 소자 및 복수의 제2스위칭 소자가 상보적으로 스위칭 동작을 하여, 소정의 직류전압을 교류전압으로 변환하여 계통(10)으로 출력한다.
제어부는 계통전압의 기본파 성분 및 고조파 성분을 분리하여 분리된 기본파 성분을 이용하여 계통전압의 위상을 구하고, 상기 구해진 계통전압의 위상, 상기 계통전압의 고조파 성분 및 계통 지령 전압의 기본파 성분을 이용하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 발생해서 인버터(9)에 인가한다. 이때 계통 지령 전압은 계통(10)에 공급되는 목표 전압을 나타내며, 후술될 계통 지령 전류는 계통(10)에 공급되는 목표 전류를 나타낸다.
이 제어부는 제1감산기(1), 제2감산기(2), 제1PI 제어기(3), 제2PI 제어기(4), 전압 정지좌표계 변환부(5), 가산기(6), 위상 변이기(7), SPWM(8), 동기좌표계 위상동기루프(Synchronous Reference Frame Phase Locked Loop: SRF PLL)(11), 전압 전차원 상태 관측기(12), 전류 동기좌표계 변환부(13) 및 전류 전차원 상태 관측기(14)를 포함한다.
전압 전차원 상태 관측기(12)는 계통(10) 전압(
Figure 112011060590736-pat00001
) 내에 포함된 기본파 성분(
Figure 112011060590736-pat00002
)과 고조파 성분(
Figure 112011060590736-pat00003
)을 이용하여 기본파 성분의 유효성분축 값(이하 d축성분 값이라 함) 및 고조파 성분의 d축성분 값과 기본파 성분의 무효성분축 값(이하 q축성분 값이라 함) 및 고조파 성분의 q축성분 값을 추정한다.
즉, 계통(10) 전압 내 기본파 성분(
Figure 112011060590736-pat00004
)을 기본파 성분의 d축성분으로 하고 기본파 성분(
Figure 112011060590736-pat00005
)의 위상을 90도 지연(delay)하여 이를 기본파 성분의 q축성분(
Figure 112011060590736-pat00006
)으로 추정한다. 그리고 계통(10) 전압 내 고조파 성분(
Figure 112011060590736-pat00007
)을 고조파 성분의 d축성분으로 하고 고조파 성분(
Figure 112011060590736-pat00008
)의 위상을 90도 지연(delaly)하여 이를 고조파 성분의 q축성분(
Figure 112011060590736-pat00009
)으로 추정한다. 이때, 고조파 성분의 d축성분(
Figure 112011060590736-pat00010
)만을 계통(10) 전류의 전고조파 왜율(Total Harmonic Distortion : THD)를 줄이기 위해 전향보상성분으로 가산기(6)로 출력하고, 고조파 성분의 q축성분(
Figure 112011060590736-pat00011
)의 값은 가산기(6)에 출력하지 않을 수 있다.
SRF PLL(11)은 전압 전차원 상태 관측기(12)로부터 기본파 성분의 d축성분(
Figure 112011060590736-pat00012
)과 기본파 성분의 q축성분(
Figure 112011060590736-pat00013
)을 이용하여 계통전압의 위상(
Figure 112011060590736-pat00014
)을 출력한다. 이에 대해서 도 2의 SRF PLL의 상세 구성을 참조하여 자세히 살펴보기로 한다.
도 2에 도시된 바와 같이 SRF PLL(11)은 동기좌표계 변환부(111), 계통전압 크기 계산부(112), 저역통과필터(113), 감산기(114), PI 제어기(115), 가산기(116) 및 적분기(117)를 포함한다.
동기좌표계 변환부(111)는 전압 전차원 상태 관측기(12)로부터 입력되는 계통(10) 전압의 기본파 성분의 d축성분(
Figure 112011060590736-pat00015
)과 기본파 성분의 q축성분(
Figure 112011060590736-pat00016
)을 아래의 수학식 1을 이용하여 각각을 동기좌표계에서 계통전압의 기본파 성분의 d축성분(
Figure 112011060590736-pat00017
) 및 기본파 성분의 q축성분(
Figure 112011060590736-pat00018
)으로 변환한다.
Figure 112011060590736-pat00019
계통전압 크기 계산부(112)는 동기좌표계 변환부(111)에서 계통전압의 기본파 성분의 d축성분(
Figure 112011060590736-pat00020
)과 기본파 성분의 q축성분(
Figure 112011060590736-pat00021
)을 입력받아 아래의 수학식 2를 이용하여 계통전압 크기(
Figure 112011060590736-pat00022
)를 계산한다.
Figure 112011060590736-pat00023
저역통과필터(113)는 동기좌표계 변환부(111)에서 변환된 계통전압의 동기좌표계에서 기본파 성분의 q축성분(
Figure 112011060590736-pat00024
)을 저역 통과시킨다. 이 저역통과필터(113)는 실제 시스템에 존재하는 센서잡음과 스위칭 잡음을 줄여준다. 본 발명의 다른 실시예로 저역통과필터(113)가 PLL 시스템의 동특성에 영향을 미치기 때문에, 저역통과필터(113) 없이 동기좌표계 변환부(111)에서 변환된 계통전압의 동기좌표계에서 기본파 성분의 q축성분(
Figure 112011060590736-pat00025
)을 바로 감산기(114)로 인가하는 방안을 고려해볼 수 있다.
감산기(114)는 계통 지령 전압의 기본파 성분의 q축성분(
Figure 112011060590736-pat00026
)과 저역통과필터(113)의 출력 전압 값 또는 동기좌표계 변환부(111)에서 출력된 계통전압의 동기좌표계에서 기본파 성분의 q축성분(
Figure 112011060590736-pat00027
) 값 간의 차를 출력한다. 이때, 계통지령전압의 기본파 성분의 q축성분(
Figure 112011060590736-pat00028
)은 "0"으로 할 수 있다. 이는 계통전압을 기본파 성분의 d축(유효성분 축)에 두기 위해서이다. 즉, 적분기(117)의 출력인 계통전압의 위상(
Figure 112011060590736-pat00029
)은 d축 위에 위치하게 된다.
PI 제어기(115)는 계통전압 크기 계산부(112)의 출력 값인 계통전압 크기를 통해 설정된 게인(gain)을 이용하여 감산기(114)의 출력 전압 값을 비례 적분 제어하여 계통전압의 각주파수를 출력한다. 이때, PI 제어기(115)의 전달함수 T(s)는 아래의 수학식 3과 같이 모델링될 수 있다.
Figure 112011060590736-pat00030
이때, KP, KI는 LPF를 고려한 경우 고려하지 않은 경우에 따라 달라질 수 있다. 먼저 LPF를 고려하지 않은 경우,
Figure 112011060590736-pat00031
이고,
Figure 112011060590736-pat00032
은 PLL 시스템의 감쇠비(damping ratio)이다. 일반적으로 감쇠비는 0에서 1 사이의 값을 가지며, 0에 가까울수록 시스템 응답이 불안정하고 큰 오버슈트(overshoot)가 발생하며 1에 가까울수록 시스템응답이 안정되고 오버슈트를 안정시키는 특성이 있다.
Figure 112011060590736-pat00033
은 LPF를 고려하지 않은 경우 PLL 시스템의 대역폭으로, 대역폭이 크면 시스템 응답속도가 빠르고 작으면 시스템 응답속도가 느린 특성이 있다.
한편, LPF를 고려한 경우,
Figure 112011060590736-pat00034
이고
Figure 112011060590736-pat00035
는 LPF를 고려한 경우 LPF의 대역폭이다.
가산기(116)는 PI 제어기(115)에서 출력된 계통전압의 각주파수와 설정된 계통전압의 각주파수(
Figure 112011060590736-pat00036
)를 합산한다.
적분기(116)는 가산기(116)로부터 출력된 각주파수를 적분하여 계통전압의 위상(
Figure 112011060590736-pat00037
)을 출력한다.
다시 도 1에서, 전류 전차원 상태 관측기(14)는 계통(10) 전류(
Figure 112011060590736-pat00038
) 내 기본파 성분을 이용하여 기본파 성분의 d축성분(
Figure 112011060590736-pat00039
)과 기본파 성분의 q축성분(
Figure 112011060590736-pat00040
)을 추정하여 출력한다. 이때, 계통(10) 전류(
Figure 112011060590736-pat00041
)는 기본파 성분만 존재하고 고조파 성분이 존재하지 않는 전류일 수 있다. 이는 가산기(6)를 통해 계통 전류의 고조파 보상이 이루어져 계통 전류에 고조파 성분이 존재하지 않기 때문이다.
전류 동기좌표계 변환부(13)는 전류 전차원 상태 관측기(14)에서 출력된 계통전류의 기본파 성분의 d축성분(
Figure 112011060590736-pat00042
)과 기본파 성분의 q축성분(
Figure 112011060590736-pat00043
)을 수학식 4를 이용하여 각각 동기 좌표계에서의 계통전류의 기본파 성분의 d축성분(
Figure 112011060590736-pat00044
) 및 기본파 성분의 q축성분(
Figure 112011060590736-pat00045
)으로 변환한다.
Figure 112011060590736-pat00046
제1감산기(1)는 계통(10) 지령 전류의 기본파 성분의 q축성분(
Figure 112011060590736-pat00047
)과 전류 동기좌표계 변환부(13)에서 출력된 계통전류의 기본파 성분의 q축성분(
Figure 112011060590736-pat00048
)의 차를 출력한다.
제1PI 제어기(3)는 제1감산기(1)에서 출력된 계통전류의 기본파 성분의 q축성분을 비례적분 제어하여 계통(10) 지령 전압의 기본파 성분의 q축성분(
Figure 112011060590736-pat00049
)을 출력한다.
제2감산기(2)는 계통(10) 지령 전류의 기본파 성분의 d축성분(
Figure 112011060590736-pat00050
)과 전류 동기좌표계 변환부(13)에서 출력된 계통전류의 기본파 성분의 d축성분(
Figure 112011060590736-pat00051
)의 차를 계산하여 출력한다.
제2PI 제어기(4)는 제2감산기(2)에서 출력된 계통전류의 기본파 성분의 d축성분을 비례적분 제어하여 계통(10) 지령 전압의 기본파 성분의 d축성분(
Figure 112011060590736-pat00052
)을 출력한다.
전압 정지좌표계 변환부(5)는 제1PI 제어기(3)에서 출력된 계통(10) 지령 전압의 기본파 성분의 q축성분(
Figure 112011060590736-pat00053
)과 제2PI제어기(4)에서 출력된 계통(10) 지령 전압의 기본파 성분의 q축성분(
Figure 112011060590736-pat00054
)를 수학식 5를 이용하여 각각 정지 좌표계에서 계통(10) 지령 전압의 기본파 성분의 q축성분(
Figure 112011060590736-pat00055
)과 기본파 성분의 d축성분(
Figure 112011060590736-pat00056
)으로 변환하고, 이 중 계통 지령 전압의 기본파 성분의 d축성분(
Figure 112011060590736-pat00057
)만을 출력한다. 이는 전압 전차원상태 관측기를 통해 추정된 가상 q축 성분이 인버터 제어에 사용되지 않기 때문이다.
Figure 112011060590736-pat00058
가산기(6)는 전압 정지좌표계 변환부(5)에서 출력된 계통(10) 지령 전압의 기본파 성분의 d축성분(
Figure 112011060590736-pat00059
)과 전압 전차원 상태 관측기(12)에서 추정된 계통(10) 전압의 고조파 성분의 d축성분(
Figure 112011060590736-pat00060
)의 합을 출력한다. 이를 수행하는 이유는 계통 전류에 존재하는 고조파 성분을 보상해주기 위해서이다. 계통 전류에 고조파가 생기는 원인은 계통 전압에 고조파 성분이 있기 때문이다. 따라서 전압 전차원 상태 관측기(12)에서 추정된 계통(10) 전압의 고조파 성분의 d축성분(
Figure 112011060590736-pat00061
)과 계통(10) 지령 전압의 기본파 성분의 d축성분(
Figure 112011060590736-pat00062
)을 가산기(6)를 통해 더해 줌으로써 계통 전류의 고조파를 보상해줄 수 있다.
위상 변이기(7)는 가산기(6)에서 출력된 전압의 위상을 180도 변이 시킨다.
SPWM(8)은 가산기(6)에서 출력된 전압과 위상 변이기(7)에서 출력된 전압을 입력받아 각각에 대해서 삼각파 캐리어 신호와 비교하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 출력한다.
도 3은 본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어장치의 신뢰성을 시뮬레이션하기 위해 구현된 시뮬레이션 시스템이다.
도 3에 도시된 바와 같이 시뮬레이션 시스템은 단상 인버터(single phase inverter), LCL-필터(filter), 전류센서(current sensor) 및 전압센서들(voltage seonsors)로 구성된다.
도 4a 및 도 4b는 도 1에 도시된 SRF PLL의 Voltage sag 및 위상 점프 조건들(phase jump conditions)에서 동적 특성을 나타낸 도면이다.
0.4초에서 90도 만큼 위상점프가 발생하였고 0.7초에서 50%의 Voltage sag가 발생하였다.
도 4a는 LPF를 사용하지 않은 경우의 동적 특성을 나타내고, 도 4b는 LPF를 사용한 경우의 동적 특성을 나타낸다.
도 4a 및 도 4b를 비교하여 보면, 도 4b는 도 4a에 비하여 오버슈트가 75% 감소되었고 정정시간(settling time)이 대략 64% 정도 감소 되었음을 확인할 수 있다.
도 5a, 도 5b, 도 5c는 전차원 상태 관측기를 통해 추정된 고조파 성분에 의해 인버터의 출력전류가 보상됨을 나타낸 도면이다.
도 5a에는 측정된 계통 전압(the measured voltage), 인버터의 출력 전압(the output voltage), 무효성분(q축성분) 및 유효성분(d축성분) 축 상의 전류들(The currents of the dq-axis) 및 측정된 인버터의 출력전류(The output current)가 예시되어 있다.
도 5a에 예시된 바와 같이 본 발명의 실시예에 따른 단상 계통 연계형 인버터의 출력제어장치에 의해서 보상이 이루어진 후, 인버터의 출력전류에 포함된 리플(ripple)이 줄어들었음을 확인할 수 있다.
나아가 도 5b 및 도 5c는 각각 보상전 및 보상후의 인버터 출력전류에 포함된 기본파 및 고조파 성분을 나타낸 도면이다.
도 5c는 도 5b에 비해서 인버터 출력전류의 THD(Total Harmonic Distortion)가 34.7%에서 8.5%로 감소하였음을 확인할 수 있다.
도 6은 본 발명의 실시예에 따른 단상 계통연계형 인버터의 출력제어방법에 대한 흐름도를 나타낸 도면이다.
도 6에 도시된 바와 같이 단상 계통 연계형 인버터의 출력제어방법은, 직류링크의 양의 버스에 연결된 복수의 제1스위칭 소자 및 음의 버스에 연결된 복수의 스위칭 소자를 포함하며, 제1펄스 폭 변조신호와 제2펄스 폭 변조신호에 따라 복수의 제1스위칭 소자 및 복수의 제2스위칭 소자가 상보적으로 스위칭 동작을 하여, 소정의 직류전압을 교류전압으로 변환하여 계통에 제공하는 인버터의 출력을 제어하는 방법이다.
먼저, 계통전압의 기본파 성분 및 고조파 성분을 분리하여 분리된 기본파 성분을 이용하여 계통전압의 위상을 구한다(S1).
상기 구해진 위상, 상기 계통전압의 고조파 성분 및 계통 지령 전압의 기본파 성분을 이용하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 발생해서 인버터에 인가함으로써 인버터의 출력전류를 제어한다(S2).
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 따라서 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허청구범위에 기재된 내용 및 그와 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.

Claims (6)

  1. 직류링크의 양의 버스에 연결된 복수의 제1스위칭 소자 및 음의 버스에 연결된 복수의 스위칭 소자를 포함하며, 제1펄스 폭 변조신호와 제2펄스 폭 변조신호에 따라 복수의 제1스위칭 소자 및 복수의 제2스위칭 소자가 상보적으로 스위칭 동작을 하여, 소정의 직류전압을 교류전압으로 변환하여 계통에 제공하는 인버터; 와
    계통전압의 기본파 성분 및 고조파 성분을 분리하여 분리된 기본파 성분을 이용하여 계통전압의 위상을 구하고, 상기 구해진 계통전압의 위상, 계통전압의 고조파 성분 및 계통 지령 전압의 기본파 성분을 이용하여 계통전압에서 분리된 고조파 성분의 보상을 통해 제1펄스폭 변조신호와 제2펄스폭 변조신호의 발생을 제어하여 인버터의 출력 전류에서 고조파가 제거되도록 하는 제어부를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 출력제어장치.
  2. 제 1 항에 있어서,
    상기 제어부는,
    계통 전압 내에 포함된 기본파 성분과 고조파 성분을 이용하여 기본파 성분의 d축성분 값 및 고조파성분의 d축성분 값과 기본파 성분의 q축성분 값 및 고조파 성분의 q축성분 값을 추정하는 전압 전차원 상태 관측기;
    전압 전차원 상태 관측기에서 추정된 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 이용하여 계통전압의 위상을 계산하여 출력하는 동기좌표계 위상동기루프;
    계통 전류 내 기본파 성분을 이용하여 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 추정하여 출력하는 전류 전차원 상태 관측기;
    전류 전차원 상태 관측기에서 출력된 계통전류의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 동기 좌표계에서의 계통전류의 기본파 성분의 d축성분 값 및 기본파 성분의 q축성분 값으로 변환하는 전류 동기좌표계 변환부;
    계통 지령 전류의 기본파 성분의 q축성분 값과 전류 동기좌표계 변환부에서 출력된 계통전류의 기본파 성분의 q축성분 값과의 차를 출력하는 제1감산기;
    제1감산기에서 출력된 계통전류의 기본파 성분의 q축성분 값을 비례적분 제어하여 계통 지령 전압의 기본파 성분의 q축성분 값을 출력하는 제1PI 제어기;
    계통 지령 전류의 기본파 성분의 d축성분 값과 전류 동기좌표계 변환부에서 출력된 계통전류의 기본파 성분의 d축성분 값의 차를 출력하는 제2감산기;
    제2감산기에서 출력된 계통전류의 기본파 성분의 d축성분 값을 비례적분 제어하여 계통 지령 전압의 기본파 성분의 d축성분 값을 출력하는 제2PI 제어기;
    제1PI 제어기에서 출력된 계통 지령 전압의 기본파 성분의 q축성분 값과 제2PI제어기에서 출력된 계통 지령 전압의 기본파 성분의 d축성분 값을 각각 정지 좌표계에서 계통 지령 전압의 기본파 성분의 q축성분 값과 기본파 성분의 d축성분 값으로 변환하는 전압 정지좌표계 변환부;
    전압 정지좌표계 변환부에서 출력된 계통 지령 전압의 기본파 성분의 d축성분 값과 전압 전차원 상태 관측기에서 추정된 계통 전압의 고조파 성분의 d축성분 값의 합을 출력하는 가산기;
    가산기에서 출력된 전압의 위상을 180도 변이 시키는 위상 변이기; 및
    가산기에서 출력된 전압과 위상 변이기에서 출력된 전압을 입력받아 각각에 대해서 삼각파 캐리어 신호와 비교하여 제1펄스 폭 변조신호와 제2펄스 폭 변조신호를 출력하는 SPWM를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 출력제어장치.
  3. 제 2 항에 있어서,
    상기 동기좌표계 위상동기루프는,
    전압 전차원 상태 관측기로부터 입력되는 계통 전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 동기좌표계에서 계통전압의 기본파 성분의 d축성분 값 및 기본파 성분의 q축성분 값으로 변환하는 동기좌표계 변환부;
    상기 계통전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 이용하여 계통전압 크기를 계산하는 계통전압 크기 계산부;
    계통 지령전압의 기본파 성분의 q축성분 값과 동기좌표계 변환부에서 출력된 계통전압의 동기좌표계에서 기본파 성분의 q축성분 값 간의 차를 출력하는 감산기;
    상기 계통전압 크기를 통해 설정된 게인을 이용하여 감산기의 출력 값을 비례 적분 제어하여 계통전압의 각주파수를 출력하는 PI 제어기;
    PI 제어기에서 출력된 계통전압의 각주파수와 설정된 계통전압의 각주파수를 합산하는 가산기; 및
    가산기에서 출력되는 각주파수를 적분하여 계통전압의 위상을 출력하는 적분기를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 출력제어장치.
  4. 제 2 항에 있어서,
    상기 동기좌표계 위상동기루프는,
    전압 전차원 상태 관측기로부터 입력되는 계통 전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 동기좌표계에서 계통전압의 기본파 성분의 d축성분 값 및 기본파 성분의 q축성분 값으로 변환하는 동기좌표계 변환부;
    상기 계통전압의 기본파 성분의 d축성분 값과 기본파 성분의 q축성분 값을 이용하여 계통전압 크기를 계산하는 계통전압 크기 계산부;
    동기좌표계 변환부에서 변환된 계통전압의 동기좌표계에서 기본파 성분의 q축성분 값을 저역 통과시키는 저역통과필터;
    계통 지령전압의 기본파 성분의 q축성분 값과 상기 저역통과필터의 출력 값 간의 차를 출력하는 감산기;
    상기 계통전압 크기를 통해 설정된 게인을 이용하여 감산기의 출력 값을 비례 적분 제어하여 계통전압의 각주파수를 출력하는 PI 제어기;
    PI 제어기에서 출력된 계통전압의 각주파수와 설정된 계통전압의 각주파수를 합산하는 가산기; 및
    가산기에서 출력되는 각주파수를 적분하여 계통전압의 위상을 출력하는 적분기를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 출력제어장치.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전압 전차원 상태 관측기는,
    상기 계통 전압 내에 포함된 기본파 성분을 상기 기본파 성분의 d축성분 값으로 하고 상기 계통 전압 내에 포함된 기본파 성분의 위상을 90도 지연하여 기본파 성분의 q축성분 값으로 추정하고, 상기 계통 전압 내에 포함된 고조파 성분을 고조파 성분의 d축성분 값으로 하고 상기 계통 전압 내에 포함된 고조파 성분의 위상을 90도 지연하여 고조파 성분의 q축성분 값을 추정하는 것을 특징으로 하는 단상 계통연계형 인버터의 출력제어장치.
  6. 직류링크의 양의 버스에 연결된 복수의 제1스위칭 소자 및 음의 버스에 연결된 복수의 스위칭 소자를 포함하며, 제1펄스 폭 변조신호와 제2펄스 폭 변조신호에 따라 복수의 제1스위칭 소자 및 복수의 제2스위칭 소자가 상보적으로 스위칭 동작을 하여, 소정의 직류전압을 교류전압으로 변환하여 계통에 제공하는 인버터의 출력제어방법에 있어서,
    계통전압의 기본파 성분 및 고조파 성분을 분리하여 분리된 기본파 성분을 이용하여 계통전압의 위상을 구하는 단계; 와
    상기 구해진 계통전압의 위상, 계통전압의 고조파 성분 및 계통 지령 전압의 기본파 성분을 이용하여 계통전압에서 분리된 고조파 성분의 보상을 통해 제1펄스폭 변조신호와 제2펄스폭 변조신호의 발생을 제어하여 인버터의 출력 전류에서 고조파가 제거되도록 하는 단계를 포함하는 것을 특징으로 하는 단상 계통연계형 인버터의 출력제어방법.
KR1020110078055A 2011-08-05 2011-08-05 단상 계통연계형 인버터의 출력제어장치 및 방법 KR101213333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110078055A KR101213333B1 (ko) 2011-08-05 2011-08-05 단상 계통연계형 인버터의 출력제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110078055A KR101213333B1 (ko) 2011-08-05 2011-08-05 단상 계통연계형 인버터의 출력제어장치 및 방법

Publications (1)

Publication Number Publication Date
KR101213333B1 true KR101213333B1 (ko) 2012-12-18

Family

ID=47907850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110078055A KR101213333B1 (ko) 2011-08-05 2011-08-05 단상 계통연계형 인버터의 출력제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR101213333B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524786B1 (ko) * 2013-12-18 2015-06-01 포스코에너지 주식회사 계통전압 센싱옵셋 보상방법 및 그 장치
KR101567054B1 (ko) 2013-12-18 2015-11-06 포스코에너지 주식회사 계통연계 인버터의 센싱옵셋 보상방법 및 그 장치
CN112103970A (zh) * 2020-08-26 2020-12-18 国网河南省电力公司电力科学研究院 一种并网变流器间谐波振荡抑制方法及装置
CN112688586A (zh) * 2020-12-16 2021-04-20 河南海格经纬信息技术有限公司 Lcl型并网逆变器改进型加权平均电流的控制方法
KR20210045087A (ko) * 2019-10-16 2021-04-26 한국전력공사 계통 연계형 인버터의 제어 장치
KR20210075448A (ko) * 2019-12-13 2021-06-23 아주대학교산학협력단 계통 연계형 인버터를 위한 선택적 고조파 보상 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339538B1 (en) 1998-06-22 2002-01-15 Clayton Kling Philips Handleman Inverter circuit and method of operation
US6429546B1 (en) 1998-11-20 2002-08-06 Georgia Tech Research Corporation Systems and methods for preventing islanding of grid-connected electrical power systems
US6949843B2 (en) 2003-07-11 2005-09-27 Morningstar, Inc. Grid-connected power systems having back-up power sources and methods of providing back-up power in grid-connected power systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6339538B1 (en) 1998-06-22 2002-01-15 Clayton Kling Philips Handleman Inverter circuit and method of operation
US6429546B1 (en) 1998-11-20 2002-08-06 Georgia Tech Research Corporation Systems and methods for preventing islanding of grid-connected electrical power systems
US6949843B2 (en) 2003-07-11 2005-09-27 Morningstar, Inc. Grid-connected power systems having back-up power sources and methods of providing back-up power in grid-connected power systems

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
전력전자학회 논문집(제목: 고성능 DSP 제어기를 사용한 태양광인버터의 하모닉 추츨기법에 대한 연구), 논문발표 2010년 8월*

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101524786B1 (ko) * 2013-12-18 2015-06-01 포스코에너지 주식회사 계통전압 센싱옵셋 보상방법 및 그 장치
KR101567054B1 (ko) 2013-12-18 2015-11-06 포스코에너지 주식회사 계통연계 인버터의 센싱옵셋 보상방법 및 그 장치
KR20210045087A (ko) * 2019-10-16 2021-04-26 한국전력공사 계통 연계형 인버터의 제어 장치
KR102667619B1 (ko) 2019-10-16 2024-05-27 한국전력공사 계통 연계형 인버터의 제어 장치
KR20210075448A (ko) * 2019-12-13 2021-06-23 아주대학교산학협력단 계통 연계형 인버터를 위한 선택적 고조파 보상 장치 및 방법
KR102276105B1 (ko) 2019-12-13 2021-07-12 아주대학교산학협력단 계통 연계형 인버터를 위한 선택적 고조파 보상 장치 및 방법
CN112103970A (zh) * 2020-08-26 2020-12-18 国网河南省电力公司电力科学研究院 一种并网变流器间谐波振荡抑制方法及装置
CN112688586A (zh) * 2020-12-16 2021-04-20 河南海格经纬信息技术有限公司 Lcl型并网逆变器改进型加权平均电流的控制方法

Similar Documents

Publication Publication Date Title
KR101213333B1 (ko) 단상 계통연계형 인버터의 출력제어장치 및 방법
JP5184153B2 (ja) 単相電圧型交直変換装置及び単相電圧型交直変換回路の制御方法
WO2021029313A1 (ja) 系統連系電力変換装置
AU2014255029B2 (en) Control device
EP2930838A2 (en) Power converting apparatus, control device of power converting apparatus, and control method of power converting apparatus
JP5062325B2 (ja) 系統安定化装置
JP2008306805A (ja) 電力変換装置
JP5051127B2 (ja) 電力変換装置およびその制御方法
KR101789403B1 (ko) 단상 계통연계형 인버터의 전원주파수 변동에 따른 위상오차 보상 방법
JP4935617B2 (ja) アクティブフィルタ機能装置
KR102160883B1 (ko) 계통 연계 인버터의 고조파 보상을 위한 전류 제어 장치
CN105743367A (zh) 一种不平衡电网电压下pwm整流器无差拍控制方法
JP2018182811A (ja) 電力変換器及びその制御装置
JP6394401B2 (ja) ５レベル電力変換器および制御方法
KR100944266B1 (ko) 위상각 추정 방법 및 시스템
KR102200554B1 (ko) 계통 전압 위상 검출 장치
Ko et al. A new PLL system using full order observer and PLL system modeling in a single phase grid-connected inverter
KR20130021134A (ko) 인버터의 전류 제어 장치
KR101125111B1 (ko) 피엘엘 제어의 기본파 성분 획득방법 및 그 방법을 이용하는 피엘엘 제어기
JP2016015816A (ja) ５レベル変換器の制御装置
JP2016063576A (ja) 系統連系用電力変換装置の制御装置、及び系統連系用電力変換装置
JP2005003530A (ja) 位相検出器
KR102182594B1 (ko) 동기좌표계 위상동기루프 및 이를 이용한 단상 계통형 인버터의 dc 오프셋 보상 방법과 시스템
JP2019058038A (ja) 電力変換装置および電力変換システム
JP2018019466A (ja) 電力変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171012

Year of fee payment: 6