JP2016015816A - ５レベル変換器の制御装置 - Google Patents

Abstract

【課題】中アームのスイッチング素子が存在する回路構成の５レベル変換器において、中性点電位のアンバランスを小さくする。
【解決手段】５レベル変換器の３相の各相中性点電流推定値の和を算出する手段（１１〜１５）と、前記推定値の和を入力とし、３次高調波を超える帯域を通過させて第１の補償量を演算する手段（２１〜２３）と、５レベル変換器の中性点を挟む２つの直流電圧源の各検出電圧の偏差量（ＶＣ１−ＶＣ２）を入力とし、３次高調波未満の帯域を通過させて第２の補償量を演算する手段（３１〜３３）と、前記２つの補償量の合計補償量に、有効電力の向きを表す符号を積算して電圧オフセット量を演算する手段（４１、４２）と、を備え、前記電圧オフセット量を前記３相各相の補正前の電圧指令値Ｖ_U ^*，Ｖ_V ^*，Ｖ_W ^*に加算した補正後の電圧指令値Ｖ_U２^*，Ｖ_V２^*，Ｖ_W２^*によって、５レベル変換器をＰＷＭ制御する。
【選択図】図２

Description

本発明は、中アームにスイッチング素子が存在する回路構成の５レベル変換器において、中性点電流推定を利用して中性点電位のバランス制御を行う技術に関する。

３レベル電圧を出力することができる３レベル変換器（３レベルインバータ）において、中性点電位のバランスを制御する方法としては、従来、例えば特許文献１、２に記載の制御法が提案されている。

特許文献１は、以下の３パターンにおいて各々中性点に流れる電流を推定し、最適なパターンを選択する制御法である。

（１）電圧指令値を補正しない第１のパターン。

（２）３相電圧指令のうちで最高値となる相の電圧指令が正側の最高値になるようなオフセットを加算する第２のパターン。

（３）３相電圧指令のうちで最低値となる相の電圧指令が負側の最低値になるようなオフセットを加算する第３のパターン。

また特許文献２は、出力電圧指令値と電流指令値から中性点電流を推定し、中性点電位のアンバランスを抑制する方式である。加算すべき零相電圧の符号と大きさを決定する方法として、３相すべての電圧指令値と電流を用いて、ある一定値の零相電圧の変動でどれだけ中性点電流を変化することができるか（特許文献２内では「中性点電流変化量」と呼称）を求めている。

また、上、下アームのスイッチング素子の他に中アームのスイッチング素子を備えた５レベル変換器は例えば図３のように構成されている。

図３において、直流電源の正、負極端Ｐ、Ｎ間には、直流電圧源としてのコンデンサＣ１，Ｃ２が直列に接続されている。前記正極端Ｐには、上アーム側スイッチング素子Ｓ５，Ｓ６が直列に接続され、負極端Ｎには、下アーム側スイッチング素子Ｓ８，Ｓ７が直列に接続されている。尚、前記上アーム側スイッチング素子および下アーム側スイッチング素子は各々２個に限らず、耐圧に応じて各々１個又は各々３個以上設ける構成であってもよい。

上アーム側スイッチング素子Ｓ６と下アーム側スイッチング素子Ｓ７の間には、スイッチング素子Ｓ１〜Ｓ４が順次直列に接続されている。スイッチング素子Ｓ１およびＳ２の共通接続点とスイッチング素子Ｓ３およびＳ４の共通接続点の間には、ダイオードＤ１のカソード、アノードおよびダイオードＤ２のカソード、アノードが順次直列に接続されている。

スイッチング素子Ｓ１およびＳ６の共通接続点とスイッチング素子Ｓ４およびＳ７の共通接続点の間にはコンデンサＣ３，Ｃ４が直列に接続されている。前記ダイオードＤ１およびＤ２およびコンデンサＣ３およびＣ４の共通接続点と、コンデンサＣ１およびＣ２の共通接続点である中性点ＮＰの間には、互いに逆の耐圧方向に制御できるスイッチング素子Ｓ９，Ｓ１０が、互いに逆方向に直列に接続されている。

前記スイッチング素子Ｓ１〜Ｓ１０を各々ＯＮ，ＯＦＦ制御することによって、スイッチング素子Ｓ２およびＳ３の共通接続点Ｏと中性点ＮＰとの間に５レベルの電圧を出力することができる。

特開２００３−１６９４８０号公報 特開２０１１−２３９５６４号公報

特許文献１の制御法は、有効電力・無効電力・高調波を問わず電流が流れていれば中性点電位を制御できる。しかし、前記３パターンすべての中性点電流を推定するため、特許文献１の図１に記載のように中性点電流推定回路が３つ必要になる。このため、ＣＰＵなどデジタル回路では演算負荷が増大し、アナログ回路であれば部品点数が増加してしまう。

さらに特許文献１では、中性点電位が所定のリミット値を超えたかどうかを判定し、このリミット値を超えてから制御が動作を開始するという特徴がある。そのため、制御開始までの遅延によりアンバランスが大きくなってしまう。

また、特許文献２の制御法は次の問題点がある。

（１）３相すべての電圧・電流信号を用いて演算を行うため、演算負荷が増加する。

（２）除算の演算が必要でＣＰＵでの除算は演算負荷が高く、多くのロジックセルと演算時間を必要とするため、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）では除算の実装が困難となり、デジタル化における設計が難しい。

（３）定常的なバランス補正機能がなく、スイッチング素子の特性にばらつきがある場合や電圧および電流検出値にオフセットが重畳している場合、電流推定値にもオフセットが重畳し間違った補償を行い、時間経過により中性点電位のアンバランスが拡大する。また、スイッチング素子特性や電圧および電流検出器の特性が時間経過により変化することもあり、この場合も中性点電位のアンバランスが拡大する可能性がある。

また、図３に示す５レベル変換器では、上、下アームのスイッチング素子の他に中アームのスイッチング素子が存在するため、中性点電流の振る舞いが特許文献１、２に開示されている３レベルインバータとは異なる。このため、特許文献１、２の中性点電位のアンバランス制御を図３の５レベル変換器に適用することはできない。

本発明は上記課題を解決するものであり、その目的は、中アームのスイッチング素子が存在する回路構成の５レベル変換器において、中性点電位のアンバランスを小さくすることができる５レベル変換器の制御装置を提供することにある。

上記課題を解決するための請求項１に記載の５レベル変換器の制御装置は、直流電源と、該直流電源の正、負極端間に直列接続された第１および第２の直流電圧源とを備え、
前記直流電源の正極端に上アーム側スイッチング素子の一端を接続し、直流電源の負極端に下アーム側スイッチング素子の一端を接続し、互いに逆の耐圧方向に制御できるスイッチング素子から成る中アーム側スイッチング素子の一端を、前記第１および第２の直流電圧源の共通接続点である中性点に接続し、前記上アーム側スイッチング素子の他端と下アーム側スイッチング素子の他端との間に第１〜第４のスイッチング素子を順次直列に接続し、前記第１および第２のスイッチング素子の共通接続点と第３および第４のスイッチング素子の共通接続点の間に第１および第２のダイオードを直列に接続し、前記上アーム側スイッチング素子および第１のスイッチング素子の共通接続点と下アーム側スイッチング素子および第４のスイッチング素子の共通接続点との間に第１および第２のコンデンサを直列に接続し、前記中アーム側スイッチング素子の他端と、第１および第２のコンデンサの共通接続点と、第１および第２のダイオードの共通接続点とを共通に接続して構成した電力変換部を３相分設け、
前記各相の電力変換部の第２および第３のスイッチング素子の共通接続点を３相各相の出力端とした５レベル変換器の制御装置であって、
前記５レベル変換器の３相各相の補正前の電圧指令値から、前記５レベル変換器を補正前の電圧指令値によりＰＷＭ制御した場合に生じる３相の各相中性点電流推定値の和を、中性点電流推定値として算出する中性点電流推定手段と、
前記算出された中性点電流推定値を入力とし、設定した次数の高調波を超える周波数帯域を通過させて中性点電流推定による第１の補償量を演算する第１の補償量演算手段と、
前記第１および第２の直流電圧源の各電圧の偏差量を入力とし、前記設定した次数の高調波未満の周波数帯域を通過させて直流電圧偏差による第２の補償量を演算する第２の補償量演算手段と、
前記演算された第１および第２の補償量を加算した合計補償量に、有効電力の正方向又は負方向を表す符号を積算して電圧オフセット量を演算する電圧オフセット量演算手段と、を備え、
前記演算された電圧オフセット量を前記３相各相の補正前の電圧指令値に加算した補正後の電圧指令値によって、前記５レベル変換器をＰＷＭ制御することを特徴としている。

また、請求項３に記載の５レベル変換器の制御装置は、前記中性点電流推定手段は、前記５レベル変換器の３相各相の補正前の電圧指令値の絶対値｜Ｖ^*｜が０．５ｐｕ（ｐｅｒｕｎｉｔ：単位法）よりも大きいときに−｜Ｖ^*｜＋１を各々出力し、絶対値｜Ｖ^*｜が０．５ｐｕ以下のときに｜Ｖ^*｜を各々出力する３相各相の演算器と、０．５から前記演算器の各出力値を各々減算する３相各相の減算器と、前記減算器の出力値と、５レベル変換器の各々対応する相の出力電流検出値又は電流指令値を各々積算する３相各相の乗算器と、前記３相各相の乗算器の出力の絶対値を各々演算する３相各相の絶対値演算器と、前記３相各相の絶対値演算器の出力の和を演算する加算器と、を備えたことを特徴としている。

上記構成において、第１および第２の補償量を基に演算した電圧オフセット量により電圧指令値を補正し、その補正後の電圧指令値によってＰＷＭ制御を行うことにより、５レベル変換器の中性点電位のバランスが制御される。

設定した次数の高調波を超える周波数帯域の中性点電位のアンバランスは中性点電流推定による第１の補償量により補償され、設定した次数の高調波未満の周波数帯域の中性点電位のアンバランスは直流電圧偏差による第２の補償量により補償され、これによって中性点電位のアンバランスを小さくすることができる。

また、スイッチング素子や電流検出器の特性が原因で中性点電流推定値にオフセットが重畳しても、ハイパスフィルタによりそのオフセット成分を除去できるため、定常的な中性点電位のアンバランスを小さくすることができる。

また、請求項２に記載の５レベル変換器の制御装置は、前記設定した高調波の次数は３であることを特徴としている。

上記構成によれば、原理的に補償の難しい基本波の３倍の周波数（３次高調波、例えば、基本波が５０Ｈｚであれば１５０Ｈｚ）の中性点電位のアンバランスを無視する（補償しない）ことにより、不要な零相電圧の加算を抑制することができ、過変調を防ぐことができる。

（１）請求項１〜３に記載の発明によれば、中アームのスイッチング素子が存在する回路構成の５レベル変換器において、中性点電位の脈動を抑制し、中性点電位のアンバランスを小さくすることができる。
（２）請求項２に記載の発明によれば、原理的に補償の難しい基本波の３倍の周波数（３次高調波、例えば、基本波が５０Ｈｚであれば１５０Ｈｚ）の中性点電位のアンバランスを無視する（補償しない）ことにより、不要な零相電圧の加算を抑制することができ、過変調を防ぐことができる。

本発明が適用される５レベル変換器の一例を示す３相回路構成図。 本発明の実施例の制御装置のブロック図。 ５レベル変換器の一例を示す回路構成図。

以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図１は本発明が適用される５レベル変換器の３相回路構成の一例を示し、図２は本発明の実施例の制御装置のブロック図を示している。図１において図３と同一部分は同一符号をもって示している。

図１では、直流電源Ｖ_DCの電圧を２分圧（ＶＣ１とＶＣ２）するコンデンサＣ１およびＣ２の直列回路に対して、図３の５レベル変換器のコンデンサＣ３，Ｃ４、ダイオードＤ１，Ｄ２およびスイッチング素子Ｓ１〜Ｓ１０と同一に構成された電力変換部を、３相分（１００Ｕ，１００Ｖ，１００Ｗ）併設することによって、３相の５レベル変換器が構成されている。

各相の電力変換部１００Ｕ，１００Ｖ，１００Ｗの、中アームのスイッチング素子Ｓ１０の端部は中性点ＮＰに各々接続され、スイッチング素子Ｓ２およびＳ３の共通接続点は３相各相の出力端子Ｕ，Ｖ，Ｗに各々接続されている。

直流電源Ｖ_DCの電圧を４Ｅ、コンデンサＣ１，Ｃ２の電圧を各々２Ｅ、コンデンサＣ３，Ｃ４の電圧を各々Ｅとすると、各スイッチング素子Ｓ１〜Ｓ１０をＯＮ，ＯＦＦ動作させることによって、中性点ＮＰを基準として各相出力端子Ｕ，Ｖ，Ｗに、２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５レベルの電圧を発生させることができる。

３相のうち、例えばＵ相の電力変換部１００Ｕのスイッチング素子Ｓ１〜Ｓ１０のスイッチングパターンの例を以下に示す。

（１）スイッチング素子Ｓ１，Ｓ２，Ｓ５，Ｓ６を各々ＯＮ制御し、Ｓ３，Ｓ４，Ｓ７〜Ｓ１０を各々ＯＦＦ制御すると、電流はＮＰ→Ｃ１→Ｓ５→Ｓ６→Ｓ１→Ｓ２→Ｕの経路で流れ、出力端子Ｕには２Ｅの電圧が得られる。

（２）スイッチング素子Ｓ１，Ｓ２，Ｓ９，Ｓ１０を各々ＯＮ制御し、Ｓ３〜Ｓ８を各々ＯＦＦ制御すると、電流はＮＰ→Ｓ１０→Ｓ９→Ｃ３→Ｓ１→Ｓ２→Ｕの経路で流れ、出力端子ＵにはＥの電圧が得られる。このパターン（２）において、コンデンサＣ３は放電される。

（３）スイッチング素子Ｓ２，Ｓ３，Ｓ５，Ｓ６を各々ＯＮ制御し、Ｓ１，Ｓ４，Ｓ７〜Ｓ１０を各々ＯＦＦ制御すると、電流はＮＰ→Ｃ１→Ｓ５→Ｓ６→Ｃ３→Ｄ１→Ｓ２→Ｕの経路で流れ、出力端子ＵにはＥの電圧が得られる。このパターン（３）において、コンデンサＣ３は充電される。

（４）スイッチング素子Ｓ２，Ｓ３，Ｓ９，Ｓ１０を各々ＯＮ制御し、Ｓ１，Ｓ４，Ｓ５〜Ｓ８を各々ＯＦＦ制御すると、電流はＮＰ→Ｓ１０→Ｓ９→Ｄ１→Ｓ２→Ｕの経路で流れ、出力端子Ｕの電圧は零となる。

（５）スイッチング素子Ｓ３，Ｓ４，Ｓ９，Ｓ１０を各々ＯＮ制御し、Ｓ１，Ｓ２，Ｓ５〜Ｓ８を各々ＯＦＦ制御すると、電流はＮＰ→Ｓ１０→Ｓ９→Ｃ４→Ｓ４→Ｓ３→Ｕの経路で流れ、出力端子Ｕには−Ｅの電圧が得られる。このパターン（５）において、コンデンサＣ４は充電される。

（６）スイッチング素子Ｓ２，Ｓ３，Ｓ７，Ｓ８を各々ＯＮ制御し、Ｓ１，Ｓ４，Ｓ５，Ｓ６，Ｓ９，Ｓ１０を各々ＯＦＦ制御すると、電流はＮＰ→Ｃ２→Ｓ８→Ｓ７→Ｃ４→Ｄ１→Ｓ２→Ｕの経路で流れ、出力端子Ｕには−Ｅの電圧が得られる。このパターン（６）において、コンデンサＣ４は放電される。

（７）スイッチング素子Ｓ３，Ｓ４，Ｓ７，Ｓ８を各々ＯＮ制御し、Ｓ１，Ｓ２，Ｓ５，Ｓ６，Ｓ９，Ｓ１０を各々ＯＦＦ制御すると、電流はＮＰ→Ｃ２→Ｓ８→Ｓ７→Ｓ４→Ｓ３→Ｕの経路で流れ、出力端子Ｕには−２Ｅの電圧が得られる。

尚、Ｖ相、Ｗ相の電力変換部１００Ｖ、１００Ｗのスイッチング素子Ｓ１〜Ｓ１０も前記と同様にＯＮ、ＯＦＦ制御される。

次に、制御装置を示す図２において、Ｖ_U ^*，Ｖ_V ^*，Ｖ_W ^*は図１の５レベル変換器の各出力相の電圧指令値を示し、ＶＣ１，ＶＣ２は、図１の直流電圧源であるコンデンサＣ１，Ｃ２の各電圧を電圧検出器により検出した直流電圧を示し、Ｖ_U２^*，Ｖ_V２^*，Ｖ_W２^*は図１の５レベル変換器の各出力相の補正後の電圧指令値を示している。

１１_U，１１_V，１１_Wは、電圧指令値Ｖ_U ^*，Ｖ_V ^*，Ｖ_W ^*の絶対値の大きさに応じて、次の式（１）で定義される係数を出力する演算器である。

上記式（１）は、電圧指令値の絶対値｜Ｖ^*｜が０．５ｐｕ（ｐｅｒｕｎｉｔ：単位法）（基準値に対する倍数であり、パーセンテージ法では５０％）よりも大きいときに−｜Ｖ^*｜＋１を出力し、電圧指令値の絶対値｜Ｖ^*｜が０．５ｐｕ以下のときに｜Ｖ^*｜を出力することを意味している。

１２_U，１２_V，１２_Wは、０．５から演算器１１_U，１１_V，１１_Wの各出力を減算する減算器である。

１３_U，１３_V，１３_Wは、減算器１２_U，１２_V，１２_Wの各出力結果と対応する相のインバータ（図１の５レベル変換器）出力電流検出値Ｉ_U，Ｉ_V，Ｉ_Wとの積を各々演算する乗算器である。この乗算器１３_U，１３_V，１３_Wの出力結果は、前記電圧指令値Ｖ_U ^*，Ｖ_V ^*，Ｖ_W ^*によって５レベル変換器をＰＷＭ制御した場合に生じる、各対応する相の中性点電流を推定した結果に相当する。

１４_U，１４_V，１４_Wは、各相中性点電流推定値（乗算器１３_U，１３_V，１３_Wの各出力）を絶対値化する絶対値演算器（ＡＢＳ）である。

１５は各相の絶対値演算器１４_U，１４_V，１４_Wの出力の和を演算する加算器である。

前記演算器１１_U，１１_V，１１_W、減算器１２_U，１２_V，１２_W、乗算器１３_U，１３_V，１３_W、絶対値演算器１４_U，１４_V，１４_Wおよび加算器１５によって、本発明の中性点電流推定手段を構成している。

２１は加算器１５の出力（中性点電流推定値）にゲインかけるゲインアンプである。

２２は、ゲインアンプ２１の出力から、設定した次数（例えば３次）の高調波（例えば１５０Ｈｚ）を超える周波数帯域を抽出するハイパスフィルタである。

２３はハイパスフィルタ２２の出力からＰＷＭスイッチングノイズを除去するためのローパスフィルタである。

前記ゲインアンプ２１、ハイパスフィルタ２２およびローパスフィルタ２３によって本発明の中性点電流推定による第１の補償量を演算する第１の補償量演算手段を構成している。

３１は、図１のコンデンサＣ１，Ｃ２の各電圧を電圧検出器により検出した直流電圧ＶＣ１，ＶＣ２から、中性点電位のアンバランスＶＣ１−ＶＣ２を演算する減算器である。

３２は、減算器３１の出力（中性点電位のアンバランスＶＣ１−ＶＣ２）にゲインＫｐをかけ、重畳する零相電圧の指令値を演算するゲインアンプである。

３３は、ゲインアンプ３２の出力から設定した次数（例えば３次）の高調波（例えば１５０Ｈｚ）未満の周波数帯域を抽出し、中性点電位のアンバランスからＰＷＭのスイッチングのノイズや無効電力出力時に発生する３次高調波の脈動などを除去するローパスフィルタである。

前記減算器３１、ゲインアンプ３２およびローパスフィルタ３３によって、本発明の直流電圧偏差による第２の補償量を演算する第２の補償量演算手段を構成している。

４１は、ローパスフィルタ２３の出力（第１の補償量：中性点電流推定による補償成分）とローパスフィルタ３３の出力（第２の補償量：直流電圧偏差による補償成分）を加算する加算器である。

４２は、検出した有効電力の正方向、負方向に応じて、正方向の場合は「１」の符号を、負方向の場合は「−１」の符号を、前記加算器４１の演算結果に乗算して電圧オフセットＶ_OFSを演算する乗算器である。

前記加算器４１および乗算器４２によって、本発明の電圧オフセット量演算手段を構成している。

５１_U，５１_V，５１_Wは、電圧指令値Ｖ_U ^*，Ｖ_V ^*，Ｖ_W ^*にそれぞれ電圧オフセットＶ_OFSを加算する加算器である。

加算器５１_U，５１_V，５１_Wによる加算後の電圧指令値をＶ_U２^*，Ｖ_V２^*，Ｖ_W２^*と定義し、図示省略のＰＷＭ変調器でキャリア信号との振幅比較によるＰＷＭ変調によりゲート信号を生成し、インバータ（図１の５レベル変換器）を駆動する。

上記構成において、フィルタにより周波数帯域を分離し、例えば１５０Ｈｚ未満の中性点電位のアンバランスは直流電圧検出値ＶＣ１，ＶＣ２の偏差により補償し、１５０Ｈを超える中性点電位のアンバランスは中性点電流推定値により補償する。

１５０Ｈｚ（基本波の３倍の周波数）の脈動はインバータが無効電力を出力する際に必ず発生し、完全な除去は不可能である。そのため、除去できない１５０Ｈｚの脈動を無視することにより、不要な零相電圧の加算を抑制でき、過変調を防ぐことができる。

また、スイッチング素子や電流検出器の特性が原因で電流推定値にオフセットが重畳しても、ハイパスフィルタ２２によりこのオフセット成分を除去できるため、定常的な中性点電位のアンバランスを小さくすることができる。

尚、前記電圧指令値Ｖ_U ^*，Ｖ_V ^*，Ｖ_W ^*は、上記の実施例のようにフィードフォワードで与えられるものでもよく、また、電流制御回路や電圧制御回路を構成し、インバータ出力電流の検出値と指令値を比較した偏差のアンプ出力結果を用いてもよく、また、インバータ出力電圧の検出値と指令値を比較した偏差のアンプ出力結果を用いてもよい。

さらに、インバータ出力電流検出値Ｉ_U，Ｉ_V，Ｉ_Wは、ＰＷＭスイッチングノイズを除去するためローパスフィルタを追加してもよい。また、電流制御を構成している場合は電流指令値を使用することもできる。電流指令値であればノイズや外乱、検出やフィルタの遅延がないため中性点電位制御の効果が高くなる。

１１_U，１１_V，１１_W…演算器
１２_U，１２_V，１２_W、３１…減算器
１３_U，１３_V，１３_W、４２…乗算器
１４_U，１４_V，１４_W…絶対値演算器
１５、４１、５１_U，５１_V，５１_W…加算器
２１、３２…ゲインアンプ
２２…ハイパスフィルタ
２３、３３…ローパスフィルタ
１００_U，１００_V，１００_W…電力変換部
Ｖ_DC…直流電源
Ｃ１〜Ｃ４…コンデンサ
Ｄ１，Ｄ２…ダイオード
Ｓ１〜Ｓ１０…スイッチング素子
ＮＰ…中性点

Claims (3)

1. 直流電源と、該直流電源の正、負極端間に直列接続された第１および第２の直流電圧源とを備え、
   前記直流電源の正極端に上アーム側スイッチング素子の一端を接続し、直流電源の負極端に下アーム側スイッチング素子の一端を接続し、互いに逆の耐圧方向に制御できるスイッチング素子から成る中アーム側スイッチング素子の一端を、前記第１および第２の直流電圧源の共通接続点である中性点に接続し、前記上アーム側スイッチング素子の他端と下アーム側スイッチング素子の他端との間に第１〜第４のスイッチング素子を順次直列に接続し、前記第１および第２のスイッチング素子の共通接続点と第３および第４のスイッチング素子の共通接続点の間に第１および第２のダイオードを直列に接続し、前記上アーム側スイッチング素子および第１のスイッチング素子の共通接続点と下アーム側スイッチング素子および第４のスイッチング素子の共通接続点との間に第１および第２のコンデンサを直列に接続し、前記中アーム側スイッチング素子の他端と、第１および第２のコンデンサの共通接続点と、第１および第２のダイオードの共通接続点とを共通に接続して構成した電力変換部を３相分設け、
   前記各相の電力変換部の第２および第３のスイッチング素子の共通接続点を３相各相の出力端とした５レベル変換器の制御装置であって、
   前記５レベル変換器の３相各相の補正前の電圧指令値から、前記５レベル変換器を補正前の電圧指令値によりＰＷＭ制御した場合に生じる３相の各相中性点電流推定値の和を、中性点電流推定値として算出する中性点電流推定手段と、
   前記算出された中性点電流推定値を入力とし、設定した次数の高調波を超える周波数帯域を通過させて中性点電流推定による第１の補償量を演算する第１の補償量演算手段と、
   前記第１および第２の直流電圧源の各電圧の偏差量を入力とし、前記設定した次数の高調波未満の周波数帯域を通過させて直流電圧偏差による第２の補償量を演算する第２の補償量演算手段と、
   前記演算された第１および第２の補償量を加算した合計補償量に、有効電力の正方向又は負方向を表す符号を積算して電圧オフセット量を演算する電圧オフセット量演算手段と、を備え、
   前記演算された電圧オフセット量を前記３相各相の補正前の電圧指令値に加算した補正後の電圧指令値によって、前記５レベル変換器をＰＷＭ制御することを特徴とする５レベル変換器の制御装置。
2. 前記設定した高調波の次数は３であることを特徴とする請求項１に記載の５レベル変換器の制御装置。
3. 前記中性点電流推定手段は、
   前記５レベル変換器の３相各相の補正前の電圧指令値の絶対値｜Ｖ^*｜が０．５ｐｕ（ｐｅｒｕｎｉｔ：単位法）よりも大きいときに−｜Ｖ^*｜＋１を各々出力し、絶対値｜Ｖ^*｜が０．５ｐｕ以下のときに｜Ｖ^*｜を各々出力する３相各相の演算器と、
   ０．５から前記演算器の各出力値を各々減算する３相各相の減算器と、
   前記減算器の出力値と、５レベル変換器の各々対応する相の出力電流検出値又は電流指令値を各々積算する３相各相の乗算器と、
   前記３相各相の乗算器の出力の絶対値を各々演算する３相各相の絶対値演算器と、
   前記３相各相の絶対値演算器の出力の和を演算する加算器と、
   を備えたことを特徴とする請求項１又は２に記載の５レベル変換器の制御装置。

Images