JP6225418B2

JP6225418B2 - ３レベルインバータの制御装置

Info

Publication number: JP6225418B2
Application number: JP2012264876A
Authority: JP
Inventors: 一伸大井
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2012-04-19
Filing date: 2012-12-04
Publication date: 2017-11-08
Anticipated expiration: 2032-12-04
Also published as: JP2013240262A

Description

本発明は、３レベルインバータにおける中性点電位のバランス制御に関する。

図１や図２に示す３レベルインバータでは、負荷などの条件や、スイッチング素子，直流コンデンサの特性のばらつき等により中性点電位Ｖｄｃ１，Ｖｄｃ２にアンバランスが生じることがある。この中性点電位Ｖｄｃ１，Ｖｄｃ２のアンバランスは、「スイッチング素子Ｔ１〜Ｔ４に印加される電圧が過大になる」，「インバータから出力する電圧・電流波形にひずみ生じる」などの問題を引き起こす。

この中性点電位Ｖｄｃ１，Ｖｄｃ２のアンバランスに対する解決策としては、インバータが有効電力を入出力する場合、出力電圧の零相に直流のオフセットを加える方法が従来から知られている。また、インバータが無効電力を入出力する場合は、特許文献１に記載されているように出力電圧の零相に６次高調波を加えればよい。

特開平０７−０７９５７４号公報特開平０９−２３３８４０号公報特開２００３−１６９４８０号公報特開２０１１−２３９５６４号公報

しかし、特許文献１では出力電流が高調波に限られるアクティブフィルタ等の装置には対応できなかった。

また、特許文献２はアクティブフィルタでの中性点電位の制御を検討した例である。しかしながら、この特許文献２では、エネルギー蓄積要素や並列インバータを設置し若干の有効・無効電力を出力して中性点電位を制御するため、コストが増加する。また、無効電力の出力が要求されない場合は不要動作となってしまい、系統電圧の振幅に悪影響を与える恐れがある。

特許文献３は、以下の（１）〜（３）の３パターンで中性点を流れる電流を推定し、最適なパターンを選択する制御方法である。
（１）電圧指令値を補正しないパターン。
（２）３相電圧指令のうちで最高値となる相の電圧指令が正側の最高値になるようなオフセットを加算するパターン。
（３）３相電圧指令のうちで最低値となる相の電圧指令が負側の最低値になるようなオフセットを加算するパターン。

この特許文献３の制御方法も、有効電力・無効電力・高調波を問わず電流が流れていれば中性点電位を制御できる。しかし、上記３パターンすべての中性点電流を推定するため、特許文献３の図１にあるように中性点電流演算回路が３つ必要になる。その結果、ＣＰＵなどデジタル回路では演算負荷が増大し、アナログ回路であれば部品点数が増加してしまう。

さらに、特許文献３では中性点電位が所定のリミット値を超えたかどうかを判定し、このリミット値を超えてから中性点電位のアンバランスを抑制する制御が動作を開始するという特徴がある。そのため、制御開始までの遅延により中性点電位のアンバランスが大きくなるという問題が生じる。

また、特許文献４は、加算すべき零相電圧の符号と大きさを決定する方法として、３相すべての電圧指令値の絶対値および符号と負荷電流を用いて零相バイアス電圧補償値を演算し、どれだけ中性点電流を変化させられるか（特許文献４では「中性点電流変化量」と呼称）を求めている。この特許文献４は、以下（１）〜（３）に示すような問題点がある。

（１）３相すべての電圧・電流信号を用いているため、演算負荷が増加する。

（２）除算の演算が必要である。ＣＰＵなどの演算処理装置での除算は演算負荷が高く、ＦＰＧＡなどの集積回路では多くのロジックセルと演算時間を必要とするため、除算の実装が困難であり、デジタル化における設計が難しい。

（３）定常的なバランス補正機能がないため、スイッチング素子の特性にばらつきがある場合や電圧・電流検出値にオフセットが重畳している場合、電流推定値にもオフセットが重畳して誤った補償を行い、時間経過によりアンバランスが拡大する。素子特性や検出器の特性が時間経過により変化することもある。

以上示したようなことから、３レベルインバータの制御装置において、インバータ出力電流の力率や基本波の有無を問わず中性点電位のアンバランスを抑制すると共に、演算負荷の増大，部品点数の増加を抑制することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流端子間に直列接続され、直流端子間の直流電圧を１／２に分圧し、この分圧点を中性点とする複数のコンデンサと、前記複数のコンデンサに印加される３レベルの直流電圧を補正電圧指令値に基づいて交流電圧に変換する複数のスイッチング素子と、を備えた３レベルインバータの制御装置であって、前記各直流端子と前記中性点間の電圧の偏差に基づいて零相電圧を算出する零相電圧算出部と、前記零相電圧と電圧指令値とを加算して補正電圧指令値を算出する加算器と、各相の中性点電流を推定する中性点電流推定回路と、前記中性点電流推定回路で推定された中性点電流のうち絶対値が最も大きい相の電圧指令値の符号とインバータ出力電流検出値の符号に基づいて電圧指令値に加算する零相電圧の符号を決定する符号決定部と、を備えたことを特徴とする。

また、前記零相電圧算出部は、各相の中性点電流の和に予め設定されたゲインを乗算した値を、零相電圧に加算することにより、零相電圧を補正することを特徴とする。

さらに、前記零相電圧算出部は、前記各相の中性点電流の和に予め設定されたゲインを乗算した値の少なくとも高周波数成分を抽出するフィルタを備え、この高周波数成分を零相電圧に加算することにより零相電圧を補正することを特徴とする。

また、中性点電流推定値のうち絶対値が最も大きい相のインバータ出力電流検出値の符号と零相電圧の符号との乗算結果が、＋の場合は零相電圧の絶対値の上限値を１とし、前記乗算結果が−の場合は零相電圧の絶対値の上限値を中性点電流のうち絶対値が最も大きい相の電圧指令値の絶対値とするリミッタを設けたことを特徴とする。

さらに、前記中性点電流推定回路は、１から各相の電圧指令値を減算した値にインバータ出力電流検出値を乗算した値を各相の中性点電流として推定することを特徴とする。

また、インバータ出力電流のｄ軸成分が小さい時、前記零相電圧に直流オフセットを加算することを特徴とする。

さらに、前記直流オフセットは、インバータ出力電流のｄ軸成分の符号に基づいて、符号を切り換えることを特徴とする。

本発明によれば、３レベルインバータの制御装置において、インバータ出力電流の力率や基本波の有無を問わず中性点電位のアンバランスを抑制すると共に、演算負荷の増大，部品点数の増加を抑制することが可能となる。

ＮＰＣ型３レベルインバータの主回路を示す構成図である。Ａ−ＮＰＣ型３レベルインバータの主回路を示す構成図である。実施形態１における３レベルインバータの制御装置を示す構成図である。実施形態２における３レベルインバータの制御装置を示す構成図である。実施形態３における３レベルインバータの制御装置を示す構成図である。実施形態４における３レベルインバータの制御装置を示す構成図である。実施形態５における３レベルインバータの制御装置を示す構成図である。

以下、本実施形態１〜３における３レベルインバータの制御装置を図面に基づいて詳細に説明する。

［実施形態１］
図１は、ＮＰＣ型３レベルインバータの主回路を示す構成図である。図１に示すように、ＮＰＣ型３レベルインバータの主回路は、直流端子Ｐ，Ｎ間に直列に接続されたコンデンサＣ１，Ｃ２と、スイッチング素子Ｔ１〜Ｔ４と、を備えている。前記コンデンサＣ１，Ｃ２は直流端子Ｐ，Ｎ間の直流電圧を中性点電位Ｖｄｃ１，Ｖｄｃ２に分圧し、両コンデンサＣ１，Ｃ２の接続点が中性点を形成する。前記スイッチング素子Ｔ１〜Ｔ４は、自己消弧形半導体素子（トランジスタやＧＴＯ，ＩＧＢＴなどの自己消弧能力を有する素子）とそれら個々の自己消弧形半導体素子に逆並列に接続されたダイオードで構成される。スイッチング素子Ｔ２，Ｔ３には一対のクランプダイオードＤ１，Ｄ２が並列に接続される。

図２は、Ａ−ＮＰＣ型３レベルインバータの主回路を示す構成図である。図２に示すように、Ａ−ＮＰＣ型３レベルインバータは、直流端子Ｐ，Ｎ間に直列接続されたコンデンサＣ１，Ｃ２と、コンデンサＣ１，Ｃ２と並列に接続されたスイッチング素子Ｔ１，Ｔ４と、コンデンサＣ１，Ｃ２の中性点とスイッチング素子Ｔ１，Ｔ４の中性点との間に介挿されたスイッチング素子Ｔ２，Ｔ３から成る双方向に耐電圧を有するスイッチ（以下、双方向スイッチと称する）と、で構成されている。なお、図１，２では簡略化して１相分のみを示しているが、実際にはスイッチング素子Ｔ１〜Ｔ４（クランプダイオードＤ１，Ｄ２）が三相に設けられているものとする。

次に、図３に基づいて本実施形態１における３レベルインバータの制御装置１Ａを説明する。

本実施形態１における３レベルインバータの制御装置１Ａは、まず、中性点電流推定回路２において中性点電流を推定する。中性点電流推定回路２は、絶対値演算器３により電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*の絶対値を出力し、減算器４において、１から絶対値演算器３の出力を減算する。最後に、掛算器５において、減算器４の出力結果と、対応する相のインバータ出力電流検出値Ｉｉｎｖｕ，Ｉｉｎｖｖ，Ｉｉｎｖｗとの積を演算し、中性点電流推定値を算出する。

次に、絶対値演算回路６において掛算器５の出力結果（中性点電流推定値）の絶対値を算出し、選択器７により、各相の絶対値演算器６の出力（各相の中性点電流推定値の絶対値）の中から、絶対値演算器６の出力値が最大となる相を特定する。

スイッチＳＷ１，ＳＷ２は電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*，インバータ出力電流検出値Ｉｉｎｖｕ，Ｉｉｎｖｖ，Ｉｉｎｖｗを入力し、選択器７からの信号により出力を切り換える。すなわち、スイッチＳＷ１，ＳＷ２は、選択器７がＵ相を選択した時は電圧指令値Ｖｕ^*，インバータ出力電流検出値Ｉｉｎｖｕ、選択器７がＶ相を選択した時は電圧指令値Ｖｖ^*，インバータ出力電流検出値Ｉｉｎｖｖ、選択器７がＷ相を選択した時は電圧指令値Ｖｗ^*，インバータ出力電流検出値Ｉｉｎｖｗをそれぞれ出力する。

次に、零相電圧算出部１１により零相電圧を算出する。まず、検出器（図示省略）により検出した直流電圧Ｖｄｃ１，Ｖｄｃ２から、中性点電位のアンバランスであるＶｄｃ１−Ｖｄｃ２を減算器８により演算し、次に、ローパスフィルタＬＰＦ１において、減算器８の出力であるＶｄｃ１−Ｖｄｃ２からＰＷＭ制御におけるスイッチングや無効電力出力時に発生する３次高調波の脈動などを除去する。このローパスフィルタＬＰＦ１の出力に対してアンプ９により予め設定されたゲインＧを乗算し、電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*に重畳する零相電圧の指令値を演算する。

符号検出器１０Ａは、スイッチＳＷ１の出力の符号を検出し、正の時に１、負の時に−１を出力する。同様に符号検出器１０ＢはスイッチＳＷ２の出力の符号を検出し、符号検出器１０Ｃはアンプ９の出力結果の符号を検出する。掛算器１２Ａは、スイッチＳＷ１とスイッチＳＷ２の符号検出結果（符号検出器１０Ａ，１０Ｂの出力）の積を演算し、掛算器１２ＢはスイッチＳＷ２とアンプ９出力の符号検出結果（符号検出器１０Ｂ，１０Ｃの出力）の積を演算し、掛算器１２Ｃは掛算器１２Ａ出力とアンプ９出力の積を演算する。また、スイッチＳＷ１の出力結果は絶対値演算器１３に入力され、スイッチＳＷ１の出力結果の絶対値が演算される。

スイッチＳＷ３は、１と絶対値演算器１３の出力と掛算器１２Ｂの出力とを入力し、掛算器１２Ｂの出力が１であれば１を出力し、掛算器１２Ｂの出力が−１であればスイッチＳＷ１の出力結果の絶対値（絶対値演算器１３の出力）をリミッタ１４に出力する。このリミッタ１４は、スイッチＳＷ３の出力結果を上限、スイッチＳＷ３の出力結果において符号を反転した値を下限とし、掛算器Ｃの出力を制限する。換言すると、スイッチＳＷ３の出力結果を、掛算器１２Ｃ出力の上限値として制限する。リミッタ１４の出力は、ローパスフィルタＬＰＦ２において、急激な変動が抑制され、加算器１５に出力される。加算器１５では、このローパスフィルタＬＰＦ２出力結果と電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*を加算し、補正電圧指令値Ｖｕ^*´，Ｖｖ^*´，Ｖｗ^*´を演算する。

この補正電圧指令値Ｖｕ^*´，Ｖｖ^*´，Ｖｗ^*´に基づいてＰＷＭ変調によりゲート信号を生成し、図１または図２に示す３レベルインバータ（スイッチング素子Ｔ１〜Ｔ４）を駆動する。

本実施形態１における中性点電位Ｖｄｃ１，Ｖｄｃ２を制御する方法を説明する。本実施形態１では、中性点電位Ｖｄｃ１，Ｖｄｃ２に最も大きな影響を与える相を推定する点に特徴がある。

まず、中性点電流推定回路２において中性点電流を推定する。ここでは電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*は−１〜１の範囲を取り、−１で下アームが常時ＯＮ，０で中性点がＯＮ、１で上アームがＯＮになると定義する。例えば、Ｖｕ^*＝−０．７であればＰＷＭキャリア周期の内７０％の時間が下アームＯＮ、３０％の時間が中性点ＯＮとなる。そこで、中性点電流の期待値を以下の（１）式により求めることができる。

Ｖ相，Ｗ相における中性点電流についても同様に求めることができる。

次に、中性点電位Ｖｄｃ１，Ｖｄｃ２に最も大きな影響を与える相を推定する。これは、単純に推定した中性点電流の絶対値が最も大きい相を選択器７により選択することにより決定している。選択器７の選択結果をスイッチＳＷ１，ＳＷ２に入力し、以降は選択された相の電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*とインバータ出力電流検出値Ｉｉｎｖｕ，Ｉｉｎｖｖ，Ｉｉｎｖｗを用いて処理を行う。最後に、選択した相について、中性点電位Ｖｄｃ１，Ｖｄｃ２の制御に必要な零相電圧を求める。表１にスイッチングパターンと電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*に加算する零相電圧の関係を示す。

番号１のスイッチングパターンでは出力電圧と出力電流がともに正であり、上アームと中性点が交互にＯＮする。この時コンデンサＣ２からは電流が流出し放電動作となる。コンデンサＣ２を充電する場合は、中性点から流れ出る電流を減少すればよいので、正の零相電圧を加算して出力電圧を零から遠ざけ、電流が上アームを多く流れるようにすればよい。その他（番号２〜４）のスイッチングパターンも同様に考えられる。表１を元に、加算する零相電圧の符号を決定し電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*に重畳させる。

以上の動作を図３に示す実施形態１における制御装置１Ａにより実現する。図３では、符号検出器１０Ａ，１０Ｂと掛算器１２Ａとを組み合わせた符号決定部２０により電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*に重畳する零相電圧の符号を決定する。表１と照合すると、掛算器１２Ａの出力信号は、電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*のうち最大値の符号と、インバータ出力電流検出値Ｉｉｎｖｕ，Ｉｉｎｖｖ，Ｉｉｎｖｗのうち最大値の符号と、を乗算しているため下記のような意味になる。
正：＋の零相電圧を加算する。
負：−の零相電圧を加算する。

一方、掛算器１２Ｂの出力信号は、インバータ出力電流検出値Ｉｉｎｖｕ，Ｉｉｎｖｖ，Ｉｉｎｖｗのうち最大値の符号と、零相電圧の符号と、を乗算しているため、表１により下記のような意味になる。
正：出力電圧を零から遠ざける。
負：出力電圧を零に近づける。

例として、選択器７で選択された相がＵ相，表１における番号２のスイッチングパターン，出力電圧が正(Ｖｕ^*＞０)，出力電流が負，アンプ９出力が正でコンデンサＣ２を充電したい場合を考える。このとき、掛算器１２Ａの出力が負であるため、掛算器１２Ｃの出力も負になり、負の零相電圧を電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*に加算する。ここで、掛算器１２Ｂの出力結果も負であるため、電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*に重畳する零相電圧はリミッタ１４によりＶｕ^*〜−Ｖｕ^*で制限される。ここで、掛算器１２Ｃの出力が負のためリミッタ出力は０〜−Ｖｕ^*の範囲に限られることとなる。

よって、選択したＵ相について補正電圧指令値Ｖｕ^*´はＶｕ^*−０≧Ｖｕ^*´≧Ｖｕ^*＋（−Ｖｕ^*）の範囲に制限されるため、零相電圧の加算結果（補正電圧指令値Ｖｕ^*´，Ｖｖ^*´，Ｖｗ^*´）が零よりも下回ることがなくなる。以上により、番号２のスイッチングパターンのように出力電圧を零に近づけたい場合において、中性点電位のアンバランスＶｄｃ１−Ｖｄｃ２に基づいたアンプ９出力(零相電圧)の絶対値が大きすぎるために、零相電圧を加算した結果、出力電圧Ｖｕ，Ｖｖ，Ｖｗが逆に零から離れる、という事態を防ぐことができる。

以上示したように、本実施形態１における３レベルインバータの制御装置によれば、３レベルインバータにおけるインバータ出力電流の力率や基本波の有無を問わず中性点電位Ｖｄｃ１，Ｖｄｃ２をバランスさせることができる。その結果、スイッチング素子Ｔ１〜Ｔ４に印加される電圧が過大になる、インバータから出力する電圧，電流波形にひずみが生じるなどの問題を解消することが可能となる。

また、特許文献３は、中性点電流演算回路が３つ必要になるが、本実施形態１は中性点電流推定回路２を１つ設けるのみで良いため、特許文献３に比べ演算負荷を低減することができる。

［実施形態２］
図４は本実施形態２における３レベルインバータの制御装置１Ｂを示す構成図である。

本実施形態２は実施形態１に対し以下の点で相違する。

本実施形態２では加算器１６において、各相における掛算器５の出力結果（中性点電流推定値）の和を演算し、この加算器１６の出力にアンプ１７において予め設定されたゲインＧｈを乗算する。そして、加算器１８においてアンプ１７の出力結果をアンプ９の出力結果に加算し、加算器１８の出力を零相電圧推定値としている。その他の構成は実施形態１と同様であるため、ここでの説明は省略する。

本実施形態２では、上記のように、すべての相の中性点電流推定値を加算してアンプ１７に入力し、アンプ１７の出力をアンプ９の出力結果と加算している。コンデンサＣ１，Ｃ２では電圧を微分すると電流になるため、中性点電流推定値の和に基づいたアンプ１７の出力信号をアンプ９の出力信号に加算することは、中性点電位のアンバランスＶｄｃ１−Ｖｄｃ２に基づいたアンプ９の処理に微分アンプを追加したことと等価になる。

以上示したように、本実施形態２における３レベルインバータの制御装置１Ｂによれば、中性点電位Ｖｄｃ１，Ｖｄｃ２の脈動を抑制することができる。また、中性点電流を推定し、実際に中性点電位Ｖｄｃ１，Ｖｄｃ２のアンバランスが発生する前に補償することができるため、中性点電位Ｖｄｃ１，Ｖｄｃ２のアンバランスを小さく抑制することが可能となる。さらに、実際に微分アンプを追加する方法に比べ、ノイズがあってもアンプ９の出力が急激に変化せず、制御が不安定になりにくいという特長がある。また、実際に中性点電流を検出する方式に比べ、検出器が不要になるため、部品点数およびコストを削減することが可能となる。

さらに、本実施形態２で追加した構成（加算器１６，アンプ１７，加算器１８）のみを取り出し、既存の中性点電位アンバランス制御(有効電力入出力時に直流の零相電圧を加算する)と組み合わせて適用することもできる。

また実施形態１の構成に対して加算器２つとアンプ１つを追加するだけで良いため、演算負荷の増加も微小である。

さらに、零相電圧の補償量を決定する際に、３相すべてではなく１相の電圧指令値，インバータ出力電流のみを使用するため、特許文献４に比べ除算器が不要になり、演算負荷が少ない。また、実施形態１と同様に定常的な中性点電位バランス機能も有する。

［実施形態３］
図５は本実施形態３における３レベルインバータの制御装置１Ｃを示す構成図である。

本実施形態３は、実施形態２に対してアンプ１７の後段に高周波数成分を抽出するフィルタ２１を追加し、この高周波数成分を加算器１８によりアンプ９の出力に対して加算したものである。

本実施形態３では、ハイパスフィルタフィルタＨＰＦ２１により周波数帯域を分離し、例えば、１５０Ｈｚ未満の中性点アンバランスは電圧検出値Ｖｄｃ１，Ｖｄｃ２により補償し、１５０Ｈｚを超える中性点アンバランスは中性点電流推定値により補償する。１５０Ｈｚ（基本波の３倍の周波数）の脈動はインバータが無効電力を出力する際に必ず発生し、完全な除去は不可能である。そのため、除去できない１５０Ｈｚの脈動は無視することにより、不要な零相電圧の加算を抑制でき、過変調を防ぐことができる。

また、スイッチング素子や電流検出器の特性が原因で中性点電流推定値にオフセットが重畳しても、ハイパスフィルタＨＰＦ２１によりオフセットが除去できるため、定常的な中性点アンバランスを小さくすることができる。

［実施形態４］
実施形態１〜３や特許文献１等の３レベルインバータの制御装置では、インバータの出力電流が小さい時には中性点電位制御の効果が低下するという問題点がある。これは、出力電流が小さい時は中性点電位バランス制御が行われても、中性点電位の調整手段である中性点を流れる電流が減少するためである。

そのため、インバータの出力電流が小さい時に中性点電位に外乱が発生すると、電位のバランスがとれるまでに時間がかかってしまう。その間、インバータは、電圧レベルが変動してしまうことにより出力波形のひずみが増加し、最悪の場合にはスイッチング素子や電解コンデンサに定格を超える電圧が印加され、これらの素子の劣化，熱的ダメージを引き起こす。この対策として分圧抵抗を接続する方法も考えられるが、効果を高めるほど値の小さな抵抗が必要となり、インバータ装置の定常的な損失が増加してしまう。

そこで、本実施形態４における３レベルインバータの制御装置１Ｄは、図６に示すように、直流オフセット加算部２６を追加したものである。

前記直流オフセット加算部２６は、まず、絶対値演算器２２において、インバータ出力電流のｄ軸成分（有効電力成分）Ｉｄ^*を入力しその絶対値を出力する。なお、インバータ出力電流のｄ軸成分Ｉｄ^*は、指令値でも検出値でもよい。また、Ｉｄ^*＞０でインバータが有効電力を出力する状態であることを示す。

次に、リミッタ２３により、前記絶対値が零に近い時は、「１」を、前記絶対値が所定値以上の時は、「０」を出力する。そして、乗算器２４により、このリミッタ２３の出力と、ゲインＫと、零相電圧算出部１１の出力と、の３つの信号の積をとる。ここで、ゲインＫは通常、正の値を指定する。

加算器２５において、乗算器２４（直流オフセット加算部２６）の出力と、ローパスフィルタＬＰＦ２の出力結果を加算し、加算器１５に出力する。その他は、実施形態１と同様であるため、ここでの説明は省略する。

通常、インバータの出力側にはリアクトルを含むフィルタが接続され、リアクトルでは鉄損や銅損が発生する。また、負荷がモータやトランスであれば、無負荷でも鉄損が発生する。これらの損失はインバータから供給する必要があるため、インバータは常にわずかではあるが有効電力を出力している。本実施形態４は、この考えに基づいている。

ここでは、インバータ出力電流のｄ軸成分Ｉｄ^*が零に近く、Ｖｄｃ１＞Ｖｄｃ２でコンデンサＣ２を充電したいと仮定する。この時、零相電圧算出部１１の出力は正の値になる。また、ゲインＫ＞０、インバータ出力電流のｄ軸成分Ｉｄ^*はリミッタ２３で１となって乗算器２４に入力されるため、乗算器２４の出力は正の値になり、これが加算器２５，１５を介して出力電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*に加算される。少しであるが有効電力を出力している状態であるため、表１の番号１，３のスイッチングパターンが多く現れるようになり、結果としてコンデンサＣ２の充電が促される。

また、リミッタ２３により、インバータ出力電流のｄ軸成分Ｉｄ^*がある程度大きくなれば直流オフセット加算部２６の出力は零になる。しかし、この時はある程度大きな出力電流があり、これまでの制御ブロック（実施形態１の制御ブロック）だけで十分な中性点電位制御の効果が得られる。

以上示したように、本実施形態４によれば、実施形態１の作用効果に加え、インバータが常に有効電力を出力していると仮定して、出力電圧指令値に直流のオフセットを加算することで、軽負荷時における中性点電位制御の効果を向上することが可能となる。

また、負荷が直流側にあり、インバータの主な目的が有効電力を入力して交流電力を直流電力に変換することであれば、直流側で発生する損失をインバータで補償する必要がある。このような用途では、インバータは常に少しの有効電力を入力している、と考えることができる。この場合、ゲインＫとして負の値を指定することで、同様の効果を得ることができる。

さらに、中性点電位制御にインバータ電流の検出値を用いる場合、電流検出器の調整が不十分でオフセットやゲインにずれがある状態では、軽負荷時に電流検出器の検出誤差が相対的に大きくなる。この状態では、これまでの制御ブロックだけでは中性点電位制御の効果が低下、または逆に中性点電位のアンバランスを拡大する恐れもある。しかし、直流オフセット加算部２６により、電流検出を用いずにインバータの運転状態を推定するため、中性点電位バランス制御の効果を向上させることが可能となる。

［実施形態５］
図７に本実施形態５における３レベルインバータの制御装置１Ｅの構成を示す。図７に示すように、本実施形態５は実施形態４に対し、インバータ出力電流のｄ軸成分Ｉｄ^*の符号を検出する符号検出部２７と、符号検出部２７の出力とゲインＫとの積を演算する乗算器２８と、を加えた構成である。

本実施形態５では、インバータの主用途が有効電力の入出力両方である場合を想定している。このような場合、ゲインＫの符号をあらかじめ決めることはできない。そこで符号検出部２７でインバータ出力のｄ軸成分Ｉｄ^*の向きを検出し、インバータ出力のｄ軸成分Ｉｄ^*の符号が変化した場合、乗算器２８によりゲインＫの符号を変更する。これにより、インバータの扱う有効電力の向きが変化する場合でも、軽負荷時の中性点電位の効果を向上することが可能となる。

なお、前記符号検出部２７はヒステリシスを持たせてあり、入力であるインバータ出力のｄ軸成分Ｉｄ^*が零に近い場合は、出力は前回の検出結果を出力するようにしている。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

例えば、図３に示す電圧指令値Ｖｕ^*，Ｖｖ^*，Ｖｗ^*は、フィードフォワードで与えられた値でもよく、また、インバータ出力電流やインバータ出力電圧の検出値と指令値を比較した偏差を電流制御，電圧制御したアンプ出力結果としてもよい。

また、インバータ出力電流検出値Ｉｉｎｖｕ，Ｉｉｎｖｖ，Ｉｉｎｖｗは、ＰＷＭスイッチングノイズを除去するためローパスフィルタＬＰＦを追加してもよい。さらに、電流制御を構成している場合は指令値を使用することもできる。指令値であればノイズや外乱、検出やフィルタの遅延がないため中性点電位制御の効果が高くなる。

また、ローパスフィルタＬＰＦ２を、入力信号を所定の変化率以内に制限して出力する変化率制限器に置き換えてもよい。

さらに、前記実施形態３は、例えば、ハイパスフィルタＨＰＦ２１に対してローパスフィルタも追加したバンドパスフィルタとし、１５０Ｈｚより高くかつスイッチング周波数より低い周波数信号を取り出して補償に用いることや、ハイパスフィルタＨＰＦ２１の代わりにバンドエリミネーションフィルタを適用して１５０Ｈｚだけを処理する方法であっても良い。さらに、図５の零相電圧算出部１１の中にあるローパスフィルタＬＰＦ１をバンドエリミネーションフィルタに変更することや、フィルタ２１と零相電圧算出部１１の中にあるフィルタをまとめて加算器１８の出力側に移動することもできる。

１Ａ，１Ｂ…３レベルインバータの制御装置
２…中性点電位推定回路
１１…零相電圧算出部
１４…リミッタ
１５…加算器
２０…符号決定部
Ｃ１，Ｃ２…コンデンサ
Ｔ１〜Ｔ４…スイッチング素子
Ｖｄｃ１，Ｖｄｃ２…中性点電位
Ｖｕ^*，Ｖｖ^*，Ｖｗ^*…電圧指令値
Ｖｕ^*´，Ｖｖ^*´，Ｖｗ^*´…補正電圧指令値

Claims

直流端子間に直列接続され、直流端子間の直流電圧を１／２に分圧し、この分圧点を中性点とする複数のコンデンサと、
前記複数のコンデンサに印加される３レベルの直流電圧を補正電圧指令値に基づいて交流電圧に変換する複数のスイッチング素子と、を備えた３レベルインバータの制御装置であって、
前記各直流端子と前記中性点間の電圧の偏差に基づいて零相電圧を算出する零相電圧算出部と、
前記零相電圧と電圧指令値とを加算して補正電圧指令値を算出する加算器と、
各相の中性点電流を推定する中性点電流推定回路と、
前記中性点電流推定回路で推定された中性点電流のうち絶対値が最も大きい相の電圧指令値の符号とインバータ出力電流検出値の符号に基づいて電圧指令値に加算する零相電圧の符号を決定する符号決定部と、を備え、
前記中性点電流推定回路は、
１から各相の電圧指令値を減算した値にインバータ出力電流検出値を乗算した値を各相の中性点電流として推定し、
前記零相電圧算出部は、
各相の中性点電流の和に予め設定されたゲインを乗算した値を、零相電圧に加算することにより零相電圧を補正することを特徴とする３レベルインバータの制御装置。
直流端子間に直列接続され、直流端子間の直流電圧を１／２に分圧し、この分圧点を中性点とする複数のコンデンサと、
前記複数のコンデンサに印加される３レベルの直流電圧を補正電圧指令値に基づいて交流電圧に変換する複数のスイッチング素子と、を備えた３レベルインバータの制御装置であって、
前記各直流端子と前記中性点間の電圧の偏差に基づいて零相電圧を算出する零相電圧算出部と、
前記零相電圧と電圧指令値とを加算して補正電圧指令値を算出する加算器と、
各相の中性点電流を推定する中性点電流推定回路と、
前記中性点電流推定回路で推定された中性点電流のうち絶対値が最も大きい相の電圧指令値の符号とインバータ出力電流検出値の符号に基づいて電圧指令値に加算する零相電圧の符号を決定する符号決定部と、を備え、
前記中性点電流推定回路は、
１から各相の電圧指令値を減算した値にインバータ出力電流検出値を乗算した値を各相の中性点電流として推定し、
前記零相電圧算出部は、
前記各相の中性点電流の和に予め設定されたゲインを乗算した値の少なくとも高周波数成分を抽出するフィルタを備え、この高周波数成分を零相電圧に加算することにより零相電圧を補正することを特徴とする３レベルインバータの制御装置。
中性点電流推定値のうち絶対値が最も大きい相のインバータ出力電流検出値の符号と零相電圧の符号との乗算結果が、＋の場合は零相電圧の絶対値の上限値を１とし、前記乗算結果が−の場合は零相電圧の絶対値の上限値を中性点電流のうち絶対値が最も大きい相の電圧指令値の絶対値とするリミッタを設けたことを特徴とする請求項１または２記載の３レベルインバータの制御装置。
インバータ出力電流のｄ軸成分が小さい時、
前記零相電圧に直流オフセットを加算することを特徴とする請求項１〜３のうち何れか１項に記載の３レベルインバータの制御装置。
前記直流オフセットは、
インバータ出力電流のｄ軸成分の符号に基づいて、符号を切り換えることを特徴とする請求項４記載の３レベルインバータの制御装置。