JP6225418B2 - 3レベルインバータの制御装置 - Google Patents

3レベルインバータの制御装置 Download PDF

Info

Publication number
JP6225418B2
JP6225418B2 JP2012264876A JP2012264876A JP6225418B2 JP 6225418 B2 JP6225418 B2 JP 6225418B2 JP 2012264876 A JP2012264876 A JP 2012264876A JP 2012264876 A JP2012264876 A JP 2012264876A JP 6225418 B2 JP6225418 B2 JP 6225418B2
Authority
JP
Japan
Prior art keywords
voltage
neutral point
phase
zero
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012264876A
Other languages
English (en)
Other versions
JP2013240262A (ja
Inventor
一伸 大井
一伸 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012095199 external-priority
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2012264876A priority Critical patent/JP6225418B2/ja
Publication of JP2013240262A publication Critical patent/JP2013240262A/ja
Application granted granted Critical
Publication of JP6225418B2 publication Critical patent/JP6225418B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/4833Capacitor voltage balancing

Description

本発明は、3レベルインバータにおける中性点電位のバランス制御に関する。
図1や図2に示す3レベルインバータでは、負荷などの条件や、スイッチング素子,直流コンデンサの特性のばらつき等により中性点電位Vdc1,Vdc2にアンバランスが生じることがある。この中性点電位Vdc1,Vdc2のアンバランスは、「スイッチング素子T1〜T4に印加される電圧が過大になる」,「インバータから出力する電圧・電流波形にひずみ生じる」などの問題を引き起こす。
この中性点電位Vdc1,Vdc2のアンバランスに対する解決策としては、インバータが有効電力を入出力する場合、出力電圧の零相に直流のオフセットを加える方法が従来から知られている。また、インバータが無効電力を入出力する場合は、特許文献1に記載されているように出力電圧の零相に6次高調波を加えればよい。
特開平07−079574号公報 特開平09−233840号公報 特開2003−169480号公報 特開2011−239564号公報
しかし、特許文献1では出力電流が高調波に限られるアクティブフィルタ等の装置には対応できなかった。
また、特許文献2はアクティブフィルタでの中性点電位の制御を検討した例である。しかしながら、この特許文献2では、エネルギー蓄積要素や並列インバータを設置し若干の有効・無効電力を出力して中性点電位を制御するため、コストが増加する。また、無効電力の出力が要求されない場合は不要動作となってしまい、系統電圧の振幅に悪影響を与える恐れがある。
特許文献3は、以下の(1)〜(3)の3パターンで中性点を流れる電流を推定し、最適なパターンを選択する制御方法である。
(1)電圧指令値を補正しないパターン。
(2)3相電圧指令のうちで最高値となる相の電圧指令が正側の最高値になるようなオフセットを加算するパターン。
(3)3相電圧指令のうちで最低値となる相の電圧指令が負側の最低値になるようなオフセットを加算するパターン。
この特許文献3の制御方法も、有効電力・無効電力・高調波を問わず電流が流れていれば中性点電位を制御できる。しかし、上記3パターンすべての中性点電流を推定するため、特許文献3の図1にあるように中性点電流演算回路が3つ必要になる。その結果、CPUなどデジタル回路では演算負荷が増大し、アナログ回路であれば部品点数が増加してしまう。
さらに、特許文献3では中性点電位が所定のリミット値を超えたかどうかを判定し、このリミット値を超えてから中性点電位のアンバランスを抑制する制御が動作を開始するという特徴がある。そのため、制御開始までの遅延により中性点電位のアンバランスが大きくなるという問題が生じる。
また、特許文献4は、加算すべき零相電圧の符号と大きさを決定する方法として、3相すべての電圧指令値の絶対値および符号と負荷電流を用いて零相バイアス電圧補償値を演算し、どれだけ中性点電流を変化させられるか(特許文献4では「中性点電流変化量」と呼称)を求めている。この特許文献4は、以下(1)〜(3)に示すような問題点がある。
(1)3相すべての電圧・電流信号を用いているため、演算負荷が増加する。
(2)除算の演算が必要である。CPUなどの演算処理装置での除算は演算負荷が高く、FPGAなどの集積回路では多くのロジックセルと演算時間を必要とするため、除算の実装が困難であり、デジタル化における設計が難しい。
(3)定常的なバランス補正機能がないため、スイッチング素子の特性にばらつきがある場合や電圧・電流検出値にオフセットが重畳している場合、電流推定値にもオフセットが重畳して誤った補償を行い、時間経過によりアンバランスが拡大する。素子特性や検出器の特性が時間経過により変化することもある。
以上示したようなことから、3レベルインバータの制御装置において、インバータ出力電流の力率や基本波の有無を問わず中性点電位のアンバランスを抑制すると共に、演算負荷の増大,部品点数の増加を抑制することが課題となる。
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流端子間に直列接続され、直流端子間の直流電圧を1/2に分圧し、この分圧点を中性点とする複数のコンデンサと、前記複数のコンデンサに印加される3レベルの直流電圧を補正電圧指令値に基づいて交流電圧に変換する複数のスイッチング素子と、を備えた3レベルインバータの制御装置であって、前記各直流端子と前記中性点間の電圧の偏差に基づいて零相電圧を算出する零相電圧算出部と、前記零相電圧と電圧指令値とを加算して補正電圧指令値を算出する加算器と、各相の中性点電流を推定する中性点電流推定回路と、前記中性点電流推定回路で推定された中性点電流のうち絶対値が最も大きい相の電圧指令値の符号とインバータ出力電流検出値の符号に基づいて電圧指令値に加算する零相電圧の符号を決定する符号決定部と、を備えたことを特徴とする。
また、前記零相電圧算出部は、各相の中性点電流の和に予め設定されたゲインを乗算した値を、零相電圧に加算することにより、零相電圧を補正することを特徴とする。
さらに、前記零相電圧算出部は、前記各相の中性点電流の和に予め設定されたゲインを乗算した値の少なくとも高周波数成分を抽出するフィルタを備え、この高周波数成分を零相電圧に加算することにより零相電圧を補正することを特徴とする。
また、中性点電流推定値のうち絶対値が最も大きい相のインバータ出力電流検出値の符号と零相電圧の符号との乗算結果が、+の場合は零相電圧の絶対値の上限値を1とし、前記乗算結果が−の場合は零相電圧の絶対値の上限値を中性点電流のうち絶対値が最も大きい相の電圧指令値の絶対値とするリミッタを設けたことを特徴とする。
さらに、前記中性点電流推定回路は、1から各相の電圧指令値を減算した値にインバータ出力電流検出値を乗算した値を各相の中性点電流として推定することを特徴とする。
また、インバータ出力電流のd軸成分が小さい時、前記零相電圧に直流オフセットを加算することを特徴とする。
さらに、前記直流オフセットは、インバータ出力電流のd軸成分の符号に基づいて、符号を切り換えることを特徴とする。
本発明によれば、3レベルインバータの制御装置において、インバータ出力電流の力率や基本波の有無を問わず中性点電位のアンバランスを抑制すると共に、演算負荷の増大,部品点数の増加を抑制することが可能となる。
NPC型3レベルインバータの主回路を示す構成図である。 A−NPC型3レベルインバータの主回路を示す構成図である。 実施形態1における3レベルインバータの制御装置を示す構成図である。 実施形態2における3レベルインバータの制御装置を示す構成図である。 実施形態3における3レベルインバータの制御装置を示す構成図である。 実施形態4における3レベルインバータの制御装置を示す構成図である。 実施形態5における3レベルインバータの制御装置を示す構成図である。
以下、本実施形態1〜3における3レベルインバータの制御装置を図面に基づいて詳細に説明する。
[実施形態1]
図1は、NPC型3レベルインバータの主回路を示す構成図である。図1に示すように、NPC型3レベルインバータの主回路は、直流端子P,N間に直列に接続されたコンデンサC1,C2と、スイッチング素子T1〜T4と、を備えている。前記コンデンサC1,C2は直流端子P,N間の直流電圧を中性点電位Vdc1,Vdc2に分圧し、両コンデンサC1,C2の接続点が中性点を形成する。前記スイッチング素子T1〜T4は、自己消弧形半導体素子(トランジスタやGTO,IGBTなどの自己消弧能力を有する素子)とそれら個々の自己消弧形半導体素子に逆並列に接続されたダイオードで構成される。スイッチング素子T2,T3には一対のクランプダイオードD1,D2が並列に接続される。
図2は、A−NPC型3レベルインバータの主回路を示す構成図である。図2に示すように、A−NPC型3レベルインバータは、直流端子P,N間に直列接続されたコンデンサC1,C2と、コンデンサC1,C2と並列に接続されたスイッチング素子T1,T4と、コンデンサC1,C2の中性点とスイッチング素子T1,T4の中性点との間に介挿されたスイッチング素子T2,T3から成る双方向に耐電圧を有するスイッチ(以下、双方向スイッチと称する)と、で構成されている。なお、図1,2では簡略化して1相分のみを示しているが、実際にはスイッチング素子T1〜T4(クランプダイオードD1,D2)が三相に設けられているものとする。
次に、図3に基づいて本実施形態1における3レベルインバータの制御装置1Aを説明する。
本実施形態1における3レベルインバータの制御装置1Aは、まず、中性点電流推定回路2において中性点電流を推定する。中性点電流推定回路2は、絶対値演算器3により電圧指令値Vu*,Vv*,Vw*の絶対値を出力し、減算器4において、1から絶対値演算器3の出力を減算する。最後に、掛算器5において、減算器4の出力結果と、対応する相のインバータ出力電流検出値Iinvu,Iinvv,Iinvwとの積を演算し、中性点電流推定値を算出する。
次に、絶対値演算回路6において掛算器5の出力結果(中性点電流推定値)の絶対値を算出し、選択器7により、各相の絶対値演算器6の出力(各相の中性点電流推定値の絶対値)の中から、絶対値演算器6の出力値が最大となる相を特定する 。
スイッチSW1,SW2は電圧指令値Vu*,Vv*,Vw*,インバータ出力電流検出値Iinvu,Iinvv,Iinvwを入力し、選択器7からの信号により出力を切り換える。すなわち、スイッチSW1,SW2は、選択器7がU相を選択した時は電圧指令値Vu*,インバータ出力電流検出値Iinvu、選択器7がV相を選択した時は電圧指令値Vv*,インバータ出力電流検出値Iinvv、選択器7がW相を選択した時は電圧指令値Vw*,インバータ出力電流検出値Iinvwをそれぞれ出力する。
次に、零相電圧算出部11により零相電圧を算出する。まず、検出器(図示省略)により検出した直流電圧Vdc1,Vdc2から、中性点電位のアンバランスであるVdc1−Vdc2を減算器8により演算し、次に、ローパスフィルタLPF1において、減算器8の出力であるVdc1−Vdc2からPWM制御におけるスイッチングや無効電力出力時に発生する 3次高調波の脈動などを除去する。このローパスフィルタLPF1の出力に対してアンプ9により予め設定されたゲインGを乗算し、電圧指令値Vu*,Vv*,Vw*に重畳する零相電圧の指令値を演算する。
符号検出器10Aは、スイッチSW1の出力の符号を検出し、正の時に1、負の時に−1を出力する。同様に符号検出器10BはスイッチSW2の出力の符号を検出し、符号検出器10Cはアンプ9の出力結果の符号を検出する。掛算器12Aは、スイッチSW1とスイッチSW2の符号検出結果(符号検出器10A,10Bの出力)の積を演算し、掛算器12BはスイッチSW2とアンプ9出力の符号検出結果(符号検出器10B,10Cの出力)の積を演算し、掛算器12Cは掛算器12A出力とアンプ9出力の積を演算する。また、スイッチSW1の出力結果は絶対値演算器13に入力され、スイッチSW1の出力結果の絶対値が演算される。
スイッチSW3は、1と絶対値演算器13の出力と掛算器12Bの出力とを入力し、掛算器12Bの出力が1であれば1を出力し、掛算器12Bの出力が−1であればスイッチSW1の出力結果の絶対値(絶対値演算器13の出力)をリミッタ14に出力する。このリミッタ14は、スイッチSW3の出力結果を上限、スイッチSW3の出力結果において符号を反転した値を下限とし、掛算器Cの出力を制限する。換言すると、スイッチSW3の出力結果を、掛算器12C出力の上限値として制限する。リミッタ14の出力は、ローパスフィルタLPF2において、急激な変動が抑制され、加算器15に出力される。加算器15では、このローパスフィルタLPF2出力結果と電圧指令値Vu*,Vv*,Vw*を加算し、補正電圧指令値Vu*´,Vv*´,Vw*´を演算する。
この補正電圧指令値Vu*´,Vv*´,Vw*´に基づいてPWM変調によりゲート信号を生成し、図1または図2に示す3レベルインバータ(スイッチング素子T1〜T4)を駆動する。
本実施形態1における中性点電位Vdc1,Vdc2を制御する方法を説明する。本実施形態1では、中性点電位Vdc1,Vdc2に最も大きな影響を与える相を推定する点に特徴がある。
まず、中性点電流推定回路2において中性点電流を推定する。ここでは電圧指令値Vu*,Vv*,Vw*は−1〜1の範囲を取り、−1で下アームが常時ON,0で中性点がON、1で上アームがONになると定義する。例えば、Vu*=−0.7であればPWMキャリア周期の内70%の時間が下アームON、30%の時間が中性点ONとなる。そこで、中性点電流の期待値を以下の(1)式により求めることができる。
V相,W相における中性点電流についても同様に求めることができる。
次に、中性点電位Vdc1,Vdc2に最も大きな影響を与える相を推定する。これは、単純に推定した中性点電流の絶対値が最も大きい相を 選択器7により選択することにより決定している。選択器7の選択結果をスイッチSW1,SW2に入力し、以降は選択された相の電圧指令値Vu*,Vv*,Vw*とインバータ出力電流検出値Iinvu,Iinvv,Iinvwを用いて処理を行う。最後に、選択した相について、中性点電位Vdc1,Vdc2の制御に必要な零相電圧を求める。表1にスイッチングパターンと電圧指令値Vu*,Vv*,Vw*に加算する零相電圧の関係を示す。
番号1のスイッチングパターンでは出力電圧と出力電流がともに正であり、上アームと中性点が交互にONする。この時コンデンサC2からは電流が流出し放電動作となる。コンデンサC2を充電する場合は、中性点から流れ出る電流を減少すればよいので、正の零相電圧を加算して出力電圧を零から遠ざけ、電流が上アームを多く流れるようにすればよい。その他(番号2〜4)のスイッチングパターンも同様に考え られる。表1を元に、加算する零相電圧の符号を決定し電圧指令値Vu*,Vv*,Vw*に重畳させる。
以上の動作を図3に示す実施形態1における制御装置1Aにより実現する。図3では、符号検出器10A,10Bと掛算器12Aとを組み合わせた符号決定部20により電圧指令値Vu*,Vv*,Vw*に重畳する零相電圧の符号を決定する。表1と照合すると、掛算器12Aの出力信号は、電圧指令値Vu*,Vv*,Vw*のうち最大値の符号と、インバータ出力電流検出値Iinvu,Iinvv,Iinvwのうち最大値の符号と、を乗算しているため下記のような意味になる。
正:+の零相電圧を加算する。
負:−の零相電圧を加算する。
一方、掛算器12Bの出力信号は、インバータ出力電流検出値Iinvu,Iinvv,Iinvwのうち最大値の符号と、零相電圧の符号と、を乗算しているため、表1により下記のような意味になる。
正:出力電圧を零から遠ざける。
負:出力電圧を零に近づける。
例として、選択器7で選択された相がU相,表1における番号2のスイッチングパターン,出力電圧が正(Vu*>0),出力電流が負,アンプ9出力が正でコンデンサC2を充電したい場合を考える。このとき、掛算器12Aの出力が負であるため、掛算器12Cの出力も負になり、負の零相電圧を電圧指令値Vu*,Vv*,Vw*に加算する。ここで、掛算器12Bの出力結果も負であるため、電圧指令値Vu*,Vv*,Vw*に重畳する零相電圧はリミッタ14によりVu*〜−Vu*で制限される。ここで、掛算器12Cの出力が負のためリミッタ出力は0〜−Vu*の範囲に限られることとなる。
よって、選択したU相について補正電圧指令値Vu*´はVu*−0≧Vu*´≧Vu*+(−Vu*)の範囲に制限されるため、零相電圧の加算結果(補正電圧指令値Vu*´,Vv*´,Vw*´)が零よりも下回ることがなくなる。以上により、番号2のスイッチングパターンのように出力電圧を零に近づけたい場合において、中性点電位のアンバランスVdc1−Vdc2に基づいたアンプ9出力(零相電圧)の絶対値が大きすぎるために、零相電圧を加算した結果、出力電圧Vu,Vv,Vwが逆に零から離れる、という事態を防ぐことができる。
以上示したように、本実施形態1における3レベルインバータの制御装置によれば、 3レベルインバータにおけるインバータ出力電流の力率や基本波の有無を問わず中性点電位Vdc1,Vdc2をバランスさせることができる。その結果、スイッチング素子T1〜T4に印加される電圧が過大になる、インバータから出力する電圧,電流波形にひずみが生じるなどの問題を解消することが可能となる。
また、特許文献3は、中性点電流演算回路が3つ必要になるが、本実施形態1は中性点電流推定回路2を1つ設けるのみで良いため、特許文献3に比べ演算負荷を低減することができる。
[実施形態2]
図4は本実施形態2における3レベルインバータの制御装置1Bを示す構成図である。
本実施形態2は実施形態1に対し以下の点で相違する。
本実施形態2では加算器16において、各相における掛算器5の出力結果(中性点電流推定値)の和を演算し、この加算器16の出力にアンプ17において予め設定されたゲインGhを乗算する。そして、加算器18においてアンプ17の出力結果をアンプ9の出力結果に加算し、加算器18の出力を零相電圧推定値としている。その他の構成は実施形態1と同様であるため、ここでの説明は省略する。
本実施形態2では、上記のように、すべての相の中性点電流推定値を加算してアンプ17に入力し、アンプ17の出力をアンプ9の出力結果と加算している。コンデンサC1,C2では電圧を微分すると電流になるため、中性点電流推定値の和に基づいたアンプ17の出力信号をアンプ9の出力信号に加算することは、中性点電位のアンバランスVdc1−Vdc2に基づいたアンプ9の処理に微分アンプを追加したことと等価になる。
以上示したように、本実施形態2における3レベルインバータの制御装置1Bによれば、中性点電位Vdc1,Vdc2の脈動を抑制することができる。また、中性点電流を推定し、実際に中性点電位Vdc1,Vdc2のアンバランスが発生する前に補償することができるため、中性点電位Vdc1,Vdc2のアンバランスを小さく抑制することが可能となる。さらに、実際に微分アンプを追加する方法に比べ、ノイズがあってもアンプ9の出力が急激に変化せず、制御が不安定になりにくいという特長がある。また、実際に中性点電流を検出する方式に比べ、検出器が不要になるため、部品点数およびコストを削減することが可能となる。
さらに、本実施形態2で追加した構成(加算器16,アンプ17,加算器18)のみを取り出し、既存の中性点電位アンバランス制御(有効電力入出力時に直流の零相電圧を加算する)と組み合わせて適用することもできる。
また実施形態1の構成に対して加算器2つとアンプ1つを追加するだけで良いため、演算負荷の増加も微小である。
さらに、零相電圧の補償量を決定する際に、3相すべてではなく1相の電圧指令値,インバータ出力電流のみを使用するため、特許文献4に比べ除算器が不要になり、演算負荷が少ない。また、実施形態1と同様に定常的な中性点電位バランス機能も有する。
[実施形態3]
図5は本実施形態3における3レベルインバータの制御装置1Cを示す構成図である。
本実施形態3は、実施形態2に対してアンプ17の後段に高周波数成分を抽出するフィルタ21を追加し、この高周波数成分を加算器18によりアンプ9の出力に対して加算したものである。
本実施形態3では、ハイパスフィルタフィルタHPF21により周波数帯域を分離し、例えば、150Hz未満の中性点アンバランスは電圧検出値Vdc1,Vdc2により補償し、150Hzを超える中性点アンバランスは中性点電流推定値により補償する。150Hz(基本波の3倍の周波数)の脈動はインバータが無効電力を出力する際に必ず発生し、完全な除去は不可能である。そのため、除去できない150Hzの脈動は無視することにより、不要な零相電圧の加算を抑制でき、過変調を防ぐことができる。
また、スイッチング素子や電流検出器の特性が原因で中性点電流推定値にオフセットが重畳しても、ハイパスフィルタHPF21によりオフセットが除去できるため、定常的な中性点アンバランスを小さくすることができる。
[実施形態4]
実施形態1〜3や特許文献1等の3レベルインバータの制御装置では、インバータの出力電流が小さい時には中性点電位制御の効果が低下するという問題点がある。これは、出力電流が小さい時は中性点電位バランス制御が行われても、中性点電位の調整手段である中性点を流れる電流が減少するためである。
そのため、インバータの出力電流が小さい時に中性点電位に外乱が発生すると、電位のバランスがとれるまでに時間がかかってしまう。その間、インバータは、電圧レベルが変動してしまうことにより出力波形のひずみが増加し、最悪の場合にはスイッチング素子や電解コンデンサに定格を超える電圧が印加され、これらの素子の劣化,熱的ダメージを引き起こす。この対策として分圧抵抗を接続する方法も考えられるが、効果を高めるほど値の小さな抵抗が必要となり、インバータ装置の定常的な損失が増加してしまう。
そこで、本実施形態4における3レベルインバータの制御装置1Dは、図6に示すように、直流オフセット加算部26を追加したものである。
前記直流オフセット加算部26は、まず、絶対値演算器22において、インバータ出力電流のd軸成分(有効電力成分)Id*を入力しその絶対値を出力する。なお、インバータ出力電流のd軸成分Id*は、指令値でも検出値でもよい。また、Id*>0でインバータが有効電力を出力する状態であることを示す。
次に、リミッタ23により、前記絶対値が零に近い時は、「1」を、前記絶対値が所定値以上の時は、「0」を出力する。そして、乗算器24により、このリミッタ23の出力と、ゲインKと、零相電圧算出部11の出力と、の3つの信号の積をとる。ここで、ゲインKは通常、正の値を指定する。
加算器25において、乗算器24(直流オフセット加算部26)の出力と、ローパスフィルタLPF2の出力結果を加算し、加算器15に出力する。その他は、実施形態1と同様であるため、ここでの説明は省略する。
通常、インバータの出力側にはリアクトルを含むフィルタが接続され、リアクトルでは鉄損や銅損が発生する。また、負荷がモータやトランスであれば、無負荷でも鉄損が発生する。これらの損失はインバータから供給する必要があるため、インバータは常にわずかではあるが有効電力を出力している。本実施形態4は、この考えに基づいている。
ここでは、インバータ出力電流のd軸成分Id*が零に近く、Vdc1>Vdc2でコンデンサC2を充電したいと仮定する。この時、零相電圧算出部11の出力は正の値になる。また、ゲインK>0、インバータ出力電流のd軸成分Id*はリミッタ23で1となって乗算器24に入力されるため、乗算器24の出力は正の値になり、これが加算器25,15を介して出力電圧指令値Vu*,Vv*,Vw*に加算される。少しであるが有効電力を出力している状態であるため、表1の番号1,3のスイッチングパターンが多く現れるようになり、結果としてコンデンサC2の充電が促される。
また、リミッタ23により、インバータ出力電流のd軸成分Id*がある程度大きくなれば直流オフセット加算部26の出力は零になる。しかし、この時はある程度大きな出力電流があり、これまでの制御ブロック(実施形態1の制御ブロック)だけで十分な中性点電位制御の効果が得られる。
以上示したように、本実施形態4によれば、実施形態1の作用効果に加え、インバータが常に有効電力を出力していると仮定して、出力電圧指令値に直流のオフセットを加算することで、軽負荷時における中性点電位制御の効果を向上することが可能となる。
また、負荷が直流側にあり、インバータの主な目的が有効電力を入力して交流電力を直流電力に変換することであれば、直流側で発生する損失をインバータで補償する必要がある。このような用途では、インバータは常に少しの有効電力を入力している、と考えることができる。この場合、ゲインKとして負の値を指定することで、同様の効果を得ることができる。
さらに、中性点電位制御にインバータ電流の検出値を用いる場合、電流検出器の調整が不十分でオフセットやゲインにずれがある状態では、軽負荷時に電流検出器の検出誤差が相対的に大きくなる。この状態では、これまでの制御ブロックだけでは中性点電位制御の効果が低下、または逆に中性点電位のアンバランスを拡大する恐れもある。しかし、直流オフセット加算部26により、電流検出を用いずにインバータの運転状態を推定するため、中性点電位バランス制御の効果を向上させることが可能となる。
[実施形態5]
図7に本実施形態5における3レベルインバータの制御装置1Eの構成を示す。図7に示すように、本実施形態5は実施形態4に対し、インバータ出力電流のd軸成分Id*の符号を検出する符号検出部27と、符号検出部27の出力とゲインKとの積を演算する乗算器28と、を加えた構成である。
本実施形態5では、インバータの主用途が有効電力の入出力両方である場合を想定している。このような場合、ゲインKの符号をあらかじめ決めることはできない。そこで符号検出部27でインバータ出力のd軸成分Id*の向きを検出し、インバータ出力のd軸成分Id*の符号が変化した場合、乗算器28によりゲインKの符号を変更する。これにより、インバータの扱う有効電力の向きが変化する場合でも、軽負荷時の中性点電位の効果を向上することが可能となる。
なお、前記符号検出部27はヒステリシスを持たせてあり、入力であるインバータ出力のd軸成分Id*が零に近い場合は、出力は前回の検出結果を出力するようにしている。
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
例えば、図3に示す電圧指令値Vu*,Vv*,Vw*は、フィードフォワードで与えられた値でもよく、また、インバータ出力電流やインバータ出力電圧の検出値と指令値を比較した偏差を電流制御,電圧制御したアンプ出力結果としてもよい。
また、インバータ出力電流検出値Iinvu,Iinvv,Iinvwは、PWMスイッチングノイズを除去するためローパスフィルタLPFを追加してもよい。さらに、電流制御を構成している場合は指令値を使用することもできる。指令値であればノイズや外乱、検出やフィルタの遅延がないため中性点電位制御の効果が高くなる。
また、ローパスフィルタLPF2を、入力信号を所定の変化率以内に制限して出力する変化率制限器に置き換えてもよい。
さらに、前記実施形態3は、例えば、ハイパスフィルタHPF21に対してローパスフィルタも追加したバンドパスフィルタとし、150Hzより高くかつスイッチング周波数より低い周波数信号を取り出して補償に用いることや、ハイパスフィルタHPF21の代わりにバンドエリミネーションフィルタを適用して150Hzだけを処理する方法であっても良い。さらに、図5の零相電圧算出部11の中にあるローパスフィルタLPF1をバンドエリミネーションフィルタに変更することや、フィルタ21と零相電圧算出部11の中にあるフィルタをまとめて加算器18の出力側に移動することもできる。
1A,1B…3レベルインバータの制御装置
2…中性点電位推定回路
11…零相電圧算出部
14…リミッタ
15…加算器
20…符号決定部
C1,C2…コンデンサ
T1〜T4…スイッチング素子
Vdc1,Vdc2…中性点電位
Vu*,Vv*,Vw*…電圧指令値
Vu*´,Vv*´,Vw*´…補正電圧指令値

Claims (5)

  1. 直流端子間に直列接続され、直流端子間の直流電圧を1/2に分圧し、この分圧点を中性点とする複数のコンデンサと、
    前記複数のコンデンサに印加される3レベルの直流電圧を補正電圧指令値に基づいて交流電圧に変換する複数のスイッチング素子と、を備えた3レベルインバータの制御装置であって、
    前記各直流端子と前記中性点間の電圧の偏差に基づいて零相電圧を算出する零相電圧算出部と、
    前記零相電圧と電圧指令値とを加算して補正電圧指令値を算出する加算器と、
    各相の中性点電流を推定する中性点電流推定回路と、
    前記中性点電流推定回路で推定された中性点電流のうち絶対値が最も大きい相の電圧指令値の符号とインバータ出力電流検出値の符号に基づいて電圧指令値に加算する零相電圧の符号を決定する符号決定部と、を備え、
    前記中性点電流推定回路は、
    1から各相の電圧指令値を減算した値にインバータ出力電流検出値を乗算した値を各相の中性点電流として推定し、
    前記零相電圧算出部は、
    各相の中性点電流の和に予め設定されたゲインを乗算した値を、零相電圧に加算することにより零相電圧を補正することを特徴とする3レベルインバータの制御装置。
  2. 直流端子間に直列接続され、直流端子間の直流電圧を1/2に分圧し、この分圧点を中性点とする複数のコンデンサと、
    前記複数のコンデンサに印加される3レベルの直流電圧を補正電圧指令値に基づいて交流電圧に変換する複数のスイッチング素子と、を備えた3レベルインバータの制御装置であって、
    前記各直流端子と前記中性点間の電圧の偏差に基づいて零相電圧を算出する零相電圧算出部と、
    前記零相電圧と電圧指令値とを加算して補正電圧指令値を算出する加算器と、
    各相の中性点電流を推定する中性点電流推定回路と、
    前記中性点電流推定回路で推定された中性点電流のうち絶対値が最も大きい相の電圧指令値の符号とインバータ出力電流検出値の符号に基づいて電圧指令値に加算する零相電圧の符号を決定する符号決定部と、を備え、
    前記中性点電流推定回路は、
    1から各相の電圧指令値を減算した値にインバータ出力電流検出値を乗算した値を各相の中性点電流として推定し、
    前記零相電圧算出部は、
    前記各相の中性点電流の和に予め設定されたゲインを乗算した値の少なくとも高周波数成分を抽出するフィルタを備え、この高周波数成分を零相電圧に加算することにより零相電圧を補正することを特徴とする3レベルインバータの制御装置。
  3. 中性点電流推定値のうち絶対値が最も大きい相のインバータ出力電流検出値の符号と零相電圧の符号との乗算結果が、+の場合は零相電圧の絶対値の上限値を1とし、前記乗算結果が−の場合は零相電圧の絶対値の上限値を中性点電流のうち絶対値が最も大きい相の電圧指令値の絶対値とするリミッタを設けたことを特徴とする請求項1または2記載の3レベルインバータの制御装置。
  4. インバータ出力電流のd軸成分が小さい時、
    前記零相電圧に直流オフセットを加算することを特徴とする請求項1〜3のうち何れか1項に記載の3レベルインバータの制御装置。
  5. 前記直流オフセットは、
    インバータ出力電流のd軸成分の符号に基づいて、符号を切り換えることを特徴とする請求項4記載の3レベルインバータの制御装置。
JP2012264876A 2012-04-19 2012-12-04 3レベルインバータの制御装置 Active JP6225418B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012264876A JP6225418B2 (ja) 2012-04-19 2012-12-04 3レベルインバータの制御装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012095199 2012-04-19
JP2012095199 2012-04-19
JP2012264876A JP6225418B2 (ja) 2012-04-19 2012-12-04 3レベルインバータの制御装置

Publications (2)

Publication Number Publication Date
JP2013240262A JP2013240262A (ja) 2013-11-28
JP6225418B2 true JP6225418B2 (ja) 2017-11-08

Family

ID=49764811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012264876A Active JP6225418B2 (ja) 2012-04-19 2012-12-04 3レベルインバータの制御装置

Country Status (1)

Country Link
JP (1) JP6225418B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103973143B (zh) * 2014-05-09 2016-07-06 浙江大学 一种抑制三电平并网逆变器中点电位波动的控制方法
CN104038091B (zh) * 2014-07-04 2017-05-24 国家电网公司 基于svpwm的三电平变流器直流侧中点电压平衡控制方法
JP6342293B2 (ja) * 2014-10-20 2018-06-13 株式会社東芝 中性点クランプ形電力変換装置およびその制御方法
KR101561001B1 (ko) 2015-02-12 2015-10-16 성균관대학교산학협력단 3-레벨 npc 인버터의 제어 신호 형성 방법 및 이를 이용한 3-레벨 npc 인버터의 제어 신호 형성 장치
CN105226981B (zh) * 2015-10-26 2017-11-24 中国矿业大学 一种具有中点电位平衡控制的空间矢量调制方法
JP7068015B2 (ja) * 2018-04-11 2022-05-16 株式会社東芝 電力変換装置および電力変換装置の制御方法
KR102254559B1 (ko) * 2019-07-16 2021-05-21 강원대학교산학협력단 교류 전동기의 출력 토크 향상을 위한 인버터의 dc 입력 전압 이용률 향상 방법 및 이를 수행하는 3상 인버터 전압 보상 회로
CN115241926A (zh) * 2022-09-16 2022-10-25 深圳市首航新能源股份有限公司 母线电压控制方法、母线平衡控制方法及其系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06351263A (ja) * 1993-06-04 1994-12-22 Toshiba Corp インバータ制御装置
JPH08317663A (ja) * 1995-05-15 1996-11-29 Toshiba Corp 中性点クランプ式電力変換器の制御装置
JPH09182461A (ja) * 1995-12-25 1997-07-11 Toshiba Corp Npcインバータ装置
JP3309761B2 (ja) * 1997-04-17 2002-07-29 株式会社日立製作所 3レベルインバータ装置
JP3856689B2 (ja) * 2001-11-30 2006-12-13 東芝三菱電機産業システム株式会社 中性点クランプ式電力変換器の制御装置
JP5622437B2 (ja) * 2010-05-10 2014-11-12 株式会社東芝 中性点クランプ式電力変換装置
US8441820B2 (en) * 2010-09-29 2013-05-14 General Electric Company DC-link voltage balancing system and method for multilevel converters

Also Published As

Publication number Publication date
JP2013240262A (ja) 2013-11-28

Similar Documents

Publication Publication Date Title
JP6225418B2 (ja) 3レベルインバータの制御装置
US7778052B2 (en) Method for operating a converter circuit and apparatus for implementing the method
JP5713044B2 (ja) 制御装置
US10826378B2 (en) Power conversion apparatus for interconnection with a three-phrase ac power supply
JP5622437B2 (ja) 中性点クランプ式電力変換装置
JP2013255317A (ja) 3レベルインバータの制御装置
JP2016158323A (ja) アクティブフィルタを備えた高調波抑制装置
JP6730946B2 (ja) 電力変換器の制御装置
JP2009100505A (ja) 3レベル電力変換装置
JP3856689B2 (ja) 中性点クランプ式電力変換器の制御装置
WO2020136699A1 (ja) 電力変換装置
JP6544170B2 (ja) 3レベルインバータの制御装置
JP5953881B2 (ja) 3レベル整流器の制御装置
JP6394401B2 (ja) 5レベル電力変換器および制御方法
JP5787053B2 (ja) 3相v結線コンバータの制御装置
Benaissa et al. Power quality improvement using fuzzy logic controller for five-level shunt active power filter under distorted voltage conditions
JP2016046962A (ja) マルチレベル電力変換装置
JP6480290B2 (ja) 電力変換装置
JP2018148709A (ja) マルチレベル電力変換回路の制御装置
JP2016015816A (ja) 5レベル変換器の制御装置
JP6418020B2 (ja) 3レベルインバータの並列接続システムの制御方法および3レベルインバータの並列接続システム
JP2016015847A (ja) マルチレベル電力変換器
JP2019140743A (ja) 電力変換装置
JP2019097366A (ja) 電力変換装置の漏電電流抑制制御方法
WO2022270470A1 (ja) 高調波抑制装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170925

R150 Certificate of patent or registration of utility model

Ref document number: 6225418

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150